JPH10214896A - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置

Info

Publication number
JPH10214896A
JPH10214896A JP9211979A JP21197997A JPH10214896A JP H10214896 A JPH10214896 A JP H10214896A JP 9211979 A JP9211979 A JP 9211979A JP 21197997 A JP21197997 A JP 21197997A JP H10214896 A JPH10214896 A JP H10214896A
Authority
JP
Japan
Prior art keywords
silicon compound
metal film
insulating film
decomposition product
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9211979A
Other languages
English (en)
Inventor
Akihiro Kajita
明広 梶田
Katsuhiko Oya
克彦 大宅
Seita Fukuhara
成太 福原
Kenichi Otsuka
賢一 大塚
Hitoshi Ito
仁 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9211979A priority Critical patent/JPH10214896A/ja
Priority to US08/979,783 priority patent/US5990007A/en
Priority to TW086117868A priority patent/TW358965B/zh
Priority to KR1019970064019A priority patent/KR100295567B1/ko
Publication of JPH10214896A publication Critical patent/JPH10214896A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865Selective removal of parts of the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 選択破れを抑制して金属の安定した選択成長
が可能な半導体装置の製造方法を提供する。 【解決手段】 半導体基板11の主面側に形成された孔
部15を有する絶縁膜14と、孔部15の少なくとも底
部に形成された第1の金属膜13とを有し、孔部15内
に第1の金属膜13と電気的に接続される第2の金属膜
17を選択的に形成する半導体装置の製造方法におい
て、孔部15内に第2の金属膜17を選択的に形成する
際に、基板を炭素、水素、酸素、塩素、フッ素のうち少
なくとも一つ以上の元素を含む液体状のシリコン化合物
を気化させた気体状のシリコン化合物又はその分解生成
物を含む雰囲気に晒し、絶縁膜14の表面をシリコン化
合物又はその分解生成物により化学的に修飾する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法及び半導体装置の製造装置、特に金属の選択成長に
係る半導体装置の製造方法及び半導体装置の製造装置に
関する。
【0002】
【従来の技術】近時、半導体装置は構成素子の微細化に
より高集積化されている。しかし、この微細化のための
製造工程において種々の問題が生じている。配線を例に
とった場合、設計基準の微細化により、配線幅は狭くな
り、上層と下層の配線を電気的に接続するために設けら
れる接続孔のアスペクト比(深さ/幅)は増大する一方
である。
【0003】このため、金属薄膜を形成する手段として
従来より用いられているスパッタリング法では、接続孔
の底部や側面で段切れが発生したり、接続孔内部に空洞
が生じて接触抵抗が増大するなどの問題が生じ、高い信
頼性を有する配線を形成することが困難になりつつあ
る。
【0004】そこで、このような高いアスペクト比を有
する接続孔を導電材料で埋め込む成膜技術が嘱望されて
いる。その一つとして、化学気相成長法(以下、CVD
という)を用いて接続孔内部のみに所望の金属を形成す
る、いわゆる選択CVD法が挙げられる。
【0005】この選択CVD法は、金属表面上と絶縁膜
表面上とで原料ガスの分解しやすさが異なる性質を利用
して、金属表面上にのみ所望の金属配線材料を堆積させ
る技術である。上記の接続孔形成においては、基板温度
を制御し、下層配線金属表面の露出した接続孔底面から
のみ所望の配線金属を成長させる。例えば、接続孔をタ
ングステン(W)にて選択的に埋め込むことを狙ったタ
ングステン選択CVD技術では、原料ガスとして六フッ
化タングステン(WF6 )とシラン(SiH4)との混
合ガスを用い、基板温度を適当な値に制御することによ
って選択成長が行われる。
【0006】しかしながら、多くの場合、接続孔をタン
グステンで埋め込む際、接続孔が開口された領域以外の
絶縁膜表面にもタングステンの粒子が発生する。この現
象は「選択破れ」としてよく知られているが、絶縁膜表
面上に発生したタングステン粒子は、その後の工程で絶
縁膜上に上層配線を形成した場合、上層配線間を短絡し
て配線の不良をもたらす原因となる。したがって、この
「選択破れ」がタングステン選択成長を実用化する上で
大きな障害となっていた。
【0007】また、この「選択破れ」は、同様の機構に
より選択成長が実現されると考えられている他の金属を
用いた選択CVD技術においても同様に問題となる。例
えば、アルキルアルミニウムを用いたアルミニウムCV
Dやアセチルアセトネート・オレフィン銅を用いた銅C
VDにおいても、選択成長を行うことは原理的には可能
と考えられているが、「選択破れ」の懸念により半導体
装置の製造方法として実用化に至っていない。
【0008】以上述べてきたように、金属の選択CVD
技術では、所望の金属を成長させる際に高い選択性を維
持することが重要である。このためには、金属の核発生
を抑制する理想的な絶縁膜表面、すなわち絶縁膜表面に
吸着した原料ガス分子との間で電子授受を伴わない絶縁
膜表面を用意することが必要である。しかしながら、実
際の半導体装置の製造工程では、以下の理由により、こ
のような「選択破れ」を起こさない理想的な絶縁膜表面
を得ることが困難である。また、所望の金属を選択的に
成長させるべき領域では、上記絶縁膜とは逆に、原料ガ
スが所望の金属に直ちに分解して、所望の金属が容易に
堆積する必要がある。しかしながら、実際の半導体装置
の製造工程では、以下の理由により、このような理想的
な金属表面を得ることが困難である。以下、タングステ
ンの選択成長を一例として説明を行う。
【0009】通常、接続孔の開孔には反応性イオンエッ
チング(以下、RIEという)を用いている。このた
め、開孔した接続孔の底部には、RIEダメージやレジ
ストの反応物が残る。また、接続孔を開孔した後に半導
体基板(ウエハ)を大気中で搬送することにより、接続
孔の底部が酸化される。このように、接続孔の底部に
は、所謂RIE汚染層が存在することになる。RIE汚
染層がある場合、タングステンが接続孔内部に成長し難
くなるため、この汚染層を除去する必要がある。
【0010】そこで、RIE汚染層を除去するため、半
導体基板は不活性ガスからなるプラズマによって処理さ
れる。しかし、この際、接続孔が形成された絶縁膜(S
iO2 )もプラズマに晒されるため、この絶縁膜の表面
も変質し、絶縁膜にダメージが生じる。例えば、Arプ
ラズマによってSiO2 の表面を処理すると、SiとO
の化学量論組成が崩れ、Si原子が相対的に多くなる。
この余剰SiによってSiO2 の表面にダングリングボ
ンドが発生し、SiO2 の表面は活性化される。WF6
やSiH4 はこのダングリングボンドに捕獲されやすい
ため、SiO2上にタングステン粒子が成長するための
核ができやすくなる。また、SiO2 表面の欠陥に真空
槽内の残留水蒸気が反応することによって絶縁膜表面が
親水性の水酸基で終端された場合にも、同様にSiO2
上にタングステン粒子が成長するための核ができやすく
なると考えられる。
【0011】このように、SiO2 の表面が活性化され
た場合にタングステン成長の選択性が崩れるという問題
があり、絶縁膜の表面を安定に保持したままでタングス
テンを選択的に成長させる技術が望まれている。
【0012】また、RIE汚染層を除去する手段とし
て、半導体基板をハロゲン系ガスからなるプラズマによ
って処理する方法もある。この場合、接続孔が形成され
た絶縁膜(SiO2 )表面もプラズマに晒されるため、
不活性ガスプラズマを用いた場合と同様に絶縁膜表面に
ダメージを与えるが、同時に進行する活性なハロゲンイ
オンの絶縁膜への化学的エッチング効果のため、ダメー
ジ層が逐次除去され、最終的には不活性ガスを用いた場
合ほどの深刻なダメージを絶縁膜表面に与えることはな
い。しかしながら、この場合、半導体装置の高集積化に
伴い微細配線の線間幅がサブミクロンレベルとなるた
め、選択性は必ずしも十分ではない。また、エッチング
ガスとしてハロゲンガスを用いるため、接続孔底面に露
出した下層配線表面がハロゲン化され、タングステン成
膜後にタングステンプラグと下層配線との界面にハロゲ
ン化物層やハロゲンを多量に含む層が残留し、タングス
テンプラグと下層配線との接触抵抗を増大させてしまう
問題がある。さらに、このようにして残留したハロゲン
は、その後の多層配線形成プロセスにおける熱処理や、
半導体基板がおかれる雰囲気からの水分の吸収により、
アルミニウムを主成分とする配線層を腐食してしまう問
題もある。
【0013】一方、タングステンの選択成長が崩れる原
因は、タングステンを成膜するための真空槽内にもあ
る。タングステンを成膜する場合、真空槽内の半導体基
板以外の部分にもタングステンが堆積してしまう。これ
は、半導体基板上でタングステン堆積のための化学反応
を起こさせるために基板を加熱する際に、真空槽内の加
熱された部分でタングステンの成膜反応が起こるためで
ある。真空槽内に成長したタングステンはダストの原因
となるため除去する必要があり、真空槽内はフッ素ガス
を用いたプラズマでクリ−ニングされる。ところが、真
空槽内において半導体基板が接触する部分には石英製治
具を用いることが多いため、クリ−ニング後の石英治具
はプラズマのダメージを受け、以後のCVD工程でタン
グステンが成長しやすくなる。このため、真空槽内の石
英製治具の表面の安定化も望まれている。
【0014】
【発明が解決しようとする課題】以上述べたように、金
属の選択成長を行う場合、絶縁膜表面のダングリングボ
ンド等により絶縁膜表面にも金属が形成され、いわゆる
選択破れが生じやすいという問題があった。また、金属
の選択成長を行う際に真空槽(反応槽)内の石英部品の
表面にも金属が成長しやすいという問題もあった。
【0015】本発明の目的は、選択破れを抑制して金属
の安定した選択成長を可能とし、選択成長した金属と下
層配線等との間の優れた電気的接続特性を得ることが可
能な半導体装置の製造方法を提供することにある。ま
た、本発明の目的は、反応槽内の石英部品等への金属の
成長を抑制し、反応槽内の維持管理を容易化することが
可能な半導体装置の製造装置を提供することにある。
【0016】
【課題を解決するための手段】本発明は、半導体基板の
主面側に形成され厚さ方向にその一部が除去された除去
部(特に孔又は溝、以下同様)を有する絶縁膜と、前記
除去部の少なくとも底部に形成された第1の金属膜とを
有し、前記除去部内に前記第1の金属膜と電気的に接続
される第2の金属膜を選択的に形成する(特に化学気相
成長法による選択的な形成、以下同様)半導体装置の製
造方法において、前記除去部内に前記第2の金属膜を選
択的に形成する際に、前記絶縁膜及び前記第1の金属膜
が形成された前記半導体基板を、炭素、水素、酸素、塩
素、フッ素のうち少なくとも一つ以上の元素を含む液体
状のシリコン化合物を気化させた気体状のシリコン化合
物又はその分解生成物を含む雰囲気に晒し、前記絶縁膜
の表面を前記シリコン化合物又は前記分解生成物により
化学的に修飾することを特徴とする(製造方法Aとす
る)。
【0017】また、本発明は、半導体基板の主面側に形
成され厚さ方向にその一部が除去された除去部を有する
絶縁膜と、前記除去部の少なくとも底部に形成された第
1の金属膜とを有し、前記除去部内に前記第1の金属膜
と電気的に接続される第2の金属膜を選択的に形成する
半導体装置の製造方法において、前記除去部内に前記第
2の金属膜を選択的に形成する工程の際に、前記絶縁膜
及び前記第1の金属膜が形成された前記半導体基板を、
トリアルキルシラノール若しくはその多量体からなるシ
リコン化合物又はその分解生成物を含む雰囲気(前記ト
リアルキルシラノール若しくはその多量体を構成する少
なくとも一つのアルキル基をフルオロカーボン基に置換
したシリコン化合物又はその分解生成物を含む雰囲気で
もよい)に晒し、前記絶縁膜の表面を前記シリコン化合
物又は前記分解生成物により化学的に修飾することを特
徴とする(製造方法Bとする)。
【0018】前記トリアルキルシラノールは少なくとも
3個のアルキル基と少なくとも1個の水酸基とを有し、
前記アルキル基はメチル基、エチル基、プロパン基及び
ブチル基のなかから選択される少なくとも一つの基であ
ることが好ましい。
【0019】また、本発明は、半導体基板の主面側に形
成され厚さ方向にその一部が除去された除去部を有する
絶縁膜と、前記除去部の少なくとも底部に形成された第
1の金属膜とを有し、前記除去部内に前記第1の金属膜
と電気的に接続される第2の金属膜を選択的に形成する
半導体装置の製造方法において、前記除去部内に前記第
2の金属膜を選択的に形成する工程の際に、前記絶縁膜
及び前記第1の金属膜が形成された前記半導体基板を、
トリアルキルハロゲンシリコン化合物若しくはその多量
体からなるシリコン化合物又はその分解生成物を含む雰
囲気(前記トリアルキルハロゲンシリコン化合物若しく
はその多量体を構成する少なくとも一つのアルキル基を
フルオロカーボン基に置換したシリコン化合物又はその
分解生成物を含む雰囲気でもよい)に晒し、前記絶縁膜
の表面を前記シリコン化合物又は前記分解生成物により
化学的に修飾することを特徴とする(製造方法Cとす
る)。
【0020】前記トリアルキルハロゲンシリコン化合物
は少なくとも3個のアルキル基と少なくとも1個のハロ
ゲン基とを有し、前記アルキル基はメチル基、エチル
基、プロパン基及びブチル基のなかから選択される少な
くとも一つの基であり、前記ハロゲン基は塩素基及びフ
ッ素基のなかから選択される少なくとも一つの基である
ことが好ましい。
【0021】また、本発明は、半導体基板の主面側に形
成され厚さ方向にその一部が除去された除去部を有する
絶縁膜と、前記除去部の少なくとも底部に形成された第
1の金属膜とを有し、前記除去部内に前記第1の金属膜
と電気的に接続される第2の金属膜を選択的に形成する
半導体装置の製造方法において、前記除去部内に第2の
金属膜を選択的に形成する工程の前に、前記除去部内の
第1の金属膜の露出表面を不活性ガスイオンによりスパ
ッタリングして清浄化する工程を有し、その後、前記除
去部内に第2の金属膜を選択的に形成する工程の際に、
前記絶縁膜及び前記第1の金属膜が形成された前記半導
体基板を、炭素、水素、酸素、塩素、フッ素のうち少な
くとも一つ以上の元素を含むシリコン化合物又はその分
解生成物を含む雰囲気に晒し、前記絶縁膜の表面を前記
シリコン化合物又は前記分解生成物により化学的に修飾
することを特徴とする(製造方法Dとする)。
【0022】なお、前記製造方法A〜Cに対して前記製
造方法Dのスパッタリングによる清浄化工程を組み合わ
せるようにしてもよい。
【0023】前記各製造方法によれば、前記シリコン化
合物又はその分解生成物により絶縁膜の表面が化学的に
修飾されるため、絶縁膜の表面を不活性な状態にするこ
とができる。したがって、第2の金属膜を選択的に成長
させる際に絶縁膜の表面にも第2の金属膜が成長してし
まうことを抑制することができ、金属の安定した選択成
長及び選択成長した金属と下層配線等との間の優れた電
気的接続特性を得ることが可能となる。また、第1の金
属膜の露出表面を不活性ガスイオンによりスパッタリン
グして清浄化する工程を行うことにより、金属のより安
定した選択成長及びより優れた電気的接続特性を得るこ
とが可能となる。また、液体を気化したシリコン化合物
を用いることにより、流量制御や反応槽のメンテナンス
等を容易に行うことができる。
【0024】なお、前記除去部内の第1の金属膜の露出
表面を不活性ガスイオンによりスパッタリングして清浄
化する工程の際にハロゲン元素を含むガスを添加するよ
うにしてもよい。このようにすれば、不活性ガスイオン
による物理的スパッタリングによって生じた表面ダメー
ジをハロゲン元素による化学的なエッチング効果によっ
て回復させることが可能となる。
【0025】また、前記不活性ガスイオンは不活性ガス
のプラズマによって発生させることが好ましい。この場
合、不活性ガスプラズマは例えばRFグロー放電によっ
て発生させることができる。
【0026】なお、前記シリコン化合物又はその分解生
成物を含む雰囲気を構成するガスの前記半導体基板が導
入される反応槽内への導入の開始は、前記第2の金属膜
を形成するガスの前記反応槽内への導入が開始されるの
と同時又はそれ以前であることが好ましい。導入開始時
期をこのようにすることにより、予め絶縁膜表面をシリ
コン化合物又はその分解生成物によって化学的に修飾し
ておくことが可能であり、選択破れを効果的に抑制する
ことができる。
【0027】また、前記シリコン化合物又はその分解生
成物を含む雰囲気を構成するガスの前記反応槽内への導
入の終了は、前記第2の金属膜を形成するガスの前記反
応槽内への導入が終了するのと同時又はそれ以後である
ことが好ましい。ただし、選択成長される金属の表面が
シリコン化合物又はその分解生成物によって汚染されな
いようにするという観点からは、同時であることが好ま
しい。
【0028】また、前記シリコン化合物又はその分解生
成物を含む雰囲気を構成するガスの分圧Pは、10-6
a<P<10-4Paに設定されていることが好ましい。
【0029】また、前記シリコン化合物又はその分解生
成物を含む雰囲気は、前記半導体基板が導入される反応
槽内の石英部品の表面を化学的に修飾するものであるこ
とが好ましい。この場合、前記シリコン化合物又はその
分解生成物を含む雰囲気を構成するガスを前記半導体基
板が導入される反応槽内に予め導入することにより該反
応槽内の石英部品の表面を予め化学的に修飾し、その後
前記半導体基板を前記反応槽内に導入することが好まし
い。このようにすれば、石英部品への第2の金属膜の堆
積を抑制することが可能となり、結果として反応槽内に
おけるダストの発生を抑制することができる。
【0030】なお、前記選択的に形成される第2の金属
膜には、通常、タングステン、銅、アルミニウム又はチ
タンが用いられる。
【0031】本発明における半導体装置の製造装置は、
厚さ方向にその一部が除去された除去部を有する絶縁膜
と、前記除去部の少なくとも底部に形成された第1の金
属膜とを備えた半導体基板が導入される反応槽と、前記
反応槽内に炭素、水素、酸素、塩素、フッ素のうち少な
くとも一つ以上の元素を含む液体状のシリコン化合物を
気化させた気体状のシリコン化合物又はその分解生成物
を含む雰囲気を供給し、前記絶縁膜の表面を前記シリコ
ン化合物又は前記分解生成物により化学的に修飾させる
供給手段と、前記反応槽内に原料ガスを導入して前記除
去部内に第2の金属膜を選択的に形成する形成手段とを
具備することを特徴とする。
【0032】前記供給手段は、前記反応槽の外部に設け
られ前記液体状のシリコン化合物を気化させて前記気体
状のシリコン化合物又はその分解生成物を発生する発生
手段と、この発生手段によって発生した前記気体状のシ
リコン化合物又はその分解生成物を前記反応槽内に導入
する導入手段とを具備することが好ましい。
【0033】また、前記供給手段は、前記反応槽の外部
に設けられ前記液体状のシリコン化合物を気化させて前
記気体状のシリコン化合物又はその分解生成物を発生す
る発生手段と、この発生手段によって発生した前記気体
状のシリコン化合物又はその分解生成物の流量を制御す
る流量制御手段と、この流量制御手段によって流量を制
御された前記気体状のシリコン化合物又はその分解生成
物を前記反応槽内に導入する導入手段とを具備すること
が好ましい。
【0034】また、本発明における半導体装置の製造装
置は、厚さ方向にその一部が除去された除去部を有する
絶縁膜と、前記除去部の少なくとも底部に形成された第
1の金属膜とを備えた半導体基板が導入される反応槽
と、前記反応槽内にトリアルキルシラノール若しくはそ
の多量体からなるシリコン化合物又はその分解生成物を
含む雰囲気、又は前記トリアルキルシラノール若しくは
その多量体を構成する少なくとも一つのアルキル基をフ
ルオロカーボン基に置換したシリコン化合物又はその分
解生成物を含む雰囲気(トリアルキルハロゲンシリコン
化合物若しくはその多量体からなるシリコン化合物又は
その分解生成物を含む雰囲気、又は前記トリアルキルハ
ロゲンシリコン化合物若しくはその多量体を構成する少
なくとも一つのアルキル基をフルオロカーボン基に置換
したシリコン化合物又はその分解生成物を含む雰囲気で
もよい)を供給し、前記絶縁膜の表面を前記シリコン化
合物又は前記分解生成物により化学的に修飾させる供給
手段と、前記反応槽内に原料ガスを導入して前記除去部
内に第2の金属膜を選択的に形成する形成手段とを具備
することを特徴とする。
【0035】また、本発明における半導体装置の製造装
置は、厚さ方向にその一部が除去された除去部を有する
絶縁膜と、前記除去部の少なくとも底部に形成された第
1の金属膜とを備えた半導体基板が導入される反応槽
と、前記反応槽に導入された半導体基板に設けられた前
記除去部の少なくとも底部に形成された第1の金属膜の
露出表面を不活性ガスイオンによりスパッタリングして
清浄化する清浄化手段と、前記反応槽内に炭素、水素、
酸素、塩素、フッ素のうち少なくとも一つ以上の元素を
含むシリコン化合物又はその分解生成物を含む雰囲気を
供給し、前記絶縁膜の表面を前記シリコン化合物又は前
記分解生成物により化学的に修飾させる供給手段と、前
記反応槽内に原料ガスを導入して前記除去部内に第2の
金属膜を選択的に形成する形成手段とを具備することを
特徴とする。
【0036】前記製造装置を用いることにより、前記シ
リコン化合物又はその分解生成物によって絶縁膜の表面
を化学的に修飾することができるため、第2の金属膜を
選択的に成長させる際に絶縁膜の表面にも第2の金属膜
が成長してしまうことを抑制することができ、金属の安
定した選択成長が可能となる。また、前記シリコン化合
物又はその分解生成物を含む雰囲気によって反応槽内の
石英部品の表面を化学的に修飾するようにすれば、石英
部品への第2の金属膜の堆積を抑制することが可能とな
り、反応槽内におけるダストの発生を抑制することがで
きる。
【0037】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。
【0038】まず、本発明において使用する製造装置の
一例について、図1を参照して説明する。
【0039】この製造装置は、ウエハすなわち半導体基
板100を大気から真空雰囲気に導入する真空槽10
1、基板100を目的の処理に応じた真空槽に搬送する
搬送部としての真空槽201、基板にタングステン等の
金属を成長させる前に基板100を清浄処理するための
真空槽301、基板にタングステン等の金属を成長させ
る真空槽401を有している。真空槽201と各真空槽
101、301、401との相互間には、それぞれロー
ドロックとしてのゲートバルブ202、203、204
が設けられている。
【0040】真空槽101のほぼ中央部には、基板を設
置するための基板支持台102が設けられている。この
真空槽101にはゲートバルブ103を介してターボモ
レキュラポンプ104及びドライポンプ105が接続さ
れ、これらのポンプによって排気されるようになってい
る。また、真空槽101にはストップバルブ106を介
して配管107が接続されており、減圧状態の真空槽1
01内の圧力を大気圧に復帰させるため、水分を除去し
たドライ窒素がストップバルブ106及び配管107を
介して真空槽101に供給されるようになっている。
【0041】真空槽201には搬送手段としてのロボッ
トアーム205が設けられており、このロボットアーム
205によって基板が各真空槽に搬送されるようになっ
ている。また、この真空槽201は、各真空槽の残留ガ
スが互いに混入しないよう、干渉領域としての役割をは
たしている。
【0042】真空槽301のほぼ中央部には、基板を設
置するための基板支持台302が設けられ、真空槽20
1から搬送されてきた基板はこの基板支持台302に設
置される。この真空槽301には、ゲートバルブ303
を介してドライポンプ305及びターボモレキュラポン
プ304が接続され、これらのポンプによって排気され
るようになっている。また、この真空槽301には、ス
トップバルブ306を介して配管307及びマスフロー
コントローラ308が接続されている。これらを介して
真空槽301内には、基板を清浄処理するための前処理
ガス(例えば、BCl3 、Ar等の不活性ガス、F2
加したAr等のハロゲンガスと不活性ガスとの混合ガ
ス)が導入されるようになっている。
【0043】真空槽401は、タングステン等の金属を
基板上に形成するための反応槽(チャンバ)である。こ
の真空槽401には、ゲートバルブ402を介してドラ
イポンプ404及びターボモレキュラポンプ403が接
続され、これらのポンプによって排気されるようになっ
ている。また、この真空槽401には、ストップバルブ
405及び406を介して、原料ガス、例えばWF6
びSiH4 を導入するための配管407及び408が接
続されている。さらに、真空槽401のほぼ中央部に
は、基板を加熱するためのヒータ409が内臓されたサ
セプタ410が設けられている。
【0044】また、真空槽401の外部には、トリアル
キルシラノールやトリアルキルハロゲンシリコン化合物
等の液体状のシリコン化合物を気化させて気体状のシリ
コン化合物又はその分解生成物とし、この気体状のシリ
コン化合物又はその分解生成物を真空槽401に供給す
る供給手段420が設けられている。すなわち、密閉可
能な容器421に前記液体状のシリコン化合物422が
収容されており、この容器421には、シリコン化合物
422に不活性ガスを供給してバブリングするための配
管423が接続されている。シリコン化合物422は、
ヒータ等からなる加熱手段424により気化され、マス
フローコントローラ425及びバルブ426を介して、
配管427から不活性ガスとともに真空槽401内に供
給される。
【0045】つぎに、上記製造装置を用いた本発明の第
1実施形態について、図2を参照して説明する。本実施
形態では、タングステンCVDの選択成長を例にとり、
本発明におけるシリコン化合物のCVD工程への導入
が、良好なタングステンの選択成長及び良好な選択性を
実現する上で効果的であることを説明する。
【0046】まず、図2(a)に示すように、シリコン
基板11上にSiO2 膜12を100nmの膜厚で形成
し、この上にAl合金膜13aをスパッタリング法によ
って400nmの膜厚で形成した。続いて、図2(b)
に示すように、通常の光露光法と反応性イオンエッチン
グ法を用いて、Al合金膜13aを所望の形状にパタ−
ニングし、Al配線13を形成した。その後、図2
(c)に示すように、TEOS(テトラエトキシシラ
ン)とO2 を原料ガスとするプラズマCVD法によっ
て、配線層間膜に相当するSiO2 膜14を堆積した。
【0047】つぎに、図2(d)に示すように、光露光
法と反応性イオンエッチングとを用いて、Al配線13
上に位置する絶縁膜(SiO2 膜)14に接続孔15を
形成した。このようにして形成された絶縁膜14の表面
には、化学量論組成的に過剰なシリコンに起因するダン
グリングボンド16aや水酸基で終端された箇所16b
のような欠陥が存在する。また、Al配線13上の自然
酸化物16cやRIE汚染層を除去するために、図2
(e)に示すように、BCl3 を用いた反応性イオンエ
ッチングにより前処理を行うが、この工程においても絶
縁膜14上に上記欠陥が形成される。
【0048】上記工程の後、従来技術を用いてタングス
テンを形成した場合には、以下に述べるようにして、所
謂「選択破れ」が生じてしまう。すなわち、WF6 とS
iH4 を用いてAl配線13上にタングステンを形成す
る場合、成長の核となる絶縁膜14表面上の欠陥16a
及び16bの周囲にWF6 が長く滞在し、SiH4 と反
応して先ずフッ化タングステン(WFx )が形成され
る。ここから徐々にフッ素が抜けて、絶縁膜14上にタ
ングステンが形成される。一度、絶縁膜14の表面にタ
ングステンが形成されると、WF6 とSiH4 との反応
が進行し、絶縁膜14の表面にタングステン粒子が半球
状に成長する。このようにして、選択性が消失した状
態、すなわち「選択破れ」が生じることになる。
【0049】一方、本実施形態では、タングステンを成
長させる以前に、トリアルキルシラノールを導入し、図
1に示す反応槽401内に導入した半導体基板をヒータ
409により220℃に加熱した。導入したトリアルキ
ルシラノールとしては、シリコンの周囲に3個のエチル
基(C2 5 )と1個の水酸基(OH)が結合したトリ
エチルシラノール(Si(C2 5 3 OH)を選ん
だ。
【0050】すなわち、図2(e)の微細構造を有する
半導体基板を図1に示した反応槽401に導入した後、
トリエチルシラノールをマスフローコントローラ425
を介して流量制御しながら反応槽401に導入した。導
入したトリエチルシラノールは、図1の容器421内に
収容された液体状のトリエチルシラノール422を、加
熱手段424で加熱するとともに、アルゴンガスをキャ
リアガスとする通常のバブリング法によって気化させた
ものである。なお、キャリアガスであるアルゴンガスの
バブリング時の圧力とトリエチルシラノールの蒸気圧か
ら見積もった結果、反応槽401内のトリエチルシラノ
ールの分圧は約10-5Paであった。
【0051】トリエチルシラノールの導入により、半導
体基板はトリエチルシラノールもしくはトリエチルシラ
ノールの分解生成物からなる雰囲気に晒される。この
時、図2(f)に示すように、トリエチルシラノールは
絶縁膜14表面上の欠陥16a及び16bに選択的に化
学吸着する。この化学的に吸着したトリエチルシラノー
ルによって、欠陥16a及び16bがタングステンの成
長の核となることを防止していると考えられる。すなわ
ち、トリエチルシラノールは水酸基を介して絶縁膜14
表面に物理吸着し、その後直ちにダングリングボンドや
絶縁膜14表面を終端している水酸基と反応し、Si−
O−Siからなる強固な化学結合を形成して化学吸着す
ると考えられる。その結果、欠陥16a及び16bが存
在した箇所は、トリエチルシランのエチル基で終端され
た状態になると考えられる。エチル基は電子構造的に閉
じているため、絶縁膜14の表面上にはWF6 とSiH
4 が吸着しにくくなり、タングステンの成長を抑制でき
る。すなわち、「選択破れ」が生じることを抑制でき
る。
【0052】一方、接続孔15内では、導電性の接続孔
底部においてWF6 のタングステンへの分解が進行し、
図2(g)に示すように、Al配線13上のみにタング
ステン17を選択的に成長させることができる。
【0053】なお、トリエチルシラノール(選択破れを
抑制するガス)は、半導体基板がWF6 及びSiH
4 (選択成長される金属を形成するガス)の雰囲気に晒
されている間、連続的に反応槽に導入されていることが
好ましいが、反応槽への導入開始及び終了時期は以下の
範囲であればよい。
【0054】すなわち、トリエチルシラノールの反応槽
への導入開始時期は、半導体基板がWF6 及びSiH4
の雰囲気に晒されるよりも以前に、絶縁膜表面の欠陥が
トリエチルシラノールにより修飾されために十分な時間
及び十分なトリエチルシラノ一ル導入量が確保されるよ
うにするため、WF6 及びSiH4 の反応槽への導入開
始以前であることが好ましいが、WF6 及びSiH4
導入開始と同時であってもよい。
【0055】また、トリエチルシラノールの反応槽への
導入終了時期は、選択成長されたタングステンの表面が
トリエチルシラノールによって汚染されないようにする
ため、WF6 及びSiH4 の反応槽への導入終了と同時
であることが好ましいが、WF6 及びSiH4 の反応槽
への導入終了以後であってもよい。
【0056】また、半導体基板を反応槽に導入する前に
予めトリエチルシラノールを反応槽に導入し、反応槽内
の石英部品の表面を予め化学的に修飾しておくことによ
り、先に説明したのと同様の原理により、石英部品への
タングステンの堆積を抑制することが可能となり、結果
として反応槽内におけるダストの発生を抑制することが
できる。
【0057】また、本実施形態においては、アルキルシ
ラノールとしてトリエチルシラノールを用いたが、他の
アルキル基を有する化合物を用いてもよい。例えば、ア
ルキル基として、3個のメチル基を有するトリメチルシ
ラノールや、3個のプロパン基を有するトリプロパンシ
ラノールを用いることも可能である。また、3個のアル
キル基は必ずしも同一でなくてもよく、例えば1個のエ
チル基と2個のメチル基を含む構成等、自由に選択する
ことができる。また、アルキル基の代わりにトリフルオ
ロカーボン基(CF3 )等のフルオロカーボン基であっ
ても同様の効果が期待できる。さらに、これらアルキル
基やフルオロ基を複数含むシリコン化合物の多量体であ
っても構わない。要するに、本発明に係わるシラノール
系化合物としては、少なくとも1個の水酸基を含み、か
つ他の基が化学的に不活性であることが重要である。
【0058】つぎに、図1に示した製造装置を用いた本
発明の第2実施形態について、図2を参照して説明す
る。本実施形態では、タングステンCVDの選択成長を
例にとり、本発明におけるシリコン化合物のCVD工程
への導入が、良好なタングステンの選択成長及び良好な
選択性を実現する上で効果的であることを説明する。
【0059】まず、第1実施形態と同様にして、図2
(e)に示すような構造を作成した。続いて、タングス
テンを成長させる以前に、トリアルキルハロゲンシリコ
ン化合物を反応槽に導入した。導入したトリアルキルハ
ロゲンシリコン化合物としては、シリコンの周囲に3個
のエチル基(C2 5 )と1個の塩素基(Cl)が結合
したトリエチルクロロシラン(Si(C2 5 3
l)を選んだ。
【0060】図2(e)の微細構造を有する半導体基板
を図1に示した反応槽401に導入した後、半導体基板
をヒータ409により220℃に加熱した。つぎに、ト
リエチルクロロシランをマスフローコントローラ425
を介して流量制御しながら反応槽401に導入した。導
入したトリエチルクロロシランは、図1の容器421内
に収容された液体状のトリエチルクロロシラン422
を、加熱手段424で加熱するとともに、アルゴンガス
をキャリアガスとする通常のバブリング法によって気化
させたものである。なお、キャリアガスであるアルゴン
ガスのバブリング時の圧力とトリエチルクロロシランの
蒸気圧から見積もった結果、反応槽401内のトリエチ
ルクロロシランの分圧は約10-5Paであった。
【0061】トリエチルクロロシランの導入により、半
導体基板はトリエチルクロロシランもしくはトリエチル
クロロシランの分解生成物からなる雰囲気に晒される。
この時、図2(f)に示すように、トリエチルクロロシ
ランは絶縁膜14表面上の欠陥16a及び16bに選択
的に化学吸着する。したがって、吸着したトリエチルク
ロロシランによって、欠陥16a及び16bがタングス
テンの成長の核となることが防止される。
【0062】トリエチルクロロシランは塩素基を介して
絶縁膜14表面に物理吸着し、その後直ちにダングリン
グボンドや絶縁膜14表面を終端している水酸基と反応
し、Si−O−Si、Si−Si、Si−Clからなる
強固な化学結合を形成して化学吸着すると考えられる。
その結果、欠陥16a及び16bが存在した箇所は、ト
リエチルクロロシランの3個のエチル基で終端された状
態、或いは塩素終端された状態になると考えられる。そ
の結果、絶縁膜14の表面上にはWF6 とSiH4 が吸
着しにくくなり、タングステンの成長を抑制できる。す
なわち、「選択破れ」が生じることを抑制できる。
【0063】一方、接続孔15内では、導電性の接続孔
底部においてWF6 のタングステンへの分解が進行し、
図2(g)に示すように、Al配線13上のみにタング
ステン17を選択的に成長させることができる。またこ
の時、選択性向上のために導入したトリエチルクロロシ
ランが接続孔底部に露出したアルミニウム表面と反応し
て、アルミニウム塩化物が形成されると考えられる。こ
のアルミニウム塩化物は、比較的蒸気圧が高く、タング
ステン成膜時の基板加熱温度程度で蒸発可能であるた
め、清浄なアルミニウム表面が形成されると考えられ
る。したがって、アルミニウム上へのタングステンの選
択成長を阻害することがないという利点がある。
【0064】なお、選択破れを抑制するガス(トリエチ
ルクロロシラン)の反応槽への導入時期と、選択成長さ
れる金属を形成するガス(WF6 及びSiH4 )の反応
槽への導入時期との関係については、先に説明した第1
実施形態と同様である。
【0065】また、半導体基板を反応槽に導入する前に
予め選択破れを抑制するガスを反応槽に導入し、反応槽
内の石英部品の表面を化学的に修飾しておく点について
も、先に説明した第1実施形態と同様である。
【0066】さらに、本実施形態においては、アルキル
ハロゲンシリコン化合物としてトリエチルクロロシラン
を用いたが、他のハロゲン基を有する化合物を用いても
よい。例えば、ハロゲン基として1個のフッ素基を有す
るトリエチルフロロシランを用いることも可能である。
また、アルキル基としてはメチル基、プロパン基、ブチ
ル基などの他のアルキル基を用いることができる。ま
た、3個のアルキル基は必ずしも同一でなくてもよく、
例えば1個のエチル基と2個のメチル基を含む構成等、
自由に選択することができとともに、ハロゲン基につい
ても各種選択でき、それぞれの組み合わせが可能であ
る。
【0067】また、アルキル基の代わりにトリフルオロ
カーボン基(CF3 )等のフルオロカーボン基であって
も同様の効果が期待できる。さらに、これらアルキル基
やフルオロ基を複数含むシリコン化合物の多量体であっ
ても構わない。要するに、本発明に係わるアルキルハロ
ゲンシリコン化合物としては、少なくとも1個のハロゲ
ン基を含み、かつ他の基が化学的に不活性であることが
重要である。
【0068】図3に示した特性B及びCは、それぞれ第
1及び第2実施形態の製造方法を使用して、0.5μm
の直径を有する接続孔を埋め込んだ後、その上にアルミ
ニウム配線を形成し、アルミニウム配線間のショートイ
ールドの配線間間隔依存性を測定した結果を示してい
る。この図からわかるように、図3に特性Aで示す従来
技術を用いた方法に比べて、ショートイールドを著しく
改善できた。
【0069】また、第1及び第2実施形態における選択
破れの抑制効果を示すため、半導体基板(ウエハー)上
に厚さ100nmの絶縁膜(SiO2 )を熱酸化法によ
り形成し、このウエハーを多数枚処理した場合の絶縁膜
表面に発生した選択破れに起因するタングステン粒子の
総数をダストカウンターを用いて測定した。
【0070】すなわち、上記絶縁膜が一面に形成された
半導体基板を、通常のタングステン選択CVDで行う際
の一連の工程であるBCl3 プラズマによる前処理を行
った後、CVD反応槽に導入し、第1実施形態において
はトリエチルシラノールを、第2実施形態においてはト
リエチルクロロシランを導入しながら、同時にWF6
SiH4 を反応槽に導入した。一方、従来技術を用いた
例として、上記と同様にBCl3 プラズマによる前処理
を行った後、基板をCVD反応槽に導入し、トリエチル
シラノール又はトリエチルクロロシランを導入せず、W
6 とSiH4のみを反応槽に導入した。なお、基板温
度は両者ともに220℃に調整し、WF6 とSiH4
導入時間は両者ともに2分とした。
【0071】図4は、上記一連の工程をそれぞれ24枚
の半導体基板について行ったときの、絶縁膜上に生じた
0.2μm以上の大きさのタングステン粒子総数の処理
ウエハー枚数に対する変化を示したものである。図4の
Aに示す従来技術を用いた例においては、タングステン
粒子のウエハー1枚当たりの発生数はいずれも1000
個以上であり、半導体装置の製造工程において問題にな
ると考えられる個数の選択破れが生じている。一方、図
4のB及びCで示した第1及び第2実施形態の方法を用
いた例では、24枚の半導体基板処理に対して、タング
ステン粒子のウエハー1枚当たりの発生数は100個未
満であり、従来技術を用いた場合に比べて極めて選択破
れが起こりにくくすることができた。
【0072】つぎに、図1に示した製造装置を用いた本
発明の第3実施形態について、図2を参照して説明す
る。本実施形態では、アルミニウムCVDの選択成長を
例にとり、本発明におけるシリコン化合物のCVD工程
への導入が、良好なアルミニウムの選択成長及び良好な
選択性を実現する上で効果的であることを説明する。
【0073】まず、第1実施形態と同様にして図2
(e)に示すような構造を作成した。続いて、アルミニ
ウムを成長させる以前に、トリアルキルハロゲンシリコ
ン化合物を導入した。導入したトリアルキルハロゲンシ
リコン化合物としては、トリエチルクロロシラン(Si
(C2 5 3 Cl)を選んだ。
【0074】図2(e)の微細構造を有する半導体基板
を図1に示した反応槽401に導入した後、半導体基板
をヒータ409により300℃に加熱した。つぎに、ト
リエチルクロロシランをマスフローコントローラ425
を介して流量制御しながら反応槽401に導入した。導
入したトリエチルクロロシランは、図1の容器421内
に収容された液体状のトリエチルクロロシラン422
を、加熱手段424で加熱するとともに、アルゴンガス
をキャリアガスとする通常のバブリング法によって気化
させたものである。なお、キャリアガスであるアルゴン
ガスのバブリング時の圧力とトリエチルクロロシランの
蒸気圧から見積もった結果、反応槽401内のトリエチ
ルクロロシランの分圧は約10-5Paであった。
【0075】半導体基板がトリエチルクロロシランもし
くはトリエチルクロロシランの分解生成物からなる雰囲
気に晒されることにより、トリエチルクロロシランは絶
縁膜表面上の欠陥に選択的に化学吸着し、欠陥がアルミ
ニウムの成長の核となることを防止される。
【0076】本実施形態では、選択CVD法に用いるア
ルミニウムの原料ガスとしてトリイソブチルアルミニウ
ム(Al(i−C4 9 3 )を用いた。トリイソブチ
ルアルミニウムは室温で液体であるため、反応槽へのト
リイソブチルアルミニウムの導入には通常のバブリング
法を用いた。バプリングガスとしてはアルゴンガスを用
いた。
【0077】前記アルミニウム原料ガスの分解には、基
板表面からの電子授受が必要とされており、清浄なSi
2 表面やトリエチルクロロシランによって修飾された
SiO2 表面でのアルミニウム原料ガスの分解は、タン
グステンCVDの場合と同様に抑制される。一方、接続
孔内では、導電性の接続孔底部でのアルミニウム原料ガ
スのアルミニウムへの分解が進行し、下層配線上のみに
アルミニウムを選択的に成長させることができる。
【0078】なお、アルミニウムCVDの原料ガスとし
ては、上記トリイソブチルアルミニウム以外にも、他の
アルキルアルミニウムやアルキルアミノアランを用いて
もよい。例えば、ジメチルアルミニウムハイドライド
(Al(CH3 2 H)やトリメチルアミンアラン(A
lH3 N(CH3 3 )を用いることができる。
【0079】また、選択破れを抑制するガス(トリエチ
ルクロロシラン)の反応槽への導入時期と、選択成長さ
れる金属を形成するガス(トリイソブチルアルミニウム
等)の反応槽への導入時期との関係については、先に説
明した第1実施形態と同様でもよいが、アルキルアルミ
ニウムは非常に反応性に富むため、アルミニウム原料ガ
スが反応槽に導入される以前に、トリエチルクロロシラ
ンの導入を止めることが望ましい。これは、アルキルア
ルミニウムとトリエチルクロロシランとの気相反応を起
こさせないためである。
【0080】また、半導体基板を反応槽に導入する前に
予め選択破れを抑制するガスを反応槽に導入し、反応槽
内の石英部品の表面を化学的に修飾しておく点について
も、先に説明した第1実施形態と同様である。
【0081】さらに、本実施形態ではアルキルハロゲン
シリコン化合物としてトリエチルクロロシランを用いて
説明したが、第2実施形態で述べたのと同様に、他のハ
ロゲン基やアルキル基を有する化合物を用いても同様の
選択性向上効果がある。また、第1実施形態で述べたの
と同様にアルキルシラノールを用いてもよく、さらにア
ルキル基の代わりにトリフルオロカーボン基等のフルオ
ロカーボン基であっても同様の効果が期待できる。
【0082】つぎに、図1に示した製造装置を用いた本
発明の第4実施形態について、図5を参照して説明す
る。本実施形態では、銅CVDの選択成長を例にとり、
本発明におけるシリコン化合物のCVD工程への導入
が、良好な銅の選択成長及び良好な選択性を実現する上
で効果的であることを説明する。
【0083】本実施形態においても、銅を成長させる以
前に、トリアルキルハロゲンシリコン化合物を導入し
た。導入したトリアルキルハロゲンシリコン化合物とし
ては、トリエチルクロロシラン(Si(C2 5 3
l)を選んだ。
【0084】本実施形態に使用した半導体基板の微細構
造及び半導体基板の前処理方法は以下のとおりである。
【0085】図5(a)は、半導体基板の微細構造を示
す模式図である。まず、シリコン基板21に熱酸化法に
よりSiO2 膜22を50nmの厚さに形成する。続い
て、プラズマCVD法によりSiN膜23を50nmの
厚さに形成し、その上にTEOSとO2 を原料ガスとす
るプラズマCVD法により、SiO2 膜24を400n
mの厚さに形成する。続いて、通常の光露光法と反応性
イオンエッチング法を用いて、SiO2 膜24に幅40
0nmの溝を形成する。つぎに、厚さ30nmのTiN
25及び銅26をスパッタリング法を用いて堆積し、S
iO2 膜24に形成された溝を銅にて埋め込む。続い
て、溝内部以外の銅を化学的機械研磨法(CMP法)に
より除去して、溝内部に銅配線26を形成する。つぎ
に、この銅配線層26上にプラズマCVD法によりSi
N膜27を50nmの厚さに形成し、この上にTEOS
とO2 を原料ガスとするプラズマCVD法により、Si
2 膜28を800nmの厚さに形成する。そして、光
露光法と反応性イオンエッチングとを用いて、銅配線2
6上に位置するSiO2 膜28およぴSiN膜27に接
続孔29を形成する。
【0086】このようにして用意した半導体基板を反応
槽に導入し、まず最初に水素還元雰囲気中で加熱するこ
とにより、接続孔29の底部に露出した銅配線26の表
面に存在する酸化銅を銅に還元した。
【0087】つぎに、還元した銅表面が再酸化しないよ
うにして、半導体基板を図1に示した反応槽401に導
入し、半導体基板をヒータ409により160℃に加熱
した。つぎに、トリエチルクロロシランをマスフローコ
ントローラ425を介して流量制御しながら反応槽40
1に導入した。導入したトリエチルクロロシランは、図
1の容器421内に収容された液体状のトリエチルクロ
ロシラン422を、加熱手段424で加熱するととも
に、アルゴンガスをキャリアガスとする通常のバブリン
グ法によって気化させたものである。なお、キャリアガ
スであるアルゴンガスのバブリング時の圧力とトリエチ
ルクロロシランの蒸気圧から見積もった結果、反応槽4
01内のトリエチルクロロシランの分圧は約10-5Pa
であった。半導体基板がトリエチルクロロシランもしく
はトリエチルクロロシランの分解生成物からなる雰囲気
に晒されることにより、トリエチルクロロシランは絶縁
膜表面上の欠陥に選択的に化学吸着し、欠陥が銅の成長
の核となることが防止される。
【0088】本実施形態では、選択CVD法に用いる銅
の原料ガスとしてへキサフルオロアセチルアセトン・ト
リメチルビニルシラン銅([CF3 CO]2 CH・C5
12Si・Cu)を用いた。ヘキサフルオロアセチルア
セトン・卜リメチルビニルシラン銅は室温で液体のた
め、反応槽への前記原料ガス導入には通常のバブリング
法を用い、バブリングガスとしてはアルゴンガスを用い
た。
【0089】前記銅原料ガスの分解は、基板表面からの
電子授受により促進されると予想され、清浄なSiO2
表面やトリエチルクロロシランによって修飾されたSi
2表面での銅原料ガスの分解は、基板温度が十分低け
れば抑制される。一方、接続孔内では、下層銅配線から
なる導電性の接続孔底部において銅原料ガスの銅への分
解が進行するため、下層配線上のみに銅を選択的に成長
させることができる。したがって、図5(b)に示した
ように、接続孔29内に銅30を選択的に埋め込むこと
が可能となる。
【0090】なお、銅CVDの原料ガスとしては、上記
へキサフルオロアセチルアセトン・トリメチルビニルシ
ラン銅以外のアセチルアセトン銅化合物を用いてもよ
い。例えば、へキサアセチルアセトン・オレフィン・銅
化合物やへキサアセチルアセトン・アルキン・銅化合物
を用いることができる。
【0091】また、選択破れを抑制するガス(トリエチ
ルクロロシラン)の反応槽への導入時期と、選択成長さ
れる金属を形成するガス(へキサフルオロアセチルアセ
トン・トリメチルビニルシラン銅等)の反応槽への導入
時期との関係については、先に説明した第1実施形態と
同様である。
【0092】また、半導体基板を反応槽に導入する前に
予め選択破れを抑制するガスを反応槽に導入し、反応槽
内の石英部品の表面を化学的に修飾しておく点について
も、先に説明した第1実施形態と同様である。
【0093】さらに、本実施形態ではアルキルハロゲン
シリコン化合物としてトリエチルクロロシランを用いて
説明したが、第2実施形態で述べたのと同様に、他のハ
ロゲン基やアルキル基を有する化合物を用いても同様の
選択性向上効果がある。また、第1実施形態で述べたの
と同様にアルキルシラノールを用いてもよく、さらにア
ルキル基の代わりにトリフルオロカーボン基等のフルオ
ロカーボン基であっても同様の効果が期待できる。
【0094】つぎに、図1に示した製造装置を用いた本
発明の第5実施形態について、図6を参照して説明す
る。本実施形態では、銅CVDの選択成長を例にとり、
本発明におけるシリコン化合物のCVD工程への導入
が、良好な銅の選択成長及び良好な選択性を実現する上
で効果的であるとともに、絶縁膜に形成した溝に銅を選
択的に埋め込むことにより、埋め込み型の銅配線を形成
することが可能であることを説明する。
【0095】本実施形態においても、銅を成長させる以
前に、トリアルキルハロゲンシリコン化合物を導入し
た。導入したトリアルキルハロゲンシリコン化合物とし
ては、トリエチルクロロシラン(Si(C2 5 3
l)を選んだ。
【0096】まず、図6(a)に示すように、シリコン
基板41上にSiO2 膜42を100nmの膜厚で形成
し、この上にTEOSとO2 を原料ガスとするプラズマ
CVD法によって、SiO2 膜43を400nmの膜厚
で形成した。続いて、図6(b)に示すように、通常の
光リソグラフィー法と反応性イオンエッチング法を用い
て、SiO2 膜43に溝44を形成した。
【0097】つぎに、図6(c)に示すように、膜厚3
0nmのTiN膜45をスパッタリング法を用いて堆積
した。続いて、図6(d)に示すように、膜厚1.4μ
mのレジスト46を塗布し、この表面を平坦化した。そ
して、溝内部以外の部分のTiN膜45が除去されるま
で、レジスト46をエッチバックした。さらに、酸素プ
ラズマを用いたアッシング工程により、溝内部に残留し
たレジストを除去した。このようにして、図6(e)に
示すように、溝44の内面のみにTiN膜45が形成さ
れた構造を作製した。このとき、絶縁膜43上には、プ
ラズマ処理に基づく欠陥47a及び47bが生じる。
【0098】このようにして用意した半導体基板を前処
理室に導入し、BCl3 をエッチングガスとする反応性
イオンエッチングにより、TiN膜45表面に存在する
チタン酸化物やRIE汚染層を除去した。その後、半導
体基板を酸化雰囲気に晒すことなく図1に示した反応槽
401に移送し、ヒータ409を用いて基板温度を16
0℃に保持した。
【0099】つぎに、トリエチルクロロシランをマスフ
ローコントローラ425を介して流量制御しながら反応
槽401に導入した。導入したトリエチルクロロシラン
は、容器421内に収容された液体状のトリエチルクロ
ロシラン422を、加熱手段424で加熱するととも
に、アルゴンガスをキャリアガスとする通常のバブリン
グ法によって気化させたものである。なお、キャリアガ
スであるアルゴンガスのバブリング時の圧力とトリエチ
ルクロロシランの蒸気圧から見積もった結果、反応槽4
01内のトリエチルクロロシランの分圧は約10-5Pa
であった。半導体基板がトリエチルクロロシランもしく
はトリエチルクロロシランの分解生成物からなる雰囲気
に晒されることにより、図6(f)に示すように、トリ
エチルクロロシランは絶縁膜43表面上の欠陥に選択的
に化学吸着し、欠陥が銅の成長の核となることが防止さ
れる。
【0100】本実施形態では、選択CVD法に用いる銅
の原料ガスとしてへキサフルオロアセチルアセトン・ト
リメチルビニルシラン銅([CF3 CO]2 CH・C5
12Si・Cu)を用いた。ヘキサフルオロアセチルア
セトン・卜リメチルビニルシラン銅は室温で液体のた
め、反応槽への前記原料ガス導入には通常のバブリング
法を用い、バブリングガスとしてはアルゴンガスを用い
た。
【0101】前記銅原料ガスの分解は、基板表面からの
電子授受により促進されると予想され、清浄なSiO2
表面やトリエチルクロロシランによって修飾されたSi
2表面での銅原料ガスの分解は、基板温度が十分低け
れば抑制される。一方、溝44の内部では、TiN膜4
5からなる導電性の溝内面において銅原料ガスの銅への
分解が進行するため、TiN膜45上のみに銅を選択的
に成長させることができる。したがって、図6(g)に
示したように、溝内に銅48を選択的に埋め込むことが
できた。
【0102】なお、銅CVDの原料ガスとしては、上記
へキサフルオロアセチルアセトン・トリメチルビニルシ
ラン銅以外のアセチルアセトン銅化合物を用いてもよ
い。例えば、へキサアセチルアセトン・オレフィン・銅
化合物やへキサアセチルアセトン・アルキン・銅化合物
を用いることができる。
【0103】また、選択破れを抑制するガス(トリエチ
ルクロロシラン)の反応槽への導入時期と、選択成長さ
れる金属を形成するガス(へキサフルオロアセチルアセ
トン・トリメチルビニルシラン銅等)の反応槽への導入
時期との関係については、先に説明した第1実施形態と
同様である。
【0104】また、半導体基板を反応槽に導入する前に
予め選択破れを抑制するガスを反応槽に導入し、反応槽
内の石英部品の表面を化学的に修飾しておく点について
も、先に説明した第1実施形態と同様である。
【0105】さらに、本実施形態ではアルキルハロゲン
シリコン化合物としてトリエチルクロロシランを用いて
説明したが、第2実施形態で述べたのと同様に、他のハ
ロゲン基やアルキル基を有する化合物を用いても同様の
選択性向上効果がある。また、第1実施形態で述べたの
と同様にアルキルシラノールを用いてもよく、さらにア
ルキル基の代わりにトリフルオロカーボン基等のフルオ
ロカーボン基であっても同様の効果が期待できる。
【0106】つぎに、図1に示した製造装置を用いた本
発明の第6実施形態について、図7を参照して説明す
る。本実施形態では、タングステンCVDの選択成長を
例にとり、本発明におけるタングステンCVDの前処理
及びシリコン化合物のCVD工程への導入が、良好なタ
ングステンの選択成長及び選択性を実現するとともに、
電気的特性の優れたタングステンプラグを形成する上で
効果的であることを説明する。
【0107】まず、図7(a)に示すように、シリコン
基板51上に絶縁膜(SiO2 )52を100nm形成
し、この上に10nmのチタン(Ti)膜54aと20
nmの窒化チタン(TiN)膜54bをスパッタリング
法により形成し、引き続いてAl合金膜55をスパッタ
リング法によって400nm形成した。さらに、5nm
のTi膜56aと60nmのTiN膜56bをスパッタ
リング法によって形成した。
【0108】つぎに、図7(b)に示すように、通常の
光リソグラフィー法と反応性イオンエッチング(RI
E)法を用いて、前記積層金属薄膜層すなわちTiN/
Ti/Al合金/TiN/Tiを所望の積層配線57に
パターニングした。
【0109】その後、図7(c)に示すように、TEO
S(テトラエトキシシラン)とO2を原料ガスとするプ
ラズマCVD法によって配線層間膜に相当するSiO2
膜58を1μm堆積した。
【0110】つぎに、図7(d)に示すように、リソグ
ラフィー法と反応性イオンエッチングとを用いて、配線
57上に位置するSiO2 膜58に接続孔59を形成し
た。この時、接続孔59はTi膜56a及びTiN膜5
6bを貫通し、接続孔59底面にはAl合金膜55が露
出する。
【0111】このように形成された絶縁膜58の表面に
は化学量論組成的に過剰なシリコンに起因するタングリ
ングボンド60aや水酸基(OH−)で終端された箇所
60bのような欠陥が存在する。また、接続孔59の底
面には、接続孔開孔時のRIE残さや接続孔開孔後に半
導体基板を大気に晒したことによるアルミニウムの酸化
物層等の汚染層60cが存在する。
【0112】このような接続孔底部のRIE汚染層は、
接続孔底部に露出したAl合金層へのタングステン
(W)の化学気相成長(CVD)を抑制する望ましくな
い効果があるため、WのCVDを行う以前にRIE汚染
層を除去する必要がある。そこで、本実施形態では、W
−CVD工程に先立ち、Ar+ イオンによるスパッタエ
ッチングを用いてRIE汚染層の除去を目的とする前処
理を行った。以下、このスパッタエッチングを用いた前
処理について述べる。
【0113】前述のRIEを用いて接続孔を形成した半
導体基板は、RIE時にマスクとして用いた有機レジス
トを剥離した後、図1に示したロードロック室101に
導入されて真空排気され、搬送用ロボット205により
前処理室301内のサセプタ302上に移送される。続
いて、前処理室301にマスフローコントローラ30
8、配管307及びバルブ306を介して所定量のAr
ガスを導入し、コンダクタンスバルブ303の開口度を
調整することにより、前処理室内のAr圧力を5×10
-2Paに調整した。その後、サセプタ302内に埋め込
まれた高周波電極に13.56MHzの高周波を印加
し、前処理室301内にプラズマを発生させた。また、
高周波電極に同時に約−100Vの直流電圧を重畳し、
Ar+ イオンの半導体基板への入射エネルギーを増加さ
せるとともに、入射Ar+ イオンの直進性を上げ、接続
孔底部に露出したAl合金表面のスパッタエッチング効
果を促進させるようにした。
【0114】所定時間、上記のスパッタエッチングによ
って接続孔底部に露出したAl合金の表面を清浄化した
後(図7(e))、高周波及び直流電圧の印加を停止
し、引き続いてArの供給を停止し、前処理室を1×1
-4Pa以下になるまで真空排気した。その後、搬送用
ロボット205により、半導体基板を反応室401内の
サセプタ410に移送した。この移送の間、前処理室3
01、搬送室201及び反応室401を真空ポンプによ
り5×10-4Pa以下の圧力に維持し、清浄化した接続
孔底部のAl合金表面が極力再酸化されないようにし
た。
【0115】つぎに、反応室401内のサセプタ410
上に置かれた半導体基板を、サセプタに内蔵されたヒー
タ409により220℃に加熱した。半導体基板が前記
設定温度に到達するのを待ち、反応室401内にトリエ
チルシラノールSi(C2 5 3 OHを流量制御しな
がら所定量導入した。液体のトリエチルシラノール42
2は密閉可能な容器(シリンダ)421に貯えられてお
り、これをアルゴンガスをキャリアガスとするバブリン
グ法により気化させて、配管427、マスフローコント
ロー425、バルブ426を介して反応室401に導入
した。このとき、シリンダ421、配管427、マスフ
ローコントロー425及びバルブ426は、トリエチル
シラノールの蒸気圧を上げるため及び前記導入経路途中
での凝縮を防止するために、加熱手段424によって約
50℃に加熱した。
【0116】なお、キャリアガスであるアルゴンガスの
バブリング時の圧力とトリエチルシラノールの蒸気圧か
ら見積もった結果、反応槽内のトリエチルシラノールの
分圧は約10-5Paであった。
【0117】半導体基板をトリエチルシラノールの導入
とほぼ同時に反応槽に導入したので、半導体基板はトリ
エチルシラノール若しくはトリエチルシラノールの分解
生成物からなる雰囲気に晒される。この時、図7(f)
に示すように、トリエチルシラノールは、絶縁膜58表
面上の欠陥60a、60bに選択的に化学吸着し、CV
Dの原料ガスであるWF6 やSiH4 導入時にこれらの
欠陥がタングステンの成長の核となることを防止してい
ると考えられる。トリエチルシラノールは水酸基を介し
て絶縁膜表面に接近・物理吸着し、その後直ちにタング
リングボンド60aや表面を終端している水酸基60b
と反応することによって、Si−O−Siからなる強固
な化学結合を形成して化学吸着すると考えられる。その
結果、欠陥60a、60bが存在した箇所は、トリエチ
ルシランの3個のエチル基で終端された状態になると考
えられる。エチル基は電子構造的に閉じているため、図
7(f)に示すように、絶縁膜58の表面上にはWF6
とSiH4 が吸着しにくくなり、タングステンの成長を
抑制できる。すなわち、「選択破れ」が生じることを抑
制することができる。
【0118】また、接続孔59内では、導電性の接続孔
底部の表面においてWF6 のタングステンへの分解が進
行し、図7(g)に示すように、Al合金膜55上にタ
ングステン61を選択的に成長させることができる。所
定時間タングステンの成膜を行った後、WF6 とSiH
4 の反応室への供給を停止することにより、タングステ
ン成膜が完了する。このとき、同時にトリエチルシラノ
ールの反応室への供給も停止する。
【0119】図8に示す特性Bは、本実施形態の製造方
法を使用して0.5μmの直径を有する接続孔をWで埋
め込んだ後、その上にアルミニウム配線を形成し、アル
ミニウム配線間のショートイールドの配線間間隔依存性
を測定した結果を示したものである。特性Aは、本実施
形態と同様のArイオンによる前処理を行った後、アル
キルシラノールを反応室に導入しないでWF6 とSiH
4 のみをCVD原料ガスとして用いてWプラグの形成を
行った場合の測定結果である。
【0120】本実施形態の製造方法によれば、図3の特
性Aで示す従来の方法に比べてショートイールドを著し
く改善できることがわかる。すなわち、接続孔底部に部
分的に露出した下層Al配線表面のアルミ酸化物やRI
E汚染層を除去するという目的においては、高い指向性
を有したArイオン等の不活性ガスイオンによるスパッ
タエッチングは効果があるが、このArスパッタエッチ
ングによる前処理と従来のW−CVDを組み合わせただ
けでは、半導体装置の製造方法として十分な選択性を有
したW選択成長は実現できない。
【0121】さらに、本発明によって形成されたWプラ
グの電気特性を調べるために、図9に示すように、20
万個のビアチェーンを形成して電気抵抗を測定した。7
1はシリコン基板、72は絶縁膜、74a、74b、7
5、76a、76b及び78a、78b、79、80
a、80bはそれぞれTi、TiN、Al合金、Ti、
TiNの積層膜、81はWビアプラグ、82、83は絶
縁膜である。Wビアプラグの長さ(接続孔深さ)は1μ
mであり、ビアプラグ径は0.3μm〜1.4μmとし
た。
【0122】図10は作製した20万個のビアチェーン
において1個あたりのビア抵抗のビアホール径依存性を
示したものである。特性Bは、前述の実施形態と同様の
方法、すなわちArイオンスパッタによる前処理及びト
リエチルシラノール供給下でのW選択成長を行うことに
より作製したビアプラグの平均抵抗である。一方、特性
Aは、BCl3 のRIE処理により接続孔(ビアホー
ル)底部に露出したAl合金配線表面の前処理を行った
後、トリエチルシラノール供給下でのW選択成長を行う
ことにより作製したWビアプラグの平均抵抗である。特
性Aと特性Bを比較すると、特性Bの方がビア抵抗が全
体的に下がっており、またより微細なビアにおいてビア
抵抗の低下が顕著であることがわかる。
【0123】以上のことから、本発明による指向性の高
い不活性ガスイオンによるスパッタエッチング前処理と
トリエチルシラノールに代表されるアルキルシラノール
の導入により、良好なWの選択成長が実現されるととも
に電気的特性の優れたWプラグを効果的に形成できるこ
とが示された。
【0124】なお、選択破れを抑制するガス(トリエチ
ルシラノール)の反応槽への導入時期と、選択成長され
る金属を形成するガス(WF6 及びSiH4 )の反応槽
への導入時期との関係については、先に説明した第1実
施形態と同様である。
【0125】また、半導体基板を反応槽に導入する前に
予め選択破れを抑制するガスを反応槽に導入し、反応槽
内の石英部品の表面を化学的に修飾しておく点について
も、先に説明した第1実施形態と同様である。
【0126】さらに、本実施形態ではアルキルシラノー
ルとしてトリエチルシラノールを用いて説明したが、第
1実施形態で述べたのと同様に、他のアルキル基を有す
るシリコン化合物を用いてもよく、またアルキル基の代
わりにトリフルオロカーボン基等のフルオロカーボン基
を有するシリコン化合物を用いても同様の効果が期待で
きる。
【0127】つぎに、図1に示した製造装置を用いた本
発明の第7実施形態について、図7を参照して説明す
る。本実施形態では、タングステンCVDの選択成長を
例にとり、本発明におけるシリコン化合物のCVD工程
への導入が、良好なタングステンの選択成長及び選択性
を実現する上で効果的であることを説明する。
【0128】本実施形態では、タングステンを成長させ
る以前にトリアルキルハロゲンシリコン化合物を導入し
た。導入したトリアルキルハロゲンシリコン化合物とし
ては、シリコンの周囲に3個のエチル基(C2 5 )と
1個の塩素基(Cl)が結合したトリエチルクロロシラ
ン(Si(C2 5 3 Cl)を選んだ。
【0129】図7(d)の微細構造を有する半導体基板
を図1に示すロードロック室101に導入して真空排気
した後、前処理室301内のサセプタ302上に移送し
た。つぎに、前処理室301にマスフローコントローラ
308、配管307及びバルブ306を介して所定量の
Arガスを導入し、コンダクタンスバルブ303の開口
度を調整することにより、前処理室内の圧力を5×10
-2Paに調整した。続いて、サセプタ302内に埋め込
まれた高周波電極に13.56MHzの高周波を印加
し、前処理室301内にプラズマを発生させた。また、
高周波電極に同時に約−100Vの直流電圧を重畳し、
Ar+ イオンの半導体基板への入射エネルギーを増加さ
せるとともに、入射Ar+ イオンの直進性を上げ、接続
孔底部に露出したAl合金表面のスパッタエッチング効
果を促進させた。
【0130】所定時間、スパッタエッチングによって、
接続孔底部に露出したAl合金の表面を清浄化した後
(図7(e))、高周波及び直流電圧の印加を停止し、
引き続いてArの供給を停止し、前処理室を1×10-4
Pa以下になるまで真空排気し、その後搬送用ロボット
205により半導体基板を反応室401内のサセプタ4
10に移送した。この移送の間、前処理室301、搬送
室201及び反応室401を真空ポンプにより5×10
-4Pa以下の圧力に維持し、清浄化した接続孔底部のA
l合金表面が極力再酸化されないようにした。反応室内
のサセプタ410上に置かれた半導体基板は、サセプタ
に内蔵されたヒータ409により230℃に加熱するよ
うにした。
【0131】反応槽に半導体基板を導入した後、トリエ
チルクロロシランをマスフローコントローラを介して流
量制御しながら反応槽に導入した。トリエチルクロロシ
ランは、アルゴンガスをキャリアガスとする通常のバブ
リング法により気化させ、反応槽まで移送した。キャリ
アガスであるアルゴンガスのバブリング時の圧力とトリ
エチルクロロシランの蒸気圧から見積もった結果、反応
槽内のトリエチルクロロシランの分圧は約10-5Paで
あった。
【0132】半導体基板をトリエチルクロロシランの導
入とほぼ同時に反応槽に導入したため、半導体基板はト
リエチルクロロシラン若しくはトリエチルクロロシラン
の分解生成物からなる雰囲気に晒される。この時、図7
(f)に示すように、トリエチルクロロシランは絶縁膜
58表面上の欠陥60a、60bに選択的に化学吸着
し、これらの欠陥がタングステンの成長の核となること
が防止される。トリエチルクロロシランは塩素基を介し
て絶縁膜表面に接近・物理吸着し、その後直ちにタング
リングボンド60aや表面を終端している水酸基60b
と反応することによって、Si−O−Si、Si−Si
或いはSi−Clからなる強固な化学結合を形成して化
学吸着すると考えられる。その結果、前記欠陥が存在し
た箇所は、トリエチルクロロシランの3個のエチル基で
終端された状態、或いは塩素終端された状態になると考
えられる。したがって、絶縁膜58の表面上にはWF6
とSiH4 が吸着しにくくなり、タングステンの成長を
抑制することができる。すなわち、「選択破れ」が生じ
ることを抑制することができる。
【0133】また、接続孔59内では、接続孔底部の表
面においてWF6 のタングステンへの分解が進行し、図
7(g)に示すように、Al合金膜55上にタングステ
ン61を選択的に成長させることができる。この時、選
択性向上のために導入したトリエチルクロロシランは接
続孔底部に露出したアルミニウム表面と反応してアルミ
塩化物を形成すると考えられるが、この化合物は比較的
蒸気圧が高く、タングステン成膜時の基板加熱温度程度
で蒸発し、清浄なアルミニウム表面が形成されると考え
られるため、アルミニウム上へのタングステンの選択成
長を阻害することがないという利点がある。
【0134】本実施形態によって形成されたWプラグの
電気特性を調べるために、図9に示すように、20万個
のビアチェーンを形成して電気抵抗を測定した。特性C
は、前述の実施形態と同様の方法、すなわちArイオン
スパッタによる前処理及びトリエチルクロロシラン供給
下でのW選択成長を行うことにより作製したビアプラグ
の平均抵抗である。一方、特性Aは、前処理方法として
BCl3 のRIE処理により接続孔(ビアホール)底部
に露出したAl合金配線表面の前処理を行った後、トリ
エチルクロロシラン供給下でのW選択成長を行うことに
より作製したWビアプラグの平均抵抗である。特性Aと
特性Cを比較すると、特性Cの方がビア抵抗が全体的に
下がっており、またより微細なビアにおいてビア抵抗の
低下が顕著であることがわかる。
【0135】以上のことから、本発明による指向性の高
い不活性ガスイオンによるスパッタエッチング前処理と
トリエチルクロロシランに代表されるアルキルハロゲン
シリコン化合物の導入により、良好なWの選択成長が実
現されるとともに電気的特性の優れたWプラグを効果的
に形成できることが示された。
【0136】なお、選択破れを抑制するガスの反応槽へ
の導入時期と、選択成長される金属を形成するガスの反
応槽への導入時期との関係については、先に説明した第
1実施形態と同様である。
【0137】また、半導体基板を反応槽に導入する前に
予め選択破れを抑制するガスを反応槽に導入し、反応槽
内の石英部品の表面を化学的に修飾しておく点について
も、先に説明した第1実施形態と同様である。
【0138】さらに、本実施形態ではアルキルハロゲン
シリコン化合物としてトリエチルクロロシランを用いて
説明したが、第2実施形態等で述べたのと同様に、他の
ハロゲン基やアルキル基を有する化合物を用いてもよ
く、またアルキル基の代わりにトリフルオロカーボン基
等のフルオロカーボン基を有するシリコン化合物を用い
ても同様の効果が期待できる。
【0139】つぎに、図1に示した製造装置を用いた本
発明の第8実施形態について、図11を参照して説明す
る。本実施形態は、W選択成長によるビアプラグ形成に
おいて、前記第6及び第7実施形態とは異なる微細構造
を用いた場合の例である。
【0140】まず、図11(a)に示すように、シリコ
ン基板51上に絶縁膜(SiO2 )52を100nm形
成し、この上に10nmのチタン(Ti)膜54aと2
0nmの窒化チタン(TiN)膜54bをスパッタリン
グ法により形成し、引き続いてAl合金膜55をスパッ
タリング法によって400nm形成した。さらに、5n
mのTi膜56aと60nmのTiN膜56bをスパッ
タリング法によって形成した。
【0141】つぎに、図11(b)に示すように、通常
の光リソグラフィー法と反応性イオンエッチング法を用
いて、前記積層金属薄膜層すなわちTiN/Ti/Al
合金/TiN/Tiを所望の積層配線57にパターニン
グした。
【0142】その後、図11(c)に示すように、TE
OS(テトラエトキシシラン)とO2 を原料ガスとする
プラズマCVD法によって配線層間膜に相当するSiO
2 膜58を1μm堆積した。
【0143】つぎに、図11(d)に示すように、リソ
グラフィー法と反応性イオンエッチング法とを用いて、
配線57上に位置するSiO2 膜58に接続孔59を形
成した。この時、接続孔59の底部がTiN膜56bと
なるように開孔を行った。
【0144】この半導体基板を図1のロードロック室1
01に導入して真空排気した後、前処理室301内のサ
セプタ302上に移送した。つぎに、前処理室301
に、マスフローコントロー308、配管307及びバル
ブ306を介して所定量のArガスを導入し、コンダク
タンスバルブ303の開口度を調整することにより、前
処理室内のAr圧力を5×10-2Paに調整した。続い
て、サセプタ302内に埋め込まれた高周波電極に1
3.56MHzの高周波を印加し、前処理室301内に
プラズマを発生させた。また、高周波電極に同時に約−
100Vの直流電圧を重畳し、Ar+ イオンの半導体基
板への入射エネルギーを増加させるとともに、入射Ar
+ イオンの直進性を上げ、接続孔底部に露出したTiN
表面のスパッタエッチング効果を促進させた。
【0145】所定時間、上記のスパッタエッチングによ
って、接続孔底部に露出したTiN膜56b表面のRI
E汚染層60c等を除去して清浄化した後(図11
(e))、高周波及び直流電圧の印加を停止し、引き続
いてArの供給を停止し、前処理室を1×10-4Pa以
下になるまで真空排気し、その後搬送用ロボット205
により、半導体基板を反応室401内のサセプタ410
に移送した。この移送の間、前処理室301、搬送室2
01及び反応室401を真空ポンプにより5×10-4
a以下の圧力に維持し、清浄化した接続孔底部のTiN
表面が極力再酸化されないようにした。反応室内のサセ
プタ410上に置かれた半導体基板は、サセプタ410
に内蔵されたヒータ409により300℃に加熱するよ
うにした。
【0146】反応槽に半導体基板を導入した後、トリエ
チルシラノールをマスフローコントローラを介して流量
制御しながら反応槽に導入した。トリエチルシラノール
は、アルゴンガスをキャリアガスとする通常のバブリン
グ法により気化させ、反応槽まで移送した。キャリアガ
スであるアルゴンガスのバブリング時の圧力とトリエチ
ルシラノールの蒸気圧から見積もった結果、反応槽内の
トリエチルシラノールの分圧は約10-5Paであった。
半導体基板はトリエチルシラノール若しくはトリエチル
シラノールの分解生成物からなる雰囲気に晒されるた
め、図11(f)に示すように、トリエチルシラノール
は絶縁膜58表面上の欠陥60a、60bに選択的に化
学吸着し、これらの欠陥がタングステンの成長の核とな
ることが防止される。
【0147】つぎに、CVD原料ガスであるWF6 とS
iH4 を反応室に導入し、所定時間Wの堆積を行った。
堆積の終了はWF6 とSiH4 の反応室への供給を停止
することにより行った。この時、同時にトリエチルシラ
ノールの反応室への供給も停止した。その結果、図11
(g)に示すように、配線57上にタングステン61を
選択的に成長させることができた。
【0148】図8に示す特性Cは、本実施形態の製造方
法を使用して0.5μmの直径を有する接続孔をWで埋
め込んだ後、その上にアルミニウム配線を形成し、アル
ミニウム配線間のショートイールドの配線間間隔依存性
を測定した結果を示したものである。特性Aは、Arイ
オンによる前処理を行った後、アルキルシラノールを反
応室に導入しないでWF6 とSiH4 のみをCVD原料
ガスとして用いてWプラグの形成を行った場合の測定結
果である。
【0149】本実施形態では、Wを選択成長させる下地
としてAlの代わりにTiNを用いたが、一般にAlに
比べてTiN上にはWは成長しにくく、Al下地を用い
た場合に比べて高い成膜温度が必要とされている。この
堆積温度の高温化は絶縁膜(SiO2 )上へのWの核発
生(選択破れ)をより起こしやすくさせるが、本発明を
用いることにより、図8に示すように、このような選択
破れが起こりやすい状況下でも、十分な選択性を確保し
たままWプラグの選択成長が可能となることが示され
た。
【0150】なお、本実施形態で示したTiNの他に
も、窒化タングステン、チタンシリサイド、タングステ
ンシリサイド、コバルトシリサイド、ニッケルシリサイ
ドなど他の導電性窒化物や導電性珪化物をW選択成長の
下地として用いることが可能である。
【0151】また、選択破れを抑制するガスの反応槽へ
の導入時期と、選択成長される金属を形成するガスの反
応槽への導入時期との関係については、先に説明した第
1実施形態と同様である。
【0152】また、半導体基板を反応槽に導入する前に
予め選択破れを抑制するガスを反応槽に導入し、反応槽
内の石英部品の表面を化学的に修飾しておく点について
も、先に説明した第1実施形態と同様である。
【0153】さらに、本実施形態ではアルキルシラノー
ルとしてトリエチルシラノールを用いて説明したが、第
1実施形態で述べたのと同様に、他のアルキル基を有す
るアルキルシラノールを用いてもよい。また、第2実施
形態で述べたのと同様にアルキルハロゲンシリコン化合
物を用いてもよく、さらにアルキル基の代わりにトリフ
ルオロカーボン基等のフルオロカーボン基を有するシリ
コン化合物を用いても同様の効果が期待できる。
【0154】なお、上記第6〜第8実施形態において、
Ar等の不活性ガスイオンを用いたスパッタリングによ
り接続孔底部の清浄化を行う際に、ハロゲン元素を含む
ガスを微量(例えばArガスに対して10%以下)添加
するようにしてもよい。このようにすれば、不活性ガス
イオンによる物理的スパッタリングによって生じた表面
ダメージをハロゲン元素による化学的なエッチング効果
によって回復させることが可能となる。添加するハロゲ
ン元素を含むガスとしては、F2 、NF3 、HBr、B
Cl3 、Cl2 等を用いることができる。ハロゲン元素
を含むガスの反応室への導入時期は、スパッタリング開
始と同時或いはスパッタリング開始前でも開始後でもよ
いが、導入終了時期はスパッタリング終了と同時である
ことが好ましい。なお、不活性ガスに微量のハロゲン元
素を含むガスを予め添加した混合ガス(例えば、Arガ
スに対して10%以下のF2 ガスを混合したガス)を導
入するようにしてもよい。
【0155】また、上記第1〜第5実施形態では、Ar
等の不活性ガスイオンを用いたスパッタリングにより接
続孔底部の清浄化を行う工程については特に触れなかっ
たが、勿論上記第6〜第8実施形態と同様、このような
不活性ガスイオンを用いたスパッタリング工程を行って
もよい。この場合、必要に応じて、前述にようにハロゲ
ン元素を含むガスを微量添加するようにしてもよい。
【0156】以上、本発明の各実施形態について説明し
たが、本発明はこれらの実施形態にに限定されるもので
はなく、その趣旨を逸脱しない範囲内において種々変形
して実施可能である。
【0157】
【発明の効果】本発明における半導体装置の製造方法及
び製造装置によれば、シリコン化合物又はその分解生成
物により絶縁膜の表面が化学的に修飾されるため、絶縁
膜の表面を不活性な状態にすることができる。したがっ
て、金属膜を選択的に成長させる際に絶縁膜の表面にも
金属膜が成長してしまうことを抑制することができ、金
属の安定した選択成長及び選択成長した金属と下層配線
等との間の優れた電気的接続特性を得ることが可能とな
る。また、シリコン化合物又はその分解生成物を含む雰
囲気によって反応槽内の石英部品の表面を化学的に修飾
するようにすれば、石英部品への金属膜の堆積を抑制す
ることが可能となり、反応槽内におけるダストの発生等
を抑制することができる。
【図面の簡単な説明】
【図1】本発明における半導体装置の製造装置の一例を
模式的に示した図。
【図2】本発明における半導体装置の製造方法につい
て、その第1〜第3実施形態に係る製造工程を示した
図。
【図3】本発明の第1及び第2実施形態について、配線
間間隔に対する良品率の関係を示した図。
【図4】本発明の第1及び第2実施形態について、処理
ウエハー枚数に対するパーティクル数の関係を示した
図。
【図5】本発明における半導体装置の製造方法につい
て、その第4実施形態に係る製造工程を示した図。
【図6】本発明における半導体装置の製造方法につい
て、その第5実施形態に係る製造工程を示した図。
【図7】本発明における半導体装置の製造方法につい
て、その第6及び第7実施形態に係る製造工程を示した
図。
【図8】本発明の第6及び第8実施形態について、配線
間間隔に対する良品率の関係を示した図。
【図9】本発明の第6及び第7実施形態について、ビア
抵抗を測定するために用いたビアチェーンの構造を示し
た図。
【図10】本発明の第6及び第7実施形態について、ビ
アホール径に対するビア抵抗の関係を示した図。
【図11】本発明における半導体装置の製造方法につい
て、その第8実施形態に係る製造工程を示した図。
【符号の説明】
11、21、41、51…半導体基板 13、26、45、57…第1の金属膜 14、28、43、58…絶縁膜 15、29、44、59…除去部 17、30、48、61…第2の金属膜 401…反応槽 420…供給手段
フロントページの続き (72)発明者 大塚 賢一 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内 (72)発明者 伊藤 仁 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の主面側に形成され厚さ方向
    にその一部が除去された除去部を有する絶縁膜と、前記
    除去部の少なくとも底部に形成された第1の金属膜とを
    有し、前記除去部内に前記第1の金属膜と電気的に接続
    される第2の金属膜を選択的に形成する半導体装置の製
    造方法において、 前記除去部内に前記第2の金属膜を選択的に形成する工
    程の際に、前記絶縁膜及び前記第1の金属膜が形成され
    た前記半導体基板を、炭素、水素、酸素、塩素、フッ素
    のうち少なくとも一つ以上の元素を含む液体状のシリコ
    ン化合物を気化させた気体状のシリコン化合物又はその
    分解生成物を含む雰囲気に晒し、前記絶縁膜の表面を前
    記シリコン化合物又は前記分解生成物により化学的に修
    飾することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 半導体基板の主面側に形成され厚さ方向
    にその一部が除去された除去部を有する絶縁膜と、前記
    除去部の少なくとも底部に形成された第1の金属膜とを
    有し、前記除去部内に前記第1の金属膜と電気的に接続
    される第2の金属膜を選択的に形成する半導体装置の製
    造方法において、 前記除去部内に前記第2の金属膜を選択的に形成する工
    程の際に、前記絶縁膜及び前記第1の金属膜が形成され
    た前記半導体基板を、トリアルキルシラノール若しくは
    その多量体からなるシリコン化合物又はその分解生成物
    を含む雰囲気、又は前記トリアルキルシラノール若しく
    はその多量体を構成する少なくとも一つのアルキル基を
    フルオロカーボン基に置換したシリコン化合物又はその
    分解生成物を含む雰囲気に晒し、前記絶縁膜の表面を前
    記シリコン化合物又は前記分解生成物により化学的に修
    飾することを特徴とする半導体装置の製造方法。
  3. 【請求項3】 前記トリアルキルシラノールは少なくと
    も3個のアルキル基と少なくとも1個の水酸基とを有
    し、前記アルキル基はメチル基、エチル基、プロパン基
    及びブチル基のなかから選択される少なくとも一つの基
    であることを特徴とする請求項2に記載の半導体装置の
    製造方法。
  4. 【請求項4】 半導体基板の主面側に形成され厚さ方向
    にその一部が除去された除去部を有する絶縁膜と、前記
    除去部の少なくとも底部に形成された第1の金属膜とを
    有し、前記除去部内に前記第1の金属膜と電気的に接続
    される第2の金属膜を選択的に形成する半導体装置の製
    造方法において、 前記除去部内に前記第2の金属膜を選択的に形成する工
    程の際に、前記絶縁膜及び前記第1の金属膜が形成され
    た前記半導体基板を、トリアルキルハロゲンシリコン化
    合物若しくはその多量体からなるシリコン化合物又はそ
    の分解生成物を含む雰囲気、又は前記トリアルキルハロ
    ゲンシリコン化合物若しくはその多量体を構成する少な
    くとも一つのアルキル基をフルオロカーボン基に置換し
    たシリコン化合物又はその分解生成物を含む雰囲気に晒
    し、前記絶縁膜の表面を前記シリコン化合物又は前記分
    解生成物により化学的に修飾することを特徴とする半導
    体装置の製造方法。
  5. 【請求項5】 前記トリアルキルハロゲンシリコン化合
    物は少なくとも3個のアルキル基と少なくとも1個のハ
    ロゲン基とを有し、前記アルキル基はメチル基、エチル
    基、プロパン基及びブチル基のなかから選択される少な
    くとも一つの基であり、前記ハロゲン基は塩素基及びフ
    ッ素基のなかから選択される少なくとも一つの基である
    ことを特徴とする請求項4に記載の半導体装置の製造方
    法。
  6. 【請求項6】 半導体基板の主面側に形成され厚さ方向
    にその一部が除去された除去部を有する絶縁膜と、前記
    除去部の少なくとも底部に形成された第1の金属膜とを
    有し、前記除去部内に前記第1の金属膜と電気的に接続
    される第2の金属膜を選択的に形成する半導体装置の製
    造方法において、 前記除去部内に第2の金属膜を選択的に形成する工程の
    前に、前記除去部内の第1の金属膜の露出表面を不活性
    ガスイオンによりスパッタリングして清浄化する工程を
    有し、その後、前記除去部内に第2の金属膜を選択的に
    形成する工程の際に、前記絶縁膜及び前記第1の金属膜
    が形成された前記半導体基板を、炭素、水素、酸素、塩
    素、フッ素のうち少なくとも一つ以上の元素を含むシリ
    コン化合物又はその分解生成物を含む雰囲気に晒し、前
    記絶縁膜の表面を前記シリコン化合物又は前記分解生成
    物により化学的に修飾することを特徴とする半導体装置
    の製造方法。
  7. 【請求項7】 請求項1乃至5のいずれかに記載の半導
    体装置の製造方法において、前記除去部内に第2の金属
    膜を選択的に形成する工程の前に、前記除去部内の第1
    の金属膜の露出表面を不活性ガスイオンによりスパッタ
    リングして清浄化する工程をさらに有することを特徴と
    する半導体装置の製造方法。
  8. 【請求項8】 前記除去部内の第1の金属膜の露出表面
    を不活性ガスイオンによりスパッタリングして清浄化す
    る工程の際にハロゲン元素を含むガスを添加することを
    特徴とする請求項6又は7に記載の半導体装置の製造方
    法。
  9. 【請求項9】 前記不活性ガスイオンを不活性ガスのプ
    ラズマによって発生させることを特徴とする請求項6又
    は7に記載の半導体装置の製造方法。
  10. 【請求項10】 前記除去部は、前記絶縁膜に形成され
    た孔又は溝であることを特徴とする請求項1乃至9のい
    ずれかに記載の半導体装置の製造方法。
  11. 【請求項11】 前記シリコン化合物又はその分解生成
    物を含む雰囲気を構成するガスの前記半導体基板が導入
    される反応槽内への導入の開始は、前記第2の金属膜を
    形成するガスの前記反応槽内への導入が開始されるのと
    同時又はそれ以前であることを特徴とする請求項1乃至
    10のいずれかに記載の半導体装置の製造方法。
  12. 【請求項12】 前記シリコン化合物又はその分解生成
    物を含む雰囲気を構成するガスの前記反応槽内への導入
    の終了は、前記第2の金属膜を形成するガスの前記反応
    槽内への導入が終了するのと同時又はそれ以後であるこ
    とを特徴とする請求項11に記載の半導体装置の製造方
    法。
  13. 【請求項13】 前記シリコン化合物又はその分解生成
    物を含む雰囲気を構成するガスの分圧Pは、10-6Pa
    <P<10-4Paに設定されていることを特徴とする請
    求項1乃至10のいずれかに記載の半導体装置の製造方
    法。
  14. 【請求項14】 前記シリコン化合物又はその分解生成
    物を含む雰囲気は、前記半導体基板が導入される反応槽
    内の石英部品の表面を化学的に修飾するものであること
    を特徴とする請求項1乃至10のいずれかに記載の半導
    体装置の製造方法。
  15. 【請求項15】 前記選択的に形成される第2の金属膜
    は、タングステン、銅、アルミニウム又はチタンである
    ことを特徴とする請求項1乃至10のいずれかに記載の
    半導体装置の製造方法。
  16. 【請求項16】 半導体基板の主面側に第1の金属膜を
    用いた配線を形成する工程と、この配線が形成された前
    記半導体基板の主面側に絶縁膜を形成する工程と、この
    絶縁膜の一部を除去して前記配線の上面を露出させる接
    続孔を形成する工程と、この接続孔内に前記配線と電気
    的に接続される第2の金属膜を用いた金属プラグを選択
    的に形成する工程とを有する半導体装置の製造方法にお
    いて、 前記接続孔内に前記金属プラグを選択的に形成する際
    に、前記半導体基板を炭素、水素、酸素、塩素、フッ素
    のうち少なくとも一つ以上の元素を含む液体状のシリコ
    ン化合物を気化させた気体状のシリコン化合物又はその
    分解生成物を含む雰囲気に晒し、前記絶縁膜の表面を前
    記シリコン化合物又は前記分解生成物により化学的に修
    飾することを特徴とする半導体装置の製造方法。
  17. 【請求項17】 半導体基板の主面側に絶縁膜を形成す
    る工程と、この絶縁膜の一部を除去して配線溝を形成す
    る工程と、前記絶縁膜上及び前記配線溝内面に第1の金
    属膜を形成する工程と、前記絶縁膜上の第1の金属膜を
    除去して前記配線溝内面に前記第1の金属膜を残置させ
    る工程と、この第1の金属膜が残置した配線溝内に第1
    の金属膜と電気的に接続される第2の金属膜を用いた配
    線を選択的に形成する工程とを有する半導体装置の製造
    方法において、 前記配線溝内に前記配線を選択的に形成する際に、前記
    半導体基板を炭素、水素、酸素、塩素、フッ素のうち少
    なくとも一つ以上の元素を含む液体状のシリコン化合物
    を気化させた気体状のシリコン化合物又はその分解生成
    物を含む雰囲気に晒し、前記絶縁膜の表面を前記シリコ
    ン化合物又は前記分解生成物により化学的に修飾するこ
    とを特徴とする半導体装置の製造方法。
  18. 【請求項18】 厚さ方向にその一部が除去された除去
    部を有する絶縁膜と、前記除去部の少なくとも底部に形
    成された第1の金属膜とを備えた半導体基板が導入され
    る反応槽と、 前記反応槽内に炭素、水素、酸素、塩素、フッ素のうち
    少なくとも一つ以上の元素を含む液体状のシリコン化合
    物を気化させた気体状のシリコン化合物又はその分解生
    成物を含む雰囲気を供給し、前記絶縁膜の表面を前記シ
    リコン化合物又は前記分解生成物により化学的に修飾さ
    せる供給手段と、 前記反応槽内に原料ガスを導入して前記除去部内に第2
    の金属膜を選択的に形成する形成手段とを具備すること
    を特徴とする半導体装置の製造装置。
  19. 【請求項19】 前記供給手段は、前記反応槽の外部に
    設けられ前記液体状のシリコン化合物を気化させて前記
    気体状のシリコン化合物又はその分解生成物を発生する
    発生手段と、この発生手段によって発生した前記気体状
    のシリコン化合物又はその分解生成物を前記反応槽内に
    導入する導入手段とを具備することを特徴とする請求項
    18に記載の半導体装置の製造装置。
  20. 【請求項20】 厚さ方向にその一部が除去された除去
    部を有する絶縁膜と、前記除去部の少なくとも底部に形
    成された第1の金属膜とを備えた半導体基板が導入され
    る反応槽と、 前記反応槽内にトリアルキルシラノール若しくはその多
    量体からなるシリコン化合物又はその分解生成物を含む
    雰囲気、又は前記トリアルキルシラノール若しくはその
    多量体を構成する少なくとも一つのアルキル基をフルオ
    ロカーボン基に置換したシリコン化合物又はその分解生
    成物を含む雰囲気を供給し、前記絶縁膜の表面を前記シ
    リコン化合物又は前記分解生成物により化学的に修飾さ
    せる供給手段と、 前記反応槽内に原料ガスを導入して前記除去部内に第2
    の金属膜を選択的に形成する形成手段とを具備すること
    を特徴とする半導体装置の製造装置。
  21. 【請求項21】 厚さ方向にその一部が除去された除去
    部を有する絶縁膜と、前記除去部の少なくとも底部に形
    成された第1の金属膜とを備えた半導体基板が導入され
    る反応槽と、 前記反応槽内にトリアルキルハロゲンシリコン化合物若
    しくはその多量体からなるシリコン化合物又はその分解
    生成物を含む雰囲気、又は前記トリアルキルハロゲンシ
    リコン化合物若しくはその多量体を構成する少なくとも
    一つのアルキル基をフルオロカーボン基に置換したシリ
    コン化合物又はその分解生成物を含む雰囲気を供給し、
    前記絶縁膜の表面を前記シリコン化合物又は前記分解生
    成物により化学的に修飾させる供給手段と、 前記反応槽内に原料ガスを導入して前記除去部内に第2
    の金属膜を選択的に形成する形成手段とを具備すること
    を特徴とする半導体装置の製造装置。
  22. 【請求項22】 厚さ方向にその一部が除去された除去
    部を有する絶縁膜と、前記除去部の少なくとも底部に形
    成された第1の金属膜とを備えた半導体基板が導入され
    る反応槽と、 前記反応槽に導入された半導体基板に設けられた前記除
    去部の少なくとも底部に形成された第1の金属膜の露出
    表面を不活性ガスイオンによりスパッタリングして清浄
    化する清浄化手段と、 前記反応槽内に炭素、水素、酸素、塩素、フッ素のうち
    少なくとも一つ以上の元素を含むシリコン化合物又はそ
    の分解生成物を含む雰囲気を供給し、前記絶縁膜の表面
    を前記シリコン化合物又は前記分解生成物により化学的
    に修飾させる供給手段と、 前記反応槽内に原料ガスを導入して前記除去部内に第2
    の金属膜を選択的に形成する形成手段とを具備すること
    を特徴とする半導体装置の製造装置。
JP9211979A 1996-11-29 1997-08-06 半導体装置の製造方法及び製造装置 Pending JPH10214896A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9211979A JPH10214896A (ja) 1996-11-29 1997-08-06 半導体装置の製造方法及び製造装置
US08/979,783 US5990007A (en) 1996-11-29 1997-11-26 Method of manufacturing a semiconductor device
TW086117868A TW358965B (en) 1996-11-29 1997-11-27 Method and apparatus for manufacturing semiconductor devices
KR1019970064019A KR100295567B1 (ko) 1996-11-29 1997-11-28 반도체 장치의 제조 방법 및 제조 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31965696 1996-11-29
JP8-319656 1996-11-29
JP9211979A JPH10214896A (ja) 1996-11-29 1997-08-06 半導体装置の製造方法及び製造装置

Publications (1)

Publication Number Publication Date
JPH10214896A true JPH10214896A (ja) 1998-08-11

Family

ID=26518943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9211979A Pending JPH10214896A (ja) 1996-11-29 1997-08-06 半導体装置の製造方法及び製造装置

Country Status (4)

Country Link
US (1) US5990007A (ja)
JP (1) JPH10214896A (ja)
KR (1) KR100295567B1 (ja)
TW (1) TW358965B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010503216A (ja) * 2006-08-30 2010-01-28 アイピーグリップ・エルエルシー 選択的に物質を堆積するために被加工物を表面改質する方法及び装置
JP2013062408A (ja) * 2011-09-14 2013-04-04 Renesas Electronics Corp 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法
JP2018532271A (ja) * 2015-10-15 2018-11-01 東京エレクトロン株式会社 インターコネクトのための選択的なボトムアップ式金属フィーチャ充填
WO2023075865A1 (en) * 2021-10-31 2023-05-04 Applied Materials, Inc. Selective passivation of damaged nitride

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2985858B2 (ja) * 1997-12-19 1999-12-06 日本電気株式会社 エッチング方法
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US6668445B1 (en) * 2000-01-11 2003-12-30 Lexmark International, Inc. Method of increasing tab bond strength using reactive ion etching
JP2001196373A (ja) 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP3516918B2 (ja) * 2000-01-19 2004-04-05 株式会社日立国際電気 半導体装置の製造方法及び半導体製造装置
US6923525B2 (en) * 2000-05-22 2005-08-02 Seiko Epson Corporation Head member ink repellence treating method and treating device
KR20020004539A (ko) * 2000-07-06 2002-01-16 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
US6218301B1 (en) * 2000-07-31 2001-04-17 Applied Materials, Inc. Deposition of tungsten films from W(CO)6
JP4327644B2 (ja) * 2004-03-31 2009-09-09 Necエレクトロニクス株式会社 半導体装置の製造方法
KR100536808B1 (ko) * 2004-06-09 2005-12-14 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
JP4941921B2 (ja) 2005-03-14 2012-05-30 株式会社アルバック 選択W−CVD法及びCu多層配線の製作法
US7488687B2 (en) * 2006-09-12 2009-02-10 Samsung Electronics Co., Ltd. Methods of forming electrical interconnect structures using polymer residues to increase etching selectivity through dielectric layers
JP2008166062A (ja) * 2006-12-27 2008-07-17 Hitachi High-Technologies Corp 真空容器を持つ装置
US11410880B2 (en) * 2019-04-23 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Phase control in contact formation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3211752C2 (de) * 1982-03-30 1985-09-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum selektiven Abscheiden von aus Siliziden hochschmelzender Metalle bestehenden Schichtstrukturen auf im wesentlichen aus Silizium bestehenden Substraten und deren Verwendung
JP2947818B2 (ja) * 1988-07-27 1999-09-13 株式会社日立製作所 微細孔への金属穴埋め方法
EP0370775B1 (en) * 1988-11-21 1996-06-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
EP0560617A3 (en) * 1992-03-13 1993-11-24 Kawasaki Steel Co Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010503216A (ja) * 2006-08-30 2010-01-28 アイピーグリップ・エルエルシー 選択的に物質を堆積するために被加工物を表面改質する方法及び装置
JP2013062408A (ja) * 2011-09-14 2013-04-04 Renesas Electronics Corp 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法
US9123889B2 (en) 2011-09-14 2015-09-01 Renesas Electronics Corporation Resistance change nonvolatile memory device, semiconductor device, and method of manufacturing resistance change nonvolatile memory device
US9373665B2 (en) 2011-09-14 2016-06-21 Renesas Electronics Corporation Resistance change nonvolatile memory device, semiconductor device, and method of manufacturing resistance change nonvolatile memory device
JP2018532271A (ja) * 2015-10-15 2018-11-01 東京エレクトロン株式会社 インターコネクトのための選択的なボトムアップ式金属フィーチャ充填
WO2023075865A1 (en) * 2021-10-31 2023-05-04 Applied Materials, Inc. Selective passivation of damaged nitride

Also Published As

Publication number Publication date
US5990007A (en) 1999-11-23
TW358965B (en) 1999-05-21
KR19980042907A (ko) 1998-08-17
KR100295567B1 (ko) 2001-09-07

Similar Documents

Publication Publication Date Title
US6218301B1 (en) Deposition of tungsten films from W(CO)6
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US5498768A (en) Process for forming multilayer wiring
US6955983B2 (en) Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
JPH0922896A (ja) 金属膜の選択的形成方法
EP1081751A2 (en) Methods of pre-cleaning dielectric layers of substrates
US20060264038A1 (en) Method for forming barrier film and method for forming electrode film
JPH03202471A (ja) 堆積膜形成法
JP3992588B2 (ja) 成膜方法
WO2008010371A1 (fr) Procédé de fabrication de dispositif semi-conducteur, appareil de fabrication de dispositif semi-conducteur, programme informatique et support de stockage
US6573181B1 (en) Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step
US7014887B1 (en) Sequential sputter and reactive precleans of vias and contacts
JP2000058650A (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
JP4798688B2 (ja) 半導体装置の製造方法
JP3270196B2 (ja) 薄膜形成方法
US7338903B2 (en) Sequential reducing plasma and inert plasma pre-treatment method for oxidizable conductor layer
JP2726438B2 (ja) 薄膜形成装置
JP3628570B2 (ja) タングステン薄膜の形成方法、半導体装置の製造方法
JP2006024668A (ja) 半導体装置の製造方法
JP2937998B1 (ja) 配線の製造方法
JP2001053023A (ja) 半導体装置の製造方法及び製造装置
US5989633A (en) Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum
JPH09246211A (ja) 導電性薄膜の気相成長方法
JPH06224193A (ja) 半導体装置および半導体装置の製造方法