JP2003224185A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003224185A
JP2003224185A JP2002018805A JP2002018805A JP2003224185A JP 2003224185 A JP2003224185 A JP 2003224185A JP 2002018805 A JP2002018805 A JP 2002018805A JP 2002018805 A JP2002018805 A JP 2002018805A JP 2003224185 A JP2003224185 A JP 2003224185A
Authority
JP
Japan
Prior art keywords
wiring layer
lower wiring
via hole
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002018805A
Other languages
English (en)
Inventor
Hideaki Okamura
秀亮 岡村
Mineo Yamaguchi
峰生 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002018805A priority Critical patent/JP2003224185A/ja
Publication of JP2003224185A publication Critical patent/JP2003224185A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ビアホール形成時に下層配線層表面に形成さ
れる腐食性の反応生成物を除去することにより、この反
応生成物による下層配線層の腐食を抑制する。 【解決手段】 半導体基板上に下層配線層2を形成する
工程と、前記下層配線層2上に絶縁膜3および4を形成
する工程と、フルオロカーボンを含むガスを用いたドラ
イエッチングにより、前記絶縁膜3および4を貫通し且
つ前記下層配線層2の表面に到達するビアホールを形成
する工程と、前記ビアホールの底部に露出した前記下層
配線層2表面を酸化性ガスのプラズマに曝す工程と、絶
縁膜4上に、前記ビアホールを介して前記下層配線層2
と電気的に接続された上層配線層を形成する工程とを実
施する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置の製造方法に関するものであり、更に詳
しくは、下層配線層上の絶縁膜をエッチングしてビアホ
ールを形成する際に生じるフッ素系反応生成物に起因し
た下層配線層の腐食を抑制し得る半導体装置の製造方法
に関するものである。
【0002】
【従来の技術】近年、デバイスの高速化と配線信頼性の
点から、配線材料として銅が用いられているが、銅は反
応性が高く、反応生成物を生じやすいという問題があ
る。
【0003】以下、従来の半導体装置の製造方法につい
て説明する。図6は、従来の製造方法を説明するための
工程断面図である。まず。トランジスタなどが形成され
た半導体基板上に第1の絶縁膜1を形成し、これに配線
パターン状の凹部を形成した後、この凹部に配線材料で
ある銅を埋め込むことにより下層配線層2を形成する。
その上に第2の絶縁膜3、第3の絶縁膜4および反射防
止膜5を順に形成し、更に感光性樹脂6を塗布してパタ
ーン形成を行う(ステップ1:図6(A))。次に、感
光性樹脂膜6のパターンに従って反射防止膜5および第
3の絶縁膜4をエッチングした後(ステップ2:図6
(B))、感光性樹脂6を除去する(ステップ3:図6
(C))。次に、第2の絶縁膜3をエッチングして下層
配線層2の表面を露出させることにより、ビアホールを
形成する(ステップ4:図6(D))。更に、ビアホー
ル内部に上層配線層を形成することにより、半導体装置
が製造される。
【0004】
【発明が解決しようとする課題】上記従来の製造方法に
おいて、ステップ4のビアホールの形成は、フルオロカ
ーボンガスを用いたドライエッチングにより実施され
る。そのため、この工程においては、エッチングガスに
由来するフッ素イオン(またはラジカル)が、エッチン
グにより露出した下層配線層2表面に到達し、その結
果、下層配線層2表面に配線材料とフッ素との反応生成
物7が形成される(図6(D)参照)。反応生成物7に
はフッ素が含まれているため、このフッ素が大気中の水
分と反応し、下層配線層2を構成する銅を腐食させる。
このような腐食は、配線の電気特性および配線信頼性を
大きく損なう要因となるため問題であった。
【0005】本発明は、下層配線層の腐食を抑制できる
半導体装置の製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】前記目的を達成するた
め、本発明の第1の製造方法は、半導体基板上に下層配
線層を形成する工程と、前記下層配線層上に絶縁膜を形
成する工程と、フルオロカーボンを含むガスを用いたド
ライエッチングにより、前記絶縁膜を貫通し且つ前記下
層配線層の表面に到達するビアホールを形成する工程
と、前記絶縁膜上に、前記ビアホールを介して前記下層
配線層と電気的に接続された上層配線層を形成する工程
とを含む半導体装置の製造方法であって、更に、前記ビ
アホールを形成する工程の後に、前記ビアホールの底部
に露出した前記下層配線層表面を酸化する工程を含むこ
とを特徴とする。
【0007】このような製造方法によれば、ビアホール
形成時に下層配線層表面に形成されるフッ素系反応生成
物を酸化物に変化させることにより、下層配線層表面か
らフッ素を除去することができる。そのため、このフッ
素による下層配線層の腐食を抑制することができる。
【0008】前記第1の製造方法においては、前記下層
配線層表面を酸化する工程が、前記下層配線層表面を酸
化性ガスのプラズマに曝す工程であることが好ましい。
下層配線層表面からのフッ素除去を効率良く行うことが
できるからである。また、この好ましい例において、前
記酸化性ガスとしては、例えば、酸素および水蒸気の少
なくとも一方を含むガスを使用することができる。
【0009】また、前記第1の製造方法においては、更
に、前記下層配線層表面の酸化により形成された酸化物
を除去する工程を含むことが好ましい。この好ましい例
によれば、下層配線層表面に形成された酸化物に起因し
た、下層配線層と上層配線層との間の接続抵抗の上昇を
抑制することができる。
【0010】この好ましい例においては、前記酸化物を
除去する工程を、前記酸化物が形成された前記下層配線
層表面を還元する工程とすることができる。この還元
は、例えば、前記下層配線層表面を還元性ガスのプラズ
マに曝すことにより実施することができる。
【0011】また、前記酸化物を除去する工程は、前記
酸化物が形成された前記下層配線層表面を不活性ガスの
プラズマに曝す工程であってもよい。この例によれば、
前記酸化物を物理的なエッチングにより除去することが
できる。
【0012】前記目的を達成するため、本発明の第2の
製造方法は、半導体基板上に下層配線層を形成する工程
と、前記下層配線層上に絶縁膜を形成する工程と、フル
オロカーボンを含むガスを用いたドライエッチングによ
り、前記絶縁膜を貫通し且つ前記下層配線層の表面に到
達するビアホールを形成する工程と、前記絶縁膜上に、
前記ビアホールを介して前記下層配線層と電気的に接続
された上層配線層を形成する工程とを含む半導体装置の
製造方法であって、更に、前記ビアホールを形成する工
程の後に、前記ビアホールの底部に露出した前記下層配
線層表面を還元する工程を含むことを特徴とする。
【0013】このような製造方法によれば、ビアホール
形成時に下層配線層表面に形成されるフッ素系反応生成
物を還元することにより、下層配線層表面からフッ素を
除去することができる。そのため、このフッ素による下
層配線層の腐食を抑制することができる。
【0014】前記第2の製造方法においては、前記下層
配線層表面を還元する工程が、前記下層配線層表面を還
元性ガスのプラズマに曝す工程であることが好ましい。
下層配線層表面からのフッ素除去を効率良く行うことが
できるからである。この場合、前記還元性ガスとして
は、例えば、水素およびアンモニアの少なくとも一方を
含むガスを使用することができる。
【0015】前記目的を達成するため、本発明の第3の
製造方法は、半導体基板上に下層配線層を形成する工程
と、前記下層配線層上に絶縁膜を形成する工程と、フル
オロカーボンを含むガスを用いたドライエッチングによ
り、前記絶縁膜を貫通し且つ前記下層配線層の表面に到
達するビアホールを形成する工程と、前記絶縁膜上に、
前記ビアホールを介して前記下層配線層と電気的に接続
された上層配線層を形成する工程とを含む半導体装置の
製造方法であって、更に、前記ビアホールを形成する工
程の後に、前記ビアホールの底部に露出した前記下層配
線層表面を不活性ガスのプラズマに曝す工程を含むこと
を特徴とする。
【0016】このような製造方法によれば、ビアホール
形成時に下層配線層表面に形成されるフッ素系反応生成
物を物理的なエッチングにより除去することができるた
め、このフッ素による下層配線層の腐食を抑制すること
ができる。
【0017】前記第3の製造方法においては、前記不活
性ガスとして、例えば、アルゴン、ヘリウムおよびネオ
ンからなる群より選ばれる少なくとも一種を使用するこ
とができる。
【0018】また、前記第1〜第3の製造方法において
は、前記下層配線層および前記上層配線層として、例え
ば、銅を使用することができる。
【0019】なお、「酸化性ガスのプラズマ」、「不活
性ガスのプラズマ」および「還元性ガスのプラズマ」と
は、それぞれ、酸化性ガス、不活性ガスおよび還元性ガ
スに電界を印加してプラズマ化させたものを意味する。
【0020】
【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態について、図1を参照しながら説明す
る。図1は、本発明の第1の実施形態に係る半導体装置
の製造方法の一例を示す工程図である。
【0021】まず、トランジスタなどの素子が形成され
た半導体基板上に、第1の絶縁膜1を介して、下層配線
層2を形成する。下層配線層2としては、電気抵抗率が
低いことから、銅を用いることが好ましい。また、第1
の絶縁膜1としては、例えば、テトラエチルオルソシリ
ケート(TEOS)を用いたプラズマ化学気相堆積法
(PCVD法)により形成されたシリコン酸化膜(以
下、「プラズマTEOS膜」という。)を使用すること
ができる。
【0022】下層配線層2の形成方法は特に限定するも
のではないが、例えば、半導体基板上に第1の絶縁膜1
を形成し、この第1の絶縁膜1に凹部を形成した後、こ
の凹部に銅を埋め込むことにより下層配線層2を形成す
る、いわゆるダマシン法を採用することができる。凹部
の形成方法としては、例えば、ドライエッチングを採用
することができる。また、銅の埋め込みは、例えば、メ
ッキ法により凹部内に銅膜を形成した後、凹部以外に形
成された銅膜を化学機械研磨(CMP)により除去する
方法を採用することができる。
【0023】続いて、第1の絶縁膜1上に、第2の絶縁
膜3、第3の絶縁膜4および反射防止膜5を形成する。
更に、反射防止膜5上に感光性樹脂6を塗布し、これを
フォトリソグラフィー法によりパターニングして、ビア
ホールを形成する部分に開口部を形成する(ステップ
1:図1(A))。第2の絶縁膜3としては、例えば、
CVD法により形成されたシリコン窒化膜を用いること
ができ、第3の絶縁膜4としては、例えば、プラズマT
EOS膜を用いることができる。また、反射防止膜5と
しては、シリコン酸窒化膜などの無機材料や、有機材料
を使用することができる。
【0024】次に、感光性樹脂6のパターンに従って、
反射防止膜5および第3の絶縁膜4をエッチングする
(ステップ2:図1(B))。この工程は、例えば、フ
ルオロカーボンを含むガスを用いたドライエッチングに
より実施することができる。なお、エッチング条件につ
いては特に限定するものではないが、例えば、容量結合
型プラズマエッチング装置を用いて、エッチングガスと
して、C48ガスの流量を20ml/分、O2ガスの流
量を10ml/分、アルゴンガスの流量を100ml/
分とした混合ガスを用い、ガス圧力を10Pa、放電電
力を1500Wに設定することができる。なお、ガス流
量は、単位時間当たりに導入されるガスの量を、標準状
態(0℃、1気圧)における体積に換算して表したもの
である(以下、同じ)。
【0025】続いて、感光性樹脂6を除去する(ステッ
プ3:図1(C))。この工程は、プラズマアッシング
により実施できる。このとき、反射防止膜5として有機
材料を使用した場合は、感光性樹脂6とともに反射防止
膜5も除去される。なお、アッシング条件については、
特に限定するものではないが、例えば、マイクロ波プラ
ズマによるダウンフロー型アッシング装置を用いて、O
2ガスの流量を2000ml/分、ガス圧力を500P
a、放電電力を1000Wに設定することができる。ま
た、感光性樹脂6を除去した後、ウエット洗浄が実施さ
れる。
【0026】次に、第2の絶縁膜3をエッチングして、
下層配線層2表面を露出させる(ステップ4:図1
(D))。これにより、層間絶縁膜(第2および第3の
絶縁膜)を貫通し、下層配線層2表面に到達するビアホ
ールが形成される。この工程は、ドライエッチングによ
り実施され、エッチングガスとしては、フルオロカーボ
ンを含むものが用いられる。そのため、この工程におい
ては、エッチングガスに由来するフッ素イオン(または
ラジカル)が、エッチングにより露出した下層配線層2
表面に到達する。その結果、下層配線層2表面に配線材
料とフッ素との反応生成物7が形成される。反応生成物
7は主にフッ化物であり、例えば、配線材料が銅である
場合は主にフッ化銅である。
【0027】なお、この工程におけるエッチング条件に
ついては、特に限定するものではないが、例えば、容量
結合型プラズマエッチング装置を用いる場合、エッチン
グガスとして、CF4ガスの流量を50ml/分、O2
スの流量を10ml/分、アルゴンガスの流量を100
ml/分とした混合ガスを用いて、ガス圧力を30P
a、放電電力を500Wに設定することができる。
【0028】次に、ビアホールの底部に露出した下層配
線層2表面を酸化する(ステップ5:図1(E))。こ
れにより、反応生成物7を酸化物8に変化させることが
できる。この反応に伴なって、反応生成物7に含まれる
フッ素を揮発性物質に変化させることができ、下層配線
層2表面からフッ素を脱離させることができる。
【0029】この工程は、下層配線層2表面を酸化性ガ
スのプラズマに曝すことにより実施することができる。
この方法によれば、下層配線層2表面に形成された反応
生成物7と、プラズマ中に存在する酸素イオン(または
ラジカル)などの活性種とを反応させて、反応生成物7
を酸化物8に変化させ、下層配線層2表面からフッ素を
脱離させることができる。
【0030】この場合、例えば、半導体基板をプラズマ
エッチング装置内に配置し、この装置内に前記ガスを供
給するとともに、これに十分な強度の電界を印加してプ
ラズマを発生させることにより実施できる。
【0031】装置に供給されるガスとしては、例えば、
酸素、H2O、N2Oなどを含むガス使用することがで
き、好ましくは、酸素およびH2Oの少なくとも一方を
含むガスを使用することが好ましい。これらのなかで
も、H2Oを含むガスを使用することが特に好ましい。
2Oを含むガスを使用した場合、プラズマ中に水素イ
オン(またはラジカル)が存在し、これが反応生成物7
に含まれるフッ素と反応して揮発性のフッ化水素を生成
させるため、下層配線層2表面からのフッ素除去を速や
かに進行させることができるからである。
【0032】また、処理条件は、下層配線層2表面に反
応生成物7として存在するフッ素を十分に除去できる条
件であれば、特に限定するものではない。反応生成物7
を酸化物8に変化させる反応は、下層配線層の表面から
その内部に向かって進行するが、この反応が進むほどフ
ッ素の除去量は増大する。この反応は、処理温度を高く
したり、処理時間を長くしたり、装置の供給されるガス
の流量を増大させることによって、その進行程度を増大
させることができる。
【0033】しかしながら、反応生成物7を酸化物8に
変化させる反応が、反応生成物7の厚みを超えて進行す
ると、それ以上反応を進めてもフッ素除去効果に大きな
変化はみられなくなる。逆に、反応を過剰に進行させた
場合、下層配線層2表面に形成される酸化物8の膜厚が
過剰に増大し、下層配線層と上層配線層との間のコンタ
クト抵抗が上昇するおそれがある。よって、本実施形態
においては、この工程で形成される酸化物8の膜厚を小
さく、例えば10nm以下にとどめるように処理条件を
設定することが好ましい。
【0034】また、処理条件は、ビアホールの孔径およ
び層間絶縁膜の膜厚(第2および第3の絶縁膜の合計膜
厚)に応じて設定することが好ましい。ビアホールの孔
径が小さい場合や、層間絶縁膜の膜厚が大きい場合、下
層配線層2表面にプラズマが到達しにくくなり、反応生
成物7が酸化物8に変化する反応が進行しにくくなる場
合があるからである。このような場合は、ガス流量を多
くしたり、ガス圧力を低くしたり、放電電力を高く設定
することにより、前記反応の進行を促進すればよい。
【0035】具体的な処理条件の一例を挙げると、容量
結合型プラズマエッチング装置を用いた場合、酸素およ
びH2Oの少なくとも一方を含むガスを用いて、その流
量を100〜5000ml/分、好ましくは300ml
/分に設定することができる。また、ガス圧力は、例え
ば30〜200Pa、好ましくは50Paに設定でき、
放電電力は、例えば100〜1500W、好ましくは3
00Wに設定できる。なお、これらの条件は、ビアホー
ルの孔径が0.2μm、層間絶縁膜の膜厚が1μmであ
る場合に特に適している。
【0036】前述したように、この工程はプラズマエッ
チング装置を用いて実施することができる。プラズマエ
ッチング装置としては、特に限定するものではなく、例
えば、容量結合型、誘導結合型およびマイクロ波型など
の各種のプラズマエッチング装置を使用することが可能
である。
【0037】また、ステップ4終了からステップ5終了
に至る間、半導体基板は外気から遮断されていることが
好ましい。外気から遮断する方法としては、ステップ4
において半導体基板をプラズマエッチング装置内でエッ
チングした後、このプラズマエッチング装置内に半導体
基板を保持した状態のまま、供給ガス種、ガス圧力およ
び放電電力などを変更することによりステップ5を実施
する方法が挙げられる。また、別の方法として、ステッ
プ4とステップ5とで別のプラズマエッチング装置を使
用し、これらの装置間における半導体基板の搬送路を外
気から遮断する方法が挙げられる。この場合、搬送路内
は、30〜200Pa程度の減圧状態であることが好ま
しい。
【0038】ステップ5の終了後、ビアホール内部およ
び第3の絶縁膜4上に上層配線層を形成する(ステップ
6)。これにより、下層配線層2と上層配線層とをビア
ホールを介して電気的に接続され、多層配線構造を有す
る半導体装置を作製することができる。上層配線層とし
ては、下層配線層2と同様に銅を使用することができ、
その形成方法としては、例えば、スパッタ法により銅を
成膜した後、これをフォトリソグラフィーおよびエッチ
ングによりパターニングする方法を採用することができ
る。
【0039】前述したように、本実施形態によれば、ビ
アホール形成後に下層配線層表面を酸化することによ
り、ビアホール形成時に形成された反応生成物(フッ化
物)を酸化物に変化させることができる。この反応に伴
ない、反応生成物に含まれるフッ素を下層配線層表面か
ら脱離させることができ、このフッ素に起因した下層配
線層の腐食を抑制することができる。
【0040】(第2の実施形態)以下、本発明の第2の
実施形態について、図2を参照しながら説明する。図2
は、本実施形態に係る半導体装置の製造方法の一例を示
す工程図である。
【0041】まず、トランジスタなどの素子が形成され
た半導体基板上に、第1の絶縁膜1を介して、下層配線
層2を形成する。続いて、下層配線層2上に、第2の絶
縁膜3、第3の絶縁膜4および反射防止膜5を形成す
る。更に、反射防止膜5上に感光性樹脂6を塗布し、こ
れをパターニングする(ステップ1:図2(A))。次
に、感光性樹脂6のパターンに従って反射防止膜5およ
び第3の絶縁膜4をエッチングした後(ステップ2:図
2(B))、感光性樹脂6を除去する(ステップ3:図
2(C))。なお、ここまでの工程(ステップ1〜3)
については、第1の実施形態のステップ1〜3と同様に
して実施することができる。
【0042】続いて、フルオロカーボンを含むガスを用
いたドライエッチングにより、第2の絶縁膜3をエッチ
ングし、ビアホールを形成する(ステップ4:図2
(D))。この工程は、第1の実施形態のステップ4と
同様にして実施される。そのため、第1の実施形態と同
様に、下層配線層2表面に、エッチングガスに由来する
フッ素と配線材料との反応生成物7が形成される。
【0043】次に、ビアホールの底部に露出した下層配
線層2表面を還元する(ステップ5:図2(E))。こ
れにより、反応生成物7を還元することができる。この
反応に伴なって、反応生成物7に含まれるフッ素を揮発
性物質に変化させて、下層配線層2表面から脱離させる
ことができる。
【0044】この工程は、下層配線層2表面を還元性ガ
スのプラズマに曝すことにより実施することができる。
この方法によれば、下層配線層2表面に形成された反応
生成物7と、プラズマ中に存在する水素イオン(または
ラジカル)などの活性種とを反応させて、反応生成物7
を還元するとともに、下層配線層2表面からフッ素を脱
離させることができる。
【0045】この工程は、例えば、半導体基板をプラズ
マエッチング装置内に配置し、この装置内に還元性ガス
を供給するとともに、これに十分な強度の電界を印加し
てプラズマを発生させることにより実施できる。装置に
供給されるガスとしては、水素およびアンモニアの少な
くとも一方を含むものを使用することが好ましい。
【0046】処理条件は、下層配線層2表面の反応生成
物7を十分に還元できるような条件であれば、特に限定
するものではない。反応生成物7を還元する反応は、処
理温度を高くしたり、処理時間を長くしたり、装置の供
給されるガスの流量を増大させることによって、その進
行程度を増大させることができる。
【0047】また、処理条件は、ビアホールの孔径およ
び層間絶縁膜の膜厚(第2および第3の絶縁膜の合計膜
厚)に応じて設定することが好ましい。ビアホールの孔
径が小さい場合や、層間絶縁膜の膜厚が大きい場合、下
層配線層表面にプラズマが到達しにくくなるからであ
る。このような場合は、ガス流量を多くしたり、ガス圧
力を低くしたり、放電電力を高く設定することにより、
エッチングの進行を促進すればよい。
【0048】処理条件の一例を挙げると、容量結合型プ
ラズマエッチング装置を用いた場合、水素ガスおよび窒
素ガスの混合ガスを用いて、その流量比(H2/N2
を、例えば0.01〜0.2に設定し、総流量を100
〜5000ml/分に設定することができる。好ましい
例を挙げると、水素ガスの流量を50ml/分、窒素ガ
スの流量を500ml/分に設定することができる。ま
た、ガス圧力は、例えば30〜200Pa、好ましくは
100Paに設定でき、放電電力は、例えば100〜1
500W、好ましくは300Wに設定できる。なお、こ
れらの条件は、ビアホールの孔径が0.2μm、層間絶
縁膜の膜厚が1μmである場合に特に適している。
【0049】なお、この工程において使用できるプラズ
マエッチング装置としては、第1の実施形態で例示した
ものと同様の装置を使用することができる。また、本実
施形態においても、第1の実施形態と同様に、ステップ
4終了からステップ5終了に至る間、半導体基板は外気
から遮断されていることが好ましい。
【0050】ステップ5の終了後、ビアホール内部およ
び第3の絶縁膜4上に上層配線層が形成され、半導体装
置が作製される(ステップ6)。この工程は、第1の実
施形態のステップ6と同様にして実施することができ
る。
【0051】前述したように、本実施形態によれば、ビ
アホール形成後に下層配線層表面を還元することによ
り、ビアホール形成時に形成された反応生成物(フッ化
物)を還元することができる。この反応に伴ない、反応
生成物に含まれるフッ素を下層配線層表面から脱離させ
ることができ、このフッ素に起因した下層配線層の腐食
を抑制することができる。更に、本実施形態によれば、
反応生成物を還元した後の下層配線層表面は、酸化膜な
どが存在しない清浄な状態であるため、配線部の電気的
特性を更に向上させることができる。
【0052】(第3の実施形態)以下、本発明の第3の
実施形態について、図3を参照しながら説明する。図3
は、本実施形態に係る半導体装置の製造方法の一例を示
す工程図である。
【0053】まず、トランジスタなどの素子が形成され
た半導体基板上に、第1の絶縁膜1を介して、下層配線
層2を形成する。続いて、下層配線層2上に、第2の絶
縁膜3、第3の絶縁膜4および反射防止膜5を形成す
る。更に、反射防止膜5上に感光性樹脂6を塗布し、こ
れをパターニングする(ステップ1:図3(A))。次
に、感光性樹脂6のパターンに従って反射防止膜5およ
び第3の絶縁膜4をエッチングした後(ステップ2:図
3(B))、感光性樹脂6を除去する(ステップ3:図
3(C))。なお、ここまでの工程(ステップ1〜3)
については、第1の実施形態のステップ1〜3と同様に
して実施することができる。
【0054】続いて、フルオロカーボンを含むガスを用
いたドライエッチングにより、第2の絶縁膜3をエッチ
ングし、ビアホールを形成する(ステップ4:図3
(D))。この工程は、第1の実施形態のステップ4と
同様にして実施される。そのため、第1の実施形態と同
様に、下層配線層2表面に、エッチングガスに由来する
フッ素と配線材料との反応生成物7が形成される。
【0055】次に、ビアホールの底部に露出した下層配
線層2表面を、不活性ガスのプラズマに曝す(ステップ
5:図3(E))。この工程を実施することにより、プ
ラズマに含まれるイオンを下層配線層2表面に衝突させ
て、下層配線層2表面に形成された反応生成物7を物理
的にエッチングして除去することができる。
【0056】この工程は、例えば、半導体基板をプラズ
マエッチング装置内に配置し、この装置内に不活性ガス
を供給するとともに、これに十分な強度の電界を印加し
てプラズマを発生させることにより実施できる。不活性
ガスとしては、例えば、アルゴン、ヘリウムおよびネオ
ンから選ばれる少なくとも一種を含むものを使用するこ
とができる。
【0057】また、不活性ガスに、酸化性ガスまたは還
元性ガスを混合して用いることも可能である。この場
合、不活性ガスを用いることによるエッチング効果と、
第1および第2の実施形態で説明したような酸化性ガス
または還元性ガスを用いることによるフッ素除去効果と
の双方の効果が得られる。そのため、このような方法に
よれば、この下層配線層2表面から十分にフッ素を除去
するのに要する時間を短縮することができる。
【0058】ステップ5における処理条件は特に限定す
るものではないが、下層配線層2表面の反応生成物7を
十分に除去できるよう、エッチング量が反応生成物7の
厚みとほぼ同等か、または、それ以上となるような条件
とすることが好ましい。また、エッチング量の上限につ
いては特に限定するものではないが、エッチング量が反
応生成物7の厚みを超えると、エッチング量を増大させ
てもフッ素低減効果に大きな変化はみられない。これら
のことから、エッチング量は、例えば5〜100nm、
好ましくは10〜30nmとする。
【0059】なお、エッチング量は、処理温度を高くし
たり、処理時間を長くしたり、放電電圧を高くしたり、
装置の供給されるガスの流量を増大させることによっ
て、増大させることができる。
【0060】また、処理条件は、ビアホールの孔径およ
び層間絶縁膜の膜厚(第2および第3の絶縁膜の合計膜
厚)に応じて設定することが好ましい。ビアホールの孔
径が小さい場合や、層間絶縁膜の膜厚が大きい場合は、
下層配線層表面にプラズマが到達しにくくなるからあ
る。このような場合は、ガス流量を多くしたり、ガス圧
力を高くしたり、放電電力を高く設定することにより、
エッチングの進行を促進することができる。
【0061】具体的な処理条件の一例を挙げると、容量
結合型プラズマエッチング装置を用いた場合、アルゴン
ガスの流量を100〜1000ml/分、好ましくは2
00ml/分に設定することができる。また、ガス圧力
は、例えば10〜100Pa、好ましくは30Paに設
定でき、放電電力は、例えば300〜1000W、好ま
しくは800Wに設定できる。これらの具体的な条件
は、ビアホールの孔径が0.2μm、層間絶縁膜の膜厚
が1μmである場合に特に適している。
【0062】なお、この工程において使用できるプラズ
マエッチング装置としては、第1の実施形態で例示した
ものと同様の装置を使用することができる。また、本実
施形態においても、第1の実施形態と同様に、ステップ
4終了からステップ5終了に至る間、半導体基板は外気
から遮断されていることが好ましい。
【0063】ステップ5の終了後、ビアホール内部およ
び第3の絶縁膜4上に上層配線層を形成することによ
り、半導体装置が作製される(ステップ6)。この工程
は、第1の実施形態のステップ6と同様にして実施する
ことができる。
【0064】前述したように、本実施形態によれば、ビ
アホール形成後に下層配線層表面を不活性ガスのプラズ
マに曝すことにより、ビアホール形成時に形成された反
応生成物をエッチングにより除去することができる。そ
のため、この反応生成物の存在に起因した下層配線層の
腐食を抑制することができる。更に、本実施形態によれ
ば、反応生成物を除去した後の下層配線層表面は、酸化
膜などが存在しない清浄な状態であるため、配線部の電
気的特性を更に向上させることができる。
【0065】(第4の実施形態)以下、本発明の第4の
実施形態について、図4および図5を参照しながら説明
する。図4および図5は、本実施形態に係る半導体装置
の製造方法の一例を示す工程図である。
【0066】まず、トランジスタなどの素子が形成され
た半導体基板上に、第1の絶縁膜1を介して、下層配線
層2を形成する。続いて、下層配線層2上に、第2の絶
縁膜3、第3の絶縁膜4および反射防止膜5を形成す
る。更に、反射防止膜5上に感光性樹脂6を塗布し、こ
れをパターニングする(ステップ1:図4(A))。次
に、感光性樹脂6のパターンに従って、反射防止膜5お
よび第3の絶縁膜4をエッチングした後(ステップ2:
図4(B))、感光性樹脂6を除去する(ステップ3:
図4(C))。なお、ここまでの工程(ステップ1〜
3)については、第1の実施形態のステップ1〜3と同
様にして実施することができる。
【0067】続いて、フルオロカーボンを含むガスを用
いたドライエッチングにより、第2の絶縁膜3をエッチ
ングし、ビアホールを形成する(ステップ4:図5
(D))。この工程は、第1の実施形態のステップ4と
同様にして実施される。そのため、第1の実施形態と同
様に、下層配線層2表面には、エッチングガスに由来す
るフッ素と配線材料との反応生成物7が形成される。
【0068】次に、ビアホールの底部に露出した下層配
線層2表面を酸化する(ステップ5:図5(E))。こ
れにより、下層配線層2表面の反応生成物7を酸化物8
に変化させるとともに、反応生成物7に含まれるフッ素
を下層配線層表面から脱離させることができる。
【0069】この工程は、下層配線層2表面を酸化性ガ
スのプラズマに曝すことにより実施できる。具体的に
は、第1の実施形態のステップ5と同様にして実施する
ことが可能である。但し、本実施形態においては、後に
酸化物8を除去する工程(ステップ6)を実施するた
め、この工程で形成される酸化物8の膜厚が比較的大き
くても構わない。
【0070】また、酸化物8を除去する工程(ステップ
6)において、後述する第1の方法またはび第2の方法
を採用する場合は、このステップ6の操作によっても、
下層配線層2表面からフッ素を除去することができる。
そのため、この場合は、ステップ5の段階では、下層配
線層2表面からのフッ素の除去量が不十分であっても構
わない。
【0071】続いて、下層配線層2表面に形成された酸
化物8を除去する(ステップ6:図5(F))。これに
より、下層配線層2表面に酸化物8が存在することによ
る、下層配線層と上層配線層との間のコンタクト抵抗の
上昇を抑制することができる。
【0072】この工程は、例えば、次の3通りの方法に
より実施することができる。
【0073】第1の方法は、下層配線層2表面に形成さ
れた酸化物8を還元することにより、前記酸化物8を除
去する方法である。
【0074】この方法を採用する場合、ステップ6は、
下層配線層2表面を還元性ガスのプラズマに曝すことに
より実施できる。この場合、半導体基板をプラズマエッ
チング装置を用いて、この装置内に還元性ガスを供給す
ることにより実施できる。装置に供給されるガスとして
は、第3の実施形態のステップ5において例示したもの
が使用できる。
【0075】処理条件は、下層配線層2表面の酸化物8
を十分に還元できるような条件であれば、特に限定する
ものではない。この酸化物8の還元は、処理温度を高く
したり、処理時間を長くしたり、装置の供給されるガス
の流量を増大させることによって、その進行程度を増大
させることができる。また、ビアホールの孔径が小さい
場合や、層間絶縁膜の膜厚が大きい場合は、ガス流量を
多くしたり、ガス圧力を高くしたり、放電電力を高く設
定することが好ましい。なお、処理条件の具体的な一例
としては、第2の実施形態のステップ5において例示し
たものと同様の条件を採用することができる。
【0076】第2の方法は、下層配線層2表面を不活性
ガスのプラズマに曝す方法である。この方法によれば、
下層配線層2表面に形成された酸化物8を物理的にエッ
チングして除去することができる。
【0077】この場合、ステップ6は、半導体基板をプ
ラズマエッチング装置を用いて、この装置内に不活性ガ
スを供給することにより実施できる。装置に供給される
不活性ガスとしては、第2の実施形態のステップ5にお
いて例示したものが使用できる。
【0078】処理条件は、下層配線層2表面の酸化物8
の膜厚とほぼ同等か、またはそれ以上のエッチング量を
達成できるような条件を採用することが好ましい。エッ
チング量は、処理温度を高くしたり、処理時間を長くし
たり、放電電圧を高くしたり、装置の供給されるガスの
流量を増大させることによって増大させることができ
る。また、ビアホールの孔径が小さい場合や、層間絶縁
膜の膜厚が大きい場合は、ガス流量を多くしたり、ガス
圧力を低くしたり、放電電力を高く設定することが好ま
しい。なお、処理条件の具体的な一例としては、第3の
実施形態のステップ5において例示したものと同様の条
件を採用できる。
【0079】第3の方法は、下層配線層2表面に形成さ
れた酸化物8を、ウエットエッチングにより除去する方
法である。この場合、エッチング液としては、例えば、
フッ化アンモニウムを含む有機溶媒などを使用すること
ができる。処理条件は、下層配線層2表面の酸化物8が
十分にエッチングできるような条件であれば、特に限定
するものではない。エッチング量は、処理温度を高くし
たり、処理時間を長くしたり、エッチング液濃度を高く
することによって増大させることができる。
【0080】ステップ6の終了後、ビアホール内部およ
び第3の絶縁膜上に上層配線層が形成され、半導体装置
が作製される(ステップ7)。この工程は、第1の実施
形態のステップ6と同様にして実施することができる。
【0081】このように、本実施形態によれば、ビアホ
ール形成後に下層配線層表面を酸化することにより、ビ
アホール形成時に形成された反応生成物(フッ化物)を
酸化物に変化させることができる。この反応に伴ない、
反応生成物に含まれるフッ素を下層配線層表面から脱離
させることができ、このフッ素に起因した下層配線層の
腐食を抑制することができる。更に、下層配線層表面を
酸化した後、下層配線層表面に形成された酸化物を除去
する工程を含むため、下層配線層表面は酸化膜が存在し
ない清浄な状態となるため、配線部の電気的特性を更に
向上させることができる。
【0082】
【発明の効果】以上のように、本発明の製造方法によれ
ば、フルオロカーボンを含むガスを用いたドライエッチ
ングによりビアホールを形成した後、前記下層配線層表
面を酸化する工程、前記下層配線層表面を還元する工
程、または、前記下層配線層表面を不活性ガスのプラズ
マに曝す工程を実施することにより、ビアホール形成時
に下層配線層表面に形成されるフッ素系反応生成物を除
去し、下層配線層の腐食を抑制することができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態に係る製造方法を説
明するための工程断面図である。
【図2】 本発明の第2の実施形態に係る製造方法を説
明するための工程断面図である。
【図3】 本発明の第3の実施形態に係る製造方法を説
明するための工程断面図である。
【図4】 本発明の第4の実施形態に係る製造方法を説
明するための工程断面図である。
【図5】 本発明の第4の実施形態に係る製造方法を説
明するための工程断面図である。
【図6】 従来の半導体装置の製造方法を説明するため
の工程断面図である。
【符号の説明】
1 第1の絶縁膜 2 下層配線層 3 第2の絶縁膜 4 第3の絶縁膜 5 反射防止膜 6 感光性樹脂 7 反応生成物 8 酸化物
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 BB04 CC01 DD08 DD16 DD17 DD18 DD22 DD23 DD52 DD53 DD75 EE12 FF40 HH12 HH14 HH15 HH20 5F004 DA01 DA02 DA03 DA15 DA16 DA22 DA23 DA24 DA26 5F033 HH11 JJ01 JJ11 KK11 MM01 PP27 PP28 QQ00 QQ04 QQ08 QQ09 QQ10 QQ11 QQ12 QQ15 QQ19 QQ37 QQ48 QQ89 QQ90 QQ94 QQ95 QQ98 RR04 RR06 RR08 SS04 SS11 SS15 SS21 XX01 XX03 XX09 XX18

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に下層配線層を形成する工
    程と、前記下層配線層上に絶縁膜を形成する工程と、フ
    ルオロカーボンを含むガスを用いたドライエッチングに
    より、前記絶縁膜を貫通し且つ前記下層配線層の表面に
    到達するビアホールを形成する工程と、前記絶縁膜上
    に、前記ビアホールを介して前記下層配線層と電気的に
    接続された上層配線層を形成する工程とを含む半導体装
    置の製造方法であって、更に、前記ビアホールを形成す
    る工程の後に、前記ビアホールの底部に露出した前記下
    層配線層表面を酸化する工程を含むことを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】 前記下層配線層表面を酸化する工程が、
    前記下層配線層表面を酸化性ガスのプラズマに曝す工程
    である請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】 前記酸化性ガスが、酸素および水蒸気の
    少なくとも一方を含む請求項2に記載の半導体装置の製
    造方法。
  4. 【請求項4】 更に、前記下層配線層表面の酸化により
    形成された酸化物を除去する工程を含む請求項1〜3の
    いずれかに記載の半導体装置の製造方法。
  5. 【請求項5】 前記酸化物を除去する工程が、前記酸化
    物が形成された前記下層配線層表面を還元する工程であ
    る請求項4に記載の半導体装置の製造方法。
  6. 【請求項6】 前記下層配線層表面の還元が、前記酸化
    膜が形成された前記下層配線層表面を還元性ガスのプラ
    ズマに曝すことにより実施される請求項5に記載の半導
    体装置の製造方法。
  7. 【請求項7】 前記酸化物を除去する工程が、前記酸化
    物が形成された前記下層配線層表面を前記不活性ガスの
    プラズマに曝すことにより実施される請求項4に記載の
    半導体装置の製造方法。
  8. 【請求項8】 半導体基板上に下層配線層を形成する工
    程と、前記下層配線層上に絶縁膜を形成する工程と、フ
    ルオロカーボンを含むガスを用いたドライエッチングに
    より、前記絶縁膜を貫通し且つ前記下層配線層の表面に
    到達するビアホールを形成する工程と、前記絶縁膜上
    に、前記ビアホールを介して前記下層配線層と電気的に
    接続された上層配線層を形成する工程とを含む半導体装
    置の製造方法であって、更に、前記ビアホールを形成す
    る工程の後に、前記ビアホールの底部に露出した前記下
    層配線層表面を還元する工程を含むことを特徴とする半
    導体装置の製造方法。
  9. 【請求項9】 前記下層配線層表面を還元する工程が、
    前記下層配線層表面を還元性ガスのプラズマに曝す工程
    である請求項8に記載の半導体装置の製造方法。
  10. 【請求項10】 前記還元性ガスが、水素およびアンモ
    ニアの少なくとも一方を含む請求項9に記載の半導体装
    置の製造方法。
  11. 【請求項11】 半導体基板上に下層配線層を形成する
    工程と、前記下層配線層上に絶縁膜を形成する工程と、
    フルオロカーボンを含むガスを用いたドライエッチング
    により、前記絶縁膜を貫通し且つ前記下層配線層の表面
    に到達するビアホールを形成する工程と、前記絶縁膜上
    に、前記ビアホールを介して前記下層配線層と電気的に
    接続された上層配線層を形成する工程とを含む半導体装
    置の製造方法であって、更に、前記ビアホールを形成す
    る工程の後に、前記ビアホールの底部に露出した前記下
    層配線層表面を不活性ガスのプラズマに曝す工程を含む
    ことを特徴とする半導体装置の製造方法。
  12. 【請求項12】 前記不活性ガスが、アルゴン、ヘリウ
    ムおよびネオンからなる群より選ばれる少なくとも一種
    を含む請求項11に記載の半導体装置の製造方法。
  13. 【請求項13】 前記下層配線層および前記上層配線層
    が銅である請求項1〜12のいずれか一項に記載の半導
    体装置の製造方法。
JP2002018805A 2002-01-28 2002-01-28 半導体装置の製造方法 Withdrawn JP2003224185A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002018805A JP2003224185A (ja) 2002-01-28 2002-01-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002018805A JP2003224185A (ja) 2002-01-28 2002-01-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003224185A true JP2003224185A (ja) 2003-08-08

Family

ID=27743037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002018805A Withdrawn JP2003224185A (ja) 2002-01-28 2002-01-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003224185A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055305A1 (ja) * 2003-12-04 2005-06-16 Tokyo Electron Limited 半導体基板導電層表面の清浄化方法
JP2005197742A (ja) * 2003-12-31 2005-07-21 Dongbuanam Semiconductor Inc デュアルダマシン工程の中で銅の酸化防止方法
US7232763B2 (en) 2003-10-08 2007-06-19 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
WO2008108369A1 (ja) * 2007-03-08 2008-09-12 Tokyo Electron Limited 半導体装置の製造方法および記録媒体
JP2009170729A (ja) * 2008-01-17 2009-07-30 Spansion Llc 半導体装置の製造方法
JP2011077085A (ja) * 2009-09-29 2011-04-14 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7232763B2 (en) 2003-10-08 2007-06-19 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
EP1691403A4 (en) * 2003-12-04 2009-04-15 Tokyo Electron Ltd METHOD FOR CLEANING THE CONDUCTIVE COATING SURFACE OF A SEMICONDUCTOR SUBSTRATE
EP1691403A1 (en) * 2003-12-04 2006-08-16 Tokyo Electron Limited Method of cleaning semiconductor substrate conductive layer surface
WO2005055305A1 (ja) * 2003-12-04 2005-06-16 Tokyo Electron Limited 半導体基板導電層表面の清浄化方法
KR100912321B1 (ko) * 2003-12-04 2009-08-14 도쿄엘렉트론가부시키가이샤 반도체 기판 도전층 표면의 청정화 방법
US7713864B2 (en) 2003-12-04 2010-05-11 Tokyo Electron Limited Method of cleaning semiconductor substrate conductive layer surface
JP2005197742A (ja) * 2003-12-31 2005-07-21 Dongbuanam Semiconductor Inc デュアルダマシン工程の中で銅の酸化防止方法
JP4602091B2 (ja) * 2003-12-31 2010-12-22 ドンブ エレクトロニクス チェシクフェサ デュアルダマシン工程の中で銅の酸化防止方法
WO2008108369A1 (ja) * 2007-03-08 2008-09-12 Tokyo Electron Limited 半導体装置の製造方法および記録媒体
JP2008226924A (ja) * 2007-03-08 2008-09-25 Tokyo Electron Ltd 半導体装置の製造方法および記録媒体
KR101132487B1 (ko) * 2007-03-08 2012-03-30 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 기록 매체
JP2009170729A (ja) * 2008-01-17 2009-07-30 Spansion Llc 半導体装置の製造方法
JP2011077085A (ja) * 2009-09-29 2011-04-14 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
TWI419258B (zh) 以無電鍍銅方式形成圖案化銅線的系統及方法
JP4109531B2 (ja) 半導体装置及びその製造方法
KR100392888B1 (ko) 반도체장치의 제조방법
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
JP2005268312A (ja) レジスト除去方法及びそれを用いて製造した半導体装置
JP2003506856A (ja) アルゴン、ヘリウム、及び、水素ガスによるプラズマ予備洗浄
KR100563610B1 (ko) 반도체소자의제조방법
JP2010050310A (ja) 半導体装置の製造方法
CN101364565A (zh) 半导体器件的制造方法
US20030114010A1 (en) Method of dry cleaning photoresist strips after via contact etching
JP2004247675A (ja) 半導体装置の製造方法
US9130018B2 (en) Plasma etching method and storage medium
US6647994B1 (en) Method of resist stripping over low-k dielectric material
US20050106866A1 (en) Method of manufacturing semiconductor device
JP2003273212A (ja) 積層構造体およびその製造方法
US20110177695A1 (en) Substrate processing method and storage medium
US6627554B1 (en) Semiconductor device manufacturing method
US6554004B1 (en) Method for removing etch residue resulting from a process for forming a via
JP2003023072A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2003224185A (ja) 半導体装置の製造方法
US20040188842A1 (en) Interconnect structure
US7001641B2 (en) Seed layer treatment
US20040175931A1 (en) Manufacturing method of semiconductor device
JP2001135630A (ja) 半導体装置の製造方法
JP2004119539A (ja) レジストパターンの除去方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405