CN100476021C - 将不渗透膜沉积到多孔低介电常数介电膜上的方法 - Google Patents

将不渗透膜沉积到多孔低介电常数介电膜上的方法 Download PDF

Info

Publication number
CN100476021C
CN100476021C CNB2004800085625A CN200480008562A CN100476021C CN 100476021 C CN100476021 C CN 100476021C CN B2004800085625 A CNB2004800085625 A CN B2004800085625A CN 200480008562 A CN200480008562 A CN 200480008562A CN 100476021 C CN100476021 C CN 100476021C
Authority
CN
China
Prior art keywords
dielectric film
porous low
impermeable membrane
porous
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800085625A
Other languages
English (en)
Other versions
CN1768160A (zh
Inventor
张志宏
泰·D·古延
图·古延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CollabRx Inc
Original Assignee
CollabRx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CollabRx Inc filed Critical CollabRx Inc
Publication of CN1768160A publication Critical patent/CN1768160A/zh
Application granted granted Critical
Publication of CN100476021C publication Critical patent/CN100476021C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种用于改善互连结构中不渗透膜在器件例如多孔低-k介电膜上的粘合的方法。该方法在沉积不渗透膜之前，提供了一种原位退火步骤，以释放多孔低-k介电膜中的挥发性捕集的或吸附的分子，例如水、醇、HCl、HF蒸汽。该方法还提供了在沉积多孔低介电膜后，在不使该多孔低介电暴露于含有可捕集的分子的气氛下不渗透膜的原位沉积。该方法进一步提供了在去除一部分多孔低-k介电膜后，在不使该多孔低介电暴露于含有可捕集的分子的气氛下的不渗透膜的原位沉积。

Description

将不渗透膜沉积到多孔低介电常数介电膜上的方法
技术领域
本发明通常涉及集成电路加工及制造，且更具体地说，涉及在多孔低-k介电膜上沉积不渗透膜的方法。
背景技术
对于日益增加的更小、更价廉、且更强大的电子产品的需求产生了对于更小的几何集成电路(ICs)、和更大的基底的需要。其还产生了对于在IC基底上的电路的更密集封装的需求。对于更小的几何IC电路的期望要求组件和介电层之间的互连尺寸尽可能小。因而，最近的研究继续集中在低电阻材料(例如，铜)连同金属线之间的具有低介电常数(k)的绝缘材料的应用上。
由于通孔(via)互连和连接线的横截面面积的减少，需要应用低电阻材料。随着互连的表面积减少，互连的电导率降低，且所得的互连电阻率的提高已成为IC设计的障碍。具有高电阻率的导体产生了具有高阻抗和大的传播延迟的传导通路。这些问题导致IC中组件之间的不可靠的信号定时、不可靠的电压电平、和长的信号延迟。传播不连续性还来自于连接差的相交传导表面、或具有高度不同的电阻率特性的导体的联接。
需要具有低电阻率的互连和通孔、和抵抗挥发性处理环境的能力。铝和钨金属经常用在集成电路的生产中用于在电有效面积(active area)之间制造互连或通孔。由于可提供用于这些金属的处理技术，这些金属已长期用于生产环境中。由于长期使用，在该方法中已经获得对于这些金属的经验和专业知识。
在降低电路中线和通孔尺寸的努力中，铜是代替铝的自然选择。铜的电导率约为铝的两倍且为钨的三倍以上。结果，相同的电流可被传送通过具有铝线的一半宽度的铜线。
然而，在IC加工中，存在与铜的使用有关的问题。铜抑制(poison)硅器件的有效面积，从而产生不能预见的反应。铜还易于扩散通过很多用于IC加工的材料且，因此，必须注意防止铜迁移。
已提出各种方法以处理铜扩散进集成电路材料中的问题。已经提出将一些材料(包括金属和金属合金)用作防止铜扩散的阻挡物(barrier)。典型的导电扩散阻挡材料为TiN、TaN和WN。向这些材料中加入硅以获得TiSiN、TaSiN、和WSiN，可改善扩散阻挡特性。氮化硅已成为最好的非导电扩散阻挡材料。
可通过化学气相沉积(CVD)沉积扩散阻挡材料。例如，在TiN CVD沉积的情况下，使用含有Ti和任选的氮的前体。该前体在选定表面上分解，且分解的元素共同反应，从而在这些选定的表面上形成TiN层。反应副产物(由前体分解和随后反应生成的在选定的表面上不变为沉积的产物)经常为挥发性的且必须被去除。
对于互连线中的低电阻材料的应用同等重要的是引入用于使互连线之间绝缘的低介电常数材料(低-k电介质)。低k电介质为绝缘介电材料，其表现出低于常规IC介电材料的介电常数，其中常规IC介电材料例如二氧化硅(k值为约4)、氮化硅(k值为约7)、和氧氮化硅(k值为约4-7)。
已引入各种低-k电介质；其包括氟掺杂的二氧化硅(k值为约3-3.6)、碳掺杂的二氧化硅(介电常数为约2.5-3.3)、氟化碳(k值为约2.5-3.6)、和有机材料例如聚对二甲苯(k值为约3.8-3.6)、聚酰亚胺(k值为约3-3.7)。这些材料中的一些被成功地引入了IC制造过程中，但由于涉及集成的各种困难，因而其它材料还未引入。可通过CVD或旋压(spin-on)技术沉积低k电介质。
由于多孔低-k电介质潜在的更低的介电常数(2-3)，进一步的研究集中于多孔低-k电介质。多孔低介电材料的实例为多孔氢化硅倍半氧烷或多孔甲基硅倍半氧烷、多孔硅石结构例如气凝胶、低温沉积的硅碳膜、低温沉积的Si-O-C膜、和掺杂甲基的多孔硅石。
由于各种问题，例如低的机械强度、差的尺寸稳定性、差的温度稳定性、高吸湿、渗透、差的粘合、大的热膨胀系数、和不稳定的应力级，多孔低-k电介质的集成是困难的。
在IC加工中，与多孔低-k电介质有关的问题之一是在多孔低k电介质中小分子的捕集。授权给Hu等的美国专利6,417,118公开了一种在通过低温退火去除所有捕集的湿气后，通过以反应性溶液处理多孔膜，将多孔低-k电介质表面由亲水状态(吸引湿气)转化为疏水状态(排斥湿气)，从而防止湿气在多孔低-k介电膜中的进一步吸附的方法。授权给Xia等的美国专利6,486,061公开了一种提供具有增强的粘合及稳定性的介电膜的方法，该方法使用在还原环境(例如NH3或H2)中使膜致密化的后沉积处理。据称该技术可生产介电膜，该介电膜即使当暴露于环境中1星期时，也更加防潮并保持低介电常数。
然而，多孔低-k电介质的集成仍存在问题。即使使用经处理的低-k介电膜，随后的膜(例如用于铜互连的扩散阻挡膜)的粘合仍是有问题的。由于随后的沉积膜对于捕集的分子(例如湿气、醇蒸汽、HCl蒸汽、和HF蒸汽)而言经常是不可渗透的，这些捕集的分子的释放可导致引起器件失效的分层。
发明内容
因此，提供了一种改善沉积在器件(例如多孔低-k介电膜)上的不渗透膜的粘合的方法。
该公开的方法根本上确保了，在基本上沉积了不渗透膜(例如导电扩散膜(TiN、TiSiN、TaN、TaSiN、WNX、WSiN)或介电扩散膜(SiC、Si3N4))之前，多孔低-k介电膜不暴露于含有可捕集的分子(例如湿气)的气氛中。
现有技术公开了各种处理多孔低-k介电膜以改善吸湿量的方法。但我们的研究表明所有这些方法仅可降低吸湿量，但不能本质上地消除吸湿。Xia等公开了在暴露于空气中1个星期之后，他们在还原环境中的退火处理有效地提高了防潮性质并保持了介电常数值，但他们没有讨论是否该处理对随后沉积的不渗透膜例如扩散阻挡物(diffusion barrier)的粘合性能具有任何影响。我们的研究表明，即使在暴露于空气中几个小时之后，该处理对改善TiN在多孔低-k介电膜上的粘合没有效果。在对各种处理进行广泛的评价后，发现用以改善随后沉积的不渗透膜(例如扩散阻挡物)对多孔低-k介电膜的粘合的唯一有效的处理是避免将多孔低-k介电膜暴露于含有湿气的环境中。当多孔低-k介电膜暴露于空气中时，湿气将被捕集到孔隙中，而且不去除捕集的湿气，由于该捕集的湿气的释放，随后沉积的不渗透膜对多孔低-k介电膜的粘合逐渐降低。
在其中多孔低-k介电膜已含有湿气的情况下，该方法在原位沉积不渗透膜之前，提供了额外的步骤，用以去除捕集在低-k介电膜孔隙内的湿气。
在第一优选实施方式中，该方法包括两个步骤：
a.使该多孔低k介电膜退火，以去除捕集在多孔低-k介电膜孔隙内的挥发性分子；和
b.在不使该多孔低-k介电膜暴露于含有可捕集的分子的气氛下将不渗透膜沉积到该多孔低-k介电膜上。
该第一实施方式是对于这样的情况，其中多孔低-k介电膜已暴露于空气中且因而具有很多捕集在孔隙中的湿气。为了成功地将不渗透膜沉积到附着于介电膜的多孔低-k介电膜上，需要去除湿气，然后在该多孔低-k介电膜不暴露于含有可捕集的分子的气氛中的条件下沉积不渗透膜。
捕集在多孔低-k介电膜孔隙内的最普通的挥发性分子为水汽。其它挥发性分子为(1)小的有机分子，例如醇，(2)HCl，和(3)HF。小的有机分子典型地为包括醚和酮的C2-C5分子。该挥发性分子为在室温或更高温度下为气态的分子。该挥发性分子为有机或无机材料。
退火温度为50℃-500℃。更高的温度可在更短的时间内驱除湿气，但更高的温度也可损坏多孔低-k介电膜。取决于退火温度和多孔低-k介电膜的状态，退火时间优选为10秒-2小时。电阻或辐射加热器可用于退火处理。退火处理可在惰性气体环境中完成，该惰性气体环境例如含有非-反应性氦、氩、或氮的环境。退火处理还可在反应性环境(例如NH3或氢)中完成。退火处理还可在负压(典型地为几托或几毫托的压力)环境中完成。
退火步骤和沉积步骤可在相同的室或不同的室中进行。在后一情况下，该方法提供将含有多孔低-k介电膜的工件从退火室传送到沉积室的额外的步骤。该传送是在不含有任何可捕集的分子的环境下(例如惰性气体环境(氦、氩、或氮))、或反应性环境下(NH3或氢)、或负压环境下(典型地为几托或几毫托的压力)完成。可存在传送室，以暂时存放工件。退火室或沉积室可为单工件处理室，或多工件处理室。退火室和沉积室可均为单工件处理室，或可均为多工件处理室，或可为任何组合。室的选择可部分取决于期望的生产能力。如果退火步骤比沉积步骤长得多，有利的是使用多工件退火室与单工件沉积室。
多孔低-k介电膜可为，例如，多孔氢化硅倍半氧烷(多孔HSQ)或多孔甲基硅倍半氧烷(多孔MSQ)、多孔硅石结构例如气凝胶、低温沉积的硅碳膜、低温沉积的Si-O-C膜、或掺杂甲基的多孔硅石。多孔低-k介电膜可在其顶面上具有钝化层。不渗透膜可为TiN、TaN、WNx、TiSiN、TaSiN、WSiN、SiO2、Si3N4、碳化硅，金属膜例如铜、钨、铝，Si膜例如多晶硅、和非晶硅。可通过CVD(化学气相沉积)技术、NLD(纳米层沉积)技术、ALD(原子层沉积)技术、或溅射技术沉积不渗透膜。
在第二优选实施方式中，该方法包括两个步骤：
a.沉积多孔低-k介电膜；和
b.在不使多孔低-k介电膜暴露于含有可捕集的分子的气氛下将不渗透膜沉积到多孔低-k介电膜上。
该第二实施方式是对于这样的情况，其中多孔低-k介电膜未暴露于空气中且因而不具有捕集在多孔低-k介电膜内部的湿气。为了成功地将不渗透膜沉积到附着于介电膜的多孔低-k介电膜上，在其中多孔低-k介电膜不暴露于含有可捕集的分子的气氛中的条件下沉积不渗透膜。
可通过旋压技术或CVD技术沉积多孔低-k介电膜。该沉积技术可包括实际的沉积步骤以及任何其它必要的步骤(例如膜固化步骤)，以确保可用的多孔低-k介电膜。在沉积多孔低-k介电膜后，该方法可包括进一步的在多孔低-k介电膜顶部沉积钝化层的步骤。
在第三优选实施方式中，该方法包括两个步骤：
a.去除一部分多孔低-k介电膜；和
b.在不使多孔低-k介电膜暴露于含有可捕集的分子的气氛下将不渗透膜沉积到多孔低k介电膜上。
该第三实施方式是对于这样的情况，其中多孔低介电膜未暴露于空气中，或已进行退火以去除基本上所有湿气，且因而不具有捕集在多孔低k介电膜内部的湿气。然而，在沉积不渗透膜(例如扩散阻挡层)之前，需要对多孔低-k介电膜进行图案形成(patterning)步骤。图样形成步骤将去除多孔低-k介电膜的选定的部分。多孔低介电膜的选定部分的去除将暴露出多孔低介电膜，即使其具有钝化层。为了成功地将不渗透膜沉积到附着于介电膜的多孔低k介电膜上，在其中去除一部分多孔低-k介电膜后多孔低-k介电膜不暴露于含有可捕集的分子的气氛中的条件下沉积不渗透膜。
在沉积不渗透膜后，该多孔低-k介电膜可具有钝化层，以保护顶面。该去除步骤可为湿蚀刻步骤或等离子体增强的干蚀刻步骤。在这两个步骤之间，该方法可进一步包括额外的步骤。该额外的步骤可为清洁步骤，以在沉积不渗透膜之前，清洁多孔低-k介电膜并制备多孔低-k介电膜。在其中使多孔低-k介电膜经历使用光刻胶作为图案形成方法的图案形成光刻步骤的情况下，该额外的步骤可为光刻胶剥离步骤。该额外的步骤可为退火步骤，以在不渗透膜沉积步骤之前，驱除多孔低-k介电膜孔隙内的所有可能的湿气或任何捕集的分子。
附图说明
图1为流程图，显示了改善集成电路加工中不渗透膜在多孔低介电膜上的粘合的方法的第一实施方式的步骤。
图2为流程图，显示了改善集成电路加工中不渗透膜在多孔低-k介电膜上的粘合的方法的第二实施方式的步骤。
图3为流程图，显示了改善集成电路加工中不渗透膜在多孔低-k介电膜上的粘合的方法的第三实施方式的步骤。
图4a-4f显示了典型的集成加工的示意图。
具体实施方式
图1为流程图，显示了改善在集成电路上不渗透膜在器件或基底(例如多孔低介电膜)上的粘合的方法的第一实施方式的步骤。可应用本发明的其它器件或基底为这样的器件或基底，其中对于不渗透层在其上的粘合来说，捕集的分子是一个问题。这种器件包括，例如，集成电路、III-V族化合物半导体、微电机结构(MEMS)、表面声波(SAW)器件等。步骤11提供了选定的含有多孔低-k介电膜的集成电路。该多孔低-k介电膜已暴露于含有可捕集的有机分子的气氛(例如含有湿气的空气环境)中。(在这里所用的术语″可捕集的分子″是指包括(1)可结合进器件或基底例如多孔低-k介电膜中的分子和(2)可吸附在器件或基底表面上的分子)。
步骤12显示了本发明的粘合改善方法，其包括两个步骤：步骤14和步骤15。步骤14提供退火处理，以从多孔低-k介电膜去除所有可捕集的有机分子。然后步骤15提供了在不使该多孔低-k介电膜暴露于含有可捕集的有机分子的环境下在多孔低介电膜顶部上的不渗透膜的沉积。步骤13提供了集成电路加工的其余内容，例如互连和钝化。为了避免将多孔低-k介电膜暴露于含有可捕集的有机分子的环境中，可在相同的处理室或群集体系(clustersystem)中进行退火步骤14和沉积步骤15。群集体系可具有4-6个连接到传送室的处理室，其中传送室具有能够将晶片从一个处理室传送到另一个处理室的机器人系统。处理室和传送室典型地在具有毫托或微托压力的真空下。很好地保持群集体系中的各室，以确保最小量的湿气和其它有机分子。DeOrnellas的美国专利No.5,672,239公开了一种适宜的加工体系，其引入作为参考。
图2为流程图，显示了改善集成电路中不渗透膜在多孔低-k介电膜上的粘合的方法的第二实施方式的步骤。步骤21提供了选定的集成电路。步骤22显示了本发明的粘合改善方法，其包括三个步骤：步骤24、任选的步骤26和步骤25。步骤24提供了多孔低-k介电膜的沉积。然后步骤26提供了在不使多孔低-k介电膜暴露于含有可捕集的有机分子的气氛下所有其它处理或传送处理。最后，步骤25提供了在不使多孔低介电膜暴露于含有可捕集的有机分子的气氛下在多孔低-k介电膜顶部的不渗透膜的沉积。步骤23提供了集成电路加工的其余内容，例如互连和钝化。步骤26是任选的且可在包括在沉积不渗透膜之前，在多孔低-k介电膜的顶部上沉积钝化层或保护层(cap layer)，或多孔低-k介电膜的蚀刻或图案形成的步骤。典型地，多孔低介电膜的沉积和不渗透膜的沉积发生在连接到群集体系的两个分开的处理室中。由于群集体系可具有4-6个处理室，在不使多孔低-k介电膜暴露于不期望的环境下，其它处理室可用于任选的处理。
图3为流程图，显示了改善集成电路中不渗透膜在多孔低介电膜上的粘合的方法的第三实施方式的步骤。步骤31提供了选定的包括多孔低-k介电膜的集成电路。步骤32显示了本发明的粘合改善方法，其包括三个步骤：步骤34、任选的步骤36和步骤35。步骤34提供了一部分多孔低-k介电膜的去除，其典型地通过等离子体蚀刻处理实现。然后步骤36提供了在不使多孔低-k介电膜暴露于含有可捕集的有机分子的气氛下所有其它处理或传送处理。最后，步骤35提供了在不使多孔低介电膜暴露于含有可捕集的有机分子的气氛下在多孔低-k介电膜顶部的不渗透膜的沉积。步骤33提供了集成电路加工的其余内容，例如互连和钝化。步骤36是任选的且可包括在一部分多孔低-k介电膜的去除步骤34后的清洁或光刻胶剥离的步骤。去除步骤34典型地要求使用用于图样传送的光刻胶沉积，因而步骤36提供了在沉积不渗透膜之前的去除残余光刻胶、和清洁多孔低-k介电膜的中间步骤。典型地，多孔低-k介电膜的蚀刻和不渗透膜的沉积发生在连接到群集体系的两个分开的处理室中。由于群集体系可具有4-6个处理室，在不使多孔低介电膜暴露于不期望的环境下其它处理室可用于任选的处理，例如抗蚀剂剥离或清洁或甚至退火。
图4a-4f显示了结合了本发明的典型的集成加工。图4a显示了典型的互连下层。该下层包括具有底部导电线42的底部介电层40和顶部介电层44。以扩散阻挡层41覆盖底部导电层42。层43是用于底部导电层42的顶部扩散阻挡物且还用作蚀刻停止层。层45是任选的且用作用于介电层44的保护层或钝化层。介电层40和44可为多孔低-k介电膜，以降低传播延迟。
图4b显示了多孔低-k介电膜44的图案形成步骤。光刻胶膜46涂覆在保护层45上(或在多孔低介电膜44上，如果不存在保护层45的话)。然后以图样掩模对光刻胶进行曝光，且然后对曝光的光刻胶进行显影和去除。此时光刻胶具有来自该掩模的图样。
图4c显示了通过等离子体蚀刻处理，将光刻胶图样转移到多孔低-k介电膜上。光刻胶保护下层且蚀刻处理仅蚀刻如图4c所示的暴露面积。
图4d显示了去除残余光刻胶和清洁多孔低-k介电膜44的下一步骤。
图4e显示了沉积不渗透膜47(例如扩散阻挡物)的步骤。最后，图4f显示了沉积金属导线48的步骤。典型的用于半导体互连的扩散阻挡物包括TiN、TiSiN、TaN、TaSiN、WN、和WSiN，用于与铜互连和铝互连一起使用。

Claims (31)

1.一种用于改善不渗透膜在器件表面上的粘合的方法，该方法包括：
通过加热该器件，使器件退火以去除捕集在器件内部或吸附在器件表面上的挥发性分子；和
在不使该器件暴露于含有可捕集或可吸附的分子的环境下在器件表面上沉积不渗透膜。
2.一种用于改善不渗透膜在器件表面上的粘合的方法，该方法包括：
形成器件，该器件不含有任何捕集在其中的挥发性分子和在其表面上的可吸附的分子；和
在不使该器件暴露于含有可捕集或可吸附的分子的环境下在该器件上沉积不渗透膜。
3.一种用于改善不渗透膜在器件表面上的粘合的方法，所述方法包括下列步骤：
从该器件上去除一部分表面，其中该器件不含有任何可捕集的或可吸附的分子；和
在不使该器件暴露于含有可捕集或可吸附的分子的环境下在从其上去除了该部分的器件上沉积不渗透膜。
4.权利要求1、2或3的方法，其中该器件包括多孔低介电膜。
5.权利要求1、2或3的方法，其中该挥发性分子选自H2O、小的有机分子、醇蒸汽、HCl蒸汽、HF蒸汽、及其混合物。
6.权利要求4的方法，其中多孔低介电膜为选自多孔MSQ、多孔HSQ、多孔硅石结构、低温沉积的硅碳膜、低温沉积的Si-O-C膜、掺杂甲基的多孔硅石、及其混合物的材料。
7.权利要求1、2或3的方法，其中不渗透膜选自TiN、TaN、WN、TiSiN、TaSiN、WSiN、SiO2、Si3N4、金属、Si、及其混合物。
8.权利要求1、2或3的方法，其中通过CVD、ALD、和纳米层沉积(NLD)、或溅射沉积不渗透膜。
9.权利要求4的方法，其中多孔低-k介电膜在顶部具有保护层。
10.权利要求3的方法，进一步包括在去除该器件的该部分后且在沉积不渗透膜之前，通过对器件加热足够长时间以去除捕集在器件内部或吸附在器件表面上的分子来使器件退火的中间步骤。
11.权利要求9的方法，其中器件为集成电路。
12.权利要求1或10的方法，其中退火处理的温度为50℃-500℃。
13.权利要求1或10的方法，其中退火时间为10秒-2小时。
14.权利要求1或10的方法，其中通过电阻加热器或辐射加热器进行退火处理。
15.权利要求1或10的方法，其中退火发生在含有非反应性气体的环境中。
16.权利要求1或10的方法，其中退火处理的压力低于大气压。
17.权利要求1的方法，其中退火步骤和沉积步骤在两个分开的室中进行且该方法进一步包括在不使该器件暴露于含有可捕集或可吸附的分子的环境下将器件从退火室传送到沉积室的中间步骤。
18.权利要求17的方法，其中通过在负压下的环境传送该器件。
19.权利要求17的方法，其中退火处理是批处理且沉积处理是单处理。
20.权利要求4的方法，其中在工件上沉积多孔低介电膜。
21.权利要求20的方法，其中工件为集成电路。
22.权利要求1或10的方法，其中退火处理从器件去除基本上所有有机材料和湿气。
23.权利要求3的方法，其中通过等离子体蚀刻进行该去除步骤。
24.权利要求3的方法，进一步包括在沉积不渗透膜之前，清洁该器件的中间步骤。
25.权利要求24的方法，其中该清洁步骤包括剥离光刻胶。
26.一种具有附着在其表面的不渗透膜的器件，其中该器件基本上不含挥发性或可吸附的分子。
27.权利要求26的器件，其中该器件包括多孔低介电膜。
28.权利要求26的器件，其中多孔材料选自多孔MSQ、多孔HSQ、多孔硅石结构、低温沉积的硅碳膜、低温沉积的Si-O-C膜、和掺杂甲基的多孔硅石。
29.权利要求26的方法，其中不渗透膜选自TiN、TaN、WN、TiSiN、TaSiN、WSiN、SiO2、Si3N4、金属、Si、及其混合物。
30.权利要求26的器件，其中该器件包括工件。
31.权利要求26的器件，其中该器件为集成电路。
CNB2004800085625A 2003-02-04 2004-02-04 将不渗透膜沉积到多孔低介电常数介电膜上的方法 Expired - Fee Related CN100476021C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/360,133 US6919101B2 (en) 2003-02-04 2003-02-04 Method to deposit an impermeable film on porous low-k dielectric film
US10/360,133 2003-02-04

Publications (2)

Publication Number Publication Date
CN1768160A CN1768160A (zh) 2006-05-03
CN100476021C true CN100476021C (zh) 2009-04-08

Family

ID=32771366

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800085625A Expired - Fee Related CN100476021C (zh) 2003-02-04 2004-02-04 将不渗透膜沉积到多孔低介电常数介电膜上的方法

Country Status (6)

Country Link
US (2) US6919101B2 (zh)
EP (1) EP1599614A4 (zh)
JP (1) JP2006517061A (zh)
KR (1) KR20060058048A (zh)
CN (1) CN100476021C (zh)
WO (1) WO2004070794A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446813A (zh) * 2010-10-13 2012-05-09 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081407B2 (en) * 2003-12-16 2006-07-25 Lam Research Corporation Method of preventing damage to porous low-k materials during resist stripping
JP4279195B2 (ja) * 2004-05-18 2009-06-17 ソニー株式会社 半導体装置
US20050272220A1 (en) * 2004-06-07 2005-12-08 Carlo Waldfried Ultraviolet curing process for spin-on dielectric materials used in pre-metal and/or shallow trench isolation applications
US7396769B2 (en) * 2004-08-02 2008-07-08 Lam Research Corporation Method for stripping photoresist from etched wafer
US7601246B2 (en) * 2004-09-29 2009-10-13 Lam Research Corporation Methods of sputtering a protective coating on a semiconductor substrate
US7700438B2 (en) * 2006-01-30 2010-04-20 Freescale Semiconductor, Inc. MOS device with nano-crystal gate structure
US8092861B2 (en) * 2007-09-05 2012-01-10 United Microelectronics Corp. Method of fabricating an ultra dielectric constant (K) dielectric layer
KR101142334B1 (ko) * 2009-06-04 2012-05-17 에스케이하이닉스 주식회사 반도체 소자 및 그의 제조방법
US8969132B2 (en) 2010-09-20 2015-03-03 Nuvotronics, Llc Device package and methods for the fabrication thereof
CN102446817B (zh) * 2010-10-14 2013-11-06 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法
US9018089B2 (en) * 2011-08-30 2015-04-28 International Business Machines Corporation Multiple step anneal method and semiconductor formed by multiple step anneal
KR20150016214A (ko) 2012-03-16 2015-02-11 바이탈 센서즈 홀딩 컴퍼니 인코포레이티드 유전율 차폐
US9337152B2 (en) 2013-03-15 2016-05-10 Nuvotronics, Inc Formulation for packaging an electronic device and assemblies made therefrom
CN104073853A (zh) * 2014-06-30 2014-10-01 上海交通大学 锂离子电池负极用硅氧碳复合物多孔电极的电沉积制备
JP6576235B2 (ja) * 2015-12-21 2019-09-18 東京エレクトロン株式会社 Ｄｒａｍキャパシタの下部電極およびその製造方法
JP6749225B2 (ja) * 2016-12-06 2020-09-02 東京エレクトロン株式会社 クリーニング方法
EP3658699A1 (en) * 2017-07-27 2020-06-03 Evatec AG Permeation-barrier

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275139A (ja) * 1996-04-04 1997-10-21 Sony Corp 半導体装置の配線形成方法及びスパッタ装置
JP3617283B2 (ja) * 1997-11-10 2005-02-02 ソニー株式会社 半導体装置の製造方法およびこれを用いた半導体装置
US6171945B1 (en) * 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
US6707544B1 (en) * 1999-09-07 2004-03-16 Applied Materials, Inc. Particle detection and embedded vision system to enhance substrate yield and throughput
US6296906B1 (en) * 1999-09-30 2001-10-02 Novellus Systems, Inc. Annealing process for low-k dielectric film
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US6632478B2 (en) * 2001-02-22 2003-10-14 Applied Materials, Inc. Process for forming a low dielectric constant carbon-containing film
US6750155B2 (en) * 2001-08-08 2004-06-15 Lam Research Corporation Methods to minimize moisture condensation over a substrate in a rapid cycle chamber

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446813A (zh) * 2010-10-13 2012-05-09 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法
CN102446813B (zh) * 2010-10-13 2013-09-11 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法

Also Published As

Publication number Publication date
WO2004070794B1 (en) 2005-09-15
EP1599614A4 (en) 2008-04-09
US20050084619A1 (en) 2005-04-21
US20040149686A1 (en) 2004-08-05
EP1599614A2 (en) 2005-11-30
US6919101B2 (en) 2005-07-19
WO2004070794A2 (en) 2004-08-19
KR20060058048A (ko) 2006-05-29
CN1768160A (zh) 2006-05-03
JP2006517061A (ja) 2006-07-13
WO2004070794A3 (en) 2004-10-21

Similar Documents

Publication Publication Date Title
CN100476021C (zh) 将不渗透膜沉积到多孔低介电常数介电膜上的方法
US7163721B2 (en) Method to plasma deposit on organic polymer dielectric film
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
EP0596364B1 (en) Method of producing semiconductor device having buried contact structure
TW541659B (en) Method of fabricating contact plug
JP5820870B2 (ja) 金属堆積のために基板表面を調整する方法および統合システム
US7622380B1 (en) Method of improving adhesion between two dielectric films
US20050266681A1 (en) Formation of low resistance via contacts in interconnect structures
JP2008529296A (ja) 半導体デバイスの製造方法
KR101078627B1 (ko) 배리어층 표면 패시베이션을 위한 방법 및 시스템
JPH1140671A (ja) 半導体装置を形成するためのプロセス
KR101506352B1 (ko) 금속 증착을 위해 기판 표면을 가공하는 프로세스 및 통합 시스템
EP1894233B1 (en) Prevention of copper delamination in semiconductor device
KR101767538B1 (ko) 진보된 배선들을 위한 유전체 캡핑 배리어로서의 금속-함유 필름들
KR19990072296A (ko) 반도체웨이퍼처리방법및반도체구조체
TW200945491A (en) Method for fabricating a semiconductor device
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US6165905A (en) Methods for making reliable via structures having hydrophobic inner wall surfaces
TWI285939B (en) Semiconductor device and method for forming interconnect structure and integrated copper process
US20230274932A1 (en) Selective inhibition for selective metal deposition
JPH05291177A (ja) 半導体装置の製造方法
CN117501824A (zh) 用于高质量选择性氮化硅沉积的集成方法及工具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20100204