WO2023136003A1 - マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法 - Google Patents

マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法 Download PDF

Info

Publication number
WO2023136003A1
WO2023136003A1 PCT/JP2022/045509 JP2022045509W WO2023136003A1 WO 2023136003 A1 WO2023136003 A1 WO 2023136003A1 JP 2022045509 W JP2022045509 W JP 2022045509W WO 2023136003 A1 WO2023136003 A1 WO 2023136003A1
Authority
WO
WIPO (PCT)
Prior art keywords
micro led
wafer
layer
structures
micro
Prior art date
Application number
PCT/JP2022/045509
Other languages
English (en)
French (fr)
Inventor
順也 石崎
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Publication of WO2023136003A1 publication Critical patent/WO2023136003A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Definitions

  • the present invention relates to a wafer having a micro LED structure, a method for manufacturing a wafer having a micro LED structure, and a method for manufacturing a bonded semiconductor wafer having a micro LED structure.
  • an epitaxial layer structure a portion necessary for functioning as a light emitting element (hereinafter also referred to as a functional layer) is separated from the starting substrate and separated from the starting substrate.
  • the transfer technology is an important technology for alleviating the restrictions caused by the physical properties of the starting substrate and increasing the design freedom of the device system.
  • the functional layer is bonded to a permanent substrate to obtain a bonded substrate, and the starting substrate is removed from this bonded substrate, or A technique for realizing transfer is required, such as removing the starting substrate while holding the functional layer on the temporary supporting substrate, and then bonding the functional layer to the permanent substrate.
  • etching damage that causes a decrease in brightness occurs at the processed interface.
  • a micro-LED with a small device size has a problem in which the decrease in brightness due to this etching damage becomes significant.
  • Patent Document 1 discloses a technique of thermocompression bonding a semiconductor epitaxial substrate and a temporary support substrate via a dielectric layer, and a technique of separating the temporary support substrate and the epitaxial functional layer by wet etching. Further, in Patent Document 2, a sacrificial layer and a semiconductor crystal layer are formed in this order on a single crystal layer of a starting substrate, a separation groove is formed in the semiconductor crystal layer, and after exposing the sacrificial layer, bonding to a transfer substrate is performed. , discloses a technique for performing a sacrificial layer etch through isolation trenches to separate the starting substrates.
  • the present invention has been made to solve the above-described problems, and includes a wafer having a micro LED structure with reduced luminance reduction, and a method for manufacturing a wafer having a micro LED structure with reduced luminance reduction. , and a method for manufacturing a junction-type semiconductor wafer having a micro LED structure in which the occurrence of luminance reduction is suppressed.
  • the present invention provides a starting substrate, a mask formed on the starting substrate and having a mask pattern including openings; a plurality of epitaxial layer structures selectively grown on portions corresponding to the openings of the mask pattern of the starting substrate; each of the plurality of epitaxial layer structures has a pyramidal or truncated pyramidal shape surrounded by ⁇ 111 ⁇ planes;
  • the plurality of epitaxial layer structures includes a first structure that is a light emitting element portion and a second structure connected to the first structure, The first structure and the second structure have electrodes of different polarities, respectively, and constitute a micro LED structure capable of operating as one micro LED.
  • a wafer having LED structures is provided.
  • the micro LED structure configured on the wafer comprises a first structure and a second structure of epitaxial layer structures selectively grown while being separated by a mask in advance.
  • the first structure and the second structure have electrodes of different polarities
  • the first structure and the second structure each have electrodes of different polarities, so that the N-type electrode is isolated from one side. Since contact can be made and the P-type electrode can be contacted from the other side, processing such as dry etching for the epitaxial layer structure for electrode formation is not required. Therefore, the wafer having the micro-LED structure of the present invention can provide a micro-LED structure in which luminance reduction due to damage caused by processing such as element isolation processing and electrode formation processing is suppressed.
  • a micro-LED device having a micro-LED structure exhibiting excellent brightness is manufactured. can do.
  • the plurality of epitaxial layer structures be thin films whose entire ⁇ 111 ⁇ plane direction is a depletion layer.
  • Insulation between electrodes can be ensured by including a plurality of such epitaxial layer structures.
  • the first structure is a light-emitting element portion having an AlGaInP-based light-emitting layer, wherein Lws is the width of the shortest portion of the bottom, and the total thickness of the first structure in the direction perpendicular to the surface of the starting substrate is When Lh is used, it is preferable that Lh ⁇ 0.707 ⁇ Lws.
  • the epitaxial layers necessary for functioning as the light emitting element are grown in the [001] direction perpendicular to the starting substrate surface to the designed thickness. be able to.
  • the width Lws of the shortest portion of the bottom portion of the first structure may be 10 ⁇ m or more and 100 ⁇ m or less.
  • the wafer has the micro LED structure of the present invention, even if the width Lws of the shortest part of the bottom of the first structure is 10 ⁇ m or more and 100 ⁇ m or less, the occurrence of luminance reduction does not occur. can be sufficiently suppressed.
  • the epitaxial layer structure includes an active layer, the second structure is a non-light-emitting element portion, and at least partially includes a pyramidal bridge portion, and the width of the shortest portion of the bridge portion is W [ ⁇ m]. ] and the sum of the thicknesses of the epitaxial layer structure up to the active layer in the direction perpendicular to the starting substrate surface is T [ ⁇ m], 1.5 ⁇ m ⁇ W ⁇ T/0.707 is preferred.
  • the bridge portion of the second structure reaches the layer of the second conductivity type. It can be conical without a flat front. Further, if W>1.5 ⁇ m, the thickness of the clad layer of the first conductivity type necessary for making contact with the electrode of the first conductivity type can be ensured.
  • a starting substrate a plurality of epitaxial layer structures selectively grown on a portion of said starting substrate; each of the plurality of epitaxial layer structures has a pyramidal or truncated pyramidal shape surrounded by ⁇ 111 ⁇ planes;
  • the plurality of epitaxial layer structures includes a first structure that is a light emitting element portion and a second structure connected to the first structure, The first structure and the second structure have electrodes of different polarities, respectively, and constitute a micro LED structure capable of operating as one micro LED.
  • a wafer having LED structures is provided.
  • a wafer having micro LED structures according to another aspect of the present invention may not have a mask.
  • the micro LED structures configured on the wafer are each composed of a first structure and a second structure of selectively grown epitaxial layer structures.
  • the first structure and the second structure have electrodes of different polarities, contact with the N-type electrode can be made from one side, Since the P-type electrode can be contacted from the other side, processing such as dry etching of the epitaxial layer structure for electrode formation is not required. Therefore, the wafer having the micro-LED structure of this aspect can provide a micro-LED structure in which luminance reduction due to damage caused by processing such as element isolation processing and electrode formation processing is suppressed.
  • a micro-LED device having a micro-LED structure exhibiting excellent brightness is manufactured. be able to.
  • the present invention also provides a method for manufacturing a wafer having micro LED structures, comprising: prepare the starting board, forming a mask having a mask pattern including openings on the starting substrate; A plurality of epitaxial layers including a first structure which is a light emitting element portion and a second structure connected to the first structure in a portion exposed through the opening of the mask pattern of the starting substrate. selectively growing a structure such that each of the plurality of epitaxial layer structures has a pyramidal or truncated pyramidal shape surrounded by ⁇ 111 ⁇ planes; Electrodes of different polarities are formed on the first structure and the second structure, respectively, and can operate as one micro LED constituted by the first structure and the second structure.
  • a method for manufacturing a wafer having micro LED structures is provided, comprising manufacturing a wafer having micro LED structures.
  • a wafer having a micro LED structure manufactured by such a manufacturing method is composed of a first structure and a second structure of an epitaxial layer structure selectively grown while being separated by a mask in advance. It has a micro LED structure.
  • Such a micro LED structure does not require an element isolation process, and furthermore, the first structure and the second structure have electrodes of different polarities, respectively, so that one side of the micro LED structure is connected to the N-type electrode. Since contact can be made and the contact of the P-type electrode can be made from the other side, processing for electrode formation is not necessary.
  • a wafer having a micro LED structure in which a decrease in brightness due to damage caused by processing such as element separation processing and electrode formation processing is suppressed is manufactured. can do.
  • a method for manufacturing a bonded semiconductor wafer having a micro LED structure manufacturing the wafer having the micro LED structure by the method for manufacturing a wafer having the micro LED structure of the present invention; obtaining a bonded substrate by bonding the surface of the wafer on which the micro LED structures are formed to one main surface of a support substrate via a bonding material; A method for manufacturing a bonded semiconductor wafer having a micro LED structure is provided, wherein the bonded semiconductor wafer having the micro LED structure is manufactured by removing the starting substrate from the bonded substrate.
  • a wafer having a micro LED structure is manufactured by the method of manufacturing a wafer having a micro LED structure of the present invention. Since it is used, it is possible to manufacture a junction-type semiconductor wafer having a micro LED structure in which luminance reduction due to damage caused by processing such as element isolation processing and electrode formation processing is suppressed.
  • a wafer having the micro LED structure of the present invention can have a micro LED structure in which luminance reduction due to damage due to processing such as element isolation processing and electrode formation processing is suppressed. Then, by transferring the micro LED structure from the wafer having the micro LED structure of the present invention to a substrate suitable for the micro LED device, a micro LED device having a micro LED structure exhibiting excellent brightness can be obtained. can be manufactured.
  • a wafer having a micro LED structure of the present invention it is possible to manufacture a wafer having a micro LED structure in which a decrease in brightness due to damage due to processing such as element separation processing and electrode formation processing is suppressed. can.
  • the method for manufacturing a bonded semiconductor wafer having a micro LED structure according to the present invention has a micro LED structure in which luminance reduction due to damage caused by processing such as element isolation processing and electrode formation processing is suppressed. Bonded semiconductor wafers can be produced.
  • FIG. 1 is a schematic plan view showing an example of a wafer having micro LED structures of the present invention
  • FIG. 2 is a projection view of the wafer with the micro LED structures shown in FIG. 1 viewed in direction II
  • FIG. 4 is a schematic plan view showing another example of a wafer having micro LED structures of the present invention
  • FIG. 4 is a projection view of the wafer with the micro LED structures shown in FIG. 3 viewed in the IV direction
  • FIG. 4 is a schematic plan view showing another example of a wafer having micro LED structures of the present invention
  • FIG. 6 is a projection view of the wafer with the micro LED structures shown in FIG. 5 viewed from the VI direction
  • FIG. 4 is a schematic plan view showing another example of a wafer having micro LED structures of the present invention
  • FIG. 8 is a projection view from direction VIII of the wafer with the micro LED structures shown in FIG. 7;
  • FIG. 4 is a schematic plan view showing another example of a wafer having micro LED structures of the present invention;
  • FIG. 10 is a projection view from the X direction of the wafer with the micro LED structures shown in FIG. 9;
  • FIG. 4 is a schematic plan view showing another example of a wafer having micro LED structures of the present invention;
  • FIG. 2 is a schematic plan view showing one step of an example of a method for manufacturing a wafer having micro LED structures of the present invention;
  • FIG. 13 is a schematic cross-sectional view of the structure shown in FIG. 12 taken along line XIII-XIII';
  • FIG. 2 is a schematic plan view showing one step of an example of a method for manufacturing a wafer having micro LED structures of the present invention
  • 15 is a schematic cross-sectional view of the structure shown in FIG. 14 taken along the line XV-XV'
  • FIG. 15 is a schematic cross-sectional view of the structure shown in FIG. 14 taken along the line XVI-XVI'
  • FIG. 15 is a projection view of the structure shown in FIG. 14 as seen from the XVII direction
  • 16 is an enlarged view of portion XVIII of the structure shown in FIG. 15
  • FIG. 17 is an enlarged view of the XIX portion of the structure shown in FIG. 16
  • FIG. 1 is a schematic diagram of a bonded semiconductor wafer manufactured by an example of a method for manufacturing a bonded semiconductor wafer having a micro LED structure of the present invention
  • FIG. 1 is a schematic diagram of a bonded semiconductor wafer manufactured by an example of a method for manufacturing a bonded semiconductor wafer having a micro LED structure of the present invention
  • FIG. It is a schematic sectional drawing which shows one process of an example of the manufacturing method of the bonding type semiconductor wafer of a comparative example. It is a schematic sectional drawing which shows one process of an example of the manufacturing method of the bonding type semiconductor wafer of a comparative example.
  • 5 is a graph showing the relationship between the dice design size and the luminous efficiency of the micro LED structures manufactured in each of Examples and Comparative Examples.
  • a wafer having a micro LED structure with reduced luminance reduction As described above, a wafer having a micro LED structure with reduced luminance reduction, a method for manufacturing a wafer having a micro LED structure with reduced luminance reduction, and a micro LED structure with reduced luminance reduction There has been a need to develop a method for manufacturing bonded semiconductor wafers with LED structures.
  • the present inventor found that when epitaxially growing an epitaxial layer structure to be a micro LED structure in an opening of a mask pattern provided on a starting substrate, the starting material has a V/III ratio of 1 or more and 50 or less. It was noted that the epitaxial layer structure could be shaped like a pyramid or a truncated pyramid because ⁇ 111 ⁇ planes with a slow growth rate appear as the (001) planes parallel to the substrate surface grow. In such a shape, the thickness of the sloped layer is much thinner than the thickness in the direction perpendicular to the substrate surface (hereinafter referred to as the [001] direction). It was noted that it is possible to fully deplete unnecessary layers by adjusting the III ratio.
  • the present inventors have made intensive research into such a process and discovered that a pair of epitaxial layer structures in the shape of pyramids or truncated pyramids, which are selectively grown, can be used as a micro LED structure without processing for element isolation or electrode formation.
  • the discovery led to the completion of the present invention.
  • the present invention provides a starting substrate, a mask formed on the starting substrate and having a mask pattern including openings; a plurality of epitaxial layer structures selectively grown on portions corresponding to the openings of the mask pattern of the starting substrate; each of the plurality of epitaxial layer structures has a pyramidal or truncated pyramidal shape surrounded by ⁇ 111 ⁇ planes;
  • the plurality of epitaxial layer structures includes a first structure that is a light emitting element portion and a second structure connected to the first structure, The first structure and the second structure have electrodes of different polarities, respectively, and constitute a micro LED structure capable of operating as one micro LED. 4 is a wafer with LED structures.
  • the present invention also provides a starting substrate, a plurality of epitaxial layer structures selectively grown on a portion of said starting substrate; each of the plurality of epitaxial layer structures has a pyramidal or truncated pyramidal shape surrounded by ⁇ 111 ⁇ planes;
  • the plurality of epitaxial layer structures includes a first structure that is a light emitting element portion and a second structure connected to the first structure, The first structure and the second structure have electrodes of different polarities, respectively, and constitute a micro LED structure capable of operating as one micro LED. 4 is a wafer with LED structures.
  • the present invention also provides a method for manufacturing a wafer having micro LED structures, comprising: prepare the starting board, forming a mask having a mask pattern including openings on the starting substrate; A plurality of epitaxial layers including a first structure which is a light emitting element portion and a second structure connected to the first structure in a portion exposed through the opening of the mask pattern of the starting substrate. selectively growing a structure such that each of the plurality of epitaxial layer structures has a pyramidal or truncated pyramidal shape surrounded by ⁇ 111 ⁇ planes; Electrodes of different polarities are formed on the first structure and the second structure, respectively, and can operate as one micro LED constituted by the first structure and the second structure.
  • a method of manufacturing a wafer having micro LED structures comprising manufacturing a wafer having micro LED structures.
  • the present invention also provides a method for manufacturing a bonded semiconductor wafer having micro LED structures, wherein the wafer having micro LED structures is manufactured by the method for manufacturing a wafer having micro LED structures according to the present invention, obtaining a bonded substrate by bonding the surface of the wafer on which the micro LED structures are formed to one main surface of a support substrate via a bonding material; A method for manufacturing a bonded semiconductor wafer having micro LED structures, wherein the bonded semiconductor wafer having the micro LED structures is manufactured by removing the starting substrate from the bonded substrate.
  • FIG. 1 is a plan view
  • FIG. 2 is a projection view (side view) seen from the II direction in FIG.
  • a wafer 1 having micro LED structures shown in FIGS. 1 and 2 includes a starting substrate 2 and a mask pattern formed on the starting substrate 2 and including openings (not shown in FIGS. 1 and 2). and a plurality of epitaxial layer structures 4 selectively grown on portions (not shown in FIGS. 1 and 2) corresponding to the openings of the mask pattern of the starting substrate 2 .
  • Each of the plurality of epitaxial layer structures 4 has a pyramidal or truncated pyramidal shape surrounded by ⁇ 111 ⁇ planes 4A.
  • the plurality of epitaxial layer structures 4 includes a first structure 41 that is a light emitting element portion and a second structure 42 connected to the first structure 41 .
  • the first structure 41 has electrodes 5 .
  • a second structure 42 has an electrode 6 . Electrodes 5 and 6 are of different polarities.
  • the first structure 41 and the second structure 42 constitute a micro LED structure 7 that can operate as one micro LED.
  • the micro LED structures 7 configured on the wafer 1 are the first epitaxial layer structures 4 selectively grown while being separated by the mask 3 in advance. structure 41 and second structure 42, there is no need for element isolation processing. As a result, it is possible to make contact with the N-type electrode from one side and contact with the P-type electrode from the other side. No need. Therefore, the wafer 1 having the micro LED structures 7 shown in FIGS. 1 and 2 provides the micro LED structures 7 in which luminance reduction due to damage caused by processing such as element isolation processing and electrode formation processing is suppressed. be able to. Then, by transferring the micro LED structure 7 from the wafer 1 having such a micro LED structure 7 to a substrate suitable for a micro LED device, a micro LED having a micro LED structure 7 exhibiting excellent luminance can be obtained. Devices can be manufactured.
  • the starting substrate 2 is not particularly limited, but for example, a GaAs substrate of the first conductivity type can be used.
  • the starting substrate 2 may have a buffer layer (not shown) on its surface, for example a GaAs buffer layer of the first conductivity type.
  • the GaAs buffer layer is typically 0.5 ⁇ m.
  • the mask 3 is formed by forming a nonpolar dielectric film such as SiO 2 or silicon nitride, and forming a mask pattern of the nonpolar dielectric film having openings.
  • a region in which the first structure 41 is formed in the opening of the mask pattern has, for example, a rectangular planar shape.
  • the regions where the second structures 42 are formed are, for example, regions where all angles are right angles (90°).
  • the openings of the mask pattern, the region for forming the first structure 41 and the region for forming the second structure 42 are described later in the description of the method for manufacturing a wafer having micro LED structures of the present invention. Description will be made with reference to drawings.
  • the mask 3 includes a portion formed on a portion including the center of the starting substrate 2 and a portion formed on the outer peripheral portion of the starting substrate 2 .
  • the first structure 41 has a truncated pyramidal shape (pyramidal shape) including a sacrificial layer 41A, a first clad layer 41B, an active layer 41C, a second clad layer 41D, an intermediate layer (not shown) and a window layer 41E in this order. (also referred to as a shape). Since the first structure 41 is part of the epitaxial layer structure 4, these layers are epitaxial layers.
  • the sacrificial layer 41A can include, for example, an AlAs sacrificial layer, a GaInP sacrificial layer and/or a GaAs sacrificial layer.
  • the sacrificial layer 41A may be composed of multiple layers. In the first embodiment shown in FIGS. 1 and 2, the sacrificial layer 41A is a first conductivity type AlAs sacrificial layer with a thickness of 0.5 ⁇ m.
  • the first cladding layer 41B is made of, for example, first-conductivity-type AlGaInP (eg, (Al y Ga 1-y ) x In 1-x P (0.4 ⁇ x ⁇ 0.6, 0 ⁇ y ⁇ 1)). It is the cladding layer.
  • the first clad layer 41B is a layer with x and y in the above general formula of 0.5 and 0.85, respectively, and a thickness of 1.0 ⁇ m. .
  • the active layer 41C is, for example, a non-doped AlGaInP (eg, (Al y Ga 1-y ) x In 1-x P (0.4 ⁇ x ⁇ 0.6, 0 ⁇ y ⁇ 0.6))-based light-emitting layer. .
  • the active layer 41C is a layer in which x and y in the above general formula are 0.5 and 0.1, respectively, and has a thickness of 0.25 ⁇ m.
  • the second cladding layer 41D is made of, for example, second conductivity type AlGaInP (eg, (Al y Ga 1-y ) x In 1-x P (0.4 ⁇ x ⁇ 0.6, 0 ⁇ y ⁇ 1)). It is the cladding layer.
  • the second clad layer 41D is a layer with x and y in the above general formula of 0.5 and 0.85, respectively, and a thickness of 0.75 ⁇ m. .
  • the intermediate layer (not shown) is, for example, a GaInP intermediate layer of the second conductivity type, which has a thickness of 0.1 ⁇ m in the first embodiment shown in FIGS.
  • the window layer 41E is, for example, a GaP window layer of the second conductivity type.
  • the window layer 41E is a layer with a thickness of 1.9 ⁇ m.
  • the width of the shortest part of the bottom of the first structure 41 is Lws. Even if the width Lws of the shortest part of the bottom of the first structure 41 which is the light emitting element part is 10 ⁇ m or more and 100 ⁇ m or less, that is, the size of a typical micro LED, the wafer having the micro LED structure 7 of the present invention 1, since processing such as element isolation processing and electrode formation processing is unnecessary, it is possible to provide a micro LED structure 7 in which luminance reduction due to damage caused by processing is suppressed.
  • the total thickness of the first structures 41 in the direction ([001] direction) perpendicular to the surface of the starting substrate 2 is Lh. It is preferable that the total thickness Lh of the first structure 41 and the width Lws of the shortest portion of the bottom satisfy Lh ⁇ 0.707 ⁇ Lws. In the first structure 41 having such a configuration, all the epitaxial layers necessary for functioning as a light emitting element section are prevented from becoming conical without a flat portion at the top before reaching the design thickness. can be grown in the [001] direction to the designed thickness.
  • the lower limit of the total thickness Lh is not particularly limited, it is, for example, 0.5 ⁇ m.
  • the second structure 42 is connected to the first structure 41 as shown in FIGS. More specifically, the second structure 42 at least partially includes a pyramidal bridge portion 43 that contacts the first structure 41 .
  • the bridge portion 43 has a sacrificial layer 43A that is integrated with the sacrificial layer 41A of the first structure 41, and a laminate portion 43F thereon.
  • the laminated body portion 43F includes the respective materials of the epitaxial layers of the first structure 41, but has a pyramidal shape so as to have an apex above the layer of the first clad layer. shape. Therefore, the layer above the active layer is a thin film in which only the ⁇ 111 ⁇ plane 4A is grown. That is, the bridge portion 43 practically behaves as the first conductivity type because the layer of the second conductivity type is fully depleted.
  • the second structure 42 shown in FIGS. 1 and 2 includes a sacrificial layer 42A, a first cladding layer 42B, an active layer 42C, a second cladding layer 42D, an intermediate layer (not shown) similar to the first structure 41. ) and a window layer 42E in that order, these layers forming a laminate portion 42F.
  • the sacrificial layer 42A is integrated with the sacrificial layers 41A and 43A.
  • the second structure 42 shown in FIGS. 1 and 2 is a non-light-emitting element portion. Further, as shown in FIG. 1, the width of the shortest portion of the bridge portion 43 is W [ ⁇ m]. The sum of the thicknesses of the epitaxial layer structure 4 up to the active layers 41C and 42C in the direction ([001] direction) perpendicular to the surface of the starting substrate 2 is T [ ⁇ m]. In the first embodiment shown in FIGS. 1 and 2, 1.5 ⁇ m ⁇ W ⁇ T/0.707. When the layer below the active layer is of the first conductivity type and the layer above the active layer is of the second conductivity type, by satisfying W ⁇ T/0.707, the bridge portion 43 of the second structure 42 is a layer of the second conductivity type. It can be cone-shaped with no flats before reaching . Further, if W>1.5 ⁇ m, the thickness of the clad layer of the first conductivity type necessary for making contact with the electrode of the first conductivity type can be ensured.
  • the plurality of epitaxial layer structures 4 are ⁇ 111 ⁇ plane 4A direction is preferably a thin film that becomes a full depletion layer.
  • an electrode 5 made of a material that forms ohmic to the semiconductor of the second conductivity type is formed.
  • an electrode 6 made of a material that forms ohmic with respect to the semiconductor of the first conductivity type is formed.
  • the electrode 6 formed on the second structure 42 has a shape extending from the window layer 42E, which is the structure top portion of the laminate portion 42F, to the bridge portion 43. , and is in ohmic contact with the bridge portion 43 of the first conductivity type.
  • part of the electrode 6 is also in contact with the second cladding layer 42D and the window layer 42E of the second structure 42, which is the non-light-emitting element portion, either directly or via a depletion layer. is in contact with the bridge portion 43 of the first conductivity type, it is in a short-circuited state and does not conduct electricity through the P/N junction, so there is no electrical problem.
  • the insulation between the electrodes 5 and 6 is ensured by forming a thin film in which the direction of the ⁇ 111 ⁇ plane 4A of the bridge portion 43, which is a part of the plurality of epitaxial layer structures 4, is the entire depletion layer. can be done.
  • the laminate portion of the bridge portion 43 A part of 43F may be removed by a method such as dry etching to form a laminate portion 43G to prevent leakage.
  • the laminate portion 42F of the second structure 42 when the heights of the first structural body 41 that is the light-emitting element portion and the stacked body portion 42F of the second structural body 42 that is the non-light-emitting element portion are the same, , the laminate portion 42F of the second structure 42, which is the non-light-emitting element portion, may be lower than the first structure 41, which is the light-emitting element portion. 5 and 6, the second structure 42, which is a non-light-emitting element portion, may be only the bridge portion 43 (FIG. 5: plan view; Viewed projection (side view)). Such a design change can be made only by changing the size and design of the mask pattern of the mask 3 .
  • the laminate portion 42F of the second structure 42 which is the non-light-emitting element portion
  • the first structure 41 which is the light-emitting element portion
  • the GaP window layer of the light-emitting element portion Since the growth is stopped when 41E reaches the designed thickness, the non-light-emitting element portion does not become higher than the light-emitting element portion, and there is no functional merit even if the height is increased.
  • the height of the laminate portion 42F of the second structure 42, which is the non-light-emitting element portion is preferably equal to or less than the height of the first structure 41, which is the light-emitting element portion.
  • FIG. 7 and 8 schematically show a second embodiment of a wafer with micro LED structures of the present invention.
  • FIG. 7 is a plan view
  • FIG. 8 is a projection view (side view) of FIG. 7 viewed from direction VIII.
  • the second embodiment shown in FIGS. 7 and 8 is the same as the first embodiment except that the shape of the first structure 41, which is the light emitting element portion, is changed.
  • a rectangular element can be realized by increasing the size of the first structure 41, which is the light-emitting element, while keeping the size of the second structure 42, which is the non-light-emitting element.
  • FIG. 9 and 10 schematically show a second embodiment of a wafer with micro LED structures of the present invention.
  • 9 is a plan view
  • FIG. 10 is a projection view (side view) of FIG. 9 viewed from the X direction.
  • the shape of the first structural body 41, which is the light-emitting element portion, is changed, and accordingly, the bridge portion 43 of the second structural body 42, which is the non-light-emitting element portion, is changed. It is the same as the first embodiment except that the shape is changed.
  • the bridge portion 43 and the first structure 41, which is the light-emitting element portion are arranged along two sides of the outer circumference of the laminate portion 42F of the second structure portion, which is the non-light-emitting element portion, while keeping the same size.
  • a wafer having micro LED structures according to another aspect of the invention may not include a mask.
  • FIG. 11 schematically shows a fourth embodiment of a wafer with micro LED structures of the invention.
  • FIG. 11 is a plan view.
  • a fourth embodiment shown in FIG. 11 is the same as the first embodiment except that it does not have a mask.
  • Each of the plurality of epitaxial layer structures 4 has a pyramidal or truncated pyramidal shape surrounded by ⁇ 111 ⁇ planes 4A.
  • the plurality of epitaxial layer structures 4 includes a first structure 41 that is a light emitting element portion and a second structure 42 connected to the first structure 41 .
  • a first structure 41 has an electrode 5 and a second structure 42 has an electrode 6 of a different polarity than the electrode 5 .
  • the first structure 41 and the second structure 42 constitute a micro LED structure 7 that can operate as one micro LED.
  • the wafer 1 with such micro LED structures 7 does not have a mask, but the micro LED structures 7 arranged on the wafer 1 are each the first layer of the selectively grown epitaxial layer structure 4 . structure 41 and second structure 42, there is no need for element isolation processing. As a result, it is possible to make contact with the N-type electrode from one side and contact with the P-type electrode from the other side. No need. Therefore, the wafer 1 having the micro LED structures 7 shown in FIG. 11 can provide the micro LED structures 7 in which luminance reduction due to damage caused by processing such as element isolation processing and electrode formation processing is suppressed. . Then, by transferring the micro LED structure 7 from the wafer 1 having such a micro LED structure 7 to a substrate suitable for a micro LED device, a micro LED having a micro LED structure 7 exhibiting excellent luminance can be obtained. Devices can be manufactured.
  • Method for producing a wafer having a micro LED structure 12 to 19, a method for manufacturing a wafer having the micro LED structures shown in FIGS. 1 and 2 will be described as an example of the method for manufacturing a wafer having the micro LED structures of the present invention. .
  • a mask 3 having a mask pattern including openings 31 is formed on the starting substrate 2 .
  • the mask 3 can be a non-polar dielectric film such as SiO2 or silicon nitride.
  • the mask 3 has a portion formed on a portion including the center of the region for forming the micro LED structure of the starting substrate 2 and a portion formed on the peripheral portion thereof. formed to contain Thus, the patterned substrate 2 having the portion 20 exposed through the opening 31 is produced.
  • the second structural body 42 which is the non-light-emitting element section, also includes a laminate section 42F having the same size as the first structural body 41, which is the light-emitting element section.
  • An example of stacking and connecting the first structural body 41 and the stacked body portion 42 ⁇ /b>F with the bridge portion 43 is shown.
  • the formation region 21 for the first structure 41 has a rectangular planar shape
  • the formation region 22 for the second structure 42 has all right angles (90°). and each side of the opening 31 is arranged substantially parallel or substantially perpendicular to the [100] direction. If the azimuth of the side deviates by a few degrees, a step may occur on the slanted surface, but the size does not pose a problem in the case of the size of the micro LED level.
  • the formation region 21 of the first structure 41 which is the light emitting element portion, has a width of the shortest portion of Lws and a [001] direction (a direction perpendicular to the surface of the starting substrate 2).
  • Lh the total thickness of the epitaxial layers grown in 1
  • the arrangement is such that Lh ⁇ 0.707 ⁇ Lws.
  • the width of the formation region 23 of the bridge portion 43 in the portion 20 exposed through the opening 31 is W [ ⁇ m]
  • the thickness of the epitaxial layer structure 4 up to the active layers 41C and 42C grown in the [001] direction is When the sum of is T [ ⁇ m], they are arranged so that 1.5 ⁇ m ⁇ W ⁇ T/0.707.
  • the bridge portion 43 of the second structure 42 is a layer of the second conductivity type. It can be cone-shaped with no flats before reaching . Further, if W>1.5 ⁇ m, the thickness of the clad layer of the first conductivity type necessary for making contact with the electrode of the first conductivity type can be ensured.
  • a first structure 41 which is a light emitting element portion, and this first structure 41 are placed on the portion 20 exposed through the opening 31 of the patterned substrate 2 manufactured as described above.
  • a plurality of epitaxial layer structures 4 are selectively grown including second structures 42 connected to structures 41 .
  • FIG. 14 is a plan view.
  • FIG. 15 is a schematic cross-sectional view of the structure shown in FIG. 14 taken along line XV-XV'.
  • FIG. 16 is a schematic cross-sectional view of the structure shown in FIG. 14 taken along line XVI-XVI'.
  • FIG. 17 is a projection view of the structure shown in FIG. 14 viewed from the XVII direction.
  • 18 is an enlarged view of section XVIII of the structure shown in FIG. 15.
  • FIG. 19 is an enlarged view of the XIX portion of the structure shown in FIG. 16.
  • FIG. 15 is a schematic cross-sectional view of the structure shown in FIG. 14 taken along line XV-XV'.
  • FIG. 16 is a schematic cross-sectional view of the structure shown in FIG. 14 taken along line XVI-XVI'.
  • FIG. 17 is a projection view of the structure shown in FIG. 14 viewed from the XVII direction.
  • 18 is an enlarged view of section
  • an AlAs sacrificial layer 41A and an AlGaInP layer of the first conductivity type are deposited.
  • a first cladding layer 41B, a non-doped AlGaInP active layer 41C, a second conductivity type AlGaInP second cladding layer 41D, a second conductivity type GaInP intermediate layer (not shown), and a second conductivity type GaP window layer 41E are sequentially epitaxially grown. Let The composition and thickness of each layer are as described above. Thereby, the first structure 41 shown in FIGS. 14, 15, 17 and 18 is obtained.
  • each epitaxial layer (a sacrificial layer 42A, a first clad layer 42B, an active layer 42C, a second A second cladding layer 42D, an intermediate layer (not shown) and a window layer 42E) are epitaxially grown in sequence.
  • the laminate portion 42F shown in FIGS. 14, 15 and 17 is obtained.
  • the sacrificial layer 43A and the stacked body portion 43F are also epitaxially grown in sequence on the formation region 23 of the bridge portion 43 in the formation region 22 of the second structure 42 .
  • the bridge portion 43 shown in FIGS. 14, 16, 17 and 19 is obtained.
  • the V/III ratio By setting the V/III ratio to 50 or less during epitaxial layer growth, the ⁇ 111 ⁇ plane 4A with a slow growth rate also appears along with the growth of the (001) plane. can be formed.
  • the V/III ratio By setting the V/III ratio to 1 or more, it is possible to prevent a decrease in crystallinity due to stoichiometric imbalance. More preferably, the V/III ratio is 10 or more.
  • the first structural body 41 and the laminated body portion 42F are obtained as a truncated pyramid-shaped epitaxial layer structure.
  • the total thickness of the first structures 41 in the direction perpendicular to the surface of the starting substrate 2 is Lh.
  • the sum of the thicknesses of the first structure 41 and the laminate portion 42F of the epitaxial layer structure 4 up to the active layers 41C and 42C in the direction perpendicular to the surface of the starting substrate 2 is T.
  • the bridge portion 43 is obtained as a pyramidal epitaxial layer structure.
  • FIG. 18 shows an enlarged view of the vicinity of the ⁇ 111 ⁇ plane (slant) 4A portion of the first structure 41, which is the light emitting element portion.
  • the laminate portion 42F of the second structure 42 which is the non-light-emitting element portion, also has the same size, so the same applies.
  • the width of the opening 31 for exposing the region for forming the laminate portion 42F in the formation region 21 of the first structure 41 and the formation region 22 of the second structure 42 is set in advance by All the epitaxial layers up to 42E are set so that they can be stacked in the [001] direction with the designed thickness, so they grow in that way.
  • the ⁇ 111 ⁇ plane 4A which is a slope, also has a laminated structure of the same type and in the same order as the [001] direction.
  • the growth rate is 1/50 or less of the growth rate of the (001) plane.
  • the thickness from the active layer to the window layer is illustrated as having a certain thickness, but this is for convenience of expression.
  • FIG. 18 An enlarged view of the slope including the top of the bridge portion 43 is shown in FIG.
  • the epitaxial layers sacrificial layer 41A, first clad layer 41B, active layer 41C, Layers (sacrificial layer 43A, first cladding layer 43B, active layer 43C, second cladding layer 43D, intermediate layer (not shown) containing all materials of second cladding layer 41D, intermediate layer (not shown) and window layer 41E) respectively ) and the window layer 43E) are included, but by designing the opening width W in advance so that the vertex of the laminate part 43F reaches a pyramid shape above the first clad layer 43B, the active layer 43C
  • the upper layer is a thin film because only the ⁇ 111 ⁇ plane is grown. That is, since the ⁇ 111 ⁇ plane of the layer of the second conductivity type is a thin film that serves as a full depletion layer, the bridge portion 43 practically behaves as a structure of the first conductivity type.
  • an electrode made of a material that forms ohmic to the semiconductor of the second conductivity type is formed, and the second structure, which is the non-light-emitting element portion, is formed.
  • An electrode is formed on the body 42 by selecting a material that forms an ohmic to the semiconductor of the first conductivity type.
  • the electrodes thus formed are electrodes 5 and 6 shown in FIGS. For details of electrodes 5 and 6, see the previous discussion.
  • a wafer 1 having a micro LED structure 7 capable of operating as one micro LED is manufactured. That is, according to the manufacturing method described above, the wafer 1 having the micro LED structures 7 of the present invention can be manufactured.
  • the wafer 1 having the micro LED structures 7 of the present invention can be variously modified, and the design change is, for example, only by changing the size and design of the mask pattern of the mask 3. can be done with
  • the wafer 1 having no mask as shown in FIG. 11 can be produced by, for example, manufacturing the wafer 1 having the micro LED structures 7 by the method described above, and then applying a resist mask to portions other than the mask 3 by photolithography. Alternatively, it can be obtained by forming a hard mask and removing the mask 3 using an appropriate means.
  • the wafer 1 having the micro LED structures 7 shown in FIGS. 1 and 2 is manufactured by the method described above with reference to FIGS. 12-19.
  • the surface of the wafer 1 on which the micro LED structures 7 are formed is coated with, for example, benzocyclobutene (BCB) with a thickness of about 0.6 ⁇ m as a bonding material 11 .
  • BCB benzocyclobutene
  • the thickness of the BCB is not limited to this condition, and the same effect can be obtained regardless of whether it is thick or thin.
  • the bonding material 11 is not limited to BCB, and other bonding materials may be used.
  • a flattening substrate 12 is pressed against the layer of the bonding material 11 as shown in FIG. 21 to perform flattening.
  • the case where the heat treatment is not performed is exemplified.
  • planarization substrate 12 is removed as shown in FIG. 22, and BCB hardening treatment is performed, for example, by holding at 250° C. for 1 hour.
  • ICP dry etching treatment is performed using fluorine-based plasma.
  • the BCB thickness is 0.6 ⁇ m, and the subsequent flattening process is performed. Therefore, dry etching is performed under conditions equivalent to the etching conditions for a flat plate of 0.1 ⁇ m, thereby forming a pyramidal shape.
  • the BCB that covered the first structure 41 of the section and the top of the laminate section 42F is etched to expose the electrodes 5 and 6 as shown in FIG.
  • a resist mask or hard mask is formed by photolithography, and the BCB (bonding material) 11 in the intended isolation region is removed by fluorine-based plasma to form an isolation processed substrate 13 shown in FIG. .
  • the portion of the mask 3 formed on the outer periphery of the starting substrate 2 is also removed.
  • a support substrate 15 such as a quartz substrate
  • sacrificial layers 41A, 42A and 43A of the bonding substrate 16 are immersed in HF, and sacrificial layer etching is performed as shown in FIG.
  • a bonded semiconductor wafer 100 having micro LED structures 7 shown in FIG. 27 is manufactured.
  • the micro LED structure 7 does not require processing for element isolation, electrode formation, and the like. Therefore, according to the method of manufacturing a bonded semiconductor wafer having a micro LED structure of the present invention, it is possible to provide the micro LED structure 7 in which luminance reduction due to damage caused by processing is suppressed.
  • Example 1 In Example 1, first, a wafer having micro LED structures was manufactured by the following procedure.
  • a SiO 2 mask 3 having a mask pattern including openings 31 was formed on an N-type GaAs starting substrate 2 to obtain a patterned substrate 2 .
  • a portion of the opening 31 corresponding to the formation region 21 of the first structure 41 has a rectangular planar shape, and a portion corresponding to the formation region 22 of the second structure 42 has all right angles (90°). ), and each side of the opening 31 is arranged substantially parallel or substantially perpendicular to the [100] direction.
  • the opening width Lws for the first structural body 41, which is the light-emitting element portion, is set to 10 ⁇ m
  • the opening width W for the bridge portion 43 is set to 2.5 ⁇ m
  • the opening width for the laminate portion 42F, which is the non-light-emitting element portion is set to 10 ⁇ m. 10 ⁇ m.
  • a 0.5 ⁇ m thick film is formed on the formation region 21 of the first structure 41, as shown in FIGS. thickness of n-type GaAs buffer layer (not shown), first-conductivity-type AlAs sacrificial layer 41A of 0.5 ⁇ m thickness, and first-conductivity-type (Al y Ga 1-y ) x In 1-x P (x: 0.5; y: 0.85) first cladding layer 41B, 0.25 ⁇ m thick non-doped (Aly Ga 1-y ) x In 1 -xP (x: 0.5; y: 0.1) active layer 41C, (Al y Ga 1-y ) x In 1-x P (x: 0 .5; y: 0.85) a second cladding layer 41D, a 0.1 ⁇ m thick second conductivity type GaInP intermediate layer (not shown), and a 1.9 ⁇ m thickness second conductivity type GaP window Layer 41E was epit
  • each epitaxial layer (sacrificial layer 42A, first clad layer 42B, active layer 42C, second A cladding layer 42D, an intermediate layer (not shown) and a window layer 42E) were epitaxially grown in sequence.
  • the laminate portion 42F shown in FIGS. 14, 15, 17 and 18 was obtained.
  • the sacrificial layer 43A and the laminated body portion 43F were also epitaxially grown in sequence on the formation region 23 of the bridge portion 43 in the formation region 22 of the second structure 42 .
  • bridge portions 43 shown in FIGS. 14, 16, 17 and 19 were obtained.
  • the electrode 6, which is an N-type electrode, is applied from the top of the laminate portion 42F of the second structure 42, which is the non-light-emitting element portion, to the bridge portion 43. formed.
  • the N-type electrode 6 uses a metal containing Ge with Au as the main material.
  • the P-type electrode 5 was formed so as to cover only the P-type GaP window layer 41E of the first structure 41 .
  • a metal containing Be with Au as the main material was used for the P-type electrode.
  • the wafer 1 having the micro LED structures 7 shown in FIGS. 1 and 2 was obtained.
  • a junction semiconductor substrate having a micro LED structure was manufactured by the following procedure.
  • BCB as the bonding material 11 was applied under the condition that the film thickness on the flat surface of the wafer 1 was 0.6 ⁇ m.
  • a flattening substrate 12 was pressed at room temperature with a pressure of 10 N/cm 2 to perform flattening. After that, it was held at 250° C. for 1 hour, and BCB hardening treatment was performed to obtain the state shown in FIG. 22 .
  • an ICP dry etching treatment was performed using fluorine-based plasma under conditions equivalent to etching conditions of 0.1 ⁇ m for a flat plate.
  • a resist mask or hard mask was formed by photolithography, and the BCB in the intended element isolation region was removed by fluorine-based plasma to form the element isolation processed substrate 13 shown in FIG.
  • a silicone adhesive layer 14 is formed on one main surface of the quartz substrate, which is the support substrate 15, and the silicone adhesive layer 14 is adhesively bonded to the surface of the isolation processing substrate 13 where the electrodes 5 and 6 are exposed.
  • a bonded substrate 16 shown in 25 was obtained.
  • the starting substrate 2 was separated as shown in FIG. 26 by immersing it in HF and etching the sacrificial layer.
  • a bonded semiconductor wafer 100 having micro LED structures 7 shown in FIG. 27 was manufactured.
  • a bonded semiconductor wafer was manufactured according to the following procedure, which will be described with reference to FIGS. 28 to 35.
  • an N-type GaAs buffer layer (not shown) with a thickness of 0.5 ⁇ m on an N-type GaAs substrate 2 without a mask pattern
  • an N-type Ga buffer layer with a thickness of 0.3 ⁇ m is deposited.
  • a first sacrificial layer of x In 1-x P (x: 0.5) and a second sacrificial layer of N-type GaAs having a thickness of 0.3 ⁇ m are epitaxially grown to form a sacrificial layer 44A.
  • EPW epitaxial wafer
  • thermosetting bonding material 11 is spin-coated to a designed film thickness of 0.6 ⁇ m, and then sapphire as a supporting substrate 15.
  • the epitaxial wafer (EPW)-bonded substrate 10 shown in FIG. 30 was produced by overlapping the substrates so as to face each other and thermocompression bonding.
  • the GaAs starting substrate 2 is removed by wet etching to expose the first sacrificial layer as shown in FIG. It was removed to expose the first clad layer 44B, and an epitaxial (EP) junction substrate 16' shown in FIG. 32 was produced.
  • EP epitaxial
  • a mask is formed on the EP junction substrate 16' (lower side in the drawing), and parts of the first cladding layer 44B to the GaP window layer 44E are etched to form island-like elements. and an etching process for partially exposing the second clad layer 44D. Through these steps, a plurality of island-shaped elements 45 shown in FIG. 33 were obtained.
  • a passivation (PSV) film 9 of SiO 2 was formed on the surface of the island element 45 .
  • the PSV film 9 was formed by a TEOS+O 2 system P-CVD apparatus to a film thickness of 0.4 ⁇ m. As shown in FIG. 34, the PSV film 9 was processed so that the first clad layer 44B and the second clad layer 44D were partially exposed.
  • Electrodes 5 and 6 are respectively formed on portions of the first clad layer 44B and the second clad layer 44D exposed through the opening of the PSV film 9 and heat treated to make ohmic contact. realized. Electrodes 5 and 6 are the same as in the example.
  • a plurality of bonded semiconductor wafers 200 were manufactured by changing the size of one side of the island element 45 from 10 to 250 ⁇ m.
  • FIG. 36 shows the size (dice design size) of one side of the first structure 41 or the island-shaped element 45 which is the light emitting element portion at a current density of 8 [A/cm 2 ] and the external The relationship with quantum efficiency (luminous efficiency) is shown.
  • the dice design size corresponds to the length of one side of the opening (square) for the light emitting element portion of the mask pattern of the mask 3 .
  • the current was changed so that the current density was always 8 A/cm 2 .
  • Luminous efficiency was calculated by light output [W]/input power [W].
  • the luminous efficiency significantly decreases as the size of the island-shaped element 45, which is the light emitting element, is reduced. It is considered that this is because the light emitting element portion was damaged by the element isolation processing and subsequent element processing.
  • Example 1 even if the size of the first structure 41 is 100 ⁇ m or less, which is the size of a typical micro LED level, the luminous efficiency does not significantly decrease.
  • the wafer 1 having the micro LED structure 7 of the present invention since element processing after epitaxial growth is not required in principle, there is no processed cross section, and the outer peripheral surface of the epitaxial layer structure 4 is composed only of the epitaxial surface. It is characterized by being Therefore, the first structural body 41, which is the light emitting element portion, is not damaged due to processing.
  • the wafer 1 having the micro LED structure 7 of the present invention since the wafer 1 having the micro LED structure 7 of the present invention has no processing damage, no damage removal step is required.
  • the thin film portion of the window layer 41E covers the surface as shown in FIG. 18, for example, and has a function similar to a passivation layer. As a result, the photons absorbed by the surface levels are reduced, and as a result, the decrease in luminous efficiency is suppressed as compared with the prior art.
  • the present invention is not limited to the above embodiments.
  • the above-described embodiment is an example, and any device having substantially the same configuration as the technical idea described in the claims of the present invention and exhibiting the same effect is the present invention. included in the technical scope of

Abstract

本発明は、出発基板と、該出発基板上に形成され、開口部を含むマスクパターンを有するマスクと、前記出発基板の前記マスクパターンの前記開口部に対応した部分上に選択成長された複数のエピタキシャル層構造体とを有し、前記複数のエピタキシャル層構造体の各々は、｛１１１｝面に囲まれた角錐状または角錐台状の形状であり、前記複数のエピタキシャル層構造体は、発光素子部である第１の構造体と、該第１の構造体に接続された第２の構造体とを含み、前記第１の構造体および前記第２の構造体が、それぞれ異なる極性の電極を有し、１つのマイクロＬＥＤとして動作可能なマイクロＬＥＤ構造体を構成しているものであることを特徴とするマイクロＬＥＤ構造体を有するウェーハである。これにより、輝度低下の発生が抑制されたマイクロＬＥＤ構造体を有するウェーハを提供できる。

Description

マイクロＬＥＤ構造体を有するウェーハ、マイクロＬＥＤ構造体を有するウェーハの製造方法およびマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法
　本発明は、マイクロＬＥＤ構造体を有するウェーハ、マイクロＬＥＤ構造体を有するウェーハの製造方法およびマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法に関する。
　出発基板上にエピタキシャル成長した積層体（以下、エピタキシャル層構造体と呼ぶ）のうち、発光素子として機能するのに必要な部分（以下、機能層とも呼ぶ）を、出発基板から分離し、別の基板へ移載する技術は、出発基板の物性に起因する制約を緩和し、デバイスシステムの設計自由度を上げるために重要な技術である。
　マイクロＬＥＤデバイスにおいては、出発基板のままでは駆動回路に移載するのが難しく、機能層を適切な基板に移載する移載技術が必須である。マイクロＬＥＤデバイスに適した駆動回路への移載を可能とするドナー基板を作製するためには、機能層を永久基板に接合して接合基板を得、この接合基板から出発基板を除去するか、仮支持基板にて機能層を保持した状態で出発基板を除去し、その後機能層を永久基板に接合するなど、移載を実現する技術が必要である。
　また、ウェーハ全体に対し機能層をエピタキシャル成長し、得られたエピタキシャル層を所望のマイクロＬＥＤのサイズになるようエッチング加工により素子分離した場合、加工界面に輝度低下の原因となるエッチングダメージが発生する。素子サイズの小さいマイクロＬＥＤでは、このエッチングダメージを原因とする輝度低下が顕著になる問題がある。
　特許文献１では、半導体エピタキシャル基板と仮支持基板とを誘電体層を介して熱圧着接合する技術と、ウェットエッチングで仮支持基板とエピタキシャル機能層を分離する技術とが開示されている。また、特許文献２では、出発基板の単結晶層上に犠牲層および半導体結晶層をこの順で形成し、半導体結晶層に分離溝を形成して犠牲層露出後、転写基板への接合を行い、分離溝を介して犠牲層エッチングを実施して出発基板を分離する技術が開示されている。
　これらの技術を用いて発光素子部を小サイズ化したマイクロＬＥＤの製造は実現可能だが、輝度低下に対する改善策は示されていない。
特開２０２１－２７３０１号公報 国際公開第ＷＯ２０１４－０２０９０６号明細書
　本発明は、上記課題を解決するためになされたもので、輝度低下の発生が抑制されたマイクロＬＥＤ構造体を有するウェーハ、輝度低下の発生が抑制されたマイクロＬＥＤ構造体を有するウェーハの製造方法、および輝度低下の発生が抑制されたマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法を提供することを目的とする。
　上記課題を解決するために、本発明では、出発基板と、
　該出発基板上に形成され、開口部を含むマスクパターンを有するマスクと、
　前記出発基板の前記マスクパターンの前記開口部に対応した部分上に選択成長された複数のエピタキシャル層構造体と
を有し、
　前記複数のエピタキシャル層構造体の各々は、｛１１１｝面に囲まれた角錐状または角錐台状の形状であり、
　前記複数のエピタキシャル層構造体は、発光素子部である第１の構造体と、該第１の構造体に接続された第２の構造体とを含み、
　前記第１の構造体および前記第２の構造体が、それぞれ異なる極性の電極を有し、１つのマイクロＬＥＤとして動作可能なマイクロＬＥＤ構造体を構成しているものであることを特徴とするマイクロＬＥＤ構造体を有するウェーハを提供する。
　本発明のマイクロＬＥＤ構造体を有するウェーハでは、ウェーハ上に構成されているマイクロＬＥＤ構造体は、あらかじめマスクにより分離された状態で選択成長されたエピタキシャル層構造体の第１の構造体および第２の構造体により構成されているため素子分離加工の必要がなく、さらに第１の構造体および第２の構造体がそれぞれ異なる極性の電極を有していることにより、一方からＮ型電極とのコンタクトをとることができ、他方からＰ型電極のコンタクトをとることができるため、電極形成のためのエピタキシャル層構造体に対するドライエッチングなどの加工も不要である。よって、本発明のマイクロＬＥＤ構造体を有するウェーハは、素子分離加工および電極形成加工などの加工を原因としたダメージによる輝度低下が抑制されたマイクロＬＥＤ構造体を提供することができる。このような本発明のマイクロＬＥＤ構造体を有するウェーハからマイクロＬＥＤ構造体をマイクロＬＥＤデバイスに適した基板に移載することで、優れた輝度を示すマイクロＬＥＤ構造体を備えたマイクロＬＥＤデバイスを製造することができる。
　前記複数のエピタキシャル層構造体は、｛１１１｝面方向は全空乏層となる薄膜であることが好ましい。
　このような複数のエピタキシャル層構造体を含むことにより、電極間の絶縁性を担保することができる。
　前記第１の構造体が、ＡｌＧａＩｎＰ系発光層を有する発光素子部であって、底部の最短部の幅をＬｗｓ、前記出発基板表面に垂直な方向の前記第１の構造体の総厚さをＬｈとした場合、Ｌｈ≦０．７０７×Ｌｗｓであることが好ましい。
　このような構成を有する第１の構造体では、発光素子部として機能するのに必要な全てのエピタキシャル層を、出発基板表面に垂直な［００１］方向に設計厚さどおりに成長したものとすることができる。
　前記第１の構造体の底部の前記最短部の幅Ｌｗｓが１０μｍ以上１００μｍ以下であってもよい。
　本発明のマイクロＬＥＤ構造体を有するウェーハであれば、第１の構造体の底部の最短部の幅Ｌｗｓが１０μｍ以上１００μｍ以下であるようなマイクロＬＥＤ構造体であっても、輝度低下の発生を十分に抑制することができる。
　前記エピタキシャル層構造体は活性層を含み、前記第２の構造体は非発光素子部であって、少なくとも一部に角錐状のブリッジ部を含み、前記ブリッジ部の最短部の幅をＷ［μｍ］とし、前記出発基板表面に垂直な方向における前記活性層までの前記エピタキシャル層構造体の厚さの和をＴ［μｍ］とした場合、１．５μｍ＜Ｗ＜Ｔ／０．７０７であることが好ましい。
　活性層より下層を第一導電型、上層を第二導電型としたとき、Ｗ＜Ｔ／０．７０７を満たすことにより、第２の構造体のブリッジ部は、第二導電型の層に達する前に平坦部がない錐状になったものとすることができる。また、Ｗ＞１．５μｍであれば、第一導電型の電極とコンタクトをとるのに必要な第一導電型のクラッド層厚さが確保できる。
　また、本発明では、出発基板と、
　前記出発基板の一部分上に選択成長された複数のエピタキシャル層構造体と
を有し、
　前記複数のエピタキシャル層構造体の各々は、｛１１１｝面に囲まれた角錐状または角錐台状の形状であり、
　前記複数のエピタキシャル層構造体は、発光素子部である第１の構造体と、該第１の構造体に接続された第２の構造体とを含み、
　前記第１の構造体および前記第２の構造体が、それぞれ異なる極性の電極を有し、１つのマイクロＬＥＤとして動作可能なマイクロＬＥＤ構造体を構成しているものであることを特徴とするマイクロＬＥＤ構造体を有するウェーハを提供する。
　本発明の別の態様のマイクロＬＥＤ構造体を有するウェーハは、マスクを有していなくても良い。この態様のマイクロＬＥＤ構造体を有するウェーハでは、ウェーハ上に構成されているマイクロＬＥＤ構造体は、それぞれ選択成長されたエピタキシャル層構造体の第１の構造体および第２の構造体により構成されているため素子分離加工の必要がなく、さらに第１の構造体および第２の構造体がそれぞれ異なる極性の電極を有していることにより、一方からＮ型電極とのコンタクトをとることができ、他方からＰ型電極のコンタクトをとることができるため、電極形成のためのエピタキシャル層構造体に対するドライエッチングなどの加工も不要である。よって、この態様のマイクロＬＥＤ構造体を有するウェーハは、素子分離加工および電極形成加工などの加工を原因としたダメージによる輝度低下が抑制されたマイクロＬＥＤ構造体を提供することができる。このような態様のマイクロＬＥＤ構造体を有するウェーハからマイクロＬＥＤ構造体をマイクロＬＥＤデバイスに適した基板に移載することで、優れた輝度を示すマイクロＬＥＤ構造体を備えたマイクロＬＥＤデバイスを製造することができる。
　また、本発明では、マイクロＬＥＤ構造体を有するウェーハの製造方法であって、
　出発基板を準備し、
　該出発基板上に、開口部を含むマスクパターンを有するマスクを形成し、
　前記出発基板の前記マスクパターンの前記開口部を通して露出した部分に、発光素子部である第１の構造体と該第１の構造体に接続された第２の構造体とを含む複数のエピタキシャル層構造体を、該複数のエピタキシャル層構造体の各々が｛１１１｝面に囲まれた角錐状または角錐台状の形状になるように選択成長させ、
　前記第１の構造体および前記第２の構造体にそれぞれ異なる極性の電極を形成して、前記第１の構造体および前記第２の構造体によって構成される、１つのマイクロＬＥＤとして動作可能なマイクロＬＥＤ構造体を有するウェーハを製造することを特徴とする、マイクロＬＥＤ構造体を有するウェーハの製造方法を提供する。
　このような製造方法で製造したマイクロＬＥＤ構造体を有するウェーハは、あらかじめマスクにより分離された状態で選択成長されたエピタキシャル層構造体の第１の構造体および第２の構造体により構成されているマイクロＬＥＤ構造体を有する。このようなマイクロＬＥＤ構造体は、素子分離加工の必要がなく、さらに第１の構造体および第２の構造体がそれぞれ異なる極性の電極を有していることにより、一方からＮ型電極とのコンタクトをとることができ、他方からＰ型電極のコンタクトをとることができるため、電極形成のための加工も不要である。よって、本発明のマイクロＬＥＤ構造体を有するウェーハの製造方法によれば、素子分離加工および電極形成加工などの加工を原因としたダメージによる輝度低下が抑制されたマイクロＬＥＤ構造体を有するウェーハを製造することができる。
　また、本発明では、マイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法であって、
　本発明のマイクロＬＥＤ構造体を有するウェーハの製造方法により、前記マイクロＬＥＤ構造体を有する前記ウェーハを製造し、
　前記ウェーハの前記マイクロＬＥＤ構造体が形成された面を、接合材を介して支持基板の一方の主面に接合して接合基板を得て、
　前記接合基板から前記出発基板を除去することで、前記マイクロＬＥＤ構造体を有する接合型半導体ウェーハを製造することを特徴とする、マイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法を提供する。
　本発明のマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法であれば、本発明の本発明のマイクロＬＥＤ構造体を有するウェーハの製造方法によってマイクロＬＥＤ構造体を有するウェーハを製造してこれを使用するので、素子分離加工および電極形成加工などの加工を原因としたダメージによる輝度低下が抑制されたマイクロＬＥＤ構造体を有する接合型半導体ウェーハを製造することができる。
　以上のように、本発明のマイクロＬＥＤ構造体を有するウェーハであれば、素子分離加工および電極形成加工などの加工によるダメージによる輝度低下が抑制されたマイクロＬＥＤ構造体を有することができる。そして、このような本発明のマイクロＬＥＤ構造体を有するウェーハからマイクロＬＥＤ構造体をマイクロＬＥＤデバイスに適した基板に移載することで、優れた輝度を示すマイクロＬＥＤ構造体を備えたマイクロＬＥＤデバイスを製造することができる。
　また、本発明のマイクロＬＥＤ構造体を有するウェーハの製造方法によれば、素子分離加工および電極形成加工などの加工によるダメージによる輝度低下が抑制されたマイクロＬＥＤ構造体を有するウェーハを製造することができる。
　そして、本発明のマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法であれば、素子分離加工および電極形成加工などの加工を原因としたダメージによる輝度低下が抑制されたマイクロＬＥＤ構造体を有する接合型半導体ウェーハを製造することができる。
本発明のマイクロＬＥＤ構造体を有するウェーハの一例を示す概略平面図である。 図１に示すマイクロＬＥＤ構造体を有するウェーハのＩＩ方向から見た投影図である。 本発明のマイクロＬＥＤ構造体を有するウェーハの他の一例を示す概略平面図である。 図３に示すマイクロＬＥＤ構造体を有するウェーハのＩＶ方向から見た投影図である。 本発明のマイクロＬＥＤ構造体を有するウェーハの他の一例を示す概略平面図である。 図５に示すマイクロＬＥＤ構造体を有するウェーハのＶＩ方向から見た投影図である。 本発明のマイクロＬＥＤ構造体を有するウェーハの他の例を示す概略平面図である。 図７に示すマイクロＬＥＤ構造体を有するウェーハのＶＩＩＩ方向から見た投影図である。 本発明のマイクロＬＥＤ構造体を有するウェーハの他の一例を示す概略平面図である。 図９に示すマイクロＬＥＤ構造体を有するウェーハのＸ方向から見た投影図である。 本発明のマイクロＬＥＤ構造体を有するウェーハの他の一例を示す概略平面図である。 本発明のマイクロＬＥＤ構造体を有するウェーハの製造方法の一例の一つの工程を示す概略平面図である。 図１２に示す構造体のＸＩＩＩ－ＸＩＩＩ’部での概略断面図である。 本発明のマイクロＬＥＤ構造体を有するウェーハの製造方法の一例の一つの工程を示す概略平面図である。 図１４に示す構造体のＸＶ－ＸＶ’部での概略断面図である。 図１４に示す構造体のＸＶＩ－ＸＶＩ’部での概略断面図である。 図１４に示す構造体のＸＶＩＩ方向から見た投影図である。 図１５に示す構造体のＸＶＩＩＩ部の拡大図である。 図１６に示す構造体のＸＩＸ部の拡大図である。 本発明のマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法の一例の一つの工程を示す概略図である。 本発明のマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法の一例の一つの工程を示す概略図である。 本発明のマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法の一例の一つの工程を示す概略図である。 本発明のマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法の一例の一つの工程を示す概略図である。 本発明のマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法の一例の一つの工程を示す概略図である。 本発明のマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法の一例の一つの工程を示す概略図である。 本発明のマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法の一例の一つの工程を示す概略図である。 本発明のマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法の一例で製造する接合型半導体ウェーハの概略図である。 比較例の接合型半導体ウェーハの製造方法の一例の一つの工程を示す概略断面図である。 比較例の接合型半導体ウェーハの製造方法の一例の一つの工程を示す概略断面図である。 比較例の接合型半導体ウェーハの製造方法の一例の一つの工程を示す概略断面図である。 比較例の接合型半導体ウェーハの製造方法の一例の一つの工程を示す概略断面図である。 比較例の接合型半導体ウェーハの製造方法の一例の一つの工程を示す概略断面図である。 比較例の接合型半導体ウェーハの製造方法の一例の一つの工程を示す概略断面図である。 比較例の接合型半導体ウェーハの製造方法の一例の一つの工程を示す概略断面図である。 比較例の接合型半導体ウェーハの製造方法の一例の一つの工程を示す概略断面図である。 実施例および比較例のそれぞれで製造したマイクロＬＥＤ構造体のダイス設計サイズと発光効率との関係を示したグラフである。
　上述のように、輝度低下の発生が抑制されたマイクロＬＥＤ構造体を有するウェーハ、輝度低下の発生が抑制されたマイクロＬＥＤ構造体を有するウェーハの製造方法、および輝度低下の発生が抑制されたマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法の開発が求められていた。
　本発明者は、出発基板上に施したマスクパターンの開口部にマイクロＬＥＤ構造体となるエピタキシャル層構造体をエピタキシャル成長させる際に、原材料のＶ／ＩＩＩ比を１以上５０以下にすることで、出発基板表面に平行な（００１）面の成長につれて成長速度の遅い｛１１１｝面が出現するため、前記エピタキシャル層構造体を角錐または角錐台形状にできることに着目した。また、このような形状において、斜面の層の厚さは、基板表面に垂直な方向（以下［００１］方向）の厚さに比べて非常に薄くなるため、開口部のサイズと原材料のＶ／ＩＩＩ比とを調整することで不要な層を全空乏させることが可能であることに着目した。本発明者はかかる工程を鋭意研究して、それぞれ選択成長された一対の角錐または角錐台形状のエピタキシャル層構造体を、素子分離や電極形成のための加工なしでマイクロＬＥＤ構造体として使用できることを見出し、本発明を完成するに至った。
　即ち、本発明は、出発基板と、
　該出発基板上に形成され、開口部を含むマスクパターンを有するマスクと、
　前記出発基板の前記マスクパターンの前記開口部に対応した部分上に選択成長された複数のエピタキシャル層構造体と
を有し、
　前記複数のエピタキシャル層構造体の各々は、｛１１１｝面に囲まれた角錐状または角錐台状の形状であり、
　前記複数のエピタキシャル層構造体は、発光素子部である第１の構造体と、該第１の構造体に接続された第２の構造体とを含み、
　前記第１の構造体および前記第２の構造体が、それぞれ異なる極性の電極を有し、１つのマイクロＬＥＤとして動作可能なマイクロＬＥＤ構造体を構成しているものであることを特徴とするマイクロＬＥＤ構造体を有するウェーハである。
　また、本発明は、出発基板と、
　前記出発基板の一部分上に選択成長された複数のエピタキシャル層構造体と
を有し、
　前記複数のエピタキシャル層構造体の各々は、｛１１１｝面に囲まれた角錐状または角錐台状の形状であり、
　前記複数のエピタキシャル層構造体は、発光素子部である第１の構造体と、該第１の構造体に接続された第２の構造体とを含み、
　前記第１の構造体および前記第２の構造体が、それぞれ異なる極性の電極を有し、１つのマイクロＬＥＤとして動作可能なマイクロＬＥＤ構造体を構成しているものであることを特徴とするマイクロＬＥＤ構造体を有するウェーハである。
　また、本発明は、マイクロＬＥＤ構造体を有するウェーハの製造方法であって、
　出発基板を準備し、
　該出発基板上に、開口部を含むマスクパターンを有するマスクを形成し、
　前記出発基板の前記マスクパターンの前記開口部を通して露出した部分に、発光素子部である第１の構造体と該第１の構造体に接続された第２の構造体とを含む複数のエピタキシャル層構造体を、該複数のエピタキシャル層構造体の各々が｛１１１｝面に囲まれた角錐状または角錐台状の形状になるように選択成長させ、
　前記第１の構造体および前記第２の構造体にそれぞれ異なる極性の電極を形成して、前記第１の構造体および前記第２の構造体によって構成される、１つのマイクロＬＥＤとして動作可能なマイクロＬＥＤ構造体を有するウェーハを製造することを特徴とする、マイクロＬＥＤ構造体を有するウェーハの製造方法である。
　また、本発明は、マイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法であって
　本発明のマイクロＬＥＤ構造体を有するウェーハの製造方法により、前記マイクロＬＥＤ構造体を有する前記ウェーハを製造し、
　前記ウェーハの前記マイクロＬＥＤ構造体が形成された面を、接合材を介して支持基板の一方の主面に接合して接合基板を得て、
　前記接合基板から前記出発基板を除去することで、前記マイクロＬＥＤ構造体を有する接合型半導体ウェーハを製造することを特徴とする、マイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法である。
　以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
　［マイクロＬＥＤ構造体を有するウェーハ］
　（第一の実施形態）
　図１および図２に、本発明のマイクロＬＥＤ構造体を有するウェーハの第一の実施形態を概略的に示す。図１は平面図であり、図２は図１のＩＩ方向から見た投影図（側面図）である。
　図１および図２に示すマイクロＬＥＤ構造体を有するウェーハ１は、出発基板２と、この出発基板２上に形成され、開口部（図１および図２には図示していない）を含むマスクパターンを有するマスク３と、出発基板２のマスクパターンの開口部に対応した部分（図１および図２には図示していない）上に選択成長された複数のエピタキシャル層構造体４とを有する。
　複数のエピタキシャル層構造体４の各々は、｛１１１｝面４Ａに囲まれた角錐状または角錐台状の形状である。
　複数のエピタキシャル層構造体４は、発光素子部である第１の構造体４１と、この第１の構造体４１に接続された第２の構造体４２とを含む。
　第１の構造体４１は、電極５を有している。第２の構造体４２は、電極６を有している。電極５および６は、互いに異なる極性である。第１の構造体４１および第２の構造体４２は、１つのマイクロＬＥＤとして動作可能なマイクロＬＥＤ構造体７を構成している。
　このようなマイクロＬＥＤ構造体７を有するウェーハ１では、ウェーハ１上に構成されているマイクロＬＥＤ構造体７は、あらかじめマスク３により分離された状態で選択成長されたエピタキシャル層構造体４の第１の構造体４１および第２の構造体４２により構成されているため素子分離加工の必要がなく、さらに第１の構造体４１および第２の構造体４２がそれぞれ異なる極性の電極５および６を有していることにより、一方からＮ型電極とのコンタクトをとることができ、他方からＰ型電極のコンタクトをとることができるため、電極形成のためのエピタキシャル層構造体に対するドライエッチングなどの加工も不要である。よって、図１および図２に示すマイクロＬＥＤ構造体７を有するウェーハ１は、素子分離加工および電極形成加工などの加工を原因としたダメージによる輝度低下が抑制されたマイクロＬＥＤ構造体７を提供することができる。そして、このようなマイクロＬＥＤ構造体７を有するウェーハ１からマイクロＬＥＤ構造体７をマイクロＬＥＤデバイスに適した基板に移載することで、優れた輝度を示すマイクロＬＥＤ構造体７を備えたマイクロＬＥＤデバイスを製造することができる。
　以下に、図１および図２に示す第一の実施形態のマイクロＬＥＤ構造体７を有するウェーハ１をより詳細に説明する。
　出発基板２としては、特に限定されないが、例えば第一導電型のＧａＡｓ基板を用いることができる。出発基板２は、表面にバッファ層（図示しない）、例えば第一導電型のＧａＡｓバッファ層を有していても良い。図１および図２に示す第一の実施形態では、ＧａＡｓバッファ層は典型的に０．５μｍである。
　マスク３は、例えば、ＳｉＯ２またはシリコン窒化物などの無極性誘電体膜を形成し、開口部を有する無極性誘電体膜のマスクパターンを形成したものである。マスクパターンの開口部のうち、第１の構造体４１を形成する領域は、例えば矩形の平面形状を有する。また、マスクパターンの開口部のうち、第２の構造体４２を形成する領域は、例えば、全ての角が直角（９０°）の領域である。マスクパターンの開口部、第１の構造体４１を形成する領域および第２の構造体４２を形成する領域については、後段の、本発明のマイクロＬＥＤ構造体を有するウェーハの製造方法の説明において、図示しながら説明する。
　図１および図２に示す第一の実施形態では、マスク３は、出発基板２の中心を含む部分上に形成された部分と、出発基板２の外周部上に形成された部分とを含む。
　第１の構造体４１は、犠牲層４１Ａ、第一クラッド層４１Ｂ、活性層４１Ｃ、第二クラッド層４１Ｄ、中間層（図示しない）および窓層４１Ｅをこの順で含む角錐台状の形状（ピラミダル形状ともいう）を有する発光素子部である。第１の構造体４１はエピタキシャル層構造体４の一部であるため、これらの層はエピタキシャル層である。
　犠牲層４１Ａは、例えば、ＡｌＡｓ犠牲層、ＧａＩｎＰ犠牲層および／またはＧａＡｓ犠牲層を含むことができる。犠牲層４１Ａは、複数の層で構成されていてもよい。図１および図２に示す第一の実施形態では、犠牲層４１Ａは、厚さが０．５μｍの第一導電型のＡｌＡｓ犠牲層である。
　第一クラッド層４１Ｂは、例えば第一導電型のＡｌＧａＩｎＰ（例えば（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６、０＜ｙ≦１））第一クラッド層である。図１および図２に示す第一の実施形態では、第一クラッド層４１Ｂは、上記一般式におけるｘおよびｙがそれぞれ０．５および０．８５であり、厚さが１．０μｍの層である。
　活性層４１Ｃは、例えばノンドープのＡｌＧａＩｎＰ（例えば（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６、０≦ｙ≦０．６））系発光層である。図１および図２に示す第一の実施形態では、活性層４１Ｃは、上記一般式におけるｘおよびｙがそれぞれ０．５および０．１であり、厚さが０．２５μｍの層である。
　第二クラッド層４１Ｄは、例えば第二導電型のＡｌＧａＩｎＰ（例えば（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（０．４≦ｘ≦０．６、０＜ｙ≦１））第二クラッド層である。図１および図２に示す第一の実施形態では、第二クラッド層４１Ｄは、上記一般式におけるｘおよびｙがそれぞれ０．５および０．８５であり、厚さが０．７５μｍの層である。
　図示しない中間層は、例えば第二導電型のＧａＩｎＰ中間層であり、図１および図２に示す第一の実施形態では、厚さが０．１μｍの層である。
　窓層４１Ｅは、例えば第二導電型のＧａＰ窓層である。図１および図２に示す第一の実施形態では、窓層４１Ｅは、厚さが１．９μｍの層である。
　図１に示すように、第１の構造体４１の底部の最短部の幅は、Ｌｗｓである。発光素子部である第１の構造体４１の底部の最短部の幅Ｌｗｓが１０μｍ以上１００μｍ以下、すなわち典型的なマイクロＬＥＤの大きさであっても、本発明のマイクロＬＥＤ構造体７を有するウェーハ１は、素子分離加工および電極形成加工などの加工が不要であるため、加工を原因としたダメージによる輝度低下が抑制されたマイクロＬＥＤ構造体７を提供することができる。
　また、図２に示すように、出発基板２表面に垂直な方向（［００１］方向）の第１の構造体４１の総厚さはＬｈである。第１の構造体４１の総厚さＬｈと底部の最短部の幅Ｌｗｓとが、Ｌｈ≦０．７０７×Ｌｗｓを満たすことが好ましい。このような構成を有する第１の構造体４１では、設計厚さに達する前に頂部に平坦部がない錘状となることを防いで、発光素子部として機能するのに必要な全てのエピタキシャル層を、［００１］方向に設計厚さどおりに成長したものとすることができる。総厚さＬｈの下限は、特に限定されないが、例えば０．５μｍである。
　第２の構造体４２は、図１および２に示すように第１の構造体４１に接続されている。より具体的には、第２の構造体４２は、少なくとも一部に角錐状のブリッジ部４３を含み、これが第１の構造体４１に接している。
　ブリッジ部４３は、第１の構造体４１の犠牲層４１Ａと一体となっている犠牲層４３Ａと、その上の積層体部４３Ｆとを有する。
　後段で説明する図１８に示すように、積層体部４３Ｆは、第１の構造体４１のエピタキシャル層のそれぞれの材料を含んでいるが、第一クラッド層の層上部で頂点となるように角錐状となっている。そのため、活性層より上層は、｛１１１｝面４Ａしか成長しておらず薄膜となっている。すなわち、ブリッジ部４３は、第二導電型の層が全空乏しているため、事実上第一導電型として振る舞う。
　図１および図２に示す第２の構造体４２は、第１の構造体４１と同様の、犠牲層４２Ａ、第一クラッド層４２Ｂ、活性層４２Ｃ、第二クラッド層４２Ｄ、中間層（図示しない）および窓層４２Ｅをこの順で更に含み、これらの層は積層体部４２Ｆを構成している。犠牲層４２Ａは、犠牲層４１Ａおよび４３Ａと一体になっている。
　図１および図２に示す第２の構造体４２は、非発光素子部である。また、図１に示すように、ブリッジ部４３の最短部の幅がＷ［μｍ］である。そして、出発基板２表面に垂直な方向（［００１］方向）における活性層４１Ｃおよび４２Ｃまでのエピタキシャル層構造体４の厚さの和がＴ［μｍ］である。図１および図２に示す第一の実施形態では、１．５μｍ＜Ｗ＜Ｔ／０．７０７である。活性層より下層を第一導電型、上層を第二導電型としたとき、Ｗ＜Ｔ／０．７０７を満たすことにより、第２の構造体４２のブリッジ部４３は、第二導電型の層に達する前に平坦部がない錐状になったものとすることができる。また、Ｗ＞１．５μｍであれば、第一導電型の電極とコンタクトをとるのに必要な第一導電型のクラッド層厚さが確保できる。
　複数のエピタキシャル層構造体４（図１および図２に示す第一の実施形態では第１の構造体４１、並びに積層体部４２Ｆおよびブリッジ部４３を含む第２の構造体４２）は、｛１１１｝面４Ａ方向は全空乏層となる薄膜であることが好ましい。
　第１の構造体４１の窓層４１Ｅ部分に、第二導電型半導体に対しオーミックを形成する材料の電極５が形成されている。
　他方、第２の構造体４２の積層体部４２Ｆ上には、第一導電型半導体に対しオーミックを形成する材料の電極６が形成されている。
　図１および図２に示す第一の実施形態では、第２の構造体４２に形成された電極６は、積層体部４２Ｆの構造体頭頂部である窓層４２Ｅからブリッジ部４３までにかかる形であり、第一導電型のブリッジ部４３とオーミックコンタクトを取っている。この時、電極６の一部は、非発光素子部である第２の構造体４２の第二クラッド層４２Ｄおよび窓層４２Ｅにも直接または空乏層を介して接しているが、電極６の他の一部は第一導電型のブリッジ部４３に接しているため、短絡した状態となりＰ／Ｎ接合を介して通電することはないため、電気的には問題にならない。
　このように、複数のエピタキシャル層構造体４の一部であるブリッジ部４３の｛１１１｝面４Ａ方向が全空乏層となる薄膜であることにより、電極５および６間の絶縁性を担保することができる。
　また、ブリッジ部４３の最外周は全空乏した極薄層に覆われているため、電極間の絶縁性が担保されているが、ブリッジ部４３の形成工程における成長温度の低温化などにより表面における実効Ｖ／ＩＩＩ比が高くなると、斜面の層厚さが厚くなりリークする場合がある。このような場合、図３および図４に示す変形例（図３：平面図；図４：図３のＩＶ方向から見た投影図（側面図））のように、ブリッジ部４３の積層体部４３Ｆの一部をドライエッチング等の方法で除去して積層体部４３Ｇとし、リークを防止してもよい。
　また、以上に説明した第一の実施形態においては、発光素子部である第１の構造体４１と非発光素子部である第２の構造体４２の積層体部４２Ｆの高さが揃った場合を示したが、非発光素子部である第２の構造体４２の積層体部４２Ｆが発光素子部である第１の構造体４１よりも低くても良い。また、図５および図６に示す変形例のように、非発光素子部である第２の構造体４２がブリッジ部４３のみでも良い（図５：平面図；図６：図５のＶＩ方向から見た投影図（側面図））。このような設計変更は、マスク３のマスクパターンのサイズ・デザインを変更するだけで行うことができる。一方、非発光素子部である第２の構造体４２の積層体部４２Ｆを、発光素子部である第１の構造体４１より高くすることも可能ではあるが、通常発光素子部のＧａＰ窓層４１Ｅが設計厚さまで積まれた所で成長を停止するので、非発光素子部が発光素子部よりも高くなることはなく、また高くしても機能的なメリットはない。このような理由により、非発光素子部である第２の構造体４２の積層体部４２Ｆの高さは発光素子部の第１の構造体４１の高さ以下となるのが好適である。
　（第二の実施形態）
　図７および図８に、本発明のマイクロＬＥＤ構造体を有するウェーハの第二の実施形態を概略的に示す。図７は平面図であり、図８は図７のＶＩＩＩ方向から見た投影図（側面図）である。
　図７および図８に示す第二の実施形態は、発光素子部である第１の構造体４１の形状を変更した以外、第一の実施形態と同様である。非発光素子部である第２の構造体４２の大きさはそのままで、発光素子部である第１の構造体４１の大きさを横長とすることで長方形型の素子を実現することができる。
　（第三の実施形態）
　図９および図１０に、本発明のマイクロＬＥＤ構造体を有するウェーハの第二の実施形態を概略的に示す。図９は平面図であり、図１０は図９のＸ方向から見た投影図（側面図）である。
　図９および図１０に示す第三の実施形態は、発光素子部である第１の構造体４１の形状を変更し、それに伴い非発光素子部である第２の構造体４２のブリッジ部４３の形状を変更した以外は、第一実施形態と同様である。非発光素子部である第２の構造体４２の積層体部４２Ｆの大きさはそのままで、その外周の二辺に沿ってブリッジ部４３および発光素子部である第１の構造体４１を配置することで、図９および図１０に示すような形状の素子を実現することができる。
　（第四の実施形態）
　本発明の別の態様のマイクロＬＥＤ構造体を有するウェーハは、マスクを含んでいなくても良い。
　図１１に、本発明のマイクロＬＥＤ構造体を有するウェーハの第四の実施形態を概略的に示す。図１１は平面図である。
　図１１に示す第四の実施形態は、マスクを有していない以外は、第一実施形態と同様である。
　より詳細には、図１１に示すマイクロＬＥＤ構造体を有するウェーハ１は、出発基板２と、出発基板１の一部分２１、２２及び２３上に選択成長された複数のエピタキシャル層構造体４とを有している。複数のエピタキシャル層構造体４の各々は、｛１１１｝面４Ａに囲まれた角錐状または角錐台状の形状である。複数のエピタキシャル層構造体４は、発光素子部である第１の構造体４１と、第１の構造体４１に接続された第２の構造体４２とを含む。第１の構造体４１は電極５を有し、第２の構造体４２は、電極５と異なる極性の電極６を有している。第１の構造体４１および第２の構造体４２は、１つのマイクロＬＥＤとして動作可能なマイクロＬＥＤ構造体７を構成している。
　その他の事項については、第一実施形態の説明を参照されたい。
　このようなマイクロＬＥＤ構造体７を有するウェーハ１は、マスクを有していないが、ウェーハ１上に構成されているマイクロＬＥＤ構造体７は、それぞれ選択成長されたエピタキシャル層構造体４の第１の構造体４１および第２の構造体４２により構成されているため素子分離加工の必要がなく、さらに第１の構造体４１および第２の構造体４２がそれぞれ異なる極性の電極５および６を有していることにより、一方からＮ型電極とのコンタクトをとることができ、他方からＰ型電極のコンタクトをとることができるため、電極形成のためのエピタキシャル層構造体に対するドライエッチングなどの加工も不要である。よって、図１１に示すマイクロＬＥＤ構造体７を有するウェーハ１は、素子分離加工および電極形成加工などの加工を原因としたダメージによる輝度低下が抑制されたマイクロＬＥＤ構造体７を提供することができる。そして、このようなマイクロＬＥＤ構造体７を有するウェーハ１からマイクロＬＥＤ構造体７をマイクロＬＥＤデバイスに適した基板に移載することで、優れた輝度を示すマイクロＬＥＤ構造体７を備えたマイクロＬＥＤデバイスを製造することができる。
　［マイクロＬＥＤ構造体を有するウェーハの製造方法］
　以下、図１２～図１９を参照しながら、本発明のマイクロＬＥＤ構造体を有するウェーハの製造方法の一例として、図１および図２に示すマイクロＬＥＤ構造体を有するウェーハを製造する方法を説明する。
　まず、図１２（平面図）および図１３（図１２のＸＩＩＩ－ＸＩＩＩ’部の断面図）に示す出発基板２、例えば第一導電型のＧａＡｓ出発基板を準備する。次に、図１２および図１３に示すように、出発基板２上に、開口部３１を含むマスクパターンを有するマスク３を形成する。マスク３は、例えばＳｉＯ２またはシリコン窒化物などの無極性誘電体膜であり得る。図１２および図１３に示す例では、マスク３は、出発基板２のマイクロＬＥＤ構造体を形成する領域の中心を含む部分上に形成された部分と、その外周部上に形成された部分とを含むように形成している。これにより、開口部３１を通して露出した部分２０を有するパターン基板２を作製する。
　本実施形態では、図１および図２に示すように、非発光素子部である第２の構造体４２にも、発光素子部である第１の構造体４１と同サイズの積層体部４２Ｆを積層し、第１の構造体４１と積層体部４２Ｆとをブリッジ部４３で接続する例を示す。また、開口部３１を通して露出した部分２０のうち、第１の構造体４１の形成領域２１は矩形の平面形状とし、第２の構造体４２の形成領域２２は全ての角が直角（９０°）の領域とし、開口部３１の各辺は［１００］方向に略平行または略垂直に配置する。辺の方位が数度ずれた場合、斜面部において段差が生じる場合があるが、マイクロＬＥＤレベルのサイズの場合、問題となる大きさにはならない。
　開口部３１を通して露出した部分２０のうち、発光素子部である第１の構造体４１の形成領域２１は、最短部の幅をＬｗｓ、［００１］方向（出発基板２の表面に垂直な方向）において成長させるエピタキシャル層の総厚さをＬｈ（図２）とした場合、Ｌｈ≦０．７０７×Ｌｗｓで配置する。Ｌｈ≦０．７０７×Ｌｗｓとすることで、後述する全てのエピタキシャル層を［００１］方向に設計厚さどおりに成長できる。こうすることで、設計厚さに達する前に頂部に平坦部がない錘状となることを防いで、｛１１１｝面に阻害されずに、発光素子部として機能するのに必要な全てのエピタキシャル層を、［００１］方向に設計厚さどおりに成長させることができるからである。
　一方、開口部３１を通して露出した部分２０のうちブリッジ部４３の形成領域２３の幅をＷ［μｍ］とし、［００１］方向において成長させる活性層４１Ｃおよび４２Ｃまでのエピタキシャル層構造体４の厚さの和をＴ［μｍ］とした場合、１．５μｍ＜Ｗ＜Ｔ／０．７０７で配置する。活性層より下層を第一導電型、上層を第二導電型としたとき、Ｗ＜Ｔ／０．７０７を満たすことにより、第２の構造体４２のブリッジ部４３は、第二導電型の層に達する前に平坦部がない錐状になったものとすることができる。また、Ｗ＞１．５μｍであれば、第一導電型の電極とコンタクトをとるのに必要な第一導電型のクラッド層厚さが確保できる。
　次に、以上のようにして作製したパターン基板２の開口部３１を通して露出した部分２０に、図１４～図１９に示すように、発光素子部である第１の構造体４１とこの第１の構造体４１に接続された第２の構造体４２とを含む複数のエピタキシャル層構造体４を選択成長させる。
　図１４は平面図である。図１５は、図１４に示す構造体のＸＶ－ＸＶ’部での概略断面図である。図１６は、図１４に示す構造体のＸＶＩ－ＸＶＩ’部での概略断面図である。図１７は、図１４に示す構造体のＸＶＩＩ方向から見た投影図である。図１８は、図１５に示す構造体のＸＶＩＩＩ部の拡大図である。図１９は、図１６に示す構造体のＸＩＸ部の拡大図である。
　パターン基板２の露出した部分２０のうち第１の構造体４１の形成領域２１上には、第一導電型のＧａＡｓバッファ層（図示しない）積層後、ＡｌＡｓ犠牲層４１Ａ、第一導電型のＡｌＧａＩｎＰ第一クラッド層４１Ｂ、ノンドープのＡｌＧａＩｎＰ活性層４１Ｃ、第二導電型のＡｌＧａＩｎＰ第二クラッド層４１Ｄ、第二導電型のＧａＩｎＰ中間層（図示しない）、第二導電型のＧａＰ窓層４１Ｅを順次エピタキシャル成長させる。各層の組成および厚さは、前述のとおりである。これにより、図１４、図１５、図１７および図１８に示す第１の構造体４１が得られる。
　このとき、第２の構造体４２の形成領域２２のうち、ブリッジ部４３の形成領域２３以外の部分上にも同時に、各エピタキシャル層（犠牲層４２Ａ、第一クラッド層４２Ｂ、活性層４２Ｃ、第二クラッド層４２Ｄ、中間層（図示しない）および窓層４２Ｅ）が順次エピタキシャル成長される。これにより、図１４、図１５および図１７に示す積層体部４２Ｆが得られる。
　また、第２の構造体４２の形成領域２２のうちブリッジ部４３の形成領域２３上にも同時に犠牲層４３Ａおよび積層体部４３Ｆが順次エピタキシャル成長される。これにより、図１４、図１６、図１７および図１９に示すブリッジ部４３が得られる。
　エピタキシャル層成長の際、Ｖ／ＩＩＩ比を５０以下とすることで、（００１）面の成長につれて成長速度の遅い｛１１１｝面４Ａも出現するため、角錐または角錐台形状のエピタキシャル層構造体４を形成することができる。また、Ｖ／ＩＩＩ比を１以上とすることで、ストイキオメトリーの不均衡により結晶性が低下するのを防ぐことができる。Ｖ／ＩＩＩ比は１０以上とすることがより好ましい。
　具体的には、図１４、図１５および図１７に示すように、第１の構造体４１および積層体部４２Ｆは、角錐台形状のエピタキシャル層構造体として得られる。図１５に示すように、出発基板２表面に垂直な方向の第１の構造体４１の総厚さがＬｈである。また、図１７に示すように、出発基板２表面に垂直な方向における活性層４１Ｃおよび４２Ｃまでのエピタキシャル層構造体４の第１の構造体４１および積層体部４２Ｆのそれぞれの厚さの和がＴである。そして、図１４、図１６および図１７に示すように、ブリッジ部４３は、角錐形状のエピタキシャル層構造体として得られる。
　図１８に、発光素子部である第１の構造体４１の｛１１１｝面（斜面）４Ａ部近傍の拡大図を示す。本実施形態では非発光素子部である第２の構造体４２の積層体部４２Ｆも同サイズであるから同様である。第１の構造体４１の形成領域２１、および第２の構造体４２の形成領域２２のうち積層体部４２Ｆを形成する領域を露出するための開口部３１の幅は、あらかじめ、窓層４１Ｅおよび４２Ｅまでのすべてのエピタキシャル層が［００１］方向には設計厚さ通りに積層できるよう設定されているので、そのように成長する。一方斜面である｛１１１｝面４Ａにも、図１８に示すように、［００１］方向と同種および同順序の積層構造を有するが、Ｖ／ＩＩＩ比が５０以下では、｛１１１｝面の成長速度は、（００１）面の成長速度に比べて１／５０以下であり、例えばＶ／ＩＩＩ比を３０に設定すれば、斜面方向は極薄層となり全空乏する。図１８では、活性層から窓層まで、それなりの厚さを有する様に図示しているが、便宜的な表現上の記載である。
　図１９にブリッジ部４３の頂上を含む斜面の拡大図を示す。図１８の場合と同様に、積層体部４３Ｆの斜面である｛１１１｝面４Ａには、第１の構造体４１に含まれるエピタキシャル層（犠牲層４１Ａ、第一クラッド層４１Ｂ、活性層４１Ｃ、第二クラッド層４１Ｄ、中間層（図示しない）および窓層４１Ｅ）の全ての材料をそれぞれ含む層（犠牲層４３Ａ、第一クラッド層４３Ｂ、活性層４３Ｃ、第二クラッド層４３Ｄ、中間層（図示しない）および窓層４３Ｅ）が含まれているが、第一クラッド層４３Ｂ上部で積層体部４３Ｆの頂点が角錐状に到達するよう、あらかじめ開口部幅Ｗを設計したことにより、活性層４３Ｃより上層は｛１１１｝面しか成長しないため薄膜になっている点が異なる。すなわち、第二導電型の層の｛１１１｝面は全空乏層となる薄膜であるため、ブリッジ部４３は事実上、第一導電型の構造体として振る舞う。
　次に、発光素子部である第１の構造体４１のＧａＰ窓層４１Ｅ部分に、第二導電型半導体に対しオーミックを形成する材料の電極を形成し、非発光素子部である第２の構造体４２上には、第一導電型半導体に対しオーミックを形成する材料を選択して電極を形成する。このようにして形成した電極が、図１および２に示す電極５および６である。電極５および６の詳細については、先の説明を参照されたい。
　このように第１の構造体４１および第２の構造体４２にそれぞれ異なる極性の電極を形成して、図１および図２に示す、第１の構造体４１および第２の構造体４２によって構成される、１つのマイクロＬＥＤとして動作可能なマイクロＬＥＤ構造体７を有するウェーハ１を製造する。すなわち、以上に説明した製造方法によれば、本発明のマイクロＬＥＤ構造体７を有するウェーハ１を製造することができる。
　なお、先に説明したように、本発明のマイクロＬＥＤ構造体７を有するウェーハ１は、様々な変形が可能であり、設計変更は、例えば、マスク３のマスクパターンのサイズおよびデザインを変更するだけで行うことができる。
　また、図１１に示すようなマスクを有さないウェーハ１は、例えば、以上に説明した方法でマイクロＬＥＤ構造体７を有するウェーハ１を製造したのち、フォトリソグラフィーによりマスク３以外の部分にレジストマスクまたはハードマスクを形成し、適切な手段を用いてマスク３を除去することによって得ることができる。
　［マイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法］
　以下、図２０～図２７を参照しながら、本発明のマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法の一例を説明する。
　まず、図１２～図１９を参照しながら先に説明した方法で、図１および図２に示すマイクロＬＥＤ構造体７を有するウェーハ１を製造する。
　次に、ウェーハ１のマイクロＬＥＤ構造体７が形成された面に、図２０に示すように、接合材１１として、例えば０．６μｍ程度のベンゾシクロブテン（ＢＣＢ）を塗布する。ＢＣＢの厚さはこの条件に限定されず、厚くても薄くても同様の効果が得られる。また、接合材１１は、ＢＣＢに限られず、他の接合材を用いてもよい。
　ＢＣＢ塗布後、接合材１１の層に、図２１に示すように平坦化処理基板１２を押し付け、平坦化処理を行う。本実施形態においては、加熱処理を行わないケースを例示したが、ＢＣＢが硬化しない温度（１５０℃）の範囲まで加熱をして圧迫処理を行っても良い。
　平坦化処理後、図２２に示すように平坦化処理基板１２を除去し、例えば２５０℃１時間保持などによってＢＣＢ硬化処理を行う。
　ＢＣＢ硬化処理後、フッ素系プラズマによるＩＣＰドライエッチング処理を行う。本実施形態においては、ＢＣＢ厚０．６μｍ条件で実施し、その後の平坦化処理を行っているため、平坦板におけるエッチング条件０．１μｍ相当の条件にてドライエッチングを実施することで、ピラミダル形状部の第１の構造体４１および積層体部４２Ｆの頂部を覆っていたＢＣＢがエッチングされ、図２３に示すように、電極５および６が露出する。
　電極部露出後、フォトリソグラフィーにてレジストマスクまたはハードマスクを形成し、フッ素系プラズマにて素子分離予定域のＢＣＢ（接合材）１１を除去し、図２４に示す素子分離加工基板１３を形成する。この際、マスク３の出発基板２の外周部に形成していた部分も除去する。
　次に、支持基板１５、例えば石英基板の一方の主面上に粘着層１４、例えばシリコーン粘着層を形成し、シリコーン粘着層１４を素子分離加工基板１３の電極５および６が露出した面に粘着接合し、図２５に示す接合基板１６を得る。
　粘着接合後、接合基板１６の少なくとも犠牲層４１Ａ、４２Ａおよび４３ＡをＨＦ中に浸し、図２６に示すように犠牲層エッチングを行って出発基板２を分離する。
　分離した出発基板２を除去することにより、図２７に示す、マイクロＬＥＤ構造体７を有する接合型半導体ウェーハ１００を製造する。
　以上に説明した本発明の接合型半導体ウェーハ１００の製造方法では、マイクロＬＥＤ構造体７に対しては、素子分離のための加工や電極形成加工などの加工は不要である。よって、本発明のマイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法によれば、加工を原因としたダメージによる輝度低下が抑制されたマイクロＬＥＤ構造体７を提供することができる。
　以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
　（実施例１）
　実施例１では、まず、以下の手順でマイクロＬＥＤ構造体を有するウェーハを製造した。
　図１２および図１３を参照しながら先に説明したように、Ｎ型ＧａＡｓ出発基板２上に、開口部３１を含むマスクパターンを有するＳｉＯ２のマスク３を形成し、パターン基板２を得た。
　開口部３１のうち、第１の構造体４１の形成領域２１に対応する部分は矩形の平面形状とし、第２の構造体４２の形成領域２２に対応する部分は全ての角が直角（９０°）の領域とし、開口部３１の各辺は［１００］方向に略平行または略垂直に配置した。
　発光素子部である第１の構造体４１用の開口部幅Ｌｗｓを１０μｍとし、ブリッジ部４３用の開口部幅Ｗを２．５μｍとし、非発光素子部の積層体部４２Ｆ用の開口幅を１０μｍとした。
　このようなパターン基板２の開口部３１を通して露出した部分２０のうち、第１の構造体４１の形成領域２１上に、図１４、図１５、図１７および図１８に示すように、０．５μｍの厚さのｎ型のＧａＡｓバッファ層（非図示）を積層後、０．５μｍの厚さの第一導電型のＡｌＡｓ犠牲層４１Ａ、１．０μｍの厚さの第一導電型の（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（ｘ：０．５；ｙ：０．８５）第一クラッド層４１Ｂ、０．２５μｍの厚さのノンドープの（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（ｘ：０．５；ｙ：０．１）活性層４１Ｃ、０．７５μｍの厚さの第二導電型の（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（ｘ：０．５；ｙ：０．８５）第二クラッド層４１Ｄ、０．１μｍの厚さの第二導電型のＧａＩｎＰ中間層（非図示）、および１．９μｍの厚さの第二導電型のＧａＰ窓層４１Ｅを順次エピタキシャル成長した。成長時の原料Ｖ／ＩＩＩ比は３０とした。
　このとき、第２の構造体４２の形成領域２２のうち、ブリッジ部４３の形成領域２３以外の部分上にも同時に各エピタキシャル層（犠牲層４２Ａ、第一クラッド層４２Ｂ、活性層４２Ｃ、第二クラッド層４２Ｄ、中間層（図示しない）および窓層４２Ｅ）が順次エピタキシャル成長された。これにより、図１４、図１５、図１７および図１８に示す積層体部４２Ｆが得られた。
　また、第２の構造体４２の形成領域２２のうちブリッジ部４３の形成領域２３上にも、同時に、犠牲層４３Ａおよび積層体部４３Ｆが順次エピタキシャル成長された。これにより、図１４、図１６、図１７および図１９に示すブリッジ部４３が得られた。
　次に、図１および図２に示すように、Ｎ型電極である電極６を、非発光素子部である第２の構造体４２の積層体部４２Ｆの頭頂部からブリッジ部４３にかかる形で形成した。Ｎ型電極６はＡｕを主材料としてＧｅを含む金属を使用した。一方、図１および図２に示すように、Ｐ型電極５を、第１の構造体４１のＰ型ＧａＰ窓層４１Ｅのみにかかる形で形成した。Ｐ型電極はＡｕを主材料としてＢｅを含む金属を使用した。
　以上のようにして、図１および図２に示す、マイクロＬＥＤ構造体７を有するウェーハ１を得た。このウェーハ１を用いて、以下の手順で、マイクロＬＥＤ構造体を有する接合型半導体基板を製造した。
　まず、図２０に示すように、接合材１１としてのＢＣＢを、ウェーハ１の平坦表面において膜厚が０．６μｍとなる条件で塗布した。ＢＣＢの塗布後、室温にて、図２１に示すように平坦化処理基板１２を１０Ｎ／ｃｍ２の圧力で押し付け、平坦化処理を行った。その後、２５０℃で１時間保持し、ＢＣＢ硬化処理を行って、図２２の状態とした。
　ＢＣＢ硬化処理後、平坦板におけるエッチング条件０．１μｍ相当の条件にてフッ素系プラズマによるＩＣＰドライエッチング処理を行った。ドライエッチングを実施することで、ピラミダル形状部の第１の構造体４１および積層体部４２Ｆの頂部のＢＣＢがエッチングされ、図２３に示すように電極５および６が露出した。
　電極部露出後、フォトリソグラフィーにてレジストマスクまたはハードマスクを形成し、フッ素系プラズマにて素子分離予定域のＢＣＢを除去し、図２４に示す素子分離加工基板１３を形成した。
　次に、支持基板１５である石英基板の一方の主面上にシリコーン粘着層１４を形成し、シリコーン粘着層１４を素子分離加工基板１３の電極５および６が露出した面に粘着接合し、図２５に示す接合基板１６を得た。
　粘着接合後、ＨＦ中に浸し、犠牲層エッチングを行って、図２６に示すように出発基板２を分離した。
　分離した出発基板２を除去することにより、図２７に示す、マイクロＬＥＤ構造体７を有する接合型半導体ウェーハ１００を製造した。
　（比較例）
　比較例では、図２８～図３５を参照しながら説明する以下の手順で、接合型半導体ウェーハを製造した。
　まず、図２８に示すように、マスクパターン無しのＮ型ＧａＡｓ基板２上に、０．５μｍの厚さのＮ型ＧａＡｓバッファ層（図示しない）積層後、０．３μｍの厚さのＮ型ＧａｘＩｎ１－ｘＰ（ｘ：０．５）第一犠牲層および０．３μｍの厚さのＮ型ＧａＡｓ第二犠牲層をエピタキシャル成長して犠牲層４４Ａとし、この犠牲層４４Ａ上に、１．０μｍの厚さのＮ型（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（ｘ：０．５；ｙ：０．８５）第一クラッド層４４Ｂ、０．２５μｍの厚さのノンドープの（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（ｘ：０．５；ｙ：０．１）活性層４４Ｃ、１．０μｍの厚さのＰ型（ＡｌｙＧａ１－ｙ）ｘＩｎ１－ｘＰ（ｘ：０．５；ｙ：０．８５）第二クラッド層４４Ｄ、０．１μｍの厚さのＰ型ＧａＩｎＰ中間層（図示しない）、および４．０μｍの厚さのＰ型ＧａＰ窓層４４Ｅを順次エピタキシャル成長させ、図２８に示す発光素子構造４４を有するエピタキシャルウェーハ（ＥＰＷ）８を準備した。
　次に、エピタキシャルウェーハ８上に、図２９に示すように、熱硬化型の接合材１１としてベンゾシクロブテン（ＢＣＢ）を設計膜厚を０．６μｍとしてスピンコートし、次いで支持基板１５としてのサファイア基板と対向させて重ね合わせ、熱圧着することで、図３０に示すエピタキシャルウェーハ（ＥＰＷ）接合基板１０を作製した。
　次に、ＧａＡｓ出発基板２をウェットエッチングで除去して図３１に示すように第一犠牲層を露出させ、続いてエッチャントを切り替えて第一犠牲層および第二犠牲層からなる犠牲層４４Ａをそれぞれ除去して第一クラッド層４４Ｂを露出させ、図３２に示すエピタキシャル（ＥＰ）接合基板１６’を作製した。
　次に、フォトリソ法にて、ＥＰ接合基板１６’上（図中下側）にマスクを形成し、第一クラッド層４４ＢからＧａＰ窓層４４Ｅまでのそれぞれ一部をエッチングし、島状素子を形成する素子分離工程と、第二クラッド層４４Ｄの一部が露出するエッチング工程を実施した。これらの工程により、図３３に示す複数の島状素子４５を得た。
　次に、島状素子４５の表面にＳｉＯ２のパッシベーション（ＰＳＶ）膜９を形成した。ＰＳＶ膜９はＴＥＯＳ＋Ｏ２系のＰ－ＣＶＤ装置で形成し、膜厚は０．４μｍとした。ＰＳＶ膜９を、図３４に示すように、第一クラッド層４４Ｂおよび第二クラッド層４４Ｄのそれぞれ一部が露出するように加工した。
　次に、ＰＳＶ膜９の開口部を通して露出した第一クラッド層４４Ｂおよび第二クラッド層４４Ｄのそれぞれ一部に、図３５に示すように電極５および６をそれぞれ形成し、熱処理を施してオーミック接触を実現した。電極５および６に関しては、実施例と同様である。
　以上の手順により、図３５に示す、複数のマイクロＬＥＤ構造体７を有する接合型半導体ウェーハ２００が得られた。
　（評価）
　以上に説明した実施例１において、発光素子部である第１の構造体４１の一辺のサイズを１０～２５０μｍまで変化させて、複数の接合型半導体ウェーハ１００を製造した。この際、第１の構造体４１の一辺のサイズの変更は、第１の構造体４１用の正方形の開口部の一辺の幅Ｌｗｓを１０～２５０μｍまで変化させることによって行い、積層方向の各層の厚さとブリッジ部４３用の開口部幅Ｗ（＝２．５μｍ）は固定とした。
　同様に、以上に説明した比較例において、島状素子４５の一辺のサイズを１０～２５０μｍまで変化させて、複数の接合型半導体ウェーハ２００を製造した。
　図３６に、実施例１および比較例について、電流密度８［Ａ／ｃｍ２］における発光素子部である第１の構造体４１または島状素子４５の一辺のサイズ（ダイス設計サイズ）と、外部量子効率（発光効率）との関係を示す。実施例１の場合、ダイス設計サイズとは、マスク３のマスクパターンの発光素子部用の開口部（正方形）の一辺の長さに相当する。また、面積を変化させた場合、電流密度は常に８Ａ／ｃｍ２になるように、電流を変更した。発光効率は、光出力［Ｗ］／入力電力［Ｗ］により計算した。
　図３６から明らかなように、比較例においては、発光素子である島状素子４５のサイズが縮小するにつれて発光効率が大幅に低下している。これは、素子分離加工およびその後の素子加工により、発光素子部にダメージが加わったからであると考えられる。
　一方、実施例１においては、第１の構造体４１のサイズが典型的なマイクロＬＥＤレベルのサイズである１００μｍ以下であっても、大きな発光効率の低下は起こっていない。
　本発明のマイクロＬＥＤ構造体７を有するウェーハ１においては、エピタキシャル成長後の素子加工を原理的に必要としないため、加工断面が存在せず、エピタキシャル層構造体４の外周面がエピタキシャル面のみで構成されるのが特徴である。従って、加工に起因するダメージが発光素子部である第１の構造体４１に存在しない。
　また、本発明のマイクロＬＥＤ構造体７を有するウェーハ１では加工ダメージが無い故にダメージ除去工程も不要である。また、エピタキシャル成長の過程で、例えば図１８に示すように窓層４１Ｅの薄膜の部分が表面を被覆し、パッシベーション層に類似した作用をも有するため、パッシベーション膜を成膜しなくても、パッシベーション層を形成した場合と類似した表面準位低減効果を発揮するため、表面準位によって吸収される光子が減少し、結果として発光効率の低下が従来技術より抑制されている。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (7)

  1. 　出発基板と、
    　該出発基板上に形成され、開口部を含むマスクパターンを有するマスクと、
    　前記出発基板の前記マスクパターンの前記開口部に対応した部分上に選択成長された複数のエピタキシャル層構造体と
    を有し、
    　前記複数のエピタキシャル層構造体の各々は、｛１１１｝面に囲まれた角錐状または角錐台状の形状であり、
    　前記複数のエピタキシャル層構造体は、発光素子部である第１の構造体と、該第１の構造体に接続された第２の構造体とを含み、
    　前記第１の構造体および前記第２の構造体が、それぞれ異なる極性の電極を有し、１つのマイクロＬＥＤとして動作可能なマイクロＬＥＤ構造体を構成しているものであり、前記複数のエピタキシャル層構造体は、｛１１１｝面方向は全空乏層となる薄膜であることを特徴とするマイクロＬＥＤ構造体を有するウェーハ。
  2. 　前記第１の構造体が、ＡｌＧａＩｎＰ系発光層を有する発光素子部であって、底部の最短部の幅をＬｗｓ、前記出発基板表面に垂直な方向の前記第１の構造体の総厚さをＬｈとした場合、Ｌｈ≦０．７０７×Ｌｗｓであることを特徴とする請求項１に記載のマイクロＬＥＤ構造体を有するウェーハ。
  3. 　前記第１の構造体の底部の前記最短部の幅Ｌｗｓが１０μｍ以上１００μｍ以下であることを特徴とする請求項２に記載のマイクロＬＥＤ構造体を有するウェーハ。
  4. 　前記エピタキシャル層構造体は活性層を含み、前記第２の構造体は非発光素子部であって、少なくとも一部に角錐状のブリッジ部を含み、前記ブリッジ部の最短部の幅をＷ［μｍ］とし、前記出発基板表面に垂直な方向における前記活性層までの前記エピタキシャル層構造体の厚さの和をＴ［μｍ］とした場合、１．５μｍ＜Ｗ＜Ｔ／０．７０７であることを特徴とする請求項１～３のいずれか１項に記載のマイクロＬＥＤ構造体を有するウェーハ。
  5. 　出発基板と、
    　前記出発基板の一部分上に選択成長された複数のエピタキシャル層構造体と
    を有し、
    　前記複数のエピタキシャル層構造体の各々は、｛１１１｝面に囲まれた角錐状または角錐台状の形状であり、
    　前記複数のエピタキシャル層構造体は、発光素子部である第１の構造体と、該第１の構造体に接続された第２の構造体とを含み、
    　前記第１の構造体および前記第２の構造体が、それぞれ異なる極性の電極を有し、１つのマイクロＬＥＤとして動作可能なマイクロＬＥＤ構造体を構成しているものであり、前記複数のエピタキシャル層構造体は、｛１１１｝面方向は全空乏層となる薄膜であることを特徴とするマイクロＬＥＤ構造体を有するウェーハ。
  6. 　マイクロＬＥＤ構造体を有するウェーハの製造方法であって、
    　出発基板を準備し、
    　該出発基板上に、開口部を含むマスクパターンを有するマスクを形成し、
    　前記出発基板の前記マスクパターンの前記開口部を通して露出した部分に、発光素子部である第１の構造体と該第１の構造体に接続された第２の構造体とを含む複数のエピタキシャル層構造体を、該複数のエピタキシャル層構造体の各々が｛１１１｝面に囲まれた角錐状または角錐台状の形状になるように且つ｛１１１｝面方向は全空乏層となる薄膜として選択成長させ、
    　前記第１の構造体および前記第２の構造体にそれぞれ異なる極性の電極を形成して、前記第１の構造体および前記第２の構造体によって構成される、１つのマイクロＬＥＤとして動作可能なマイクロＬＥＤ構造体を有するウェーハを製造することを特徴とする、マイクロＬＥＤ構造体を有するウェーハの製造方法。
  7. 　マイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法であって、
    　請求項６に記載のマイクロＬＥＤ構造体を有するウェーハの製造方法により、前記マイクロＬＥＤ構造体を有する前記ウェーハを製造し、
    　前記ウェーハの前記マイクロＬＥＤ構造体が形成された面を、接合材を介して支持基板の一方の主面に接合して接合基板を得て、
    　前記接合基板から前記出発基板を除去することで、前記マイクロＬＥＤ構造体を有する接合型半導体ウェーハを製造することを特徴とする、マイクロＬＥＤ構造体を有する接合型半導体ウェーハの製造方法。
PCT/JP2022/045509 2022-01-12 2022-12-09 マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法 WO2023136003A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-003258 2022-01-12
JP2022003258A JP7136374B1 (ja) 2022-01-12 2022-01-12 マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2023136003A1 true WO2023136003A1 (ja) 2023-07-20

Family

ID=83271698

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/045509 WO2023136003A1 (ja) 2022-01-12 2022-12-09 マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法

Country Status (3)

Country Link
JP (1) JP7136374B1 (ja)
TW (1) TW202345417A (ja)
WO (1) WO2023136003A1 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100805A (ja) * 2000-07-18 2002-04-05 Sony Corp 半導体発光素子および半導体発光素子の製造方法
WO2003106743A1 (ja) * 2002-06-01 2003-12-24 住友電気工業株式会社 ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド
JP2004071869A (ja) * 2002-08-07 2004-03-04 Sharp Corp 発光ダイオード
JP2007034315A (ja) * 2000-07-18 2007-02-08 Sony Corp 画像表示装置の製造方法
JP2008118024A (ja) * 2006-11-07 2008-05-22 Sony Corp 発光素子及びその製造方法
JP2008153512A (ja) * 2006-12-19 2008-07-03 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010251776A (ja) * 2002-05-28 2010-11-04 Saint-Gobain Cristaux & Detecteurs 基板から分離された窒化ガリウムの膜をエピタキシーにより製造する方法
JP2016502754A (ja) * 2012-10-26 2016-01-28 グロ アーベーＧｌｏ Ａｂ ナノワイヤサイズの光電構造及びその選択された部分を改質する方法
JP2018142575A (ja) * 2017-02-27 2018-09-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US20200075809A1 (en) * 2017-05-01 2020-03-05 Ohio State Innovation Foundation Tunnel junction ultraviolet light emitting diodes with enhanced light extraction efficiency
US20200343420A1 (en) * 2017-12-14 2020-10-29 Osram Oled Gmbh Light-emitting semiconductor component and method for producing a light-emitting semiconductor component

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4345776B2 (ja) 2000-07-18 2009-10-14 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100805A (ja) * 2000-07-18 2002-04-05 Sony Corp 半導体発光素子および半導体発光素子の製造方法
JP2007034315A (ja) * 2000-07-18 2007-02-08 Sony Corp 画像表示装置の製造方法
JP2010251776A (ja) * 2002-05-28 2010-11-04 Saint-Gobain Cristaux & Detecteurs 基板から分離された窒化ガリウムの膜をエピタキシーにより製造する方法
WO2003106743A1 (ja) * 2002-06-01 2003-12-24 住友電気工業株式会社 ｎ型半導体ダイヤモンド製造方法及び半導体ダイヤモンド
JP2004071869A (ja) * 2002-08-07 2004-03-04 Sharp Corp 発光ダイオード
JP2008118024A (ja) * 2006-11-07 2008-05-22 Sony Corp 発光素子及びその製造方法
JP2008153512A (ja) * 2006-12-19 2008-07-03 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2016502754A (ja) * 2012-10-26 2016-01-28 グロ アーベーＧｌｏ Ａｂ ナノワイヤサイズの光電構造及びその選択された部分を改質する方法
JP2018142575A (ja) * 2017-02-27 2018-09-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US20200075809A1 (en) * 2017-05-01 2020-03-05 Ohio State Innovation Foundation Tunnel junction ultraviolet light emitting diodes with enhanced light extraction efficiency
US20200343420A1 (en) * 2017-12-14 2020-10-29 Osram Oled Gmbh Light-emitting semiconductor component and method for producing a light-emitting semiconductor component

Also Published As

Publication number Publication date
TW202345417A (zh) 2023-11-16
JP2023102639A (ja) 2023-07-25
JP7136374B1 (ja) 2022-09-13

Similar Documents

Publication Publication Date Title
US7943942B2 (en) Semiconductor light-emitting device with double-sided passivation
US20120241787A1 (en) Light emitting device and fabrication method thereof
TWI569305B (zh) 用於形成微帶傳輸線於薄矽晶絕緣體晶片上的方法及結構
JP2009290242A (ja) 半導体装置、光プリントヘッド、及び画像形成装置
US20090239324A1 (en) Method for manufacturing semiconductor device using separable support body
KR20140076110A (ko) 반도체 소자 및 이를 제조하는 방법
US20140353582A1 (en) High efficiency light emitting diode and method of fabricating the same
TW201730921A (zh) 經設計之基材上之寬帶隙元件積體電路結構
US20110140081A1 (en) Method for fabricating semiconductor light-emitting device with double-sided passivation
US11670514B2 (en) Method for manufacturing semiconductor device and semiconductor substrate
US8809085B2 (en) Method for manufacturing nitride semiconductor device
CN114899286A (zh) 一种像素级分立器件及其制作方法
WO2023136003A1 (ja) マイクロｌｅｄ構造体を有するウェーハ、マイクロｌｅｄ構造体を有するウェーハの製造方法およびマイクロｌｅｄ構造体を有する接合型半導体ウェーハの製造方法
WO2023100952A1 (ja) 接合型半導体ウェーハの製造方法
KR20120079670A (ko) 질화물 반도체 발광소자 제조방법
EP3828941A1 (en) Led device, method of manufacturing the led device, and display apparatus including the led device
KR100648813B1 (ko) 수직형 발광소자 제조방법
JP7272412B1 (ja) 接合型半導体ウェーハの製造方法
JP2023531541A (ja) 発光アレイ
JP7087693B2 (ja) 発光素子及びその製造方法
WO2013125823A1 (en) High efficiency light emitting diode and method of fabricating the same
JP7367743B2 (ja) 接合型半導体ウェーハの製造方法
US20240128244A1 (en) Micro light emitting diode chip and display device
CN114628432B (zh) 一种半导体装置的制作方法及半导体装置
JP2014103305A (ja) 太陽電池素子およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22920523

Country of ref document: EP

Kind code of ref document: A1