WO2021192502A1 - 基板処理方法および基板処理装置 - Google Patents

基板処理方法および基板処理装置 Download PDF

Info

Publication number
WO2021192502A1
WO2021192502A1 PCT/JP2021/000811 JP2021000811W WO2021192502A1 WO 2021192502 A1 WO2021192502 A1 WO 2021192502A1 JP 2021000811 W JP2021000811 W JP 2021000811W WO 2021192502 A1 WO2021192502 A1 WO 2021192502A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
substrate
substrate processing
voltage
electric field
Prior art date
Application number
PCT/JP2021/000811
Other languages
English (en)
French (fr)
Inventor
上田　大
洋祐 塙
Original Assignee
株式会社Ｓｃｒｅｅｎホールディングス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Ｓｃｒｅｅｎホールディングス filed Critical 株式会社Ｓｃｒｅｅｎホールディングス
Publication of WO2021192502A1 publication Critical patent/WO2021192502A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching

Definitions

  • One aspect of the present invention is a substrate processing method, in which a processing liquid containing an etchant for selectively etching a thin film is supplied to a laminated structure containing the thin film in a state where at least a part of the side surface is exposed to form the thin film.
  • a processing liquid containing an etchant for selectively etching a thin film is supplied to a laminated structure containing the thin film in a state where at least a part of the side surface is exposed to form the thin film.
  • an AC voltage is applied to a pair of electrodes arranged so as to sandwich the laminated structure in which the treatment liquid is in contact with the etching process. It is characterized by including an electric field application step of applying an AC electric field to the structure.
  • an AC electric field is applied to the laminated structure to suppress the influence of the electric double layer on the etching of the thin film, and the etchant is efficiently moved to the thin film to efficiently etch the thin film. can do.
  • FIG. 1 is a schematic view showing an example of a substrate processing apparatus for etching and removing a thin film contained in a laminated structure using an embodiment of the substrate processing method according to the present invention, and is an embodiment of the substrate processing apparatus according to the present invention.
  • FIG. 2 is a diagram showing a cross-sectional structure of the substrate processing apparatus shown in FIG.
  • the thin film 12 to be removed by etching is a silicon oxide film having a thickness of 10 nm or less formed on the surface of the silicon base material 11.
  • the polysilicon layer 13 is laminated on the thin film 12 in the lamination direction Z.
  • the polysilicon layer 13 is provided with, for example, a plurality of through holes 131 having an inner diameter of 60 nm.
  • the substrate 1 in which the silicon base material 11, the thin film 12, and the polysilicon layer 13 having different compositions are laminated in this order is an example of the "laminated structure" of the present invention. It is equivalent.
  • the dilute hydrofluoric acid 4 When the dilute hydrofluoric acid 4 is supplied and stored in the space 5, a part of the dilute hydrofluoric acid is supplied to the thin film 12 through the through holes 131 formed in the polysilicon layer 13, and the etching is contained in the dilute hydrofluoric acid. (HF 2 -) region facing the through-hole 131 of the thin film 12 is etched by. As a result, the exposed portion of the side surface of the thin film 12 exposed to the through hole 131 comes into contact with the treatment liquid supplied through the through hole 131. Therefore, with the passage of further time, the treatment liquid is sandwiched between the silicon base material 11 and the polysilicon layer 13 through the openings (that is, the gap portion between the silicon base material 11 and the polysilicon layer 13). That is, it penetrates into a region extending in a direction orthogonal to the stacking direction Z from an opening having the same size as the film thickness of the thin film 12. As a result, the etching of the thin film 12 proceeds.
  • the film thickness of the thin film 12 is 10 nm or less, an electric double layer is formed in the fine region 14 filled with the treatment liquid. That is, as shown in FIG. 3 later, the electric double layer is formed in the vicinity of the interface between the fine region 14 (FIG. 3) and the silicon base material 11, and in the vicinity of the interface between the fine region 14 (FIG. 3) and the polysilicon layer 13. It is formed.
  • the distance between the silicon base material 11 and the polysilicon layer 13 that is, corresponding to the thickness of the thin film 12
  • the two electric double layers are sufficiently separated from each other. Ions can move freely.
  • the AC electric field Eac is applied in parallel with the etching step, that is, an example of the "electric field application step” of the present invention is executed to electrically vibrate the fine region 14.
  • This electric double layer effect is suppressed, the etchant to fine regions 14 (HF 2 -) invasion can be promoted in, it is considered possible to improve the etching efficiency. This point is also confirmed in the examples described later.
  • dilute phosphoric acid 4 is supplied as the treatment liquid of the present invention to the substrate (laminated structure) 1 in which the silicon base material 11, the thin film (silicon oxide film) 12, and the polysilicon layer 13 are laminated.
  • the structure of the laminated structure, the type of the treatment liquid, and the like are not limited to the above-described embodiment.
  • a treatment liquid is supplied to a substrate (laminated structure) having a multilayer film formed by repeatedly laminating two types of thin films having different compositions.
  • a narrow space etching process is included in which only one thin film is etched and removed from the side surface of the thin film.
  • the present invention can also be applied to this narrow space etching process.
  • the present invention is applied to a substrate processing apparatus that performs substrate processing by storing dilute hydrofluoric acid 4 in a space 5 formed by placing a frame 3 on the surface of the substrate 1.
  • the present invention can also be applied to a substrate processing apparatus having other configurations.
  • the present invention is also applied to a substrate processing apparatus for etching by supplying dilute hydrofluoric acid 4 to the surface of the substrate 1 while holding the peripheral edge of the substrate 1 in a horizontal posture with a conductive chuck 23. Can be applied.
  • FIG. 5 is a cross-sectional structure diagram schematically showing another embodiment of the substrate processing apparatus according to the present invention.
  • the major difference between this substrate processing apparatus and the apparatus shown in FIGS. 1 and 2 is the mode of supplying dilute hydrofluoric acid 4. That is, in the present embodiment, as shown in FIG. 5, the supply nozzle 24 is arranged at an upper position of the substrate 1 held in a horizontal position by the conductive chuck 23 functioning as the “electrode” of the present invention.
  • a processing liquid supply unit 25 is connected to the supply nozzle 24.
  • the processing liquid supply unit 25 pumps the dilute hydrofluoric acid 4 as the processing liquid to the supply nozzle 24 in response to the supply command from the control unit 100 that controls the entire apparatus, and the dilute hydrofluoric acid 4 is pumped from the discharge port 241 of the supply nozzle 24. Is discharged onto the surface of the substrate 1. As a result, a liquid film 41 of dilute hydrofluoric acid 4 is formed on the surface of the substrate 1, and the etching process proceeds over the entire surface of the substrate 1.
  • the potentiostat P is a working electrode (Working). It has an Electrode) WE, a counter electrode CE (Counter Electrode), and a reference electrode (Reference Electrode) RE, and the reference electrode RE is brought into contact with the liquid film of dilute phosphoric acid 4 formed on the surface of the substrate 1. NS. Then, the potentiostat P detects the value of the voltage generated between the reference electrode RE and the working electrode WE, that is, the OCP of the substrate 1 to be etched with the dilute hydrofluoric acid 4, and gives the detection result to the control unit 100.
  • control unit 100 controls the AC power supply 6 to change the AC voltage according to the fluctuation of the OCP value of the substrate 1. Since the AC electric field is adjusted in this way, the thin film 12 (see FIG. 2) of the substrate 1 can be etched more efficiently and stably.
  • the AC power supply 6 corresponds to an example of the "AC voltage supply mechanism” of the present invention.
  • the conductive chuck 23 corresponds to an example of the “holding mechanism” of the present invention.
  • the potentiostat P corresponds to an example of the "open circuit voltage measuring mechanism” of the present invention.
  • the control unit 100 corresponds to an example of the "control mechanism" of the present invention.
  • the substrate 1 in which the silicon base material 11, the thin film (silicon oxide film) 12, and the polysilicon layer 13 are laminated was prepared.
  • dilute hydrofluoric acid 4 was prepared by mixing HF (46 to 48%) and DIW (deionized water) at a ratio of 1:50.
  • HF (46 to 48%) means hydrofluoric acid having a concentration of 46 to 48%.
  • the potentiostat P shown in FIG. 2 has a working electrode WE, a counter electrode CE, and a reference electrode RE.
  • the working electrode WE is connected to the wiring 6b extending from the electrode 21 which is electrically communicated with the substrate 1.
  • the counter electrode CE is connected to the wiring 6a extending from the electrode 22 arranged above the substrate 1.
  • the reference electrode RE is brought into contact with the dilute hydrofluoric acid 4 stored in the space 5.
  • the potentiostat P displays the value of the voltage generated between the reference electrode RE and the working electrode WE. This value is the OCP of the substrate 1 that is etched with the dilute hydrofluoric acid 4.
  • “voltage tracking" in Table 1 means that when the OCP fluctuates in the etching process, the value of the applied voltage is fluctuated so that the difference between the applied voltage and the OCP becomes constant.
  • the applied voltage means a voltage value between the electrodes 22 and 21 in the device of FIG.
  • the control unit 100 fluctuates the value of the applied voltage according to the value of OCP measured by the potentiostat P so as to cancel the fluctuation of the value of OCP.
  • the time change of the OCP may be experimentally obtained in advance, and instead of measuring the OCP during the etching process, the measured data performed in advance may be referred to as the OCP value. This point is the same in the embodiment shown in FIG.
  • the etching efficiency is improved by applying the AC electric field Eac in parallel with the etching step.
  • This etchant to fine regions 14 by vibrating the Helmholtz plane (HF 2 -) invasion is aligned on the hypothesis that has been promoted. Helmholtz surface, the etchant to fine regions 14 (HF 2 -) to vibrate with the amplitude and frequency that permits the penetration alone is not sufficient to apply an AC voltage, etching the value of the applied voltage of the AC voltage It is necessary to adjust to an appropriate value according to the conditions.
  • Example 3 the etching amount at 5 nm thickness and the etching amount at 10 nm thickness are both increased. In Example 6, the amount of etching at a thickness of 5 nm is increased.
  • the silicon base material 11 is shown in FIG. 4 when the voltage is not applied based on the OCP standard. Damage 11a may occur. That is, it is desirable to set the AC voltage based on the OCP in the electric field application process.
  • the present invention can be applied to a substrate processing method for wet-etching a thin film contained in a laminated structure from a side surface and a substrate processing apparatus in general.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

この発明は、側面の少なくとも一部のみが露出された状態の薄膜を含む積層構造体に薄膜を選択的にエッチング除去するための処理液を供給して薄膜を効率良くエッチングするため、積層構造体に薄膜を選択的にエッチングするエッチャントを含む処理液を供給して薄膜の露出部位より薄膜をエッチングするエッチング工程と並行して、処理液が接液している状態の積層構造体を挟み込むように配置された一対の電極に交流電圧を印加して積層構造体に交流電場を与える。

Description

基板処理方法および基板処理装置
　この発明は、積層構造体に含まれる薄膜を側面よりウェットエッチングする基板処理方法および基板処理装置に関するものである。
　以下に示す日本出願の明細書、図面および特許請求の範囲における開示内容は、参照によりその全内容が本書に組み入れられる：
　特願２０２０－０５２１５９（２０２０年３月２４日出願）。
　半導体装置や液晶表示装置などの電子部品の製造工程には、基板を部分的にエッチング除去して所望のパターンを形成するエッチング工程が含まれる。例えば半導体装置の製造においては、シリコン基材上に形成されたシリコン酸化膜（ＳｉＯ２）をエッチングする際には、ＨＦ２ －等のエッチャントを含む処理液が用いられる（例えば特許文献１、２）。
特開平９－２２８９１号公報 特開平９－１１５８７５号公報
　エッチングにより形成しようとするパターン形状は種々である。特にパターンの微細化や電子部品の三次元構造化に伴い、エッチング工程にて、比較的広い開口を有する従前サイズの凹部を形成するだけでなく、開口が狭く且つ深い形状の細長サイズの凹部を形成することが要求されることがある。例えば基材の表面上に互いに異なる組成を有する２種類の薄膜を繰り返して積層して形成された基板（本発明の「積層構造体」の一例に相当）に対して処理液を供給して一方の薄膜（以下「被エッチング薄膜」という）のみをエッチングするという狭所エッチングプロセスが存在する。ここでは、エッチング初期段階では、被エッチング薄膜の露出部位、つまり側面に処理液が接液してエッチング除去する。これにより被エッチング薄膜の膜厚と同サイズの小開口を有する凹部が形成される。そして、被エッチング薄膜に沿って、つまり薄膜の積層方向と直交する方向に上記エッチングを深く進行させて所望の細長サイズの凹部を形成する必要がある。
　しかしながら、被エッチング薄膜の膜厚サイズが１０ｎｍ以下になると、上記狭所エッチングプロセスは後で詳述するように凹部の内部で発生する電気二重層の影響を大きく受ける。より具体的には、処理液に含まれるエッチャントが小開口を有する凹部の内部に移動しようとするのを電気二重層が阻害し、単に上記積層構造体に処理液を供給するのみでは、エッチャントによる薄膜のエッチング除去を効率的に行うことは難しい。その結果、細長サイズの凹部でのエッチングレートが従前サイズの凹部でのエッチングレートよりも大幅に低くなり、所望構造が得られないという問題があった。
　この発明は、上記課題に鑑みなされたものであり、側面の少なくとも一部のみが露出された状態の薄膜を含む積層構造体に薄膜を選択的にエッチング除去するための処理液を供給して薄膜を効率良くエッチングする基板処理方法および基板処理装置を提供することを目的とする。
　この発明の一態様は、基板処理方法であって、側面の少なくとも一部のみが露出された状態の薄膜を含む積層構造体に薄膜を選択的にエッチングするエッチャントを含む処理液を供給して薄膜の露出部位より薄膜をエッチングするエッチング工程と、エッチング工程と並行して、処理液が接液している状態の積層構造体を挟み込むように配置された一対の電極に交流電圧を印加して積層構造体に交流電場を与える電場印加工程と、を備えることを特徴としている。
　また、この発明の他の態様は、側面の少なくとも一部のみが露出された状態の薄膜を含む積層構造体をエッチングする基板処理装置であって、基板を水平に保持する保持機構と、水平に保持された基板に、薄膜を選択的にエッチングするエッチャントを含む処理液を供給する供給ノズルと、処理液が基板に供給された状態において、基板に交流電圧を印加する交流電圧供給機構と、基板の開回路電圧を測定する開回路電圧測定機構と、開回路電圧測定機構により測定された開回路電圧の値に応じて、基板に印加する交流電圧の値を変化させる制御機構と、を備えることを特徴としている。
　このように構成された発明によれば、積層構造体に交流電場が与えられることで薄膜のエッチングに対する電気二重層の影響を抑制し、薄膜にエッチャントを効率的に移動させて薄膜を効率良くエッチングすることができる。
　上述した本発明の各態様の有する複数の構成要素はすべてが必須のものではなく、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、適宜、前記複数の構成要素の一部の構成要素について、その変更、削除、新たな他の構成要素との差し替え、限定内容の一部削除を行うことが可能である。また、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、上述した本発明の一態様に含まれる技術的特徴の一部又は全部を上述した本発明の他の態様に含まれる技術的特徴の一部又は全部と組み合わせて、本発明の独立した一形態とすることも可能である。
本発明の係る基板処理方法の一実施形態を用いて積層構造体に含まれる薄膜をエッチング除去する基板処理装置の一例を示す模式図である。 図１に示す基板処理装置の断面構造を示す図である。 一対の電極への電圧印加に応じた電気二重層の変化を模式的に示すモデル図である。 ＯＣＰ基準で電圧設定を行わなかった際にシリコン基材に与えられるダメージを模式的に示す図である。 本発明に係る基板処理装置の他の実施形態を模式的に示す断面構造図である。
　図１は本発明の係る基板処理方法の一実施形態を用いて積層構造体に含まれる薄膜をエッチング除去する基板処理装置の一例を示す模式図であり、本発明に係る基板処理装置の一実施形態に相当する。また、図２は図１に示す基板処理装置の断面構造を示す図である。ここで、エッチング除去の対象となる薄膜１２はシリコン基材１１の表面に形成された厚み１０ｎｍ以下のシリコン酸化膜である。また、薄膜１２上にはポリシリコン層１３が積層方向Ｚに積層されている。このポリシリコン層１３には、例えば内径６０ｎｍの貫通孔１３１が複数個設けられている。このように、本実施形態では、互いに異なる組成を有するシリコン基材１１と、薄膜１２と、ポリシリコン層１３とがこの順序で積層された基板１が本発明の「積層構造体」の一例に相当している。
　基板１は電極２１で下方から支持されている。また、電極２１で支持された基板１の表面、つまりポリシリコン層１３の表面中央部上に中空構造の枠体３が載置されている。このため、基板１の表面と枠体３の内壁面とでボックス状の空間５が形成され、薄膜１２を選択的にエッチング除去するための処理液、本実施形態では希フッ酸（dHF：Diluted Hydrofluoric acid）４を上記空間５に貯留可能となっている。
　上記空間５に対し、希フッ酸４が供給されて貯留されると、一部はポリシリコン層１３に形成された貫通孔１３１を介して薄膜１２に供給され、希フッ酸中に含まれるエッチャント（ＨＦ２ －）により薄膜１２のうち貫通孔１３１に面している領域がエッチングされる。その結果、薄膜１２の側面のうち貫通孔１３１に露出する露出部位が貫通孔１３１を介して供給された処理液と接液する。このため、さらなる時間経過とともに開口（つまり、シリコン基材１１とポリシリコン層１３と間の隙間部分）を介して処理液がシリコン基材１１とポリシリコン層１３とに挟まれた微細領域１４、つまり薄膜１２の膜厚と同サイズの開口から積層方向Ｚと直交する方向に延びる領域に侵入する。これによって、薄膜１２のエッチングが進行する。
　しかしながら、薄膜１２の膜厚は１０ｎｍ以下であるため、処理液で満たされた微細領域１４において電気二重層が形成される。つまり、後の図３に示すように、微細領域１４（図３）とシリコン基材１１との界面近傍、ならびに微細領域１４（図３）とポリシリコン層１３との界面近傍で電気二重層が形成される。特に、シリコン基材１１とポリシリコン層１３との間隔（つまり薄膜１２の厚みに相当）が比較的広い、例えば５０ｎｍ程度である場合には両電気二重層は十分に離間しており、その間をイオンは自由に移動可能となっている。しかしながら、上記間隔が１０ｎｍ程度である場合、両電気二重層が相互に近接してオーバーラップしていることが報告されている（A. Okuyama, et al., Solid State Phenomena, 2015, 219, 115参照）。この電気二重層の影響によって、イオンの移動は制限され、微細領域１４へのエッチャント（ＨＦ２ －）の侵入が抑制されると本願発明者は考察する。
　そこで、本実施形態では、微細領域１４に交流電場Ｅacを印加することで電気二重層による影響を抑制して微細領域１４へのエッチャント（ＨＦ２ －）の侵入を高めている。より詳しくは、図１および図２に示すように、空間５に貯留された希フッ酸４中にプラチナ製の電極２２の先端部が浸漬される。また、電極２１、２２が交流電源６に接続されている。そして、希フッ酸４によるエッチング工程と並行して装置全体を制御する制御部１００からの指令に応じて交流電源６から交流電圧を電極２１、２２の間に印加する。
　図３は一対の電極への電圧印加に応じた電気二重層の変化を模式的に示すモデル図であり、同図の（ａ）欄には直流電圧を印加した際の電気二重層の様子が示され、同図の（ｂ）欄には直流電圧を印加した際の電気二重層の様子が示されている。同図中の丸印中にプラス文字が付された記号はカチオン（Ｈ＋）を示し、丸印中にマイナス文字が付された記号はアニオン（ＨＦ２ －）を示している。ここでは、まず電極２１、２２の間に電圧を印加しない場合を説明する。そして、一対の電極２１、２２の間に直流電源を接続して開回路電圧（Open Circuit Potential；ＯＣＰ）に電圧Ｖ１を重畳した直流電圧を電極２１、２２に印加した場合について説明する。その後で電極２１、２２の間にＯＣＰを中心に電圧±Ｖ２で振幅する交流電圧を一対の電極２１、２２に印加した場合について説明する。
　電極２１、２２に電圧を印加しない、つまり従来技術では、シリコン基材１１とポリシリコン層１３の表面近傍にカチオンが配列される。このようなカチオンの分布中心となる面は外部ヘルムホルツ面（Outer Helmholtz plane；ＯＨＰ）と呼ばれており、図３では破線で示されている。同図に示すように、微細領域１４に存在するシリコン基材１１に近い外部ヘルムホルツ面とポリシリコン層１３に近い外部ヘルムホルツ面とは、シリコン基材１１とポリシリコン層１３との間隔、つまり薄膜１２の膜厚が小さくになるにしたがって互いに近接する。薄膜１２の膜厚が１０ｎｍ以下になると、両外部ヘルムホルツ面の間に侵入することができるアニオン、つまり薄膜１２のエッチャント（ＨＦ２ －）の数は少なく、微細領域１４におけるエッチャント濃度は低いまま維持される。このため、従来技術により薄膜１２のエッチングを効率的に行うことは困難であったと考えられる。
　ここで、図３の（ａ）欄に示すように、電極２１、２２の間に直流電圧を印加することで微細領域１４において積層方向Ｚと平行に直流電場Ｅdcが発生する。これにより、シリコン基材１１およびポリシリコン層１３の表面近傍において、カチオンはシリコン基材１１およびポリシリコン層１３の一方側（同図ではポリシリコン層１３側）にシフトし、そのシフト状態が電圧印加中も維持される。つまり、両外部ヘルムホルツ面（図３において微細領域１４に付された実線）は、それらの間隔を維持したまま、単にポリシリコン層１３側にシフトしている（図３の（ａ）欄中の白抜き矢印参照）。したがって、直流電圧を印加したとしても、電気二重層の影響はそのまま残っており、両外部ヘルムホルツ面の間に侵入することができるエッチャント（ＨＦ２ －）の数は依然として少ない。したがって、直流電場Ｅdcの印加によりエッチング効率の向上を図るのは難しいと考えられる。また、後の比較例２で説明するように直流電圧（Ｖ１＝ＯＣＰ＋０．１Ｖ）の印加によってもエッチング量の向上は認められなかった。
　一方、図３の（ｂ）欄に示すように、電極２１、２２の間に交流電圧（ＯＣＰ±Ｖ２）を印加すると、微細領域１４において積層方向Ｚと平行に交流電場Ｅacが発生する。これにより、シリコン基材１１およびポリシリコン層１３の表面近傍において、カチオンは交流電場Ｅacの向きの変化に応じてシリコン基材１１側およびポリシリコン層１３側に向けて交互に移動する。つまり、両外部ヘルムホルツ面（図３において微細領域１４に付された実線）は時間経過に伴って微細領域１４内を振動する（図３の（ｂ）欄中の白抜き矢印参照）。このように本実施形態では、エッチング工程と並行して交流電場Ｅacを印加する、つまり本発明の「電場印加工程」の一例を実行して微細領域１４を電気的に振動させている。これによって電気二重層の影響は抑制され、微細領域１４へのエッチャント（ＨＦ２ －）の侵入を促進させることができ、エッチング効率を向上させることができると考えられる。この点については、後で説明する実施例においても確認されている。
　なお、エッチング工程において、基板のＯＣＰ値は変動する。後述の実施例に示すように、エッチング工程においては、基板のＯＣＰ値の変動に合わせて交流電場Ｅacを調整することが望ましい。
　以上のように、本実施形態によれば、本発明の「積層構造体」の一例である基板１に交流電場Ｅacを与えることで薄膜１２のエッチングに対する電気二重層の影響を抑制することができ、その結果、微細領域１４にエッチャントを効率的に移動させて薄膜１２を効率良くエッチングすることができる。このように本実施形態では、ポリシリコン層１３が本発明の「第１膜」の一例に相当している。
　なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、上記実施形態では、シリコン基材１１、薄膜（シリコン酸化膜）１２およびポリシリコン層１３を積層した基板（積層構造体）１に対して本発明の処理液として希フッ酸４を供給して薄膜１２をエッチングしているが、積層構造体の構成や処理液の種類などについては上記実施形態に限定されるものではない。例えば三次元ＮＡＮＤ型不揮発性半導体装置の製造工程には、互いに異なる組成を有する２種類の薄膜を繰り返して積層して形成された多層膜を有する基板（積層構造体）に処理液を供給して一方の薄膜のみを当該薄膜の側面からエッチング除去する狭所エッチングプロセスが含まれる。この狭所エッチングプロセスに対しても本発明を適用することができる。
　また、上記実施形態では、基板１の表面に枠体３を載置することで形成された空間５に希フッ酸４を貯留して基板処理を行う基板処理装置に本発明を適用しているが、その他の構成を有する基板処理装置に対しても本発明を適用可能である。例えば図５に示すように、水平姿勢の基板１の周縁部を導電性チャック２３で保持しながら希フッ酸４を基板１の表面に供給してエッチングする基板処理装置に対しても本発明を適用することができる。
　図５は本発明に係る基板処理装置の他の実施形態を模式的に示す断面構造図である。この基板処理装置が図１および図２に示す装置と大きく相違する点は希フッ酸４の供給態様である。すなわち、本実施形態では、図５に示すように、本発明の「電極」として機能する導電性チャック２３により水平姿勢で保持された基板１の上方位置に供給ノズル２４が配置されている。供給ノズル２４には、処理液供給部２５が接続されている。そして、装置全体を制御する制御部１００からの供給指令に応じて処理液供給部２５が処理液として希フッ酸４を供給ノズル２４に圧送して供給ノズル２４の吐出口２４１から希フッ酸４を基板１の表面に吐出する。これにより、基板１の表面に希フッ酸４の液膜４１が形成され、基板１の表面全体にわたってエッチング工程が進行する。
　また、図５に示すように、上記のように供給ノズル２４の吐出口２４１の近傍にプラチナ製の電極２２が配設されている。この電極２２と導電性チャック２３との間に交流電源６が接続されている。そして、制御部１００からの電圧印加指令が交流電源６に与えられることで希フッ酸４によるエッチング工程と並行して交流電源６から交流電圧が電極２２と導電性チャック２３との間に印加される。これによって、基板１に交流電場が与えられ、電気二重層の影響を抑制して基板１の薄膜１２（図２参照）を効率良くエッチングすることができる。
　また、図５に示すように、エッチング工程においては基板のＯＣＰ値の変動に合わせて交流電場Ｅacを調整している。すなわち、ポテンショスタットＰは、作用電極（Working
Electrode）ＷＥと、対電極ＣＥ（Counter Electrode）と、参照電極（Reference Electrode）ＲＥを有しており、参照電極ＲＥが基板１の表面に形成された希フッ酸４の液膜に接液される。そして、ポテンショスタットＰが参照電極ＲＥと作用電極ＷＥとの間に生じる電圧の値、つまり希フッ酸４でエッチング処理される基板１のＯＣＰを検出し、その検出結果を制御部１００に与える。一方、制御部１００は基板１のＯＣＰ値の変動に合わせて交流電源６を制御して交流電圧を変化させる。こうして交流電場を調整するため、基板１の薄膜１２（図２参照）をさらに効率良く、安定的にエッチングすることができる。
　このように図５に示す実施形態では、交流電源６が本発明の「交流電圧供給機構」の一例に相当している。また、導電性チャック２３は本発明の「保持機構」の一例に相当している。また、ポテンショスタットＰは本発明の「開回路電圧測定機構」の一例に相当している。さらに、制御部１００は本発明の「制御機構」の一例に相当している。
　以下、本発明の好ましい態様について、実施例を参照しつつより具体的に説明する。ただし、本発明はもとより下記の実施例によって制限を受けるものではない。したがって、前後記の趣旨に適合しうる範囲で適当に変更を加えて実施することももちろん可能であり、それらはいずれも本発明の技術的範囲に含まれる。
　ここでは、図２の部分拡大図に示すようにシリコン基材１１、薄膜（シリコン酸化膜）１２およびポリシリコン層１３を積層した基板１を準備した。薄膜１２の膜厚として、５ｎｍと１０ｎｍとの２種類を準備した。また、本発明の「処理液」としてＨＦ（４６～４８％）とＤＩＷ（脱イオン水：deionized water）を１：５０で混合した希フッ酸４を準備した。ここで、「ＨＦ（４６～４８％）」とは、濃度が４６～４８％のフッ化水素酸を意味している。
　また、表１に示すように、エッチング工程を単独で実行し（比較例１）、エッチング工程と並行して電極２１、２２に直流電圧を印加し（比較例２）、エッチング工程と並行して振幅および周波数を多段階に変更しながら電極２１、２２に交流電圧を印加した（実施例１～実施例６）。そして、電圧追従、膜厚５ｎｍの薄膜１２のエッチング量（図２中の符号ＥＭ）、膜厚１０ｎｍの薄膜１２のエッチング量（図２中の符号ＥＭ）、およびそれらの比（表１中の「５ｎｍ／１０ｎｍ」）を検証し、それらの結果を表１にまとめた。ここで、ＯＣＰは次のようにして事前に求めている。
Figure JPOXMLDOC01-appb-T000001
　ＯＣＰの測定は、エッチング工程を行う直前にポテンショスタットやガルバノスタットなどの電気化学測定装置を用いて行う。ここでは、ポテンショスタットを用いてＯＣＰを測定する方法を説明する。
　図２に示すポテンショスタットＰは、作用電極ＷＥと、対電極ＣＥと、参照電極ＲＥを有する。作用電極ＷＥは、基板１に電気的に連通状態となっている電極２１から延伸する配線６ｂに接続される。対電極ＣＥは、基板１の上方に配置された電極２２から延伸する配線６ａに接続される。参照電極ＲＥは、空間５に貯留された希フッ酸４中に接液される。ポテンショスタットＰは、参照電極ＲＥと作用電極ＷＥとの間に生じる電圧の値を表示する。この値が希フッ酸４でエッチング処理される基板１のＯＣＰである。
　また、表１中の「電圧追従」とは、エッチング工程においてＯＣＰが変動した場合に、印加電圧とＯＣＰとの差が一定となるように印加電圧の値を変動させることを意味する。ここで印加電圧とは、図２の装置においては、電極２２と電極２１の間の電圧値を意味する。図２の基板処理装置においては、ポテンショスタットＰにより測定されたＯＣＰの値に応じて、制御部１００がＯＣＰの値の変動を相殺するように印加電圧の値を変動させる。なお、基板１に行うエッチング処理において、ＯＣＰの時間変化を予め実験的に求めておき、ＯＣＰをエッチング処理中に測定するかわりに、予め行った測定データをＯＣＰ値として参照しても良い。この点については図５に示す実施形態においても同様である。
　表１に示すように、エッチング工程と並行して直流電場Ｅdcを印加した比較例２では、従来技術（比較例１）と大きな変化はなく、直流電場Ｅdcを印加してもエッチング効率の向上は望めない。
　これに対し、実施例２においては、エッチング工程と並行して交流電場Ｅac　を印加することでエッチング効率が向上している。このことは、ヘルムホルツ面を振動させることにより微細領域１４へのエッチャント（ＨＦ２ －）の侵入が促進されているとの仮説に整合する。ヘルムホルツ面を、微細領域１４へのエッチャント（ＨＦ２ －）の侵入を許すような振幅および周波数をもって振動させるためには、交流電圧を印加するのみでは足りず、交流電圧の印加電圧の値をエッチング条件に合わせて適正な値に調整する必要がある。
　実施例１～６では様々な条件下でのエッチング効率を調べている。
　実施例１～６のうち、実施例２、３、４、６は１０ｎｍ厚でのエッチング量に対する１５ｎｍ厚でのエッチング量の比率が増大している。
　実施例３では、５ｎｍ厚でのエッチング量と、１０ｎｍ厚でのエッチング量がいずれも増大している。実施例６では、５ｎｍ厚でのエッチング量が増大している。
　実施例３は、５ｎｍ厚でのエッチング量と、１０ｎｍ厚でのエッチング量、１０ｎｍ厚でのエッチング量に対する１５ｎｍ厚でのエッチング量の比率の全てが増大している。このように、実施例６にみられるように、エッチング工程と並行して交流電圧を印加することに加え、電圧追従を行い、さらに印加電圧および交流周波数を適正な値に調整することでエッチング効率を向上させ、かつエッチングの膜厚依存性を抑制しうる。
　なお、表１には示していないが、エッチング工程と並行して電場印加工程を実行する場合であっても、ＯＣＰ基準で電圧印加を行わない場合には図４に示すようにシリコン基材１１にダメージ１１ａが発生することがあった。すなわち、電場印加工程においてはＯＣＰ基準で交流電圧を設定するのが望ましい。
　以上、特定の実施例に沿って発明を説明したが、この説明は限定的な意味で解釈されることを意図したものではない。発明の説明を参照すれば、本発明のその他の実施形態と同様に、開示された実施形態の様々な変形例が、この技術に精通した者に明らかとなるであろう。故に、添付の特許請求の範囲は、発明の真の範囲を逸脱しない範囲内で、当該変形例または実施形態を含むものと考えられる。
　本発明は、積層構造体に含まれる薄膜を側面よりウェットエッチングする基板処理方法および基板処理装置全般に適用することができる。
　１…基板（積層構造体）
　４…希フッ酸（処理液）
　６…交流電源（交流電圧供給機構）
　１１…シリコン基材
　１２…薄膜（シリコン酸化膜）
　１３…ポリシリコン層（第１膜）
　２１、２２…（一対の）電極
　２３…導電性チャック（電極、保持機構）
　２４…供給ノズル
　４１…（希フッ酸の）液膜
　１００…制御部（制御機構）
　Ｅac…交流電場
　Ｐ…ポテンショスタット（開回路電圧測定機構）
　Ｚ…積層方向
 

Claims (6)

  1. 　側面の少なくとも一部のみが露出された状態の薄膜を含む積層構造体に前記薄膜を選択的にエッチングするエッチャントを含む処理液を供給して前記薄膜の露出部位より前記薄膜をエッチングするエッチング工程と、
    　前記エッチング工程と並行して、前記処理液が接液している状態の前記積層構造体を挟み込むように配置された一対の電極に交流電圧を印加して前記積層構造体に交流電場を与える電場印加工程と、
    を備えることを特徴とする基板処理方法。
  2. 　請求項１に記載の基板処理方法であって、
    　前記積層構造体は、前記薄膜と異なる組成の基材と、前記薄膜と、前記薄膜と異なる組成の第１膜とを積層したものであり、
    　前記電場印加工程は、前記基材、前記薄膜および第１膜の積層方向において前記積層構造体を挟み込むように前記一対の電極を配置し、前記積層方向と平行に前記交流電場を与える基板処理方法。
  3. 　請求項１に記載の基板処理方法であって、
    　前記積層構造体は前記薄膜と異なる組成の第１膜と前記薄膜とを交互に積層した多層膜を有し、
    　前記電場印加工程は、前記第１膜と前記薄膜との積層方向において前記積層構造体を挟み込むように前記一対の電極を配置し、前記積層方向と平行に前記交流電場を与える基板処理方法。
  4. 　請求項２または３に記載の基板処理方法であって、
    　前記電場印加工程は、前記一対の電極の間の開回路電圧を中心に振幅する前記交流電圧を前記一対の電極に印加する基板処理方法。
  5. 　請求項１ないし４のいずれか一項に記載の基板処理方法であって、
    　前記基板の開回路電圧を計測する工程と、
    　計測された前記開回路電圧の変動に追従して前記交流電圧を変化させる、基板処理方法。
  6. 　側面の少なくとも一部のみが露出された状態の薄膜を含む積層構造体をエッチングする基板処理装置であって、
    　前記基板を水平に保持する保持機構と、
    　前記水平に保持された基板に、前記薄膜を選択的にエッチングするエッチャントを含む処理液を供給する供給ノズルと、
    　前記処理液が基板に供給された状態において、前記基板に交流電圧を印加する交流電圧供給機構と、
    　前記基板の開回路電圧を測定する開回路電圧測定機構と、
    　前記開回路電圧測定機構により測定された開回路電圧の値に応じて、前記基板に印加する交流電圧の値を変化させる制御機構と、
    を備えることを特徴とする基板処理装置。
     
PCT/JP2021/000811 2020-03-24 2021-01-13 基板処理方法および基板処理装置 WO2021192502A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020052159A JP7389693B2 (ja) 2020-03-24 2020-03-24 基板処理方法および基板処理装置
JP2020-052159 2020-03-24

Publications (1)

Publication Number Publication Date
WO2021192502A1 true WO2021192502A1 (ja) 2021-09-30

Family

ID=77886670

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/000811 WO2021192502A1 (ja) 2020-03-24 2021-01-13 基板処理方法および基板処理装置

Country Status (3)

Country Link
JP (1) JP7389693B2 (ja)
TW (1) TWI791186B (ja)
WO (1) WO2021192502A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342841A (ja) * 2003-05-15 2004-12-02 Sharp Corp 洗浄方法および洗浄装置
JP2005294289A (ja) * 2004-03-31 2005-10-20 Mitsubishi Electric Corp 基板処理装置及び基板処理方法
JP2010064909A (ja) * 2008-09-09 2010-03-25 National Institute Of Advanced Industrial Science & Technology ダイヤモンドの表層加工方法
JP2014072298A (ja) * 2012-09-28 2014-04-21 Shibaura Mechatronics Corp 基板処理装置及び基板処理方法
JP2014153273A (ja) * 2013-02-12 2014-08-25 Horiba Advanced Techno Co Ltd 比抵抗測定回路、比抵抗測定装置、液体試料管理方法及び液体試料管理システム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW340977B (en) * 1997-09-12 1998-09-21 Nat Science Council The producing method for porous silicon superlattice NDR diodes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342841A (ja) * 2003-05-15 2004-12-02 Sharp Corp 洗浄方法および洗浄装置
JP2005294289A (ja) * 2004-03-31 2005-10-20 Mitsubishi Electric Corp 基板処理装置及び基板処理方法
JP2010064909A (ja) * 2008-09-09 2010-03-25 National Institute Of Advanced Industrial Science & Technology ダイヤモンドの表層加工方法
JP2014072298A (ja) * 2012-09-28 2014-04-21 Shibaura Mechatronics Corp 基板処理装置及び基板処理方法
JP2014153273A (ja) * 2013-02-12 2014-08-25 Horiba Advanced Techno Co Ltd 比抵抗測定回路、比抵抗測定装置、液体試料管理方法及び液体試料管理システム

Also Published As

Publication number Publication date
TW202141608A (zh) 2021-11-01
TWI791186B (zh) 2023-02-01
JP2021153077A (ja) 2021-09-30
JP7389693B2 (ja) 2023-11-30

Similar Documents

Publication Publication Date Title
KR101527117B1 (ko) 식각액 조성물, 이를 이용한 금속 배선 제조 방법 및 박막 트랜지스터 기판 제조방법
KR20120111636A (ko) 식각액, 이를 이용한 표시 장치의 제조 방법
JP6697372B2 (ja) ドライエッチング方法及び半導体装置の製造方法
JP2000133638A (ja) プラズマエッチング方法およびプラズマエッチング装置
TWI608126B (zh) 含銅及鈦之金屬層用蝕刻液組成物 (1)
JP2018006715A (ja) エッチング液組成物およびエッチング方法
CN106795633A (zh) 蚀刻液组合物、多层膜的蚀刻方法和显示装置的制造方法
KR102293675B1 (ko) 구리계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR20230037016A (ko) 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
KR101832184B1 (ko) 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법
WO2021192502A1 (ja) 基板処理方法および基板処理装置
KR20160109568A (ko) 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
CN105679775B (zh) 一种阵列基板及其制作方法、显示面板和显示装置
DE112005001713B4 (de) Verfahren zum Ätzen und Herstellen einer Mikrospiegelvorrichtung
KR102179756B1 (ko) 질화 금속막 식각액 조성물
KR20150045331A (ko) 식각액 조성물 및 이를 이용한 금속 패턴 제조방법
JP4110062B2 (ja) プラズマ処理方法及び装置
KR20170066299A (ko) 구리와 티타늄을 포함하는 금속막용 식각액 조성물
JP4794998B2 (ja) プラズマ処理装置
KR20160099525A (ko) 구리와 티타늄을 포함하는 금속막용 식각액 조성물
JP2014072298A (ja) 基板処理装置及び基板処理方法
WO2020189004A1 (ja) 基板処理装置、基板処理方法、および、半導体製造方法
WO2021157504A1 (ja) めっき処理方法およびめっき処理装置
KR102254562B1 (ko) 몰리브덴계 금속막 또는 알루미늄계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102169690B1 (ko) 구리막 및 티타늄막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21775737

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21775737

Country of ref document: EP

Kind code of ref document: A1