WO2021010616A1 - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
WO2021010616A1
WO2021010616A1 PCT/KR2020/008404 KR2020008404W WO2021010616A1 WO 2021010616 A1 WO2021010616 A1 WO 2021010616A1 KR 2020008404 W KR2020008404 W KR 2020008404W WO 2021010616 A1 WO2021010616 A1 WO 2021010616A1
Authority
WO
WIPO (PCT)
Prior art keywords
supporter
disposed
connection
signal
wiring
Prior art date
Application number
PCT/KR2020/008404
Other languages
English (en)
French (fr)
Inventor
박찬재
이상덕
이현아
장대환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US17/626,198 priority Critical patent/US20220278088A1/en
Priority to EP20840013.5A priority patent/EP3998636A4/en
Priority to CN202080051032.8A priority patent/CN114097091A/zh
Priority to JP2022501069A priority patent/JP2022540193A/ja
Publication of WO2021010616A1 publication Critical patent/WO2021010616A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02145—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Definitions

  • the present invention relates to a display device and a method of manufacturing a display device including the same.
  • the display device is a device that visually displays data.
  • a display device includes a substrate partitioned into a display area DA and a non-display area NDA.
  • a pixel is disposed on the substrate in the display area DA, and a pad or the like is disposed on the substrate in the non-display area NDA.
  • a driving circuit or the like is mounted on the pad to transmit a driving signal to the pixel.
  • the driving circuit includes a plurality of bumps, and each bump may be bonded to a pad separated from each other.
  • An object to be solved by the present invention is to provide a display device capable of improving bonding reliability between a pad and a bump.
  • a display panel includes a display substrate having a display area and a pad area disposed around the display area defined; A connection wire disposed on the pad area of the display substrate; A signal wire disposed on the connection wire; And a supporter disposed between the display substrate and the connection line, and the connection line directly contacts the supporter.
  • a planar size of the connection wire may be larger than a planar size of the supporter, and the connection wire may cover the supporter.
  • the size of the signal wire on a plane is larger than that of the connection wire, and the signal wire may directly contact the connection wire.
  • An insulating layer disposed between the display substrate and the signal wire may be further included, and the insulating layer may cover a side surface of the connection wire and expose a top surface.
  • the signal wiring may directly contact an upper surface of the insulating layer.
  • the cross-sectional shape of the supporter may include at least one of a trapezoid, a triangular shape, a pentagonal shape, a semicircle, a semi-elliptical shape, or a square shape.
  • the supporter may include a pattern extending along a long side direction of the signal line, a plurality of patterns of the supporter, and patterns of the plurality of supporters may be disposed to be spaced apart along a short side echo of the signal line.
  • the supporter may include a pattern extending along a short side direction of the signal line, a plurality of patterns of the supporter, and patterns of the plurality of supporters may be spaced apart along a long side reflection of the signal line.
  • the supporter may have a lattice shape extending along a long side direction and a short side direction of the signal line on a plane.
  • the supporter may have a plurality of island shapes spaced apart from each other along a long side direction and a short side direction of the signal line on a plane.
  • the plurality of connection wires may further include a non-conductive film or a non-conductive binder disposed between the plurality of connection wires.
  • a display panel includes a display substrate having a display area and a pad area disposed around the display area defined; A first connection wiring disposed on the pad area of the display substrate; And a signal wire disposed on the first connection wire, wherein the first connection wire includes a first part, a second part disposed on one side of the first part, and a second part disposed on the other side of the first part. 3 portions, wherein a surface height of the first portion is greater than a surface height of the second portion and a surface height of the third portion.
  • the first connection wiring includes a fourth portion overlapping with the first portion of the signal wiring, a fifth portion overlapping with the second portion of the signal wiring, and a sixth portion overlapping with the third portion of the signal wiring.
  • a portion, and a thickness of the fourth portion may be greater than a thickness of the fifth portion and the sixth portion.
  • a second connection wire disposed between the first connection wire and the signal wire is further included, and a planar size of the second connection wire is smaller than that of the first connection wire and the signal wire, and the The second connection wiring may be disposed to overlap the first portion of the signal wiring in a thickness direction.
  • a display device for solving the above problem includes a display substrate having a display area and a pad area disposed around the display area defined, a connection line disposed on the pad area of the display substrate, and A display panel including a signal line disposed on the display board and a supporter disposed between the display substrate and the connection line; And a driving integrated circuit attached on the pad area of the display substrate and including a bump connected to the signal line, wherein the connection line directly contacts the supporter.
  • a planar size of the connection wire may be larger than a planar size of the supporter, and the connection wire may cover the supporter.
  • the size of the signal wire on a plane is larger than that of the connection wire, and the signal wire may directly contact the connection wire.
  • An insulating layer disposed between the display substrate and the signal wire may be further included, and the insulating layer may cover a side surface of the connection wire and expose a top surface.
  • the signal wiring may directly contact an upper surface of the insulating layer.
  • the signal wiring includes a first portion overlapping with the supporter, a second portion non-overlapping with the supporter and positioned on one side of the first portion, and a first portion non-overlapping with the supporter and disposed on the other side of the first portion. It includes three portions, and an upper surface of the first portion may protrude in a thickness direction from an upper surface of the second portion and an upper surface of the third portion.
  • the driving integrated circuit may further include a driving substrate and a driving wiring disposed on the driving substrate, and the bump may be disposed on the driving wiring and connected to the driving wiring.
  • the bump includes a first part, a second part disposed on one side of the first part, and a third part disposed on the other side of the first part, and the surface of the first part is a surface of the second part And it may be recessed in the thickness direction than the surface of the third portion.
  • a first part of the signal wire is connected to a first part of the bump, a second part of the signal wire is connected to a second part of the bump, and a third part of the signal wire is a third part of the bump And can be connected.
  • the bump may be directly connected to the signal wire.
  • the bump may be ultrasonically connected to the signal wire.
  • a method of manufacturing a display device includes forming a supporter on a base substrate; Forming a connection wire on the supporter; And forming a signal wire electrically connected to the connection wire and covering the connection wire on the connection wire, wherein the connection wire covers and directly contacts the supporter.
  • the forming of the supporter on the base substrate may further include forming the supporter through a photolithography process, an inkjet process, or a squeezing process.
  • the method may further include attaching a driving integrated circuit on the signal wiring.
  • Attaching the driving integrated circuit may include directly connecting a bump to the signal line.
  • the signal wiring includes a first portion overlapping with the supporter, a second portion non-overlapping with the supporter and positioned on one side of the first portion, and a first portion non-overlapping with the supporter and disposed on the other side of the first portion. It includes three portions, and an upper surface of the first portion may protrude in a thickness direction from an upper surface of the second portion and an upper surface of the third portion.
  • the bump includes a first part, a second part disposed on one side of the first part, and a third part disposed on the other side of the first part, and the surface of the first part is a surface of the second part And it may be recessed in the thickness direction than the surface of the third portion.
  • a first part of the signal wire is connected to a first part of the bump, a second part of the signal wire is connected to a second part of the bump, and a third part of the signal wire is a third part of the bump And can be connected.
  • a display device having high bonding reliability can be provided.
  • FIG. 1 is a plan layout view of a display device according to an exemplary embodiment.
  • FIG. 2 is a schematic partial cross-sectional view of a display device according to an exemplary embodiment when it is bent.
  • FIG 3 is a cross-sectional view of one pixel and a pad area according to an exemplary embodiment.
  • FIG. 4 is a plan layout diagram of a pad area of a display panel according to an exemplary embodiment.
  • FIG. 5 is a plan layout diagram of a driving integrated circuit according to an exemplary embodiment.
  • FIG. 6 is a plan layout view of a pad area of a display panel to which a driving integrated circuit is attached.
  • FIG. 7 is a partially enlarged view of FIG. 6.
  • FIG. 8 is a cross-sectional view taken along line X1-X1' of FIG. 7.
  • FIG. 9 is a cross-sectional view taken along line X2-X2' of FIG. 7.
  • FIG. 10 is a flowchart illustrating a method of manufacturing a display device according to an exemplary embodiment.
  • 11 and 12 are cross-sectional views illustrating a method of manufacturing a display device according to an exemplary embodiment.
  • FIG. 13 is a cross-sectional view illustrating a method of manufacturing a display device according to another exemplary embodiment.
  • FIG. 14 and 15 are cross-sectional views illustrating a method of manufacturing a display device according to another exemplary embodiment.
  • 16 and 17 are cross-sectional views illustrating a method of manufacturing a display device according to another exemplary embodiment.
  • FIG. 18 is a cross-sectional view illustrating a method of manufacturing a display device according to an exemplary embodiment.
  • 19 is a cross-sectional view of a pad area of a display device according to another exemplary embodiment.
  • 20 is a cross-sectional view of a pad area of a display device according to another exemplary embodiment.
  • 21 is a cross-sectional view of a pad area of a display device according to another exemplary embodiment.
  • FIG. 22 is a cross-sectional view of a pad area of a display device according to another exemplary embodiment.
  • FIG. 23 is a cross-sectional view of a pad area of a display device according to another exemplary embodiment.
  • 24 is a plan layout diagram of a pad area of a display panel to which a driving integrated circuit is attached according to another exemplary embodiment.
  • 25 is a plan layout diagram of a pad area of a display panel to which a driving integrated circuit is attached according to another exemplary embodiment.
  • 26 is a plan layout view of a pad area of a display panel to which a driving integrated circuit is attached according to another exemplary embodiment.
  • FIG. 27 is a plan layout diagram of a pad area of a display panel to which a driving integrated circuit is attached according to another exemplary embodiment.
  • FIG. 28 is a diagram illustrating modified examples of a supporter according to an embodiment.
  • 29 is a plan layout diagram of a pad area of a display panel to which a driving integrated circuit is attached according to another exemplary embodiment.
  • FIG. 30 is a cross-sectional view of a pad area of a display device according to another exemplary embodiment.
  • 31 is a plan layout view of a pad area of a display panel to which a driving integrated circuit is attached according to another exemplary embodiment.
  • FIG. 32 is a cross-sectional view of a pad area of a display device according to another exemplary embodiment.
  • FIGS. 31 and 32 are cross-sectional views of the connection wiring according to FIGS. 31 and 32 in each step.
  • a display device is a device that displays moving images or still images
  • the display devices include mobile phones, smart phones, tablet PCs (Personal Computers), and smart watches, watch phones, mobile communication terminals, electronic notebooks, e-books, and portable multimedia devices (PMPs).
  • Player navigation
  • UMPC Ultra Mobile PC
  • portable electronic devices as well as TV, notebook, monitor, advertising board, can be used to implement the display screen of various products such as Internet of Things.
  • FIG. 1 is a plan layout view of a display device according to an exemplary embodiment
  • FIG. 2 is a schematic partial cross-sectional view of a display device according to an exemplary embodiment.
  • the display device 1 includes a display area DA for displaying an image, and a non-display area NDA disposed around the display area DA.
  • the display area DA may have a rectangular shape with a vertical corner or a rectangular shape with a round corner.
  • the planar shape of the display area DA is not limited to a rectangle, and may have a circular shape, an oval shape, or various other shapes.
  • the display area DA includes a plurality of pixels. A specific cross-sectional structure of the pixel will be described later.
  • a non-display area NDA is disposed around the display area DA.
  • the non-display area NDA may be disposed adjacent to both short sides of the display area DA. Further, the non-display area NDA may be disposed adjacent to both short sides as well as both long sides of the display area DA, and may surround all sides of the display area DA. That is, the non-display area NDA may constitute a border of the display area DA.
  • the display device may include a display panel 100 displaying a screen and a driving integrated circuit 300 attached to the display panel 100 to drive a pixel circuit of the display panel 100.
  • the driving integrated circuit 300 may be implemented as a chip on plastic (COP) applied as a driving chip (IC) and mounted directly on the display panel 100.
  • COP chip on plastic
  • the display panel 100 may be, for example, an organic light emitting display panel.
  • an organic light emitting display panel is applied as the display panel 100, but is not limited thereto, and a liquid crystal display (LCD) panel or a field emission display (FED) panel
  • LCD liquid crystal display
  • FED field emission display
  • other types of display panels such as an electrophoretic device may be applied.
  • the display panel 100 may include a main area MA and a bending area BA.
  • the main area MA may be flat.
  • the display area DA of the display panel 100 and a partial area of the non-display area NDA may be disposed.
  • the bending area BA may be disposed on at least one side of the main area MA.
  • one bending area BA is arranged adjacent to the lower side of the main area MA, but the bending area BA is on the other side such as the left, right, upper side of the main area MA. Can be placed adjacent to. Further, the bending area BA may be disposed on two or more sides of the main area MA.
  • the bending area BA may be bent in a direction opposite to the display direction (in the case of a front emission type, a rear direction).
  • the bezel of the display device may be reduced.
  • the display device 1 may further include a sub area SA extending from the bending area BA.
  • the sub area SA may be parallel to the main area MA.
  • the sub area SA may overlap the main area MA in the thickness direction.
  • the bending area BA and the sub area SA may be the non-display area NDA, but are not limited thereto.
  • the display panel 100 may include a pad area PA disposed in the non-display area NDA.
  • the pad area PA may be located in the sub area SA as illustrated in the drawing. However, the present invention is not limited thereto, and the pad area PA may be located in the main area MA or the bending area BA.
  • the driving integrated circuit 300 may be attached on the pad area PA of the display panel 100.
  • a plurality of signal wires are disposed in the pad area PA of the non-display area NDA.
  • the plurality of signal wires may be connected to the thin film transistor through a connection wire electrically connected to at least one thin film transistor of a pixel in the display area DA.
  • the connection wiring may be disposed across the display area DA and the non-display area NDA.
  • the bumps of the driving integrated circuit 300 may be connected to the plurality of signal wires.
  • the display device may further include a printed circuit board 500 attached to the display panel 100.
  • the printed circuit board 500 may be attached to the outside of the pad area PA of the display panel 100 of the non-display area NDA. That is, the pad area PA to which the driving integrated circuit 300 is attached may be disposed between the display area DA and the area to which the printed circuit board 500 is attached.
  • the printed circuit board 500 may be attached to the lower surface end of the sub area SA.
  • the printed circuit board 500 may be a flexible circuit board (FPCB).
  • FPCB flexible circuit board
  • the present invention is not limited thereto, and the printed circuit board 500 may be connected to the display panel 100 through a flexible film.
  • FIG 3 is a cross-sectional view of one pixel and a pad area according to an exemplary embodiment.
  • the display device 1 further includes a lower panel sheet 200 disposed under the display panel 100.
  • the lower panel sheet 200 may be attached to the rear surface of the display panel 100.
  • the lower panel sheet 200 includes at least one functional layer.
  • the functional layer may be a layer that performs a heat dissipation function, an electromagnetic wave shielding function, a grounding function, a buffer function, a strength reinforcing function, a support function, and/or a digitizing function.
  • the functional layer may be a sheet layer or film made of a sheet, such as a film layer, a thin film layer, a coating layer, a panel, or a plate.
  • One functional layer may be formed of a single layer, but may be formed of a plurality of laminated thin films or coating layers.
  • the functional layer may be, for example, a support substrate, a heat dissipation layer, an electromagnetic wave shielding layer, a shock absorbing layer, a digitizer, or the like.
  • the display panel 100 may include a display substrate 101, a plurality of conductive layers, a plurality of insulating layers and organic layers EL that insulate the same.
  • the display substrate 101 is disposed over the entire display area DA and the non-display area NDA.
  • the display substrate 101 may function to support several elements disposed thereon.
  • the display substrate 101 may be a rigid substrate including a rigid material such as soft glass or quartz.
  • the present invention is not limited thereto, and the display substrate 101 may be a flexible substrate including a flexible material such as polyimide (PI).
  • the buffer layer 102 may be disposed on the display substrate 101.
  • the buffer layer 102 may prevent penetration of moisture and oxygen from the outside through the display substrate 101.
  • the buffer layer 102 may include any one of a silicon nitride (SiNx) layer, a silicon oxide (SiO2) layer, and a silicon oxynitride (SiOxNy) layer.
  • a semiconductor layer 105 may be disposed on the buffer layer 102.
  • the semiconductor layer 105 forms a channel of a thin film transistor.
  • the semiconductor layer 105 may be disposed in each pixel of the display area DA, and may also be disposed in the non-display area NDA in some cases.
  • the semiconductor layer 105 may include a source/drain region and an active region.
  • the semiconductor layer 105 may include polycrystalline silicon.
  • a first insulating layer 111 may be disposed on the semiconductor layer 105.
  • the first insulating layer 111 may be disposed over the entire surface of the display substrate 101.
  • the first insulating layer 111 may be a gate insulating layer having a gate insulating function.
  • the first insulating layer 111 may include a silicon compound, a metal oxide, or the like.
  • the first insulating layer 111 may include silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, hafnium oxide, zirconium oxide, titanium oxide, and the like. These may be used alone or in combination with each other.
  • a supporter SM may be disposed on the first insulating layer 111.
  • the supporter SM may be directly disposed on the upper surface of the first insulating layer 111.
  • the supporter SM may be disposed under the connection line GSL to be described later to protrude the connection line GSL in the thickness direction. Due to the protruding connection wire GSL, the signal wire PAD protrudes together in the thickness direction, so that it is easy to bond with the bumps of the driving integrated circuit 300.
  • the supporter SM may include an organic material or an inorganic material.
  • the cross-sectional shape of the supporter SM may be a trapezoidal shape.
  • the first conductive layer 120 may be disposed on the first insulating layer 111 and the supporter SM.
  • the first conductive layer 120 may include the gate electrode GE of the thin film transistor TFT, the first electrode CE1 of the storage capacitor Cst, and the connection wiring GSL.
  • the connection wiring GSL may be disposed while passing through the display area DA and the pad area PA.
  • the first conductive layer 120 is molybdenum (Mo), aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium ( Nd), iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), may include at least one metal selected from copper (Cu).
  • the first conductive layer 120 may be a single layer or a stacked layer made of the above-described material.
  • connection wiring GSL covers the surface of the supporter SM and may directly contact the surface of the supporter SM. A portion of the connection wiring GSL overlapping the supporter SM in the thickness direction may protrude in the thickness direction.
  • Second insulating layers 112a and 112b may be disposed on the first conductive layer 120.
  • the second insulating layers 112a and 112b may insulate the first conductive layer 120 and the second conductive layer 130.
  • the second insulating layer 112a may be generally disposed in the display area DA, and the second insulating layer 112b may be disposed generally in the pad area PA.
  • the second insulating layers 112a and 112b may be selected from exemplified materials for the first insulating layer 111.
  • the second insulating layer 112b may partially expose the connection wiring GSL.
  • the second insulating layer 112b may partially cover a side surface of the connection wiring GSL, and may expose a portion and an upper surface of the remaining side surface.
  • a second conductive layer 130 may be disposed on the second insulating layers 112a and 112b.
  • the second conductive layer 130 may include the second electrode CE2 of the storage capacitor Cst.
  • the material of the second conductive layer 130 may be selected from the exemplified materials of the first conductive layer 120 described above.
  • the first electrode CE1 of the storage capacitor Cst and the second electrode CE2 of the storage capacitor Cst may form a capacitor through the second insulating layers 112a and 112b.
  • a third insulating layer 113 may be disposed on the second conductive layer 130.
  • the third insulating layer 113 may include at least one of the above-described exemplary materials of the first insulating layer 111.
  • the third insulating layer 113 may include an organic insulating material.
  • the organic insulating material may be selected from example materials of the first via layer VIA1 to be described later.
  • a third conductive layer 140 may be disposed on the third insulating layer 113, the second insulating layer 112b, and the connection wiring GSL.
  • the third conductive layer 140 may include a source electrode SE, a drain electrode DE, a high potential voltage electrode ELVDDE, and a signal line PAD.
  • the third conductive layer 140 is molybdenum (Mo), aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium ( It may contain at least one of Nd), iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), and copper (Cu).
  • the third conductive layer 140 may be a single layer made of the exemplified material.
  • the third conductive layer 140 is not limited thereto, and the third conductive layer 140 may be a laminated film.
  • the third conductive layer 140 may be formed in a stacked structure such as Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, and Ti/Cu.
  • the third conductive layer 140 may include Ti/Al/Ti.
  • the signal wiring PAD of the third conductive layer 140 is disposed to overlap with the connection wiring GSL of the first conductive layer 120 in the thickness direction, and the connection wiring is formed through the exposed portion of the second insulating layer 112b. GSL) can be electrically connected.
  • the size of the signal line PAD on the plane may be larger than the size of the connection line GSL.
  • the signal line PAD covers the connection line GSL on a plane, and a side surface may extend outwardly than a side surface of the connection line GSL.
  • a first via layer VIA1 may be disposed on the third conductive layer 140.
  • the first via layer VIA1 may include an organic insulating material.
  • the organic insulating material is acrylic resin, epoxy resin, phenolic resin, polyamides resin, polyimide resin, unsaturated polyester resin ( unsaturated polyesters resin), polyphenylenethers resin, polyphenylenesulfides resin, or benzocyclobutene (BCB).
  • upper structures of the third insulating layer 113 and the third conductive layer 140 may be removed or omitted from a partial area of the signal line PAD on the pad area PA. Accordingly, the omitted or removed structures may expose the signal line PAD disposed in the pad area PA.
  • the driving integrated circuit 300 may include a driving substrate 310, a driving wiring 330 disposed on the driving substrate 310, and a bump disposed on the driving wiring 330.
  • the bump may include a first bump 350 disposed on a surface of the driving wiring 330 and a second bump 370 disposed on the surface of the first bump 350.
  • the driving substrate 310 may include at least one of the exemplified materials of the display substrate 101. It may serve to support the lower structures of the driving integrated circuit 300 of the driving substrate 310.
  • the driving wiring 330 is molybdenum (Mo), aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd). , Iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), and at least one of copper (Cu).
  • the driving wiring 330 may be a single layer made of the above-described material. This is not limited thereto, and the driving wiring 330 may be a laminated film.
  • the bump may be bonded to the signal line PAD of the display panel 100.
  • the first bump 350 is molybdenum (Mo), aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd). ), iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), and at least one of copper (Cu).
  • the first bump 350 may be a single layer made of the exemplified material. This is not limited thereto, and the first bump 350 may be a laminated film.
  • the second bump 370 is molybdenum (Mo), aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd). ), iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), and at least one of copper (Cu).
  • the second bump 370 may be a single layer made of the exemplified material. This is not limited thereto, and the second bump 370 may be a laminated layer.
  • a non-conductive member NCM may be disposed around the signal line PAD and the bump.
  • the non-conductive member NCM may be disposed between the adjacent signal line PAD and the adjacent bump.
  • the non-conductive member NCM may be disposed between the driving substrate 310 and the second insulating layer 112b.
  • the non-conductive member (NCM) is disposed between an adjacent signal line (PAD), and between the adjacent bumps and between the signal line (PAD) and the bump before an ultrasonic bonding process described later is performed, and signal wiring during the ultrasonic bonding process
  • Non-conductive members (NCM) located between the (PAD) and the bump are pushed out to a region that does not overlap with the signal wire (PAD) and the bump, and the non-conductive member (NCM) located between the adjacent signal wire (PAD) and the adjacent bump.
  • the adjacent signal line PAD and the adjacent bump are disposed between an adjacent signal line (PAD), and between the adjacent bumps and between the signal line (PAD) and the bump before an ultrasonic bonding process described later is performed, and signal wiring during the ultrasonic bonding process
  • Non-conductive members (NCM) located between the (PAD) and the bump are pushed out to a region that does not overlap with the signal wire (PAD) and the bump, and the non-conductive member (NCM) located between
  • the non-conductive member NCM may be formed of a material having no conductivity or almost no conductivity.
  • the non-conductive member (NCM) may include a non-conductive film (NCF) or a non-conductive paste (NCP).
  • the bump may be directly connected to the exposed signal line PAD.
  • the bump may be ultrasonically bonded to the signal line PAD.
  • the second bump 370 may be directly connected to the signal line PAD and ultrasonically bonded.
  • the ultrasonic bonding may be performed through the ultrasonic device 700.
  • the ultrasonic device 700 includes a vibration generating unit 710, a vibration unit 720 connected to the vibration generating unit 710, a pressing unit 730 that amplifies the vibration amplitude of the vibration unit 720, and connected to the vibration unit 720. It may include a vibration transmission unit 740.
  • the vibration generator 710 may convert electrical energy into vibration energy.
  • the vibration unit 720 may vibrate with vibration energy converted by the vibration generation unit 710.
  • the vibration unit 720 may vibrate with a certain vibration direction and a predetermined amplitude.
  • the vibration unit 720 may amplify the amplitude in a direction parallel to the vibration direction through a pressing unit 730 connected to the vibration unit 720.
  • the vibration transmitting unit 740 may transmit the vibration of the vibration unit 720 to the ultrasonic bonding object.
  • the support part 750 may fix the upper and lower surfaces of the vibrating part 720 to prevent the vibrating part 720 and the vibration transmitting part 740 from flowing up and down due to the vibration.
  • the ultrasonic device 700 contacts the other surface of the driving integrated circuit 300 and maintains a constant pressure downward, so that the vibration transmitting unit 740 efficiently transmits the vibration to the driving integrated circuit 300 Make it possible.
  • the vibration transmitting unit 740 of the ultrasonic device 700 may perform ultrasonic bonding while overlapping the entire area of the driving integrated circuit 300 disposed below, as illustrated in FIG. 3.
  • the ultrasonic device 700 may vibrate the bump in the vibration direction while vibrating in a predetermined vibration direction.
  • the signal wire PAD may slightly vibrate in the vibration direction due to vibration transmitted through the bump, but the vibration width may be insignificant.
  • the vibration width of the vibration transmission unit 740 in the vibration direction may be considered to be substantially the same as the distance the bump moves in the vibration direction on the signal line PAD.
  • the vibration direction may be the second direction DR2. That is, the vibration direction may be a direction in which the signal line PAD and the long side of the bump extend.
  • the bump When the bump is ultrasonically vibrated on one surface of the signal line PAD, a predetermined frictional force may be generated at an interface between one surface of the signal line PAD and one surface of the bump, and frictional heat may be generated due to the frictional force. If the frictional heat is sufficient to melt the signal wiring PAD and the material forming the bump, a pad melting area PADb adjacent to the bump of the signal wiring PAD and a bump melting area adjacent to the signal wiring PAD of the bump 370b may be melted. That is, the signal wiring PAD may include the pad non-melting area PADa and the pad melting area PADb. In addition, the bump may include a bump non-melting region 370a and a bump melting region 370b.
  • the pad non-melting area PADa may be an area including only a material included in the signal line PAD.
  • the bump non-melting region 370a may be a region including only a material included in the bump.
  • the pad melting area PADb is an area in which the material included in the bump is diffused and the material of the signal wiring PAD and the material of the bump are mixed, and the bump melting area 370b is a material included in the signal wiring PAD
  • the diffusion may be a region in which the material of the bump and the material of the signal line PAD are mixed.
  • the signal wiring PAD and the bump may be combined while solidifying.
  • the interface between the signal line PAD and the bump that is, the interface between the pad melting region PADb and the bump melting region 370b may have a non-flat shape.
  • the vibration transmitting unit 740 of the ultrasonic device 700 makes the upper surface of the print base film 310 of the driving integrated circuit 300 third, as described above.
  • the pressure is applied in the direction DR3 and vibration is applied along the second direction DR2.
  • the bump disposed on the print base film 310 is coupled to the signal line PAD as described above.
  • the vibration transmitting part 740 of the ultrasonic device 700 is separated from the print base film 310 in the thickness direction DR3, and the bonding force between the signal wiring PAD and the bump is determined by the bonding force between the bump and the print base.
  • peeling between the bump and the print base film 310 may be prevented by disposing the first curable pattern IRP between adjacent bumps, as described later.
  • the fourth conductive layer 150 may be disposed on the first via layer VIA1.
  • the fourth conductive layer 150 may include a data line DL, a connection electrode CNE, and a high potential voltage line ELVDDL.
  • the data line DL may be electrically connected to the source electrode SE of the thin film transistor TFT through a contact hole penetrating through the first via layer VIA1.
  • the connection electrode CNE may be electrically connected to the drain electrode DE of the thin film transistor TFT through a contact hole passing through the first via layer VIA1.
  • the high potential voltage line ELVDDL may be electrically connected to the high potential voltage electrode ELVDDE through a contact hole passing through the first via layer VIA1.
  • the fourth conductive layer 150 may include a material selected from among exemplary materials of the third conductive layer 140.
  • a second via layer VIA2 is disposed on the fourth conductive layer 150.
  • the second via layer VIA2 may include at least one of the exemplified materials of the first via layer VIA1 described above.
  • the anode electrode ANO is disposed on the second via layer VIA2.
  • the anode electrode ANO may be electrically connected to the connection electrode CNE through a contact hole penetrating through the second via layer VIA2.
  • a bank layer BANK may be disposed on the anode electrode ANO.
  • the bank layer BANK may include a contact hole exposing the anode electrode ANO.
  • the bank layer BANK may be made of an organic insulating material or an inorganic insulating material.
  • the bank layer BANK may include at least one of a photoresist, a polyimide resin, an acrylic resin, a silicone compound, and a polyacrylic resin.
  • the organic layer EL may be disposed on the upper surface of the anode electrode ANO and in the opening of the bank layer BANK.
  • the cathode electrode CAT is disposed on the organic layer EL and the bank layer BANK.
  • the cathode electrode CAT may be a common electrode disposed over a plurality of pixels.
  • a thin film encapsulation layer 170 is disposed on the cathode electrode CAT.
  • the thin film encapsulation layer 170 may cover the organic light emitting device (OLED).
  • the thin film encapsulation layer 170 may be a laminated layer in which an inorganic layer and an organic layer are alternately stacked.
  • the thin film encapsulation layer 170 may include a first encapsulation inorganic layer 171, an encapsulation organic layer 172, and a second encapsulation inorganic layer 173 sequentially stacked.
  • FIG. 4 is a plan layout view of a pad area of a display panel according to an exemplary embodiment
  • FIG. 5 is a plan layout view of a driving integrated circuit according to an exemplary embodiment
  • FIG. 6 is a plan view of a pad area of a display panel to which a driving integrated circuit is attached. It is a layout view
  • FIG. 7 is a partially enlarged view of FIG. 6,
  • FIG. 8 is a cross-sectional view taken along line X1-X1' of FIG. 7, and
  • FIG. 9 is a cross-sectional view taken along line X2-X2' of FIG. 7.
  • a plurality of signal wires PAD may be provided, and a plurality of signal wires PAD may be arranged along a first direction DR1.
  • the plurality of signal wires PAD may include, for example, a power pad, a data pad, and a panel dummy pad.
  • the bumps 350 and 370 of the driving integrated circuit 300 may be plural, and may be arranged along the first direction DR1.
  • Each of the signal wires PAD and the bumps 350 and 370 may have a rectangular shape. That is, the signal line PAD and the bumps 350 and 370 may include long sides extending along the second direction DR2 and short sides extending along the first direction DR1. A corner where the long side and the short side meet may form a right angle. However, it is not limited thereto, and the planar shape of the signal line PAD and the bumps 350 and 370 may be square, circular, elliptical, or other polygons.
  • planar size of the signal wire PAD and the bumps 350 and 370 may be substantially the same as each other, but is not limited thereto, and the planar size of the signal wire PAD is greater than the planar size of the bumps 350 and 370. It could be large, and vice versa.
  • connection wiring GSL may be disposed from the display area DA to the pad area PA, and in the area overlapping the signal line PAD of the pad area PA, the first direction ( DR1) can have a wider shape.
  • the size of the signal line PAD may be larger than the size of the connection line GSL and the supporter SM.
  • the signal line PAD may be disposed to overlap the connection line GSL and the supporter SM in the thickness direction.
  • the planar size of the supporter SM may be smaller than the planar size of the connection wiring GSL.
  • the planar shape of the supporter SM may be a rectangular shape, but the planar shape of the supporter SM is not limited thereto, and a square, circular, elliptical, or other polygon may be applied.
  • the driving wiring 330 may be disposed to extend from an end portion of the display panel 100 under the second direction DR2 to the pad area PA.
  • the driving wiring 330 may have a shape whose width is extended in the first direction DR1 in a region overlapping the signal wiring PAD and the bumps 350 and 370 in the thickness direction.
  • a planar shape of the driving wire 330 may be rectangular. That is, in the region, the driving wiring 330 may include short sides extending along the first direction DR1 and long sides extending along the second direction DR2, and the edge where the short side meets the long side is It can be keratin.
  • the planar shape of the driving wiring 330 may be square, circular, elliptical, or other polygonal shape.
  • the planar size of the driving wiring 330 may be substantially the same as the planar size of the above-described connection wiring GSL. However, the present invention is not limited thereto, and a planar size of the driving wiring 330 may be smaller or larger than a planar size of the connection wiring GSL.
  • the bumps 350 and 370 may be disposed to overlap with the signal line PAD and the driving line 330 in the thickness direction.
  • the size of the bumps 350 and 370 on the plane may be substantially the same as the size of the signal line PAD.
  • the size of the bumps 350 and 370 on the plane may be larger than the size of the driving line 330 on the plane.
  • the supporter SM may be covered by a connection line GSL disposed thereon. As shown in FIG. 9, when the supporter SM is applied in a trapezoidal shape, the supporter SM may include an upper surface, a lower surface, and side surfaces.
  • the connection wiring GSL may be disposed on the upper surface and side surfaces of the supporter SM.
  • the lower surface of the supporter SM may directly contact the first insulating layer 111.
  • the upper and side surfaces of the supporter SM may be covered by the connection wiring GSL and may directly contact them.
  • the connection wiring GSL may be formed along the surface of the supporter SM according to the shape of the supporter SM.
  • the thickness of the connection wiring GSL may be generally the same. That is, the thickness of the portion disposed on the upper surface of the supporter SM of the connection line GSL and the portion disposed on the side surface of the supporter SM of the connection line GSL may be substantially the same.
  • the surface of the connection wiring GSL may include an inner surface and an outer surface.
  • the outer surface of the connection wiring GSL includes an upper surface GSLa1 and outer surfaces GSLa2 and GSLa3, and the inner surface of the connection wiring GSL includes a lower surface GSLb1, and inner surfaces GSLb2 and GSLb3. can do.
  • the lower surface GSLb1 of the connection wiring GSL may directly contact the upper surface of the supporter SM.
  • the inner surfaces GSLb2 and GSLb3 of the connection line GSL may directly contact side surfaces of the supporter SM.
  • a second insulating layer 112b may be further disposed on the side surface of the connection line GSL.
  • the second insulating layer 112b may directly contact the upper surface of the first insulating layer 111 exposed by the supporter SM and the connection wiring GSL.
  • the second insulating layer 112b may be disposed on the outer surfaces GSLa2 and GSLa3 of the connection wiring GSL.
  • the second insulating layer 112b may expose upper ends of the outer surfaces GSLa2 and GSLa3 of the connection wiring GSL and cover the lower ends.
  • the second insulating layer 112b may directly contact lower ends of the outer surfaces GSLa2 and GSLa3 of the connection wiring GSL.
  • the signal line PAD may be disposed on the second insulating layer 112b and the connection line GSL.
  • the signal line PAD may be disposed on the top and side surfaces of the connection line GSL.
  • the thickness of the signal wiring PAD may be generally the same. That is, the thickness of the portion disposed on the upper surface of the connection line GSL of the signal line PAD and the thickness of the portion disposed on the side surface of the connection line GSL of the signal line PAD may be substantially the same. .
  • the surface of the signal wiring PAD may include an inner surface and an outer surface.
  • the inner surface of the signal wiring PAD includes a first upper surface PADa1, a second upper surface PADa3, and an outer surface PADa2 disposed between the first upper surface PADa1 and the second upper surface PADa3 to connect them.
  • the outer surface of the signal wire PAD is disposed between the first lower surface PADb1, the second lower surface PADb3, and the first lower surface PADb1 and the second lower surface PADb3, and an inner surface PADb2 connecting them. It may include.
  • the second upper surface PADa3 and the outer surface PADa2 may be further located in opposite directions symmetrically with respect to the first upper surface PADa1.
  • the second lower surface PADb3 and the inner surface PADb2 may be further located in opposite directions symmetrically with respect to the first lower surface PADb1.
  • the first lower surface PADb1 of the signal line PAD may be positioned to protrude upward in the thickness direction than the second lower surface PADb3.
  • the first upper surface PADa1 of the signal line PAD may be positioned to protrude upward in the thickness direction than the second upper surface PADa3.
  • the first lower surface PADb1 of the signal wiring PAD directly contacts the upper surface PADb1 of the connection wiring GSL, and the inner surface PADb2 of the signal wiring PAD is a second insulating layer ( The upper end of the outer surface GSLa2 exposed by 112b may be in contact, and the second lower surface PADb3 of the signal line PAD may directly contact the upper surface of the second insulating layer 112b.
  • the first upper surface PADa1, the second upper surface PADa3, and the outer surface PADa2 of the signal line PAD may contact the bump.
  • the surface of the second bump 370 may include an outer surface facing the signal line PAD.
  • the outer surface of the second bump 370 is disposed between the first lower surface 370a1, the second lower surface 370a3, and the first lower surface 370a1 and the second lower surface 370a3, and an outer surface 370a2 that physically connects them. ) Can be included.
  • the second lower surface 370a3 and the outer surface 370a2 may be further positioned in opposite directions symmetrically with respect to the first lower surface 370a1.
  • the first lower surface 370a1 of the second bump 370 may be positioned to be indented upward in a thickness direction than the second lower surface 370a3.
  • the first lower surface 370a1 of the second bump 370 directly contacts the first upper surface PADa1 of the signal line PAD, and the second lower surface 370a3 of the second bump 370 is formed of the signal line PAD.
  • the second upper surface PADa3 is in direct contact, and the outer surface 370a2 of the second bump 370 may directly contact the outer surface PADa2 of the signal line PAD.
  • the first lower surface 370a1 and the first upper surface PADa1, the second lower surface 370a3 and the second upper surface PADa3, and the outer surface 370a2 and the outer surface PADa2 may be directly connected as described above. .
  • the first lower surface 370a1 and the first upper surface PADa1, the second lower surface 370a3 and the second upper surface PADa3, and the outer surface 370a2 and the outer surface PADa2 may be ultrasonically connected or ultrasonically bonded to each other. .
  • the surface of the signal wiring PAD is the lower connection wiring GSL and the second insulating layer 112b between the first insulating layer 111 and the connection wiring GSL.
  • a supporter (SM) is placed to protrude the surface of the central portion of the connection wiring (GSL) in the thickness direction, and the surface of the central portion of the signal wiring (PAD) arranged along the surface of the connecting wiring (GSL) protrudes in the thickness direction. I can make it.
  • the signal wiring PAD having a shape in which the surface of the center portion protrudes in the thickness direction may mesh with the shape of the second bump 370 of the driving integrated circuit 300.
  • the signal wiring PAD is disposed on a first portion (center portion) having a first surface height and one side and the other side of the first portion in the first direction DR1, and is smaller than the first surface height.
  • the second bump 370 includes a first portion (center portion) having a third surface height and one side of the first direction DR1 and the other side of the first portion It may include a second portion (border portion) disposed on and having a fourth surface height greater than the third surface height.
  • the protruding first portion of the signal line PAD is combined with the indented first portion of the second bump 370, and the indented second portion of the signal line PAD is the protruding first portion of the second bump 370.
  • NCM non-conductive member
  • FIG. 10 is a flowchart illustrating a method of manufacturing a display device according to an exemplary embodiment
  • FIGS. 11 and 12 are cross-sectional views of a method of manufacturing a display device according to an exemplary embodiment
  • FIG. 13 is a diagram illustrating a display device according to another exemplary embodiment.
  • Step-by-step cross-sectional views of a manufacturing method FIGS. 14 and 15 are cross-sectional views of a method of manufacturing a display device according to another exemplary embodiment
  • FIGS. 16 and 17 are cross-sectional views of a method of manufacturing a display device according to another exemplary embodiment.
  • Step-by-step cross-sectional view, and FIG. 18 is a step-by-step cross-sectional view of a method of manufacturing a display device according to an exemplary embodiment.
  • a supporter is formed on the display substrate 101 or the base substrate (S10).
  • the supporter SM may be disposed on the first insulating layer 111.
  • the supporter SM may be directly disposed on the upper surface of the first insulating layer 111.
  • the supporter SM may be disposed under the above-described connection wire GSL to protrude the connection wire GSL in the thickness direction. Due to the protruding connection wire GSL, the signal wire PAD protrudes together in the thickness direction, so that it is easy to bond with the bumps of the driving integrated circuit 300.
  • the supporter SM may include an organic material or an inorganic material.
  • the cross-sectional shape of the supporter SM may be a trapezoidal shape.
  • FIGS. 12 to 17 various methods of forming the supporter SM are described.
  • the forming of the supporter on the display substrate 101 or the base substrate (S10) may further include forming the supporter SM through a photolithography process.
  • Forming the supporter SM through a photolithography process includes applying a supporter material SMa on the first insulating layer 111, and the supporter material SMa applied on the first insulating layer 111 It may further include irradiating with an ultraviolet (UV) laser, and forming the supporter SM by developing the supporter material SMa irradiated with the ultraviolet laser.
  • the mask MASK shown in FIG. 13 is disposed in a region other than the supporter SM formation region, It may further include the step of irradiating the supporter material with an ultraviolet laser.
  • the forming of the supporter on the display substrate 101 or the base substrate (S10) may further include forming the supporter SM through a squeezing process.
  • the forming of the supporter SM through the squeezing process includes disposing the masking pattern MK on the first insulating layer 111 in a region other than the supporter arrangement region, and a squeezing device with the supporter material SMb. Filling the supporter material SMb on the first insulating layer 111 exposed by the masking pattern MK by pushing through, and removing the masking pattern MK from the first insulating layer 111, and the first insulating layer It may further include the step of curing the supporter material (SMb) formed on the upper surface of (111).
  • forming the supporter on the display substrate 101 or the base substrate (S10) may further include forming the supporter SM through an inkjet process.
  • the forming of the supporter SM through the inkjet process includes applying a supporter material SMc1 on the first insulating layer 111 through an inkjet device, and the supporter material applied on the first insulating layer 111 It may include the step of forming the supporter (SM) by curing (SMc1).
  • connection wiring GSL is formed on the supporter SM (S20).
  • Connection wiring (GSL) is molybdenum (Mo), aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd) , Iridium (Ir), chromium (Cr), calcium (Ca), titanium (Ti), tantalum (Ta), tungsten (W), may include one or more metals selected from copper (Cu).
  • the connection wiring GSL may be a single layer or a stacked layer made of the above-described material.
  • connection wiring GSL may be formed to cover the surface of the supporter SM and directly contact the surface of the supporter SM. A portion of the connection wiring GSL overlapping the supporter SM in the thickness direction may protrude in the thickness direction.
  • connection line GSL is formed by covering the connection line GSL on the connection line GSL (S30).
  • FIG. 19 is a cross-sectional view of a pad area of a display device according to another exemplary embodiment
  • FIG. 20 is a cross-sectional view of a pad area of a display device according to another exemplary embodiment
  • FIG. 21 is a cross-sectional view of a pad area of a display device according to another exemplary embodiment
  • 22 is a cross-sectional view of a pad area of a display device according to another exemplary embodiment
  • FIG. 23 is a cross-sectional view of a pad area of a display device according to another exemplary embodiment.
  • 19 to 23 illustrate various cross-sectional shapes of the support SM.
  • the cross-sectional shape of the support SM_1 may be applied as a triangle.
  • the cross-sectional shape of the support SM_2 may be applied in a pentagon shape.
  • the cross-sectional shape of the support SM_3 can be applied as a semicircle.
  • the cross-sectional shape of the support SM_4 can be applied as a semi-ellipse.
  • the cross-sectional shape of the support SM_5 may be applied in a square shape.
  • 24 is a plan layout diagram of a pad area of a display panel to which a driving integrated circuit is attached according to another exemplary embodiment.
  • the support SM_6 has a line shape extending along a long side direction of the signal line PAD, and the support SM_6 having a line shape may include a plurality of patterns. It differs from the support SM according to FIG. 7 in that.
  • the support SM_6 has a line shape extending along a long side direction or a column direction of the signal line PAD, and the support SM_6 having a line shape includes a plurality of patterns. can do.
  • the plurality of line-shaped patterns may be disposed to be spaced apart along the short side direction of the signal line PAD. Although illustrated as having three patterns in FIG. 24, the present invention is not limited thereto, and there may be two or four or more line-shaped patterns.
  • 25 is a plan layout diagram of a pad area of a display panel to which a driving integrated circuit is attached according to another exemplary embodiment.
  • the support SM_7 according to the present embodiment has a line shape extending along the short side direction or the row direction of the signal line PAD, and the support SM_7 having a line shape includes a plurality of patterns. It is different from the support SM according to FIG. 7 in that it can be.
  • the support SM_7 may have a line shape extending along a short side direction of the signal line PAD, and the support SM_7 having a line shape may include a plurality of patterns. .
  • a plurality of line-shaped patterns may be disposed to be spaced apart along the long side direction of the signal line PAD. Although shown as having 6 patterns in FIG. 25, the number of patterns in a line shape is not limited thereto, and may be 2, 3, 4, 5, or 7 or more patterns.
  • 26 is a plan layout view of a pad area of a display panel to which a driving integrated circuit is attached according to another exemplary embodiment.
  • the support SM_8 according to the present embodiment is different from the support SM according to FIG. 7 in that it has a lattice shape extending along the long side direction and the short side direction of the signal line PAD. .
  • the support SM_8 may have a lattice shape extending along a long side direction and a short side direction of the signal line PAD.
  • FIG. 27 is a plan layout diagram of a pad area of a display panel to which a driving integrated circuit is attached according to another exemplary embodiment.
  • the support SM_9 according to the present embodiment is different from the support SM according to FIG. 7 in that it includes a plurality of patterns having an island or island shape.
  • the support SM_9 may include a plurality of patterns having an island or island shape.
  • a plurality of island-shaped patterns may be arranged along a long side direction and a short side direction of the signal line PAD, and a plurality of adjacent patterns may be disposed to be spaced apart from each other.
  • FIG. 27 a plurality of patterns arranged in three columns along a long side direction of the signal line PAD and six rows along a short side direction of the signal line PAD are illustrated, but the present invention is not limited thereto.
  • a trapezoidal shape of FIG. 9 may be applied as a cross-sectional shape, and a hexahedral shape having a trapezoidal cross-sectional shape may be applied.
  • FIG. 28 is a diagram illustrating modified examples of a supporter according to an embodiment.
  • the supporter SM_9a may be applied as a rectangular parallelepiped SM_9a having a rectangular cross-sectional shape.
  • the supporter SM_9b may be applied in a conical shape having a triangular cross-sectional shape.
  • the supporter SM_9c may be applied in the form of a square pyramid having a square bottom surface and a triangle side surface.
  • the supporter SM_9d may be applied in the form of a pentagonal pyramid having a pentagonal bottom surface and a triangular side surface.
  • the supporter SM_9e has a circular bottom and a top surface, and may be applied in a truncated cone shape in which the area of the bottom surface is larger than the area of the top surface.
  • the supporter SM_9f may have a pentagonal shape on a bottom and a top surface, and a pentagonal frustum shape in which the area of the bottom surface is larger than the area of the top surface.
  • the supporter SM_9g has a circular bottom surface and a top surface, and may be applied in a cylindrical shape in which the area of the bottom surface and the area of the top surface are the same.
  • the supporter SM_9h according to the present embodiment may be applied in a plate shape.
  • the supporter SM_9i may be applied in a hemispherical shape.
  • the supporter SM_9j may be applied in a vertical shape.
  • FIG. 29 is a plan layout diagram of a pad area of a display panel to which a driving integrated circuit is attached according to another exemplary embodiment
  • FIG. 30 is a cross-sectional view of a pad area of a display device according to another exemplary embodiment.
  • connection wire GSL2 is further disposed between the connection wire GSL_1 and the signal wire PAD, and the supporter SM is omitted. It is different from the embodiment according to FIG. 9.
  • the size of the second connection line GSL2 on the plane may be smaller than the size of the connection line GSL_1 on the plane.
  • a rectangle may be applied as the planar shape of the second connection wiring (GSL2), but it is not limited thereto.
  • the second connection wire GSL2 may be directly disposed on the upper surface of the connection wire GSL_1.
  • the signal wire PAD is directly on the upper surface of the second insulating layer 112b, the second connection wire GSL2, and the connection wire GSL_1 exposed by the second connection wire GSL2 and the second insulating layer 112b. Arranged and accessible.
  • the second connection wiring GSL2 may be disposed on the same layer as the second conductive layer 130 described above in FIG. 3.
  • the second connection wiring GSL2 may include at least one of the exemplified materials of the second conductive layer 130.
  • FIG. 31 is a plan layout view of a pad area of a display panel to which a driving integrated circuit is attached according to another exemplary embodiment
  • FIG. 32 is a cross-sectional view of a pad area of a display device according to another exemplary embodiment.
  • the supporter SM is omitted and the connection wiring GSL_2 is different from the exemplary embodiment of FIGS. 7 and 9 in that portions having different thicknesses are included.
  • the connection wiring GSL_2 may include a first portion or a central portion having a first thickness, a second portion having a second thickness smaller than the first thickness, and a third portion.
  • the second part and the third part may be respectively located on one side and the other side of the first direction DR1 of the first part.
  • a surface of the first portion of the connection wiring GSL_2 may protrude in a thickness direction than a surface of the second portion and a surface of the third portion.
  • a central portion of the signal line PAD overlapping the first portion of the connection line GSL_2 may protrude in the thickness direction.
  • FIGS. 31 and 32 are cross-sectional views of the connection wiring according to FIGS. 31 and 32 in each step.
  • connection wiring material GSLa is deposited on the first insulating layer 111.
  • the connection wiring material GSLa may include at least one of the exemplified materials of the connection wiring GSL described above in FIG. 3.
  • a mask MASK is disposed on the connection wiring material GSLa in the region where the connection wiring GSL_2 is to be formed, and the connection wiring material GSLa disposed non-overlapping with the mask MASK is disposed.
  • Etch. Etching the mask (MASK) and the non-overlapping connection wiring material (GSLa) may include dry etching the mask (MASK) and the non-overlapping connection wiring material (GSLa), or the non-overlapping arrangement with the mask (MASK). It may include wet etching the connection wiring material GSLa.
  • a mask is disposed on the first portion of the connection line GSL_2 and a non-overlapping area with the connection line GSL_2, and the area where the mask MASK is exposed is etched.
  • the first to third portions of the connection wiring GSL_2 are formed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 패널, 및 이를 포함하는 표시 장치가 제공된다. 표시 패널, 및 이를 포함하는 표시 장치는 표시 영역 및 상기 표시 영역 주변에 배치된 패드 영역이 정의된 표시 기판; 상기 표시 기판의 상기 패드 영역 상에 배치된 연결 배선; 상기 연결 배선 상에 배치된 신호 배선; 및 상기 표시 기판과 상기 연결 배선 사이에 배치된 서포터를 포함하고, 상기 연결 배선은 상기 서포터와 직접 접한다.

Description

표시 장치 및 표시 장치의 제조 방법
본 발명은 표시 장치 및 이를 포함하는 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 이러한 표시 장치는 표시 영역(DA)과 비표시 영역(NDA)으로 구획된 기판을 포함한다. 상기 표시 영역(DA)에서 상기 기판 상에는 화소가 배치되며, 상기 비표시 영역(NDA)에서 상기 기판 상에는 패드(pad) 등이 배치된다. 상기 패드에는 구동 회로 등이 장착되어 상기 화소에 구동 신호를 전달한다.
구동 회로는 복수의 범프(bump)를 포함하고, 각 범프(bump)는 서로 분리된 패드에 본딩될 수 있다.
본 발명이 해결하고자 하는 과제는 패드와 범프 간의 본딩 신뢰성을 높일 수 있는 표시 장치를 제공하는데 있다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 패널은 표시 영역 및 상기 표시 영역 주변에 배치된 패드 영역이 정의된 표시 기판; 상기 표시 기판의 상기 패드 영역 상에 배치된 연결 배선; 상기 연결 배선 상에 배치된 신호 배선; 및 상기 표시 기판과 상기 연결 배선 사이에 배치된 서포터를 포함하고, 상기 연결 배선은 상기 서포터와 직접 접한다.
상기 연결 배선의 평면상 크기는 상기 서포터의 평면상 크기보다 크고, 상기 연결 배선은 상기 서포터를 커버할 수 있다.
상기 신호 배선의 평면상 크기는 상기 연결 배선의 평면상 크기보다 크고, 상기 신호 배선은 상기 연결 배선과 직접 접할 수 있다.
상기 표시 기판과 상기 신호 배선 사이에 배치된 절연층을 더 포함하고, 상기 절연층은 상기 연결 배선의 측면을 덮고, 상면을 노출할 수 있다.
상기 신호 배선은 상기 절연층의 상면과 직접 접할 수 있다.
상기 서포터의 단면 형상은 사다리꼴, 삼격형, 오각형, 반원, 반타원, 또는 사각 형상 중 적어도 하나를 포함할 수 있다.
상기 서포터는 상기 신호 배선의 장변 방향을 따라 연장된 패턴을 포함하고, 상기 서포터의 패턴은 복수이고, 상기 복수의 서포터의 패턴은 상기 신호 배선의 단변 반향을 따라 이격되어 배치될 수 있다.
상기 서포터는 상기 신호 배선의 단변 방향을 따라 연장된 패턴을 포함하고, 상기 서포터의 패턴은 복수이고, 상기 복수의 서포터의 패턴은 상기 신호 배선의 장변 반향을 따라 이격되어 배치될 수 있다.
상기 서포터는 평면상 상기 신호 배선의 장변 방향 및 단변 방향을 따라 연장된 격자 형상을 가질 수 있다.
상기 서포터는 평면상 상기 신호 배선의 장변 방향 및 단변 방향을 따라 이격되어 배치된 복수의 섬 형상을 가질 수 있다.
상기 연결 배선은 복수이고, 상기 복수의 연결 배선 사이에 배치된 비도전성 필름 또는 비도전성 결합제를 더 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 패널은 표시 영역 및 상기 표시 영역 주변에 배치된 패드 영역이 정의된 표시 기판; 상기 표시 기판의 상기 패드 영역 상에 배치된 제1 연결 배선; 및 상기 제1 연결 배선 상에 배치된 신호 배선을 포함하고, 상기 제1 연결 배선은 제1 부분, 상기 제1 부분의 일측에 배치된 제2 부분, 및 상기 제1 부분의 타측에 배치된 제3 부분을 포함하고, 상기 제1 부분의 표면 높이는 상기 제2 부분의 표면 높이, 및 상기 제3 부분의 표면 높이보다 크다.
상기 제1 연결 배선은 상기 신호 배선의 제1 부분과 중첩 배치된 제4 부분, 상기 신호 배선의 제2 부분과 중첩 배치된 제5 부분, 및 상기 신호 배선의 제3 부분과 중첩 배치된 제6 부분을 포함하고, 상기 제4 부분의 두께는 상기 제5 부분, 및 상기 제6 부분의 두께보다 클 수 있다.
상기 제1 연결 배선과 상기 신호 배선 사이에 배치된 제2 연결 배선을 더 포함하고, 상기 제2 연결 배선의 평면상 크기는 상기 제1 연결 배선, 및 상기 신호 배선의 평면상 크기보다 작고, 상기 제2 연결 배선은 상기 신호 배선의 상기 제1 부분과 두께 방향으로 중첩 배치될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역 주변에 배치된 패드 영역이 정의된 표시 기판, 상기 표시 기판의 상기 패드 영역 상에 배치된 연결 배선, 상기 연결 배선 상에 배치된 신호 배선, 및 상기 표시 기판과 상기 연결 배선 사이에 배치된 서포터를 포함하는 표시 패널; 및 상기 표시 기판의 상기 패드 영역 상에 부착되고, 상기 신호 배선과 접속되는 범프를 포함하는 구동 집적 회로를 포함하고, 상기 연결 배선은 상기 서포터와 직접 접한다.
상기 연결 배선의 평면상 크기는 상기 서포터의 평면상 크기보다 크고, 상기 연결 배선은 상기 서포터를 커버할 수 있다.
상기 신호 배선의 평면상 크기는 상기 연결 배선의 평면상 크기보다 크고, 상기 신호 배선은 상기 연결 배선과 직접 접할 수 있다.
상기 표시 기판과 상기 신호 배선 사이에 배치된 절연층을 더 포함하고, 상기 절연층은 상기 연결 배선의 측면을 덮고, 상면을 노출할 수 있다.
상기 신호 배선은 상기 절연층의 상면과 직접 접할 수 있다.
상기 신호 배선은 상기 서포터와 중첩 배치된 제1 부분, 상기 서포터와 비중첩 배치되고 상기 제1 부분의 일측에 위치한 제2 부분, 및 상기 서포터와 비중첩 배치되고 상기 제1 부분의 타측에 위치한 제3 부분을 포함하고, 상기 제1 부분의 상면은 상기 제2 부분의 상면, 및 상기 제3 부분의 상면보다 두께 방향으로 돌출될 수 있다.
상기 구동 집적 회로는 구동 기판, 및 상기 구동 기판 상에 배치된 구동 배선을 더 포함하고, 상기 범프는 상기 구동 배선 상에 배치되고 상기 구동 배선과 연결될 수 있다.
상기 범프는 제1 부분, 상기 제1 부분의 일측에 배치된 제2 부분, 및 상기 제1 부분의 타측에 배치된 제3 부분을 포함하고, 상기 제1 부분의 표면은 상기 제2 부분의 표면, 및 상기 제3 부분의 표면보다 두께 방향으로 만입될 수 있다.
상기 신호 배선의 제1 부분은 상기 범프의 제1 부분과 접속되고, 상기 신호 배선의 제2 부분은 상기 범프의 제2 부분과 접속되고, 상기 신호 배선의 제3 부분은 상기 범프의 제3 부분과 접속될 수 있다.
상기 범프는 상기 신호 배선과 직접 접속될 수 있다.
상기 범프는 상기 신호 배선과 초음파 접속될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 베이스 기판 상에 서포터를 형성하는 단계; 상기 서포터 상에 연결 배선을 형성하는 단계; 및 상기 연결 배선 상에 상기 연결 배선을 커버하고 상기 연결 배선과 전기적으로 연결된 신호 배선을 형성하는 단계를 포함하되, 상기 연결 배선은 상기 서포터를 커버하고, 직접 접한다.
상기 베이스 기판 상에 서포터를 형성하는 단계는 포토리소그래피 공정, 잉크젯 공정, 또는 스퀴징 공정을 통해 상기 서포터를 형성하는 단계를 더 포함할 수 있다.
상기 신호 배선을 형성한 후에 상기 신호 배선 상에 구동 집적 회로를 부착하는 단계를 더 포함할 수 있다.
상기 구동 집적 회로를 부착하는 단계는 범프를 상기 신호 배선에 직접 접속하는 단계를 포함할 수 있다.
상기 신호 배선은 상기 서포터와 중첩 배치된 제1 부분, 상기 서포터와 비중첩 배치되고 상기 제1 부분의 일측에 위치한 제2 부분, 및 상기 서포터와 비중첩 배치되고 상기 제1 부분의 타측에 위치한 제3 부분을 포함하고, 상기 제1 부분의 상면은 상기 제2 부분의 상면, 및 상기 제3 부분의 상면보다 두께 방향으로 돌출될 수 있다.
상기 범프는 제1 부분, 상기 제1 부분의 일측에 배치된 제2 부분, 및 상기 제1 부분의 타측에 배치된 제3 부분을 포함하고, 상기 제1 부분의 표면은 상기 제2 부분의 표면, 및 상기 제3 부분의 표면보다 두께 방향으로 만입될 수 있다.
상기 신호 배선의 제1 부분은 상기 범프의 제1 부분과 접속되고, 상기 신호 배선의 제2 부분은 상기 범프의 제2 부분과 접속되고, 상기 신호 배선의 제3 부분은 상기 범프의 제3 부분과 접속될 수 있다.
본 발명의 실시예들에 의하면 본딩 신뢰성이 높은 표시 장치를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다.
도 2는 일 실시예에 따른 표시 장치의 벤딩된 경우의 개략적인 부분 단면도이다.
도 3은 일 실시예에 따른 일 화소 및 패드 영역의 단면도이다.
도 4는 일 실시예에 따른 표시 패널의 패드 영역의 평면 배치도이다.
도 5는 일 실시예에 따른 구동 집적 회로의 평면 배치도이다.
도 6은 구동 집적 회로가 부착된 표시 패널의 패드 영역의 평면 배치도이다.
도 7은 도 6의 부분 확대도이다.
도 8은 도 7의 X1-X1' 선을 따라 자른 단면도이다.
도 9는 도 7의 X2-X2' 선을 따라 자른 단면도이다.
도 10은 일 실시예에 따른 표시 장치의 제조 방법의 순서도이다.
도 11 및 도 12는 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 13은 다른 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도이다.
도 14 및 도 15는 또 다른 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도이다.
도 16 및 도 17은 또 다른 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도이다.
도 18은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도이다.
도 19는 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 20은 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 21은 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 22는 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 23은 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 24는 다른 실시예에 따른 구동 집적 회로가 부착된 표시 패널의 패드 영역의 평면 배치도이다.
도 25는 또 다른 실시예에 따른 구동 집적 회로가 부착된 표시 패널의 패드 영역의 평면 배치도이다.
도 26은 또 다른 실시예에 따른 구동 집적 회로가 부착된 표시 패널의 패드 영역의 평면 배치도이다.
도 27은 또 다른 실시예에 따른 구동 집적 회로가 부착된 표시 패널의 패드 영역의 평면 배치도이다.
도 28은 일 실시예에 따른 서포터의 변형예들을 나타낸 도면이다.
도 29는 또 다른 실시예에 따른 구동 집적 회로가 부착된 표시 패널의 패드 영역의 평면 배치도이다.
도 30은 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 31은 또 다른 실시예에 따른 구동 집적 회로가 부착된 표시 패널의 패드 영역의 평면 배치도이다.
도 32는 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 33 내지 도 35는 도 31 및 도 32에 따른 연결 배선의 공정 단계별 단면도이다.
표시장치는 동영상이나 정지영상을 표시하는 장치로서, 표시장치는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 및 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등의 다양한 제품의 표시 화면을 구현하기 위해 사용될 수 있다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이고, 도 2는 일 실시예에 따른 표시 장치의 개략적인 부분 단면도이다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 화상을 표시하는 표시 영역(DA)과, 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)을 포함한다. 표시 영역(DA)은 평면상 모서리가 수직인 직사각형 또는 모서리가 둥근 직사각형 형상일 수 있다. 표시 영역(DA)의 평면 형상은 직사각형에 제한되는 것은 아니고, 원형, 타원형이나 기타 다양한 형상을 가질 수 있다. 표시 영역(DA)은 복수의 화소를 포함한다. 화소의 구체적인 단면 구조에 대해서는 후술한다.
표시 영역(DA) 주변에는 비표시 영역(NDA)이 배치된다. 비표시 영역(NDA)은 표시 영역(DA)의 양 단변에 인접 배치될 수 있다. 나아가, 비표시 영역(NDA)은 표시 영역(DA)의 양 단변뿐만 아니라 양 장변에 인접 배치될 수 있고, 표시 영역(DA)의 모든 변을 둘러쌀 수 있다. 즉, 비표시 영역(NDA)은 표시 영역(DA)의 테두리를 구성할 수 있다.
표시 장치는 화면을 표시하는 표시 패널(100) 및 표시 패널(100)에 부착되어 표시 패널(100)의 화소 회로를 구동하는 구동 집적 회로(300)를 포함할 수 있다. 구동 집적 회로(300)는 구동칩(IC)로 적용되어 표시 패널(100) 상에 직접 실장된 칩온 플라스틱(Chip On Plastic, COP)으로 구현될 수 있다.
표시 패널(100)은 예를 들어, 유기 발광 표시 패널이 적용될 수 있다. 이하의 실시예에서는 표시 패널(100)로 유기 발광 표시 패널이 적용된 경우를 예시하지만, 이에 제한되지 않고, 액정 디스플레이(liquid crystal display, LCD) 패널이나, 전계 방출 디스플레이(field emission display, FED) 패널이나, 전기 영동 장치 등 다른 종류의 표시 패널이 적용될 수도 있다.
일 실시예에서, 표시 패널(100)은 메인 영역(MA) 및 벤딩 영역(BA)을 포함할 수 있다. 메인 영역(MA)은 평탄할 수 있다. 메인 영역(MA)에는 표시 패널(100)의 표시 영역(DA) 및 비표시 영역(NDA)의 일부 영역이 배치될 수 있다.
벤딩 영역(BA)은 메인 영역(MA)의 적어도 일측에 배치될 수 있다. 도면에서는 하나의 벤딩 영역(BA)이 메인 영역(MA)의 하변에 인접하여 배치된 경우가 예시되어 있지만, 벤딩 영역(BA)은 메인 영역(MA)의 좌, 우, 상변 측 등 다른 변 측에 인접하여 배치될 수 있다. 또한, 메인 영역(MA)의 2 이상의 변 측에 벤딩 영역(BA)이 배치될 수 있다.
벤딩 영역(BA)은 표시 방향의 반대 방향(전면 발광형일 경우 배면 방향)으로 벤딩될 수 있다. 이처럼 비표시 영역(NDA)의 적어도 일부가 표시 방향의 반대 방향으로 벤딩되면 표시 장치의 베젤을 줄일 수 있다.
표시 장치(1)는 벤딩 영역(BA)으로부터 연장된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)은 메인 영역(MA)과 평행할 수 있다. 서브 영역(SA)은 메인 영역(MA)과 두께 방향으로 중첩할 수 있다. 상술한 벤딩 영역(BA)과 서브 영역(SA)은 비표시 영역(NDA)일 수 있지만, 이에 제한되는 것은 아니다.
표시 패널(100)은 비표시 영역(NDA)에 배치된 패드 영역(PA)을 포함할 수 있다. 패드 영역(PA)은 도면에 예시된 것처럼 서브 영역(SA)에 위치할 수 있다. 그러나, 이에 제한되는 것은 아니고, 패드 영역(PA)은 메인 영역(MA)이나 벤딩 영역(BA)에 위치할 수도 있다. 표시 패널(100)의 패드 영역(PA) 상에는 구동 집적 회로(300)가 부착될 수 있다.
비표시 영역(NDA)의 패드 영역(PA)에는 복수의 신호 배선들이 배치된다. 상기 복수의 신호 배선들은 표시 영역(DA)의 화소의 적어도 하나의 박막 트랜지스터와 전기적으로 연결된 연결 배선을 통해 상기 박막 트랜지스터와 연결될 수 있다. 상기 연결 배선은 표시 영역(DA) 및 비표시 영역(NDA)에 걸쳐 배치될 수 있다. 복수의 신호 배선 상에는 구동 집적 회로(300)의 범프가 접속될 수 있다.
표시 장치는 표시 패널(100)에 부착된 인쇄 회로 기판(500)을 더 포함할 수 있다. 인쇄 회로 기판(500)은 비표시 영역(NDA) 중 표시 패널(100)의 패드 영역(PA)의 외측에 부착될 수 있다. 즉, 구동 집적 회로(300)가 부착되는 패드 영역(PA)은 표시 영역(DA)과 인쇄 회로 기판(500)이 부착되는 영역 사이에 배치될 수 있다. 인쇄 회로 기판(500)은 서브 영역(SA)의 하면 단부에 부착될 수 있다. 인쇄 회로 기판(500)은 연성 회로 기판(FPCB)일 수 있다. 다만, 이에 제한되는 것은 아니고, 인쇄 회로 기판(500)은 연성 필름을 통하여 표시 패널(100)과 연결될 수 있다.
도 3은 일 실시예에 따른 일 화소 및 패드 영역의 단면도이다.
도 3을 참조하면, 표시 장치(1)는 표시 패널(100)의 하부에 배치된 패널 하부 시트(200)를 더 포함한다. 패널 하부 시트(200)는 표시 패널(100)의 배면에 부착될 수 있다. 패널 하부 시트(200)는 적어도 하나의 기능층을 포함한다. 상기 기능층은 방열 기능, 전자파 차폐기능, 접지 기능, 완충 기능, 강도 보강 기능, 지지 기능 및/또는 디지타이징 기능 등을 수행하는 층일 수 있다. 기능층은 시트로 이루어진 시트층, 필름으로 필름층, 박막층, 코팅층, 패널, 플레이트 등일 수 있다. 하나의 기능층은 단일층으로 이루어질 수도 있지만, 적층된 복수의 박막이나 코팅층으로 이루어질 수도 있다. 기능층은 예를 들어, 지지 기재, 방열층, 전자파 차폐층, 충격 흡수층, 디지타이저 등일 수 있다.
표시 패널(100)은 표시 기판(101), 복수의 도전층, 이를 절연하는 복수의 절연층 및 유기층(EL) 등을 포함할 수 있다.
표시 기판(101)은 표시 영역(DA) 및 비표시 영역(NDA) 전체에 걸쳐 배치된다. 표시 기판(101)은 상부에 배치되는 여러 엘리먼트(Element)들을 지지하는 기능을 할 수 있다. 일 실시예에서 표시 기판(101)은 연성 유리, 석영 등의 리지드(Rigid)한 물질을 포함하는 리지드 기판일 수 있다. 다만, 이에 제한되지 않고 표시 기판(101)은 폴리이미드(PI) 등의 플렉시블(Flexible) 물질을 포함하는 플렉시블 기판일 수 있다.
버퍼층(102)은 표시 기판(101) 상에 배치될 수 있다. 버퍼층(102)은 표시 기판(101)을 통한 외부로부터의 수분 및 산소의 침투를 방지할 수 있다. 버퍼층(102)은 질화 규소(SiNx)막, 산화 규소(SiO2)막 및 산질화규소(SiOxNy)막 중 어느 하나를 포함할 수 있다.
버퍼층(102) 상에는 반도체층(105)이 배치될 수 있다. 반도체층(105)은 박막 트랜지스터의 채널을 이룬다. 반도체층(105)은 표시 영역(DA)의 각 화소에 배치되고, 경우에 따라 비표시 영역(NDA)에도 배치될 수 있다. 반도체층(105)은 소스/드레인 영역 및 활성 영역을 포함할 수 있다. 반도체층(105)은 다결정 실리콘을 포함할 수 있다.
반도체층(105) 상에는 제1 절연층(111)이 배치될 수 있다. 제1 절연층(111)은 표시 기판(101)의 전체면에 걸쳐 배치될 수 있다. 제1 절연층(111)은 게이트 절연 기능을 갖는 게이트 절연막일 수 있다. 제1 절연층(111)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 절연층(111)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 절연층(111) 상에는 서포터(SM)가 배치될 수 있다. 서포터(SM)는 제1 절연층(111)의 상면에 직접 배치될 수 있다. 서포터(SM)는 후술할 연결 배선(GSL)의 하부에 배치되어 연결 배선(GSL)을 두께 방향으로 돌출시킬 수 있다. 돌출된 연결 배선(GSL)으로 인해, 신호 배선(PAD)은 두께 방향으로 함께 돌출되어 구동 집적 회로(300)의 범프들과 접합이 용이할 수 있다. 서포터(SM)는 유기물, 또는 무기물을 포함하여 이루어질 수 있다.
서포터(SM)의 단면 형상은 사다리꼴 형상일 수 있다.
제1 절연층(111) 및 서포터(SM) 상에는 제1 도전층(120)이 배치될 수 있다. 제1 도전층(120)은 박막 트랜지스터(TFT)의 게이트 전극(GE), 유지 커패시터(Cst)의 제1 전극(CE1) 및 연결 배선(GSL)을 포함할 수 있다. 연결 배선(GSL)은 표시 영역(DA) 및 패드 영역(PA)을 지나가면서 배치될 수 있다. 제1 도전층(120)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층(120)은 상기 예시된 물질로 이루어진 단일막 또는 적층막일 수 있다.
연결 배선(GSL)은 서포터(SM)의 표면을 커버하고, 서포터(SM)의 표면과 직접 접할 수 있다. 연결 배선(GSL)의 서포터(SM)와 두께 방향으로 중첩하는 부분은 두께 방향으로 돌출될 수 있다.
제1 도전층(120) 상에는 제2 절연층(112a, 112b)이 배치될 수 있다. 제2 절연층(112a, 112b)은 제1 도전층(120)과 제2 도전층(130)을 절연시킬 수 있다. 제2 절연층(112a)은 대체로 표시 영역(DA)에 배치되고, 제2 절연층(112b)은 대체로 패드 영역(PA)에 배치될 수 있다. 제2 절연층(112a, 112b)은 제1 절연층(111)의 예시된 물질 중에서 선택될 수 있다. 패드 영역(PA)에서 제2 절연층(112b)은 연결 배선(GSL)을 부분적으로 노출할 수 있다. 제2 절연층(112b)은 연결 배선(GSL)의 측면을 부분적으로 덮고, 나머지 측면의 일부와 상면을 노출할 수 있다.
제2 절연층(112a, 112b) 상에는 제2 도전층(130)이 배치될 수 있다. 제2 도전층(130)은 유지 커패시터(Cst)의 제2 전극(CE2)을 포함할 수 있다. 제2 도전층(130)의 물질은 상술한 제1 도전층(120)의 예시된 물질 중에서 선택될 수 있다. 유지 커패시터(Cst)의 제1 전극(CE1)과 유지 커패시터(Cst)의 제2 전극(CE2)은 제2 절연층(112a, 112b)을 통해 커페시터를 형성할 수 있다.
제2 도전층(130) 상에는 제3 절연층(113)이 배치될 수 있다. 제3 절연층(113)은 상술한 제1 절연층(111)의 예시 물질 중 적어도 하나를 포함할 수 있다. 몇몇 실시예에서 제3 절연층(113)은 유기 절연 물질을 포함하여 이루어질 수 있다. 상기 유기 절연 물질은 후술할 제1 비아층(VIA1)의 예시 물질 중에서 선택될 수 있다.
제3 절연층(113), 제2 절연층(112b), 및 연결 배선(GSL) 상에는 제3 도전층(140)이 배치될 수 있다. 제3 도전층(140)은 소스 전극(SE), 드레인 전극(DE), 고전위 전압 전극(ELVDDE) 및 신호 배선(PAD)을 포함할 수 있다. 제3 도전층(140)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 중 적어도 어느 하나를 포함할 수 있다. 제3 도전층(140)은 상기 예시된 물질로 이루어진 단일막일 수 있다. 이에 제한되지 않고 제3 도전층(140)은 적층막일 수 있다. 예를 들어, 제3 도전층(140)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층 구조로 형성될 수 있다. 일 실시예에서 제3 도전층(140)은 Ti/Al/Ti을 포함하여 이루어질 수 있다.
제3 도전층(140)의 신호 배선(PAD)은 두께 방향으로 제1 도전층(120)의 연결 배선(GSL)과 중첩 배치되고 제2 절연층(112b)의 노출된 부분을 통해 연결 배선(GSL)과 전기적으로 연결될 수 있다. 신호 배선(PAD)의 평면상 크기는 연결 배선(GSL)의 평면상 크기보다 클 수 있다. 신호 배선(PAD)은 평면상 연결 배선(GSL)을 커버하고, 측면이 연결 배선(GSL)의 측면보다 외측으로 확장될 수 있다.
제3 도전층(140) 상에는 제1 비아층(VIA1)이 배치될 수 있다. 제1 비아층(VIA1)은 유기 절연 물질을 포함할 수 있다. 상기 유기 절연 물질은 아크릴계 수지(polyacryCAtes resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 중 적어도 어느 하나를 포함할 수 있다.
한편, 제3 절연층(113), 및 제3 도전층(140)의 상부 구조들은 패드 영역(PA) 상의 신호 배선(PAD)의 일부 영역에서 제거되거나 생략될 수 있다. 이로 인해, 상기 생략되거나 제거된 구조들은 패드 영역(PA)에 배치된 신호 배선(PAD)을 노출할 수 있다.
구동 집적 회로(300)는 구동 기판(310), 구동 기판(310) 상에 배치된 구동 배선(330), 및 구동 배선(330) 상에 배치된 범프를 포함할 수 있다. 상기 범프는 구동 배선(330)의 표면 상에 배치된 제1 범프(350), 및 제1 범프(350)의 표면에 배치된 제2 범프(370)를 포함할 수 있다.
구동 기판(310)은 표시 기판(101)의 예시된 물질 중 적어도 하나를 포함하여 이루어질 수 있다. 구동 기판(310)의 구동 집적 회로(300)의 하부 구조들을 지지하는 역할을 할 수 있다.
구동 배선(330)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 중 적어도 어느 하나를 포함할 수 있다. 구동 배선(330)은 상기 예시된 물질로 이루어진 단일막일 수 있다. 이에 제한되지 않고 구동 배선(330)은 적층막일 수 있다.
상기 범프는 표시 패널(100)의 신호 배선(PAD)과 접합될 수 있다. 제1 범프(350)는 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 중 적어도 어느 하나를 포함할 수 있다. 제1 범프(350)는 상기 예시된 물질로 이루어진 단일막일 수 있다. 이에 제한되지 않고 제1 범프(350)는 적층막일 수 있다.
제2 범프(370)는 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 중 적어도 어느 하나를 포함할 수 있다. 제2 범프(370)는 상기 예시된 물질로 이루어진 단일막일 수 있다. 이에 제한되지 않고 제2 범프(370)는 적층막일 수 있다.
한편, 신호 배선(PAD), 및 상기 범프 주변에는 비도전성 부재(NCM)가 배치될 수 있다. 비도전성 부재(NCM)은 인접한 신호 배선(PAD), 및 인접한 상기 범프 사이에 배치될 수 있다. 비도전성 부재(NCM)은 구동 기판(310)과 제2 절연층(112b) 사이에 배치될 수 있다. 비도전성 부재(NCM)은 후술하는 초음파 본딩 공정이 진행되기 전에, 인접한 신호 배선(PAD), 및 인접한 상기 범프 사이와 신호 배선(PAD)과 상기 범프 사이에 배치되고, 상기 초음파 본딩 공정 중에 신호 배선(PAD)과 상기 범프 사이에 위치한 비도전성 부재(NCM)들이 신호 배선(PAD)과 상기 범프와 비중첩하는 영역으로 밀려나와 인접한 신호 배선(PAD)과 인접한 상기 범프 사이에 위치한 비도전성 부재(NCM)들과 함께 인접한 신호 배선(PAD)과 인접한 상기 범프 사이를 채울 수 있다.
비도전성 부재(NCM)는 도전성을 띠지 않거나, 거의 도전성이 없는 물질을 포함하여 이루어질 수 있다. 예를 들어, 비도전성 부재(NCM)는 비도전성 필름(Non Conductive Film, NCF), 또는 비도전성 페이스트(Non Conductive Paste, NCP)를 포함하여 이루어질 수 있다.
일 실시예에서 상기 범프는 노출된 신호 배선(PAD)과 직접 접속될 수 있다. 예를 들어, 상기 범프은 신호 배선(PAD)과 초음파 본딩될 수 있다. 나아가, 제2 범프(370)는 신호 배선(PAD)과 직접 접속되고, 초음파 본딩될 수 있다.
한편, 상기 초음파 본딩은 초음파 장치(700)를 통해 수행될 수 있다. 초음파 장치(700)는 진동 생성부(710), 진동 생성부(710)와 연결된 진동부(720), 진동부(720)의 진동폭을 증폭시키는 가압부(730), 진동부(720)와 연결된 진동 전달부(740)를 포함할 수 있다.
진동 생성부(710)는 전기적 에너지를 진동 에너지로 변환할 수 있다. 진동부(720)는 진동 생성부(710)에서 변환된 진동 에너지로 진동할 수 있다. 진동부(720)는 일정한 진동 방향을 갖고 소정의 진폭을 가지며 진동할 수 있다. 진동부(720)는 진동부(720)와 연결된 가압부(730)를 통해 상기 진동 방향과 나란한 방향으로 상기 진폭이 증폭될 수 있다. 진동 전달부(740)는 진동부(720)의 진동을 초음파 본딩 대상체에 전달할 수 있다. 지지부(750)는 진동부(720)의 상면과 하면을 고정하여 상기 진동으로 진동부(720) 및 진동 전달부(740)가 상하로 유동하는 것을 억제할 수 있다.
일 실시예에서, 초음파 장치(700)는 구동 집적 회로(300)의 타면과 접촉하며 하부로 일정한 가압 상태를 유지하여 진동 전달부(740)가 효율적으로 상기 진동을 구동 집적 회로(300)에 전달되도록 한다. 이 때, 초음파 장치(700)의 진동 전달부(740)는 도 3에 도시된 바와 같이, 하부에 배치된 구동 집적 회로(300)의 전 영역과 중첩하면서 초음파 본딩할 수 있다.
초음파 장치(700)는 소정의 진동 방향으로 진동하면서, 상기 범프를 상기 진동 방향으로 진동시킬 수 있다. 다만, 이 경우 신호 배선(PAD)은 상기 범프를 통해 전달되는 진동으로 미미하게 상기 진동 방향으로 진동할 수 있으나, 그 진동하는 폭은 미미할 수 있다. 따라서 진동 전달부(740)의 상기 진동 방향으로의 진동폭은 실질적으로 상기 범프가 신호 배선(PAD) 상에서 상기 진동 방향으로 이동한 거리와 동일하다고 볼 수 있다. 일 실시예에서 상기 진동 방향은 제2 방향(DR2)일 수 있다. 즉, 상기 진동 방향은 신호 배선(PAD)과 상기 범프의 장변이 연장하는 방향일 수 있다.
신호 배선(PAD)의 일면 상에서 상기 범프를 초음파 진동시키면 신호 배선(PAD)의 일면과 상기 범프의 일면의 계면에서 소정의 마찰력이 발생하고, 상기 마찰력으로 인해 마찰열이 발생할 수 있다. 상기 마찰열이 신호 배선(PAD)과 상기 범프를 이루는 물질을 녹일 정도로 충분하면, 신호 배선(PAD)의 상기 범프와과 인접한 패드 용융 영역(PADb)과 상기 범프의 신호 배선(PAD)과 인접한 범프 용융 영역(370b)은 용융될 수 있다. 즉, 신호 배선(PAD)은 패드 비용융 영역(PADa)과 패드 용융 영역(PADb)을 포함할 수 있다. 또한, 상기 범프는 범프 비용융 영역(370a)과 범프 용융 영역(370b)을 포함할 수 있다.
패드 비용융 영역(PADa)은 신호 배선(PAD)이 포함하는 물질 만을 포함하는 영역일 수 있다. 범프 비용융 영역(370a)은 상기 범프가 포함하는 물질 만을 포함하는 영역일 수 있다.
패드 용융 영역(PADb)은 상기 범프가 포함하는 물질이 확산되어 신호 배선(PAD)의 물질과 상기 범프의 물질이 섞여 있는 영역이고, 범프 용융 영역(370b)은 신호 배선(PAD)이 포함하는 물질이 확산되어 상기 범프의 물질과 신호 배선(PAD)의 물질이 섞여 있는 영역일 수 있다.
패드 용융 영역(PADb)과 범프 용융 영역(370b)에서 신호 배선(PAD)과 상기 범프는 응고를 거치면서 결합될 수 있다. 신호 배선(PAD)과 상기 범프의 계면, 즉 패드 용융 영역(PADb)과 범프 용융 영역(370b)의 계면은 비평탄한 형상을 가질 수 있다.
한편, 신호 배선(PAD)과 상기 범프의 본딩 시에, 초음파 장치(700)의 진동 전달부(740)가 상술한 바와 같이 구동 집적 회로(300)의 인쇄 베이스 필름(310)의 상면을 제3 방향(DR3)으로 가압하며 제2 방향(DR2)을 따라 진동을 인가하는데, 이로 인해 인쇄 베이스 필름(310) 상에 배치된 상기 범프는 상술한 바와 같이 신호 배선(PAD)과 결합된다. 초음파 본딩 공정 후 초음파 장치(700)의 진동 전달부(740)를 인쇄 베이스 필름(310)으로부터 두께 방향(DR3)으로 이격 시키는데, 신호 배선(PAD)과 상기 범프와의과의 결합력이 상기 범프와과 인쇄 베이스 필름(310) 간의 결합력보다 커서 상기 범프와과 인쇄 베이스 필름(310) 간에 박리가 발생할 수 있다. 이로 인해 상기 범프의 크랙이 발생할 수 있다. 일 실시예에 따른 표시 장치(1)는 후술하는 바와 같이 인접한 상기 범프 사이에 제1 경화성 패턴(IRP)을 배치함으로써 상기 범프와과 인쇄 베이스 필름(310) 간의 박리를 미연에 방지할 수 있다.
제1 비아층(VIA1) 상에는 제4 도전층(150)이 배치될 수 있다. 제4 도전층(150)은 데이터 라인(DL), 연결 전극(CNE), 및 고전위 전압 배선(ELVDDL)을 포함할 수 있다. 데이터 라인(DL)은 제1 비아층(VIA1)을 관통하는 컨택홀을 통해 박막 트랜지스터(TFT)의 소스 전극(SE)과 전기적으로 연결될 수 있다. 연결 전극(CNE)은 제1 비아층(VIA1)을 관통하는 컨택홀을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)과 전기적으로 연결될 수 있다. 고전위 전압 배선(ELVDDL)은 제1 비아층(VIA1)을 관통하는 컨택홀을 통해 고전위 전압 전극(ELVDDE)과 전기적으로 연결될 수 있다. 제4 도전층(150)은 제3 도전층(140)의 예시 물질 중 선택된 물질을 포함할 수 있다.
제4 도전층(150) 상에는 제2 비아층(VIA2)이 배치된다. 제2 비아층(VIA2)은 상술한 제1 비아층(VIA1)의 예시된 물질 중 적어도 하나를 포함할 수 있다.
제2 비아층(VIA2) 상에는 애노드 전극(ANO)이 배치된다. 애노드 전극(ANO)은 제2 비아층(VIA2)을 관통하는 컨택홀을 통해 연결 전극(CNE)과 전기적으로 연결될 수 있다.
애노드 전극(ANO) 상에는 뱅크층(BANK)이 배치될 수 있다. 뱅크층(BANK)은 애노드 전극(ANO)을 노출하는 컨택홀을 포함할 수 있다. 뱅크층(BANK)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있다. 예를 들어, 뱅크층(BANK)은 포토 레지스트, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등 중 적어도 하나를 포함하여 이루어질 수 있다.
애노드 전극(ANO) 상면 및 뱅크층(BANK)의 개구부 내에는 유기층(EL)이 배치될 수 있다. 유기층(EL)과 뱅크층(BANK) 상에는 캐소드 전극(CAT)이 배치된다. 캐소드 전극(CAT)은 복수의 화소에 걸쳐 배치된 공통 전극일 수 있다.
캐소드 전극(CAT) 상에는 박막 봉지층(170)이 배치된다. 박막 봉지층(170)은 유기 발광 소자(OLED)를 덮을 수 있다. 박막 봉지층(170)은 무기막과 유기막이 교대로 적층된 적층막일 수 있다. 예컨대, 박막 봉지층(170)은 순차 적층된 제1 봉지 무기막(171), 봉지 유기막(172), 및 제2 봉지 무기막(173)을 포함할 수 있다.
도 4는 일 실시예에 따른 표시 패널의 패드 영역의 평면 배치도이고, 도 5는 일 실시예에 따른 구동 집적 회로의 평면 배치도이고, 도 6은 구동 집적 회로가 부착된 표시 패널의 패드 영역의 평면 배치도이고, 도 7은 도 6의 부분 확대도이고, 도 8은 도 7의 X1-X1' 선을 따라 자른 단면도이고, 도 9는 도 7의 X2-X2' 선을 따라 자른 단면도이다.
도 4 내지 도 9를 참조하면, 신호 배선(PAD)은 복수개이고, 복수의 신호 배선(PAD)은 제1 방향(DR1)을 따라 배열될 수 있다. 복수의 신호 배선(PAD)은 예를 들어, 전원 패드, 데이터 패드, 패널 더미 패드를 포함할 수 있다.
또한, 구동 집적 회로(300)의 범프(350, 370)은 복수개일 수 있고, 제1 방향(DR1)을 따라 배열될 수 있다.
신호 배선(PAD) 및 범프(350, 370)의 평면 형상은 각각 직사각형 형상일 수 있다. 즉, 신호 배선(PAD) 및 범프(350, 370)는 제2 방향(DR2)을 따라 연장된 장변들과 제1 방향(DR1)을 따라 연장된 단변들을 포함할 수 있다. 상기 장변과 상기 단변이 만나는 모서리는 직각을 형성할 수 있다. 다만, 이에 제한되지 않고 신호 배선(PAD) 및 범프(350, 370)의 평면 형상은 정사각형, 원형, 타원형, 또는 기타 다각형 등이 적용될 수 있음은 물론이다.
신호 배선(PAD)과 범프(350, 370)의 평면상 크기는 서로 실질적으로 동일할 수 있으나, 이에 제한되지 않고 신호 배선(PAD)의 평면상 크기가 범프(350, 370)의 평면상 크기보다 클 수 있고, 그 반대의 경우도 가능할 것이다.
도 7을 참조하면, 연결 배선(GSL)은 표시 영역(DA)으로부터 패드 영역(PA)에까지 걸쳐 배치될 수 있고, 패드 영역(PA)의 신호 배선(PAD)과 중첩하는 영역에서 제1 방향(DR1)으로 폭이 커진 형상을 가질 수 있다.
신호 배선(PAD)의 평면상 크기는 상술한 바와 같이, 연결 배선(GSL) 및 서포터(SM)의 평면상 크기보다 클 수 있다. 신호 배선(PAD)은 연결 배선(GSL) 및 서포터(SM)와 두께 방향으로 중첩 배치될 수 있다. 서포터(SM)의 평면상 크기는 연결 배선(GSL)의 평면상 크기보다 작을 수 있다. 서포터(SM)의 평면 형상은 직사각형 형상일 수 있지만, 이에 제한되지 않고 서포터(SM)의 평면 형상은 정사각형, 원형, 타원형, 또는 기타 다각형이 적용될 수 있다.
구동 배선(330)은 평면상 표시 패널(100)의 제2 방향(DR2) 하측의 단부로부터 패드 영역(PA)으로 연장되어 배치될 수 있다. 구동 배선(330)은 신호 배선(PAD), 및 범프(350, 370)와 두께 방향으로 중첩하는 영역에서 제1 방향(DR1)으로 폭이 확장된 형상을 가질 수 있다. 신호 배선(PAD), 및 범프(350, 370)와 두께 방향으로 중첩하는 영역에서 구동 배선(330)의 평면 형상은 직사각형일 수 있다. 즉, 상기 영역에서 구동 배선(330)은 제1 방향(DR1)을 따라 연장된 단변들과 제2 방향(DR2)을 따라 연장된 장변들을 포함할 수 있고, 상기 단변과 상기 장변이 만나는 모서리는 각질 수 있다. 다만, 이에 제한되지 않고 구동 배선(330)의 평면 형상은 정사각형, 원형, 타원형, 또는 기타 다각형으로 적용될 수 있음은 물론이다.
구동 배선(330)의 평면상 크기는 상술한 연결 배선(GSL)의 평면상 크기와 실질적으로 동일할 수 있다. 다만, 이에 제한되지 않고 구동 배선(330)의 평면상 크기는 연결 배선(GSL)의 평면상 크기보다 작거나 클 수 있다.
범프(350, 370)는 신호 배선(PAD), 및 구동 배선(330)과 두께 방향으로 중첩 배치될 수 있다. 범프(350, 370)의 평면상 크기는 신호 배선(PAD)의 평면상 크기와 실질적으로 동일할 수 있다. 범프(350, 370)의 평면상 크기는 구동 배선(330)의 평면상 크기보다 클 수 있다.
도 8 및 도 9를 참조하면, 서포터(SM)는 상부에 배치된 연결 배선(GSL)에 의해 덮일 수 있다. 도 9와 같이 서포터(SM)가 사다리꼴 형상으로 적용된 경우 서포터(SM)는 상면, 하면, 및 측면들을 포함할 수 있다. 연결 배선(GSL)은 서포터(SM)의 상면, 및 측면들 상에 배치될 수 있다.
서포터(SM)의 하면은 제1 절연층(111)과 직접 접할 수 있다. 서포터(SM)의 상면, 및 측면들은 연결 배선(GSL)에 의해 덮여 직접 접할 수 있다. 연결 배선(GSL)은 서포터(SM)의 형상을 따라 서포터(SM)의 표면을 따라 형성될 수 있다. 연결 배선(GSL)의 두께는 전반적으로 동일할 수 있다. 즉, 연결 배선(GSL)의 서포터(SM)의 상면 상에 배치된 부분과 연결 배선(GSL)의 서포터(SM)의 측면 상에 배치된 부분의 두께는 실질적으로 동일할 수 있다.
연결 배선(GSL)의 표면은 내면과 외면을 포함할 수 있다. 연결 배선(GSL)의 외면은 상면(GSLa1), 및 외측면들(GSLa2, GSLa3)을 포함하고, 연결 배선(GSL)의 내면은 하면(GSLb1), 및 내측면들(GSLb2, GSLb3)을 포함할 수 있다. 연결 배선(GSL)의 하면(GSLb1)은 서포터(SM)의 상면과 직접 접할 수 있다. 연결 배선(GSL)의 내측면들(GSLb2, GSLb3)은 서포터(SM)의 측면들과 각각 직접 접할 수 있다.
연결 배선(GSL)의 측면 상에는 제2 절연층(112b)이 더 배치될 수 있다. 제2 절연층(112b)은 서포터(SM), 및 연결 배선(GSL)이 노출하는 제1 절연층(111)의 상면에 직접 접할 수 있다. 제2 절연층(112b)은 연결 배선(GSL)의 외측면들(GSLa2, GSLa3) 상에 배치될 수 있다. 제2 절연층(112b)은 연결 배선(GSL)의 외측면들(GSLa2, GSLa3)의 상단부를 노출하고, 하단부를 커버할 수 있다. 제2 절연층(112b)은 연결 배선(GSL)의 외측면들(GSLa2, GSLa3)의 하단부와 직접 접할 수 있다.
제2 절연층(112b) 및 연결 배선(GSL) 상에는 신호 배선(PAD)이 배치될 수 있다. 신호 배선(PAD)은 연결 배선(GSL)의 상면, 및 측면 상에 배치될 수 있다. 신호 배선(PAD)의 두께는 전반적으로 동일할 수 있다. 즉, 신호 배선(PAD)의 연결 배선(GSL)의 상면 상에 배치된 부분의 두께와 신호 배선(PAD)의 연결 배선(GSL)의 측면 상에 배치된 부분의 두께는 실질적으로 동일할 수 있다.
신호 배선(PAD)의 표면은 내면과 외면을 포함할 수 있다. 신호 배선(PAD)의 내면은 제1 상면(PADa1), 제2 상면(PADa3), 및 제1 상면(PADa1)과 제2 상면(PADa3) 사이에 배치되어 이들을 연결하는 외측면(PADa2)을 포함하고, 신호 배선(PAD)의 외면은 제1 하면(PADb1), 제2 하면(PADb3), 및 제1 하면(PADb1)과 제2 하면(PADb3) 사이에 배치되고 이들을 연결하는 내측면(PADb2)을 포함할 수 있다. 제2 상면(PADa3)과 외측면(PADa2)은 제1 상면(PADa1)을 기준으로 대칭적으로 반대 방향에 더 위치할 수 있다. 마찬가지로, 제2 하면(PADb3)과 내측면(PADb2)은 제1 하면(PADb1)을 기준으로 대칭적으로 반대 방향에 더 위치할 수 있다.
신호 배선(PAD)의 제1 하면(PADb1)은 제2 하면(PADb3)보다 두께 방향으로 상부로 돌출되어 위치할 수 있다. 또한, 신호 배선(PAD)의 제1 상면(PADa1)은 제2 상면(PADa3)보다 두께 방향으로 상부로 돌출되어 위치할 수 있다.
신호 배선(PAD)의 제1 하면(PADb1)은 연결 배선(GSL)의 상면(PADb1)과 직접 접하고, 신호 배선(PAD)의 내측면(PADb2)은 연결 배선(GSL)의 제2 절연층(112b)이 노출하는 외측면(GSLa2)의 상단부와 접하고, 신호 배선(PAD)의 제2 하면(PADb3)은 제2 절연층(112b)의 상면과 직접 접할 수 있다.
신호 배선(PAD)의 제1 상면(PADa1), 제2 상면(PADa3), 및 외측면(PADa2)은 상기 범프와 접할 수 있다. 제2 범프(370)의 표면은 신호 배선(PAD)과 대향하는 외면을 포함할 수 있다. 제2 범프(370)의 외면은 제1 하면(370a1), 제2 하면(370a3), 및 제1 하면(370a1)과 제2 하면(370a3) 사이에 배치되고 이들을 물리적으로 연결하는 외측면(370a2)을 포함할 수 있다. 제2 하면(370a3)과 외측면(370a2)은 제1 하면(370a1)을 기준으로 대칭적으로 반대 방향에 더 위치할 수 있다.
제2 범프(370)의 제1 하면(370a1)은 제2 하면(370a3)보다 두께 방향으로 상부 방향으로 만입되어 위치할 수 있다.
제2 범프(370)의 제1 하면(370a1)은 신호 배선(PAD)의 제1 상면(PADa1)과 직접 접하고, 제2 범프(370)의 제2 하면(370a3)은 신호 배선(PAD)의 제2 상면(PADa3)과 직접 접하고, 제2 범프(370)의 외측면(370a2)은 신호 배선(PAD)의 외측면(PADa2)과 직접 접할 수 있다. 제1 하면(370a1)과 제1 상면(PADa1), 제2 하면(370a3)과 제2 상면(PADa3), 및 외측면(370a2)과 외측면(PADa2)은 상술한 바와 같이 직접 접속될 수 있다. 제1 하면(370a1)과 제1 상면(PADa1), 제2 하면(370a3)과 제2 상면(PADa3), 및 외측면(370a2)과 외측면(PADa2)은 상호 초음파 접속 또는 초음파 접합될 수 있다.
신호 배선(PAD)의 표면은 하부의 연결 배선(GSL), 및 제2 절연층(112b)일 실시예에 따른 표시 장치(1)는 제1 절연층(111)과 연결 배선(GSL) 사이에 서포터(SM)를 배치하여 연결 배선(GSL)의 중심 부위의 표면을 두께 방향으로 돌출시키고, 연결 배선(GSL)의 표면을 따라 배치된 신호 배선(PAD)의 중심 부위의 표면을 두께 방향으로 돌출시킬 수 있다. 중심 부위의 표면이 두께 방향으로 돌출된 형상을 갖는 신호 배선(PAD)은 구동 집적 회로(300)의 제2 범프(370)의 형상과 맞물릴 수 있다. 즉, 신호 배선(PAD)은 제1 표면 높이를 갖는 제1 부분(중심 부위)과 상기 제1 부분의 제1 방향(DR1) 일측, 및 타측에 배치되고 상기 제1 표면 높이보다 작은 제2 표면 높이를 갖는 제2 부분(테두리 부위)을 포함하고, 제2 범프(370)는 제3 표면 높이를 갖는 제1 부분(중심 부위)과 상기 제1 부분의 제1 방향(DR1) 일측, 및 타측에 배치되고 상기 제3 표면 높이보다 큰 제4 표면 높이를 갖는 제2 부분(테두리 부위)를 포함할 수 있다. 신호 배선(PAD)의 돌출된 제1 부분은 제2 범프(370)의 만입된 제1 부분과 결합되고, 신호 배선(PAD)의 만입된 제2 부분은 제2 범프(370)의 돌출된 제2 부분과 결합될 수 있다. 이로 인해, 신호 배선(PAD)과 제2 범프(370)의 접촉 면적을 늘릴 수 있고, 본딩 신뢰성 및 제2 범프(370)와 신호 배선(PAD) 간의 저항 감소를 도모할 수 있다.
나아가, 신호 배선(PAD)과 제2 범프(370)의 상기 제1 부분(중심 부위)를 직접 접하게 함으로써 상기 제1 부분(중심 부위)에 상술한 비도전성 부재(NCM)가 잔류할 여지가 없어, 비도전성 부재(NCM)에 의한 신호 배선(PAD) 및 제2 범프(370) 간의 오픈(open)이 발생하는 것을 미연에 방지할 수 있다.
이하, 상술한 표시 장치의 제조 방법에 대해 설명한다. 이하의 실시예에서 이미 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로서 지칭하고, 그 설명을 생략하거나 간략화한다.
도 10은 일 실시예에 따른 표시 장치의 제조 방법의 순서도이고, 도 11 및 도 12는 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이고, 도 13은 다른 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도이고, 도 14 및 도 15는 또 다른 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도이고, 도 16 및 도 17은 또 다른 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도이고, 도 18은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도이다.
도 10 및 도 11을 참조하면, 표시 기판(101) 또는 베이스 기판 상에 서포터를 형성(S10)한다.
서포터(SM)는 제1 절연층(111) 상에 배치될 수 있다. 서포터(SM)는 제1 절연층(111)의 상면에 직접 배치될 수 있다. 서포터(SM)는 상술한 연결 배선(GSL)의 하부에 배치되어 연결 배선(GSL)을 두께 방향으로 돌출시킬 수 있다. 돌출된 연결 배선(GSL)으로 인해, 신호 배선(PAD)은 두께 방향으로 함께 돌출되어 구동 집적 회로(300)의 범프들과 접합이 용이할 수 있다. 서포터(SM)는 유기물, 또는 무기물을 포함하여 이루어질 수 있다.
서포터(SM)의 단면 형상은 사다리꼴 형상일 수 있다.
도 12 내지 도 17에서는 서포터(SM)를 형성하는 다양한 방법에 대해 설명한다.
도 12 및 도 13을 참조하면, 표시 기판(101) 또는 베이스 기판 상에 서포터를 형성(S10)하는 단계는 포토리소그래피 공정을 통해 서포터(SM)를 형성하는 단계를 더 포함할 수 있다.
포토리소그래피 공정을 통해 서포터(SM)를 형성하는 단계는 제1 절연층(111) 상에 서포터 물질(SMa)을 도포하는 단계, 및 제1 절연층(111) 상에 도포된 서포터 물질(SMa)을 자외선(UV) 레이저로 조사하는 단계, 및 자외선 레이저가 조사된 서포터 물질(SMa)을 현상하여 서포터(SM)를 형성하는 단계를 더 포함할 수 있다. 제1 절연층(111) 상에 도포된 서포터 물질(SMa)을 자외선(UV) 레이저로 조사하는 단계는 도 13에 도시된 마스크(MASK)를 서포터(SM) 형성 영역을 제외한 영역에 배치하고, 자외선 레이저로 서포터 물질을 조사하는 단계를 더 포함할 수 있다.
도 14 및 도 15를 참조하면, 표시 기판(101) 또는 베이스 기판 상에 서포터를 형성(S10)하는 단계는 스퀴징 공정을 통해 서포터(SM)를 형성하는 단계를 더 포함할 수 있다.
스퀴징 공정을 통해 서포터(SM)를 형성하는 단계는 제1 절연층(111) 상에 마스킹 패턴(MK)을 서포터 배치 영역을 제외한 영역에 배치하는 단계, 서포터 물질(SMb)을 스퀴징 장치를 통해 밀어 마스킹 패턴(MK)이 노출하는 제1 절연층(111) 상에 서포터 물질(SMb)을 채우는 단계, 및 마스킹 패턴(MK)을 제1 절연층(111)으로부터 제거하고, 제1 절연층(111)의 상면에 형성된 서포터 물질(SMb)을 경화하는 단계를 더 포함할 수 있다.
도 16 및 도 17을 참조하면, 표시 기판(101) 또는 베이스 기판 상에 서포터를 형성(S10)하는 단계는 잉크젯 공정을 통해 서포터(SM)를 형성하는 단계를 더 포함할 수 있다.
잉크젯 공정을 통해 서포터(SM)를 형성하는 단계는 제1 절연층(111) 상에 잉크젯 장치를 통해 서포터 물질(SMc1)을 도포하는 단계, 및 제1 절연층(111) 상에 도포된 서포터 물질(SMc1)을 경화하여 서포터(SM)를 형성하는 단계를 포함할 수 있다.
이어서, 도 18을 참조하면, 서포터(SM) 상에 연결 배선(GSL)을 형성(S20)한다. 연결 배선(GSL)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 연결 배선(GSL)은 상기 예시된 물질로 이루어진 단일막 또는 적층막일 수 있다.
연결 배선(GSL)은 서포터(SM)의 표면을 커버하고, 서포터(SM)의 표면과 직접 접하도록 형성될 수 있다. 연결 배선(GSL)의 서포터(SM)와 두께 방향으로 중첩하는 부분은 두께 방향으로 돌출될 수 있다.
이후, 연결 배선(GSL) 상에 연결 배선(GSL)을 커버하고 연결 배선(GSL)과 전기적으로 연결된 신호 배선(PAD)을 형성(S30)한다.
도 19는 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이고, 도 20은 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이고, 도 21은 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이고, 도 22는 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이고, 도 23은 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 19 내지 도 23은 서포트(SM)의 다양한 단면 형상을 예시한다.
도 19를 참조하면, 서포트(SM_1)의 단면 형상은 삼각형으로 적용될 수 있음을 예시한다.
그 외 설명은 도 9에서 상술한 바 중복 설명은 생략하기로 한다.
도 20을 참조하면, 서포트(SM_2)의 단면 형상은 오각형으로 적용될 수 있음을 예시한다.
그 외 설명은 도 9에서 상술한 바 중복 설명은 생략하기로 한다.
도 21을 참조하면, 서포트(SM_3)의 단면 형상은 반원으로 적용될 수 있음을 예시한다.
그 외 설명은 도 9에서 상술한 바 중복 설명은 생략하기로 한다.
도 22를 참조하면, 서포트(SM_4)의 단면 형상은 반타원으로 적용될 수 있음을 예시한다.
그 외 설명은 도 9에서 상술한 바 중복 설명은 생략하기로 한다.
도 23을 참조하면, 서포트(SM_5)의 단면 형상은 사각형으로 적용될 수 있음을 예시한다.
그 외 설명은 도 9에서 상술한 바 중복 설명은 생략하기로 한다.
도 24는 다른 실시예에 따른 구동 집적 회로가 부착된 표시 패널의 패드 영역의 평면 배치도이다.
도 24를 참조하면, 본 실시예에 따른 서포트(SM_6)는 신호 배선(PAD)의 장변 방향을 따라 연장된 라인 형상을 갖고, 라인 형상을 갖는 서포트(SM_6)가 복수의 패턴을 포함할 수 있다는 점에서 도 7에 따른 서포트(SM)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 서포트(SM_6)는 신호 배선(PAD)의 장변 방향 또는 열 방향을 따라 연장된 라인 형상을 갖고, 라인 형상을 갖는 서포트(SM_6)가 복수의 패턴을 포함할 수 있다.
라인 형상의 복수의 패턴은 신호 배선(PAD)의 단변 방향을 따라 이격되어 배치될 수 있다. 도 24에서는 3개의 패턴을 가지는 것으로 도시되었지만, 이에 제한되지 않고 라인 형상의 패턴은 2개, 또는 4개 이상일 수 있다.
그 외 설명은 도 7에서 상술한 바 중복 설명은 이하 생략하기로 한다.
도 25는 또 다른 실시예에 따른 구동 집적 회로가 부착된 표시 패널의 패드 영역의 평면 배치도이다.
도 25를 참조하면, 본 실시예에 따른 서포트(SM_7)는 신호 배선(PAD)의 단변 방향 또는 행 방향을 따라 연장된 라인 형상을 갖고, 라인 형상을 갖는 서포트(SM_7)가 복수의 패턴을 포함할 수 있다는 점에서 도 7에 따른 서포트(SM)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 서포트(SM_7)는 신호 배선(PAD)의 단변 방향을 따라 연장된 라인 형상을 갖고, 라인 형상을 갖는 서포트(SM_7)가 복수의 패턴을 포함할 수 있다.
라인 형상의 복수의 패턴은 신호 배선(PAD)의 장변 방향을 따라 이격되어 배치될 수 있다. 도 25에서는 6개의 패턴을 가지는 것으로 도시되었지만, 이에 제한되지 않고 라인 형상의 패턴은 2개, 3개, 4개, 5개, 또는 7개 이상일 수 있다.
그 외 설명은 도 7에서 상술한 바 중복 설명은 이하 생략하기로 한다.
도 26은 또 다른 실시예에 따른 구동 집적 회로가 부착된 표시 패널의 패드 영역의 평면 배치도이다.
도 26을 참조하면, 본 실시예에 따른 서포트(SM_8)는 신호 배선(PAD)의 장변 방향 및 단변 방향을 따라 각각 연장된 격자 형상을 가진다는 점에서 도 7에 따른 서포트(SM)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 서포트(SM_8)는 신호 배선(PAD)의 장변 방향 및 단변 방향을 따라 각각 연장된 격자 형상을 가질 수 있다.
그 외 설명은 도 7에서 상술한 바 중복 설명은 이하 생략하기로 한다.
도 27은 또 다른 실시예에 따른 구동 집적 회로가 부착된 표시 패널의 패드 영역의 평면 배치도이다.
도 27을 참조하면, 본 실시예에 따른 서포트(SM_9)는 아일랜드 또는 섬 형상을 갖는 복수의 패턴을 포함한다는 점에서 도 7에 따른 서포트(SM)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 서포트(SM_9)는 아일랜드 또는 섬 형상을 갖는 복수의 패턴을 포함할 수 있다.
아일랜드 형상의 복수의 패턴은 신호 배선(PAD)의 장변 방향 및 단변 방향을 따라 배열되고, 인접한 복수의 패턴들은 상호 이격되어 배치될 수 있다. 도 27에서는 신호 배선(PAD)의 장변 방향을 따라 3개의 열, 신호 배선(PAD)의 단변 방향을 따라 6개의 행으로 배열된 복수의 패턴들이 예시되었지만, 이에 제한되는 것은 아니다.
아일랜드 형상의 패턴은 단면 형상으로 도 9의 사다리꼴 형상이 적용되고, 단면 형상이 사다리꼴인 육면체 형상이 적용될 수 있다.
도 28은 일 실시예에 따른 서포터의 변형예들을 나타낸 도면이다.
도 28a에 도시된 바와 같이, 본 실시예에 따른 서포터(SM_9a)는 단면 형상이 사각형인 직육면체(SM_9a)로 적용될 수 있다.
도 28b에 도시된 바와 같이, 본 실시예에 따른 서포터(SM_9b)는 단면 형상이 삼각형인 원뿔 형태로 적용될 수 있다.
도 28c에 도시된 바와 같이, 본 실시예에 따른 서포터(SM_9c)는 밑면이 사각형이고, 측면이 삼각형인 사각뿔 형태로 적용될 수 있다.
도 28d에 도시된 바와 같이, 본 실시예에 따른 서포터(SM_9d)는 밑면이 오각형이고, 측면이 삼각형인 오각뿔 형태로 적용될 수 있다.
도 28e에 도시된 바와 같이, 본 실시예에 따른 서포터(SM_9e)는 밑면과 윗면이 원형이고, 밑면의 면적이 윗면의 면적보다 큰 원뿔대 형상으로 적용될 수 있다.
도 28f에 도시된 바와 같이, 본 실시예에 따른 서포터(SM_9f)는 밑면과 윗면이 오각형이고, 밑면의 면적이 윗면의 면적보다 큰 오각뿔대 형상으로 적용될 수 있다.
도 28g에 도시된 바와 같이, 본 실시예에 따른 서포터(SM_9g)는 밑면과 윗면이 원형이고, 밑면의 면적과 윗면의 면적이 동일한 원기둥 형상으로 적용될 수 있다.
도 28h에 도시된 바와 같이, 본 실시예에 따른 서포터(SM_9h)는 접시 형상으로 적용될 수 있다.
도 28i에 도시된 바와 같이, 본 실시예에 따른 서포터(SM_9i)는 반구 형상으로 적용될 수 있다.
도 28j에 도시된 바와 같이, 본 실시예에 따른 서포터(SM_9j)는 종형 형상으로 적용될 수 있다.
도 29는 또 다른 실시예에 따른 구동 집적 회로가 부착된 표시 패널의 패드 영역의 평면 배치도이고, 도 30은 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 29 및 도 30을 참조하면, 본 실시예에 따르면 연결 배선(GSL_1)과 신호 배선(PAD) 사이에 제2 연결 배선(GSL2)이 더 배치되고 서포터(SM)가 생략된다는 점에서 도 7 및 도 9에 따른 실시예와 상이하다.
더욱 구체적으로 설명하면, 제2 연결 배선(GSL2)의 평면상 크기는 연결 배선(GSL_1)의 평면상 크기보다 작을 수 있다. 제2 연결 배선(GSL2)의 평면 형상으로 직사각형이 적용될 수 있지만, 이에 제한되는 것으 ㄴ아니다.
제2 연결 배선(GSL2)은 연결 배선(GSL_1)의 상면에 직접 배치될 수 있다. 신호 배선(PAD)은 제2 절연층(112b), 제2 연결 배선(GSL2), 및 제2 연결 배선(GSL2)과 제2 절연층(112b)이 노출하는 연결 배선(GSL_1)의 상면에 직접 배치되고 접할 수 있다.
제2 연결 배선(GSL2)은 도 3에서 상술한 제2 도전층(130)과 동일층에 배치될 수 있다. 제2 연결 배선(GSL2)은 제2 도전층(130)의 예시된 물질 중 적어도 하나를 포함하여 이루어질 수 있다.
도 31은 또 다른 실시예에 따른 구동 집적 회로가 부착된 표시 패널의 패드 영역의 평면 배치도이고, 도 32는 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 31 및 도 32를 참조하면 본 실시예에 따르면 서포터(SM)가 생략되고 연결 배선(GSL_2)이 서로 다른 두께를 갖는 부분들을 포함한다는 점에서 도 7 및 도 9에 따른 실시예와 상이하다.
연결 배선(GSL_2)은 제1 두께를 갖는 제1 부분 또는 중심부, 상기 제1 두께보다 작은 제2 두께를 갖는 제2 부분, 및 제3 부분을 포함할 수 있다. 상기 제2 부분, 및 상기 제3 부분은 상기 제1 부분의 제1 방향(DR1) 일측, 및 타측에 각각 위치할 수 있다. 연결 배선(GSL_2)의 상기 제1 부분의 표면은 상기 제2 부분의 표면 및 상기 제3 부분의 표면보다 두께 방향으로 돌출될 수 있다. 연결 배선(GSL_2)의 상기 제1 부분과 중첩 배치된 신호 배선(PAD)의 중심 부위는 두께 방향으로 돌출될 수 있다.
도 33 내지 도 35는 도 31 및 도 32에 따른 연결 배선의 공정 단계별 단면도이다.
도 33을 참조하면, 제1 절연층(111) 상에 연결 배선 물질(GSLa)을 증착한다. 연결 배선 물질(GSLa)은 도 3에서 상술한 연결 배선(GSL)의 예시된 물질 중 적어도 하나를 포함하여 이루어질 수 있다.
이어서, 도 34를 참조하면, 연결 배선(GSL_2)이 형성될 영역에서 연결 배선 물질(GSLa) 상에 마스크(MASK)를 배치하고, 마스크(MASK)와 비중첩 배치된 연결 배선 물질(GSLa)을 에칭한다. 마스크(MASK)와 비중첩 배치된 연결 배선 물질(GSLa)을 에칭하는 단계는 마스크(MASK)와 비중첩 배치된 연결 배선 물질(GSLa)을 드라이 에칭하는 단계 또는 마스크(MASK)와 비중첩 배치된 연결 배선 물질(GSLa)을 웻 에칭하는 단계를 포함할 수 있다.
이어서, 도 35를 참조하면, 연결 배선(GSL_2)의 상기 제1 부분, 및 연결 배선(GSL_2)과 비중첩하는 영역 상에 마스크(MASK)를 배치하고, 마스크(MASK)가 노출된 영역을 에칭하여 연결 배선(GSL_2)의 상기 제1 부분 내지 상기 제3 부분을 형성한다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (32)

  1. 표시 영역 및 상기 표시 영역 주변에 배치된 패드 영역이 정의된 표시 기판;
    상기 표시 기판의 상기 패드 영역 상에 배치된 연결 배선;
    상기 연결 배선 상에 배치된 신호 배선; 및
    상기 표시 기판과 상기 연결 배선 사이에 배치된 서포터를 포함하고,
    상기 연결 배선은 상기 서포터와 직접 접하는 표시 패널.
  2. 제1 항에 있어서,
    상기 연결 배선의 평면상 크기는 상기 서포터의 평면상 크기보다 크고, 상기 연결 배선은 상기 서포터를 커버하는 표시 패널.
  3. 제2 항에 있어서,
    상기 신호 배선의 평면상 크기는 상기 연결 배선의 평면상 크기보다 크고, 상기 신호 배선은 상기 연결 배선과 직접 접하는 표시 패널.
  4. 제3 항에 있어서,
    상기 표시 기판과 상기 신호 배선 사이에 배치된 절연층을 더 포함하고, 상기 절연층은 상기 연결 배선의 측면을 덮고, 상면을 노출하는 표시 패널.
  5. 제4 항에 있어서,
    상기 신호 배선은 상기 절연층의 상면과 직접 접하는 표시 패널.
  6. 제1 항에 있어서,
    상기 서포터의 단면 형상은 사다리꼴, 삼격형, 오각형, 반원, 반타원, 또는 사각 형상 중 적어도 하나를 포함하는 표시 패널.
  7. 제1 항에 있어서,
    상기 서포터는 상기 신호 배선의 장변 방향을 따라 연장된 패턴을 포함하고, 상기 서포터의 패턴은 복수이고, 상기 복수의 서포터의 패턴은 상기 신호 배선의 단변 반향을 따라 이격되어 배치된 표시 패널.
  8. 제1 항에 있어서,
    상기 서포터는 상기 신호 배선의 단변 방향을 따라 연장된 패턴을 포함하고,
    상기 서포터의 패턴은 복수이고,
    상기 복수의 서포터의 패턴은 상기 신호 배선의 장변 반향을 따라 이격되어 배치된 표시 패널.
  9. 제1 항에 있어서,
    상기 서포터는 평면상 상기 신호 배선의 장변 방향 및 단변 방향을 따라 연장된 격자 형상을 갖는 표시 패널.
  10. 제1 항에 있어서,
    상기 서포터는 평면상 상기 신호 배선의 장변 방향 및 단변 방향을 따라 이격되어 배치된 복수의 섬 형상을 갖는 표시 패널.
  11. 제1 항에 있어서,
    상기 연결 배선은 복수이고, 상기 복수의 연결 배선 사이에 배치된 비도전성 필름 또는 비도전성 결합제를 더 포함하는 표시 패널.
  12. 표시 영역 및 상기 표시 영역 주변에 배치된 패드 영역이 정의된 표시 기판;
    상기 표시 기판의 상기 패드 영역 상에 배치된 제1 연결 배선; 및
    상기 제1 연결 배선 상에 배치된 신호 배선을 포함하고,
    상기 제1 연결 배선은 제1 부분, 상기 제1 부분의 일측에 배치된 제2 부분, 및 상기 제1 부분의 타측에 배치된 제3 부분을 포함하고,
    상기 제1 부분의 표면 높이는 상기 제2 부분의 표면 높이, 및 상기 제3 부분의 표면 높이보다 큰 표시 패널.
  13. 제12 항에 있어서,
    상기 제1 연결 배선은 상기 신호 배선의 제1 부분과 중첩 배치된 제4 부분, 상기 신호 배선의 제2 부분과 중첩 배치된 제5 부분, 및 상기 신호 배선의 제3 부분과 중첩 배치된 제6 부분을 포함하고,
    상기 제4 부분의 두께는 상기 제5 부분, 및 상기 제6 부분의 두께보다 큰 표시 패널.
  14. 제12 항에 있어서,
    상기 제1 연결 배선과 상기 신호 배선 사이에 배치된 제2 연결 배선을 더 포함하고,
    상기 제2 연결 배선의 평면상 크기는 상기 제1 연결 배선, 및 상기 신호 배선의 평면상 크기보다 작고,
    상기 제2 연결 배선은 상기 신호 배선의 상기 제1 부분과 두께 방향으로 중첩 배치된 표시 패널.
  15. 표시 영역 및 상기 표시 영역 주변에 배치된 패드 영역이 정의된 표시 기판,
    상기 표시 기판의 상기 패드 영역 상에 배치된 연결 배선,
    상기 연결 배선 상에 배치된 신호 배선, 및
    상기 표시 기판과 상기 연결 배선 사이에 배치된 서포터를 포함하는 표시 패널; 및
    상기 표시 기판의 상기 패드 영역 상에 부착되고, 상기 신호 배선과 접속되는 범프를 포함하는 구동 집적 회로를 포함하고,
    상기 연결 배선은 상기 서포터와 직접 접하는 표시 장치.
  16. 제15항에 있어서,
    상기 연결 배선의 평면상 크기는 상기 서포터의 평면상 크기보다 크고, 상기 연결 배선은 상기 서포터를 커버하는 표시 장치.
  17. 제15항에 있어서,
    상기 신호 배선의 평면상 크기는 상기 연결 배선의 평면상 크기보다 크고, 상기 신호 배선은 상기 연결 배선과 직접 접하는 표시 장치.
  18. 제17 항에 있어서,
    상기 표시 기판과 상기 신호 배선 사이에 배치된 절연층을 더 포함하고, 상기 절연층은 상기 연결 배선의 측면을 덮고, 상면을 노출하는 표시 장치.
  19. 제18항에 있어서,
    상기 신호 배선은 상기 절연층의 상면과 직접 접하는 표시 장치.
  20. 제17 항에 있어서,
    상기 신호 배선은 상기 서포터와 중첩 배치된 제1 부분, 상기 서포터와 비중첩 배치되고 상기 제1 부분의 일측에 위치한 제2 부분, 및 상기 서포터와 비중첩 배치되고 상기 제1 부분의 타측에 위치한 제3 부분을 포함하고, 상기 제1 부분의 상면은 상기 제2 부분의 상면, 및 상기 제3 부분의 상면보다 두께 방향으로 돌출된 표시 장치.
  21. 제20 항에 있어서,
    상기 구동 집적 회로는 구동 기판, 및 상기 구동 기판 상에 배치된 구동 배선을 더 포함하고, 상기 범프는 상기 구동 배선 상에 배치되고 상기 구동 배선과 연결된 표시 장치.
  22. 제21 항에 있어서,
    상기 범프는 제1 부분, 상기 제1 부분의 일측에 배치된 제2 부분, 및 상기 제1 부분의 타측에 배치된 제3 부분을 포함하고, 상기 제1 부분의 표면은 상기 제2 부분의 표면, 및 상기 제3 부분의 표면보다 두께 방향으로 만입된 표시 장치.
  23. 제22 항에 있어서,
    상기 신호 배선의 제1 부분은 상기 범프의 제1 부분과 접속되고, 상기 신호 배선의 제2 부분은 상기 범프의 제2 부분과 접속되고, 상기 신호 배선의 제3 부분은 상기 범프의 제3 부분과 접속된 표시 장치.
  24. 제21 항에 있어서,
    상기 범프는 상기 신호 배선과 직접 접속된 표시 장치.
  25. 제24 항에 있어서,
    상기 범프는 상기 신호 배선과 초음파 접속된 표시 장치.
  26. 베이스 기판 상에 서포터를 형성하는 단계;
    상기 서포터 상에 연결 배선을 형성하는 단계; 및
    상기 연결 배선 상에 상기 연결 배선을 커버하고 상기 연결 배선과 전기적으로 연결된 신호 배선을 형성하는 단계를 포함하되,
    상기 연결 배선은 상기 서포터를 커버하고, 직접 접하는 표시 장치의 제조 방법.
  27. 제26 항에 있어서,
    상기 베이스 기판 상에 서포터를 형성하는 단계는 포토리소그래피 공정, 잉크젯 공정, 또는 스퀴징 공정을 통해 상기 서포터를 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  28. 제26 항에 있어서,
    상기 신호 배선을 형성한 후에 상기 신호 배선 상에 구동 집적 회로를 부착하는 단계를 더 포함하는 표시 장치의 제조 방법.
  29. 제28 항에 있어서,
    상기 구동 집적 회로를 부착하는 단계는 범프를 상기 신호 배선에 직접 접속하는 단계를 포함하는 표시 장치의 제조 방법.
  30. 제29 항에 있어서,
    상기 신호 배선은 상기 서포터와 중첩 배치된 제1 부분, 상기 서포터와 비중첩 배치되고 상기 제1 부분의 일측에 위치한 제2 부분, 및 상기 서포터와 비중첩 배치되고 상기 제1 부분의 타측에 위치한 제3 부분을 포함하고, 상기 제1 부분의 상면은 상기 제2 부분의 상면, 및 상기 제3 부분의 상면보다 두께 방향으로 돌출된 표시 장치의 제조 방법.
  31. 제30 항에 있어서,
    상기 범프는 제1 부분, 상기 제1 부분의 일측에 배치된 제2 부분, 및 상기 제1 부분의 타측에 배치된 제3 부분을 포함하고, 상기 제1 부분의 표면은 상기 제2 부분의 표면, 및 상기 제3 부분의 표면보다 두께 방향으로 만입된 표시 장치의 제조 방법.
  32. 제31 항에 있어서,
    상기 신호 배선의 제1 부분은 상기 범프의 제1 부분과 접속되고,
    상기 신호 배선의 제2 부분은 상기 범프의 제2 부분과 접속되고,
    상기 신호 배선의 제3 부분은 상기 범프의 제3 부분과 접속된 표시 장치의 제조 방법.
PCT/KR2020/008404 2019-07-12 2020-06-26 표시 장치 및 표시 장치의 제조 방법 WO2021010616A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/626,198 US20220278088A1 (en) 2019-07-12 2020-06-26 Display device and method for manufacturing display device
EP20840013.5A EP3998636A4 (en) 2019-07-12 2020-06-26 DISPLAY DEVICE AND METHOD OF MAKING DISPLAY DEVICE
CN202080051032.8A CN114097091A (zh) 2019-07-12 2020-06-26 显示装置和用于制造显示装置的方法
JP2022501069A JP2022540193A (ja) 2019-07-12 2020-06-26 表示装置および表示装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0084765 2019-07-12
KR1020190084765A KR20210008277A (ko) 2019-07-12 2019-07-12 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
WO2021010616A1 true WO2021010616A1 (ko) 2021-01-21

Family

ID=74211061

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/008404 WO2021010616A1 (ko) 2019-07-12 2020-06-26 표시 장치 및 표시 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20220278088A1 (ko)
EP (1) EP3998636A4 (ko)
JP (1) JP2022540193A (ko)
KR (1) KR20210008277A (ko)
CN (1) CN114097091A (ko)
WO (1) WO2021010616A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023012914A1 (ja) * 2021-08-03 2023-02-09 株式会社Ｎｔｔドコモ 端末および無線通信方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146214A1 (en) * 2002-12-09 2006-07-06 Seong-Yong Hwang Thin film transistor substrate, method of manufacturing the same, liquid crystal display apparatus having the same and method of manufacturing the liquid crystal display apparatus
US20070290306A1 (en) * 2006-06-19 2007-12-20 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof, and semiconductor apparatus
KR20170038406A (ko) * 2015-09-30 2017-04-07 엘지디스플레이 주식회사 디스플레이 장치
KR20170081052A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 패드부 전극 구조 및 이를 갖는 표시 장치
KR20180000046A (ko) * 2016-06-21 2018-01-02 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040099959A1 (en) * 2002-11-22 2004-05-27 Hannstar Display Corp. Conductive bump structure
JP4293563B2 (ja) * 2006-11-28 2009-07-08 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体パッケージ
KR102600926B1 (ko) * 2016-08-24 2023-11-14 삼성디스플레이 주식회사 반도체 칩, 표시패널 및 전자장치
KR102658923B1 (ko) * 2016-09-12 2024-04-18 삼성전자주식회사 반도체 장치 및 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146214A1 (en) * 2002-12-09 2006-07-06 Seong-Yong Hwang Thin film transistor substrate, method of manufacturing the same, liquid crystal display apparatus having the same and method of manufacturing the liquid crystal display apparatus
US20070290306A1 (en) * 2006-06-19 2007-12-20 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof, and semiconductor apparatus
KR20170038406A (ko) * 2015-09-30 2017-04-07 엘지디스플레이 주식회사 디스플레이 장치
KR20170081052A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 패드부 전극 구조 및 이를 갖는 표시 장치
KR20180000046A (ko) * 2016-06-21 2018-01-02 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3998636A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023012914A1 (ja) * 2021-08-03 2023-02-09 株式会社Ｎｔｔドコモ 端末および無線通信方法

Also Published As

Publication number Publication date
US20220278088A1 (en) 2022-09-01
EP3998636A1 (en) 2022-05-18
EP3998636A4 (en) 2023-08-30
CN114097091A (zh) 2022-02-25
JP2022540193A (ja) 2022-09-14
KR20210008277A (ko) 2021-01-21

Similar Documents

Publication Publication Date Title
WO2020032340A1 (ko) 표시 장치
WO2020145462A1 (ko) 표시 장치 및 이의 제조 방법
WO2019151550A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021125704A1 (ko) 표시 장치
WO2020045819A1 (ko) 표시 패널, 및 이를 포함하는 표시 장치
WO2020218704A1 (ko) 표시 장치
WO2022050454A1 (ko) 디스플레이 장치
WO2020060014A1 (ko) 표시 장치
WO2021010616A1 (ko) 표시 장치 및 표시 장치의 제조 방법
WO2021091062A1 (ko) 표시 장치
WO2021215585A1 (ko) 표시 장치
WO2020235803A1 (ko) 표시 장치 및 이의 제조 방법
WO2023003320A1 (ko) 표시 장치
KR20210108526A (ko) 표시 장치
WO2020130368A1 (ko) 표시 패널, 그를 포함한 표시 장치, 및 표시 장치의 제조 방법
KR20210019633A (ko) 표시 장치 및 표시 장치의 제조 방법
WO2021182681A1 (ko) 표시 장치
WO2019146816A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2022039300A1 (ko) 디스플레이 장치의 제조에 사용되는 전사 기판, 디스플레이 장치 및 디스플레이 장치의 제조 방법
WO2022059986A1 (ko) 표시 장치
WO2021091061A1 (ko) 표시 장치
WO2022092597A1 (ko) 디스플레이 장치 및 이의 제조방법
WO2024075923A1 (ko) 박막트랜지스터, 트랜지스터 어레이 기판 및 트랜지스터 어레이 기판의 제조 방법
KR20200130550A (ko) 표시 장치 및 표시 장치의 제조 방법
WO2023128465A1 (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20840013

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022501069

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020840013

Country of ref document: EP

Effective date: 20220214