WO2020124823A1 - 显示面板及显示模组 - Google Patents

显示面板及显示模组 Download PDF

Info

Publication number
WO2020124823A1
WO2020124823A1 PCT/CN2019/078429 CN2019078429W WO2020124823A1 WO 2020124823 A1 WO2020124823 A1 WO 2020124823A1 CN 2019078429 W CN2019078429 W CN 2019078429W WO 2020124823 A1 WO2020124823 A1 WO 2020124823A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal line
area
type power
layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2019/078429
Other languages
English (en)
French (fr)
Inventor
卜呈浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to US16/603,245 priority Critical patent/US11144170B2/en
Publication of WO2020124823A1 publication Critical patent/WO2020124823A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes

Definitions

  • the present application relates to the display field, in particular to a display panel and a display module.
  • organic light-emitting diode Organic Light-Emitting Diode
  • OLED Organic Light-Emitting Diode
  • the lower border of the display panel in the prior art is the distance between the bottom edge of the display area and the central axis of the curved area, which includes a wider VDD trace and a data signal fan-out line, making the lower border of the existing display panel longer .
  • the present application provides a display panel and a display module to solve the technical problem of a long lower border of the existing display panel.
  • This application provides a display panel, which includes:
  • a non-display area located at the periphery of the display area, the non-display area including a bending area close to the display area and a binding area far from the display area;
  • a power cord, the power cord includes a first type power cord and a second type power cord located in the bending zone;
  • first-type power cord and the second-type power cord are arranged at different layers in the bending area.
  • the non-display area includes first and second areas on both sides of the curved area, the first area is close to the display area, and the second area is far from the display area;
  • the power line includes a first voltage uniform portion located in the first area and a second voltage uniform portion located in the second area, the first voltage uniform portion and the second voltage uniform portion are directed toward the The binding zone extends.
  • the bending area is provided with: a substrate, the first type power line located on the substrate, the first organic filling layer on the first type power line, and the The second-type power supply line on the first organic-filled layer, and the second organic-filled layer located on the second-type power-supply line.
  • the display area is provided with the substrate and the first metal layer on the substrate, the second metal layer on the first metal layer, and the second metal layer The third metal layer on the metal layer;
  • first type power line and the second metal layer are formed in the same mask process, and the second type power line and the third metal layer are formed in the same mask process.
  • the first type power supply line is a VDD signal line
  • the second type power supply line is a Vdate signal line
  • the first type of power line includes a first signal line and a second signal line;
  • the bending area is provided with: a substrate, the first signal line on the substrate, a first organic filled layer on the first signal line, and the first on the first organic filled layer Two signal lines, a second organic filling layer on the second signal line, the second type power line on the second organic filling layer, and a third type power line on the second type power line Organic filling layer.
  • the display area is provided with the substrate and the first metal layer on the substrate, the second metal layer on the first metal layer, and the second metal layer The third metal layer on the metal layer;
  • the first signal line and the first metal layer are formed in the same photomask process, the second signal line and the second metal layer are formed in the same photomask process, and the second type power line is The third metal layer is formed in the same photomask process.
  • the first type power line is a Vdate signal line
  • the second type power line is a VDD signal line
  • the VDD signal line and the Vdate signal line extend from the bending area to the bonding area.
  • the display panel further includes a VSS signal line extending from the display area to the binding area;
  • VSS signal line and the VDD signal line are formed in the same mask process.
  • the display panel further includes a GOA signal line
  • the GOA signal line is formed on both sides of the display panel, between the display area and the VSS signal line;
  • the GOA signal line extends from the display area to the non-display area
  • the GOA signal line is insulated from the VSS signal line, the Vdate signal line, and the VDD signal line.
  • the present application also proposes a display module, wherein the display module includes a display panel, a polarizing layer and a cover layer on the display panel, the display panel includes:
  • a non-display area located at the periphery of the display area, the non-display area including a bending area close to the display area and a binding area away from the display area;
  • a power cord, the power cord includes a first type power cord and a second type power cord located in the bending zone;
  • first-type power cord and the second-type power cord are arranged at different layers in the bending area.
  • the non-display area includes a first area and a second area on both sides of the bending area, the first area is close to the display area, and the second area is far from the Display area;
  • the power supply line includes a first voltage uniform portion located in the first area and a second voltage uniform portion located in the second area, the first voltage uniform portion and the second voltage uniform portion are directed toward the The binding zone extends.
  • the bending area is provided with: a substrate, the first type power line located on the substrate, a first organic filling layer on the first type power line, located The second-type power supply line on the first organic-filled layer, and the second organic-filled layer located on the second-type power-supply line.
  • first type power line and the second metal layer are formed in the same mask process, and the second type power line and the third metal layer are formed in the same mask process.
  • the first type power supply line is a VDD signal line
  • the second type power supply line is a Vdate signal line
  • the first type of power line includes a first signal line and a second signal line
  • the bending area is provided with: a substrate, the first signal line on the substrate, a first organic filled layer on the first signal line, and the on the first organic filled layer A second signal line, a second organic filling layer on the second signal line, the second type power line on the second organic filling layer, and a second type power line on the second type power line Three organic filling layers.
  • the first signal line and the first metal layer are formed in the same photomask process, the second signal line and the second metal layer are formed in the same photomask process, and the second type power line is The third metal layer is formed in the same photomask process.
  • the first type power line is a Vdate signal line
  • the second type power line is a VDD signal line
  • the VDD signal line and the Vdate signal line extend from the bending area to the bonding area.
  • the display panel further includes a VSS signal line, and the VSS signal line extends from the display area to the binding area;
  • VSS signal line and the VDD signal line are formed in the same mask process.
  • the display panel further includes a GOA signal line
  • the GOA signal line is formed on both sides of the display panel, between the display area and the VSS signal line;
  • the GOA signal line extends from the display area to the non-display area
  • the GOA signal line is insulated from the VSS signal line, the Vdate signal line, and the VDD signal line.
  • Example 1 is a schematic plan view of a display panel according to Example 1 of the present application.
  • Example 2 is a structural diagram of a film layer of a display panel according to Example 1 of the present application.
  • FIGS. 3A-3E, FIGS. 3A-3E are process steps of the display panel according to the first embodiment of the present application.
  • FIG. 4 is a schematic plan view of a display panel according to Embodiment 2 of the present application.
  • Example 5 is a structural diagram of a film layer of a display panel according to Example 2 of the present application.
  • FIGS. 6A-6G are process steps of the display panel according to the second embodiment of the present application.
  • FIG. 1 is a schematic plan view of a display panel according to Embodiment 1 of the present application.
  • the display panel 100 includes a display area 10 and a non-display area 20 located on the periphery of the display area 10.
  • the non-display area 20 includes a bending area 30 close to the display area 10 and a binding area 40 far from the display area 10.
  • the display panel 100 further includes a power cord that extends from the display area 10 to the non-display area 20.
  • the power cord includes a first type power cord and a second type power cord located in the bending zone 30.
  • the first-type power cord 50 and the second-type power cord 60 are disposed at different layers in the bending zone 30.
  • the non-display area 20 includes a first area 70 and a second area 80 on both sides of the bending area 30, the first area 70 is close to the display area 10, and the second area 80 Away from the display area 10.
  • the power supply line includes a first voltage uniform portion located in the first region 70 and a second voltage uniform portion located in the second region 80.
  • the first voltage uniform portion and the second voltage uniform portion The binding zone 40 extends.
  • the first type power line 50 and the second type power line 60 are provided in the first area 70 and the second area 80.
  • the power cords of the second type and the power cords of the second type 60 are disposed at different layers in the first area 70 and the second area 80
  • the power supply line includes a VDD signal line and a Vdate signal line.
  • the first type power line 50 is one of the VDD signal line or the Vdate signal line, and the second type power line 60 is the other.
  • the VDD signal line includes a uniform portion of VDD voltage located in the bending region 30.
  • the Vdate signal line includes a Vdate voltage uniform portion located in the bending area 30.
  • the VDD signal line and the Vdate signal line are provided in different layers, and at least one insulating layer is provided between the first type power line 50 and the second type power line 60 to isolate the two types Short circuit connection of the power cord.
  • the insulating layer includes an organic layer composed of organic materials.
  • the layered arrangement of the first-type power lines 50 and the second-type power lines 60 simplifies the arrangement of the data signal lines in the first area 70, and also reduces the display area 10 to The spacing of the center line AA of the bending area 30 realizes the design of the narrow frame.
  • FIG. 2 is a film structure diagram of a display panel according to Embodiment 1 of the present application.
  • the display area 10 includes a substrate 201 and a thin film transistor layer on the substrate 201, the thin film transistor layer includes a barrier layer 202, a buffer layer 203, an active layer 204, a first gate insulating layer 205, a first metal layer 206, a second gate insulating layer 207, a second metal layer 208, an inter-insulating layer 209, a third metal layer 210, and a flat layer 211;
  • the substrate 201 is a flexible substrate.
  • the material of the flexible substrate may include polyimide.
  • the barrier layer 202 is located on the substrate 201.
  • the thickness of the barrier layer 202 may be 500 nm.
  • the material of the barrier layer 202 includes silicon oxide.
  • the buffer layer 203 is formed on the barrier layer 202 and is mainly used to buffer the pressure between the layer structures of the film, and may also have a certain function of blocking water and oxygen.
  • the thickness of the buffer layer 203 may be 350 nm.
  • the material of the buffer layer 203 includes one or more than one of silicon nitride or silicon oxide.
  • the active layer 204 is formed on the buffer layer 203.
  • the active layer 204 includes ion-doped doped regions 214.
  • the thickness of the active layer 204 may be 50 nm.
  • the first gate insulating layer 205 is formed on the active layer 204.
  • the first gate insulating layer 205 covers the active layer 204, and the first gate insulating layer 205 is mainly used to isolate the active layer 204 from the metal layer on the active layer 204.
  • the thickness of the first gate insulating layer 205 may be 130 nm.
  • the first metal layer 206 is formed on the first gate insulating layer 205.
  • the first metal layer 206 is the gate of the display panel 100.
  • the metal material of the gate may generally be one of metals such as molybdenum, aluminum, aluminum-nickel alloy, molybdenum-tungsten alloy, chromium, or copper, or a combination of the foregoing metal materials.
  • the metal material of the first metal layer 206 may be molybdenum.
  • the thickness of the first metal layer 206 may be 250 nm.
  • the second gate insulating layer 207 is formed on the first metal layer 206.
  • the second gate insulating layer 207 is mainly used to isolate the first metal layer 206 and the second metal layer 208.
  • materials of the first gate insulating layer 205 and the second gate insulating layer 207 may be silicon nitride, silicon oxide, silicon oxynitride, or the like.
  • the thickness of the second gate insulating layer 207 may be 110 nm.
  • the second metal layer 208 is formed on the second gate insulating layer 207.
  • the inter-insulation layer 209 is formed on the second metal layer 208, and the inter-insulation layer 209 covers the second metal layer 208, and is mainly used to cover the second metal layer 208 and the third metal layer 210 isolation.
  • the material of the inter-insulating layer 209 may be the same as the first gate insulating layer 205 and the second gate insulating layer 207.
  • the thickness of the inter-insulating layer 209 may be 500 nm.
  • the third metal layer 210 is formed on the inter-insulating layer 209.
  • the third metal layer 210 is the source and drain of the display panel 100.
  • the metal material of the source and drain may be one of metals such as molybdenum, aluminum, aluminum-nickel alloy, molybdenum-tungsten alloy, chromium, copper, or titanium-aluminum alloy, or a combination of the foregoing metal materials.
  • the third metal layer 210 is electrically connected to the doped region 214 through the third via 218.
  • the metal materials of the second metal layer 208 and the third metal layer 210 are titanium aluminum alloys.
  • the thickness of the first metal titanium in the second metal layer 208 and the third metal layer 210 is 80 nm
  • the thickness of the second metal aluminum is 600 nm
  • the third layer of metal titanium The thickness is 80 nm.
  • a flat layer 211 is formed on the third metal layer 210 to ensure the flatness of the film structure of the array substrate.
  • the display panel 100 further includes a light emitting device layer (not shown) and an encapsulation layer (not shown) on the flat layer 211.
  • the bending zone 30 is provided with a substrate 201, the first-type power line 50 on the substrate 201, and a first organic filling layer 212 on the first-type power line 50.
  • the depth of the hole in the first organic filling layer 212 is the distance between the substrate 201 and the third metal layer 210.
  • the thickness of the first organic filling layer 212 is 2 microns.
  • the first type power line 50 and the second metal layer 208 are formed in the same photomask process, and the second type power line 60 and the third metal layer 210 are in the same channel Hood process.
  • the first type power line 50 is the VDD signal line
  • the second type power line 60 is the Vdate signal line.
  • the VDD signal line and the second metal layer 208 are formed in the same photomask process
  • the Vdate signal line and the third metal layer 210 are formed in the same photomask process.
  • the Vdate signal line extends from the display area 10 to the non-display area 20, directly crosses the bending area 30 through the Vdate voltage uniform portion, and is connected to the binding area 40.
  • the VDD signal line extends from the display area 10 to the non-display area 20, extends through the VDD voltage uniform portion from the side close to the substrate 201 to the bending area 30, and is connected to the bonding area 40 connections.
  • the display panel further includes a VSS signal line 90.
  • the VSS signal line 90 is disposed outside the non-display area 20, that is, near the outer frame of the display panel 100.
  • the VSS signal line 90 extends from the display area 10 through the bending area 30 to the end of the binding area 40.
  • the VSS signal line 90 and the VDD signal line are formed in the same mask process.
  • the VSS signal line 90 and the second metal layer 208 are formed in the same mask process. After the VSS signal line 90 and the VDD signal line in the bending region 30 are patterned, the bending stress of the signal line is further reduced, and metal breakage is avoided.
  • the display panel 100 further includes a GOA signal line (not shown).
  • the GOA signal line is formed on both sides of the display panel 100 and is located between the display area 10 and the VSS signal line 90.
  • the GOA signal line extends from the display area 10 to the non-display area 20.
  • the GOA signal line is insulated from the VSS signal line 90, the Vdate signal line, and the VDD signal line.
  • the metal material of the second metal layer 208 is generally molybdenum metal, and the metal material of the source and drain is titanium aluminum.
  • the metal flexibility of titanium aluminum titanium is better than that of molybdenum, and it is not easy to break when bent. Therefore, when the data line is transmitted to the bending area 30, the wire needs to be changed again to the source and drain with better metal flexibility. After the data line passes through the bending region 30, the line is changed to the second metal layer 208 again.
  • the metal material of the second metal by directly setting the metal material of the second metal to the same metal material as the source and drain, the flexibility of the metal is increased, the wire replacement process is omitted, and the manufacturing process is simplified.
  • the first type power line 50 is disposed between the first organic filling layer 212 and the substrate 201, and is layered with the second type power line 60, that is, layered for signal transmission, not only avoiding short circuit Risk, but also avoid the signal crosstalk between VDD and Vdate signal lines.
  • the following provides a method for manufacturing a display panel according to Embodiment 1 of the present application.
  • FIG. 3A to FIG. 3E are process steps of the display panel according to the first embodiment of the present application.
  • a substrate 201 is provided, and a barrier layer 202, a buffer layer 203, an active layer 204, a first gate insulating layer 205, a first metal layer 206, and a second gate insulating layer are sequentially formed on the substrate 201 207.
  • the substrate 201 is a flexible substrate.
  • the material of the flexible substrate may include polyimide.
  • the barrier layer 202 is located on the substrate 201.
  • the thickness of the barrier layer 202 may be 500 nm.
  • the material of the barrier layer 202 includes silicon oxide.
  • the buffer layer 203 is formed on the barrier layer 202 and is mainly used to buffer the pressure between the layer structures of the film, and may also have a certain function of blocking water and oxygen.
  • the thickness of the buffer layer 203 may be 350 nm.
  • the material of the buffer layer 203 includes one or more than one of silicon nitride or silicon oxide.
  • the active layer 204 is formed on the buffer layer 203.
  • the active layer 204 includes ion-doped doped regions 214.
  • the thickness of the active layer 204 may be 50 nm.
  • the first gate insulating layer 205 is formed on the active layer 204.
  • the first gate insulating layer 205 covers the active layer 204, and the first gate insulating layer 205 is mainly used to isolate the active layer 204 from the metal layer on the active layer 204.
  • the thickness of the first gate insulating layer 205 may be 130 nm.
  • the first metal layer 206 is formed on the first gate insulating layer 205.
  • the first metal layer 206 is the gate of the display panel 100.
  • the metal material of the gate may generally be one of metals such as molybdenum, aluminum, aluminum-nickel alloy, molybdenum-tungsten alloy, chromium, or copper, or a combination of the foregoing metal materials.
  • the metal material of the first metal layer 206 may be molybdenum.
  • the thickness of the first metal layer 206 may be 250 nm.
  • the second gate insulating layer 207 is formed on the first metal layer 206.
  • the second gate insulating layer 207 is mainly used to isolate the first metal layer 206 and the second metal layer 208.
  • materials of the first gate insulating layer 205 and the second gate insulating layer 207 may be silicon nitride, silicon oxide, silicon oxynitride, or the like.
  • the thickness of the second gate insulating layer 207 may be 110 nm.
  • the first groove 219 is formed by digging a groove on the bending area 30.
  • the depth of the first groove 219 may be the same as the barrier layer 202, the buffer layer 203, the first gate insulating layer 205, and the second gate insulating layer 207.
  • the opening area of the first groove 219 gradually decreases.
  • a second metal layer 208 and the first-type power line 50 located in the bending region 30 are simultaneously formed on the second gate insulating layer 207.
  • the inter-insulation layer 209 and the third via 218 are formed on the second metal layer 208, and it is ensured that the first groove 219 and the corresponding inter-insulation layer 209 are not covered ⁇ Layer 209.
  • the material of the inter-insulating layer 209 may be the same as the first gate insulating layer 205 and the second gate insulating layer 207.
  • the thickness of the inter-insulating layer 209 may be 500 nm.
  • the first groove 219 is filled with a flexible material and is flush with the inter-insulating layer 209 to form the first organic filling layer 212.
  • the depth of the hole in the first organic filling layer 212 is the distance between the substrate 201 and the third metal layer 210.
  • the thickness of the first organic filling layer 212 is 2 microns.
  • the third metal layer 210 and the second-type power line 60 on the bending region 30 are simultaneously formed on the inter-insulating layer 209.
  • the third metal layer 210 is the source and drain of the display panel 100.
  • the metal material of the source and drain may be one of metals such as molybdenum, aluminum, aluminum-nickel alloy, molybdenum-tungsten alloy, chromium, copper, or titanium-aluminum alloy, or a combination of the foregoing metal materials.
  • the third metal layer 210 is electrically connected to the doped region 214 through the third via 218.
  • the metal materials of the second metal layer 208 and the third metal layer 210 are titanium aluminum alloys.
  • the thickness of the first metal titanium in the second metal layer 208 and the third metal layer 210 is 80 nm
  • the thickness of the second metal aluminum is 600 nm
  • the third layer of metal titanium The thickness is 80 nm.
  • the flat layer 211, the light emitting device layer (not shown) and the encapsulation layer (not shown) on the flat layer 211 are formed on the third metal layer 210.
  • FIG. 4 is a schematic plan view of a display panel according to Embodiment 2 of the present application.
  • the display panel 100 includes a display area 10 and a non-display area 20 located on the periphery of the display area 10.
  • the non-display area 20 includes a bending area 30 close to the display area 10 and a binding area 40 far from the display area 10.
  • the display panel 100 further includes a power cord that extends from the display area 10 to the non-display area.
  • the power cord includes a first type power cord 50 and a second type power cord 60 located in the bending zone 30.
  • the first-type power cord 50 and the second-type power cord 60 are disposed at different layers in the bending zone 30.
  • the non-display area includes a first area 70 and a second area 80 on both sides of the bending area 30.
  • the first area 70 is close to the display area, and the second area 80 is far from The display area is described.
  • the power supply line includes a first voltage uniform portion located in the first region 70 and a second voltage uniform portion located in the second region 80.
  • the first voltage uniform portion and the second voltage uniform portion The binding zone 40 extends.
  • the first type power line 50 and the second type power line 60 are provided in the first area 70 and the second area 80.
  • the power cords of the second type and the power cords of the second type 60 are disposed at different layers in the first area 70 and the second area 80
  • the power supply line includes a VDD signal line and a Vdate signal line.
  • the first type power line 50 is one of the VDD signal line or the Vdate signal line, and the second type power line 60 is the other.
  • the VDD signal line includes a uniform portion of VDD voltage located in the bending region 30.
  • the Vdate signal line includes a Vdate voltage uniform portion located in the bending area 30.
  • the VDD signal line and the Vdate signal line are provided in different layers, and at least one insulating layer is provided between the first type power line 50 and the second type power line 60 to isolate the two types Short circuit connection of the power cord.
  • the insulating layer includes an organic layer composed of organic materials.
  • the layered arrangement of the first type power line 50 and the second type power line 60 simplifies the arrangement of the data signal lines in the first area 70, and also reduces the display area to the The spacing W of the center line AA of the bending area 30 realizes the design of the narrow frame.
  • FIG. 5 is a film structure diagram of a display panel according to Embodiment 2 of the present application.
  • the display area includes a substrate 301 and a thin film transistor layer on the substrate 301, the thin film transistor layer includes a barrier layer 302, a buffer layer 303, an active layer 304, a first gate insulating layer 305, a first metal layer 306 , A second gate insulating layer 307, a second metal layer 308, an inter-insulating layer 309, a third metal layer 310, and a flat layer 311;
  • the substrate 301 is a flexible substrate.
  • the material of the flexible substrate may include polyimide.
  • the barrier layer 302 is located on the substrate 301.
  • the thickness of the barrier layer 302 may be 700 nm.
  • the material of the barrier layer 302 includes silicon oxide.
  • the buffer layer 303 is formed on the barrier layer 302 and is mainly used to buffer the pressure between the layer structures of the film, and may also have a certain function of blocking water and oxygen.
  • the thickness of the buffer layer 303 may be 550 nm.
  • the material of the buffer layer 303 includes one or more than one of silicon nitride or silicon oxide.
  • the active layer 304 is formed on the buffer layer 303.
  • the active layer 304 includes an ion-doped doped region 314.
  • the thickness of the active layer 304 may be 50 nm.
  • the first gate insulating layer 305 is formed on the active layer 304.
  • the first gate insulating layer 305 covers the active layer 304.
  • the first gate insulating layer 305 is mainly used to isolate the active layer 304 from the metal layer on the active layer 304.
  • the thickness of the first gate insulating layer 305 may be 130 nm.
  • the first metal layer 306 is formed on the first gate insulating layer 305.
  • the first metal layer 306 is the gate of the display panel 100.
  • the metal material of the gate may generally be one of metals such as molybdenum, aluminum, aluminum-nickel alloy, molybdenum-tungsten alloy, chromium, or copper, or a combination of the foregoing metal materials.
  • the metal material of the first metal layer 306 may be molybdenum.
  • the thickness of the first metal layer 306 may be 250 nm.
  • the second gate insulating layer 307 is formed on the first metal layer 306.
  • the second gate insulating layer 307 is mainly used to isolate the first metal layer 306 and the second metal layer 308.
  • materials of the first gate insulating layer 305 and the second gate insulating layer 307 may be silicon nitride, silicon oxide, silicon oxynitride, or the like.
  • the thickness of the second gate insulating layer 307 may be 110 nm.
  • the second metal layer 308 is formed on the second gate insulating layer 307.
  • the thickness and material of the second metal layer 308 may be the same as the first metal layer 306.
  • the inter-insulation layer 309 is formed on the second metal layer 308.
  • the inter-insulation layer 309 covers the second metal layer 308, and is mainly used to cover the second metal layer 308 and the third metal layer 310 isolation.
  • the material of the inter-insulating layer 309 may be the same as the first gate insulating layer 305 and the second gate insulating layer 307.
  • the thickness of the inter-insulating layer 309 may be 1.5 microns.
  • the third metal layer 310 is formed on the inter-insulating layer 309.
  • the third metal layer 310 is the source and drain of the display panel 100.
  • the metal material of the source and drain may be one of metals such as molybdenum, aluminum, aluminum-nickel alloy, molybdenum-tungsten alloy, chromium, copper, or titanium-aluminum alloy, or a combination of the foregoing metal materials.
  • the third metal layer 310 is electrically connected to the doped region 314 through the third via 318.
  • the metal material of the third metal layer 310 is titanium aluminum alloy.
  • the thickness of the first metal titanium in the third metal layer 310 may be 80 nm
  • the thickness of the second metal aluminum may be 600 nm
  • the thickness of the third metal titanium may be 80 nm .
  • a flat layer 311 is formed on the third metal layer 310 to ensure the flatness of the film structure of the array substrate.
  • the display panel 100 further includes a light emitting device layer (not shown) and an encapsulation layer (not shown) on the flat layer 311.
  • First via 315 part of the source and drain are electrically connected to the first metal layer 306 through the first via 315, and the data signal in the source and drain is transferred through the first metal layer 306 To the driver chip located in the binding area 40.
  • part of the source and drain are electrically connected to the second metal layer 308 through the second via 316, and the data signal in the source and drain is transferred through the second metal layer 308 To the driver chip located in the binding area 40.
  • the bending area 30 is provided with a substrate 301, the first signal line 501 on the substrate 301, the first organic filling layer 312 on the first signal line 501, and the The second signal line 502 on the first organic filling layer 312, the second organic filling layer 313 on the second signal line 502 (that is, the interlayer insulating layer 309 in FIG. 5), and the second organic line
  • the second type power line 60 on the filling layer 313 and the third organic filling layer 317 ie, the flat layer 311 in FIG. 5) on the second type power line 60.
  • the first signal line 501 and the second signal line 502 are the first type power line 50.
  • the depth of the hole in the first organic filling layer 312 is the distance between the substrate 301 and the second organic filling layer 313.
  • the thickness of the first organic filling layer 312 is 1.49 microns.
  • the second organic filling layer 313 and the inter-insulating layer 309 are provided in the same layer.
  • the third organic filling is provided in the same layer as the flat layer 311.
  • the first signal line 501 and the first metal layer 306 are formed in the same photomask process, and the second signal line 502 and the second metal layer 308 are in the same photomask process
  • the second type power line 60 and the third metal layer 310 are formed in the same photomask process.
  • the first signal line 501 is a first Vdate signal line, and the first Vdate signal line and the first metal layer 306 are formed in the same photomask process.
  • the second signal line 502 is a second Vdate signal line, and the second Vdate signal line and the second metal layer 308 are formed in the same photomask process.
  • the second type power line 60 is a VDD signal line, and the VDD signal line and the third metal layer 310 are formed in the same photomask process.
  • the first Vdate signal line and the second Vdate signal line extend from the display area to the non-display area, and extend from the side close to the substrate 301 to the bending area 30 through the VSS voltage uniform portion And connected to the binding area 40.
  • the VDD signal line extends from the display area to the non-display area, directly crosses the bending area 30 through the VDD voltage uniform portion, and is connected to the bonding area 40.
  • the display panel 100 further includes a VSS signal line 90.
  • the VSS signal line 90 is disposed outside the non-display area, that is, close to the outer frame of the display panel 100.
  • the VSS signal line 90 extends from the display area through the bending area 30 to the end of the binding area 40.
  • the VSS signal line 90 and the VDD signal line are formed in the same mask process.
  • the VSS signal line 90 and the third metal layer 310 are formed in the same mask process.
  • the VSS signal line 90 extends directly from the display area across the bending area 30 to the end of the binding area 40. After the VSS signal line 90 and the VDD signal line in the bending region 30 are patterned, the bending stress of the signal line is further reduced, and metal breakage is avoided.
  • the display panel 100 further includes a GOA signal line (not shown).
  • the GOA signal lines are formed on both sides of the display panel 100 between the display area and the VSS signal line 90.
  • the GOA signal line extends from the display area to the non-display area.
  • the GOA signal line is insulated from the VSS signal line 90, the Vdate signal line, and the VDD signal line.
  • the Vdate signal of the display panel 100 is transmitted to the driving chip located in the binding area 40 through the first signal line 501 and the second signal line 502.
  • the VDD signal is transmitted to the driving chip located in the binding area 40 through the second type power line 60.
  • the layered signal transmission of this application not only avoids the risk of short circuit, but also avoids signal crosstalk between VDD and Vdate signal lines.
  • the following provides a method for manufacturing a display panel according to Embodiment 2 of the present application.
  • FIGS. 6A-6G are process steps of the display panel according to the second embodiment of the present application.
  • a substrate 301 is provided, on which a barrier layer 302, a buffer layer 303, an active layer 304, and a first gate insulating layer 305 are formed.
  • the substrate 301 is a flexible substrate.
  • the material of the flexible substrate may include polyimide.
  • the barrier layer 302 is located on the substrate 301.
  • the thickness of the barrier layer 302 may be 700 nm.
  • the material of the barrier layer 302 includes silicon oxide.
  • the buffer layer 303 is formed on the barrier layer 302 and is mainly used to buffer the pressure between the layer structures of the film, and may also have a certain function of blocking water and oxygen.
  • the thickness of the buffer layer 303 may be 550 nm.
  • the material of the buffer layer 303 includes one or more than one of silicon nitride or silicon oxide.
  • the active layer 304 is formed on the buffer layer 303.
  • the active layer 304 includes an ion-doped doped region 314.
  • the thickness of the active layer 304 may be 50 nm.
  • the first gate insulating layer 305 is formed on the active layer 304.
  • the first gate insulating layer 305 covers the active layer 304.
  • the first gate insulating layer 305 is mainly used to isolate the active layer 304 from the metal layer on the active layer 304.
  • the thickness of the first gate insulating layer 305 may be 130 nm.
  • a groove is formed in the bending area 30 to form the first groove 319.
  • the depth of the first groove 319 may be the same as the barrier layer 302, the buffer layer 303, and the first gate insulating layer 305.
  • the opening area of the first groove 319 gradually decreases.
  • the first metal layer and the first signal line 501 located in the bending region are simultaneously formed on the first gate insulating layer 305.
  • the first metal layer 306 is the gate of the display panel 100.
  • the metal material of the gate may generally be one of metals such as molybdenum, aluminum, aluminum-nickel alloy, molybdenum-tungsten alloy, chromium, or copper, or a combination of the foregoing metal materials.
  • the metal material of the first metal layer 306 may be molybdenum.
  • the thickness of the first metal layer 306 may be 250 nm.
  • the first signal line 501 is a first Vdate signal line
  • the first Vdate signal line and the first metal layer 306 are formed in the same photomask process.
  • the second gate insulating layer 307, the first via 315, and the third via 318 are formed on the first metal layer 306, and the first groove 319 and the The region corresponding to the second gate insulating layer 307 does not cover the second gate insulating layer 307.
  • the second gate insulating layer 307 is mainly used to isolate the first metal layer 306 and the second metal layer 308.
  • materials of the first gate insulating layer 305 and the second gate insulating layer 307 may be silicon nitride, silicon oxide, silicon oxynitride, or the like.
  • the thickness of the second gate insulating layer 307 may be 110 nm.
  • the first groove 319 is filled with a flexible material and is flush with the second gate insulating layer 307 to form the first organic filling layer 312. Secondly, a second metal layer 307 and the second signal line 502 on the first organic filling layer 312 are simultaneously formed on the second insulating layer 307.
  • the first signal line 501 and the second signal line 502 are the first type power line 50.
  • the second signal line 502 is a second Vdate signal line, and the second Vdate signal line and the second metal layer 308 are formed in the same photomask process.
  • the depth of the hole in the first organic filling layer 312 is the distance between the substrate 301 and the second organic filling layer 313.
  • the thickness of the first organic filling layer 312 is 1.49 microns.
  • the inter-insulation layer 309 and the second via 316 are formed on the second metal layer 308. It is ensured that the first via 315 and the third via 318 are not covered by the above-mentioned insulating material.
  • the second organic filling layer 313 is provided in the same layer as the inter-insulating layer 309, that is, the inter-insulating layer 309 located in the bending region 30 can serve as the second organic filling layer 313.
  • the third metal layer 310 is the source and drain of the display panel 100.
  • the metal material of the source and drain may be one of metals such as molybdenum, aluminum, aluminum-nickel alloy, molybdenum-tungsten alloy, chromium, copper, or titanium-aluminum alloy, or a combination of the foregoing metal materials.
  • the third metal layer 310 is electrically connected to the doped region 314 through the third via 318.
  • the metal material of the third metal layer 310 is titanium aluminum alloy.
  • the thickness of the first metal titanium in the third metal layer 310 may be 80 nm
  • the thickness of the second metal aluminum may be 600 nm
  • the thickness of the third metal titanium may be 80 nm .
  • Part of the source and drain electrodes are electrically connected to the first metal layer 306 through the first via holes 315, and the data signals in the source and drain electrodes are transferred to the bonding layer through the first metal layer 306.
  • the driving chip of area 40 is electrically connected to the first metal layer 306 through the first via holes 315, and the data signals in the source and drain electrodes are transferred to the bonding layer through the first metal layer 306.
  • Part of the source and drain electrodes are electrically connected to the second metal layer 308 through the second vias 316, and the data signals in the source and drain electrodes are transferred to the bonding layer via the second metal layer 308 The driving chip of area 40.
  • the flat layer 311, the light emitting device layer (not shown) and the encapsulation layer (not shown) on the flat layer 311 are formed on the third metal layer 310.
  • the present application also proposes a display module.
  • the display module includes a display panel and a touch layer, a polarizing layer, and a cover layer on the display panel.
  • the encapsulation layer is bonded to the touch layer through a first optical adhesive layer
  • the polarizing layer is bonded to the cover plate layer through a second optical adhesive layer.
  • the working principle of the display module is similar to the working principle of the display panel.
  • the working principle of the display module please refer to the working principle of the display panel, which will not be repeated here.
  • the present application proposes a display panel and a display module.
  • the display panel includes: a display area; a non-display area located at the periphery of the display area, the non-display area including a curved area close to the display area and away from the display area A binding area of the display area; a power cord, the power cord includes a first type power cord and a second type power cord located in the bending area; wherein, the first type power cord and the second type power cord
  • the power lines are arranged at different layers in the bending zone.
  • the VDD and Vdate signal lines of the bending area are layered to reduce the distance between the display area and the bending area, so that the lower border of the display panel is further reduced.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示面板（100）及显示模组，显示面板（100）包括：显示区域（10）；位于显示区域（10）外围的非显示区域（20），非显示区域（20）包括靠近显示区域（10）的弯曲区（30）和远离显示区域（10）的绑定区（40）；电源线，电源线包括位于弯曲区（30）内的第一类电源线（50）和第二类电源线（60）。第一类电源线（50）和第二类电源线（60）在弯曲区（30）非同层设置。

Description

显示面板及显示模组 技术领域
本申请涉及显示领域，特别涉及一种显示面板及显示模组。
 背景技术
在显示技术中，有机发光二极管（Organic Light-Emitting Diode，OLED）显示器具有轻薄、主动发光、响应速度快、可视角大、色域宽、亮度高和功耗低等众多优点，逐渐成为继液晶显示器后的第三代显示技术。
随着显示行业技术的发展，用户对显示面板的外观设计要求越来越高，比如窄边框的设计。现有技术中显示面板的下边框为显示区域的底边至弯曲区域的中心轴之间的间距，其中包括较宽的VDD走线以及数据信号扇出线，使得现有显示面板的下边框较长。
 技术问题
本申请提供一种显示面板及显示模组，以解决现有显示面板下边框较长的技术问题。
 技术解决方案
本申请提供一种显示面板，其包括：
显示区域；
位于所述显示区域外围的非显示区域，所述非显示区域包括靠近所述显示区域的弯曲区和远离所述显示区域的绑定区；
电源线，所述电源线包括位于所述弯曲区内的第一类电源线和第二类电源线；
其中，所述第一类电源线和所述第二类电源线在所述弯曲区非同层设置。
在本申请的显示面板中，所述非显示区域包括位于所述弯曲区两侧的第一区域和第二区域，所述第一区域靠近所述显示区域，所述第二区域远离所述显示区域；
所述电源线包括位于所述第一区域的第一电压均匀部分、及位于所述第二区域的第二电压均匀部分，所述第一电压均匀部分及所述第二电压均匀部分向所述绑定区延伸。
在本申请的显示面板中，所述弯曲区内设置有：基板、位于所述基板上所述第一类电源线、位于所述第一类电源线上的第一有机填充层、位于所述第一有机填充层上的所述第二类电源线、及位于所述第二类电源线上的第二有机填充层。
在本申请的显示面板中，所述显示区域内设置有所述基板及位于所述基板上的第一金属层、位于所述第一金属层上的第二金属层、以及位于所述第二金属层上的第三金属层；
其中，所述第一类电源线与所述第二金属层在同一道光罩工艺中形成，所述第二类电源线与所述第三金属层在同一道光罩工艺中形成。
在本申请的显示面板中，所述第一类电源线为VDD信号线，所述第二类电源线为Vdate信号线。
在本申请的显示面板中，所述第一类电源线包括第一信号线和第二信号线；
所述弯曲区内设置有：基板、位于所述基板上所述第一信号线、位于所述第一信号线上的第一有机填充层、位于所述第一有机填充层上的所述第二信号线、位于所述第二信号线上的第二有机填充层、位于所述第二有机填充层上的所述第二类电源线、及位于所述第二类电源线上的第三有机填充层。
在本申请的显示面板中，所述显示区域内设置有所述基板及位于所述基板上的第一金属层、位于所述第一金属层上的第二金属层、以及位于所述第二金属层上的第三金属层；
所述第一信号线与所述第一金属层在同一道光罩工艺中形成，所述第二信号线与所述第二金属层在同一道光罩工艺中形成，所述第二类电源线与所述第三金属层在同一道光罩工艺中形成。
在本申请的显示面板中，所述第一类电源线为Vdate信号线，所述第二类电源线为VDD信号线；
所述VDD信号线及所述Vdate信号线从所述弯曲区延伸到所述绑定区。
在本申请的显示面板中，所述显示面板还包括VSS信号线，所述VSS信号线从所述显示区域延伸到所述绑定区；
所述VSS信号线与VDD信号线在同一道光罩工艺中形成。
在本申请的显示面板中，所述显示面板还包括GOA信号线；
所述GOA信号线形成于所述显示面板的两侧，位于显示区域与所述VSS信号线之间；
所述GOA信号线从所述显示区域延伸到所述非显示区域；
所述GOA信号线与所述VSS信号线、Vdate信号线以及所述VDD信号线绝缘设置。
本申请还提出了一种显示模组，其中，所述显示模组包括显示面板及位于所述显示面板上的偏光层、盖板层，所述显示面板包括：
显示区域；
位于所述显示区域外围的非显示区域，所述非显示区域包括靠近所述显示区域的弯曲区和远离所述显示区域的绑定区；
电源线，所述电源线包括位于所述弯曲区内的第一类电源线和第二类电源线；
其中，所述第一类电源线和所述第二类电源线在所述弯曲区非同层设置。
在本申请的显示模组中，所述非显示区域包括位于所述弯曲区两侧的第一区域和第二区域，所述第一区域靠近所述显示区域，所述第二区域远离所述显示区域；
所述电源线包括位于所述第一区域的第一电压均匀部分、及位于所述第二区域的第二电压均匀部分，所述第一电压均匀部分及所述第二电压均匀部分向所述绑定区延伸。
在本申请的显示模组中，所述弯曲区内设置有：基板、位于所述基板上的所述第一类电源线、位于所述第一类电源线上的第一有机填充层、位于所述第一有机填充层上的所述第二类电源线、及位于所述第二类电源线上的第二有机填充层。
在本申请的显示模组中，所述显示区域内设置有所述基板及位于所述基板上的第一金属层、位于所述第一金属层上的第二金属层、以及位于所述第二金属层上的第三金属层；
其中，所述第一类电源线与所述第二金属层在同一道光罩工艺中形成，所述第二类电源线与所述第三金属层在同一道光罩工艺中形成。
在本申请的显示模组中，所述第一类电源线为VDD信号线，所述第二类电源线为Vdate信号线。
在本申请的显示模组中，所述第一类电源线包括第一信号线和第二信号线；
所述弯曲区内设置有：基板、位于所述基板上的所述第一信号线、位于所述第一信号线上的第一有机填充层、位于所述第一有机填充层上的所述第二信号线、位于所述第二信号线上的第二有机填充层、位于所述第二有机填充层上的所述第二类电源线、及位于所述第二类电源线上的第三有机填充层。
在本申请的显示模组中，所述显示区域内设置有所述基板及位于所述基板上的第一金属层、位于所述第一金属层上的第二金属层、以及位于所述第二金属层上的第三金属层；
所述第一信号线与所述第一金属层在同一道光罩工艺中形成，所述第二信号线与所述第二金属层在同一道光罩工艺中形成，所述第二类电源线与所述第三金属层在同一道光罩工艺中形成。
在本申请的显示模组中，所述第一类电源线为Vdate信号线，所述第二类电源线为VDD信号线；
所述VDD信号线及所述Vdate信号线从所述弯曲区延伸到所述绑定区。
在本申请的显示模组中，所述显示面板还包括VSS信号线，所述VSS信号线从所述显示区域延伸到所述绑定区；
所述VSS信号线与VDD信号线在同一道光罩工艺中形成。
在本申请的显示模组中，所述显示面板还包括GOA信号线；
所述GOA信号线形成于所述显示面板的两侧，位于显示区域与所述VSS信号线之间；
所述GOA信号线从所述显示区域延伸到所述非显示区域；
所述GOA信号线与所述VSS信号线、Vdate信号线以及所述VDD信号线绝缘设置。
 有益效果
本申请通过移除显示区域至弯曲区之间的扇出走线，将显示区域中的部分电源线直接跨过所述弯曲区，缩减了所述显示区域与所述弯曲区的间距，使得所述显示面板的下边框进一步减小。
 附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例一显示面板的平面示意图；
图2为本申请实施例一显示面板的膜层结构图；
图3A~图3E，图3A~图3E为本申请实施例一显示面板的工艺步骤图；
图4为本申请实施例二显示面板的平面示意图；
图5为本申请实施例二显示面板的膜层结构图；
图6A~图6G，图6A~图6G为本申请实施例二显示面板的工艺步骤图。
 本发明的实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
实施例一
请参阅图1，图1为本申请实施例一显示面板的平面示意图。
所述显示面板100包括显示区域10和位于所述显示区域10外围的非显示区域20。所述非显示区域20包括靠近显示区域10的弯曲区30和远离所述显示区域10的绑定区40。
所述显示面板100还包括电源线，所述电源线从所述显示区域10延伸至所述非显示区域20。所述电源线包括位于所述弯曲区30内的第一类电源线和第二类电源线。所述第一类电源线50和所述第二类电源线60在所述弯曲区30非同层设置。
请参阅图1，所述非显示区域20包括位于所述弯曲区30两侧的第一区域70和第二区域80，所述第一区域70靠近所述显示区域10，所述第二区域80远离所述显示区域10。
所述电源线包括位于所述第一区域70的第一电压均匀部分、及位于所述第二区域80的第二电压均匀部分，所述第一电压均匀部分及所述第二电压均匀部分向所述绑定区40延伸。
在一种实施例中，所述第一区域70和所述第二区域80内设置有所述第一类电源线50和所述第二类电源线60。所述类电源线和所述第二类电源线60在所述第一区域70和所述第二区域80内非同层设置
所述电源线包括VDD信号线和Vdate信号线。
所述第一类电源线50为所述VDD信号线或所述Vdate信号线中的一者，所述第二类电源线60为另一者。
所述VDD信号线包括位于所述弯曲区30的VDD电压均匀部分。所述的Vdate信号线包括位于弯曲区30的Vdate电压均匀部分。
在一种实施例中，所述VDD信号线和所述Vdate信号线不同层设置，所述第一类电源线50和所述第二类电源线60之间设置至少一绝缘层以隔绝两类电源线的短路连接。
在一种实施例中，所述绝缘层包括有机材料构成的有机层。
所述第一类电源线50与所述第二类电源线60的分层设置，简化了所述第一区域70中数据信号线的排布，同时也减小了所述显示区域10至所述弯曲区30中心线AA的间距，实现了窄边框的设计。
请参阅图2，图2为本申请实施例一显示面板的膜层结构图。
所述显示区域10包括基板201以及位于所述基板201上的薄膜晶体管层，所述薄膜晶体管层包括阻挡层202、缓冲层203、有源层204、第一栅绝缘层205、第一金属层206、第二栅绝缘层207、第二金属层208、间绝缘层209、第三金属层210以及平坦层211；
在一种实施例中，所述基板201柔性基板。所述柔性基板的材料可以包括聚酰亚胺。
所述阻挡层202位于所述基板201上。
在一种实施例中，所述阻挡层202的厚度可以为500纳米。
在一种实施例中，所述阻挡层202的材料包括氧化硅。
所述缓冲层203形成于所述阻挡层202上，主要用于缓冲膜层质结构之间的压力，并且还可以具有一定阻水氧的功能。
在一种实施例中，所述缓冲层203的厚度可以为350纳米。
在一种实施例中，所述缓冲层203的材料包括氮化硅或氧化硅中的一种或一种以上的组合物。
所述有源层204形成于所述缓冲层203上，所述有源层204包括经离子掺杂的掺杂区214。
在一种实施例中，所述有源层204的厚度可以为50纳米。
所述第一栅绝缘层205形成于所述有源层204上。所述第一栅绝缘层205将所述有源层204覆盖，所述第一栅绝缘层205主要用于将所述有源层204与位于所述有源层204上的金属层隔离。
在一种实施例中，所述第一栅绝缘层205的厚度可以为130纳米。
所述第一金属层206形成于所述第一栅绝缘层205上。
所述第一金属层206为所述显示面板100的栅极。所述栅极的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属中的一种，也可以使用上述几种金属材料的组合物。
在一种实施例中，所述第一金属层206的金属材料可以为钼。
在一种实施例中，所述第一金属层206的厚度可以为250纳米。
第二栅绝缘层207形成于所述第一金属层206上。所述第二栅绝缘层207主要用于将所述第一金属层206和第二金属层208隔离。
在一种实施例中，所述第一栅绝缘层205和所述第二栅绝缘层207的材料可以为氮化硅、氧化硅或氮氧化硅等。
在一种实施例中，所述第二栅绝缘层207的厚度可以为110纳米。
所述第二金属层208形成于所述第二栅绝缘层207上。
所述间绝缘层209形成于所述第二金属层208上，所述间绝缘层209将所述第二金属层208覆盖，主要用于将所述第二金属层208和第三金属层210隔离。
在一种实施例中，所述间绝缘层209的材料可以与所述第一栅绝缘层205和所述第二栅绝缘层207相同。
在一种实施例中，所述间绝缘层209的厚度可以为500纳米。
所述第三金属层210形成于所述间绝缘层209上。
所述第三金属层210为所述显示面板100的源漏极。所述源漏极的金属材料可以采用钼、铝、铝镍合金、钼钨合金、铬、铜或钛铝合金等金属中的一种，也可以使用上述几种金属材料的组合物。
所述第三金属层210通过第三过孔218与所述掺杂区214电连接。
在一种实施例中，所述第二金属层208以及所述第三金属层210的金属材料为钛铝合金。
在一种实施例中，所述第二金属层208及所述第三金属层210中第一层金属钛的厚度为80纳米，第二层金属铝的厚度为600纳米，第三层金属钛的厚度为80纳米。
平坦层211，形成于所述第三金属层210上，保证所述阵列基板膜层结构的平整性。
所述显示面板100还包括位于所述平坦层211上的发光器件层（未画出）及封装层（未画出）。
请参阅图2，所述弯曲区30内设置有基板201、位于所述基板201上所述第一类电源线50、位于所述第一类电源线50上的第一有机填充层212、位于所述第一有机填充层212上的所述第二类电源线60、及位于所述第二类电源线60上的第二有机填充层213（即平坦层211）。
所述第一有机填充层212中孔的深度为所述基板201与所述第三金属层210的间距。
在一种实施例中，第一有机填充层212的厚度为2微米。
在一种实施例中，所述第一类电源线50与所述第二金属层208在同一道光罩工艺中形成，所述第二类电源线60与所述第三金属层210在同一道光罩工艺中形成。
在一种实施例中，所述第一类电源线50为所述VDD信号线，所述第二类电源线60为所述Vdate信号线。所述VDD信号线与所述第二金属层208在同一道光罩工艺中形成，所述Vdate信号线与所述第三金属层210在同一道光罩工艺中形成。
所述Vdate信号线从所述显示区域10延伸至所述非显示区域20，通过所述Vdate电压均匀部分直接跨过所述弯曲区30，并与所述绑定区40连接。所述VDD信号线从所述显示区域10延伸至所述非显示区域20，通过所述VDD电压均匀部分从贴近所述基板201一侧延伸至所述弯曲区30，并与所述绑定区40连接。
请参阅图1，所述显示面板还包括VSS信号线90。
所述VSS信号线90设置于所述非显示区域20的外侧，即靠近所述显示面板100的外边框。所述VSS信号线90从所述显示区域10经过所述弯曲区30向绑定区40端延伸。
在一种实施例中，所述VSS信号线90与所述VDD信号线在同一道光罩工艺中形成。所述VSS信号线90与所述第二金属层208在同一道光罩工艺中形成。位于弯曲区30的所述VSS信号线90与所述VDD信号线经图案化处理后，进一步减小了信号线的弯曲应力，避免了金属断线。
所述显示面板100还包括GOA信号线（未画出）。
所述GOA信号线形成于所述显示面板100的两侧，位于显示区域10与所述VSS信号线90之间。
所述GOA信号线从所述显示区域10延伸到所述非显示区域20。所述GOA信号线与所述VSS信号线90、Vdate信号线以及所述VDD信号线绝缘设置。
现有技术中，所述第二金属层208的金属材料一般为金属钼，源漏极的金属材料为钛铝。而钛铝钛的金属柔韧性优于钼，在弯折时不易断裂，因此数据线传输至弯曲区30时，需要再次换线至金属柔韧性较好的源漏极。而所述数据线穿过所述弯曲区30后，再重新换线至所述第二金属层208。
本申请通过将所述第二金属的金属材料直接设置成与源漏极相同的金属材料，增加了金属的柔韧性，省去了换线的工序，简化了制程工艺。
所述第一类电源线50设置在所述第一有机填充层212与所述基板201之间，与所述第二类电源线60分层设置，即分层进行信号传输，不仅避免了短路的风险，而且也避免了VDD与Vdate信号线之间的信号串扰。
下面提供一种关于本申请实施例一显示面板的制作方法。
请参阅图3A~图3E，图3A~图3E为本申请实施例一显示面板的工艺步骤图。
请参阅图3A，提供一基板201，并在所述基板201上依次形成阻挡层202、缓冲层203、有源层204、第一栅绝缘层205、第一金属层206、第二栅绝缘层207。
在一种实施例中，所述基板201柔性基板。所述柔性基板的材料可以包括聚酰亚胺。
所述阻挡层202位于所述基板201上。
在一种实施例中，所述阻挡层202的厚度可以为500纳米。
在一种实施例中，所述阻挡层202的材料包括氧化硅。
所述缓冲层203形成于所述阻挡层202上，主要用于缓冲膜层质结构之间的压力，并且还可以具有一定阻水氧的功能。
在一种实施例中，所述缓冲层203的厚度可以为350纳米。
在一种实施例中，所述缓冲层203的材料包括氮化硅或氧化硅中的一种或一种以上的组合物。
所述有源层204形成于所述缓冲层203上，所述有源层204包括经离子掺杂的掺杂区214。
在一种实施例中，所述有源层204的厚度可以为50纳米。
所述第一栅绝缘层205形成于所述有源层204上。所述第一栅绝缘层205将所述有源层204覆盖，所述第一栅绝缘层205主要用于将所述有源层204与位于所述有源层204上的金属层隔离。
在一种实施例中，所述第一栅绝缘层205的厚度可以为130纳米。
所述第一金属层206形成于所述第一栅绝缘层205上。
所述第一金属层206为所述显示面板100的栅极。所述栅极的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属中的一种，也可以使用上述几种金属材料的组合物。
在一种实施例中，所述第一金属层206的金属材料可以为钼。
在一种实施例中，所述第一金属层206的厚度可以为250纳米。
第二栅绝缘层207形成于所述第一金属层206上。所述第二栅绝缘层207主要用于将所述第一金属层206和第二金属层208隔离。
在一种实施例中，所述第一栅绝缘层205和所述第二栅绝缘层207的材料可以为氮化硅、氧化硅或氮氧化硅等。
在一种实施例中，所述第二栅绝缘层207的厚度可以为110纳米。
请参阅图3A，还在所述弯曲区30上进行挖槽，形成所述第一凹槽219。
在一种实施例中，所述第一凹槽219的深度可以与阻挡层202、缓冲层203、第一栅绝缘层205及所述第二栅绝缘层207相同。
在一种实施例中，在所述第二栅绝缘层207至所述基板201的方向上，所述第一凹槽219的开口面积逐渐减小。
请参阅图3B，在所述第二栅绝缘层207上同时形成第二金属层208以及位于弯曲区30的所述第一类电源线50。
请参阅图3C，在所述第二金属层208上形成所述间绝缘层209以及所述第三过孔218，并保证了所述第一凹槽219与对应所述间绝缘层209未覆盖所述间绝缘层209。
在一种实施例中，所述间绝缘层209的材料可以与所述第一栅绝缘层205和所述第二栅绝缘层207相同。
在一种实施例中，所述间绝缘层209的厚度可以为500纳米。
请参阅图3D，在所述第一凹槽219内填充柔性材料，并与所述间绝缘层209齐平以形成所述第一有机填充层212。
所述第一有机填充层212中孔的深度为所述基板201与所述第三金属层210的间距。
在一种实施例中，第一有机填充层212的厚度为2微米。
请参阅图3E，在所述间绝缘层209上同时形成所述第三金属层210以及位于所述弯曲区30上的所述第二类电源线60。
所述第三金属层210为所述显示面板100的源漏极。所述源漏极的金属材料可以采用钼、铝、铝镍合金、钼钨合金、铬、铜或钛铝合金等金属中的一种，也可以使用上述几种金属材料的组合物。
所述第三金属层210通过第三过孔218与所述掺杂区214电连接。
在一种实施例中，所述第二金属层208以及所述第三金属层210的金属材料为钛铝合金。
在一种实施例中，所述第二金属层208及所述第三金属层210中第一层金属钛的厚度为80纳米，第二层金属铝的厚度为600纳米，第三层金属钛的厚度为80纳米。
最后在所述第三金属层210上形成所述平坦层211、以及位于所述平坦层211上的发光器件层（未画出）及封装层（未画出）。
实施例二
请参阅图4，图4为本申请实施例二显示面板的平面示意图。
所述显示面板100包括显示区域10和位于所述显示区域10外围的非显示区域20。所述非显示区域20包括靠近显示区域10的弯曲区30和远离所述显示区域10的绑定区40。
所述显示面板100还包括电源线，所述电源线从所述显示区域10延伸至所述非显示区域。所述电源线包括位于所述弯曲区30内的第一类电源线50和第二类电源线60。所述第一类电源线50和所述第二类电源线60在所述弯曲区30非同层设置。
请参阅图4，所述非显示区域包括位于所述弯曲区30两侧的第一区域70和第二区域80，所述第一区域70靠近所述显示区域，所述第二区域80远离所述显示区域。
所述电源线包括位于所述第一区域70的第一电压均匀部分、及位于所述第二区域80的第二电压均匀部分，所述第一电压均匀部分及所述第二电压均匀部分向所述绑定区40延伸。
在一种实施例中，所述第一区域70和所述第二区域80内设置有所述第一类电源线50和所述第二类电源线60。所述类电源线和所述第二类电源线60在所述第一区域70和所述第二区域80内非同层设置
所述电源线包括VDD信号线和Vdate信号线。
所述第一类电源线50为所述VDD信号线或所述Vdate信号线中的一者，所述第二类电源线60为另一者。
所述VDD信号线包括位于所述弯曲区30的VDD电压均匀部分。所述的Vdate信号线包括位于弯曲区30的Vdate电压均匀部分。
在一种实施例中，所述VDD信号线和所述Vdate信号线不同层设置，所述第一类电源线50和所述第二类电源线60之间设置至少一绝缘层以隔绝两类电源线的短路连接。
在一种实施例中，所述绝缘层包括有机材料构成的有机层。
所述第一类电源线50与所述第二类电源线60的分层设置，简化了所述第一区域70中数据信号线的排布，同时也减小了所述显示区域至所述弯曲区30中心线AA的间距W，实现了窄边框的设计。
请参阅图5，图5为本申请显示面板实施例二的膜层结构图。
所述显示区域包括基板301以及位于所述基板301上的薄膜晶体管层，所述薄膜晶体管层包括阻挡层302、缓冲层303、有源层304、第一栅绝缘层305、第一金属层306、第二栅绝缘层307、第二金属层308、间绝缘层309、第三金属层310以及平坦层311；
在一种实施例中，所述基板301柔性基板。所述柔性基板的材料可以包括聚酰亚胺。
所述阻挡层302位于所述基板301上。
在一种实施例中，所述阻挡层302的厚度可以为700纳米。
在一种实施例中，所述阻挡层302的材料包括氧化硅。
所述缓冲层303形成于所述阻挡层302上，主要用于缓冲膜层质结构之间的压力，并且还可以具有一定阻水氧的功能。
在一种实施例中，所述缓冲层303的厚度可以为550纳米。
在一种实施例中，所述缓冲层303的材料包括氮化硅或氧化硅中的一种或一种以上的组合物。
所述有源层304形成于所述缓冲层303上，所述有源层304包括经离子掺杂的掺杂区314。
在一种实施例中，所述有源层304的厚度可以为50纳米。
所述第一栅绝缘层305形成于所述有源层304上。所述第一栅绝缘层305将所述有源层304覆盖，所述第一栅绝缘层305主要用于将所述有源层304与位于所述有源层304上的金属层隔离。
在一种实施例中，所述第一栅绝缘层305的厚度可以为130纳米。
所述第一金属层306形成于所述第一栅绝缘层305上。
所述第一金属层306为所述显示面板100的栅极。所述栅极的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属中的一种，也可以使用上述几种金属材料的组合物。
在一种实施例中，所述第一金属层306的金属材料可以为钼。
在一种实施例中，所述第一金属层306的厚度可以为250纳米。
第二栅绝缘层307形成于所述第一金属层306上。所述第二栅绝缘层307主要用于将所述第一金属层306和第二金属层308隔离。
在一种实施例中，所述第一栅绝缘层305和所述第二栅绝缘层307的材料可以为氮化硅、氧化硅或氮氧化硅等。
在一种实施例中，所述第二栅绝缘层307的厚度可以为110纳米。
所述第二金属层308形成于所述第二栅绝缘层307上。
在一种实施例中，所述第二金属层308的厚度、材料可以与所述第一金属层306相同。
所述间绝缘层309形成于所述第二金属层308上，所述间绝缘层309将所述第二金属层308覆盖，主要用于将所述第二金属层308和第三金属层310隔离。
在一种实施例中，所述间绝缘层309的材料可以与所述第一栅极绝缘层305和所述第二栅绝缘层307相同。
在一种实施例中，所述间绝缘层309的厚度可以为1.5微米。
所述第三金属层310形成于所述间绝缘层309上。
所述第三金属层310为所述显示面板100的源漏极。所述源漏极的金属材料可以采用钼、铝、铝镍合金、钼钨合金、铬、铜或钛铝合金等金属中的一种，也可以使用上述几种金属材料的组合物。
所述第三金属层310通过第三过孔318与所述掺杂区314电连接。
在一种实施例中，所述第三金属层310的金属材料为钛铝合金。
在一种实施例中，所述第三金属层310中第一层金属钛的厚度可以为80纳米，第二层金属铝的厚度可以为600纳米，第三层金属钛的厚度可以为80纳米。
平坦层311，形成于所述第三金属层310上，保证所述阵列基板膜层结构的平整性。
所述显示面板100还包括位于所述平坦层311上的发光器件层（未画出）及封装层（未画出）。
第一过孔315，部分所述源漏极通过所述第一过孔315与所述第一金属层306电连接，将所述源漏极中的数据信号通过所述第一金属层306传递至位于所述绑定区40的驱动芯片。
第二过孔316，部分所述源漏极通过所述第二过孔316与所述第二金属层308电连接，将所述源漏极中的数据信号通过所述第二金属层308传递至位于所述绑定区40的驱动芯片。
请参阅图5，所述弯曲区30内设置有基板301、位于所述基板301上所述第一信号线501、位于所述第一信号线501上的第一有机填充层312、位于所述第一有机填充层312上的所述第二信号线502、位于所述第二信号线502上的第二有机填充层313（即图5中的间绝缘层309）、位于所述第二有机填充层313上的所述第二类电源线60、及位于所述第二类电源线60上的第三有机填充层317（即图5中的平坦层311）。在一种实施例中，所述第一信号线501和所述第二信号线502为所述第一类电源线50。
所述第一有机填充层312中孔的深度为所述基板301与所述第二有机填充层313的间距。
在一种实施例中，第一有机填充层312的厚度为1.49微米。所述第二有机填充层313与所述间绝缘层309同层设置。所述第三有机填充与所述平坦层311同层设置。
在一种实施例中，所述第一信号线501与所述第一金属层306在同一道光罩工艺中形成，所述第二信号线502与所述第二金属层308在同一道光罩工艺中形成，所述第二类电源线60与所述第三金属层310在同一道光罩工艺中形成。
在一种实施例中，所述第一信号线501为第一Vdate信号线，所述第一Vdate信号线与所述第一金属层306在同一道光罩工艺中形成。所述第二信号线502为第二Vdate信号线，所述第二Vdate信号线与所述第二金属层308在同一道光罩工艺中形成。所述第二类电源线60为VDD信号线，所述VDD信号线与所述第三金属层310在同一道光罩工艺中形成。
所述第一Vdate信号线及所述第二Vdate信号线从所述显示区域延伸至所述非显示区域，通过所述VSS电压均匀部分从贴近所述基板301一侧延伸至所述弯曲区30，并与所述绑定区40连接。
所述VDD信号线从所述显示区域延伸至所述非显示区域，通过所述VDD电压均匀部分直接跨过所述弯曲区30，并与所述绑定区40连接。
请参阅图4，所述显示面板100还包括VSS信号线90。
所述VSS信号线90设置于所述非显示区域的外侧，即靠近所述显示面板100的外边框。所述VSS信号线90从所述显示区域经过所述弯曲区30向绑定区40端延伸。
在一种实施例中，所述VSS信号线90与所述VDD信号线在同一道光罩工艺中形成。所述VSS信号线90与所述第三金属层310在同一道光罩工艺中形成。所述VSS信号线90从所述显示区域直接跨过所述弯曲区30向绑定区40端延伸。位于弯曲区30的所述VSS信号线90与所述VDD信号线经图案化处理后，进一步减小了信号线的弯曲应力，避免了金属断线。
所述显示面板100还包括GOA信号线（未画出）。
所述GOA信号线形成于所述显示面板100的两侧，位于显示区域与所述VSS信号线90之间。
所述GOA信号线从所述显示区域延伸到所述非显示区域。所述GOA信号线与所述VSS信号线90、Vdate信号线以及所述VDD信号线绝缘设置。
本申请通过将所述显示面板100的Vdate信号通过所述第一信号线501及所述第二信号线502传递至位于所述绑定区40的驱动芯片。VDD信号通过与所述第二类电源线60传递至位于所述绑定区40的驱动芯片。本申请的分层进行信号传输，不仅避免了短路的风险，而且也避免了VDD与Vdate信号线之间的信号串扰。
下面提供一种关于本申请实施例二显示面板的制作方法。
图6A~图6G，图6A~图6G为本申请实施例二显示面板的工艺步骤图。
请参阅图6A，提供一基板301，在所述基板301上形成阻挡层302、缓冲层303、有源层304、第一栅绝缘层305。
在一种实施例中，所述基板301柔性基板。所述柔性基板的材料可以包括聚酰亚胺。
所述阻挡层302位于所述基板301上。
在一种实施例中，所述阻挡层302的厚度可以为700纳米。
在一种实施例中，所述阻挡层302的材料包括氧化硅。
所述缓冲层303形成于所述阻挡层302上，主要用于缓冲膜层质结构之间的压力，并且还可以具有一定阻水氧的功能。
在一种实施例中，所述缓冲层303的厚度可以为550纳米。
在一种实施例中，所述缓冲层303的材料包括氮化硅或氧化硅中的一种或一种以上的组合物。
所述有源层304形成于所述缓冲层303上，所述有源层304包括经离子掺杂的掺杂区314。
在一种实施例中，所述有源层304的厚度可以为50纳米。
所述第一栅绝缘层305形成于所述有源层304上。所述第一栅绝缘层305将所述有源层304覆盖，所述第一栅绝缘层305主要用于将所述有源层304与位于所述有源层304上的金属层隔离。
在一种实施例中，所述第一栅绝缘层305的厚度可以为130纳米。
请参阅图6B，在所述弯曲区30上进行挖槽，形成所述第一凹槽319。
在一种实施例中，所述第一凹槽319的深度可以与阻挡层302、缓冲层303、第一栅绝缘层305相同。
在一种实施例中，在所述第一栅绝缘层305至所述基板301的方向上，所述第一凹槽319的开口面积逐渐减小。
请参阅图6C，在所述第一栅绝缘层305上同时形成所述第一金属层以及位于所述弯曲区的所述第一信号线501。
所述第一金属层306为所述显示面板100的栅极。所述栅极的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属中的一种，也可以使用上述几种金属材料的组合物。
在一种实施例中，所述第一金属层306的金属材料可以为钼。
在一种实施例中，所述第一金属层306的厚度可以为250纳米。
在一种实施例中，所述第一信号线501为第一Vdate信号线，所述第一Vdate信号线与所述第一金属层306在同一道光罩工艺中形成。
请参阅图6D，在所述第一金属层306上形成所述第二栅绝缘层307以及所述第一过孔315、所述第三过孔318，并保证所述第一凹槽319与对应的所述第二栅绝缘层307对应的区域未覆盖所述第二栅绝缘层307。
所述第二栅绝缘层307主要用于将所述第一金属层306和第二金属层308隔离。
在一种实施例中，所述第一栅绝缘层305和所述第二栅绝缘层307的材料可以为氮化硅、氧化硅或氮氧化硅等。
在一种实施例中，所述第二栅绝缘层307的厚度可以为110纳米。
请参阅图6E，在所述第一凹槽319内填充柔性材料，并与所述第二栅绝缘层307齐平以形成所述第一有机填充层312。其次，在所述第二绝缘层307上同时形成第二金属层307以及位于所述第一有机填充层312上的所述第二信号线502。
在一种实施例中，所述第一信号线501和所述第二信号线502为第一类电源线50。
所述第二信号线502为第二Vdate信号线，所述第二Vdate信号线与所述第二金属层308在同一道光罩工艺中形成。
所述第一有机填充层312中孔的深度为所述基板301与所述第二有机填充层313的间距。
在一种实施例中，第一有机填充层312的厚度为1.49微米。
请参阅图6F，在所述第二金属层308上形成所述间绝缘层309以及所述第二过孔316。其中，保证第一过孔315、所述第三过孔318上未被上述绝缘材料所覆盖。
所述第二有机填充层313与所述间绝缘层309同层设置，即位于所述弯曲区30的所述间绝缘层309可以作为所述第二有机填充层313。
请参与图6G，在所述间绝缘层309上形成所述第三金属层310以及位于所述弯曲区30上的所述第二类电源线60。
所述第三金属层310为所述显示面板100的源漏极。所述源漏极的金属材料可以采用钼、铝、铝镍合金、钼钨合金、铬、铜或钛铝合金等金属中的一种，也可以使用上述几种金属材料的组合物。
所述第三金属层310通过第三过孔318与所述掺杂区314电连接。
在一种实施例中，所述第三金属层310的金属材料为钛铝合金。
在一种实施例中，所述第三金属层310中第一层金属钛的厚度可以为80纳米，第二层金属铝的厚度可以为600纳米，第三层金属钛的厚度可以为80纳米。
部分所述源漏极通过所述第一过孔315与所述第一金属层306电连接，将所述源漏极中的数据信号通过所述第一金属层306传递至位于所述绑定区40的驱动芯片。
部分所述源漏极通过所述第二过孔316与所述第二金属层308电连接，将所述源漏极中的数据信号通过所述第二金属层308传递至位于所述绑定区40的驱动芯片。
最后在所述第三金属层310上形成所述平坦层311、以及位于所述平坦层311上的发光器件层（未画出）及封装层（未画出）。
本申请还提出了一种显示模组，所述显示模组包括显示面板及位于所述显示面板上的触控层、偏光层和盖板层。所述封装层通过第一光学胶层与所述触控层粘接，所述偏光层通过第二光学胶层与所述盖板层粘接。
所述显示模组的工作原理与所述显示面板的工作原理相似，所述显示模组的工作原理具体可以参考所述显示面板的工作原理，这里不做赘述。
本申请提出了一种显示面板及显示模组，所述显示面板包括：显示区域；位于所述显示区域外围的非显示区域，所述非显示区域包括靠近所述显示区域的弯曲区和远离所述显示区域的绑定区；电源线，所述电源线包括位于所述弯曲区内的第一类电源线和第二类电源线；其中，所述第一类电源线和所述第二类电源线在所述弯曲区非同层设置。本申请通过将弯曲区的VDD和Vdate信号线分层设置，缩减了显示区域与所述弯曲区的间距，使得所述显示面板的下边框进一步减小。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (20)

  1. 一种显示面板，其中，包括：
    显示区域；
    位于所述显示区域外围的非显示区域，所述非显示区域包括靠近所述显示区域的弯曲区和远离所述显示区域的绑定区；
    电源线，所述电源线包括位于所述弯曲区内的第一类电源线和第二类电源线；
    其中，所述第一类电源线和所述第二类电源线在所述弯曲区非同层设置。
  2. 根据权利要求1所述的显示面板，其中，所述非显示区域包括位于所述弯曲区两侧的第一区域和第二区域，所述第一区域靠近所述显示区域，所述第二区域远离所述显示区域；
    所述电源线包括位于所述第一区域的第一电压均匀部分、及位于所述第二区域的第二电压均匀部分，所述第一电压均匀部分及所述第二电压均匀部分向所述绑定区延伸。
  3. 根据权利要求1所述的显示面板，其中，所述弯曲区内设置有：基板、位于所述基板上的所述第一类电源线、位于所述第一类电源线上的第一有机填充层、位于所述第一有机填充层上的所述第二类电源线、及位于所述第二类电源线上的第二有机填充层。
  4. 根据权利要求3所述的显示面板，其中，所述显示区域内设置有所述基板及位于所述基板上的第一金属层、位于所述第一金属层上的第二金属层、以及位于所述第二金属层上的第三金属层；
    其中，所述第一类电源线与所述第二金属层在同一道光罩工艺中形成，所述第二类电源线与所述第三金属层在同一道光罩工艺中形成。
  5. 根据权利要求4所述的显示面板，其中，所述第一类电源线为VDD信号线，所述第二类电源线为Vdate信号线。
  6. 根据权利要求1所述的显示面板，其中，所述第一类电源线包括第一信号线和第二信号线；
    所述弯曲区内设置有：基板、位于所述基板上的所述第一信号线、位于所述第一信号线上的第一有机填充层、位于所述第一有机填充层上的所述第二信号线、位于所述第二信号线上的第二有机填充层、位于所述第二有机填充层上的所述第二类电源线、及位于所述第二类电源线上的第三有机填充层。
  7. 根据权利要求6所述的显示面板，其中，所述显示区域内设置有所述基板及位于所述基板上的第一金属层、位于所述第一金属层上的第二金属层、以及位于所述第二金属层上的第三金属层；
    所述第一信号线与所述第一金属层在同一道光罩工艺中形成，所述第二信号线与所述第二金属层在同一道光罩工艺中形成，所述第二类电源线与所述第三金属层在同一道光罩工艺中形成。
  8. 根据权利要求7所述的显示面板，其中，所述第一类电源线为Vdate信号线，所述第二类电源线为VDD信号线；
    所述VDD信号线及所述Vdate信号线从所述弯曲区延伸到所述绑定区。
  9. 根据权利要求1所述的显示面板，其中，所述显示面板还包括VSS信号线，所述VSS信号线从所述显示区域延伸到所述绑定区；
    所述VSS信号线与VDD信号线在同一道光罩工艺中形成。
  10. 根据权利要求1所述的显示面板，其中，
    所述显示面板还包括GOA信号线；
    所述GOA信号线形成于所述显示面板的两侧，位于显示区域与所述VSS信号线之间；
    所述GOA信号线从所述显示区域延伸到所述非显示区域；
    所述GOA信号线与所述VSS信号线、Vdate信号线以及所述VDD信号线绝缘设置。
  11. 一种显示模组，其中，所述显示模组包括显示面板及位于所述显示面板上的偏光层、盖板层，所述显示面板包括：
    显示区域；
    位于所述显示区域外围的非显示区域，所述非显示区域包括靠近所述显示区域的弯曲区和远离所述显示区域的绑定区；
    电源线，所述电源线包括位于所述弯曲区内的第一类电源线和第二类电源线；
    其中，所述第一类电源线和所述第二类电源线在所述弯曲区非同层设置。
  12. 根据权利要求11所述的显示模组，其中，所述非显示区域包括位于所述弯曲区两侧的第一区域和第二区域，所述第一区域靠近所述显示区域，所述第二区域远离所述显示区域；
    所述电源线包括位于所述第一区域的第一电压均匀部分、及位于所述第二区域的第二电压均匀部分，所述第一电压均匀部分及所述第二电压均匀部分向所述绑定区延伸。
  13. 根据权利要求11所述的显示模组，其中，所述弯曲区内设置有：基板、位于所述基板上的所述第一类电源线、位于所述第一类电源线上的第一有机填充层、位于所述第一有机填充层上的所述第二类电源线、及位于所述第二类电源线上的第二有机填充层。
  14. 根据权利要求13所述的显示模组，其中，所述显示区域内设置有所述基板及位于所述基板上的第一金属层、位于所述第一金属层上的第二金属层、以及位于所述第二金属层上的第三金属层；
    其中，所述第一类电源线与所述第二金属层在同一道光罩工艺中形成，所述第二类电源线与所述第三金属层在同一道光罩工艺中形成。
  15. 根据权利要求14所述的显示模组，其中，所述第一类电源线为VDD信号线，所述第二类电源线为Vdate信号线。
  16. 根据权利要求11所述的显示模组，其中，所述第一类电源线包括第一信号线和第二信号线；
    所述弯曲区内设置有：基板、位于所述基板上的所述第一信号线、位于所述第一信号线上的第一有机填充层、位于所述第一有机填充层上的所述第二信号线、位于所述第二信号线上的第二有机填充层、位于所述第二有机填充层上的所述第二类电源线、及位于所述第二类电源线上的第三有机填充层。
  17. 根据权利要求16所述的显示模组，其中，所述显示区域内设置有所述基板及位于所述基板上的第一金属层、位于所述第一金属层上的第二金属层、以及位于所述第二金属层上的第三金属层；
    所述第一信号线与所述第一金属层在同一道光罩工艺中形成，所述第二信号线与所述第二金属层在同一道光罩工艺中形成，所述第二类电源线与所述第三金属层在同一道光罩工艺中形成。
  18. 根据权利要求17所述的显示模组，其中，所述第一类电源线为Vdate信号线，所述第二类电源线为VDD信号线；
    所述VDD信号线及所述Vdate信号线从所述弯曲区延伸到所述绑定区。
  19. 根据权利要求11所述的显示模组，其中，所述显示面板还包括VSS信号线，所述VSS信号线从所述显示区域延伸到所述绑定区；
    所述VSS信号线与VDD信号线在同一道光罩工艺中形成。
  20. 根据权利要求11所述的显示模组，其中，
    所述显示面板还包括GOA信号线；
    所述GOA信号线形成于所述显示面板的两侧，位于显示区域与所述VSS信号线之间；
    所述GOA信号线从所述显示区域延伸到所述非显示区域；
    所述GOA信号线与所述VSS信号线、Vdate信号线以及所述VDD信号线绝缘设置。
PCT/CN2019/078429 2018-12-17 2019-03-18 显示面板及显示模组 Ceased WO2020124823A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/603,245 US11144170B2 (en) 2018-12-17 2019-03-18 Display panel and display module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811545437.8 2018-12-17
CN201811545437.8A CN109448570A (zh) 2018-12-17 2018-12-17 显示面板及显示模组

Publications (1)

Publication Number Publication Date
WO2020124823A1 true WO2020124823A1 (zh) 2020-06-25

Family

ID=65559882

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/078429 Ceased WO2020124823A1 (zh) 2018-12-17 2019-03-18 显示面板及显示模组

Country Status (2)

Country Link
CN (1) CN109448570A (zh)
WO (1) WO2020124823A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109448570A (zh) * 2018-12-17 2019-03-08 武汉华星光电半导体显示技术有限公司 显示面板及显示模组
CN110265409B (zh) * 2019-06-20 2021-07-23 武汉华星光电半导体显示技术有限公司 一种tft阵列基板、其制备方法及其显示面板
CN110391294B (zh) * 2019-07-08 2021-04-27 武汉华星光电半导体显示技术有限公司 柔性阵列基板及柔性显示面板
CN110649068A (zh) 2019-09-02 2020-01-03 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN111106130A (zh) * 2019-12-12 2020-05-05 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN111158519A (zh) * 2019-12-24 2020-05-15 维沃移动通信有限公司 触控组件、显示模组、电子设备和触控组件的制备方法
CN112669710A (zh) * 2020-12-30 2021-04-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN113342209B (zh) * 2021-06-25 2023-05-02 武汉华星光电技术有限公司 一种显示面板及显示装置
CN115835722B (zh) * 2022-10-13 2026-02-10 合肥维信诺科技有限公司 显示面板及其制造方法
CN119451413A (zh) * 2023-07-31 2025-02-14 京东方科技集团股份有限公司 显示面板和显示装置
CN117769305A (zh) * 2024-01-22 2024-03-26 京东方科技集团股份有限公司 显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140096601A (ko) * 2013-01-28 2014-08-06 엘지디스플레이 주식회사 액정표시장치
CN206193730U (zh) * 2016-11-02 2017-05-24 上海天马微电子有限公司 显示面板以及显示装置
CN107634086A (zh) * 2017-09-15 2018-01-26 京东方科技集团股份有限公司 一种柔性阵列基板及制备方法、显示装置
CN107946317A (zh) * 2017-11-20 2018-04-20 京东方科技集团股份有限公司 一种柔性阵列基板及制备方法、显示基板、显示装置
CN108010922A (zh) * 2017-11-30 2018-05-08 昆山工研院新型平板显示技术中心有限公司 阵列基板及其制备方法及显示屏
CN108878444A (zh) * 2018-06-07 2018-11-23 武汉天马微电子有限公司 显示面板及显示装置
CN109448570A (zh) * 2018-12-17 2019-03-08 武汉华星光电半导体显示技术有限公司 显示面板及显示模组

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102086644B1 (ko) * 2013-12-31 2020-03-09 엘지디스플레이 주식회사 플렉서블표시장치 및 이의 제조방법
CN103984435A (zh) * 2014-04-10 2014-08-13 业成光电（深圳）有限公司 可缩减边框区的触控面板
CN107783698B (zh) * 2015-04-01 2021-01-05 上海天马微电子有限公司 一种阵列基板、显示面板
KR102451726B1 (ko) * 2016-03-28 2022-10-07 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6912080B2 (ja) * 2017-06-09 2021-07-28 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル
CN107390941B (zh) * 2017-08-17 2021-01-29 京东方科技集团股份有限公司 触控基板、触控面板、显示基板、显示面板和显示装置
CN108389869B (zh) * 2018-03-01 2020-09-22 上海天马微电子有限公司 柔性显示面板
CN108831910B (zh) * 2018-06-07 2021-01-15 武汉华星光电半导体显示技术有限公司 显示面板
CN109065571B (zh) * 2018-07-19 2021-06-25 武汉华星光电半导体显示技术有限公司 显示面板及电子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140096601A (ko) * 2013-01-28 2014-08-06 엘지디스플레이 주식회사 액정표시장치
CN206193730U (zh) * 2016-11-02 2017-05-24 上海天马微电子有限公司 显示面板以及显示装置
CN107634086A (zh) * 2017-09-15 2018-01-26 京东方科技集团股份有限公司 一种柔性阵列基板及制备方法、显示装置
CN107946317A (zh) * 2017-11-20 2018-04-20 京东方科技集团股份有限公司 一种柔性阵列基板及制备方法、显示基板、显示装置
CN108010922A (zh) * 2017-11-30 2018-05-08 昆山工研院新型平板显示技术中心有限公司 阵列基板及其制备方法及显示屏
CN108878444A (zh) * 2018-06-07 2018-11-23 武汉天马微电子有限公司 显示面板及显示装置
CN109448570A (zh) * 2018-12-17 2019-03-08 武汉华星光电半导体显示技术有限公司 显示面板及显示模组

Also Published As

Publication number Publication date
CN109448570A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
WO2020124823A1 (zh) 显示面板及显示模组
CN113767475B (zh) 柔性显示面板、显示装置及制备方法
US12453255B2 (en) Display substrate and manufacturing method therefor, display panel, and display device
CN111710691B (zh) 柔性Micro-LED显示面板及其制作方法
WO2021088140A1 (zh) 显示面板、制造方法以及拼接显示面板
US9076745B2 (en) Organic light emitting display device and method for manufacturing the same
CN101521221B (zh) 有机发光显示装置
WO2021258457A1 (zh) 显示面板及显示装置
CN109065571B (zh) 显示面板及电子装置
US11144170B2 (en) Display panel and display module
WO2021082092A1 (zh) 显示面板、制造方法以及拼接显示面板
CN108364934B (zh) 一种电子设备、显示面板及其制备方法
KR102920183B1 (ko) 표시 장치 및 표시 장치의 제조 방법
WO2020199234A1 (zh) 有源矩阵微发光二极管显示面板
WO2021006247A1 (ja) 表示装置、及びその製造方法
WO2020191888A1 (zh) 显示面板、显示模组及制作方法
WO2020037757A1 (zh) 柔性显示装置及其制造方法
CN110797352A (zh) 显示面板及其制作方法、显示装置
WO2019242083A1 (zh) 显示面板及显示装置
WO2020172968A1 (zh) 阵列基板及具有该阵列基板的显示装置
WO2021051846A1 (zh) 一种显示面板及显示装置
WO2021227192A1 (zh) 一种显示面板及拼接屏
WO2021027160A1 (zh) 显示面板及其制作方法
WO2020244133A1 (zh) 显示面板及其制作方法
CN116419584A (zh) 透明显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19899650

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19899650

Country of ref document: EP

Kind code of ref document: A1