WO2020091356A1 - P채널 mosfet을 제어하기 위한 드라이버 회로 및 그것을 포함하는 제어 장치 - Google Patents

P채널 mosfet을 제어하기 위한 드라이버 회로 및 그것을 포함하는 제어 장치 Download PDF

Info

Publication number
WO2020091356A1
WO2020091356A1 PCT/KR2019/014308 KR2019014308W WO2020091356A1 WO 2020091356 A1 WO2020091356 A1 WO 2020091356A1 KR 2019014308 W KR2019014308 W KR 2019014308W WO 2020091356 A1 WO2020091356 A1 WO 2020091356A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
transistor
sub
voltage
emitter
Prior art date
Application number
PCT/KR2019/014308
Other languages
English (en)
French (fr)
Inventor
김준엽
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to JP2020560981A priority Critical patent/JP7260234B2/ja
Priority to CN201980031490.2A priority patent/CN112119589B/zh
Priority to EP19878796.2A priority patent/EP3820047B1/en
Priority to US17/054,928 priority patent/US11171642B2/en
Publication of WO2020091356A1 publication Critical patent/WO2020091356A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load

Definitions

  • the present invention relates to a driver circuit for controlling a P-channel MOSFET (Metal Oxide Semiconductor Field Effect transistor) as a main switch installed on a power line between a power supply and an electrical load, and a control device comprising the same.
  • a P-channel MOSFET Metal Oxide Semiconductor Field Effect transistor
  • the electric load such as an electric motor mounted on an electric vehicle, is connected to the power supply through a main switch.
  • the control device controls the main switch to be selectively turned on or off. While the main switch is on, power from the power supply is supplied to the electrical load through the main switch.
  • FIG. 1 exemplarily shows a configuration of a control device according to the prior art.
  • a drain terminal and a source terminal provided in an N-channel MOSFET (Metal Oxide Semiconductor Field Effect transistor) as a main switch are respectively electrically connected to a power supply and an electrical load.
  • a control signal eg, a high level voltage
  • the controller outputs a control signal (eg, a high level voltage) to the gate terminal of the main switch, the current path between the drain terminal and the source terminal of the main switch is conducted, thereby enabling power supply from the power supply to the electrical load.
  • the controller stops outputting the control signal to transition the main switch to the off state.
  • a control signal is not applied to the gate terminal of the N-channel MOSFET, a negative voltage may be temporarily generated at the source terminal of the N-channel MOSFET due to the inductance component of the electrical load. Accordingly, a forward bias that exceeds a threshold voltage is applied between the gate terminal and the source terminal of the N-channel MOSFET, and the N-channel MOSFET may inadvertently repeat the on and off states alternately. The above phenomenon is undesirable for safety since it can last until most of the electrical energy stored in the electrical load is consumed.
  • the present invention is to solve the above problems, by using a P-channel MOSFET instead of the N-channel MOSFET as the main switch connected between the power supply and the electrical load, the main switch due to the inductance component of the electrical load
  • An object of the present invention is to provide a driver circuit capable of preventing malfunction and a control device including the driver circuit.
  • the driver circuit is for controlling a P-channel MOSFET including a gate terminal, a source terminal connected to a power supply, and a drain terminal connected to an electrical load.
  • the driver circuit includes: a first voltage divider having a first distribution resistor element and a second distribution resistor element connected at one end to a source terminal of the P-channel MOSFET and connected in series through a first connection node; A first sub including a first collector terminal, a first emitter terminal, and a first base terminal, wherein the first emitter terminal is connected to the other end of the first voltage divider, and the first collector terminal is connected to ground.
  • transistor It includes a second collector terminal, a second emitter terminal and a second base terminal, the second emitter terminal is connected to the gate terminal of the P-channel MOSFET, the second base terminal is the first connection node A second sub transistor connected to; A third sub terminal including a third collector terminal, a third emitter terminal and a third base terminal, the third emitter terminal being connected to the second emitter terminal, and the third collector terminal being connected to the ground transistor; And a third resistor element connected between the second collector terminal and the second emitter terminal.
  • the first connection node may be further connected to the third base terminal.
  • the resistance of the first distribution resistor element may be greater than that of the second distribution resistor element.
  • the third emitter terminal may be further connected to the gate terminal of the P-channel MOSFET.
  • the first voltage divider may generate a first switching voltage at the first connection node using the input voltage of the power supply while the first sub-transistor is on.
  • the third sub transistor may be turned on in response to the first switching voltage being applied to the third base terminal.
  • a second switching voltage across the third resistor element may be applied between the source terminal and the gate terminal of the P-channel MOSFET.
  • an input voltage from the power supply may be applied to each of the second base terminal and the third base terminal through the first connection node.
  • the second sub transistor may be turned on in response to the input voltage being applied to the second base terminal.
  • the third sub transistor may be turned off in response to the input voltage being applied to the third base terminal. While the second sub transistor is on and the third sub transistor is off, the input voltage may be applied to the gate terminal of the P-channel MOSFET through the second emitter terminal.
  • Each of the first sub transistor and the second sub transistor may be an NPN type transistor, and each of the third sub transistors may be a PNP type transistor.
  • the driver circuit may include a second voltage divider including a third distribution resistor element and a fourth distribution resistor element connected between the second emitter terminal and the ground, and connected in series through a third connection node;
  • a fourth sub-transistor including a fourth collector terminal, a fourth emitter terminal and a fourth base terminal, the fourth emitter terminal connected to the ground, and the fourth base terminal connected to the third connection node ;
  • a discharge resistor element having one end connected to the drain terminal of the P-channel MOSFET and the other end connected to the fourth collector terminal.
  • the third voltage divider may generate a third switching voltage at the third connection node while the first sub transistor is in an off state.
  • the fourth sub transistor may be turned on in response to the third switching voltage applied to the fourth base terminal.
  • a control device includes the driver circuit.
  • FIG. 1 is a view exemplarily showing the configuration of a conventional control device.
  • FIG. 2 is a view showing the configuration of a control device according to the first embodiment of the present invention by way of example.
  • FIG. 3 is a view referred to for describing an operation for controlling the main switch shown in FIG. 2 to an on state.
  • FIG. 4 is a view referred to for explaining an operation for controlling the main switch shown in FIG. 2 to an off state.
  • FIG. 5 is a diagram exemplarily showing a configuration of a control device according to a second embodiment of the present invention.
  • FIG. 2 is a diagram exemplarily showing the configuration of the control device 10 according to the first embodiment of the present invention.
  • the control device 10 is for selectively supplying the input voltage V IN to the electric load EL, the power supply 20, the main switch 30, the controller 40 and It includes a driver circuit 100.
  • the electric load EL may be, for example, a contactor coil, a light emitting diode, or a heater installed in an electric vehicle.
  • the power supply 20 is configured to generate an input voltage V IN (eg, 12V).
  • the power supply 20 may include, for example, a lead acid battery and a DC-DC converter.
  • the DC-DC converter can generate the input voltage V IN by stepping down or boosting the DC voltage from the lead acid battery.
  • the main switch 30 is electrically connected between the power supply 20 and the electric load EL.
  • the main switch 30 may be a P-channel MOSFET (Metal Oxide Semiconductor Field Effect transistor) having a source terminal, a drain terminal, and a gate terminal.
  • the source terminal of the main switch 30 is electrically connected to the power supply 20.
  • the drain terminal of the main switch 30 is electrically connected to the electric load EL.
  • One end of the electrical load EL is electrically connected to the drain terminal of the main switch 30, and the other end of the battery load EL can be grounded.
  • the gate terminal of the main switch 30 may be electrically connected to the driver circuit 100.
  • the main switch 30 is turned on when the source-gate voltage of the main switch 30 is greater than or equal to the threshold voltage, and is turned off otherwise.
  • the source-gate voltage represents a voltage obtained by subtracting the voltage of the gate terminal from the voltage of the source terminal.
  • the controller 40 may be configured to selectively output the control signal CS to the driver circuit 100.
  • the controller 40 may be configured to output a control signal CS in response to a first command from an external device (eg, a micro controller unit (MCU) of an electric vehicle).
  • the controller 40 may be configured to stop output of the control signal CS in response to the second command from the external device.
  • the external device may output a first command upon key-on of the electric vehicle and a second command upon key-off of the electric vehicle.
  • the control signal CS may be for inducing the driver circuit 100 to supply the input voltage V IN to the electric load EL (ie, turn on the main switch 30). That is, when the controller 40 outputs the control signal CS to the driver circuit 100, the driver circuit 100 transitions the main switch 30 to the on state. On the other hand, when the controller 40 stops outputting the control signal CS, the driver circuit 100 transitions the main switch 30 to the off state.
  • the controller 40 is provided as a driver IC for the main switch 30, and in hardware, application specific integrated circuits (ASICs), digital signal processors (DSPs), digital signal processing devices (DSPDs), programmable (PLDs) logic devices, field programmable gate arrays (FPGAs), microprocessors, and electrical units for performing other functions.
  • a memory device may be built in the controller 40, and a RAM, ROM, register, hard disk, optical recording medium, or magnetic recording medium may be used as the memory device.
  • the memory device may store, update, and / or erase programs including various control logics executed by the controller 40 and / or data generated when the control logics are executed.
  • the driver circuit 100 includes a first voltage divider VD1, a first sub transistor Q1, a second sub transistor Q2, and a third sub transistor Q3.
  • the driver circuit 100 may further include at least one of the first resistance element RP1, the second resistance element RP2, the third resistance element RP3, and the fourth resistance element RP4.
  • the first voltage divider VD1 includes a first distribution resistance element RD1 and a second distribution resistance element RD2.
  • the first distribution resistance element RD1 and the second distribution resistance element RD2 are connected in series through the first connection node N1.
  • the resistance (eg, 10 k ⁇ ) of the first distribution resistor element RD1 may be predetermined larger than the resistance (eg, 1 k ⁇ ) of the second distribution resistor element RD2.
  • the resistance of the second distribution resistor element RD2 may be the same as that of the fourth resistor element RP4.
  • One end of the first voltage divider VD1 that is, one end of the first distribution resistor element RD1 is connected to the source terminal of the main switch 30.
  • the first sub transistor Q1 is electrically connected between the other end of the first voltage divider VD1 (ie, the other end of the second distribution resistor element RD2) and ground. That is, the first distribution resistance element RD1, the first connection node N1, the second distribution resistance element RD2, and the first sub-transistor Q1 are sequentially between the source terminal of the main switch 30 and ground. Are connected in series.
  • the first sub transistor Q1 may be an NPN type transistor having a collector terminal, an emitter terminal, and a base terminal.
  • the collector terminal of the first sub transistor Q1 is electrically connected to the other end of the first voltage divider VD1.
  • the emitter terminal of the first sub transistor Q1 is grounded.
  • RP3 third resistance element having a predetermined resistance (for example, 75k ⁇ )
  • the control signal CS from the controller 40 is applied to the base terminal of the first sub transistor Q1 through the third resistor element RP3.
  • the control signal CS is a forward voltage and may be applied between the base terminal and the emitter terminal of the first sub transistor Q1.
  • the second sub transistor Q2 is electrically connected to the source terminal of the main switch 30.
  • the other end of the second sub transistor Q2 is electrically connected to one end of the third sub transistor Q3.
  • the second sub transistor Q2 may be an NPN type transistor having a collector terminal, an emitter terminal, and a base terminal.
  • the collector terminal of the second sub transistor Q2 is electrically connected to the source terminal of the main switch 30.
  • the emitter terminal of the second sub transistor Q2 is electrically connected to one end (eg, emitter terminal) of the third sub transistor Q3.
  • the base terminal of the second sub transistor Q2 is electrically connected to the first connection node N1.
  • the third sub transistor Q3 is electrically connected to the other end of the second sub transistor Q2.
  • the other end of the third sub transistor Q3 may be connected to ground through the fourth resistor element RP4.
  • the third sub transistor Q3 may be a PNP type transistor having a collector terminal, an emitter terminal, and a base terminal.
  • the emitter terminal of the third sub transistor Q3 is electrically connected to the emitter terminal of the second sub transistor Q2.
  • the collector terminal of the third sub transistor Q3 is grounded through the fourth resistance element RP4 having a predetermined resistance (eg, 1 k ⁇ ).
  • the base terminal of the third sub transistor Q3 is electrically connected to the first connection node N1 in common with the base terminal of the second sub transistor Q2.
  • the first resistance element RP1 and the second resistance element RP2 are connected in series through the second connection node N2.
  • the series circuit of the 1st resistance element RP1 and the 2nd resistance element RP2 is connected in parallel to the 2nd sub transistor Q2.
  • the resistance (eg, 10 k ⁇ ) of the first resistance element RP1 may be greater than the resistance (eg, 30 ⁇ ) of the second resistance element RP2.
  • the resistance of the first resistance element RP1 and the resistance of the first distribution resistance element RD1 may be the same.
  • the second resistance element RP2 is for suppressing a sudden voltage change at the gate terminal of the main switch 30.
  • the first resistor element RP1 is connected in parallel to the second sub transistor Q2.
  • the gate terminal of the main switch 30 is commonly connected to the emitter terminals of the second sub transistor Q2 and the third sub transistor Q3 instead of the second connection node N2.
  • FIG. 3 is a view referred to for describing an operation for controlling the main switch 30 shown in FIG. 2 in an on state.
  • the controller 40 outputs a control signal CS to the driver circuit 100 to transition the main switch 30 to the on state.
  • the control signal CS is a voltage having a predetermined high level and is transmitted to the first sub transistor Q1 through the third resistor element RP3. That is, the third resistance element RP3 functions as a transmission path of the control signal CS.
  • the first sub-transistor Q1 is turned on in response to the control signal CS being applied to the base terminal of the first sub-transistor Q1. While the first sub-transistor Q1 is kept on, current caused by the input voltage V IN of the power supply 20 flows through the first voltage divider VD1 and the first sub-transistor Q1. Accordingly, the first voltage divider VD1 uses the input voltage V IN of the power supply 20 to remove the first switching voltage V1 (eg, 1V) smaller than the input voltage V IN . It is created in one connection node N1.
  • the first switching voltage V1 is the sum of the voltage across the second distribution resistor element RD2 and the voltage across the first sub-transistor Q1 (that is, the voltage between the first connection node N1 and ground).
  • the first switching voltage V1 is applied to the base terminal of each of the second sub transistor Q2 and the third sub transistor Q3 through the first connection node N1.
  • the second sub-transistor Q2 and the third sub-transistor Q3 are each off, so the second sub-transistor Q2 and the third sub-transistor Q3
  • the voltage at each emitter terminal is the same as the voltage at the source terminal of the main switch 30 (ie, V IN ).
  • the second sub transistor Q2 since the reverse bias is applied between the base terminal and the emitter terminal of the second sub transistor Q2 at the time when the first sub transistor Q1 transitions from the off state to the on state, the second sub transistor Q2 is It remains off. On the other hand, since the first sub transistor Q1 transitions from the off state to the on state, a forward bias is applied between the emitter terminal and the base terminal of the third sub transistor Q3, so that the third sub transistor Q3 is Transition from the off state to the on state.
  • the current due to the input voltage V IN of the power supply 20 is the first resistance element RP1, the second resistance element RP2, and the third sub It flows through the transistor Q3 and the fourth resistor element RP4. Accordingly, a second switching voltage V2 (eg, about 11V) that is a voltage across the first resistor element RP1 is generated.
  • V2 eg, about 11V
  • the first resistor element RP1 is connected between the source terminal and the gate terminal of the main switch 30. Therefore, while the third sub transistor Q3 is maintained in the on state, the voltage of the source terminal of the main switch 30 is maintained higher than the voltage of the gate terminal of the main switch 30 by the second switching voltage V2. . That is, the source-gate voltage of the main switch 30 becomes the same as the second switching voltage V2. The main switch 30 transitions to the ON state when the voltage of the gate terminal is lower than the voltage of the source terminal by a threshold voltage or higher. While the main switch 30 is kept on, power by the input voltage V IN from the power supply 20 is supplied to the electric load EL through the main switch 30.
  • FIG. 4 is a view referred to for describing an operation for controlling the main switch 30 shown in FIG. 2 to an off state.
  • the controller 40 stops output of the control signal CS to transition the main switch 30 to the off state. Stopping the output of the control signal CS may mean that the control signal CS is lowered from a high level voltage to a predetermined low level voltage.
  • the first sub-transistor Q1 is turned off in response to the control signal CS not being applied to the base terminal of the first sub-transistor Q1. While the first sub-transistor Q1 is maintained in the off state, the current due to the input voltage V IN of the power supply 20 does not flow through the first voltage divider VD1, so the first connection node N1 ) Has the same voltage as the input voltage (V IN ). Therefore, the input voltage V IN is applied to the base terminal of each of the second sub transistor Q2 and the third sub transistor Q3 through the first connection node N1.
  • the voltage lower than the input voltage V IN (eg, V1) is the second sub transistor Q2 and the third sub transistor Q3. It is applied to each emitter terminal. Therefore, since the forward bias is applied between the base terminal and the emitter terminal of the second sub transistor Q2 when the first sub transistor Q1 is turned from the on state to the off state, the second sub transistor Q2 is off. Transitions from state to state. On the other hand, since the reverse bias is applied between the emitter terminal and the base terminal of the third sub transistor Q3, the third sub transistor Q3 transitions to the off state.
  • the voltage of the source terminal and the voltage of the gate terminal of the main switch 30 are the same or have only very small differences such that they can be regarded as equal to each other.
  • the switch 30 is turned off.
  • the operation of controlling the main switch 30 from the on state to the off state or from the off state to the on state is the drain of the main switch 30 It is not affected by voltage.
  • the drain voltage of the main switch 30 may change according to the resonance phenomenon due to the inductance component of the electrical load EL.
  • the main switch 30 since the on-off control of the main switch 30 depends only on the source-gate voltage of the main switch 30, the main switch 30 is intended due to the inductance component of the electrical load EL. It is possible to reduce the problem of turning on or off.
  • FIG. 5 is a diagram exemplarily showing the configuration of the control device 10 according to the second embodiment of the present invention.
  • the driver circuit 100 includes a second voltage divider VD2, a fourth sub transistor Q4, and a discharge resistance element RDC ).
  • the second voltage divider VD2 includes a third distribution resistor element RD3 and a fourth distribution resistor element RD4.
  • the third distribution resistance element RD3 and the fourth distribution resistance element RD4 are connected in series through the third connection node N3.
  • the resistance (eg, 10 k ⁇ ) of the third distribution resistor element RD3 may be greater than the resistance (eg, 1 k ⁇ ) of the fourth distribution resistor element RD4.
  • One end of the second voltage divider VD2 (that is, one end of the third distribution resistor element RD3) may be connected to the first connection node N1.
  • one end of the second voltage divider VD2 may be electrically connected to the emitter terminal of the second sub transistor Q2 or the second connection node N2 instead of the first connection node N1.
  • the other end of the second voltage divider VD2 (that is, one end of the fourth distribution resistor element RD4) may be grounded.
  • the second voltage divider VD2 uses the voltage of the first connection node N1, the emitter terminal of the second sub transistor Q2, or the second connection node N2 to connect the third switching voltage to the third connection. It is created in node N3.
  • the third switching voltage may refer to a voltage across the fourth distribution resistor element RD4.
  • the third switching voltage is applied to the base terminal of the fourth sub transistor Q4 through the third connection node N3.
  • the fourth sub transistor Q4 and the discharge resistance element RDC are connected in series between the drain terminal of the main switch 30 and ground.
  • one end of the discharge resistance element RDC is electrically connected to the drain terminal of the main switch 30, and the other end of the discharge resistance element RDC is one end of the fourth sub transistor Q4 ( Yes, it is electrically connected to the collector, and the other end (eg, emitter) of the fourth sub transistor Q4 may be grounded.
  • the fourth sub transistor Q4 may be an NPN type transistor having a collector terminal, an emitter terminal, and a base terminal.
  • the base terminal of the fourth sub transistor Q4 is electrically connected to the third connection node N3 to receive the third switching voltage.
  • the voltage of the third connection node N3 is greater when the first sub transistor Q1 is in the off state than when it is in the on state.
  • the third switching voltage when the first sub transistor Q1 is on is lower than the turn-on voltage of the fourth sub transistor Q4, while the third switching voltage is when the first sub transistor Q1 is off
  • the switching voltage may be higher than the turn-on voltage of the fourth sub transistor Q4. Therefore, the fourth sub transistor Q4 is applied to the third switching voltage applied to the base terminal of the fourth sub transistor Q4 through the third connection node N3 while the first sub transistor Q1 is in the off state. It comes in a state of being responsive.
  • the third switching voltage is not large enough, so the fourth sub transistor Q4 is in the off state.
  • a closed circuit is formed including the electrical load EL, the discharge resistance element RDC and the fourth sub transistor Q4.
  • the electrical energy remaining in the electrical load EL due to the inductance component of the electrical load EL is consumed by the discharge resistance element RDC. Thereby, the possibility of malfunction of the main switch 30 due to the inductance component of the electrical load EL is more effectively reduced.

Landscapes

  • Electronic Switches (AREA)

Abstract

P채널 MOSFET을 제어하기 위한 드라이버 회로는, 상기 P채널 MOSFET의 소스 단자에 일단이 연결되는 제1 전압 디바이더; 제1 콜렉터 단자, 제1 이미터 단자 및 제1 베이스 단자를 포함하고, 상기 제1 이미터 단자는 상기 제1 전압 디바이더의 타단에 연결되는 제1 서브 트랜지스터; 제2 콜렉터 단자, 제2 이미터 단자 및 제2 베이스 단자를 포함하고, 상기 제2 이미터 단자는 상기 P채널 MOSFET의 게이트 단자에 연결되고, 상기 상기 제2 베이스 단자는 상기 제1 접속 노드에 연결되는 제2 서브 트랜지스터; 제3 콜렉터 단자, 제3 이미터 단자 및 제3 베이스 단자를 포함하고, 상기 제3 이미터 단자는 상기 제2 이미터 단자에 연결되고, 상기 제3 콜렉터 단자가 상기 접지에 연결되는 제3 서브 트랜지스터; 및 상기 제2 콜렉터 단자와 상기 제2 이미터 단자의 사이에 연결되는 제3 저항 소자를 포함한다.

Description

P채널 MOSFET을 제어하기 위한 드라이버 회로 및 그것을 포함하는 제어 장치
본 발명은, 파워 서플라이와 전기 부하 간의 전력 라인에 설치되는 메인 스위치로서의 P채널 MOSFET(Metal Oxide Semiconductor Field Effect transistor)을 제어하기 위한 드라이버 회로 및 그것을 포함하는 제어 장치에 관한 것이다.
본 출원은 2018년 10월 30일자로 출원된 한국 특허출원 번호 제10-2018-0131303호에 대한 우선권주장출원으로서, 해당 출원의 명세서 및 도면에 개시된 모든 내용은 인용에 의해 본 출원에 원용된다.
전기 차량에 탑재되는 전기 모터 등의 전기 부하는, 메인 스위치를 통해 파워 서플라이에 연결된다. 제어 장치는, 메인 스위치를 선택적으로 온 상태 또는 오프 상태로 제어한다. 메인 스위치가 온 상태인 동안, 파워 서플라이로부터의 전력이 메인 스위치를 통해 전기 부하에게 공급된다.
도 1은 종래 기술에 따른 제어 장치의 구성을 예시적으로 나타낸 것이다. 도 1을 참조하면, 메인 스위치로서의 N채널 MOSFET(Metal Oxide Semiconductor Field Effect transistor)에 구비된 드레인 단자 및 소스 단자는 파워 서플라이와 전기 부하에 각각 전기적으로 연결되어 있다. 컨트롤러가 메인 스위치의 게이트 단자에 제어 신호(예, 하이 레벨의 전압)를 출력하는 경우, 메인 스위치의 드레인 단자와 소스 단자 간의 전류 경로가 도통됨으로써, 파워 서플라이로부터 전기 부하로의 전력 공급이 가능해진다. 또한, 전기 부하의 구동이 필요하지 않은 경우, 컨트롤러는 메인 스위치를 오프 상태로 전이시키기 위해, 제어 신호의 출력을 중단한다.
그런데, N채널 MOSFET의 게이트 단자에 제어 신호가 인가되지 않고 있음에도 불구하고, 전기 부하의 인덕턴스 성분으로 인해 N채널 MOSFET의 소스 단자에 마이너스의 전압이 일시적으로 발생할 수 있다. 이에 따라, N채널 MOSFET의 게이트 단자와 소스 단자 간에 임계 전압을 넘어서는 순방향 바이어스가 걸려, N채널 MOSFET가 의도치 않게 온 상태와 오프 상태를 교대로 반복하는 현상이 발생할 수 있다. 위 현상은, 전기 부하에 저장된 전기 에너지가 대부분 소모될 때까지 지속될 수 있으므로, 안전 상 바람직하지 않다.
본 발명은, 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 파워 서플라이와 전기 부하의 사이에 연결되는 메인 스위치로서 N채널 MOSFET 대신 P채널 MOSFET을 이용함으로써, 전기 부하의 인덕턴스 성분으로 인한 메인 스위치의 오동작을 방지할 수 있는 드라이버 회로 및 상기 드라이버 회로를 포함하는 제어 장치를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타난 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 다양한 실시예는 다음과 같다.
본 발명의 일 측면에 따른 드라이버 회로는, 게이트 단자, 파워 서플라이에 연결되는 소스 단자 및 전기 부하에 연결되는 드레인 단자를 포함하는 P채널 MOSFET을 제어하기 위한 것이다. 상기 드라이버 회로는, 상기 P채널 MOSFET의 소스 단자에 일단이 연결되고, 제1 접속 노드를 통해 직렬 연결되는 제1 분배 저항 소자 및 제2 분배 저항 소자를 포함하는 제1 전압 디바이더; 제1 콜렉터 단자, 제1 이미터 단자 및 제1 베이스 단자를 포함하고, 상기 제1 이미터 단자는 상기 제1 전압 디바이더의 타단에 연결되고, 상기 제1 콜렉터 단자가 접지에 연결되는 제1 서브 트랜지스터; 제2 콜렉터 단자, 제2 이미터 단자 및 제2 베이스 단자를 포함하고, 상기 제2 이미터 단자는 상기 P채널 MOSFET의 상기 게이트 단자에 연결되고, 상기 상기 제2 베이스 단자는 상기 제1 접속 노드에 연결되는 제2 서브 트랜지스터; 제3 콜렉터 단자, 제3 이미터 단자 및 제3 베이스 단자를 포함하고, 상기 제3 이미터 단자는 상기 제2 이미터 단자에 연결되고, 상기 제3 콜렉터 단자가 상기 접지에 연결되는 제3 서브 트랜지스터; 및 상기 제2 콜렉터 단자와 상기 제2 이미터 단자의 사이에 연결되는 제3 저항 소자를 포함한다.
상기 제1 접속 노드는, 상기 제3 베이스 단자에 더 연결될 수 있다.
상기 제1 분배 저항 소자의 저항은, 상기 제2 분배 저항 소자의 저항보다 클 수 있다.
상기 제3 이미터 단자는, 상기 P채널 MOSFET의 상기 게이트 단자에 더 연결될 수 있다.
상기 제1 전압 디바이더는, 상기 제1 서브 트랜지스터가 온 상태인 동안, 상기 파워 서플라이의 입력 전압을 이용하여 상기 제1 접속 노드에 제1 스위칭 전압을 생성할 수 있다. 상기 제3 서브 트랜지스터는, 상기 제3 베이스 단자에 상기 제1 스위칭 전압이 인가되는 것에 응답하여, 온 상태로 될 수 있다.
상기 제3 서브 트랜지스터가 온 상태인 동안, 상기 제3 저항 소자에 걸친 제2 스위칭 전압이 상기 P채널 MOSFET의 상기 소스 단자와 상기 게이트 단자의 사이에 인가될 수 있다.
상기 제1 서브 트랜지스터가 오프 상태인 동안, 상기 파워 서플라이로부터의 입력 전압이 상기 제1 접속 노드를 통해 상기 제2 베이스 단자 및 상기 제3 베이스 단자 각각에 인가될 수 있다. 상기 제2 서브 트랜지스터는, 상기 제2 베이스 단자에 상기 입력 전압이 인가되는 것에 응답하여, 온 상태로 될 수 있다. 상기 제3 서브 트랜지스터는, 상기 제3 베이스 단자에 상기 입력 전압이 인가되는 것에 응답하여, 오프 상태로 될 수 있다. 상기 제2 서브 트랜지스터가 온 상태이고 상기 제3 서브 트랜지스터가 오프 상태인 동안, 상기 입력 전압이 상기 제2 이미터 단자를 통해 상기 P채널 MOSFET의 상기 게이트 단자에 인가될 수 있다.
상기 제1 서브 트랜지스터 및 상기 제2 서브 트랜지스터 각각은 NPN 타입 트랜지스터이고, 상기 제3 서브 트랜지스터 각각은 PNP 타입 트랜지스터일 수 있다.
상기 드라이버 회로는, 상기 제2 이미터 단자와 상기 접지의 사이에서 연결되고, 제3 접속 노드를 통해 직렬 연결되는 제3 분배 저항 소자 및 제4 분배 저항 소자를 포함하는 제2 전압 디바이더; 제4 콜렉터 단자, 제4 이미터 단자 및 제4 베이스 단자를 포함하고, 상기 제4 이미터 단자는 상기 접지에 연결되고, 상기 제4 베이스 단자는 상기 제3 접속 노드에 연결되는 제4 서브 트랜지스터; 및 일단이 상기 P채널 MOSFET의 상기 드레인 단자에 연결되고, 타단이 상기 제4 콜렉터 단자에 연결되는 방전 저항 소자를 더 포함할 수 있다.
상기 제3 전압 디바이더는, 상기 제1 서브 트랜지스터가 오프 상태인 동안, 상기 제3 접속 노드에 제3 스위칭 전압을 생성할 수 있다. 상기 제4 서브 트랜지스터는, 상기 제4 베이스 단자에 인가되는 상기 제3 스위칭 전압에 응답하여, 온 상태로 될 수 있다.
본 발명의 다른 측면에 따른 제어 장치는, 상기 드라이버 회로를 포함한다.
본 발명의 실시예들 중 적어도 하나에 의하면, 파워 서플라이와 전기 부하의 사이에 연결되는 메인 스위치로서 N채널 MOSFET 대신 P채널 MOSFET을 이용함으로써, 전기 부하의 인덕턴스 성분으로 인한 메인 스위치의 오동작을 방지할 수 있다.
또한, 본 발명의 실시예들 중 적어도 하나에 의하면, 메인 스위치를 오프 상태로 제어하는 동안, 전기 부하의 인덕턴스 성분으로 인해 전기 부하에 저장된 전기 에너지를 강제적으로 방전시킴으로써, 메인 스위치의 오동작 가능성을 보다 확실히 저감할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술되는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1은 종래의 제어 장치의 구성을 예시적으로 나타낸 도면이다.
도 2은 본 발명의 제1 실시예에 따른 제어 장치의 구성을 예시적으로 나타낸 도면이다.
도 3은 도 2에 도시된 메인 스위치를 온 상태로 제어하기 위한 동작을 설명하는 데에 참조되는 도면이다.
도 4는 도 2에 도시된 메인 스위치를 오프 상태로 제어하기 위한 동작을 설명하는 데에 참조되는 도면이다.
도 5는 본 발명의 제2 실시예에 따른 제어 장치의 구성을 예시적으로 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
또한, 본 발명을 설명함에 있어 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
제1, 제2 등과 같이 서수를 포함하는 용어들은, 다양한 구성요소들 중 어느 하나를 나머지와 구별하는 목적으로 사용되는 것이고, 그러한 용어들에 의해 구성요소들을 한정하기 위해 사용되는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다.
도 2은 본 발명의 제1 실시예에 따른 제어 장치(10)의 구성을 예시적으로 나타낸 도면이다.
도 2을 참조하면, 제어 장치(10)는, 전기 부하(EL)에게 입력 전압(V IN)을 선택적으로 공급하기 위한 것으로서, 파워 서플라이(20), 메인 스위치(30), 컨트롤러(40) 및 드라이버 회로(100)를 포함한다. 전기 부하(EL)는, 예컨대 전기 차량에 설치되는 컨택터 코일, 발광 다이오드, 히터 등일 수 있다.
파워 서플라이(20)는, 입력 전압(V IN)(예, 12V)을 생성하도록 구성된다. 파워 서플라이(20)는, 예컨대 납축 전지 및 DC-DC 컨버터를 포함할 수 있다. DC-DC 컨버터는, 납축 전지로부터의 직류 전압을 강압 또는 승압함으로써 입력 전압(V IN)을 생성할 수 있다.
메인 스위치(30)는, 파워 서플라이(20)와 전기 부하(EL)의 사이에 전기적으로 연결된다. 메인 스위치(30)는, 소스 단자, 드레인 단자 및 게이트 단자를 가지는 P채널 MOSFET(Metal Oxide Semiconductor Field Effect transistor)일 수 있다. 메인 스위치(30)의 소스 단자는 파워 서플라이(20)에 전기적으로 연결된다. 메인 스위치(30)의 드레인 단자는, 전기 부하(EL)에 전기적으로 연결된다. 전기 부하(EL)의 일단은 메인 스위치(30)의 드레인 단자에 전기적으로 연결되고, 전지 부하(EL)의 타단은 접지될 수 있다. 메인 스위치(30)의 게이트 단자는 드라이버 회로(100)에 전기적으로 연결될 수 있다. 메인 스위치(30)는, 메인 스위치(30)의 소스-게이트 전압이 임계 전압 이상인 경우 온 상태로 되고, 그 외에는 오프 상태로 된다. 소스-게이트 전압은, 소스 단자의 전압에서 게이트 단자의 전압을 차감한 전압을 나타낸다.
컨트롤러(40)는, 드라이버 회로(100)에게 제어 신호(CS)를 선택적으로 출력하도록 구성될 수 있다. 컨트롤러(40)는, 외부 디바이스(예, 전기 차량의 MCU(Micro Controller Unit))로부터의 제1 명령에 응답하여, 제어 신호(CS)를 출력하도록 구성될 수 있다. 컨트롤러(40)는, 외부 디바이스로부터의 제2 명령에 응답하여, 제어 신호(CS)의 출력을 중단하도록 구성될 수 있다. 외부 디바이스는 전기 차량의 키온 시에 제1 명령을 출력하고, 전기 차량의 키오프 시에 제2 명령을 출력할 수 있다.
제어 신호(CS)는, 전기 부하(EL)에게 입력 전압(V IN)을 공급하도록(즉, 메인 스위치(30)를 턴 온시키도록) 드라이버 회로(100)를 유도하기 위한 것일 수 있다. 즉, 컨트롤러(40)가 드라이버 회로(100)에게 제어 신호(CS)를 출력 시, 드라이버 회로(100)는 메인 스위치(30)를 온 상태로 전이시킨다. 반면, 컨트롤러(40)가 제어 신호(CS)의 출력을 중단하는 경우, 드라이버 회로(100)는 메인 스위치(30)를 오프 상태로 전이시킨다.
컨트롤러(40)는, 메인 스위치(30)를 위한 드라이버 IC로서 제공되는 것으로서, 하드웨어적으로, ASICs(application specific integrated circuits), DSPs(digital signal processors), DSPDs(digital signal processing devices), PLDs(programmable logic devices), FPGAs(field programmable gate arrays), 마이크로 프로세서(microprocessors), 기타 기능 수행을 위한 전기적 유닛 중 적어도 하나를 포함할 수 있다. 컨트롤러(40)에는 메모리 디바이스가 내장될 수 있으며, 메모리 디바이스로는 예컨대 RAM, ROM, 레지스터, 하드디스크, 광기록 매체 또는 자기기록 매체가 이용될 수 있다. 메모리 디바이스는, 컨트롤러(40)에 의해 실행되는 각종 제어 로직을 포함하는 프로그램, 및/또는 상기 제어 로직이 실행될 때 발생되는 데이터를 저장, 갱신 및/또는 소거할 수 있다.
드라이버 회로(100)는, 제1 전압 디바이더(VD1), 제1 서브 트랜지스터(Q1), 제2 서브 트랜지스터(Q2) 및 제3 서브 트랜지스터(Q3)를 포함한다. 드라이버 회로(100)는, 제1 저항 소자(RP1), 제2 저항 소자(RP2), 제3 저항 소자(RP3) 및 제4 저항 소자(RP4) 중 적어도 하나를 더 포함할 수 있다.
제1 전압 디바이더(VD1)는, 제1 분배 저항 소자(RD1) 및 제2 분배 저항 소자(RD2)를 포함한다. 제1 분배 저항 소자(RD1)와 제2 분배 저항 소자(RD2)는, 제1 접속 노드(N1)를 통해 직렬 연결된다. 제1 분배 저항 소자(RD1)의 저항(예, 10kΩ)은, 제2 분배 저항 소자(RD2)의 저항(예, 1kΩ)보다 크게 미리 정해져 있을 수 있다. 제2 분배 저항 소자(RD2)의 저항은, 제4 저항 소자(RP4)의 저항과 동일할 수 있다. 제1 전압 디바이더(VD1)의 일단(즉, 제1 분배 저항 소자(RD1)의 일단)은, 메인 스위치(30)의 소스 단자에 연결된다.
제1 서브 트랜지스터(Q1)는, 제1 전압 디바이더(VD1)의 타단(즉, 제2 분배 저항 소자(RD2)의 타단)과 접지의 사이에 전기적으로 연결된다. 즉, 제1 분배 저항 소자(RD1), 제1 접속 노드(N1), 제2 분배 저항 소자(RD2) 및 제1 서브 트랜지스터(Q1)는, 메인 스위치(30)의 소스 단자와 접지 간에 순차적으로 직렬 연결된다.
제1 서브 트랜지스터(Q1)는, 콜렉터 단자, 이미터 단자 및 베이스 단자를 가지는 NPN 타입 트랜지스터일 수 있다. 제1 서브 트랜지스터(Q1)의 콜렉터 단자는, 제1 전압 디바이더(VD1)의 타단에 전기적으로 연결된다. 제1 서브 트랜지스터(Q1)의 이미터 단자는 접지된다. 제1 서브 트랜지스터(Q1)의 베이스 단자는, 컨트롤러(40)로부터의 제어 신호(CS)를 입력받을 수 있도록, 소정의 저항(예, 75kΩ)을 가지는 제3 저항 소자(RP3)를 통해 컨트롤러(40)에 전기적으로 연결된다.
컨트롤러(40)로부터의 제어 신호(CS)는, 제3 저항 소자(RP3)를 통해 제1 서브 트랜지스터(Q1)의 베이스 단자에 인가된다. 제어 신호(CS)는 순방향 전압으로서, 제1 서브 트랜지스터(Q1)의 베이스 단자와 이미터 단자의 사이에 인가될 수 있다.
제2 서브 트랜지스터(Q2)의 일단은 메인 스위치(30)의 소스 단자에 전기적으로 연결된다. 제2 서브 트랜지스터(Q2)의 타단은 제3 서브 트랜지스터(Q3)의 일단에 전기적으로 연결된다. 제2 서브 트랜지스터(Q2)는, 콜렉터 단자, 이미터 단자 및 베이스 단자를 가지는 NPN 타입 트랜지스터일 수 있다. 제2 서브 트랜지스터(Q2)의 콜렉터 단자는, 메인 스위치(30)의 소스 단자에 전기적으로 연결된다. 제2 서브 트랜지스터(Q2)의 이미터 단자는, 제3 서브 트랜지스터(Q3)의 일단(예, 이미터 단자)에 전기적으로 연결된다. 제2 서브 트랜지스터(Q2)의 베이스 단자는, 제1 접속 노드(N1)에 전기적으로 연결된다.
제3 서브 트랜지스터(Q3)의 일단은 제2 서브 트랜지스터(Q2)의 타단에 전기적으로 연결된다. 제3 서브 트랜지스터(Q3)의 타단은 제4 저항 소자(RP4)를 통해 접지에 연결될 수 있다. 제3 서브 트랜지스터(Q3)는, 콜렉터 단자, 이미터 단자 및 베이스 단자를 가지는 PNP 타입 트랜지스터일 수 있다. 제3 서브 트랜지스터(Q3)의 이미터 단자는, 제2 서브 트랜지스터(Q2)의 이미터 단자에 전기적으로 연결된다. 제3 서브 트랜지스터(Q3)의 콜렉터 단자는, 소정의 저항(예, 1kΩ)을 가지는 제4 저항 소자(RP4)를 통해 접지된다. 제3 서브 트랜지스터(Q3)의 베이스 단자는, 제2 서브 트랜지스터(Q2)의 베이스 단자와 공통적으로, 제1 접속 노드(N1)에 전기적으로 연결된다.
제1 저항 소자(RP1)와 제2 저항 소자(RP2)는, 제2 접속 노드(N2)를 통해 직렬 연결된다. 제1 저항 소자(RP1)와 제2 저항 소자(RP2)의 직렬 회로는, 제2 서브 트랜지스터(Q2)에 병렬 연결된다. 제1 저항 소자(RP1)의 저항(예, 10kΩ)은, 제2 저항 소자(RP2)의 저항(예, 30Ω)보다 클 수 있다. 제1 저항 소자(RP1)의 저항과 제1 분배 저항 소자(RD1)의 저항은 동일할 수 있다. 제2 저항 소자(RP2)는, 메인 스위치(30)의 게이트 단자에서의 급격한 전압 변화를 억제하기 위한 것이다.
제2 저항 소자(RP2)가 드라이버 회로(100)로부터 생략 시, 제1 저항 소자(RP1)는 제2 서브 트랜지스터(Q2)에 병렬 연결된다. 이 경우, 메인 스위치(30)의 게이트 단자는, 제2 접속 노드(N2) 대신 제2 서브 트랜지스터(Q2) 및 제3 서브 트랜지스터(Q3) 각각의 이미터 단자에 공통적으로 연결된다.
도 3은 도 2에 도시된 메인 스위치(30)를 온 상태로 제어하기 위한 동작을 설명하는 데에 참조되는 도면이다.
도 3을 참조하면, 컨트롤러(40)는, 메인 스위치(30)를 온 상태로 전이시키기 위해, 드라이버 회로(100)에게 제어 신호(CS)를 출력한다. 제어 신호(CS)는, 미리 정해진 하이 레벨을 가지는 전압으로서, 제3 저항 소자(RP3)를 통해 제1 서브 트랜지스터(Q1)에게 전달된다. 즉, 제3 저항 소자(RP3)는, 제어 신호(CS)의 전달 경로로서 기능한다.
제1 서브 트랜지스터(Q1)는, 제1 서브 트랜지스터(Q1)의 베이스 단자에 제어 신호(CS)가 인가되는 것에 응답하여, 온 상태로 된다. 제1 서브 트랜지스터(Q1)가 온 상태로 유지되는 동안, 파워 서플라이(20)의 입력 전압(V IN)에 의한 전류가 제1 전압 디바이더(VD1)와 제1 서브 트랜지스터(Q1)를 통해 흐른다. 이에 따라, 제1 전압 디바이더(VD1)는, 파워 서플라이(20)의 입력 전압(V IN)을 이용하여, 입력 전압(V IN)보다 작은 제1 스위칭 전압(V1)(예, 1V)을 제1 접속 노드(N1)에 생성한다. 제1 스위칭 전압(V1)은, 제2 분배 저항 소자(RD2)에 걸친 전압과 제1 서브 트랜지스터(Q1)에 걸친 전압의 합(즉, 제1 접속 노드(N1)와 접지 간의 전압)이다. 제1 스위칭 전압(V1)은, 제1 접속 노드(N1)를 통해 제2 서브 트랜지스터(Q2) 및 제3 서브 트랜지스터(Q3) 각각의 베이스 단자에 인가된다.
제1 서브 트랜지스터(Q1)가 온 상태로 되기 전에는, 제2 서브 트랜지스터(Q2) 및 제3 서브 트랜지스터(Q3) 각각이 오프 상태이므로, 제2 서브 트랜지스터(Q2) 및 제3 서브 트랜지스터(Q3) 각각의 이미터 단자의 전압은 메인 스위치(30)의 소스 단자의 전압(즉, V IN)과 동일하다.
따라서, 제1 서브 트랜지스터(Q1)가 오프 상태로부터 온 상태로 전이되는 시점에서, 제2 서브 트랜지스터(Q2)의 베이스 단자와 이미터 단자 간에 역방향 바이어스가 걸리므로, 제2 서브 트랜지스터(Q2)는 오프 상태로 유지된다. 반면, 제1 서브 트랜지스터(Q1)가 오프 상태로부터 온 상태로 전이되는 시점에서, 제3 서브 트랜지스터(Q3)의 이미터 단자와 베이스 단자 간에 순방향 바이어스가 걸리므로, 제3 서브 트랜지스터(Q3)는 오프 상태로부터 온 상태로 전이된다.
제3 서브 트랜지스터(Q3)가 온 상태로 유지되는 동안, 파워 서플라이(20)의 입력 전압(V IN)에 의한 전류가 제1 저항 소자(RP1), 제2 저항 소자(RP2), 제3 서브 트랜지스터(Q3) 및 제4 저항 소자(RP4)를 통해 흐른다. 이에 따라, 제1 저항 소자(RP1)에 걸친 전압인 제2 스위칭 전압(V2)(예, 약 11V)이 생성된다.
도시된 바와 같이, 제1 저항 소자(RP1)는, 메인 스위치(30)의 소스 단자와 게이트 단자의 사이에 연결된다. 따라서, 제3 서브 트랜지스터(Q3)가 온 상태로 유지되는 동안, 메인 스위치(30)의 소스 단자의 전압은 메인 스위치(30)의 게이트 단자의 전압보다 제2 스위칭 전압(V2)만큼 높게 유지된다. 즉, 메인 스위치(30)의 소스-게이트 전압은, 제2 스위칭 전압(V2)과 동일하게 된다. 메인 스위치(30)는, 게이트 단자의 전압이 소스 단자의 전압보다 임계 전압 이상 낮은 경우, 온 상태로 전이한다. 메인 스위치(30)가 온 상태로 유지되는 동안, 파워 서플라이(20)으로부터의 입력 전압(V IN)에 의한 전력이 메인 스위치(30)를 통해 전기 부하(EL)에게 공급된다.
도 4는 도 2에 도시된 메인 스위치(30)를 오프 상태로 제어하기 위한 동작을 설명하는 데에 참조되는 도면이다.
도 4를 참조하면, 컨트롤러(40)는, 메인 스위치(30)를 오프 상태로 전이시키기 위해, 제어 신호(CS)의 출력을 중단한다. 제어 신호(CS)의 출력을 중단한다는 것은, 제어 신호(CS)를 하이 레벨의 전압으로부터 미리 정해진 로우 레벨의 전압으로 낮춘다는 것을 의미할 수 있다.
제1 서브 트랜지스터(Q1)는, 제1 서브 트랜지스터(Q1)의 베이스 단자에 제어 신호(CS)가 인가되지 않는 것에 응답하여, 오프 상태로 된다. 제1 서브 트랜지스터(Q1)가 오프 상태로 유지되는 동안, 파워 서플라이(20)의 입력 전압(V IN)에 의한 전류가 제1 전압 디바이더(VD1)를 통해 흐르지 못하므로, 제1 접속 노드(N1)의 전압은 입력 전압(V IN)과 동일하게 된다. 따라서, 입력 전압(V IN)은, 제1 접속 노드(N1)를 통해 제2 서브 트랜지스터(Q2) 및 제3 서브 트랜지스터(Q3) 각각의 베이스 단자에 인가된다.
제1 서브 트랜지스터(Q1)가 온 상태로부터 오프 상태로 되기 직전의 시점에서, 입력 전압(V IN)보다 낮은 전압(예, V1)이 제2 서브 트랜지스터(Q2) 및 제3 서브 트랜지스터(Q3) 각각의 이미터 단자에 인가된다. 따라서, 제1 서브 트랜지스터(Q1)가 온 상태로부터 오프 상태로 되는 시점에서, 제2 서브 트랜지스터(Q2)의 베이스 단자와 이미터 단자 간에 순방향 바이어스가 걸리므로, 제2 서브 트랜지스터(Q2)는 오프 상태로부터 온 상태로 전이된다. 반면, 제3 서브 트랜지스터(Q3)의 이미터 단자와 베이스 단자 간에 역방향 바이어스가 걸리므로, 제3 서브 트랜지스터(Q3)는 오프 상태로 전이된다.
제2 서브 트랜지스터(Q2)가 온 상태로 유지되는 동안, 메인 스위치(30)의 소스 단자의 전압과 게이트 단자의 전압은 서로 동일하거나 서로 동일하다고 취급할 수 있을 정도로 매우 작은 차이만을 가지게 되어, 메인 스위치(30)는 오프 상태로 된다.
도 2 내지 도 4을 참조하여 전술한 실시예들에 있어서 주목할 점은, 메인 스위치(30)가 온 상태로부터 오프 상태로 또는 오프 상태로부터 온 상태로 제어하는 동작은, 메인 스위치(30)의 드레인 전압에 영향을 받지 않는다는 것이다. 관련하여, 메인 스위치(30)의 드레인 전압은, 전기 부하(EL)의 인덕턴스 성분으로 인한 공진 현상에 따라 변화할 수 있다. 그러나, 본 발명에 따르면, 메인 스위치(30)의 온오프 제어는 메인 스위치(30)의 소스-게이트 전압에만 의존하게 되므로, 전기 부하(EL)의 인덕턴스 성분으로 인하여 메인 스위치(30)가 의도치 않게 온 상태로 되거나 오프 상태로 되는 문제를 저감할 수 있다.
도 5는 본 발명의 제2 실시예에 따른 제어 장치(10)의 구성을 예시적으로 나타낸 도면이다.
도 5에 도시된 제2 실시예에 따른 제어 장치(10)에 대하여는, 도 2 내지 도 4을 참조하여 전술한 제1 실시예와 공통된 내용에 대한 반복 설명은 생략하고, 차이점을 중심으로 설명하기로 한다.
제2 실시예의 제어 장치(10)와 제1 실시예의 제어 장치(10)의 차이점은, 드라이버 회로(100)가 제2 전압 디바이더(VD2), 제4 서브 트랜지스터(Q4) 및 방전 저항 소자(RDC)를 더 포함한다는 점이다.
도 5를 참조하면, 제2 전압 디바이더(VD2)는, 제3 분배 저항 소자(RD3) 및 제4 분배 저항 소자(RD4)를 포함한다. 제3 분배 저항 소자(RD3)와 제4 분배 저항 소자(RD4)는, 제3 접속 노드(N3)를 통해 직렬 연결된다. 제3 분배 저항 소자(RD3)의 저항(예, 10kΩ)은, 제4 분배 저항 소자(RD4)의 저항(예, 1kΩ)보다 클 수 있다.
제2 전압 디바이더(VD2)의 일단(즉, 제3 분배 저항 소자(RD3)의 일단)은, 제1 접속 노드(N1)에 연결될 수 있다. 대안적으로, 제2 전압 디바이더(VD2)의 일단은, 제1 접속 노드(N1) 대신, 제2 서브 트랜지스터(Q2)의 이미터 단자 또는 제2 접속 노드(N2)에 전기적으로 연결될 수도 있다. 제2 전압 디바이더(VD2)의 타단(즉, 제4 분배 저항 소자(RD4)의 일단)은, 접지될 수 있다.
제2 전압 디바이더(VD2)는, 제1 접속 노드(N1), 제2 서브 트랜지스터(Q2)의 이미터 단자 또는 제2 접속 노드(N2)의 전압을 이용하여, 제3 스위칭 전압을 제3 접속 노드(N3)에 생성한다. 제3 스위칭 전압은, 제4 분배 저항 소자(RD4)에 걸친 전압을 지칭하는 것일 수 있다. 제3 스위칭 전압은, 제3 접속 노드(N3)를 통해 제4 서브 트랜지스터(Q4)의 베이스 단자에 인가된다.
제4 서브 트랜지스터(Q4)와 방전 저항 소자(RDC)는, 메인 스위치(30)의 드레인 단자와 접지의 사이에 직렬 연결된다. 예컨대, 도 5에서와 같이, 방전 저항 소자(RDC)의 일단은 메인 스위치(30)의 드레인 단자에 전기적으로 연결되고, 방전 저항 소자(RDC)의 타단은 제4 서브 트랜지스터(Q4)의 일단(예, 콜렉터)에 전기적으로 연결되며, 제4 서브 트랜지스터(Q4)의 타단(예, 이미터)은 접지될 수 있다.
제4 서브 트랜지스터(Q4)는, 콜렉터 단자, 이미터 단자 및 베이스 단자를 가지는 NPN 타입 트랜지스터일 수 있다. 제4 서브 트랜지스터(Q4)의 베이스 단자는, 제3 스위칭 전압을 입력받을 수 있도록 제3 접속 노드(N3)에 전기적으로 연결된다.
제3 접속 노드(N3)의 전압은, 제1 서브 트랜지스터(Q1)가 온 상태인 때보다 오프 상태인 때에 더 크다. 구체적으로, 제1 서브 트랜지스터(Q1)가 온 상태일 때의 제3 스위칭 전압은 제4 서브 트랜지스터(Q4)의 턴온 전압보다 낮은 반면, 제1 서브 트랜지스터(Q1)가 오프 상태일 때의 제3 스위칭 전압은 제4 서브 트랜지스터(Q4)의 턴온 전압보다 높을 수 있다. 따라서, 제4 서브 트랜지스터(Q4)는, 제1 서브 트랜지스터(Q1)가 오프 상태인 동안에 제3 접속 노드(N3)를 통해 제4 서브 트랜지스터(Q4)의 베이스 단자에 인가되는 제3 스위칭 전압에 응답하여 온 상태로 된다. 반면, 제1 서브 트랜지스터(Q1)가 온 상태인 동안에는, 제3 스위칭 전압이 충분히 크지 않으므로, 제4 서브 트랜지스터(Q4)는 오프 상태로 된다.
제4 서브 트랜지스터(Q4)가 온 상태인 동안, 전기 부하(EL), 방전 저항 소자(RDC) 및 제4 서브 트랜지스터(Q4)를 포함하는 폐회로가 형성된다. 상기 폐회로의 형성 시, 전기 부하(EL)의 인덕턴스 성분에 의해 전기 부하(EL)에 남아있는 전기 에너지는 방전 저항 소자(RDC)에 의해 소모된다. 이로써, 전기 부하(EL)의 인덕턴스 성분으로 인한 메인 스위치(30)의 오동작 가능성이 보다 효과적으로 저감된다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
또한, 이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니라, 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수 있다.

Claims (10)

  1. 게이트 단자, 파워 서플라이에 연결되는 소스 단자 및 전기 부하에 연결되는 드레인 단자를 포함하는 P채널 MOSFET을 제어하기 위한 드라이버 회로에 있어서,
    상기 P채널 MOSFET의 소스 단자에 일단이 연결되고, 제1 접속 노드를 통해 직렬 연결되는 제1 분배 저항 소자 및 제2 분배 저항 소자를 포함하는 제1 전압 디바이더;
    제1 콜렉터 단자, 제1 이미터 단자 및 제1 베이스 단자를 포함하고, 상기 제1 이미터 단자는 상기 제1 전압 디바이더의 타단에 연결되고, 상기 제1 콜렉터 단자가 접지에 연결되는 제1 서브 트랜지스터;
    제2 콜렉터 단자, 제2 이미터 단자 및 제2 베이스 단자를 포함하고, 상기 제2 이미터 단자는 상기 P채널 MOSFET의 상기 게이트 단자에 연결되고, 상기 상기 제2 베이스 단자는 상기 제1 접속 노드에 연결되는 제2 서브 트랜지스터;
    제3 콜렉터 단자, 제3 이미터 단자 및 제3 베이스 단자를 포함하고, 상기 제3 이미터 단자는 상기 제2 이미터 단자에 연결되고, 상기 제3 콜렉터 단자가 상기 접지에 연결되는 제3 서브 트랜지스터; 및
    상기 제2 콜렉터 단자와 상기 제2 이미터 단자의 사이에 연결되는 제3 저항 소자를 포함하는 드라이버 회로.
  2. 제1항에 있어서,
    상기 제1 접속 노드는, 상기 제3 베이스 단자에 더 연결되는 드라이버 회로.
  3. 제2항에 있어서,
    상기 제1 분배 저항 소자의 저항은, 상기 제2 분배 저항 소자의 저항보다 큰 드라이버 회로.
  4. 제1항에 있어서,
    상기 제3 이미터 단자는, 상기 P채널 MOSFET의 상기 게이트 단자에 더 연결되는 드라이버 회로.
  5. 제1항에 있어서,
    상기 제1 전압 디바이더는, 상기 제1 서브 트랜지스터가 온 상태인 동안, 상기 파워 서플라이의 입력 전압을 이용하여 상기 제1 접속 노드에 제1 스위칭 전압을 생성하고,
    상기 제3 서브 트랜지스터는, 상기 제3 베이스 단자에 상기 제1 스위칭 전압이 인가되는 것에 응답하여, 온 상태로 되는 드라이버 회로.
  6. 제5항에 있어서,
    상기 제3 서브 트랜지스터가 온 상태인 동안, 상기 제3 저항 소자에 걸친 제2 스위칭 전압이 상기 P채널 MOSFET의 상기 소스 단자와 상기 게이트 단자의 사이에 인가되는 드라이버 회로.
  7. 제1항에 있어서,
    상기 제1 서브 트랜지스터가 오프 상태인 동안, 상기 파워 서플라이로부터의 입력 전압이 상기 제1 접속 노드를 통해 상기 제2 베이스 단자 및 상기 제3 베이스 단자 각각에 인가되고,
    상기 제2 서브 트랜지스터는, 상기 제2 베이스 단자에 상기 입력 전압이 인가되는 것에 응답하여, 온 상태로 되고,
    상기 제3 서브 트랜지스터는, 상기 제3 베이스 단자에 상기 입력 전압이 인가되는 것에 응답하여, 오프 상태로 되고,
    상기 제2 서브 트랜지스터가 온 상태이고 상기 제3 서브 트랜지스터가 오프 상태인 동안, 상기 입력 전압이 상기 제2 이미터 단자를 통해 상기 P채널 MOSFET의 상기 게이트 단자에 인가되는 드라이버 회로.
  8. 제1항에 있어서,
    상기 제1 서브 트랜지스터 및 상기 제2 서브 트랜지스터 각각은 NPN 타입 트랜지스터이고,
    상기 제3 서브 트랜지스터 각각은 PNP 타입 트랜지스터인 드라이버 회로.
  9. 제1항에 있어서,
    상기 제2 이미터 단자와 상기 접지의 사이에서 연결되고, 제3 접속 노드를 통해 직렬 연결되는 제3 분배 저항 소자 및 제4 분배 저항 소자를 포함하는 제2 전압 디바이더;
    제4 콜렉터 단자, 제4 이미터 단자 및 제4 베이스 단자를 포함하고, 상기 제4 이미터 단자는 상기 접지에 연결되고, 상기 제4 베이스 단자는 상기 제3 접속 노드에 연결되는 제4 서브 트랜지스터; 및
    일단이 상기 P채널 MOSFET의 상기 드레인 단자에 연결되고, 타단이 상기 제4 콜렉터 단자에 연결되는 방전 저항 소자를 더 포함하되,
    상기 제3 전압 디바이더는, 상기 제1 서브 트랜지스터가 오프 상태인 동안, 상기 제3 접속 노드에 제3 스위칭 전압을 생성하고,
    상기 제4 서브 트랜지스터는, 상기 제4 베이스 단자에 인가되는 상기 제3 스위칭 전압에 응답하여, 온 상태로 되는 드라이버 회로.
  10. 제1항 내지 제9항 중 어느 한 항에 따른 상기 드라이버 회로를 포함하는 제어 장치.
PCT/KR2019/014308 2018-10-30 2019-10-28 P채널 mosfet을 제어하기 위한 드라이버 회로 및 그것을 포함하는 제어 장치 WO2020091356A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020560981A JP7260234B2 (ja) 2018-10-30 2019-10-28 Ｐチャンネルｍｏｓｆｅｔを制御するためのドライバー回路及びそれを含む制御装置
CN201980031490.2A CN112119589B (zh) 2018-10-30 2019-10-28 用于控制p沟道mosfet的驱动器电路和包括其的控制装置
EP19878796.2A EP3820047B1 (en) 2018-10-30 2019-10-28 Driver circuit for controlling p-channel mosfet, and control device comprising same
US17/054,928 US11171642B2 (en) 2018-10-30 2019-10-28 Driver circuit for controlling P-channel MOSFET, and control device comprising same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180131303A KR102382253B1 (ko) 2018-10-30 2018-10-30 메인 스위치를 위한 드라이버 회로 및 그것을 포함하는 제어 장치
KR10-2018-0131303 2018-10-30

Publications (1)

Publication Number Publication Date
WO2020091356A1 true WO2020091356A1 (ko) 2020-05-07

Family

ID=70463435

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/014308 WO2020091356A1 (ko) 2018-10-30 2019-10-28 P채널 mosfet을 제어하기 위한 드라이버 회로 및 그것을 포함하는 제어 장치

Country Status (6)

Country Link
US (1) US11171642B2 (ko)
EP (1) EP3820047B1 (ko)
JP (1) JP7260234B2 (ko)
KR (1) KR102382253B1 (ko)
CN (1) CN112119589B (ko)
WO (1) WO2020091356A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7543653B2 (ja) 2020-02-05 2024-09-03 株式会社デンソー Ｍｏｓｆｅｔの駆動回路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022211425A1 (de) 2022-10-27 2024-05-02 Inventronics Gmbh Schaltungsanordnung zum Ansteuern einer Last

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781805B1 (en) * 1999-09-22 2004-08-24 Kabushiki Kaisha Toshiba Stacked MOSFET protection circuit
JP2006319711A (ja) * 2005-05-13 2006-11-24 Kyosan Electric Mfg Co Ltd ゲートドライブ回路
KR101076764B1 (ko) * 2005-12-20 2011-10-26 야자키 소교 가부시키가이샤 전원회로의 온 오작동 검출장치
US20130278300A1 (en) * 2010-12-22 2013-10-24 Reynaldo P. Domingo Mosfet switch gate drive, mosfet switch system and method
KR20150006389A (ko) * 2013-07-08 2015-01-16 인피니언 테크놀로지스 아게 가속 요소를 포함하는 회로
KR20180131303A (ko) 2017-05-30 2018-12-10 엘지이노텍 주식회사 발광소자 패키지 및 광원 장치

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4536699A (en) * 1984-01-16 1985-08-20 Gould, Inc. Field effect regulator with stable feedback loop
JPH0525945U (ja) 1991-09-13 1993-04-02 日本無線株式会社 電流制限回路
ES2101148T3 (es) * 1992-03-10 1997-07-01 Siemens Ag Circuito de proteccion para un mosfet de potencia, que acciona una carga inductiva.
JPH08140273A (ja) 1994-11-08 1996-05-31 Fujitsu Ltd 負荷短絡保護回路
KR100202195B1 (ko) * 1996-09-03 1999-06-15 문정환 과전원 차단 회로
US5815362A (en) 1996-12-04 1998-09-29 Westinghouse Air Brake Company Pulse width modulated drive for an infinitely variable solenoid operated brake cylinder pressure control valve
JP3394509B2 (ja) * 1999-08-06 2003-04-07 株式会社リコー 定電圧電源
KR100933743B1 (ko) 2003-11-11 2009-12-24 두산인프라코어 주식회사 릴레이 접점 과열 방지회로
JP4592408B2 (ja) * 2004-12-07 2010-12-01 株式会社リコー 電源回路
TWI323064B (en) * 2006-09-01 2010-04-01 Compal Electronics Inc Power supplying system with remote-controlling circuit and method for operating a power supplying system
JP4901445B2 (ja) * 2006-12-06 2012-03-21 ローム株式会社 駆動回路及びこれを用いた半導体装置
JP5112846B2 (ja) * 2007-12-27 2013-01-09 セイコーインスツル株式会社 電源切替回路
JP5305325B2 (ja) 2008-03-29 2013-10-02 新電元工業株式会社 異常検出保護回路及び方法、プログラム
TWI363474B (en) 2008-11-13 2012-05-01 Advanced Analog Technology Inc Bootstrap circuit and bulk circuit thereof
CN201656423U (zh) * 2010-03-02 2010-11-24 鸿富锦精密工业（深圳）有限公司 过压保护装置及使用其的电子设备
US8345398B2 (en) * 2010-09-30 2013-01-01 Telefonix, Incorporated Integrated variable output power supply protection circuit
US9893510B2 (en) * 2012-12-17 2018-02-13 Telefonaktiebolaget Lm Ericsson (Publ) Electronic circuit for protecting a load against over-voltage
US9753478B2 (en) 2014-06-06 2017-09-05 Electro-Motive Diesel, Inc. Temperature compensated current limiting mechanism
CN104124870B (zh) * 2014-08-08 2017-09-05 华为技术有限公司 开关电源
EP3148077B1 (en) * 2015-09-25 2019-07-17 Delta Electronics (Thailand) Public Co., Ltd. Driver for a p-channel mosfet
US9645594B2 (en) 2015-10-13 2017-05-09 STMicroelectronics Design & Application S.R.O. Voltage regulator with dropout detector and bias current limiter and associated methods
US10312906B2 (en) 2016-09-16 2019-06-04 Asahi Kasei Microdevices Corporation Switch apparatus
JP6467474B2 (ja) 2016-09-16 2019-02-13 旭化成エレクトロニクス株式会社 スイッチ装置
US9813009B1 (en) * 2017-02-07 2017-11-07 Ford Global Technologies, Llc Active gate clamping for inverter switching devices using grounded gate terminals
US10778019B2 (en) * 2017-07-20 2020-09-15 Connaught Electronics Ltd. Reverse current prevention for FET used as reverse polarity protection device
CN107959491B (zh) * 2017-12-29 2024-03-19 英迪迈智能驱动技术无锡股份有限公司 一种高效节能型p+n沟道驱动电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781805B1 (en) * 1999-09-22 2004-08-24 Kabushiki Kaisha Toshiba Stacked MOSFET protection circuit
JP2006319711A (ja) * 2005-05-13 2006-11-24 Kyosan Electric Mfg Co Ltd ゲートドライブ回路
KR101076764B1 (ko) * 2005-12-20 2011-10-26 야자키 소교 가부시키가이샤 전원회로의 온 오작동 검출장치
US20130278300A1 (en) * 2010-12-22 2013-10-24 Reynaldo P. Domingo Mosfet switch gate drive, mosfet switch system and method
KR20150006389A (ko) * 2013-07-08 2015-01-16 인피니언 테크놀로지스 아게 가속 요소를 포함하는 회로
KR20180131303A (ko) 2017-05-30 2018-12-10 엘지이노텍 주식회사 발광소자 패키지 및 광원 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3820047A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7543653B2 (ja) 2020-02-05 2024-09-03 株式会社デンソー Ｍｏｓｆｅｔの駆動回路

Also Published As

Publication number Publication date
EP3820047A1 (en) 2021-05-12
KR20200048803A (ko) 2020-05-08
CN112119589A (zh) 2020-12-22
KR102382253B1 (ko) 2022-04-01
EP3820047B1 (en) 2024-04-03
US20210258006A1 (en) 2021-08-19
JP2021521724A (ja) 2021-08-26
EP3820047A4 (en) 2021-10-27
CN112119589B (zh) 2023-11-21
JP7260234B2 (ja) 2023-04-18
US11171642B2 (en) 2021-11-09

Similar Documents

Publication Publication Date Title
CN107390117B (zh) 一种用于电动车辆的开关高电压采样电路
WO2020091356A1 (ko) P채널 mosfet을 제어하기 위한 드라이버 회로 및 그것을 포함하는 제어 장치
US10411696B2 (en) Power supply control device
US20190245534A1 (en) Gate driver circuit of power transistor, and motor driver circuit
KR100189594B1 (ko) 전압 클램프 회로와 클램프 해제 회로를 갖는 bicmos 푸쉬-풀 형 논리 장치
US20140132492A1 (en) Display apparatus and method for controlling display apparatus
CN108781077B (zh) 供电控制装置
US11489520B2 (en) Power switching circuit and power switching method
US11871492B2 (en) Light emitting element drive device and light emitting system
JP2000184582A (ja) ソレノイド駆動装置
WO2012033249A1 (ko) 아몰레드 구동용 파워 아이씨의 셧 다운 시 스위칭 전압 제한을 구현하는 동기식 승압형 컨버터 회로
US10257917B2 (en) Selective power supply device for incandescent lamp or light-emitting diode
RU2076441C1 (ru) Транзисторный ключ (варианты)
TW202027420A (zh) 經封裝的電子裝置、耦合方法及電路系統
CN110603700A (zh) 用于使电容器放电的电气电路、包含该放电电路的电气系统和机动车辆
CN216122378U (zh) 隔离电路、控制柜以及焊接系统
WO2022225197A1 (ko) 직류-직류 컨버터
WO2024039101A1 (ko) 이그니션 웨이크업 회로
JPS599319Y2 (ja) カ−ドモジユ−ル插入監視装置
JP2018018624A (ja) Ｌｅｄ光射出装置
JP3791465B2 (ja) 出力回路
EP3437936A1 (en) Multi-voltage on-board electrical system
JP2024080607A (ja) 突入電流制限装置およびこれを含むシステム
JPH05328747A (ja) パワーｍｏｓｆｅｔを用いたスイッチング回路
KR20220028868A (ko) 인버터 역전압 제어 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19878796

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020560981

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE