WO2020065918A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2020065918A1
WO2020065918A1 PCT/JP2018/036251 JP2018036251W WO2020065918A1 WO 2020065918 A1 WO2020065918 A1 WO 2020065918A1 JP 2018036251 W JP2018036251 W JP 2018036251W WO 2020065918 A1 WO2020065918 A1 WO 2020065918A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
phase
common
cycle
power conversion
Prior art date
Application number
PCT/JP2018/036251
Other languages
English (en)
French (fr)
Inventor
由宇 川井
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US17/258,458 priority Critical patent/US11482917B2/en
Priority to CN201880097336.0A priority patent/CN112740532B/zh
Priority to DE112018008037.4T priority patent/DE112018008037T5/de
Priority to JP2019513863A priority patent/JP6567224B1/ja
Priority to PCT/JP2018/036251 priority patent/WO2020065918A1/ja
Publication of WO2020065918A1 publication Critical patent/WO2020065918A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/28—Arrangements for controlling current

Definitions

  • the present application relates to a technique for estimating each phase current for each leg from a current generated in a common DC bus in a power converter including an inverter or a converter having a plurality of legs on a common DC bus.
  • a multi-phase power converter is used to reduce the size of the power converter and to input different power sources.
  • a multi-phase converter requires a current detector of the number of phases to control the current of each phase.
  • a technique for restoring each phase current using sampling information of a pulse current generated in a common DC bus a method that utilizes a switching pattern of a three-phase inverter and a characteristic in which a three-phase current sum becomes zero is disclosed (for example, Patent Document 1).
  • Patent Document 2 As a technique for restoring each phase current by using a plurality of sampling information of a pulse current generated in a common DC bus, a method using a difference in a switch on / off state at the time of a plurality of samplings in a multi-phase converter is disclosed (for example, Japanese Patent Application Laid-Open Publication No. H11-157572). Patent Document 2).
  • Patent No. 5325561 paragraphs [0022]-[0028], [0051]-[0057] and FIGS. 1, 5, and 6) JP-A-2017-28950 (paragraphs [0009], [0035]-[0044], [0046]-[0053] and FIG. 1-3)
  • an on / off signal is generated by comparing a duty command for each of the three legs with a common triangular wave carrier, and using two sampling information per carrier cycle and a characteristic that the current sum of three-phase alternating current is zero.
  • the current of each phase is estimated, when the voltage of one phase of the three-phase alternating current is the maximum value or the minimum value, and under the condition that the voltages of the remaining two phases intersect, two sampling information cannot be obtained, so the restoration error is reduced. Occur. Further, there is a problem that two pieces of sampling information cannot be obtained at a fixed cycle.
  • the present application has been made in order to solve the above-described problem, and realizes the improvement of the estimation error and the estimation delay with a fixed sampling period, and samples more than the number of phases within a certain period based on the carrier period and the sampling period of the triangular wave carrier. It is an object of the present invention to provide means for selecting the number of detected currents and estimating each phase current.
  • the power conversion device disclosed in the present application is a leg in which a pair of two arms each having a switching element are connected up and down is a leg, has a plurality of legs, and is connected to a middle point of the two arms in each leg.
  • the current flowing in the path is set as a phase current
  • a power converter that connects both ends of a plurality of legs to a common DC bus, a current detector that measures the current flowing in the common DC bus, and a switching element of the upper and lower arms of the leg are controlled.
  • the PWM control unit includes an individual Duty command and a leg for each leg.
  • An on / off signal for controlling the switching element of the leg is generated based on the magnitude relationship of the triangular carrier having a common period with the initial phase different for each, and the current estimating section generates
  • the detection value of the current detector is acquired at a sampling cycle different from the rear carrier cycle to estimate the leg phase current, and the current control unit adjusts the Duty command so that the estimated phase current matches the target value of the phase current. Things.
  • the power conversion device disclosed in the present application is a leg in which a pair of two arms each having a switching element are connected up and down is a leg, has a plurality of legs, and is connected to a middle point of the two arms in each leg.
  • the current flowing in the path is set as a phase current
  • a power converter that connects both ends of a plurality of legs to a common DC bus, a current detector that measures the current flowing in the common DC bus, and a switching element of the upper and lower arms of the leg are controlled.
  • a transformer path on a primary side or a secondary side of an insulation converter that includes a PWM control unit that generates an on / off signal, a current estimation unit that estimates a phase current, and a current control unit that controls a phase current, and that operates with a phase shift.
  • the PWM control unit Is connected to a plurality of phase current paths of the power conversion unit, the PWM control unit has a common phase shift command for each leg and a different initial phase for each leg.
  • the current estimator generates an on / off signal for controlling the switching element of the leg based on the magnitude relationship of the triangular wave carriers of the period, and the current estimating unit calculates the carrier period of the triangular wave carrier synchronized with the timing matching the maximum value and the minimum value of the plurality of triangular wave carriers.
  • a phase current is estimated by acquiring a detection value of the current detector at different sampling periods, and the current control unit adjusts a phase shift command so that the estimated phase current matches a target value of the phase current.
  • the PWM control unit controls the leg switching element based on the magnitude relationship between the individual duty command for each leg and a triangular wave carrier having a common cycle with a different initial phase for each leg.
  • the current estimation unit obtains the detection value of the current detector at a sampling period different from the carrier period of the triangular wave carrier and estimates the phase current of the leg, and the current control unit calculates the estimated phase current as the target value of the phase current.
  • the duty command is adjusted so as to match. For this reason, different power supplies can be connected to each phase, and stable current estimation with a fixed cycle and current control based on this can be realized.
  • the PWM control unit controls on / off of the leg switching element based on the magnitude relation of the individual phase shift command for each leg and the triangular wave carrier having a common cycle with a different initial phase for each leg.
  • a signal is generated, and the current estimator acquires the detection value of the current detector at a sampling period different from the carrier period of the triangular wave carrier synchronized with the timing that matches the maximum value and the minimum value of the multiple triangular wave carriers, and estimates the phase current.
  • the current control unit adjusts the phase shift command so that the estimated phase current matches the target value of the phase current. For this reason, different power supplies can be connected to each phase, and stable current estimation with a fixed cycle and current control based on this can be realized.
  • FIG. 2 is a configuration diagram according to the power conversion device of the first embodiment.
  • FIG. 2 is a configuration diagram of an advanced type 1 according to the power conversion device of the first embodiment.
  • FIG. 2 is a configuration diagram of an advanced type 2 according to the power converter of the first embodiment.
  • FIG. 2 is a configuration diagram of a representative configuration 1 (two-input two-phase converter) according to the power conversion device of the first embodiment.
  • FIG. 3 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 1 according to the power conversion device of the first embodiment.
  • FIG. 3 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 1 according to the power conversion device of the first embodiment.
  • FIG. 3 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 1 according to the power conversion device of the first embodiment.
  • FIG. 3 is an explanatory diagram of a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which the phase current can be estimated in the representative configuration 1 according to the power conversion device of the first embodiment.
  • FIG. 3 is an explanatory diagram of a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which the phase current can be estimated in the representative configuration 1 according to the power conversion device of the first embodiment.
  • FIG. 4 is an explanatory diagram of a setting example 2 of the triangular wave carrier and the current detection timing of the representative configuration 1 according to the power conversion device of the first embodiment.
  • FIG. 4 is an explanatory diagram of a setting example 2 of the triangular wave carrier and the current detection timing of the representative configuration 1 according to the power conversion device of the first embodiment.
  • FIG. 4 is an explanatory diagram of a setting example 2 of the triangular wave carrier and the current detection timing of the representative configuration 1 according to the power conversion device of the first embodiment.
  • FIG. 3 is an explanatory diagram of a setting example 2 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which the phase current can be estimated in the representative configuration 1 according to the power conversion device of the first embodiment.
  • FIG. 3 is an explanatory diagram of a setting example 2 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which the phase current can be estimated in the representative configuration 1 according to
  • FIG. 5 is an explanatory diagram showing whether a determinant operation result and an inverse matrix can be derived in a setting example 2 of the representative configuration 1 according to the power conversion device of the first embodiment.
  • FIG. 2 is a configuration diagram of a representative configuration 2 (a three-input three-phase converter) according to the power converter of the first embodiment.
  • FIG. 3 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 2 according to the power conversion device of the first embodiment.
  • FIG. 3 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 2 according to the power conversion device of the first embodiment.
  • FIG. 1 is a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 2 according to the power conversion device of the first embodiment.
  • FIG. 3 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 2 according to the power conversion device of the first embodiment.
  • FIG. 3 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 2 according to the power conversion device of the first embodiment.
  • FIG. 4 is an explanatory diagram of a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which the phase current can be estimated in the representative configuration 2 according to the power converter of the first embodiment.
  • FIG. 3 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 2 according to the power conversion device of the first embodiment.
  • FIG. 4 is an explanatory diagram of a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which the phase current can be
  • FIG. 5 is an explanatory diagram of a setting example 2 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which the phase current can be estimated in the representative configuration 2 according to the power conversion device of the first embodiment.
  • FIG. 3 is a configuration diagram of a representative configuration 3 (four-input four-phase converter) according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 3 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 3 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 3 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 3 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 3 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which the problem remains in each phase current estimation in the representative configuration 3 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 2 of the triangular wave carrier and the current detection timing of the representative configuration 3 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 2 of the triangular wave carrier and the current detection timing of the representative configuration 3 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 2 of the triangular wave carrier and the current detection timing of the representative configuration 3 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 2 of the triangular wave carrier and the current detection timing of the representative configuration 3 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 2 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which the phase current can be estimated in the representative configuration 3 according to the power conversion device of the first embodiment.
  • FIG. 3 is a configuration diagram of a derivative example of the representative configuration 1 according to the power conversion device of the first embodiment.
  • FIG. 3 is a configuration diagram of a first derivative example of the representative configuration 2 according to the power conversion device of the first embodiment.
  • FIG. 3 is a configuration diagram of a second derivative example of the representative configuration 2 according to the power converter of the first embodiment.
  • FIG. 3 is a configuration diagram of a first derivative example of the representative configuration 3 according to the power converter of the first embodiment.
  • FIG. 5 is a configuration diagram of a second derivative example of the representative configuration 3 according to the power converter of the first embodiment.
  • FIG. 3 is a configuration diagram of a representative configuration 4 (single-phase two-wire inverter) according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 4 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 4 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 4 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 4 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which the phase current can be estimated in the representative configuration 4 according to the power conversion device of the first embodiment.
  • FIG. 3 is a configuration diagram of a representative configuration 5 (single-phase three-wire inverter) according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 5 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 5 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 5 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 5 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a triangular wave carrier and a current detection timing of a representative configuration 5 according to the power conversion device of the first embodiment.
  • FIG. 5 is an explanatory diagram of a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which the phase current can be estimated in the representative configuration 5 according to the power conversion device of the first embodiment.
  • FIG. 3 is a configuration diagram of a representative configuration 6 (a three-phase three-wire inverter) according to the power conversion device of the first embodiment.
  • FIG. 2 is a developed configuration diagram of a representative configuration 6 (a three-phase three-wire inverter) according to the power conversion device of the first embodiment.
  • FIG. 4 is a configuration diagram of a derivative example of a representative configuration 6 to a representative configuration 6 according to the power conversion device of the first embodiment.
  • FIG. 2 is a configuration diagram of a representative combination configuration 1 (one-input one-phase converter, single-phase two-wire inverter) according to the power converter of the first embodiment.
  • FIG. 2 is a configuration diagram of a representative combination configuration 2 (two-input two-phase converter, single-phase two-wire inverter) according to the power conversion device of the first embodiment.
  • FIG. 3 is a configuration diagram of a representative combination configuration 3 (one-input one-phase converter, single-phase three-wire inverter) according to the power conversion device of the first embodiment.
  • FIG. 3 is a configuration diagram of a representative combination configuration 4 (one-input one-phase converter, three-phase three-wire inverter) according to the power conversion device of the first embodiment.
  • FIG. 9 is a configuration diagram of a basic configuration according to a power conversion device of a second embodiment.
  • FIG. 9 is an explanatory diagram of a setting example 1 of a current detection timing of a basic configuration according to the power conversion device of the second embodiment.
  • FIG. 9 is an explanatory diagram of a setting example 1 of a current detection timing of a basic configuration according to the power conversion device of the second embodiment.
  • FIG. 9 is an explanatory diagram of a setting example 1 of a current detection timing of a basic configuration according to the power conversion device of the second embodiment.
  • FIG. 9 is an explanatory diagram of a setting example 1 of a current detection timing of a basic configuration according to the power conversion device of the second embodiment.
  • FIG. 11 is an explanatory diagram of a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a phase shift command update cycle in which the phase current can be estimated in the basic configuration according to the power conversion device of the second embodiment.
  • FIG. 15 is a configuration diagram of a configuration example (insulated converter, one-input one-phase converter) in combination with the first embodiment according to the power converter of the second embodiment.
  • FIG. 11 is an explanatory diagram of a setting example 1 of a current detection timing in a configuration example of a combination with the power conversion device according to the second embodiment according to the second embodiment; FIG.
  • FIG. 11 is an explanatory diagram of a setting example 1 of a current detection timing in a configuration example of a combination with the power conversion device according to the second embodiment according to the second embodiment;
  • FIG. 11 is an explanatory diagram of a setting example 1 of a current detection timing in a configuration example of a combination with the power conversion device according to the second embodiment according to the second embodiment;
  • FIG. 11 is an explanatory diagram of a setting example 1 of a current detection timing in a configuration example of a combination with the power conversion device according to the second embodiment according to the second embodiment;
  • FIG. 11 is an explanatory diagram of a setting example 1 of a current detection timing in a configuration example of a combination with the power conversion device according to the second embodiment according to the second embodiment;
  • FIG. 11 is an explanatory diagram of a setting example 1 of a current detection timing in a configuration example of a combination with the power conversion device according to the second embodiment according to the second embodiment;
  • FIG. 13 is an explanatory diagram of a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a phase shift command update cycle in which each phase current can be estimated in a combination configuration 1 with the power conversion apparatus according to the second embodiment according to the first embodiment. is there.
  • the first embodiment includes a power conversion unit having a plurality of legs connected to a common DC bus, a current detector for detecting a current of the common DC bus, a PWM control unit for generating an ON / OFF signal for each leg, and a phase converter.
  • a current estimator for estimating the current; and a current controller for adjusting the duty command so that the phase current matches the target value.
  • the PWM controller has a triangular wave carrier having a common cycle with an initial phase different from the duty command of each leg.
  • a current estimating unit obtains a detection current of the current detector at a sampling period different from the carrier period, estimates the current of each phase, and generates a current control unit based on the magnitude relationship of the power conversion unit.
  • FIG. 1 is a configuration diagram of the power conversion device
  • FIG. 2 is a configuration diagram of the advanced type
  • FIG. 3 is a configuration diagram of the advanced type 2.
  • FIG. 5 and FIGS. 6A and 6B which are explanatory diagrams of a setting example 1 of the current detection timing of the representative configuration 1, and a duty command update capable of estimating each phase current in the representative configuration 1.
  • FIG. 7 is an explanatory diagram of a setting example 1 of the cycle
  • FIGS. 8 and 9A and 9B are explanatory diagrams of a setting example 2 of the current detection timing of the representative configuration 1
  • FIG. FIG. 10 which is an explanatory diagram
  • FIG. 10 which is an explanatory diagram
  • FIG. 11 which is an explanatory diagram of the possibility of deriving a determinant operation result and an inverse matrix in setting example 2 of the representative configuration 1
  • FIG. 12 which is a configuration diagram of the representative configuration 2
  • FIG. 13 is an explanatory diagram of a timing setting example 1 , 13B, FIGS. 14A and 14B, a Duty command update cycle in which the phase current estimation in the representative configuration 2 is possible
  • FIG. 15 is a diagram illustrating a duty command update cycle in which the phase current estimation in the representative configuration 2 is possible.
  • FIG. 16 is an explanatory diagram of the setting example 2 of FIG. 17,
  • FIG. 17 is a configuration diagram of the representative configuration 3, and FIGS.
  • FIG. 20 is an explanatory diagram of a setting example 1 of a duty command update cycle in which a problem remains in each phase current estimation in the representative configuration 3
  • FIGS. 21A and 21B are explanatory diagrams of a setting example 2 of a current detection timing of the representative configuration 3.
  • 22A, 22B, and 22C
  • FIG. 23 is an explanatory diagram of a setting example 2 of a duty command update cycle capable of estimating each phase current in the representative configuration 3
  • FIG. 23 is a configuration diagram of a derivative example of the representative configuration 1
  • FIG. 26 which is a configuration diagram of Derivative Example 2 of Representative Configuration 2
  • FIG. 27 which is a configuration diagram of Derivative Example 1 of Representative Configuration 3
  • FIG. 28 which is the configuration diagram of FIG. 2
  • FIG. 29 which is the configuration diagram of the representative configuration 4 (single-phase two-wire inverter)
  • FIG. 30, FIG. 31A FIG.
  • FIG. 32 is an explanatory diagram of a setting example 1 of a duty command update cycle capable of estimating each phase current in the representative configuration 4
  • FIG. 33 is a configuration diagram of the representative configuration 5
  • FIG. FIGS. 34A and 34B and FIGS. 35A and 35B which are explanatory diagrams, FIG.
  • FIG. 36 which is an explanatory diagram of a setting example 1 of a duty command update cycle capable of estimating each phase current in the representative configuration 5
  • FIG. 37, FIG. 38 which is a configuration diagram of a development of the representative configuration 6
  • FIG. 39 is a configuration diagram of a derivative example of the representative configurations 4 to 6
  • FIG. 40 is a configuration diagram of the representative combination configuration 1
  • FIG. 41 is a configuration diagram of the representative combination configuration 2
  • FIG. 42, and FIG. 43 which is a configuration diagram of the representative combination configuration 4.
  • the power conversion device 100 includes a power conversion unit 1, a current estimation unit 2, a current control unit 3, a PWM control unit 4, and a current detector 5. In the description of the specific configuration and operation of the power conversion device 100 according to the first embodiment after FIG. Is included. In the basic configuration of the power converter 100 of FIG. 1, the input power supply unit 11 and the load 12 are omitted.
  • the power converter 1 includes a plurality of legs connected to a pair of two arms provided with switching elements, a plurality of legs connected to a common DC bus, and a current flowing through a path connected to a middle point between the two arms as a phase current. Is connected to both ends of the leg.
  • upper arms including switching elements are denoted by Ap1, Ap2,..., ApN
  • lower arms including switching elements are denoted by An1, An2,.
  • the phase current of leg 1 is I1
  • the phase current of leg 2 is I2,...
  • the phase current of leg N is IN.
  • the k-th upper arm is Apk
  • the lower arm is Ank
  • the k-th phase current is Ik as appropriate.
  • the current detector 5 measures a common DC bus current Ibus, which is a current flowing in a low-voltage side current path of each leg of the power conversion unit 1.
  • the current detector 5 is assumed to be a CT (current transformer).
  • the current estimating unit 2 includes a common DC bus current Ibus detected by the current detector 5 and on / off signals (Sp1, Sp2, Sp3,...) For driving each upper arm of the power conversion unit 1 generated by the PWM control unit 4.
  • the estimated phase currents (RI1, RI2,..., RIN) are estimated from SpN).
  • the current estimation unit 2 outputs the generated estimated phase currents (RI1, RI2,..., RIN) to the current control unit 3.
  • the current control unit 3 controls each phase current using each estimated phase current (RI1, RI2,..., RIN) and a target value (I1 *, I2 *,. Duty commands (D1 *, D2 *,..., DN *) for performing the operations are generated.
  • the PWM control unit 4 controls ON / OFF signals (Sp1, Sp2,%) For controlling the upper and lower arms (Ap1, Ap2,..., ApN and An1, An2,. , SpN and Sn1, Sn2,..., SnN).
  • an “on / off signal for controlling the upper and lower arms” is appropriately described as an “on / off signal for the upper and lower arms”.
  • the numbers (for example, N) above the oblique lines on the signal lines represent the number of signals.
  • the k-th leg switches one of Apk on the upper arm and Ank on the lower arm and always turns off the other.
  • a dead time may be provided for the on / off signal in order to prevent element variation between the upper and lower arms and short circuit of the common DC bus due to element characteristics.
  • the dead time refers to a short-circuit prevention period in which the upper arm and the lower arm are simultaneously turned off.
  • switching elements of the upper arm Apk and the lower arm Ank self-extinguishing semiconductor switching elements typified by IGBT (Insulated Gate Bipolar Transistor) and MOSFET (Metal Oxide Semiconductor Field Effective Transistor) are used. Is connected to a freewheel diode. In the case of a MOSFET, a parasitic diode may be used. In an application in which the direction of each phase current is limited to one direction, a switching element of either the upper arm Apk or the lower arm Ank may be replaced with a diode.
  • IGBT Insulated Gate Bipolar Transistor
  • MOSFET Metal Oxide Semiconductor Field Effective Transistor
  • the common DC bus current Ibus includes the phase current IN of the Nth phase from the phase current I1 of the first phase, the upper arm ApN of the Nth phase from the upper arm Ap1 of the first phase, or the Nth phase from the lower arm An1 of the first phase. From the relationship of the arm AnN, it can be expressed by equation (1).
  • the k-th Apk and Ank functions represent 1 when on and 0 when off
  • the overlined functions represent 0 when on and 1 when off.
  • the ON / OFF state of the lower arm can be considered as the reversal operation of the upper arm, the following description focuses on the ON / OFF operation of the upper arm.
  • one of the upper arm and the lower arm is a diode, it can be considered as an inversion operation of the on / off state of the other switching element.
  • the detected currents Isp1 to IspN can be expressed by equation (2) using the phase currents I1 to IN.
  • the function of the upper arm corresponding to the N-times detection is represented by a matrix Z, and the phase currents I1 to IN of equation (2) are treated as constant during the period in which the common DC bus current Ibus is detected N times.
  • I1 to IN of each phase current can be expressed by the equation (3) using the inverse matrix of the matrix Z and the detected currents (Isp1 to IspN). .
  • I1 to IN in equation (3) mean the average value of the phase current per period. That is, the average value of the phase currents (I1 to IN) during the period in which the common DC bus current Ibus is detected N times can be estimated using the relations of the equations (2) and (3).
  • the current estimating unit 2 estimates each estimated phase current (RI1, RI2,..., RIN) from the common DC bus current Ibus using the characteristic of the equation (3).
  • the current controller 3 calculates the estimated phase currents (RI1, RI2,..., RIN) estimated by the current estimator 2 and the target values (I1 *, I2 *,. Each is compared, and Duty commands (D1 *, D2 *,..., DN *) are generated so as to reduce the deviation.
  • the PWM control unit 4 compares the duty command (D1 *, D2 *,..., DN *) with the triangular wave carrier for each leg, and turns on / off signals (Sp1, Sp2,. , Sn2,..., SnN).
  • the PWM control unit 4 generates only the on / off signal of the other arm.
  • the power conversion device 101 in FIG. 2 utilizes the characteristic that the on / off signal of the upper and lower arms in the expression (2) can be estimated from the Duty command input to the PWM control unit 4.
  • the on / off signal of the arm at the detection timing of the common DC bus current Ibus can be estimated from the time difference between the Duty command and the detection timing based on the maximum or minimum value of the triangular wave carrier.
  • the power converter 101 of FIG. 2 utilizes the characteristic that the on / off signal of the upper and lower arms in the expression (2) can be estimated from the Duty command input to the PWM control unit 4.
  • the on / off signal of the arm at the detection timing of the common DC bus current Ibus can be estimated from the time difference between the Duty command and the detection timing based on the maximum or minimum value of the triangular wave carrier.
  • the current estimation unit 2 uses the Duty command (D1) output from the current control unit 3 without using the arm on / off signal output from the PWM control unit 4. , D2 *,..., DN *), the estimated phase currents (RI1, RI2,..., RIN) are estimated from the common DC bus current Ibus.
  • D1 Duty command
  • the estimated phase currents RI1, RI2,..., RIN
  • the functions and operations of the current control unit 3 and the PWM control unit 4 are the same as those of the power conversion device 100 in FIG.
  • the current detector 5 of the power converter 101 is replaced with a resistor 5A and a calculator 5B.
  • the common DC bus current Ibus is calculated by dividing the voltage Vr across the resistor 5A by the resistance value r of the resistor 5A by the computing unit 5B.
  • the common DC bus current Ibus has a characteristic that a pulse current is generated when the arm is turned on and off. Therefore, if CT is used for the current detector 5, the CT needs to have a wide band detection characteristic in order to reduce the errors in the equations (2) and (3).
  • the power converter 102 detects the voltage generated at the resistor 5A and divides the voltage by the calculator 5B, so that the common DC bus current Ibus can be detected in a wide band at low cost. The same can be applied to the power conversion device 100 of FIG. 1, and by replacing the current detector 5 with the resistor 5A and the arithmetic unit 5B, wideband detection of the common DC bus current Ibus can be realized at low cost.
  • the configuration of the input power supply unit 11, the configuration of the power conversion unit 1, and the operation of the current estimation unit 2 will be mainly described.
  • the determinant of the matrix Z in the formula (2) does not become zero in the current estimating unit 2, and the formula (3) is generally applied.
  • a possible configuration can be realized.
  • an example of setting the carrier phase difference of each phase for realizing stable operation of the current estimation unit 2 and the detection timing of the common DC bus current Ibus will be described.
  • the configuration (the two-input two-phase converter) and the function / operation of the representative configuration 1 of the power converter according to the first embodiment will be described with reference to FIGS.
  • the configuration of the representative configuration 1 will be described focusing on the input power supply unit and the power conversion unit.
  • the power conversion unit 1A and the input power supply unit 11A are used.
  • a smoothing capacitor 6 is added to a common DC bus connecting the power conversion unit 1A and the load 12.
  • the voltage of the capacitor 6 is set to Vbus.
  • the input power supply unit 11A of the power conversion device 103 includes reactors L1 and L2 and DC power supplies VDC1 and VDC2, and forms a two-input two-phase converter together with the power conversion unit 1A. Since the power conversion device 103 has a two-phase configuration, the power conversion device 103 includes two current control units 3 and two PWM control units 4.
  • the current estimating unit 2 estimates the estimated phase currents (RI1, RI2) from the common DC bus current Ibus detected by the current detector 5 and the Duty commands (D1 *, D2 *) generated by the current control unit 3, and controls the current. Output to section 3.
  • the current control unit 3 generates duty commands (D1 *, D2 *) for controlling each phase current using the estimated phase currents (RI1, RI2) and the target values (I1 *, I2 *) of each phase current. I do.
  • the PWM control unit 4 controls on / off signals (Sp1, Sp2 and Sn1, Sn2) are generated.
  • FIG. 5 shows a setting example of the triangular wave carrier of each phase of the representative configuration 1 (power conversion device 103), the on / off state of the high-side upper arms Ap1 and Ap2, and the detection timing of each phase current (I1, I2) and the common DC bus current Ibus. It is one. Specifically, FIG. 5 shows the triangular wave carriers (fc1, fc2), the ON / OFF states of the upper arms Ap1, Ap2 on the high voltage side, the phase currents (I1, I2), the common DC bus current Ibus, and the detection currents (Isp1, Isp2). ).
  • FIG. 5 shows a setting example of the triangular wave carrier of each phase of the representative configuration 1 (power conversion device 103), the on / off state of the high-side upper arms Ap1 and Ap2, and the detection timing of each phase current (I1, I2) and the common DC bus current Ibus. It is one. Specifically, FIG. 5 shows the triangular wave carriers (fc1, fc2), the ON /
  • FIG. 6A illustrates the ON / OFF state of the upper arm Ap1 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 and Isp2) by phase.
  • K is the amplitude of the triangular wave carrier
  • ⁇ c is the angular frequency of the triangular wave carrier.
  • FIG. 6B illustrates the ON / OFF state of the upper arm Ap2 and the detection timing of the common DC bus current Ibus by phase.
  • FIG. 7 is a setting example 1 of the duty command update cycle of the representative configuration 1 (the power conversion device 103) corresponding to FIGS.
  • FIG. 7 is a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which each phase current can be estimated.
  • * A indicates "perform current detection (Isp1, Isp2) to estimate the phase current”
  • * B indicates "current control”.
  • the carrier phase difference of each phase is 180 degrees
  • the detection timing cycle of the common DC bus current Ibus is 1.5 times the carrier cycle
  • the update cycle of the current control and Duty command is the least common multiple of the carrier cycle and the current detection timing cycle. 3.0 times of the carrier cycle.
  • the current detection timing cycle is a timing cycle of each phase current estimation.
  • the detection error is likely to occur in the detection of the common DC bus current Ibus because the common DC bus current detection timing and the arm on / off timing overlap.
  • the Duty command 0% and the Duty command 100% operations are not common, it will be described that the phase current can be estimated from the common DC bus current Ibus in almost all areas.
  • equation (4) can be replaced with equation (5).
  • each phase current (I1, I2) can be estimated from the common DC bus current detection value using the inverse matrix of the matrix Z shown in Expression (6).
  • the update cycle of the Duty command (D1 *, D2 *) is the least common multiple of the carrier cycle and the detection cycle of the common DC bus current Ibus when the cycle of detecting Isp1 and Isp2 is 1.5 times the carrier cycle.
  • the estimation error of the phase currents (I1, I2) can be reduced.
  • the duty command (D1 *, D2 *) is updated to D1 * next to D2 *.
  • the duty command (D1 *, D2 *) is updated to D1 * in accordance with the current control operation speed. * 2 may be followed by D2 *.
  • the “common DC bus current detection cycle” is appropriately described as a “current detection cycle”.
  • FIG. 8 and 9 show the triangular wave carrier of each phase of the representative configuration 1 (power conversion device 103), the on / off state of the high-side upper arms Ap1 and Ap2, the detection timing of each phase current (I1, I2) and the common DC bus current Ibus.
  • Is a setting example 2.
  • FIG. 8 shows triangular wave carriers (fc1, fc2), duty commands (D1 *, D2 *), on / off states of upper arms Ap1, Ap2 on the high voltage side, respective phase currents (I1, I2), common DC
  • FIG. 8 shows triangular wave carriers (fc1, fc2), duty commands (D1 *, D2 *), on / off states of upper arms Ap1, Ap2 on the high voltage side, respective phase currents (I1, I2), common DC
  • FIG. 8 shows triangular wave carriers (fc1, fc2), duty commands (D1 *, D2 *), on / off states of upper arms Ap1, Ap2 on the high voltage side, respective phase currents (I1, I
  • FIG. 9A illustrates the ON / OFF state of the upper arm Ap1 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 to Isp4) by phase.
  • FIG. 9B illustrates the ON / OFF state of the upper arm Ap2 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 to Isp4) by phase.
  • FIG. 10 shows a setting example 2 of the carrier cycle, the sampling cycle, the phase current estimation, and the duty command update cycle in which the phase current can be estimated corresponding to FIGS.
  • * C indicates “perform current detection (Isp1 to Isp4) to estimate a phase current”
  • * D indicates “current control”.
  • the carrier phase difference of each phase is 90 degrees
  • the detection timing cycle of the common DC bus current Ibus is 1.25 times the carrier cycle
  • the update cycle of the current control and Duty command is the least common multiple of the carrier cycle and the detection timing cycle. It is 5.0 times a certain carrier cycle.
  • the detection timing and the on / off timing overlap under the condition of the duty command of 50% in addition to the condition of the duty command of 0% and the condition of the duty command of 100% in the setting example 1, so that the Ibus detection is performed. Errors easily occur. Similar to the setting example 1, it will be described that the phase current can be estimated from the common DC bus current Ibus under the condition that the duty command of the setting example 2 is more than 0% and less than 100%.
  • FIG. 11 shows the determinant of the matrix Z and the inverse of the matrix Z of the equations (12) to (17) when the duty commands (D1 *, D2 *) corresponding to the triangular wave carriers (fc1, fc2) exceed 50% or less than 50%.
  • the matrix Z in Expression (12) is ⁇ 1. Therefore, it is possible to derive the inverse matrix, and the phase current estimation is effective ( ⁇ ).
  • the matrix Z in the equation (12) is 0. Therefore, the derivation of the inverse matrix is not possible, and the phase current estimation is invalid (x). Since the Duty command 50% overlaps with the sampling timing, it is necessary to treat the derivation of the inverse matrix as indefinite.
  • the equation (15) and the equation (15) are obtained according to the duty command (D1 *, D2 *) from the characteristics of FIG. Use different expressions.
  • the phase currents (I1, I2) can be estimated from the detected currents (Isp1 to Isp4) of the common DC bus current Ibus from the inverse matrix of the matrix Z except for the Duty command of 50%.
  • the update cycle of the Duty command is set to be at least 5.0 times the carrier cycle which is the least common multiple of the carrier cycle and the current detection cycle when the cycle of detecting Isp1 to Isp4 is 1.25 times the carrier cycle.
  • the estimation error of the phase currents (I1, I2) can be reduced.
  • the duty command (D1 *, D2 *) is updated to D1 * next to D2 *. * 2 may be followed by D2 *.
  • the mismatch between the matrix Z and the DC bus current detection timing generated under the condition of the duty command of 50% can be improved by discretizing the duty command of 50%.
  • discretization a duty command from 0% to 100% is incremented by 1% in increments of 0.0%, 0.5%, 1.5%, 2.5%,..., 48.5%, 49.5. %, 50.5%, 51.5%,..., 97.5%, 98.5%, 99.5%, and 100.0%.
  • the discretization increment is 0.5% only for the maximum value of 100% and the minimum value of 0.0%.
  • the power conversion device 104 is used to distinguish it from the configuration of FIG. Further, the power conversion unit 1B is used as the input power supply unit 11B. In addition, a smoothing capacitor 6 is provided on a common DC bus connecting the power converter 1B and the load 12.
  • Input power supply unit 11B of power conversion device 104 includes reactors L1, L2, L3 and DC power supplies VDC1, VDC2, VDC3, and forms a three-input three-phase converter together with power conversion unit 1B. Since the power conversion device 104 has a three-phase configuration, the power conversion device 104 includes three current control units 3 and three PWM control units 4.
  • the current estimating unit 2 calculates estimated phase currents (RI1, RI2, RI3) from the common DC bus current Ibus detected by the current detector 5 and the Duty commands (D1 *, D2 *, D3 *) generated by the current control unit 3. Estimate and output to the current control unit 3.
  • the current control unit 3 uses the estimated phase currents (RI1, RI2, RI3) and the target values (I1 *, I2 *, I3 *) of the respective phase currents to control the Duty commands (D1 *, D1 *, D1 *, D2 *, D3 *).
  • the PWM control unit 4 converts the upper and lower arms (Ap1, Ap2, Ap3 and An1, An2, An3) of each leg of the power conversion unit 1B from the Duty commands (D1 *, D2 *, D3 *) generated by the current control unit 3. On / off signals (Sp1, Sp2, Sp3 and Sn1, Sn2, Sn3) to be controlled are generated.
  • FIG. 13 and 14 show the triangular wave carriers of each phase of the representative configuration 2 (power conversion device 104), the ON / OFF states of the high-side upper arms Ap1, Ap2, and Ap3, the phase currents (I1, I2, I3) and the common DC bus current Ibus.
  • 7 is a setting example 1 of the detection timing of the detection.
  • FIG. 13A shows the triangular wave carriers (fc1, fc2, fc3), the ON / OFF states of the upper arms Ap1, Ap2, Ap3 on the high voltage side, the phase currents (I1, I2, I3), the common DC bus current Ibus and The relationship between the detection currents (Isp1, Isp2, Isp3, Isp4, Isp5, Isp6) is described.
  • FIG. 13A shows the triangular wave carriers (fc1, fc2, fc3), the ON / OFF states of the upper arms Ap1, Ap2, Ap3 on the high voltage side, the phase currents (I1, I2, I3), the common DC bus
  • FIG. 13B illustrates the ON / OFF state of the upper arm Ap1 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 to Isp6) by phase.
  • FIG. 14A illustrates the ON / OFF state of the upper arm Ap2 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 to Isp6) by phase.
  • FIG. 14B illustrates the ON / OFF state of the upper arm Ap3 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 to Isp6) by phase.
  • FIG. 15 is a setting example 1 of the duty command update cycle in which the phase current can be estimated corresponding to FIGS. 13 and 14 of the representative configuration 2 (power conversion device 104).
  • FIG. 15 is a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which each phase current can be estimated.
  • * E indicates "performs current detection (Isp1 to Isp6) to estimate a phase current”
  • * F indicates "current control”.
  • the carrier phase difference of each phase is 120 degrees
  • the detection timing cycle of the common DC bus current Ibus is 5/6 times the carrier cycle
  • the update cycle of the current control and Duty command is the least common multiple of the carrier cycle and the current detection timing cycle. Is 5.0 times the carrier period.
  • the current detection timing cycle is a timing cycle of each phase current estimation.
  • the detection error occurs in the detection of the common DC bus current Ibus because the common DC bus current detection timing and the arm on / off timing overlap.
  • Cheap since the Duty command 0% and the Duty command 100% operations are not common, it will be described that the phase current can be estimated from the common DC bus current Ibus in almost all areas.
  • the relationship between the phase current and the common DC bus current Ibus can be expressed by equation (18).
  • the suffixes x, y, and z correspond to the suffixes of the detection timings of the detection currents Isp1 to Isp6.
  • the expression (18) can be replaced by the expression (19) when using Isp1, Isp3, and Isp5 detected at the maximum value of the triangular wave carrier.
  • Expression (18) can be replaced by Expression (20) when using Isp2, Isp4, and Isp6 detected at the minimum value of the triangular wave carrier.
  • equations (19) and (20) can be expressed by equations (21) and (22), respectively.
  • the update cycle of the Duty command is set to be at least 5.0 times the carrier cycle which is the least common multiple of the carrier cycle and the detection cycle. The estimation errors of the phase currents I1, I2, I3 can be reduced.
  • FIG. 16 shows a setting example 2 of the duty command update cycle in which the current of each phase can be estimated corresponding to FIGS. 13 and 14 of the representative configuration 2 (power conversion device 104).
  • FIG. 16 is a setting example 2 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which each phase current can be estimated.
  • * G indicates “perform current detection (Isp1 to Isp6) to estimate a phase current”
  • * H indicates “current control”.
  • the carrier phase difference of each phase is 120 degrees
  • the detection timing cycle of the common DC bus current Ibus is 7/6 times the carrier cycle
  • the update cycle of the current control and Duty command is the least common multiple of the carrier cycle and the current detection timing cycle. Is 7.0 times the carrier cycle.
  • the detection error occurs in the detection of the common DC bus current Ibus because the common DC bus current detection timing and the arm on / off timing overlap.
  • Cheap since the Duty command 0% and the Duty command 100% operations are not common, it will be described that the phase current can be estimated from the common DC bus current Ibus in almost all areas.
  • the relationship of the equations (18) to (25) described in the setting example 1 of FIG. 15 can be used.
  • the state of the upper arms Ap1, Ap2, and Ap3 at the detection timing also changes.
  • the estimation error of the phase currents I1, I2, and I3 can be reduced by setting the update cycle of the duty command to be 7.0 times or more the carrier cycle that is the least common multiple of the carrier cycle and the current detection cycle.
  • the update of the duty command is set to D1 * after D2 * and D3 *, but the update of the duty command is set to D2 * and D3 * after D1 * according to the speed of the current control operation. Is also good.
  • a power conversion device 105 is provided to distinguish from the configuration of FIG. 1 and the like. Further, the power conversion unit 1C and the input power supply unit 11C are used.
  • the input power supply unit 11C of the power conversion device 105 includes reactors L1, L2, L3, and L4 and DC power supplies VDC1, VDC2, VDC3, and VDC4, and forms a four-input four-phase converter together with the power conversion unit 1C. Since the power conversion device 105 has a four-phase configuration, the power conversion device 105 includes four current control units 3 and four PWM control units 4.
  • the current estimating unit 2 estimates the phase currents (RI1, RI2, and RI2) from the common DC bus current Ibus detected by the current detector 5 and the Duty commands (D1 *, D2 *, D3 *, D4 *) generated by the current control unit 3.
  • RI3, RI4 are estimated and output to the current control unit 3.
  • the current control unit 3 uses the estimated phase currents (RI1, RI2, RI3, RI4) and the target values (I1 *, I2 *, I3 *, I4 *) of each phase current to control the duty for controlling each phase current. Commands (D1 *, D2 *, D3 *, D4 *) are generated.
  • the PWM control unit 4 uses the Duty commands (D1 *, D2 *, D3 *, D4 *) generated by the current control unit 3 to control the upper and lower arms (Ap1, Ap2, Ap3, Ap4, and An1) of each leg of the power converter 1B. , An2, An3, An4) to generate on / off signals (Sp1, Sp2, Sp3, Sp4 and Sn1, Sn2, Sn3, Sn4).
  • FIG. 18A shows the triangular wave carriers (fc1, fc2, fc3, fc4), the on / off states of the upper arms Ap1, Ap2, Ap3, Ap4 on the high voltage side, the phase currents (I1, I2, I3, I4), The relationship between the common DC bus current Ibus and the detection currents (Isp1, Isp2, Isp3, Isp4) is described.
  • FIG. 18A shows the triangular wave carriers (fc1, fc2, fc3, fc4), the on / off states of the upper arms Ap1, Ap2, Ap3, Ap4 on the high voltage side, the phase currents (I1, I2, I3, I4), The relationship between the common DC bus current Ibus and the detection currents (Isp1, Isp2, Isp3, Isp4) is described.
  • FIG. 18A shows the triangular wave carriers (fc1, fc2, fc3, fc4), the on / off states of the upper arms Ap1, Ap2, Ap3, Ap4 on the
  • the triangular wave carrier fc1 (K / ⁇ ) ⁇
  • FIG. 19A illustrates the ON / OFF state of the upper arm Ap2 and the detection timing of the common DC bus current Ibus in terms of phase.
  • . 19B illustrates the ON / OFF state of the upper arm Ap3 and the detection timing of the common DC bus current Ibus in phase.
  • FIG. 19C illustrates the ON / OFF state of the upper arm Ap4 and the detection timing of the common DC bus current Ibus in terms of phase.
  • FIG. 20 is a setting example 1 of the duty command update cycle in which the problem remains in each phase current estimation corresponding to FIGS. 18 and 19 of the representative configuration 3 (power conversion device 105).
  • FIG. 20 is a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which a problem remains in each phase current estimation.
  • * I indicates "current detection (Isp1 to Isp4) to estimate a phase current”
  • * J indicates "current control”.
  • the carrier phase difference of each phase is 90 degrees
  • the detection timing cycle of the common DC bus current Ibus is 5/4 times the carrier cycle
  • the update cycle of the current control and Duty command is the least common multiple of the carrier cycle and the current detection timing cycle. Is 5.0 times the carrier period.
  • the current detection timing cycle is a timing cycle of each phase current estimation.
  • the detection timing of the common DC bus current Ibus easily occurs because the common DC bus current detection timing and the arm on / off timing overlap.
  • the duty command 0% and the duty command 100% operation are not general, it will be described that the phase current can be limitedly estimated from the common DC bus current Ibus under the condition that the duty command is more than 0% and less than 100%.
  • the expression (26) can be expressed by the expression (27).
  • the setting example 1 of the representative configuration 3 has the same number of phases and the same number of detection points of the common DC bus current Ibus, and thus includes a limited condition including a condition that the phase current cannot be estimated from the common DC bus current Ibus. This is a simple setting example.
  • 21 and 22 show the triangular wave carriers of each phase of the representative configuration 3 (power conversion device 105), the on / off states of the high-voltage upper arms Ap1, Ap2, Ap3, and Ap4, and the currents of each phase (I1, I2, I3, and I4).
  • 10 is a setting example 2 of the detection timing of the common DC bus current Ibus. Specifically, FIG.
  • FIG. 21A shows the triangular wave carriers (fc1, fc2, fc3, fc4), the ON / OFF states of the upper arms Ap1, Ap2, Ap3, Ap4 on the high voltage side, the phase currents (I1, I2, I3, I4), The relationship between the common DC bus current Ibus and the detection currents (Isp1, Isp2, Isp3, Isp4, Isp5, Isp6) is described.
  • the triangular wave carriers fc1, fc2, and fc3 each have a phase difference of 120 degrees, and fc4 has a phase difference of 180 degrees with respect to fc1. That is, the triangular wave carriers fc1, fc2, fc3, and fc4 have different initial phase differences.
  • 21B illustrates the ON / OFF state of the upper arm Ap1 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 to Isp6) by phase.
  • FIG. 22A describes the ON / OFF state of the upper arm Ap2 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 to Isp6) by phase.
  • . 22B illustrates the ON / OFF state of the upper arm Ap3 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 to Isp6) by phase.
  • FIG. 22C illustrates the ON / OFF state of the upper arm Ap4 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 to Isp6) by phase.
  • the triangular wave carrier fc4 (K / ⁇ ) ⁇
  • FIG. 23 is a setting example 2 of the duty command update cycle of the representative configuration 3 (the power conversion device 105) corresponding to FIGS. More specifically, FIG. 23 shows a setting example 2 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which each phase current can be estimated.
  • * K indicates "performs current detection (Isp1 to Isp6) to estimate a phase current”
  • * L indicates "current control”.
  • the carrier phase difference of the three phases (fc1, fc2, fc3) of the four phases is 120 degrees
  • the carrier phase difference of the one phase (fc1) of the three phases and the remaining one phase (fc4) is 180 degrees
  • the common DC bus current The Ibus detection timing cycle is 5/6 times the carrier cycle
  • the current control and duty command update cycle is 5.0 times the carrier cycle which is the least common multiple of the carrier cycle and the current detection timing cycle.
  • the current detection timing cycle is a timing cycle of each phase current estimation.
  • the relationship between the phase current and the common DC bus current Ibus can be expressed by the equation (28).
  • the subscripts w, x, y, and z correspond to the subscripts of the detection timings of Isp1 to Isp6.
  • equation (28) can be expressed by equation (29) in the operation situations shown in FIGS.
  • FIGS. 21 and 22 show the duty command D1 * exceeding 200/3%, D2 * and D3 * exceeding 100/3%, less than 200/3%, and D4 * as in FIGS. 18 and 19 described above. Indicates an operation state of less than 100/3%.
  • the matrix Z cannot derive the inverse matrix in the equations (27) corresponding to FIGS. 18 and 19, the matrix Z in the equations (29) corresponding to FIGS. A matrix can be derived. Therefore, the setting example 2 shown in FIGS. 21 to 23 combines the setting of the two-phase configuration shown in the representative configuration 1 and the setting of the three-phase configuration shown in the representative configuration 2 to obtain the setting shown in FIGS. It can be seen that in Example 1, the current estimating unit 2 can cope with the condition that effective estimation cannot be performed.
  • the setting example 1 and the setting example 2 show the characteristic difference when the phase relation of the carrier is changed.
  • the on / off state of the arm according to the Duty command at the detection timing may be changed by changing the shape of the triangular wave carrier from a symmetrical triangular wave having a common rising slope and a falling slope to a modified triangular wave having a different slope.
  • a modified triangular wave in which the positions of the maximum values of the triangular wave carriers fc1 to fc4 shown in FIGS. 18, 19, 21, and 22 are fixed and the positions of the minimum values are advanced or delayed by 120 degrees can be considered.
  • FIG. 24 shows a one-input two-phase converter as a derivative of the representative configuration 1.
  • the power conversion unit 1D and the input power supply unit 11D are used.
  • the input power supply unit 11D of the power conversion device 106 includes the reactors L1 and L2 and the DC power supply VDC1, and forms a one-input two-phase converter together with the power conversion unit 1D. Since the power conversion device 106 has a two-phase configuration, the power conversion device 106 includes two current control units 3 and two PWM control units 4.
  • the current estimating unit 2 estimates the estimated phase currents (RI1, RI2) from the common DC bus current Ibus detected by the current detector 5 and the Duty commands (D1 *, D2 *) generated by the current control unit 3, and controls the current. Output to section 3.
  • the current control unit 3 generates duty commands (D1 *, D2 *) for controlling each phase current using the estimated phase currents (RI1, RI2) and the target values (I1 *, I2 *) of each phase current. I do.
  • the PWM control unit 4 controls the on / off signals (Sp1, Sp2, and Sn1, Sn2).
  • FIG. 25 shows a one-input three-phase converter according to a first derivative example of the representative configuration 2.
  • the power conversion unit 1E and the input power supply unit 11E are used.
  • Input power supply unit 11E of power conversion device 107 includes reactors L1, L2, L3 and DC power supply VDC1, and forms a one-input three-phase converter together with power conversion unit 1E. Since the power conversion device 107 has a three-phase configuration, it includes three current control units 3 and three PWM control units 4.
  • the current estimating unit 2 calculates estimated phase currents (RI1, RI2, RI3) from the common DC bus current Ibus detected by the current detector 5 and the Duty commands (D1 *, D2 *, D3 *) generated by the current control unit 3. Estimate and output to the current control unit 3.
  • the current control unit 3 uses the estimated phase currents (RI1, RI2, RI3) and the target values (I1 *, I2 *, I3 *) of the respective phase currents to control the Duty commands (D1 *, D1 *, D1 *, D2 *, D3 *).
  • the PWM control unit 4 determines the upper and lower arms (Ap1, Ap2, Ap3 and An1, An2, An3) of each leg of the power conversion unit 1E from the Duty commands (D1 *, D2 *, D3 *) generated by the current control unit 3. On / off signals (Sp1, Sp2, Sp3 and Sn1, Sn2, Sn3) to be controlled are generated.
  • FIG. 26 shows a two-input three-phase converter according to a second derivative example of the second representative configuration.
  • the power conversion unit 1F and the input power supply unit 11F are used.
  • Input power supply unit 11F of power conversion device 108 includes reactors L1, L2, L3 and DC power supplies VDC1, VDC2, and forms a two-input three-phase converter together with power conversion unit 1F. Since the power conversion device 108 has a three-phase configuration, the power conversion device 108 includes three current control units 3 and three PWM control units 4.
  • the current estimating unit 2 calculates estimated phase currents (RI1, RI2, RI3) from the common DC bus current Ibus detected by the current detector 5 and the Duty commands (D1 *, D2 *, D3 *) generated by the current control unit 3. Estimate and output to the current control unit 3.
  • the current control unit 3 uses the estimated phase currents (RI1, RI2, RI3) and the target values (I1 *, I2 *, I3 *) of the respective phase currents to control the Duty commands (D1 *, D1 *, D1 *, D2 *, D3 *).
  • the PWM control unit 4 converts the upper and lower arms (Ap1, Ap2, Ap3 and An1, An2, An3) of the respective legs of the power conversion unit 1F from the Duty commands (D1 *, D2 *, D3 *) generated by the current control unit 3. On / off signals (Sp1, Sp2, Sp3 and Sn1, Sn2, Sn3) to be controlled are generated.
  • FIG. 27 shows a one-input four-phase converter according to a first derivative example of the representative configuration 3.
  • the power conversion unit 1G is used as the input power supply unit 11G.
  • Input power supply unit 11G of power conversion device 109 includes reactors L1, L2, L3, L4 and DC power supply VDC1, and forms a one-input four-phase converter together with power conversion unit 1G. Since the power conversion device 109 has a four-phase configuration, the power conversion device 109 includes four current control units 3 and four PWM control units 4.
  • the current estimating unit 2 estimates the phase currents (RI1, RI2, and RI2) from the common DC bus current Ibus detected by the current detector 5 and the Duty commands (D1 *, D2 *, D3 *, D4 *) generated by the current control unit 3.
  • RI3, RI4 are estimated and output to the current control unit 3.
  • the current control unit 3 uses the estimated phase currents (RI1, RI2, RI3, RI4) and the target values (I1 *, I2 *, I3 *, I4 *) of each phase current to control the duty for controlling each phase current. Commands (D1 *, D2 *, D3 *, D4 *) are generated.
  • the PWM control unit 4 uses the Duty commands (D1 *, D2 *, D3 *, D4 *) generated by the current control unit 3 to control the upper and lower arms (Ap1, Ap2, Ap3, Ap4, and An1) of each leg of the power conversion unit 1G. , An2, An3, An4) to generate on / off signals (Sp1, Sp2, Sp3, Sp4 and Sn1, Sn2, Sn3, Sn4).
  • FIG. 28 shows a three-input four-phase converter according to a second derivative example of the representative configuration 3.
  • the power conversion unit 1H is used as the input power supply unit 11H.
  • Input power supply unit 11H of power conversion device 110 includes reactors L1, L2, L3, and L4 and DC power supplies VDC1, VDC2, and VDC3, and forms a three-power four-phase converter together with power conversion unit 1H. Since the power converter 110 has a four-phase configuration, the power converter 110 includes four current control units 3 and four PWM control units 4.
  • the current estimating unit 2 estimates the phase currents (RI1, RI2, and RI2) from the common DC bus current Ibus detected by the current detector 5 and the Duty commands (D1 *, D2 *, D3 *, D4 *) generated by the current control unit 3.
  • RI3, RI4 are estimated and output to the current control unit 3.
  • the current control unit 3 uses the estimated phase currents (RI1, RI2, RI3, RI4) and the target values (I1 *, I2 *, I3 *, I4 *) of each phase current to control the duty for controlling each phase current. Commands (D1 *, D2 *, D3 *, D4 *) are generated.
  • the PWM control unit 4 uses the Duty commands (D1 *, D2 *, D3 *, D4 *) generated by the current control unit 3 to control the upper and lower arms (Ap1, Ap2, Ap3, Ap4, and An1) of each leg of the power conversion unit 1H. , An2, An3, An4) to generate on / off signals (Sp1, Sp2, Sp3, Sp4 and Sn1, Sn2, Sn3, Sn4).
  • representative configurations 4 to 6 of the first embodiment will be sequentially described. While the representative configurations 1 to 3 are for converters, the representative configurations 4 to 6 are for inverters.
  • the converter refers to a power converter in which the voltage of the common DC bus and the voltage connected to each phase are DC
  • the inverter refers to the voltage of the common DC bus being DC and the voltage connected to each phase is AC. Refers to a certain power converter.
  • FIG. 29 a power conversion device 111 is provided to distinguish from the configuration in FIG. 1 and the like.
  • the power conversion unit 1J and the input power supply unit 11J are used.
  • a smoothing capacitor 6 is provided on a common DC bus connecting the power converter 1J and the load 12.
  • Input power supply unit 11J of power conversion device 111 includes reactors L1, L2 and AC power supply VAC1, and forms a single-phase two-wire inverter together with power conversion unit 1J.
  • the power converter 111 includes one current control unit 3 and two PWM control units 4.
  • the current flowing through reactor L1 corresponds to phase current I1
  • the current flowing through reactor L2 corresponds to phase current I2.
  • the current estimation unit 2 estimates an estimated phase current (RIAC) from the common DC bus current Ibus detected by the current detector 5 and the Duty commands (D1 *, D2 *) generated by the current control unit 3, and Output to The current control unit 3 generates Duty commands (D1 *, D2 *) for controlling each phase current using the estimated phase current (RIAC) and the target value (IAC *) of each phase current.
  • the PWM control unit 4 controls on / off signals (Sp1, Sp2, and Sn1, Sn2).
  • the on-off state of the upper arm (eg, Ap1) of one leg and the on-off state of the lower arm (An2) of the other leg are matched, and similarly, the lower arm (An1) of one leg
  • the PWM control unit 4 may be reduced to one by matching the on / off state of the upper leg (Ap2) with the on / off state of the other leg. In the following description, description will be made using a configuration in the case where there are two PWM control units 4.
  • FIG. 30 and 31 show the triangular wave carrier of each phase of the representative configuration 4 (power conversion device 111), the ON / OFF state of the high-side upper arms Ap1 and Ap2, and the detection timing of each phase current (I1, I2) and the common DC bus current Ibus.
  • Is a setting example 1.
  • FIG. 30 shows the triangular wave carriers (fc1, fc2), the on / off states of the upper arms Ap1, Ap2 on the high voltage side, the phase currents (I1, I2), the common DC bus current Ibus, and the detection currents (Isp1, Isp2). ).
  • FIG. 30 shows the triangular wave carriers (fc1, fc2), the on / off states of the upper arms Ap1, Ap2 on the high voltage side, the phase currents (I1, I2), the common DC bus current Ibus, and the detection currents (Isp1, Isp2). ).
  • FIG. 31A describes the ON / OFF state of the upper arm Ap1 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 and Isp2) by phase.
  • FIG. 31B illustrates the ON / OFF state of the upper arm Ap2 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 and Isp2) by phase.
  • FIG. 32 is a setting example 1 of a duty command update cycle in which the current of each phase can be estimated corresponding to FIGS.
  • FIG. 32 is a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which each phase current can be estimated.
  • * M indicates "perform current detection (Isp1, Isp2) to estimate a phase current”
  • * N indicates "current control”.
  • the carrier phase difference of each phase is 180 degrees
  • the detection timing cycle of the common DC bus current Ibus is 1.5 times the carrier cycle
  • the update cycle of the current control and Duty command is the least common multiple of the carrier cycle and the current detection timing cycle. 3.0 times of the carrier cycle.
  • the detection timing of the common DC bus current Ibus easily occurs because the common DC bus current detection timing and the arm on / off timing overlap.
  • the Duty command 0% and the Duty command 100% operations are not common, it will be described that the phase current can be estimated from the common DC bus current Ibus in almost all areas.
  • the representative configuration 4 differs from the representative configuration 1 in that the current having the opposite polarity to the phase current I1 is the phase current I2, so that the current estimating unit 2 calculates the estimated values of I1 and I2 as the estimated values of IAC. For example, a value obtained by taking the difference between the I1 estimated value and the I2 estimated value by 0.5 and multiplying by 0.5 can be selected.
  • the representative configuration 4 can be handled in the same manner as the representative configuration 1.
  • the setting example corresponding to the setting example 1 of the representative configuration 1 has been described. However, the case where the setting example 2 corresponds to the setting example 2 of the representative configuration 1 can be similarly realized.
  • the configuration, function, and operation of the representative configuration 5 (single-phase, three-wire inverter) of the power converter according to the first embodiment will be described with reference to FIGS.
  • the power conversion device 112 is used to distinguish it from the configuration of FIG.
  • the power conversion unit 1K and the input power supply unit 11K are used.
  • the common DC bus connecting the power conversion unit 1K and the load 12 includes a smoothing capacitor 6.
  • Input power supply unit 11K of power conversion device 112 includes reactors L1, L3 and AC power supplies VAC1, VAC2, and forms a single-phase three-wire inverter together with power conversion unit 1K.
  • the power conversion device 112 includes three current control units 3 and three PWM control units 4.
  • the AC current flowing through the reactor L1 (corresponding to the phase current I1) is IU
  • the AC current flowing through the reactor L3 (corresponding to the phase current I3) is IV
  • the AC current flowing through the neutral conductor (corresponding to the phase current I2) is IO. .
  • the current estimating unit 2 calculates an estimated phase current (RIU, RIV, RIO) from the common DC bus current Ibus detected by the current detector 5 and the Duty command (D1 *, D2 *, D3 *) generated by the current control unit 3. Estimate and output to the current control unit 3.
  • the current control unit 3 uses the estimated phase current (RIU, RIV, RIO) and the target value (IU *, IV *, IO *) of each phase current to perform a duty command (D1 *, D1 *, D2 *, D3 *).
  • the PWM control unit 4 converts the upper and lower arms (Ap1, Ap2, Ap3 and An1, An2, An3) of each leg of the power conversion unit 1K from the Duty commands (D1 *, D2 *, D3 *) generated by the current control unit 3. On / off signals (Sp1, Sp2, Sp3 and Sn1, Sn2, Sn3) to be controlled are generated.
  • FIG. 34A shows the triangular wave carriers (fc1, fc2, fc3), the ON / OFF states of the upper arms Ap1, Ap2, Ap3 on the high voltage side, the respective phase currents (I1, I2, I3), the common DC bus current Ibus and The relationship between the detected currents (Isp1, Isp2, Isp3, Isp4, Isp5, Isp6) has been described.
  • FIG. 34A shows the triangular wave carriers (fc1, fc2, fc3), the ON / OFF states of the upper arms Ap1, Ap2, Ap3 on the high voltage side, the respective phase currents (I1, I2, I3), the common DC bus current Ibus and The relationship between the detected currents (Isp1, Isp2, Isp3, Isp4, Isp5, Isp6) has been described.
  • FIG. 34A shows the triangular wave carriers (fc1, fc2, fc3), the ON / OFF states of the upper arms Ap1, Ap2, Ap3 on
  • the triangular wave carrier fc1 (K / ⁇ ) ⁇
  • FIG. 35A illustrates the ON / OFF state of the upper arm Ap2 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 to Isp6) by phase.
  • . 35B illustrates the ON / OFF state of the upper arm Ap3 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 to Isp6) by phase.
  • FIG. 36 is a setting example 1 of the Duty command update cycle capable of estimating each phase current corresponding to FIGS. 34 and 35 of the representative configuration 5 (power conversion device 112).
  • FIG. 36 is a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a duty command update cycle in which each phase current can be estimated.
  • * O indicates "perform current detection (Isp1 to Isp6) to estimate the phase current”
  • * P indicates "current control”.
  • the carrier phase difference of each phase is 120 degrees
  • the detection timing cycle of the common DC bus current Ibus is 5/6 times the carrier cycle
  • the update cycle of the current control and Duty command is the least common multiple of the carrier cycle and the current detection timing cycle. Is 5.0 times the carrier period.
  • the detection error occurs in the detection of the common DC bus current Ibus because the common DC bus current detection timing and the arm on / off timing overlap.
  • the phase current can be estimated from the common DC bus current Ibus under the condition that the duty command is greater than 0% and less than 100%.
  • the alternating current (IU, IV, IO) from the common DC bus current Ibus that is, the phase current (I1, I2, I3) have been described.
  • the configuration, functions, and operations of the representative configuration 6 (three-phase, three-wire inverter) of the power converter according to the first embodiment will be described with reference to FIGS.
  • the configuration of FIG. 37 will be described.
  • the power conversion unit is 1 L and the input power supply unit is 11 L.
  • a smoothing capacitor 6 is provided on a common DC bus connecting the power conversion unit 1L and the load 12.
  • the input power supply unit 11L of the power conversion device 113 includes reactors L1, L2, and L3 and AC power supplies VAC1, VAC2, and VAC3, and forms a three-phase three-wire inverter together with the power conversion unit 1L.
  • the power conversion device 113 includes three current control units 3 and three PWM control units 4.
  • the AC current flowing through the reactor L1 (corresponding to the phase current I1) is denoted by IU
  • the AC current flowing through the reactor L2 (corresponding to the phase current I2) is denoted by IV
  • the AC current flowing through the reactor L3 (corresponding to the phase current I3) is denoted by IW.
  • the current estimating unit 2 calculates an estimated phase current (RIU, RIV, RIO) from the common DC bus current Ibus detected by the current detector 5 and the Duty command (D1 *, D2 *, D3 *) generated by the current control unit 3. Estimate and output to the current control unit 3.
  • the current control unit 3 uses the estimated phase current (RIU, RIV, RIW) and the target value (IU *, IV *, IW *) of each phase current to perform a duty command (D1 *, D1 *, D2 *, D3 *).
  • the PWM control unit 4 obtains the upper and lower arms (Ap1, Ap2, Ap3 and An1, An2, An3) of each leg of the power conversion unit 1L from the Duty commands (D1 *, D2 *, D3 *) generated by the current control unit 3. On / off signals (Sp1, Sp2, Sp3 and Sn1, Sn2, Sn3) to be controlled are generated.
  • the configuration of FIG. 38 is the same as the three-phase three-wire inverter of FIG. 37, but differs from the power conversion device 113 of FIG. 37 in that a three-phase / two-phase converter 7A and a two-phase / three-phase converter 7B are provided. ing.
  • the input of the current control unit 3 becomes the estimated current (RI ⁇ , RI ⁇ ) converted into two phases and the target value (I ⁇ *, I ⁇ *), and is converted into three-phase / two-phase conversion and two-phase / three-phase conversion. Phase ⁇ is required.
  • I ⁇ and I ⁇ are orthogonal axis currents after the rotation coordinate conversion.
  • the three-phase AC current is converted from the stationary coordinates to the rotating coordinates, and the zero-phase component is not controlled. Therefore, the current control unit 3 has two components and the PWM control unit 4 has three components. .
  • the alternating currents (IU, IV, IW) from the common DC bus current Ibus that is, the phase currents ( I1, I2, and I3) have been described.
  • FIG. 39 shows a three-phase three-wire inverter and a single-phase two-wire inverter, which are derivatives of the representative configuration 4 to the representative configuration 6.
  • the power conversion unit 1N and the input power supply unit 11N are used.
  • the power conversion unit 1N includes a power conversion unit 1NA and a power conversion unit 1NB.
  • the input power supply unit 11N includes an input power supply unit 11NA and an input power supply unit 11NB.
  • the input power supply unit 11NA includes reactors L1, L2, and L3 and AC power supplies VAC1, VAC2, and VAC3, and forms a three-phase three-wire inverter together with the power conversion unit 1NA.
  • Input power supply unit 11NB includes reactors L4 and L5 and AC power supply VAC4, and forms a single-phase two-wire inverter together with power conversion unit 1NB. Since the power conversion device 115 has a five-phase configuration as a whole, it includes five current control units 3 and five PWM control units 4.
  • the current estimating unit 2 estimates an estimated phase current (RIU, RIV, RIW, RIAC) from the common DC bus current Ibus detected by the current detector 5 and the Duty command (D1 * to D5 *) generated by the current control unit 3. Then, the signal is output to the current control unit 3. Note that the duty command D5 * is -D4 *.
  • the current control unit 3 uses the estimated phase current (RIU, RIV, RIW, RIAC) and the target value (IU *, IV *, IW *, IAC *) of each phase current to control the duty for controlling each phase current. Generate a command (D1 * to D5 *).
  • the PWM controller 4 controls the upper and lower arms (Ap1 to Ap5 and An1 to An5) of the respective legs of the power converters 1NA and 1NB based on the Duty command (D1 * to D5 *) generated by the current controller 3 (ON / OFF signal ( Sp5 from Sp1 and Sn5 from Sn1) are generated.
  • FIG. 40 shows a representative combination configuration 1 of a one-phase converter and a single-phase two-wire inverter.
  • the power conversion unit 1P and the input power supply unit 11P are used.
  • Input power supply unit 11P of power conversion device 116 includes reactors L1, L2 and AC power supply VAC1, and further includes reactor L3 and DC power supply VDC1. Since the power conversion device 116 has a three-phase configuration as a whole, it includes three current control units 3 and three PWM control units 4.
  • the current estimating unit 2 estimates an estimated phase current (RIAC, RI3) from the common DC bus current Ibus detected by the current detector 5 and the Duty command (D1 * to D3 *) generated by the current control unit 3, and performs current control. Output to section 3. Note that the duty command D2 * is -D1 *.
  • the current control unit 3 generates a duty command (D1 * to D3 *) for controlling each phase current using the estimated phase current (RIAC, RI3) and the target value (IAC *, I3 *) of each phase current. I do.
  • the PWM control unit 4 controls the upper and lower arms (Ap1 to Ap3 and An1 to An3) of each leg of the power conversion unit 1P based on the Duty command (D1 * to D3 *) generated by the current control unit 3, and outputs the ON / OFF signal (from Sp1 to An3). Sp3 and Sn1 from Sn1) are generated.
  • phase current estimation ⁇ ⁇ ⁇ ⁇ ⁇ Examples of setting of the carrier cycle, sampling cycle, phase current estimation, and duty command update cycle in which the phase current can be estimated in the representative combination configuration 1 are the same as those in the three-phase configuration shown in the first embodiment.
  • FIG. 41 shows a representative combination configuration 2 of a two-input two-phase converter and a single-phase two-wire inverter.
  • the power conversion unit 1Q is used as the input power supply unit 11Q.
  • Input power supply unit 11Q of power conversion device 117 includes reactors L1, L2 and AC power supply VAC1, and further includes reactors L3, L4 and DC power supplies VDC1, VDC2. Since the power converter 117 has a four-phase configuration as a whole, it includes four current control units 3 and four PWM control units 4.
  • the current estimating unit 2 estimates an estimated phase current (RIAC, RI3, RI4) from the common DC bus current Ibus detected by the current detector 5 and the Duty command (D1 * to D4 *) generated by the current control unit 3. Output to the current control unit 3. Note that the duty command D2 * is -D1 *.
  • the current control unit 3 uses the estimated phase currents (RIAC, RI3, RI4) and the target values (IAC *, I3 *, I4 *) of the respective phase currents to obtain a duty command (D1 *) for controlling the respective phase currents. D4 *).
  • the PWM control unit 4 controls on / off signals (from Sp1 to An4) for controlling the upper and lower arms (Ap1 to Ap4 and An1 to An4) of each leg of the power conversion unit 1Q from the Duty command (D1 * to D4 *) generated by the current control unit 3. Sp4 and Sn1 to Sn4) are generated.
  • FIG. 42 shows a representative combination configuration 3 of a one-phase converter and a single-phase three-wire inverter.
  • the power conversion unit 1R and the input power supply unit 11R are used.
  • Input power supply unit 11R of power conversion device 118 includes reactors L1, L3 and AC power supplies VAC1, VAC2, and further includes reactor L4 and DC power supply VDC1. Since the power converter 118 has a four-phase configuration as a whole, it includes four current control units 3 and four PWM control units 4.
  • the current estimating unit 2 estimates an estimated phase current (RIU, RIV, RIO, RI4) from the common DC bus current Ibus detected by the current detector 5 and the Duty command (D1 * to D4 *) generated by the current control unit 3. Then, the signal is output to the current control unit 3.
  • the current control unit 3 uses the estimated phase current (RIU, RIV, RIO, RI4) and the target value (IU *, IV *, IO *, I4 *) of each phase current to control the duty for controlling each phase current. Generate commands (D1 * to D4 *).
  • the PWM control unit 4 controls the upper and lower arms (Ap1 to Ap4 and An1 to An4) of each leg of the power conversion unit 1R based on the Duty command (D1 * to D4 *) generated by the current control unit 3, and outputs the ON / OFF signals (from Sp1 to An4). Sp4 and Sn1 to Sn4) are generated.
  • FIG. 43 shows a representative combination configuration 4 of a one-phase converter and a three-phase three-wire inverter.
  • the power conversion unit 1S and the input power supply unit 11S are used.
  • Input power supply unit 11S of power converter 119 includes reactors L1, L2, L3 and AC power supplies VAC1, VAC2, VAC3, and further includes reactor L4 and DC power supply VDC1. Since the power converter 119 has a four-phase configuration as a whole, it includes four current control units 3 and four PWM control units 4.
  • the current estimating unit 2 estimates an estimated phase current (RIU, RIV, RIW, RI4) from the common DC bus current Ibus detected by the current detector 5 and the Duty command (D1 * to D4 *) generated by the current control unit 3. Then, the signal is output to the current control unit 3.
  • the current control unit 3 uses the estimated phase current (RIU, RIV, RIW, RI4) and the target value (IU *, IV *, IW *, I4 *) of each phase current to control the duty for controlling each phase current. Generate commands (D1 * to D4 *).
  • the PWM control unit 4 controls the upper and lower arms (Ap1 to Ap4 and An1 to An4) of the respective legs of the power conversion unit 1S based on the Duty command (D1 * to D4 *) generated by the current control unit 3 from the ON / OFF signals (Sp1 to An4). Sp4 and Sn1 to Sn4) are generated.
  • the current estimating unit 2 is also used in a configuration in which a plurality of legs in which a plurality of different power supplies are connected to each phase are connected to a common DC bus.
  • the function of is applicable.
  • the duty cycle update cycle is determined based on the carrier cycle of the triangular wave carrier and the DC bus current sampling cycle using the six representative configurations, so that the common DC bus current Ibus can be performed a predetermined number of times. It has been described that at the detection timing, the change of the on / off state of the arm can be prevented. Further, it has been described that since the matrix handled by the current estimating unit 2 can be managed in advance, stable estimation of each phase current can be realized.
  • the setting of the duty command update cycle based on the carrier cycle and the DC bus current sampling cycle manages the on / off state of the arm with the change in the duty command at the detection timing of the common DC bus current Ibus a predetermined number of times per current estimation.
  • the purpose is to make it easier.
  • this change in the on / off state does not occur unless the Duty command passes 100/3% or 200/3% in the case of, for example, a three-phase configuration. Therefore, the duty command update cycle may be exceptionally set only for the condition where the change of the on / off state of the arm is expected, and may be updated at a faster cycle under the condition where the change of the on / off state of the arm is not expected.
  • the on-off state of the high-voltage side arm is used in the equation for restoring the current of each phase.
  • the same can be realized by using a logical inversion value of the on-off operation of the low-voltage side arm.
  • each phase current can be similarly restored with reference to the switching element side arm.
  • the ripple component due to the switching of each phase current is ignored, but the present invention can be similarly applied to the case where the ripple component exists in each phase current.
  • the power conversion device includes a power conversion unit including a plurality of legs connected to a common DC bus, a current detector that detects a current of the common DC bus, and ON / OFF of each leg.
  • a PWM control unit that generates a signal; a current estimation unit that estimates a phase current; and a current control unit that adjusts a Duty command so that the phase current matches a target value.
  • the PWM control unit includes a Duty command for each leg.
  • the power conversion device of the first embodiment can connect different power supplies to each phase, and can realize stable current estimation in a fixed cycle and current control based on this.
  • Embodiment 2 In the configuration including the insulating converter that operates with the phase shift in the power conversion device of the second embodiment, the PWM control unit determines the arm of the same pulse waveform shape having a different initial phase based on the individual phase shift command value for each leg.
  • An on / off signal is generated, a current estimating unit obtains a detection current of the current detector at a sampling cycle different from a cycle of the arm on / off signal and estimates each phase current, and a current control unit calculates a sampling cycle and an on / off signal of the arm.
  • the phase shift command value is adjusted so that each phase current estimated in a cycle synchronized with a time equal to or longer than the least common multiple of the cycle matches a target value.
  • FIG. 44 which is a configuration diagram of the basic configuration
  • FIGS. 45 and 46A and 46B which are explanatory diagrams of setting example 1 of the current detection timing of the basic configuration
  • FIG. 47 is an explanatory diagram of a setting example 1 of a phase shift command update cycle capable of performing the operation
  • FIG. 48 is a configuration diagram of a combination configuration example with the first embodiment, and current detection timing of a combination configuration example with the first embodiment
  • FIGS. 49A and 49B, FIGS. 50A and 50B which are explanatory diagrams of the setting example 1, and an explanatory diagram of the setting example 1 of the phase shift command updating cycle capable of estimating each phase current in the combination configuration 1 with the first embodiment.
  • FIG. 51 Based on a certain FIG. 51, description will be made focusing on differences from the first embodiment.
  • the configuration diagram of the second embodiment (FIG. 44 and the like)
  • the same or corresponding portions as those in the first embodiment are denoted by the same reference numeral
  • the configuration, function, and operation of the basic configuration of the power conversion device according to the second embodiment will be described with reference to FIGS. First, based on FIG. 44, the function and operation of the basic configuration including the insulating converter will be described focusing on the input power supply unit and the power conversion unit.
  • the power conversion device 200, the power conversion unit 21, and the input power supply unit 211 are distinguished from the configuration of the first embodiment.
  • the smoothing capacitor 6 is provided on a common DC bus connecting the power conversion unit 21 and the load 12.
  • the power converter 21 includes a power converter 21A having upper and lower arms (Ap1, Ap2, An1, An2), an insulating transformer 21B, and a power converter 21C having upper and lower arms (Ap3, Ap4, An3, An4). You.
  • the input power supply unit 211 includes a DC power supply VDC1.
  • the voltage of the DC power supply VDC1 is VDC.
  • the insulation converter that performs power transmission by the phase shift has the duty control of the current control unit 3 and the PWM control unit 4 shown in the power conversion device 101 (FIG. 2) of the first embodiment replaced by the phase shift command, and the current control unit 3 And two PWM control units 4.
  • the upper arm of one leg is turned on and off, and the lower arm of the other leg is turned on and off.
  • the on-off state of the lower arm of one leg and the on-off state of the upper arm of the other leg are matched.
  • the current estimating unit 2 estimates an estimated phase current (RIbusav) from the common DC bus current Ibus detected by the current detector 5 and the phase shift command ( ⁇ *) generated by the current control unit 3, and outputs the estimated phase current (RIbusav) to the current control unit 3. I do. Note that Ibusav is an average value of the common DC bus current Ibus.
  • the current control unit 3 generates a phase shift command ( ⁇ *) for controlling each phase current using the estimated phase current (RIbusav) and the target value of the phase current (Ibusav *).
  • the PWM control unit 4 controls on / off signals (Sp1 to Sp4, Sp1 to Sp4, And Sn1) from Sn1).
  • FIGS. 45 and 46 show the on / off states of the high-voltage upper arms Ap1 and Ap3 of the power converter 200, the primary and secondary voltages of the insulating transformer 21B, the respective phase currents (I3, I4), and the common DC bus.
  • 9 is a setting example 1 of a detection timing of the current Ibus.
  • FIG. 45 shows the on / off state of the upper arms Ap1 and Ap3 on the high voltage side, the primary voltage V12 and the secondary voltage V34 of the insulating transformer 21B, the respective phase currents (I3 and I4), and the common DC bus current.
  • the relationship between Ibus and the detection currents (Isp1, Isp2) is described. Note that the phase current I4 is -I3.
  • FIG. 46A illustrates the ON / OFF state of the upper arm Ap1 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 and Isp2) by phase.
  • FIG. 46B illustrates the ON / OFF state of the upper arm Ap3 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 and Isp2) by phase.
  • An2 performs an on / off operation in synchronization with Ap1
  • An1 and Ap2 perform an on / off operation in synchronization with an inverted value of Ap1.
  • An4 turns on and off in synchronization with Ap3, and An3 and Ap4 turn on and off in synchronization with the inverted value of Ap3.
  • FIG. 47 is a setting example 1 of the phase shift command update cycle of the power converter 200 that can estimate each phase current corresponding to FIGS. 45 and 46.
  • FIG. 47 is a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a phase shift command update cycle in which each phase current can be estimated.
  • * Q indicates “perform current detection (Isp1, Isp2) to estimate the phase current”
  • * R indicates “current control”.
  • ⁇ is a phase shift.
  • the carrier phase difference of each phase is 180 degrees
  • the detection timing cycle of the common DC bus current Ibus is 1.5 times the carrier cycle
  • the update cycle of the current control and phase shift command is the minimum of the carrier cycle and the current detection timing cycle. It is set to 3.0 times the carrier cycle which is a common multiple.
  • the estimation of each phase current as described in the first embodiment cannot be performed. However, if a difference occurs between the detection currents Isp1 and Isp2 shown in FIG. 45, it means that a DC component offset has occurred in the insulating transformer 21B, and therefore, this configuration can be used for DC component cancellation control.
  • the average value of the common DC bus current Ibus can be estimated by considering the input voltage VDC, the common DC bus voltage Vbus, and the phase shift command ( ⁇ *) for the detection currents Isp1 and Isp2.
  • the present invention is applied to a combination configuration of the power converter having a constant average current per carrier cycle described in the first embodiment and a power converter such as an insulation converter which performs power transmission with an average current per carrier cycle of zero.
  • a power converter such as an insulation converter which performs power transmission with an average current per carrier cycle of zero.
  • the input power supply unit and the power conversion unit will be mainly described with reference to FIG.
  • the power converter 201 is used.
  • the power conversion unit 22 and the input power supply unit 221 are used.
  • the smoothing capacitor 6 is provided on a common DC bus connecting the power converter 22 and the load 12.
  • the power conversion unit 22 includes a power conversion unit 22A including upper and lower arms (Ap1, Ap2, An1, and An2), an insulating transformer 22B, a power conversion unit 22C including upper and lower arms (Ap3, Ap4, An3, and An4), and an upper and lower arm. (Ap5, Ap5).
  • the voltage on the primary side (low voltage side) is V12
  • the voltage on the secondary side (high voltage side) is V34.
  • the currents on the secondary side of the insulating transformer 22B are I3 and I4.
  • the input power supply unit 221 includes an input power supply unit 221A including a DC power supply VDC1, an input power supply unit 221B including a reactor L1 and a DC power supply VDC2.
  • the voltage VDC of the DC power supply VDC1 is used.
  • the current estimation unit 2 estimates an estimated phase current (RIbusav, I5) from the common DC bus current Ibus detected by the current detector 5 and the phase shift command and the Duty command ( ⁇ *, D5 *) generated by the current control unit 3. Then, the signal is output to the current control unit 3.
  • the current control unit 3 uses the estimated phase current (RIbusav, I5) and the target value of the phase current (Ibusav *, I5 *) to control the phase current and the duty command ( ⁇ *, D5 *) for controlling each phase current. ).
  • the PWM control unit 4 controls the upper and lower arms (Ap1 to Ap5, and An1 to An5) of each leg of the power conversion unit 22 based on the phase shift command and the Duty command ( ⁇ *, D5 *) generated by the current control unit 3. On / off signals (Sp1 to Sp5 and Sn1 to Sn5) are generated.
  • FIG. 49 and 50 show the triangular wave carrier of the power converter 201, the on / off states of the high-side upper arms Ap1 and Ap3, the primary and secondary voltages of the insulating transformer 22B, and the phase currents (I3, I4, I5).
  • 7 is a setting example 1 of a detection timing of the common DC bus current Ibus. More specifically, FIG. 49A shows the triangular wave carrier (fc5), the on / off state of the upper arm Ap1, Ap3, Ap5 on the high voltage side, the primary side voltage V12 of the insulating transformer 22B, the secondary side voltage V34, and each phase current (I3 , I4, I5), the common DC bus current Ibus, and the detection currents (Isp1, Isp2).
  • phase current I4 is -I3.
  • FIG. 49B illustrates the ON / OFF state of the upper arm Ap1 and the detection timing of the common DC bus current Ibus in terms of phase.
  • FIG. 50A illustrates the ON / OFF state of the upper arm Ap3 and the detection timing of the common DC bus current Ibus in terms of phase.
  • FIG. 50B illustrates the ON / OFF state of the upper arm Ap5 and the detection timing of the common DC bus current Ibus (that is, the detection timing of Isp1 and Isp2) by phase.
  • FIG. 51 is a setting example 1 of the phase shift command update cycle in which the power converter 201 can estimate each phase current corresponding to FIGS. 49 and 50.
  • FIG. 51 is a setting example 1 of a carrier cycle, a sampling cycle, a phase current estimation, and a phase shift command update cycle in which each phase current can be estimated.
  • * S indicates "perform current detection (Isp1, Isp2) to estimate a phase current”
  • * T indicates "current control”.
  • ⁇ is a phase shift.
  • the carrier phase difference of each phase is 180 degrees
  • the detection timing cycle of the common DC bus current Ibus is 1.5 times the carrier cycle
  • the update cycle of the current control and phase shift command is the minimum of the carrier cycle and the current detection timing cycle. It is set to 3.0 times the carrier cycle which is a common multiple.
  • the equation (5) that is satisfied when the two non-insulated converters of the representative configuration 1 of the first embodiment are configured is satisfied by the present configuration of one isolated converter and one non-insulated converter.
  • the relationship is given by equation (30).
  • the expression (30) is obtained by replacing the non-insulated converter 1 corresponding to the suffix 1 of the representative configuration 1 of the first embodiment with an insulated converter, and replacing the non-insulated converter 2 corresponding to the suffix 2 with a non-insulated converter 5.
  • the current generated in the transformer of the insulating converter at the timing of Isp1 and Isp2 is such that the DC deviation per carrier cycle is a small value of 1/10 or less of the current amplitude, and the current generated at the two detection timings is the same value. IDAB.
  • Expression (31) is a general-purpose expression that reflects the characteristics of the power converter whose average current per carrier cycle is zero as represented by Expression (30) in Expression (2). Equation (31) is obtained by replacing the power converter corresponding to the suffix 1 of the equation (2) with one or more power converters that output a substantially constant instantaneous current every time the common DC bus current Ibus is detected. It is.
  • the second embodiment is similar to the first embodiment except that the configuration of the first embodiment includes one or more power converters having an average current per carrier cycle of zero, such as an insulating converter.
  • the configuration of the first embodiment includes one or more power converters having an average current per carrier cycle of zero, such as an insulating converter.
  • an insulating converter is used.
  • a similar effect can be obtained by using any insulating converter, such as a plurality of insulating converters, provided that it outputs a substantially constant current at the sampling timing of the common DC bus current Ibus. Obtainable.
  • the PWM control unit uses the same phase with different initial phases based on the individual phase shift command values for each leg.
  • a pulse waveform shape arm on / off signal is generated, the current estimating unit obtains a detection current of the current detector at a sampling period different from the arm on / off signal period, and estimates each phase current.
  • the phase shift command value is adjusted so that each phase current estimated in a cycle synchronized with a time not less than the least common multiple of the cycle of the on / off signal of the arm matches the target value. Therefore, the power converter according to the second embodiment can connect different power supplies to each phase even in the configuration including the insulating converter, and can realize stable current estimation in a fixed cycle and current control based on this. .
  • the present application can be widely applied to power converters because different power supplies can be connected to each phase, and stable current estimation with a fixed period and current control based on this can be realized.
  • Isp6 detection current RI1, RI2, ..., RIN, RIU, RIV, RIW, RIO, RIAC, RIbu av estimated phase current, I1 *, I2 *,..., IN *, IU *, IV *, IW *, IO *, IAC *, Ibusav * phase current target value, D1 *, D2 *,. .., SpN ⁇ upper arm on / off signal, Sn1, Sn2,..., SnN ⁇ upper arm on / off signal, fc1 to fc5 triangular wave carrier, ⁇ * phase shift command, ⁇ phase shift, L1 L5 reactor, VDC1 to VDC4 DC power supply, VAC1 to VAC4 AC power supply.

Abstract

ＰＷＭ制御部(４）はレグごとに個別のＤｕｔｙ指令と異なる初期位相で共通の周期の三角波キャリアの大小関係に基づいて各レグのスイッチング素子を制御する信号を生成し、電流推定部（２）はキャリア周期と異なるサンプリング周期で電流検出器（５）の検出値を取得して各相電流を推定し、電流制御部（３）は各推定相電流を相電流の目標値に一致するようにＤｕｔｙ指令を調整する。

Description

電力変換装置
　本願は、共通ＤＣバスに複数のレグを備えるインバータもしくはコンバータを備える電力変換器において、共通ＤＣバスに生じる電流からレグごとの各相電流を推定する技術に関するものである。
　電力変換器の小型化および異なる電源を入力するために多相の電力変換器が用いられる。一般的に、多相の変換器は各相の電流を制御するために相数の電流検出器を必要とする。
　共通ＤＣバスに生じるパルス電流のサンプリング情報を用いて各相電流を復元する技術として、三相インバータのスイッチングパターンと三相電流和がゼロになる特性を活用した方式が開示されている（例えば、特許文献１）。
　また、共通ＤＣバスに生じるパルス電流の複数サンプリング情報を用いて各相電流を復元する技術として、多相コンバータにおける複数サンプリング時のスイッチオンオフ状態の違いを利用した方式が開示されている（例えば、特許文献２）。
特許５３２５５６１号公報（段落［００２２］－［００２８］、［００５１］－［００５７］および図１、５、６） 特開２０１７－２８９５０号公報（段落［０００９］、［００３５］－［００４４］、［００４６］－［００５３］および図１－３）
　特許文献１では、３つのレグごとのＤｕｔｙ指令を共通の三角波キャリアと比較してオンオフ信号を生成し、キャリア１周期あたり２つのサンプリング情報と三相交流の電流和がゼロである特性を用いて各相電流を推定しているが、三相交流の内の１相の電圧が最大値または最小値のとき残り２相の電圧が交差する条件で、２つのサンプリング情報は取得できないため復元誤差が発生する。更に、２つのサンプリング情報は固定周期で取得できない問題がある。
　また、特許文献２では、ＤＣバス電流のサンプリングタイミングごとの各レグのスイッチオンオフ状態を０と１で表した行列表現を用いて各相電流を推定するため、行列が正則でない場合に推定が成り立たない問題がある。対策の手法が示されているが、電力検出のため推定遅延が発生する問題がある。
　本願は、上記の問題を解決するためになされたものであり、推定誤差および推定遅延の改善を固定サンプリング周期で実現し、三角波キャリアのキャリア周期とサンプリング周期に基づく一定周期内に相数以上サンプリングした検出電流を相数選択して、各相電流を推定する手段を提供することを目的とする。
　本願に開示される電力変換装置は、スイッチング素子をそれぞれ備えた２つのアームを上下に接続した１組をレグとし、レグを複数個有し、各レグにおいて２つのアームの中点に接続された経路に流れる電流を相電流とし、共通ＤＣバスに複数のレグの両端を接続した電力変換部と、共通ＤＣバスに流れる電流を計測する電流検出器と、レグの上下アームのスイッチング素子を制御するオンオフ信号を生成するＰＷＭ制御部と、相電流を推定する電流推定部と、相電流を制御する電流制御部と、を備える電力変換装置において、ＰＷＭ制御部はレグごとに個別のＤｕｔｙ指令とレグごとに異なる初期位相で共通の周期の三角波キャリアの大小関係に基づいてレグのスイッチング素子を制御するオンオフ信号を生成し、電流推定部は三角波キャリアのキャリア周期と異なるサンプリング周期で電流検出器の検出値を取得してレグの相電流を推定し、電流制御部は推定相電流を相電流の目標値と一致するようにＤｕｔｙ指令を調整するものである。
　本願に開示される電力変換装置は、スイッチング素子をそれぞれ備えた２つのアームを上下に接続した１組をレグとし、レグを複数個有し、各レグにおいて２つのアームの中点に接続された経路に流れる電流を相電流とし、共通ＤＣバスに複数のレグの両端を接続した電力変換部と、共通ＤＣバスに流れる電流を計測する電流検出器と、レグの上下アームのスイッチング素子を制御するオンオフ信号を生成するＰＷＭ制御部と、相電流を推定する電流推定部と、相電流を制御する電流制御部とを備え、位相シフトで動作する絶縁コンバータの１次側または２次側のトランス経路が電力変換部の複数の相電流の経路に接続されている電力変換装置において、ＰＷＭ制御部はレグごとに個別の位相シフト指令とレグごとに異なる初期位相で共通の周期の三角波キャリアの大小関係に基づいてレグのスイッチング素子を制御するオンオフ信号を生成し、電流推定部は複数の三角波キャリアの最大値と最小値に一致するタイミングに同期した三角波キャリアのキャリア周期と異なるサンプリング周期で電流検出器の検出値を取得して相電流を推定し、電流制御部は推定相電流を相電流の目標値と一致するように位相シフト指令を調整するものである。
　本願に開示される電力変換装置は、ＰＷＭ制御部はレグごとに個別のＤｕｔｙ指令とレグごとに異なる初期位相で共通の周期の三角波キャリアの大小関係に基づいてレグのスイッチング素子を制御するオンオフ信号を生成し、電流推定部は三角波キャリアのキャリア周期と異なるサンプリング周期で電流検出器の検出値を取得してレグの相電流を推定し、電流制御部は推定相電流を相電流の目標値と一致するようにＤｕｔｙ指令を調整するものである。このため、各相に異なる電源が接続可能であり、固定周期の安定した電流推定とこれに基づく電流制御を実現する。
　本願に開示される電力変換装置は、ＰＷＭ制御部はレグごとに個別の位相シフト指令とレグごとに異なる初期位相で共通の周期の三角波キャリアの大小関係に基づいてレグのスイッチング素子を制御するオンオフ信号を生成し、電流推定部は複数の三角波キャリアの最大値と最小値に一致するタイミングに同期した三角波キャリアのキャリア周期と異なるサンプリング周期で電流検出器の検出値を取得して相電流を推定し、電流制御部は推定相電流を相電流の目標値と一致するように位相シフト指令を調整するものである。このため、各相に異なる電源が接続可能であり、固定周期の安定した電流推定とこれに基づく電流制御を実現する。
[規則91に基づく訂正 05.10.2018]　
実施の形態１の電力変換装置に係る構成図である。 実施の形態１の電力変換装置に係る発展型１の構成図である。 実施の形態１の電力変換装置に係る発展型２の構成図である。 実施の形態１の電力変換装置に係る代表構成１（２入力２相コンバータ）の構成図である。 実施の形態１の電力変換装置に係る代表構成１の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成１の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成１の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成１における各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成１の三角波キャリアと電流検出タイミングの設定例２の説明図である。 実施の形態１の電力変換装置に係る代表構成１の三角波キャリアと電流検出タイミングの設定例２の説明図である。 実施の形態１の電力変換装置に係る代表構成１の三角波キャリアと電流検出タイミングの設定例２の説明図である。 実施の形態１の電力変換装置に係る代表構成１における各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例２の説明図である。 実施の形態１の電力変換装置に係る代表構成１の設定例２における行列式演算結果と逆行列の導出可否の説明図である。 実施の形態１の電力変換装置に係る代表構成２（３入力３相コンバータ）の構成図である。 実施の形態１の電力変換装置に係る代表構成２の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成２の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成２の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成２の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成２における各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成２における各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例２の説明図である。 実施の形態１の電力変換装置に係る代表構成３（４入力４相コンバータ）の構成図である。 実施の形態１の電力変換装置に係る代表構成３の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成３の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成３の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成３の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成３における各相電流推定に課題が残るキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成３の三角波キャリアと電流検出タイミングの設定例２の説明図である。 実施の形態１の電力変換装置に係る代表構成３の三角波キャリアと電流検出タイミングの設定例２の説明図である。 実施の形態１の電力変換装置に係る代表構成３の三角波キャリアと電流検出タイミングの設定例２の説明図である。 実施の形態１の電力変換装置に係る代表構成３の三角波キャリアと電流検出タイミングの設定例２の説明図である。 実施の形態１の電力変換装置に係る代表構成３における各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例２の説明図である。 実施の形態１の電力変換装置に係る代表構成１の派生例の構成図である。 実施の形態１の電力変換装置に係る代表構成２の派生例１の構成図である。 実施の形態１の電力変換装置に係る代表構成２の派生例２の構成図である。 実施の形態１の電力変換装置に係る代表構成３の派生例１の構成図である。 実施の形態１の電力変換装置に係る代表構成３の派生例２の構成図である。 実施の形態１の電力変換装置に係る代表構成４（単相二線インバータ）の構成図である。 実施の形態１の電力変換装置に係る代表構成４の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成４の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成４の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成４における各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成５（単相三線インバータ）の構成図である。 実施の形態１の電力変換装置に係る代表構成５の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成５の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成５の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成５の三角波キャリアと電流検出タイミングの設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成５における各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例１の説明図である。 実施の形態１の電力変換装置に係る代表構成６（三相三線インバータ）の構成図である。 実施の形態１の電力変換装置に係る代表構成６（三相三線インバータ）の発展型の構成図である。 実施の形態１の電力変換装置に係る代表構成４から代表構成６の派生例の構成図である。 実施の形態１の電力変換装置に係る代表組合せ構成１（１入力１相コンバータ、単相２線インバータ）の構成図である。 実施の形態１の電力変換装置に係る代表組合せ構成２（２入力２相コンバータ、単相２線インバータ）の構成図である。 実施の形態１の電力変換装置に係る代表組合せ構成３（１入力１相コンバータ、単相３線インバータ）の構成図である。 実施の形態１の電力変換装置に係る代表組合せ構成４（１入力１相コンバータ、３相３線インバータ）の構成図である。 実施の形態２の電力変換装置に係る基本構成の構成図である。 実施の形態２の電力変換装置に係る基本構成の電流検出タイミングの設定例１の説明図である。 実施の形態２の電力変換装置に係る基本構成の電流検出タイミングの設定例１の説明図である。 実施の形態２の電力変換装置に係る基本構成の電流検出タイミングの設定例１の説明図である。 実施の形態２の電力変換装置に係る基本構成における各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、位相シフト指令更新周期の設定例１の説明図である。 実施の形態２の電力変換装置に係る実施の形態１との組合せ構成例（絶縁コンバータ、１入力１相コンバータ）の構成図である。 実施の形態２の電力変換装置に係る実施の形態１との組合せ構成例の電流検出タイミングの設定例１の説明図である。 実施の形態２の電力変換装置に係る実施の形態１との組合せ構成例の電流検出タイミングの設定例１の説明図である。 実施の形態２の電力変換装置に係る実施の形態１との組合せ構成例の電流検出タイミングの設定例１の説明図である。 実施の形態２の電力変換装置に係る実施の形態１との組合せ構成例の電流検出タイミングの設定例１の説明図である。 実施の形態２の電力変換装置に係る実施の形態１との組合せ構成１における各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、位相シフト指令更新周期の設定例１の説明図である。
実施の形態１．
　実施の形態１は、共通ＤＣバスに接続した複数のレグを備えた電力変換部と、共通ＤＣバスの電流を検出する電流検出器と、各レグのオンオフ信号を生成するＰＷＭ制御部と、相電流を推定する電流推定部と、相電流を目標値に一致するようにＤｕｔｙ指令を調整する電流制御部とを備え、ＰＷＭ制御部は各レグのＤｕｔｙ指令と異なる初期位相で共通周期の三角波キャリアの大小関係に基づいて電力変換部を制御するオンオフ信号を生成し、電流推定部はキャリア周期と異なるサンプリング周期で電流検出器の検出電流を取得して、各相電流を推定し、電流制御部はキャリア周期とサンプリング周期の最小公倍数以上の時間に同期した周期で各相電流の推定値と各相電流の目標値が一致するようにＤｕｔｙ指令を調整する電力変換装置に関するものである。
　以下、実施の形態１に係る電力変換装置の構成および動作について、電力変換装置に係る構成図である図１、発展型１の構成図である図２、発展型２の構成図である図３、代表構成１の構成図である図４、代表構成１の電流検出タイミングの設定例１の説明図である図５、図６Ａ、６Ｂ、代表構成１における各相電流推定が可能なＤｕｔｙ指令更新周期の設定例１の説明図である図７、代表構成１の電流検出タイミングの設定例２の説明図である図８、図９Ａ、９Ｂ、代表構成１におけるＤｕｔｙ指令更新周期の設定例２の説明図である図１０、代表構成１の設定例２における行列式演算結果と逆行列の導出可否の説明図である図１１、代表構成２の構成図である図１２、代表構成２の電流検出タイミングの設定例１の説明図である図１３Ａ、１３Ｂ、図１４Ａ、１４Ｂ、代表構成２における各相電流推定が可能なＤｕｔｙ指令更新周期の設定例１の説明図である図１５、代表構成２における各相電流推定が可能なＤｕｔｙ指令更新周期の設定例２の説明図である図１６、代表構成３の構成図である図１７、代表構成３の電流検出タイミングの設定例１の説明図である図１８Ａ、１８Ｂ、図１９Ａ、１９Ｂ、１９Ｃ、代表構成３における各相電流推定に課題が残るＤｕｔｙ指令更新周期の設定例１の説明図である図２０、代表構成３の電流検出タイミングの設定例２の説明図である図２１Ａ、２１Ｂ、図２２Ａ、２２Ｂ、２２Ｃ、代表構成３における各相電流推定が可能なＤｕｔｙ指令更新周期の設定例２の説明図である図２３、代表構成１の派生例の構成図である図２４、代表構成２の派生例１の構成図である図２５、代表構成２の派生例２の構成図である図２６、代表構成３の派生例１の構成図である図２７、代表構成３の派生例２の構成図である図２８、代表構成４（単相二線インバータ）の構成図である図２９、代表構成４の電流検出タイミングの例１の説明図である図３０、図３１Ａ、３１Ｂ、代表構成４における各相電流推定が可能なＤｕｔｙ指令更新周期の設定例１の説明図である図３２、代表構成５の構成図である図３３、代表構成５の電流検出タイミングの設定例１の説明図である図３４Ａ、３４Ｂ、図３５Ａ、３５Ｂ、代表構成５における各相電流推定が可能なＤｕｔｙ指令更新周期の設定例１の説明図である図３６、代表構成６の構成図である図３７、代表構成６の発展形の構成図である図３８、代表構成４から６の派生例の構成図である図３９、代表組合せ構成１の構成図である図４０、代表組合せ構成２の構成図である図４１、代表組合せ構成３の構成図である図４２、および代表組合せ構成４の構成図である図４３に基づいて説明する。
　実施の形態１の電力変換装置の基本構成および機能を図１に基づいて説明する。
　電力変換装置１００は、電力変換部１、電流推定部２、電流制御部３、ＰＷＭ制御部４、および電流検出器５を備える。
　図４以降の実施の形態１の電力変換装置１００の具体的な構成、動作説明では、電力変換部１の入力側に接続される各種電源である入力電源部１１と電力変換部１の出力側に接続される負荷１２を含める。図１の電力変換装置１００の基本構成では、これら入力電源部１１と負荷１２は省略している。
　電力変換部１は、スイッチング素子を備えた２つのアームを上下に接続した１組をレグとし、２つのアームの中点に接続された経路に流れる電流を相電流として、共通のＤＣバスに複数のレグの両端を接続した構成である。
　図１において、スイッチング素子を含めた上アームをＡｐ１、Ａｐ２、・・・、ＡｐＮとし、スイッチング素子を含めた下アームをＡｎ１、Ａｎ２、・・・、ＡｎＮとしている。また、レグ１の相電流をＩ１、レグ２の相電流をＩ２、・・・、レグＮの相電流をＩＮとしている。なお、以降の説明において、ｋ番目の上アームをＡｐｋ、下アームをＡｎｋと、ｋ番目の相電流をＩｋと適宜記載する。
　電流検出器５は、電力変換部１の各レグの低圧側の電流経路に流れる電流である共通ＤＣバス電流Ｉｂｕｓを計測する。なお、図１において、電流検出器５は、ＣＴ（ｃｕｒｒｅｎｔ　ｔｒａｎｓｆｏｒｍｅｒ）を想定している。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流ＩｂｕｓとＰＷＭ制御部４が生成した電力変換部１の各上アームを駆動するオンオフ信号（Ｓｐ１、Ｓｐ２、Ｓｐ３、・・・、ＳｐＮ）から推定相電流（ＲＩ１、ＲＩ２、・・・、ＲＩＮ）を推定する。電流推定部２は、この生成した推定相電流（ＲＩ１、ＲＩ２、・・・、ＲＩＮ）を電流制御部３に出力する。
　電流制御部３は各推定相電流（ＲＩ１、ＲＩ２、・・・、ＲＩＮ）と各相電流の目標値（Ｉ１＊、Ｉ２＊、・・・、ＩＮ＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、・・・、ＤＮ＊）を生成する。
　ＰＷＭ制御部４は、電力変換部１の各レグの上下アーム（Ａｐ１、Ａｐ２、・・・、ＡｐＮおよびＡｎ１、Ａｎ２、・・・、ＡｎＮ）を制御するオンオフ信号（Ｓｐ１、Ｓｐ２、・・・、ＳｐＮおよびＳｎ１、Ｓｎ２、・・・、ＳｎＮ）を生成する。
　なお、以下の説明では、例えば「上下アームを制御するオンオフ信号」を「上下アームのオンオフ信号」と適宜記載する。
　なお、図において、信号線上の斜線の上の数字（例えば、Ｎ）は信号数を表している。
　次に、電力変換部１の上アーム（Ａｐ１、Ａｐ２、・・・、ＡｐＮ）、下アーム（Ａｎ１、Ａｎ２、・・・、ＡｎＮ）の動作および構成要素について説明する。
　ｋ番目のレグは上アームのＡｐｋと下アームのＡｎｋのいずれか一方をスイッチングし、もう一方を常にオフする。
　上アームと下アームに反転関係のオンオフ信号を与えた動作においては、オンオフ信号は上下アームの素子ばらつき、および素子特性に起因する共通ＤＣバスの短絡を防ぐためデッドタイムを設けてもよい。ここで、デッドタイムは上アームと下アームが同時にオフする短絡防止期間を指す。
　上アームＡｐｋ、下アームＡｎｋのスイッチング素子には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔｉｖｅ　Ｔｒａｎｓｉｓｔｏｒ）などに代表される自己消弧形の半導体スイッチング素子が使用され、それぞれ逆並列にフリーホイールダイオードが接続されている。ＭＯＳＦＥＴの場合は寄生ダイオードを利用してもよい。
　また、各相電流の方向が一方向に限定される用途においては、上アームＡｐｋと下アームＡｎｋのいずれか一方のスイッチング素子をダイオードに置き換えてもよい。
　共通ＤＣバス電流Ｉｂｕｓは、１相目の相電流Ｉ１からＮ相目の相電流ＩＮと、１相目の上アームＡｐ１からＮ相目の上アームＡｐＮ、または１相目の下アームＡｎ１からＮ相目の下アームＡｎＮの関係より（１）式で表すことができる。ここで、ｋ番目のＡｐｋとＡｎｋの関数はオンのとき１、オフのとき０を表し、上線付きの関数はオンのとき０、オフのとき１を表す。
Figure JPOXMLDOC01-appb-M000001
　下アーム側のオンオフ状態は上アーム側の反転動作で考えることできるため、以下の説明では、上アーム側のオンオフ動作に着目して動作を説明する。なお、上アームと下アームの一方がダイオードである構成では、もう一方のスイッチング素子のオンオフ状態の反転動作で考えることができる。
　共通ＤＣバス電流ＩｂｕｓをＮ回検出した値をＩｓｐ１からＩｓｐＮとすると、検出電流Ｉｓｐ１からＩｓｐＮは相電流のＩ１からＩＮを用いて、（２）式で表すことができる。
　ここで、Ｎ回検出に対応する上アームの関数を行列Ｚで表し、共通ＤＣバス電流ＩｂｕｓをＮ回検出した期間中に（２）式の相電流のＩ１からＩＮを一定として扱う。
Figure JPOXMLDOC01-appb-M000002
　（２）式の行列Ｚの行列式がゼロ以外のとき、各相電流のＩ１からＩＮは行列Ｚの逆行列と検出電流（Ｉｓｐ１からＩｓｐＮ）を用いて、（３）式で表すことができる。
Figure JPOXMLDOC01-appb-M000003
　共通ＤＣバス電流ＩｂｕｓをＮ回検出している期間に、相電流のＩ１からＩＮが変化する場合は（３）式のＩ１からＩＮは相電流のその期間あたりの平均値を意味する。つまり、（２）、（３）式の関係を用いて、共通ＤＣバス電流ＩｂｕｓをＮ回検出している期間中の相電流（Ｉ１からＩＮ）の平均値を推定できる。
　電流推定部２は、（３）式の特性を利用して、共通ＤＣバス電流Ｉｂｕｓから各推定相電流（ＲＩ１、ＲＩ２、・・・、ＲＩＮ）を推定する。
　電流制御部３は、電流推定部２で推定した各推定相電流（ＲＩ１、ＲＩ２、・・・、ＲＩＮ）と各相電流の目標値（Ｉ１＊、Ｉ２＊、・・・、ＩＮ＊）をそれぞれ比較し、その偏差が小さくなるようにＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、・・・、ＤＮ＊）を生成する。
　ＰＷＭ制御部４はレグごとにＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、・・・、ＤＮ＊）と三角波キャリアとを比較し、上下アームのオンオフ信号（Ｓｐ１、Ｓｐ２、・・・、ＳｐＮ、およびＳｎ１、Ｓｎ２、・・・、ＳｎＮ）を生成する。ここで、上アームと下アームの一方がダイオードの場合、ＰＷＭ制御部４はもう一方のアームのオンオフ信号のみを生成する。
　次に、図１の電力変換装置１００の発展型１の構成について、図２に基づいて、電力変換装置１００との差異を中心に説明する。図１の構成と区別するために、電力変換装置１０１としている。
　図２の電力変換装置１０１では（２）式の上下アームのオンオフ信号をＰＷＭ制御部４に入力されるＤｕｔｙ指令から推定できる特性を利用している。共通ＤＣバス電流Ｉｂｕｓの検出タイミングにおけるアームのオンオフ信号はＤｕｔｙ指令と三角波キャリアの最大値または最小値を基準とした検出タイミングの時間差から推定可能である。
　この特性を利用した図２の電力変換装置１０１では、電流推定部２は、ＰＷＭ制御部４から出力されるアームのオンオフ信号を使用することなく、電流制御部３から出力されるＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、・・・、ＤＮ＊）を使用することで、共通ＤＣバス電流Ｉｂｕｓから各推定相電流（ＲＩ１、ＲＩ２、・・・、ＲＩＮ）を推定している。
　電流制御部３、ＰＷＭ制御部４の機能、動作ついては、図１の電力変換装置１００と同じであるため、省略する。
　次に、図１の電力変換装置１００の発展型２の構成について、図３に基づいて、電力変換装置１０１との差異を中心に説明する。図１、２の構成と区別するために、電力変換装置１０２としている。
　電力変換装置１０２では、電力変換装置１０１の電流検出器５を抵抗５Ａと演算器５Ｂに置き換えたものである。抵抗５Ａの両端電圧Ｖｒを演算器５Ｂで抵抗５Ａの抵抗値ｒで除算することで、共通ＤＣバス電流Ｉｂｕｓを算出している。
　共通ＤＣバス電流Ｉｂｕｓはアームのオンオフによってパルス電流が発生する特性を有する。このため、電流検出器５にＣＴを使用すると、（２）、（３）式における誤差を小さくするためには、ＣＴは広帯域の検出特性を備える必要がある。
　電力変換装置１０２では、抵抗５Ａに生じる電圧を検出して、演算器５Ｂで除算することで、共通ＤＣバス電流Ｉｂｕｓの広帯域の検出を安価に実現できる。
　図１の電力変換装置１００に対しても同様に適用でき、電流検出器５を抵抗５Ａ、演算器５Ｂに置き換えることで、共通ＤＣバス電流Ｉｂｕｓの広帯域の検出を安価に実現できる。
　次に、図２の電力変換装置１０１の構成に対応した代表構成６例にづいて、入力電源部１１、電力変換部１の構成、そよび電流推定部２の動作を中心に説明する。
　レグ毎のオンオフ動作と共通ＤＣバス電流Ｉｂｕｓの検出タイミングを管理することで、電流推定部２において（２）式の行列Ｚの行列式がゼロとならないで、（３）式を汎用的に適用できる構成を実現できる。
　以下、電流推定部２の安定した動作を実現する各相のキャリア位相差と、共通ＤＣバス電流Ｉｂｕｓの検出タイミングの設定例を説明する。
　実施の形態１の電力変換装置の代表構成１の構成（２入力２相コンバータ）および機能・動作を図４から図９に基づいて説明する。
　まず、図４に基づいて、代表構成１の構成を入力電源部と電力変換部を中心に説明する。図１等の構成と区別するために、電力変換装置１０３としている。また、電力変換部１Ａとし、入力電源部１１Ａとしている。また、電力変換部１Ａと負荷１２との接続する共通ＤＣバスに平滑コンデンサ６を追加している。ここで、コンデンサ６の電圧をＶｂｕｓとしている。
　電力変換装置１０３の入力電源部１１Ａは、リアクトルＬ１、Ｌ２および直流電源ＶＤＣ１、ＶＤＣ２を備えており、電力変換部１Ａとともに２入力２相コンバータを構成する。
　電力変換装置１０３は２相構成であるため電流制御部３とＰＷＭ制御部４をそれぞれ２つ備える。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）から推定相電流（ＲＩ１、ＲＩ２）を推定し、電流制御部３に出力する。
　電流制御部３は推定相電流（ＲＩ１、ＲＩ２）と各相電流の目標値（Ｉ１＊、Ｉ２＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）から電力変換部１Ａの各レグの上下アーム（Ａｐ１、Ａｐ２およびＡｎ１、Ａｎ２）を制御するオンオフ信号（Ｓｐ１、Ｓｐ２およびＳｎ１、Ｓｎ２）を生成する。
　図５は代表構成１（電力変換装置１０３）の各相の三角波キャリア、高圧側上アームＡｐ１とＡｐ２のオンオフ状態、各相電流（Ｉ１、Ｉ２）と共通ＤＣバス電流Ｉｂｕｓの検出タイミングの設定例１である。
　具体的には、図５は、三角波キャリア（ｆｃ１、ｆｃ２）、高圧側の上アームＡｐ１、Ａｐ２のオンオフ状態、各相電流（Ｉ１、Ｉ２）、共通ＤＣバス電流Ｉｂｕｓおよび検出電流（Ｉｓｐ１、Ｉｓｐ２）の関係を説明している。
　図６Ａは、上アームＡｐ１のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１、Ｉｓｐ２の検出タイミング）を位相で説明している。なお、Ｋは三角波キャリアの振幅であり、ωｃは三角波キャリアの角周波数である。
　ここで、三角波キャリアｆｃ１は、時間関数ｔが－π／ωｃ以上からπ／ωｃ以下の範囲にてｆｃ１＝（Ｋ／π）・｜ωｃｔ｜で表される。
　図６Ｂは、上アームＡｐ２のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミングを位相で説明している。
　ここで、三角波キャリアｆｃ２は、時間関数ｔが－２π／ωｃ以上から０以下の範囲にてｆｃ２＝（Ｋ／π）・｜ωｃｔ＋π｜で表される。
　ここで、三角波キャリア（ｆｃ１、ｆｃ２）１周期あたりを３６０度として、Ｄｕｔｙ指令に対応する高圧側上アームＡｐ１およびＡｐ２のオンオフ状態と共通ＤＣバス電流Ｉｂｕｓの検出タイミングの関係を抽出することができる。これにより、アームのオンオフ切替りタイミングと共通ＤＣバス電流Ｉｂｕｓの検出タイミングの重複によるサンプリング誤差が発生しやすい条件を事前に把握できる。
　図５、図６Ａ、６Ｂでは、２相共にＤｕｔｙ指令が０％と１００％にてサンプリング誤差が発生しやすいといえる。なお、以降例えば、図６Ａ、図６Ｂを区別する必要がなく、まとめて記載する場合は、適宜図６と記載する。
　図７は代表構成１（電力変換装置１０３）の図５、図６に対応した各相電流推定が可能なＤｕｔｙ指令更新周期の設定例１である。具体的には、図７は各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例１である。
　なお、図７において、＊Ａは「電流検出（Ｉｓｐ１、Ｉｓｐ２）を行い、相電流を推定する」、＊Ｂは「電流制御」を表している。
　ここで、各相のキャリア位相差を１８０度、共通ＤＣバス電流Ｉｂｕｓの検出タイミング周期をキャリア周期の１．５倍、電流制御及びＤｕｔｙ指令の更新周期をキャリア周期と電流検出タイミング周期の最小公倍数であるキャリア周期の３．０倍としている。
　なお、電流検出タイミング周期は、すなわち各相電流推定タイミング周期である。
　Ｄｕｔｙ指令０％の条件とＤｕｔｙ指令１００％の条件において、共通ＤＣバス電流検出タイミングとアームのオンオフのタイミングが重複するため共通ＤＣバス電流Ｉｂｕｓの検出で検出誤差が生じやすい。しかし、Ｄｕｔｙ指令０％とＤｕｔｙ指令１００％動作は一般的ではないため、ほぼ全域で共通ＤＣバス電流Ｉｂｕｓから相電流を推定できることを説明する。
　代表構成１（電力変換装置１０３）の図５から図７の設定例において、相電流（Ｉ１、Ｉ２と共通ＤＣバス電流Ｉｂｕｓの検出電流（Ｉｓｐ１、Ｉｓｐ２）の関係は（４）式で表すことができる。
Figure JPOXMLDOC01-appb-M000004
　ここで、Ｄｕｔｙ指令０％と１００％を禁止動作とすると、（４）式は（５）式に置き換えることができる。
Figure JPOXMLDOC01-appb-M000005
　つまり、Ｄｕｔｙ指令が０％超過１００％未満の制約が存在するとき、（５）式で表現できる。このため、（６）式に示す行列Ｚの逆行列を用いて、共通ＤＣバス電流検出値から各相電流（Ｉ１、Ｉ２）を推定できる。
Figure JPOXMLDOC01-appb-M000006
　ここで、Ｉｓｐ１とＩｓｐ２の検出タイミングにおいてＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）が変化すると検出タイミングのアームＡｐ１とＡｐ２の状態も変化する。このため、Ｄｕｔｙ指令（Ｄ１＊、Ｄ２＊）の更新周期はＩｓｐ１とＩｓｐ２を検出する周期がキャリア周期の１．５倍の場合、キャリア周期と共通ＤＣバス電流Ｉｂｕｓの検出周期の最小公倍数であるキャリア周期の３．０倍以上に設定することで相電流（Ｉ１、Ｉ２）の推定誤差を小さくできる。
　なお、図７においてＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）の更新をＤ２＊の次にＤ１＊としたが、電流制御演算の速さに応じてＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）の更新をＤ１＊の次にＤ２＊としてもよい。
　また、説明において明確な場合は、「共通ＤＣバス電流の検出周期」は、適宜「電流検出周期」と記載する。
　図８、図９は代表構成１（電力変換装置１０３）の各相の三角波キャリア、高圧側上アームＡｐ１とＡｐ２のオンオフ状態、各相電流（Ｉ１、Ｉ２）と共通ＤＣバス電流Ｉｂｕｓの検出タイミングの設定例２である。
　具体的には、図８は、三角波キャリア（ｆｃ１、ｆｃ２）、Ｄｕｔｙ指令（Ｄ１＊、Ｄ２＊）、高圧側の上アームＡｐ１、Ａｐ２のオンオフ状態、各相電流（Ｉ１、Ｉ２）、共通ＤＣバス電流Ｉｂｕｓおよび検出電流（Ｉｓｐ１、Ｉｓｐ２、Ｉｓｐ３、Ｉｓｐ４）の関係を説明している。
　図９Ａは、上アームＡｐ１のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１からＩｓｐ４の検出タイミング）を位相で説明している。
　ここで、三角波キャリアｆｃ１は、時間関数ｔが－π／ωｃ以上からπ／ωｃ以下の範囲にてｆｃ１＝（Ｋ／π）・｜ωｃｔ｜で表される。
　図９Ｂは、上アームＡｐ２のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１からＩｓｐ４の検出タイミング）を位相で説明している。
　ここで、三角波キャリアｆｃ２は、時間関数ｔが－（３／２）π／ωｃ以上から（１／２）π／ωｃ以下の範囲にてｆｃ２＝（Ｋ／π）・｜ωｃｔ＋（π／２）｜で表される。
　図８、図９では、２相共にＤｕｔｙ指令が０％、５０％、１００％にてサンプリング誤差が発生しやすいといえる。
　図１０は代表構成１（電力変換装置１０３）の図８、図９に対応した各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例２である。
　なお、図１０において、＊Ｃは「電流検出（Ｉｓｐ１からＩｓｐ４）を行い、相電流を推定する」、＊Ｄは「電流制御」を表している。
　ここで、各相のキャリア位相差を９０度、共通ＤＣバス電流Ｉｂｕｓの検出タイミング周期をキャリア周期の１．２５倍、電流制御及びＤｕｔｙ指令の更新周期をキャリア周期と検出タイミング周期の最小公倍数であるキャリア周期の５．０倍としている。
　この図１０の設定例２では、設定例１のＤｕｔｙ指令０％の条件とＤｕｔｙ指令１００％の条件に加えてＤｕｔｙ指令５０％の条件にて、検出タイミングとオンオフのタイミングが重複するためＩｂｕｓ検出誤差が生じやすい。設定例１と同様に、設定例２のＤｕｔｙ指令が０％超過１００％未満の条件にて、共通ＤＣバス電流Ｉｂｕｓから相電流を推定できることを説明する。
　代表構成１（電力変換装置１０３）の図８から図１０の設定例において、相電流（Ｉ１、Ｉ２と共通ＤＣバス電流Ｉｂｕｓの検出電流（Ｉｓｐ１、Ｉｓｐ２、Ｉｓｐ３、Ｉｓｐ４）の関係は（４）式に加えて、（７）式から（１１）式の６式で表すことができる。
Figure JPOXMLDOC01-appb-M000007
Figure JPOXMLDOC01-appb-M000008
Figure JPOXMLDOC01-appb-M000009
Figure JPOXMLDOC01-appb-M000010
Figure JPOXMLDOC01-appb-M000011
　ここで、Ｄｕｔｙ指令０％と１００％を禁止動作とすると、（４）式および（７）式から（１１）式は（１２）式から（１７）式に置き換えることができる。
Figure JPOXMLDOC01-appb-M000012
Figure JPOXMLDOC01-appb-M000013
Figure JPOXMLDOC01-appb-M000014
Figure JPOXMLDOC01-appb-M000015
Figure JPOXMLDOC01-appb-M000016
Figure JPOXMLDOC01-appb-M000017
　図１１は三角波キャリア（ｆｃ１、ｆｃ２）に対応するＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）が５０％超過あるいは５０％未満における（１２）式から（１７）式の行列Ｚの行列式と逆行列の導出可否を示す。
　例えば、Ｄｕｔｙ指令Ｄ１＊が５０％超過、Ｄｕｔｙ指令Ｄ２＊が５０％超過の条件では、（１２）式の行列Ｚは、－１である。したがって、逆行列の導出は可であり、相電流推定は有効（○）である。
　また、Ｄｕｔｙ指令Ｄ１＊が５０％超過、Ｄｕｔｙ指令Ｄ２＊が５０％未満の条件では、（１２）式の行列Ｚは、０である。したがって、逆行列の導出は不可であり、相電流推定は無効（×）である。
　なお、Ｄｕｔｙ指令５０％はサンプリングタイミングと重複するため、逆行列の導出可否を不定として取り扱う必要がある。
　つまり、Ｄｕｔｙ指令（Ｄ１＊、Ｄ２＊）が０％超過、１００％未満の制約が存在するとき、図１１の特性からＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）に応じて、（１５）式とそれ以外の式を使い分ける。これにより、Ｄｕｔｙ指令５０％を除き行列Ｚの逆行列から共通ＤＣバス電流Ｉｂｕｓの検出電流（Ｉｓｐ１からＩｓｐ４）から各相電流（Ｉ１、Ｉ２）を推定できる。
　ここで、Ｉｓｐ１からＩｓｐ４の検出タイミングにおいてＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）が変化すると検出タイミングの上アームのＡｐ１とＡｐ２の状態も変化する。このため、Ｄｕｔｙ指令の更新周期はＩｓｐ１からＩｓｐ４を検出する周期がキャリア周期の１．２５倍の場合、キャリア周期と電流検出周期の最小公倍数であるキャリア周期の５．０倍以上に設定することで相電流（Ｉ１、Ｉ２）の推定誤差を小さくできる。
　なお、図１０においてＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）の更新をＤ２＊の次にＤ１＊としたが、電流制御演算の速さに応じてＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）の更新をＤ１＊の次にＤ２＊としてもよい。
　また、Ｄｕｔｙ指令５０％条件にて発生する行列ＺとＤＣバス電流検出タイミングの不一致は、Ｄｕｔｙ指令５０％を禁止するように離散化することで改善できる。
　離散化の例として、Ｄｕｔｙ指令０％から１００％を１％刻みで０．０％、０．５％、１．５％、２．５％、・・・、４８．５％、４９．５％、５０．５％、５１．５％、・・・、９７．５％、９８．５％、９９．５％、１００．０％とする設定が考えられる。この設定の場合、離散化刻みは最大値１００％と最小値０．０％のみ０．５％となる。
　以上、実施の形態１の電力変換装置の代表構成１として２入力２相コンバータを用いた電力変換装置１０３について、共通ＤＣバス電流Ｉｂｕｓから相電流（Ｉ１、Ｉ２）を推定する方法を説明した。
　実施の形態１の電力変換装置の代表構成２（３入力３相コンバータ）の構成および機能・動作を図１２から図１５に基づいて説明する。
　図１２において、図１等の構成と区別するために、電力変換装置１０４としている。また、電力変換部１Ｂとし、入力電源部１１Ｂとしている。また、電力変換部１Ｂと負荷１２との接続する共通ＤＣバスに平滑コンデンサ６を備えている。
　電力変換装置１０４の入力電源部１１Ｂは、リアクトルＬ１、Ｌ２、Ｌ３および直流電源ＶＤＣ１、ＶＤＣ２、ＶＤＣ３を備えており、電力変換部１Ｂとともに３入力３相コンバータを構成する。
　電力変換装置１０４は３相構成であるため電流制御部３とＰＷＭ制御部４をそれぞれ３つ備える。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊）から推定相電流（ＲＩ１、ＲＩ２、ＲＩ３）を推定し、電流制御部３に出力する。
　電流制御部３は推定相電流（ＲＩ１、ＲＩ２、ＲＩ３）と各相電流の目標値（Ｉ１＊、Ｉ２＊、Ｉ３＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊）から電力変換部１Ｂの各レグの上下アーム（Ａｐ１、Ａｐ２、Ａｐ３およびＡｎ１、Ａｎ２、Ａｎ３）を制御するオンオフ信号（Ｓｐ１、Ｓｐ２、Ｓｐ３およびＳｎ１、Ｓｎ２、Ｓｎ３）を生成する。
　図１３、１４は代表構成２（電力変換装置１０４）の各相の三角波キャリア、高圧側上アームＡｐ１、Ａｐ２、Ａｐ３のオンオフ状態、各相電流（Ｉ１、Ｉ２、Ｉ３）と共通ＤＣバス電流Ｉｂｕｓの検出タイミングの設定例１である。
　具体的には、図１３Ａは、三角波キャリア（ｆｃ１、ｆｃ２、ｆｃ３）、高圧側の上アームＡｐ１、Ａｐ２、Ａｐ３のオンオフ状態、各相電流（Ｉ１、Ｉ２、Ｉ３）、共通ＤＣバス電流Ｉｂｕｓおよび検出電流（Ｉｓｐ１、Ｉｓｐ２、Ｉｓｐ３、Ｉｓｐ４、Ｉｓｐ５、Ｉｓｐ６）の関係を説明している。
　図１３Ｂは、上アームＡｐ１のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１からＩｓｐ６の検出タイミング）を位相で説明している。
　ここで、三角波キャリアｆｃ１は、時間関数ｔが－π／ωｃ以上からπ／ωｃ以下の範囲にてｆｃ１＝（Ｋ／π）・｜ωｃｔ｜で表される。
　図１４Ａは、上アームＡｐ２のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１からＩｓｐ６の検出タイミング）を位相で説明している。
　ここで、三角波キャリアｆｃ２は、時間関数ｔが－（１／３）π／ωｃ以上から（５/３）π／ωｃ以下の範囲にてｆｃ２＝（Ｋ／π）・｜ωｃｔ－（２π／３）｜で表される。
　図１４Ｂは、上アームＡｐ３のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１からＩｓｐ６の検出タイミング）を位相で説明している。
　ここで、三角波キャリアｆｃ３は、時間関数ｔが－（５／３）π／ωｃ以上から（１/３）π／ωｃ以下の範囲にてｆｃ３＝（Ｋ／π）・｜ωｃｔ＋（２π／３）｜で表される。
　ここで、三角波キャリア（ｆｃ１、ｆｃ２、ｆｃ３）１周期あたりを３６０度として、Ｄｕｔｙ指令に対応する高圧側上アームＡｐ１、Ａｐ２、Ａｐ３のオンオフ状態と共通ＤＣバス電流Ｉｂｕｓの検出タイミングの関係を抽出することができる。これにより、アームのオンオフ切替りタイミングと共通ＤＣバス電流Ｉｂｕｓの検出タイミングの重複によるサンプリング誤差が発生しやすい条件を事前に把握できる。
　図１３、図１４では、３相共にＤｕｔｙ指令が０％、（１００／３）％、（２００／３）％、１００％にてサンプリング誤差が発生しやすいといえる。
　図１５は代表構成２（電力変換装置１０４）の図１３、図１４に対応した各相電流推定が可能なＤｕｔｙ指令更新周期の設定例１である。具体的には、図１５は各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例１である。
　なお、図１５において、＊Ｅは「電流検出（Ｉｓｐ１からＩｓｐ６）を行い、相電流を推定する」、＊Ｆは「電流制御」を表している。
　ここで、各相のキャリア位相差を１２０度、共通ＤＣバス電流Ｉｂｕｓの検出タイミング周期をキャリア周期の５／６倍、電流制御及びＤｕｔｙ指令の更新周期をキャリア周期と電流検出タイミング周期の最小公倍数であるキャリア周期の５．０倍としている。
　なお、電流検出タイミング周期は、すなわち各相電流推定タイミング周期である。
　Ｄｕｔｙ指令０％、１００／３％、２００／３％、１００％の条件にて、共通ＤＣバス電流検出タイミングとアームのオンオフのタイミングが重複するため共通ＤＣバス電流Ｉｂｕｓの検出で検出誤差が生じやすい。しかし、Ｄｕｔｙ指令０％とＤｕｔｙ指令１００％動作は一般的ではないため、ほぼ全域で共通ＤＣバス電流Ｉｂｕｓから相電流を推定できることを説明する。
　図１３から図１５の設定例において相電流と共通ＤＣバス電流Ｉｂｕｓとの関係は（１８）式で表すことができる。ここで、添え字のｘ、ｙ、ｚは検出電流Ｉｓｐ１からＩｓｐ６の検出タイミングの添え字に対応する。
Figure JPOXMLDOC01-appb-M000018
　Ｄｕｔｙ指令０％と１００％を禁止動作とすると、（１８）式は三角波キャリアの最大値で検出したＩｓｐ１、Ｉｓｐ３、Ｉｓｐ５を用いる場合は（１９）式に置き換えることができる。
Figure JPOXMLDOC01-appb-M000019
　Ｄｕｔｙ指令０％と１００％を禁止動作とすると、（１８）式は三角波キャリアの最小値で検出したＩｓｐ２、Ｉｓｐ４、Ｉｓｐ６を用いる場合は（２０）式に置き換えることができる。
Figure JPOXMLDOC01-appb-M000020
　例えば、図１３、図１４に示した動作状況において、（１９）式と（２０）式はそれぞれ（２１）式と（２２）式で表すことができる。
Figure JPOXMLDOC01-appb-M000021
Figure JPOXMLDOC01-appb-M000022
　（２１）式と（２２）式の行列Ｚの行列式はそれぞれ２と１であることから逆行列を導出可能である。したがって、図１３、図１４に示した動作状況の場合は、両式を用いて共通ＤＣバス電流Ｉｂｕｓから相電流を復元できることが分かる。
　（１９）式と（２０）式を用いて共通ＤＣバス電流Ｉｂｕｓから相電流を復元できない条件として、例えばＤｕｔｙ指令Ｄ１＊が１００／３％未満、Ｄ２＊が２００／３％超過、Ｄ３＊が２００／３％超過の場合が該当する。この場合、（１９）式と（２０）式はそれぞれ（２３）式と（２４）式で表すことができる。
Figure JPOXMLDOC01-appb-M000023
Figure JPOXMLDOC01-appb-M000024
　（２３）式と（２４）式の行列Ｚの行列式は共にゼロであることから逆行列を導出できない。しかし、例えば（２３）式のＩｓｐ５の行を（２４）式のＩｓｐ６の行と入れ替えた（２５）式は、行列Ｚの行列式が１であることから逆行列を導出可能である。各相のＤｕｔｙ指令の関係から行列Ｚは事前に抽出できるため、６つの検出電流から行列式がゼロを取らない３値を予め抽出することで、安定した共通ＤＣバス電流から各相電流の推定を実現できる。
Figure JPOXMLDOC01-appb-M000025
　ここで、Ｉｓｐ１からＩｓｐ６の検出タイミングにおいてＤｕｔｙ指令が変化すると検出タイミングの上アームＡｐ１、Ａｐ２、Ａｐ３の状態も変化する。このため、Ｄｕｔｙ指令の更新周期はＩｓｐ１からＩｓｐ６を検出する周期がキャリア周期の５／６倍の場合、キャリア周期と検出周期の最小公倍数であるキャリア周期の５．０倍以上に設定することで相電流Ｉ１、Ｉ２、Ｉ３の推定誤差を小さくできる。
　図１６は代表構成２（電力変換装置１０４）の図１３、図１４に対応した各相電流推定が可能なＤｕｔｙ指令更新周期の設定例２である。具体的には、図１６は各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例２である。
　なお、図１６において、＊Ｇは「電流検出（Ｉｓｐ１からＩｓｐ６）を行い、相電流を推定する」、＊Ｈは「電流制御」を表している。
　ここで、各相のキャリア位相差を１２０度、共通ＤＣバス電流Ｉｂｕｓの検出タイミング周期をキャリア周期の７／６倍、電流制御及びＤｕｔｙ指令の更新周期をキャリア周期と電流検出タイミング周期の最小公倍数であるキャリア周期の７．０倍としている。
　Ｄｕｔｙ指令０％、１００／３％、２００／３％、１００％の条件にて、共通ＤＣバス電流検出タイミングとアームのオンオフのタイミングが重複するため共通ＤＣバス電流Ｉｂｕｓの検出で検出誤差が生じやすい。しかし、Ｄｕｔｙ指令０％とＤｕｔｙ指令１００％動作は一般的ではないため、ほぼ全域で共通ＤＣバス電流Ｉｂｕｓから相電流を推定できることを説明する。
　図１６の設定例２の場合、図１５の設定例１で説明した（１８）式から（２５）式の関係を流用できる。
　設定例２の場合、Ｉｓｐ１からＩｓｐ６の検出タイミングにおいてＤｕｔｙ指令が変化すると検出タイミングの上アームＡｐ１、Ａｐ２、Ａｐ３の状態も変化する。このため、Ｄｕｔｙ指令の更新周期はキャリア周期と電流検出周期の最小公倍数であるキャリア周期の７．０倍以上に設定することで相電流Ｉ１、Ｉ２、Ｉ３の推定誤差を小さくできる。
　なお、図１６においてＤｕｔｙ指令の更新をＤ２＊とＤ３＊の次にＤ１＊としたが、電流制御演算の速さに応じて、Ｄｕｔｙ指令の更新をＤ１＊の次にＤ２＊とＤ３＊としてもよい。
　以上、実施の形態１の電力変換装置の代表構成２として３入力３相コンバータを用いた電力変換装置１０４について、共通ＤＣバス電流Ｉｂｕｓから相電流（Ｉ１、Ｉ２、Ｉ３）を推定する方法を説明した。
　実施の形態１の電力変換装置の代表構成３（４入力４相コンバータ）の構成および機能・動作を図１７から図２３に基づいて説明する。
　図１７において、図１等の構成と区別するために、電力変換装置１０５としている。また、電力変換部１Ｃとし、入力電源部１１Ｃとしている。
　電力変換装置１０５の入力電源部１１Ｃは、リアクトルＬ１、Ｌ２、Ｌ３、Ｌ４および直流電源ＶＤＣ１、ＶＤＣ２、ＶＤＣ３、ＶＤＣ４を備えており、電力変換部１Ｃと共に４入力４相コンバータを構成する。
　電力変換装置１０５は４相構成であるため電流制御部３とＰＷＭ制御部４をそれぞれ４つ備える。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊、Ｄ４＊）から推定相電流（ＲＩ１、ＲＩ２、ＲＩ３、ＲＩ４）を推定し、電流制御部３に出力する。
　電流制御部３は推定相電流（ＲＩ１、ＲＩ２、ＲＩ３、ＲＩ４）と各相電流の目標値（Ｉ１＊、Ｉ２＊、Ｉ３＊、Ｉ４＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊、Ｄ４＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊、、Ｄ４＊）から電力変換部１Ｂの各レグの上下アーム（Ａｐ１、Ａｐ２、Ａｐ３、Ａｐ４およびＡｎ１、Ａｎ２、Ａｎ３、Ａｎ４）を制御するオンオフ信号（Ｓｐ１、Ｓｐ２、Ｓｐ３、Ｓｐ４およびＳｎ１、Ｓｎ２、Ｓｎ３、Ｓｎ４）を生成する。
　図１８、図１９は代表構成３（電力変換装置１０５）の各相の三角波キャリア、高圧側上アームＡｐ１、Ａｐ２、Ａｐ３、Ａｐ４のオンオフ状態、各相電流（Ｉ１、Ｉ２、Ｉ３、Ｉ４）と共通ＤＣバス電流Ｉｂｕｓの検出タイミングの設定例１である。
　具体的には、図１８Ａは、三角波キャリア（ｆｃ１、ｆｃ２、ｆｃ３、ｆｃ４）、高圧側の上アームＡｐ１、Ａｐ２、Ａｐ３、Ａｐ４のオンオフ状態、各相電流（Ｉ１、Ｉ２、Ｉ３、Ｉ４）、共通ＤＣバス電流Ｉｂｕｓおよび検出電流（Ｉｓｐ１、Ｉｓｐ２、Ｉｓｐ３、Ｉｓｐ４）の関係を説明している。
　図１８Ｂは、上アームＡｐ１のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１からＩｓｐ４の検出タイミング）を位相で説明している。
　ここで、三角波キャリアｆｃ１は、時間関数ｔが－π／ωｃ以上からπ／ωｃ以下の範囲にてｆｃ１＝（Ｋ／π）・｜ωｃｔ｜で表される。
　図１９Ａは、上アームＡｐ２のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミングを位相で説明している。
　ここで、三角波キャリアｆｃ２は、時間関数ｔが－（１／２）π／ωｃ以上から（３/２）π／ωｃ以下の範囲にてｆｃ２＝（Ｋ／π）・｜ωｃｔ－（π／２）｜で表される。
　図１９Ｂは、上アームＡｐ３のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミングを位相で説明している。
　ここで、三角波キャリアｆｃ３は、時間関数ｔが－２π／ωｃ以上から０以下の範囲にてｆｃ３＝（Ｋ／π）・｜ωｃｔ＋π｜で表される。
　図１９Ｃは、上アームＡｐ４のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミングを位相で説明している。
　ここで、三角波キャリアｆｃ４は、時間関数ｔが－（３／２）π／ωｃ以上から（１/２）π／ωｃ以下の範囲にてｆｃ４＝（Ｋ／π）・｜ωｃｔ＋（π／２）｜で表される。
　ここで、三角波キャリア（ｆｃ１、ｆｃ２、ｆｃ３、ｆｃ４）１周期あたりを３６０度として、Ｄｕｔｙ指令に対応する高圧側上アームＡｐ１、Ａｐ２、Ａｐ３、Ａｐ４のオンオフ状態と共通ＤＣバス電流Ｉｂｕｓの検出タイミングの関係を抽出することができる。これにより、アームのオンオフ切替りタイミングと共通ＤＣバス電流Ｉｂｕｓの検出タイミングの重複によるサンプリング誤差が発生しやすい条件を事前に把握できる。
　図１８、図１９では、４相共にＤｕｔｙ指令が０％、５０％、１００％においてサンプリング誤差が発生しやすいといえる。
　図２０は代表構成３（電力変換装置１０５）の図１８、図１９に対応した各相電流推定に課題が残るＤｕｔｙ指令更新周期の設定例１である。具体的には、図２０は各相電流推定に課題が残るキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例１である。
　なお、図２０において、＊Ｉは「電流検出（Ｉｓｐ１からＩｓｐ４）を行い、相電流を推定する」、＊Ｊは「電流制御」を表している。
　ここで、各相のキャリア位相差を９０度、共通ＤＣバス電流Ｉｂｕｓの検出タイミング周期をキャリア周期の５／４倍、電流制御及びＤｕｔｙ指令の更新周期をキャリア周期と電流検出タイミング周期の最小公倍数であるキャリア周期の５．０倍としている。
　なお、電流検出タイミング周期は、すなわち各相電流推定タイミング周期である。
　Ｄｕｔｙ指令０％、５０％、１００％の条件にて、共通ＤＣバス電流検出タイミングとアームのオンオフのタイミングが重複するため共通ＤＣバス電流Ｉｂｕｓの検出で検出誤差が生じやすい。しかし、Ｄｕｔｙ指令０％とＤｕｔｙ指令１００％動作は一般的ではないため、Ｄｕｔｙ指令０％超過１００％未満の条件において、共通ＤＣバス電流Ｉｂｕｓから相電流を限定的に推定できることを説明する。
　図１８から図２０の設定例１において、相電流と共通ＤＣバス電流Ｉｂｕｓの関係は（２６）式で表すことができる。
Figure JPOXMLDOC01-appb-M000026
　例えば、図１８、図１９に示した動作状況にて（２６）式は（２７）式で表すことができる。
Figure JPOXMLDOC01-appb-M000027
　しかし、（２７）式の場合、行列Ｚの３行目と４行目が共通のため、行列式はゼロとなる。したがって、共通ＤＣバス電流Ｉｂｕｓから各相電流を復元することができない。また、代表構成３の設定例１は代表構成２と異なり、相数と共通ＤＣバス電流Ｉｂｕｓの検出箇所が同数のため、共通ＤＣバス電流Ｉｂｕｓから各相電流の推定はできない条件を含む限定的な設定例となる。
　図２１、図２２は代表構成３（電力変換装置１０５）の各相の三角波キャリア、高圧側上アームＡｐ１、Ａｐ２、Ａｐ３、Ａｐ４のオンオフ状態、各相電流（Ｉ１、Ｉ２、Ｉ３、Ｉ４）と共通ＤＣバス電流Ｉｂｕｓの検出タイミングの設定例２である。
　具体的には、図２１Ａは、三角波キャリア（ｆｃ１、ｆｃ２、ｆｃ３、ｆｃ４）、高圧側の上アームＡｐ１、Ａｐ２、Ａｐ３、Ａｐ４のオンオフ状態、各相電流（Ｉ１、Ｉ２、Ｉ３、Ｉ４）、共通ＤＣバス電流Ｉｂｕｓおよび検出電流（Ｉｓｐ１、Ｉｓｐ２、Ｉｓｐ３、Ｉｓｐ４、Ｉｓｐ５、Ｉｓｐ６）の関係を説明している。
　なお、三角波キャリアｆｃ１、ｆｃ２、ｆｃ３は、それぞれ１２０度の位相差を有し、ｆｃ４はｆｃ１に対して、１８０度の位相差を有する。すなわち、三角波キャリアｆｃ１、ｆｃ２、ｆｃ３、ｆｃ４の初期位相差はそれぞれ異なっている。
　図２１Ｂは、上アームＡｐ１のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１からＩｓｐ６の検出タイミング）を位相で説明している。
　ここで、三角波キャリアｆｃ１は、時間関数ｔが－π／ωｃ以上からπ／ωｃ以下の範囲にてｆｃ１＝（Ｋ／π）・｜ωｃｔ｜で表される。
　図２２Ａは、上アームＡｐ２のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１からＩｓｐ６の検出タイミング）を位相で説明している。
　ここで、三角波キャリアｆｃ２は、時間関数ｔが－（１／３）π／ωｃ以上から（５/３）π／ωｃ以下の範囲にてｆｃ２＝（Ｋ／π）・｜ωｃｔ－（２π／３）｜で表される。
　図２２Ｂは、上アームＡｐ３のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１からＩｓｐ６の検出タイミング）を位相で説明している。
　ここで、三角波キャリアｆｃ３は、時間関数ｔが－（５／３）π／ωｃ以上から（１/３）π／ωｃ以下の範囲にてｆｃ３＝（Ｋ／π）・｜ωｃｔ＋（２π／３）｜で表される。
　図２２Ｃは、上アームＡｐ４のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１からＩｓｐ６の検出タイミング）を位相で説明している。
　ここで、三角波キャリアｆｃ４は、時間関数ｔが－２π／ωｃ以上から０以下の範囲にてｆｃ４＝（Ｋ／π）・｜ωｃｔ＋（π／２）＋π｜で表される。
　ここで、三角波キャリア（ｆｃ１、ｆｃ２、ｆｃ３、ｆｃ４）１周期あたりを３６０度として、Ｄｕｔｙ指令に対応する高圧側上アームＡｐ１、Ａｐ２、Ａｐ３、Ａｐ４のオンオフ状態と共通ＤＣバス電流Ｉｂｕｓの検出タイミングの関係を抽出することができる。これにより、アームのオンオフ切替りタイミングと共通ＤＣバス電流Ｉｂｕｓの検出タイミングの重複によるサンプリング誤差が発生しやすい条件を事前に把握できる。
　図２１、図２２では、４相共にＤｕｔｙ指令が０％、１００／３％、２００／３％、１００％においてサンプリング誤差が発生しやすいといえる。
　図２３は代表構成３（電力変換装置１０５）の図２１、図２２に対応した各相電流推定が可能なＤｕｔｙ指令更新周期の設定例２である。具体的には、図２３は各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例２である。
　なお、図２３において、＊Ｋは「電流検出（Ｉｓｐ１からＩｓｐ６）を行い、相電流を推定する」、＊Ｌは「電流制御」を表している。
　ここで、４相中３相（ｆｃ１、ｆｃ２、ｆｃ３）のキャリア位相差を１２０度、３相中１相（ｆｃ１）と残り１相（ｆｃ４）のキャリア位相差を１８０度、共通ＤＣバス電流Ｉｂｕｓの検出タイミング周期をキャリア周期の５／６倍、電流制御及びＤｕｔｙ指令の更新周期をキャリア周期と電流検出タイミング周期の最小公倍数であるキャリア周期の５．０倍としている。
　なお、電流検出タイミング周期は、すなわち各相電流推定タイミング周期である。
　Ｄｕｔｙ指令０％、５０％、１００％の条件において、共通ＤＣバス電流検出タイミングとアームのオンオフのタイミングが重複するため共通ＤＣバス電流Ｉｂｕｓの検出で検出誤差が生じやすい。Ｄｕｔｙ指令０％超過１００％未満の条件において、共通ＤＣバス電流Ｉｂｕｓから相電流（Ｉ１からＩ４）を推定できることを説明する。
　図２１から図２３の設定例において相電流と共通ＤＣバス電流Ｉｂｕｓの関係は（２８）式で表すことができる。ここで、添え字のｗ、ｘ、ｙ、ｚはＩｓｐ１からＩｓｐ６の検出タイミングの添え字に対応する。
Figure JPOXMLDOC01-appb-M000028
例えば、図２１、図２２に示した動作状況にて（２８）式は（２９）式で表すことができる。
Figure JPOXMLDOC01-appb-M000029
　図２１、図２２は、先に示した図１８、図１９と同様にＤｕｔｙ指令Ｄ１＊が２００／３％超過、Ｄ２＊とＤ３＊が１００／３％超過、２００／３％未満、Ｄ４＊が１００／３％未満の運転状態を表している。しかし、図１８、図１９に対応する（２７）式では行列Ｚが逆行列を導出できないが、図２１、図２２に対応する（２９）式は行列Ｚの行列式が－１をなるため逆行列を導出可能である。
　したがって、図２１から図２３の設定例２は、代表構成１で示した２相構成の設定と、代表構成２で示した３相構成の設定を組合せることで、図１８から図２０の設定例１にて電流推定部２が有効な推定ができない条件に対応できることが分かる。
　代表構成３において、設定例１と設定例２はキャリアの位相関係を変えた場合の特性差を示した。三角波キャリアの形状を立ち上がり傾きと立ち下がり傾きが共通の対称三角波から、それぞれの傾きを変えた変形三角波とすることで検出タイミングにおけるＤｕｔｙ指令に応じたアームのオンオフ状態を変更してもよい。例えば、図１８、図１９および図２１、図２２に示した三角波キャリアｆｃ１からｆｃ４の最大値の箇所を固定し、最小値の箇所を１２０度進める、または遅らせる変形三角波が考えられる。
　以上、実施の形態１の電力変換装置の代表構成３として４入力４相コンバータを用いた電力変換装置１０５について、共通ＤＣバス電流Ｉｂｕｓから相電流（Ｉ１からＩ４）を推定する方法を説明した。
　次に、代表構成１から代表構成３の派生例を説明する。
　図２４は、代表構成１の派生例の１入力２相コンバータである。
　図１等の構成と区別するために、電力変換装置１０６としている。また、電力変換部１Ｄとし、入力電源部１１Ｄとしている。
　電力変換装置１０６の入力電源部１１Ｄは、リアクトルＬ１、Ｌ２および直流電源ＶＤＣ１を備えており、電力変換部１Ｄとともに１入力２相コンバータを構成する。
　電力変換装置１０６は２相構成であるため電流制御部３とＰＷＭ制御部４をそれぞれ２つ備える。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）から推定相電流（ＲＩ１、ＲＩ２）を推定し、電流制御部３に出力する。
　電流制御部３は推定相電流（ＲＩ１、ＲＩ２）と各相電流の目標値（Ｉ１＊、Ｉ２＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）から電力変換部１Ｄの各レグの上下アーム（Ａｐ１、Ａｐ２およびＡｎ１、Ａｎ２）を制御するオンオフ信号（Ｓｐ１、Ｓｐ２、およびＳｎ１、Ｓｎ２）を生成する。
　図２５は、代表構成２の派生例１の１入力３相コンバータである。
　図１等の構成と区別するために、電力変換装置１０７としている。また、電力変換部１Ｅとし、入力電源部１１Ｅとしている。
　電力変換装置１０７の入力電源部１１Ｅは、リアクトルＬ１、Ｌ２、Ｌ３および直流電源ＶＤＣ１を備えており、電力変換部１Ｅとともに１入力３相コンバータを構成する。
　電力変換装置１０７は３相構成であるため電流制御部３とＰＷＭ制御部４をそれぞれ３つ備える。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊）から推定相電流（ＲＩ１、ＲＩ２、ＲＩ３）を推定し、電流制御部３に出力する。
　電流制御部３は推定相電流（ＲＩ１、ＲＩ２、ＲＩ３）と各相電流の目標値（Ｉ１＊、Ｉ２＊、Ｉ３＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊）から電力変換部１Ｅの各レグの上下アーム（Ａｐ１、Ａｐ２、Ａｐ３およびＡｎ１、Ａｎ２、Ａｎ３）を制御するオンオフ信号（Ｓｐ１、Ｓｐ２、Ｓｐ３およびＳｎ１、Ｓｎ２、Ｓｎ３）を生成する。
　図２６は、代表構成２の派生例２の２入力３相コンバータである。
　図１等の構成と区別するために、電力変換装置１０８としている。また、電力変換部１Ｆとし、入力電源部１１Ｆとしている。
　電力変換装置１０８の入力電源部１１Ｆは、リアクトルＬ１、Ｌ２、Ｌ３および直流電源ＶＤＣ１、ＶＤＣ２を備えており、電力変換部１Ｆとともに２入力３相コンバータを構成する。
　電力変換装置１０８は３相構成であるため電流制御部３とＰＷＭ制御部４をそれぞれ３つ備える。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊）から推定相電流（ＲＩ１、ＲＩ２、ＲＩ３）を推定し、電流制御部３に出力する。
　電流制御部３は推定相電流（ＲＩ１、ＲＩ２、ＲＩ３）と各相電流の目標値（Ｉ１＊、Ｉ２＊、Ｉ３＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊）から電力変換部１Ｆの各レグの上下アーム（Ａｐ１、Ａｐ２、Ａｐ３およびＡｎ１、Ａｎ２、Ａｎ３）を制御するオンオフ信号（Ｓｐ１、Ｓｐ２、Ｓｐ３およびＳｎ１、Ｓｎ２、Ｓｎ３）を生成する。
　図２７は、代表構成３の派生例１の１入力４相コンバータである。
　図１等の構成と区別するために、電力変換装置１０９としている。また、電力変換部１Ｇとし、入力電源部１１Ｇとしている。
　電力変換装置１０９の入力電源部１１Ｇは、リアクトルＬ１、Ｌ２、Ｌ３、Ｌ４および直流電源ＶＤＣ１を備えており、電力変換部１Ｇとともに１入力４相コンバータを構成する。
　電力変換装置１０９は４相構成であるため電流制御部３とＰＷＭ制御部４をそれぞれ４つ備える。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊、Ｄ４＊）から推定相電流（ＲＩ１、ＲＩ２、ＲＩ３、ＲＩ４）を推定し、電流制御部３に出力する。
　電流制御部３は推定相電流（ＲＩ１、ＲＩ２、ＲＩ３、ＲＩ４）と各相電流の目標値（Ｉ１＊、Ｉ２＊、Ｉ３＊、Ｉ４＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊、Ｄ４＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊、、Ｄ４＊）から電力変換部１Ｇの各レグの上下アーム（Ａｐ１、Ａｐ２、Ａｐ３、Ａｐ４およびＡｎ１、Ａｎ２、Ａｎ３、Ａｎ４）を制御するオンオフ信号（Ｓｐ１、Ｓｐ２、Ｓｐ３、Ｓｐ４およびＳｎ１、Ｓｎ２、Ｓｎ３、Ｓｎ４）を生成する。
　図２８は、代表構成３の派生例２の３入力４相コンバータである。
　図１等の構成と区別するために、電力変換装置１１０としている。また、電力変換部１Ｈとし、入力電源部１１Ｈとしている。
　電力変換装置１１０の入力電源部１１Ｈは、リアクトルＬ１、Ｌ２、Ｌ３、Ｌ４および直流電源ＶＤＣ１、ＶＤＣ２、ＶＤＣ３を備えており、電力変換部１Ｈとともに３力４相コンバータを構成する。
　電力変換装置１１０は４相構成であるため電流制御部３とＰＷＭ制御部４をそれぞれ４つ備える。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊、Ｄ４＊）から推定相電流（ＲＩ１、ＲＩ２、ＲＩ３、ＲＩ４）を推定し、電流制御部３に出力する。
　電流制御部３は推定相電流（ＲＩ１、ＲＩ２、ＲＩ３、ＲＩ４）と各相電流の目標値（Ｉ１＊、Ｉ２＊、Ｉ３＊、Ｉ４＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊、Ｄ４＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊、、Ｄ４＊）から電力変換部１Ｈの各レグの上下アーム（Ａｐ１、Ａｐ２、Ａｐ３、Ａｐ４およびＡｎ１、Ａｎ２、Ａｎ３、Ａｎ４）を制御するオンオフ信号（Ｓｐ１、Ｓｐ２、Ｓｐ３、Ｓｐ４およびＳｎ１、Ｓｎ２、Ｓｎ３、Ｓｎ４）を生成する。
　次に実施の形態１の代表構成４から代表構成６について、順次説明する。代表構成１から代表構成３はコンバータが対象であったが、代表構成４から代表構成６はインバータが対象である。ここで、コンバータとは共通DCバスの電圧と各相に接続される電圧が直流である電力変換装置を指し、インバータとは共通DCバスの電圧が直流で各相に接続される電圧が交流である電力変換装置を指している。
　実施の形態１の電力変換装置の代表構成４（単相２線インバータ）の構成および機能・動作を図２９から図３２に基づいて説明する。
　図２９において、図１等の構成と区別するために、電力変換装置１１１としている。また、電力変換部１Ｊとし、入力電源部１１Ｊとしている。また、電力変換部１Ｊと負荷１２との接続する共通ＤＣバスに平滑コンデンサ６を備えている。
　電力変換装置１１１の入力電源部１１Ｊは、リアクトルＬ１、Ｌ２および交流電源ＶＡＣ１を備えており、電力変換部１Ｊとともに単相２線インバータを構成する。
　電力変換装置１１１は、電流制御部３を１つとＰＷＭ制御部４を２つ備える。
　リアクトルＬ１を流れる電流は相電流Ｉ１に対応し、リアクトルＬ２を流れる電流は相電流Ｉ２に対応している。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）から推定相電流（ＲＩＡＣ）を推定し、電流制御部３に出力する。
　電流制御部３は推定相電流（ＲＩＡＣ）と各相電流の目標値（ＩＡＣ＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊）から電力変換部１Ａの各レグの上下アーム（Ａｐ１、Ａｐ２およびＡｎ１、Ａｎ２）を制御するオンオフ信号（Ｓｐ１、Ｓｐ２、およびＳｎ１、Ｓｎ２）を生成する。
　なお、２つのレグの内、一方のレグの上アーム（例えば、Ａｐ１）のオンオフ状態ともう一方のレグの下アーム（Ａｎ２）のオンオフ状態を合わせ、同様に一方のレグの下アーム（Ａｎ１）のオンオフ状態ともう一方のレグの上アーム（Ａｐ２）のオンオフ状態を合わせることで、ＰＷＭ制御部４を１つに削減してもよい。以降の説明ではＰＷＭ制御部４が２つの場合の構成を用いて説明を行う。
　図３０、図３１は代表構成４（電力変換装置１１１）の各相の三角波キャリア、高圧側上アームＡｐ１とＡｐ２のオンオフ状態、各相電流（Ｉ１、Ｉ２）と共通ＤＣバス電流Ｉｂｕｓの検出タイミングの設定例１である。
　具体的には、図３０は、三角波キャリア（ｆｃ１、ｆｃ２）、高圧側の上アームＡｐ１、Ａｐ２のオンオフ状態、各相電流（Ｉ１、Ｉ２）、共通ＤＣバス電流Ｉｂｕｓおよび検出電流（Ｉｓｐ１、Ｉｓｐ２）の関係を説明している。
　図３１Ａは、上アームＡｐ１のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１、Ｉｓｐ２の検出タイミング）を位相で説明している。
　ここで、三角波キャリアｆｃ１は、時間関数ｔが－π／ωｃ以上からπ／ωｃ以下の範囲にてｆｃ１＝（Ｋ／π）・｜ωｃｔ｜で表される。
　図３１Ｂは、上アームＡｐ２のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１、Ｉｓｐ２の検出タイミング）を位相で説明している。
　ここで、三角波キャリアｆｃ２は、時間関数ｔが－２π／ωｃ以上から０以下の範囲にてｆｃ２＝（Ｋ／π）・｜ωｃｔ＋π｜で表される。
　ここで、三角波キャリア（ｆｃ１、ｆｃ２）１周期あたりを３６０度として、Ｄｕｔｙ指令に対応する高圧側上アームＡｐ１およびＡｐ２のオンオフ状態と共通ＤＣバス電流Ｉｂｕｓの検出タイミングの関係を抽出することができる。これにより、アームのオンオフ切替りタイミングと共通ＤＣバス電流Ｉｂｕｓの検出タイミングの重複によるサンプリング誤差が発生しやすい条件を事前に把握できる。
　図３０、図３１では、２相共にＤｕｔｙ指令が０％と１００％にてサンプリング誤差が発生しやすいといえる。
　図３２は代表構成４（電力変換装置１１１）の図３０、図３１に対応した各相電流推定が可能なＤｕｔｙ指令更新周期の設定例１である。具体的には、図３２は各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例１である。
　なお、図３２において、＊Ｍは「電流検出（Ｉｓｐ１、Ｉｓｐ２）を行い、相電流を推定する」、＊Ｎは「電流制御」を表している。
　ここで、各相のキャリア位相差を１８０度、共通ＤＣバス電流Ｉｂｕｓの検出タイミング周期をキャリア周期の１．５倍、電流制御及びＤｕｔｙ指令の更新周期をキャリア周期と電流検出タイミング周期の最小公倍数であるキャリア周期の３．０倍としている。
　Ｄｕｔｙ指令０％の条件とＤｕｔｙ指令１００％の条件にて、共通ＤＣバス電流検出タイミングとアームのオンオフのタイミングが重複するため共通ＤＣバス電流Ｉｂｕｓの検出で検出誤差が生じやすい。しかし、Ｄｕｔｙ指令０％とＤｕｔｙ指令１００％動作は一般的ではないため、ほぼ全域で共通ＤＣバス電流Ｉｂｕｓから相電流を推定できることを説明する。
　図３０、図３１、図３２の設定例１において、代表構成１で示した２入力２相コンバータの設定例１と同様に、相電流と共通ＤＣバス電流Ｉｂｕｓの関係は、（４）式から（６）式で表すことができる。
　ここで、代表構成４は代表構成１と異なり、相電流Ｉ１の逆極性の電流が相電流Ｉ２となるため、電流推定部２はＩＡＣの推定値として、Ｉ１の推定値、Ｉ２の推定値の－１倍、Ｉ１推定値とＩ２推定値の差分を取り０．５倍した値などを選択することができる。このように、代表構成４は代表構成１と同等に取り扱うことができる。
　本説明では、代表構成１の設定例１に対応させた設定例について説明したが、代表構成１の設定例２に対応させた場合も同様に実現可能である。
　以上、実施の形態１の電力変換装置の代表構成４として単相２線インバータを用いた電力変換装置１１１について、共通ＤＣバス電流Ｉｂｕｓから交流電流、すなわち相電流（Ｉ１、Ｉ２）を推定する方法を説明した。
　実施の形態１の電力変換装置の代表構成５（単相３線インバータ）の構成および機能・動作を図３３から図３６に基づいて説明する。
　図３３において、図１等の構成と区別するために、電力変換装置１１２としている。また、電力変換部１Ｋとし、入力電源部１１Ｋとしている。電力変換部１Ｋと負荷１２との接続する共通ＤＣバスに平滑コンデンサ６を備えている。
　電力変換装置１１２の入力電源部１１Ｋは、リアクトルＬ１、Ｌ３および交流電源ＶＡＣ１、ＶＡＣ２を備えており、電力変換部１Ｋとともに単相３線インバータを構成する。
　電力変換装置１１２は、電流制御部３、ＰＷＭ制御部４をそれぞれ３つ備える。
　リアクトルＬ１を流れる交流電流（相電流Ｉ１に対応）をＩＵ、リアクトルＬ３を流れる交流電流（相電流Ｉ３に対応）をＩＶ、中性線を流れる交流電流（相電流Ｉ２に対応）をＩＯとしている。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊）から推定相電流（ＲＩＵ、ＲＩＶ、ＲＩＯ）を推定し、電流制御部３に出力する。
　電流制御部３は推定相電流（ＲＩＵ、ＲＩＶ、ＲＩＯ）と各相電流の目標値（ＩＵ＊、ＩＶ＊、ＩＯ＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊）から電力変換部１Ｋの各レグの上下アーム（Ａｐ１、Ａｐ２、Ａｐ３およびＡｎ１、Ａｎ２、Ａｎ３）を制御するオンオフ信号（Ｓｐ１、Ｓｐ２、Ｓｐ３およびＳｎ１、Ｓｎ２、Ｓｎ３）を生成する。
　図３４、図３５は代表構成５（電力変換装置１１２）の各相の三角波キャリア、高圧側上アームＡｐ１、Ａｐ２、Ａｐ３のオンオフ状態、各相電流（Ｉ１、Ｉ２、Ｉ３）と共通ＤＣバス電流Ｉｂｕｓの検出タミングの設定例１である。
　具体的には、図３４Ａは、三角波キャリア（ｆｃ１、ｆｃ２、ｆｃ３）、高圧側の上アームＡｐ１、Ａｐ２、Ａｐ３のオンオフ状態、各相電流（Ｉ１、Ｉ２、Ｉ３）、共通ＤＣバス電流Ｉｂｕｓおよび検出電流（Ｉｓｐ１、Ｉｓｐ２、Ｉｓｐ３、Ｉｓｐ４、Ｉｓｐ５、Ｉｓｐ６、）の関係を説明している。
　図３４Ｂは、上アームＡｐ１のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１からＩｓｐ６の検出タイミング）を位相で説明している。
　ここで、三角波キャリアｆｃ１は、時間関数ｔが－π／ωｃ以上からπ／ωｃ以下の範囲にてｆｃ１＝（Ｋ／π）・｜ωｃｔ｜で表される。
　図３５Ａは、上アームＡｐ２のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１からＩｓｐ６の検出タイミング）を位相で説明している。
　ここで、三角波キャリアｆｃ２は、時間関数ｔが－（１／３）π／ωｃ以上から（５/３）π／ωｃ以下の範囲にてｆｃ２＝（Ｋ／π）・｜ωｃｔ－（２π／３）｜で表される。
　図３５Ｂは、上アームＡｐ３のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１からＩｓｐ６の検出タイミング）を位相で説明している。
　ここで、三角波キャリアｆｃ３は、時間関数ｔが－（５／３）π／ωｃ以上から（１/３）π／ωｃ以下の範囲にてｆｃ３＝（Ｋ／π）・｜ωｃｔ＋（２π／３）｜で表される。
　ここで、三角波キャリア（ｆｃ１、ｆｃ２、ｆｃ３）１周期あたりを３６０度として、Ｄｕｔｙ指令に対応する高圧側上アームＡｐ１、Ａｐ２、Ａｐ３のオンオフ状態と共通ＤＣバス電流Ｉｂｕｓの検出タイミングの関係を抽出することができる。これにより、アームのオンオフ切替りタイミングと共通ＤＣバス電流Ｉｂｕｓの検出タイミングの重複によるサンプリング誤差が発生しやすい条件を事前に把握できる。
　図３４、図３５では、３相共にＤｕｔｙ指令が０％、１００／３％、２００／３％、１００％においてサンプリング誤差が発生しやすいといえる。
　図３６は代表構成５（電力変換装置１１２）の図３４、図３５に対応した各相電流推定が可能なＤｕｔｙ指令更新周期の設定例１である。具体的には、図３６は各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例１である。
　なお、図３６において、＊Ｏは「電流検出（Ｉｓｐ１からＩｓｐ６）を行い、相電流を推定する」、＊Ｐは「電流制御」を表している。
　ここで、各相のキャリア位相差を１２０度、共通ＤＣバス電流Ｉｂｕｓの検出タイミング周期をキャリア周期の５／６倍、電流制御及びＤｕｔｙ指令の更新周期をキャリア周期と電流検出タイミング周期の最小公倍数であるキャリア周期の５．０倍としている。
　Ｄｕｔｙ指令０％、１００／３％、２００／３％、１００％の条件にて、共通ＤＣバス電流検出タイミングとアームのオンオフのタイミングが重複するため共通ＤＣバス電流Ｉｂｕｓの検出で検出誤差が生じやすい。しかし、Ｄｕｔｙ指令が０％超過、１００％未満の条件で共通ＤＣバス電流Ｉｂｕｓから相電流を推定できることを説明する。
　図３４、図３５、図３６の設定例１において、代表構成２で示した３入力３相コンバータの設定例１と同様に、相電流と共通ＤＣバス電流Ｉｂｕｓの関係は、（１８）式から（２５）式で表すことができる。
　このように、代表構成５は代表構成２と同等に取り扱うことができる。
　本説明では、代表構成２の設定例１に対応させた設定例について説明したが、代表構成２の設定例２に対応させた場合も同様に実現可能である。
　以上、実施の形態１の電力変換装置の代表構成５として単相三線インバータを用いた電力変換装置１１２について、共通ＤＣバス電流Ｉｂｕｓから交流電流（ＩＵ、ＩＶ、ＩＯ）、すなわち相電流（Ｉ１、Ｉ２、Ｉ３）を推定する方法を説明した。
　実施の形態１の電力変換装置の代表構成６（三相三線インバータ）の構成および機能・動作を図３７、図３８に基づいて説明する。まず図３７の構成について説明する。
　図１等の構成と区別するために、電力変換装置１１３としている。また、電力変換部１Ｌとし、入力電源部１１Ｌとしている。また、電力変換部１Ｌと負荷１２との接続する共通ＤＣバスに平滑コンデンサ６を備えている。
　電力変換装置１１３の入力電源部１１Ｌは、リアクトルＬ１、Ｌ２、Ｌ３および交流電源ＶＡＣ１、ＶＡＣ２、ＶＡＣ３を備えており、電力変換部１Ｌとともに三相三線インバータを構成する。
　電力変換装置１１３は、電流制御部３、ＰＷＭ制御部４をそれぞれ３つ備える。
　リアクトルＬ１を流れる交流電流（相電流Ｉ１に対応）をＩＵ、リアクトルＬ２を流れる交流電流（相電流Ｉ２に対応）をＩＶ、リアクトルＬ３を流れる交流電流（相電流Ｉ３に対応）をＩＷとしている。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊）から推定相電流（ＲＩＵ、ＲＩＶ、ＲＩＯ）を推定し、電流制御部３に出力する。
　電流制御部３は推定相電流（ＲＩＵ、ＲＩＶ、ＲＩＷ）と各相電流の目標値（ＩＵ＊、ＩＶ＊、ＩＷ＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊、Ｄ２＊、Ｄ３＊）から電力変換部１Ｌの各レグの上下アーム（Ａｐ１、Ａｐ２、Ａｐ３およびＡｎ１、Ａｎ２、Ａｎ３）を制御するオンオフ信号（Ｓｐ１、Ｓｐ２、Ｓｐ３およびＳｎ１、Ｓｎ２、Ｓｎ３）を生成する。
　次に、図３８の構成について説明する。
　図１等の構成と区別するために、電力変換装置１１４としている。また、電力変換部１Ｍとし、入力電源部１１Ｍとしている。
　図３８の構成は、図３７と同じ三相三線インバータであるが、三相／二相変換器７Ａと二相／三相変換器７Ｂを備える点が、図３７の電力変換装置１１３とは異なっている。
　図３８では、電流制御部３の入力が二相に変換された推定電流（ＲＩγ、ＲＩδ）と目標値（Ｉγ＊、Ｉδ＊）となり、三相／二相変換および二相／三相変換に位相θが必要になる。なお、Ｉγ、Ｉδは回転座標変換後の直交軸電流である。
　図３８の電力変換装置１１４では、三相交流電流を静止座標から回転座標へ変換する方式で零相成分を制御しないため、電流制御部３は２つ、ＰＷＭ制御部４は３つの構成となる。
　三相交流の静止座標から回転座標へ変換する方法は一般的であるため説明を省略する。
　代表構成６の構成は交流電源を除き代表構成５と同一であるため、代表構成５の図３４から図３６で説明した設定例を適用できる。
　以上、実施の形態１の電力変換装置の代表構成６として三相三線インバータを用いた電力変換装置１１３、１１４について、共通ＤＣバス電流Ｉｂｕｓから交流電流（ＩＵ、ＩＶ、ＩＷ）、すなわち相電流（Ｉ１、Ｉ２、Ｉ３）を推定する方法を説明した。
　次に、実施の形態１の代表構成４から代表構成６の派生例について、構成を中心に説明する。
　図３９は代表構成４から代表構成６の派生例の三相三線インバータと単相二線インバータである。
　図１等の構成と区別するために、電力変換装置１１５としている。また、電力変換部１Ｎとし、入力電源部１１Ｎとしている。
　電力変換部１Ｎは、電力変換部１ＮＡと電力変換部１ＮＢとを備える。また、入力電源部１１Ｎは、入力電源部１１ＮＡと入力電源部１１ＮＢとを備える。
　ここで、入力電源部１１ＮＡは、リアクトルＬ１、Ｌ２、Ｌ３および交流電源ＶＡＣ１、ＶＡＣ２、ＶＡＣ３を備えており、電力変換部１ＮＡとともに三相三線インバータを構成する。
　また、入力電源部１１ＮＢは、リアクトルＬ４、Ｌ５および交流電源ＶＡＣ４を備えており、電力変換部１ＮＢとともに単相二線インバータを構成する。
　電力変換装置１１５は全体として５相構成であるため電流制御部３とＰＷＭ制御部４をそれぞれ５つ備える。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊からＤ５＊）から推定相電流（ＲＩＵ、ＲＩＶ、ＲＩＷ、ＲＩＡＣ）を推定し、電流制御部３に出力する。なお、Ｄｕｔｙ指令Ｄ５＊は－Ｄ４＊である。
　電流制御部３は推定相電流（ＲＩＵ、ＲＩＶ、ＲＩＷ、ＲＩＡＣ）と各相電流の目標値（ＩＵ＊、ＩＶ＊、ＩＷ＊、ＩＡＣ＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊からＤ５＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊からＤ５＊）から電力変換部１ＮＡ、１ＮＢの各レグの上下アーム（Ａｐ１からＡｐ５およびＡｎ１からＡｎ５）を制御するオンオフ信号（Ｓｐ１からＳｐ５およびＳｎ１からＳｎ５）を生成する。
　次に、実施の形態１の電力変換装置において、コンバータとインバータとを組合せた構成例を組合せ構成１から組合せ構成４として説明する。
　図４０は１相コンバータと単相二線インバータの代表組合せ構成１である。
　図１等の構成と区別するために、電力変換装置１１６としている。また、電力変換部１Ｐとし、入力電源部１１Ｐとしている。
　電力変換装置１１６の入力電源部１１Ｐは、リアクトルＬ１、Ｌ２および交流電源ＶＡＣ１を備え、さらに、リアクトルＬ３と直流電源ＶＤＣ１を備える。
　電力変換装置１１６は全体で３相構成であるため電流制御部３とＰＷＭ制御部４をそれぞれ３つ備える。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊からＤ３＊）から推定相電流（ＲＩＡＣ、ＲＩ３）を推定し、電流制御部３に出力する。なお、Ｄｕｔｙ指令Ｄ２＊は－Ｄ１＊である。
　電流制御部３は推定相電流（ＲＩＡＣ、ＲＩ３）と各相電流の目標値（ＩＡＣ＊、Ｉ３＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊からＤ３＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊からＤ３＊）から電力変換部１Ｐの各レグの上下アーム（Ａｐ１からＡｐ３およびＡｎ１からＡｎ３）を制御するオンオフ信号（Ｓｐ１からＳｐ３、およびＳｎ１からＳｎ３）を生成する。
　代表組合せ構成１の各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例は実施の形態１で示した３相構成と同様である。
　図４１は２入力２相コンバータと単相二線インバータの代表組合せ構成２である。
　図１等の構成と区別するために、電力変換装置１１７としている。また、電力変換部１Ｑとし、入力電源部１１Ｑとしている。
　電力変換装置１１７の入力電源部１１Ｑは、リアクトルＬ１、Ｌ２および交流電源ＶＡＣ１を備え、さらに、リアクトルＬ３、Ｌ４と直流電源ＶＤＣ１、ＶＤＣ２を備える。
　電力変換装置１１７は全体で４相構成であるため電流制御部３とＰＷＭ制御部４をそれぞれ４つ備える。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊からＤ４＊）から推定相電流（ＲＩＡＣ、ＲＩ３、ＲＩ４）を推定し、電流制御部３に出力する。なお、Ｄｕｔｙ指令Ｄ２＊は－Ｄ１＊である。
　電流制御部３は推定相電流（ＲＩＡＣ、ＲＩ３、ＲＩ４）と各相電流の目標値（ＩＡＣ＊、Ｉ３＊、Ｉ４＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊からＤ４＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊からＤ４＊）から電力変換部１Ｑの各レグの上下アーム（Ａｐ１からＡｐ４およびＡｎ１からＡｎ４）を制御するオンオフ信号（Ｓｐ１からＳｐ４、およびＳｎ１からＳｎ４）を生成する。
　代表組合せ構成２の各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例は実施の形態１で示した４相構成と同様である。
　図４２は１相コンバータと単相三線インバータの代表組合せ構成３である。
　図１等の構成と区別するために、電力変換装置１１８としている。また、電力変換部１Ｒとし、入力電源部１１Ｒとしている。
　電力変換装置１１８の入力電源部１１Ｒは、リアクトルＬ１、Ｌ３および交流電源ＶＡＣ１、ＶＡＣ２を備え、さらに、リアクトルＬ４と直流電源ＶＤＣ１を備える。
　電力変換装置１１８は全体で４相構成であるため電流制御部３とＰＷＭ制御部４をそれぞれ４つ備える。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊からＤ４＊）から推定相電流（ＲＩＵ、ＲＩＶ、ＲＩＯ、ＲＩ４）を推定し、電流制御部３に出力する。
　電流制御部３は推定相電流（ＲＩＵ、ＲＩＶ、ＲＩＯ、ＲＩ４）と各相電流の目標値（ＩＵ＊、ＩＶ＊、ＩＯ＊、Ｉ４＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊からＤ４＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊からＤ４＊）から電力変換部１Ｒの各レグの上下アーム（Ａｐ１からＡｐ４およびＡｎ１からＡｎ４）を制御するオンオフ信号（Ｓｐ１からＳｐ４、およびＳｎ１からＳｎ４）を生成する。
　代表組合せ構成３の各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例は実施の形態１で示した４相構成と同様である。
　図４３は１相コンバータと三相三線インバータの代表組合せ構成４である。
　図１等の構成と区別するために、電力変換装置１１９としている。また、電力変換部１Ｓとし、入力電源部１１Ｓとしている。
　電力変換装置１１９の入力電源部１１Ｓは、リアクトルＬ１、Ｌ２、Ｌ３および交流電源ＶＡＣ１、ＶＡＣ２、ＶＡＣ３を備え、さらに、リアクトルＬ４と直流電源ＶＤＣ１を備える。
　電力変換装置１１９は全体で４相構成であるため電流制御部３とＰＷＭ制御部４をそれぞれ４つ備える。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊からＤ４＊）から推定相電流（ＲＩＵ、ＲＩＶ、ＲＩＷ、ＲＩ４）を推定し、電流制御部３に出力する。
　電流制御部３は推定相電流（ＲＩＵ、ＲＩＶ、ＲＩＷ、ＲＩ４）と各相電流の目標値（ＩＵ＊、ＩＶ＊、ＩＷ＊、Ｉ４＊）を用いて、各相電流を制御するためのＤｕｔｙ指令（Ｄ１＊からＤ４＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成したＤｕｔｙ指令（Ｄ１＊からＤ４＊）から電力変換部１Ｓの各レグの上下アーム（Ａｐ１からＡｐ４およびＡｎ１からＡｎ４）を制御するオンオフ信号（Ｓｐ１からＳｐ４、およびＳｎ１からＳｎ４）を生成する。
　代表組合せ構成４の各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、Ｄｕｔｙ指令更新周期の設定例は実施の形態１で示した４相構成と同様である。
　以上説明したように、レグごとに三角波キャリアに異なる初期位相差を設定した構成において、複数の異なる電源が各相に接続された複数のレグを共通ＤＣバスに接続した構成においても電流推定部２の機能は適用可能である。
　以上説明したように、実施の形態１は代表構成６つを用いて、三角波キャリアのキャリア周期とＤＣバス電流サンプリング周期に基づき、Ｄｕｔｙ指令更新周期を定めることで、所定回数の共通ＤＣバス電流Ｉｂｕｓの検出タイミングにおいて、アームのオンオフ状態変化を防止できることを説明した。さらに、予め電流推定部２で取り扱う行列を管理できるため、安定した各相電流の推定が実現できることを説明した。
　なお、キャリア周期とＤＣバス電流サンプリング周期に基づきＤｕｔｙ指令更新周期の設定は、１回の電流推定あたりの所定回数の共通ＤＣバス電流Ｉｂｕｓの検出タイミングにおいてＤｕｔｙ指令変化に伴うアームのオンオフ状態を管理しやすくすることが目的である。しかし、このオンオフ状態の変化は、例えば３相構成の場合、Ｄｕｔｙ指令が１００／３％または２００／３％を通過しない限り発生しない。したがって、Ｄｕｔｙ指令更新周期をアームのオンオフ状態の変化が見込まれる条件のみ例外的に設定し、アームのオンオフ状態の変化が見込まれない条件ではより速い周期で更新してもよい。
　実施の形態１の説明において、高圧側アームのオンオフ状態を各相電流復元の式に用いたが、低圧側アームのオンオフ動作の論理反転値を用いても同様に実現できる。
　また、高圧側アームと低圧側アームの一方がダイオードの場合、スイッチング素子側のアームを基準として、各相電流復元を同様に実現できる。なお、図において各相電流のスイッチングによるリプル成分を無視して記載したが、各相電流にリプル成分が存在する場合も同様に適用可能である。
　以上説明したように、実施の形態１の電力変換装置は、共通ＤＣバスに接続した複数のレグを備えた電力変換部と、共通ＤＣバスの電流を検出する電流検出器と、各レグのオンオフ信号を生成するＰＷＭ制御部と、相電流を推定する電流推定部と、相電流を目標値と一致するようにＤｕｔｙ指令を調整する電流制御部とを備え、ＰＷＭ制御部は各レグのＤｕｔｙ指令と異なる初期位相で共通周期の三角波キャリアの大小関係に基づいて電力変換部を制御するオンオフ信号を生成し、電流推定部はキャリア周期と異なるサンプリング周期で電流検出器の検出電流を取得して、各相電流を推定し、電流制御部はキャリア周期とサンプリング周期の最小公倍数以上の時間に同期した周期で各相電流の推定値と目標値が一致するようにＤｕｔｙ指令を調整する電力変換装置に関するものである。
　したがって、実施の形態１の電力変換装置は、各相に異なる電源が接続可能であり、固定周期の安定した電流推定とこれに基づく電流制御を実現することができる。
実施の形態２．
　実施の形態２の電力変換装置は、位相シフトで動作する絶縁コンバータを含む構成において、ＰＷＭ制御部はレグごとに個別の位相シフト指令値に基づいて、初期位相の異なる同一パルス波形形状のアームのオンオフ信号を生成し、電流推定部はアームのオンオフ信号の周期と異なるサンプリング周期で電流検出器の検出電流を取得して各相電流を推定し、電流制御部はサンプリング周期とアームのオンオフ信号の周期の最小公倍数以上の時間に同期した周期で推定した各相電流を目標値に一致するよう位相シフト指令値を調整するものである。
　実施の形態２の電力変換装置について、基本構成の構成図である図４４、基本構成の電流検出タイミングの設定例１の説明図である図４５、図４６Ａ、４６Ｂ、基本構成における各相電流推定が可能な位相シフト指令更新周期の設定例１の説明図である図４７、実施の形態１との組合せ構成例の構成図である図４８、実施の形態１との組合せ構成例の電流検出タイミングの設定例１の説明図である図４９Ａ、４９Ｂ、図５０Ａ、５０Ｂ、および実施の形態１との組合せ構成１における各相電流推定が可能な位相シフト指令更新周期の設定例１の説明図である図５１に基づいて、実施の形態１との差異を中心に説明する。
　実施の形態２の構成図（図４４等）において、実施の形態１と同一あるいは相当部分は、同一の符号を付している。
　実施の形態２の電力変換装置の基本構成の構成および機能・動作を図４４から図４７に基づいて説明する。
　まず、図４４に基づいて、絶縁コンバータを備えた基本構成の機能・動作を入力電源部と電力変換部を中心に説明する。
　図４４において、実施の形態１の構成と区別するために、電力変換装置２００、電力変換部２１、入力電源部２１１としている。また、電力変換部２１と負荷１２との接続する共通ＤＣバスに平滑コンデンサ６を備えている。
　電力変換部２１は、上下アーム（Ａｐ１、Ａｐ２、Ａｎ１、Ａｎ２）を備えた電力変換部２１Ａ、絶縁トランス２１Ｂ、上下アーム（Ａｐ３、Ａｐ４、Ａｎ３、Ａｎ４）を備えた電力変換部２１Ｃから構成される。絶縁トランス２１Ｂにおいて１次側（低圧側）の電圧をＶ１２と、２次側（高圧側）の電圧をＶ３４としている。また、絶縁トランス２１Ｂの２次側の電流をＩ３、Ｉ４としている。
　入力電源部２１１は直流電源ＶＤＣ１を備えている。直流電源ＶＤＣ１の電圧をＶＤＣとしている。
　位相シフトによって電力伝送を行う絶縁コンバータは、実施の形態１の電力変換装置１０１（図２）で示した電流制御部３とＰＷＭ制御部４のＤｕｔｙ指令が位相シフト指令に置き換わり、電流制御部３を１つ、ＰＷＭ制御部４を２つ備える。
　以下の説明では、絶縁トランス２１Ｂの１次側、２次側それぞれ備える２組のレグにおいて、２つのレグの内、一方のレグの上アームのオンオフ状態ともう一方のレグの下アームのオンオフ状態を合わせ、同様に一方のレグの下アームのオンオフ状態ともう一方のレグの上アームのオンオフ状態を合わせる動作を想定している。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成した位相シフト指令（φ＊）から推定相電流（ＲＩｂｕｓａｖ）を推定し、電流制御部３に出力する。なお、Ｉｂｕｓａｖは、共通ＤＣバス電流Ｉｂｕｓの平均値である。
　電流制御部３は推定相電流（ＲＩｂｕｓａｖ）と相電流の目標値（Ｉｂｕｓａｖ＊）を用いて、各相電流を制御するための位相シフト指令（φ＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成した位相シフト指令（φ＊）から電力変換部１Ａの各レグの上下アーム（Ａｐ１～Ａｐ４およびＡｎ１～Ａｎ４）を制御するオンオフ信号（Ｓｐ１からＳｐ４、およびＳｎ１からＳｎ４）を生成する。
　図４５、図４６は電力変換装置２００の高圧側上アームＡｐ１とＡｐ３のオンオフ状態、絶縁トランス２１Ｂの１次側、２次側の電圧、各相電流（Ｉ３、Ｉ４）、およびと共通ＤＣバス電流Ｉｂｕｓの検出タイミングの設定例１である。
　具体的には、図４５は、高圧側の上アームＡｐ１、Ａｐ３のオンオフ状態、絶縁トランス２１Ｂの１次側電圧Ｖ１２、２次側電圧Ｖ３４、各相電流（Ｉ３、Ｉ４）、共通ＤＣバス電流Ｉｂｕｓおよび検出電流（Ｉｓｐ１、Ｉｓｐ２）の関係を説明している。
　なお、相電流Ｉ４は、－Ｉ３である。
　図４６Ａは、上アームＡｐ１のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１、Ｉｓｐ２の検出タイミング）を位相で説明している。
　図４６Ｂは、上アームＡｐ３のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１、Ｉｓｐ２の検出タイミング）を位相で説明している。
　ここで、三角波キャリア（ｆｃ１、ｆｃ３）１周期あたりを３６０度として、位相シフト指令に対応する高圧側上アームＡｐ１およびＡｐ３のオンオフ状態と共通ＤＣバス電流Ｉｂｕｓの検出タイミングの関係を抽出することができる。
　なお、Ａｎ２はＡｐ１と同期してオンオフ動作し、Ａｎ１とＡｐ２はＡｐ１の反転値に同期してオンオフ動作する。同様に、Ａｎ４はＡｐ３と同期してオンオフ動作し、Ａｎ３とＡｐ４はＡｐ３の反転値に同期してオンオフ動作する。
　これにより、アームのオンオフ切替りタイミングと共通ＤＣバス電流Ｉｂｕｓの検出タイミングの重複によるサンプリング誤差が発生しやすい条件を事前に把握できる。
　図４５、図４６では、２相共に位相シフト指令が０度と１８０度にてサンプリング誤差が発生しやすいといえる。
　図４７は電力変換装置２００の図４５、図４６に対応した各相電流推定が可能な位相シフト指令更新周期の設定例１である。具体的には、図４７は各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、位相シフト指令更新周期の設定例１である。
　なお、図４７において、＊Ｑは「電流検出（Ｉｓｐ１、Ｉｓｐ２）を行い、相電流を推定する」、＊Ｒは「電流制御」を表している。また、φは位相シフトである。
　ここで、各相のキャリア位相差を１８０度、共通ＤＣバス電流Ｉｂｕｓの検出タイミング周期をキャリア周期の１．５倍、電流制御及び位相シフト指令の更新周期をキャリア周期と電流検出タイミング周期の最小公倍数であるキャリア周期の３．０倍としている。
　キャリア周期で絶縁トランス２１Ｂに生じる電流極性が切り替わるため、実施の形態１で示したような各相電流の推定はできない。しかし、図４５で示した検出電流Ｉｓｐ１とＩｓｐ２に差分が生じる場合、絶縁トランス２１Ｂに直流分のオフセットが生じていることを意味するため、本構成では直流分キャンセルの制御に用いることができる。
　また、検出電流Ｉｓｐ１とＩｓｐ２に対して入力電圧ＶＤＣ、共通ＤＣバス電圧Ｖｂｕｓと位相シフト指令（φ＊）を考慮することで共通ＤＣバス電流Ｉｂｕｓの平均値を推定することができる。
　次に、実施の形態１で説明したキャリア周期あたりに平均電流が一定の電力変換器と、絶縁コンバータのようなキャリア周期あたりの平均電流がゼロで電力伝送を行う電力変換器の組合せ構成における本願の実施の形態の適用方法を説明する。
　なお、この電力変換器は、例えば、実施の形態１の図４において入力電源部１１Ａと電力変換部１Ａを組合せた概念である。
　絶縁コンバータを備えた電力変換装置２００と実施の形態１で説明したでキャリア周期あたりに平均電流が一定の電力変換器を組合せた構成例の機能・動作を図４８から図５１に基づいて説明する。
　まず、図４８に基づいて、入力電源部と電力変換部を中心に説明する。実施の形態２の電力変換装置２００と区別するために、電力変換装置２０１としている。また、電力変換部２２とし、入力電源部２２１としている。また、電力変換部２２と負荷１２との接続する共通ＤＣバスに平滑コンデンサ６を備えている。
　電力変換部２２は、上下アーム（Ａｐ１、Ａｐ２、Ａｎ１、Ａｎ２）を備えた電力変換部２２Ａ、絶縁トランス２２Ｂ、上下アーム（Ａｐ３、Ａｐ４、Ａｎ３、Ａｎ４）を備えた電力変換部２２Ｃ、上下アーム（Ａｐ５、Ａｐ５）を備えた電力変換部２２Ｄから構成される。絶縁トランス２２Ｂにおいて１次側（低圧側）の電圧をＶ１２と、２次側（高圧側）の電圧をＶ３４としている。また、絶縁トランス２２Ｂの２次側の電流をＩ３、Ｉ４としている。
　入力電源部２２１は直流電源ＶＤＣ１を備える入力電源部２２１ＡとリアクトルＬ１と直流電源ＶＤＣ２を備える入力電源部２２１Ｂから構成される。直流電源ＶＤＣ１の電圧ＶＤＣとしている。
　電流推定部２は、電流検出器５で検出した共通ＤＣバス電流Ｉｂｕｓと電流制御部３が生成した位相シフト指令およびＤｕｔｙ指令（φ＊、Ｄ５＊）から推定相電流（ＲＩｂｕｓａｖ、Ｉ５）を推定し、電流制御部３に出力する。
　電流制御部３は推定相電流（ＲＩｂｕｓａｖ、Ｉ５）と相電流の目標値（Ｉｂｕｓａｖ＊、Ｉ５＊）を用いて、各相電流を制御するための位相シフト指令およびＤｕｔｙ指令（φ＊、Ｄ５＊）を生成する。
　ＰＷＭ制御部４は、電流制御部３が生成した位相シフト指令、Ｄｕｔｙ指令（φ＊、Ｄ５＊）から電力変換部２２の各レグの上下アーム（Ａｐ１からＡｐ５、およびＡｎ１からＡｎ５）を制御するオンオフ信号（Ｓｐ１からＳｐ５、およびＳｎ１からＳｎ５）を生成する。
　図４９、図５０は電力変換装置２０１の三角波キャリア、高圧側上アームＡｐ１とＡｐ３のオンオフ状態、絶縁トランス２２Ｂの１次側、２次側の電圧、各相電流（Ｉ３、Ｉ４、Ｉ５）、および共通ＤＣバス電流Ｉｂｕｓの検出タイミングの設定例１である。
　具体的には、図４９Ａは、三角波キャリア（ｆｃ５）、高圧側の上アームＡｐ１、Ａｐ３、Ａｐ５のオンオフ状態、絶縁トランス２２Ｂの１次側電圧Ｖ１２、２次側電圧Ｖ３４、各相電流（Ｉ３、Ｉ４、Ｉ５）、共通ＤＣバス電流Ｉｂｕｓおよび検出電流（Ｉｓｐ１、Ｉｓｐ２）の関係を説明している。
　なお、相電流Ｉ４は、－Ｉ３である。
　図４９Ｂは、上アームＡｐ１のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミングを位相で説明している。
　図５０Ａは、上アームＡｐ３のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミングを位相で説明している。
　図５０Ｂは、上アームＡｐ５のオンオフ状態および共通ＤＣバス電流Ｉｂｕｓの検出タイミング（つまりＩｓｐ１、Ｉｓｐ２の検出タイミング）を位相で説明している。
　ここで、三角波キャリア（ｆｃ１、ｆｃ３、ｆｃ５）１周期あたりを３６０度として、位相シフト指令に対応する高圧側上アームＡｐ１、Ａｐ３、Ａｐ５のオンオフ状態と共通ＤＣバス電流Ｉｂｕｓの検出タイミングの関係を抽出することができる。
　これにより、アームのオンオフ切替りタイミングと共通ＤＣバス電流Ｉｂｕｓの検出タイミングの重複によるサンプリング誤差が発生しやすい条件を事前に把握できる。
　図４９、図５０では、２相共に位相シフト指令が０度と１８０度にてサンプリング誤差が発生しやすいといえる。
　図５１は電力変換装置２０１の図４９、図５０に対応した各相電流推定が可能な位相シフト指令更新周期の設定例１である。具体的には、図５１は各相電流推定が可能なキャリア周期、サンプリング周期、相電流推定、位相シフト指令更新周期の設定例１である。
　なお、図５１において、＊Ｓは「電流検出（Ｉｓｐ１、Ｉｓｐ２）を行い、相電流を推定する」、＊Ｔは「電流制御」を表している。また、φは位相シフトである。
　ここで、各相のキャリア位相差を１８０度、共通ＤＣバス電流Ｉｂｕｓの検出タイミング周期をキャリア周期の１．５倍、電流制御及び位相シフト指令の更新周期をキャリア周期と電流検出タイミング周期の最小公倍数であるキャリア周期の３．０倍としている。
　図５１の設定例において、実施の形態１の代表構成１の非絶縁コンバータ２台構成時に成立する（５）式に対して、絶縁コンバータ１台と非絶縁コンバータ１台の本構成にて成立する関係は（３０）式となる。
　ここで、（３０）式は実施の形態１の代表構成１の添え字１に対応する非絶縁コンバータ１を絶縁コンバータに、添え字２に対応する非絶縁コンバータ２を非絶縁コンバータ５に置き換えている。また、Ｉｓｐ１とＩｓｐ２のタイミングにおいて絶縁コンバータのトランスに生じる電流はキャリア周期あたりの直流偏差が電流振幅に対して１／１０以下の小さい値とし、２回の検出タイミングにて発生する電流は同値のＩＤＡＢとした。
Figure JPOXMLDOC01-appb-M000030
　（３０）式の行列Ｚの行列式は１であることから、（６）式を用いた推定を実施できることが分かる。なお、絶縁コンバータの平均電流はＩＤＡＢと異なるため、先に説明した通り、入力電圧ＶＤＣ、共通ＤＣバス電圧Ｖｂｕｓと位相シフト指令（φ＊）を用いて共通ＤＣバス電流ＩＤＡＢを補正して推定してもよい。
　また、（３１）式は（３０）式を代表とするキャリア周期あたりの平均電流がゼロである電力変換器の特性を（２）式に反映した汎用的に成立する式である。（３１）式は（２）式の添え字１に該当する電力変換器を共通ＤＣバス電流Ｉｂｕｓの検出タイミングにて毎回ほぼ一定の瞬時電流を出力する１台以上の電力変換器に置き換えたものである。
Figure JPOXMLDOC01-appb-M000031
　以上説明したように、実施の形態２は実施の形態１の構成に絶縁コンバータなどのキャリア周期あたりの平均電流がゼロである１台以上の電力変換器を含む構成において、実施の形態１と同様の手段で安定した各相電流の推定が実現できる。本説明では、１台の絶縁コンバータを用いたが、複数台の絶縁コンバータなど共通ＤＣバス電流Ｉｂｕｓのサンプリングタイミングにてほぼ一定の電流を出力する構成であれば何を用いても同様の効果を得ることができる。
　以上説明したように、実施の形態２の電力変換装置は、位相シフトで動作する絶縁コンバータを含む構成において、ＰＷＭ制御部はレグごとに個別の位相シフト指令値に基づいて、初期位相の異なる同一パルス波形形状のアームのオンオフ信号を生成し、電流推定部はアームのオンオフ信号の周期と異なるサンプリング周期で電流検出器の検出電流を取得して各相電流を推定し、電流制御部はサンプリング周期とアームのオンオフ信号の周期の最小公倍数以上の時間に同期した周期で推定した各相電流を目標値に一致するよう位相シフト指令値を調整するものである。
　したがって、実施の形態２の電力変換装置は、絶縁コンバータを含む構成においても、各相に異なる電源が接続可能であり、固定周期の安定した電流推定とこれに基づく電流制御を実現することができる。
　本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組合せで実施の形態に適用可能である。
　従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組合せる場合が含まれるものとする。
　本願は、各相に異なる電源が接続可能であり、固定周期の安定した電流推定とこれに基づく電流制御を実現することができるため、電力変換装置に広く適用できる。
　１００～１１９，２００，２０１　電力変換装置、１，１Ａ～１Ｈ，１Ｊ～１Ｎ，１Ｐ～１Ｓ，２１，２１Ａ，２１Ｃ，２２，２２Ａ，２２Ｃ，２２Ｄ　電力変換部、２　電流推定部、３　電流制御部、４　ＰＷＭ制御部、５　電流検出器、５Ａ　抵抗、５Ｂ　演算器、６　平滑コンデンサ、１１，１１Ａ～１１Ｈ，１１Ｊ～１１Ｎ，１１Ｐ～１１Ｓ，２１１，２２１，２２１Ａ，２２１Ｂ　入力電源部、１２　負荷、２１Ｂ，２２Ｂ　絶縁トランス、Ａｐ１，Ａｐ２，・・・，ＡｐＮ　上アーム、Ａｎ１，Ａｎ２，・・・，ＡｎＮ　下アーム、Ｉ１，Ｉ２，・・・，ＩＮ　相電流、Ｉｂｕｓ　共通ＤＣバス電流、Ｉｓｐ１～Ｉｓｐ６　検出電流、ＲＩ１，ＲＩ２，・・・，ＲＩＮ，ＲＩＵ，ＲＩＶ，ＲＩＷ，ＲＩＯ，ＲＩＡＣ，ＲＩｂｕｓａｖ　推定相電流、Ｉ１＊，Ｉ２＊，・・・，ＩＮ＊，ＩＵ＊，ＩＶ＊，ＩＷ＊，ＩＯ＊，ＩＡＣ＊，Ｉｂｕｓａｖ＊　相電流目標値、Ｄ１＊，Ｄ２＊，・・・，ＤＮ＊　Ｄｕｔｙ指令、Ｓｐ１，Ｓｐ２，・・・，ＳｐＮ　上アームオンオフ信号、Ｓｎ１，Ｓｎ２，・・・，ＳｎＮ　上アームオンオフ信号、ｆｃ１～ｆｃ５　三角波キャリア、φ＊　位相シフト指令、φ　位相シフト、Ｌ１～Ｌ５　リアクトル、ＶＤＣ１～ＶＤＣ４　直流電源、ＶＡＣ１～ＶＡＣ４　交流電源。

Claims (11)

  1. スイッチング素子をそれぞれ備えた２つのアームを上下に接続した１組をレグとし、前記レグを複数個有し、各前記レグにおいて前記２つのアームの中点に接続された経路に流れる電流を相電流とし、共通ＤＣバスに複数の前記レグの両端を接続した電力変換部と、
    前記共通ＤＣバスに流れる電流を計測する電流検出器と、
    前記レグの上下アームの前記スイッチング素子を制御するオンオフ信号を生成するＰＷＭ制御部と、
    前記相電流を推定する電流推定部と、
    前記相電流を制御する電流制御部と、を備える電力変換装置において、
    前記ＰＷＭ制御部は前記レグごとに個別のＤｕｔｙ指令と前記レグごとに異なる初期位相で共通の周期の三角波キャリアの大小関係に基づいて前記レグの前記スイッチング素子を制御する前記オンオフ信号を生成し、
    前記電流推定部は前記三角波キャリアのキャリア周期と異なるサンプリング周期で前記電流検出器の検出値を取得して前記レグの前記相電流を推定し、
    前記電流制御部は推定相電流を前記相電流の目標値と一致するように前記Ｄｕｔｙ指令を調整する電力変換装置。
  2. 前記電流推定部は、複数の前記三角波キャリアの最大値と最小値とに一致するタイミングに同期した前記キャリア周期と異なるサンプリング周期で前記電流検出器の検出値を取得して前記相電流を推定する請求項１に記載の電力変換装置。
  3. 前記電流制御部は前記キャリア周期と前記サンプリング周期との最小公倍数以上の時間に同期した周期で前記推定相電流を前記相電流の目標値と一致するように前記Ｄｕｔｙ指令を調整する請求項１または請求項２に記載の電力変換装置。
  4. 前記電流推定部は、前記相電流の数と同数の前記電流検出器の検出値を用いて前記レグの前記相電流を推定する請求項１から請求項３のいずれか１項に記載の電力変換装置。
  5. 前記ＰＷＭ制御部の複数の前記三角波キャリアの初期位相差は異なる請求項１から請求項４のいずれか１項に記載の電力変換装置。
  6. 異なる直流電源または共通の直流電源が前記電力変換部の複数の前記相電流の経路に接続された請求項１から請求項５のいずれか１項に記載の電力変換装置。
  7. 単相交流電源または複数相交流電源が前記電力変換部の複数の前記相電流の経路に接続された請求項１から請求項５のいずれか１項に記載の電力変換装置。
  8. 直流電源および交流電源が前記電力変換部の複数の前記相電流の経路に接続された請求項１から請求項５のいずれか１項に記載の電力変換装置。
  9. 前記電力変換部の複数の前記相電流の経路は位相シフトで動作する絶縁コンバータの１次側または２次側のトランス経路に接続された請求項１から請求項５のいずれか１項に記載の電力変換装置。
  10. 前記ＰＷＭ制御部は前記レグごとに個別の位相シフト指令に基づいて前記レグごとに初期位相の異なる同一パルス波形形状の前記レグの前記スイッチング素子を制御するオンオフ信号を生成し、
    前記電流推定部は前記オンオフ信号の周期と異なるサンプリング周期で前記電流検出器の検出値を取得し、前記サンプリング周期と前記オンオフ信号の周期の最小公倍数以上の時間に同期した周期で前記レグごとの前記相電流を推定し、
    前記電流制御部は前記推定相電流を前記相電流の前記目標値と一致するよう前記位相シフト指令を調整する請求項８に記載の電力変換装置。
  11. スイッチング素子をそれぞれ備えた２つのアームを上下に接続した１組をレグとし、前記レグを複数個有し、各前記レグにおいて前記２つのアームの中点に接続された経路に流れる電流を相電流とし、共通ＤＣバスに複数の前記レグの両端を接続した電力変換部と、
    共通ＤＣバスに流れる電流を計測する電流検出器と、
    前記レグの上下アームの前記スイッチング素子を制御するオンオフ信号を生成するＰＷＭ制御部と、
    前記相電流を推定する電流推定部と、
    前記相電流を制御する電流制御部とを備え、
    位相シフトで動作する絶縁コンバータの１次側または２次側のトランス経路が前記電力変換部の複数の前記相電流の経路に接続されている電力変換装置において、
    前記ＰＷＭ制御部は前記レグごとに個別の位相シフト指令と前記レグごとに異なる初期位相で共通の周期の三角波キャリアの大小関係に基づいて前記レグの前記スイッチング素子を制御する前記オンオフ信号を生成し、
    前記電流推定部は複数の前記三角波キャリアの最大値と最小値に一致するタイミングに同期した前記三角波キャリアのキャリア周期と異なるサンプリング周期で前記電流検出器の検出値を取得して前記相電流を推定し、
    前記電流制御部は推定相電流を前記相電流の目標値と一致するように前記位相シフト指令を調整する電力変換装置。
PCT/JP2018/036251 2018-09-28 2018-09-28 電力変換装置 WO2020065918A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US17/258,458 US11482917B2 (en) 2018-09-28 2018-09-28 Power conversion device
CN201880097336.0A CN112740532B (zh) 2018-09-28 2018-09-28 电力变换装置
DE112018008037.4T DE112018008037T5 (de) 2018-09-28 2018-09-28 Energie-umwandlungseinrichtung
JP2019513863A JP6567224B1 (ja) 2018-09-28 2018-09-28 電力変換装置
PCT/JP2018/036251 WO2020065918A1 (ja) 2018-09-28 2018-09-28 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/036251 WO2020065918A1 (ja) 2018-09-28 2018-09-28 電力変換装置

Publications (1)

Publication Number Publication Date
WO2020065918A1 true WO2020065918A1 (ja) 2020-04-02

Family

ID=67766612

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/036251 WO2020065918A1 (ja) 2018-09-28 2018-09-28 電力変換装置

Country Status (5)

Country Link
US (1) US11482917B2 (ja)
JP (1) JP6567224B1 (ja)
CN (1) CN112740532B (ja)
DE (1) DE112018008037T5 (ja)
WO (1) WO2020065918A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116540614B (zh) * 2023-07-04 2023-11-03 深圳砺驰半导体科技有限公司 信号控制方法、装置及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107683A (ja) * 1994-10-03 1996-04-23 Mitsubishi Electric Corp 電動機の運転制御装置及び絶縁型双方向直流電圧変換回路
JPH1118433A (ja) * 1997-06-19 1999-01-22 Hitachi Ltd パルス幅変調電力変換装置
JP2007159345A (ja) * 2005-12-08 2007-06-21 Honda Motor Co Ltd 電動機の制御装置
JP2017028950A (ja) * 2015-07-28 2017-02-02 三菱電機株式会社 電力変換装置
JP2017163789A (ja) * 2016-03-11 2017-09-14 日立オートモティブシステムズ株式会社 モータ駆動装置及びモータ駆動装置における相電流検出方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3369981B2 (ja) * 1998-10-13 2003-01-20 東京電力株式会社 正弦波入出力単相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置
JP4367130B2 (ja) * 2001-09-29 2009-11-18 ダイキン工業株式会社 相電流検出方法、インバータ制御方法、モータ制御方法およびこれらの装置
JP4356715B2 (ja) 2006-08-02 2009-11-04 トヨタ自動車株式会社 電源装置、および電源装置を備える車両
JP4866216B2 (ja) * 2006-11-22 2012-02-01 株式会社日立製作所 電力変換装置
JP4746667B2 (ja) * 2008-11-26 2011-08-10 本田技研工業株式会社 電動機の相電流推定装置および電動機の磁極位置推定装置
JP5325561B2 (ja) 2008-12-22 2013-10-23 株式会社日立製作所 三相交流モータの制御装置、及びその制御方法
JP5396948B2 (ja) * 2009-03-17 2014-01-22 株式会社ジェイテクト モータ制御装置及び電動パワーステアリング装置
WO2013084289A1 (ja) * 2011-12-06 2013-06-13 三菱電機株式会社 電力変換装置
JP6040565B2 (ja) 2012-05-11 2016-12-07 学校法人東京理科大学 多相の電力変換回路
JP2014060851A (ja) * 2012-09-18 2014-04-03 Toshiba Corp Ｄｃｄｃコンバータ
WO2014064996A1 (ja) * 2012-10-23 2014-05-01 三菱電機株式会社 電力変換装置
WO2014125571A1 (ja) * 2013-02-12 2014-08-21 三菱電機株式会社 モータ制御装置およびその制御方法
EP3206298A4 (en) * 2014-10-08 2018-05-23 Mitsubishi Electric Corporation Power conversion device, method of controlling same, and electric power steering control device
CA2983441C (en) * 2015-04-20 2022-05-03 Nissan Motor Co., Ltd. Control apparatus and control method
WO2017072960A1 (ja) * 2015-10-30 2017-05-04 三菱電機株式会社 モータ制御装置、電気掃除機およびハンドドライヤー
JP2017093240A (ja) * 2015-11-16 2017-05-25 オムロンオートモーティブエレクトロニクス株式会社 多相電動モータ制御装置
JP2017153332A (ja) * 2016-02-26 2017-08-31 株式会社東芝 モータ制御装置
KR102441606B1 (ko) * 2017-05-25 2022-09-07 현대모비스 주식회사 모터 제어 시스템 및 그 방법
CN107681939B (zh) * 2017-10-30 2024-04-26 广东美的制冷设备有限公司 电机控制系统、变频空调器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107683A (ja) * 1994-10-03 1996-04-23 Mitsubishi Electric Corp 電動機の運転制御装置及び絶縁型双方向直流電圧変換回路
JPH1118433A (ja) * 1997-06-19 1999-01-22 Hitachi Ltd パルス幅変調電力変換装置
JP2007159345A (ja) * 2005-12-08 2007-06-21 Honda Motor Co Ltd 電動機の制御装置
JP2017028950A (ja) * 2015-07-28 2017-02-02 三菱電機株式会社 電力変換装置
JP2017163789A (ja) * 2016-03-11 2017-09-14 日立オートモティブシステムズ株式会社 モータ駆動装置及びモータ駆動装置における相電流検出方法

Also Published As

Publication number Publication date
US20210281159A1 (en) 2021-09-09
JPWO2020065918A1 (ja) 2021-01-07
DE112018008037T5 (de) 2021-06-10
CN112740532B (zh) 2023-11-07
CN112740532A (zh) 2021-04-30
JP6567224B1 (ja) 2019-08-28
US11482917B2 (en) 2022-10-25

Similar Documents

Publication Publication Date Title
EP3062428B1 (en) Inverter phase current reconstruction apparatus and methods
US8929111B2 (en) System and method for common-mode elimination in a multi-level converter
US8233294B2 (en) Method and system for controlling a power converter system connected to a DC-bus capacitor
US8503207B2 (en) Discontinuous pulse width drive modulation method and apparatus for reduction of common-mode voltage in power conversion systems
JP4626651B2 (ja) 電力変換装置と電力変換方法
JP6702334B2 (ja) マトリックスコンバータに基づいた整流器の高速転流を行う装置および方法
US11218107B2 (en) Control device for power converter
WO2020261384A1 (ja) 電力変換装置
JP7476585B2 (ja) 電力変換装置
WO2020065918A1 (ja) 電力変換装置
JP6826928B2 (ja) インバータ装置、空気調和機、インバータ装置の制御方法及びプログラム
TW200414660A (en) Pulse width modulation method and device thereof, power conversion method and power converter
EP3382870A1 (en) Inverter apparatus, air conditioner, method of controlling inverter apparatus, and program
US9742284B2 (en) Multiphase power circuit
JP6221815B2 (ja) インバータの制御方法およびインバータ
JP6639756B1 (ja) 回転機の制御装置
US9484806B2 (en) Driving apparatus for driving power factor correction circuit
EP3393025B1 (en) Method and system for controlling rectifier
JP2003274675A (ja) １パルス単相ブリッジ電圧形自励式変換器の制御装置
US20120275204A1 (en) Bridgeless Power Factor Correcting Circuits with two Switches
Korotyeyev et al. Analyse of steady-state process in circuits with incommensurable frequencies of voltage sources
EP4270763A1 (en) Power conversion control device
JP6863117B2 (ja) 単相三線式インバータ及び電圧補償装置
US20220052625A1 (en) Power conversion device
JP2683000B2 (ja) パルス幅変調コンバータ制御装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019513863

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18934802

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 18934802

Country of ref document: EP

Kind code of ref document: A1