WO2014064996A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2014064996A1
WO2014064996A1 PCT/JP2013/072368 JP2013072368W WO2014064996A1 WO 2014064996 A1 WO2014064996 A1 WO 2014064996A1 JP 2013072368 W JP2013072368 W JP 2013072368W WO 2014064996 A1 WO2014064996 A1 WO 2014064996A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
power conversion
phase
current
conversion circuit
Prior art date
Application number
PCT/JP2013/072368
Other languages
English (en)
French (fr)
Inventor
将 加藤
山崎 尚徳
万基 岡田
良範 山下
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN201380055374.7A priority Critical patent/CN104737433B/zh
Priority to JP2014543170A priority patent/JP5683760B2/ja
Priority to EP13848781.4A priority patent/EP2913915B1/en
Priority to BR112015008116A priority patent/BR112015008116A2/pt
Priority to US14/429,537 priority patent/US9362840B2/en
Publication of WO2014064996A1 publication Critical patent/WO2014064996A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/487Neutral point clamped inverters
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/46Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode

Definitions

  • the present invention relates to a power conversion device that converts DC power into AC power, and conversely, AC power into DC power, and more particularly to a power conversion device to which a three-level power conversion circuit is applied.
  • a power conversion device including an inverter circuit having a plurality of semiconductor switching elements and a switching control unit that controls driving of these semiconductor switching elements is known.
  • Such power converters are widely used in home appliances and industrial equipment that need to control the rotational speed and torque of a motor, for example.
  • vector control in which voltage and current are controlled in accordance with the motor speed and rotor position.
  • the speed and rotor position of the motor can be detected by providing a predetermined sensor, but this leads to an increase in the cost of the power converter.
  • sensorless vector control in which motor control is performed without detecting the motor speed and rotor position by a sensor, has come to be widely applied.
  • the speed and rotor position of the motor are estimated from the voltage applied to the motor and the current flowing through the motor. Further, in a general power conversion device, a voltage command is used as a voltage applied to the motor at that time.
  • a reflux diode is connected in antiparallel to the semiconductor switching element.
  • the voltage applied to the actual motor causes an error with respect to the voltage command due to the on-voltage drop when a current flows through these semiconductor switching elements and the return diode.
  • distortion occurs in the output current and torque.
  • the sensorless vector control becomes unstable.
  • Patent Document 1 a method of correcting the voltage command in consideration of an on-voltage drop when a current flows through a semiconductor switching element or a reflux diode is considered.
  • Patent Document 1 is a voltage command correction method for a two-level inverter, and no detailed description is given when applied to a three-level inverter.
  • the two-level inverter is a circuit that selectively outputs two voltage levels to the output terminal of the inverter to control the output voltage, and has six main circuits of the inverter. These switching elements are provided, and a single carrier is used when each of these switching elements is subjected to PWM modulation control (hereinafter referred to as PWM control).
  • PWM control PWM modulation control
  • a three-level inverter divides a DC power supply voltage into two DC voltages by a capacitor connected in series, and has three voltage levels: positive (high potential), zero (intermediate potential), and negative (low potential). These three voltage levels are selectively derived to the inverter output terminal by the on / off operation of the switching elements constituting the main circuit of the inverter, and the output voltage is controlled.
  • the main circuit of the three-level inverter includes twelve switching elements, and two carriers used for PWM control of each of these switching elements are also used.
  • the 2-level inverter and the 3-level inverter have not only different main circuit configurations, but also different output voltages, and different numbers of carriers used for PWM control. For this reason, when the voltage command is corrected in consideration of an on-voltage drop when a current flows through a semiconductor switching element or a return diode, the technique for the two-level inverter described in Patent Document 1 is applied to the three-level inverter as it is. It is difficult to do.
  • the present invention has been made to solve the above-described problems.
  • a current flows through a semiconductor switching element and a free-wheeling diode.
  • An object of the present invention is to provide a power conversion device capable of accurately compensating for an on-voltage drop at the time.
  • a first power conversion device has a plurality of semiconductor switching elements and a plurality of free-wheeling diodes, and converts a DC voltage into a voltage having three potentials: a positive voltage, a negative voltage, and a zero voltage.
  • a control unit that performs on / off control of the semiconductor switching element of the three-level power conversion circuit based on the time ratio of the three potentials within a predetermined period.
  • the on-voltage error caused by the on-voltage drop when current flows through the semiconductor switching element and the diode is calculated.
  • the voltage command value is corrected with a voltage correction amount for correcting the on-voltage error, and the semiconductor switching element of the three-level power conversion circuit is on / off controlled based on the corrected voltage command value.
  • a second power conversion device has a plurality of semiconductor switching elements and a plurality of free-wheeling diodes, and converts a DC voltage into a voltage having three potentials: a positive voltage, a negative voltage, and a zero voltage.
  • a control unit that performs on / off control of the semiconductor switching element of the three-level power conversion circuit based on the ratio between the voltage command value and the DC voltage and the current detection unit.
  • the on-voltage error caused by the on-voltage drop when the current flows through the semiconductor switching element and the diode is calculated, and the on-voltage error is calculated.
  • a positive voltage-correction amount to correct the voltage command value is for ON / OFF controlling the semiconductor switching elements of the three-level power converter circuit based on voltage command value after the correction
  • the first power conversion device is configured as described above, it is possible to compensate for the on-voltage drop, and the output current and torque due to the voltage error are not distorted. Since the voltage can be output without error with respect to the voltage command, the stability of the sensorless vector control can be improved.
  • the second power conversion device Since the second power conversion device according to the present invention is configured as described above, it is possible to compensate for the on-voltage drop, and there is no distortion in the output current and torque due to the voltage error. Since the voltage can be output without error with respect to the voltage command, the stability of the sensorless vector control can be improved.
  • FIG. 1 and 2 are configuration diagrams of a power conversion device according to Embodiment 1 of the present invention, and show an example in which a neutral point clamp type three-level inverter is applied to an electric railway vehicle.
  • reference numeral 1 is a three-level power conversion circuit (hereinafter referred to as a main circuit) constituting a neutral-point clamp type three-level inverter
  • 2 is an electrical overhead line that is a DC voltage source
  • 3 is a current collector.
  • 4 is a wheel
  • 5 is a rail
  • 6 is a voltage detector
  • 7U, 7V, and 7W are current detectors.
  • FC1 and FC2 are voltage dividing capacitors for generating an intermediate voltage (neutral point voltage) corresponding to zero potential on the AC voltage output side from the electric overhead line 2.
  • the voltage of the electrical overhead line 2 is Ed
  • the voltages of the voltage dividing capacitors FC1 and FC2 are Ed / 2.
  • Reference numeral 8 denotes a load.
  • an induction motor is shown.
  • a control unit 9 controls the main circuit 1.
  • the main circuit 1 includes a total of 12 semiconductor switching elements (hereinafter simply referred to as switching elements) SU1 to SU4, SV1 to SV4, SW1 to SW4 capable of self-extinguishing, and the switching elements SU1 to SU4 and SV1 to SV4. , SW1 to SW4, respectively, are provided with freewheeling diodes DU1 to DU4, DV1 to DV4, and DW1 to DW4 that are individually connected in reverse parallel.
  • a switching arm for the U phase is constituted by the four switching elements SU1 to SU4 and the four diodes DU1 to DU4.
  • switching elements SV1 to SV4 and diodes DV1 to DV4 constitute a switching arm for the V phase
  • switching elements SW1 to SW4 and diodes DW1 to DW4 constitute a switching arm for the W phase.
  • the switching elements SU1 to SU4, SV1 to SV4, and SW1 to SW4 are IGBTs here, they may be GTOs, transistors, or MOSFETs.
  • These UVW phase switching arms can be operated independently for each phase, and are based on the U phase switching command SU *, V phase switching command SV *, and W phase switching command SW * output from the control unit 9. ON / OFF control is performed to generate a three-level output voltage.
  • the voltage detection unit 6 detects the DC voltage Ed between PN and sends it to the control unit 9.
  • the current detection units 7U, 7V, and 7W individually detect the phase currents IU, IV, and IW supplied from the main circuit 1 to the load 8, and send them to the control unit 9.
  • Each of the current detection units 7U, 7V, and 7W is not limited to a CT (Current Transformer) that detects a current flowing in the connection between the main circuit 1 and the load 8, and may detect a current flowing in a shunt resistor or the like. Good.
  • CT Current Transformer
  • the remaining phase current IW may be calculated from IU and IV.
  • the control unit 9 receives a U-phase voltage command value VU * given from a higher-level control means (not shown), and based on the DC voltage Ed, current IU, and dipolar rate D (described later), a U-phase switching command SU *. And output to the main circuit 1.
  • U-phase switching command SU * includes four signals for controlling on / off of four switching elements SU1 to SU4 constituting the U-phase switching arm.
  • the control unit 9 receives the V-phase voltage command value VV *, generates a V-phase switching command SV * based on the DC voltage Ed, the current IV, and the dipolar rate D (described later) to generate the main circuit 1. Output to.
  • the control unit 9 receives the W-phase voltage command value VW *, generates a W-phase switching command SW * based on the DC voltage Ed, the current IW, and the dipolar rate D (described later) to generate the main circuit 1. Output to.
  • Dipolar modulation is known as an example of typical PWM control.
  • the output voltage is controlled by alternately outputting voltage pulses positively and negatively through a zero voltage within a half cycle of the reference signal wave, that is, within a half cycle of the output voltage of the main circuit 1. .
  • unipolar modulation the output voltage is controlled by outputting a single polarity pulse voltage within a half cycle of the reference signal wave, that is, within a half cycle of the output voltage of the main circuit 1.
  • a method using partial dipolar modulation a control method in which the dipolar modulation and the unipolar modulation are alternately mixed in the same period. Details of these are described in, for example, Japanese Patent Application Laid-Open No. 5-146160.
  • FIG. 3 is an explanatory diagram showing an example when PWM control is performed on the switching elements constituting the main circuit 1 by dipolar modulation, and here shows an ideal state when no on-voltage drop occurs.
  • this dipolar modulation for example, when a U-phase output voltage is obtained, as shown in FIG. 3A, a positively shifted upper carrier, a negatively shifted lower carrier, and a U-phase modulated wave that is a reference signal wave Are used to generate a U-phase switching command SU *.
  • the switching element SU1 on / off control of the switching element SU1 is performed according to the magnitude relationship between the upper carrier and the U-phase modulated wave
  • FIG. 3 (C) The switching element SU2 is on / off controlled according to the magnitude relationship between the lower carrier and the U-phase modulated wave.
  • the switching element SU3 performs the inverting operation of the switching element SU1
  • the switching element SU4 performs the inverting operation of the switching element SU2.
  • the PWM waveform shown in FIG. 3D that is, a waveform in which voltage pulses are alternately output positive and negative via a zero voltage within a half cycle of the U-phase modulated wave. Is obtained.
  • the dipolar rate D ⁇ shift amount B / the amplitude of the carrier waveform. C ⁇ .
  • This dipolar rate D indicates the offset amount of the carrier from the zero level.
  • the half voltage Ed / 2 is calculated by multiplying the PN DC voltage Ed detected by the voltage detector 6 by the multiplier 91 by 0.5.
  • the calculation of the half voltage Ed / 2 may be a method in which the voltages of FC1 and FC2 are detected and averaged.
  • the U-phase voltage command value VU * is divided by the half voltage Ed / 2 by the divider 92 to calculate the U-phase modulated wave a indicating the ratio between the voltage command value and the DC voltage.
  • the on-voltage calculation circuit 93 is accompanied by an on-voltage drop when a current flows through each switching element of the U-phase arm and the return diode based on the U-phase modulated wave a, the dipolar rate D, and the U-phase current IU.
  • the on-voltage error ⁇ V ON generated in this way is calculated and output.
  • a method for calculating the on-voltage error ⁇ V ON will be described in detail later.
  • the divider 94 divides the ON voltage error ⁇ V ON by the half voltage Ed / 2 to convert it into a modulation factor indicating the ratio between the voltage command value and the DC voltage, which is used as an ON voltage correction amount, and then subtracts.
  • the U-phase modulated wave a output from the divider 92 is corrected by the calculator 95 with the above-described on-voltage correction amount.
  • the carrier generator 96 receives the dipolar rate D, generates an upper carrier and a lower carrier, and outputs them to the PWM calculator 97.
  • the PWM calculator 97 generates a switching command SU1 * for controlling the switching element SU1 based on the magnitude relationship between the upper carrier and the U-phase modulated wave ah after the on-voltage drop is compensated.
  • a switching command SU2 * for controlling the switching element SU2 is generated based on the magnitude relationship between the lower carrier and the U-phase modulated wave ah after the ON voltage error is corrected.
  • the inverting logic unit 98 generates a switching command SU3 * for inverting the switching command SU1 * to control the switching element SU3, and a switching command SU4 * for inverting the switching command SU2 * to control the switching element SU4.
  • the gate logic unit 99 secures a minimum on / off time, sets a dead time to prevent an element short circuit, and corrects an output voltage error caused by setting the dead time. Each time correction is performed, and a U-phase switching command SU * is output to the main circuit 1 through a gate driver (not shown).
  • the control unit 9 has the same function for the V phase and the W phase, and outputs the V phase switching command SV * and the W phase switching command SW * to the main circuit 1 respectively.
  • the voltage actually applied to the load 8 causes an error with respect to the initial voltage command due to the on-voltage drop when the current flows through the switching element and the return diode constituting the main circuit 1.
  • the generation principle of the on-voltage error accompanying the on-voltage drop in the main circuit 1 will be described with reference to FIGS.
  • FIG 3 and 4 show a portion where the U-phase switching arm in the main circuit 1 is extracted.
  • the black arrow indicates the path and direction in which the U-phase current IU flows
  • the white arrow indicates the direction of the voltage V UO between the U-phase and the neutral point O.
  • FIG. 4A shows a state in which switching elements SU1 and SU2 are turned on, switching elements SU3 and SU4 are turned off to output positive (high potential), and U-phase current IU flows in the positive direction.
  • V SON the ON voltage when current flows through the switching elements SU1 and SU2 is V SON .
  • V UO Ed / 2 ⁇ V SON ⁇ V SON (Formula 1)
  • FIG. 4B shows a state where the switching elements SU2 and SU3 are turned on, the switching elements SU1 and SU4 are turned off and zero (intermediate potential) is output, and the U-phase current IU flows in the positive direction.
  • the ON voltage when the current flows through the diode DU5 is V DON
  • the voltage V UO between the U phase and the neutral point O is expressed by the following (Equation 2).
  • V UO 0-V DON- V SON (Formula 2)
  • FIG. 4C shows a state where the switching elements SU3 and SU4 are turned on, the switching elements SU1 and SU2 are turned off to output negative (low potential), and the U-phase current IU flows in the positive direction.
  • the voltage V UO between the U phase and the neutral point O is expressed by the following (formula 3).
  • V UO -Ed / 2-V DON -V DON (Formula 3)
  • FIG. 5D shows a state in which the switching elements SU1 and SU2 are turned on, the switching elements SU3 and SU4 are turned off to output positive (high potential), and the U-phase current IU flows in the negative direction.
  • the voltage V UO between the U phase and the neutral point O is expressed by the following (formula 4).
  • V UO Ed / 2 + V DON + V DON (Formula 4)
  • FIG. 5E shows a state in which the switching elements SU2 and SU3 are turned on, the switching elements SU1 and SU4 are turned off and zero (intermediate potential) is output, and the U-phase current IU flows in the negative direction.
  • the voltage V UO between the U phase and the neutral point O is expressed by the following (formula 5).
  • V UO 0 + V DON + V SON (Formula 5)
  • FIG. 5F shows a state in which switching elements SU3 and SU4 are turned on, switching elements SU1 and SU2 are turned off to output negative (low potential), and U-phase current IU flows in the negative direction.
  • the voltage V UO between the U phase and the neutral point O is expressed by the following (formula 6).
  • V UO -Ed / 2 + V SON + V SON (Formula 6)
  • the voltage V UO between the U phase of the main circuit 1 constituting the three-level inverter and the neutral point O is Ed / 2, 0, ⁇ Ed / in an ideal case where there is no on-voltage drop.
  • the voltage V UO including the on-voltage error of 6 patterns (Equation 1 to Eq. 6) from FIGS. 4 and 5 (A) to (F) is actually caused by the on-voltage drop. Will occur.
  • FIG. 6 shows a case where the U-phase current IU flows in the positive direction (corresponding to FIGS. 4A to 4C), and FIG. 7 shows a case where the U-phase current IU flows in the negative direction (FIGS. 5D to 5D).
  • F a principle diagram of
  • the average error voltage ⁇ V ON of the carrier half cycle is derived. As shown in the thick line part of FIG. 6, when the length of the carrier half cycle is “1”, the period (time ratio) in which the U-phase voltage V UOr is positive (high potential) is output in an ideal state.
  • V ON - ⁇ 2 ⁇ V SON ⁇ U_Duty + (V DON + V SON ) ⁇ N_Duty + 2 ⁇ V DON ⁇ D_Duty ⁇ (Formula 7)
  • N_Duty D (Formula 10)
  • the period U_Duty during which the U-phase voltage V UOr is output in a positive state (high potential) in an ideal state is a period when the instantaneous value a of the U-phase modulated wave is larger than that of the upper carrier.
  • the length of the carrier half cycle is “1” and the lower carrier is expressed by the following (formula 51) using the dipolar rate D.
  • period N_Duty during which the U-phase voltage V UOr is zero (intermediate potential) in an ideal state has the relationship shown in the following (Formula 52) with U_Duty and D_Duty.
  • N_Duty 1-U_Duty-D_Duty (Formula 52)
  • the average error voltage ⁇ V ON is obtained based on (Equation 7) as described with reference to FIG.
  • the modulation factor is used as an on-voltage correction amount to correct the instantaneous value a of the U-phase modulation wave, and PWM is generated from the corrected instantaneous value ah of the U-phase modulation wave,
  • the main circuit 1 outputs a voltage corresponding to the actual U-phase voltage V UO .
  • the average error voltage ⁇ V ON is obtained based on (Equation 8) based on the same principle as described with reference to FIG. 7, and this is divided by Ed / 2.
  • the instantaneous value a of the U-phase modulated wave is corrected using this modulation factor as the ON voltage correction amount, and PWM is generated by using the corrected instantaneous value ah of the U-phase modulated wave.
  • the voltage error can be corrected.
  • FIG. 6 and FIG. 7 are explanations for only the U phase, but the ON voltage can be corrected for the V phase and the W phase based on the same principle.
  • the on-voltage calculation circuit 93 receives the instantaneous value a of the U-phase modulated wave and the dipolar rate D, and performs a calculation based on (Equation 9), (Equation 10), and (Equation 11) in the Duty operation circuit 931, and U_Duty, N_Duty and D_Duty are output.
  • the device also on-voltage calculation circuit 932 receives the U-phase current IU detected by the current detection unit 7U, the switching elements SU1 ⁇ SU4 on the basis of the U-phase current IU ON voltage V SON and diodes DU1 ⁇ DU4 Each of the on-voltages V DON is calculated and output.
  • the positive side arithmetic circuit 933 calculates an average error voltage ⁇ V ON when the U-phase current IU flows in the positive direction based on the above-described (Equation 7), and the negative side arithmetic circuit In 934, the average error voltage ⁇ V ON when the U-phase current IU flows in the negative direction is calculated and output based on (Equation 8) described above.
  • the output selection circuit 935 receives the calculation results of the calculation circuits 933 and 934, and selects and outputs the average error voltage ⁇ V ON corresponding to the polarity of the U-phase current IU.
  • the element on voltage calculation circuit 932 receives the U-phase current IU and calculates the on voltage V SON of the switching elements SU1 to SU4 and the on voltage V DON of the diodes DU1 to DU4. Specifically, the on-voltage characteristics of the on-voltage V SON of the switching elements SU1 to SU4 and the on-voltage V DON of the diodes DU1 to DU4 in consideration of the element temperature are measured, and an approximate expression is derived to determine the on-voltage.
  • the on-voltage may be derived by referring to the table stored in a table. Thereby, the ON voltages V SON and V DON can be derived with higher accuracy.
  • the voltage command value and the average error voltage ⁇ V ON are respectively divided by Ed / 2 and converted into the modulation rate, and then the modulation rate is corrected by the subtractor 95.
  • the voltage command value for example, VU * may be directly corrected with the average error voltage ⁇ V ON , and then divided by Ed / 2 to obtain the U-phase modulated wave a, which may be given to the PWM calculator 97.
  • the on-voltage calculation circuit 93 calculates the average error voltage ⁇ V ON when the dipolar modulation is performed in the PWM control of the three-level inverter, so that It is possible to accurately compensate the on-voltage drop when a current flows through the diode. Therefore, in the PWM control of the three-level inverter, even when the load 8 is driven by dipolar modulation, the on-voltage correction can be appropriately performed, and the output voltage accuracy of the three-level inverter can be improved.
  • Embodiment 2 the average error voltage ⁇ V ON at the time of dipolar modulation can be calculated using (Expression 7), (Expression 8), (Expression 9), (Expression 10), and (Expression 11). .
  • the error voltage ⁇ V ON can be derived from the following (formula 12), and the average error voltage ⁇ V ON when the U-phase current IU flows in the negative direction can be derived from the following (formula 13).
  • the on-voltage calculation circuit 93a for calculating the average error voltage ⁇ V ON for performing the on-voltage correction is configured as shown in FIG. Since the other components are the same as those in the first embodiment (FIGS. 1 and 2), detailed description is omitted here.
  • the on-voltage operation circuit 93a has (Expression 12) as a positive-side operation circuit 936 shown in FIG. 9 instead of (Expression 7) of the positive-side operation circuit 933 having the configuration shown in FIG. Instead of (Equation 8) of the negative-side arithmetic circuit 934 having the above-described configuration, the negative-side arithmetic circuit 937 is changed to calculate the average error voltage ⁇ V ON using (Equation 13). Further, the duty calculation circuit 931 that is no longer necessary is omitted. Since the other components and operation of the on-voltage arithmetic circuit 93a are the same as those in the first embodiment shown in FIG. 9, the corresponding components are denoted by the same reference numerals and description thereof is omitted. .
  • the on-voltage arithmetic circuit 93a is configured as shown in FIG. 10, so that not only the on-voltage correction can be performed as in the first embodiment, but also the second embodiment. Compared to the case of 1, the configuration becomes simple and the amount of calculation can be reduced.
  • Embodiment 3 In the first and second embodiments, the on-voltage correction when the dipolar modulation is performed in the PWM control of the three-level inverter has been described. In the third embodiment, the unipolar modulation is performed in the PWM control of the three-level inverter. A description will be given of the on-voltage correction in the case of performing the above.
  • FIG. 11 is an explanatory diagram showing an example when the switching element is PWM-controlled by unipolar modulation, and here shows an ideal state when no on-voltage drop occurs.
  • this unipolar modulation for example, when a U-phase output voltage is obtained, as shown in FIG. 11A, a positively shifted upper carrier, a negatively shifted lower carrier, and a U-phase modulated wave that is a reference signal wave Are used to generate a U-phase switching command SU *.
  • the switching element SU1 on / off control of the switching element SU1 is performed according to the magnitude relationship between the upper carrier and the U-phase modulated wave
  • FIG. 11 (C) The switching element SU2 is on / off controlled according to the magnitude relationship between the lower carrier and the U-phase modulated wave.
  • the switching element SU3 performs the inverting operation of the switching element SU1
  • the switching element SU4 performs the inverting operation of the switching element SU2.
  • the PWM waveform shown in FIG. 11D that is, a waveform that outputs a voltage pulse with a single polarity within a half cycle of the U-phase modulated wave is obtained.
  • FIGS. 12 and 13 are configuration diagrams of the power conversion device according to Embodiment 3 of the present invention.
  • the characteristic of the power conversion device according to the third embodiment is that the on-voltage calculation circuit 93b and the carrier generator 96b are different from the configuration of the power conversion device of the first embodiment (FIGS. 1 and 2). It is. Since parts other than these configurations are the same as those of the first embodiment, description thereof is omitted here.
  • the carrier generator 96b generates a positively shifted upper carrier and a negatively shifted lower carrier shown in FIG. 11A, and outputs them to the PWM calculator 97.
  • the configuration and operation of the on-voltage operation circuit 93b will be described in detail later.
  • FIG. 14 is an explanatory diagram of the duty calculation of the U-phase voltage V UOr in an ideal state at the time of unipolar modulation, and shows a state where a half period of the carrier waveform is extracted.
  • FIG. 14A shows an upper value carrier, a lower carrier, an instantaneous value a of the U-phase modulated wave, and an U value in an ideal state when the instantaneous value a of the U-phase modulated wave is zero or more (a> 0).
  • the mutual relationship of the phase voltage VUOr is shown. Accordingly, each duty of the U-phase voltage V UOr when the instantaneous value a of the U-phase modulated wave is zero or more (a ⁇ 0) is expressed by the following (Expression 14), (Expression 15), and (Expression 16). I understand that.
  • FIG. 14B shows the upper carrier, the lower carrier, the instantaneous value U of the U-phase modulated wave, and the ideal state when the instantaneous value a of the U-phase modulated wave is less than zero (a ⁇ 0).
  • the mutual relations of the U-phase voltage V UOr are shown. Thereby, each Duty of the U-phase voltage V UOr when the instantaneous value a of the U-phase modulated wave is less than zero (a ⁇ 0) is expressed by the following (Expression 17), (Expression 18), and (Expression 19). I understand that.
  • the average error voltage of the carrier half cycle at the time of unipolar modulation is obtained by substituting into the (Expression 7) and (Expression 8) using the respective expressions (Expression 14) to (Expression 19) for obtaining each derived Duty ⁇ V ON can be derived respectively.
  • the on-voltage operation circuit 93b includes duty operation circuits 931a and 931b and a duty selection circuit 938, as compared with the on-voltage operation circuit 93 described in the first embodiment (FIG. 9).
  • the configuration is different, and the other components and operations are the same as those in the first embodiment (FIG. 9).
  • one duty operation circuit 931a receives the instantaneous value a of the U-phase modulated wave, it calculates U_Duty, D_Duty, and N_Duty based on the above (Expression 14) to (Expression 16), respectively.
  • the other Duty calculation circuit 931b receives the instantaneous value a of the U-phase modulated wave, it calculates U_Duty, D_Duty, and N_Duty based on the above (Equation 17) to (Equation 19), respectively.
  • the duty selection circuit 938 selects and outputs the output of one duty calculation circuit 931a, and the instantaneous value a of the U-phase modulated wave a Is less than zero (a ⁇ 0), the output of the other duty operation circuit 931b is selected and output.
  • the average error voltage ⁇ V ON in the case where the unipolar modulation is performed in the PWM control of the three-level inverter is calculated by the on-voltage calculation circuit 93b. It is possible to accurately compensate the on-voltage drop when a current flows through the diode. For this reason, in the PWM control of the three-level inverter, even when the load 8 is driven by unipolar modulation, the on-voltage correction can be appropriately performed, and the output voltage accuracy of the three-level inverter can be improved.
  • Embodiment 4 FIG. In the third embodiment, it has been described that the average error voltage ⁇ V ON at the time of unipolar modulation can be calculated using the above-described (Expression 7), (Expression 8), and (Expression 14) to (Expression 19).
  • Equation 7 described above is applied when the U-phase current IU flows in the positive direction
  • (Equation 8) is applied when the U-phase current IU flows in the negative direction.
  • each duty is obtained (formula 14), (formula 15), and (formula 16) when the instantaneous value a of the U-phase modulated wave is zero or more (a ⁇ 0), and each duty is obtained (formula 17).
  • (Equation 18), and (Equation 19) are respectively applied when the instantaneous value a of the U-phase modulated wave is less than zero (a ⁇ 0).
  • the instantaneous value a of the U-phase modulated wave is greater than or equal to zero (a ⁇ 0).
  • the average error voltage ⁇ V ON when the U-phase current IU flows in the negative direction can be derived by the following (Equation 22).
  • Equation 20 or (Equation 21), which is the average error voltage ⁇ V ON when the U-phase current IU flows in the positive direction is the U-phase current IU during dipolar modulation described in the second embodiment.
  • a mean error voltage [Delta] V oN when flowing in the positive direction (12) also a mean error voltage [Delta] V oN when the U-phase current IU flows in the negative direction (formula 22) or (Equation 23) is the same as (Equation 13) for obtaining the average error voltage ⁇ V ON when the U-phase current IU during dipolar modulation flows in the positive direction. Therefore, in the case of this fourth embodiment, when calculating the average error voltage ⁇ V ON , the on-voltage calculation circuit 93a having the configuration shown in the second embodiment (FIG. 10) can be employed.
  • the configuration shown in the third embodiment (FIG. 15) is turned on.
  • the on-voltage calculation circuit 93a having the configuration shown in the second embodiment (FIG. 10) can be used, so that the configuration is simpler than that of the third embodiment and the calculation is performed. The amount can be reduced. Even when the load 8 is driven by unipolar modulation, the on-voltage correction can be appropriately performed, and the output voltage accuracy of the three-level inverter can be increased.
  • the on-voltage calculation circuit 93a having the configuration shown in FIG. 10 is used, the same on-voltage correction can be realized in both dipolar modulation and unipolar modulation, and switching of the correction method becomes unnecessary. That is, the first embodiment has a configuration specially for correcting the on-voltage during dipolar modulation, and the third embodiment has a configuration specially used for correcting the on-voltage during dipolar modulation. Therefore, it is necessary to switch the configuration according to the operation state of the dipolar modulation and the unipolar modulation.
  • the present invention is not limited to the configurations of the above-described first to fourth embodiments, and each of the first to fourth embodiments can be freely combined or each embodiment can be implemented without departing from the spirit of the present invention.
  • the configurations of Embodiments 1 to 4 can be appropriately modified or omitted.
  • the induction motor has been described as an example of the load 8, but the same applies to other AC motors, and these AC motors are divided into N units (N May be connected in parallel.
  • the DC voltage source is described as the electric overhead line 2 as an example when applied to an electric railway vehicle. It is good also as a source, and it is good also as a direct-current voltage source by supplying electric power from a storage battery via a DC / DC converter.
  • a three-level inverter is shown here as each of the first to fourth embodiments, it may be operated as a converter that converts an AC power source into a DC power source with the same main circuit configuration.
  • the present invention is also applicable to the case where PWM control is performed by partial dipolar modulation.
  • the present invention can also be applied to PWM control such as a space vector method in which the ratio of output voltage pulses is directly calculated for each control period based on the output voltage vector.
  • the present invention relates to a power conversion device to which a three-level power conversion circuit is applied, and can be widely applied to power conversion devices that convert DC power into AC power and AC power into DC power.

Abstract

3レベル電力変換回路(1)を制御する制御部(9)を有し、制御部(9)は、予め設定された一定の期間内における3つの電位の時間比率と3レベル電力変換回路(1)から出力される電流を検出する電流検出部(7)からの電流値に基づいてオン電圧誤差を演算し、このオン電圧誤差を補正する電圧補正量で電圧指令値を補正し、この補正後の電圧指令値に基づいて3レベル電力変換回路(1)の半導体スイッチング素子をオン/オフ制御する。

Description

電力変換装置
 この発明は、直流電力を交流電力に、逆に交流電力を直流電力に変換する電力変換装置、特に3レベル電力変換回路を適用した電力変換装置に関する。
 従来から、複数の半導体スイッチング素子を有するインバータ回路と、これら半導体スイッチング素子の駆動を制御するスイッチング制御部とを備えた電力変換装置が知られている。このような電力変換装置は、例えばモータの回転数やトルクを制御する必要がある家電機器や産業機器などに広く用いられている。
 また、これらモータを効率よく運転させるためには、モータの速度・回転子位置に応じて電圧・電流を制御する、いわゆるベクトル制御を実施することが望ましい。このベクトル制御を実施する際に、モータの速度・回転子位置の検出には所定のセンサを設けることにより検出可能であるが、電力変換装置のコストアップにつながる。
 そのため、モータの速度・回転子位置をセンサによって検出することなくモータ制御を行う、いわゆるセンサレスベクトル制御が広く適用されるようになった。このセンサレスベクトル制御では、モータの速度・回転子位置を、モータに印加される電圧とモータに流れる電流とから推定することが行われる。また、一般的な電力変換装置では、その際にモータに印加される電圧として電圧指令が用いられる。
 ところで、上記電力変換装置では、一般的に、半導体スイッチング素子に対して逆並列に還流用のダイオードが接続されている。これらの半導体スイッチング素子や還流用のダイオードに電流が流れる際のオン電圧降下によって、実際のモータに印加される電圧は上記の電圧指令に対して誤差を生じている。その結果、出力電流やトルクに歪みが生じることになる。しかも、このように実際のモータに印加される電圧は電圧指令に対して誤差を生じているため、センサレスベクトル制御の不安定等を招くことにもなる。
 これに対し、例えば下記の特許文献1のように、半導体スイッチング素子や還流用のダイオードに電流が流れる際のオン電圧降下を考慮して、電圧指令を補正する方法が考えられている。
特開2010-154726号公報
 しかしながら、特許文献1記載の従来技術は、2レベルインバータに対する電圧指令の補正方法であり、3レベルインバータに適用する際の詳細な記述はなされていない。
 2レベルインバータは、前述の特許文献1に記載されているように、2つの電圧レベルをインバータの出力端子に選択的に導出して出力電圧を制御するものであり、インバータの主回路は6個のスイッチング素子を備えており、これらの各スイッチング素子をPWM変調制御(以下、PWM制御という)する際に使用するキャリアも単一である。
 これに対して、3レベルインバータは、直流電源電圧を直列接続されたコンデンサにより2つの直流電圧に分圧し、正(高電位)、ゼロ(中間電位)、負(低電位)の3つの電圧レベル(電位)を作り、インバータの主回路を構成するスイッチング素子のオン・オフ動作により、これら3つの電圧レベルをインバータ出力端子に選択的に導出して出力電圧を制御するものである。この場合、3レベルインバータの主回路は12個のスイッチング素子を備えており、これらの各スイッチング素子をPWM制御する際に使用するキャリアも2つ使用する。
 このように、2レベルインバータと3レベルインバータとでは、主回路構成が異なるだけでなく、出力電圧も異なり、さらにPWM制御する際に使用するキャリアの数も異なる。このため、半導体スイッチング素子や還流用のダイオードに電流が流れる際のオン電圧降下を考慮して電圧指令を補正する場合、特許文献1記載のような2レベルインバータに対する技術をそのまま3レベルインバータに適用することは困難である。
 この発明は、上記の課題を解決するためになされたものであり、3レベルの電圧を生成する3レベル電力変換回路を適用した電力変換装置において、半導体スイッチング素子や還流用のダイオードに電流が流れる際のオン電圧降下を正確に補償することができる電力変換装置を提供することを目的とする。
 この発明に係る第1の電力変換装置は、複数の半導体スイッチング素子と複数の還流用のダイオードを有し、直流電圧を正の電圧と負の電圧及びゼロ電圧の3つの電位を有する電圧に変換する3レベル電力変換回路と、上記3レベル電力変換回路の3つの電位を有する端子に入出力する電流値を検出する電流検出部と、上記直流電圧を検出する電圧検出部と、電圧指令値に基づいて上記3レベル電力変換回路の半導体スイッチング素子をオン/オフ制御する制御部とを有する電力変換装置において、上記制御部は、予め設定された一定の期間内における上記3つの電位の時間比率と上記電流検出部からの電流値に基づいて、上記半導体スイッチング素子と上記ダイオードに電流が流れる際のオン電圧降下に伴って生じるオン電圧誤差を演算し、上記オン電圧誤差を補正する電圧補正量でもって上記電圧指令値を補正し、上記補正後の電圧指令値に基づいて上記3レベル電力変換回路の半導体スイッチング素子をオン/オフ制御するものである。
 この発明に係る第2の電力変換装置は、複数の半導体スイッチング素子と複数の還流用のダイオードを有し、直流電圧を正の電圧と負の電圧及びゼロ電圧の3つの電位を有する電圧に変換する3レベル電力変換回路と、上記3レベル電力変換回路の3つの電位を有する端子に入出力する電流値を検出する電流検出部と、上記直流電圧を検出する電圧検出部と、電圧指令値に基づいて上記3レベル電力変換回路の半導体スイッチング素子をオン/オフ制御する制御部とを有する電力変換装置において、上記制御部は、上記電圧指令値と上記直流電圧との割合と上記電流検出部からの電流値に基づいて、上記半導体スイッチング素子と上記ダイオードに電流が流れる際のオン電圧降下に伴って生じるオン電圧誤差を演算し、上記オン電圧誤差を補正する電圧補正量でもって上記電圧指令値を補正し、上記補正後の電圧指令値に基づいて上記3レベル電力変換回路の半導体スイッチング素子をオン/オフ制御するものである
 この発明に係る第1の電力変換装置は、上記のように構成されているため、オン電圧降下を補償することが可能となり、電圧誤差による出力電流やトルクに歪みが生じることがなく、更に、電圧指令に対して誤差なく電圧を出力できるため、センサレスベクトル制御の安定性を向上できる。
 この発明に係る第2の電力変換装置は、上記のように構成されているため、オン電圧降下を補償することが可能となり、電圧誤差による出力電流やトルクに歪みが生じることがなく、更に、電圧指令に対して誤差なく電圧を出力できるため、センサレスベクトル制御の安定性を向上できる。
この発明の実施の形態1における電力変換装置の構成図である。 この発明の実施の形態1における電力変換装置の構成図である。 同電力変換装置の3レベル電力変換回路を構成する半導体スイッチング素子をダイポーラ変調によってPWM制御する時の一例を示す説明図である。 同電力変換装置の3レベル電力変換回路におけるオン電圧降下によるオン電圧誤差の発生原理の説明図である。 同電力変換装置の3レベル電力変換回路におけるオン電圧降下によるオン電圧誤差の発生原理の説明図である。 同電力変換装置の3レベル電力変換回路におけるオン電圧降下を補正する原理の説明図である。 同電力変換装置の3レベル電力変換回路におけるオン電圧降下を補正する原理の説明図である。 ダイポーラ変調時においてオン電圧降下を補正する際の相電圧のDuty計算の説明図である。 同電力変換装置の3レベル電力変換回路を制御する制御部を構成するオン電圧演算回路の構成図である。 この発明の実施の形態2における電力変換装置の3レベル電力変換回路を制御する制御部を構成するオン電圧演算回路の構成図である。 電力変換装置の3レベル電力変換回路を構成する半導体スイッチング素子をユニポーラ変調によってPWM制御する時の一例を示す説明図である。 この発明の実施の形態3における電力変換装置の構成図である。 この発明の実施の形態3における電力変換装置の構成図である。 ユニポーラ変調時においてオン電圧降下を補正する際の相電圧のDuty計算の説明図である。 同電力変換装置の3レベル電力変換回路を制御する制御部を構成するオン電圧演算回路の構成図である。
実施の形態1.
 図1、図2はこの発明の実施の形態1における電力変換装置の構成図であり、中性点クランプ方式の3レベルインバータを電気鉄道車両に適用した場合の一例を示している。
 図1、図2において、符号1は中性点クランプ方式の3レベルインバータを構成する3レベル電力変換回路(以下、主回路という)、2は直流電圧源である電気架線、3は集電装置、4は車輪、5はレール、6は電圧検出部、7U、7V、7Wは電流検出部である。また、FC1、FC2は電気架線2から交流電圧出力側のゼロ電位に相当する中間電圧(中性点電圧)を作り出すための分圧コンデンサである。ここで、電気架線2の電圧をEd、分圧コンデンサFC1、FC2の各電圧をEd/2としている。また、8は負荷であり、この実施の形態1では誘導電動機の場合を示す。9は主回路1を制御する制御部である。
 上記の主回路1は、自己消弧可能な計12個の半導体スイッチング素子(以下、単にスイッチング素子という)SU1~SU4、SV1~SV4、SW1~SW4と、各スイッチング素子SU1~SU4、SV1~SV4、SW1~SW4に対して個別に逆並列に接続された還流用のダイオードDU1~DU4、DV1~DV4、DW1~DW4を備える。この場合、4つのスイッチング素子SU1~SU4と4つのダイオードDU1~DU4とでU相分のスイッチングアームを構成する。同様に、スイッチング素子SV1~SV4とダイオードDV1~DV4でV相分のスイッチングアーム、スイッチング素子SW1~SW4とダイオードDW1~DW4でW相分のスイッチングアームを構成する。なお、ここでは各スイッチング素子SU1~SU4、SV1~SV4、SW1~SW4はIGBTとしたが、GTO、トランジスタ、MOSFETであってもよい。これらUVW各相のスイッチングアームは、それぞれ相ごとに独立動作が可能であり、制御部9から出力されるU相スイッチング指令SU*、V相スイッチング指令SV*、W相スイッチング指令SW*に基づいてオン・オフ制御され、3レベルの出力電圧を発生する。
 電圧検出部6は、P-N間の直流電圧Edを検出して制御部9に送る。また、各電流検出部7U、7V、7Wは、主回路1が負荷8に供給する各相電流IU、IV、IWを個別に検出して制御部9に送る。なお、各電流検出部7U、7V、7Wは、主回路1と負荷8との結線に流れる電流を検出するCT(Current Transformer)に限られず、シャント抵抗等に流れる電流を検出するようにしてもよい。また、各相電流はIU+IV+IW=0という関係を満たすので、例えば電流検出部7U、7V、7Wのうちの1つ、例えば7Wを省略し、2つの電流検出部7U、7Vがそれぞれ検出した相電流IU、IVから残りの相電流IWを算出してもよい。
 制御部9は、図示しない上位の制御手段から与えられるU相電圧指令値VU*を入力し、直流電圧Ed、電流IU、およびダイポーラ率D(後述で説明)に基づいてU相スイッチング指令SU*を生成して主回路1に出力する。なお、U相スイッチング指令SU*は、U相スイッチングアームを構成する4つのスイッチング素子SU1~SU4をそれぞれオン・オフ制御するための4つの信号を含む。また、制御部9は、V相電圧指令値VV*を入力し、直流電圧Ed、電流IV、およびダイポーラ率D(後述で説明)に基づいてV相スイッチング指令SV*を生成して主回路1に出力する。更に、制御部9は、W相電圧指令値VW*を入力し、直流電圧Ed、電流IW、およびダイポーラ率D(後述で説明)に基づいてW相スイッチング指令SW*を生成して主回路1に出力する。
 次に、3レベルインバータのPWM制御について説明する。代表的なPWM制御の一例としてダイポーラ変調が知られている。このダイポーラ変調では、基準信号波の半周期内、つまり主回路1の出力電圧の半周期内に電圧パルスを、ゼロ電圧を介して正負に交互に出力することで出力電圧を制御するものである。
 なお、その他のPWM制御法として、ユニポーラ変調(基準信号波の半周期内、つまり主回路1の出力電圧の半周期内)に単一極性のパルス電圧を出力することにより出力電圧を制御)、部分ダイポーラ変調(上記ダイポーラ変調と上記ユニポーラ変調が同一周期内に交互に混在する制御方法)を用いた方法が知られている。なお、これらの詳細は、例えば、特開平5-146160号公報などに記載されている。
 この実施の形態1では、ダイポーラ変調時におけるオン電圧降下を補正する方法について説明する。
 図3は主回路1を構成するスイッチング素子をダイポーラ変調によってPWM制御する時の一例を示す説明図であり、ここではオン電圧降下が発生していない場合の理想的な状態を示す。このダイポーラ変調では、例えばU相の出力電圧を得る場合、図3(A)に示すように、正にシフトした上位キャリアと、負にシフトした下位キャリアと、基準信号波であるU相変調波とを用いてU相スイッチング指令SU*を生成する。
 具体的には、図3(B)に示すように、上位キャリアとU相変調波との大小関係により、スイッチング素子SU1をオン・オフ制御し、また、図3(C)に示すように、下位キャリアとU相変調波との大小関係により、スイッチング素子SU2をオン・オフ制御する。なお、図には記載していないが、スイッチング素子SU3はスイッチング素子SU1の反転動作、スイッチング素子SU4はスイッチング素子SU2の反転動作させている。これにより、3レベルインバータでダイポーラ変調した場合には、図3(D)に示すPWM波形、すなわちU相変調波の半周期内に電圧パルスを、ゼロ電圧を介して正負に交互に出力する波形が得られる。
 ここで、2つのキャリア波形が正負にシフトするシフト量Bと、各キャリア波形の振幅Cとの比率をダイポーラ率Dと称するものとすれば、ダイポーラ率D={シフト量B/キャリア波形の振幅C}で定義される。例えば、一例として示した図3(A)の場合のダイポーラ率D=0.5/1=0.5となる。このダイポーラ率Dはキャリアのゼロレベルからのオフセット量を示しており、このダイポーラ率Dを調整することで、ゼロ電圧の出力時間を調整することができ、2レベルインバータに比べて、低電圧出力時の電流リプルを低減できる。
 以上のことを踏まえて、次に制御部9の動作を説明する。なお、ここではU相、V相、W相の内、U相のスイッチング指令SU*を出力する場合について説明する。
 まず、乗算器91により電圧検出部6で検出したP-N間の直流電圧Edに0.5を掛けて半電圧Ed/2を演算する。ここで、半電圧Ed/2の演算は、FC1とFC2の電圧をそれぞれ検出して平均演算する方法でもよい。また、除算器92によりU相電圧指令値VU*を半電圧Ed/2で割って電圧指令値と直流電圧との割合を示すU相変調波aを演算する。
 オン電圧演算回路93は、上記のU相変調波aとダイポーラ率DとU相電流IUとに基づいてU相アームの各スイッチング素子と還流用のダイオードに電流が流れる際のオン電圧降下に伴って生じるオン電圧誤差ΔVONを算出して出力する。このオン電圧誤差ΔVONの算出手法については後に詳述する。次いで、除算器94は、オン電圧誤差ΔVONを半電圧Ed/2で割って電圧指令値と上記直流電圧との割合を示す変調率に換算してこれをオン電圧補正量とし、続いて減算器95により除算器92から出力されるU相変調波aを上記のオン電圧補正量でもって補正する。
 キャリア生成器96は、ダイポーラ率Dを受けて上位キャリアと下位キャリアを生成し、PWM演算器97に出力する。PWM演算器97は、図3に示したように、上位キャリアとオン電圧降下が補償された後のU相変調波ahとの大小関係によりスイッチング素子SU1を制御するためのスイッチング指令SU1*を生成し、また、下位キャリアとオン電圧誤差が補正された後のU相変調波ahとの大小関係によりスイッチング素子SU2を制御するスイッチング指令SU2*を生成する。
 反転論理器98は、スイッチング指令SU1*を反転してスイッチング素子SU3を制御するスイッチング指令SU3*を、またスイッチング指令SU2*を反転してスイッチング素子SU4を制御するスイッチング指令SU4*をそれぞれ生成する。ゲート論理器99は、これらスイッチング指令SU1*~SU4*を受けて、最小オン・オフ時間の確保、素子短絡を防止するデッドタイム時間の設定、デッドタイム時間の設定による出力電圧誤差を補正するデッドタイム補正をそれぞれ実施し、図示しないゲートドライバを介してU相スイッチング指令SU*を主回路1に出力する。同様に、制御部9は、V相、W相についても同様の機能を備えており、V相スイッチング指令SV*とW相スイッチング指令SW*をそれぞれ主回路1に出力する。
 ところで、主回路1を構成するスイッチング素子や還流用のダイオードに電流が流れる際のオン電圧降下によって、負荷8に実際に印加される電圧は、初期の電圧指令に対して誤差を生じている。ここでは、図3、図4を用いて主回路1において上記オン電圧降下に伴うオン電圧誤差の発生原理について説明する。
 図3、図4には主回路1におけるU相スイッチングアームを抽出した部分を示している。なお、図中、黒矢印はU相電流IUが流れる経路と向きを示しており、また、白矢印はU相と中性点O間の電圧VUOの向きを示している。
 図4(A)はスイッチング素子SU1、SU2をオン、スイッチング素子SU3、SU4をオフにして正(高電位)を出力し、U相電流IUが正方向に流れた場合の状態を示している。この時、スイッチング素子SU1、SU2に電流が流れる際のオン電圧をVSONとすると、U相と中性点O間の電圧VUOは、次の(式1)となる。
 VUO=Ed/2―VSON―VSON       (式1)
 図4(B)はスイッチング素子SU2、SU3をオン、スイッチング素子SU1、SU4をオフにしてゼロ(中間電位)を出力し、U相電流IUが正方向に流れた場合の状態を示している。この時、ダイオードDU5に電流が流れる際のオン電圧をVDONとすると、U相と中性点O間の電圧VUOは、次の(式2)となる。
 VUO=0―VDON―VSON          (式2)
 図4(C)はスイッチング素子SU3、SU4をオン、スイッチング素子SU1、SU2をオフにして負(低電位)を出力し、U相電流IUが正方向に流れた場合の状態を示している。この時、U相と中性点O間の電圧VUOは、次の(式3)となる。
 VUO=―Ed/2―VDON―VDON      (式3)
 図5(D)はスイッチング素子SU1、SU2をオン、スイッチング素子SU3、SU4をオフにして正(高電位)を出力し、U相電流IUが負方向に流れた場合の状態を示している。この時、U相と中性点O間の電圧VUOは、次の(式4)となる。
 VUO=Ed/2+VDON+VDON       (式4)
 図5(E)はスイッチング素子SU2、SU3をオン、スイッチング素子SU1、SU4をオフにしてゼロ(中間電位)を出力し、U相電流IUが負方向に流れた場合の状態を示している。この時、U相と中性点O間の電圧VUOは、次の(式5)となる。
 VUO=0+VDON+VSON          (式5)
 図5(F)はスイッチング素子SU3、SU4をオン、スイッチング素子SU1、SU2をオフにして負(低電位)を出力し、U相電流IUが負方向に流れた場合の状態を示している。この時、U相と中性点O間の電圧VUOは、次の(式6)となる。
 VUO=―Ed/2+VSON+VSON      (式6)
 以上のように、3レベルインバータを構成する主回路1のU相と中性点O間の電圧VUOは、オン電圧降下が無い理想的な場合には、Ed/2、0、-Ed/2の3つの電圧レベルが生じるが、実際にはオン電圧降下によって図4、図5の(A)~(F)までの6パターン(式1~式6)のオン電圧誤差を含む電圧VUOが発生することになる。
 次に、図6、図7および図8を用いて3レベルインバータにおけるオン電圧降下に伴って生じるオン電圧誤差を補正する、オン電圧補正の原理について説明する。
 なお、図6、図7において、Dは「ダイポーラ率D」を示し、CSは「打ち消しあう」を意味する。
 図6はU相電流IUが正方向に流れた場合(図4(A)~(C)に対応)、図7はU相電流IUが負方向に流れた場合(図5(D)~(F)に対応)の原理図である。ここでは、便宜上、キャリア波形の1周期分を抽出して説明する。
 まず、キャリア半周期の平均誤差電圧ΔVONを導出する。
 図6の太線部に示すように、キャリア半周期の長さを“1”とした場合、理想的な状態でU相電圧VUOrが正(高電位)を出力している期間(時間比率)をU_Duty、U相電圧VUOrがゼロ(中間電位)を出力している期間(時間比率)をN_Duty、U相電圧VUOrが負(低電位)を出力している期間(時間比率)をD_Dutyとすると、U相電流IUが正方向に流れた場合において、キャリア半周期の平均誤差電圧ΔVONは、前述の(式1)~(式3)に含まれる各誤差成分から分かるように、次の(式7)となる。
 ΔVON=-{2・VSON・U_Duty
  +(VDON+VSON)・N_Duty+2・VDON・D_Duty}
                                 (式7)
 また、U相電流IUが負方向に流れた場合においては、キャリア半周期の平均誤差電圧ΔVONは、前述の(式4)~(式6)に含まれる各誤差成分から分かるように、次の(式8)となる。
 ΔVON=2・VDON・U_Duty
 +(VDON+VSON)・N_Duty+2・VSON・D_Duty
                                 (式8)
 なお、上記(式7)、(式8)におけるU_Duty、N_Duty、D_Dutyは、U相変調波の瞬時値aとダイポーラ率Dとを用いて、次の(式9)、(式10)、(式11)により算出することができる。
 U_Duty=0.5・(1+a-D)       (式9)
 N_Duty=D                 (式10)
 D_Duty=0.5・(1-a-D)       (式11)
 上記(式9)、(式10)、(式11)が得られる理由について、図8を参照して説明する。
 図8(A)に示すように、キャリア半周期の長さを“1”として、上位キャリアはダイポーラ率Dを用いて次の(式50)で表される。
 y=2x-(1-D)               (式50)
 理想的な状態でU相電圧VUOrが正(高電位)を出力している期間U_Dutyは、上位キャリアよりもU相変調波の瞬時値aが大きい場合の期間であり、上記(式50)にy=a、x=U_Dutyを代入すると、
 a=2・U_Duty-(1-D)
 すなわち U_Duty=0.5(1+a-D)
となり、(式9)が得られる。
 図8(B)に示すように、キャリア半周期の長さを“1”として、下位キャリアはダイポーラ率Dを用いて次の(式51)で表される。
 y=2x-(1+D)               (式51)
 理想的な状態でU相電圧VUOrが負(低電位)を出力している期間D_Dutyは、下位キャリアよりもU相変調波の瞬時値aが小さい場合の期間であり、下位キャリアよりもU相変調波の瞬時値aが大きい場合の期間をxoとすると、次の関係がある。
 xo=1-D_Duty
 よって、(式51)にy=a、x=xoを代入すると、
 a=2・(1-D_Duty)-(1+D)
 すなわち D_Duty=0.5(1-a-D)
となり、(式11)が得られる。
 また、理想的な状態でU相電圧VUOrがゼロ(中間電位)を出力している期間N_Dutyは、U_Duty、D_Dutyと次の(式52)に示す関係がある。
 N_Duty=1-U_Duty-D_Duty   (式52)
 よって、(式52)に(式9)、(式11)を代入すると、
 N_Duty=1-0.5(1+a-D)-0.5(1-a-D)=D
となり、(式10)が得られる。
 このようにして、U相電流IUが正方向に流れた場合、図4(A)で説明したように、上記平均誤差電圧ΔVONを(式7)に基づいて求め、これをEd/2で割って変調率に換算した後、この変調率をオン電圧補正量としてU相変調波の瞬時値aを補正し、この補正後のU相変調波の瞬時値ahによりPWMを生成することにより、主回路1からは実際のU相電圧VUOに見合った電圧が出力される。これにより、誤差電圧(VUO-VUOr)の正負の値がそれぞれ打ち消されるように動作し、誤差電圧(VUO-VUOr)の平均値がゼロとなるようにオン電圧誤差を補正することができる。
 U相電流IUが負方向に流れた場合においても、図7で説明したように、同様の原理で、上記平均誤差電圧ΔVONを(式8)に基づいて求め、これをEd/2で割って変調率に換算した後、この変調率をオン電圧補正量としてU相変調波の瞬時値aを補正し、この補正後のU相変調波の瞬時値ahによりPWMを生成することにより、オン電圧誤差を補正することが可能となる。
 なお、図6、図7に示した原理図はU相のみの説明であるが、V相、W相についても同様の原理でオン電圧補正が可能である。
 次に、オン電圧補正を行うための平均誤差電圧ΔVONを算出するオン電圧演算回路93の具体的な構成、および動作について、図9を参照して説明する。
 オン電圧演算回路93は、U相変調波の瞬時値a、ダイポーラ率Dを受けて、Duty演算回路931で(式9)、(式10)、(式11)に基づく演算を行い、U_Duty、N_Duty、D_Dutyを出力する。また、素子オン電圧演算回路932は、電流検出部7Uで検出されたU相電流IUを入力し、このU相電流IUに基づいてスイッチング素子SU1~SU4のオン電圧VSONとダイオードDU1~DU4のオン電圧VDONをそれぞれ演算して出力する。これらの値を受けて、正側演算回路933では、前述の(式7)に基づいてU相電流IUが正方向に流れた場合の平均誤差電圧ΔVONを演算し、また、負側演算回路934では、前述の(式8)に基づいてU相電流IUが負方向に流れた場合の平均誤差電圧ΔVONを演算してそれぞれ出力する。出力選択回路935は、各演算回路933、934の演算結果を受けて、U相電流IUの極性に応じた平均誤差電圧ΔVONを選択して出力する。
 なお、一般に半導体素子のオン電圧は、素子を流れる電流および素子の温度の変化に伴って変化する。したがって、素子オン電圧演算回路932は、このことを考慮してU相電流IUを受けてスイッチング素子SU1~SU4のオン電圧VSONとダイオードDU1~DU4のオン電圧VDONを演算している。具体的には、素子温度を考慮したスイッチング素子SU1~SU4のオン電圧VSONとダイオードDU1~DU4のオン電圧VDONのオン電圧特性を測定しておき、その近似式を導出して、オン電圧の演算に用いても良いし、テーブルとして保持しておき、このテーブルを参照することによりオン電圧を導出しても良い。これにより、一層精度良くオン電圧VSON、VDONを導出することができる。
 なお、図1、図2に示す構成では、電圧指令値や平均誤差電圧ΔVONをそれぞれEd/2で割ってそれぞれ変調率に換算した後に、減算器95で変調率を補正しているが、電圧指令値、例えばVU*を平均誤差電圧ΔVONで直接補正した後に、Ed/2で割ってU相変調波aを得て、これをPWM演算器97に与える構成としてもよい。
 以上のように、この実施の形態1によれば、3レベルインバータのPWM制御においてダイポーラ変調を実施した場合の平均誤差電圧ΔVONをオン電圧演算回路93によって演算することで、スイッチング素子や還流用のダイオードに電流が流れる際のオン電圧降下を正確に補償することができる。このため、3レベルインバータのPWM制御において、ダイポーラ変調で負荷8を駆動した場合でも、適切にオン電圧補正を実施することができ、3レベルインバータの出力電圧精度を高めることができる。
実施の形態2.
 上記の実施の形態1では、(式7)、(式8)、(式9)、(式10)、(式11)を用いてダイポーラ変調時の平均誤差電圧ΔVONを演算できることを説明した。
 ここで、(式7)、(式8)に対して(式9)、(式10)、(式11)をそれぞれ代入して整理すると、U相電流IUが正方向に流れた場合における平均誤差電圧ΔVONを下記の(式12)で、またU相電流IUが負方向に流れた場合における平均誤差電圧ΔVONを下記の(式13)で、それぞれ導出することができる。
 ΔVON=-{(1+a)・VSON+(1-a)・VDON}  (式12)
 ΔVON=(1+a)・VDON+(1-a)・VSON     (式13)
 上記の平均誤差電圧ΔVONを求める(式12)、(式13)は、ダイポーラ率Dを含まない単純な式となる。したがって、この実施の形態2では、オン電圧補正を行うための平均誤差電圧ΔVONを算出するオン電圧演算回路93aは、図10に示すように構成される。なお、それ以外の構成部分は、上記の実施の形態1(図1、図2)の場合と同じであるので、ここでは詳しい説明は省略する。
 この実施の形態2のオン電圧演算回路93aは、図9に示した構成の正側演算回路933の(式7)の代わりに、正側演算回路936として(式12)を、図9に示した構成の負側演算回路934の(式8)の代わりに、負側演算回路937として(式13)をそれぞれ用いて平均誤差電圧ΔVONを演算するように変更している。また、不要となったDuty演算回路931は省略されている。なお、オン電圧演算回路93aのその他の構成部分および動作は、図9に示した実施の形態1の場合と同様であるので、対応する構成部分には同一の符号を付して説明は省略する。
 以上のように、この実施の形態2では、オン電圧演算回路93aを図10に示した構成にすることにより、実施の形態1と同様に適切なオン電圧補正を実施できるだけでなく、実施の形態1の場合に比べて構成が簡単となり演算量を削減することができる。
実施の形態3.
 上記の実施の形態1、2では、3レベルインバータのPWM制御において、ダイポーラ変調を実施した場合のオン電圧補正について説明したが、この実施の形態3では、3レベルインバータのPWM制御において、ユニポーラ変調を実施した場合のオン電圧補正について説明する。
 図11はユニポーラ変調によってスイッチング素子をPWM制御する時の一例を示す説明図であり、ここではオン電圧降下が発生していない場合の理想的な状態を示す。このユニポーラ変調では、例えばU相の出力電圧を得る場合、図11(A)に示すように、正にシフトした上位キャリアと、負にシフトした下位キャリアと、基準信号波であるU相変調波とを用いてU相スイッチング指令SU*を生成する。
 具体的には、図11(B)に示すように、上位キャリアとU相変調波との大小関係により、スイッチング素子SU1をオン・オフ制御し、また、図11(C)に示すように、下位キャリアとU相変調波との大小関係により、スイッチング素子SU2をオン・オフ制御する。なお、図には記載していないが、スイッチング素子SU3はスイッチング素子SU1の反転動作、スイッチング素子SU4はスイッチング素子SU2の反転動作させている。これにより、3レベルインバータでユニポーラ変調した場合には、図11(D)に示すPWM波形、すなわちU相変調波の半周期内に単一極性の電圧パルスを出力する波形が得られる。
 なお、ユニポーラ変調を実施した場合においても、オン電圧誤差の発生原理は、図4、図5に示したようなダイポーラ変調時と同じであり、したがって、キャリア半周期の平均誤差電圧ΔVONは、前述の(式7)、(式8)を適用することができる。
 図12、図13はこの発明の実施の形態3における電力変換装置の構成図である。
 この実施の形態3における電力変換装置の特徴は、上記実施の形態1の電力変換装置の構成(図1、図2)に対して、オン電圧演算回路93bとキャリア生成器96bの構成が異なることである。これらの構成以外の部分は実施の形態1と同じであるので、ここでは説明を省略する。
 この実施に形態3において、キャリア生成器96bは、図11(A)に示す正にシフトした上位キャリアと、負にシフトした下位キャリアとをそれぞれ生成してPWM演算器97に出力する。また、オン電圧演算回路93bの構成および動作については後に詳述する。
 図14はユニポーラ変調時において理想的な状態におけるU相電圧VUOrのDuty計算の説明図であり、ここでは、キャリア波形の半周期分を抽出した状態を示している。
 まず、ユニポーラ変調を実施した場合、キャリア半周期の長さを1としたとき、理想的な状態においてU相電圧VUOrが正(高電位)を出力している期間(時間比率)をU_Duty、U相電圧VUOrがゼロ(中間電位)を出力している期間(時間比率)をN_Duty、U相電圧VUOrが負(低電位)を出力している期間(時間比率)をD_Dutyとしたとき、各Dutyの関係について説明する。
 図14(A)は、U相変調波の瞬時値aがゼロ以上(a>0)の場合において、上位キャリア、下位キャリア、U相変調波の瞬時値a、および理想的な状態でのU相電圧VUOrの各相互の関係を示している。これより、U相変調波の瞬時値aがゼロ以上(a≧0)の場合のU相電圧VUOrの各Dutyは、下記の(式14)、(式15)、(式16)になることが分かる。
 U_Duty=a                 (式14)
 N_Duty=1-a               (式15)
 D_Duty=0                 (式16)
 また、図14(B)は、U相変調波の瞬時値aがゼロ未満(a<0)の場合において、上位キャリア、下位キャリア、U相変調波の瞬時値a、および理想的な状態でのU相電圧VUOrの各相互の関係を示している。これにより、U相変調波の瞬時値aがゼロ未満(a<0)の場合のU相電圧VUOrの各Dutyは、下記の(式17)、(式18)、(式19)になることが分かる。
 U_Duty=0                 (式17)
 N_Duty=1+a               (式18)
 D_Duty=-a                (式19)
 以上、導出された各Dutyを求める各式(式14)~(式19)を用いて、(式7)、(式8)に代入することで、ユニポーラ変調時のキャリア半周期の平均誤差電圧ΔVONをそれぞれ導出することができる。
 次に、オン電圧補正を行うための平均誤差電圧ΔVONを算出するオン電圧演算回路93bの具体的な構成、および動作について、図15を参照して説明する。
 この実施の形態3のオン電圧演算回路93bは、上記の実施の形態1(図9)で説明したオン電圧演算回路93と比較すると、Duty演算回路931a、931b、およびDuty選択回路938を備えている点で構成が異なり、その他の構成部分および動作は、実施の形態1(図9)の場合と同様であるので、対応する構成部分には同一の符号を付して説明は省略する。
 ここで、一方のDuty演算回路931aは、U相変調波の瞬時値aを入力すると、上記の(式14)~(式16)に基づいてU_Duty、D_Duty、N_Dutyをそれぞれ算出する。他方のDuty演算回路931bは、U相変調波の瞬時値aを入力すると、上記の(式17)~(式19)に基づいてU_Duty、D_Duty、N_Dutyをそれぞれ算出する。
 Duty選択回路938は、U相変調波の瞬時値aがゼロ以上(a≧0)の場合には、一方のDuty演算回路931aの出力を選択して出力し、U相変調波の瞬時値aがゼロ未満(a<0)の場合には、他方のDuty演算回路931bの出力を選択して出力する。
 以上のように、この実施の形態3によれば、3レベルインバータのPWM制御においてユニポーラ変調を実施した場合の平均誤差電圧ΔVONをオン電圧演算回路93bによって演算することで、スイッチング素子や還流用のダイオードに電流が流れる際のオン電圧降下を正確に補償することができる。このため、3レベルインバータのPWM制御において、ユニポーラ変調で負荷8を駆動した場合でも、適切にオン電圧補正を実施することができ、3レベルインバータの出力電圧精度を高めることができる。
実施の形態4.
 上記の実施の形態3では、前述の(式7)、(式8)、および(式14)~(式19)を用いてユニポーラ変調時の平均誤差電圧ΔVONを演算できることを説明した。
 ここで、前述の(式7)はU相電流IUが正方向に流れた場合に、(式8)はU相電流IUが負方向に流れた場合にそれぞれ適用される。また、各Dutyを求める(式14)、(式15)、(式16)はU相変調波の瞬時値aがゼロ以上(a≧0)の場合に、また、各Dutyを求める(式17)、(式18)、(式19)はU相変調波の瞬時値aがゼロ未満(a<0)の場合にそれぞれ適用される。
 したがって、(式7)に対して(式14)、(式15)、(式16)を代入して整理すれば、U相変調波の瞬時値aがゼロ以上(a≧0)の場合で、かつ、U相電流IUが正方向に流れた場合における平均誤差電圧ΔVONを、次の(式20)で導出できる。
 ΔVON=-{(1+a)・VSON+(1-a)・VDON}  (式20)
 また、前述の(式7)に対して(式17)、(式18)、(式19)を代入して整理すれば、U相変調波の瞬時値aがゼロ未満(a<0)の場合で、かつ、U相電流IUが正方向に流れた場合における平均誤差電圧ΔVONを、次の(式21)で導出できる。
 ΔVON=-{(1+a)・VSON+(1-a)・VDON}  (式21)
 更に、前述の(式8)に対して(式14)、(式15)、(式16)を代入して整理すれば、U相変調波の瞬時値aがゼロ以上(a≧0)の場合で、かつ、U相電流IUが負方向に流れた場合における平均誤差電圧ΔVONを、次の(式22)で導出できる。
 ΔVON=(1+a)・VDON+(1-a)・VSON     (式22)
 最後に、前述の(式8)に対して(式17)、(式18)、(式19)を代入して整理すれば、U相変調波の瞬時値aがゼロ未満(a<0)の場合で、かつ、U相電流IUが負方向に流れた場合における平均誤差電圧ΔVONを、次の(式23)で導出できる。
 ΔVON=(1+a)・VDON+(1-a)・VSON     (式23)
 以上の演算結果に着目すると、(式20)と(式21)、(式22)と(式23)は同じ結果であり、したがって、U相変調波の瞬時値aが正であるか負であるかに関係なく、U相電流IUが正方向に流れた場合における平均誤差電圧ΔVONは(式20)または(式21)により、また、U相電流IUが負方向に流れた場合における平均誤差電圧ΔVONは(式22)または(式23)により算出することができる。
 しかも、U相電流IUが正方向に流れた場合における平均誤差電圧ΔVONである(式20)または(式21)は、前述の実施の形態2で説明した、ダイポーラ変調時のU相電流IUが正方向に流れた場合における平均誤差電圧ΔVONを求める(式12)と同じであり、また、U相電流IUが負方向に流れた場合における平均誤差電圧ΔVONである(式22)または(式23)は、ダイポーラ変調時のU相電流IUが正方向に流れた場合における平均誤差電圧ΔVONを求める(式13)と同じである。したがって、この実施の形態4の場合、平均誤差電圧ΔVONを演算する際には、実施の形態2(図10)に示した構成のオン電圧演算回路93aを採用することができる。
 以上のように、この実施の形態4では、3レベルインバータのPWM制御においてユニポーラ変調を実施した場合の平均誤差電圧ΔVONを演算する際、実施の形態3(図15)で示した構成のオン電圧演算回路93bを採用する代わりに、実施の形態2(図10)に示した構成のオン電圧演算回路93aを採用することができるため、実施の形態3の場合に比べて構成が簡単となり演算量を削減することができる。そして、ユニポーラ変調で負荷8を駆動した場合でも、適切にオン電圧補正を実施することができ、3レベルインバータの出力電圧精度を高めることができる。
 更に、図10に示した構成のオン電圧演算回路93aを用いれば、ダイポーラ変調とユニポーラ変調のいずれの場合でも、同じオン電圧補正を実現することができ、補正方法の切替が不要になる。すなわち、上記実施の形態1はダイポーラ変調時のオン電圧補正用に特筆した構成であり、上記実施の形態3はダイポーラ変調時のオン電圧補正用に特筆した構成である。したがって、ダイポーラ変調とユニポーラ変調の動作状態に応じて構成をそれぞれ切替える必要があるのに対して、この実施の形態4で説明したように、図10に示した構成のオン電圧演算回路93aを用いれば、ダイポーラ変調とユニポーラ変調のいずれの場合でも、オン電圧補正方法を切替える必要がなく、3レベルインバータのオン電圧補正を実現できるとともに、出力電圧精度を高めることができる。
 この発明は、上記の実施の形態1~4の構成のみに限定されるものではなく、この発明の趣旨を逸脱しない範囲内において、各実施の形態1~4を自由に組み合わせたり、各実施の形態1~4の構成を適宜変形したり省略したりすることが可能である。
 例えば、上記の各実施の形態1~4では、負荷8として誘導電動機を例にとって説明したが、その他の交流電動機でも同様であり、これら交流電動機を3レベルインバータの出力に対してN台(Nは整数)並列に接続しても良い。また、ここでは電気鉄道車両に適用した場合の一例として直流電圧源を電気架線2として説明したが、単相もしくは3相交流架線からコンバータや整流回路を介して電力供給することでこれを直流電圧源としても良いし、蓄電池からDC/DCコンバータを介して電力供給することでこれを直流電圧源としても良い。更に、ここでは各実施の形態1~4として3レベルインバータを示したが、同様の主回路構成で交流電源を直流電源に変換するコンバータとして動作させても良い。
 また、この発明の実施の形態1~4では、上記キャリア波形と変調波の大小関係によりダイポーラ変調やユニポーラ変調によりPWM制御する場合について説明したが、部分ダイポーラ変調によりPWM制御する場合も適用することができ、また、出力電圧ベクトルに基づいて制御周期毎に直接ら出力電圧パルスの比率を算出する空間ベクトル方式等のPWM制御にも適用できる。
 なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
 この発明は、3レベル電力変換回路を適用した電力変換装置に関するものであり、直流電力を交流電力に、交流電力を直流電力に変換する電力変換装置に広く適用できる。

Claims (6)

  1. 複数の半導体スイッチング素子と複数の還流用のダイオードを有し、直流電圧を正の電圧と負の電圧及びゼロ電圧の3つの電位を有する電圧に変換する3レベル電力変換回路と、上記3レベル電力変換回路の3つの電位を有する端子に入出力する電流値を検出する電流検出部と、上記直流電圧を検出する電圧検出部と、電圧指令値に基づいて上記3レベル電力変換回路の半導体スイッチング素子をオン/オフ制御する制御部とを有する電力変換装置において、
     上記制御部は、予め設定された一定の期間内における上記3つの電位の時間比率と上記電流検出部からの電流値に基づいて、上記半導体スイッチング素子と上記ダイオードに電流が流れる際のオン電圧降下に伴って生じるオン電圧誤差を演算し、上記オン電圧誤差を補正する電圧補正量でもって上記電圧指令値を補正し、上記補正後の電圧指令値に基づいて上記3レベル電力変換回路の半導体スイッチング素子をオン/オフ制御するものである電力変換装置。
  2. 上記制御部は、上記3レベル電力変換回路の出力電圧の半周期内に、ゼロ電圧を介して正負交互に電圧パルスを出力するようにパルス幅変調制御しつつ、上記3つの電位の時間比率を、上記電圧指令値と上記直流電圧との割合、およびキャリア波形を正負にシフトするシフト量とキャリア波形の振幅との比率に基づいて演算する請求項1記載の電力変換装置。
  3. 上記制御部は、上記3レベル電力変換回路の出力電圧の半周期内に、単一極性の電圧パルスを出力するようにパルス幅変調制御しつつ、上記3つの電位の時間比率を、上記電圧指令値と上記直流電圧との割合から導出する請求項1記載の電力変換装置。
  4. 上記予め設定された一定の期間とは、上記パルス幅変調制御を行う場合のキャリア波形の少なくとも半周期以上の期間である請求項2または請求項3に記載の電力変換装置。
  5. 複数の半導体スイッチング素子と複数の還流用のダイオードを有し、直流電圧を正の電圧と負の電圧及びゼロ電圧の3つの電位を有する電圧に変換する3レベル電力変換回路と、上記3レベル電力変換回路の3つの電位を有する端子に入出力する電流値を検出する電流検出部と、上記直流電圧を検出する電圧検出部と、電圧指令値に基づいて上記3レベル電力変換回路の半導体スイッチング素子をオン/オフ制御する制御部とを有する電力変換装置において、
     上記制御部は、上記電圧指令値と上記直流電圧との割合と上記電流検出部からの電流値に基づいて、上記半導体スイッチング素子と上記ダイオードに電流が流れる際のオン電圧降下に伴って生じるオン電圧誤差を演算し、上記オン電圧誤差を補正する電圧補正量でもって上記電圧指令値を補正し、上記補正後の電圧指令値に基づいて上記3レベル電力変換回路の半導体スイッチング素子をオン/オフ制御するものである電力変換装置。
  6. 上記制御部は、上記3レベル電力変換回路の動作状態に応じてパルス幅変調制御方式を切替えるが、上記オン電圧誤差の演算方法を切替えることなくオン電圧誤差を演算するものである請求項5記載の電力変換装置。
PCT/JP2013/072368 2012-10-23 2013-08-22 電力変換装置 WO2014064996A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201380055374.7A CN104737433B (zh) 2012-10-23 2013-08-22 电力变换装置
JP2014543170A JP5683760B2 (ja) 2012-10-23 2013-08-22 電力変換装置
EP13848781.4A EP2913915B1 (en) 2012-10-23 2013-08-22 Power conversion device
BR112015008116A BR112015008116A2 (pt) 2012-10-23 2013-08-22 dispositivo de conversão de energia
US14/429,537 US9362840B2 (en) 2012-10-23 2013-08-22 Power conversion device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012233347 2012-10-23
JP2012-233347 2012-10-23

Publications (1)

Publication Number Publication Date
WO2014064996A1 true WO2014064996A1 (ja) 2014-05-01

Family

ID=50544377

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/072368 WO2014064996A1 (ja) 2012-10-23 2013-08-22 電力変換装置

Country Status (6)

Country Link
US (1) US9362840B2 (ja)
EP (1) EP2913915B1 (ja)
JP (1) JP5683760B2 (ja)
CN (1) CN104737433B (ja)
BR (1) BR112015008116A2 (ja)
WO (1) WO2014064996A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105340173B (zh) * 2013-07-02 2017-09-29 三菱电机株式会社 电机控制装置
JP6176495B2 (ja) * 2014-08-19 2017-08-09 富士電機株式会社 3レベルインバータの制御方法及び制御装置
DE102014224371A1 (de) * 2014-11-28 2016-06-02 Robert Bosch Gmbh Batteriesystem mit einer hybriden Batterie und einem eingangsseitig mit der Batterie verbundenen NPC-Wechselrichter und Verfahren zum Betreiben eines eingangsseitig mit einer hybriden Batterie verbundenen NPC-Wechselrichter
US9634579B2 (en) * 2015-04-03 2017-04-25 Hamilton Sundstrand Corporation Systems and methods for controlling inverters
DE102016200668A1 (de) * 2016-01-20 2017-07-20 Robert Bosch Gmbh Fortbewegungsmittel und Schaltungsanordnung für einen Betrieb einer elektrischen Maschine mittels zweier Energiespeicher
DE102016200675A1 (de) * 2016-01-20 2017-07-20 Robert Bosch Gmbh Elektrische Anordnung für einen Energietransfer und Verfahren zum Betrieb eines Mehrspannungsinverters mit einem neutralen Anschlusspunkt
JP6796392B2 (ja) * 2016-04-14 2020-12-09 株式会社日立製作所 3レベル電力変換装置
JP6658369B2 (ja) * 2016-07-13 2020-03-04 オムロン株式会社 電力変換装置
US11070143B2 (en) * 2018-08-01 2021-07-20 Kabushiki Kaisha Yaskawa Denki Power conversion device with selective voltage control
JP6567224B1 (ja) * 2018-09-28 2019-08-28 三菱電機株式会社 電力変換装置
JP7408941B2 (ja) * 2019-07-25 2024-01-09 富士電機株式会社 電力変換装置
CN112968614B (zh) * 2021-03-23 2022-05-24 深圳市禾望电气股份有限公司 一种风电变流器控制方法、电力设备控制装置及变流器
CN113799663B (zh) * 2021-11-19 2022-03-04 西南交通大学 一种动车供电传动系统、交直交牵引变流器及其控制方法
EP4304071A1 (de) 2022-07-06 2024-01-10 Siemens Aktiengesellschaft Verfahren zum betreiben eines netzgekoppelten wechselrichters, wechselrichter, computerprogramm und computerlesbares medium

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH028A (ja) 1987-10-19 1990-01-05 Casio Comput Co Ltd 液晶表示素子
JPH0251807A (ja) 1988-08-12 1990-02-21 Natl Res Inst For Metals 超極細多重構造のNb↓3A1超電導線材の製造法
JP2003060325A (ja) 2001-08-20 2003-02-28 Cosel Co Ltd プリント基板の接続構造
JP2004173449A (ja) * 2002-11-21 2004-06-17 Toshiba Corp ハイブリッド式電力変換装置
JP2006325301A (ja) 2005-05-17 2006-11-30 Auto Network Gijutsu Kenkyusho:Kk 回路構成体
JP2008048537A (ja) * 2006-08-17 2008-02-28 Mitsubishi Electric Corp 交流−交流電力変換装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436819A (en) * 1991-07-25 1995-07-25 Mitsubishi Denki Kabushiki Kaisha Apparatus for and method of compensating for an output voltage error in an inverter output
JP2765315B2 (ja) 1991-11-18 1998-06-11 株式会社日立製作所 電力変換装置及びこれを利用した電気車の制御装置
JP3178075B2 (ja) * 1992-04-23 2001-06-18 株式会社日立製作所 電力変換器の制御装置および電気車の制御装置
AU651034B2 (en) * 1992-04-24 1994-07-07 Hitachi Limited Power converter for converting DC voltage into AC phase voltage having three levels of positive, zero and negative voltage
JPH06296372A (ja) * 1993-04-07 1994-10-21 Fuji Electric Co Ltd Pwmインバータの出力電圧算出方法
JP2888104B2 (ja) * 1993-09-01 1999-05-10 株式会社日立製作所 電力変換装置
JPH09149658A (ja) * 1995-11-24 1997-06-06 Hitachi Ltd 直列多重型インバータ装置
JPH10234187A (ja) 1997-02-18 1998-09-02 Hitachi Ltd 3レベルインバータのpwm制御装置
US6031738A (en) * 1998-06-16 2000-02-29 Wisconsin Alumni Research Foundation DC bus voltage balancing and control in multilevel inverters
US6795323B2 (en) * 2000-12-07 2004-09-21 Kabushiki Kaisha Yaskawa Denki Three-level neutral point clamping pwn inverter and neutral point voltage controller
DE10196347T5 (de) 2001-04-13 2004-07-29 Mitsubishi Denki K.K. Energiewandlervorrichtung
US7495938B2 (en) * 2005-04-15 2009-02-24 Rockwell Automation Technologies, Inc. DC voltage balance control for three-level NPC power converters with even-order harmonic elimination scheme
JP2010154726A (ja) * 2008-12-26 2010-07-08 Fuji Electric Systems Co Ltd 電力変換器の制御方法
KR101387279B1 (ko) 2009-07-31 2014-04-18 다이킨 고교 가부시키가이샤 전력변환장치
EP2518886B1 (en) * 2009-12-24 2021-11-03 Mitsubishi Electric Corporation Power conversion apparatus and driving method for power conversion apparatus
JP5622437B2 (ja) * 2010-05-10 2014-11-12 株式会社東芝 中性点クランプ式電力変換装置
CN102420566B (zh) * 2011-12-20 2014-07-16 东北大学 一种无刷双馈电机控制装置及其控制方法
CN102611342B (zh) * 2012-03-13 2014-10-08 华为技术有限公司 三电平逆变器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH028A (ja) 1987-10-19 1990-01-05 Casio Comput Co Ltd 液晶表示素子
JPH0251807A (ja) 1988-08-12 1990-02-21 Natl Res Inst For Metals 超極細多重構造のNb↓3A1超電導線材の製造法
JP2003060325A (ja) 2001-08-20 2003-02-28 Cosel Co Ltd プリント基板の接続構造
JP2004173449A (ja) * 2002-11-21 2004-06-17 Toshiba Corp ハイブリッド式電力変換装置
JP2006325301A (ja) 2005-05-17 2006-11-30 Auto Network Gijutsu Kenkyusho:Kk 回路構成体
JP2008048537A (ja) * 2006-08-17 2008-02-28 Mitsubishi Electric Corp 交流−交流電力変換装置

Also Published As

Publication number Publication date
CN104737433B (zh) 2017-10-13
EP2913915A1 (en) 2015-09-02
US20150236609A1 (en) 2015-08-20
JP5683760B2 (ja) 2015-03-11
CN104737433A (zh) 2015-06-24
BR112015008116A2 (pt) 2017-07-04
EP2913915A4 (en) 2017-04-19
JPWO2014064996A1 (ja) 2016-09-08
US9362840B2 (en) 2016-06-07
EP2913915B1 (en) 2018-08-01

Similar Documents

Publication Publication Date Title
JP5683760B2 (ja) 電力変換装置
JP4749874B2 (ja) 電力変換装置及びそれを用いたモータ駆動装置
JP5122505B2 (ja) 電力変換装置及びその制御方法
US9130481B2 (en) Power converting appartatus
JP6735827B2 (ja) 電力変換装置
US9509229B2 (en) Power supply apparatus including power conversion circuit controlled by PWM control circuit
JP5263150B2 (ja) 電力変換装置
US9013906B2 (en) Power system-interconnected inverter device
JP6342293B2 (ja) 中性点クランプ形電力変換装置およびその制御方法
US8773870B2 (en) Power converter and method for controlling same
JPWO2019008676A1 (ja) インバータ装置、及び、電動パワーステアリング装置
JPWO2005088822A1 (ja) モータ制御装置とそのpwmインバータの変調波指令作成方法
JP5104083B2 (ja) 電力変換装置および電力変換方法
JP2015192578A (ja) 電圧検出装置及び電圧電流検出装置
JP5852544B2 (ja) 3レベル電力変換装置
WO2018179234A1 (ja) H型ブリッジ変換器およびパワーコンディショナ
JP2010154726A (ja) 電力変換器の制御方法
JP4661197B2 (ja) 電圧形インバータの制御方法
JP2009131024A (ja) 電力変換装置及びその制御方法
JP4448294B2 (ja) 電力変換装置
JP7328352B2 (ja) Pwmインバータ制御装置および制御方法
JP2014054152A (ja) 電力変換装置及び電力制御装置
JP2013247695A (ja) 電力変換装置
JP5835736B2 (ja) 電力変換装置
WO2024042942A1 (ja) 回転電機の駆動制御装置および駆動制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13848781

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014543170

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14429537

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2013848781

Country of ref document: EP

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112015008116

Country of ref document: BR

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 112015008116

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20150410