JP2014060851A - Ｄｃｄｃコンバータ - Google Patents

Abstract

【課題】１個の電流センサにより検出された電流に基づいて変圧動作を行うことができるＤＣＤＣコンバータを提供する。
【解決手段】Ｎ（≧２）相ブリッジ回路を備えるＤＣＤＣコンバータに、Ｎ相ブリッジ回路の出力端子と平滑コンデンサとの間に単一の電流センサを配置する。ＰＷＭ制御周波数のＮ倍の周波数となるキャリアを用い、制御周期をＮ等分した区間の中心位相を各相ＰＷＭ信号のパルスを発生させる起点とし、前記パルスの幅を夫々の起点より両位相方向に増加させてＮ相ＰＷＭ信号を生成する。電流分離抽出手段は、電流センサにより検出される電流を、ＰＷＭ信号の１制御周期内に前記キャリアに同期したタイミングで複数回サンプリングして得られた値から、Ｎ相リアクトルの夫々に個別に流れる電流を分離抽出する。そして、電流指令値と電流分離抽出手段によって抽出された各相リアクトル電流とに基づきＰＷＭ指令値を生成する。
【選択図】図１

Description

本発明の実施形態は、ブリッジ回路を構成する複数のスイッチング素子をスイッチング制御することで、入力される直流電源電圧を変圧して出力するＤＣＤＣコンバータに関する。

バッテリなどの直流電圧を昇圧して出力するＤＣＤＣコンバータには、複数個のチョッパ回路部（ブリッジ回路の各相アーム部）を備えたものがある。そして、各チョッパ回路部におけるスイッチング素子のオン状態からオフ状態への切り替えタイミングを、チョッパ回路部間で互いにずらすことで、スイッチングの状態を切り替えるタイミングを等間隔とするものが提案されている（例えば特許文献１，非特許文献１参照）。

このように、スイッチング状態の切り替えタイミングが等間隔になると、チョッパ回路部のコイルを流れる電流の増加及び減少の周期が互いに同一で、且つ、この電流の周期的な増加及び減少が等間隔に生じるようになる。また、前記電流がピークとなるタイミングも等間隔で生じるようになる。これにより、ＤＣＤＣコンバータ内のリップル電流を低減することが可能となり、リアクトルや平滑コンデンサを小型にしてコンバータ全体の小型化を図ることができる。

特開２００８−２４５３４８号公報

「三相トランスリンク形マルチフェーズ方式昇圧チョッパ回路における安定制御設計の実機による評価」，桂健志郎，中村祐太，山本真義（島根大学），平成２４年電気学会全国大会予稿集，第４分冊，Ｐ８〜Ｐ９

しかしながら、上記のような多相構成のコンバータについては、各相毎の素子のばらつき等によって通電する電流が均等にならないという問題がある。そのため、制御精度を向上させるには、各相毎に電流センサを配置し、検出した相電流に基づき各相を個別に制御する必要がある。すると、その分だけ回路が大型化することになり、コンバータを多相構成にすることのメリットを十分に享受できなくなってしまう。
そこで、１個の電流センサにより検出された電流に基づいて変圧動作を行うことができるＤＣＤＣコンバータを提供する。

実施形態によれば、Ｎ（≧２）相ブリッジ回路を備えるＤＣＤＣコンバータにおいて、Ｎ相ブリッジ回路の出力端子の何れか一方と平滑コンデンサとの間に単一の電流センサを配置する。ＰＷＭ信号生成手段は、ＰＷＭ制御周波数のＮ倍の周波数となるキャリアを用い、制御周期をＮ等分した区間の中心位相を、各相ＰＷＭ信号のパルスを発生させる起点とし、前記パルスの幅をそれぞれの起点より両位相方向に増加させてＮ相ＰＷＭ信号を生成し、Ｎ相ブリッジ回路を構成する各スイッチング素子に出力する。

電流分離抽出手段は、電流センサによって検出される電流を、ＰＷＭ信号の１制御周期内に、前記キャリアに同期したタイミングで複数回サンプリングして得られた値から、Ｎ相リアクトルのそれぞれに個別に流れる電流を分離して抽出する。そして、ＰＷＭ指令値生成手段は、電流指令値と電流分離抽出手段によって抽出された各相リアクトル電流とに基づいて、ＰＷＭ信号生成手段に出力するＰＷＭ指令値を生成する。

第１実施形態であり、ＤＣＤＣコンバータの構成を示す図 制御部の内部機能を示すブロック図 単相ＤＣＤＣコンバータの回路構成を示す図 図３の回路において電流センサにより検出される電流波形を示す図 ＰＷＭ信号の１制御周期のタイミングチャート（電流検出パターン１） 図５相当図（電流検出パターン２） 各電流検出パターンでそれぞれ検出可能なＤＵＴＹ領域をす図 （１１）式における係数αがＤＵＴＹに応じて変化する状態を示す図 ＰＷＭ信号生成処理を示す図５相当図（その１） ＰＷＭ信号生成処理を示す図５相当図（その２） ＰＷＭ信号生成処理を示す図５相当図（その３） 実際のＤＣＤＣコンバータの動作波形を示す図 制御部によりＰＷＭ制御周期毎に実行される処理内容を示すフローチャート 電流抽出処理の詳細を示すフローチャート ＤＵＴＹリミット処理の詳細を示すフローチャート ＰＷＭ信号処理の詳細を示すフローチャート（その１） ＰＷＭ信号処理の詳細を示すフローチャート（その２） 第２実施形態を示す図１相当図 図２相当図 図５相当図 図６相当図 図７相当図

（第１実施形態）
以下、第１実施形態について図１ないし図１７を参照して説明する。図１は、ＤＣＤＣコンバータの構成を示すものである。バッテリ電源１（直流電源）の正側端子は、一端が共通に接続された３相リアクトル２Ｕ，２Ｖ，２Ｗを介して、スイッチング回路（３相ブリッジ回路，Ｎ＝３）３の各相入力端子４Ｕ，４Ｖ，４Ｗにそれぞれ接続されている。スイッチング回路３は、６個のＩＧＢＴ（スイッチング素子）５Ｕ，５Ｖ，５Ｗ及び５Ｘ，５Ｙ，５Ｚを３相ブリッジ接続して構成されており、ＩＧＢＴ５Ｕ，５Ｖ，５Ｗのエミッタが各相入力端子４Ｕ，４Ｖ，４Ｗとなっている。また、ＩＧＢＴのコレクタ，エミッタ間にはフリーホイールダイオードが接続されている。

バッテリ電源１の負側端子は、基準電源線６を介してＩＧＢＴ５Ｘ，５Ｙ，５Ｚのエミッタに接続されている。また、ＩＧＢＴ５Ｕ，５Ｖ，５Ｗのコレクタは、出力電源線７に接続されている。そして、出力電源線７と基準電源線６との間には、平滑コンデンサ８及び負荷９の並列回路が接続されている。負荷９については抵抗素子のシンボルで示しているが、負荷９は、例えばインバータ回路を介して駆動されるモータ等である。

ＩＧＢＴ５Ｗのコレクタと平滑コンデンサ８との間を接続する出力電源線７の部分には電流センサ１０（例えば、電流トランス等）が介挿されており、平滑コンデンサ８と負荷９との間を接続する出力電源線７の部分には電圧センサ１１が配置されている。そして、電流センサ１０及び電圧センサ１１の出力端子は、それぞれ制御部１２の異なる入力端子に接続されている。制御部１２は、電流センサ信号と、電圧センサ信号から各相のスイッチング信号，すなわち３相ＰＷＭ信号を生成して、スイッチング回路３を構成する各ＩＧＢＴ５のゲートに出力する。

図２は、制御部１２の内部機能を示すブロック図であり、制御部１２は、電圧制御部１３，電流制御部１４（ＰＷＭ指令値生成手段），ＤＵＴＹリミット部１５（ＰＷＭ指令値制限手段），ＰＷＭ生成部１６（ＰＷＭ信号生成手段），電流抽出部１７（電流分離抽出手段）等で構成されている。

電圧制御部１３は、電圧センサ１１により検出されたＤＣＤＣコンバータの出力電圧と、負荷９の運転状態等に応じて決定される電圧指令値とに基づいてＰＩ（Proportional Integral）制御を行い、電流指令値を算出する。電流制御部１４は、電圧制御部１３で生成された電流指令値と電流抽出部１７で検出された各相電流値（各相リアクトル電流）に基づいて各相毎にＰＩ制御を行い、各相のＤＵＴＹ（デューティ）指令値を算出する。尚、各相の電流指令値は、電流を均一化する場合には、入力される電流指令値の１／３に設定する。

ＤＵＴＹリミット部１５は、電流制御部１４において生成された各相ＤＵＴＹ指令値に所定の制限を加えて出力するが、その詳細については後述する。ＰＷＭ生成部１６は、ＤＵＴＹリミット部１５を介して入力されたＤＵＴＹ指令値から各相のＰＷＭ信号を生成する。このとき、各相毎に出力するＰＷＭ信号に所定の位相差を付与するが、３相ＰＷＭ信号の場合は位相差を１２０度とする。電流抽出部１７は、電流センサ１０により検出された電流値を、ＰＷＭ生成部１６より入力されるＰＷＭキャリア及びＤＵＴＹリミット部１５より入力されるリミット後の各相ＤＵＴＹ指令値に基づいて、Ｕ，Ｖ，Ｗの各相電流を分離抽出する。以上が、ＤＣＤＣコンバータ２０を構成している。

次に、本実施形態の作用について、図３ないし図１６を参照して説明する。図１３ないし図１６は、制御部１２により実行される処理内容を示すフローチャートである。図１３は、ＰＷＭ制御周期毎に実行される処理であり、図２に示す機能ブロックによる処理の流れに対応している。先ず、電流抽出部１７が電流抽出処理を行い（Ｓ１）、電圧制御部１３がＰＩ制御を行うことで電流指令値を生成する（Ｓ２）。次に、電流制御部１４がＰＩ制御を行うことで各相のＰＷＭＤＵＴＹ指令を生成すると（Ｓ３）、ＤＵＴＹリミット部１５においてＤＵＴＹ制限処理が行われる（Ｓ４）。

＜電流抽出処理＞
先ず、ステップＳ１の電流抽出処理、すなわち単一の電流センサ１０を用いて、３相のリアクトル２Ｕ，２Ｖ，２Ｖにそれぞれ流れる電流を個別に検出する手法について説明する。図３は、単相のＤＣＤＣコンバータ（昇圧）の回路構成であり、２つのスイッチング素子のオンオフにより出力電圧が変化する。昇圧回路として動作させる場合、上アーム側（上側）のスイッチング素子は、フリーホイールダイオードがあるので原理的にスイッチングは不要だが、スイッチング素子をオンすればダイオードに通電することで損失が発生することを回避できる（いわゆる同期整流方式）。

この昇圧回路の出力電圧Ｖout及びリアクトル電流ＩLは，下アーム側（下側）スイッチング素子のＤＵＴＹをＤ（＜１），入力側のバッテリ電圧をＶin，出力側の負荷抵抗をＲとすると、（１）式で表される。したがって、リアクトル電流を検出し、下側スイッチング素子のオンＤＵＴＹ＿Ｄを調整すれば所望の出力電圧を得ることができる。

Ｖout＝Ｖin×１／（１−Ｄ）
＝Ｒ・（１−Ｄ）・ＩL …（１）
スイッチング回路がスイッチングを行っている場合、図３中のリアクトルに流れる電流は連続するため、図４に示すように下側スイッチング素子のオン時には下降し、上側スイッチング素子のオン時には上昇する波形を繰り返す。これに対して、スイッチング回路と出力部のコンデンサ間に設けられた電流センサにおいては、同図に示すように、リアクトル電流が流れる期間と電流がゼロになる期間とが周期的に繰り返される。

つまり、電流センサには、上側スイッチング素子がオンしている期間のみリアクトルの電流が流れる。このため、上側スイッチング素子のオンタイミングに同期して電流センサの信号をサンプリングすれば、波形振幅が下降中のリアクトル電流が得られる。制御として必要なリアクトル電流は、上昇と下降とを繰り返す状態の平均値であるため、この方式でも問題なく制御可能である。

次に、この回路を図１に示す３相構成のＤＣＤＣコンバータ２０に拡張する。尚、電流抽出処理の詳細を示すフローチャートは図１４である。図５は、ＰＷＭ制御の１周期期間であり、各相の上側ＤＵＴＹが３０％程度の場合のスイッチング状態と、電流センサ１０により検出される電流を示している。尚、説明を簡単にするため下側の信号は省略している。また、本実施形態における各相ＰＷＭ信号のＰＷＭパルス（ハイレベルＤＵＴＹパルス）は、ＰＷＭ制御周期を３つの区間に分けて、各区間の中間位相を各相パルスの発生起点としている。

図５では、１周期を６等分したタイミングを電流検出タイミングＩ１〜Ｉ６としており、Ｕ，Ｖ，Ｗ各相パルスの発生起点はそれぞれＩ２，Ｉ４，Ｉ６となっている。そして、各相パルスは、それぞれの発生起点を中心として両位相方向にパルス幅を拡げるようにして生成される。このような各相パルスの生成方式については後述する。

＜電流検出パターン１＞
図５に示すＰＷＭ信号の発生パターンでは、各相のＰＷＭパルスが重複しない発生パターンとなっている。したがって、各相の上側ＩＧＢＴ５がオンしているときに、出力電流センサ１０には、スイッチングしている相と同じ相のリアクトル２の電流が流れる。よって、図中の検出タイミングＩ２，Ｉ４，Ｉ６で電流センサ信号をサンプリングすれば、各相電流Ｉｕ，Ｉｖ，Ｉｗが抽出できる（Ｓ１２）。

＜電流検出パターン２＞
図６は、上側のＤＵＴＹがより大きく８０％程度である場合を示すが、各相のＰＷＭパルスがオーバーラップするため、単一の相のみがオンしている期間はない。この場合は、２相が同時にオンしている状態に着目する。２相がオンしている状態では、電流センサ１０にはそれら２相の合計電流が流れている。したがって、２相の合計電流を３種類サンプリングすれば各相電流を抽出できる。図中の検出タイミングＩ１，Ｉ３，Ｉ５の検出値から、次式により３相電流を演算する（Ｓ１４）。
Ｉｕ２＝（Ｉ３−Ｉ５＋Ｉ１）／２ …（２）
Ｉｖ２＝（Ｉ５−Ｉ１＋Ｉ３）／２ …（３）
Ｉｗ２＝（Ｉ１−Ｉ３＋Ｉ５）／２ …（４）

（２）式の右辺は、Ｉ１，Ｉ３，Ｉ５を図中の２相合計値に置き換えると次式となり、Ｉｕが抽出できることが判る。
（Ｉ３−Ｉ５＋Ｉ１）／２＝（Ｉｕ＋Ｉｖ−Ｉｖ−Ｉｗ＋Ｉｕ＋Ｉｗ）／２
＝Ｉｕ …（５）
同様に（３），（４）式からは、それぞれＩｖ，Ｉｗが抽出できる。
（Ｉ５−Ｉ１＋Ｉ３）／２＝（Ｉｖ＋Ｉｗ−Ｉｕ−Ｉｗ＋Ｉｕ＋Ｉｖ）／２
＝Ｉｖ …（６）
（Ｉ１−Ｉ３＋Ｉ５）／２＝（Ｉｕ＋Ｉｗ−Ｉｕ−Ｉｖ＋Ｉｖ＋Ｉｗ）／２
＝Ｉｗ …（７）
このように検出方法を変えることで、ＰＷＭパルスがオーバーラップする状態でも３相電流が検出できる。

＜電流検出パターン３＞
図６はＤＵＴＹが８０％程度の場合であるが、ＤＵＴＹが１００％になると、３相の合計電流のみが電流センサ１０の検出値に現れるため各相電流は抽出できない。しかし、ＤＣＤＣコンバータとして考えると、上側ＤＵＴＹが１００％すなわち、下側ＤＵＴＹが０％の時は（入力電圧）＝（出力電圧）であり、昇圧制御していない状態となる。しかし、制御の連続性の面から各相電流を保持しておきたい場合、ＤＵＴＹが１００％付近の場合は、次式のように３相電流が均一であるとして近似的に求める（Ｓ１６）。
Ｉｕ３＝（Ｉ２＋Ｉ４＋Ｉ６）／９ …（８）
Ｉｖ３＝Ｉｕ３ …（９）
Ｉｗ３＝Ｉｕ３ …（１０）
また、上側ＤＵＴＹが０％付近の場合は、検出できる電流が無くなってしまうため、後述するＤＵＴＹリミット部１５の動作によって電流検出が可能となる状態を確保する。

図７は、上述した３つの電流検出パターンでそれぞれ検出可能なＤＵＴＹ領域を示したもので、各パターンに対応する領域は以下のようになる（但し、３３％≒１００／３％，６６％≒２００／３％）。
パターン１：ＤＵＴＹ＜６６％（各相の電流を即値で検出）
パターン２：３３％＜ＤＵＴＹ＜１００％（２相合計値×３から算出）
パターン３：６６％＜ＤＵＴＹ（３相合計値から算出）
尚、実際には、ＩＧＢＴ５におけるスイッチングの遅れやデッドタイムの関係から、上記３３％，６６％の数値は多少増減する。

検出パターン１，２から得られた検出電流をそれぞれＩｕ１，Ｉｕ２とすると、制御に用いる検出電流Ｉｕは、次式のように算出する（Ｓ１９）。
Ｉｕ＝Ｉｕ１×α＋Ｉｕ２×（１−α） …（１１）
α：０〜１（ＤＵＴＹに応じて変化させる）
つまり、パターン１，２で得られた検出値の加重平均として求める。理論的には、パターン１，２で得られた検出値は一致するはずだが、実際には上述したスイッチングの遅れやデッドタイムの影響を受けるため、一致しない場合がある。そこで、このように演算することでスムーズな検出値の切替えが行われ、制御の連続性が維持される。αは、ＤＵＴＹに応じて「０」から「１」まで線形に変化させる（図８参照，Ｓ１８）。ＤＵＴＹ＿ＳとＤＵＴＹ＿Ｅは、図７に示すように検出パターン１，２の両方で検出できるＤＵＴＹ区間（猶予領域）に設定する（例えば４０％，６０％など）。

ここで、図１４に示すステップＳ１７において、「パターン１ＯＫ」，「パターン２ＯＫ」となっているのは、ステップＳ１２，Ｓ１４においてパターン１検出フラグ，パターン２検出フラグが「１」にセットされたことを「ＯＫ」としている。そして、パターン１で検出できたが、パターン２で検出できなかった（ＮＧ）場合は（Ｓ２０：ＹＥＳ）、各相電流をパターン１で得られたＩｕ１，Ｉｖ１，Ｉｗ１とする（Ｓ２１）。また、パターン１では検出できず、パターン２で検出できた場合は（Ｓ２２：ＹＥＳ）、各相電流をパターン２で得られたＩｕ２，Ｉｖ２，Ｉｗ２とする（Ｓ２３）。

更に、パターン１，２では検出できず、パターン３で検出できた場合は（Ｓ２５：ＹＥＳ）、各相電流をパターン３で得られたＩｕ３，Ｉｖ３，Ｉｗ３とする（Ｓ２６）。また、ステップＳ２５で「ＮＯ」と判断された場合はステップＳ４に移行して、以下に説明するＤＵＴＹリミット処理を行うことになる。

＜ＤＵＴＹリミット処理＞
次にＤＵＴＹリミット部１５の動作について説明する。対応するフローチャートを図１５に示す。ＤＵＴＹリミット部１５は、各相の電流制御の結果であるＤＵＴＹ指令値に制限を付加する。ＤＵＴＹを制限する目的は２つあり、（Ａ）ＤＣＤＣコンバータ２０の制御を安定させるためと、（Ｂ）電流の検出率を向上させるためである。例えば昇圧回路として動作する場合、出力電圧は（１）式で示したようにＤＵＴＹに応じて変化する。このため、電流制御部１４の出力を下側ＤＵＴＹ指令とすることで、フィードバックループが機能する。

しかし、下側ＤＵＴＹが大きくなり過ぎ１００％になると（１）式が成立せず、入力電圧がリアクトル２でグランドに短絡された状態となってしまう。このため、下側ＤＵＴＹが１００％に達しないようリミットを設ける。それに伴い、上側ＤＵＴＹも０％にならないようリミットがかかる（Ｓ３１〜Ｓ３４）。このリミットを０％以上とすることで、パターン１の電流検出方法が完全に機能する。つまり、上側ＤＵＴＹの最小リミットは、上記（Ａ），（Ｂ）双方の要求によるリミットとなる。最小リミットの具体数値例はＤＣＤＣコンバータの出力規模にもよるが、例えば１０ｋＷ〜１００ｋＷ程度の比較的大規模なものについては、例えば１５％〜２５％程度が妥当と思われる。

次に、（Ｂ）のみに寄与するリミットとして「相差リミット」（制限値）を定義する。これは、３相の各相間のＤＵＴＹ差を最大Ｘ％に制限するものである。例えば、３相の上側ＤＵＴＹがＵ：２０％，Ｖ：５０％，Ｗ：７０％である場合を考える。このとき、図７の条件から、パターン１の条件は３相ＤＵＴＹが６６％未満、パターン２は３相ＤＵＴＹが３３％以上であるため、どちらのパターンでも検出ができなくなってしまう。

このような状況を回避するために各相毎のＤＵＴＹ差を演算し、相差リミットとの大小関係を比較した結果に応じて制限をかける。先ず、３相のＤＵＴＹについて最大，中間，最小となる相を決定する（Ｓ３５）。そして、最大，中間のＤＵＴＹの差が相差リミットを超えていれば（Ｓ３６：ＹＥＳ）、
（最大ＤＵＴＹ）＝（中間ＤＵＴＹ）＋（相差リミット）…（１２）
で制限する（Ｓ３７）。
また、中間，最小のＤＵＴＹの差が相差リミットを超えていれば（Ｓ３８：ＹＥＳ）、
（最小ＤＵＴＹ）＝（中間ＤＵＴＹ）−（相差リミット）…（１３）
で制限する（Ｓ３９）。
相差リミットは、例えば３３％／２である１６％程度、或いはそれ未満が妥当である。例えば１６％とした場合、上記の具体数値例では上側ＤＵＴＹがＵ：３４％，Ｖ：５０％，Ｗ：６６％に制限される。

本実施形態のようなマルチフェーズ型のＤＣＤＣコンバータ２０では、３相のばらつき（要因は、リアクトルのインダクタンス成分，抵抗成分，スイッチング素子のオンオフ遅れの特性など）がゼロであれば、各相の電流を均一に制御するための各相ＤＵＴＹは完全に同じ値となるため、上記のような制限を設けても実際の運用上で問題となることは少ない。

＜ＰＷＭ信号生成処理＞
次に、ＰＷＭ生成部１６で生成される図５，図６に示すような位相差をもつ各相のＰＷＭパルスを生成する方法について説明する。対応するフローチャートを図１６及び図１７に示す。説明のため、各相ＰＷＭの制御周期を１００μｓとする。先ず、生成するＰＷＭ信号の制御周波数の３倍となる周波数の三角波キャリアを設定する。図９〜図１１にタイミングチャートを示すが、３倍キャリア振幅の山，谷に区切られた区間によって制御周期は６つの区間に分割される。例えば、Ｖ相ＰＷＭ信号については、区間３，４の境界（キャリア振幅の谷）をパルス発生の起点とする。

尚、図１６に示すステップＳ４１〜Ｓ４４に示す処理では「周期カウンタ」を使用しているが、この周期カウンタは、上記の６つの区間の何れに対応するかを判定するために使用される。すなわち、図１６に示す処理は、３倍キャリア振幅の山，谷のタイミングで実行される。

＜ＤＵＴＹ指令値が３３％未満の場合（図９）＞
区間１，２，５，６ではＰＷＭパルスをフルオフとする（Ｓ４６１，Ｓ４６２，Ｓ４６５，Ｓ４６６）。区間３，４ではＤＵＴＹ指令値を三角波と比較し、（ＤＵＴＹ指令値）＞（三角波）の場合にハイレベルのパルスを出力する（Ｓ４６３，Ｓ４６４）。

＜ＤＵＴＹ指令値が３３％以上６６％未満の場合（図１０）＞
区間１，６はフルオフとして（Ｓ４８１，Ｓ４８６）、区間３，４はフルオンし（Ｓ４８３，Ｓ４８４）、区間２，５は（１４）式により決定する。
（出力ＤＵＴＹ）＝１００―｛（ＤＵＴＹ指令値）−３３）｝…（１４）
そして、（出力ＤＵＴＹ）＜（三角波）の場合にハイパルスを出力する（Ｓ４８２，Ｓ４８５）。

＜出力ＤＵＴＹが６６％以上の場合（図１１）＞
区間２〜５はフルオン（Ｓ４９２〜Ｓ４９５）。区間１，６は、
（出力ＤＵＴＹ）＝（ＤＵＴＹ指令値）−６６ …（１５）
そして、（出力ＤＵＴＹ）＞（三角波）の場合にハイパルスを出力する（Ｓ４９１，Ｓ４９６）。

以上はＶ相についてＰＷＭ信号の生成方法を述べたが、Ｖ相に対して１２０度、２４０度位相がシフトしたＷ，Ｕ相は、ＰＷＭの始点位置を区間５，６の中間、区間１，２の中間とすることで生成可能である（Ｓ５０１〜Ｓ５０６，Ｓ５１１〜Ｓ５１６）。この結果、３相の位相を１２０度シフトさせたＰＷＭ信号が生成できる。また、電流抽出部で述べたＩ１〜Ｉ６の検出タイミングは、図９〜１１で述べた区間１〜６の各境界に対応する。

図１２は、昇圧動作において上側ＤＵＴＹが５０％付近となる場合の、実際のＤＣＤＣコンバータの動作波形を示す。３相の位相シフトさせたＰＷＭ信号に応じて、３相電流のリップルが観測できる（電流センサの波形は正負逆転しているため、下側のスイッチング素子がオンしている状態で上昇している）。中央の電流センサ検出値では、各相のＰＷＭ信号パターンに応じて、単一の電流が発生する区間と２相合計値が発生する区間が切り替わっており、これらをサンプリングすることで各相電流が抽出できる。

以上のように本実施形態によれば、３相のスイッチング回路３を備えるＤＣＤＣコンバータ２０において、スイッチング回路３の出力端子と平滑コンデンサ８との間に単一の電流センサ１０を配置する。ＰＷＭ信号生成部１６は、ＰＷＭ制御周波数の３倍の周波数となるキャリアを用い、制御周期を３等分した区間の中心位相を、各相ＰＷＭ信号のパルスを発生させる起点する。そして、前記パルスの幅をそれぞれの起点より両位相方向に増加させて３相ＰＷＭ信号を生成すると、スイッチング回路３を構成する各ＩＧＢＴ５に出力する。

電流抽出部１７は、電流センサ１０によって検出される電流を、ＰＷＭ信号の１制御周期内に、前記キャリアに同期したタイミングで３回サンプリングして得られた値から、３相リアクトル２Ｕ，２Ｖ，２Ｗのそれぞれに流れる電流Ｉｕ，Ｉｖ，Ｉｗを分離して抽出する。そして、電流制御部１４は、電流指令値と電流抽出部１７によって抽出された各相電流Ｉｕ，Ｉｖ，Ｉｗとに基づいて、ＰＷＭ生成部１６に出力するＤＵＴＹ指令値を生成するようにした。したがって、必要となる電流センサの数を削減してＤＣＤＣコンバータ２０を小型に構成できる。

また、電流抽出部１７は、各相ＰＷＭ信号のＤＵＴＹが６６％に達する直前までは、前記各相ＰＷＭ信号パルスの発生起点をトリガとするタイミングでそれぞれ検出電流をサンプリングして、各相電流Ｉｕ，Ｉｖ，Ｉｗを即値で取得する。したがって、各相電流Ｉｕ，Ｉｖ，Ｉｗを容易に取得できる。
また、電流抽出部１７は、ＤＵＴＹが３３％を超えて、且つ１００％に達する直前までは、各相ＰＷＭ信号の起点間の中間位相のそれぞれで検出電流をサンプリングし、サンプリングした電流値を演算することで、各相電流Ｉｕ，Ｉｖ，Ｉｗを取得する。したがって、各相のＰＷＭ信号パルスがオーバーラップする期間がある場合でも、各相電流を演算により取得できる。

この場合、電流抽出部１７は、ＤＵＴＹが３３％を超えて、且つ６６％に達する直前の範囲よりも狭い範囲内に、各相電流を即値で取得する第１パターンより、演算して取得する第２パターンに移行するＤＵＴＹ区間を設定し、そのＤＵＴＹ区間内では、第１パターンで取得した各相リアクトル電流と、第２パターンで取得した各相リアクトル電流との加重平均値を求めるようにした。したがって、スイッチングの遅れやデッドタイム，回路定数などのばらつきの影響により、第１，第２夫々のパターンで取得される電流値にずれがある場合でも、制御の信頼性を向上させることができる。
また、電流抽出部１７は、ＤＵＴＹが６６％を超えて、且つ１００％に達するまでは、各相ＰＷＭ信号の起点をトリガとするタイミングでそれぞれ検出電流をサンプリングし、サンプリングした電流値の合計を、１／９を乗じた値を各相電流とする。したがって、ＤＵＴＹが大きい領域での各相電流を簡単に取得できる。

そして、ＤＵＴＹリミット部１５は、電流制御部１４により生成された各相のＰＷＭ指令値について、最大，中間，最小となる指令値を特定し、最大指令値，最小指令値と前記中間指令値との差をそれぞれ得ると、前記差の値が、予め定めた相差リミットを超えていれば、中間指令値に相差リミットを加算及び／又は減算した値にＰＷＭ指令値を制限してＰＷＭ生成部１６に出力する。これにより、３相電流が確実に検出可能となる。
また、スイッチング回路３により昇圧制御を行うため、平均的なオンＤＵＴＹについては、上側ＩＧＢＴ５の方が下側ＩＧＢＴ５よりも大きくなっている。したがって、電流センサ１０を出力電源線７側に配置することで、電流を検出するための機会をより多くすることができる。

（第２実施形態）
図１８ないし図２２は第２実施形態であり、第１実施形態と同一部分には同一符号を付して説明を省略し、以下異な部分について説明する。第２実施形態では、スイッチング回路が２相構成である場合を示す。すなわち、第２実施形態のＤＣＤＣコンバータ２１は、ＤＣＤＣコンバータ２０における３相のスイッチング回路３を２相のスイッチング回路２２（２相ブリッジ回路）に置き換え、３相リアクトル２Ｕ，２Ｖ，２Ｗを２相リアクトル２Ｕ，２Ｖにしている。また、制御部２３は制御部１２に替わるものである。

図１９に示す制御部２３の内部構成については、電圧制御部１３を除いて、各信号を２相で扱う電流制御部２４（ＰＷＭ指令値生成手段），ＤＵＴＹリミット部２５，ＰＷＭ生成部２６（ＰＷＭ信号生成手段），電流抽出部２７（電流分離抽出手段）に置き換えられている。

次に、第２実施形態の作用について図２０ないし図２２を参照して説明する。単一の電流センサ１０によって２相電流Ｉｕ，Ｉｖを抽出する場合は、図２０のタイミングチャートに示すように、生成するＰＷＭ信号の制御周波数の２倍となる周波数の三角波キャリアを設定する。そして、２倍キャリア振幅の山，谷に区切られた区間により、制御周期は４つの区間に分割される。また、上記の山，谷に同期した４つの電流検出タイミングＩ１〜Ｉ４で検出電流をサンプリングする。Ｕ，Ｖ各相のＰＷＭパルスの発生起点は、上記タイミングＩ２，Ｉ４となる。

図２０に示すように、各相のＤＵＴＹが５０％未満であれば、２相ＰＷＭパルスの発生起点，すなわちタイミングＩ２，Ｉ４でそれぞれ検出電流をサンプリングすれば（１制御周期で２回）、各相の電流を抽出できる。図２１は、ＤＵＴＹがより大きい場合のタイミングチャートである。２相の場合は、ＤＵＴＹが１００％未満であれば、各相の電流が即値で検出できるため、検出方式を図２０の場合と変える必要はない。尚、２相の合計電流は、各相ＤＵＴＹが５０％以上の場合は、タイミングＩ１，Ｉ３での電流をサンプリングすることで検出可能である。

このような検出ルールに基づく場合、ＤＵＴＹによる検出方法をまとめると図２２となり、単独電流を検出する方式をＤＵＴＹ１００％未満まで採用するとともに、１００％付近のみ２相合計電流を検出する方式を加えることが望ましい。すなわち、第２実施形態のようにスイッチング回路２２が２相構成の場合は、第１実施形態における＜電流検出パターン１，３＞に対応する２パターンのみとなる。

ＤＵＴＹリミット部２５の動作であるが、３相ＤＣＤＣコンバータ２０の際に説明した“相差リミット”は不要となる。単独電流の検出がＤＵＴＹ１００％未満まで可能であるため、２相間にＤＵＴＹ差があっても、それぞれが１００％未満であれば各相電流を個別に検出できるからである。このため、ＤＵＴＹリミット部２５の動作としては、下側ＤＵＴＹを１００％以下（上側ＤＵＴＹを０％以上）とする最小リミット動作のみとなる。

ＰＷＭのシフトについては、２相の場合は、図２０，図２１で示したように１８０度位相差を持たせる必要があるが、この場合は、３相の場合と同様に出力するＰＷＭ周波数の２倍の周波数の三角波キャリアに基づきＤＵＴＹを設定すれば良い。
以上のように第２実施形態によれば、２相構成のＤＣＤＣコンバータ２１についても、１つの電流センサで各相の電流を検出できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＩＧＢＴ５と平滑コンデンサ８との間の出力電源線７側に電流センサを設けたが、これに替えて基準電源線６側に電流センサを設けても良い。
電流検出パターン１，２の切り替えについては、必ずしも加重平均を求める必要はなく、例えば双方の検出パターンが重複している領域内に設定した閾値に応じてパターン１からパターン２に切り替えても良い。
スイッチング素子は、ＩＧＢＴに限ることなく、バイポーラトランジスタやＭＯＳＦＥＴを用いても良い。
ＰＷＭ生成部をハードロジックで構成しても良い。
ＤＵＴＹを制限する構成については、必要に応じて設ければ良い。
４相以上のブリッジ回路を備えるＤＣＤＣコンバータに適用しても良い。

図面中、１はバッテリ電源（直流電源）、２はリアクトル、３はスイッチング回路（Ｎ相ブリッジ回路）、５はＩＧＢＴ（スイッチング素子）、８は平滑コンデンサ、１０は電流センサ、１４は電流制御部（ＰＷＭ指令値生成手段）、１５はＤＵＴＹリミット部（ＰＷＭ指令値制限手段）、１６はＰＷＭ生成部（ＰＷＭ信号生成手段）、１７は電流抽出部（電流分離抽出手段）、２０，２１はＤＣＤＣコンバータ、２２はスイッチング回路（２相ブリッジ回路）、２４は電流制御部（ＰＷＭ指令値生成手段）、２６はＰＷＭ生成部（ＰＷＭ信号生成手段）、２７は電流抽出部（電流分離抽出手段）を示す。

Claims (10)

1. 複数のスイッチング素子をＮ（Ｎは３以上の自然数）相ブリッジ接続して構成されたＮ相ブリッジ回路を備え、前記複数のスイッチング素子をスイッチング制御することで入力される直流電源電圧を変圧して出力するＤＣＤＣコンバータにおいて、
   前記直流電源と、前記Ｎ相ブリッジ回路の各相入力端子との間に接続されるＮ相リアクトルと、
   前記Ｎ相ブリッジ回路の出力端子間に接続される平滑コンデンサと、
   前記Ｎ相ブリッジ回路の出力端子の何れか一方と前記平滑コンデンサとの間に配置される単一の電流センサと、
   前記Ｎ相ブリッジ回路を構成する各スイッチング素子に、Ｎ相ＰＷＭ（Pulse Width Modulation）信号を出力するため、前記ＰＷＭ信号の制御周波数のＮ倍の周波数となるキャリアを用い、前記ＰＷＭ信号の制御周期をＮ等分した区間の中心位相を、各相ＰＷＭ信号のパルスを発生させる起点とし、前記パルスの幅をそれぞれの起点より両位相方向に増加させて前記Ｎ相ＰＷＭ信号を生成するＰＷＭ信号生成手段と、
   前記電流センサによって検出される電流（以下、検出電流と称す）を、前記ＰＷＭ信号の１制御周期内に、前記キャリアに同期したタイミングで複数回サンプリングして得られた値から、前記Ｎ相リアクトルのそれぞれに個別に流れる電流を分離して抽出する電流分離抽出手段と、
   電流指令値と、前記電流分離抽出手段によって抽出された各相リアクトル電流とに基づいて、前記ＰＷＭ信号生成手段に出力するＰＷＭ指令値を生成するＰＷＭ指令値生成手段とを備えることを特徴とするＤＣＤＣコンバータ。
2. 前記電流分離抽出手段は、前記各相ＰＷＭ信号のＤＵＴＹが２００／Ｎ％に達する直前までは、前記各相ＰＷＭ信号の起点をトリガとするタイミングでそれぞれ前記検出電流をサンプリングすることで、各相リアクトル電流を即値で取得することを特徴とする請求項１記載のＤＣＤＣコンバータ。
3. 前記電流分離抽出手段は、前記ＤＵＴＹが１００／Ｎ％を超えて、且つ１００％に達する直前までは、前記各相ＰＷＭ信号の起点間の中間位相のそれぞれで前記検出電流をサンプリングし、サンプリングした電流値を演算することで、各相リアクトル電流を取得することを特徴とする請求項１又は２記載のＤＣＤＣコンバータ。
4. 前記電流分離抽出手段は、前記ＤＵＴＹが１００／Ｎ％を超えて、且つ２００／Ｎ％に達する直前の範囲よりも狭い範囲内に、前記各相リアクトル電流を即値で取得する第１パターンより、演算して取得する第２パターンに移行する猶予領域を設定し、
   前記猶予領域内では、前記第１パターンで取得した各相リアクトル電流と、前記第２パターンで取得した各相リアクトル電流との加重平均値を求めることを特徴とする請求項３記載のＤＣＤＣコンバータ。
5. 前記電流分離抽出手段は、前記ＤＵＴＹが２００／Ｎ％を超えて、且つ１００％に達するまでは、前記各相ＰＷＭ信号の起点をトリガとするタイミングでそれぞれ前記検出電流をサンプリングし、サンプリングした電流値の合計を、１／Ｎ^２を乗じた値を各相リアクトル電流とすることを特徴とする請求項１ないし４の何れかに記載のＤＣＤＣコンバータ。
6. 前記ＰＷＭ指令値生成手段により生成された各相のＰＷＭ指令値について、最大，中間，最小となる指令値を特定し（以下、それぞれ最大指令値，中間指令値，最小指令値と称す）、
   前記最大指令値，前記最小指令値と前記中間指令値との差をそれぞれ得ると、前記差の値が、予め定めた制限値を超えていれば、前記中間指令値に前記制限値を加算及び／又は減算した値に前記ＰＷＭ指令値を制限して前記ＰＷＭ信号生成手段に出力するＰＷＭ指令値制限手段を備えることを特徴とする請求項１ないし５の何れかに記載のＤＣＤＣコンバータ。
7. ４つのスイッチング素子を２相ブリッジ接続して構成された２相ブリッジ回路を備え、前記４つのスイッチング素子をスイッチング制御することで入力される直流電源電圧を昇圧して出力するＤＣＤＣコンバータにおいて、
   前記直流電源と、前記２相ブリッジ回路の各相入力端子との間に接続される２相リアクトルと、
   前記２相ブリッジ回路の出力端子間に接続される平滑コンデンサと、
   前記２相ブリッジ回路の出力端子の何れか一方と前記平滑コンデンサとの間に配置される単一の電流センサと、
   前記２相ブリッジ回路を構成する各スイッチング素子に、２相ＰＷＭ（Pulse Width Modulation）信号を出力するため、前記ＰＷＭ信号の制御周波数の２倍の周波数となるキャリアを用い、前記ＰＷＭ信号の制御周期を２等分した区間の中心位相を、各相ＰＷＭ信号のパルスを発生させる起点とし、前記パルスの幅をそれぞれの起点より両位相方向に増加させて前記２相ＰＷＭ信号を生成するＰＷＭ信号生成手段と、
   前記電流センサによって検出される電流（以下、検出電流と称す）を、前記ＰＷＭ信号の１制御周期内に、前記キャリアに同期したタイミングで複数回サンプリングして得られた値から、前記２相リアクトルのそれぞれに個別に流れる電流を分離して抽出する電流分離抽出手段と、
   電流指令値と、前記電流分離抽出手段によって抽出された各相リアクトル電流とに基づいて、前記ＰＷＭ信号生成手段に出力するＰＷＭ指令値を生成するＰＷＭ指令値生成手段とを備えることを特徴とするＤＣＤＣコンバータ。
8. 前記電流分離抽出手段は、前記各相ＰＷＭ信号のＤＵＴＹが１００％を超えるまでは、前記各相ＰＷＭ信号の起点をトリガとするタイミングでそれぞれ前記検出電流をサンプリングすることで、各相リアクトル電流を即値で取得することを特徴とする請求項７記載のＤＣＤＣコンバータ。
9. 前記電流分離抽出手段は、前記ＤＵＴＹが５０％を超えて、且つ１００％に達するまでは、前記各相ＰＷＭ信号の起点をトリガとするタイミングでそれぞれ前記検出電流をサンプリングし、サンプリングした電流値の合計に、１／４を乗じた値を各相リアクトル電流とすることを特徴とする請求項７又は８記載のＤＣＤＣコンバータ。
10. 前記電流センサを、前記ブリッジ回路の上側，下側アームを構成するスイッチング素子のうち、平均的なオン時間が長い方のアーム側の出力端子に配置することを特徴とする請求項１ないし９の何れかに記載のＤＣＤＣコンバータ。

Images