JP5275687B2 - コンバータ装置 - Google Patents

Description

本発明は、低圧側と高圧側との間に複数列のスイッチング素子を並列接続してスイッチング制御を行なうことで昇圧あるいは降圧を行なうコンバータ装置に関する。

コンバータ装置の一例として、昇圧比ｍ倍で機能する昇降圧コンバータ装置において、ｍに最も近い整数Ｎ’の整数倍Ｎのチョッパ回路を並列に接続し、各列のチョッパ回路の電流位相を２π／Ｎ（ｒａｄ）ずつずらした位相制御を行うことで、電流リップルを低減させることが可能であることが知られている（例えば特許文献１参照）。

特許文献１はまた、Ｎ列（Ｎ相）のチョッパ回路の並列数切替え制御（多相制御）について開示している。すなわち、昇圧比が２倍、３倍、６倍と変動する負荷に対し、チョッパ回路を６並列で構成し、昇圧比に近い整数倍に並列数（相数）を切替える制御を行なうことで電流リップルの低減を行なうことを企図している。

しかしながら、特許文献１の並列数切替え制御（多相多重制御）では、低圧側の電圧変動に対して高圧側の電圧を制御するようにしており、低出力領域での制御性能について考慮していない。つまり、Ｎ数が大きくなると各チョッパ回路への入力電流が小さくなる。すると、低出力領域で各相の電流リップル波形がゼロクロスし、その結果、低出力領域において電流波形が歪んで制御が不安定になり、かつ設計当初に見込んだ電流リップルの低減効果を得ることができないという問題点がある。

特開２００４−３５７３８８

本発明の課題は、スイッチング素子によるコンバータを複数列並列接続して構成したコンバータ装置において、電流リップルがゼロクロスする出力領域で並列数切替えを行うことにより、低出力時の電流リップルのゼロクロスを防止し、特に低出力領域での制御性を向上させることができるようにすることにある。

本発明の他の課題は、設計当初に見込んだ電流リップルの低減効果を得られる出力領域を広げることができるようにすることにある。

本発明は、低圧側と高圧側との間に並列接続された複数列のスイッチング素子と、一端を前記複数列のスイッチング素子にそれぞれ接続され他端を前記低圧側に共通接続された複数のリアクトルと、出力側に並列接続されたコンデンサを含み、前記複数列のスイッチング素子を、位相をずらしてスイッチングすることにより前記低圧側と前記高圧側との間でエネルギーの移動を行うコンバータ装置であって、入力側の電流値を検出する電流検出手段と、前記入力側の電流値と入力側の電流リップルの計算値とに基づいて前記複数列のスイッチング素子の並列数ｎの切替え制御を行なう制御装置を備えることにより、低出力時の電流リップルのゼロクロスを防止することを特徴とする。

本発明によるコンバータ装置においては更に、入力側の電圧値を検出する電圧検出手段を備えることで、前記制御装置は、前記入力側の電流リップルを、前記入力側の電圧値、スイッチング周波数を含むあらかじめ定められた式に基づいて算出する。

本発明によればまた、低圧側と高圧側との間に並列接続された複数列のスイッチング素子と、一端を前記複数列のスイッチング素子にそれぞれ接続され他端を前記低圧側に共通接続された複数のリアクトルと、出力側に並列接続されたコンデンサを含み、前記複数列のスイッチング素子を、位相をずらしてスイッチングすることにより前記低圧側と前記高圧側との間でエネルギーの移動を行うコンバータ装置であって、入力側の電流値を検出する電流検出手段と、前記入力側の電流値に基づいて前記複数列のスイッチング素子の並列数ｎの切替え制御を行なう制御装置を備えることにより、低出力時の電流リップルのゼロクロスを防止し、更に、あらかじめ作成された前記入力側の電流値と前記並列数ｎとの対応関係を示すマップ図を保存した記憶装置を備えることで、前記制御装置は、前記電流検出手段で検出された前記入力側の電流値を基に前記マップ図を参照して前記並列数ｎを決定することができ、前記マップ図は、前記並列数ｎと入力側の電流リップルの計算値ΔＩｎと前記入力側の電流値Ｉｉｎとが、ｎ≦２Ｉｉｎ／ΔＩｎの条件を満足するように作成されたものであることを特徴とするコンバータ装置が提供される。

本発明によるコンバータ装置によれば、前記制御装置は、前記並列数ｎが、前記電流リップルの計算値ΔＩｎと前記入力側の電流値Ｉｉｎとを用いた以下の式を満足するかどうかの判別を行い、
ｎ≦２Ｉｉｎ／ΔＩｎ
上記式を満足する場合には前記電流リップルの再計算に戻り、上記式を満足しない場合には上記式の右辺の計算値における小数以下を切り捨てて整数となる数を前記並列数ｎとして決定することができる。

なお、前記制御装置は、スイッチングすべき列のスイッチング素子にのみスイッチング用の制御信号を与えることにより、前記並列数ｎの切替えを行うようにしても良い。

本発明のコンバータ装置によれば、入力側の電流値と入力側の電流リップルの計算値とに基づいて複数列のスイッチング素子の並列数の切替え制御を行なうことで、低出力時の電流リップルのゼロクロスを防止し、制御性の安定化、かつ設計当初に見込んだ電流リップルの低減効果を得ることができる。

図１に本発明の第１の実施形態による昇降圧コンバータ装置の構成を示すが、以下では昇圧コンバータ装置として機能する場合を想定して説明する。

本コンバータ装置は、直流電源１１、Ｓ（Ｓは正の整数）列のリアクトル２１、２２、・・・、２Ｓ、Ｓ列の対をなすパワーデバイス（スイッチング素子）３１、３２、・・・、３Ｓ及び対をなす各パワーデバイスに並列接続された対のダイオード４１、４２、・・・、４Ｓ、各列に共通の出力側に接続されたコンデンサ５１、電流カレントセンサＣＴを含んで直流電源１１の電流を入力電流Ｉｉｎとして検出する電流検出回路６１、直流電源１１の電圧を検出する電圧検出回路６２、装置出力側に接続されて出力電圧及び出力電流を検出する電圧検出回路６３及び電流検出回路（電流カレントセンサＣＴを含む）６４、制御装置７１で構成される。

Ｓ列のリアクトル２１〜２ＳはＳ列の対をなすパワーデバイス３１〜３Ｓに対応し、一端側が直流電源１１の出力側に共通に接続され、他端側は対応する列における対のパワーデバイス間の接続ラインに接続される。制御装置７１は、電流検出回路６１、６４、電圧検出回路６２、６３からそれぞれ検出信号を受け、パワーデバイス３１、３２、・・・、３Ｓのスイッチング制御動作を行う。

以上のように、本コンバータ装置では、並列接続したＳ列の対をなすパワーデバイス３１〜３Ｓがそれぞれ、制御装置７１により２π／Ｓずつずらした電流位相で順に位相制御されることにより、ダイオード４１〜４Ｓと共にコンバータ（あるいはチョッパ回路）として動作する。なお、位相制御の順番は、図示されている３１、３２、・・・、３Ｓの順に限る必要は無い。これは、例えば、Ｓ＝５の場合、第１列−第３列−第５列−第２列−第４列−第１列というように、位置的に隣合うパワーデバイスのオンが続かないようにすることでパワーデバイスの放熱効果を向上させることができるからである。

図２に、Ｓ列の各列に入力される電流の波形を示す。図２に示すように、各列に流れる入力電流Ｉｂの波形は、ＤＣ（直流）成分である電流Ｉｉｎ＿ｎｄとＡＣ（交流）成分である電流リップルΔＩｎで形成されている。そして、ＤＣ成分電流Ｉｉｎ＿ｎｄとＡＣ成分電流リップルΔＩｎとの間に下記の式（１）の関係が成立した場合に、入力電流波形はゼロクロスする。

Ｉｉｎ＿ｎｄ＜ΔＩｎ／２ （１）
よって、入力電流波形がゼロクロスしない条件は下記の式（２）となる。

Ｉｉｎ＿ｎｄ≧ΔＩｎ／２ （２）
第１の実施形態によるコンバータ装置では、制御装置７１が演算デバイスとしての機能を有して、式（２）の条件を満足させるべく、直流電源１１に接続するパワーデバイスの並列数ｎ（但し、ｎ≦Ｓ）を下記の式（３）の条件で切替えるように制御を行なう。

ｎ≦２Ｉｉｎ／ΔＩｎ （３）
但し、式（３）においてＩｉｎは、前述したように、直流電源１１からＳ列のリアクトル２１〜２Ｓに入力される前の電流値（Ａ）であり、電流検出回路６１で検出される。

上記の並列数切替え制御は以下に説明する方法１−１又は１−２で行なうことができる。

１−１．事前に、各並列数における式（３）の条件を満足する入力電流Ｉｉｎのマップ図を図３に示すように作成して制御装置７１内の記憶装置に保存しておく。制御装置７１は、マップ図を参照して、電流検出回路６１で検出した入力電流Ｉｉｎに対応する並列数ｎを決定する。

ΔＩｎ＝（Ｖｉｎ・Ｄｕｔｙ）／（Ｌｎ・ｆｓ） （４）
但し、式（４）において、Ｖｉｎは電圧検出回路６２で検出される直流電源１１の電圧（Ｖ）、Ｄｕｔｙはパワーデバイスのオン、オフのデューティ比、Ｌｎは各列のリアクトルのインダクタンス（Ｈ）、ｆｓはキャリア周波数（スイッチング周波数）（Ｈｚ）である。

１−２．図１の電流検出回路６１で入力電流Ｉｉｎを、電圧検出回路６２で電圧Ｖｉｎをそれぞれ検出し、制御装置７１で式（４）の演算を行なう。動作する並列数ｎが式（３）の条件を満足しない場合は、式（３）の右辺における計算値の整数（小数は切捨て）に並列数ｎを決定する。

図４は、制御装置７１により上記１−２の方法で行なわれる並列数ｎの切替え制御を説明するためのフローチャート図であり、以下に簡単に動作の流れを説明する。

図４において、並列数切替え制御が開始されると、入力電流Ｉｉｎ、入力電圧Ｖｉｎがそれぞれ検出される（ステップＳ１）。制御装置７１は、式（４）によりＡＣ成分電流リップルΔＩｎを演算する（ステップＳ２）。続いて、ステップＳ３では、検出された入力電流Ｉｉｎと演算されたＡＣ成分電流リップルΔＩｎについて式（３）の条件を満足するかどうかの判別を行なう。式（３）の条件を満足する場合にはステップＳ２に戻ってＡＣ成分電流リップルΔＩｎの再演算を行なう。式（３）の条件を満足しない場合には、ステップＳ４において式（３）の右辺の整数（小数以下は切捨て）になる並列数ｎを決定する。ステップＳ５では、決定した並列数ｎになるようにパワーデバイス３１〜３Ｓの制御を行なう。ステップＳ６では、並列数ｎの切替え制御を終了するかどうかの判別が行なわれ、Ｙｅｓの場合には並列数切替え制御が終了し、Ｎｏの場合にはステップＳ２へ戻る。

並列数ｎの切替えは下記の方法を用いて行なう。

制御装置７１が、上記式（３）を満足する並列数のパワーデバイスにのみスイッチング動作させる指令を与えることで、並列数ｎを切替える。

上記の方法において、並列数切替え制御は、現時点での並列数の最終列のパワーデバイスのスイッチングが終了した時点で行うことが望ましい。勿論、この場合の最終列というのは、例えば現時点の並列数が５列の場合、５列目を意味するものではなく、スイッチング動作が最終に行われた列のことである。

以上、本発明を昇圧コンバータ装置として機能させる場合について説明したが、本コンバータ装置は降圧コンバータとしても動作可能である。この場合、図１に示されたコンデンサ５１側の２つの端子に高圧電源が接続されて入力側とされる。パワーデバイス３１〜３Ｓに対する並列数切替え制御動作は上記実施形態と同じであり、出力側、つまり図１の直流電源１１に対応する箇所に降圧された電圧が得られる。なお、入力電圧、入力電流の検出はそれぞれ、電圧検出回路６３、電流検出回路６４で行なわれる。

上記の実施形態によるコンバータ装置によれば、式（２）の条件になるように並列数ｎを切替えることで、低出力時の電流リップルのゼロクロスを防止し、制御性の安定化、かつ設計当初に見込んだ電流リップルの低減効果を得ることができる。特に、この並列数切替え制御を低出力領域が連続定格であるバッテリー駆動装置やバッテリー駆動車に適用することにより、低出力時の制御性が安定し、電流リップルが低減することで、コンデンサの損失が低減されて、効率の改善による省エネルギー化が可能である。

本発明は、昇降圧コンバータ装置だけでなく、昇圧コンバータ装置や降圧コンバータ装置にも適用可能であり、バッテリー駆動装置やバッテリー駆動車への適用に適している。

図１は、本発明によるコンバータ装置を昇圧コンバータ装置として使用する場合の実施形態について示した回路構成図である。 図２は、図１のＳ列における各列に入力される電流波形を示した図である。 図３は、本発明による並列数切替え制御に使用される、入力電流Ｉｉｎと並列数ｎの対応関係を示したマップ図である。 図４は、本発明による並列数切替え制御の一例を説明するためのフローチャート図である。

符号の説明

１１ 直流電源
２１〜２Ｓ リアクトル
３１〜３Ｓ 対をなすパワーデバイス
４１〜４Ｓ 対をなすダイオード

Claims (5)

1. 低圧側と高圧側との間に並列接続された複数列のスイッチング素子と、一端を前記複数列のスイッチング素子にそれぞれ接続され他端を前記低圧側に共通接続された複数のリアクトルと、出力側に並列接続されたコンデンサを含み、前記複数列のスイッチング素子を、位相をずらしてスイッチングすることにより前記低圧側と前記高圧側との間でエネルギーの移動を行うコンバータ装置であって、
   入力側の電流値を検出する電流検出手段と、
   前記入力側の電流値と入力側の電流リップルの計算値とに基づいて前記複数列のスイッチング素子の並列数ｎの切替え制御を行なう制御装置を備えることにより、低出力時の電流リップルのゼロクロスを防止することを特徴とするコンバータ装置。
2. 更に、入力側の電圧値を検出する電圧検出手段を備え、
   前記制御装置は、前記入力側の電流リップルを、前記入力側の電圧値、スイッチング周波数を含むあらかじめ定められた式に基づいて算出することを特徴とする請求項１に記載のコンバータ装置。
3. 低圧側と高圧側との間に並列接続された複数列のスイッチング素子と、一端を前記複数列のスイッチング素子にそれぞれ接続され他端を前記低圧側に共通接続された複数のリアクトルと、出力側に並列接続されたコンデンサを含み、前記複数列のスイッチング素子を、位相をずらしてスイッチングすることにより前記低圧側と前記高圧側との間でエネルギーの移動を行うコンバータ装置であって、
   入力側の電流値を検出する電流検出手段と、
   前記入力側の電流値に基づいて前記複数列のスイッチング素子の並列数ｎの切替え制御を行なう制御装置を備えることにより、低出力時の電流リップルのゼロクロスを防止し、
   更に、あらかじめ作成された前記入力側の電流値と前記並列数ｎとの対応関係を示すマップ図を保存した記憶装置を備え、
   前記制御装置は、前記電流検出手段で検出された前記入力側の電流値を基に前記マップ図を参照して前記並列数ｎを決定し、
   前記マップ図は、前記並列数ｎと入力側の電流リップルの計算値ΔＩｎと前記入力側の電流値Ｉｉｎとが、ｎ≦２Ｉｉｎ／ΔＩｎの条件を満足するように作成されたものであることを特徴とするコンバータ装置。
4. 前記制御装置は、前記並列数ｎが、前記電流リップルの計算値ΔＩｎと前記入力側の電流値Ｉｉｎとを用いた以下の式を満足するかどうかの判別を行い、
   ｎ≦２Ｉｉｎ／ΔＩｎ
   上記式を満足する場合には前記電流リップルの再計算に戻り、上記式を満足しない場合には上記式の右辺の計算値における小数以下を切り捨てて整数となる数を前記並列数ｎとして決定することを特徴とする請求項１又は２に記載のコンバータ装置。
5. 前記制御装置は、スイッチングすべき列のスイッチング素子にのみスイッチング用の制御信号を与えることにより、前記並列数ｎの切替えを行うことを特徴とする請求項１〜４のいずれか１項に記載のコンバータ装置。

Images