JP5291627B2 - Ｐｗｍ信号生成装置、及びこのｐｗｍ信号生成装置を備えたインバータ装置 - Google Patents

Ｐｗｍ信号生成装置、及びこのｐｗｍ信号生成装置を備えたインバータ装置 Download PDF

Info

Publication number
JP5291627B2
JP5291627B2 JP2009534271A JP2009534271A JP5291627B2 JP 5291627 B2 JP5291627 B2 JP 5291627B2 JP 2009534271 A JP2009534271 A JP 2009534271A JP 2009534271 A JP2009534271 A JP 2009534271A JP 5291627 B2 JP5291627 B2 JP 5291627B2
Authority
JP
Japan
Prior art keywords
time
pulse waveform
pulse
period
pwm signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009534271A
Other languages
English (en)
Other versions
JPWO2009041276A1 (ja
Inventor
将之 服部
快人 太田
研二 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Kyoto University
Nagaoka University of Technology NUC
Original Assignee
Daihen Corp
Kyoto University
Nagaoka University of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp, Kyoto University, Nagaoka University of Technology NUC filed Critical Daihen Corp
Priority to JP2009534271A priority Critical patent/JP5291627B2/ja
Publication of JPWO2009041276A1 publication Critical patent/JPWO2009041276A1/ja
Application granted granted Critical
Publication of JP5291627B2 publication Critical patent/JP5291627B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

本発明は、パルス波形を生成するＰＷＭ信号生成装置、及びこのＰＷＭ信号生成装置を備えたインバータ装置に関する。
従来、燃料電池や太陽電池などによって生成される直流電力を商用電力系統に連系させて電力を供給する系統連系インバータ装置が開発されている。この系統連系インバータ装置において、スイッチング素子のスイッチング回数を低減することによりスイッチングロスを低減する技術が提案されている。
例えば、特開平１１−５３０４２号公報には、インバータ出力電力Ｐoutが定格値Ｐrの３０％〜８０％の範囲外ではスイッチング素子のオン・オフ動作を制御するＰＷＭ（Pulse Width Modulation）信号を生成するための三角波の周波数を２０ｋＨｚとし、インバータ出力電力Ｐoutが定格値Ｐrの３０％〜８０％の範囲（以下、「実使用領域」という。）では三角波の周波数をそれよりも低い周波数（例えば、１５ｋＨｚ）に切り替えることにより、実使用領域におけるスイッチング素子のスイッチング回数を低減し、スイッチングロスを低減する技術が記載されている。
また、特開平１１−５３０４２号公報に記載の方法よりもスイッチング素子のスイッチング回数をより低減することのできる方法として、ヒステリシス方式による電流制御法と呼ばれる方法が知られている。
ヒステリシス方式による電流制御法とは、図１５に示す方法によってＰＷＭ信号を生成し、このＰＷＭ信号によってスイッチング素子のオン・オフを制御するものである。
図１５において、実線の曲線Ａは出力電流の基本波成分の制御目標値の波形を示し、点線で示す曲線ＡＵ，ＡＤはそれぞれ出力電流の基本波成分が変動した場合の許容範囲の上限と下限の波形を示している。また、一点鎖線で示す折れ線Ｂはインバータ装置から出力される電流値の波形である。
ヒステリシス方式による電流制御法では、インバータ装置から出力される電流値が許容範囲ΔＩの上限値Ｉupまで上昇すると、ＰＷＭ信号のレベルが直流電力のインバータへの供給を停止させるようにスイッチング素子を制御するレベル（図１５では「ローレベル」で表示）に切り替えられ、インバータ装置から出力される電流値が許容範囲ΔＩの下限値Ｉdownまで下降すると、ＰＷＭ信号のレベルがインバータに直流電力を供給するようにスイッチング素子を制御するレベル（図１５では「ハイレベル」で表示）に切り替えられる。
特開平１１−５３０４２号公報
系統連系インバータ装置には、系統に連系させるためのガイドラインが設けられている。例えば、出力電流に対して、基本波成分（関西地域では６０Ｈｚ、関東地域では５０Ｈｚ）の実効値を所定の許容範囲内に保持することや、５次、７次、１３次の高調波成分を各々１％以内、総合で３％以内に抑制することが要求されている。
インバータ装置の性能に対しては、一般に出力の高精度化、高速応答性、高効率などが要求される。系統連系インバータ装置は系統への電力供給を主目的とするので、モータ制御用のインバータ装置とは異なり、高効率化の要求が出力の高精度化や高速応答性よりも優先されている。従って、系統連系インバータ装置においては、上記のガイドラインを満足することを条件に、可能な限りスイッチング回数を低減して高効率化を図ることが望まれる。
ヒステリシス方式による電流制御法は、系統連系インバータ装置から出力される電流値が制御目標値の許容範囲ΔＩ内（例えば、制御目標値±３％内）で可能な限りスイッチング素子のスイッチング周波数を低下させ、スイッチングロスを低減する方法であるので、ガイドラインを満足することを条件とした高効率化の観点から見れば、特開平１１−５３０４２号公報に記載の方法よりも系統連系インバータ装置に適したＰＷＭ信号生成方法ということができる。
しかしながら、ヒステリシス方式による電流制御法には、以下のような問題がある。
（１）系統連系インバータ装置から実際に出力される交流電流が許容範囲を逸脱するか否かを常時監視するための回路を必要とする。
（２）系統連系インバータ装置から実際に出力される交流電流が許容範囲を逸脱するか否かによってＰＷＭ信号のパターンを生成する構成を、ディジタル制御系によって構成することが困難である。このため、ディジタル制御系の設計における高汎用性、高柔軟性といった利点を生かすことができない。
本発明は、上記した事情のもとで考え出されたものであって、ヒステリシス方式の電流制御法の欠点を解消し、かつ、ディジタル化された制御系により周期を長くしたＰＷＭ信号を生成するＰＷＭ信号生成装置及びこのＰＷＭ信号生成装置を備えたインバータ装置を提供することを目的とする。
上記課題を解決するため、本発明では、次の技術的手段を講じている。
本発明の第１の側面によって提供されるＰＷＭ信号生成装置は、第１のパルス波形を生成する第１のパルス波形生成手段と、前記第１のパルス波形の生成開始時から予め設定された遅延時間が経過したときに、第２のパルス波形を生成する第２のパルス波形生成手段と、前記第１のパルス波形生成手段により生成された前記第１のパルス波形と前記第２のパルス波形生成手段により生成された前記第２のパルス波形とを合成した合成パルス波形に基づいてＰＷＭ信号を生成するＰＷＭ信号生成手段と、を備え、前記第１のパルス波形生成手段は、前記合成パルス波形の終了時に次の第１のパルス波形を生成する。
この構成によると、前記第１のパルス波形生成手段が生成する第１のパルス波形より周期の長い合成パルス波形が生成されるので、周期の長いＰＷＭ信号を生成することができる。
本発明の好ましい実施の形態においては、前記第１のパルス波形は、予め設定された第１のパルス周期を有し、その第１のパルス周期内の中間部分でハイレベルとなり、両端部分でローレベルになる波形であり、前記第２のパルス波形は、予め設定された第２のパルス周期を有し、その第２のパルス周期内の前側部分でハイレベルとなり、後側部分でローレベルになる波形であり、前記合成パルス波形は、前記第１のパルス波形のハイレベル期間に前記第２のパルス波形を接続した当該第１のパルス波形と同じタイプの波形である。
本発明の好ましい実施の形態においては、前記第１のパルス周期と前記第２のパルス周期とが同一である。
本発明の好ましい実施の形態においては、前記第１のパルス波形のハイレベル期間は前記第１のパルス周期の中央に配置されている。
本発明の好ましい実施の形態においては、前記遅延時間は、前記第１のパルス波形生成手段により生成される前記第１のパルス波形がハイレベルになっている期間に前記第２のパルス波形の生成を開始するという条件を満たす時間である。
本発明の好ましい実施の形態においては、前記遅延時間は、前記遅延時間は、前記第１のパルス周期の１／２の時間である。
本発明の好ましい実施の形態においては、前記第１のパルス波形生成手段は、前記第１のパルス周期の開始時に、前記第１のパルス波形がハイレベルとなるべき第１のオン時間を演算する第１のオン時間演算手段と、前記第１のオン時間と前記第１のパルス周期における前記ハイレベルの位置とに基づいて、前記第１のパルス周期において前記第１のパルス波形のレベルがローレベルからハイレベルに反転する第１の反転タイミングを決定する第１の反転タイミング決定手段と、を備え、前記第２のパルス波形生成手段は、前記第１のパルス周期の開始から前記遅延時間が経過したときに、前記第２のパルス波形がハイレベルとなるべき第２のオン時間を演算する第２のオン時間演算手段と、前記第２のオン時間に基づいて、当該第２のオン時間が演算された第２のパルス周期において前記第２のパルス波形のレベルがハイレベルからローレベルに反転する第２の反転タイミングを決定する第２の反転タイミング決定手段と、を備え、前記ＰＷＭ信号生成手段は、前記第１のパルス周期の開始時を基準とした前記第１，第２の反転タイミングを検出する反転タイミング検出手段と、前記第１のパルス周期の開始時は出力レベルをローレベルとし、その後に前記第１の反転タイミングが検出されると前記出力レベルをハイレベルに反転し、その後に前記第２の反転タイミングが検出されると前記出力レベルをローレベルに反転して、前記第１のパルス波形と前記第２のパルス波形とを合成したパルス信号を生成し、前記ＰＷＭ信号の各パルスとして出力するＰＷＭ信号出力手段と、を備えている。
本発明の好ましい実施の形態においては、前記第１の反転タイミング決定手段は、前記第１のオン時間が演算される毎に、前記第１のパルス周期における前記ハイレベルの中心の位置までの時間からその演算された第１のオン時間の１／２の時間を差し引いた残りの時間が前記第１のオン時間の演算開始時から経過したときを前記第１の反転タイミングとして決定し、前記第２の反転タイミング決定手段は、前記第２のオン時間が演算される毎に、当該第２のオン時間の演算開始時から演算された第２のオン時間が経過したときを前記第２の反転タイミングとして決定する。
本発明の好ましい実施の形態においては、前記第１のパルス波形の周期が終了する毎に、前記第２のパルス波形のレベルがハイレベルであるか否かを判別する判別手段と、前記第１のパルス波形の周期の終了時に前記第２のパルス波形のレベルがハイレベルの場合に限り、当該第１のパルス波形の周期の終了時に前記第２のパルス波形生成手段に再度第２のパルス波形を生成させるパルス波形再生成手段と、を更に備え、前記ＰＷＭ信号生成手段は、前記第１のパルス波形に前記生成された第２のパルス波形と当該再度生成された第２のパルス波形とを合成した合成パルス波形に基づいてＰＷＭ信号を生成する。
本発明の好ましい実施の形態においては、前記パルス波形再生成手段により再度、前記第２のパルス波形の生成が行われた場合、先に生成された第２のパルス波形の周期の終了時に再度生成された第２のパルス波形のレベルがハイレベルであるか否かを判別する第２の判別手段を更に備え、前記パルス波形再生成手段は、前記先に生成された第２のパルス波形の周期の終了時に前記再度生成された第２のパルス波形のレベルがローレベルとなるまで、前記先に生成された第２のパルス波形の周期の終了時に前記第２のパルス波形生成手段に再度第２のパルス波形を生成させる動作を繰り返し、前記ＰＷＭ信号生成手段は、前記第１のパルス波形に前記生成された第２のパルス波形と当該再度生成された１又は２以上の第２のパルス波形とを合成した合成パルス波形に基づいてＰＷＭ信号を生成する。
本発明の好ましい実施の形態においては、前記第１のパルス波形生成手段は、前記第１のパルス周期の開始時に、前記第１のパルス波形がハイレベルとなるべき第１のオン時間を演算する第１のオン時間演算手段と、前記第１のオン時間と前記第１のパルス周期における前記ハイレベルの位置とに基づいて、前記第１のパルス周期において前記第１のパルス波形のレベルがローレベルからハイレベルに反転する第１の反転タイミングを決定する第１の反転タイミング決定手段と、を備え、前記第２のパルス波形生成手段は、前記第１のパルス周期の開始から前記遅延時間が経過したときと、前記パルス波形再生成手段により前記第２のパルス波形の生成が再度行われる場合には、前記第１のパルス周期の終了時および先に生成された第２のパルス波形の周期が終了したときに、前記第２のパルス波形がハイレベルとなるべき第２のオン時間を演算する第２のオン時間演算手段と、前記第２のオン時間演算手段により最後に演算された第２のオン時間に基づいて、当該第２のオン時間が演算された第２のパルス周期において前記第２のパルス波形のレベルがハイレベルからローレベルに反転する第２の反転タイミングを決定する第２の反転タイミング決定手段と、を備え、前記ＰＷＭ信号生成手段は、前記第１のパルス周期の開始時を基準とした前記第１，第２の反転タイミングを検出する反転タイミング検出手段と、前記第１のパルス周期の開始時は出力レベルをローレベルとし、その後に前記第１の反転タイミングが検出されると前記出力レベルをハイレベルに反転し、生成された１又は２以上の前記第２のパルス波形に基づき前記出力レベルをハイレベルに保持し、その後に前記第２の反転タイミングが検出されると前記出力レベルをローレベルに反転して、前記第１のパルス波形と１又は２以上の前記第２のパルス波形とを合成したパルス信号を生成し、前記ＰＷＭ信号の各パルスとして出力するＰＷＭ信号出力手段と、を備えている。
本発明の好ましい実施の形態においては、前記第１の反転タイミング決定手段は、前記第１のオン時間が演算される毎に、前記第１のパルス周期における前記ハイレベルの中心の位置までの時間からその演算された第１のオン時間の１／２の時間を差し引いた残りの時間が前記第１のオン時間の演算開始時から経過したときを前記第１の反転タイミングとして決定し、前記第２の反転タイミング決定手段は、最後の第２のオン時間の演算開始時から当該最後に演算された第２のオン時間が経過したときを前記第２の反転タイミングとして決定する。
本発明の好ましい実施の形態においては、前記第１のオン時間演算手段は、制御対象に入力される状態変数が前記第１のパルス波形である状態方程式から導出される前記第１のパルス波形の第１のオン時間を入力変数とした第１の状態方程式の解を求める第１の演算式を用いて、前記第１のオン時間を演算し、前記第２のオン時間演算手段は、前記制御対象に入力される前記状態変数が前記第２のパルス波形である状態方程式から導出される前記第２のパルス波形の第２のオン時間を入力変数とした第２の状態方程式の解を求める第２の演算式を用いて、前記第２のオン時間を演算する。
本発明の第２の側面によって提供されるインバータ装置は、直流電圧を出力する直流電源と、前記直流電源から出力される直流電圧を交流電圧に逆変換するための、複数のスイッチング素子をブリッジ接続してなるブリッジ回路と、前記複数のスイッチング素子のオン・オフ動作を制御することにより前記ブリッジ回路の逆変換動作を制御する制御回路と、前記ブリッジ回路から出力される交流電圧に含まれるスイッチングノイズを除去するフィルタ回路と、前記フィルタ回路から出力される交流電圧を変成して負荷に出力する変圧器と、を備えたインバータ装置であって、前記制御回路は、請求項１に記載のＰＷＭ信号生成装置を備え、前記ＰＷＭ信号生成装置が生成するＰＷＭ信号により前記複数のスイッチング素子のオン・オフ動作を制御することを特徴とする。
本発明の好ましい実施の形態においては、前記直流電源は太陽電池からなるとともに、前記ブリッジ回路は三相ブリッジ回路からなり、前記変圧器から出力される交流電圧は商用電力系統に連系させて出力される三相交流電圧である。
本発明に係る単相のインバータ装置の一実施形態の回路構成を示す図である。 インバータ制御部で生成されるＰＷＭ信号の生成方法を説明するための図である。 ＰＷＭ信号の生成において使用される２種類のパルス波形を説明するための図である。 インバータ出力電圧を示すパルス電圧を説明するための図である。 簡略化したインバータ装置のモデルを示す回路図である。 インバータ制御部のＰＷＭ信号生成機能を示すブロック図である。 切替部の機能を説明するための図である。 インバータ制御部におけるＰＷＭ信号の生成手順を示すフローチャートである。 第２実施形態の出力パルス波形を説明するための図である。 第３実施形態を出力パルス波形を説明するための図である。 第４実施形態を出力パルス波形を説明するための図である。 本発明に係る三相インバータ装置の一実施形態の回路構成を示す図である。 従来の三相インバータ装置のＰＷＭ信号生成部の基本構成を示すブロック図である。 本発明に係る三相インバータ装置のＰＷＭ信号生成部の基本構成を示すブロック図である。 ヒステリシス方式による電流制御法を説明するための図である。
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
図１は、本発明に係るインバータ装置の一実施形態の回路構成を示す図である。同図に示すインバータ装置１は、直流電力を商用電力系統に連系させて電力を供給する単相の系統連系インバータ装置である。
インバータ装置１は、直流電力を出力する直流電源２、この直流電源２から出力される直流電力を交流電力に変換するインバータ回路３、このインバータ回路３内のスイッチング素子ＴＲ１〜ＴＲ４のオン・オフ動作を制御するインバータ制御部４、このインバータ回路３から出力される交流電圧に含まれるスイッチングノイズを除去するフィルタ回路５、このフィルタ回路５から出力される交流電圧を系統電圧に合わせて系統９（インバータ装置１に対する負荷に相当）に出力するための変圧器６、及び、この変圧器６から出力される電流（以下、「出力電流」という。）を検出する出力電流検出器７及び系統９（インバータ装置１に対する負荷に相当）の電圧を検出する系統電圧検出器８を備えている。
インバータ装置１は、インバータ制御部４がインバータ回路３からの発生電圧を制御することにより、出力電流を系統に連系するための目標電流に制御している。インバータ制御部４は、出力電流及び目標電流を出力電圧及び目標電圧に変換し、これらを用いた所定の演算により生成した信号を用いて、インバータ回路３からの発生電圧を制御する。本発明は、インバータ制御部４での出力電圧及び目標電圧を用いた演算に特徴が有るので、以下の説明では、出力電流及び目標電流を出力電圧及び目標電圧に変換する処理は説明を簡単にするために省略している。
直流電源２は、太陽光エネルギーを電気エネルギーに変換する太陽光電池２１１を備えている。なお、太陽光電池２１１の出力ラインに設けられたダイオードＤ１は、インバータ回路３側から太陽光電池２１１に電流が逆流するのを防止するためのものである。
インバータ回路３は、電圧制御型インバータ回路によって構成されている。すなわち、インバータ回路３は、４個のスイッチング素子ＴＲ１〜ＴＲ４がブリッジ接続されたものである。各スイッチング素子ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４にはそれぞれ帰還ダイオードＤ２，Ｄ３，Ｄ４，Ｄ５が並列に接続されている。スイッチング素子としては、例えば、バイポーラトランジスタ、電界効果形トランジスタ、サイリスタなどの半導体スイッチング素子が用いられ、図１は、トランジスタを用いた例を示している。
スイッチング素子ＴＲ１とスイッチング素子ＴＲ２の直列接続と、スイッチング素子ＴＲ３とスイッチング素子ＴＲ４の直列接続の両端に直流電源２から出力される直流電圧Ｖdcが供給され、スイッチング素子ＴＲ１とスイッチング素子ＴＲ２の接続点ａと、スイッチング素子ＴＲ３とスイッチング素子ＴＲ４の接続点ｂからインバータ回路３によって変換された交流電圧が出力される。
４個のスイッチング素子ＴＲ１〜ＴＲ４は、インバータ制御部４から出力されるＰＷＭ信号によってそれぞれオン・オフ動作が制御される。具体的には、インバータ制御部４からは相互に位相が反転した２つのＰＷＭ信号を１組として、パルス幅の異なる２組のＰＷＭ信号が出力される。一方の組のＰＷＭ信号をＳ１１，Ｓ１２とし、他方の組のＰＷＭ信号をＳ２１，Ｓ２２とすると、ＰＷＭ信号Ｓ１１，Ｓ１２はそれぞれスイッチング素子ＴＲ１とスイッチング素子ＴＲ２の制御端子（図１では、トランジスタのベース）に入力され、ＰＷＭ信号Ｓ２１，Ｓ２２はそれぞれスイッチング素子ＴＲ３とスイッチング素子ＴＲ４の制御端子（図１では、トランジスタのベース）に入力される。
スイッチング素子ＴＲ１〜ＴＲ４のオン（ＯＮ）状態を「導通状態」とし、オフ（ＯＦＦ）状態を「遮断状態」とすると、インバータ回路３のスイッチング素子ＴＲ１及びスイッチング素子ＴＲ２の直列接続（以下、この回路部分を「第１アーム」という。）は、動作状態において、（ＴＲ１，ＴＲ２）＝（ＯＮ，ＯＦＦ）の状態と（ＴＲ１，ＴＲ２）＝（ＯＦＦ，ＯＮ）の状態とが交互に繰り返される。図１のブリッジ接続から明らかなように、（ＴＲ１，ＴＲ２）＝（ＯＮ，ＯＦＦ）の状態は、太陽光電池２１１から直流電力をインバータ回路３に供給する回路状態であり、（ＴＲ１，ＴＲ２）＝（ＯＦＦ，ＯＮ）の状態は、その直流電力のインバータ回路３への供給を遮断する回路状態である。
同様に、スイッチング素子ＴＲ３及びスイッチング素子ＴＲ４の直列接続（以下、この回路部分を「第２アーム」という。）も、動作状態において、（ＴＲ３，ＴＲ４）＝（ＯＮ，ＯＦＦ）の状態と（ＴＲ３，ＴＲ４）＝（ＯＦＦ，ＯＮ）の状態とが交互に繰り返される。（ＴＲ３，ＴＲ４）＝（ＯＮ，ＯＦＦ）の状態は、太陽光電池２１１から直流電力をインバータ回路３に供給する回路状態であり、（ＴＲ３，ＴＲ４）＝（ＯＦＦ，ＯＮ）の状態は、その直流電力のインバータ回路３への供給を遮断する回路状態である。
なお、ＰＷＭ信号Ｓ１１，Ｓ１２とＰＷＭ信号Ｓ２１，Ｓ２２は、周期は変化するが、その周期は相互に同期して変化し、デューティ比だけが相互に異なる。例えば、ある周期において、ＰＷＭ信号Ｓ１１，Ｓ１２のデューティ比がＰＷＭ信号Ｓ２１，Ｓ２２のデューティ比よりも大きい場合（ＰＷＭ信号Ｓ１１のＯＮ期間がＰＷＭ信号Ｓ２１のＯＮ期間よりも長い場合）は、（ＴＲ１，ＴＲ２）＝（ＯＮ，ＯＦＦ）の回路状態が（ＴＲ３，ＴＲ４）＝（ＯＮ，ＯＦＦ）の回路状態よりも長くなるので、スイッチング素子ＴＲ１とスイッチング素子ＴＲ２の接続点ａの電圧Ｖａはスイッチング素子ＴＲ３とスイッチング素子ＴＲ４の接続点ｂの電圧Ｖｂよりも高くなり、例えば、接続点ｂを電圧の基準点（０Ｖ）とすると、インバータ回路３からは（Ｖａ−Ｖｂ）（＞０）の電圧が出力されることになる。
一方、逆に、ＰＷＭ信号Ｓ１１，Ｓ１２のデューティ比がＰＷＭ信号Ｓ２１，Ｓ２２のデューティ比よりも小さい場合は、（ＴＲ１，ＴＲ２）＝（ＯＮ，ＯＦＦ）の回路状態が（ＴＲ３，ＴＲ４）＝（ＯＮ，ＯＦＦ）の回路状態よりも短くなるので、接続点ａの電圧Ｖａは接続点ｂの電圧Ｖｂよりも低くなり、インバータ回路３からは（Ｖａ−Ｖｂ）（＜０）の電圧が出力されることになる。
そして、ＰＷＭ信号Ｓ１１，Ｓ１２のデューティ比とＰＷＭ信号Ｓ２１，Ｓ２２のデューティ比は周期毎に連続的に変化するので、これによりインバータ回路３から出力され、フィルタ回路５を通過した電圧ｖoutは正弦波状に変化することになる。
インバータ制御部４は、上記のように、第１アーム及び第２アームに対応して２個のＰＷＭ信号生成部４１，４２を備え、これらのＰＷＭ信号生成部４１，４２で４個のＰＷＭ信号Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２を生成し、これらのＰＷＭ信号Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２によってインバータ回路３の直流−交流変換動作を制御する。インバータ制御部４は、主としてマイクロコンピュータによって構成されている。インバータ制御部４は、出力電流検出器７より入力される出力電流から変換された出力電圧のデータを用いて、予め設定されたプログラムにより所定の演算処理を実行することによりＰＷＭ信号Ｓ１１，Ｓ２１のオン・タイミングとオフ・タイミングとを算出し、この算出結果に基づいてリアルタイムでレベルをハイレベルとローレベルとに切り替えることによりＰＷＭ信号Ｓ１１，Ｓ２１を生成する。また、インバータ制御部４は、これらのＰＷＭ信号Ｓ１１，Ｓ２１の位相を反転してＰＷＭ信号Ｓ１２，Ｓ２２を生成する。ＰＷＭ信号Ｓ１１又はＰＷＭ信号Ｓ２１の生成方法については後述する。
フィルタ回路５は、２個のインダクタＬF1，ＬF2を一対の出力ラインのそれぞれに直列接続し、出力側にキャパシタＣFを並列接続してなるローパスフィルタで構成されている。図１では、フィルタ回路５を平衡回路で表しているので、同一のインダクタＬF1，ＬF2がそれぞれ一対の出力ラインにそれぞれに直列接続された構成となっているが、不平衡回路で表した場合は、インダクタＬF（＝ＬF1＋ＬF2）とキャパシタＣFを逆Ｌ型に接続した回路となる。
インバータ回路３から出力される交流電圧には、ＰＷＭ信号によるスイッチング素子ＴＲ１〜ＴＲ４のスイッチングノイズが含まれるので、そのスイッチングノイズを除去するために、フィルタ回路５のカットオフ周波数はＰＷＭ信号の最低周波数以下に設定されるべきである。しかし、後述するように、本実施形態に係るＰＷＭ信号の周期は状況により延長されていくので、最低周波数を特定することができない。従って、経験上取り得る範囲の最低周波数（例えば、２ｋＨｚ）よりも小さく、系統電圧の周波数（５０Ｈｚまたは６０Ｈｚ）よりも大きい適当な周波数が、フィルタ回路５のカットオフ周波数として設定されている。
変圧器６は、フィルタ回路５から出力される交流電圧（正弦波電圧）を系統電圧とほぼ同一のレベルに昇圧または降圧する。出力電流検出器７は、変圧器６の一対の出力ラインの一方に設けられ、当該出力ラインに流れる交流電流（出力電流）を検出する。系統電圧検出器８は、変圧器６の一対の出力ラインの両端間に設けられ、当該出力ラインから出力される交流電圧（出力電圧）を検出する。なお、インバータ装置１の出力電圧は系統９の電圧とほぼ同一になるように制御されるので、系統電圧検出器８によって検出される電圧は、系統９の電圧とも言える。出力電流検出器７によって検出された出力電流は、インバータ制御部４に入力され、出力電圧に変換されて、ＰＷＭ信号Ｓ１１，Ｓ２１を生成するために利用される。系統電圧検出器８によって検出された出力電圧もインバータ制御部４に入力され、位相を検出するために利用される。
次に、インバータ制御部４におけるＰＷＭ信号の生成方法について説明する。
インバータ装置１は、非線形動作を行うインバータ回路３と線形動作を行うフィルタ回路５及び変圧器６を結合したシステム（すなわち、線形回路と非線形回路の混合システム）である。現代制御理論によれば、制御システムを線形システムにモデル化するとともに、その線形システムモデルを示す状態方程式を作成し、その状態方程式の解として制御値を求める方法によってディジタル制御系を構築することが提唱されている。
本発明では、インバータ装置１の線形回路に入力される電圧がパルス電圧であることに注目し、パルス電圧の周期と波形を予め設定することによって、ＰＷＭホールド法を適用する。すなわち、予め設定されたサンプリング期間Ｔにおけるパルス電圧がハイレベルとなる時間（以下、「オン時間」という。）ＴONを状態変数とし、このオン時間ＴONのハイレベル期間（以下、「オン期間」という。）の位置に基づいた状態方程式で、インバータ装置１の制御システムを表現し、この状態方程式を離散時間システムの状態方程式に変換して解くことによってオン時間ＴONを求める。なお、この状態方程式およびその解法については後述する。算出されたオン時間ＴON、サンプリング期間Ｔ及びオン期間の周期内における位置とからＰＷＭ信号の各パルスを生成する方法を採用することで、インバータ装置１の制御系（ＰＷＭ信号を生成する制御系）をディジタル制御系で構築することができる。
しかしながら、上記の方法では、サンプリング周期Ｔをパルス電圧の周期Ｔとして選択する必要があり、この周期Ｔは固定であるから、ＰＷＭ信号の各パルスの周期を変動させることはできない。これは、サンプリング周期Ｔの開始時にオン時間ＴONを演算すると、その算出時のインバータシステムの状態がサンプリング周期Ｔ内で変化しないと仮定し、算出したオン時間ＴONのオン期間を有するパルス電圧でサンプリング周期Ｔ内を制御することを前提としているからである。
本発明は、サンプリング期間Ｔの開始時にオン時間ＴONを演算して次のサンプリング期間Ｔの開始時までのパルス電圧の波形を決定するが、サンプリング期間Ｔの期間内でオン時間ＴONを再演算し、パルス電圧のオン期間が終了するタイミング（オフ・タイミング）の修正を行う。サンプリング期間Ｔ内で状態が変化していなければ、再演算したオン時間ＴONによって得られるオフ・タイミング（修正オフ・タイミング）は最初に演算したオン時間ＴONによって得られるオフ・タイミング（初期のオフ・タイミング）と略同じになるはずであるが、サンプリング期間Ｔ内で状態が変化していれば、修正オフ・タイミングは初期のオフ・タイミングと異なることになる。修正オフ・タイミングが初期のオフ・タイミングに対して変化するか否かに関係なく、先に決定されたパルス波形は、再演算されたオン時間ＴONによって決定されたパルス波形によって修正される。これにより、ＰＷＭ信号の各パルスの周期がサンプリング周期Ｔよりも長いものとなる。
パルス波形には、
(１)１周期の両側はローレベルで、中間部分でハイレベルになる波形（周期の途中でハイレベルに反転した後、ローレベルに戻るタイプ。以下、「Ａタイプ」という。）
(２)１周期の前側部分でハイレベルになり、後側部分でローレベルになる波形（周期開始時にハイレベルに反転し、周期の中間でローレベルに反転するタイプ。以下、「Ｂタイプ」という。）
(３)１周期の前側部分でローレベルになり、後側部分でハイレベルになる波形（周期開始時にローレベルに反転し、周期の中間でハイレベルに反転するタイプ。以下、「Ｃタイプ」という。）
がある。
先に決定されるパルス波形と再演算により決定されるパルス波形の組み合わせには、これらＡ，Ｂ，Ｃタイプの組み合わせが考えられる。しかし、例えば、先に決定されるパルス波形および再演算により決定されるパルス波形がともにＡタイプの場合、修正されたパルス波形は周期の中に２つのパルスを有するものとなり、ＰＷＭ信号の各パルスの周期はサンプリング周期Ｔより短いものとなる。したがって、ＰＷＭ信号の各パルスの周期を長くするためには、先に決定されるパルス波形のオン期間に再演算が行われ、かつ、再演算により決定されるパルス波形が周期の開始時にハイレベルとなっているＢタイプである必要がある。
また、例えば、先に決定されるパルス波形および再演算により決定されるパルス波形がともにＢタイプの場合、先に決定されるパルス波形のオン期間は周期の前側部分でオン期間の終了時期が不定なので、再演算を行うタイミングは先に決定されるパルス波形の周期の前側の限られた期間に限定される。この場合、先に行われた演算と再演算の間隔が短くなり、修正されたパルス波形の周期をあまり長くすることができない。また、先に決定されるパルス波形がＣタイプで、再演算により決定されるパルス波形がＢタイプの場合、先に決定されるパルス波形のオン期間は周期の後側部分でオン期間の開始時期が不定なので、再演算を行うタイミングは先に決定されるパルス波形の周期の後側の限られた期間に限定される。これらのことから、先に決定されるパルス波形がＡタイプであり、再演算により決定されるパルス波形がＢタイプの場合が、最も適した組み合わせとなる。
先に決定されるパルス波形と再演算により決定されるパルス波形のそれぞれの周期は、異なる周期としても構わないが、演算処理の簡略化のためには同一周期とするのが望ましい。また、先に決定されるパルス波形のオン期間の位置は限定されないが、演算処理の精度を向上するために、周期の中央に配置されるのが望ましい。また、再演算のタイミングも、先に決定されるパルス波形のオン期間内であれば限定されないが、先の演算と再演算の演算周期を一定とするためには、先に決定されるパルス波形の周期の中間のタイミングとすることが望ましい。
以下に、図２および図３を参照して、インバータ制御部４で生成されるＰＷＭ信号の生成方法について詳しく説明する。以下では、先に決定されるパルス波形がＡタイプで、再演算により決定されるパルス波形がＢタイプであり、それぞれのパルス波形の周期が同一周期であり、先に決定されるパルス波形のオン期間の位置が周期の中央に配置され、再演算のタイミングが先に決定されるパルス波形の周期の中間のタイミングとされている場合を第１実施形態として説明する。
図２は、インバータ制御部４で生成されるＰＷＭ信号の生成方法を説明するための図である。図２の（ａ）は、２種類のパルス波形から出力パルス波形が合成される様子を示す波形図である。また、図２の（ｂ）は、出力パルス波形とインバータ回路３の出力電流Ｉとの関係を示す図で、図１５に相当する図である。
図３は、ＰＷＭ信号の生成において使用される２種類のパルス波形を説明するための図である。なお、以下の説明では、ＰＷＭ信号Ｓ１１について説明するが、同様の方法がＰＷＭ信号Ｓ２１の生成にも適用される。
まず、図２において、時刻ｔ＝ｔ0において、予め設定された初期周期Ｔ（例えば０．１７ｍｓ）を１周期とした場合のオン時間が演算により算出される。この演算は出力電流Ｉを許容範囲内に保つためのＰＷＭ信号のパルス波形のオン時間を求めるためのもので、オン時間は、前回算出したオン時間と、出力電流検出器７により検出された出力電流から変換された出力電圧と、目標電圧とから算出される。なお、このオン時間の演算式は、インバータ回路１の状態方程式から求められたものであり、この演算式の算出方法は後述する。
次に、算出されたオン時間のオン期間が中央に位置するパルス波形（図３(ａ)参照。以下、「第１のパルス波形」という。また、第１のパルス波形を生成するために演算されるオン時間を「第１のオン時間」という。)が生成される。この第１のパルス波形は、算出された第１のオン時間をΔＴ1とすると、このΔＴ1を演算した時刻ｔ0から時間(1/2)・(Ｔ-ΔＴ1)経過後にオンとなり、時間(1/2)・(Ｔ+ΔＴ1)経過後にオフとなる（図２のパターン１の左側のパルス波形参照）。
次に、時刻ｔ0から時間(1/2)・Ｔ経過後のｔ＝ｔ1において、再度、Ｔを１周期とした場合のオン時間が演算される。
図２（ｂ）の例では、ｔ＝ｔ1のときの出力電流ＩはＩ1であり、このとき出力電流Ｉが許容範囲ΔＩに収まるような最適なオン時間が算出される。なお、演算時間が足りず、オン時間が算出されなかった場合は、先に生成された第１のパルス波形を延長することができないので、以下の処理を行わずに上記生成された第１のパルス波形が出力パルス波形とされる。
ｔ＝ｔ1の演算でオン時間が算出された場合、算出されたオン時間のオン期間が先端側に位置するパルス波形（図３（ｂ）参照。以下、「第２のパルス波形」という。また、第２のパルス波形を生成するために演算されるオン時間を「第２のオン時間」という。)が生成される。この第２のパルス波形は、算出された第２のオン時間をΔＴ2とすると、オン時間を演算した時刻ｔ1からオンとなり、ΔＴ2経過後にオフとなる（図２のパターン２の左側のパルス波形参照）。
そして、インバータ制御部４では上記２つのパルス波形が合成された出力パルス波形が生成され、出力パルス波形に基づいてＰＷＭ信号が出力される（図２の出力パルス波形の左側のパルス波形参照）。この出力パルス波形は、時刻ｔ＝ｔ0から時間(1/2)・(Ｔ-ΔＴ1)経過後（以下、この時刻を「ｔa」とする。）にオンとなり、時間(1/2)・Ｔ＋ΔＴ2経過後（以下、この時刻を「ｔb」とする。）にオフとなる、オン時間が(1/2)・ΔＴ1＋ΔＴ2のパルス波形である。また、図２から明らかなように、この出力パルス波形の周期は(3/2)・Ｔとなる。
なお、ｔ＝ｔ0では、前回の演算処理によって生成された出力パルス波形に基づいてインバータ制御部４から出力されるＰＷＭ信号のレベルが制御されており、図２ではローレベルとなっている。ｔ＝ｔ0以降は、基本的にｔ＝ｔ0の演算処理で算出された第１のパルス波形に基づいてインバータ制御部４から出力されるＰＷＭ信号のレベルが制御されるが、第１のパルス波形はｔ＝ｔ0〜ｔaでローレベルであるので、インバータ制御部４から出力されるＰＷＭ信号はローレベルに保持され、ｔ＝ｔ0での演算結果に基づきｔ＝ｔaでＰＷＭ信号のレベルがローレベルからハイレベルに反転される。
ハイレベルに反転されたＰＷＭ信号のレベルは、ｔ＝ｔa＋ΔＴ1まで継続されることになるので、ｔ＝ｔ1ではＰＷＭ信号のレベルはハイレベルに保持されている。ｔ＝ｔ1の演算処理でΔＴ2が算出される場合は、そのΔＴ2に基づく第２のパルス波形は、ｔ＝ｔ1からｔ＝ｔb（＝ｔ1＋ΔＴ2）までハイレベルで、ｔ＝ｔbからｔ＝ｔ3までローレベルとなるので、ＰＷＭ信号のレベルは、ｔ＝ｔ1以降もハイレベルが保持され、ｔ＝ｔbで第２のパルス波形に基づくローレベルに反転される。
そして、インバータ制御部４から出力されるＰＷＭ信号のレベルが制御されることにより、インバータ回路３の出力電流Ｉは、図２（ｂ）の実線で示すＮのようになる。なお、ｔ＝ｔ1でオン時間の修正をするための演算処理をせず、ｔ＝ｔ2で次のパルス波形の演算処理をした場合は、インバータ回路３の出力電流Ｉは、図２（ｂ）の点線で示すＮ’のようになる。
上記のように、第１のパルス波形は、周期Ｔの中央部でハイレベルとなり、両端部でローレベルとなるので、第１のパルス波形を求める演算処理は、ＰＷＭ信号がローレベルになっているタイミングで行う必要がある。一方、第２のパルス波形は、上記のように、周期Ｔの先端側でハイレベルとなり、後端側でローレベルとなるので、本願発明は、基本的に第１のパルス波形を生成した後、当該第１のパルス波形に基づいてＰＷＭ信号がハイレベルとなる期間に第２のパルス波形を生成する演算処理を行い、第２のパルス波形が得られた場合は、その第２のパルス波形を第１のパルス波形に合成することにより出力パルス波形の周期を延長する。
このように、再演算により第２のオン時間ΔＴ2が算出された場合には、出力パルス波形の周期は初期周期Ｔより(1/2)・Ｔ延長される。これにより、インバータ制御部４は、各パルスの周期が延長されたＰＷＭ信号を生成することができる。したがって、本実施形態に係るインバータ装置１では、ＰＷＭ信号の各パルスの周期をＴに固定した場合に比べて、スイッチング素子ＴＲ１〜ＴＲ４のスイッチング回数が低減され、スイッチングロスを低減することができ、電圧の変換効率を良くすることができる。
また、本実施形態では各オン時間の演算タイミングが固定されており、外部から入力される測定値は各オン時間の演算のときのみ使用されるので、その測定値を常時監視する必要はない。また、インバータ制御部４をディジタル制御系によって構成することができるので、設計における汎用性、柔軟性を向上させることができる。
また、本実施形態においては、第１のパルス波形のオン期間が周期の中央に配置される。したがって、第１のオン時間ΔＴ1が算出されたときに第１のパルス波形のオン期間の開始時刻を経過していたり、そのオン期間が１周期をはみ出す結果となるなどの不都合が生じにくい。また、第１のオン時間ΔＴ1の演算式における誤差が最も小さくなるので、算出された第１のオン時間ΔＴ1の精度が良くなる。
また、本実施形態においては、第２のオン時間ΔＴ2の演算が第１のパルス波形の周期の中央で行われる。したがって、第２のパルス波形のオン期間の開始時刻に第１のパルス波形のオン期間が終了しているなどの不都合が生じにくい。また、第１のオン時間ΔＴ1と第２のオン時間ΔＴ2の演算周期が一定となるので、制御精度がよくなる。
また、本実施形態においては、出力パルス波形の周期をさらに延長させるための方法を採用している。
第２のオン時間ΔＴ2が(1/2)・Ｔよりも短い場合、第１のパルス波形の演算に用いた周期Ｔの終了時点でＰＷＭ信号はローレベルとなる。また、周期Ｔの終了時点から延長した(1/2)・Ｔの期間についても、第２のパルス波形によりＰＷＭ信号をローレベルとする出力パルス波形が求められている。したがって、この延長期間(1/2)・Ｔが終了した時点で、次の第１のパルス波形の演算処理が行われることになる（図２（ａ）のｔ＝ｔ0〜ｔ3のパターン１，２の波形参照）。
一方、第２のパルス波形のオン時間ΔＴ2が(1/2)・Ｔよりも長い場合は、第１のパルス波形の演算に用いた周期Ｔの終了時点ではＰＷＭ信号はハイレベルとなっているので、この周期Ｔの終了時点で再度第２のパルス波形の演算処理をすることができる。そこで、本実施形態では、第１のパルス波形の周期Ｔの終了時点で第２のパルス波形がハイレベルとなる場合には、再度第２のパルス波形の演算処理を行い、その演算処理でオン時間が算出されると、１回目の第２のパルス波形が合成されたパルス波形にさらに２回目の第２のパルス波形を合成することにより、出力パルス波形の周期を更に延長するようにしている。
すなわち、図２のｔ＝ｔ3において、次の第１のパルス波形の演算処理が行われ、第１のオン時間ΔＴ1’を有する第１のパルス波形が生成された後、ｔ＝ｔ4（＝ｔ3＋(1/2)・Ｔ）において、第２のパルス波形の演算処理が行われる。この演算処理で算出される第２のオン時間ΔＴ2’は、(1/2)・Ｔ以上なので、ｔ＝ｔ5において再度、第２のオン時間ΔＴ3’が演算されている。このときΔＴ3’が算出されない場合は、オン時間ΔＴ1’の第１のパルス波形（図２のパターン１の右側のパルス波形参照）とオン時間ΔＴ2’の第２のパルス波形（図２のパターン２の右側のパルス波形参照）とを合成したパルス波形が出力パルス波形として生成される。
ｔ＝ｔ5においてΔＴ3’が算出された場合で、ΔＴ3’が(1/2)・Ｔより短い場合は、オン時間ΔＴ1’の第１のパルス波形、オン時間ΔＴ2’の第２のパルス波形及びオン時間ΔＴ3’の第２のパルス波形を合成したパルス波形が出力パルス波形として生成される（図２の出力パルス波形の右側のパルス波形参照）。この出力パルス波形は、時刻ｔ＝ｔ3から時間(1/2)・(Ｔ-ΔＴ1’)経過後（以下、この時刻を「ｔc」とする。）にオンとなり、時間Ｔ＋ΔＴ3’経過後（以下、この時刻を「ｔd」とする。）にオフとなる、オン時間が(1/2)・Ｔ＋(1/2)・ΔＴ1’＋ΔＴ3’のパルス波形となる。また、図２から明らかなように、この出力パルス波形の周期は２・Ｔとなる。
そして、インバータ回路３の出力電流Ｉは、図２（ｂ）の実線で示すＮのようになる。なお、ｔ＝ｔ4でオン時間の修正をするための演算処理をしなかった場合は、インバータ回路３の出力電流Ｉは、図２（ｂ）の点線で示すＮ”のようになる。また、ｔ＝ｔ5でオン時間の修正をするための演算処理をしなかった場合は、インバータ回路３の出力電流Ｉは、図２（ｂ）の点線で示すＮ'''のようになる。
ΔＴ3’が(1/2)・Ｔ以上の場合は、第２のパルス波形の演算に用いた周期Ｔの終了時点ではＰＷＭ信号はハイレベルとなっているので、この周期Ｔの終了時点ｔ＝ｔ6（＝ｔ5＋(1/2)・Ｔ）において再度、第２のオン時間が演算される。以下、同様に、第２のオン時間が算出され、そのオン時間が(1/2)・Ｔ以上であれば、その演算処理が行われた時刻から(1/2)・Ｔ経過した時刻で再度第２のオン時間の演算が行われる。この第２のオン時間の演算処理は、第２のオン時間が算出されないか、算出された第２のオン時間が(1/2)・Ｔ以下となるまで繰り返される。
このように、本実施形態では、第２のオン時間が算出され、その第２のオン時間が(1/2)・Ｔ以上である限り、すなわち、先の第２のパルス波形の周期Ｔの終了時点で後の第２のパルス波形がハイレベルとなる限り、出力パルス波形のオン時間及び周期は延長される。これにより、ＰＷＭ信号の各パルスの周期の長さは(1/2)・ｍＴ(ｍは２以上の自然数)となり、ＰＷＭ信号の周期をＴに固定した場合に比べて、スイッチング素子ＴＲ１〜ＴＲ４の平均的なスイッチング回数が低減され、スイッチングロスを低減することができ、電圧の変換効率を良くすることができる。
次に、オン時間の演算について説明する。
本実施形態では、ＰＷＭ信号の生成を主として演算処理により行うために、上述したように、ＰＷＭホールド法を用いて、インバータ装置１のインバータ回路３〜変圧器６の回路を線形システムにモデル化している。すなわち、本実施形態では、インバータ回路の出力電圧（パルス電圧）を入力とする状態方程式を変形して、当該出力電圧のパルスのオン時間を入力とする状態方程式（線形システムモデルを示す状態方程式）を導き、この状態方程式から解を得る式を求め、その式を用いてオン時間をほぼリアルタイムで演算している。
まず、インバータ出力電圧を入力とする状態方程式から、出力パルスのオン時間を入力とする状態方程式を導く方法を説明する。
現代制御理論においては、制御対象の数式モデルとその数式モデルの入出力関係を求め、動作状態における方程式（状態方程式）を導き、この状態方程式を解くことにより制御対象の動作特性を解析する各種の手法が研究されている。
そして、制御対象が下記（１），（２）の微分状態方程式で表される１入力１出力システムの場合、状態変数ｘ（ｔ）、出力ｙ（ｔ）の解は下記（３），（４）式で表されることが知られている。
Figure 0005291627
Figure 0005291627
なお、インバータ装置において入力ベクトルｕ（ｔ）はインバータ回路から出力されるパルス電圧ｖi（ｔ）である。この入力パルスの周期をＴとし、ｔ0＝ｋＴの状態からｔ＝(ｋ＋１)・Ｔのときの状態を考える。上記(３)式において、ｕ（ｔ）をｖi（ｔ）とし、ｔ0＝ｋＴ，ｔ＝(ｋ＋１)・Ｔとおくと、下記(５)式が得られる。
Figure 0005291627
ここで、入力量であるインバータ出力電圧は、図４に示すように、大きさＶDC、幅ΔＴのパルス電圧であって、そのパルス波形はオン期間が中央に位置されたＡタイプのパルス波形である。従って、ｋＴ≦τ＜ｋＴ＋(1/2)・(Ｔ−ΔＴ)，ｋＴ＋(1/2)・(Ｔ＋ΔＴ)≦τ＜(ｋ＋１)・Ｔの場合、ｖi（τ）＝０となり、ｋＴ＋(1/2)・(Ｔ−ΔＴ)≦τ＜ｋＴ＋(1/2)・(Ｔ＋ΔＴ)の場合、ｖi（τ）＝ＶDCとなる。これにより、上記（５）式は下記（６）式に変形される。このようにして、入力パラメータをインバータの電圧からパルス幅へと変換することができる。
Figure 0005291627
上記（６）式を変形して下記（７）式とし、ｘ[ｋ]＝ｘ（ｋＴ）とすると、下記(８)式が得られる。以上より、インバータ装置１は、入力をオン時間ΔＴとした線形システムとして表現された。
Figure 0005291627
Figure 0005291627
次に、具体的なインバータ装置の状態方程式からオン時間を演算する式を求める。図５に示す簡略化したインバータ装置のモデルの電気回路式は、キルヒホッフの法則より、下記（９）式で表される。なお、ｖi（ｔ），ｖ0（ｔ）は、それぞれ図５における点Ｖｉ
，Ｖ0の時間ｔにおける電圧値である。
Figure 0005291627
上記（９）式に上記ＰＷＭホールド法を適用して、入力をオン時間ΔＴ[ｋ]とすると、下記（１０）式となる。なお、行列の各要素を計算の簡略化のためφ11，φ12，φ21，φ22，ｇ1，ｇ2で表している。
Figure 0005291627
本実施形態では、デッドビート制御により制御を行っている。デッドビート制御の場合、上記（１０）式を展開することにより、オン時間ΔＴ[ｋ]を演算する式を求めることができる。上記（１０）式を展開すると、下記（１１）式、（１２）式となる。下記（１１）式、（１２）式の両辺にそれぞれφ22，φ12を掛けて、（ｋ+１）をｋに置き換えると、下記（１３）式、（１４）式となる。
Figure 0005291627
上記（１３）式、（１４）式をまとめると、下記（１５）式が得られ、上記（１１）式に代入して、変形すると、下記（１６）式が得られる。
Figure 0005291627
上記（１６）式により、今回のサンプリング時のオン時間ΔＴ[ｋ]は、前回のサンプリング時のオン時間ΔＴ[ｋ−１]と出力電圧ｖ0[ｋ−１]、今回のサンプリング時の出力電圧ｖ0[ｋ]、次回のサンプリング時の目標出力電圧ｖ0[ｋ＋１]から演算することができる。
上記説明したオン時間ΔＴ[ｋ]の演算式は、図３（ａ）のオン期間が中央に位置する第１のパルス波形の第１のオン時間ΔＴ1[ｋ]の演算のためのものである。図３（ｂ）のオン期間が先端側に位置するＢタイプのパルス波形を有する第２のパルス波形の第２のオン時間ΔＴ2[ｋ]の演算式は、(８)式においてＢT＝ｅAT・Ｂ・ＶDCとした式を用いて、同様に求めることができる。
なお、上記演算式は、デッドビート制御を用いる場合のものである。本発明は、他の制御においても適用することができるが、他の制御を用いる場合にはその制御に応じた方法で、オン時間ΔＴ[ｋ]を演算する必要がある。
上記説明においては、ＰＷＭ信号の生成方法を概念的に説明するために、２つのパルス波形を生成して合成した出力パルス波形を生成することで説明した。実際には、インバータ制御部４は図６のブロック図に示す機能ブロックで構成されており、演算された第１のオン時間ΔＴ1[ｋ]からオン・タイミングを設定し、最後に演算された第２のオン時間ΔＴ2[ｋ＋ｒ]（ｒは第２のオン時間が最演算された回数）からオフ・タイミングを設定し、これらのタイミングでＰＷＭ信号の出力レベルを切り替えて出力している。
図６は、インバータ制御部４のＰＷＭ信号生成機能を示すブロック図である。
インバータ制御部４は、ＰＷＭ信号を生成するための機能ブロックとして、第１のオン時間演算部４０１、第２のオン時間演算部４０２、記憶部４０３、目標電圧値設定部４０４、切替調整部４０５、切替部４０６、比較部４０７、カウンタ４０８、初期周期設定部４０９、オン・タイミング設定部４１０、オフ・タイミング設定部４１１、計時部４１２、パルス信号生成部４１３を備えている。
第１のオン時間演算部４０１は、第１のオン時間ΔＴ1[ｋ]を演算するものである。第１のオン時間演算部４０１は、切替部４０６から選択信号が入力されている場合に、計時部４１２から計時信号を入力されたときに、第１のオン時間ΔＴ1[ｋ]を演算する。第１のオン時間演算部４０１は、第１のオン時間ΔＴ1[ｋ]の演算式である上記（１６）式を用いて、出力電流検出器７から入力され変換された出力電圧信号からＡ／Ｄ変換された出力電圧値ｖ0[ｋ]、記憶部４０３から入力される前回の演算に使用された出力電圧値（以下、「前回出力電圧値」という。）ｖ0[ｋ−１]と前回算出されたオン時間（以下、「前回オン時間」という。）ΔＴ[ｋ−１]、及び、目標電圧値設定部４０４から入力された目標電圧値ｖ0[ｋ＋１]から、今回のサンプリング時の第１のオン時間ΔＴ1[ｋ]を演算する。
第１のオン時間演算部４０１は、演算により算出した第１のオン時間ΔＴ1[ｋ]をオン・タイミング設定部４１０及びオフ・タイミング設定部４１１に出力し、切替部４０６に切替信号を、カウンタ４０８にリセット信号を出力する。また、第１のオン時間演算部４０１は、算出した第１のオン時間ΔＴ1[ｋ]と演算に用いた出力電圧値ｖ0[ｋ]とを、記憶部４０３に出力する。これらの第１のオン時間ΔＴ1[ｋ]、出力電圧値ｖ0[ｋ]は、次回のサンプリング時の第１のオン時間ΔＴ1[ｋ＋１]又は第２のオン時間ΔＴ2[ｋ＋１]を演算する際に前回オン時間ΔＴ1[ｋ]，ΔＴ2[ｋ]と前回出力電圧値ｖ0[ｋ]として利用される。
第２のオン時間演算部４０２は、第２のオン時間ΔＴ2[ｋ]を演算するものである。第２のオン時間演算部４０２は、切替部４０６から選択信号が入力されている場合に、計時部４１２から計時信号を入力されたときに、第２のオン時間ΔＴ2[ｋ]を演算する。第２のオン時間演算部４０２は、上記（１６）式と同様の第２のオン時間ΔＴ2[ｋ]の演算式を用いて、出力電圧信号からＡ／Ｄ変換された出力電圧値ｖ0[ｋ]、記憶部４０３から入力される前回出力電圧値ｖ0[ｋ−１]と前回オン時間ΔＴ[ｋ−１]、及び、目標電圧値設定部４０４から入力された目標電圧値ｖ0[ｋ＋１]から第２のオン時間ΔＴ2[ｋ]を演算する。
第２のオン時間演算部４０２は、第２のオン時間ΔＴ2[ｋ]を算出したときにカウンタ４０８にカウント信号を出力し、算出した第２のオン時間ΔＴ2[ｋ]を比較部４０７及びオフ・タイミング設定部４１１に出力する。また、第２のオン時間演算部４０２は、算出した第２のオン時間ΔＴ2[ｋ]と演算に用いた出力電圧値ｖ0[ｋ]とを、記憶部４０３に出力する。これらの第２のオン時間ΔＴ2[ｋ]、出力電圧値ｖ0[ｋ]は、次回のサンプリング時の第１のオン時間ΔＴ1[ｋ＋１]又は第２のオン時間ΔＴ2[ｋ＋１]を演算する際に前回オン時間ΔＴ1[ｋ]，ΔＴ2[ｋ]と前回出力電圧値ｖ0[ｋ]として利用される。
記憶部４０３は、第１のオン時間演算部４０１または第２のオン時間演算部４０２から入力されるオン時間ΔＴ1[ｋ]，ΔＴ2[ｋ]と出力電圧値ｖ0[ｋ]とを、記憶しているオン時間（前回オン時間ΔＴ1[ｋ−１]，ΔＴ2[ｋ−１]）と出力電圧値（前回出力電圧値ｖ0[ｋ−１]）に上書きして記憶する。また、記憶部４０３は、記憶しているオン時間ΔＴ1[ｋ]，ΔＴ2[ｋ]と出力電圧値ｖ0[ｋ]とを、前回オン時間と前回出力電圧値として、第１のオン時間演算部４０１及び第２のオン時間演算部４０２に出力する。
目標電圧値設定部４０４は、計時部４１２から計時信号を入力されたときに、予め設定されている出力電圧の目標波形の対応する目標電圧値を第１のオン時間演算部４０１及び第２のオン時間演算部４０２に出力する。
切替調整部４０５は、第２のオン時間演算部４０２で第２のパルス波形のオン時間ΔＴ2を演算した後、第１のオン時間演算部４０１で第１のパルス波形のオン時間ΔＴ1を演算するまでの時間を調整するために、切替部４０６の切替えを調整するためのものである。切替調整部４０５は、切替部４０６から選択信号が入力されている場合に、計時部４１２から計時信号を入力されたときに、切替部４０６に切替信号を出力する。
切替部４０６は、オン時間を演算する方法を切り替えるためのものである。切替部４０６は、第１のオン時間演算部４０１、第２のオン時間演算部４０２、切替調整部４０５のうち選択されているものに選択信号を出力する。切替部４０６は、第１のオン時間演算部４０１、切替調整部４０５、比較部４０７、計時部４１２から切替信号が入力されると、選択信号の出力先を変更する。
切替部４０６は、第１のオン時間演算部４０１が選択されているときに、第１のオン時間演算部４０１から切替信号が入力されると、選択先を第２のオン時間演算部４０２に変更する。また、第２のオン時間演算部４０２が選択されているときに、比較部４０７から切替信号が入力されると選択先を切替調整部４０５に変更し、計時部４１２から切替信号が入力されると選択先を第１のオン時間演算部４０１に変更する。また、切替調整部４０５が選択されているときに、切替調整部４０５から切替信号が入力されると選択先を第１のオン時間演算部４０１に変更する。
図７は、切替部４０６の機能を説明するための図である。なお、図７では、第１のオン時間をΔＴaで示し、第２のオン時間をΔＴbで示している。図７では、第２のオン時間ΔＴbが算出されなかった場合（出力パルス波形Ａ）と、算出された第２のオン時間ΔＴbが初期周期Ｔの半分よりも短い場合（出力パルス波形Ｂ）と、初期周期Ｔの半分よりも長い場合（出力パルス波形Ｃ）の出力パルス波形を示している。
出力パルス波形Ａは、第１のオン時間ΔＴaの算出後、第２のオン時間ΔＴbが算出されなかった場合の出力パルス波形である。この出力パルス波形Ａが生成されるときの切替部４０６の選択切替えについて説明する。
最初、切替部４０６は、第１のオン時間演算部４０１を選択している。従って、ｔ＝ｔ0のとき計時部４１２から計時信号を入力されると、第１のオン時間演算部４０１は第１のオン時間ΔＴaを演算する。第１のオン時間演算部４０１が第１のオン時間ΔＴaを算出して、切替部４０６に切替信号を出力すると、切替信号を入力された切替部４０６は選択先を第２のオン時間演算部４０２に変更する。次に、ｔ＝ｔ1のとき計時部４１２から計時信号を入力されると、第２のオン時間演算部４０２は第２のオン時間ΔＴbを演算する。しかし、第２のオン時間ΔＴbが算出されずにオフ・タイミングに達したので、計時部４１２は切替部４０６に切替信号を出力する。切替信号を入力された切替部４０６は選択先を第１のオン時間演算部４０１に変更する。次に、ｔ＝ｔ2のとき計時部４１２から計時信号を入力されると、第１のオン時間演算部４０１は第１のオン時間ΔＴaを演算する。
図６に戻って、比較部４０７は、第２のオン時間演算部４０２から入力された第２のオン時間ΔＴ2と初期周期設定部４０９に設定されている初期周期Ｔとを比較するものである。比較部４０７は、第２のオン時間ΔＴ2が(1/2)・Ｔより小さい場合、切替部４０６に切替信号を出力し、オフ・タイミング設定部４１１に第２のオン時間ΔＴ2を出力する。なお、第２のオン時間ΔＴ2が(1/2)・Ｔ以上の場合、再度第２のオン時間演算部４０２で第２のオン時間ΔＴ2を演算するので切替信号は出力しない。
図７において、出力パルス波形Ｂは、第１のオン時間ΔＴaの算出後、第２のオン時間ΔＴbが算出され、そのΔＴbが(1/2)・Ｔより短かった場合の出力パルス波形である。ｔ＝ｔ1のときに第２のオン時間演算部４０２が第２のオン時間ΔＴbを演算するまでは、上記の出力パルス波形Ａの生成時の説明と同様である。第２のオン時間ΔＴbが算出されたので、第２のオン時間ΔＴbが比較部４０７に入力される。第２のオン時間ΔＴbが(1/2)・Ｔより小さいので、比較部４０７は、切替部４０６に切替信号を出力する。切替信号を入力された切替部４０６は選択先を切替調整部４０５に変更する。ｔ＝ｔ2のとき計時部４１２から計時信号を入力された切替調整部４０５は、切替部４０６に切替信号を出力する。切替部４０６は、切替調整部４０５から切替信号が入力されると選択先を第１のオン時間演算部４０１に変更する。次に、ｔ＝ｔ3のとき計時部４１２から計時信号を入力されると、第１のオン時間演算部４０１は第１のオン時間ΔＴaを演算する。
出力パルス波形Ｃは、第１のオン時間ΔＴaの算出後、第２のオン時間ΔＴbが算出され、そのΔＴbが(1/2)・Ｔ以上であり、再度第２のオン時間が演算されたが、ΔＴbが算出されなかった場合の出力パルス波形である。ｔ＝ｔ1のときに算出された第２のオン時間ΔＴbが比較部４０７に入力されるまでは、上記の出力パルス波形Ｂの生成時の説明と同様である。ΔＴbが(1/2)・Ｔ以上なので、比較部４０７は、切替部４０６に切替信号を出力しない。ｔ＝ｔ2のとき計時部４１２から計時信号を入力されると、第２のオン時間演算部４０２は第２のオン時間ΔＴbを演算する。しかし、第２のオン時間ΔＴbが算出されずにオフ・タイミングに達したので、計時部４１２は切替部４０６に切替信号を出力する。切替信号を入力された切替部４０６は選択先を第１のオン時間演算部４０１に変更する。次に、ｔ＝ｔ3のとき計時部４１２から計時信号を入力されると、第１のオン時間演算部４０１は第１のオン時間ΔＴaを演算する。
図６に戻って、カウンタ４０８は、第２のオン時間演算部４０２が第２のオン時間を算出した回数をカウントするものである。カウント数は、第１のオン時間演算部４０１からリセット信号が入力されるとｎ＝０に初期化され、第２のオン時間演算部４０２からカウント信号が入力されるたびに１ずつ増加される。
初期周期設定部４０９は、ＰＷＭ信号の基本周期である初期周期Ｔを設定するものである。なお、初期周期Ｔは、予め、使用者により経験に基づいて決定され、本実施形態では、０．１７ｍｓが設定されている。
オン・タイミング設定部４１０は、次のオン・タイミングの時刻を設定するものであり、オフ・タイミング設定部４１１は、次のオフ・タイミングの時刻を設定するものである。
オン・タイミング設定部４１０は、第１のオン時間演算部４０１から入力された第１のオン時間ΔＴ1と初期周期設定部４０９に設定されている初期周期Ｔとから時間(1/2)・(Ｔ-ΔＴ1)を演算する。この時間を、第１のオン時間ΔＴ1を演算した時刻に加算して得た次のオン・タイミングの時刻を設定する。例えば、図２（ａ）においては、算出された時刻ｔa，ｔcが設定される。設定されたオン・タイミングの時刻は、計時部４１２に入力される。
オフ・タイミング設定部４１１は、第１のオン時間演算部４０１から第１のオン時間ΔＴ1が入力されたときに、入力された第１のオン時間ΔＴ1と初期周期設定部４０９に設定されている初期周期Ｔとから時間(1/2)・(Ｔ＋ΔＴ1)を演算する。この時間を、第１のオン時間ΔＴ1を演算した時刻に加算して得た次のオフ・タイミングの時刻を設定する。設定されたオフ・タイミングの時刻は、計時部４１２に入力される。
また、オフ・タイミング設定部４１１は、設定されたオフ・タイミングの時刻になる前に、第２のオン時間演算部４０２から第２のオン時間ΔＴ2が入力されたときに、入力された第２のオン時間ΔＴ2と初期周期設定部４０９に設定されている初期周期Ｔとカウンタ４０８から入力されたカウント数ｎとから時間(1/2)・ｎ・Ｔ＋ΔＴ2を演算する。この時間を、第２のオン時間ΔＴ2を演算した時刻に加算して得た次のオフ・タイミングの時刻を設定する。例えば、図２（ａ）においては、算出された時刻ｔb，ｔdが設定される。設定されたオフ・タイミングの時刻は、計時部４１２に入力される。なお、設定されたオフ・タイミングの時刻になる前に、新たに第２のオン時間演算部４０２から第２のオン時間ΔＴ2が入力された場合は、オフ・タイミングが再設定される。
計時部４１２は、オン・タイミング設定部４１０から入力されるオン・タイミングの時刻とオフ・タイミング設定部４１１から入力されるオフ・タイミングの時刻を計時する。計時部４１２は、オン・タイミングの時刻を計時する毎に、その計時信号をパルス信号生成部４１３に出力する。計時部４１２は、オフ・タイミングの時刻を計時する毎に、その計時信号をパルス信号生成部４１３に出力し、切替信号を切替部４０６に出力する。また、計時部４１２は、初期周期設定部４０９に設定されている初期周期Ｔの半分の時間(1/2)・Ｔ経過毎に計時信号を、第１のオン時間演算部４０１、第２のオン時間演算部４０２、目標電圧値設定部４０４、及び切替調整部４０５に出力する。
パルス信号生成部４１３は、計時部４１２からオン・タイミングの計時信号が入力されると、レベルをハイレベルに切り替え、計時部４１２からオフ・タイミングの計時信号が入力されると、レベルをローレベルに切り替えることによりパルス信号を生成する。このパルス信号は、ＰＷＭ信号Ｓ１１としてインバータ回路３のスイッチング素子ＴＲ１に出力される。また、そのパルス信号は反転されてインバータ回路３のスイッチング素子ＴＲ２に出力される。
次に、インバータ制御部４におけるＰＷＭ信号の生成手順を、図８のフローチャートを用いて説明する。なお、以下の説明では、ＰＷＭ信号Ｓ１１を例に説明する。
図８に示すフローチャートは、実際の時間経過におけるインバータ制御部４でのＰＷＭ信号の生成処理を示している。
まず、予め設定された初期周期Ｔを１周期とした場合の第１のオン時間ΔＴ1が演算される（Ｓ１）。算出された第１のオン時間ΔＴ1のオン期間が中央に位置する第１のパルス波形が生成され、出力される（Ｓ２）。
次に、第１のオン時間ΔＴ1が演算されてから(1/2)・Ｔの時間が経過したか否かが判別される（Ｓ３）。経過していなければ（Ｓ３：ＮＯ）ステップＳ３に戻り、経過していれば(Ｓ３：ＹＥＳ）第２のオン時間ΔＴ2が演算される（Ｓ４）。すなわち、第１のオン時間ΔＴ1が演算されてから、(1/2)・Ｔ経過後に第２のオン時間ΔＴ2が演算される。
次に、第２のオン時間ΔＴ2が算出されたか否かが判別される（Ｓ５）。出力パルス波形を延長することが可能な場合は、第２のオン時間ΔＴ2が算出され、出力パルス波形を延長することが不可能な場合は、第２のオン時間ΔＴ2が算出されない。第２のオン時間ΔＴ2が算出された場合(Ｓ５：ＹＥＳ）は、算出された第２のオン時間ΔＴ2のオン期間が先端側に位置する第２のパルス波形が生成され、出力される（ステップＳ６）。すなわち、出力パルス波形のオン期間が延長されることになる。
次に、第２のオン時間ΔＴ2が(1/2)・Ｔ以上であるか否かが判別される（Ｓ７）。ΔＴ2≧(1/2)・Ｔの場合（Ｓ７：ＹＥＳ）、出力パルス波形のオフ・タイミングより第２のオン時間ΔＴ2の演算から(1/2)・Ｔ経過する方が早いので、再度出力パルス波形の延長が可能か否か判別するために、ステップＳ３に進む。すなわち、第２のオン時間ΔＴ2が演算されてから、(1/2)・Ｔ経過後に再度、第２のオン時間ΔＴ2が演算される。これは、算出される第２のオン時間ΔＴ2が(1/2)・Ｔ以上である限り繰り返され、出力パルス波形は延長される。
図２（ａ）の右側の出力パルス波形は、最初に算出された第２のオン時間ΔＴ2が(1/2)・Ｔ以上であり、再度、第２のオン時間ΔＴ2が演算されたものである。
ステップＳ７において、ΔＴ2＜(1/2)・Ｔの場合（Ｓ７：ＮＯ）、第２のオン時間ΔＴ2の演算から(1/2)・Ｔ経過する前に出力パルス波形がオフとなるので、再度、第２のオン時間ΔＴ2を演算することなく、ステップ８に進む。
ステップＳ８において、第２のオン時間ΔＴ2が演算されてからＴの時間が経過したか否かが判別される（Ｓ８）。経過していなければ（Ｓ８：ＮＯ）ステップＳ８に戻り、経過していれば(Ｓ８：ＹＥＳ）ステップＳ１に戻る。すなわち、最後の第２のオン時間ΔＴ2が演算されてからＴ経過後に、次の出力パルス波形を生成するために第１のオン時間ΔＴ1が演算される。
図２（ａ）の左側の出力パルス波形は、最初に算出された第２のオン時間ΔＴ2が(1/2)・Ｔより小さかった場合のものである。また、図２（ａ）の右側の出力パルス波形は、２回目に算出された第２のオン時間ΔＴ2が(1/2)・Ｔより小さかった場合のものである。
ステップＳ５において、第２のオン時間ΔＴ2が算出されない場合(Ｓ５：ＮＯ）は、第２のオン時間ΔＴ2が演算されてから(1/2)・Ｔの時間が経過したか否かが判別される（Ｓ９）。経過していなければ（Ｓ９：ＮＯ）ステップＳ９に戻り、経過していれば(Ｓ９：ＹＥＳ）ステップＳ１に戻る。すなわち、第２のオン時間ΔＴ2が演算されてから(1/2)・Ｔ経過後、次の出力パルス波形を生成するために第１のオン時間ΔＴ1が演算される。
上記のように、本発明に係るインバータ装置１によれば、予め設定された初期周期ＴをＰＷＭ信号の各周期の基本周期とし、演算により算出したオン時間に基づいて、ＰＷＭ信号の各周期の長さを延長していく。初期周期Ｔを比較的短く設定していると、オン・タイミングとなる時間までに第１のオン時間ΔＴ1の演算が終了しなかったり、オフ・タイミングまでに演算を終了できずに周期を延長することができなくなる。一方、初期周期Ｔを比較的長く設定していると、出力電流を許容範囲内に保つためのオン時間を求めることができなくなる可能性がある。
従って、初期周期Ｔは、実験やシミュレーションなどによって適当な値が設定されるが、インバータ装置１に初期周期Ｔを変更するための操作部材を設け、ユーザが適当な値に調整できるようにしてもよい。
また、本発明に係るインバータ装置１によれば、ＰＷＭ信号の各周期の長さは延長されているが、制御周期は延長されない初期周期Ｔの場合と同様となるので、理論的には制御精度の低下は生じない。また、周期の延長が行なわれる場合、第２のオン時間ΔＴ2の演算は出力パルス波形がオン期間の継続中に行われるので、実質的な演算遅れが生じない。
シミュレーションによると、初期周期Ｔ＝０．１７ｍｓで周期の延長を行わなかった場合には出力電圧の１周期内に１２０回のスイッチングが行われたが、本実施形態のインバータ装置においては同条件で７４回のスイッチングとなり、スイッチング回数が低減された。なお、他の制御（フィードバック制御、２自由度制御）においても、同様の効果が得られた。
上記第１実施形態では、第１のパルス波形はオン期間が１周期の中央に位置するパルス波形として生成されているが、これに限るものではない。すなわち、オン期間が１周期内の任意の位置にあるパルス波形を第１のパルス波形にすることができる。
上記の（１）式〜（８）式の式展開によって、インバータ装置１は、入力をオン時間ΔＴとした線形システムとして表現できることを示したが、その式展開では、第１のパルス波形をオン期間が１周期の中央に位置するパルス波形としたので、（６）式の第２項の積分の範囲は（(1/2)・（Ｔ−ΔＴ），(1/2)・Ｔ＋ΔＴ））となっていた。
本発明においては、第１のパルス波形は、オン期間が周期Ｔ内の任意の位置に配置されたパルス波形として定義することができる。すなわち、第１のパルス波形は、オン期間の中央がｈ・Ｔ（０＜ｈ＜１）に位置するパルス波形として定義でき、そのパルス波形を求めるための（８）式は、（６）式の第２項の積分範囲を（（ｈ・Ｔ−(1/2)・ΔＴ），（ｈ・Ｔ＋(1/2)・ΔＴ）として求めることができる。
従って、（６）式の第２項の積分の範囲を、例えば、（(1/3)・Ｔ−(1/2)・ΔＴ），（(1/3)・Ｔ＋（1/2)・ΔＴ）として（８）式に相当する式を求め、（９）式〜（１６）式の式展開と同様の方法でその式からΔＴを求める式を求めれば、そのΔＴの算出式は、第１のパルス波形をオン期間の中央が１周期内の(1/3)・Ｔに位置するパルス波形としたときのものとなる。
なお、第１のパルス波形は、算出されるオン時間ΔＴのオン期間の中央を周期Ｔ内のｈ・Ｔ（０＜ｈ＜１）に配置したときにそのオン期間が周期Ｔからはみ出すことは許されないから、０＜ｈ＜１／２では、０＜ｈ・Ｔ−(1/2)・ΔＴ、１／２＜ｈ＜１では、ｈ・Ｔ＋(1/2)・ΔＴ＜Ｔを満たす必要がある。例えば、オン期間の中央が１周期内の(1/3)・Ｔに位置するパルス波形を第１のパルス波形とする場合は、０＜(1/3)・Ｔ−(1/2)・ΔＴ、すなわち、ΔＴ＜(2/3)・Ｔを満たす必要がある。
図９は、第１のパルス波形をオン期間が１周期の中央からずれたパルス波形にする場合（以下、この場合を「第２実施形態」とする。）を説明するための図である。
同図（ａ）に示すように、第１のパルス波形は、第１のオン時間ΔＴ1のオン期間の中央が(1/3)・Ｔに位置するパルス波形として生成される。この第１のパルス波形は、第１のオン時間ΔＴ1を演算した時刻（１周期Ｔの開始時刻）から時間｛（1/3)・Ｔ-(1/2)・ΔＴ1｝経過後にオンとなり、時間｛(1/3)・Ｔ＋(1/2)・ΔＴ1｝経過後にオフとなる。この場合も、時間(1/2)・Ｔ経過後にＴを１周期とした場合の第２のオン時間ΔＴ2が演算される。
図９（ｂ）は、第２のオン時間ΔＴ2のオン期間を有する第２のパルス波形である。この第２のパルス波形は、第２のオン時間ΔＴ2を演算した時刻（１周期Ｔ内の(1/2)・Ｔの時刻））にオンとなり、時間ΔＴ2経過後にオフとなる。そして、インバータ制御部４からは上記２つのパルス波形が合成された出力パルス波形（図９（ｃ）参照）が出力される。この出力パルス波形は、第１のオン時間ΔＴ1を演算した時刻（１周期Ｔの開始時刻）から時間｛（1/3)・Ｔ-(1/2)・ΔＴ1｝経過後にオンとなり、時間｛(1/2)・Ｔ＋ΔＴ2｝経過後にオフとなる、オン時間が｛（1/6)・Ｔ＋(1/2)・ΔＴ1＋ΔＴ2｝のパルス波形である。
また、図９（ｃ）から明らかなように、この出力パルス波形の周期は(3/2)・Ｔとなる。なお、第２のオン時間ΔＴ2が(1/2)・Ｔより長い場合、すなわち、第１のパルス波形の周期Ｔの終了時点で第２のパルス波形がハイレベルとなる場合は、第１実施形態と同様に再度第２のオン時間ΔＴ2が演算され、出力パルス波形の周期が更に延長されることになる。
上記のように、本発明は、予め設定された周期Ｔの予め設定された位置に配置されたオン時間ΔＴを求めることによってＰＷＭ信号のパルス波形を１パルス分ずつ生成する。そして、その１パルス分のパルス波形の生成処理において、各周期でＴ／２が経過する毎にオン時間ΔＴを再演算し、その再演算結果に基づいて各周期をＴ／２単位で延ばすようにするものである。
従って、第２実施形態においても、第１実施形態同様に、出力パルス波形の周期を延長することができる。また、周期を延長するための第１のオン時間ΔＴ1と第２のオン時間ΔＴ2の演算周期が一定である。
しかし、第１のパルス波形のオン期間が１周期の中央に位置しないことにより、第１のオン時間ΔＴ1の演算式における誤差が増加するので、第２実施形態は、第１実施形態に比べて、算出された第１のオン時間の精度が悪くなる。また、本発明においては、第１のパルス波形のオン期間の位置を周期のどの位置とするかを予め定めなければならない（すなわち、ｈの値を予め定めなければならない）が、この位置を先端側付近に設定すると（すなわち、ｈを０に近付けると）、第１のオン時間ΔＴ1が算出された時には第１のパルス波形のオン期間の開始時刻を経過してしまっている場合やそのオン期間が１周期をはみ出す結果となる場合が生じるという不都合がある。
本発明においては、第１のパルス波形のオン期間を周期Ｔ内のどの位置に配置するかはＰＷＭ信号におけるパルス周期Ｔを延長できるか否かには直接関係しない。従って、上記の不都合を可及的に回避するために、第１のパルス波形はオン期間が１周期の中央に位置するパルス波形として生成されることが望ましい。
また、第１実施形態及び第２実施形態では、第２のオン時間ΔＴ2の演算タイミングを第１のオン時間ΔＴ1の演算から時間(1/2)・Ｔ経過後にしているが、このタイミングに限られない。第２のオン時間ΔＴ2の演算を第１のオン時間ΔＴ1の演算から予め定めた所定のタイミングで行う構成としてもよい。
図１０は、第２のオン時間ΔＴ2の演算を第１のオン時間ΔＴ1の演算から予め定めた所定のタイミングで行う場合（以下、「第３実施形態」という。）を説明するための図である。
図１０（ａ）は、オン期間が１周期の中央に位置するパルス波形とした第１のオン時間ΔＴ1のオン期間を有する第１のパルス波形である。この第１のパルス波形は、第１のオン時間ΔＴ1を演算した時刻（第１のパルス波形の周期Ｔの開始時刻）から時間(1/2)・（Ｔ−ΔＴ1）経過後にオンとなり、時間(1/2)・（Ｔ＋ΔＴ1）経過後にオフとなる。
この例では、第１のパルス波形の周期Ｔの開始時刻から時間(1/3)・Ｔ経過後にＴを１周期とした場合の第２のオン時間ΔＴ2が演算される。図１０（ｂ）は、第２のオン時間ΔＴ2のオン期間を有する第２のパルス波形である。この第２のパルス波形は、第２のオン時間ΔＴ2を演算した時刻にオンとなり、時間ΔＴ2経過後にオフとなる。そして、インバータ制御部４からは上記２つのパルス波形が合成された出力パルス波形（図１０（ｃ）参照）が出力される。この出力パルス波形は、第１のオン時間ΔＴ1を演算した時刻（第１のパルス波形の周期Ｔの開始時刻）から時間(1/2)・（Ｔ−ΔＴ1）経過後にオンとなり、時間｛(1/3)・Ｔ＋ΔＴ2｝経過後にオフとなる、オン時間が｛−(1/6)・Ｔ＋(1/2)・ΔＴ1＋ΔＴ2｝のパルス波形である。
また、図１０（ｃ）から明らかなように、この出力パルス波形の周期は(4/3)・Ｔ（＝(1/3)・Ｔ＋Ｔ）となる。なお、第２のオン時間ΔＴ2が(2/3)・Ｔより長い場合、すなわち、第１のパルス波形の周期Ｔの終了時点で第２のパルス波形がハイレベルとなる場合は、第１実施形態と同様に再度第２のオン時間ΔＴ2が演算され、出力パルス波形の周期が更に延長されることになる。
第２のオン時間ΔＴ2の演算をするタイミングを、第１のオン時間ΔＴ1を演算した時刻（第１のパルス波形の周期Ｔの開始時刻）から時間(1/2)・Ｔ経過後より離れた時刻とすると、第２のパルス波形のオン期間の開始時刻に第１のパルス波形のオン期間が終了している場合が生じるという不都合がある。この不都合を避けるために、第２のオン時間ΔＴ2の演算をするタイミングは、第１のオン時間ΔＴ1を演算した時刻から時間(1/2)・Ｔ経過後に近い時刻とすべきである。
第３実施形態においても、出力パルス波形の周期を延長することができる。しかし、周期を延長するための第１のオン時間ΔＴ1と第２のオン時間ΔＴ2の演算周期が一定しないので、第１実施形態と比べて、制御精度が悪くなる。従って、第２のオン時間ΔＴ2を演算するタイミングは、第１のオン時間演算から時間(1/2)・Ｔ経過後とすることが望ましい。
また、第１のパルス波形が、オン期間の位置が中央からずれたパルス波形として生成され、第２のオン時間ΔＴ2の演算を第１のパルス波形のオン期間の中央の位置のタイミングで行う構成としてもよい。
図１１は、この構成（以下、「第４実施形態」という。）として説明するための図である。
図１１（ａ）は、第１のオン時間ΔＴ1のオン期間の位置が中央からずれて生成された第１のパルス波形であり、オン期間の中央が(1/3)・Ｔに位置するパルス波形の場合の例である。この第１のパルス波形は、第１のオン時間ΔＴ1を演算した時刻（１周期Ｔの開始時刻）から時間｛(1/3)・Ｔ-(1/2)・ΔＴ1｝経過後にオンとなり、時間｛(1/3)・Ｔ+(1/2)・ΔＴ1｝経過後にオフとなる。
この例では、第１のパルス波形の周期Ｔの開始時刻から時間(1/3)・Ｔ経過後にＴを１周期とした場合の第２のオン時間ΔＴ2が演算される。図１１（ｂ）は、第２のオン時間ΔＴ2のオン期間を有する第２のパルス波形である。この第２のパルス波形は、第２のオン時間ΔＴ2を演算した時刻にオンとなり、時間ΔＴ2経過後にオフとなる。そして、インバータ制御部４からは上記２つのパルス波形が合成された出力パルス波形（図１１（ｃ）参照）が出力される。この出力パルス波形は、第１のオン時間ΔＴ1を演算した時刻（第１のパルス波形の周期Ｔの開始時刻）から時間｛(1/3)・Ｔ-(1/2)・ΔＴ1｝経過後にオンとなり、時間｛(1/3)・Ｔ＋ΔＴ2｝経過後にオフとなる、オン時間が｛(1/2)・ΔＴ1＋ΔＴ2｝のパルス波形である。
また、図１１（ｃ）から明らかなように、この出力パルス波形の周期は(4/3)・Ｔ（＝(1/3)・Ｔ＋Ｔ）となる。なお、第２のオン時間ΔＴ2が(2/3)・Ｔより長い場合、すなわち、第１のパルス波形の周期Ｔの終了時点で第２のパルス波形がハイレベルとなる場合は、第１実施形態と同様に再度第２のオン時間ΔＴ2が演算され、出力パルス波形の周期が更に延長されることになる。
なお、第２実施形態の説明で言及した、第１のパルス波形のオン期間の位置を１周期の先端側付近を避ける点は、第４実施形態においても同様である。また、第４実施形態においても、出力パルス波形の周期を延長することができるが、第１のオン時間ΔＴ1と第２のオン時間ΔＴ2の演算周期が一定しない点は第３実施形態と同様であるので、第１実施形態と比べて、制御精度が悪くなる。従って、これらの事情を考慮して第４実施形態においても、第１のパルス波形はオン期間が１周期の中央に位置するパルス波形として生成されることが望ましい。
なお、第４実施形態において、第２のオン時間ΔＴ2の演算を第１のパルス波形のオン期間の中央の位置のタイミングではなく、第１のパルス波形の周期の開始点から任意のタイミングとしてもよい。
上述した実施形態では説明の便宜上、単相の系統連系インバータ装置について説明したが、本発明を図１２に示す三相のインバータ装置１’に適用することができることはいうまでもない。
なお、図１２において、図１のインバータ装置１と同一の機能を果たす回路には同一の符号を付している。インバータ回路３には、第１，第２アームの加えてスイッチング素子ＴＲ５及びスイッチング素子ＴＲ６の直列接続からなる第３アームが設けられている。第１アーム、第２アーム及び第３アームの各接続点ａ，ｂ，ｃからＵ相、Ｖ相、Ｗ相の出力電圧の出力ラインが出力されている。３本の出力ラインにはそれぞれインダクタＬFが直列に接続されるとともに、各出力ライン間にキャパシタＣFが接続されている。各出力ライン間のインダクタＬFとキャパシタＣFの逆Ｌ字型接続によりＵ相、Ｖ相、Ｗ相の各相の出力ラインのローパスフィルタが構成されている。従って、フィルタ回路５は、Ｕ相、Ｖ相、Ｗ相の各相に対応して３個のローパスフィルタを有している。
同様に、出力電流検出器７及び系統電圧検出器８もそれぞれ３個の検出器を備え、各検出器によりＵ相、Ｖ相、Ｗ相の出力電流を検出し、それらの検出値をインバータ制御部４に入力する。
また、インバータ制御部４は、第１アーム、第２アーム及び第３アームに対応して３個のＰＷＭ信号生成部４１，４２，４３を備えている。すなわち、インバータ制御部４は、Ｕ相、Ｖ相、Ｗ相の各出力電流を制御するためのＰＷＭ信号を生成する３個のＰＷＭ信号生成部４１，４２，４３を備えている。ＰＷＭ信号生成部４１，４２，４３から出力される３個のＰＷＭ信号は、相互に１２０度ずつ位相がずれている点を除いて同一である。従って、ＰＷＭ信号生成部４１，４２，４３の具体的な機能ブロックは、図６に示したものと同一であるので、インバータ制御部４についての詳細説明は省略する。
三相のインバータ装置１’においても、上記実施形態のインバータ装置１と同様に、インバータ制御部４が各パルスの周期が延長されたＰＷＭ信号を生成する。したがって、インバータ装置１’のスイッチング素子ＴＲ１〜ＴＲ６のスイッチング回数は低減され、スイッチングロスを低減することができ、電圧の変換効率を良くすることができる。
三相のインバータ装置１’のＰＷＭ信号生成部は、一般に、図１３のフィードバック制御を適用しているＰＷＭ信号生成部のブロック図に示すように、ｄｑ変換器１１、ＦＢ制御器１２及び逆ｄｑ変換器１３を有し、三相を二相に変換してｄｑ軸上で制御信号を生成する機能を備えている。同図に示すＰＷＭ信号生成部では、フィードバックされたＵ相、Ｖ相、Ｗ相の出力電圧の検出値ｖU，ｖV，ｖWがｄｑ変換器１１により下記（１７）式により二相の電圧値ｖd，ｖqに変換され、これらの電圧値ｖd，ｖqと制御目標値ｖdo，ｖqoとの偏差量を用いてＦＢ制御器１２により制御信号ｅd，ｅqが生成される。これらの制御信号ｅd，ｅqは、逆ｄｑ変換器１３により三相の制御信号ｅu，ｅV，ｅWに変換され、これらの制御信号ｅu，ｅV，ｅWからＰＷＭ回路１４によりＵ相、Ｖ相、Ｗ相の各出力電流を制御するためのＰＷＭ信号が生成される。
Figure 0005291627
本発明に係る三相のインバータ装置１’ではＰＷＭ信号を生成するための演算処理をｄｑ軸上でも行うことができるので、図１３に対応するブロック図は図１４のようになる。なお、同図において、オン時間演算回路１５とパルス波形生成回路１６とが、図６に示したインバータ制御部４の機能ブロック図全体に対応するものであり、算出された二相のオン時間ΔＴd，ΔＴqが逆ｄｑ変換器１３により三相のオン時間ΔＴu，ΔＴv，ΔＴwに変換される。
本発明に係る三相インバータ装置１’においても出力電流の制御目標値をｄｑ軸上の制御目標値として入力することができるので、従来の三相インバータ装置と同様にｄｑ変換の考え方を本発明に係る三相インバータ装置にも適用することができる。なお、ｄｑ変換を用いて制御信号の基本波成分をＤＣ成分に変換することにより、出力電圧を離散化する場合に生じるモデル化誤差は抑制されるので、スイッチング周期の長いシステムに対しても誤差を小さく実現することができる。
なお、上述した実施形態では、系統を負荷とする系統連系インバータ装置について説明したが、本発明は、系統以外の負荷に交流電力を供給するためのインバータ装置、例えばモータ駆動用のインバータ装置にも適用することできる。但し、本発明は、高効率化の要求が出力の高精度化や高速応答性よりも優先されている場合に、より有効に機能する。
また、本発明のＰＷＭ信号生成装置は、インバータ装置に限らず、入力されるＰＷＭ信号の周期を設定された条件の下で可及的に長くすることに効果があるシステムにも適用することができる。
なお、上述した実施形態では、系統連系インバータ装置に本発明のＰＷＭ信号生成装置を用いた場合について説明したが、従来のＰＷＭ信号生成装置に上述した方法でＰＷＭ信号を生成させるプログラムをコンピュータ読み取り可能に記録したＲＯＭなどの記録媒体から当該プログラムをコンピュータに読み込んで、そのプログラムを実行させることにより、本発明のＰＷＭ信号生成装置を実現してもよい。

Claims (15)

  1. 第１のパルス信号の１周期のパルス波形である第１のパルス波形を生成する第１のパルス波形生成手段と、
    前記第１のパルス波形の生成開始時から予め設定された遅延時間が経過したときに、第２のパルス信号の１周期のパルス波形である第２のパルス波形を生成する第２のパルス波形生成手段と、
    前記第１のパルス波形生成手段により生成された前記第１のパルス波形の全体波形と前記第２のパルス波形生成手段により生成された前記第２のパルス波形の全体波形とを合成した合成パルス波形に基づいてＰＷＭ信号を生成するＰＷＭ信号生成手段と、
    を備え、
    前記第１のパルス波形生成手段は、前記合成パルス波形の終了時に次の第１のパルス波形を生成する、
    ＰＷＭ信号生成装置。
  2. 前記第１のパルス波形は、前記第１のパルス信号の周期である第１のパルス周期内の中間部分でハイレベルとなり、両端部分でローレベルになる波形であり、
    前記第２のパルス波形は、前記第２のパルス信号の周期である第２のパルス周期内の前側部分でハイレベルとなり、後側部分でローレベルになる波形であり、
    前記合成パルス波形は、前記第１のパルス波形のハイレベル期間に前記第２のパルス波形を接続した当該第１のパルス波形と同じタイプの波形である、請求項１に記載のＰＷＭ信号生成装置。
  3. 前記第１のパルス周期と前記第２のパルス周期とが同一である、請求項２に記載のＰＷＭ信号生成装置。
  4. 前記第１のパルス波形のハイレベル期間は前記第１のパルス周期の中央に配置されている、請求項２に記載のＰＷＭ信号生成装置。
  5. 前記遅延時間は、前記第１のパルス波形生成手段により生成される前記第１のパルス波形がハイレベルになっている期間に前記第２のパルス波形の生成を開始するという条件を満たす時間である、請求項４に記載のＰＷＭ信号生成装置。
  6. 前記遅延時間は、前記第１のパルス周期の１／２の時間である、請求項５に記載のＰＷＭ信号生成装置。
  7. 前記第１のパルス波形生成手段は、
    前記第１のパルス周期の開始時に、前記第１のパルス波形がハイレベルとなるべき第１のオン時間を演算する第１のオン時間演算手段と、
    前記第１のオン時間と前記第１のパルス周期における前記ハイレベルの位置とに基づいて、前記第１のパルス周期において前記第１のパルス波形のレベルがローレベルからハイレベルに反転する第１の反転タイミングを決定する第１の反転タイミング決定手段と、を備え、
    前記第２のパルス波形生成手段は、
    前記第１のパルス周期の開始から前記遅延時間が経過したときに、前記第２のパルス波形がハイレベルとなるべき第２のオン時間を演算する第２のオン時間演算手段と、
    前記第２のオン時間に基づいて、当該第２のオン時間が演算された第２のパルス周期において前記第２のパルス波形のレベルがハイレベルからローレベルに反転する第２の反転タイミングを決定する第２の反転タイミング決定手段と、を備え、
    前記ＰＷＭ信号生成手段は、
    前記第１のパルス周期の開始時を基準とした前記第１，第２の反転タイミングを検出する反転タイミング検出手段と、
    前記第１のパルス周期の開始時は出力レベルをローレベルとし、その後に前記第１の反転タイミングが検出されると前記出力レベルをハイレベルに反転し、その後に前記第２の反転タイミングが検出されると前記出力レベルをローレベルに反転して、前記第１のパルス波形と前記第２のパルス波形とを合成したパルス信号を生成し、前記ＰＷＭ信号の各パルスとして出力するＰＷＭ信号出力手段と、
    を備えている、請求項２に記載のＰＷＭ信号生成装置。
  8. 前記第１の反転タイミング決定手段は、前記第１のオン時間が演算される毎に、前記第１のパルス周期における前記ハイレベルの中心の位置までの時間からその演算された第１のオン時間の１／２の時間を差し引いた残りの時間が前記第１のオン時間の演算開始時から経過したときを前記第１の反転タイミングとして決定し、
    前記第２の反転タイミング決定手段は、前記第２のオン時間が演算される毎に、当該第２のオン時間の演算開始時から演算された第２のオン時間が経過したときを前記第２の反転タイミングとして決定する、
    請求項７に記載のＰＷＭ信号生成装置。
  9. 前記第１のパルス波形の周期が終了する毎に、前記第２のパルス波形のレベルがハイレベルであるか否かを判別する判別手段と、
    前記第１のパルス波形の周期の終了時に前記第２のパルス波形のレベルがハイレベルの場合に限り、当該第１のパルス波形の周期の終了時に前記第２のパルス波形生成手段に再度第２のパルス波形を生成させるパルス波形再生成手段と、
    を更に備え、
    前記ＰＷＭ信号生成手段は、前記第１のパルス波形に前記生成された第２のパルス波形と当該再度生成された第２のパルス波形とを合成した合成パルス波形に基づいてＰＷＭ信号を生成する、請求項２に記載のＰＷＭ信号生成装置。
  10. 前記パルス波形再生成手段により再度、前記第２のパルス波形の生成が行われた場合、先に生成された第２のパルス波形の周期の終了時に再度生成された第２のパルス波形のレベルがハイレベルであるか否かを判別する第２の判別手段を更に備え、
    前記パルス波形再生成手段は、前記先に生成された第２のパルス波形の周期の終了時に前記再度生成された第２のパルス波形のレベルがローレベルとなるまで、前記先に生成された第２のパルス波形の周期の終了時に前記第２のパルス波形生成手段に再度第２のパルス波形を生成させる動作を繰り返し、
    前記ＰＷＭ信号生成手段は、前記第１のパルス波形に前記生成された第２のパルス波形と当該再度生成された１又は２以上の第２のパルス波形とを合成した合成パルス波形に基づいてＰＷＭ信号を生成する、請求項９に記載のＰＷＭ信号生成装置。
  11. 前記第１のパルス波形生成手段は、
    前記第１のパルス周期の開始時に、前記第１のパルス波形がハイレベルとなるべき第１のオン時間を演算する第１のオン時間演算手段と、
    前記第１のオン時間と前記第１のパルス周期における前記ハイレベルの位置とに基づいて、前記第１のパルス周期において前記第１のパルス波形のレベルがローレベルからハイレベルに反転する第１の反転タイミングを決定する第１の反転タイミング決定手段と、を備え、
    前記第２のパルス波形生成手段は、
    前記第１のパルス周期の開始から前記遅延時間が経過したときと、前記パルス波形再生成手段により前記第２のパルス波形の生成が再度行われる場合には、前記第１のパルス周期の終了時および先に生成された第２のパルス波形の周期が終了したときに、前記第２のパルス波形がハイレベルとなるべき第２のオン時間を演算する第２のオン時間演算手段と、
    前記第２のオン時間演算手段により最後に演算された第２のオン時間に基づいて、当該第２のオン時間が演算された第２のパルス周期において前記第２のパルス波形のレベルがハイレベルからローレベルに反転する第２の反転タイミングを決定する第２の反転タイミング決定手段と、を備え、
    前記ＰＷＭ信号生成手段は、
    前記第１のパルス周期の開始時を基準とした前記第１，第２の反転タイミングを検出する反転タイミング検出手段と、
    前記第１のパルス周期の開始時は出力レベルをローレベルとし、その後に前記第１の反転タイミングが検出されると前記出力レベルをハイレベルに反転し、生成された１又は２以上の前記第２のパルス波形に基づき前記出力レベルをハイレベルに保持し、その後に前記第２の反転タイミングが検出されると前記出力レベルをローレベルに反転して、前記第１のパルス波形と１又は２以上の前記第２のパルス波形とを合成したパルス信号を生成し、前記ＰＷＭ信号の各パルスとして出力するＰＷＭ信号出力手段と、
    を備えている、請求項１０に記載のＰＷＭ信号生成装置。
  12. 前記第１の反転タイミング決定手段は、前記第１のオン時間が演算される毎に、前記第１のパルス周期における前記ハイレベルの中心の位置までの時間からその演算された第１のオン時間の１／２の時間を差し引いた残りの時間が前記第１のオン時間の演算開始時から経過したときを前記第１の反転タイミングとして決定し、
    前記第２の反転タイミング決定手段は、最後の第２のオン時間の演算開始時から当該最後に演算された第２のオン時間が経過したときを前記第２の反転タイミングとして決定する、請求項１１に記載のＰＷＭ信号生成装置。
  13. 前記第１のオン時間演算手段は、
    制御対象に入力される状態変数が前記第１のパルス波形である状態方程式から導出される前記第１のパルス波形の第１のオン時間を入力変数とした第１の状態方程式の解を求める第１の演算式を用いて、前記第１のオン時間を演算し、
    前記第２のオン時間演算手段は、
    前記制御対象に入力される前記状態変数が前記第２のパルス波形である状態方程式から導出される前記第２のパルス波形の第２のオン時間を入力変数とした第２の状態方程式の解を求める第２の演算式を用いて、前記第２のオン時間を演算する、請求項７に記載のＰＷＭ信号生成装置。
  14. 直流電圧を出力する直流電源と、
    前記直流電源から出力される直流電圧を交流電圧に逆変換するための、複数のスイッチング素子をブリッジ接続してなるブリッジ回路と、
    前記複数のスイッチング素子のオン・オフ動作を制御することにより前記ブリッジ回路の逆変換動作を制御する制御回路と、
    前記ブリッジ回路から出力される交流電圧に含まれるスイッチングノイズを除去するフィルタ回路と、
    前記フィルタ回路から出力される交流電圧を変成して負荷に出力する変圧器と、
    を備えたインバータ装置であって、
    前記制御回路は、請求項１に記載のＰＷＭ信号生成装置を備え、前記ＰＷＭ信号生成装置が生成するＰＷＭ信号により前記複数のスイッチング素子のオン・オフ動作を制御することを特徴とするインバータ装置。
  15. 前記直流電源は太陽電池からなるとともに、前記ブリッジ回路は三相ブリッジ回路からなり、前記変圧器から出力される交流電圧は商用電力系統に連系させて出力される三相交流電圧である、請求項１４に記載のインバータ装置。
JP2009534271A 2007-09-25 2008-09-11 Ｐｗｍ信号生成装置、及びこのｐｗｍ信号生成装置を備えたインバータ装置 Expired - Fee Related JP5291627B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009534271A JP5291627B2 (ja) 2007-09-25 2008-09-11 Ｐｗｍ信号生成装置、及びこのｐｗｍ信号生成装置を備えたインバータ装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007247068 2007-09-25
JP2007247068 2007-09-25
PCT/JP2008/066399 WO2009041276A1 (ja) 2007-09-25 2008-09-11 Ｐｗｍ信号生成装置、及びこのｐｗｍ信号生成装置を備えたインバータ装置
JP2009534271A JP5291627B2 (ja) 2007-09-25 2008-09-11 Ｐｗｍ信号生成装置、及びこのｐｗｍ信号生成装置を備えたインバータ装置

Publications (2)

Publication Number Publication Date
JPWO2009041276A1 JPWO2009041276A1 (ja) 2011-01-20
JP5291627B2 true JP5291627B2 (ja) 2013-09-18

Family

ID=40511165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009534271A Expired - Fee Related JP5291627B2 (ja) 2007-09-25 2008-09-11 Ｐｗｍ信号生成装置、及びこのｐｗｍ信号生成装置を備えたインバータ装置

Country Status (8)

Country Link
US (1) US8385085B2 (ja)
EP (1) EP2197096B1 (ja)
JP (1) JP5291627B2 (ja)
KR (1) KR101513710B1 (ja)
CN (1) CN101796712B (ja)
AU (1) AU2008305125B2 (ja)
ES (1) ES2671178T3 (ja)
WO (1) WO2009041276A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102227867B (zh) * 2009-05-27 2013-08-07 松下电器产业株式会社 变换器控制装置和变换器控制方法
WO2011037509A1 (en) * 2009-09-22 2011-03-31 Joensson Ragnar Method and system for hysteresis control of a power circuit
US20120024552A1 (en) * 2010-07-30 2012-02-02 Hitachi Koki Co., Ltd. Inverter Device and Electrical Power Tool
DE102010064168A1 (de) * 2010-12-27 2012-06-28 Infineon Technologies Ag Verfahren zur Ansteuerung der Schalttransistoren eines Gleichrichters
US20140362626A1 (en) * 2011-12-28 2014-12-11 Panasonic Corporation Multilevel inverter device
JP5968649B2 (ja) * 2012-03-12 2016-08-10 株式会社ダイヘン インバータの制御装置及びモータ駆動装置
JP5562380B2 (ja) * 2012-06-15 2014-07-30 株式会社日本自動車部品総合研究所 電力変換装置
US9099932B2 (en) * 2013-01-07 2015-08-04 Analog Devices Global Duty cycle balance module for switch mode power converter
TWI497882B (zh) 2013-05-17 2015-08-21 Upi Semiconductor Corp 電源轉換器及其操作方法
CN105530004B (zh) * 2014-09-29 2019-11-08 比亚迪股份有限公司 脉冲宽度调制pwm控制延时时间的获取方法和装置
JP6479419B2 (ja) * 2014-11-04 2019-03-06 国立大学法人宇都宮大学 Ｐｗｍ制御装置、及び、ｐｗｍ制御方法
US9692320B2 (en) * 2015-06-19 2017-06-27 Sparq Systems Inc. Adaptive control method for grid-connected inverters used with distributed power generation
JP6666551B2 (ja) * 2016-04-07 2020-03-18 富士通株式会社 コンデンサ寿命診断装置、コンデンサ寿命診断方法及びプログラム
JP6745659B2 (ja) * 2016-07-07 2020-08-26 キヤノン株式会社 モータ制御装置、シート搬送装置及び画像形成装置
US11641171B2 (en) * 2018-08-21 2023-05-02 General Electric Company System and method for generating a high frequency switching signal for a power converter
CN112688544B (zh) * 2020-12-28 2022-07-05 漳州科华电气技术有限公司 逆变电路的谐波补偿方法、装置及终端设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146963A (ja) * 1988-11-28 1990-06-06 Hitachi Ltd 電圧型ｐｗｍインバータの制御装置
JPH0312867A (ja) * 1989-06-12 1991-01-21 Toshiba Corp 複数チャネル並列転送方式によるディスク装置
JP2003018859A (ja) * 2001-06-27 2003-01-17 Japan Storage Battery Co Ltd 太陽光発電用パワーコンディショナ
JP2006246673A (ja) * 2005-03-07 2006-09-14 Nagaoka Univ Of Technology 絶縁形直接電力変換器の制御装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5944975A (ja) * 1982-09-03 1984-03-13 Hitachi Ltd Ｐｗｍインバ−タの制御方法および装置
JPH01153042A (ja) 1987-12-08 1989-06-15 Tsutomu Nagamatsu ムース状飲食物
JP2893753B2 (ja) 1989-10-09 1999-05-24 株式会社安川電機 パルス幅変調インバータ制御装置
JP3128677B2 (ja) 1993-11-05 2001-01-29 三井造船株式会社 誘電体共振器付スロットアンテナ
JPH1153042A (ja) 1997-07-31 1999-02-26 Matsushita Electric Works Ltd 太陽光発電インバータ装置
JP3994243B2 (ja) * 1998-09-21 2007-10-17 株式会社安川電機 電力変換装置とそのｐｗｍパルス発生方法
CN2464010Y (zh) * 2000-12-12 2001-12-05 北京通力环电气有限公司 全桥移相驱动信号启动时序控制器
US6661269B2 (en) * 2001-02-23 2003-12-09 Intel Corporation Selectively combining signals to produce desired output signal
US7247955B2 (en) * 2002-09-06 2007-07-24 Eaton Power Quality Corporation PWM power supplies using controlled feedback timing and methods of operating same
US7026798B2 (en) * 2003-10-27 2006-04-11 Intersil Americas Inc. Multi-channel driver interface circuit for increasing phase count in a multi-phase DC-DC converter
US7595615B2 (en) * 2005-04-05 2009-09-29 Texas Instruments Incorporated Systems and methods for providing over-current protection in a switching power supply
US7443103B2 (en) * 2005-06-24 2008-10-28 General Electric Company High pressure lamp with lamp flicker suppression and lamp voltage control
US7812581B2 (en) * 2007-05-04 2010-10-12 Intersil Americas Inc. Pulse adding scheme for smooth phase dropping at light load conditions for multiphase voltage regulators
US7863956B2 (en) * 2008-10-06 2011-01-04 Telefonaktiebolaget L M Ericsson (Publ) Pulse-elimination pulse-width modulation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146963A (ja) * 1988-11-28 1990-06-06 Hitachi Ltd 電圧型ｐｗｍインバータの制御装置
JPH0312867A (ja) * 1989-06-12 1991-01-21 Toshiba Corp 複数チャネル並列転送方式によるディスク装置
JP2003018859A (ja) * 2001-06-27 2003-01-17 Japan Storage Battery Co Ltd 太陽光発電用パワーコンディショナ
JP2006246673A (ja) * 2005-03-07 2006-09-14 Nagaoka Univ Of Technology 絶縁形直接電力変換器の制御装置

Also Published As

Publication number Publication date
KR20100061459A (ko) 2010-06-07
ES2671178T3 (es) 2018-06-05
CN101796712B (zh) 2013-03-27
WO2009041276A1 (ja) 2009-04-02
AU2008305125B2 (en) 2013-03-21
KR101513710B1 (ko) 2015-04-20
AU2008305125A1 (en) 2009-04-02
EP2197096A1 (en) 2010-06-16
EP2197096A4 (en) 2016-05-18
EP2197096B1 (en) 2018-04-11
US20100254172A1 (en) 2010-10-07
US8385085B2 (en) 2013-02-26
JPWO2009041276A1 (ja) 2011-01-20
CN101796712A (zh) 2010-08-04

Similar Documents

Publication Publication Date Title
JP5291627B2 (ja) Ｐｗｍ信号生成装置、及びこのｐｗｍ信号生成装置を備えたインバータ装置
JP5626435B2 (ja) 直接形交流電力変換装置
JP4823802B2 (ja) インバータ装置及びこのインバータ装置のｐｗｍ制御方法
JP3844060B2 (ja) Ｐｗｍパルス制御方法
TWI623186B (zh) 換流裝置
JP5939342B2 (ja) 直接形交流電力変換装置
JP6468342B1 (ja) 電力変換装置
CN104935200A (zh) 电力转换装置、其控制装置及控制方法、发电系统
JP2008040664A5 (ja)
JP6369517B2 (ja) 電力変換器の制御装置
JPWO2010150786A1 (ja) 電動機駆動装置の制御装置
EP3316471B1 (en) Conversion device and method for controlling the same
JP6653645B2 (ja) Ｄｃ／ｄｃコンバータの制御装置
JP6858725B2 (ja) Ｄｃ／ｄｃコンバータ、及びｄｃ／ｄｃコンバータの制御方法
JP2007221920A (ja) コンバータ制御装置及びコンバータ制御方法
JP6837576B2 (ja) 電力変換装置
JP6805201B2 (ja) Ｄｃ／ｄｃコンバータ、及びｄｃ／ｄｃコンバータの制御方法
JP2018137841A (ja) 力率改善回路及び充電装置
JP6716039B2 (ja) 電力変換装置
JP2020162229A (ja) モータ制御装置、モータシステム及びモータ制御方法
JP5511529B2 (ja) 電源回路
TWI536729B (zh) 可允許電感變化之三相換流裝置及其三相ｄ－σ控制方法
JP2011188638A (ja) 電力変換回路の制御装置
JP2018133978A (ja) 電圧変換装置、電圧変換回路の制御方法及びコンピュータプログラム
JP5652593B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130607

R150 Certificate of patent or registration of utility model

Ref document number: 5291627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees