WO2019144601A1 - 显示基板的制造方法、显示基板以及显示装置 - Google Patents

显示基板的制造方法、显示基板以及显示装置 Download PDF

Info

Publication number
WO2019144601A1
WO2019144601A1 PCT/CN2018/100398 CN2018100398W WO2019144601A1 WO 2019144601 A1 WO2019144601 A1 WO 2019144601A1 CN 2018100398 W CN2018100398 W CN 2018100398W WO 2019144601 A1 WO2019144601 A1 WO 2019144601A1
Authority
WO
WIPO (PCT)
Prior art keywords
data line
display substrate
line
complementary data
projection area
Prior art date
Application number
PCT/CN2018/100398
Other languages
English (en)
French (fr)
Inventor
李云泽
杨妮
王小元
陈雪芳
李辉
刘梦秋
Original Assignee
京东方科技集团股份有限公司
重庆京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 重庆京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US16/340,542 priority Critical patent/US11456321B2/en
Publication of WO2019144601A1 publication Critical patent/WO2019144601A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the method for manufacturing the display substrate further includes:
  • Figure 8 is a cross-sectional view of the substrate shown in Figure 6 taken along the line BB';
  • FIG. 13 is a schematic view showing formation of a second insulating layer on a base substrate provided by some embodiments.
  • the display substrate in the related art includes a substrate substrate 1, a buffer layer 2, an active layer 3 (including a source contact region 31 and a drain contact region 32), and a first insulating layer 4, a gate 5, a second insulating layer 6, a protective layer 7, a protective via 7, a second insulating layer 6, a source via and a drain via of the first insulating layer 4, a data line 10, a source 11 and a drain Extreme 12.
  • Some embodiments provide a method of fabricating a display substrate, as shown in FIG. 3, which includes steps 110 and 120.
  • step 110 a concave-convex structure in which the extending direction is the same as the extending direction of the signal transmission line is formed on the base substrate.
  • the manufacturing method provided by the above embodiment reduces the resistance of the signal transmission line, reduces the driving capability of the driving chip in the display substrate, and reduces the power consumption of the display substrate.
  • the relief structure is a recess. In some embodiments, the relief structure is a raised portion.
  • forming the relief structure on the base substrate comprises: depositing a film layer for forming the relief structure on the substrate substrate, patterning the formed film layer by a patterning process to form the same direction as the extension of the signal transmission line Concave structure.
  • forming a signal transmission line on the relief structure includes depositing a metal film, covering the metal film with the relief structure, and patterning the metal film to form a signal transmission line on the relief structure.
  • forming a plurality of relief structures on the base substrate 1 includes forming an insulating layer; and etching the insulating layer to form vias 17.
  • forming a plurality of concave and convex structures on the base substrate 1 includes forming an insulating layer on the base substrate 1, forming a photoresist on the insulating layer, exposing and developing the photoresist, and forming a photoresist. a reserved area and a photoresist removal area (a region where the photoresist removal region corresponds to the via hole 17, a photoresist retention region corresponding to a region other than the photoresist retention region), and an insulating layer located in the photoresist removal region Etching is performed to form vias 17.
  • the insulating layer is an insulating film. In some embodiments, the insulating layer is a multilayer insulating film.
  • the above signal transmission line includes a plurality of signal lines.
  • the manufacturing method before the insulating layer is formed, further includes: forming a complementary data line 18 on the base substrate 1 that is the same as the extending direction of the data line 10, and an orthographic projection of the complementary data line 18 on the substrate substrate 1 The orthographic projections of the data lines 10 on the base substrate 1 at least partially coincide, and the complementary data lines 18 are connected to the data lines 10 through the vias 17, as shown in FIGS. 5, 7, and 8.
  • a complementary data line 18 is formed on the base substrate 1 in the same direction as the extension of the data line 10, and the complementary data line 18 is connected to the data line 10 through the via hole 17, which is equivalent to adding a parallel connection with the data line 10 in the display substrate.
  • the other data line reduces the resistance of the data line 10, and avoids abnormal display on the far end of the display substrate.
  • an insulating layer is formed on the gate electrode 5, and a data line 10, a source electrode 11 and a drain electrode 12 are formed on the insulating layer. Since an etching operation is required when forming the data line 10, the source 11 and the drain 12, the etching operation easily causes damage to the insulating layer, resulting in a short circuit between the data line 10 and the gate 5 (ie, Data Gate) Short). Moreover, since the patterned area of the gate electrode is small, when the insulating layer is formed on the gate electrode 5, the insulating layer may have a climbing portion at the edge position of the gate pattern, and the insulating layer of the climbing portion is fabricated. The breakage is likely to occur in both the time and the subsequent work, which causes a short circuit between the data line 10 and the gate 5.
  • the step of forming the complementary data lines provided by the above embodiments comprises: forming the complementary data lines 18 and the active layer 3 of the thin film transistors of the display substrate by one patterning process.
  • the complementary data lines 18 are disposed in the same layer as the active layer 3 of the array substrate included in the display substrate, and the complementary data lines 18 and the active layer 3 can be simultaneously formed by one patterning process, thereby avoiding the formation of the complementary data lines 18. And add an additional composition process.
  • the steps of forming the complementary data line 18 and the active layer 3 of the thin film transistor of the display substrate by one patterning process include:
  • depositing a polysilicon layer includes depositing a polysilicon layer using a polysilicon material.
  • the method of patterning the polysilicon layer includes forming a photoresist on the polysilicon layer, exposing and developing the photoresist, forming a photoresist retention region and a photoresist removal region (photoresist retention region).
  • the photoresist removal region corresponds to a region other than the photoresist retention region, and the etching process is used to remove the photoresist.
  • the polysilicon layer of the region is removed, the transition pattern 19 for forming the complementary data line 18 and the active layer 3 of the thin film transistor are formed, and the photoresist of the photoresist completely remaining region is stripped.
  • the source contact region of the transition pattern 19 and the active layer 3 can be simultaneously 31 and the drain contact region 32 are heavily doped such that the heavily doped transition pattern 19 forms a complementary data line 18 having good electrical conductivity, and the heavily doped source contact region 31 and drain contact region 32 can A good electrical connection to source 11 and drain 12 is achieved.
  • the data line 10 is disposed in the same layer as the source 11 and the drain 12 of the thin film transistor, so that the data line 10 and the source 11 and the drain 12 in the thin film transistor can be simultaneously formed by one patterning process, thereby The addition of an additional patterning process to form the data line 10 is avoided.
  • the overlapping regions of the complementary data lines 18 and the scan lines 21 are added to the array substrate, and the increased overlapping regions bring additional The parasitic capacitance causes the operational stability of the display substrate to be affected.
  • the first projection area on the data line 10 is patterned on the scan line 21 of the display substrate such that the data line 10 located in the first projection area is a hollow pattern 20; and/or the scan line 21 on the display substrate is on the complementary data line
  • the second projection area on the 18 is patterned such that the complementary data line 18 located in the second projection area is a hollowed out pattern 20.
  • the step of forming the data line 10 in the first projection area into the hollow pattern 20 by a patterning process comprises: forming a photoresist on the data line 10, exposing and developing the photoresist to form a photoresist retention. a region and a photoresist region (the photoresist removal region corresponds to a hollow region of the hollow pattern 20, the photoresist retention region corresponds to a region other than the hollow region), and the data line 10 located in the cutout region is etched to be located at the first The data line 10 of the projection area is formed as a hollow pattern 20 to peel off the remaining photoresist.
  • the data line 10 located in the first projection area and/or the complementary data line 18 located in the second projection area are formed as a hollow pattern 20, which reduces the facing area between the data line 10 and the scanning line 21, and complementary data.
  • the facing area between the line 18 and the scan line 21, thereby reducing the parasitic capacitance generated between the data line 10 and the scan line 21, and/or the parasitic capacitance generated between the complementary data line 18 and the scan line 21, ensuring It shows the stability of the substrate operation.
  • a transition pattern 19 for forming the complementary data line 18, and an active layer 3 of the thin film transistor are formed on the buffer layer 2 by a patterning process using poly-silicon (P-Si). .
  • a second insulating layer 6 is formed on the doped substrate substrate 1.
  • the material of the second insulating layer 6 is Si 3 N 4 .
  • the data line 10, the source 11 and the drain 12 are formed by one patterning process, and the data line 10 is connected to the source 11, and the data line 10 is connected to the complementary data line 18 through the via 17, the source.
  • 11 is connected to the source contact region 31 of the active layer 3 through the source via 8
  • the drain 12 is connected to the drain contact region 32 of the active layer 3 through the drain via 9.
  • the display substrate provided in the above embodiment includes the same concave-convex structure as the direction in which the signal transmission line extends, and a signal transmission line formed on the uneven structure. Since the signal transmission line is located on the concave-convex structure, the signal transmission line increases the climbing portion. Since the climbing portion also participates in signal transmission, the width of the signal transmission line is increased, the resistance of the signal transmission line is reduced, and the signal is reduced in the signal. The voltage drop and delay during long-distance transmission on the transmission line avoid abnormal display on the remote display of the display substrate.
  • the structure of the above-mentioned uneven structure includes a plurality of types.
  • the display substrate further includes: a source via 8 and a drain via 9 penetrating the insulating layer; and a source 11 and a drain 12 of the thin film transistor disposed in the same layer as the data line 10,
  • the source 11 is connected to the source contact region 31 through the source via 8
  • the drain 12 is connected to the drain contact region 32 through the drain via 9 .
  • the complementary data line 18 included in the display substrate provided in the above embodiment is formed in the same patterning process as the active layer 3 in the thin film transistor, and the via hole 17 included in the display substrate can be connected to the source via 8 in the thin film transistor.
  • the drain via 9 are formed in the same patterning process, and the data line 10 included in the display substrate can be formed in the same patterning process as the source 11 and the drain 12 in the thin film transistor, and thus, the above embodiment provides
  • the display substrate forms a structure in which the data line 10 and the complementary data line 18 are connected in parallel without increasing the patterning process and the production cost, and the parallel structure not only reduces the resistance of the data line 10, but also can cause data line breakage ( In Data Open, the data signal is continuously transmitted through the complementary data line 18, and when a data gate short occurs between the data line and the gate, the yield of the product can be improved by the cut repair.
  • the data line 10 located in the first projection area and/or the complementary data line 18 located in the second projection area is a cutout pattern 20, reducing the facing area and/or complementary data line between the data line 10 and the scanning line 21.
  • the facing area between the 18 and the scan line 21, thereby reducing the parasitic capacitance generated between the first projection area data line 10 and the scan line 21, and between the complementary data line 18 and the scan line 21 in the second projection area The generated parasitic capacitance ensures the stability of the display substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

公开了一种显示基板的制造方法、显示基板以及显示装置。所述显示基板的制造方法包括在衬底基板上形成延伸方向与信号传输线的延伸方向相同的凹凸结构；以及在所述凹凸结构上形成所述信号传输线。

Description

显示基板的制造方法、显示基板以及显示装置
相关申请的交叉引用
本申请主张在2018年1月23日在中国提交的中国专利申请号No.201810063039.6的优先权，其全部内容通过引用包含于此。
技术领域
本公开涉及显示技术领域，例如，涉及一种显示基板的制造方法、显示基板以及显示装置。
背景技术
有源矩阵驱动有机发光二极管(Active-matrix organic light emitting diode，AMOLED)显示装置是一种将驱动电路与有机发光二极管结合，利用开关器件，写入需要的信号，从而控制每个像素的发光亮度的显示装置。AMOLED显示装置具有可折叠、轻、薄、色域广、纯固态等特点，得到广泛关注和迅速发展。AMOLED显示装置在工作时，通过扫描线控制驱动电路中的薄膜晶体管开启，使数据信号通过薄膜晶体管写入像素单元对应的存储电容中，数据信号配合公共电极及其余薄膜晶体管器件控制流过有机发光二极管的电流大小，从而使有机发光二极管显示不同的亮度。由此可见，传输数据信号的信号传输线作为显示装置内部的功能走线，对实现显示装置的显示功能是不可或缺的。
发明内容
一种显示基板的制造方法，包括：
在衬底基板上形成延伸方向与信号传输线的延伸方向相同的凹凸结构；以及
在所述凹凸结构上形成所述信号传输线。
一些实施例中，所述在衬底基板上形成延伸方向与信号传输线的延伸方向相同的凹凸结构包括：
形成绝缘层；以及
对所述绝缘层进行刻蚀形成过孔，其中，所述凹凸结构包括贯穿所述绝缘层的所述过孔；
所述在所述凹凸结构上形成所述信号传输线包括：
在形成有所述过孔的所述绝缘层上沉积金属薄膜；以及
对所述金属薄膜进行构图，形成所述信号传输线。
一些实施例中，还包括：
在所述形成绝缘层之前，在所述衬底基板上形成与数据线的延伸方向相同的互补数据线，
其中，所述互补数据线在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分重合，所述互补数据线通过所述过孔与所述数据线连接，以及所述信号传输线包括所述数据线。
一些实施例中，所述在所述衬底基板上形成与数据线的延伸方向相同的互补数据线包括：
通过一次构图工艺形成所述互补数据线和所述显示基板的薄膜晶体管的有源层。
一些实施例中，所述通过一次构图工艺形成所述互补数据线和所述显示基板的薄膜晶体管的有源层，包括：
沉积多晶硅层；
对所述多晶硅层进行构图，形成用于形成所述互补数据线的过渡图形和所述薄膜晶体管的有源层；以及
对所述过渡图形、所述有源层的源极接触区和漏极接触区进行重掺杂，重掺杂后的所述过渡图形形成所述互补数据线。
一些实施例中，所述对所述绝缘层进行刻蚀形成过孔包括：
通过一次构图工艺形成所述过孔和所述薄膜晶体管中的源极过孔和漏极过孔；
所述在所述凹凸结构上形成所述信号传输线包括：
通过一次构图工艺形成所述数据线以及所述薄膜晶体管的源极和漏极，其中，所述源极通过所述源极过孔与所述源极接触区连接，以及所述漏极通 过所述漏极过孔与所述漏极接触区连接。
一些实施例中，显示基板的制造方法，还包括：
对所述显示基板的扫描线在所述数据线上的投影区域进行构图，使位于所述投影区域的所述数据线为镂空图形，其中，所述扫描线与所述数据线交叉设置。
一些实施例中，所述的显示基板的制造方法，还包括：
对所述显示基板的扫描线在所述互补数据线上的投影区域进行构图，使位于所述投影区域的所述互补数据线为镂空图形，其中，所述扫描线与所述数据线交叉设置。
一些实施例中，还包括：
对所述显示基板的扫描线在所述数据线上的第一投影区域进行构图，使位于所述第一投影区域的所述数据线为镂空图形，其中，所述扫描线与所述数据线交叉设置；以及
对所述显示基板的扫描线在所述互补数据线上的第二投影区域进行构图，使位于所述第二投影区域的所述互补数据线为镂空图形。
一种显示基板，包括：
衬底基板；
设置在所述衬底基板上的凹凸结构；以及
设置在所述凹凸结构上的信号传输线，其中，所述信号传输线的延伸方向与所述凹凸结构的延伸方向相同。
一些实施例中，所述显示基板还包括绝缘层，其中，所述凹凸结构包括贯穿所述绝缘层的过孔，以及所述信号传输线位于所述绝缘层上。
一些实施例中，还包括：
与数据线的延伸方向相同的互补数据线，其中，所述信号传输线包括所述数据线，所述互补数据线在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分重合，以及所述互补数据线通过所述过孔与所述数据线连接。
一些实施例中，所述显示基板还包括：
与所述互补数据线同层设置的薄膜晶体管的有源层，其中，所述互补数 据线、所述有源层的源极接触区和所述有源层的漏极接触区均为重掺杂的多晶硅薄膜。
一些实施例中，所述的显示基板还包括扫描线，
其中，所述扫描线与所述数据线交叉设置，所述扫描线在所述数据线上存在投影区域，以及所述数据线位于所述投影区域的部分为镂空图形。
一些实施例中，所述的显示基板还包括扫描线，
其中，所述扫描线在所述互补数据线上存在投影区域，所述互补数据线位于所述投影区域的部分为镂空图形。
一些实施例中，所述的显示基板还包括扫描线，
其中，所述扫描线与所述数据线交叉设置，所述扫描线在所述数据线上存在第一投影区域，以及所述数据线位于所述第一投影区域的部分为镂空图形；以及
所述扫描线在所述互补数据线上存在第二投影区域，以及所述互补数据线位于所述第二投影区域的部分为镂空图形。
一种显示装置，包括上述任一项所述的显示基板。
附图说明
图1为相关技术中显示基板的截面示意图；
图2为相关技术中显示基板的俯视图；
图3为一些实施例提供的显示基板的制造方法的流程图；
图4为一些实施例提供的在显示基板中形成过孔的示意图；
图5为一些实施例提供的在显示基板中形成数据线的示意图；
图6为一些实施例提供的位于第一投影区域的数据线形成为镂空图形的示意图；
图7为图6中显示基板沿A-A＇方向的截面示意图；
图8为图6中显示基板沿B-B＇方向的截面示意图；
图9为一些实施例提供的位于第二投影区域的互补数据线形成为镂空图形的示意图；
图10为一些实施例提供的在衬底基板上形成缓冲层的示意图；
图11为一些实施例提供的在衬底基板上形成过渡图形和源极的示意图；
图12为一些实施例提供的进行重掺杂的示意图；
图13为一些实施例提供的在衬底基板上形成第二绝缘层的示意图；以及
图14为一些实施例提供的显示基板的截面示意图。
附图标记：
1-衬底基板，                2-缓冲层，
3-有源层，                  31-源极接触区，
32-漏极接触区，             4-第一绝缘层，
5-栅极，                    6-第二绝缘层，
7-保护层，                  8-源极过孔，
9-漏极过孔，                10-数据线，
11-源极，                   12-漏极，
13-平坦层，                 14-阳极，
15-像素界定层，             16-隔垫物层，
17-过孔，                   18-互补数据线，
19-过渡图形，               20-镂空图形，
21-扫描线。
具体实施方式
如图1和图2所示，相关技术中的显示基板包括衬底基板1，缓冲层2，有源层3(包括源极接触区31和漏极接触区32)，第一绝缘层4，栅极5，第二绝缘层6，保护层7，贯穿保护层7、第二绝缘层6、第一绝缘层4的源极过孔和漏极过孔，数据线10，源极11和漏极12。
其中，数据线10与源极11连接，源极11通过源极过孔与源极接触区31连接，漏极12通过漏极过孔与漏极接触区32连接。
显示基板还包括平坦层13、阳极14、像素界定层15和隔垫物层16。
图1和图2所示的显示基板的结构中，数据线10为单层数据线，而这种单层数据线应用在大尺寸、高分辨率的AMOLED产品中时，由于数据线10长，且数据线10的宽度及膜厚受限等因素，容易使数据线10的电阻过大， 增大了数据信号在数据线10上长距离传输时产生的压降和延时，进而导致显示装置远端画面显示异常，影响产品品质。
一些实施例提供了一种显示基板的制造方法，如图3所示，所述制造方法包括步骤110和步骤120。
在步骤110中，在衬底基板上形成延伸方向与信号传输线的延伸方向相同的凹凸结构。
在步骤120中，在所述凹凸结构上形成所述信号传输线。
根据上述显示基板的制造方法包括的步骤可知，上述实施例提供的显示基板的制造方法中，将信号传输线形成在与其延伸方向相同的凹凸结构上，使得信号传输线增加了爬坡部分。由于该爬坡部分同样参与信号的传输，增加了信号传输线的宽度，降低了信号传输线的电阻。
采用上述实施例提供的制造方法，减小了信号传输线的电阻，降低了信号在该信号传输线上长距离传输时的压降和延时，避免了显示基板远端画面显示异常。
上述实施例提供的制造方法，减小了信号传输线的电阻，降低了显示基板中驱动芯片对驱动能力的要求，降低了显示基板的功耗。
一些实施例中，上述凹凸结构为凹陷部。一些实施例中，上述凹凸结构为凸起部。
一些实施例中，在衬底基板上形成凹凸结构包括：在衬底基板上沉积用于形成凹凸结构的膜层，利用构图工艺对形成的膜层进行构图，以形成与信号传输线的延伸方向相同的凹凸结构。
一些实施例中，在凹凸结构上形成信号传输线，包括沉积金属薄膜，使金属薄膜覆盖凹凸结构，对该金属薄膜进行构图，形成位于凹凸结构上的信号传输线。
一些实施例中，如图4所示，上述凹凸结构包括贯穿绝缘层的过孔17。
一些实施例中，在衬底基板1上形成多个凹凸结构包括，形成绝缘层；以及对绝缘层进行刻蚀形成过孔17。
一些实施例中，在衬底基板1上形成多个凹凸结构包括，在衬底基板1上形成绝缘层，在绝缘层上形成光刻胶，对光刻胶进行曝光和显影，形成光 刻胶保留区域和光刻胶去除区域(光刻胶去除区域对应过孔17所在区域，光刻胶保留区域对应除光刻胶保留区域之外的区域)，以及对位于光刻胶去除区域的绝缘层进行刻蚀，以形成过孔17。
一些实施例中，当凹凸结构为贯穿绝缘层的过孔17时，上述制作信号传输线的步骤包括：在形成有过孔17的绝缘层上沉积金属薄膜，使金属薄膜覆盖过孔17，对金属薄膜进行构图，形成信号传输线。
一些实施例中，上述绝缘层为一层绝缘薄膜。一些实施例中，上述绝缘层为多层绝缘薄膜。
在绝缘层上形成的过孔17的深度越深，在过孔上形成的数据线10的宽度越大，相应的数据线10的电阻就越小。
一些实施例中，如图4所示的显示基板的结构，绝缘层包括图4中的第一绝缘层4、第二绝缘层6和保护层7，即形成的过孔17为贯穿第一绝缘层4、第二绝缘层6和保护层7的过孔。
上述信号传输线包括多种信号线。
一些实施例中，上述信号传输线包括数据线10。
一些实施例中，形成绝缘层之前，制造方法还包括：在衬底基板1上形成与数据线10的延伸方向相同的互补数据线18，互补数据线18在衬底基板1上的正投影与数据线10在衬底基板1上的正投影至少部分重合，互补数据线18通过过孔17与数据线10连接，如图5、图7和图8所示。
在衬底基板1上形成与数据线10的延伸方向相同的互补数据线18，并将互补数据线18通过过孔17与数据线10连接，相当于在显示基板中增加了与数据线10并联的另一条数据线，减小了数据线10的电阻，避免了显示基板远端画面显示异常。当数据线10由于刻蚀操作或在爬坡过程中出现断裂现象(Data Open)时，数据信号能够继续通过互补数据线18完成传输，显示基板依然能够实现显示功能。
参见图1和图2，相关技术中的显示基板结构中，在栅极5上形成绝缘层，在绝缘层上形成数据线10、源极11和漏极12。由于在形成数据线10、源极11和漏极12时需要进行刻蚀操作，而该刻蚀操作容易对绝缘层产生破坏，导致数据线10与栅极5之间出现短路问题(即Data Gate short)。而且， 由于形成的栅极的图形面积小，在将绝缘层形成在栅极5上时，在栅极图形的边缘位置处绝缘层会存在爬坡的部分，而爬坡部分的绝缘层在制作时和后续工作中均容易发生断裂，进而导致数据线10与栅极5之间出现短路问题。
本公开上述实施例中，通过设置互补数据线18与数据线10并联的方式，使数据信号同时在数据线10和互补数据线18上传输，即使数据线10与栅极5之间出现短路问题(Data Gate short)，也可将短路部分的数据线10切断，通过互补数据线18继续传输数据信号，从而提升了显示基板的生产良率。
一些实施例中，上述实施例提供的形成互补数据线的步骤包括：通过一次构图工艺形成互补数据线18和显示基板的薄膜晶体管的有源层3。
上述实施例中，互补数据线18与显示基板中包括的阵列基板的有源层3同层设置，能够通过一次构图工艺同时形成互补数据线18和有源层3，避免为了形成互补数据线18而增加额外的构图工艺。
一些实施例中，通过一次构图工艺形成互补数据线18和显示基板的薄膜晶体管的有源层3的步骤包括：
沉积多晶硅层；以及对多晶硅层进行构图，形成用于形成互补数据线18的过渡图形19和薄膜晶体管的有源层3，如图11所示。
一些实施例中，沉积多晶硅层包括利用多晶硅材料沉积形成多晶硅层。
一些实施例中，对多晶硅层进行构图的方法包括，在多晶硅层上形成光刻胶，对光刻胶进行曝光和显影，形成光刻胶保留区域和光刻胶去除区域(光刻胶保留区域对应用于形成互补数据线18的过渡图形19和薄膜晶体管的有源层3所在区域，光刻胶去除区域对应除光刻胶保留区域之外的区域)，采用刻蚀工艺去除位于光刻胶去除区域的多晶硅层，形成用于形成互补数据线18的过渡图形19和薄膜晶体管的有源层3，剥离光刻胶完全保留区域的光刻胶。
如图12所示，在形成上述过渡图形19和有源层3之后，同时对过渡图形19、有源层3的源极接触区31和漏极接触区32进行重掺杂，重掺杂后的过渡图形19形成互补数据线18。
为了使形成的互补数据线18具有良好的导电性能，以及使有源层3能够更好的与源极11和漏极12接触，可同时对过渡图形19和有源层3的源极接触区31和漏极接触区32进行重掺杂，以使重掺杂后的过渡图形19形成具有 良好导电性能的互补数据线18，重掺杂后的源极接触区31和漏极接触区32能够实现与源极11和漏极12良好的电连接。
一些实施例中，在进行重掺杂操作之前，在过渡图形19和有源层3上形成第一绝缘层4和栅极5，如图12所示，栅极5对有源层3的沟道区产生遮挡作用，避免了重掺杂操作对有源层3的沟道区产生影响。
一些实施例中，如图4所示，对绝缘层进行刻蚀形成过孔的步骤包括：通过一次构图工艺形成过孔17和薄膜晶体管中的源极过孔8和漏极过孔9。
上述过孔17可与薄膜晶体管中的源极过孔8和漏极过孔9贯穿相同的薄膜层，这样就能够通过一次构图工艺同时形成过孔17以及薄膜晶体管中的源极过孔8和漏极过孔9，从而避免了为形成过孔17而增加额外的构图工艺。
一些实施例中，如图5所示，形成信号传输线的步骤包括：
通过一次构图工艺形成数据线10以及薄膜晶体管中的源极11和漏极12，其中，源极11通过源极过孔8与源极接触区31连接，漏极12通过漏极过孔9与漏极接触区32连接。
一些实施例中，数据线10与薄膜晶体管中的源极11和漏极12同层设置，这样就能够通过一次构图工艺同时形成数据线10以及薄膜晶体管中的源极11和漏极12，从而避免了为形成数据线10而增加额外的构图工艺。
上述实施例提供的显示基板的制造方法中，能够将过孔17与源极过孔8和漏极过孔9在同一次构图工艺中形成，还能够将互补数据线10与薄膜晶体管的有源层3在同一次构图工艺中形成，并使得数据线10能够通过过孔17与互补数据线18实现连接，因此，上述实施例提供的显示基板的制造方法在不增加构图工艺及成本的前提下，在显示基板中制作了相互并联的双层数据线结构，不仅很大程度上降低了数据线的电阻和显示基板的功耗，而且在发生数据线断裂(Data open)时，互补数据线18继续传输数据信号，避免了数据线断裂(Data open)对数据信号传输产生的影响。在数据线10与栅极5之间出现短路(Data Gate short)时，将短路部分的数据线切断，从而实现对数据线的修复，使互补数据线18继续传输数据信号，提升了显示基板的良率。
由于在阵列基板中制作了与数据线10延伸方向相同的互补数据线18，使得在阵列基板中增加了互补数据线18与扫描线21的交叠区域，而增加的 交叠区域会带来额外的寄生电容，导致显示基板的工作稳定性受到影响。
一些实施例中，为了避免额外增加的寄生电容对显示基板工作稳定性的影响，当显示基板的扫描线21与数据线10交叉设置时，如图6和图9所示，上述显示基板的制造方法还包括：
对显示基板的扫描线21在数据线10上的第一投影区域进行构图，使位于第一投影区域的数据线10为镂空图形20；和/或，对显示基板的扫描线21在互补数据线18上的第二投影区域进行构图，使位于第二投影区域的互补数据线18为镂空图形20。
一些实施例中，通过构图工艺使位于第一投影区域的数据线10为镂空图形20的步骤包括：在数据线10上形成光刻胶，对光刻胶进行曝光和显影，形成光刻胶保留区域和光刻胶区域(光刻胶去除区域对应镂空图形20的镂空区域，光刻胶保留区域对应除镂空区域之外的其他区域)，刻蚀位于镂空区域的数据线10，使位于第一投影区域的数据线10形成为镂空图形20，将剩余的光刻胶剥离。
一些实施例中，通过构图工艺使位于第二投影区域的互补数据线18为镂空图形20的步骤与上述将第一投影区域的数据线10形成为镂空图形20的步骤相同。
上述将位于第一投影区域的数据线10和/或位于第二投影区域的互补数据线18形成为镂空图形20，减小了数据线10与扫描线21之间的正对面积，以及互补数据线18与扫描线21之间的正对面积，从而减小了数据线10与扫描线21之间产生的寄生电容，和/或互补数据线18与扫描线21之间产生的寄生电容，保证了显示基板工作的稳定性。
一些实施例中，形成上述显示基板的制作方法包括如下步骤，该制作方法中多个步骤依次形成的结构如图10、图11、图12、图13、图4、图5以及图14所示。
如图10所示，在衬底基板1上形成缓冲层2。
一些实施例中，此处选用的衬底基板1是刚性的衬底基板、柔性衬底基板。一些实施例中，刚性的衬底基板为玻璃。一些实施例中，柔性衬底基板由聚对苯二甲酸乙二醇酯(poly(ethylene terephthalate)，PET)材料或聚酰亚 胺(Polyimide，PI)材料制成。
如图11所述，利用多晶硅材料(Poly-silicon，P-Si)，通过一次构图工艺，在缓冲层2上形成用于形成互补数据线18的过渡图形19，以及薄膜晶体管的有源层3。
如图12所述，在形成有过渡图形19和有源层3的衬底基板1上形成第一绝缘层4；在第一绝缘层4上通过构图工艺形成栅极5；以及对过渡图形19、有源层3的源极接触区31和漏极接触区32进行重掺杂，使过渡图形19形成互补数据线18。
其中，在重掺杂的过程中，形成在有源层3上方的栅极5对有源层3部分遮挡，使得遮挡区域形成为有源层3的沟道区。
一些实施例中，第一绝缘层4的材料为SiO 2。一些实施例中，栅极5的材料为Mo。
如图13所述，在掺杂后的衬底基板1上形成第二绝缘层6。
一些实施例中，第二绝缘层6的材料为Si 3N 4。
如图4所示，在第二绝缘层6上形成保护层7，通过一次构图工艺形成过孔17、源极过孔8和漏极过孔9，并使得过孔17、源极过孔8和漏极过孔9均贯穿第一绝缘层4、第二绝缘层6和保护层7。
如图5所示，通过一次构图工艺形成数据线10、源极11和漏极12，并使数据线10与源极11连接，数据线10通过过孔17与互补数据线18连接，源极11通过源极过孔8与有源层3的源极接触区31连接，漏极12通过漏极过孔9与有源层3的漏极接触区32连接。
如图14所示，在形成有数据线10、源极11和漏极12的衬底基板1上依次形成平坦层13、阳极14、像素界定层15和隔垫物层16。
一些实施例中，上述实施例提供的显示基板的制造方法适用于硬性的显示基板。一些实施例中，上述实施例提供的显示基板的制造方法适用于柔性的显示基板。一些实施例中，上述实施例中的显示基板为AMOLED显示基板。
一些实施例提供了一种显示基板，该显示基板采用上述实施例提供的显示基板的制造方法制作，以及该显示基板包括衬底基板、设置在衬底基板上 的凹凸结构和设置在凹凸结构上的信号传输线。其中，该信号传输线的延伸方向与凹凸结构的延伸方向相同。
上述实施例提供的显示基板中，包括与信号传输线延伸方向相同的凹凸结构，以及形成在凹凸结构上的信号传输线。由于信号传输线位于凹凸结构上，使得信号传输线增加了爬坡部分，由于该爬坡部分同样参与信号的传输，增加了信号传输线的宽度，减小了信号传输线的电阻，减小了信号在该信号传输线上长距离传输时的压降和延时，避免了显示基板远端画面显示异常。
由于减小了信号传输线的电阻，显示基板对驱动芯片的驱动能力要求降低，采用低驱动能力的芯片即可满足显示基板的工作需要，从而降低了显示基板的功耗。
上述凹凸结构的结构包括多种。
一些实施例中，如图4所示，上述显示基板还包括绝缘层，凹凸结构为贯穿绝缘层的过孔17，信号传输线位于绝缘层上。
为了保证显示基板工作的稳定性，显示基板包括的相邻膜层之间设置绝缘层，凹凸结构包括贯穿绝缘层的过孔17，不仅能够增加了形成在过孔17中的信号传输线的线宽，而且凹凸结构的形成过程简单，降低了显示基板制备工艺的复杂度。
一些实施例中，如图5所示，上述信号传输线包括数据线10，当信号传输线为数据线10时，上述显示基板还包括：与数据线10的延伸方向相同的互补数据线18，互补数据线18在衬底基板1上的正投影与数据线10在衬底基板1上的正投影至少部分重合，互补数据线18通过过孔17与数据线10连接。
在显示基板中设置互补数据线18，能够使得该互补数据线18与数据线10之间形成并联结构，数据信号能够通过该并联结构进行传输，这种并联结构不仅减小了数据线10的电阻，而且在发生数据线断裂(Data Open)时，能够继续通过互补数据线18继续传输数据信号，使显示基板继续稳定的工作。
一些实施例中，数据线与栅极之间出现短路(Data Gate short)时，将短路部分的数据线10切割掉，通过互补数据线18继续传输数据信号，从而提升了显示基板的生产良率。
一些实施例中，上述显示基板还包括：与互补数据线18同层设置的薄膜晶体管的有源层3，互补数据线18、有源层3的源极接触区31和有源层3的漏极接触区32均为重掺杂的多晶硅薄膜。
将互补数据线18与薄膜晶体管的有源层3同层设置，能够实现通过一次构图工艺同时形成有源层3和互补数据线18。
一些实施例中，采用多晶硅材料形成多晶硅层，对多晶硅层进行构图，形成用于形成互补数据线18的过渡图形19和薄膜晶体管的有源层3，由于多晶硅材料自身的导电性能差，因此，对过渡图形19，以及有源层3的源极接触区31和有源层3的漏极接触区32进行重掺杂，使掺杂后形成的互补数据线18，以及有源层3的源极接触区31和漏极接触区32均具有良好的导电性能。
一些实施例中，参阅图5，上述显示基板还包括：贯穿绝缘层的源极过孔8和漏极过孔9；与数据线10同层设置的薄膜晶体管的源极11和漏极12，其中，源极11通过源极过孔8与源极接触区31连接，漏极12通过漏极过孔9与漏极接触区32连接。
上述显示基板中包括的源极过孔8和漏极过孔9均与过孔17贯穿相同的绝缘层，因此，能够仅通过一次构图工艺同时形成过孔17、源极过孔8和漏极过孔9，通过一次构图工艺同时形成数据线10、薄膜晶体管的源极11和漏极12，并使得数据线10能够通过过孔17与互补数据线18连接，源极11能够通过源极过孔8与有源层3的源极接触区31连接，漏极12能够通过漏极过孔9与有源层3的漏极接触区32连接。
上述实施例提供的显示基板中包括的互补数据线18与薄膜晶体管中的有源层3在同一次构图工艺中形成，显示基板中包括的过孔17能够与薄膜晶体管中的源极过孔8和漏极过孔9在同一次构图工艺中形成，显示基板中包括的数据线10能够与薄膜晶体管中的源极11和漏极12在同一次构图工艺中形成，因此，上述实施例提供的显示基板在不增加构图工艺及生产成本的前提下，形成了数据线10与互补数据线18并联的结构，且这种并联结构不仅减小了数据线10电阻，还能够在发生数据线断裂(Data Open)时，通过互补数据线18继续传输数据信号，以及在发生数据线与栅极之间出现短路(Data  Gate short)时，能够通过切割修复的方式提升产品的良率。
一些实施例中，上述显示基板的扫描线21与数据线10交叉设置，扫描线21在数据线10上存在第一投影区域，数据线10位于第一投影区域的部分为镂空图形20，如图6所示；和/或，扫描线21在互补数据线18上存在第二投影区域，互补数据线18位于第二投影区域的部分为镂空图形20，如图9所示。
设置位于第一投影区域的数据线10和/或位于第二投影区域的互补数据线18为镂空图形20，减小了数据线10与扫描线21之间的正对面积和/或互补数据线18与扫描线21之间的正对面积，从而减小在第一投影区域数据线10与扫描线21之间产生的寄生电容，以及在第二投影区域互补数据线18与扫描线21之间产生的寄生电容，保证了显示基板工作的稳定性。
一些实施例提供了一种显示装置，包括上述实施例提供的显示基板。
由于上述显示基板能够在不增加构图工艺的前提下，实现降低信号传输线的电阻，以及当信号传输线为数据线时，通过形成互补数据线，实现两条数据线并联的结构，从而解决了数据线断裂(Data Open)和数据线和栅线质检出现短路(Data Gate short)的问题，提升了显示基板的良率，上述发明实施例提供的显示装置在包括上述显示基板时，同样具有上述有益效果。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

Claims (17)

  1. 一种显示基板的制造方法，包括：
    在衬底基板上形成延伸方向与信号传输线的延伸方向相同的凹凸结构；以及
    在所述凹凸结构上形成所述信号传输线。
  2. 根据权利要求1所述的显示基板的制造方法，其中，所述在衬底基板上形成延伸方向与信号传输线的延伸方向相同的凹凸结构包括：
    形成绝缘层；以及
    对所述绝缘层进行刻蚀形成过孔，其中，所述凹凸结构包括贯穿所述绝缘层的所述过孔；
    所述在所述凹凸结构上形成所述信号传输线包括：
    在形成有所述过孔的所述绝缘层上沉积金属薄膜；以及
    对所述金属薄膜进行构图，形成所述信号传输线。
  3. 根据权利要求2所述的显示基板的制造方法，还包括：
    在所述形成绝缘层之前，在所述衬底基板上形成与数据线的延伸方向相同的互补数据线，
    其中，所述互补数据线在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分重合，所述互补数据线通过所述过孔与所述数据线连接，以及所述信号传输线包括所述数据线。
  4. 根据权利要求3所述的显示基板的制造方法，其中，所述在所述衬底基板上形成与数据线的延伸方向相同的互补数据线包括：
    通过一次构图工艺形成所述互补数据线和所述显示基板的薄膜晶体管的有源层。
  5. 根据权利要求4所述的显示基板的制造方法，其中，所述通过一次构图工艺形成所述互补数据线和所述显示基板的薄膜晶体管的有源层，包括：
    沉积多晶硅层；
    对所述多晶硅层进行构图，形成用于形成所述互补数据线的过渡图形和所述薄膜晶体管的有源层；以及
    对所述过渡图形、所述有源层的源极接触区和漏极接触区进行重掺杂，重掺杂后的所述过渡图形形成所述互补数据线。
  6. 根据权利要求5所述的显示基板的制造方法，其中，所述对所述绝缘层进行刻蚀形成过孔包括：
    通过一次构图工艺形成所述过孔和所述薄膜晶体管中的源极过孔和漏极过孔；
    所述在所述凹凸结构上形成所述信号传输线包括：
    通过一次构图工艺形成所述数据线以及所述薄膜晶体管的源极和漏极，其中，所述源极通过所述源极过孔与所述源极接触区连接，以及所述漏极通过所述漏极过孔与所述漏极接触区连接。
  7. 根据权利要求3所述的显示基板的制造方法，还包括：
    对所述显示基板的扫描线在所述数据线上的投影区域进行构图，使位于所述投影区域的所述数据线为镂空图形，其中，所述扫描线与所述数据线交叉设置。
  8. 根据权利要求3所述的显示基板的制造方法，还包括：
    对所述显示基板的扫描线在所述互补数据线上的投影区域进行构图，使位于所述投影区域的所述互补数据线为镂空图形，其中，所述扫描线与所述数据线交叉设置。
  9. 根据权利要求3所述的显示基板的制造方法，还包括：
    对所述显示基板的扫描线在所述数据线上的第一投影区域进行构图，使位于所述第一投影区域的所述数据线为镂空图形，其中，所述扫描线与所述数据线交叉设置；以及
    对所述显示基板的扫描线在所述互补数据线上的第二投影区域进行构图，使位于所述第二投影区域的所述互补数据线为镂空图形。
  10. 一种显示基板，包括：
    衬底基板；
    设置在所述衬底基板上的凹凸结构；以及
    设置在所述凹凸结构上的信号传输线，其中，所述信号传输线的延伸方向与所述凹凸结构的延伸方向相同。
  11. 根据权利要求10所述的显示基板，还包括绝缘层，其中，所述凹凸结构包括贯穿所述绝缘层的过孔，以及所述信号传输线位于所述绝缘层上。
  12. 根据权利要求11所述的显示基板，还包括：
    与数据线的延伸方向相同的互补数据线，其中，所述信号传输线包括所述数据线，所述互补数据线在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分重合，以及所述互补数据线通过所述过孔与所述数据线连接。
  13. 根据权利要求12所述的显示基板，还包括：
    与所述互补数据线同层设置的薄膜晶体管的有源层，其中，所述互补数据线、所述有源层的源极接触区和所述有源层的漏极接触区均为重掺杂的多晶硅薄膜。
  14. 根据权利要求12所述的显示基板，还包括扫描线，
    其中，所述扫描线与所述数据线交叉设置，所述扫描线在所述数据线上存在投影区域，以及所述数据线位于所述投影区域的部分为镂空图形。
  15. 根据权利要求12所述的显示基板，还包括扫描线，
    其中，所述扫描线在所述互补数据线上存在投影区域，所述互补数据线位于所述投影区域的部分为镂空图形。
  16. 根据权利要求12所述的显示基板，还包括扫描线，
    其中，所述扫描线与所述数据线交叉设置，所述扫描线在所述数据线上存在第一投影区域，以及所述数据线位于所述第一投影区域的部分为镂空图形；以及
    所述扫描线在所述互补数据线上存在第二投影区域，以及所述互补数据线位于所述第二投影区域的部分为镂空图形。
  17. 一种显示装置，包括如权利要求10-16任一项所述的显示基板。
PCT/CN2018/100398 2018-01-23 2018-08-14 显示基板的制造方法、显示基板以及显示装置 WO2019144601A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/340,542 US11456321B2 (en) 2018-01-23 2018-08-14 Method for manufacturing display substrate, display substrate and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810063039.6A CN108281468B (zh) 2018-01-23 2018-01-23 一种显示基板的制造方法、显示基板、显示装置
CN201810063039.6 2018-01-23

Publications (1)

Publication Number Publication Date
WO2019144601A1 true WO2019144601A1 (zh) 2019-08-01

Family

ID=62804627

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/100398 WO2019144601A1 (zh) 2018-01-23 2018-08-14 显示基板的制造方法、显示基板以及显示装置

Country Status (3)

Country Link
US (1) US11456321B2 (zh)
CN (1) CN108281468B (zh)
WO (1) WO2019144601A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281468B (zh) 2018-01-23 2022-03-15 京东方科技集团股份有限公司 一种显示基板的制造方法、显示基板、显示装置
CN109256395B (zh) * 2018-09-04 2021-01-22 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN109360828B (zh) * 2018-09-27 2021-01-12 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109326612A (zh) * 2018-09-30 2019-02-12 京东方科技集团股份有限公司 显示基板和显示装置
CN110061013B (zh) 2019-04-23 2021-06-01 武汉华星光电技术有限公司 阵列基板及其制备方法
CN110061147B (zh) * 2019-04-24 2022-03-25 昆山国显光电有限公司 显示面板及其制作方法、显示装置
CN110854137B (zh) * 2019-11-22 2022-12-02 京东方科技集团股份有限公司 显示面板、阵列基板及其制造方法
CN113574677A (zh) * 2019-11-25 2021-10-29 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN111025798B (zh) * 2019-12-02 2021-06-25 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板
CN111146264B (zh) * 2020-02-06 2023-08-18 合肥鑫晟光电科技有限公司 Oled显示基板及其制作方法、显示装置
US11462282B2 (en) * 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure
CN112669705B (zh) * 2020-12-09 2023-02-10 合肥维信诺科技有限公司 显示面板及显示装置
CN113178460B (zh) * 2021-04-07 2023-12-12 武汉华星光电半导体显示技术有限公司 Oled显示面板
WO2023236210A1 (zh) * 2022-06-10 2023-12-14 京东方科技集团股份有限公司 显示面板及其修复方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087527A (ja) * 1998-12-31 2010-04-15 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
CN103296033A (zh) * 2013-05-28 2013-09-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN104216182A (zh) * 2014-08-22 2014-12-17 京东方科技集团股份有限公司 阵列基板及其制造方法和显示面板
CN104617107A (zh) * 2015-01-26 2015-05-13 京东方科技集团股份有限公司 基板、基板制作方法和显示装置
CN104733476A (zh) * 2015-03-27 2015-06-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN108281468A (zh) * 2018-01-23 2018-07-13 京东方科技集团股份有限公司 一种显示基板的制造方法、显示基板、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623977B1 (ko) * 1999-07-08 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US20060038180A1 (en) * 2003-08-29 2006-02-23 Han-Chung Lai Pixel structure
KR20090070308A (ko) * 2007-12-27 2009-07-01 엘지디스플레이 주식회사 표시장치 어레이 기판 및 그 제조방법
TWI402982B (zh) * 2009-03-02 2013-07-21 Innolux Corp 影像顯示系統及其製造方法
CN103390592B (zh) * 2013-07-17 2016-02-24 京东方科技集团股份有限公司 阵列基板制备方法、阵列基板以及显示装置
CN104409455B (zh) * 2014-11-17 2017-06-23 京东方科技集团股份有限公司 一种基板及其制造方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087527A (ja) * 1998-12-31 2010-04-15 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
CN103296033A (zh) * 2013-05-28 2013-09-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN104216182A (zh) * 2014-08-22 2014-12-17 京东方科技集团股份有限公司 阵列基板及其制造方法和显示面板
CN104617107A (zh) * 2015-01-26 2015-05-13 京东方科技集团股份有限公司 基板、基板制作方法和显示装置
CN104733476A (zh) * 2015-03-27 2015-06-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN108281468A (zh) * 2018-01-23 2018-07-13 京东方科技集团股份有限公司 一种显示基板的制造方法、显示基板、显示装置

Also Published As

Publication number Publication date
CN108281468B (zh) 2022-03-15
US11456321B2 (en) 2022-09-27
CN108281468A (zh) 2018-07-13
US20210327904A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
WO2019144601A1 (zh) 显示基板的制造方法、显示基板以及显示装置
US10403705B2 (en) Organic light emitting display device and method for manufacturing the same
TWI602306B (zh) 陣列基板結構與顯示裝置
US7910919B2 (en) Organic light emitting display and fabricating method thereof
US7993993B2 (en) Display device, manufacturing method thereof, and television receiver
JP5553327B2 (ja) 薄膜トランジスタの製造方法及びその製造方法により得られた薄膜トランジスタを有する有機発光素子表示装置
US8278661B2 (en) Thin film transistor, display device including the same, and method for manufacturing the same
KR100696479B1 (ko) 평판표시장치 및 그의 제조방법
WO2017219827A1 (zh) 一种amoled显示基板及其制作方法、显示装置
US20200192507A1 (en) Display panel and display module
JP4479006B2 (ja) 半導体装置の製造方法
US20240206256A1 (en) Display panel and display device
US20210408509A1 (en) Array substrate and repairing method of disconnected points of data lines and display device thereof
WO2022160807A1 (zh) 显示面板及其制造方法、显示装置
US11678530B2 (en) Display substrate and preparation method thereof, and display apparatus
KR20140013166A (ko) 유기발광소자표시장치 및 그 제조방법
JP2010108957A (ja) 表示装置およびその製造方法
TWI553835B (zh) 主動基板以及顯示面板
KR20080112164A (ko) 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 및 박막트랜지스터를 이용한 표시 장치
KR102515627B1 (ko) 유기전계발광표시장치와 이의 제조방법
CN110600493A (zh) 显示面板及其制作方法
KR102329267B1 (ko) 박막트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
JP3622757B2 (ja) 液晶表示装置
CN210607258U (zh) 一种阵列基板和显示面板
JP2001332738A (ja) 薄膜半導体装置、液晶表示装置及びエレクトロルミネッセンス表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18902005

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 26/11/2020)

122 Ep: pct application non-entry in european phase

Ref document number: 18902005

Country of ref document: EP

Kind code of ref document: A1