WO2019131352A1 - チップ状電子部品 - Google Patents

チップ状電子部品 Download PDF

Info

Publication number
WO2019131352A1
WO2019131352A1 PCT/JP2018/046661 JP2018046661W WO2019131352A1 WO 2019131352 A1 WO2019131352 A1 WO 2019131352A1 JP 2018046661 W JP2018046661 W JP 2018046661W WO 2019131352 A1 WO2019131352 A1 WO 2019131352A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layer
particles
face electrode
chip
electronic component
Prior art date
Application number
PCT/JP2018/046661
Other languages
English (en)
French (fr)
Inventor
岩村　栄治
石井　裕一
浩克 伊藤
尚弘 高嶋
健 笠島
Original Assignee
ペルノックス株式会社
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ペルノックス株式会社, パナソニックＩｐマネジメント株式会社 filed Critical ペルノックス株式会社
Priority to JP2019518005A priority Critical patent/JP6601648B1/ja
Priority to US16/496,930 priority patent/US11081263B2/en
Priority to CN201880005499.1A priority patent/CN110199362B/zh
Priority to TW107146622A priority patent/TWI770338B/zh
Publication of WO2019131352A1 publication Critical patent/WO2019131352A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips

Definitions

  • the present invention relates to chip-like electronic components.
  • a chip-like electronic component joined via solder to a metal electrode provided on a rigid substrate is required to have resistance to soldering or when used in a high temperature environment.
  • a general chip resistor 900 includes a resistor 950 formed on a ceramic substrate (typically made of alumina) 910, and a glass material layer 960 covering the resistor 950. Furthermore, a protective film 970 covering the glass material layer 960 is provided.
  • the chip resistor 900 is a metal electrically connected to the resistor 950 on a part of the flat surface, a part of the bottom surface, and an end surface (on the side surface) of the ceramic substrate (typically made of alumina) 910
  • An electrode layer 920 and a nickel plating layer 930 and a tin plating layer 940 electrically and mechanically connected to the metal electrode layer 920 are provided.
  • a resin electrode layer 980 containing conductive fine particles may be formed between the metal electrode layer 920 and the nickel plating layer 930 (Patent Document 1). Further, a conductive paste is disclosed which can obtain high conductivity even if the silver powder content in the conductive paste used for the resin electrode layer 980 is low. (Patent Document 2).
  • each layer when an electrode is formed only with metal without using a resin electrode layer, each layer is mounted on the substrate and used, each layer may be caused by the load due to the above-mentioned high temperature environment or temperature cycle or mechanical load. Cracks may occur not only in the laminated electrode region but also in the ceramic substrate (typically, made of alumina) 910 or in the solder metal portion joining the substrate and the chip resistor. This crack can cause deterioration of the electrical characteristics of the chip resistor.
  • the present inventors arranged the resin electrode layer containing conductive fine particles between the metal electrode layer and the plating layer as a part of the end face electrode layer
  • the end face electrode layer has the following characteristics, which can solve at least a part of the above-mentioned technical problems.
  • the end face electrode layer further has appropriate flexibility in addition to conductivity and appropriate rigidity.
  • B Select a base resin that is excellent in heat decomposition resistance.
  • C Mixing different types of conductive fine particles in an appropriate ratio.
  • D By mixing an appropriate type of the resin and the conductive particles, the resin can exhibit sufficient conductivity so as not to impair the performance as a chip-like electronic component.
  • the present inventors have further worked on research and analysis, and repeated trial and error.
  • the present inventors can meet the above-mentioned characteristics (a) to (c) by adopting a specific low molecular weight epoxy resin, a special curing agent and a specific conductive fine particle. I found it.
  • a specific epoxy resin found by the inventors of the present invention is adopted, it is excellent in thermal decomposition resistance even with a low molecular weight, and in combination with a special curing agent, in a relatively high temperature environment.
  • it can play a role as a flexible base material in a relatively low temperature environment.
  • the conductive fine particles are appropriately exposed on the surface of the coating film at the time of curing, and the mechanical strength at the interface with the metal electrode layer is improved and the severe temperature And high durability that can be used even in a mechanical load environment.
  • the whisker-like particles and the flake-like particles as the conductive fine particles in an appropriate ratio, and mixing the resin of the appropriate type of base material and the conductive fine particles, The chip-like electronic component provided with the resin electrode layer (end face electrode layer) which can have high reliability of x) and (y) was realized.
  • the present invention was created based on the above-mentioned viewpoints.
  • One chip-like electronic component of the present invention comprises a substrate and an end face electrode layer disposed on the end face of the substrate.
  • the above-mentioned end face electrode layer comprises a conductive substance (a ′) (however, carbon (a) is contained as a kind of the conductive substance (a ′)), and the conductive substance
  • the whisker-like particles (b) coated by (a ′), the flake-like particles (c) having conductivity, and the tetrafunctional hydroxyphenyl epoxy resin (d) having a molecular weight of 450 or more and less than 800 It is composed of a mixed material.
  • the mass ratio of the above-mentioned flake-like particles (c) when the above-mentioned whisker-like particles (b) are 1 is 3/7 to 9 or less.
  • this chip-like electronic component generation of a void (void) and / or an end surface electrode based on a load at the time of solder bonding or a load of a thermal cycle by suppressing thermal decomposition of the end surface electrode layer (resin electrode layer)
  • the occurrence of peeling between the layer and the plating layer or the alumina substrate can be reliably suppressed or prevented.
  • membrane is also expressed as “layer”. Therefore, in the present application, the expression “film” includes the meaning of “layer”, and the expression “layer” includes the meaning of “film”.
  • a void (void) and / or peeling between an end face electrode layer and a plating layer or an alumina substrate due to a load at the time of solder bonding or a load of thermal cycle Can be accurately suppressed or prevented.
  • the high adhesion between the end face electrode layer and the plating layer or the alumina substrate is maintained even under high temperature, and the low temperature state and the high temperature state are repeated. It is possible to prevent breakage of the chip-like electronic component including the solder joint with high accuracy against thermal shock and thermal fatigue which may occur.
  • the end face electrode layer (the layer made of the mixed material) of the first embodiment When the end face electrode layer (the layer made of the mixed material) of the first embodiment is observed at a magnification of 1000 times, it is within 0.125 mm ⁇ 0.034 mm of randomly selected visual field of the end face electrode layer.
  • it is a figure which shows the inside (agglutination) destruction incidence rate inside an end face electrode layer.
  • a chip resistor 100 which is an example of a chip-like electronic component according to an embodiment of the present invention, and an example of an end face electrode layer 80 which is a part of the chip resistor 100 and is made of a mixed material Describe.
  • FIG. 1 is a schematic cross-sectional view of a chip resistor 100 according to the present embodiment.
  • the chip resistor 100 has a resistor 50 formed on the alumina substrate 10, a glass material layer 60 covering the resistor 50, and a protective film 70 further covering the glass material layer 60.
  • the chip resistor 100 includes the metal electrode layer 20 electrically connected to the resistor 50, and the metal electrode layer 20 electrically and mechanically on a part of the plane and a part of the bottom of the alumina substrate 10. And a tin plating layer 40 which are joined together.
  • an end face electrode layer 80 electrically connected to the metal electrode layer 20 is disposed on the end face of the alumina base 10. The nickel plating layer and the tin plating layer cover the end face electrode layer 80 at the end face of the alumina substrate 10.
  • the end face electrode layer 80 of the present embodiment includes a conductive substance (a ′) (however, carbon (a) is contained as a kind of the conductive substance (a ′)), and the conductive substance (a ′) Composed of whisker-like particles (b) coated by the following method, flake-like particles (c) having conductivity, and a tetrafunctional hydroxyphenyl epoxy resin (d) having a molecular weight of 450 or more and less than 800 It is done.
  • a conductive substance (a ′) (however, carbon (a) is contained as a kind of the conductive substance (a ′))
  • the conductive substance (a ′) Composed of whisker-like particles (b) coated by the following method, flake-like particles (c) having conductivity, and a tetrafunctional hydroxyphenyl epoxy resin (d) having a molecular weight of 450 or more and less than 800 It is done.
  • the mass ratio of the above-mentioned flake-like particles (c) when the above-mentioned whisker-like particles (b) are 1 is 3/7 to 9 or less.
  • the conductive substance (a ') which is one of the constituent materials of the mixed material of the present embodiment contains carbon (a).
  • the carbon (a) is particularly carbon powder having a surface area of 800 square meters or more per gram.
  • the conductive substance (a ′) may be Ag, Cu, Ni, Sn, Au, Pt, and a solder (typically, Sn-3Ag-0.5Cu alloy). And at least one selected from the group consisting of, but not limited to).
  • whisker-like particles (b) coated with the above-mentioned conductive substance (a ′), which is another one of the constituent materials of the mixed material are typically silver which is an example of the conductive substance.
  • a whisker-like inorganic filler eg, potassium titanate
  • typical shapes are an average fiber diameter of 0.3 to 0.6 ⁇ m, an average fiber length of 5 to 30 ⁇ m, and an aspect ratio of 8.3 to 100.
  • whisker-like potassium titanate coated with a film of another conductive substance exhibiting the effect of the present embodiment is another aspect that can be adopted.
  • a tetrafunctional hydroxyphenyl epoxy resin (d) having a molecular weight of 450 or more and less than 800, which is another one of the mixed materials, is an epoxy resin represented by the following chemical formula.
  • the epoxy resin (d) of the present embodiment utilizes a low molecular weight to form a rigid, flexible and highly durable network polymer by a combination of an appropriate crosslinkable curing agent and the epoxy resin (d). It can be formed.
  • the epoxy resin (d) is thermally stable and has appropriate deformability while preventing intermolecular slippage, thereby providing high durability and thermal decomposition resistance against stress relaxation or fatigue failure. It can serve as an excellent matrix resin.
  • the epoxy resin (d) can have moderate rigidity and moderate flexibility even under conditions of low temperature, for example, -50 ° C. or lower, or high temperature over 150 ° C.
  • the mixed material can exhibit suitable performance by further including a curing agent (e) and a curing catalyst (f).
  • a curing agent (e) are imidazole-based curing agents having an activation onset temperature of 110 ° C. or higher (except those having a triazine skeleton) and / or dicyandiamide.
  • Representative examples of the imidazole-based curing agent are phenylimidazole or cyanoimidazole.
  • examples of the curing catalyst (f) include tin (Sn) -based curing catalysts represented by dioctyltin dilaurate or stannous 2-ethylhexylate, or triphenylphosphine or triparatrylphosphine. It is a curing catalyst of phosphorus (P) system.
  • the imidazole-based curing agent and dicyandiamide mutually have an effect of promoting curing when coexistent.
  • the mixed material further contain a silane coupling agent, benzotriazole, and / or various metal chelate substances as an adhesion imparting agent in order to improve the adhesion between the substrate and metal and resin.
  • a silane coupling agent such as a surface active agent to improve the smoothness of the surface of the end face electrode layer 80.
  • the mixed material containing the above-described components is used as a uniform paste-like dispersion through a known kneading process such as a kneader mixer, a planetary mixer, and / or a triple roll. Furthermore, the paste-like mixed material is electrically connected to, for example, the metal electrode layer 20 provided on the alumina substrate 10 using a known application / transfer technique such as dip transfer, roller transfer, stamp transfer, screen printing, etc.
  • the end face electrode layer 80 as shown in FIG. 1 is formed by applying or printing on the end face of the alumina base 10 as described above.
  • the thickness of the end face electrode layer 80 at the center of the end face of the base material at this time is not particularly limited.
  • the thickness of a typical 3216 size alumina substrate is at most about 25 ⁇ m to about 30 ⁇ m, and the thickness of a typical 1005 size alumina substrate is at most about 15 ⁇ m to about 20 ⁇ m.
  • the end face electrode layer 80 is disposed on at least the end face of the alumina substrate 10.
  • the nickel plating layer 30 and the tin plating layer 40 provided so as to electrically and mechanically bond with the metal electrode layer 20 electrically connected to the resistor 50 and to cover the metal electrode layer 20 or the end face electrode layer 80.
  • Known formation methods can be employed for the formation.
  • the mixed material containing the above-described components is shown in FIG. 1 by, for example, applying or printing on the end face of the alumina substrate 10 so as to electrically connect with the metal electrode layer 20 of the alumina substrate 10.
  • Such an end face electrode layer 80 is formed.
  • the end face electrode layer 80 is disposed on at least the end face of the alumina substrate 10.
  • the nickel plating layer 30 and the tin plating layer 40 provided so as to electrically and mechanically bond with the metal electrode layer 20 electrically connected to the resistor 50 and to cover the metal electrode layer 20 or the end face electrode layer 80.
  • Known formation methods can be employed for the formation.
  • the chip resistor 100 of the present embodiment By adopting the configuration of the chip resistor 100 of the present embodiment, it is possible to realize a chip resistor provided with a resin electrode layer (end surface electrode layer 80) having high reliability even under a severe environment. Specifically, in the chip resistor 100 of the present embodiment, generation of a void (void) and / or an end face electrode layer 80 and a plating layer (for example, a nickel plating layer) based on a load or a load of thermal cycle at the time of solder bonding 30) or the occurrence of exfoliation with the alumina substrate 10 can be accurately suppressed or prevented. In addition, the chip resistor 100 of the present embodiment can maintain high adhesion between the end face electrode layer 80 and the plating layer (for example, the nickel plating layer 30) or the alumina substrate 10 even under high temperature.
  • the end face electrode layer 80 is covered with the nickel plating layer 30 and the tin plating layer 40, but the conductive layer covering the end face electrode layer 80 is limited to the nickel plating layer 30 and the tin plating layer 40.
  • the conductive layer covering the end face electrode layer 80 may be a single layer or multiple layers.
  • the material of the single layer or the multiple layer is, for example, copper (Cu), chromium (Cr), lead (Pb), zinc (Zn), indium (In), bismuth (Bi), gold (Au), At least one metal selected from silver (Ag), palladium (Pd), platinum (Pt) or an alloy thereof is another embodiment that can be adopted.
  • a known method can be employed as a method of forming the conductive layer.
  • the inventors of the present application maintain the conductivity by mixing the whisker-like particles as the conductive fine particles and the flake-like particles in the appropriate ratio shown in the above-mentioned numerical range, and at the same time, the end face electrode layer 80. It has been found that high bondability with the metal plating layer formed on the top of the above can be realized.
  • the resin component present in the end face electrode layer 80 has an appropriate volume ratio, and the conductive component is appropriately exposed on the outermost surface of the end face electrode layer 80, and it is considered that the above-described high bonding property can be obtained. Be As a result, appropriate rigidity and appropriate flexibility as the end face electrode layer 80 can be realized with high accuracy.
  • the shape of the conductive substance (a ′) described above is not particularly limited as long as the technical effects obtained by the appropriate mixing of the whisker-like particles and the flake-like particles described above are not impaired. It can be adopted.
  • the above-mentioned appropriate rigidity of the end face electrode layer 80 refers to the impact force such as collision or drop as the end face electrode layer 80 or the thermal stress when subjected to mechanical durability or thermal load against repeated load such as vibration. It is thought that they contribute to the improvement of the durability against Further, the above-mentioned appropriate flexibility absorbs the thermal strain generated when repeatedly exposed to both the low temperature state and the high temperature state as the end face electrode layer 80, and the crack generated in the vicinity of the end face electrode layer 80 It is considered that the prevention of the development into the end face electrode layer 80 contributes to the improvement of the durability of the entire chip-like electronic component (typically, the chip resistor 100).
  • the mass ratio of the above-mentioned flake-like particles (c) when the above-mentioned whisker-like particles (b) is 1 is 1 or more and 9 or less, the inside of the end face electrode layer 80 while maintaining the conductivity. It is preferable from the viewpoint that generation of a void at the end face is prevented and appropriate rigidity and appropriate flexibility as the end face electrode layer 80 can be realized with higher accuracy.
  • the mass ratio of the above-mentioned flaky particles (c) when the above whisker-like particles (b) is 1 is 1 More preferably, it is 5 or less.
  • the end face electrode layer 80 From the outermost surface of the end face electrode layer 80 (a layer made of a mixed material) so as to electrically connect the plating layer (for example, the nickel plating layer 30) and the end face electrode layer 80 with which the chip resistor 100 is provided.
  • the protruding or exposed state of the flaky particles (b) and / or the flaky particles (c) exfoliates or breaks between the end face electrode layer 80 and the nickel plating layer 30 even in a severe environment. It is considered that the conductivity of the end face electrode layer 80 is exhibited with high accuracy while preventing.
  • the present inventors have found that if the situation of the protrusion or exposure can be appropriately adjusted, the effects of the above-described embodiment can be more accurately achieved.
  • the inventors analyzed the minute regions of the end face electrode layer 80 in detail using a SEM (scanning electron microscope).
  • FIG. 2A was randomly selected to be 0.075 mm ⁇ 0.057 mm of the end face electrode layer 80 when the end face electrode layer 80 (a layer made of a mixed material) of the present embodiment was observed at a magnification of 1,500. It is a SEM image in the visual field of planar view.
  • the end face electrode layer (layer comprised by mixed material) of the comparative example 6 mentioned later is observed by magnification of 1500 as a reference drawing, 0.075 mm x 0.057 mm of the end face electrode layer is random.
  • the SEM image in the field of view in plan view chosen for is shown in FIG. 2B.
  • FIG. 3 is a 0.125 mm ⁇ 0.034 mm random pattern of the end face electrode layer 80 when the end face electrode layer 80 (a layer made of the mixed material) of the present embodiment is observed at a magnification of 1000 times. It is a cross-sectional SEM image in the selected visual field.
  • FIG. 4 is the interface between the plating layer or the ceramic substrate and the end face electrode layer in the chip resistor with respect to the area fraction of the combined whisker-like particles and flake-like particles exposed on the outermost surface of the end face electrode layer. Or it is a figure which shows the inside (agglutination) destruction incidence rate inside an end face electrode layer.
  • the area fraction is preferably 31.5% or more from the viewpoint of suppressing or preventing destruction more accurately, and the area fraction is more preferable from the viewpoint of not causing destruction with high accuracy. Including a region that is 33.0% or more.
  • Y When the end face electrode layer 80 (a layer made of a mixed material) of the present embodiment is observed at a magnification of 1000 with a cross-sectional SEM, 0.125 mm ⁇ 0.034 mm of the end face electrode layer 80 is randomly selected. In the selected field of view, the distance between the whisker-like particles (b) 82a and the flake-like particles (c) 84a exposed on the outermost surface of the end face electrode layer 80 and the nickel plating layer 30 provided in the chip resistor 100 is 10 ⁇ m. Include the following areas:
  • the whisker-like particles (b) 82b and the flake-like particles (c) 84b are sparse, and the difference from FIG. 2A is obvious.
  • the inventors further determined the area ratio of the whisker-like particles 82a and the flake-like particles 82b using the cross-sectional SEM photograph described above, and proceeded to investigate and analyze the relationship between conductivity, adhesive strength, and the like.
  • the volume ratio of the whisker-like particles (b) 82a and the flake-like particles (c) 84a is 7% to 25%. It turned out that it is one suitable aspect. Specifically, by adopting a volume ratio of such a numerical value range, a resin component of an appropriate volume ratio can be present in end surface electrode layer 80, and at the outermost surface of end surface electrode layer 80, conductivity is achieved. The components may be moderately exposed. Therefore, it is found that the above-mentioned range of the volume ratio can increase the adhesion / bonding strength with the substrate and the metal electrode layer (including the plating layer) while maintaining high conductivity with high accuracy.
  • Storage elastic modulus of end surface electrode layer The present inventors measured the temperature of storage elastic modulus (Pa) of the sample of the end surface electrode layer 80 (layer composed of the mixed material) of this embodiment and the sample of the mixed material of the comparative example. The evaluation of the dependence was performed using a dynamic viscoelasticity measurement device (manufactured by Seiko Instruments Inc., model: DMS 6100). The evaluation results of the storage modulus are shown in Tables 1A, 1B and 2.
  • the storage elastic modulus of the end face electrode layer 80 is 10 7 Pa or more and 10 10 Pa or less in the temperature range of ⁇ 55 ° C. or more and 155 ° C. or less (more specifically, It was found to be 10 7 Pa or more and 10 9 Pa or less). It is worth noting that the end face electrode layer 80 having low temperature dependency as shown in Tables 1A and 1B, in other words, less susceptible to temperature change, is obtained. Therefore, when the storage elastic modulus of the end face electrode layer 80 is 10 7 Pa or more and 10 10 Pa or less (more specifically, 10 7 Pa or more and 10 9 Pa or less), high accuracy, high rigidity and softness are achieved. It has been confirmed that mechanical properties balanced with the sex can be exhibited.
  • Reduction temperature of 1% by mass of end face electrode layer Furthermore, the inventors simultaneously measured differential heat and thermal weight of the sample of the above-mentioned mixed material constituting the end face electrode layer 80 of this embodiment and the sample of the mixed material of the comparative example. The analysis was carried out at a temperature at which 1 mass% (1 mass% in terms of resin) as measured decreases or decomposes. The evaluation results of the reduction temperature are shown in Table 1A, Table 1B and Table 2.
  • a sample of the mixed material representing the end face electrode layer 80 of the present embodiment is subjected to a nitrogen atmosphere using a differential thermal / thermogravimetric simultaneous measurement apparatus (manufactured by Seiko Instruments Inc., model: TG / DTA6200).
  • Differential thermal and thermogravimetric simultaneous measurement (TG / DTA measurement) of the sample was performed under conditions of a temperature range of 25 ° C. to 320 ° C. and a temperature rising rate of 10 ° C./minute. By this measurement, the temperature at which 1% by mass of the sample in terms of resin decreased or decomposed was measured.
  • the 1 mass% decrease temperature in resin conversion of the end face electrode layer 80 is 250 ° C. or more (more preferably, 260 ° C. or more), so that the generation of the void in the end face electrode layer 80 is more accurate. It has been found that it is possible to prevent and prevent thermal deterioration at the time of soldering to suppress or prevent peeling or breakage in the vicinity of or inside of the end face electrode layer interface. From this point of view, it is preferable that the above-mentioned 1% by mass decrease temperature is as high as possible, but on the other hand, substances having high heat resistance generally have high elastic modulus and break even with a slight strain due to the influence of heat etc. It has a so-called brittle property that is easy to cause. Therefore, if the upper limit value is indicated intentionally, it is 320 ° C. or less, for example.
  • soldering resistance In the evaluation, a 3216 size chip resistor 100 including the end face electrode layer 80 or the mixed material of the comparative example was manufactured. Therefore, lead-free solder (Arakawa Chemical, model: VAPY LF219) consisting of Sn-Ag (3%)-Cu (0.5%) is used on a copper electrode pad placed on a glass epoxy substrate. Samples were prepared by soldering at a maximum temperature of 300 ° C. and 270 ° C. in a nitrogen atmosphere.
  • a cross section in the longitudinal direction of the chip resistor 100 after soldering is cut out, and an optical microscope or SEM is used to crack or peel off the interface between the end face electrode layer and the base material or the nickel plating layer or inside the end face electrode layer 80. Or the presence or absence of destruction was evaluated.
  • the evaluation was similarly performed on at least ten or more chip resistors 100.
  • the evaluation results of the soldering resistance are shown in Table 3A, Table 3B, and Table 4.
  • the display method of evaluation result is as follows. ⁇ : No cracks, peeling, or breakage was observed. ⁇ : The number of samples in which cracking, peeling, or breakage was observed is 10% or less. X: The number of samples in which cracking, peeling, and breakage were observed exceeded 10%.
  • the sample is put into a liquid tank type heat cycle tester (liquid tank cold thermal shock device, model TSB-51, manufactured by Espec Corp.), and the low temperature side ( ⁇ 55 ° C. ⁇ 30 minutes) and the high temperature side (155 ° C. ⁇ ) It gave 5000 cycles of repeated temperature history between 30 minutes).
  • a liquid tank type heat cycle tester liquid tank cold thermal shock device, model TSB-51, manufactured by Espec Corp.
  • the sample in which resistance value increased 10% or more with respect to the initial stage was determined to be rejection.
  • the said evaluation was similarly performed with respect to at least 150 or more samples.
  • the evaluation results of the heat cycle thermal shock resistance are shown in Table 3A, Table 3B and Table 4.
  • the display method of evaluation result is as follows. ⁇ : 0 rejected samples ⁇ : not more than 20% rejected samples ⁇ : over 20% rejected samples
  • die shear strength at the plating / facet electrode layer interface in chip resistors Moreover, the inventors of the present invention have obtained the die shear strength (bonding strength against shear load) at the interface between the nickel plating and the end face electrode layer 80 of this embodiment (a layer made of the mixed material) or the mixed material of the comparative example. The temperature dependence was evaluated. The evaluation is performed by applying the mixed material of the end face electrode layer 80 and the mixed material of the comparative example to the ceramic base by screen printing and mounting the nickel-plated silicon chip thereon, then at 175 ° C. ⁇ 15 minutes.
  • the die shear strength is less likely to be reduced in the high temperature region of 100 ° C. or more and 200 ° C. or less as compared with the comparative mixed material. More specifically, it has been confirmed that in the above-mentioned high temperature region, it can have a diashear strength of 4 N / mm 2 or more. Therefore, it was confirmed that sufficient bonding strength is secured as the die shear strength of the end face electrode layer 80, particularly in the high temperature region.
  • volume resistivity In the evaluation, a stencil mask (a length of about 77 mm ⁇ a width of about 27 mm ⁇ a thickness of about 1.5 mm) of the mixed material of the end face electrode layer 80 and the mixed material of the comparative example is used. It printed using length about 35 mm x width about 22 mm x thickness about 0.2 mm. The printed glass substrate was placed in a thermostat, and then heated at 175 ° C. for 15 minutes to volatilize the solvent and thermally cure, thereby producing a cured product (electrode). With respect to this cured product, the specific resistance at room temperature was measured by the four-terminal (probe) method. The evaluation results of the volume resistivity are shown in Table 3A, Table 3B, and Table 4. The smaller the value, the better the electrical conductivity of the cured product (electrode).
  • a stencil mask (long) is used on the glass substrate (length about 77 mm ⁇ width about 27 mm ⁇ thickness about 1.5 mm) of the mixed material forming the end face electrode layer 80 and the comparative example.
  • the printed glass substrate was placed in a thermostat, and then heated at 175 ° C. for 15 minutes to volatilize the solvent and thermally cure, thereby producing a cured product (electrode).
  • a cross section was cut out at an arbitrary position, and observation with an optical microscope (observation with a magnification of 200 times) was performed.
  • the evaluation was similarly performed on at least three or more samples.
  • the chip resistor 100 having high reliability even in a severe environment is realized. Specifically, the following effects (1) to (3) can be exhibited.
  • (1) The thermal decomposition of the end face electrode layer 80 can be suppressed, and the occurrence of a void (void) with the plating layer or the occurrence of the scattering of the solder can be prevented or suppressed with high accuracy.
  • the end face electrode layer 80 is between the plating layer or the substrate not only at ordinary temperature but also at a low temperature of -55 ° C. or lower or at a temperature higher than 150 ° C. in a soldered state to the mounting substrate Can exhibit sufficient adhesive strength.
  • the chip resistor 100 having high reliability even in a severe environment is realized. Specifically, the following effects (1) to (3) can be exhibited.
  • (1) The occurrence of a void (void) between the end face electrode layer 80 and the plating layer, or the occurrence of the scattering of the solder can be prevented or suppressed with high accuracy.
  • (2) Peeling between the end face electrode layer 80 and the plating layer or the alumina substrate based on the load at the time of solder bonding or the load of the thermal cycle can be suppressed or prevented with high accuracy.
  • the end face electrode layer 80 is between the plating layer or the substrate not only at ordinary temperature but also at a low temperature of -55 ° C. or lower or at a temperature higher than 150 ° C. in a soldered state to the mounting substrate Can exhibit sufficient adhesive strength.
  • Example Below, an Example and a comparative example are shown, and each above-mentioned embodiment is more concretely described. However, these examples are disclosed only for the purpose of illustration of the above-described embodiments, and are not intended to limit the above-described embodiments.
  • each numerical value of each component (each raw material) in each Example and comparative example means a "mass part", and “%” means “mass%” except the evaluation item of a "volume ratio.”
  • the mixed material of the first embodiment shown in each example (1 to 22) and comparative example (1 to 9) is manufactured as follows.
  • the end face electrode layer 80 of the first embodiment is made of the mixed material.
  • Carbon surface area of 1200 square meters or more per gram
  • whisker-like particles average fiber diameter: about 0.3 ⁇ m, average fiber length: about 30 ⁇ m, aspect ratio: about 60
  • average particle diameter is about 4 ⁇ m
  • Flakes of silver having an aspect ratio of 20 or more, a tetrafunctional hydroxyphenyl epoxy resin having a number average molecular weight of about 620, an imidazole-based curing agent having an activation onset temperature of about 130 ° C., and ethylcarbitol as a solvent Stir mixing is carried out using a kneader mixer in the number of blending parts shown in Example 1 of Tables 1A and 1B. Thereafter, the conductive particles were uniformly dispersed in the paste by means of a triple roll.
  • the paste was applied to both end faces of a 3216 size alumina substrate on which a resistor equivalent to a rating of 1 k ⁇ , a metal electrode layer made of silver, and a protective film of the resistor are formed in advance near the center of the end face.
  • the roller transfer method was used to form a coating film so that the thickness after curing was about 20 ⁇ m.
  • the end face electrode layer was formed by heat curing at 175 ° C. for 15 minutes in a drying furnace.
  • a chip resistor was obtained by forming about 15 ⁇ m of a nickel plating layer on the end face electrode layer and about 50 ⁇ m of a tin plating layer on the end face electrode layer by electrolytic plating.
  • Tables 1A and 1B show components of the mixed materials of Examples 1 to 22.
  • Table 2 shows each component of Comparative Examples 1 to 9.
  • Example 12 the ratio of whisker-like particles to flake-like particles and the volume fraction in the layer constituted by the mixed material are changed with respect to Example 1.
  • the component of Example 12 is an example except the point which used the imidazole-type hardening
  • the components of Example 13 are the same as the components of Example 1 except that the hydroxyphenyl type epoxy resin (number average molecular weight: about 770) different from that of Example 1 in which the molecular weight is changed is used.
  • Example 14 The components of Example 14 are the same as the components of Example 1 except that dicyandiamide as a curing agent and an imidazole-based curing agent as a curing catalyst (f) were used.
  • the components of Examples 15 and 16 are the same as the components of Example 1 except that the curing catalyst (f) was used in addition to the components of Example 1.
  • the component of Examples 17-22 is Cu, Ni, Sn, Au, Pt, or a solder as an electroconductive substance (a '), respectively (In this Example, Sn-3Ag-0.5Cu alloy) Are the same as the components of Example 1 except that
  • Comparative Example 1 is the same as the components of Example 1 except that carbon is not contained.
  • the mass ratio of flaky particles is 9 or more (specifically, 12) or less than 3/7 (specifically, Is the same as the components of Example 1 except that it is 0.24).
  • the components of Comparative Example 4 are the same as the components of Example 1 except that a hydroxyphenyl type epoxy resin having a number average molecular weight of more than 800 (specifically, a number average molecular weight of about 1700) is employed. .
  • the component of the comparative example 5 is the same as the component of Example 1 except the epoxy resin (The mass mean molecular weight is about 50000) other than a hydroxyphenyl type is employ
  • the component of Comparative Example 6 is the component of Example 1 except that the bisphenol A type epoxy resin other than hydroxyphenyl type (mass average molecular weight is about 5500) and the novolac type epoxy resin are adopted.
  • the component of Comparative Example 7 is an example except that an imidazole-based curing agent different from that of Example 1 in which the activation onset temperature is less than 110 ° C. (specifically, the activation onset temperature of about 83 ° C.) is used. It is similar to the component of 1.
  • Comparative Example 8 are the same as the components of Example 1 except that an imidazole-based curing agent or a curing agent different from dicyandiamide (for example, a phenol-based) was used. Further, the components of Comparative Example 9 are the same as those in the layer except that the volume ratio of whisker-like particles and flake-like particles in the layer made of the mixed material is more than 25% (specifically, 27%), It is the same as the components of Example 1.
  • Tables 1A, 1B, 3A, and 3B show the evaluations and analysis results of the above-described examples.
  • Table 2 and Table 4 are each evaluation and analysis results of each above-mentioned comparative example.
  • the comparative example 7 after producing a sample, since it thickened and gelled in a short time, each measurement and evaluation were not able to be performed.
  • the chip-like electronic component of the above-described embodiment can be mainly used as an electronic component or a part thereof.

Abstract

本発明の１つのチップ状電子部品１００は、基板１０と、基板１０の端面上に配置された端面電極層９８０とを備えている。ここで、端面電極層８０は、導電性物質（ａ'）（但し、カーボン（ａ）を該導電性物質（ａ'）の一種として含む）と、該導電性物質（ａ'）によって被覆されたウイスカ状粒子（ｂ）と、導電性を有するフレーク状粒子（ｃ）と、分子量が４５０以上８００未満の４官能ヒドロキシフェニル型のエポキシ樹脂（ｄ）と、を含む混合材料により構成されている。加えて、前述のウイスカ状粒子（ｂ）を１としたときの前述のフレーク状粒子（ｃ）の質量比が、３／７以上９以下である。

Description

チップ状電子部品
　本発明は、チップ状電子部品に関する。
　近年における電気機器に対する小型化、高効率化、及び高出力化の要求に伴って、該電気機器が達成すべき技術的課題は、益々高度化している。例えば、リジット基板上に設けられた金属電極とはんだを介して接合されているチップ状電子部品は、はんだ接合時又は高温環境での使用時での耐性が求められる。
　図５に示すように、一般的なチップ抵抗器９００は、セラミック基板（代表的には、アルミナ製）９１０上に形成された抵抗体９５０と、抵抗体９５０を被覆するガラス材料層９６０と、さらにガラス材料層９６０を被覆する保護膜９７０を有する。加えて、チップ抵抗器９００は、セラミック基板（代表的には、アルミナ製）９１０の一部の平面、一部の底面、及び端面（側面上）に、抵抗体９５０と電気的に接続した金属電極層９２０と、金属電極層９２０と電気的及び機械的に接続したニッケルめっき層９３０及び錫めっき層９４０を備えている。なお、金属電極層９２０とニッケルめっき層９３０との間に、導電性微粒子を含んだ樹脂電極層９８０が形成される場合もある（特許文献１）。また、樹脂電極層９８０に用いられる導電性ペースト中の銀粉含有量が低くても高い導電性が得られる導電性ペーストが開示されている。（特許文献２）。
　ここで、樹脂電極層を用いずに金属のみによって電極を形成した場合は、基板上に表面実装されて使用されると、上述の高温環境又は温度サイクルによる負荷、あるいは機械的な負荷によって、各層が積層された電極領域のみならずセラミック基板（代表的には、アルミナ製）９１０内部、又は該基板とチップ状抵抗器を接合するはんだ金属部にまでクラックが生じ得る。このクラックは、チップ抵抗器の電気特性を悪化させる原因となり得る。
特開平４－２５７２１１号公報 特開２００４－１１１０５７号公報
　上述のとおり、チップ状電子部品に対する高温又は温度変化の負荷への耐性を高めることに対する要求は強まっている。例えば、ガラス繊維強化エポキシ樹脂基板等のリジット基板上に設けられた金属電極とはんだを介して接合されているチップ状電子部品は、はんだ接合時の高温（代表的には、２００℃超）環境下に耐え得ることが求められる。また、最近では、該チップ状電子部品が車載用として採用される場合には、ＡＥＣ（Automotive Electronics Council）－Ｑ２００において全ての電装に適用される受動部品を対象に規定されている、Ｇ０グレードに相当する－５０℃～１５０℃の間の温度サイクルへの耐性及び、使用時の繰り返しの機械的振動に対する耐性が要求される。
　しかしながら、温度的又は機械的な負荷に対する緩衝材としての役割を果たし得る上述の樹脂電極層を用いたとしても、苛酷な温度および機械的な負荷環境下であっても高い信頼性を保持し得る、チップ状電子部品の研究及び開発は、未だ道半ばといえる。
　本発明は、上述の少なくとも１つの技術課題を解決することにより、苛酷な環境下であっても高い信頼性を保持し得る、樹脂電極層を備えたチップ状電子部品の実現に大きく貢献し得る。
　本発明者らが鋭意研究と分析を重ねた結果、本発明者らは、金属電極層とめっき層との間に導電性微粒子を含有する樹脂電極層を端面電極層の一部として配置した場合に、該端面電極層が以下の特性を備えることが、上述の技術課題の少なくとも一部を解決し得ることを見出した。
　（ａ）該端面電極層が、導電性と適度な剛性に加えて、さらに適度な柔軟性を備えること。
　（ｂ）耐熱分解性に優れた母材の樹脂を選定すること。
　（ｃ）異質な複数種の導電性微粒子を、適切な比率で混合すること。
　（ｄ）適切な種類の該樹脂と該導電性微粒子とを混合することにより、チップ状電子部品としての性能を阻害しない程度に十分な導電性を発揮し得ること。
　上述の知見に基づいて、本発明者らがさらに研究と分析に取り組むとともに、試行錯誤を重ねた。その結果、本発明者らは、ある特定の低分子量のエポキシ樹脂と特殊な硬化剤と特定の導電性微粒子とを採用することによって上述の（ａ）～（ｃ）の特性を満たし得ることを見出した。具体的には、本願発明者らが見出した特定のエポキシ樹脂を採用すれば、低分子量であっても耐熱分解性に優れ、特殊な硬化剤と組み合わせることによって、比較的高温の環境下においては適度な剛性を保持するだけでなく、比較的低温の環境下において柔軟性を備えた母材としての役割を果たし得る。
　また、エポキシ樹脂成分を低分子量にすることにより、その硬化時には導電性微粒子が塗膜の表面に適度に露出して、金属電極層との界面の機械的な強度を改善するとともに、過酷な温度及び機械的な負荷環境においても使用できる高い耐久性を実現し得る。加えて、導電性微粒子としてのウイスカ状粒子とフレーク状粒子とを適切な比率で混合すること、及び適切な種類の母材の樹脂と該導電性微粒子との混合を行うことによって、下記の（ｘ）及び（ｙ）という高い信頼性を有し得る、樹脂電極層（端面電極層）を備えたチップ状電子部品を実現した。本発明は上述の視点に基づいて創出された。
（ｘ）樹脂電極層として有効な導電性を維持しつつ、苛酷な環境下であっても該樹脂電極層内部における破壊を防ぐ。
（ｙ）比較的高温の環境下においても基材やニッケルめっき電極層と高い接合強度を維持して界面での破壊を生じさせない。
　本発明の１つのチップ状電子部品は、基板と、該基板の端面上に配置された端面電極層とを備えている。また該チップ状電子部品においては、前述の端面電極層が、導電性物質（ａ’）（但し、カーボン（ａ）を該導電性物質（ａ’）の一種として含む）と、該導電性物質（ａ’）によって被覆されたウイスカ状粒子（ｂ）と、導電性を有するフレーク状粒子（ｃ）と、分子量が４５０以上８００未満の４官能ヒドロキシフェニル型のエポキシ樹脂（ｄ）と、を含む混合材料により構成されている。さらに、該チップ状電子部品においては、前述のウイスカ状粒子（ｂ）を１としたときの前述のフレーク状粒子（ｃ）の質量比が、３／７以上９以下である。
　このチップ状電子部品によれば、端面電極層（樹脂電極層）の熱分解を抑制することにより、はんだ接合時の負荷又は熱サイクルの負荷に基づく、空洞（ボイド）の発生及び／又は端面電極層とめっき層又はアルミナ基材との間の剥離の発生を確度高く抑制又は防止し得る。これは、高い導電性を保持しつつ、下地であるセラミック基材又は上部に形成されるめっき金属に対する密着性を確保した「導電性粒子」と、高温環境下においても化学的及び機械的に安定であって、且つ衝撃や大きな変形負荷に耐える機械的な剛性と、応力の繰り返し負荷に対して適度に変形して破壊を防ぐ柔軟性とが調和した「樹脂成分」との作用によるものであると言える。加えて、本発明の１つのチップ状電子部品によれば、高温下においても、端面電極層とめっき層又はアルミナ基材との間の高い接着力を保持し低温状態と高温状態が繰り返されることで生じる熱衝撃や熱疲労に対してはんだ接合部を含むチップ状電子部品の破壊を防止し得る。
　ところで、本願においては、「膜」は「層」とも表現される。従って、本願において「膜」という表現には「層」の意味が含まれ、「層」という表現には「膜」の意味が含まれる。
　本発明の１つのチップ状電子部品によれば、はんだ接合時の負荷又は熱サイクルの負荷に基づく、空洞（ボイド）の発生及び／又は端面電極層とめっき層又はアルミナ基材との間の剥離の発生を確度高く抑制又は防止し得る。加えて、本発明の１つのチップ状電子部品によれば、高温下においても、端面電極層とめっき層又はアルミナ基材との間の高い接着力を保持し、低温状態と高温状態が繰り返されることで生じる熱衝撃や熱疲労に対して、はんだ接合部を含むチップ状電子部品の破壊を確度高く防止し得る。
本実施形態のチップ抵抗器１００の断面模式図である。 第１の実施形態の端面電極層（混合材料により構成されている層）を倍率１５００倍で観察したときに、該端面電極層の０．０７５ｍｍ×０．０５７ｍｍの無作為に選んだ平面視の視野中におけるＳＥＭ像である。 比較例６の端面電極層（混合材料により構成されている層）を倍率１５００倍で観察したときに、該端面電極層の０．０７５ｍｍ×０．０５７ｍｍの無作為に選んだ平面視の視野中におけるＳＥＭ像である。 第１の実施形態の端面電極層（混合材料により構成されている層）を倍率１０００倍で観察したときに、該端面電極層の０．１２５ｍｍ×０．０３４ｍｍの無作為に選んだ視野中における断面ＳＥＭ像である。 第１の実施形態の端面電極層の最表面に露出するウイスカ状粒子とフレーク状粒子とを合わせた面積分率に対する、チップ抵抗器における、めっき層又はセラミック基材と端面電極層との界面、あるいは端面電極層内部（凝集）破壊発生率を示す図である。 従来のチップ抵抗器の断面模式図である。
　１０，９１０　　基材
　２０，９２０　　金属電極層
　３０，９３０　　ニッケルめっき層
　４０，９４０　　錫めっき層
　５０，９５０　　抵抗体
　６０，９６０　　ガラス材料層
　７０，９７０　　保護膜
　８０，９８０　　端面電極層
　８２ａ，８２ｂ　　ウイスカ状粒子
　８４ａ，８４ｂ　　フレーク状粒子
　１００，９００　　チップ抵抗器
　以下に、本発明の実施形態であるチップ状電子部品の一例であるチップ抵抗器１００、及びチップ抵抗器１００の一部を構成する、混合材料により構成される端面電極層８０の一例について詳細に述べる。
＜第１の実施形態＞
　図１は、本実施形態のチップ抵抗器１００の断面模式図である。チップ抵抗器１００は、アルミナ基材１０上に形成された抵抗体５０と、抵抗体５０を被覆するガラス材料層６０と、さらにガラス材料層６０を被覆する保護膜７０を有する。加えて、チップ抵抗器１００は、アルミナ基材１０の一部の平面及び一部の底面上に、抵抗体５０と電気的に接続した金属電極層２０と、金属電極層２０と電気的及び機械的に接合したニッケルめっき層３０及び錫めっき層４０を備えている。また、アルミナ基材１０の端面上には、金属電極層２０と電気的に接続する端面電極層８０が配置される。なお、アルミナ基材１０の端面については、ニッケルめっき層及び錫めっき層が、端面電極層８０を覆う。
　また、本実施形態の端面電極層８０は、導電性物質（ａ’）（但し、カーボン（ａ）を該導電性物質（ａ’）の一種として含む）と、該導電性物質（ａ’）によって被覆されたウイスカ状粒子（ｂ）と、導電性を有するフレーク状粒子（ｃ）と、分子量が４５０以上８００未満の４官能ヒドロキシフェニル型のエポキシ樹脂（ｄ）と、を含む混合材料により構成されている。
　加えて、本実施形態のチップ抵抗器１００においては、上述のウイスカ状粒子（ｂ）を１としたときの上述のフレーク状粒子（ｃ）の質量比が、３／７以上９以下である。
　次に、端面電極層８０を形成するための混合材料についてより詳細に説明する。
　本実施形態の混合材料の構成材料の一つである導電性物質（ａ’）は、カーボン（ａ）を含有する。このカーボン（ａ）は、特に１ｇ当たりの表面積が８００平方メートル以上のカーボン粉末である。また、該導電性物質（ａ’）は、該カーボン（ａ）に加えて、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ、Ｐｔ、及びはんだ（代表的には、Ｓｎ－３Ａｇ－０．５Ｃｕ合金であるが、これに限定されない。）からなる群から選択される少なくとも１種を含有し得る。
　また、該混合材料の構成材料の他の一つである、上述の導電性物質（ａ’）によって被覆されたウイスカ状粒子（ｂ）は、代表的には、導電性物質の一例である銀の膜によって被覆されたウイスカ状の無機フィラー（例えば、チタン酸カリウム）である。なお、該無機フィラーとしてチタン酸カリウムが採用される場合の代表的な形状は、平均繊維径０．３～０．６μｍ、平均繊維長５～３０μｍ、及びアスペクト比８．３～１００である。また、本実施形態の効果が奏される他の導電性物質の膜によって被覆されたウイスカ状のチタン酸カリウムは、採用し得る他の一態様である。
　また、該混合材料の構成材料の他の一つである、導電性を有するフレーク状粒子（ｃ）は、代表的には、球状の銀粒子をボールミル等で塑性加工して製造されたものである。なお、該フレーク状粒子（ｃ）の形状やサイズは特に限定されないが、代表的な該フレーク状粒子（ｃ）のアスペクト比は２以上である。また、該フレーク状粒子（ｃ）は、平板状粒子又は鱗片状粒子と呼ばれることがある。前述の銀粒子の代替物として、銀合金、銅合金、及び／又はニッケル合金の粉末が採用され得る。加えて、銀、銅、ニッケル、又は銅合金をコアとしてめっき等により銀をその表面にコーティングしたフレーク状導電粉末でもよい。
　また、該混合材料の他の一つである、分子量が４５０以上８００未満の４官能ヒドロキシフェニル型のエポキシ樹脂（ｄ）は、代表的には、下記の化学式によって示される、エポキシ樹脂である。本実施形態のエポキシ樹脂（ｄ）は、その分子量の低さを利用して、適当な架橋性の硬化剤と該エポキシ樹脂（ｄ）との組み合わせによる剛直かつ柔軟で耐久性の高いネットワークポリマーを形成し得る。その結果、該エポキシ樹脂（ｄ）は、熱的に安定で、かつ分子間の滑りを防ぎつつ適度な変形能を有することにより、応力緩和又は疲労破壊に対して高い耐久性と耐熱分解性に優れた母材の樹脂としての役割を果たし得る。加えて、該エポキシ樹脂（ｄ）は、例えば、－５０℃以下の低温、又は１５０℃を越える高温の条件下においても、適度な剛性及び適度な柔軟性を有し得る。
Figure JPOXMLDOC01-appb-C000001
　さらに、該混合材料は、硬化剤（ｅ）及び硬化触媒（ｆ）をさらに含むことによって好適な性能を発揮し得る。代表的な硬化剤（ｅ）の例は、活性開始温度が１１０℃以上のイミダゾール系硬化剤（但し、トリアジン骨格を持つものを除く）及び／又はジシアンジアミドである。該イミダゾール系硬化剤の代表的な例は、フェニルイミダゾール、又はシアノイミダゾールである。また、硬化触媒（ｆ）の一例としては、ジオクチル錫ジラウレート又は、２－エチルヘキシル酸第一錫等に代表される錫（Ｓｎ）系の硬化触媒、あるいは、トリフェニルホスフィン又はトリパラトリルホスフィンに代表される燐（Ｐ）系の硬化触媒である。なお、イミダゾール系硬化剤とジシアンジアミドは、共存させた場合には相互に硬化促進の効果を有する。
　該混合材料が、さらに、基材や金属と樹脂との密着性を向上させるためにシランカップリング剤、ベンゾトリアーゾール、及び／又は各種金属キレート物質等を密着性付与剤として含有することは好適な一態様である。また、該混合材料が、さらに、ペースト状物質の粘弾性特性を制御して塗布性を改善するために、微小な各種無機微粒子を含有することは他の好適な一態様である。また、該混合材料が、さらに、端面電極層８０の表面の平滑性を改善するために表面活性剤等のレベリング剤を適当量含有することは他の好適な一態様である。
　上述の各成分を含有する混合材料は、ニーダーミキサー、プラネタリーミキサー、及び／又は三本ロール等の公知の混練工程を経て、均一なペースト状の分散体として用いられる。さらに、該ペースト状の混合材料は、ディップ転写、ローラー転写、スタンプ転写、スクリーン印刷等の公知の塗布・転写技術を用いて、例えば、アルミナ基材１０が備える金属電極層２０と電気的に接続するようにアルミナ基材１０の端面上に塗布又は印刷することにより、図１に示すような端面電極層８０が形成される。
　このときの基材端面中央部における端面電極層８０の厚みは特に制限はない。なお、代表的な３２１６サイズのアルミナ基材における厚みは、最大で約２５μｍ～約３０μｍであり、代表的な１００５サイズのアルミナ基材における厚みは、最大で約１５μｍ～約２０μｍ程度である。その結果、アルミナ基材１０の少なくとも端面上に端面電極層８０が配置される。なお、抵抗体５０と電気的に接続する金属電極層２０と電気的及び機械的に接合し、金属電極層２０又は端面電極層８０を覆うように設けられるニッケルめっき層３０及び錫めっき層４０の形成のために、公知の形成方法を採用することができる。
　上述の各成分を含有する混合材料を、例えば、アルミナ基材１０が備える金属電極層２０と電気的に接続するようにアルミナ基材１０の端面上に塗布又は印刷することにより、図１に示すような端面電極層８０が形成される。その結果、アルミナ基材１０の少なくとも端面上に端面電極層８０が配置される。なお、抵抗体５０と電気的に接続する金属電極層２０と電気的及び機械的に接合し、金属電極層２０又は端面電極層８０を覆うように設けられるニッケルめっき層３０及び錫めっき層４０の形成のために、公知の形成方法を採用することができる。
　本実施形態のチップ抵抗器１００の構成を採用することにより、苛酷な環境下であっても高い信頼性を有する樹脂電極層（端面電極層８０）を備えるチップ抵抗器を実現し得る。具体的には、本実施形態のチップ抵抗器１００は、はんだ接合時の負荷又は熱サイクルの負荷に基づく、空洞（ボイド）の発生及び／又は端面電極層８０とめっき層（例えば、ニッケルめっき層３０）又はアルミナ基材１０との間の剥離の発生を確度高く抑制又は防止し得る。加えて、本実施形態のチップ抵抗器１００は、高温下においても、端面電極層８０とめっき層（例えば、ニッケルめっき層３０）又はアルミナ基材１０との間の高い接着力を保持し得る。
　なお、本実施形態においては、端面電極層８０がニッケルめっき層３０及び錫めっき層４０によって覆われているが、端面電極層８０を覆う導電層は、ニッケルめっき層３０及び錫めっき層４０に限定されない。例えば、端面電極層８０を覆う導電層が単層であっても複層であっても良い。また、該単層又は該複層の材質が、例えば、銅（Ｃｕ），クロム（Ｃｒ），鉛（Ｐｂ），亜鉛（Ｚｎ），インジウム（Ｉｎ），ビスマス（Ｂｉ），金（Ａｕ），銀（Ａｇ），パラジウム（Ｐｄ），白金（Ｐｔ）から選ばれる少なくとも１つの金属又はこれらの合金であることは、採用し得る他の一態様である。また、該導電層の形成方法として、公知の形成方法を採用することができる。
　ここで、本願発明者らは、導電性微粒子としてのウイスカ状粒子とフレーク状粒子とが上述の数値範囲に示される適切な比率で混合されることによって、導電性を保持とともに、端面電極層８０のさらに上部に形成される金属めっき層との高い接合性を実現し得ることを見出した。なお、端面電極層８０中に存在する樹脂成分が適切な体積率であって、且つ端面電極層８０の最表面において導電成分が適度に露出することで、上述の高い接合性が得られると考えられる。その結果、端面電極層８０としての適度な剛性及び適度な柔軟性が確度高く実現され得る。なお、上述のウイスカ状粒子とフレーク状粒子との適切な混合によって得られる技術的効果を阻害しない程度に、上述の導電性物質（ａ’）の形状に特に制限はなく、球状等の粒子を採用し得る。
　なお、端面電極層８０における上述の適度な剛性は、端面電極層８０としての衝突又は落下等の衝撃力、あるいは振動等の繰り返し負荷に対する機械的な耐久性又は熱負荷を受けた際の熱応力等に対する耐久性の向上に貢献していると考えられる。また、上述の適度な柔軟性は、端面電極層８０としての低温状態と高温状態との双方に繰り返し曝露された際に生じる熱歪を吸収するとともに、端面電極層８０の近傍で発生したクラックの端面電極層８０内への進展を防止することによって、チップ状電子部品（代表的には、チップ抵抗器１００）全体の耐久性の向上に貢献していると考えられる。加えて、上述のウイスカ状粒子（ｂ）を１としたときの上述のフレーク状粒子（ｃ）の質量比が、１以上９以下であれば、導電性を保持しつつ、端面電極層８０内部におけるボイドの発生が防止され、端面電極層８０としての適度な剛性及び適度な柔軟性がより確度高く実現され得る観点から好ましい。加えて、種々の工法に適合し得る汎用的な塗布性の観点を更に考慮すると、上述のウイスカ状粒子（ｂ）を１としたときの上述のフレーク状粒子（ｃ）の質量比が、１以上５以下であることがさらに好ましい。
　チップ抵抗器１００が備えるめっき層（例えば、ニッケルめっき層３０）と端面電極層８０とが電気的に接続するように、端面電極層８０（混合材料により構成されている層）の最表面からウイスカ状粒子（ｂ）及び／又はフレーク状粒子（ｃ）が突出する又は露出する状態を作り出すことが、苛酷な環境下においても端面電極層８０とニッケルめっき層３０との間での剥離又は破壊を防ぎつつ、端面電極層８０の導電性を確度高く発揮させると考えられる。ここで、この突出又は露出の状況を適切に調整することができれば、上述の本実施形態の効果がより確度高く奏され得ることを本発明らは知得した。
　具体的には、本発明者らは、ＳＥＭ（走査電子顕微鏡）を用いて端面電極層８０の微小領域を詳細に分析した。
　図２Ａは、本実施形態の端面電極層８０（混合材料により構成されている層）を倍率１５００倍で観察したときに、端面電極層８０の０．０７５ｍｍ×０．０５７ｍｍの無作為に選んだ平面視の視野中におけるＳＥＭ像である。なお、参考図として、後述する比較例６の端面電極層（混合材料により構成されている層）を倍率１５００倍で観察したときに、該端面電極層の０．０７５ｍｍ×０．０５７ｍｍの無作為に選んだ平面視の視野中におけるＳＥＭ像が図２Ｂに示されている。
　また、図３は、本実施形態の端面電極層８０（混合材料により構成されている層）を倍率１０００倍で観察したときに、端面電極層８０の０．１２５ｍｍ×０．０３４ｍｍの無作為に選んだ視野中における断面ＳＥＭ像である。また、図４は、端面電極層の最表面に露出するウイスカ状粒子とフレーク状粒子とを合わせた面積分率に対する、チップ抵抗器における、めっき層又はセラミック基材と端面電極層との界面、あるいは端面電極層内部（凝集）破壊発生率を示す図である。
　図２Ａ及び図３に代表される、端面電極層８０の微小領域に関する調査と分析結果、及び図４に示す結果から、次の（Ｘ）及び（Ｙ）のうち少なくとも１つの条件を満たすことによって、本実施形態の効果をより確度高く奏し得るとの知見が得られた。
　（Ｘ）ＳＥＭにより倍率１５００倍で観察したときに、端面電極層８０の０．０７５ｍｍ×０．０５７ｍｍの無作為に選んだ視野中における、ウイスカ状粒子（ｂ）８２ａ及びフレーク状粒子（ｃ）８４ａが、本実施形態の端面電極層８０（混合材料により構成されている層）の最表面に露出する面積分率が、３０％以上である領域を含むこと。なお、より確度高く破壊を抑制する又は防止する観点から言えば、該面積分率が３１．５％以上であることが好ましく、さらに確度高く破壊を生じさせない観点から言えば、該面積分率が３３．０％以上である領域を含むこと。
　（Ｙ）本実施形態の端面電極層８０（混合材料により構成されている層）を断面ＳＥＭにより倍率１０００倍で観察したときに、端面電極層８０の０．１２５ｍｍ×０．０３４ｍｍの無作為に選んだ視野中において、端面電極層８０の最表面に露出するウイスカ状粒子（ｂ）８２ａ及びフレーク状粒子（ｃ）８４ａと、チップ抵抗器１００が備えるニッケルめっき層３０とが接する間隔が、１０μｍ以下である領域を含むこと。
　一方、図２Ｂに示す比較例においては、ウイスカ状粒子（ｂ）８２ｂ及びフレーク状粒子（ｃ）８４ｂが疎らにしか存在せず、図２Ａとの差は一目瞭然である。
　また、本発明者らがさらに前述の断面ＳＥＭ写真を用いてウイスカ状粒子８２ａとフレーク状粒子８２ｂの面積率を求め、導電性、接着強度等の関係の調査と分析を進めた。その結果、本実施形態の端面電極層８０（混合材料により構成されている層）における、ウイスカ状粒子（ｂ）８２ａ及びフレーク状粒子（ｃ）８４ａの体積率が７％以上２５％以下であることは、好適な一態様であることが分かった。具体的には、そのような数値範囲の体積率が採用されることにより、端面電極層８０中に適切な体積率の樹脂成分が存在することができ、且つ端面電極層８０の最表面において導電成分が適度に露出し得る。従って、前述の体積率の範囲は、より確度高く、高い導電性を保持しつつ、基材や金属電極層（めっき層を含む）との密着性／接合強度を高め得るとの知見が得られた。
＜チップ抵抗器及び端面電極層の性能評価＞
　以下に、本実施形態のチップ抵抗器１００及び端面電極層８０の各種性能評価及びその結果について説明する。
１．端面電極層の貯蔵弾性率
　本発明者らは、本実施形態の端面電極層８０（混合材料により構成されている層）の試料及び比較例の混合材料の試料の貯蔵弾性率（Ｐａ）の温度依存性の評価を、動的粘弾性測定装置（セイコーインスツル株式会社製、型式：ＤＭＳ６１００）を用いて行った。該貯蔵弾性率の評価結果は、表１Ａ、表１Ｂ及び表２に示されている。
　この貯蔵弾性率の評価結果を分析したところ、－５５℃以上１５５℃以下の温度範囲において、端面電極層８０の貯蔵弾性率が、１０７Ｐａ以上１０１０Ｐａ以下（より、限定的には、１０７Ｐａ以上１０９Ｐａ以下）であることが分かった。表１Ａ及び表１Ｂに示すような温度依存性の低い、換言すれば、温度変化に影響され難い端面電極層８０が得られたことは特筆に値する。従って、端面電極層８０の貯蔵弾性率が、１０７Ｐａ以上１０１０Ｐａ以下（より、限定的には、１０７Ｐａ以上１０９Ｐａ以下）であることによって、より確度高く、高い剛性と柔軟性とのバランスがとれた機械的特性を発揮し得ることが確認された。
２．端面電極層の１質量％の減少温度
　さらに本発明者らは、本実施形態の端面電極層８０を構成する上述の混合材料の試料及び比較例の混合材料の試料の、示差熱・熱重量同時測定による１質量％（樹脂換算における１質量％）が減少又は分解する温度について分析を行った。該減少温度の評価結果は、表１Ａ、表１Ｂ及び表２に示されている。
　具体的には、本実施形態の端面電極層８０を代表する混合材料の試料を、示差熱・熱重量同時測定装置（セイコーインスツル株式会社製、型式：ＴＧ／ＤＴＡ６２００）を用いて、窒素雰囲気中、温度範囲２５℃～３２０℃、及び昇温速度１０℃／分の条件下において、該試料の示差熱・熱重量同時測定（ＴＧ／ＤＴＡ測定）を行った。この測定により、該試料の樹脂換算における１質量％が減少又は分解する温度を測定した。
　その結果、端面電極層８０の樹脂換算における１質量％減少温度が、２５０℃以上（より、好ましくは２６０℃以上）であることにより、より確度高く、端面電極層８０内でのボイドの発生を防止し、かつはんだ付け時の熱劣化を防止して端面電極層界面近傍や内部における剥離や破壊を抑制又は防止し得るという知見が得られた。なお、該観点から言えば、前述の１質量％減少温度は高いほど好ましいが、一方で、一般的に耐熱性が高い物質は、弾性率が高く、熱等の影響による僅かな歪でも破壊を起こし易い、いわゆる脆い性質を持つことになる。そこで、敢えて上限値を示すとすれば、例えば３２０℃以下である。
３．はんだ付け耐性
　当該評価においては、端面電極層８０又は比較例の混合材料を備えた３２１６サイズのチップ抵抗器１００を製造した。そこで、ガラスエポキシ基板上に設置された銅電極パッド上に、Ｓｎ－Ａｇ（３％）－Ｃｕ（０．５％）からなる鉛フリーはんだ（荒川化学製、型式：ＶＡＰＹ　ＬＦ２１９）を用いて、窒素雰囲気下において最大温度３００℃、及び２７０℃ではんだ付けを行うことにより試料（サンプル）を作製した。
　はんだ付け後のチップ抵抗器１００の長手方向の断面を切り出し、光学顕微鏡又はＳＥＭを用いて、端面電極層と基材又はニッケルめっき層との界面、あるいは端面電極層８０の内部において、クラック、剥離、又は破壊の有無を評価した。当該評価は、少なくとも１０個以上のチップ抵抗器１００に対して同様に行われた。該はんだ付け耐性の評価結果は、表３Ａ、表３Ｂ、及び表４に示されている。また、評価結果の表示方法は次のとおりである。
　○：クラック・剥離・破壊が認めらない。
　△：クラック・剥離・破壊が認められたサンプル数が１０％以下である。
　×：クラック・剥離・破壊が認められたサンプル数が１０％を越える。
４．ヒートサイクル熱衝撃耐性
　当該評価においては、端面電極層８０又は比較例の混合材料を備えた３２１６サイズのチップ抵抗器１００（定格１ｋΩの抵抗器）を製造した。そこで、ガラスエポキシ基板上に設置された銅電極パッド上に、Ｓｎ－Ａｇ（３％）－Ｃｕ（０．５％）からなる鉛フリーはんだ（荒川化学製、型式：ＶＡＰＹ　ＬＦ２１９）を用いて、窒素雰囲気下において最大温度約２４０℃ではんだ付けを行うことにより試料を作製した。
　該試料を、液槽式のヒートサイクル試験機（エスペック株式会社製、液槽冷熱衝撃装置、型式ＴＳＢ－５１）に入れ、低温側（－５５℃×３０分）と、高温側（１５５℃×３０分）との間の繰り返し温度履歴を５０００サイクル与えた。なお、当該評価においては、抵抗値が初期に対して１０％以上増加した試料は不合格と判定した。また、当該評価は、少なくとも１５０個以上の試料に対して同様に行われた。該ヒートサイクル熱衝撃耐性の評価結果は、表３Ａ、表３Ｂ、及び表４に示されている。また、評価結果の表示方法は次のとおりである。
　○：不合格サンプルが０個
　△：不合格サンプルが２０％以下
　×：不合格サンプルが２０％を超える
５．チップ抵抗器における、めっき／端面電極層界面のダイシア強度（die shear strength)
　また、本発明者らは、本実施形態の端面電極層８０（混合材料により構成されている層）又は比較例の混合材料と、ニッケルめっきとの界面におけるダイシア強度（剪断負荷に対する接合強度）の温度依存性の評価を行った。評価はセラミック基材状に端面電極層８０を構成する混合材料及び比較例の混合材料をスクリーン印刷で塗布し、その上にニッケルめっきを施したシリコンチップを搭載した後、１７５℃×１５分にて熱硬化させて接合したものについて、ホットプレート上で前述のサンプル温度を制御しつつ、一般的なダイシェア試験機（Daga Precision Industries社製 型式 Series4000PA2A）を用いて、せん断破壊させたときの破壊強度を測定した。該ダイシア強度の評価結果は、「接着強度」として表３Ａ、表３Ｂ、及び表４に示されている。また、評価結果の表示方法は次のとおりである。
　○：ダイシェア強度が４Ｎ／ｍｍ２以上
　△：ダイシェア強度が２Ｎ／ｍｍ２以上、４Ｎ／ｍｍ２未満
　×：ダイシェア強度が２Ｎ／ｍｍ２未満
　このダイシア強度の評価結果を分析したところ、１００℃以上２００℃以下の高温領域において、比較用混合材料に比べてダイシア強度が低下し難いことが明らかとなった。より具体的には、前述の高温領域において、４Ｎ／ｍｍ２以上のダイシア強度を有し得ることが確認された。従って、端面電極層８０のダイシア強度としてが、特に高温領域においても十分な接合強度が確保されていることが確認された。
６．体積抵抗率
　当該評価においては、端面電極層８０を構成する混合材料及び比較例の混合材料を、ガラス基板（長さ約７７ｍｍ×幅約２７ｍｍ×厚さ約１．５ｍｍ）上に、ステンシルマスク（長さ約３５ｍｍ×幅約２２ｍｍ×厚さ約０．２ｍｍ）を用いて印刷した。印刷された該ガラス基板を恒温槽に入れた後、１７５℃で１５分間加熱し、溶剤を揮発させるとともに、熱硬化させることによって、硬化物（電極）を作製した。この硬化物に対して、４端子（探針）法により、室温における比抵抗を測定した。該体積抵抗率の評価結果は、表３Ａ、表３Ｂ、及び表４に示されている。なお、数値が小さいほど、該硬化物（電極）の電気伝導性が良好であることを意味する。
７．ボイド評価
　当該評価においては、端面電極層８０を構成する混合材料及び比較例の混合材料を、ガラス基板（長さ約７７ｍｍ×幅約２７ｍｍ×厚さ約１．５ｍｍ）上に、ステンシルマスク（長さ約３５ｍｍ×幅約２２ｍｍ×厚さ約０．２ｍｍ）を用いて印刷した。印刷された該ガラス基板を恒温槽に入れた後、１７５℃で１５分間加熱し、溶剤を揮発させるとともに、熱硬化させることによって、硬化物（電極）を作製した。該硬化物に対して、任意の箇所において横断面を切り出し、光学顕微鏡による観察（倍率２００倍による観察）を行った。当該評価は、少なくとも３個以上の試料に対して同様に行われた。該ボイド評価の評価結果は、表３Ａ、表３Ｂ、及び表４に示されている。
　○：塗膜中にボイドが認められない。
　△：塗膜中に微小なボイドが数個程度である。
　×：塗膜中に顕著に大きなボイドが認められる、もしくは比較的に大きなポイドが１０個以上ある。
　上述のとおり、本実施形態の端面電極層８０を備えることにより、苛酷な環境下であっても高い信頼性を備えるチップ抵抗器１００を実現した。具体的には、以下の（１）～（３）の効果を奏し得る。
　（１）端面電極層８０の熱分解を抑制し、めっき層との間の空洞（ボイド）の発生、又ははんだが飛び散りの発生を確度高く防止又は抑制することができる。
　（２）はんだ接合時の負荷又は熱サイクルの負荷に基づく端面電極層８０とめっき層又はアルミナ基材との間の剥離、及び／又は、端面電極層内部又はハンダ接合部の剥離あるいは破壊を確度高く抑制又は防止することができる。
　（３）実装基板にはんだ付けされた状態で、常温のみならず、－５５℃以下の低温、又は１５０℃を越える高温の条件下においても、端面電極層８０がめっき層又は基材との間の十分な接着強度を発揮し得る。
　上述のとおり、本実施形態の端面電極層８０を備えることにより、苛酷な環境下であっても高い信頼性を備えるチップ抵抗器１００を実現した。具体的には、以下の（１）～（３）の効果を奏し得る。
　（１）端面電極層８０とめっき層との間の空洞（ボイド）の発生、又ははんだが飛び散りの発生を確度高く防止又は抑制することができる。
　（２）はんだ接合時の負荷又は熱サイクルの負荷に基づく端面電極層８０とめっき層又はアルミナ基材との間の剥離を確度高く抑制又は防止することができる。
　（３）実装基板にはんだ付けされた状態で、常温のみならず、－５５℃以下の低温、又は１５０℃を越える高温の条件下においても、端面電極層８０がめっき層又は基材との間の十分な接着強度を発揮し得る。
　［実施例］
　以下に、実施例及び比較例を示して上述の各実施形態について、より具体的に説明する。但し、これらの実施例は、上述の実施形態の例示のみを目的として開示されるものであり、上述の実施形態を限定するものではない。なお、各実施例及び比較例における各成分（各原料）の各数値は、「質量部」を意味し、「％」は「体積率」の評価項目を除き、「質量％」を意味する。
＜混合材料の調製＞
　各実施例（１～２２）及び比較例（１～９）に示す第１の実施形態の混合材料は、実施例１を例にとると、以下のように製造される。なお、上述のとおり、第１の実施形態の端面電極層８０は、該混合材料により構成される。
　カーボン（１ｇあたりの表面積１２００平方メートル以上）、チタン酸カリウムに銀を被覆したウイスカ状粒子（平均繊維径約０．３μｍ、平均繊維長約３０μｍ、アスペクト比約６０）、平均粒子径約４μｍであってアスペクト比が２０以上の銀からなるフレーク状粒子、数平均分子量約６２０の４官能ヒドロキシフェニル型エポキシ樹脂、活性開始温度が約１３０℃のイミダゾール系硬化剤、及び溶剤としてのエチルカルビトールを、表１Ａ及び表１Ｂの実施例１に示す配合部数にて、ニーダーミキサーを用いて撹拌混合する。その後、三本ロールによって導電性粒子をペースト中に均一分散させた。
　該ペーストを、予め、定格１ｋΩに相当する抵抗体と、銀からなる金属電極層と、抵抗体の保護膜とが形成された３２１６サイズのアルミナ基材の両端面に、該端面の中央付近において硬化後の厚みが約２０μｍとなるように、ローラー転写法を用いて塗膜を形成した。その後、乾燥炉にて１７５℃で１５分間の熱硬化により、端面電極層を形成した。その後、電解メッキにより、該端面電極層の上にニッケルめっき層を約１５μｍと、更にその上に錫めっき層を約５０μｍ形成することにより、チップ抵抗器を得た。
　表１Ａ及び表１Ｂは、実施例１～２２の混合材料の各成分を示している。また、表２は、比較例１～９の各成分を示している。
　より詳細には、実施例２～１１については、実施例１に対してウイスカ状粒子とフレーク状粒子の比率、及び混合材料により構成されている層中の体積分率が変更されている。また、実施例１２の成分は、活性開始温度が１１０℃以上(具体的には、活性開始温度約１４７℃）の実施例１とは異なるイミダゾール系硬化剤を使用した点を除いて、実施例１の成分と同様である。また、実施例１３の成分は、分子量を変更した実施例１とは異なるヒドロキシフェニル型エポキシ樹脂（数平均分子量約７７０）を使用した点を除いて、実施例１の成分と同様である。
　また、実施例１４の成分は、硬化剤としてジシアンジアミドと硬化触媒（ｆ）としてイミダゾール系硬化剤を使用した点を除いて実施例１の成分と同様である。また、実施例１５及び１６の成分は、実施例１の成分に加えて、さらに硬化触媒（ｆ）を使用した点を除いて、実施例１の成分と同様である。また、実施例１７～２２の成分は、導電性物質（ａ’）として、それぞれ、Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ、Ｐｔ、又ははんだ（この実施例においては、Ｓｎ－３Ａｇ－０．５Ｃｕ合金）を添加した点を除いて、実施例１の成分と同様である。
　また、比較例については、次の通りである。比較例１の成分は、カーボンが含まれていない点を除いて、実施例１の成分と同様である。また、比較例２及び３の成分は、それぞれ、ウイスカ状粒子を１としたときのフレーク状粒子の質量比が、９以上（具体的には、１２）、又は３/７未満（具体的には、０．２４）である点を除いて、実施例１の成分と同様である。比較例４の成分は、数平均分子量が８００超（具体的には、数平均分子量約１７００）のヒドロキシフェニル型エポキシ樹脂が採用されている点を除いて、実施例１の成分と同様である。また、比較例５の成分は、ヒドロキシフェニル型以外のビスフェノールＡ型のエポキシ樹脂（質量平均分子量は約５００００）が採用されている点を除いて、実施例１の成分と同様である。また、比較例６の成分は、ヒドロキシフェニル型以外のビスフェノールＡ型のエポキシ樹脂（質量平均分子量は約５５００)とノボラック型のエポキシ樹脂とが採用されている点を除いて、実施例１の成分と同様である。また、比較例７の成分は、活性開始温度が１１０℃未満(具体的には、活性開始温度約８３℃）の実施例１とは異なるイミダゾール系硬化剤を使用した点を除いて、実施例１の成分と同様である。比較例８の成分は、イミダゾール系硬化剤又はジシアンジアミドとは異なる硬化剤（例えば、フェノール系）を使用した点を除いて、実施例１の成分と同様である。また、比較例９の成分は、混合材料により構成されている層中の、ウイスカ状粒子及びフレーク状粒子の体積率が２５％超（具体的には、２７％）である点を除いて、実施例１の成分と同様である。
　上述の各実施例、及び各比較例について、
　（ｉ）混合材料により構成されている層のはんだ付け耐熱性（３００℃及び２７０℃）、
　（ｉｉ）混合材料により構成されている層の－５５℃と１５５℃との間でのヒートサイクル熱衝撃性、
　（ｉｉｉ）１６０℃及び２００℃における混合材料により構成されている層とセラミック基材との界面の接着強度、あるいはニッケルめっき層との接着強度、
　（ｉｖ）混合材料により構成されている層の体積抵抗率、
及び
　（ｖ）混合材料により構成されている層中の空洞（ボイド）の有無、
について評価及び分析を行った。
　表１Ａ、表１Ｂ、表３Ａ、及び表３Ｂは、上述の各実施例の各評価及び分析結果である。また、表２及び表４は、上述の各比較例の各評価及び分析結果である。なお、比較例７については、試料を作製した後、短時間で増粘してゲル化したため、各測定及び評価を行うことができなかった。
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
Figure JPOXMLDOC01-appb-T000005
Figure JPOXMLDOC01-appb-T000006
Figure JPOXMLDOC01-appb-T000007
　表１Ａ、表１Ｂ、表３Ａ、及び表３Ｂに示すように、本実施形態の端面電極層を備えることにより、苛酷な環境下であっても高い信頼性を備えるチップ抵抗器１００を実現し得る。
　なお、上述の実施形態又は各実施例の開示は、その実施形態又は実施例の説明のために記載したものであって、本発明を限定するために記載したものではない。加えて、上述の実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。
　上述の実施形態のチップ状電子部品は、主に電子部品又はその一部として利用され得る。

Claims (9)

  1. 　基板と、該基板の端面上に配置された端面電極層とを備え、
    　前記端面電極層が、
    　　導電性物質（ａ’）（但し、カーボン（ａ）を該導電性物質（ａ’）の一種として含む）と、
    　　前記導電性物質（ａ’）によって被覆されたウイスカ状粒子（ｂ）と、
    　　導電性を有するフレーク状粒子（ｃ）と、
    　　分子量が４５０以上８００未満の４官能ヒドロキシフェニル型のエポキシ樹脂（ｄ）と、
    　　を含む混合材料により構成され、かつ
    　前記ウイスカ状粒子（ｂ）を１としたときの前記フレーク状粒子（ｃ）の質量比が、３／７以上９以下である、
    　チップ状電子部品。
  2. 　前記導電性物質（ａ’）が、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ、Ｐｔ、及びはんだからなる群から選択される少なくとも１種と、前記カーボン（ａ）とからなる、
    　請求項１に記載のチップ状電子部品。
  3. 　硬化剤（ｅ）及び硬化触媒（ｆ）をさらに含む、
    　請求項１又は請求項２に記載のチップ状電子部品。
  4. 　前記硬化剤（ｅ）が、活性開始温度が１１０℃以上のイミダゾール系硬化剤（但し、トリアジン骨格を持つものを除く）、及び／又はジシアンジアミドである、
    　請求項３に記載のチップ状電子部品。
  5. 　前記端面電極層をＳＥＭにより倍率１５００倍で観察したときに、前記端面電極層の０．０７５ｍｍ×０．０５７ｍｍの無作為に選んだ視野中における、前記ウイスカ状粒子（ｂ）及び前記フレーク状粒子（ｃ）が、前記端面電極層の最表面に露出する面積分率が、３０％以上である領域を含む、
    　請求項１乃至請求項４のいずれか1項に記載のチップ状電子部品。
  6. 　前記端面電極層を断面ＳＥＭにより倍率１０００倍で観察したときに、前記端面電極層の０．１２５ｍｍ×０．０３４ｍｍの無作為に選んだ視野中における、前記端面電極層の最表面に露出する前記ウイスカ状粒子（ｂ）及び前記フレーク状粒子（ｃ）と、前記チップ状電子部品が備えるめっき層とが接する間隔が、１０μｍ以下である領域を含む、
    　請求項１乃至請求項５のいずれか1項に記載のチップ状電子部品。
  7. 　前記端面電極層における、前記ウイスカ状粒子（ｂ）及び前記フレーク状粒子（ｃ）の体積率が、７％以上２５％以下である、
    　請求項１乃至請求項６のいずれか1項に記載のチップ状電子部品。
  8. 　－５５℃以上１５５℃以下の温度範囲において、前記端面電極層の貯蔵弾性率が、１０７Ｐａ以上１０１０Ｐａ以下である、
    　請求項１乃至請求項７のいずれか1項に記載のチップ状電子部品。
  9. 　前記端面電極層の樹脂換算における１質量％減少温度が、２５０℃以上である、
    　請求項１乃至請求項８のいずれか1項に記載のチップ状電子部品。
PCT/JP2018/046661 2017-12-25 2018-12-18 チップ状電子部品 WO2019131352A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019518005A JP6601648B1 (ja) 2017-12-25 2018-12-18 チップ状電子部品
US16/496,930 US11081263B2 (en) 2017-12-25 2018-12-18 Chip-shaped electronic component
CN201880005499.1A CN110199362B (zh) 2017-12-25 2018-12-18 芯片状电子部件
TW107146622A TWI770338B (zh) 2017-12-25 2018-12-22 晶片狀電子零件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-247249 2017-12-25
JP2017247249 2017-12-25

Publications (1)

Publication Number Publication Date
WO2019131352A1 true WO2019131352A1 (ja) 2019-07-04

Family

ID=67067363

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/046661 WO2019131352A1 (ja) 2017-12-25 2018-12-18 チップ状電子部品

Country Status (5)

Country Link
US (1) US11081263B2 (ja)
JP (1) JP6601648B1 (ja)
CN (1) CN110199362B (ja)
TW (1) TWI770338B (ja)
WO (1) WO2019131352A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023112667A1 (ja) * 2021-12-13 2023-06-22 パナソニックＩｐマネジメント株式会社 電子部品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020013908A (ja) * 2018-07-18 2020-01-23 住友電工デバイス・イノベーション株式会社 電子部品の実装構造

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032201A1 (ja) * 2005-09-15 2007-03-22 Matsushita Electric Industrial Co., Ltd. チップ状電子部品
JP2010108845A (ja) * 2008-10-31 2010-05-13 Namics Corp 外部電極用導電性ペースト、及びそれを用いて形成した外部電極を備えた積層セラミック電子部品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257211A (ja) 1991-02-08 1992-09-11 Murata Mfg Co Ltd チップ型電子部品
JP3955805B2 (ja) 2002-09-13 2007-08-08 ペルノックス株式会社 導電性ペースト組成物
JP2007234828A (ja) * 2006-02-28 2007-09-13 Tdk Corp 電子部品及びその製造方法
CN102576902B (zh) * 2009-10-21 2015-05-27 国立大学法人京都大学 使用含有聚合物复合微粒的高分子固体电解质的电化学器件
JP5732884B2 (ja) * 2011-02-09 2015-06-10 富士通株式会社 半導体装置及びその製造方法、電源装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032201A1 (ja) * 2005-09-15 2007-03-22 Matsushita Electric Industrial Co., Ltd. チップ状電子部品
JP2010108845A (ja) * 2008-10-31 2010-05-13 Namics Corp 外部電極用導電性ペースト、及びそれを用いて形成した外部電極を備えた積層セラミック電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023112667A1 (ja) * 2021-12-13 2023-06-22 パナソニックＩｐマネジメント株式会社 電子部品

Also Published As

Publication number Publication date
CN110199362B (zh) 2021-12-07
US11081263B2 (en) 2021-08-03
JPWO2019131352A1 (ja) 2020-01-16
US20200126695A1 (en) 2020-04-23
JP6601648B1 (ja) 2019-11-06
CN110199362A (zh) 2019-09-03
TW201930428A (zh) 2019-08-01
TWI770338B (zh) 2022-07-11

Similar Documents

Publication Publication Date Title
US8222751B2 (en) Electroconductive bonding material and electronic apparatus
JP5041454B2 (ja) 導電接続部材
CN105826418B (zh) 连接结构的制造方法以及太阳能电池模块的制造方法
DE60119270T2 (de) Leitfähiger klebstoff, apparat zum fertigen einer elektronischen komponente und verfahren zu deren fertigung
KR101807876B1 (ko) 외부 전극용 도전성 페이스트, 및 그것을 이용하여 형성한 외부 전극을 구비한 적층 세라믹 전자 부품
WO2013015304A1 (ja) 導電性粒子、導電材料及び接続構造体
TW201011088A (en) Conductive adhesive and LED substrate using it
KR20040044863A (ko) 도체 조성물 및 그 제조방법
JP6203783B2 (ja) 導電性接着剤および電子基板の製造方法
WO2019131352A1 (ja) チップ状電子部品
US6426021B2 (en) Anisotropically electroconductive adhesive material and connecting method
JP7025603B1 (ja) 接合用組成物の製造方法
DE112021002818T5 (de) Elektrisch leitfähige zusammensetzung, elektrisch leitfähiger sinterteil und bauteil mit elektrisch leitfähigem sinterteil
JP5609492B2 (ja) 電子部品及びその製造方法
CN109509569B (zh) 电极的连接方法及电子基板的制造方法
JP5522390B2 (ja) 導電性ペースト組成物および導電接着方法
EP2309830B1 (en) Plating film, printed wiring board, and module substrate
TW202103185A (zh) 連接構造體、連接構造體之製造方法、連接材料及被覆導電粒子
JP2009024149A (ja) 接着剤及び接合体
JP2003147316A (ja) 接着用樹脂ペースト組成物及びこれを用いた半導体装置
JP2006111807A (ja) 電子部品及びその製造法
JP6836184B2 (ja) 厚膜導体形成用組成物および厚膜導体の製造方法
JP2003147317A (ja) 接着用樹脂ペースト組成物及びこれを用いた半導体装置
JP3952004B2 (ja) 導電ペースト
JP2017069027A (ja) 導電性ペースト、電子部品及び積層セラミックコンデンサ

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019518005

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18894671

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18894671

Country of ref document: EP

Kind code of ref document: A1