WO2019044752A1 - 回路基板およびこれを備える電子装置 - Google Patents

回路基板およびこれを備える電子装置 Download PDF

Info

Publication number
WO2019044752A1
WO2019044752A1 PCT/JP2018/031530 JP2018031530W WO2019044752A1 WO 2019044752 A1 WO2019044752 A1 WO 2019044752A1 JP 2018031530 W JP2018031530 W JP 2018031530W WO 2019044752 A1 WO2019044752 A1 WO 2019044752A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
circuit board
silver
mass
less
Prior art date
Application number
PCT/JP2018/031530
Other languages
English (en)
French (fr)
Inventor
阿部　裕一
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to US16/631,905 priority Critical patent/US10959320B2/en
Priority to EP18852570.3A priority patent/EP3678459B1/en
Priority to CN201880056553.5A priority patent/CN111052879B/zh
Priority to JP2019502027A priority patent/JP6608562B2/ja
Publication of WO2019044752A1 publication Critical patent/WO2019044752A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates

Definitions

  • the present disclosure relates to a circuit board and an electronic device provided with the circuit board.
  • a circuit board used in such an application includes a substrate having a through hole and a conductor (hereinafter referred to as a through conductor) located in the through hole, and the through conductor includes a metal layer It is electrically connected. Then, an electrical signal is input from the outside to the electronic component mounted on the metal layer through the through conductor.
  • the circuit board of the present disclosure includes a base made of a ceramic and having a through hole, and a through conductor located in the through hole.
  • the through conductor is at least one selected from the group A of the main components silver and copper, titanium, zirconium, hafnium and niobium, and at least the group B selected from the molybdenum, tantalum, tungsten, rhenium and osmium. It contains one and a first alloy made of either silver and indium or silver and tin.
  • the electronic device of this indication is provided with the circuit board of the said structure, and the electronic component located on the metal layer of this circuit board.
  • the electronic components located on the metal layer generate heat during operation. And with the high integration of electronic parts in recent years and the miniaturization and thinning of electronic devices, the amount of heat applied per volume in a circuit board is large. Therefore, when the heating and cooling of the circuit board are repeated due to the operation of the electronic component, the through conductor of the circuit board is likely to be cracked from a portion in contact with the inner wall of the through hole, and the electric resistance value of the through conductor increases. It was easy.
  • the circuit board of the present disclosure is resistant to cracking in the through conductor even if heating and cooling are repeated, and the electrical resistance value of the through conductor is unlikely to increase, and thus can withstand long-term use.
  • the electronic device of the present disclosure has high reliability because it includes the circuit board of the present disclosure.
  • the circuit board 10 of the present disclosure includes a base 1 having a through hole, and a through conductor 2 located in the through hole.
  • the substrate 1 is made of ceramic.
  • the ceramics for example, silicon carbide ceramics, aluminum oxide ceramics, silicon nitride ceramics, aluminum nitride ceramics or mullite ceramics can be used.
  • the heat dissipation of the circuit board 10 is improved by the high thermal conductivity.
  • the aluminum nitride ceramic means that 70% by mass or more of aluminum nitride accounts for 100% by mass of all the components constituting the aluminum nitride ceramic.
  • the material of the base 1 can be confirmed by the following method.
  • the substrate 1 is measured using an X-ray diffractometer (XRD), and the value of the obtained 2 ⁇ (2 ⁇ is a diffraction angle) is identified by the JCP DS card to identify the constituent components of the substrate 1 Do.
  • quantitative analysis of the substrate 1 is performed using an ICP (Inductively Coupled Plasma) emission spectrometer (ICP).
  • ICP Inductively Coupled Plasma
  • the component identified by XRD is aluminum nitride
  • AlN aluminum nitride
  • AlN aluminum nitride
  • substrate 1 is shown as a cross-sectional shape of a through-hole, it is not limited to this, It may be only rectangular shape.
  • the through conductor 2 is mainly composed of silver and copper.
  • silver and copper as main components mean that the total of silver and copper is at least 83 mass% in 100 mass% of all the components constituting the through conductor 2.
  • the through conductor 2 in the circuit board 10 of the present disclosure is excellent in heat dissipation, and heating and cooling of the circuit board 10 are repeated. Even if the through conductor 2 is cracked, the electrical resistance value of the through conductor 2 does not easily increase.
  • silver may be 65% by mass or more and 75% by mass or less
  • copper may be 18% by mass or more and 30% by mass or less in 100% by mass of all components constituting the through conductor 2.
  • the through conductor 2 is at least one selected from group A of titanium, zirconium, hafnium and niobium, and at least one selected from group B of molybdenum, tantalum, tungsten, rhenium and osmium, and silver and indium or silver And a first alloy made of either of tin and tin.
  • the first alloy is either an AgIn alloy or an AgSn alloy.
  • the through conductor 2 includes the group A
  • the inner wall of the through hole and the through conductor 2 are firmly joined, and when heating and cooling are repeated, the through conductor 2 is formed of the through hole. It is hard to peel off the inner wall, and the occurrence of cracks is suppressed.
  • the through conductor 2 includes the group B, the group B serves as an aggregate, and the other components (silver, copper, group A, which will be described later) are used as the aggregate.
  • the circuit board 10 of the present disclosure satisfying such a configuration is less likely to crack in the through conductor 2 from the point of contact with the inner wall of the through hole, and the through conductor Since the electric resistance value of 2 is hard to increase, it can withstand use for a long time.
  • the components (silver, copper, group A, group B) constituting the through conductor 2 and the contents thereof may be confirmed by the following method.
  • the circuit board 10 is cut so as to have a cross-sectional shape as shown in FIG. 1 and polished using a cross section polisher (CP) to obtain a polished surface.
  • CP cross section polisher
  • the components constituting the through conductor 2 and their contents are measured using an energy dispersive X-ray analyzer (EDS) provided with a scanning electron microscope (SEM).
  • EDS energy dispersive X-ray analyzer
  • SEM scanning electron microscope
  • the through conductor 2 may be scraped off and an ICP or X-ray fluorescence analyzer (XRF) may be used to measure the components constituting the through conductor 2 and the content thereof.
  • ICP energy dispersive X-ray analyzer
  • XRF X-ray fluorescence analyzer
  • the through conductor 2 contains the first alloy made of either silver and indium or silver and tin.
  • the polished surface described above is used as a measurement surface, and surface analysis is performed using an electron beam microanalyzer (EPMA).
  • EPMA electron beam microanalyzer
  • the location where silver and indium exist simultaneously is confirmed in the color mapping of area analysis, it is regarded as containing the 1st alloy which consists of silver and indium.
  • the color mapping of area analysis when a place where silver and tin are simultaneously present is confirmed, it is regarded as containing the first alloy composed of silver and tin.
  • the total content of the group A may be 1.5% by mass or more and 3.0% by mass or less in 100% by mass of all the components constituting the through conductor 2. If such a configuration is satisfied, the inner wall of the through hole and the through conductor 2 are more firmly joined, and when heating and cooling are repeated, the through conductor 2 is less likely to be peeled off from the inner wall of the through hole. The occurrence is further suppressed.
  • the total content of the group B may be 3.0 mass% or more and 8.0 mass% or less in 100 mass% of all components constituting the through conductor 2. If such a configuration is satisfied, in the through conductor 2, the group B effectively functions as an aggregate, and the other component fills the space between the groups B as the aggregate, thereby generating a crack. The amount of pores that are likely to become a starting point is further reduced.
  • the area share of the first alloy in the through conductor 2 may be 5 area% or more and 25 area% or less. If such a configuration is satisfied, the amount of pores can be reduced while maintaining high ductility of the through conductor 2.
  • the average value of the equivalent circle diameters of the first alloy may be, for example, 5 ⁇ m or more and 30 ⁇ m or less.
  • the area occupancy rate of the first alloy in the through conductor 2 and the average value of the equivalent circle diameters of the first alloy may be calculated by the following method. First, after the polished surface is obtained by the method described above, the presence of the first alloy is confirmed. Next, in the photograph of the polished surface taken by SEM, the first alloy is painted out black.
  • the through conductor 2 may have an indium or tin content of 1.0% by mass or more and 3.0% by mass or less in 100% by mass of all the components constituting the through conductor 2. If such a configuration is satisfied, the melting point of the through conductor 2 can be lowered while maintaining the ductility of the through conductor 2, and the amount of pores generated when the through conductor 2 is manufactured can be reduced.
  • the content of indium or tin in the through conductor 2 can be determined by measurement using EDS, XRF or ICP as described above.
  • the through conductor 2 may contain copper particles, and the area occupancy ratio of copper particles having a circle equivalent diameter of 5 ⁇ m or less may be 5 area% or more and 15 area% or less. If such a configuration is satisfied, copper particles are excellent in ductility, so that the ductility of the through conductor 2 is improved, and cracking is less likely to occur in the through conductor 2 even if heating and cooling are repeated.
  • the area occupancy rate of copper particles having a circle equivalent diameter of 5 ⁇ m or less in the through conductor 2 may be calculated by the following method. First, after obtaining a polished surface by the method described above, surface analysis of the polished surface is performed using EPMA. And if the grain content of the grain is higher than that of the other places at the location visually recognized as a grain by color mapping of area analysis, the grain is regarded as a grain of copper.
  • the copper particles regarded from the result of the color mapping are blacked out.
  • the equivalent circle diameter and the area of each copper particle are calculated by performing image analysis by applying the method of particle analysis of image analysis software "image A" using the photograph.
  • the area occupancy rate of copper particles having a circle equivalent diameter of 5 ⁇ m or less may be calculated by adding up the areas of copper particles having a circle equivalent diameter of 5 ⁇ m or less.
  • the threshold is "180" as the analysis conditions of "image A”. Good.
  • the through conductor 2 may have an oxygen content of 0.15% by mass or less in 100% by mass of the total mass constituting the through conductor 2. If such a configuration is satisfied, the component forming the through conductor 2 and oxygen do not easily form an oxide, and the inner wall of the through hole and the through conductor 2 are more firmly joined.
  • the oxygen content may be measured by irradiating the penetrating conductor 2 on the polished surface with an electron beam using EPMA after obtaining the polished surface by the method described above.
  • the through conductor 2 has a bonding layer including the component contained in the base 1 and the group A contained in the through conductor 2 at a position in contact with the inner wall of the through hole, and the maximum thickness of the bonding layer is 3 ⁇ m to 10 ⁇ m. It may be the following. As described above, when the bonding layer having the above-described thickness is provided, the inner wall of the through hole and the through conductor 2 are more firmly bonded, and the heat of the through conductor 2 is dissipated to the base 1 through the bonding layer. Since it becomes easy, even if heating and cooling are repeated, cracks are less likely to occur in the through conductor 2. In addition, in the said joining layer, the group A contained in the penetration conductor 2 is not restricted to one.
  • the bonding layer containing the component contained in the base 1 and the group A contained in the through conductor 2 is a nitride layer containing nitrogen and group A if the base 1 is a nitride-based ceramic.
  • the substrate 1 is an oxide-based ceramic, it is a layer of oxide containing oxygen and group A, and if the substrate 1 is a carbide-based ceramic, it is a layer of carbide containing carbon and group A.
  • the circuit board 10 is cut so as to have a cross-sectional shape as shown in FIG. 1 and polished using CP to obtain a polished surface.
  • surface analysis is performed using EPMA with this polished surface as a measurement surface, and when the substrate 1 is a nitride-based ceramic, nitrogen and the via conductor 2 are contained at positions contacting the inner wall of the through hole of the through conductor 2 If there is a nitride layer including the group A, it may be regarded as a bonding layer.
  • the maximum thickness of the bonding layer may be measured from a photograph taken by SEM.
  • the circuit board 10 of the present disclosure may include the metal layer 3 located on the base 1 and the through conductor 2.
  • FIG. 2 shows an example in which the metal layer 3 is provided on the upper surface of the base 1 and the upper surface of the through conductor 2, but at least either the upper surface or the lower surface of the base 1 and the through conductor 2 is metal It is sufficient to have the layer 3.
  • the metal layer 3 may be provided on both the upper surface and the lower surface of the base 1 and the through conductor 2.
  • the main component of the metal layer 3 may be gold, silver, copper or nickel.
  • the main component of gold, silver, copper or nickel is that of 100% by mass of all the components constituting the metal layer 3, gold, silver, copper or nickel is 50% by mass or more.
  • the response of the electronic component is improved when the electronic component is placed on the metal layer 3 be able to.
  • the content of each component constituting the metal layer 3 can be determined by measurement using EDS, XRF or ICP as in the case of the through conductor 2.
  • the circuit board 10 of this indication is provided with the metal layer 3, as shown in FIG. 2, it is provided with the thin film layer 4 located between the penetration conductor 2 and the metal layer 3, and the main component of the thin film layer 4 May be titanium or chromium.
  • titanium or chromium as the main component means that titanium or chromium is 90% by mass or more in 100% by mass of all the components constituting the thin film layer 4.
  • the metal layer 3 and the through conductor 2 are strongly joined, and even if heating and cooling are repeated, the through conductor 2 is less likely to be cracked and the electric resistance value is further increased. It is difficult to do.
  • the circuit board 10 of the present disclosure has a second alloy including a component that configures the thin film layer 4 and at least one selected from silver, copper, indium, and tin at the interface between the through conductor 2 and the thin film layer 4. It may be done.
  • the second alloy is, for example, an alloy containing titanium and at least one selected from silver, copper, indium and tin.
  • the second alloy is an alloy containing, for example, chromium and at least one selected from silver, copper, indium and tin.
  • the average value of the equivalent circle diameters of the second alloy may be, for example, 50 nm or more and 500 nm or less.
  • the second alloy is present at the interface between the through conductor 2 and the thin film layer 4 by the following method.
  • a region including the interface between the through conductor 2 and the thin film layer 4 is cut out of the circuit substrate 10 using an ion beam or the like at a thickness of 100 nm or less, and at a magnification of 50,000 or more using a transmission electron microscope (TEM). Observe the interface above. And if it measures using EDS and there exists an alloy which contains the component which comprises the thin film layer 4, and at least one selected from silver, copper, an indium, and a tin, it is a 2nd alloy.
  • the second alloy is painted black using a photograph taken by a TEM for the same place as the range in which the above analysis was performed.
  • the average value of the equivalent circle diameters of the second alloy can be calculated by performing image analysis by applying the method of particle analysis of image analysis software "image A" using the photograph.
  • the threshold is "180" as the analysis conditions of "image A”. Good.
  • the electronic device 20 of this indication is equipped with the circuit board 10 of this indication, and the electronic component 5 located on the metal layer 3 of the circuit board 10, as shown in FIG.
  • the electronic device 20 of the present disclosure has high reliability because it includes the circuit board 10 of the present disclosure that can withstand use for a long period of time.
  • a light emitting diode (LED) element for example, a light emitting diode (LED) element, an insulated gate bipolar transistor (IGBT) element, an intelligent power module (IPM) element, a metal oxide film field effect transistor (MOSFET) element, Semiconductor devices such as freewheeling diode (FWD) device, giant transistor (GTR) device, Schottky barrier diode (SBD), high electron transfer transistor (HEMT) device, complementary metal oxide semiconductor (CMOS), etc.
  • a heating element, a Peltier element or the like for a sublimation type thermal printer head or a thermal ink jet printer head can be used.
  • a base 1 having aluminum nitride as a main component and having through holes is prepared by a known method.
  • a metal paste to be the through conductor 2 is manufactured.
  • silver powder, copper powder, group A powder (titanium powder, zirconium powder, hafnium powder, niobium powder), group B powder (molybdenum powder, tantalum powder, tungsten powder, rhenium powder, osmium powder), indium A powder or tin powder is prepared, and each powder is weighed and mixed so that the total of silver powder and copper powder is 83% by mass or more, to obtain a mixed powder. Furthermore, a metal paste is obtained by adding an organic vehicle to this mixed powder.
  • the organic vehicle is obtained by dissolving an organic binder in an organic solvent
  • examples of the organic binder include acrylics such as polybutyl methacrylate and polymethyl methacrylate, nitrocellulose, ethyl cellulose, cellulose acetate, and butyl cellulose.
  • acrylics such as polybutyl methacrylate and polymethyl methacrylate
  • nitrocellulose such as ethyl cellulose
  • cellulose acetate nitrocellulose
  • ethyl cellulose cellulose acetate
  • butyl cellulose One or more selected from celluloses, polyethers such as polyoxymethylene, and polyvinyls such as polybutadiene and polyisoprene can be used as a mixture.
  • organic solvents for example, carbitol, carbitol acetate, ⁇ -terpineol, metacresol, dimethylimidazole, dimethylimidazolidinone, dimethyl formamide, diacetone alcohol, triethylene glycol, paraxylene, ethyl lactate, isophorone
  • organic solvents for example, carbitol, carbitol acetate, ⁇ -terpineol, metacresol, dimethylimidazole, dimethylimidazolidinone, dimethyl formamide, diacetone alcohol, triethylene glycol, paraxylene, ethyl lactate, isophorone
  • the metal paste is filled in the through holes of the substrate 1, dried, and held in vacuum at a maximum temperature of 780 ° C. or more and 850 ° C. or less for 10 minutes or more and 60 minutes or less. Then, after holding at the highest temperature for the above-mentioned time, the temperature lowering rate from the highest temperature is set to 10 ° C./min or less, and cooled to room temperature to form a first alloy composed of silver and either indium or silver and tin. be able to. Thereby, the circuit board 10 of the present disclosure is obtained.
  • indium powder and tin powder in 100 mass% of mixed powder may be adjusted to be 0.8% by mass or more and 5% by mass or less.
  • copper powder having a circle equivalent diameter of 5 ⁇ m or less is mixed powder. While being used, the content of the copper powder in the mixed powder and the holding time at the maximum temperature during heat treatment may be adjusted.
  • the content of oxygen contained in each raw material powder is adjusted. Just do it.
  • the through conductor 2 has a bonding layer including a component constituting the base 1 and at least one selected from the group A included in the through conductor 2 at a position in contact with the inner wall of the through hole.
  • the maximum temperature during heat treatment may be 800 ° C. or more and 840 ° C. or less.
  • the metal layer 3 may be formed on the base 1 and the through conductor 2.
  • a method for forming the metal layer 3 any known metal paste method, plating method, sputtering method or the like may be used.
  • a thin film layer 4 mainly composed of titanium or chromium may be formed between the through conductor 2 and the metal layer 3.
  • a thin film layer 4 mainly composed of titanium or chromium may be formed between the through conductor 2 and the metal layer 3.
  • the formation method of the thin film layer 4 and the metal layer 3 by sputtering method is demonstrated.
  • the surface of the base 1 including the through conductor 2 on which the metal layer 3 is formed is polished.
  • the thin film layer 4 mainly composed of titanium is formed on the polished surface by sputtering.
  • gold is formed on the thin layer 4 by sputtering to form the metal layer 3 made of gold.
  • platinum may be formed on the thin film layer 4 by sputtering.
  • the desired pattern of the metal layer 3 can be obtained by performing an etching process.
  • the surface of the metal layer 3 may be coated with a coating layer composed of at least one selected from silver, copper, nickel, palladium and platinum by a known plating method.
  • the thin film is formed by sputtering.
  • the surface of the through conductor 2 is polished and reverse sputtering is performed to cause ions to collide with the surface of the through conductor 2, thereby activating silver, copper, indium and tin on the surface of the through conductor 2 You may change it.
  • a manufacturing method of circuit board 10 of this indication is not restricted to a manufacturing method mentioned above. For example, if the base 1 on which the dividing grooves are formed, a large number of circuit boards 10 can be formed.
  • the electronic device 20 of the present disclosure a method of manufacturing the electronic device 20 configured as shown in FIG. 3 will be described.
  • the circuit board 10 obtained by the above-described manufacturing method is prepared.
  • the electronic component 5 on the metal layer 3 the electronic device 20 of the present disclosure can be obtained.
  • a 0.38 mm thick base made of an aluminum nitride ceramic having a through hole with a diameter of 100 ⁇ m was prepared by a known method.
  • 1 and 3 contain 0.7% by mass of tin powder.
  • the mixed powder was obtained by weighing and mixing each powder so that an indium powder might be 0.7 mass% instead of tin powder.
  • the content of oxygen contained in each raw material powder is adjusted so that the content of oxygen in the through conductor is 0.20% by mass in 100% by mass of all the components constituting the through conductor. It was adjusted.
  • the metal paste was filled into the through holes of the substrate, dried, and kept in vacuum at a maximum temperature of 780 ° C. for 20 minutes. After that, sample no. As for Sample Nos. 1 and 2, the rate of temperature decrease from the maximum temperature was 10 ° C./min. As for 3, the temperature lowering rate from the maximum temperature was 20 ° C./min, and cooled to room temperature.
  • both surfaces of the substrate on which the through conductor is formed are polished, and titanium, platinum and gold are sequentially formed on both surfaces of the substrate by sputtering to form a metal layer mainly composed of gold, and each sample is formed. Obtained.
  • the thicknesses of titanium, platinum and gold were 0.05 ⁇ m, 0.1 ⁇ m and 3 ⁇ m, respectively.
  • each sample was cut so as to have a cross-sectional shape as shown in FIG. 1 and polished using CP to obtain a polished surface.
  • this polished surface was used as a measurement surface, and surface analysis was performed using EPMA.
  • those in which the presence of silver and indium or tin were simultaneously confirmed by color mapping of area analysis were regarded as a first alloy consisting of silver and indium or silver and tin.
  • sample no While the presence of the first alloy could not be confirmed in No. 3, sample No. 3 was not obtained.
  • 1 is a first alloy made of silver and tin, sample no. The presence of the first alloy consisting of silver and indium was confirmed in 2.
  • the terminal of the electrical resistance measuring device is brought into contact with the metal layer of each sample, and a voltage of 3.5 mV is applied to the electrical resistance including the through conductor. The value was measured.
  • each sample is put into a thermal shock test device, the temperature is lowered from room temperature (25 ° C.) to ⁇ 45 ° C. and held for 10 minutes, then the temperature is raised and held at 125 ° C. for 10 minutes, then to room temperature This cycle was repeated with one cycle of temperature lowering. And the sample was taken out every 100 cycles, and the electric resistance value of the sample was measured by the method of measuring the above-mentioned electric resistance value. Then, the number of cycles when the electrical resistance value increased by 100% or more than the electrical resistance value before the heat cycle test was recorded. Here, as the value of the recorded cycle number is larger, it means that the electric resistance value is less likely to increase even if heating and cooling are repeated.
  • sample nos. Sample No. 3 in comparison with No.3.
  • the number of cycles of 1 and 2 was as large as 600 or more. From this result, the through conductor contains the first alloy consisting of silver and indium or any of silver and tin, so that the electrical resistance value can be maintained low even if heating and cooling are repeated, and the long-term It has been found possible to use over
  • the content of a tin powder is adjusted so that it may become a value shown in Table 2 among 100 mass% of mixed powder, and the sample Nio of Example 1 of Example 1 is adjusted. It was the same as in the preparation method of 1.
  • the content of silver powder was reduced instead. Also, for sample no. Sample No. 4 of Example 1 was obtained. Same as 1.
  • the area occupancy occupied by the alloy in the through conductor of each sample was calculated by the following method.
  • image A As the analysis conditions for “image A”, the lightness of particles is “dark”, the method of binarization is “manual”, the small figure removal is “0.01 ⁇ m”, and the threshold is “180”.
  • the content of tin in the through conductor of each sample was measured by the following method. First, a polished surface was obtained by the same method as in Example 1. Next, using this polished surface as an observation surface, the content of tin in the through conductor of each sample was measured using EDS attached to the SEM.
  • sample nos. As compared with samples 4 and 9, sample No.
  • the number of cycles of 5 to 8 was as large as 800 or more. From this result, it was found that the electrical resistance value can be maintained lower even if heating and cooling are repeated if the area occupancy ratio of the first alloy in the through conductor is 5 area% or more and 25 area% or less.
  • sample No. For sample no. Among samples 5 to 8, sample No. The number of cycles of 6 and 7 was even greater, more than 900 times. From this result, it was found that, in the through conductor, when the content of tin is 1.0% by mass or more and 3.0% by mass or less, the electrical resistance value can be maintained even lower even if heating and cooling are repeated.
  • the area occupancy rate of copper particles having a circle equivalent diameter of 5 ⁇ m or less in the through conductor of each sample was calculated by the following method.
  • surface analysis of the polished surface was performed using EPMA.
  • color mapping of area analysis confirmed the presence of copper, which was regarded as a grain of copper.
  • the copper grain considered from the result of color mapping was blacked out using the photograph taken with SEM about the same location as the range which performed the above-mentioned area analysis.
  • the equivalent circle diameter and the area of each copper particle were calculated by image analysis applying a method called particle analysis of image analysis software "image A”.
  • image A the area occupancy rate which the particle
  • image A the analysis conditions for “image A”, the lightness of particles is “dark”, the method of binarization is “manual”, the small figure removal is “0.01 ⁇ m”, and the threshold is “180”.
  • sample nos. Sample Nos. 10 and 14 are compared.
  • the number of cycles of 11 to 13 was as large as 1,200 times or more. From this result, in the through conductor, if the area occupancy occupied by copper particles having a circle equivalent diameter of 5 ⁇ m or less is 5 area% or more and 15 area% or less, the electric resistance value is measured even if heating and cooling are repeated. It turned out that it could be kept lower.
  • Example 3 of Example 3 except that content of oxygen contained in each raw material powder was adjusted so that content of oxygen in a penetration conductor becomes a value of Table 4.
  • the method was the same as in the preparation method of 12.
  • Sample No. Sample No. 15 of Example 3 was obtained. Same as 12.
  • sample nos. Sample No. 15 as compared with No. 15.
  • the number of cycles of 16, 17 was as large as 1,600 times or more. From this result, it was found that if the content of oxygen in the through conductor is 0.15 mass% or less, the electric resistance value can be maintained lower even if heating and cooling are repeated.
  • the through conductor a sample having a different maximum thickness of the bonding layer, which is a nitride containing titanium, present at a position in contact with the inner wall of the through hole was manufactured, and the change in electrical resistance value was evaluated by heat cycle test.
  • the bonding layer which is a nitride containing titanium
  • Example 4 of Example 4 was not obtained. It was the same as in the preparation method of 17. Sample No. Sample No. 18 of Example 4 was obtained. Same as 17.
  • the maximum thickness of the titanium nitride-containing bonding layer in each sample was measured by the following method.
  • a polished surface was obtained by the same method as in Example 1.
  • surface analysis was performed using EPMA, and a layer in which titanium and nitrogen were present at a position in contact with the inner wall of the through hole of the through conductor was regarded as a bonding layer.
  • the maximum thickness of the bonding layer was measured from a photograph taken by SEM.
  • base 2 through conductor 3: metal layer 4: thin film layer 5: electronic component 10, 10a, 10b: circuit board 20: electronic device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本開示の回路基板は、貫通孔を有する、セラミックスからなる基体と、前記貫通孔内に位置する貫通導体と、を備える。また、貫通導体は、主成分である銀および銅と、チタン、ジルコニウム、ハフニウムおよびニオブのグループＡから選択される少なくとも一つと、モリブデン、タンタル、タングステン、レニウムおよびオスミウムのグループＢから選択される少なくとも一つと、銀およびインジウムまたは銀およびスズのいずれかからなる第１合金とを含有する。

Description

回路基板およびこれを備える電子装置
　本開示は、回路基板およびこれを備える電子装置に関する。
　回路基板の金属層上に半導体素子、発熱素子、ペルチェ素子等の各種電子部品が搭載された電子装置が知られている。このような用途において使用される回路基板は、貫通孔を有する基板と、貫通孔内に位置する導体（以下、貫通導体と記載する。）と、を備えており、この貫通導体は金属層と電気的に接合されている。そして、この貫通導体を介して、外部から金属層上に搭載された電子部品に電気信号が入力される。（例えば、特許文献１参照）
特開２０１５－６５４４２号公報
　本開示の回路基板は、貫通孔を有する、セラミックスからなる基体と、前記貫通孔内に位置する貫通導体と、を備える。また、貫通導体は、主成分である銀および銅と、チタン、ジルコニウム、ハフニウムおよびニオブのグループＡから選択される少なくとも一つと、モリブデン、タンタル、タングステン、レニウムおよびオスミウムのグループＢから選択される少なくとも一つと、銀およびインジウムまたは銀およびスズのいずれかからなる第１合金とを含有する。
　また、本開示の電子装置は、上記構成の回路基板と、該回路基板の金属層上に位置する電子部品とを備える。
本開示の回路基板における貫通孔周辺の一例を模式的に示す断面図である。 本開示の回路基板における貫通孔周辺の他の例を模式的に示す断面図である。 本開示の電子装置における電子部品周辺の一例を模式的に示す断面図である。
　金属層上に位置する電子部品は、動作時に熱を生じるものである。そして、近年の電子部品の高集積化、電子装置の小型化および薄型化によって、回路基板における体積当たりに加わる熱量は大きくなっている。そのため、電子部品の動作により、回路基板の加熱および冷却が繰り返されると、回路基板の貫通導体に、貫通孔の内壁と接触する箇所から亀裂が発生しやすく、貫通導体の電気抵抗値が増加しやすかった。
　このような事情に鑑みて、長期間に亘っての使用に耐えることができるように、回路基板の加熱および冷却が繰り返されても、電気抵抗値が増加する要因となる亀裂が発生しにくい貫通導体を備えた回路基板が求められている。
　本開示の回路基板は、加熱および冷却が繰り返されても、貫通導体に亀裂が発生しにくく、貫通導体の電気抵抗値が増加しにくいため、長期間に亘っての使用に耐え得る。
　また、本開示の電子装置は、本開示の回路基板を備えることから、高い信頼性を有する。
　以下、本開示の回路基板および電子装置について、図面を参照しながら詳細に説明する。
　本開示の回路基板１０は、図１に示すように、貫通孔を有する基体１と、貫通孔内に位置する貫通導体２とを備える。ここで、基体１は、セラミックスからなる。セラミックスとしては、例えば、炭化珪素質セラミックス、酸化アルミニウム質セラミックス、窒化珪素質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等を用いることができる。
　基体１が、窒化アルミニウム質セラミックス等の窒化物系セラミックスからなるときには、高い熱伝導率により、回路基板１０の放熱性が向上する。なお、窒化アルミニウム質セラミックスとは、窒化アルミニウム質セラミックスを構成する全成分１００質量％のうち、窒化アルミニウムが７０質量％以上を占めるものである。
　そして、基体１の材質は、以下の方法により確認することができる。まず、Ｘ線回折装置（ＸＲＤ）を用いて基体１を測定し、得られた２θ（２θは、回折角度である。）の値をＪＣＰＤＳカードで同定することで、基体１の構成成分を同定する。次に、ＩＣＰ（Inductively Coupled Plasma）発光分光分析装置（ＩＣＰ）を用いて、基体１の定量分析を行なう。このとき、ＸＲＤで同定された構成成分が窒化アルミニウムであり、ＩＣＰで測定したアルミニウム（Ａｌ）の含有量から窒化アルミニウム（ＡｌＮ）に換算した値が７０質量％以上であれば、窒化アルミニウム質セラミックスである。なお、他のセラミックスについても同様である。
　また、図１においては、貫通孔の断面形状として、基体１の上方および下方に向かって拡がる鼓形状を示しているが、これに限定されるものではなく、単に矩形状であってもよい。
　そして、貫通導体２は、銀および銅が主成分である。ここで、銀および銅が主成分とは、貫通導体２を構成する全成分１００質量％のうち、銀および銅の合計が８３質量％以上であることをいう。このように、貫通導体２の主成分が、熱伝導率が高い銀および銅であることから、本開示の回路基板１０における貫通導体２は放熱性に優れ、回路基板１０の加熱および冷却が繰り返されても、貫通導体２に亀裂が発生しにくく、貫通導体２の電気抵抗値が増加しにくい。貫通導体２は、貫通導体２を構成する全成分１００質量％のうち、銀が６５質量％以上７５質量％以下、銅が１８質量％以上３０質量％以下であってもよい。
　また、貫通導体２は、チタン、ジルコニウム、ハフニウムおよびニオブのグループＡから選択される少なくとも一つと、モリブデン、タンタル、タングステン、レニウムおよびオスミウムのグループＢから選択される少なくとも一つと、銀およびインジウムまたは銀およびスズのいずれかからなる第１合金とを含有する。言い換えるならば、第１合金とは、ＡｇＩｎ合金、または、ＡｇＳｎ合金のいずれかである。
　このように、貫通導体２がグループＡを含有していることで、貫通孔の内壁と貫通導体２とが強固に接合され、加熱および冷却が繰り返された際に、貫通導体２が貫通孔の内壁から剥がれにくく、亀裂の発生が抑制される。
　また、貫通導体２がグループＢを含有していることで、グループＢが骨材の役目を成し、骨材となるグループＢ同士の間を、他の成分（銀、銅、グループＡ、後述する第１合金）が埋めることで、貫通導体２において、亀裂が発生する起点となりやすい気孔の量が少なくなる。
　そして、貫通導体２が第１合金を含有していることで、貫通導体２を作製する際の第１合金生成時に、気孔を消滅させ、気孔の量を少なくすることができる。
　よって、このような構成を満足している本開示の回路基板１０は、加熱および冷却が繰り返されても、貫通孔の内壁と接触する箇所から、貫通導体２に亀裂が発生しにくく、貫通導体２の電気抵抗値が増加しにくいため、長期間に亘っての使用に耐え得る。
　ここで、貫通導体２を構成する成分（銀、銅、グループＡ、グループＢ）とその含有量は、以下の方法で確認すればよい。まず、図１に示すような断面形状となるように、回路基板１０を切断し、クロスセクションポリッシャー（ＣＰ）を用いて研磨することで研磨面を得る。次に、この研磨面を観察面として、走査型電子顕微鏡（ＳＥＭ）付設のエネルギー分散型Ｘ線分析装置（ＥＤＳ）用いて、貫通導体２を構成する成分とその含有量を測定する。または、貫通導体２を削り取り、ＩＣＰまたは蛍光Ｘ線分析装置（ＸＲＦ）を用いて、貫通導体２を構成する成分とその含有量とを測定してもよい。
　また、貫通導体２が、銀およびインジウムまたは銀およびスズのいずれかからなる第１合金を含有しているか否かは、以下の方法で確認すればよい。まず、上述した研磨面を測定面とし、電子線マイクロアナライザー（ＥＰＭＡ）を用いて面分析を行なう。そして、面分析のカラーマッピングにおいて、銀とインジウムとが同時に存在する箇所が確認された場合、銀およびインジウムからなる第１合金を含有しているとみなす。同様に、面分析のカラーマッピングにおいて、銀とスズとが同時に存在する箇所が確認された場合、銀およびスズからなる第１合金を含有しているとみなす。なお、同時に存在する箇所が確認されるというのは、例えば、銀の面分析の結果と、インジウムの面分析の結果を重ね合わせたとき、存在箇所に重なり合う領域があるということである。
　また、貫通導体２は、貫通導体２を構成する全成分１００質量％のうち、グループＡの合計含有量が１．５質量％以上３．０質量％以下であってもよい。このような構成を満足するならば、貫通孔の内壁と貫通導体２とがより強固に接合され、加熱および冷却が繰り返された際に、貫通導体２が貫通孔の内壁から剥がれにくく、亀裂の発生がさらに抑制される。
　また、貫通導体２は、貫通導体２を構成する全成分１００質量％のうち、グループＢの合計含有量が３．０質量％以上８．０質量％以下であってもよい。このような構成を満足するならば、貫通導体２において、グループＢが骨材の役目を効果的に成し、骨材となるグループＢ同士の間を他の成分が埋めることで、亀裂が発生する起点となりやすい気孔の量がさらに少なくなる。
　また、第１合金は、貫通導体２に占める面積占有率が５面積％以上２５面積％以下であってもよい。このような構成を満足するならば、貫通導体２の展延性を高く維持しつつ、気孔の量をより少なくすることができる。
　また、第１合金の円相当径の平均値は、例えば、５μｍ以上３０μｍ以下であってもよい。
　ここで、第１合金が貫通導体２に占める面積占有率、第１合金の円相当径の平均値は、以下の方法で算出すればよい。まず、上述した方法により、研磨面を得た後、第１合金の存在を確認する。次に、ＳＥＭにより撮影した研磨面の写真において、第１合金を黒く塗りつぶす。その後、この写真を画像データとして読み取り、画像解析ソフト「Ａ像くん」（登録商標、旭化成エンジニアリング（株）製、なお、以降に画像解析ソフト「Ａ像くん」と記した場合、旭化成エンジニアリング（株）製の画像解析ソフトを示すものとする。）の粒子解析という手法を適用して画像解析することにより、第１合金が占める面積占有率、第１合金の円相当径の平均値を算出すればよい。なお、「Ａ像くん」の解析条件としては、例えば粒子の明度を「暗」、２値化の方法を「手動」、小図形除去を「０．０１μｍ」、閾値を「１８０」とすればよい。
　また、貫通導体２は、貫通導体２を構成する全成分１００質量％のうち、インジウムまたはスズの含有量が１．０質量％以上３．０質量％以下であってもよい。このような構成を満足するならば、貫通導体２の展延性を維持しつつ、貫通導体２の融点を下げて、貫通導体２を作製する際に発生する気孔の量を少なくすることができる。
　ここで、貫通導体２におけるインジウムまたはスズの含有量に関しては、上述したように、ＥＤＳ、ＸＲＦまたはＩＣＰを用いて測定することにより求めることができる。
　また、貫通導体２は、銅の粒を含有し、円相当径が５μｍ以下である銅の粒が占める面積占有率が５面積％以上１５面積％以下であってもよい。このような構成を満足するならば、銅の粒は延性に優れることから、貫通導体２の展延性が向上し、加熱および冷却が繰り返されても、貫通導体２に亀裂が発生しにくくなる。
　ここで、貫通導体２における、円相当径が５μｍ以下である銅の粒が占める面積占有率は、以下の方法で算出すればよい。まず、上述した方法により、研磨面を得た後、ＥＰＭＡを用いて研磨面の面分析を行なう。そして、面分析のカラーマッピングにより、粒として視認される箇所において、その粒が他の箇所よりも銅の含有量が多ければ、その粒を銅の粒とみなす。
　次に、上述した面分析を行なった範囲と同じ箇所についてＳＥＭで撮影した写真を用いて、カラーマッピングの結果からみなした銅の粒を黒く塗りつぶす。次に、その写真を用いて、画像解析ソフト「Ａ像くん」の粒子解析という手法を適用して画像解析することにより、各銅の粒の円相当径と面積とを算出する。これにより、円相当径が５μｍ以下である銅の粒の面積を合算することで、円相当径が５μｍ以下である銅の粒が占める面積占有率を算出すればよい。なお、「Ａ像くん」の解析条件としては、例えば粒子の明度を「暗」、２値化の方法を「手動」、小図形除去を「０．０１μｍ」、閾値を「１８０」とすればよい。
　また、貫通導体２は、貫通導体２を構成する全質量１００質量％のうち、酸素の含有量が０．１５質量％以下であってもよい。このような構成を満足するならば、貫通導体２を構成する成分と酸素とが酸化物を形成しにくく、貫通孔の内壁と貫通導体２とがより強固に接合される。なお、酸素の含有量は、上述した方法により、研磨面を得た後、ＥＰＭＡを用いて研磨面の貫通導体２に電子線を照射することで測定すればよい。
　また、貫通導体２は、貫通孔の内壁に接する位置に、基体１に含まれる成分と貫通導体２に含まれるグループＡとを含む接合層を有し、接合層の最大厚みが、３μｍ以上１０μｍ以下であってもよい。このように、上記厚みの接合層を有していれば、貫通孔の内壁と貫通導体２とがより強固に接合されるとともに、接合層を介して、貫通導体２の熱を基体１に逃がしやすいものとなることから、加熱および冷却が繰り返されても、貫通導体２において亀裂が発生しにくいものとなる。なお、上記接合層において、貫通導体２に含まれるグループＡは、一つに限らない。
　ここで、基体１に含まれる成分と貫通導体２に含まれるグループＡとを含む接合層とは、基体１が窒化物系セラミックスであれば、窒素とグループＡとを含む窒化物の層であり、基体１が酸化物系セラミックスであれば、酸素とグループＡとを含む酸化物の層であり、基体１が炭化物系セラミックスであれば、炭素とグループＡとを含む炭化物の層である。
　なお、接合層が存在しているか否かは、以下の方法で確認すればよい。まず、図１に示すような断面形状となるように、回路基板１０を切断し、ＣＰを用いて研磨することで研磨面を得る。次に、この研磨面を測定面として、ＥＰＭＡ用いて面分析を行ない、基体１が窒化物系セラミックスであるとき、貫通導体２の貫通孔の内壁に接する位置に、窒素と貫通導体２に含まれるグループＡとを含む窒化物の層があれば、これを接合層とみなせばよい。なお、接合層の最大厚みは、ＳＥＭで撮影した写真から測定すればよい。
　また、本開示の回路基板１０は、図２に示すように、基体１上および貫通導体２上に位置する金属層３を備えていてもよい。ここで、図２においては、基体１の上面および貫通導体２の上面に金属層３を有している例を示しているが、少なくとも基体１および貫通導体２の上面または下面のいずれかに金属層３を有していればよい。また、基体１および貫通導体２の上面および下面の両方に金属層３を有していてもよい。
　ここで、金属層３の主成分は、金、銀、銅またはニッケルであってもよい。金、銀、銅またはニッケルが主成分とは、金属層３を構成する全成分１００質量％のうち、金、銀、銅またはニッケルが５０質量％以上であることである。このように、金属層３の主成分が、電気抵抗値の低い金、銀、銅またはニッケルであるならば、金属層３上に電子部品を載置した場合、電子部品の応答性を向上させることができる。また、金属層３を構成する各成分の含有量に関しては、貫通導体２と同様に、ＥＤＳ、ＸＲＦまたはＩＣＰを用いて測定することにより求めることができる。
　そして、本開示の回路基板１０は、金属層３を備えている場合、図２に示すように、貫通導体２および金属層３の間に位置する薄膜層４を備え、薄膜層４の主成分は、チタンまたはクロムであってもよい。ここで、チタンまたはクロムが主成分とは、薄膜層４を構成する全成分１００質量％のうち、チタンまたはクロムが９０質量％以上であることである。
　このような構成を満足するならば、金属層３と貫通導体２とが強固に接合され、加熱および冷却が繰り返されても、貫通導体２に亀裂がより発生しにくく、電気抵抗値がより増加しにくい。
　また、本開示の回路基板１０は、貫通導体２および薄膜層４の界面において、薄膜層４を構成する成分と銀、銅、インジウムおよび錫から選択される少なくとも一つとを含む第２合金を有していてもよい。
　このような構成を満足するならば、第２合金の存在により、貫通導体２と薄膜層４とが強固に接合され、加熱および冷却が繰り返されても、貫通導体２に亀裂がより発生しにくく、電気抵抗値がより増加しにくい。
　なお、薄膜層４の主成分がチタンであれば、第２合金は、例えば、チタンと、銀、銅、インジウムおよび錫から選択される少なくとも一つとを含む合金である。また、薄膜層４の主成分がクロムであれば、第２合金は、例えば、クロムと、銀、銅、インジウムおよび錫から選択される少なくとも一つとを含む合金である。
　また、第２合金の円相当径の平均値は、例えば、５０ｎｍ以上５００ｎｍ以下であってもよい。
　ここで、貫通導体２および薄膜層４の界面において、第２合金が存在するか否かは、以下の方法で確認すればよい。まず、回路基板１０から、イオンビーム等を用いて貫通導体２および薄膜層４の界面を含む領域を１００ｎｍ以下の厚みで切り出し、透過型電子顕微鏡（ＴＥＭ）を用いて倍率５万倍以上にて上記界面の観察を行なう。そして、ＥＤＳを用いて測定し、薄膜層４を構成する成分と銀、銅、インジウムおよび錫から選択される少なくとも一つを含む合金が存在すれば、それが第２合金である。
　また、上述した分析を行なった範囲と同じ箇所についてＴＥＭで撮影した写真を用いて、第２合金を黒く塗りつぶす。次に、その写真を用いて、画像解析ソフト「Ａ像くん」の粒子解析という手法を適用して画像解析することにより、第２合金の円相当径の平均値を算出することができる。なお、「Ａ像くん」の解析条件としては、例えば粒子の明度を「暗」、２値化の方法を「手動」、小図形除去を「０．０１μｍ」、閾値を「１８０」とすればよい。
　また、本開示の電子装置２０は、図３に示すように、本開示の回路基板１０と、回路基板１０の金属層３上に位置する電子部品５とを備える。そして、本開示の電子装置２０は、長期間に亘っての使用に耐えうる本開示の回路基板１０を備えることから、高い信頼性を有する。
　そして、電子部品５としては、例えば、発光ダイオード（ＬＥＤ）素子、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）素子、インテリジェント・パワー・モジュール（ＩＰＭ）素子、金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ）素子、フリーホイーリングダイオード（ＦＷＤ）素子、ジャイアント・トランジスタ（ＧＴＲ）素子、ショットキー・バリア・ダイオード（ＳＢＤ）、高電子移動トランジスタ（ＨＥＭＴ）素子、相補型金属酸化膜半導体（ＣＭＯＳ）等の半導体素子、昇華型サーマルプリンタヘッドまたはサーマルインクジェットプリンタヘッド用の発熱素子、ペルチェ素子等を用いることができる。
　以下、本開示の回路基板１０の製造方法の一例について説明する。
　まず、公知の方法により、窒化アルミニウムが主成分であり、貫通孔を有する基体１を準備する。
　次に、貫通導体２となる金属ペーストを作製する。まず、銀粉末と、銅粉末と、グループＡ粉末（チタン粉末、ジルコニウム粉末、ハフニウム粉末、ニオブ粉末）と、グループＢ粉末（モリブデン粉末、タンタル粉末、タングステン粉末、レニウム粉末、オスミウム粉末）と、インジウム粉末またはスズ粉末とを準備し、銀粉末および銅粉末の合計が８３質量％以上となるように、各粉末を秤量・混合することで混合粉末を得る。さらに、この混合粉末に有機ビヒクルを添加することで、金属ペーストを得る。
　なお、有機ビヒクルとは、有機バインダを有機溶剤に溶解したものであり、有機バインダとしては、例えば、ポリブチルメタクリレート、ポリメチルメタクリレート等のアクリル類、ニトロセルロース、エチルセルロース、酢酸セルロース、ブチルセルロース等のセルロース類、ポリオキシメチレン等のポリエーテル類、ポリブタジエン、ポリイソプレン等のポリビニル類から選択される１種もしくは２種以上を混合して用いることができる。
　また、有機溶剤としては、例えば、カルビトール、カルビトールアセテート、α－テルピネオール、メタクレゾール、ジメチルイミダゾール、ジメチルイミダゾリジノン、ジメチルホルムアミド、ジアセトンアルコール、トリエチレングリコール、パラキシレン、乳酸エチル、イソホロンから選択される１種もしくは２種以上を混合して用いることができる。
　次に、金属ペーストを基体１の貫通孔内に充填した後、乾燥させ、真空中において、７８０℃以上８５０℃以下の最高温度で、１０分以上６０分以下保持する。そして、最高温度で上記時間保持した後、最高温度からの降温速度を１０℃／分以下とし、室温まで冷却することで、銀およびインジウムまたは銀およびスズのいずれかからなる第１合金を形成することができる。これにより、本開示の回路基板１０を得る。
　ここで、第１合金が貫通導体２に占める面積占有率を５面積％以上２５面積％以下とするには、混合粉末を作成する際に、混合粉末１００質量％のうち、インジウム粉末とスズ粉末との合計含有量が０．８質量％以上５質量％以下となるように調整すればよい。
　また、貫通導体２において、円相当径が５μｍ以下である銅の粒が占める面積占有率を５面積％以上１５面積％以下とするには、混合粉末に円相当径が５μｍ以下の銅粉末を用いるとともに、混合粉末における上記銅粉末の含有量と熱処理時の最高温度での保持時間とを調整すればよい。
　また、貫通導体２において、貫通導体２を構成する全質量１００質量％のうち、酸素の含有量を０．１５質量％以下とするには、各原料粉末に含まれる酸素の含有量を調整すればよい。
　また、貫通導体２において、貫通孔の内壁に接する位置に、基体１を構成する成分と貫通導体２に含まれるグループＡから選択される少なくとも一つとを含む接合層を有し、この接合層の最大厚みを、３μｍ以上１０μｍ以下とするには、熱処理時の最高温度を８００℃以上８４０℃以下にすればよい。
　また、金属層３を備える回路基板１０とするには、基体１上および貫通導体２上に金属層３を形成すればよい。ここで、金属層３の形成方法としては、公知の金属ペースト法、めっき法およびスパッタリング法等であればよい。
　また、貫通導体２および金属層３の間に、チタンまたはクロムを主成分とする薄膜層４を形成してもよい。以下では、スパッタリング法による薄膜層４および金属層３の形成方法の一例について説明する。まず、金属層３を形成する、貫通導体２を含めた基体１の面を研磨する。次に、例えば、金からなる金属層３を形成するならば、研磨した面にスパッタリング法でチタンを主成分とする薄膜層４を形成する。その後、この薄層層４上にスパッタリング法で金を形成することによって、金からなる金属層３を形成することができる。なお、この場合、金属層３を形成する前に、薄膜層４上にスパッタリング法で白金を形成しても構わない。また、必要に応じてレジスト処理を行なった後に、エッチング処理を行なうことによって、所望の金属層３のパターンを得ることができる。
　ここで、金属層３の表面を、公知のめっき法により、銀、銅、ニッケル、パラジウムおよび白金より選択される少なくとも１種により構成される被膜層で被膜してもよい。
　また、貫通導体２および薄膜層４の界面において、薄膜層４を構成する成分と銀、銅、インジウムおよび錫から選択される少なくとも一つとを含む第２合金を存在させるには、スパッタリング法で薄膜層４を形成する前に、貫通導体２の表面を研磨加工し、貫通導体２の表面にイオンを衝突させる逆スパッタリングを行なうことで、貫通導体２の表面における銀、銅、インジウムおよび錫を活性化させておけばよい。
　以上、本開示の回路基板１０の製造方法の一例について説明したが、本開示の回路基板１０の製造方法は上述した製造方法に限るものではない。例えば、分割溝が形成された基体１を用いれば、回路基板１０の多数個形成が可能である。
　次に、本開示の電子装置２０の製造方法の一例について、図３に示す構成の電子装置２０の製造方法について説明する。まず、上述した製造方法により得られた回路基板１０を用意する。次に、金属層３上に電子部品５を実装することにより、本開示の電子装置２０とすることができる。
　以下、本開示の実施例を具体的に説明するが、本開示は以下の実施例に限定されるものではない。
　貫通導体において、銀およびインジウムまたは銀およびスズのいずれかからなる第１合金の有無が異なる試料を作製し、ヒートサイクル試験による電気抵抗値の変化を評価した。
　まず、公知の方法により、直径が１００μｍの貫通孔を有する、厚みが０．３８ｍｍの窒化アルミニウム質セラミックスからなる基体を準備した。次に、平均粒径が２．５μｍの銀粉末と、平均粒径が２．５μｍの銅粉末と、グループＡ粉末として平均粒径が５μｍのチタン粉末と、グループＢ粉末として平均粒径が５μｍのモリブデン粉末と、平均粒径が１０μｍのインジウム粉末または平均粒径が１０μｍのスズ粉末とを準備した。そして、銀粉末が６８．８質量％、銅粉末が２５質量％、チタン粉末が２．５質量％、モリブデン粉末が３質量％、試料Ｎｏ．１、３ではスズ粉末が０．７質量％、試料Ｎｏ．２ではスズ粉末の代わりにインジウム粉末が０．７質量％となるように、各粉末を秤量・混合することで混合粉末を得た。なお、この混合粉末において、貫通導体における酸素の含有量が、貫通導体を構成する全成分１００質量％のうち、０．２０質量％となるように、各原料粉末に含まれる酸素の含有量を調整した。
　次に、この混合粉末１００質量部に対し、有機ビヒクルを２５質量部添加することで、貫通導体となる金属ペーストを得た。
　次に、金属ペーストを基体の貫通孔内に充填した後、乾燥させ、真空中において、７８０℃の最高温度で、２０分間保持した。その後、試料Ｎｏ．１、２に関しては最高温度からの降温速度を１０℃／分、試料Ｎｏ．３に関しては最高温度からの降温速度を２０℃／分とし、室温まで冷却した。
　次に、貫通導体を形成した基体の両面を研磨し、基体の両面にチタン、白金、金の順番にスパッタリング法で形成することで、金を主成分とする金属層を形成し、各試料を得た。なお、チタン、白金、金の厚みは、それぞれ０．０５μｍ、０．１μｍ、３μｍとした。
　次に、各試料の貫通導体において、銀およびインジウムもしくはスズの少なくとも一つからなる第１合金を含有しているか否かを、以下の方法で確認した。まず、図１に示すような断面形状となるように、各試料を切断し、ＣＰを用いて研磨することで研磨面を得た。次に、この研磨面を測定面とし、ＥＰＭＡを用いて面分析を行なった。そして、面分析のカラーマッピングにより、銀と、インジウムまたはスズとの存在が同時に確認されたものを、銀およびインジウムまたは銀およびスズからなる第１合金とみなした。その結果、試料Ｎｏ．３には第１合金の存在が確認できなかったのに対して、試料Ｎｏ．１には銀およびスズからなる第１合金、試料Ｎｏ．２には銀およびインジウムからなる第１合金の存在が確認された。
　次に、上述した方法により作製した別の各試料に対して、各試料の金属層に電気抵抗測定器の端子を接触させ、３．５ｍＶの電圧を加えることで、貫通導体を含めた電気抵抗値を測定した。
　次に、各試料に対して、加熱および冷却を繰り返すヒートサイクル試験を、以下の方法で行なった。まず、各試料を冷熱衝撃試験装置内へ入れ、温度を室温（２５℃）から－４５℃に降温して１０分保持してから、昇温して１２５℃で１０分保持した後、室温まで降温するというサイクルを１サイクルとし、このサイクルを繰り返した。そして、１００サイクル毎に試料を取り出し、上述の電気抵抗値を測定した方法で、試料の電気抵抗値を測定した。そして、ヒートサイクル試験前の電気抵抗値よりも電気抵抗値が１００％以上増加した際のサイクル数を記録した。ここで、この記録したサイクル数の値が大きい程、加熱および冷却が繰り返されても、電気抵抗値が増加しにくいことを意味する。
　結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、試料Ｎｏ．３に比べて、試料Ｎｏ．１、２のサイクル数は６００回以上と大きかった。この結果から、貫通導体が、銀およびインジウムまたは銀およびスズのいずれかからなる第１合金を含有していることで、加熱および冷却が繰り返されても、電気抵抗値を低く維持でき、長期間に亘っての使用が可能であることがわかった。
　次に、貫通導体において、第１合金が占める面積占有率およびスズの含有量が異なる試料を作製し、ヒートサイクル試験による電気抵抗値の変化を評価した。
　なお、作製方法としては、混合粉末を作成する際に、混合粉末１００質量％のうち、スズ粉末の含有量が表２に示す値になるように調整したこと以外は実施例１の試料Ｎо．１の作製方法と同様とした。なお、スズ粉末の含有量を増やすに当たっては、代わりに銀粉末の含有量を減らした。また、試料Ｎｏ．４は、実施例１の試料Ｎｏ．１と同じである。
　次に、各試料の貫通導体における合金が占める面積占有率を、以下の方法で算出した。まず、実施例１と同じ方法により、研磨面を得た後、第１合金の存在を確認した。次に、ＳＥＭにより撮影した研磨面の写真において、第１合金を黒く塗りつぶした。その後、この写真を画像データとして読み取り、画像解析ソフト「Ａ像くん」の粒子解析という手法を適用して画像解析することにより、第１合金が貫通導体に占める面積占有率を算出した。なお、「Ａ像くん」の解析条件としては、粒子の明度を「暗」、２値化の方法を「手動」、小図形除去を「０．０１μｍ」、閾値を「１８０」とした。
　また、各試料の貫通導体におけるスズの含有量を、以下の方法で測定した。まず、実施例１と同じ方法により、研磨面を得た。次に、この研磨面を観察面として、ＳＥＭ付設のＥＤＳを用いて、各試料の貫通導体におけるスズの含有量を測定した。
　そして、得られた各試料に対して、実施例１と同じ方法でヒートサイクル試験を行ない、ヒートサイクル試験前の電気抵抗値よりも電気抵抗値が１００％以上増加した際のサイクル数を記録した。
　結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２に示すように、試料Ｎｏ．４、９に比べて試料Ｎｏ．５～８のサイクル数は８００回以上と大きかった。この結果から、第１合金が貫通導体に占める面積占有率が５面積％以上２５面積％以下であれば、加熱および冷却が繰り返されても、電気抵抗値をより低く維持できることがわかった。
　また、試料Ｎｏ．５～８の中でも、試料Ｎｏ．６、７のサイクル数は９００回以上とさらに大きかった。この結果から、貫通導体において、スズの含有量が１．０質量％以上３．０質量％以下であれば、加熱および冷却が繰り返されても、電気抵抗値をさらに低く維持できることがわかった。
　次に、貫通導体において、円相当径が５μｍ以下である銅の粒が占める面積占有率が異なる試料を作製し、ヒートサイクル試験による電気抵抗値の変化を評価した。
　なお、作製方法としては、熱処理時の最高温度での保持時間が表３の値となるように設定したこと以外は実施例２の試料Ｎо．６の作製方法と同様とした。なお、試料Ｎｏ．１０は、実施例２の試料Ｎｏ．６と同じである。
　次に、各試料の貫通導体における円相当径が５μｍ以下である銅の粒が占める面積占有率を、以下の方法で算出した。まず、実施例１と同じ方法により、研磨面を得た後、ＥＰＭＡを用いて研磨面の面分析を行なった。そして、面分析のカラーマッピングにより、銅の存在が確認し、これを銅の粒とみなした。
　次に、上述した面分析を行なった範囲と同じ箇所についてＳＥＭで撮影した写真を用いて、カラーマッピングの結果からみなした銅の粒を黒く塗りつぶした。次に、その写真を用いて、画像解析ソフト「Ａ像くん」の粒子解析という手法を適用して画像解析することにより、各銅の粒の円相当径と面積とを算出した。そして、円相当径が５μｍ以下である銅の粒の面積を合算することで、円相当径が５μｍ以下である銅の粒が占める面積占有率を算出した。なお、「Ａ像くん」の解析条件としては、粒子の明度を「暗」、２値化の方法を「手動」、小図形除去を「０．０１μｍ」、閾値を「１８０」とした。
　そして、得られた各試料に対して、実施例１と同じ方法でヒートサイクル試験を行ない、ヒートサイクル試験前の電気抵抗値よりも電気抵抗値が１００％以上増加した際のサイクル数を記録した。
　結果を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　表３に示すように、試料Ｎｏ．１０、１４に比べて試料Ｎｏ．１１～１３のサイクル数は１２００回以上と大きかった。この結果から、貫通導体において、円相当径が５μｍ以下である銅の粒が占める面積占有率が５面積％以上１５面積％以下であれば、加熱および冷却が繰り返されても、電気抵抗値をより低く維持できることがわかった。
　次に、貫通導体における酸素の含有量が異なる試料を作製し、ヒートサイクル試験による電気抵抗値の変化を評価した。
　なお、作製方法としては、貫通導体における酸素の含有量が表４の値となるように、各原料粉末に含まれる酸素の含有量を調整したこと以外は実施例３の試料Ｎо．１２の作製方法と同様とした。なお、試料Ｎｏ．１５は、実施例３の試料Ｎｏ．１２と同じである。
　そして、得られた各試料に対して、実施例１と同じ方法でヒートサイクル試験を行ない、ヒートサイクル試験前の電気抵抗値よりも電気抵抗値が１００％以上増加した際のサイクル数を記録した。
　結果を表４に示す。
Figure JPOXMLDOC01-appb-T000004
　表４に示すように、試料Ｎｏ．１５に比べて試料Ｎｏ．１６、１７のサイクル数は１６００回以上と大きかった。この結果から、貫通導体において、酸素の含有量が０．１５質量％以下であるであれば、加熱および冷却が繰り返されても、電気抵抗値をより低く維持できることがわかった。
　次に、貫通導体において、貫通孔の内壁に接する位置に存在する、チタンを含む窒化物である接合層の最大厚みが異なる試料を作製し、ヒートサイクル試験による電気抵抗値の変化を評価した。
　なお、作製方法としては、熱処理時の最高温度が表５の値となるようにしたこと以外は実施例４の試料Ｎо．１７の作製方法と同様とした。なお、試料Ｎｏ．１８は、実施例４の試料Ｎｏ．１７と同じである。
　次に、各試料における、チタンを含む窒化物である接合層の最大厚みを、以下の方法で測定した。まず、実施例１と同じ方法により、研磨面を得た。次に、この研磨面を測定面として、ＥＰＭＡ用いて面分析を行ない、貫通導体の貫通孔の内壁に接する位置に、チタンおよび窒素が存在している層を接合層とみなした。そして、接合層の最大厚みを、ＳＥＭで撮影した写真から測定した。
　そして、得られた各試料に対して、実施例１と同じ方法でヒートサイクル試験を行ない、ヒートサイクル試験前の電気抵抗値よりも電気抵抗値が１００％以上増加した際のサイクル数を記録した。
　結果を表５に示す。
Figure JPOXMLDOC01-appb-T000005
　表５に示すように、試料Ｎｏ．１８、２２に比べて試料Ｎｏ．１９～２１のサイクル数は１８００回以上と大きかった。この結果から、貫通導体において、貫通孔の内壁に接する位置に、基体を構成する成分と貫通導体に含まれるグループＡから選択される少なくとも一つとを含む接合層を有し、この接合層の最大厚みが３μｍ以上１０μｍ以下であれば、加熱および冷却が繰り返されても、電気抵抗値をより低く維持できることがわかった。
　１：基体
　２：貫通導体
　３：金属層
　４：薄膜層
　５：電子部品
　１０、１０ａ、１０ｂ：回路基板
　２０：電子装置

Claims (10)

  1. 　貫通孔を有する、セラミックスからなる基体と、
    　前記貫通孔内に位置する貫通導体と、を備え、
    　前記貫通導体は、主成分である銀および銅と、チタン、ジルコニウム、ハフニウムおよびニオブのグループＡから選択される少なくとも一つと、モリブデン、タンタル、タングステン、レニウムおよびオスミウムのグループＢから選択される少なくとも一つと、銀およびインジウムまたは銀およびスズのいずれかからなる第１合金とを含有する回路基板。
  2. 　前記第１合金は、前記貫通導体に占める面積占有率が５面積％以上２５面積％以下である請求項１に記載の回路基板。
  3. 　前記貫通導体は、該貫通導体を構成する全成分１００質量％のうち、前記インジウムまたは前記スズの含有量が１．０質量％以上３．０質量％以下である請求項１または請求項２に記載の回路基板。
  4. 　前記貫通導体は、前記銅の粒を含有し、円相当径が５μｍ以下である前記銅の粒が占める面積占有率が５面積％以上１５面積％以下である請求項１乃至請求項３のいずれかに記載の回路基板。
  5. 　前記貫通導体は、該貫通導体を構成する全質量１００質量％のうち、酸素の含有量が０．１５質量％以下である請求項１乃至請求項４のいずれかに記載の回路基板。
  6. 　前記貫通導体は、前記貫通孔の内壁に接する位置に、前記基体を構成する成分と前記貫通導体に含まれるグループＡから選択される少なくとも一つとを含む接合層を有し、該接合層の最大厚みが、３μｍ以上１０μｍ以下である請求項１乃至請求項５のいずれかに記載の回路基板。
  7. 　前記基体上および前記貫通導体上に位置する金属層を備える請求項１乃至請求項６のいずれかに記載の回路基板。
  8. 　前記貫通導体および前記金属層の間に薄膜層を備え、該薄膜層の主成分が、チタンまたはクロムである請求項７に記載の回路基板。
  9. 　前記貫通導体および前記薄膜層の界面に、前記薄膜層を構成する成分と、銀、銅、インジウムおよび錫から選択される少なくとも一つとを含む第２合金を有する請求項８に記載の回路基板。
  10. 　請求項７乃至請求項９のいずれかに記載の回路基板と、該回路基板の前記金属層上に位置する電子部品とを備える電子装置。
PCT/JP2018/031530 2017-08-29 2018-08-27 回路基板およびこれを備える電子装置 WO2019044752A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/631,905 US10959320B2 (en) 2017-08-29 2018-08-27 Circuit board and electronic device including circuit board
EP18852570.3A EP3678459B1 (en) 2017-08-29 2018-08-27 Circuit board and electronic device provided with same
CN201880056553.5A CN111052879B (zh) 2017-08-29 2018-08-27 电路基板及具备该电路基板的电子装置
JP2019502027A JP6608562B2 (ja) 2017-08-29 2018-08-27 回路基板およびこれを備える電子装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017164455 2017-08-29
JP2017-164455 2017-08-29

Publications (1)

Publication Number Publication Date
WO2019044752A1 true WO2019044752A1 (ja) 2019-03-07

Family

ID=65525670

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/031530 WO2019044752A1 (ja) 2017-08-29 2018-08-27 回路基板およびこれを備える電子装置

Country Status (5)

Country Link
US (1) US10959320B2 (ja)
EP (1) EP3678459B1 (ja)
JP (1) JP6608562B2 (ja)
CN (1) CN111052879B (ja)
WO (1) WO2019044752A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165265A (ja) * 2012-01-13 2013-08-22 Zycube:Kk 貫通／埋込電極構造及びその製造方法
JP2015065442A (ja) 2014-10-27 2015-04-09 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP2016204228A (ja) * 2015-04-27 2016-12-08 京セラ株式会社 回路基板およびこれを備える電子装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05246771A (ja) * 1991-03-15 1993-09-24 Toshiba Corp セラミックス−金属接合用組成物およびそれを用いたセラミックス−金属接合体
JPH0597532A (ja) * 1991-10-08 1993-04-20 Toshiba Corp 接合用組成物
JP3095490B2 (ja) * 1991-11-29 2000-10-03 株式会社東芝 セラミックス−金属接合体
JPH06329480A (ja) * 1993-05-20 1994-11-29 Noritake Co Ltd セラミックス−金属接合体およびその製造方法
JP3577109B2 (ja) * 1994-08-25 2004-10-13 株式会社東芝 メタライズ基板
JP3574738B2 (ja) * 1998-01-29 2004-10-06 京セラ株式会社 配線基板
JP3879276B2 (ja) * 1998-10-29 2007-02-07 株式会社村田製作所 セラミック多層基板の製造方法
JP2002043740A (ja) * 2000-07-24 2002-02-08 Matsushita Electric Works Ltd セラミック基板のスルーホールへの金属充填方法
JP2002289996A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 配線基板
JP4501464B2 (ja) * 2003-04-25 2010-07-14 株式会社デンソー 厚膜回路基板、その製造方法および集積回路装置
JP2006310779A (ja) * 2005-03-29 2006-11-09 Kyocera Corp 回路基板および電子装置
US7626274B2 (en) * 2006-02-03 2009-12-01 Texas Instruments Incorporated Semiconductor device with an improved solder joint
JP5430655B2 (ja) * 2009-05-27 2014-03-05 京セラ株式会社 ろう材およびこれを用いた放熱基体ならびに電子装置
KR101110361B1 (ko) * 2009-12-10 2012-04-05 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP5436662B2 (ja) * 2010-03-31 2014-03-05 京セラ株式会社 実装基板およびデバイス
JP5743503B2 (ja) * 2010-11-29 2015-07-01 京セラ株式会社 ろう材およびこれを用いた回路基板ならびに電子装置
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP2012138417A (ja) * 2010-12-24 2012-07-19 Panasonic Corp 多層配線基板及びその製造方法
EP2720520B1 (en) * 2011-06-08 2019-01-02 Kyocera Corporation Circuit board and electronic device provided with same
US8785790B2 (en) * 2011-11-10 2014-07-22 Invensas Corporation High strength through-substrate vias
CN102497724A (zh) * 2011-11-16 2012-06-13 金悦通电子（翁源）有限公司 一种高可靠性pcb板及其加工方法
KR20150103653A (ko) * 2013-01-07 2015-09-11 가부시끼가이샤 아라이도 마테리아루 세라믹 배선 기판, 반도체 장치, 및 세라믹 배선 기판의 제조 방법
JP6163436B2 (ja) * 2014-01-30 2017-07-12 株式会社東芝 半導体装置および半導体装置の製造方法
WO2016175206A1 (ja) * 2015-04-27 2016-11-03 京セラ株式会社 回路基板およびこれを備える電子装置
JP6396964B2 (ja) * 2015-09-29 2018-09-26 三ツ星ベルト株式会社 導電性ペースト並びに電子基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165265A (ja) * 2012-01-13 2013-08-22 Zycube:Kk 貫通／埋込電極構造及びその製造方法
JP2015065442A (ja) 2014-10-27 2015-04-09 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP2016204228A (ja) * 2015-04-27 2016-12-08 京セラ株式会社 回路基板およびこれを備える電子装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3678459A4

Also Published As

Publication number Publication date
US10959320B2 (en) 2021-03-23
EP3678459A1 (en) 2020-07-08
EP3678459A4 (en) 2021-06-02
JP6608562B2 (ja) 2019-11-20
CN111052879B (zh) 2023-03-31
US20200163200A1 (en) 2020-05-21
JPWO2019044752A1 (ja) 2019-11-07
CN111052879A (zh) 2020-04-21
EP3678459B1 (en) 2022-09-21

Similar Documents

Publication Publication Date Title
JP5349714B2 (ja) 回路基板およびこれを備える電子装置
US9161444B2 (en) Circuit board and electronic apparatus provided with the same
KR101336902B1 (ko) 메탈라이즈드 기판을 제조하는 방법, 메탈라이즈드 기판
TW201218325A (en) Method for production metalized substrate
JP2016021529A (ja) 電子部品およびその製造方法
JP6393012B2 (ja) 抵抗体およびこれを備える回路基板ならびに電子装置
JP6608562B2 (ja) 回路基板およびこれを備える電子装置
JP5806030B2 (ja) 回路基板およびこれを備える電子装置
JP6114001B2 (ja) 導電性ペーストおよび回路基板ならびに電子装置
JP6430886B2 (ja) 回路基板およびこれを備える電子装置
JP6122561B2 (ja) 回路基板およびこれを備える電子装置
JP5743916B2 (ja) 回路基板およびこれを備える電子装置
JP2018125341A (ja) 回路基板およびこれを備える電子装置
JP5840945B2 (ja) 回路基板およびこれを備える電子装置
JP2018170506A (ja) 回路基板およびこれを備える電子装置
JP2019212907A (ja) 回路基板およびこれを備える電子装置
JP2016021569A (ja) 電子部品およびその製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019502027

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18852570

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018852570

Country of ref document: EP

Effective date: 20200330