WO2018110141A1 - 負荷駆動装置 - Google Patents

負荷駆動装置 Download PDF

Info

Publication number
WO2018110141A1
WO2018110141A1 PCT/JP2017/039863 JP2017039863W WO2018110141A1 WO 2018110141 A1 WO2018110141 A1 WO 2018110141A1 JP 2017039863 W JP2017039863 W JP 2017039863W WO 2018110141 A1 WO2018110141 A1 WO 2018110141A1
Authority
WO
WIPO (PCT)
Prior art keywords
load driving
load
driving device
output unit
leakage current
Prior art date
Application number
PCT/JP2017/039863
Other languages
English (en)
French (fr)
Inventor
隆弘 川田
洋一郎 小林
光彦 渡部
Original Assignee
日立オートモティブシステムズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立オートモティブシステムズ株式会社 filed Critical 日立オートモティブシステムズ株式会社
Priority to US16/469,537 priority Critical patent/US10587263B2/en
Priority to CN201780073976.3A priority patent/CN110168387B/zh
Priority to JP2018556245A priority patent/JP6653769B2/ja
Publication of WO2018110141A1 publication Critical patent/WO2018110141A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • G01R31/42—AC power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P25/00—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details
    • H02P25/02—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details characterised by the kind of motor
    • H02P25/04—Single phase motors, e.g. capacitor motors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Definitions

  • the present invention relates to a load driving device configured by a semiconductor chip including Deep Trench Isolation (hereinafter referred to as DTI), which is one of the isolation isolation structures between elements, and in particular, a load driving device having a driving circuit and an on-vehicle device using the same. It relates to an electronic control unit.
  • DTI Deep Trench Isolation
  • electric actuators such as motors and solenoids for converting electrical signals into mechanical motion and hydraulic pressure are widely used. ing.
  • a load driving device having a driving circuit constituted by a semiconductor chip is used.
  • DTI which is one of the insulation separation methods, is used for the purpose of blocking noise and maintaining a potential difference when the drive circuit is integrated in the semiconductor chip.
  • Patent Document 1 discloses that a semiconductor substrate having a groove on the main surface and an element formed on the main surface of the semiconductor substrate and having a conductive portion are formed so as to surround the element in a plan view. And an insulating film formed on the element and in the groove so as to cover the element and to form a hollow in the groove, and the insulating film has a hole reaching the conductive portion.
  • a semiconductor device is disclosed.
  • Patent Document 2 discloses “a semiconductor substrate having a configuration in which a supporting substrate, a buried insulating film, and a semiconductor layer are stacked in this order, and an element formed on the main surface of the semiconductor layer and having a conductive portion.
  • a groove is formed in the semiconductor layer so as to surround the element in a plan view and reach the buried insulating film from the main surface of the semiconductor layer, and further to cover the element And a first insulating film formed on the element and in the groove so as to form a hollow in the groove, and a hole reaching the conductive portion is formed in the first insulating film.
  • Semiconductor device is disclosed.
  • Patent Document 1 is a technology related to a structure in which a DTI is provided on a normal silicon substrate, a so-called bulk substrate
  • Patent Document 2 is a technology related to a structure in which a DTI is provided on an SOI (Silicon On Insulator; hereinafter referred to as SOI) substrate. It is.
  • SOI Silicon On Insulator
  • the motor drive circuit of FIG. 9 includes an inverter circuit INV composed of FETH and FETL, which are FETs (Fielded Effect Transistors) that drive the motor, and a pre-driver circuit PDRV composed of the semiconductor chip 1.
  • the semiconductor chip 1 receives the input signals INH and INL via the input logic circuit LOGIC, the high-side driver circuit DRVH, and the low-side driver circuit DRVL, and outputs the high side as OUTH by the gate signals GATEH0, GATEH1, GATEL0, and GATEL1.
  • the load drive output unit 3H and the low side load drive output unit 3L whose output is OUTL are driven.
  • each of the load drive output units 3H and 3L includes a metal oxide semiconductor field effect transistor (hereinafter referred to as a MOSFET) such as a LDMOS (Laterally Diffused MOS).
  • MOSFET metal oxide semiconductor field effect transistor
  • Patent Document 1 and Patent Document 2 described above relate to the structure of a semiconductor chip that uses DTI for element isolation on a semiconductor substrate, but do not describe the above-described problems and solutions.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a highly reliable diagnosis of the dielectric breakdown voltage of a DTI in a load driving device mounted with a semiconductor chip using DTI for element isolation. It is to provide a load driving device.
  • Another object of the present invention is to reduce the DTI's withstand voltage due to the influence of a disturbance surge during use of the load driving device or deterioration over time in a load driving device equipped with a semiconductor chip using DTI for element isolation. It is an object of the present invention to provide a failure diagnosis method for a load drive device that can diagnose a failure caused by the failure.
  • the present invention provides a load driving device on which a semiconductor chip is mounted, the semiconductor chip including a load driving output unit formed on a semiconductor substrate, and the load driving output unit Has a first region in which a MOSFET for controlling load driving is formed and a second region isolated from the first region by DTI, and a first leak provided in the first region.
  • a current detection element, a second leakage current detection element provided in the second region, and a failure detection unit that determines a failure of the load drive output unit are provided.
  • the present invention it is possible to diagnose a failure due to the influence of a disturbance surge during use of the load driving device or a decrease in the dielectric breakdown voltage of the DTI due to deterioration over time, and the reliability of the load driving device can be improved.
  • FIG. 1 is a plan view showing an overall outline of a load driving device composed of a semiconductor chip according to a first embodiment of the present invention. It is a figure which shows the example of an output circuit of the load drive device of FIG.
  • FIG. 2 is a diagram showing an A-A ′ cross section of FIG.
  • FIG. 8 is a diagram showing another example (modified example) of the A-A ′ cross section of FIG. 1 and the failure detection unit 10.
  • the first embodiment of the present invention it is possible to diagnose that the withstand voltage of the DTI has decreased due to the influence of a disturbance surge during use of the load driving device or deterioration over time, and it is possible to improve reliability.
  • the configuration and operation of the load driving device will be described with reference to FIGS.
  • FIG. 1 is a plan view showing an overall outline of a load driving device composed of a semiconductor chip according to a first embodiment of the present invention.
  • the load driving device 300 of this embodiment includes a semiconductor chip 1 having a load driving output unit 3, and the load driving output unit 3 is formed so as to surround the MOSFETs MOS00 and MOS01.
  • a DTI 20 that is an inter-element isolation structure is provided.
  • the first leakage current detection element 101 is formed inside the inter-element insulation isolation structure DTI20, that is, in a region where elements such as the MOS00 and the MOS01 are formed, and outside the inter-element insulation isolation structure DTI20, that is, the MOS00.
  • the second leakage current detection element 100 is formed in a region where no element such as MOS01 is formed.
  • a failure detection unit 10 that determines that the load driving device 300 has failed is provided.
  • MOSFETs MOS00 and MOS01 may be individually surrounded by DTI200 and DTI201, respectively, as shown in FIG.
  • FIG. 2 shows an output circuit example of the load driving device 300 of FIG.
  • the load driving output unit 3 of the load driving device 300 has the drain side connected to the power source VH, the source side connected to the output OUT, the MOS00 that is an Nch LDMOS, the drain side connected to the output OUT, and the source side connected to the ground GND.
  • the output OUT is connected to the load 4 and is turned on between the drain-source of the LDMOS which is a MOSFET according to the H level and L level of the gate signal GATE00 of the MOS00 and the gate signal GATE01 of the MOS01. •
  • the load 4 is driven by turning off.
  • FIG. 3 is a cross-sectional view taken along line AA ′ of the leakage current detection element 100 formed outside the DTI 20 of the load drive output unit 3 shown in FIG. 1 and the leakage current detection element 101 formed inside the DTI 20 and the failure detection unit 10.
  • An example of Leakage current detecting elements 100 and 101 are formed on a semiconductor substrate 6 made of p-type silicon, for example, and semiconductor layers 90 and 91 made of n-type silicon layers, for example, a conductive layer 80 made of tungsten, for example. 81, wirings 70 and 71 made of, for example, aluminum, and an interlayer film 5 made of, for example, a silicon oxide film.
  • the DTI 20 is formed in the region of the semiconductor substrate 6 between the leakage current detection element 100 and the leakage current detection element 101.
  • the aspect ratio (depth / width) of the DTI 20 is preferably 1 or more.
  • Nodes P0 and P1 are formed by the wirings 70 and 71, respectively.
  • the node P0 is connected to the failure detection unit 10, and the failure detection signal DET is output from the failure detection unit 10.
  • the node P1 is connected to the ground GND.
  • FIG. 4 is a block diagram showing an example of the failure detection unit 10 shown in FIG.
  • the failure detection unit 10 includes a current detection circuit 11 and a switch SW that is turned on when the EN signal is at the H level and turned off when the EN signal is at the L level between the power source VH and the node P2 by the enable signal EN.
  • the current detection circuit 11 includes a current detection resistor R configured between the node P2 and the node P0, an amplification circuit 1100 that amplifies and outputs a potential difference between both terminals (P2-P0) of the current detection resistor R, and
  • the comparator circuit 1101 compares the output voltage signal CUR with the reference voltage VREF, and a failure detection signal DET that is an output signal of the comparator circuit 1101.
  • the switch SW is turned on by changing the enable signal EN shown in FIG. 4 from L to H, and the power supply voltage VH is applied to the node P2 of the current detection circuit 11. Thereby, it is possible to apply the power supply voltage VH to the leak current detection element 100 shown in FIGS. 1 and 3 and apply the ground GND to the leak current detection element 101.
  • the potential difference VH can be set to.
  • the output voltage signal CUR shown in FIG. 4 is determined by the product of the current flowing from the power source VH to the node P0 and the current detection resistor R.
  • the failure detection signal DET outputs an L level when the output voltage signal CUR is smaller than the reference voltage VREF, and outputs an H level when the output voltage signal CUR is larger than the reference voltage VREF.
  • the voltage level of the failure detection signal DET is switched from the L level to the H level, so that it is determined that a leak current of a predetermined value or more has been detected, and the insulation of the DTI 20 It can be diagnosed that the breakdown voltage has decreased.
  • FIG. 5 is a block diagram showing another example (modification) of the configuration of the failure detection unit 10 shown in FIG. With reference to FIG. 5, another configuration example for diagnosing failure of the withstand voltage of the DTI 20 with the leakage current detection elements 100 and 101 shown in FIGS. 1 and 3 will be described.
  • FIG. 5 is a block diagram showing an example of another configuration example different from FIG. 4 of the failure detection unit 10 shown in FIG.
  • the current source 12 is controlled by an enable signal EN, and a voltage detection circuit 13 using the failure detection signal DET as an output signal.
  • the voltage detection circuit 13 includes a buffer circuit 1300 and a comparator circuit 1301. When enable signal EN is at H level, current amount I is injected from current source 12 to node P0.
  • the voltage level of the node P0 is output to the VOL by the buffer circuit 1300.
  • the input of the buffer circuit 1300 is a HiZ receiver, and the inflow of the current amount I injected from the current source 12 into the node P0 into the buffer circuit 1300 can be ignored.
  • the comparator circuit 1301 that compares the output voltage VOL of the buffer circuit 1300 and the reference voltage VREF indicates that when the VOL voltage is larger than the reference voltage VREF, the failure detection signal DET is at the L level, and the VOL voltage is smaller than the reference voltage VREF.
  • the failure detection signal DET outputs an H level.
  • the failure diagnosis using the failure detection unit 10 shown in FIGS. 4 and 5 can be performed by changing the enable signal EN from the L level to the H level.
  • the failure diagnosis may be performed on board.
  • the leakage current of a semiconductor has a characteristic of increasing exponentially with temperature. Therefore, by performing the timing for performing the fault diagnosis immediately after the load driving device drives the load and before turning off the power, the temperature of the semiconductor chip is increased due to the heat generated by the load driving of the load driving output unit. Since failure diagnosis can be performed, failure diagnosis can be performed with higher sensitivity.
  • an SOI (Silicon On Insulator) substrate having a configuration in which a support substrate 63, a buried insulating film 62, and a semiconductor layer 61 are stacked is used as the semiconductor substrate 6 shown in FIG.
  • the same effect can be obtained.
  • the load driving output unit in addition to making it possible to diagnose that the withstand voltage of the DTI has decreased due to the influence of a disturbance surge during use of the load driving device or deterioration over time, the load driving output unit
  • FIG. 7 is a plan view showing an overall outline of a load driving device constituted by a semiconductor chip according to the second embodiment of the present invention.
  • the present embodiment is used as a redundant system of the load drive output section 30 in addition to the load drive output section 30 of the main circuit (corresponding to the load drive output section 3 of FIG. 1).
  • the difference is that the redundant output unit 31 is provided.
  • the load drive function of the load drive output unit 30 of the main circuit is lost, the load drive function of the load drive device 300 can be maintained by switching to the load drive output unit (redundant output unit) 31 of the redundant circuit. It becomes.
  • the load drive output unit redundant in a vehicle system such as an EPS (Electric Power Steering) having a motor drive circuit, it has been studied to increase safety and reliability by making the function redundant. Because the failure probability is relatively higher than other parts, by making the load drive output part redundant, it is possible to switch to a redundant system even if the load drive output part fails, so that the drive function Can be avoided, and the reliability of the system can be improved.
  • EPS Electrical Power Steering
  • the load driving device 300 of the present embodiment includes the semiconductor chip 1 having the load driving output unit 30, and the load driving output unit 30 is formed so as to surround the MOSFETs MOS00 and MOS01.
  • a DTI 20 that is an inter-element isolation structure is provided.
  • the first leakage current detection element 101 is formed inside the inter-element insulation isolation structure DTI20, that is, in a region where elements such as the MOS00 and the MOS01 are formed, and outside the inter-element insulation isolation structure DTI20, that is, the MOS00.
  • the second leakage current detection element 100 is formed in a region where no element such as MOS01 is formed.
  • the semiconductor chip 1 of the present embodiment includes a load drive output unit (redundant output unit) 31 provided in a redundant circuit, separately from the load drive output unit 30 of the main circuit.
  • the load drive output section (redundant output section) 31 includes a DTI 21 that is an element isolation structure formed so as to surround the MOS 10 and the MOS 11 that are MOSFETs.
  • a third leakage current detection element 111 is formed inside the inter-element insulation isolation structure DTI 21, that is, in a region where elements such as the MOS 10 and the MOS 11 are formed, and outside the inter-element insulation isolation structure DTI 21, that is, the MOS 10.
  • the fourth leakage current detection element 110 is formed in a region where no element such as the MOS 11 is formed.
  • the load driving device 300 is configured as described above.
  • the failure detection unit 10 When a potential difference is provided between the first leakage current detection element 101 and the second leakage current detection element 100, the failure detection unit 10 has a predetermined value.
  • a current greater than a value is detected and a failure is determined, and a potential difference is provided between the third leak current detection element 111 and the fourth leak current detection element 110, a current less than a predetermined value is detected.
  • the load drive output unit 30 is switched to the load drive output unit (redundant output unit) 31.
  • MOSFETs MOS00 and MOS01, and MOS10 and MOS11 may be individually surrounded by DTI200 and DTI201, and DTI210 and DTI211 as shown in FIG. Further, as shown in FIG. 7, the load drive output unit 30 and the load drive output unit (redundant output unit) 31 may be surrounded by DTI 22 and DTI 23 so as to insulate and separate the main circuit and the redundant circuit, respectively. good.
  • FIG. 8 shows an example of an output circuit of the load driving device 300 shown in FIG.
  • the load driving device 300 includes a load driving output unit 30 and a redundant output unit (load driving output unit) 31 thereof.
  • the load drive output unit 30 is a MOS00 which is an Nch LDMOS whose drain side is connected to the power supply VH0 and whose source side is connected to the output OUT0, and an Nch LDMOS whose drain side is connected to the output OUT0 and whose source side is connected to the ground GND0.
  • the output OUT0 is connected to a load 40, and the load is determined by turning on and off the drain-source of the LDMOS which is a MOSFET according to the H level and L level of the gate signal GATE00 of the MOS00 and the gate signal GATE01 of the MOS01. 40 is driven.
  • the redundant output unit (load drive output unit) 31 has a drain side connected to the power source VH1, a source side connected to the output OUT1, a MOS10 which is an Nch LDMOS, a drain side connected to the output OUT1, and a source side connected to the ground GND1.
  • the output OUT1 is connected to the load 41, and is connected between the drain and source of the LDMOS which is a MOSFET according to the H level and L level of the gate signal GATE10 of the MOS10 and the gate signal GATE11 of the MOS11.
  • the load 41 is driven by turning on / off.
  • the leakage current detection elements 100 and 101 and the leakage current detection elements 110 and 111 are used to detect the DTI 20 and the DTI 20, respectively, using the failure detection unit 10 shown in FIG. It can be diagnosed that the withstand voltage of the DTI 21 has decreased.
  • the load drive device 300 when the failure diagnosis of the DTI 20 is performed by the leakage current detection elements 100 and 101 and it is found that the withstand voltage is lowered, the load drive device 300 may be affected by a disturbance surge when the load drive device 300 is used. There is a possibility that the withstand voltage has decreased, and the redundant output part (load drive output part) 31 may also be affected. Therefore, when a failure is detected with respect to the load drive output unit 30, the failure diagnosis of the DTI 21 is performed with respect to the redundant output unit (load drive output unit) 31 by the leakage current detection elements 110 and 111, and the withstand voltage is reduced. After confirming that there is no load, the load drive function of the load drive device 300 is switched from the load drive output unit 30 to the redundant output unit (load drive output unit) 31.
  • the load driving in addition to making it possible to diagnose that the withstand voltage of the DTI has decreased due to the influence of a disturbance surge during use of the load driving device or deterioration over time, the load driving In the case of a configuration in which the output unit is made redundant, it is possible to switch to a redundant system after diagnosing that there is no problem in electrical separation of redundant circuit blocks, and to improve the reliability of the load driving device.
  • FIG 7 shows an example in which the load drive output unit 30 and the redundant output unit (load drive output unit) 31 constituting the load drive device 300 are mounted on the same semiconductor chip 1.
  • the unit 30 and the redundant output unit (load drive output unit) 31 may be mounted on different semiconductor chips.
  • this invention is not limited to the above-mentioned Example, Various modifications are included.
  • the above-described embodiments have been described in detail for easy understanding of the present invention, and are not necessarily limited to those having all the configurations described.
  • a part of the configuration of one embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of one embodiment.
  • control lines and signal lines are those that are considered necessary for the explanation, and not all the control lines and signal lines on the product are necessarily shown.
  • the present invention also has the following features.
  • Appendix 1 A method for diagnosing a failure of a load driving device on which a semiconductor chip is mounted, A first leakage current detection element provided in the same region as the MOSFET for controlling load driving formed on the semiconductor substrate of the semiconductor chip, and a region isolated from the region where the MOSFET is formed by DTI. A potential difference is provided between the second leakage current detection element and A failure diagnosis method for a load drive device, wherein a failure of the load drive device is diagnosed when a current of a predetermined value or more is detected.
  • (Appendix 2) A failure diagnosis method for a load driving device as described in (Appendix 1), A third leakage current detection element provided in the same region as the MOSFET for controlling load driving on a semiconductor substrate on which a redundant circuit of the load driving device is formed, when diagnosing a failure of the load driving device;
  • the load driving function is A method for diagnosing a failure of a load driving device, wherein the redundant circuit is switched to.
  • (Appendix 4) A method for diagnosing a failure of a load driving device according to (Appendix 3), A third leakage current detection element provided in the same region as the MOSFET for controlling load driving on a semiconductor substrate on which a redundant circuit of the load driving device is formed, when diagnosing a failure of the load driving device;
  • the load driving function is A method for diagnosing a failure of a load driving device, wherein the redundant circuit is switched to.
  • SYMBOLS 1 Semiconductor chip, 20, 21, 22, 23, 200, 201, 210, 211 ... DTI, 3, 30, 31 ... Load drive output part, 4, 40, 41 ... Load, 5 ... Interlayer film, 6 ... Semiconductor Substrate, 70, 71 ... wiring, 80, 81 ... conductive layer, 90, 91 ... semiconductor layer, 10 ... failure detection unit, 11 ... current detection circuit, 12 ... current source, 13 ... voltage detection circuit, 100, 101, 110 111, leak current detection element, 300, load driving device, VH, power supply, GND, ground, MOS, MOSFET, GATE, gate signal, OUT, output (signal), DET, failure detection signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Electronic Switches (AREA)
  • Element Separation (AREA)
  • Inverter Devices (AREA)

Abstract

素子間分離にＤＴＩを用いた半導体チップを搭載する負荷駆動装置において、ＤＴＩの絶縁耐圧の診断が可能な信頼性の高い負荷駆動装置およびその故障診断方法を提供する。　半導体チップが搭載された負荷駆動装置であって、前記半導体チップは、半導体基板上に形成された負荷駆動出力部を備え、前記負荷駆動出力部は、負荷駆動を制御するＭＯＳＦＥＴが形成される第１の領域と、ＤＴIにより前記第１の領域と絶縁分離された第２の領域を有し、前記第１の領域に設けられる第１のリーク電流検出素子と、前記第２の領域に設けられる第２のリーク電流検出素子と、前記負荷駆動出力部の故障を判断する故障検出部と、を備えることを特徴とする。

Description

負荷駆動装置
　本発明は、素子間絶縁分離構造の１つであるＤｅｅｐ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ（以下ＤＴＩという）を備える半導体チップにより構成される負荷駆動装置に関し、特に、駆動回路を有する負荷駆動装置及びそれを用いる車載用電子制御ユニットに関する。
　車両に搭載される電子制御ユニットは、各種制御対象が電子制御されるようになるに従い、電気信号を機械的運動や油圧に変換するためのモータやソレノイドなどの電動アクチュエータが広く用いられるようになっている。これらの電動アクチュエータを駆動するために、半導体チップにより構成される駆動回路を有する負荷駆動装置が用いられる。
　これらの負荷駆動装置の半導体チップでは、駆動回路を半導体チップ内に集積する際、ノイズの遮断、電位差の保持を目的として、絶縁分離方法の１つであるＤＴＩが用いられる。
　本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には「主表面に溝を有する半導体基板と、前記半導体基板の主表面に形成され、かつ導電部分を有する素子とを備え、前記溝は前記素子を平面視において取り囲むように形成されており、さらに前記素子上を覆うように、かつ前記溝内に中空を形成するように前記素子上および前記溝内に形成された絶縁膜を備え、前記絶縁膜は前記導電部分に達する孔を有する、半導体装置」が開示されている。
　また、特許文献２には「支持基板と、埋め込み絶縁膜と、半導体層とがこの順で積層された構成を有する半導体基板と、前記半導体層の主表面に形成され、かつ導電部分を有する素子とを備え、前記素子を平面視において取り囲むように、かつ前記半導体層の前記主表面から前記埋め込み絶縁膜に達するように前記半導体層に溝が形成されており、さらに前記素子上を覆うように、かつ前記溝内に中空を形成するように前記素子上および前記溝内に形成された第１の絶縁膜を備え、前記第１の絶縁膜には前記導電部分に達する孔が形成されている、半導体装置」が開示されている。
　特許文献１は、通常のシリコン基板、いわゆるバルク基板上にＤＴＩを設けた構造に関する技術であり、特許文献２は、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ；以下ＳＯＩという）基板上にＤＴＩを設けた構造に関する技術である。
　また、負荷駆動装置の一例として、図９に示すようなモータ駆動回路がある。図９のモータ駆動回路は、モータを駆動するＦＥＴ（Ｆｉｌｅｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）であるＦＥＴＨ及びＦＥＴＬから構成されるインバータ回路ＩＮＶと、半導体チップ１により構成されるプリドライバ回路ＰＤＲＶから構成される。
　半導体チップ１は、入力信号ＩＮＨ，ＩＮＬを入力ロジック回路ＬＯＧＩＣと、ハイサイドドライバ回路ＤＲＶＨと、ローサイドドライバ回路ＤＲＶＬを介して、ゲート信号ＧＡＴＥＨ０，ＧＡＴＥＨ１，ＧＡＴＥＬ０，ＧＡＴＥＬ１により、出力をＯＵＴＨとするハイサイド負荷駆動出力部３Ｈ、及び出力をＯＵＴＬとするローサイド負荷駆動出力部３Ｌを駆動する。ここで、負荷駆動出力部３Ｈ，３ＬはそれぞれＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ　Ｄｉｆｆｕｓｅｄ　ＭＯＳ）等のＭｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ（以下ＭＯＳＦＥＴという）により構成される。
特開２０１５－１２２５４３号公報 特開２０１１－１５１１２１号公報
　ところで、モータやソレノイドといった負荷を駆動する際、負荷と駆動回路出力との間に、オープン故障やショート故障が生じた場合、負荷のＬ成分により過大なサージが発生し、負荷駆動出力部が破壊する恐れがある。
　例えば、前述の図９に示すモータ駆動回路において、インバータ回路ＩＮＶとモータ間のオープン故障やショート故障が生じた場合、モータのＬ成分により過大なサージが発生し、インバータ回路ＩＮＶが破壊する恐れがある。更には、プリドライバ回路ＰＤＲＶの出力部である負荷駆動出力部３Ｈまたは３Ｌも破壊する恐れがある。
　瞬時に破壊にまで至らなくても、負荷駆動装置の使用時の外乱サージの影響もしくは経時劣化により、ＤＴＩの絶縁耐圧が低下し、回路ブロック間や素子間の電気的分離（絶縁分離）が不十分となり、やがて、駆動機能を失う恐れがある。
　一方で、近年の半導体チップにおける小型化、高集積化、高放熱化の進展により、ＤＴＩ絶縁膜の膜厚を薄くすることが求められているが、ＤＴＩ絶縁膜の膜厚を薄くすることにより、ＤＴＩの絶縁耐圧が低下するため、この絶縁耐圧を確認する必要性が生じてくる。
　上記特許文献１および特許文献２は、いずれも半導体基板上の素子分離にＤＴＩを用いる半導体チップの構造に関するものであるが、上記のような課題やその解決手段については記載されていない。
　本発明は上記の課題に鑑みてなされたものであり、その目的は、素子間分離にＤＴＩを用いた半導体チップを搭載する負荷駆動装置において、ＤＴＩの絶縁耐圧の診断が可能な信頼性の高い負荷駆動装置を提供することにある。
　また、本発明の別の目的は、素子間分離にＤＴＩを用いた半導体チップを搭載する負荷駆動装置において、負荷駆動装置の使用時の外乱サージの影響もしくは経時劣化によるＤＴＩの絶縁耐圧の低下に起因する故障を診断可能な負荷駆動装置の故障診断方法を提供することにある。
　上記の目的を達成するために、本発明は、半導体チップが搭載された負荷駆動装置であって、前記半導体チップは、半導体基板上に形成された負荷駆動出力部を備え、前記負荷駆動出力部は、負荷駆動を制御するＭＯＳＦＥＴが形成される第１の領域と、ＤＴIにより前記第１の領域と絶縁分離された第２の領域を有し、前記第１の領域に設けられる第１のリーク電流検出素子と、前記第２の領域に設けられる第２のリーク電流検出素子と、前記負荷駆動出力部の故障を判断する故障検出部と、を備えることを特徴とする。
　本発明によれば、素子間分離に用いられるＤＴＩの絶縁耐圧の診断が可能な信頼性の高い負荷駆動装置を実現できる。
　また、本発明によれば、負荷駆動装置の使用時の外乱サージの影響もしくは経時劣化によるＤＴＩの絶縁耐圧の低下に起因する故障診断が可能となり、負荷駆動装置の信頼性を高めることができる。
　上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の第１の実施形態である半導体チップより構成される負荷駆動装置の全体概要を示す平面図である。 図１の負荷駆動装置の出力回路例を示す図である。 図１のＡ－Ａ’断面および故障検出部１０を示す図である。 図３の故障検出部１０の構成例を示すブロック図である。 図３の故障検出部１０の他の構成例（変形例）を示すブロック図である。 図１のＡ－Ａ’断面および故障検出部１０の他の例（変形例）を示す図である。 本発明の第２の実施形態である半導体チップより構成される負荷駆動装置の全体概要を示す平面図である。 図７の負荷駆動装置の出力回路例を示す図である。 モータ駆動回路の構成例（１相分）を示すブロック図である。
　以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
　本発明の第１の実施形態では、負荷駆動装置の使用時の外乱サージの影響もしくは経時劣化により、ＤＴＩの絶縁耐圧が低下したことを診断することを可能とし、信頼性を高めることが可能な負荷駆動装置の構成及び動作について、図１から図４を用いて説明する。
　図１は本発明の第１の実施形態である半導体チップより構成される負荷駆動装置の全体概要を示す平面図である。
　図１に示すように、本実施例の負荷駆動装置３００は、負荷駆動出力部３を有する半導体チップ１を備え、負荷駆動出力部３は、ＭＯＳＦＥＴであるＭＯＳ００及びＭＯＳ０１を囲うように形成された素子間絶縁分離構造であるＤＴＩ２０を備えている。
　素子間絶縁分離構造ＤＴＩ２０の内側、すなわちＭＯＳ００及びＭＯＳ０１などの素子が形成される領域には、第１のリーク電流検出素子１０１が形成されており、素子間絶縁分離構造ＤＴＩ２０の外側、すなわちすなわちＭＯＳ００及びＭＯＳ０１などの素子が形成されない領域には、第２のリーク電流検出素子１００が形成されている。
　また、後述する図３及び図４に示すように、第１のリーク電流検出素子１０１と第２のリーク電流検出素子１００の間に電位差を設けた際、所定値以上の電流を検出した場合に負荷駆動装置３００の故障と判断する故障検出部１０を備えている。
　ここで、ＭＯＳＦＥＴであるＭＯＳ００とＭＯＳ０１は、図１に示すように、それぞれＤＴＩ２００，ＤＴＩ２０１により個別に囲われていても良い。
　図２に図１の負荷駆動装置３００の出力回路例を示す。負荷駆動装置３００の負荷駆動出力部３は、ドレイン側が電源ＶＨに接続され、ソース側が出力ＯＵＴに接続されたＮｃｈ ＬＤＭＯＳであるＭＯＳ００と、ドレイン側が出力ＯＵＴに接続され、ソース側がグランドＧＮＤに接続されたＮｃｈ ＬＤＭＯＳであるＭＯＳ０１とから構成され、出力ＯＵＴは負荷４に接続され、ＭＯＳ００のゲート信号ＧＡＴＥ００、及びＭＯＳ０１のゲート信号ＧＡＴＥ０１のＨレベル、ＬレベルによるＭＯＳＦＥＴであるＬＤＭＯＳのドレイン－ソース間のオン・オフにより、負荷４の駆動を行う。
　図３に図１に示した負荷駆動出力部３のＤＴＩ２０の外側に形成したリーク電流検出素子１００と、ＤＴＩ２０の内側に形成したリーク電流検出素子１０１におけるＡ－Ａ’断面図と故障検出部１０の例を示す。リーク電流検出素子１００，１０１は例えばｐ型のシリコンにより構成されている半導体基板６に、それぞれｎ型のシリコン層により構成されている半導体層９０，９１、例えばタングステンにより構成されている導電層８０，８１、例えばアルミニウムにより構成されている配線７０，７１、及び例えばシリコン酸化膜により構成されている層間膜５により構成される。
　ここで、ＤＴＩ２０はリーク電流検出素子１００とリーク電流検出素子１０１との間の半導体基板６の領域に形成される。ＤＴＩ２０のアスペクト比（深さ／幅）は１以上であることが好ましい。配線７０，７１により、それぞれノードＰ０，Ｐ１が形成される。ノードＰ０は故障検出部１０に接続され、故障検出部１０より、故障検出信号ＤＥＴが出力される。一方、ノードＰ１はグランドＧＮＤに接続される。
　図４を用いて、図１及び図３に示したリーク電流検出素子１００，１０１により、ＤＴＩ２０の絶縁耐圧が低下したことを故障診断するための構成例について説明する。
　図４は図３に示した故障検出部１０の一例を示すブロック図である。故障検出部１０は電流検出回路１１と、電源ＶＨとノードＰ２間をイネーブル信号ＥＮにより、ＥＮ信号がＨレベルのときオンし、ＥＮ信号がＬレベルのときオフするスイッチＳＷから構成される。電流検出回路１１はノードＰ２とノードＰ０間に構成された電流検出抵抗Ｒと、電流検出抵抗Ｒの両端子間（Ｐ２－Ｐ０）の電位差を増幅し出力する増幅回路１１００と、増幅回路１１００の出力電圧信号ＣＵＲと基準電圧ＶＲＥＦとの比較を行うコンパレータ回路１１０１と、コンパレータ回路１１０１の出力信号である故障検出信号ＤＥＴより構成される。
　次に図１及び図３で示したＤＴＩ２０の絶縁耐圧が低下したことを図４で示した故障検出部１０により、故障診断するための動作について説明する。
　図４に示すイネーブル信号ＥＮをＬからＨとすることによりスイッチＳＷをオンし、電流検出回路１１のノードＰ２に電源電圧ＶＨを印加する。これにより、図１及び図３に示すリーク電流検出素子１００に電源電圧ＶＨを印加し、リーク電流検出素子１０１にグランドＧＮＤを印加することが可能であり、リーク電流検出素子１００と１０１との間に電位差ＶＨを設定することができる。
　このとき、図４に示す出力電圧信号ＣＵＲは電源ＶＨからノードＰ０に流れる電流と電流検出抵抗Ｒの積で決まる。また、故障検出信号ＤＥＴは出力電圧信号ＣＵＲが基準電圧ＶＲＥＦよりも小さいときにＬレベルを出力し、出力電圧信号ＣＵＲが基準電圧ＶＲＥＦよりも大きいときにＨレベルを出力する。ＤＴＩ２０によるリーク電流検出素子１００，１０１間の絶縁耐圧が低下すると、半導体基板６を介したノードＰ０，Ｐ１間のインピーダンスが低下し、ノードＰ０からノードＰ１に流れるリーク電流が増大し、出力電圧信号ＣＵＲが増加する。適切な基準電圧ＶＲＥＦの電圧レベルを予め設定することにより、故障検出信号ＤＥＴの電圧レベルがＬレベルからＨレベルに切替ることをもって、所定値以上のリーク電流を検出したと判断し、ＤＴＩ２０の絶縁耐圧が低下したことを診断できる。
　図５は図３に示した故障検出部１０の構成の他の例（変形例）を示すブロック図である。図５を用いて、図１及び図３に示したリーク電流検出素子１００，１０１により、ＤＴＩ２０の絶縁耐圧が低下したことを故障診断するための他の構成例について説明する。
　図５は図３に示した故障検出部１０の図４とは異なる他の構成例の一例を示すブロック図である。イネーブル信号ＥＮにより制御される電流源１２と、故障検出信号ＤＥＴを出力信号とする電圧検出回路１３から構成される。電圧検出回路１３はブッファ回路１３００と、コンパレータ回路１３０１により構成される。イネーブル信号ＥＮがＨレベルのときに電流源１２からノードＰ０に電流量Ｉが注入される。
　ノードＰ０の電圧レベルをブッファ回路１３００により、ＶＯＬに出力する。なお、ブッファ回路１３００の入力はＨｉＺ受けであり、電流源１２からノードＰ０に注入された電流量Ｉのバッファ回路１３００への流入は無視できるものとする。ブッファ回路１３００の出力電圧ＶＯＬと基準電圧ＶＲＥＦとの比較を行うコンパレータ回路１３０１により、ＶＯＬ電圧が基準電圧ＶＲＥＦよりも大きいとき、故障検出信号ＤＥＴはＬレベルを、ＶＯＬ電圧が基準電圧ＶＲＥＦよりも小さいとき、故障検出信号ＤＥＴはＨレベルを出力する。
　次に図１及び図３で示したＤＴＩ２０の絶縁耐圧が低下したことを図５で示した故障検出部１０により、故障診断するための動作について説明する。
　図１及び図３に示すＤＴＩ２０に関して、リーク電流検出素子１００，１０１間の絶縁耐圧（ＤＴＩ２０の絶縁耐圧）が低下すると、半導体基板６を介したノードＰ０，Ｐ１間のインピーダンスが低下する。このため、図５で示した電流源１２により、ノードＰ０に電流量Ｉを注入したとき、ノードＰ０の電圧レベルが低下し、電圧ＶＯＬレベルも低下し、適切な基準電圧ＶＲＥＦの電圧レベルを予め設定することにより、故障検出信号ＤＥＴの電圧レベルがＬからＨレベルに切替ることをもって、ＤＴＩ２０の絶縁耐圧が低下したことを故障診断できる。
　図４、図５で示した故障検出部１０を用いた故障診断は、イネーブル信号ＥＮをＬレベルからＨレベルとすることにより実施可能である。負荷駆動装置３００が、車両に適用される電子制御ユニットの場合、故障診断はオンボードで実施しても良い。
　なお、半導体のリーク電流は温度に対して、指数関数的に増大する特性を有する。そこで、故障診断を実施するタイミングを負荷駆動装置が負荷駆動をした直後、電源オフ前に実施することにより、負荷駆動出力部の負荷駆動による発熱により、半導体チップの温度が上昇している状態で、故障診断を実施することができるため、より感度良く、故障診断を実施することが可能となる。
　以上より、負荷駆動装置の使用時の外乱サージの影響もしくは経時劣化により、ＤＴＩの絶縁耐圧が低下したことを診断することを可能とし、負荷駆動装置の信頼性を高めることができる。
　なお、図６で示すように、図３で示した半導体基板６として、支持基板６３と、埋め込み絶縁膜６２と、半導体層６１とが積層された構成を有するＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板を用いても同様の効果を得ることができる。
　本発明の第２の実施形態では、負荷駆動装置の使用時の外乱サージの影響もしくは経時劣化により、ＤＴＩの絶縁耐圧が低下したことを診断することを可能とすることに加え、負荷駆動出力部を冗長化した構成の場合、冗長系の回路ブロックの電気的分離が問題ないことを診断した上で冗長系に切替えることを可能とし、信頼性を高めることが可能な負荷駆動装置の構成及び動作について説明する。
　図７は本発明の第２の実施形態である半導体チップより構成される負荷駆動装置の全体概要を示す平面図である。
　本実施例は、実施例１の図１と比較して、メイン回路の負荷駆動出力部３０（図１の負荷駆動出力部３に相当）に加えて、負荷駆動出力部３０の冗長系として用いる冗長出力部３１を有することが異なる。メイン回路の負荷駆動出力部３０の負荷駆動機能を喪失した際に、冗長回路の負荷駆動出力部（冗長出力部）３１に切替えることにより、負荷駆動装置３００の負荷駆動機能を維持することが可能となる。
　負荷駆動出力部を冗長化する例として、モータ駆動回路を有するＥＰＳ（Ｅｌｅｃｔｒｉｃ　Ｐｏｗｅｒ　Ｓｔｅｅｒｉｎｇ）といった車両システムにおいて、機能の冗長化により、安全性、信頼性を高めることが検討されており、モータ駆動部の故障確率が他の部分よりも相対的に高いため、負荷駆動出力部を冗長化することにより、負荷駆動出力部が故障しても冗長系に切替えることができるようにすることで、駆動機能を失うことを回避し、システムとしての信頼性を高めることができる。
　図７に示すように、本実施例の負荷駆動装置３００は、負荷駆動出力部３０を有する半導体チップ１を備え、負荷駆動出力部３０は、ＭＯＳＦＥＴであるＭＯＳ００及びＭＯＳ０１を囲うように形成された素子間絶縁分離構造であるＤＴＩ２０を備えている。
　素子間絶縁分離構造ＤＴＩ２０の内側、すなわちＭＯＳ００及びＭＯＳ０１などの素子が形成される領域には、第１のリーク電流検出素子１０１が形成されており、素子間絶縁分離構造ＤＴＩ２０の外側、すなわちすなわちＭＯＳ００及びＭＯＳ０１などの素子が形成されない領域には、第２のリーク電流検出素子１００が形成されている。
　また、実施例１で前述した図３及び図４に示したとおり、第１のリーク電流検出素子１０１と第２のリーク電流検出素子１００の間に電位差を設けた際、所定値以上の電流を検出した場合に負荷駆動装置３００の故障と判断する故障検出部１０を備えている。（図７では図示せず）
　本実施例の半導体チップ１は、メイン回路の負荷駆動出力部３０とは別に、冗長回路に設けられた負荷駆動出力部（冗長出力部）３１を備えている。負荷駆動出力部（冗長出力部）３１は、ＭＯＳＦＥＴであるＭＯＳ１０及びＭＯＳ１１を囲うように形成された素子間絶縁分離構造であるＤＴＩ２１を備えている。
　素子間絶縁分離構造ＤＴＩ２１の内側、すなわちＭＯＳ１０及びＭＯＳ１１などの素子が形成される領域には、第３のリーク電流検出素子１１１が形成されており、素子間絶縁分離構造ＤＴＩ２１の外側、すなわちすなわちＭＯＳ１０及びＭＯＳ１１などの素子が形成されない領域には、第４のリーク電流検出素子１１０が形成されている。
　本実施例の負荷駆動装置３００は上記のように構成されており、第１のリーク電流検出素子１０１と第２のリーク電流検出素子１００の間に電位差を設けた際、故障検出部１０が所定値以上の電流を検出し故障と判断した場合であって、なおかつ第３のリーク電流検出素子１１１と第４のリーク電流検出素子１１０の間に電位差を設けた際、所定値以下の電流を検出した場合に、負荷駆動出力部３０から負荷駆動出力部（冗長出力部）３１に切り替える。
　ここで、ＭＯＳＦＥＴであるＭＯＳ００とＭＯＳ０１、及びＭＯＳ１０とＭＯＳ１１は、図７に示すように、それぞれＤＴＩ２００とＤＴＩ２０１、及びＤＴＩ２１０とＤＴＩ２１１により個別に囲われていても良い。また、負荷駆動出力部３０と、負荷駆動出力部（冗長出力部）３１は、図７に示すように、メイン回路と冗長回路を絶縁分離するように、それぞれＤＴＩ２２，ＤＴＩ２３により囲われていても良い。
　図８に図７に示した負荷駆動装置３００の出力回路例を示す。負荷駆動装置３００は負荷駆動出力部３０とその冗長出力部（負荷駆動出力部）３１より構成される。負荷駆動出力部３０は、ドレイン側が電源ＶＨ０に接続され、ソース側が出力ＯＵＴ０に接続されたＮｃｈ ＬＤＭＯＳであるＭＯＳ００と、ドレイン側が出力ＯＵＴ０に接続され、ソース側がグランドＧＮＤ０に接続されたＮｃｈ ＬＤＭＯＳであるＭＯＳ０１とから構成され、出力ＯＵＴ０は負荷４０に接続され、ＭＯＳ００のゲート信号ＧＡＴＥ００、及びＭＯＳ０１のゲート信号ＧＡＴＥ０１のＨレベル、ＬレベルによるＭＯＳＦＥＴであるＬＤＭＯＳのドレイン－ソース間のオン・オフにより、負荷４０の駆動を行う。
　また、冗長出力部（負荷駆動出力部）３１は、ドレイン側が電源ＶＨ１に接続され、ソース側が出力ＯＵＴ１に接続されたＮｃｈ ＬＤＭＯＳであるＭＯＳ１０と、ドレイン側が出力ＯＵＴ１に接続され、ソース側がグランドＧＮＤ１に接続されたＮｃｈ ＬＤＭＯＳであるＭＯＳ１１とから構成され、出力ＯＵＴ１は負荷４１に接続され、ＭＯＳ１０のゲート信号ＧＡＴＥ１０、及びＭＯＳ１１のゲート信号ＧＡＴＥ１１のＨレベル、ＬレベルによるＭＯＳＦＥＴであるＬＤＭＯＳのドレイン－ソース間のオン・オフにより、負荷４１の駆動を行う。
　負荷駆動出力部３０及び冗長出力部３１に関して、それぞれ、リーク電流検出素子１００，１０１及びリーク電流検出素子１１０，１１１により、実施例１の図３で示した故障検出部１０を用いて、ＤＴＩ２０及びＤＴＩ２１の絶縁耐圧が低下したことを診断できる。
　負荷駆動出力部３０に関して、リーク電流検出素子１００，１０１により、ＤＴＩ２０の故障診断を実施し、絶縁耐圧が低下していることが判明した場合、負荷駆動装置３００の使用時に外乱サージの影響等で絶縁耐圧低下が生じた可能性があり、冗長出力部（負荷駆動出力部）３１にもその影響が生じている可能性がある。よって、負荷駆動出力部３０に関して、故障を検知した場合、冗長出力部（負荷駆動出力部）３１に関して、リーク電流検出素子１１０，１１１により、ＤＴＩ２１の故障診断を実施し、絶縁耐圧が低下していないことを確認した後、負荷駆動装置３００の負荷駆動機能を負荷駆動出力部３０から冗長出力部（負荷駆動出力部）３１に切替える。
　以上説明したように、本実施例によれば、負荷駆動装置の使用時の外乱サージの影響もしくは経時劣化によりＤＴＩの絶縁耐圧が低下したことを診断することを可能とすることに加え、負荷駆動出力部を冗長化した構成の場合、冗長系の回路ブロックの電気的分離が問題ないことを診断した上で冗長系に切替えることを可能とし、負荷駆動装置の信頼性を高めることができる。
　なお、図７では、負荷駆動装置３００を構成する負荷駆動出力部３０とその冗長出力部（負荷駆動出力部）３１とが同じ半導体チップ１に搭載されている例を示したが、負荷駆動出力部３０とその冗長出力部（負荷駆動出力部）３１とがそれぞれ別の半導体チップに搭載された構成であっても良い。
　なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
　また、制御線や信号線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や信号線を示しているとは限らない。
　なお、本発明は以下に付記する特徴も有している。
　（付記１）
　半導体チップが搭載された負荷駆動装置の故障診断方法であって、
　前記半導体チップの半導体基板上に形成される負荷駆動を制御するＭＯＳＦＥＴと同じ領域に設けられる第１のリーク電流検出素子と、ＤＴIにより前記ＭＯＳＦＥＴが形成される領域と絶縁分離された領域に設けられる第２のリーク電流検出素子との間に電位差を設け、
　所定値以上の電流を検出した場合、前記負荷駆動装置の故障と診断することを特徴とする負荷駆動装置の故障診断方法。
　（付記２）
　上記（付記１）に記載の負荷駆動装置の故障診断方法であって、
　前記負荷駆動装置の故障と診断した場合であって、前記負荷駆動装置の冗長回路が形成される半導体基板上の負荷駆動を制御するＭＯＳＦＥＴと同じ領域に設けられる第３のリーク電流検出素子と、ＤＴIにより前記冗長回路のＭＯＳＦＥＴが形成される領域と絶縁分離された領域に設けられる第４のリーク電流検出素子との間に電位差を設け、所定値以下の電流を検出した場合、負荷駆動機能を前記冗長回路に切り替えることを特徴とする負荷駆動装置の故障診断方法。
　（付記３）
　半導体チップが搭載された負荷駆動装置の故障診断方法であって、
　前記半導体チップの半導体基板上に形成される負荷駆動を制御するＭＯＳＦＥＴと同じ領域に設けられる第１のリーク電流検出素子と、ＤＴIにより前記ＭＯＳＦＥＴが形成される領域と絶縁分離された領域に設けられる第２のリーク電流検出素子との間に電流を加え、
　所定値以下の電圧を検出した場合、前記負荷駆動装置の故障と診断することを特徴とする負荷駆動装置の故障診断方法。
　（付記４）
　上記（付記３）に記載の負荷駆動装置の故障診断方法であって、
　前記負荷駆動装置の故障と診断した場合であって、前記負荷駆動装置の冗長回路が形成される半導体基板上の負荷駆動を制御するＭＯＳＦＥＴと同じ領域に設けられる第３のリーク電流検出素子と、ＤＴIにより前記冗長回路のＭＯＳＦＥＴが形成される領域と絶縁分離された領域に設けられる第４のリーク電流検出素子との間に電流を加え、所定値以上の電圧を検出した場合、負荷駆動機能を前記冗長回路に切り替えることを特徴とする負荷駆動装置の故障診断方法。
　１…半導体チップ、２０，２１，２２，２３，２００，２０１，２１０，２１１…ＤＴＩ、３，３０，３１…負荷駆動出力部、４，４０，４１…負荷、５…層間膜、６…半導体基板、７０，７１…配線、８０，８１…導電層、９０，９１…半導体層、１０…故障検出部、１１…電流検出回路、１２…電流源、１３…電圧検出回路、１００，１０１，１１０，１１１…リーク電流検出素子、３００…負荷駆動装置、ＶＨ…電源、ＧＮＤ…グランド、ＭＯＳ…ＭＯＳＦＥＴ、ＧＡＴＥ…ゲート信号、ＯＵＴ…出力（信号）、ＤＥＴ…故障検出信号。

Claims (12)

  1. 　半導体チップが搭載された負荷駆動装置であって、
    　前記半導体チップは、半導体基板上に形成された負荷駆動出力部を備え、
    　前記負荷駆動出力部は、負荷駆動を制御するＭＯＳＦＥＴが形成される第１の領域と、ＤＴIにより前記第１の領域と絶縁分離された第２の領域を有し、
    　前記第１の領域に設けられる第１のリーク電流検出素子と、
    　前記第２の領域に設けられる第２のリーク電流検出素子と、
    　前記負荷駆動出力部の故障を判断する故障検出部と、
    　を備えることを特徴とする負荷駆動装置。
  2. 　請求項１に記載の負荷駆動装置であって、
    　前記故障検出部は、前記第１のリーク電流検出素子および前記第２のリーク電流検出素子間に電位差を設け、所定値以上の電流を検出した場合、前記負荷駆動出力部の故障と判断することを特徴とする負荷駆動装置。
  3. 　請求項１に記載の負荷駆動装置であって、
    　前記故障検出部は、前記第１のリーク電流検出素子および前記第２のリーク電流検出素子間に電流を加え、所定値以下の電圧を検出した場合、前記負荷駆動出力部の故障と判断することを特徴とする負荷駆動装置。
  4. 　請求項１から３のいずれか１項に記載の負荷駆動装置であって、
    　前記半導体チップは、前記負荷駆動出力部の冗長出力部を備え、
    　前記冗長出力部は、負荷駆動を制御するＭＯＳＦＥＴが形成される第３の領域と、ＤＴIにより前記第３の領域と絶縁分離された第４の領域を有し、
    　前記第３の領域に設けられる第３のリーク電流検出素子と、
    　前記第４の領域に設けられる第４のリーク電流検出素子と、
    　を備えることを特徴とする負荷駆動装置。
  5. 　請求項４に記載の負荷駆動装置であって、
    　前記故障検出部が前記負荷駆動出力部の故障と判断した場合であって、前記第３のリーク電流検出素子および前記第４のリーク電流検出素子間に電位差を設け、所定値以下の電流を検出した場合に、負荷駆動機能を前記負荷駆動出力部から前記冗長出力部に切り替えることを特徴とする負荷駆動装置。
  6. 　請求項４に記載の負荷駆動装置であって、
    　前記故障検出部が前記負荷駆動出力部の故障と判断した場合であって、前記第３のリーク電流検出素子および前記第４のリーク電流検出素子間に電流を加え、所定値以上の電圧を検出した場合に、負荷駆動機能を前記負荷駆動出力部から前記冗長出力部に切り替えることを特徴とする負荷駆動装置。
  7. 　請求項１から３のいずれか１項に記載の負荷駆動装置であって、
    　前記負荷駆動装置は、前記半導体チップとは異なる別の半導体チップの半導体基板上に形成された前記負荷駆動出力部の冗長出力部を備え、
    　前記冗長出力部は、負荷駆動を制御するＭＯＳＦＥＴが形成される第３の領域と、ＤＴIにより前記第３の領域と絶縁分離された第４の領域を有し、
    　前記第３の領域に設けられる第３のリーク電流検出素子と、
    　前記第４の領域に設けられる第４のリーク電流検出素子と、
    　を備えることを特徴とする負荷駆動装置。
  8. 　請求項７に記載の負荷駆動装置であって、
    　前記故障検出部が前記負荷駆動出力部の故障と判断した場合であって、前記第３のリーク電流検出素子および前記第４のリーク電流検出素子間に電位差を設け、所定値以下の電流を検出した場合に、負荷駆動機能を前記負荷駆動出力部から前記冗長出力部に切り替えることを特徴とする負荷駆動装置。
  9. 　請求項７に記載の負荷駆動装置であって、
    　前記故障検出部が前記負荷駆動出力部の故障と判断した場合であって、前記第３のリーク電流検出素子および前記第４のリーク電流検出素子間に電流を加え、所定値以上の電圧を検出した場合に、負荷駆動機能を前記負荷駆動出力部から前記冗長出力部に切り替えることを特徴とする負荷駆動装置。
  10. 　請求項１から９のいずれか１項に記載の負荷駆動装置であって、
    　前記故障検出部による前記負荷駆動出力部の故障判断をオンボードで行うことを特徴とする負荷駆動装置。
  11. 　請求項１０に記載の負荷駆動装置であって、
    　前記負荷駆動装置の負荷駆動直後、若しくは、電源オフ前に前記故障検出部による前記負荷駆動出力部の故障判断を行うことを特徴とする負荷駆動装置。
  12. 　請求項１から１１のいずれか１項に記載の負荷駆動装置であって、
    　前記半導体基板は、ＳＯＩ基板であることを特徴とする負荷駆動装置。
PCT/JP2017/039863 2016-12-14 2017-11-06 負荷駆動装置 WO2018110141A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/469,537 US10587263B2 (en) 2016-12-14 2017-11-06 Load drive apparatus
CN201780073976.3A CN110168387B (zh) 2016-12-14 2017-11-06 负载驱动装置
JP2018556245A JP6653769B2 (ja) 2016-12-14 2017-11-06 負荷駆動装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-242287 2016-12-14
JP2016242287 2016-12-14

Publications (1)

Publication Number Publication Date
WO2018110141A1 true WO2018110141A1 (ja) 2018-06-21

Family

ID=62559645

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/039863 WO2018110141A1 (ja) 2016-12-14 2017-11-06 負荷駆動装置

Country Status (4)

Country Link
US (1) US10587263B2 (ja)
JP (1) JP6653769B2 (ja)
CN (1) CN110168387B (ja)
WO (1) WO2018110141A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021058890A1 (fr) * 2019-09-26 2021-04-01 Psa Automobiles Sa Module de test de courants de fuite dans un circuit d'inhibition, système embarqué les comprenant, et véhicule automobile l'incorporant

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018132775A1 (de) * 2018-12-19 2020-06-25 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Schaltungsvorrichtung für ein Fahrzeug und Verfahren zum Betreiben einer Schaltungsvorrichtung
KR20220032897A (ko) * 2020-09-08 2022-03-15 에스케이하이닉스 주식회사 버퍼회로의 불량을 감지할 수 있는 반도체장치
US20230417841A1 (en) * 2022-06-27 2023-12-28 Infineon Technologies Austria Ag Current leak detection for solid state devices
CN116736068B (zh) * 2023-08-14 2023-11-14 天津德科智控股份有限公司 一种功率故障特征数据识别及处理方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883830A (ja) * 1994-09-09 1996-03-26 Nippondenso Co Ltd 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置
JP2002343855A (ja) * 2001-05-11 2002-11-29 Denso Corp 絶縁分離型半導体装置及びその製造方法
JP2006215454A (ja) * 2005-02-07 2006-08-17 Matsushita Electric Ind Co Ltd ドライバｉｃ
JP2007189096A (ja) * 2006-01-13 2007-07-26 Denso Corp 半導体装置及びその検査方法
JP2008098346A (ja) * 2006-10-11 2008-04-24 Toshiba Corp 半導体装置
JP2009194791A (ja) * 2008-02-18 2009-08-27 Mitsubishi Electric Corp 一方向導通装置
JP2014235060A (ja) * 2013-05-31 2014-12-15 トヨタ自動車株式会社 故障検出装置
WO2015053022A1 (ja) * 2013-10-07 2015-04-16 富士電機株式会社 半導体装置
JP2016092338A (ja) * 2014-11-10 2016-05-23 ローム株式会社 トレンチゲート構造を備えた半導体装置およびその製造方法
JP2016208329A (ja) * 2015-04-24 2016-12-08 日立オートモティブシステムズ株式会社 負荷駆動装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133117A (en) * 1999-08-06 2000-10-17 United Microlelectronics Corp. Method of forming trench isolation for high voltage device
JP4928675B2 (ja) * 2001-03-01 2012-05-09 エルピーダメモリ株式会社 半導体装置
US6706581B1 (en) * 2002-10-29 2004-03-16 Taiwan Semiconductor Manufacturing Company Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices
US6953738B2 (en) * 2003-12-12 2005-10-11 Freescale Semiconductor, Inc. Method and apparatus for forming an SOI body-contacted transistor
US7129559B2 (en) * 2004-04-09 2006-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage semiconductor device utilizing a deep trench structure
JP2008118007A (ja) * 2006-11-07 2008-05-22 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US20100244152A1 (en) * 2009-03-27 2010-09-30 Bahl Sandeep R Configuration and fabrication of semiconductor structure having extended-drain field-effect transistor
JP5729745B2 (ja) 2009-09-15 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5669251B2 (ja) 2010-01-20 2015-02-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8216905B2 (en) * 2010-04-27 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Stress engineering to reduce dark current of CMOS image sensors
KR101821413B1 (ko) * 2011-09-26 2018-01-24 매그나칩 반도체 유한회사 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법
US20130146975A1 (en) * 2011-12-12 2013-06-13 International Business Machines Corporation Semiconductor device and integrated circuit with high-k/metal gate without high-k direct contact with sti
JP6055240B2 (ja) * 2012-08-29 2016-12-27 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
CN103941172B (zh) * 2013-01-22 2016-12-28 中芯国际集成电路制造(上海)有限公司 半导体测试装置及测试方法
US9455343B2 (en) * 2013-09-27 2016-09-27 Intel Corporation Hybrid phase field effect transistor
JP6244177B2 (ja) * 2013-11-12 2017-12-06 日立オートモティブシステムズ株式会社 半導体装置
CN103700703B (zh) * 2013-12-30 2016-09-28 杭州电子科技大学 基于soi工艺的漏/源区介质(pn结)隔离前栅n-mosfet射频开关超低损耗器件
US9768220B2 (en) * 2014-04-15 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation structure for image sensors
CN105280545A (zh) * 2014-07-24 2016-01-27 联华电子股份有限公司 半导体装置的浅沟槽隔离结构与其制造方法
JP6316727B2 (ja) * 2014-10-22 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置
US9385191B2 (en) * 2014-11-20 2016-07-05 United Microelectronics Corporation FINFET structure
JP6029704B2 (ja) 2015-03-30 2016-11-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2017169086A1 (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
US10854591B2 (en) * 2016-11-04 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including a repeater/buffer at upper metal routing layers and methods of manufacturing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883830A (ja) * 1994-09-09 1996-03-26 Nippondenso Co Ltd 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置
JP2002343855A (ja) * 2001-05-11 2002-11-29 Denso Corp 絶縁分離型半導体装置及びその製造方法
JP2006215454A (ja) * 2005-02-07 2006-08-17 Matsushita Electric Ind Co Ltd ドライバｉｃ
JP2007189096A (ja) * 2006-01-13 2007-07-26 Denso Corp 半導体装置及びその検査方法
JP2008098346A (ja) * 2006-10-11 2008-04-24 Toshiba Corp 半導体装置
JP2009194791A (ja) * 2008-02-18 2009-08-27 Mitsubishi Electric Corp 一方向導通装置
JP2014235060A (ja) * 2013-05-31 2014-12-15 トヨタ自動車株式会社 故障検出装置
WO2015053022A1 (ja) * 2013-10-07 2015-04-16 富士電機株式会社 半導体装置
JP2016092338A (ja) * 2014-11-10 2016-05-23 ローム株式会社 トレンチゲート構造を備えた半導体装置およびその製造方法
JP2016208329A (ja) * 2015-04-24 2016-12-08 日立オートモティブシステムズ株式会社 負荷駆動装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021058890A1 (fr) * 2019-09-26 2021-04-01 Psa Automobiles Sa Module de test de courants de fuite dans un circuit d'inhibition, système embarqué les comprenant, et véhicule automobile l'incorporant
FR3101424A1 (fr) * 2019-09-26 2021-04-02 Psa Automobiles Sa Module de test de courants de fuite dans un circuit d’inhibition, système embarqué les comprenant, et véhicule automobile l’incorporant

Also Published As

Publication number Publication date
CN110168387B (zh) 2021-06-18
CN110168387A (zh) 2019-08-23
US10587263B2 (en) 2020-03-10
JP6653769B2 (ja) 2020-02-26
JPWO2018110141A1 (ja) 2019-10-24
US20190305772A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
JP6653769B2 (ja) 負荷駆動装置
JP4094984B2 (ja) 半導体装置
US7560833B2 (en) Drive circuit having a transformer for a semiconductor switching element
US7582946B2 (en) Semiconductor device with multi-trench separation region and method for producing the same
JP6749184B2 (ja) 半導体装置
US8729566B2 (en) Semiconductor switching arrangement having a normally on and a normally off transistor
JP4577425B2 (ja) 半導体装置
JP5961529B2 (ja) 半導体装置
WO2014155959A1 (ja) パワー半導体素子
WO2017113294A1 (en) Multi-channel mcm with test circuitry for inter-die bond wire checking
US7521982B2 (en) Drive circuit for driving power device
JP2011188271A (ja) ゲート駆動回路
JP6060746B2 (ja) 半導体装置
JP2006148319A (ja) 半導体素子制御装置
US20080211566A1 (en) Apparatus for Driving a Load
KR20080039217A (ko) 이면 고내압 집적회로를 사용한 반도체 장치
JP5359264B2 (ja) 半導体装置
JP6417427B2 (ja) 負荷駆動装置及びそれを用いた車載制御装置
US20090045480A1 (en) Semiconductor integrated circuit
JP2001237381A (ja) 半導体装置
JP5332112B2 (ja) 高耐圧横型ｍｏｓｆｅｔ
JP2005217774A (ja) スイッチング回路
US11329596B2 (en) Control circuit for a multi-phase motor
CN114977671A (zh) 电路基板、马达驱动用电子控制装置和转向致动器系统
US10403620B2 (en) Semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17880531

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018556245

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17880531

Country of ref document: EP

Kind code of ref document: A1