WO2016152419A1 - 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法 - Google Patents

強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法 Download PDF

Info

Publication number
WO2016152419A1
WO2016152419A1 PCT/JP2016/056420 JP2016056420W WO2016152419A1 WO 2016152419 A1 WO2016152419 A1 WO 2016152419A1 JP 2016056420 W JP2016056420 W JP 2016056420W WO 2016152419 A1 WO2016152419 A1 WO 2016152419A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
layer
upper electrode
ferroelectric thin
electrode layer
Prior art date
Application number
PCT/JP2016/056420
Other languages
English (en)
French (fr)
Inventor
文正 堀切
柴田　憲治
渡辺　和俊
末永　和史
遠藤　博之
Original Assignee
住友化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友化学株式会社 filed Critical 住友化学株式会社
Priority to EP16768322.6A priority Critical patent/EP3276686B1/en
Priority to US15/561,392 priority patent/US10497855B2/en
Publication of WO2016152419A1 publication Critical patent/WO2016152419A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G33/00—Compounds of niobium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/09—Forming piezoelectric or electrostrictive materials
    • H10N30/098—Forming organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition

Definitions

  • the present invention relates to a ferroelectric thin film element, and in particular, a ferroelectric thin film multilayer substrate including a lead-free niobate ferroelectric material, a ferroelectric thin film element cut out from the multilayer substrate, and the multilayer substrate It relates to a manufacturing method.
  • Ferroelectrics are very attractive substances due to their unique properties (for example, extremely high relative dielectric constant, pyroelectricity, piezoelectricity, ferroelectricity, etc.). It is used as an element, a piezoelectric element, a ferroelectric memory, etc.
  • Typical examples include barium titanate (BaTiO 3 ) and lead zirconate titanate (Pb (Zr 1-x Ti x ) O 3 , abbreviated as PZT) having a perovskite structure.
  • PZT lead zirconate titanate
  • PZT is a specific hazardous substance containing lead, but currently there is no suitable commercial product that can be substituted for pyroelectric material / piezoelectric material, so the RoHS Directive (use of specific hazardous substances contained in electrical and electronic equipment) Exempt from the European Parliament and Council Directive on restrictions).
  • the RoHS Directive use of specific hazardous substances contained in electrical and electronic equipment
  • the European Parliament and Council Directive Exempt from the European Parliament and Council Directive on restrictions.
  • the demand for global environmental conservation has been increasing worldwide, and the development of pyroelectric elements and piezoelectric elements using ferroelectrics that do not contain lead (lead-free ferroelectrics) is strongly desired.
  • a piezoelectric element is an element that uses the piezoelectric effect of a ferroelectric substance, and is used for an actuator that generates displacement or vibration in response to voltage application to a ferroelectric substance (piezoelectric substance), or for stress deformation to a piezoelectric substance.
  • a functional electronic component such as a stress sensor that generates a voltage.
  • a pyroelectric element is an element that detects light including infrared rays by the pyroelectric effect of a ferroelectric substance, and is widely used as an infrared sensor for detecting a human body.
  • Patent Document 2 discloses a piezoelectric thin film element having a piezoelectric thin film laminated substrate in which at least an adhesion layer, a lower electrode layer, and a lead-free piezoelectric thin film layer are sequentially laminated on a substrate, wherein the lead-free piezoelectric element is used.
  • An adhesion layer is made of an oxide of a Group 4 element or an oxide of a Group 5 element, and the thickness of the adhesion layer is 1 nm or more and 2 nm or less.
  • Patent Document 2 a lead-free piezoelectric thin film element having high piezoelectric characteristics and small variations in piezoelectric characteristics among elements can be provided.
  • niobic acid-based ferroelectrics for example, sodium potassium niobate, (K 1-x Na x ) NbO 3
  • K 1-x Na x ) NbO 3 niobic acid-based ferroelectrics
  • niobic acid-based ferroelectrics are a relatively new material group, there are still many unclear points from the viewpoint of the laminated structure of thin film elements and the control of manufacturing processes.
  • the lower electrode doubles as a base layer for forming the ferroelectric layer, so it is strongly related to the crystal orientation and ferroelectric characteristics of the ferroelectric layer. The material could not be changed.
  • the upper electrode since the upper electrode is laminated after the ferroelectric layer is formed, it is considered that the influence on the crystal orientation and ferroelectric characteristics of the ferroelectric layer is relatively small.
  • an object of the present invention is to solve the above-mentioned problems and to reduce the cost while maintaining performance and characteristics as a thin film element, a niobic acid-based ferroelectric thin film multilayer substrate, and a ferroelectric thin film cut out from the multilayer substrate
  • An object is to provide a device and a method for manufacturing the laminated substrate.
  • One aspect of the present invention is a ferroelectric thin film multilayer substrate in which a lower electrode layer, a ferroelectric thin film layer, an upper electrode intermediate layer, and an upper electrode layer are sequentially laminated on a substrate in order to achieve the above object.
  • the lower electrode layer is made of platinum (Pt) or a Pt alloy
  • the ferroelectric thin film layer is made of sodium potassium niobate (composition formula (K 1-x Na x ) NbO 3 , 0.4 ⁇ x ⁇ 0.7)
  • the upper electrode layer is made of aluminum (Al) or an Al alloy
  • the upper electrode intermediate layer is made of a metal that is less oxidizable than titanium and can form an intermetallic compound with aluminum,
  • alloying is defined as including formation of an intermetallic compound.
  • the present invention can be modified or changed as follows in the ferroelectric thin film multilayer substrate according to the present invention.
  • the upper electrode intermediate layer is made of one of nickel (Ni), cobalt (Co), tungsten (W), and molybdenum (Mo).
  • the upper electrode intermediate layer has a thickness of 2 nm to 50 nm.
  • a lower electrode adhesion layer is further laminated between the substrate and the lower electrode layer, and the lower electrode adhesion layer is made of titanium (Ti) and / or Ti oxide.
  • the main surface of the lower electrode layer is preferentially oriented to the (1 1 1) plane, and the ferroelectric thin film layer has a pseudo cubic or tetragonal crystal system and a main surface of (0 0 1) Preferential orientation on the surface.
  • the substrate is a silicon (Si) substrate having a thermal oxide film on the surface.
  • Still another embodiment of the present invention is a method for manufacturing a ferroelectric thin film multilayer substrate according to the present invention, A lower electrode layer forming step of forming the lower electrode layer on the substrate; Forming a ferroelectric thin film layer on the lower electrode layer; and An upper electrode intermediate layer forming step of forming the upper electrode intermediate layer on the ferroelectric thin film layer; An upper electrode layer forming step of forming the upper electrode layer on the upper electrode intermediate layer, The upper electrode layer forming step is performed by forming the upper electrode layer in a temperature environment of 50 ° C. or higher and 200 ° C. or lower, thereby alloying a part of the upper electrode intermediate layer and a part of the upper electrode layer.
  • a method for manufacturing a ferroelectric thin film multilayer substrate is provided.
  • a niobic acid-based ferroelectric thin film multilayer substrate capable of reducing costs while maintaining performance and characteristics as a thin film element, a ferroelectric thin film element cut out from the multilayer substrate, and the multilayer substrate A manufacturing method can be provided.
  • FIG. 1 is a schematic cross-sectional view of a ferroelectric thin film multilayer substrate according to the present invention.
  • 5 is a graph showing an example of the relationship between the polarization value and the applied voltage in the reference sample, the KNN thin film element of Comparative Example 1 and Example 1.
  • the present inventors have proposed sodium potassium niobate ((K 1-x Na x) as a lead-free ferroelectric material that can be expected to have ferroelectric properties equivalent to PZT (Pb (Zr 1-x Ti x ) O 3 ). ) NbO 3 , 0.4 ⁇ x ⁇ 0.7, abbreviated as KNN), we have conducted research and development aimed at putting the KNN thin film device into practical use. At this time, in order to reduce the cost of the KNN thin film element, the use of Al as the upper electrode material was examined. occured.
  • the upper electrode intermediate layer formed between the ferroelectric thin film layer and the upper electrode layer is made of a metal that is less oxidizable than Ti and capable of forming an intermetallic compound with Al. I found that I can achieve. The present invention has been completed based on this finding.
  • FIG. 1 is a schematic sectional view of a ferroelectric thin film multilayer substrate according to the present invention.
  • a ferroelectric thin film multilayer substrate 10 according to the present invention includes a lower electrode adhesion layer 2, a lower electrode layer 3, a ferroelectric thin film layer 4, an upper electrode intermediate layer 5 on a substrate 1.
  • the upper electrode layer 6 is laminated in this order.
  • the ferroelectric thin film element according to the present invention is obtained by cutting out a chip having a desired shape from the ferroelectric thin film laminated substrate 10.
  • the upper electrode intermediate layer 5 and the upper electrode layer 6 may be formed at the stage of the ferroelectric thin film multilayer substrate 10 or may be formed after being cut into chips having a desired shape.
  • the substrate 1 is prepared.
  • the material of the substrate 1 is not particularly limited, and can be appropriately selected according to the use of the ferroelectric thin film element.
  • silicon (Si), SOI (Silicon on Insulator), quartz glass, gallium arsenide (GaAs), gallium nitride (GaN), sapphire (Al 2 O 3 ), magnesium oxide (MgO), zinc oxide (ZnO), titanium Strontium acid (SrTiO 3 ) or the like can be used.
  • Si silicon
  • SOI Silicon on Insulator
  • quartz glass gallium arsenide
  • GaN gallium nitride
  • Al 2 O 3 aluminum oxide
  • magnesium oxide (MgO), zinc oxide (ZnO), titanium Strontium acid (SrTiO 3 ) or the like can be used.
  • an electrical insulating film for example, an oxide film
  • a thermal oxidation process or a chemical vapor deposition (CVD) method can be suitably used.
  • the lower electrode adhesion layer 2 is formed on the substrate 1.
  • the formation of the lower electrode adhesion layer 2 is not essential, but is preferably formed in order to improve the adhesion between the substrate 1 and the lower electrode layer 3.
  • the material of the lower electrode adhesion layer 2 is preferably, for example, Ti and / or Ti oxide having a thickness of 1 to 3 nm from the viewpoint of adhesion and environmental resistance.
  • Ti is an easily oxidizable metal (meaning a metal that easily oxidizes itself, a metal having a small ionization potential (for example, a first ionization potential)), and is bonded to oxygen atoms present on the surface of the substrate 1 to form a titanium oxide.
  • the method for forming the lower electrode adhesion layer 2 is not particularly limited, but a physical vapor deposition method (for example, a sputtering method, a thermal evaporation method, an electron beam evaporation method) can be preferably used.
  • the lower electrode layer 3 is formed on the lower electrode adhesion layer 2.
  • a material for the lower electrode layer 3 it is preferable to use Pt or a Pt alloy (an alloy containing Pt as a main component). Since the lower electrode layer 3 serves as an underlayer for the ferroelectric thin film layer 4, in order to improve the crystal orientation of the ferroelectric thin film layer 4, the (0 (0 1) plane, the (1 1 0) plane and the (1 It is preferably preferentially oriented in any one of the planes 1) and 1), and preferably has a texture composed of columnar crystal grains.
  • the method for forming the lower electrode layer 3 is not particularly limited, but a physical vapor deposition method (for example, a sputtering method, a thermal evaporation method, an electron beam evaporation method) can be suitably used.
  • the material of the ferroelectric thin film layer 4 is sodium potassium niobate which is a lead-free ferroelectric material (composition formula (K 1-x Na x ) NbO 3 , 0.4 ⁇ x ⁇ 0.7, abbreviated as KNN). Is preferably used.
  • the KNN thin film to be formed preferably has a pseudo-cubic or tetragonal crystal system, and the main surface of the thin film is preferentially oriented in the (0 0 1) plane in view of ferroelectric characteristics.
  • the method for forming the ferroelectric thin film layer 4 is not particularly limited as long as the desired KNN thin film layer can be obtained.
  • sputtering or electron beam evaporation using a sintered body target having a desired composition is possible.
  • a pulsed laser deposition method can be suitably used. These film forming methods have an advantage of excellent composition controllability and crystal orientation controllability.
  • KNN thin film is one or more of lithium (Li), tantalum (Ta), antimony (Sb), calcium (Ca), copper (Cu), barium (Ba), and Ti within a total range of 5 atomic% or less. May be included.
  • the upper electrode intermediate layer 5 is formed on the ferroelectric thin film layer 4.
  • the upper electrode intermediate layer 5 serves to enhance the adhesion between the ferroelectric thin film layer 4 and the upper electrode layer 6 (role of the adhesion layer) and to diffuse the components of the upper electrode layer 6 into the ferroelectric thin film layer 4. It also has the role of suppressing (the role of diffusion barrier).
  • the present invention has the greatest feature in the combination of the upper electrode intermediate layer 5 and the upper electrode layer 6.
  • the material of the upper electrode intermediate layer 5 is a metal that is less oxidizable than Ti (meaning that it is difficult to oxidize itself, a metal having a relatively high ionization potential (for example, the first ionization potential)) and Al.
  • a metal capable of forming an intercalation compound is preferred, and for example, one selected from Ni, Co, W and Mo can be suitably used. Since these metals are harder to oxidize than Ti, it is considered that the ratio (probability) of forming oxides during film formation is sufficiently low. For example, it is considered that the atomic bond state with oxygen is generated only in the interface region between the ferroelectric thin film layer 4 and the upper electrode intermediate layer 5.
  • the thickness (average film thickness) of the upper electrode intermediate layer 5 is preferably 2 nm to 50 nm.
  • the thickness of the upper electrode intermediate layer 5 is less than 2 nm, the alloying reaction of the upper electrode layer 6 with Al becomes insufficient (the amount of intermetallic compound produced is insufficient), and the diffusion suppression effect of Al atoms is reduced. It becomes insufficient.
  • the thickness of the upper electrode intermediate layer 5 exceeds 50 mm, the effect of suppressing the diffusion of Al atoms is saturated, while the process cost of microfabrication (for example, dry etching) of the upper electrode intermediate layer 5 and the upper electrode layer 6 is reduced. Increase.
  • the upper electrode layer 6 is formed on the upper electrode intermediate layer 5.
  • Al or an Al alloy as the material of the upper electrode layer 6 from the viewpoint of cost reduction.
  • physical vapor deposition for example, sputtering, thermal evaporation, electron beam evaporation
  • Can do is preferably used.
  • the upper electrode layer 6 is preferably formed in a temperature environment of 50 ° C. or higher and 200 ° C. or lower, more preferably 100 ° C. or higher and 200 ° C. or lower.
  • a temperature environment of 50 ° C. or higher and 200 ° C. or lower, more preferably 100 ° C. or higher and 200 ° C. or lower.
  • each layer lower electrode adhesion layer 2, lower electrode layer 3, ferroelectric thin film layer 4, upper electrode intermediate layer 5, upper electrode layer 6) has been verified in advance.
  • the film formation time was controlled based on the speed.
  • the thickness for calculating the deposition rate is measured by an X-ray reflectivity method using an X-ray diffractometer (Spectris Co., Ltd. (PANalytical Division), model: X'Pert PRO MRD). It was.
  • a Ti layer having a thickness of 2.2 nm was formed on a Si substrate by RF magnetron sputtering as a lower electrode adhesion layer 2 for improving adhesion between the substrate 1 and the lower electrode layer 3.
  • a Pt layer having a thickness of 205 nm was formed as the lower electrode layer 3 on the Ti layer by RF magnetron sputtering.
  • the sputtering deposition conditions for the lower electrode adhesion layer 2 and the lower electrode layer 3 were a pure Ti target and a pure Pt target, a discharge power of 200 W, an Ar atmosphere, and a pressure of 2.5 Pa.
  • the surface roughness of the deposited lower electrode layer 3 was measured, and it was confirmed that the arithmetic average roughness Ra was 0.86 nm or less. Note that an RF sputtering apparatus (ULVAC, Inc., model: SH-350-T10) was used as the sputtering apparatus (the same applies hereinafter).
  • a KNN thin film ((K 0.35 Na 0.65 ) NbO 3 ) having a thickness of 1.9 ⁇ m was formed as a niobic acid-based ferroelectric thin film layer 4 on the lower electrode layer 3 by RF magnetron sputtering.
  • a KNN crystal having a perovskite structure originally belongs to a tetragonal system in which the c-axis length is longer than the a-axis length (that is, c / a> 1). In other words, when “c / a> 1”, it indicates that a more stable crystal structure is formed as a tetragonal crystal (that is, crystallinity is high).
  • a ferroelectric material having a perovskite structure generally has a higher polarization value (higher gain in piezoelectricity and ferroelectricity) when an electric field is applied in the c-axis direction of a crystal with less initial strain. It is done.
  • a thin film crystal formed on a substrate is easily distorted due to the influence of the substrate and the underlayer.
  • a KNN thin film composed of pseudo-cubic crystals meaning closer to cubic rather than the original tetragonal crystal
  • “c / a> In some cases, a KNN thin film composed of a tetragonal crystal (meaning closer to the original tetragonal crystal) of “1” is mainly formed. Therefore, the crystal system of the KNN thin film formed as described above was evaluated by X-ray diffraction (XRD). As a result, it was confirmed that a substrate on which a KNN thin film composed of tetragonal crystals with “c / a> 1” was mainly formed was produced.
  • XRD X-ray diffraction
  • a Ti layer having a thickness of 2 nm was formed as an upper electrode intermediate layer 5 on the KNN thin film layer by RF magnetron sputtering.
  • a Pt layer having a thickness of 300 nm was formed as an upper electrode layer 6 on the Ti layer by RF magnetron sputtering.
  • the sputter deposition conditions for the upper electrode intermediate layer 5 and the upper electrode layer 6 were the same as in the lower electrode layer 3, using a pure Ti target and a pure Pt target, with a discharge power of 200 W, an Ar atmosphere, and a pressure of 2.5 Pa. .
  • a KNN thin film multilayer substrate which is a reference sample of the prior art, was produced.
  • a Ti layer with a thickness of 2 nm was formed as an upper electrode intermediate layer 5 on the KNN thin film layer by electron beam evaporation, and then an Al layer with a thickness of 300 nm was formed as an upper electrode layer 6 by electron beam evaporation.
  • a KNN thin film multilayer substrate of Comparative Example 1 was produced in the same manner as the above reference sample except that the film was formed.
  • an electron beam evaporation apparatus an apparatus (model: EX-400-C08) manufactured by ULVAC, Inc. was used (the same applies hereinafter).
  • Example 1 A Ni layer with a thickness of 2 nm was deposited as an upper electrode intermediate layer 5 on the KNN thin film layer by electron beam evaporation, and then an Al layer with a thickness of 300 nm was deposited on the Ni layer as an upper electrode layer 6 with an electron beam. A film was formed by vapor deposition. The Ni layer and the Al layer were formed at a substrate temperature of 200 ° C. Except for these, the KNN thin film multilayer substrate of Example 1 was produced in the same manner as the above reference sample.
  • a KNN thin film multilayer substrate of Example 2 was produced in the same manner as in Example 1 except that a Ni layer having a thickness of 10 nm was formed as the upper electrode intermediate layer 5 on the KNN thin film layer by electron beam evaporation. Further, a KNN thin film multilayer substrate of Example 3 was fabricated in the same manner as in Example 1 except that a Ni layer having a thickness of 50 nm was formed as an upper electrode intermediate layer 5 on the KNN thin film layer by electron beam evaporation. did.
  • a KNN thin film multilayer substrate of Example 4 was produced in the same manner as in Example 1 except that a Co layer having a thickness of 2 nm was formed as an upper electrode intermediate layer 5 on the KNN thin film layer by electron beam evaporation.
  • a KNN thin film multilayer substrate of Example 5 was produced in the same manner as in Example 1 except that a W layer having a thickness of 2 nm was formed as an upper electrode intermediate layer 5 on the KNN thin film layer by electron beam evaporation.
  • Example 6 a KNN thin film laminated substrate of Example 6 was fabricated in the same manner as in Example 1 except that a Mo layer having a thickness of 2 nm was formed as an upper electrode intermediate layer 5 on the KNN thin film layer by electron beam evaporation. did.
  • FIG. 2 is a graph showing an example of the relationship between the polarization value and the applied voltage in the KNN thin film elements of the reference sample, Comparative Example 1 and Example 1.
  • Comparative Example 1 The difference between Comparative Example 1 and Example 1 will be briefly considered.
  • the combination of Al and Ti in Comparative Example 1 (Al-Ti system) and the combination of Al and Ni in Example 1 (Al-Ni system) are both intermetallic compounds with reference to the respective phase equilibrium diagrams. A system that can be generated.
  • Ti is an easily oxidizable metal
  • the Ti layer as the upper electrode intermediate layer 5 is formed on the KNN thin film layer which is an oxide. Therefore, it is considered that the Ti layer of the upper electrode intermediate layer 5 easily generates Ti oxide. Furthermore, since Ti oxide is a chemically very stable phase, it is considered that alloying reaction (generation of intermetallic compounds) did not easily occur during the formation of the Al layer as the upper electrode layer 6. . As a result, it is considered that the diffusion barrier by the upper electrode intermediate layer 5 does not function sufficiently and the polarization characteristics are deteriorated.
  • Ni is a hardly oxidizable metal as compared with Ti, it is considered that the rate (probability) of forming Ni oxide during the formation of the upper electrode intermediate layer 5 was sufficiently low. Therefore, it is considered that when the Al layer of the upper electrode layer 6 is formed, an alloying reaction (generation of an intermetallic compound) occurs sufficiently, and the upper electrode intermediate layer 5 functions as a diffusion barrier.
  • Substrate 1 ... Substrate, 2 ... Lower electrode adhesion layer, 3 ... Lower electrode layer, 4 ... Ferroelectric thin film layer, 5 ... Upper electrode intermediate layer, 6 ... Upper electrode layer, 10 ... Ferroelectric thin film multilayer substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

　本発明は、薄膜素子としての性能・特性を維持しながらコスト低減を可能にするニオブ酸系強誘電体薄膜積層基板および該積層基板から切り出した強誘電体薄膜素子を提供することを目的とする。本発明に係る強誘電体薄膜積層基板は、基板上に、下部電極層と強誘電体薄膜層と上部電極中間層と上部電極層とが順次積層された強誘電体薄膜積層基板であって、前記下部電極層はPtまたはPt合金からなり、前記強誘電体薄膜層は(K1-xNax)NbO3（0.4≦ x ≦0.7）からなり、前記上部電極層はAlまたはAl合金からなり、前記上部電極中間層はTiよりも難酸化性金属でかつAlとの金属間化合物を生成し得る金属からなり、前記上部電極中間層の一部と前記上部電極層の一部とが合金化していることを特徴とする。

Description

強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法
　本発明は、強誘電体薄膜素子に関し、特に、非鉛系のニオブ酸系強誘電体を具備する強誘電体薄膜積層基板、該積層基板から切り出した強誘電体薄膜素子、および該積層基板の製造方法に関するものである。
　強誘電体は、その特異な性質（例えば、極めて高い比誘電率、焦電性、圧電性、強誘電性など）から大変魅力的な物質であり、各性質を活かしてセラミック積層コンデンサ、焦電素子、圧電素子、強誘電体メモリなどとして利用されている。代表的な材料としては、ペロブスカイト構造を有するチタン酸バリウム（BaTiO3）やチタン酸ジルコン酸鉛（Pb(Zr1-xTix)O3、PZTと略す）が挙げられる。なかでも、優れた分極性・圧電性を有するチタン酸ジルコン酸鉛（PZT）が広く用いられてきた。
　PZTは、鉛を含有する特定有害物質であるが、現在のところ焦電材料・圧電材料として代替できる適当な市販品が存在しないため、RoHS指令（電気・電子機器に含まれる特定有害物質の使用制限に関する欧州議会及び理事会指令）の適用免除対象となっている。しかしながら、世界的に地球環境保全の要請はますます強まっており、鉛を含有しない強誘電体（非鉛系強誘電体）を使用した焦電素子・圧電素子の開発が強く望まれている。
　また、近年における各種電子機器への小型化・軽量化の要求に伴って、薄膜技術を利用した強誘電体薄膜素子の要求が高まっている。
　本明細書では、以下、強誘電体薄膜素子として圧電薄膜素子や焦電薄膜素子を念頭に置いて説明する。なお、圧電素子とは、強誘電体の圧電効果を利用する素子であり、強誘電体（圧電体）への電圧印加に対して変位や振動を発生するアクチュエータや、圧電体への応力変形に対して電圧を発生する応力センサなどの機能性電子部品として広く利用されている。また、焦電素子とは、強誘電体の焦電効果によって赤外線を含む光を検出する素子であり、人体検出用赤外線センサなどとして広く利用されている。
　非鉛系圧電材料を使用した圧電体薄膜素子として、例えば特許文献１には、基板上に、下部電極、圧電薄膜、及び上部電極を有する圧電薄膜素子において、上記圧電薄膜を、組成式(NaxKyLiz)NbO3（0＜x＜1、0＜y＜1、0≦z＜1、x＋y＋z＝1）で表記されるアルカリニオブ酸化物系のペロブスカイト化合物で構成される誘電体薄膜とし、その圧電薄膜と上記下部電極の間に、バッファ層として、ペロブスカイト型結晶構造を有し、かつ、(0 0 1)、(1 0 0)、(0 1 0)、及び(1 1 1)のいずれかの面方位に高い配向度で配向され易い材料の薄膜を設けたことを特徴とする圧電薄膜素子が開示されている。特許文献１によると、鉛フリーのニオブ酸リチウムカリウムナトリウム薄膜を用いた圧電薄膜素子で、十分な圧電特性が得られるとされている。
　特許文献２には、基板上に少なくとも密着層と下部電極層と非鉛系圧電体薄膜層とが順次積層された圧電体薄膜積層基板を有する圧電体薄膜素子であって、前記非鉛系圧電体薄膜層は、ニオブ酸リチウムカリウムナトリウム（組成式(NaxKyLiz)NbO3、0＜x＜1、0＜y＜1、0≦z＜1、x＋y＋z＝1）からなり、前記密着層は、第４族元素の酸化物または第５族元素の酸化物からなり、前記密着層の厚さが、1 nm以上2 nm以下であることを特徴とする圧電体薄膜素子が開示されている。特許文献２によると、高い圧電特性を有しかつ素子毎の圧電特性のばらつきが小さい非鉛系圧電体薄膜素子を提供することができるとされている。
特開２００７－１９３０２号公報 特開２０１４－２０７３９３号公報
　前述したように、非鉛系強誘電体としてニオブ酸系強誘電体（例えば、ニオブ酸ナトリウムカリウム、(K1-xNax)NbO3）は、大変有望な材料の一つである。しかしながら、ニオブ酸系強誘電体は比較的新しい材料群であるため、薄膜素子の積層構造や製造プロセス制御の観点で未解明な点がまだまだ多く残されている。PZT薄膜素子の代替品となるように、ニオブ酸系強誘電体薄膜素子を実用化・量産化するためには、積層構造や製造プロセスを確立することは非常に重要である。
　さらに、薄膜素子などの電子部品において、コスト低減は至上命題の一つであり、電子部品としての性能・特性を維持しながらコストを低減する技術も非常に重要である。コスト低減の観点で従来技術を見てみると、例えば、特許文献１，２に記載の圧電薄膜素子では、下部電極として白金（Pt）またはPt合金が用いられ、上部電極としてPtや金（Au）が用いられており、材料変更によってコストを低減できる可能性がある。
　先行技術を詳細に検討したところ、下部電極は、強誘電体層形成の下地層を兼ねていることから、強誘電体層の結晶配向性や強誘電体特性と強く関連しており、単純に材料変更できるものではないと考えられた。一方、上部電極は、強誘電体層形成後に積層することから、強誘電体層の結晶配向性や強誘電体特性に与える影響が比較的少ないと考えられた。
　そこで、特許文献２の技術を参考にして、上部電極材料を材料コストの低いアルミニウム（Al）に変更して種々検討したところ、予想に反して薄膜素子の強誘電体特性が低下するという問題が生じた（詳細は後述する）。言い換えると、ニオブ酸系強誘電体薄膜素子では、強誘電体層形成後に積層する上部電極であっても、単純な材料変更は不適切であることが判った。
　したがって本発明の目的は、上記課題を解決し、薄膜素子としての性能・特性を維持しながらコスト低減を可能にするニオブ酸系強誘電体薄膜積層基板、該積層基板から切り出した強誘電体薄膜素子、および該積層基板の製造方法を提供することにある。
　本発明の一態様は、上記目的を達成するため、基板上に、下部電極層と強誘電体薄膜層と上部電極中間層と上部電極層とが順次積層された強誘電体薄膜積層基板であって、
前記下部電極層は白金（Pt）またはPt合金からなり、
前記強誘電体薄膜層はニオブ酸ナトリウムカリウム（組成式(K1-xNax)NbO3、0.4≦ x ≦0.7）からなり、
前記上部電極層はアルミニウム（Al）またはAl合金からなり、
前記上部電極中間層は、チタンよりも難酸化性金属でかつアルミニウムとの金属間化合物を生成し得る金属からなり、
前記上部電極中間層の一部と前記上部電極層の一部とが合金化していることを特徴とする強誘電体薄膜積層基板を提供する。
なお、本発明において合金化とは、金属間化合物の生成を含むものと定義する。
　また本発明は、上記の本発明に係る強誘電体薄膜積層基板において、以下のような改良や変更を加えることができる。
（i）前記上部電極中間層がニッケル（Ni）、コバルト（Co）、タングステン（W）、およびモリブデン（Mo）のうちの一つからなる。
（ii）前記上部電極中間層の厚さが2 nm以上50 nm以下である。
（iii）前記基板と前記下部電極層との間に下部電極密着層が更に積層され、前記下部電極密着層はチタン（Ti）および／またはTi酸化物からなる。
（iv）前記下部電極層は主表面が(1 1 1)面に優先配向しており、前記強誘電体薄膜層は、結晶系が擬立方晶または正方晶であり、主表面が(0 0 1)面に優先配向している。
（v）前記基板は表面に熱酸化膜を有するシリコン（Si）基板である。
　（II）本発明の他の一態様は、上記の本発明に係る強誘電体薄膜積層基板を利用したことを特徴とする強誘電体薄膜素子を提供する。
　（III）本発明の更に他の一態様は、上記の本発明に係る強誘電体薄膜積層基板の製造方法であって、
前記基板上に前記下部電極層を形成する下部電極層形成工程と、
前記下部電極層上に前記強誘電体薄膜層を形成する強誘電体薄膜層形成工程と、
前記強誘電体薄膜層上に前記上部電極中間層を形成する上部電極中間層形成工程と、
前記上部電極中間層上に前記上部電極層を形成する上部電極層形成工程とを有し、
前記上部電極層形成工程は、前記上部電極層の成膜を50℃以上200℃以下の温度環境下で行うことにより、前記上部電極中間層の一部と前記上部電極層の一部とを合金化するプロセスを含むことを特徴とする強誘電体薄膜積層基板の製造方法を提供する。
　本発明によれば、薄膜素子としての性能・特性を維持しながらコスト低減を可能にするニオブ酸系強誘電体薄膜積層基板、該積層基板から切り出した強誘電体薄膜素子、および該積層基板の製造方法を提供することができる。
本発明に係る強誘電体薄膜積層基板の断面模式図である。 基準試料、比較例１および実施例１のKNN薄膜素子における分極値と印加電圧との関係例を示したグラフである。
　本発明者等は、PZT（Pb(Zr1-xTix)O3）と同等の強誘電体特性を期待できる非鉛系強誘電体材料としてニオブ酸ナトリウムカリウム（(K1-xNax)NbO3、0.4≦ x ≦0.7、KNNと略す）に着目し、KNN薄膜素子の実用化を目指した研究開発を行ってきた。今回、該KNN薄膜素子の低コスト化を図るべく、上部電極材料としてAlを用いることを検討したところ、前述したように、予想に反してKNN薄膜素子の強誘電体特性が低下するという問題が生じた。
　そこで、該薄膜素子としての性能・特性の維持と低コスト化とを両立できるような上部電極の積層構造を鋭意研究した。その結果、強誘電体薄膜層と上部電極層との間に形成する上部電極中間層として、Tiよりも難酸化性金属でかつAlとの金属間化合物を形成し得る金属を用いることにより、それを達成できることを見出した。本発明は、該知見に基づいて完成されたものである。
　以下、本発明に係る実施形態について、図面を参照しながら詳細に説明する。ただし、本発明は、ここで取り上げた実施の形態に限定されることはなく、発明の技術的思想を逸脱しない範囲で適宜組み合わせや改良が可能である。
　図１は、本発明に係る強誘電体薄膜積層基板の断面模式図である。図１に示したように、本発明に係る強誘電体薄膜積層基板10は、基板1の上に、下部電極密着層2、下部電極層3、強誘電体薄膜層4、上部電極中間層5および上部電極層6がこの順に積層された構造を有する。本発明に係る強誘電体薄膜素子は、強誘電体薄膜積層基板10から所望形状のチップとして切り出すことで得られる。なお、上部電極中間層5および上部電極層6は、強誘電体薄膜積層基板10の段階で形成されていてもよいし、所望形状のチップに切り出した後に形成してもよい。
　以下、強誘電体薄膜積層基板10の製造手順に沿って、具体的に説明する。
　はじめに、基板1を用意する。基板1の材料は、特に限定されず、強誘電体薄膜素子の用途に応じて適宜選択することができる。例えば、シリコン（Si）、SOI（Silicon on Insulator）、石英ガラス、砒化ガリウム（GaAs）、窒化ガリウム（GaN）、サファイア（Al2O3）、酸化マグネシウム（MgO）、酸化亜鉛（ZnO）、チタン酸ストロンチウム（SrTiO3）などを用いることができる。これらの中でも、Si基板を用いることがコストの面では好ましい。また、基板1が導電性材料からなる場合は、その表面に電気絶縁膜（例えば酸化膜）を有していることが好ましい。酸化膜の形成方法に特段の限定はないが、例えば、熱酸化処理や化学気相成長（Chemical Vapor Deposition、CVD）法を好適に用いることができる。
　次に、基板1上に下部電極密着層2を形成する。下部電極密着層2の形成は必須ではないが、基板1と下部電極層3との密着性を高めるため形成することが好ましい。下部電極密着層2の材料としては、密着性や耐環境性の観点から、例えば厚さ1～3 nmのTiおよび／またはTi酸化物が好ましい。Tiは、易酸化性金属（自身が酸化し易い金属の意味、イオン化ポテンシャル（例えば、第１イオン化ポテンシャル）が小さい金属）であり、基板1の表面に存在する酸素原子と結合してチタン酸化物の形態（原子結合状態）になり易いと考えられ、それにより高い密着性を確保できると考えられる。なお、下部電極密着層2の形成方法に特段の限定はないが、物理気相成長法（例えば、スパッタ法、熱蒸着法、電子ビーム蒸着法）を好適に用いることができる。
　次に、下部電極密着層2上に下部電極層3を形成する。下部電極層3の材料としては、PtまたはPt合金（Ptを主成分とする合金）用いることが好ましい。下部電極層3は、強誘電体薄膜層4の下地層となることから強誘電体薄膜層4の結晶配向度を向上させるため、(0 0 1)面、(1 1 0)面および(1 1 1)面のうちのいずれかに優先配向していることが好ましく、柱状結晶粒で構成された集合組織を有していることが好ましい。なお、下部電極層3の形成方法に特段の限定はないが、物理気相成長法（例えば、スパッタ法、熱蒸着法、電子ビーム蒸着法）を好適に用いることができる。
　次に、下部電極層3上に強誘電体薄膜層4を形成する。本発明では、強誘電体薄膜層4の材料として、非鉛系強誘電体であるニオブ酸ナトリウムカリウム（組成式(K1-xNax)NbO3、0.4≦ x ≦0.7、KNNと略す）を用いることが好ましい。また、形成するKNN薄膜は、その結晶系が擬立方晶または正方晶であり、薄膜の主表面が(0 0 1)面に優先配向されているものが、強誘電体特性上好ましい。
　強誘電体薄膜層4（KNN薄膜）の形成方法としては、所望のKNN薄膜層が得られる限り特段の限定はないが、所望の組成を有する焼結体ターゲットを用いたスパッタ法や電子ビーム蒸着法やパルスレーザー堆積法を好適に用いることができる。これらの成膜法は、組成制御性や結晶配向制御性に優れる利点がある。
　なお、KNN薄膜は、合計5原子％以下の範囲でリチウム（Li）、タンタル（Ta）、アンチモン（Sb）、カルシウム（Ca）、銅（Cu）、バリウム（Ba）及びTiのうちの一種以上を含んでいてもよい。
　次に、強誘電体薄膜層4上に上部電極中間層5を形成する。上部電極中間層5は、強誘電体薄膜層4と上部電極層6との密着性を高める役割（密着層の役割）と、上部電極層6の成分の強誘電体薄膜層4への拡散を抑制する役割（拡散バリアの役割）とを兼ね備えるものである。本発明は、この上部電極中間層5と上部電極層6との組み合わせに最大の特徴がある。
　上部電極中間層5の材料としては、Tiよりも難酸化性金属（自身が酸化しづらい金属の意味、イオン化ポテンシャル（例えば、第１イオン化ポテンシャル）が相対的に大きい金属）でかつAlとの金属間化合物を生成し得る金属が好ましく、例えば、Ni、Co、WおよびMoのから選ばれる一種を好適に用いることができる。これらの金属は、Tiよりも酸化しづらいため、成膜時に酸化物を生成する割合（確率）が十分に低いと考えられる。例えば、酸素との原子結合状態を生成するのは、強誘電体薄膜層4と上部電極中間層5との界面領域に限られると考えられる。
　一方、これらの金属は、Alとの金属間化合物を生成し得るので、後工程の上部電極層成膜時に、上部電極層6のAlと合金化して金属間化合物を生成すると考えられる。また、一般的に金属間化合物内での原子の拡散係数は固溶型合金内のそれよりもはるかに小さいため、Al原子の拡散が抑制されると考えられる。その結果、KNN薄膜素子の強誘電体特性の低下を抑制できる。
　上部電極中間層5の厚さ（平均膜厚）は、2 nm以上50 nm以下が好ましい。上部電極中間層5の厚さが2 nm未満になると、上部電極層6のAlとの合金化反応が不十分になり（金属間化合物の生成量が不足し）、Al原子の拡散抑制効果が不十分になる。上部電極中間層5の厚さが50 nmを超えると、Al原子の拡散抑制効果が飽和する一方で、上部電極中間層5および上部電極層6の微細加工（例えば、ドライエッチング）のプロセスコストが増大する。
　次に、上部電極中間層5上に上部電極層6を形成する。本発明では、低コスト化の観点から、上部電極層6の材料としてAlまたはAl合金を用いることが好ましい。上部電極層6の形成方法にも特段の限定はなく、下部電極層3の場合と同様に、物理気相成長法（例えば、スパッタ法、熱蒸着法、電子ビーム蒸着法）を好適に用いることができる。
　なお、上部電極層6を成膜は、50℃以上200℃以下の温度環境下で行うことが好ましく、100℃以上200℃以下がより好ましい。所定の昇温環境下で上部電極層6の成膜を行うことにより、上部電極中間層5の一部と上部電極層6の一部との合金化反応（上部電極中間層5を構成する金属と上部電極層6を構成するAlとの金属間化合物の生成）を促進することができる。成膜時の温度が50℃未満であると、合金化反応が不十分になる。一方、成膜時の温度が200℃超になると、上部電極中間層5の金属が酸化し易くなると共にAlの拡散が活発になる。その結果、金属間化合物が生成しづらくなり、Al原子が強誘電体薄膜層4まで到達し易くなる。
　以下、実施例に基づいて本発明をより具体的に説明する。ただし、本発明はこれらの実施例に限定されるものではない。
　［強誘電体薄膜積層基板の作製］
　図１に示した強誘電体薄膜積層基板の積層構造（基板1、下部電極密着層2、下部電極層3、強誘電体薄膜層4、上部電極中間層5、上部電極層6）をベースとして、上部電極中間層5と上部電極層6との組み合わせが異なる強誘電体薄膜積層基板を作製した。基板1としては、熱酸化膜付きSi基板（(1 0 0)面方位の4インチウェハ、ウェハ厚さ0.525 mm、熱酸化膜厚さ200 nm、基板の表面粗さRa＝0.86 nm）を用いた。
　以下の成膜工程において、各層（下部電極密着層2、下部電極層3、強誘電体薄膜層4、上部電極中間層5、上部電極層6）の厚さの制御は、予め検証した成膜速度を基にして成膜時間を制御することにより行った。また、成膜速度を算出するための厚さの測定は、Ｘ線回折装置（スペクトリス株式会社（PANalytical事業部）製、型式：X’Pert PRO MRD）を用いて、Ｘ線反射率法により行った。
　はじめに、基板1と下部電極層3との密着性を高めるための下部電極密着層2として、厚さ2.2 nmのTi層をSi基板上にRFマグネトロンスパッタ法により成膜した。続いて、下部電極層3として厚さ205 nmのPt層をTi層上にRFマグネトロンスパッタ法により成膜した。下部電極密着層2および下部電極層3のスパッタ成膜条件は、純Tiターゲットおよび純Ptターゲットを用い、放電パワー200 W、Ar雰囲気、圧力2.5 Paとした。成膜した下部電極層3に対して表面粗さを測定し、算術平均粗さRaが0.86 nm以下であることを確認した。なお、スパッタ装置としてはRFスパッタ装置（株式会社アルバック、型式：SH-350-T10）を用いた（以下同様）。
　次に、下部電極層3上に、ニオブ酸系強誘電体薄膜層4として厚さ1.9μmのKNN薄膜（(K0.35Na0.65)NbO3）をRFマグネトロンスパッタ法により成膜した。KNN薄膜のスパッタ成膜条件は、(K0.35Na0.65)NbO3焼結体ターゲットを用い、基板温度400～600℃、放電パワー700～800 W、酸素ガスとアルゴンガスの混合雰囲気（混合比：O2/Ar ＝ 0.005）、圧力0.3～1.3 Paとした。
　（KNN薄膜の結晶系の評価）
　ペロブスカイト構造を有するKNN結晶は、本来、c軸長がa軸長よりも長い（すなわちc/a ＞ 1である）正方晶系に属する。言い換えると、「c/a ＞ 1」の場合、正方晶としてより安定な結晶構造が形成されている（すなわち、結晶性が高い）ことを示す。また、ペロブスカイト構造を有する強誘電体は、一般的に、初期歪みが少ない結晶のc軸方向に電界を印加したときに、より大きい分極値（圧電性や強誘電性におけるより高い利得）が得られる。
　一方、基板上に成膜された薄膜結晶は、バルク結晶体とは異なり、基板や下地層の影響を受けて結晶構造が歪み易い。具体的には、「c/a ≦ 1」である擬立方晶（本来の正方晶と言うよりも立方晶に近いという意味）からなるKNN薄膜が主に形成さる場合と、「c/a ＞ 1」である正方晶（本来の正方晶により近いという意味）からなるKNN薄膜が主に形成される場合とがある。そこで、Ｘ線回折法（XRD）により、上記で成膜したKNN薄膜の結晶系を評価した。その結果、「c/a ＞ 1」である正方晶からなるKNN薄膜が主に形成された基板が作製されていることが確認された。
　（基準試料の作製）
　次に、KNN薄膜層上に、上部電極中間層5として厚さ2 nmのTi層をRFマグネトロンスパッタ法により成膜した。続いて、該Ti層上に、上部電極層6として厚さ300 nmのPt層をRFマグネトロンスパッタ法により成膜した。上部電極中間層5および上部電極層6のスパッタ成膜条件は、下部電極層3の場合と同様に、純Tiターゲットおよび純Ptターゲットを用い、放電パワー200 W、Ar雰囲気、圧力2.5 Paとした。以上により、従来技術の基準試料となるKNN薄膜積層基板を作製した。
　（比較例１の作製）
　上部電極中間層5として厚さ2 nmのTi層をKNN薄膜層上に電子ビーム蒸着法により成膜し、続いて、上部電極層6として厚さ300 nmのAl層を電子ビーム蒸着法により成膜したこと以外は、上記基準試料と同様にして、比較例１のKNN薄膜積層基板を作製した。なお、電子ビーム蒸着装置としては、株式会社アルバック製の装置（型式：EX-400-C08）を用いた（以下同様）。
　（実施例１の作製）
　上部電極中間層5として厚さ2 nmのNi層をKNN薄膜層上に電子ビーム蒸着法により成膜し、続いて、上部電極層6として厚さ300 nmのAl層をNi層上に電子ビーム蒸着法により成膜した。なお、Ni層の成膜およびAl層の成膜は、基板温度を200℃にして行った。それら以外は、上記基準試料と同様にして、実施例１のKNN薄膜積層基板を作製した。
　（実施例２～３の作製）
　上部電極中間層5として厚さ10 nmのNi層をKNN薄膜層上に電子ビーム蒸着法により成膜したこと以外は実施例１と同様にして、実施例２のKNN薄膜積層基板を作製した。また、上部電極中間層5として厚さ50 nmのNi層をKNN薄膜層上に電子ビーム蒸着法により成膜したこと以外は実施例１と同様にして、実施例３のKNN薄膜積層基板を作製した。
　（実施例４～６の作製）
　上部電極中間層5として厚さ2 nmのCo層をKNN薄膜層上に電子ビーム蒸着法により成膜したこと以外は実施例１と同様にして、実施例４のKNN薄膜積層基板を作製した。上部電極中間層5として厚さ2 nmのW層をKNN薄膜層上に電子ビーム蒸着法により成膜したこと以外は実施例１と同様にして、実施例５のKNN薄膜積層基板を作製した。また、上部電極中間層5として厚さ2 nmのMo層をKNN薄膜層上に電子ビーム蒸着法により成膜したこと以外は実施例１と同様にして、実施例６のKNN薄膜積層基板を作製した。
　［強誘電体薄膜素子の作製］
　上記の基準試料、比較例１、および実施例１～６のKNN薄膜積層基板から小片（20 mm×20 mm）を切り出して、基準試料、比較例１、および実施例１～６の測定評価用KNN薄膜素子を作製した。
　［強誘電体薄膜素子の特性評価］
　得られたKNN薄膜素子に対して、強誘電体特性評価システムを用いて分極特性を測定した。図２は、基準試料、比較例１および実施例１のKNN薄膜素子における分極値と印加電圧との関係例を示したグラフである。
　図２に示したように、基準試料（上部電極層/上部電極中間層＝Pt/Ti）と比較例１（上部電極層/上部電極中間層＝Al/Ti）とを比較すると、比較例１の分極特性（分極値のヒステリシスループ）は、基準試料のそれよりも劣化していることが判った。このことから、KNN薄膜素子においては、たとえ上部電極であっても、単純な材料変更は不適切であることが確認された。一方、本発明に係る実施例１（上部電極層/上部電極中間層＝Al/Ni）は、その分極特性が基準試料の分極特性とほぼ完全に一致しており、実質的に変化していないことが確認された。
　比較例１と実施例１との差異を簡単に考察する。比較例１におけるAlとTiとの組み合わせ（Al-Ti系）および実施例１におけるAlとNiとの組み合わせ（Al-Ni系）は、それぞれの相平衡状態図を参照すると、共に金属間化合物を生成し得る系である。
　ここで、Tiは易酸化性金属であり、上部電極中間層5としてのTi層は酸化物であるKNN薄膜層の上に成膜されている。そのため、上部電極中間層5のTi層は、Ti酸化物を生成し易いと考えられる。さらに、Ti酸化物は化学的に非常に安定な相であることから、上部電極層6としてのAl層の成膜の際に、合金化反応（金属間化合物の生成）が起こりづらかったと考えられる。その結果、上部電極中間層5による拡散バリアが十分に機能せず、分極特性が劣化したと考えられる。
　一方、Niは、Tiに比して難酸化性金属であるため、上部電極中間層5成膜の際にNi酸化物を生成する割合（確率）が十分に低かったと考えられる。そのため、上部電極層6のAl層を成膜する際に、合金化反応（金属間化合物の生成）が十分に起こり、上部電極中間層5が拡散バリアとして機能したものと考えられる。
　上部電極中間層5の厚さに関しては、実施例１～３で同等の結果が得られることを別途確認した。また、上部電極中間層5を構成する金属種としては、実施例４～６において実施例１と同等の結果が得られることを別途確認した。
　なお、上述した実施形態や実施例は、本発明の理解を助けるために説明したものであり、本発明は、記載した具体的な構成のみに限定されるものではない。例えば、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。すなわち、本発明は、本明細書の実施形態や実施例の構成の一部について、削除・他の構成に置換・他の構成の追加をすることが可能である。
　1…基板、2…下部電極密着層、3…下部電極層、4…強誘電体薄膜層、5…上部電極中間層、6…上部電極層、10…強誘電体薄膜積層基板。

Claims (8)

  1. 　基板上に、下部電極層と強誘電体薄膜層と上部電極中間層と上部電極層とが順次積層された強誘電体薄膜積層基板であって、
    前記下部電極層は白金または白金合金からなり、
    前記強誘電体薄膜層はニオブ酸ナトリウムカリウム（組成式(K1-xNax)NbO3、0.4≦ x ≦0.7）からなり、
    前記上部電極層はアルミニウムまたはアルミニウム合金からなり、
    前記上部電極中間層は、チタンよりも難酸化性金属でかつアルミニウムとの金属間化合物を生成し得る金属からなり、
    前記上部電極中間層の一部と前記上部電極層の一部とが合金化していることを特徴とする強誘電体薄膜積層基板。
  2. 　請求項１に記載の強誘電体薄膜積層基板において、
    前記上部電極中間層がニッケル、コバルト、タングステン、およびモリブデンのうちの一つからなることを特徴とする強誘電体薄膜積層基板。
  3. 　請求項１又は請求項２に記載の強誘電体薄膜積層基板において、
    前記上部電極中間層の厚さが2 nm以上50 nm以下であることを特徴とする強誘電体薄膜積層基板。
  4. 　請求項１乃至請求項３のいずれかに記載の強誘電体薄膜積層基板において、
    前記基板と前記下部電極層との間に下部電極密着層が更に積層され、
    前記下部電極密着層はチタンおよび／またはチタン酸化物からなることを特徴とする強誘電体薄膜積層基板。
  5. 　請求項１乃至請求項４のいずれかに記載の強誘電体薄膜積層基板において、
    前記下部電極層は主表面が(1 1 1)面に優先配向しており、
    前記強誘電体薄膜層は、結晶系が擬立方晶または正方晶であり、主表面が(0 0 1)面に優先配向していることを特徴とする強誘電体薄膜積層基板。
  6. 　請求項１乃至請求項５のいずれかに記載の強誘電体薄膜積層基板において、
    前記基板は表面に熱酸化膜を有するシリコン基板であることを特徴とする強誘電体薄膜積層基板。
  7. 　請求項１乃至請求項６のいずれかに記載の強誘電体薄膜積層基板を利用したことを特徴とする強誘電体薄膜素子。
  8. 　請求項１乃至請求項６のいずれかに記載の強誘電体薄膜積層基板の製造方法であって、
    前記基板上に前記下部電極層を形成する下部電極層形成工程と、
    前記下部電極層上に前記強誘電体薄膜層を形成する強誘電体薄膜層形成工程と、
    前記強誘電体薄膜層上に前記上部電極中間層を形成する上部電極中間層形成工程と、
    前記上部電極中間層上に前記上部電極層を形成する上部電極層形成工程とを有し、
    前記上部電極層形成工程は、前記上部電極層の成膜を50℃以上200℃以下の温度環境下で行うことにより、前記上部電極中間層の一部と前記上部電極層の一部とを合金化するプロセスを含むことを特徴とする強誘電体薄膜積層基板の製造方法。
PCT/JP2016/056420 2015-03-26 2016-03-02 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法 WO2016152419A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP16768322.6A EP3276686B1 (en) 2015-03-26 2016-03-02 Ferroelectric thin-film laminate substrate, ferroelectric thin-film device, and manufacturing method of ferroelectric thin-film laminate substrate
US15/561,392 US10497855B2 (en) 2015-03-26 2016-03-02 Ferroelectric thin-film laminated substrate, ferroelectric thin-film device, and manufacturing method of ferroelectric thin-film laminated substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-064704 2015-03-26
JP2015064704A JP6605215B2 (ja) 2015-03-26 2015-03-26 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法

Publications (1)

Publication Number Publication Date
WO2016152419A1 true WO2016152419A1 (ja) 2016-09-29

Family

ID=56978291

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/056420 WO2016152419A1 (ja) 2015-03-26 2016-03-02 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法

Country Status (5)

Country Link
US (1) US10497855B2 (ja)
EP (1) EP3276686B1 (ja)
JP (1) JP6605215B2 (ja)
TW (1) TW201705558A (ja)
WO (1) WO2016152419A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3654528A4 (en) * 2017-07-12 2021-06-02 Sumitomo Chemical Company, Limited PIEZOELECTRIC FILM LAMINATED SUBSTRATE, PIEZOELECTRIC FILM ELEMENT AND METHOD OF MANUFACTURING A PIEZOELECTRIC FILM LAMINATED SUBSTRATE

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184692A (ja) 2015-03-26 2016-10-20 住友化学株式会社 強誘電体薄膜素子の製造方法
JP6605216B2 (ja) * 2015-03-26 2019-11-13 住友化学株式会社 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法
JP6605215B2 (ja) 2015-03-26 2019-11-13 住友化学株式会社 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法
DE102020132743A1 (de) * 2019-12-13 2021-06-17 Denso Corporation Elektret
CN111755447B (zh) * 2020-07-13 2023-05-12 湘潭大学 一种基于多逻辑态的高密度铁电存储单元及其调控方法
CN112216785B (zh) * 2020-09-28 2021-10-08 广东广纳芯科技有限公司 复合电极、复合电极的制造方法、以及叉指换能器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192736A (ja) * 2010-03-12 2011-09-29 Hitachi Cable Ltd 圧電体薄膜素子及び圧電体薄膜デバイス
JP2013225608A (ja) * 2012-04-23 2013-10-31 Fujifilm Corp エネルギ変換素子およびその製造方法
JP2015053417A (ja) * 2013-09-09 2015-03-19 日立金属株式会社 圧電体薄膜素子の製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3666177B2 (ja) 1997-04-14 2005-06-29 松下電器産業株式会社 インクジェット記録装置
KR19990082725A (ko) 1998-04-08 1999-11-25 포만 제프리 엘 페로브스카이트형산화물박막표면의에칭및/또는세정공정및그에칭용액
KR100363092B1 (ko) 2000-06-27 2002-12-05 삼성전자 주식회사 강유전체막의 손상층을 제거하기 위한 세정액 및 이를이용한 세정방법
US6900063B2 (en) * 2003-10-17 2005-05-31 Intel Corporation Methods and apparatuses for producing a polymer memory device
JP2005142911A (ja) 2003-11-07 2005-06-02 Seiko Epson Corp 弾性表面波チップの製造方法およびその製造方法により製造した弾性表面波チップ並びに弾性表面波デバイス
JP2007019302A (ja) 2005-07-08 2007-01-25 Hitachi Cable Ltd 圧電薄膜素子及びそれを用いたアクチュエータ並びにセンサ
JP4809042B2 (ja) 2005-11-10 2011-11-02 日本電波工業株式会社 弾性表面波素子及びその製造方法
JP5080858B2 (ja) 2007-05-17 2012-11-21 太陽誘電株式会社 圧電薄膜共振器およびフィルタ
JP2010161330A (ja) * 2008-12-08 2010-07-22 Hitachi Cable Ltd 圧電薄膜素子
JP5471612B2 (ja) * 2009-06-22 2014-04-16 日立金属株式会社 圧電性薄膜素子の製造方法及び圧電薄膜デバイスの製造方法
US20110079883A1 (en) 2009-10-01 2011-04-07 Canon Kabushiki Kaisha Ferroelectric thin film
JP5626512B2 (ja) 2010-04-27 2014-11-19 セイコーエプソン株式会社 液体噴射ヘッド、液体噴射装置および圧電素子
JP5858209B2 (ja) 2010-05-07 2016-02-10 セイコーエプソン株式会社 圧電素子の製造方法及び液体噴射ヘッドの製造方法
JP5510162B2 (ja) 2010-07-30 2014-06-04 日立金属株式会社 圧電体薄膜ウェハの製造方法、圧電体薄膜素子、及び圧電体薄膜デバイス
JP5556514B2 (ja) 2010-09-06 2014-07-23 日立金属株式会社 圧電体薄膜ウェハの製造方法、圧電体薄膜素子、及び圧電体薄膜デバイス
JP5403281B2 (ja) 2010-09-08 2014-01-29 日立金属株式会社 圧電体薄膜の加工方法
JP5471988B2 (ja) 2010-09-08 2014-04-16 日立金属株式会社 圧電体薄膜ウェハの製造方法、圧電体薄膜素子及び圧電体薄膜デバイス、並びに圧電体薄膜ウェハの加工方法
JP5743069B2 (ja) 2011-03-15 2015-07-01 セイコーエプソン株式会社 圧電素子、液体噴射ヘッド、および液体噴射装置
JP2013016776A (ja) 2011-06-06 2013-01-24 Hitachi Cable Ltd 圧電膜素子の製造方法、及び圧電体デバイスの製造方法
JP5380756B2 (ja) 2011-08-10 2014-01-08 日立金属株式会社 圧電体膜素子の製造方法
JP2013102089A (ja) 2011-11-09 2013-05-23 Adeka Corp チタン酸鉛系材料用エッチング剤組成物
JP5897436B2 (ja) 2012-09-13 2016-03-30 住友化学株式会社 圧電体薄膜付き基板の製造方法、及び圧電体薄膜素子の製造方法
JP2014060267A (ja) 2012-09-18 2014-04-03 Hitachi Metals Ltd 圧電膜素子及びそれを備えた圧電膜デバイス
JP2014187094A (ja) 2013-03-22 2014-10-02 Hitachi Metals Ltd 圧電体薄膜積層基板、圧電体薄膜素子、およびそれらの製造方法
JP2014184643A (ja) 2013-03-22 2014-10-02 Seiko Epson Corp 液体噴射ヘッドの製造方法、圧電素子の製造方法、圧電体膜のパターニング方法、及び超音波トランスデューサーの製造方法
JP2014203839A (ja) 2013-04-01 2014-10-27 富士フイルム株式会社 圧電体膜のエッチング方法および圧電素子の製造方法
JP6196797B2 (ja) 2013-04-16 2017-09-13 住友化学株式会社 圧電体薄膜積層基板及び圧電体薄膜素子
US9636902B2 (en) 2013-04-30 2017-05-02 Hewlett-Packard Development Company, L.P. Film stack including adhesive layer
US9324931B2 (en) 2013-05-14 2016-04-26 Tdk Corporation Piezoelectric device
EP2843723B1 (en) 2013-08-29 2018-01-31 Sumitomo Chemical Company Limited Method for manufacturing niobate-system ferroelectric thin film device
US9755139B2 (en) 2014-06-30 2017-09-05 Texas Instruments Incorporated Piezoeletric wet etch process with reduced resist lifting and controlled undercut
JP5871146B2 (ja) 2014-11-06 2016-03-01 セイコーエプソン株式会社 圧電素子、液体噴射ヘッド、および液体噴射装置
JP6605215B2 (ja) 2015-03-26 2019-11-13 住友化学株式会社 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192736A (ja) * 2010-03-12 2011-09-29 Hitachi Cable Ltd 圧電体薄膜素子及び圧電体薄膜デバイス
JP2013225608A (ja) * 2012-04-23 2013-10-31 Fujifilm Corp エネルギ変換素子およびその製造方法
JP2015053417A (ja) * 2013-09-09 2015-03-19 日立金属株式会社 圧電体薄膜素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3276686A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3654528A4 (en) * 2017-07-12 2021-06-02 Sumitomo Chemical Company, Limited PIEZOELECTRIC FILM LAMINATED SUBSTRATE, PIEZOELECTRIC FILM ELEMENT AND METHOD OF MANUFACTURING A PIEZOELECTRIC FILM LAMINATED SUBSTRATE
US11557713B2 (en) 2017-07-12 2023-01-17 Sumitomo Chemical Company, Limited Laminated substrate having piezoelectric film, element having piezoelectric film and method for manufacturing this laminated substrate

Also Published As

Publication number Publication date
US10497855B2 (en) 2019-12-03
EP3276686B1 (en) 2019-11-20
EP3276686A4 (en) 2018-09-26
JP2016184687A (ja) 2016-10-20
US20180114896A1 (en) 2018-04-26
EP3276686A1 (en) 2018-01-31
JP6605215B2 (ja) 2019-11-13
TW201705558A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
JP6605215B2 (ja) 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法
JP6091281B2 (ja) 圧電体薄膜積層基板
JP5801364B2 (ja) 圧電薄膜付き基板及び圧電素子
JP5692329B2 (ja) 圧電薄膜素子
JP5181649B2 (ja) 圧電素子
JP6591005B2 (ja) ニオブ酸系強誘電体薄膜素子の製造方法
JP6196797B2 (ja) 圧電体薄膜積層基板及び圧電体薄膜素子
JP5103790B2 (ja) 圧電薄膜、圧電薄膜を用いた素子及び圧電薄膜素子の製造方法
JP6426310B2 (ja) 圧電素子
CN104628380A (zh) 压电组合物和压电元件
JP2021027132A (ja) 圧電積層体、圧電素子、および圧電積層体の製造方法
JP7490796B2 (ja) 圧電素子
JP6605216B2 (ja) 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法
TW202137590A (zh) 壓電膜、壓電積層體、壓電元件及壓電積層體的製造方法
JP5434563B2 (ja) 圧電体薄膜付き基板の製造方法
JP7464360B2 (ja) 圧電積層体、圧電素子および圧電積層体の製造方法
US20220254988A1 (en) Piezoelectric film, piezoelectric layered body, piezoelectric element, and method for manufacturing piezoelectric layered body
TW202134184A (zh) 壓電膜、壓電積層體、壓電元件及壓電積層體的製造方法
JP2021088773A (ja) スパッタリングターゲット材、スパッタリングターゲット材の製造方法、および圧電薄膜付き積層基板の製造方法
JP2021012908A (ja) 圧電積層体、圧電素子および圧電積層体の製造方法
JP2021002667A (ja) 圧電薄膜付き積層基板および圧電薄膜素子
JP2015056517A (ja) 圧電体薄膜積層基板およびその製造方法
JP2016184692A (ja) 強誘電体薄膜素子の製造方法
JP2014207394A (ja) 圧電体薄膜積層基板の製造方法および圧電体薄膜素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16768322

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2016768322

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15561392

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE