TW202134184A - 壓電膜、壓電積層體、壓電元件及壓電積層體的製造方法 - Google Patents
壓電膜、壓電積層體、壓電元件及壓電積層體的製造方法 Download PDFInfo
- Publication number
- TW202134184A TW202134184A TW109145604A TW109145604A TW202134184A TW 202134184 A TW202134184 A TW 202134184A TW 109145604 A TW109145604 A TW 109145604A TW 109145604 A TW109145604 A TW 109145604A TW 202134184 A TW202134184 A TW 202134184A
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- piezoelectric
- knn
- layer
- substrate
- Prior art date
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
本發明的課題在於進一步延長包含鈮酸鉀鈉的壓電膜的壽命。本發明為一種包含鈮酸鉀鈉的多晶膜,其包含Mn並且存在於晶體的晶界的Mn較存在於晶體的母相的Mn多。
Description
本發明是有關於一種壓電膜、壓電積層體、壓電元件及壓電積層體的製造方法。
壓電體廣泛用於感測器、致動器等功能性電子零件中。作為壓電體的材料,廣泛使用鉛系材料、特別是由組成式Pb(Zr1-x
Tix
)O3
表示的PZT系鐵電體。由於PZT系壓電體含有鉛,因此就防止公害的方面等而言欠佳。因此,作為無鉛壓電體的材料,提出了鈮酸鉀鈉(KNN)(例如參照專利文獻1、專利文獻2)。近年來,強烈要求進一步提高包含如KNN般的無鉛材料的壓電體的性能。
[現有技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2007-184513號公報
[專利文獻2]日本專利特開2008-159807號公報
[發明所欲解決之課題]
本發明的目的在於進一步延長包含鈮酸鉀鈉的壓電膜的壽命。
[解決課題之手段]
根據本發明的一形態,提供一種壓電膜及其相關技術,
所述壓電膜為包含鈮酸鉀鈉的多晶膜,其中
包含Mn,並且
存在於晶體的晶界的Mn較存在於所述晶體的母相的Mn多。
[發明的效果]
根據本發明,能夠進一步延長包含鈮酸鉀鈉的壓電膜的壽命。
<本發明的一實施方式>
以下,參照圖式對本發明的一實施方式進行說明。
(1)壓電積層體的結構
如圖1所示,本實施方式的具有壓電膜的積層體(積層基板)10(以下,亦稱為壓電積層體10)包括基板1、於基板1上成膜的下部電極膜2、於下部電極膜2上成膜的壓電膜(壓電薄膜)3以及於壓電膜3上成膜的上部電極膜4。
作為基板1,可適宜地使用形成有熱氧化膜或化學氣相沈積(Chemical Vapor Deposition,CVD)氧化膜等表面氧化膜(SiO2
膜)1b的單晶矽(Si)基板1a、即具有表面氧化膜的Si基板。另外,作為基板1,如圖2所示,亦可使用於其表面具有由SiO2
以外的絕緣性材料形成的絕緣膜1d的Si基板1a。另外,作為基板1,亦可使用Si(100)面或Si(111)面等暴露於表面的Si基板1a、即不具有表面氧化膜1b或絕緣膜1d的Si基板。另外,作為基板1,亦可使用由絕緣體覆矽(Silicon On Insulator,SOI)基板、石英玻璃(SiO2
)基板、砷化鎵(GaAs)基板、藍寶石(Al2
O3
)基板、不鏽鋼(SUS)等金屬材料形成的金屬基板。單晶Si基板1a的厚度例如可設為300 μm以上且1000 μm以下,表面氧化膜1b的厚度例如可設為1 nm以上且4000 nm以下。
下部電極膜2例如可使用鉑(Pt)進行成膜。下部電極膜2為單晶膜或多晶膜(以下,將該些亦稱為Pt膜)。構成Pt膜的晶體較佳為相對於基板1的表面而於(111)面方位優先取向。即,Pt膜的表面(作為壓電膜3的基底的面)較佳為主要包含Pt(111)面。Pt膜可使用濺射法、蒸鍍法等方法進行成膜。下部電極膜2除了Pt以外,亦可使用金(Au)、釕(Ru)或銥(Ir)等的各種金屬、以該些為主成分的合金、釕酸鍶(SrRuO3
,簡稱:SRO)或鎳酸鑭(LaNiO3
,簡稱:LNO)等的金屬氧化物等進行成膜。另外,下部電極膜2可為使用所述各種金屬或金屬氧化物等成膜的單層膜,或者亦可為Pt膜與設置於Pt膜上的包含SRO的膜的積層體、或Pt膜與設置於Pt膜上的包含LNO的膜的積層體等。再者,於基板1與下部電極膜2之間,例如亦可設置有以鈦(Ti)、鉭(Ta)、氧化鈦(TiO2
)、鎳(Ni)、氧化釕(RuO2
)、氧化銥(IrO2
)等為主成分的密接層6,以提高該些的密接性。密接層6可使用濺射法、蒸鍍法等方法進行成膜。下部電極膜2的厚度例如可設為100 nm以上且400 nm以下,密接層6的厚度例如可設為1 nm以上且200 nm以下。
壓電膜3例如可使用包含鉀(K)、鈉(Na)、鈮(Nb)且由組成式(K1-x
Nax
)y
NbO3
表示的鹼鈮氧化物、即鈮酸鉀鈉(KNN)進行成膜。所述組成式中的係數x[=Na/(K+Na)]設為0<x<1的範圍內的大小。係數y[=(K+Na)/Nb]例如較佳為設為0.7≦y≦1.50的範圍內的大小。壓電膜3為KNN多晶膜(以下,亦稱為KNN膜3)。KNN的晶體結構為鈣鈦礦結構。KNN膜3可使用濺射法、脈衝雷射沈積(Pulsed Laser Deposition,PLD)法、溶膠凝膠法等方法進行成膜。KNN膜3的厚度例如為0.5 μm以上且5 μm以下。
構成KNN膜3的晶體較佳為相對於基板1(於基板1例如為具有表面氧化膜1b或絕緣膜1d等的Si基板1a的情況下為Si基板1a)的表面而於(001)面方位優先取向。即,KNN膜3的表面(作為上部電極膜4的基底的面)較佳為主要包含KNN(001)面方位。藉由於相對於基板1的表面而於(111)面方位優先取向的Pt膜上直接形成KNN膜3,容易使構成KNN膜3的晶體相對於基板1的表面於(001)面方位優先取向。即,容易使構成KNN膜3的晶體群中80%以上的晶體相對於基板1的表面而於(001)面方位取向,使KNN膜3的表面中80%以上的區域成為KNN(001)面。
構成KNN膜3的晶體群中半數以上的晶體較佳為具有柱狀結構。構成KNN膜3的晶體彼此的邊界、即存在於KNN膜3的晶體晶界較佳為於KNN膜3的厚度方向上貫穿。例如,於KNN膜3中,較佳為於其厚度方向上貫穿的晶體晶界較未於KNN膜3的厚度方向上貫穿的晶體晶界(例如與基板1的平面方向平行的晶體晶界)多。
構成KNN膜3的晶體(晶體群)的平均粒徑(以下,亦稱為「KNN膜3的平均晶體粒徑」)例如較佳為100 nm以上。此處所述的KNN膜3的平均晶體粒徑是指基板1的平面方向上KNN膜3的剖面處的平均晶體粒徑。KNN膜3的平均晶體粒徑可藉由對利用掃描式電子顯微鏡拍攝的圖像(例如掃描式電子顯微鏡(scanning electron microscope,SEM)像)、或利用穿透式電子顯微鏡拍攝的圖像(例如穿透式電子顯微鏡(transmission electron microscope,TEM)像)的視野進行圖像解析而獲得。作為圖像解析軟體,例如可使用韋恩拉斯班德(Wayne Rasband)製造的「圖像J(ImageJ)」。
藉由增大KNN膜3的平均晶體粒徑,能夠降低KNN膜3中的晶界密度。此處所述的晶界密度是指基板1的平面方向上KNN膜3的剖面內的晶體的晶界的合計長度除以剖面面積而得的值(=晶粒的晶界的合計長度/剖面面積)。
就降低KNN膜3的晶界密度的觀點而言,KNN膜3的平均晶體粒徑越大越佳。然而,若使KNN膜3的平均晶體粒徑大於KNN膜3的厚度,則壓電特性的面內均勻性有時會下降。因此,就抑制壓電特性的面內均勻性降低的觀點而言,KNN膜3的平均晶體粒徑較佳為小於KNN膜3的厚度。
KNN膜3包含錳(Mn)。此外,於KNN膜3中,於晶體晶界存在Mn,並且存在於晶體晶界的Mn(例如存在於晶體晶界的Mn粒子數)較存在於構成KNN膜3的晶體的母相的Mn(例如存在於母相的Mn粒子數)多。因此,對後述的壓電元件20(壓電器件30)施加電場時,能夠抑制存在於KNN膜3的晶體晶界的氧缺位的移動。
於構成KNN膜3的晶體(晶粒)的內部、或晶體晶界,以規定的比例存在氧缺位(氧空位(Oxygen Vacancy))。於該些氧缺位中,特別是存在於KNN膜3的晶體晶界的氧缺位有時會於對藉由加工壓電積層體10而製作的後述的壓電元件20(壓電器件30)施加電場時移動。若氧缺位移動而到達電極膜(下部電極膜2或上部電極膜4),則氧缺位與電極膜中的金屬發生反應而短路(short)。因此,本申請案發明者等對抑制存在於KNN膜3的晶體晶界的氧缺位的移動進行了努力研究。結果可知,若於KNN膜3的晶體晶界存在Mn,則所述Mn與存在於KNN膜3晶體晶界的氧缺位成對,即存在於晶體晶界的Mn可捕獲氧缺位,抑制存在於晶體晶界的氧缺位的移動。另外,亦可知雖然此種氧缺位移動抑制效果藉由存在於晶體晶界的Mn而獲得,但難以藉由存在於構成KNN膜3的晶體的母相(晶體的內部)的Mn(例如構成KNN膜3的晶體的晶格中組入的Mn)獲得。該些見解是本申請案發明者等努力研究後首次發現的見解。
相對於KNN膜3(多晶膜)中鈮的量,KNN膜3中的Mn的含量例如較佳為0.2 at%以上且2.0 at%以下的範圍內。即,KNN膜3的Mn濃度較佳為0.2 at%以上且2.0 at%以下。此處所述的Mn濃度是指存在於晶體晶界的Mn與存在於母相的Mn的合計濃度。
只要KNN膜3的Mn濃度為0.2 at%以上,則即使KNN膜3中的Mn含量為微量,亦可使晶體晶界存在一定量以上的Mn,並且能夠使存在於晶體晶界的Mn較存在於母相的Mn多。其結果,可獲得所述氧缺位移動抑制效果。藉由使KNN膜3的Mn濃度為2.0 at%以下,能夠使KNN膜3的相對介電常數成為適合感測器或致動器等用途的大小。
於不損及於所述範圍內添加Mn所帶來的效果的範圍內,KNN膜3亦可於例如5 at%以下(於添加多種下述元素的情況下,合計濃度為5 at%以下)的範圍內包含銅(Cu)、鋰(Li)、Ta、銻(Sb)等K、Na、Nb、Mn以外的元素。
上部電極膜4可使用例如Pt、Au、鋁(Al)、Cu等各種金屬或該些的合金進行成膜。上部電極膜4可使用濺射法、蒸鍍法、電鍍法、金屬膏劑法等方法進行成膜。上部電極膜4不會如下部電極膜2般對KNN膜3的晶體結構產生大的影響。因此,上部電極膜4的材料、晶體結構、成膜方法並無特別限定。再者,於KNN膜3與上部電極膜4之間,例如亦可設置以Ti、Ta、TiO2
、Ni、RuO2
、IrO2
等為主成分的密接層,以提高該些的密接性。上部電極膜4的厚度例如可設為100 nm以上且5000 nm以下,於設置密接層的情況下,密接層的厚度例如可設為1 nm以上且200 nm以下。
(2)壓電器件的結構
圖3表示本實施方式的具有KNN膜3的壓電器件30(以下,亦稱為壓電器件30)的概略結構圖。壓電器件30至少包括:元件20(具有KNN膜3的元件20,以下,亦稱為壓電元件20),藉由將所述壓電積層體10成形為規定的形狀而獲得;以及電壓施加部11a或電壓檢測部11b,與壓電元件20連接。電壓施加部11a是用以對下部電極膜2與上部電極膜4之間(電極間)施加電壓的部件,電壓檢測部11b是用以檢測於下部電極膜2與上部電極膜4之間(電極間)產生的電壓的部件。作為電壓施加部11a、電壓檢測部11b,可使用公知的各種部件。
藉由將電壓施加部11a連接於壓電元件20的下部電極膜2與上部電極膜4之間,可使壓電器件30作為致動器發揮功能。藉由利用電壓施加部11a對下部電極膜2與上部電極膜4之間施加電壓,可使KNN膜3變形。藉由所述變形動作,可使連接於壓電器件30上的各種構件工作。於所述情況下,作為壓電器件30的用途,例如可列舉:噴墨列印機用的頭、掃描儀用的微機電系統(Micro-Electro-Mechanical System,MEMS)反射鏡、超音波產生裝置用的振子等。
藉由將電壓檢測部11b連接於壓電元件20的下部電極膜2與上部電極膜4之間,可使壓電器件30作為感測器發揮功能。若KNN膜3隨著某些物理量的變化而變形,則因所述變形於下部電極膜2與上部電極膜4之間產生電壓。藉由利用電壓檢測部11b檢測所述電壓,可測定施加至KNN膜3的物理量的大小。於所述情況下,作為壓電器件30的用途,例如可列舉角速度感測器、超音波感測器、壓力感測器、加速度感測器等。
(3)壓電積層體、壓電元件、壓電器件的製造方法
使用圖4對所述壓電積層體10、壓電元件20、及壓電器件30的製造方法進行說明。
如圖4所示,首先,準備基板1,於基板1的任一主面上藉由例如濺射法依次成膜密接層6(Ti層)及下部電極膜2(Pt膜)。再者,亦可準備於任一主面上預先成膜有密接層6、下部電極膜2的基板1。
作為設置密接層6時的條件,可例示下述條件。
溫度(基板溫度):100℃以上且500℃以下,較佳為200℃以上且400℃以下
放電功率:1000 W以上且1500 W以下,較佳為1100 W以上且1300 W以下
環境:氬(Ar)氣體環境
環境壓力:0.1 Pa以上且0.5 Pa以下,較佳為0.2 Pa以上且0.4 Pa以下
形成時間:30秒以上且3分鐘以下,較佳為45秒以上且2分鐘以下
作為形成下部電極膜2時的條件,可例示下述條件。
溫度(基板溫度):100℃以上且500℃以下,較佳為200℃以上且400℃以下
放電功率:1000 W以上且1500 W以下,較佳為1100 W以上且1300 W以下
環境:Ar氣體環境
環境壓力:0.1 Pa以上且0.5 Pa以下,較佳為0.2 Pa以上且0.4 Pa以下
成膜時間:3分鐘以上且10分鐘以下,較佳為4分鐘以上且8分鐘以下,更佳為5分鐘以上且6分鐘以下
接著,於下部電極膜2上、即作為與KNN膜3的下表面相接的位置,設置包含Mn的層。作為包含Mn的層,例如可列舉包含Mn的KNN層(包含Mn的KNN膜)。以下,將設置於下部電極膜2上的包含Mn的層亦稱為第一Mn層7。第一Mn層7為單晶層或多晶層。第一Mn層7可使用濺射法、蒸鍍法等方法設置。第一Mn層7的厚度例如可設為1 nm以上且200 nm以下。下文對第一Mn層中的Mn濃度進行敘述。
於藉由例如濺射法形成包含Mn的KNN層來作為第一Mn層7的情況下,第一Mn層7的組成比例如能夠藉由控制於濺射成膜時使用的靶材的組成來調整。靶材可藉由混合K2
CO3
粉末、Na2
CO3
粉末、Nb2
O5
粉末、Mn粉末(或MnO粉末)等進行煆燒等來製作。靶材的組成可藉由調整K2
CO3
粉末、Na2
CO3
粉末、Nb2
O5
粉末、Mn粉末(或MnO粉末)等的混合比率來控制。
作為藉由例如濺射法設置包含Mn的KNN層作為第一Mn層7時的條件,可例示下述條件。再者,成膜時間根據第一Mn層的厚度適當設定。
放電功率:2000 W以上且2400 W以下,較佳為2100 W以上且2300 W以下
環境:Ar氣體+氧(O2
)氣體環境
環境壓力:0.2 Pa以上且0.5 Pa以下,較佳為0.2 Pa以上且0.4 Pa以下
Ar氣體相對於O2
氣體的分壓(Ar/O2
分壓比):30/1~20/1,較佳為27/1~22/1
成膜溫度:500℃以上且600℃以下,較佳為500℃以上且小於600℃,更佳為550℃以上且小於600℃
成膜速度:0.5 μm/hr以上且2 μm/hr以下,較佳為0.75 μm/hr以上且1.5 μm/hr以下
於第一Mn層7上形成不含Mn的KNN膜(無Mn的KNN膜)3A。於藉由例如濺射法形成無Mn的KNN膜3A的情況下,無Mn的KNN膜3A的組成比例如能夠藉由控制濺射成膜時使用的靶材的組成來調整。靶材可藉由混合K2
CO3
粉末、Na2
CO3
粉末、Nb2
O5
粉末等進行煆燒等來製作。靶材的組成可藉由調整K2
CO3
粉末、Na2
CO3
粉末、Nb2
O5
粉末等的混合比率來控制。形成無Mn的KNN膜3A時的條件可設為與所述設置第一Mn層7時的條件相同的條件。
於無Mn的KNN膜3A上、即與無Mn的KNN膜3A的上表面相接的位置,設置包含Mn的層或由Mn構成的層。作為包含Mn的層,例如可列舉包含Mn的KNN層(包含Mn的KNN膜)。以下,將設置於無Mn的KNN膜3A上的包含Mn的層或由Mn構成的層亦稱為第二Mn層8。第二Mn層8與第一Mn層7不同,對無Mn的KNN膜3A的晶體結構並無大的影響。因此,第二Mn層8的材料、晶體結構、成膜方法並無特別限定。第二Mn層8可使用濺射法、蒸鍍法、金屬膏劑法等方法來設置。第二Mn層8的厚度例如可設為1 nm以上且200 nm以下。下文對第二Mn層8為包含Mn的層時的第二Mn層8中的Mn濃度進行敘述。
藉由例如濺射法設置包含Mn的層作為第二Mn層8時的條件可設為與所述設置第一Mn層7時的條件相同的條件。
另外,作為形成由Mn構成的層作為第二Mn層8時的條件,可例示下述條件。
溫度(基板溫度):室溫以上且300℃以下,較佳為室溫以上且100℃以下
放電功率:100 W以上且500 W以下,較佳為150 W以上且300 W以下,更佳為200 W以上且250 W以下
環境:Ar氣體環境
環境壓力:0.05 Pa以上且0.5 Pa以下,較佳為0.05 Pa以上且0.2 Pa以下
形成時間:30秒以上且3分鐘以下,較佳為45秒以上且2分鐘以下
第一Mn層7中的Mn濃度、及第二Mn層8為包含Mn的層時的第二Mn層8中的Mn濃度分別調整為可藉由進行後述熱處理時來自第一Mn層7及第二Mn層8的Mn擴散而使熱處理後的KNN膜3中的Mn濃度為0.2 at%以上且2.0 at%以下的範圍內的濃度。
然後,於第二Mn層8上藉由例如濺射法形成上部電極膜4。形成上部電極膜4時的條件可設為與所述形成下部電極膜2時的條件相同的條件。藉此,如圖4所示,獲得具有基板1、下部電極膜2、第一Mn層7、無Mn的KNN膜3A、第二Mn層8、及上部電極膜4的積層體12。
其後,於規定條件下對積層體12進行熱處理。藉此,第一Mn層7及第二Mn層8中的Mn向無Mn的KNN膜3A擴散。結果,無Mn的KNN膜3A成為以規定濃度包含Mn、且於Mn存在於晶體晶界的同時,存在於晶體晶界的Mn較存在於母相的Mn多的KNN膜3。
作為熱處理條件,可例示下述條件。
退火溫度(積層體的溫度):600℃以上,較佳為600℃以上且800℃以下,更佳為650℃以上且750℃以下
退火時間:0.5小時以上且12小時以下,較佳為1小時以上且6小時以下,更佳為2小時以上且3小時以下
退火環境:大氣或氮氣環境
藉由進行熱處理而第一Mn層7及第二Mn層8中的Mn向無Mn的KNN膜3A擴散,從而第一Mn層7及第二Mn層8幾乎消失。結果,獲得如下壓電積層體10(參照圖1),即具有基板1、下部電極膜2、KNN膜3及上部電極膜4,所述壓電積層體10具有包含Mn並且存在於晶體晶界的Mn較存在於母相的Mn多的KNN膜3。再者,較佳為藉由進行熱處理,第一Mn層7及第二Mn層8消失,但第一Mn層7及第二Mn層8亦可殘存。
然後,藉由蝕刻等將所述壓電積層體10成形為規定形狀(對規定的圖案進行微細加工),而獲得如圖3所示般的壓電元件20,藉由將電壓施加部11a或電壓檢測部11b與壓電元件20連接,而獲得壓電器件30。作為蝕刻方法,例如可使用反應性離子蝕刻等乾式蝕刻法、使用規定的蝕刻液的濕式蝕刻法。
於藉由乾式蝕刻成形壓電積層體10的情況下,於壓電積層體10(例如上部電極膜4)上,藉由光微影製程等形成作為針對乾式蝕刻的蝕刻遮罩的光阻圖案。作為蝕刻遮罩,亦可藉由濺射法形成鉻(Cr)膜、鎳(Ni)膜、鉑(Pt)膜、Ti膜等貴金屬膜(金屬遮罩)。然後,使用包含鹵素元素的氣體作為蝕刻氣體對壓電積層體10(上部電極膜4、KNN膜3等)進行乾式蝕刻。再者,鹵素元素中包含氯(Cl)、氟(F)等。作為包含鹵素元素的氣體,可使用BCl3
氣體、SiCl4
氣體、氯(Cl2
)氣體、CF4
氣體、C4
F8
氣體等。
於藉由濕式蝕刻成形壓電積層體10的情況下,於壓電積層體10(例如上部電極膜4)上形成作為針對濕式蝕刻的蝕刻遮罩的氧化矽(SiOx
)膜等。然後,例如將壓電積層體10浸漬於包含螯合劑的鹼水溶液且不含氫氟酸的蝕刻液中,對壓電積層體10(上部電極膜4、KNN膜3等)進行濕式蝕刻。再者,作為包含螯合劑的鹼水溶液且不含氫氟酸的蝕刻液,可使用混合了作為螯合劑的乙二胺四乙酸、氨水以及過氧化氫水的蝕刻液。
(4)藉由本實施方式獲得的效果
根據本實施方式,可獲得以下所示的一種或多種效果。
(a)於KNN膜3的晶體晶界存在Mn(例如Mn的粒子),並且存在於KNN膜3的晶體晶界的Mn較存在於構成KNN膜3的晶體的母相的Mn多,藉此於對藉由加工壓電積層體10而製作的壓電元件20(壓電器件30)施加電場時,能夠抑制存在於KNN膜3的晶體晶界的氧缺位的移動。藉此,能夠減少到達電極膜(下部電極膜2或上部電極膜4)的氧缺位,或延長氧缺位到達電極膜的時間。該些結果能夠延長KNN膜3的壽命。例如,於以壓電積層體10的溫度成為200℃的方式進行加熱的狀態下,進行對上部電極膜4施加300 kV/cm的正或負的電場的高加速壽命試驗(Highly Accelerated Life Test,簡稱:HALT)時,能夠將至少其中一個電場(正或負的電場)施加條件下的自開始施加電場至KNN膜3發生絕緣破壞為止的時間設為7600秒以上。再者,認為於本實施方式中,於流經KNN膜3的漏電流密度超過30 mA/cm2
的時間點KNN膜發生3絕緣破壞。
本申請案發明者等分別對Mn含量為0.5 at%(wt%)、且存在於晶體晶界的Mn較存在於母相的Mn多的KNN膜3的樣品1~樣品5於所述條件下進行HALT。樣品1~樣品5是於所述實施方式中記載的條件範圍內的同一條件下進行製作。HALT的測定結果為樣品1:24334.3秒、樣品2:16080.0秒、樣品3:22045.7秒、樣品4:15831.4秒、樣品5:7602.9秒。該些HALT的數值是對於一個樣品於0.5 mmΦ內的7個部位測定的值的平均值。
本申請案發明者等分別對Mn含量為1.0 at%(wt%)、且存在於晶體晶界的Mn較存在於母相的Mn多的KNN膜3的樣品6~樣品10於所述條件下進行HALT。樣品6~樣品10除了調整Mn的含量(例如,第一Mn層及第二Mn層的厚度、第一Mn層及第二Mn層中的Mn濃度)以外,於與所述樣品1~樣品5相同的條件下進行製作。HALT的測定結果為樣品6:30737.1秒、樣品7:25465.7秒、樣品8:9822.9秒、樣品9:24274.3秒、樣品10:36154.3秒。該些HALT的數值是對於一個樣品於0.5 mmΦ內的7個部位測定的值的平均值。
另外,本申請案發明者等分別對Mn含量為0.5 at%、且存在於晶體晶界的Mn較存在於母相的Mn少的KNN膜的樣品11~樣品15於所述條件下進行HALT。再者,關於樣品11~樣品15,於不形成第一Mn層及第二Mn層的情況下,以KNN膜中的Mn含量成為0.5 at%的方式,使用藉由混合K2
CO3
粉末、Na2
CO3
粉末、Nb2
O5
粉末、MnO粉末進行煆燒而製作的靶材,於下部電極膜上形成KNN膜,於KNN膜上形成上部電極膜,製作壓電積層體。另外,樣品11~樣品15中並未進行所述實施方式中記載的熱處理。HALT的測定結果為樣品11:6171.4秒、樣品12:5648.6秒、樣品13:4705.7秒、樣品14:5284.3秒、樣品15:3428.6秒。該些HALT的數值是對於一個樣品於0.5 mmΦ內的7個部位測定的值的平均值。
另外,本申請案發明者等分別對Mn含量為1.0 at%、且存在於晶體晶界的Mn較存在於母相的Mn少的KNN膜的樣品16~樣品20於所述條件下進行HALT。再者,樣品16~樣品20除了變更MnO粉末的混合比率以外,於與所述樣品11~樣品15相同的條件下進行製作。HALT的結果為樣品16:5220.0秒、樣品17:4311.4秒、樣品18:7491.4秒、樣品19:4782.9秒、樣品20:4050.0秒。該些HALT的數值是對於一個樣品於0.5 mmΦ內的7個部位測定的值的平均值。
如此,本申請案發明者等確認到,即使Mn含量於規定範圍內,於存在於晶體晶界的Mn較存在於母相的Mn少的情況下,所述HALT的壽命亦小於7600秒。
(b)藉由使KNN膜3的平均晶體粒徑大於先前的KNN膜的平均晶體粒徑,例如為100 nm以上,能夠降低KNN膜3的晶界密度。藉此,例如,能夠降低存在於KNN膜3的晶體晶界的氧缺位相對於存在於構成KNN膜3的晶體的內部及晶體晶界的氧缺位(KNN膜3中的總氧缺位)的比率(=存在於晶體晶界的氧缺位/總氧缺位)。結果,能夠可靠地減少對壓電器件30施加電場時移動的KNN膜3中的氧缺位,且能夠進一步延長KNN膜3的壽命。
(c)藉由存在於KNN膜3的晶體晶界的Mn較存在於母相的Mn多,並且KNN膜3的平均晶體粒徑大(例如為100 nm以上),能夠進一步延長KNN膜3的壽命。再者,藉由存在於KNN膜3的晶體晶界的Mn較存在於母相的Mn多,即使KNN膜3的平均晶體粒徑不大(例如即使於小於100 nm的情況下),亦可獲得至少所述(a)的效果、即所述氧缺位移動抑制效果。
(d)藉由KNN膜3以例如0.2 at%以上且2.0 at%以下的濃度包含Mn,能夠於獲得存在於晶體晶界的Mn所帶來的氧缺位移動抑制效果的同時,抑制KNN膜3的相對介電常數變得過大,使相對介電常數成為適合感測器或致動器等用途的大小。
(5)變形例
本實施方式並不限定於所述形態,亦可如下變形。另外,該些變形例可任意組合。再者,於以下變形例等的說明中,於稱為「KNN膜3」的情況下,設為包括意指含有Mn的KNN膜的情況、意指無Mn的KNN膜的情況、意指此兩者的情況。
(變形例1)
只要設置第一Mn層7或第二Mn層8中的至少任一層即可。於所述情況下,以熱處理後的KNN膜3的Mn濃度成為0.2 at%以上且2.0 at%以下的方式調整第一Mn層7或第二Mn層8中的Mn濃度等。於本變形例中,亦可獲得存在於晶體晶界的Mn較存在於母相的Mn多的KNN膜3,可獲得與所述實施方式相同的效果。然而,就使Mn於KNN膜3的厚度方向上均勻地擴散的觀點而言,較佳為設置第一Mn層7及第二Mn層8此兩者。
(變形例2)
於在KNN膜3與上部電極膜4之間設置密接層的情況下,較佳為於設置密接層之前設置第二Mn層8。第二Mn層8較佳為設置於KNN膜3與密接層之間即、以使其與KNN膜3的上表面相接的方式設置。其原因在於若將第二Mn層8設置於密接層與上部電極膜4之間,則存在因密接層而阻礙Mn自第二Mn層8向KNN膜3擴散的情況。再者,於KNN膜3與上部電極膜4之間設置密接層時的條件可設為與所述設置密接層6時的條件相同的條件。
於本變形例中亦可獲得與所述實施方式相同的效果。
(變形例3)
於形成KNN膜3時,亦可使用混合了Mn粉末(或MnO粉末等)的靶材,形成添加(摻雜)了Mn的KNN膜(含Mn的KNN膜)。關於靶材中的Mn粉末(或MnO粉末等)的混合比率,考慮到自第一Mn層7、第二Mn層8向含Mn的KNN膜擴散的Mn,設為熱處理後的KNN膜3中的Mn濃度為0.2 at%以上且2.0 at%以下的比率。形成含Mn的KNN膜時的條件可設為與所述實施方式相同的條件。於本變形例中亦可獲得與所述實施方式相同的效果。
(變形例4)
壓電積層體10亦可不包括下部電極膜2。即,壓電積層體10亦可構成為包括基板1、於基板1上成膜且存在於晶體晶界的Mn較存在於母相的Mn多的KNN膜(壓電膜)3、於KNN膜3上成膜的上部電極膜4(電極膜4)。
本變形例的壓電積層體10可藉由如下方式獲得:於基板1上形成無Mn的KNN膜3A,於無Mn的KNN膜3A上設置包含Mn的層或由Mn構成的層、即第二Mn層8,於第二Mn層8上形成電極膜4,製作積層體12,對所述積層體12進行熱處理。形成(設置)各膜(層)時的條件可設為與所述實施方式中所示的各膜(層)的條件相同的條件。於設置第二Mn層8的基礎上,或者代替第二Mn層8,亦可於基板1與KNN膜3(無Mn的KNN膜3A)之間設置包含Mn的層(即第一Mn層7)。
圖5示出使用本變形例的壓電積層體10製作的壓電器件30的概略結構圖。壓電器件30構成為至少包括將壓電積層體10成形為規定的形狀而獲得的壓電元件20、與壓電元件20連接的電壓施加部11a及電壓檢測部11b。於本變形例中,壓電元件20具有藉由將電極膜4成形為規定的圖案而形成的圖案電極。例如,壓電元件20具有輸入側正負一對的圖案電極4p1、以及輸出側正負一對的圖案電極4p2。作為圖案電極4p1、圖案電極4p2,可例示梳型電極(Inter Digital Transducer,簡稱:IDT)。
藉由將電壓施加部11a連接於圖案電極4p1之間,且將電壓檢測部11b連接於圖案電極4p2之間,可使壓電器件30作為表面彈性波(Surface Acoustic Wave,簡稱:SAW)濾波器等濾波器器件發揮功能。藉由利用電壓施加部11a於圖案電極4p1之間施加電壓,可於KNN膜3的表面激發SAW。激發的SAW的頻率的調整例如可藉由調整圖案電極4p1的圖案間距來進行。例如,作為圖案電極4p1的IDT的間距越短,SAW的頻率越高,所述間距越長,SAW的頻率越低。於由電壓施加部11a激發、且於KNN膜3中傳輸而到達圖案電極4p2的SAW中,藉由具有根據作為圖案電極4p2的IDT的間距等決定的規定頻率(頻率成分)的SAW,於圖案電極4p2之間產生電壓。藉由利用電壓檢測部11b檢測所述電壓,可提取激發的SAW中具有規定頻率的SAW。再者,此處所謂的「規定頻率」一詞不僅可包括規定頻率,而且可包括中心頻率為規定頻率的規定頻帶。
於本變形例中,由於於KNN膜3中,存在於其晶體晶界的Mn較存在於母相的Mn多,因此亦可獲得與所述實施方式相同的效果。
(變形例5)
於下部電極膜2與KNN膜3之間,亦可設置用於控制構成KNN膜3的晶體取向的取向控制層。於設置第一Mn層7的情況下,較佳為於下部電極膜2與第一Mn層7之間設置取向控制層。另外,於如變形例4所述般不設置下部電極膜2的情況下,較佳為於基板1與KNN膜3之間(於設置第一Mn層7的情況下,於基板1與第一Mn層7之間)設置取向控制層。取向控制層例如可使用SRO、LNO、鈦酸鍶(SrTiO3
,簡稱:STO)等金屬氧化物且為與構成下部電極膜2的材料不同的材料形成。構成取向控制層的晶體較佳為相對於基板1的表面於(100)面優先取向。
(變形例6)
於所述實施方式或變形例中,以藉由設置第一Mn層7、第二Mn層8並進行熱處理,使Mn向無Mn的KNN膜3A(KNN膜3)擴散的情況為例進行了說明。然而,本發明並不限定於所述實施方式或變形例。例如,代替設置第一Mn層7及第二Mn層8、或者於設置第一Mn層7及第二Mn層8中的至少任一層的基礎上,亦可於下部電極膜2及上部電極膜4(電極膜4)中的至少任一膜中包含Mn。此時,較佳的是:使靠近下部電極膜2的上表面(與KNN膜3相接的面)的一側、較佳為下部電極膜2的最上表面包含Mn,而且使靠近上部電極膜4的下表面(與KNN膜3相接的面)的一側、較佳為上部電極膜4的最下表面包含Mn。下部電極膜2及上部電極膜4中所含的Mn濃度設為可使熱處理後的KNN膜3的Mn濃度例如為0.2 at%以上且2.0 at%以下的濃度。再者,於本變形例中,於上部電極膜4中包含Mn的情況下,較佳為於KNN膜3與上部電極膜4之間不設置密接層。如上所述,其原因在於存在因密接層而阻礙Mn向KNN膜3擴散的情況。其他結構與所述實施方式或變形例相同。
於本變形例中,亦可藉由進行與所述實施方式相同的熱處理,使下部電極膜2、上部電極膜4(電極膜4)中的Mn向KNN膜3擴散。結果,可獲得具有於晶體晶界存在Mn的KNN膜3的壓電積層體10,可獲得與所述實施方式及變形例相同的效果。
(變形例7)
於所述實施方式或變形例中,以藉由設置第一Mn層7或第二Mn層8中的至少任一層並進行熱處理,製作存在於晶體晶界的Mn較存在於母相的Mn多的KNN膜3的情況為例進行了說明。然而,本發明並不限定於所述實施方式或變形例。例如亦可於不設置所述第一Mn層7及第二Mn層8中的任一層的情況下,利用以下說明的製法製作所述壓電積層體10。
首先,於基板1所具有的下部電極膜2上形成添加(摻雜)了Mn的KNN膜3。形成摻雜了Mn的KNN膜3的方法、條件可設為與所述實施方式或變形例3中記載的方法、條件相同。其後,於KNN膜3上形成上部電極膜4。形成(設置)密接層6、下部電極膜2、上部電極膜4時的條件可設為與所述實施方式相同的條件。藉此,可獲得積層體12。其後,於規定條件下對積層體12進行熱處理。熱處理條件可設為與所述實施方式相同的條件。進行熱處理後,歷時20分鐘以上冷卻積層體12直至積層體12的溫度達到400℃。其後,將積層體12冷卻至積層體12溫度達到室溫(25℃)左右。藉由如此冷卻積層體12,可獲得具有存在於晶體晶界的Mn較存在於母相的Mn多的KNN膜3的壓電積層體10。利用本變形例的方法製作的壓電積層體10亦可獲得與所述實施方式等相同的效果。
<其他實施方式>
以上,具體說明了本發明的實施方式。但是,本發明並不限定於所述實施方式,於不脫離其主旨的範圍內能夠進行各種變更。
於所述實施方式中,對KNN膜3包含Mn且存在於構成KNN膜3的晶體的晶界的Mn較存在於晶體母相的Mn多的情況進行了說明,但並不限定於此。例如,KNN膜3亦可包含Mn及銅(Cu),且存在於構成KNN膜3的晶體的晶界的Mn及Cu(例如存在於晶體晶界的Mn及Cu的合計粒子數)較存在於晶體母相的Mn及Cu(例如存在於母相的Mn及Cu的合計粒子)多。於所述情況下,KNN膜3較佳為以Cu及Mn的合計濃度成為例如0.2 at%以上且2.0 at%以下的範圍內的濃度的方式包含Cu及Mn。於所述情況下,亦可獲得與所述實施方式等相同的效果。
另外,例如,KNN膜3於包含Mn的基礎上,或者代替Mn,亦可以可獲得所述氧缺位移動抑制效果並且使KNN膜3的相對介電常數為適當大小的濃度包含起到與Mn同等效果的其他金屬元素。於所述情況下,亦可獲得與所述實施方式及變形例相同的效果。
另外,例如,於將所述壓電積層體10成形為壓電元件20時,只要可將使用壓電積層體10(壓電元件20)製作的壓電器件30適用於感測器或致動器等所期望的用途,則亦可自壓電積層體10除去基板1。
<本發明的較佳形態>
以下,對本發明的較佳形態進行附記。
(附記1)
根據本發明的一形態提供一種壓電膜,
為包含鈮酸鉀鈉的多晶膜,其中
包含Mn,並且
存在於晶體的晶界的Mn較存在於所述晶體的母相的Mn多。
(附記2)
如附記1所述的壓電膜,較佳為,
於200℃的溫度下對設置於所述壓電膜上的電極膜施加300 kV/cm的正或負的電場時,至少其中一個電場施加條件下的自開始施加電場至漏電流密度超過30 mA/cm2
為止的時間為7600秒以上。
(附記3)
如附記1或附記2所述的壓電膜,較佳為,
包含平均粒徑為100 nm以上的晶粒。
(附記4)
如附記1至附記3中任一項所述的壓電膜,較佳為,
相對於所述多晶膜中鈮的量,Mn的含量為0.2 at%以上且2.0 at%以下的範圍內。
(附記5)
根據本發明的一形態,提供一種壓電積層體,其包括:
基板;
電極膜;以及
壓電膜,為包含鈮酸鉀鈉的多晶膜,並且
所述壓電膜包含錳(Mn),
存在於構成所述壓電膜的晶體的晶界的Mn較存在於所述晶體的母相的Mn多。
(附記6)
根據本發明的又一形態,提供一種壓電元件或壓電器件,其包括:
基板;
壓電膜,於所述基板上成膜且為包含鈮酸鉀鈉的多晶膜;以及
電極膜,於所述壓電膜上成膜,並且
所述壓電膜包含Mn,
存在於構成所述壓電膜的晶體的晶界的Mn較存在於所述晶體的母相的Mn多。
(附記7)
根據本發明的又一形態,提供一種壓電元件或壓電器件,其包括:
基板;
下部電極膜,於所述基板上成膜;
壓電膜,於所述下部電極膜上成膜且為包含鈮酸鉀鈉的多晶膜;以及
上部電極膜,於所述壓電膜上成膜;並且
所述壓電膜包含Mn,
存在於構成所述壓電膜的晶體的晶界的Mn較存在於所述晶體的母相的Mn多。
(附記8)
根據本發明的又一形態,提供一種壓電積層體的製造方法,其具有:
將為包含鈮酸鉀鈉的多晶膜的壓電膜形成於基板上的步驟,
於所述壓電膜上設置包含Mn的層或由Mn構成的層的步驟,
於所述包含Mn的層或所述由Mn構成的層上形成電極膜的步驟,以及
對包括所述基板、所述壓電膜、所述包含Mn的層或所述由Mn構成的層以及所述電極膜的積層體進行熱處理的步驟,
藉由實施進行所述熱處理的步驟,使所述包含Mn的層或所述由Mn構成的層中的Mn向所述壓電膜擴散,使所述壓電膜成為包含Mn並且存在於構成所述壓電膜的晶體的晶界的Mn較存在於所述晶體的母相的Mn多的膜。
(附記9)
根據本發明的又一形態,提供一種壓電積層體的製造方法,其具有:
於基板上形成下部電極膜的步驟,
將為包含鈮酸鉀鈉的多晶膜的壓電膜形成於所述下部電極膜上的步驟,
於所述壓電膜上形成上部電極膜的步驟,以及
對包括所述基板、所述下部電極膜、所述壓電膜以及所述上部電極膜的積層體進行熱處理的步驟,
進行於進行形成所述壓電膜的步驟之前,以與所述壓電膜的下表面相接的方式設置包含Mn的層的步驟或者於進行形成所述壓電膜的步驟之後,以與所述壓電膜的上表面相接的方式設置包含Mn的層或由Mn構成的層的步驟中的至少任一種,
藉由實施進行所述熱處理的步驟,使所述包含Mn的層或所述由Mn構成的層中的Mn向所述壓電膜擴散,使所述壓電膜成為包含Mn並且存在於構成所述壓電膜的晶體的晶界的Mn較存在於所述晶體的母相的Mn多的膜。
(附記10)
根據本發明的又一形態,提供一種壓電積層體的製造方法,其包括:
將為包含鈮酸鉀鈉的多晶膜的壓電膜形成於基板上的步驟,
於所述壓電膜上形成包含Mn的電極膜的步驟,以及
對包括所述基板、所述壓電膜以及所述電極膜的積層體進行熱處理的步驟,
藉由實施進行所述熱處理的步驟,使所述電極膜中的Mn向所述壓電膜擴散,使所述壓電膜成為包含Mn並且存在於構成所述壓電膜的晶體的晶界的Mn較存在於所述晶體的母相的Mn多的膜。
(附記11)
根據本發明的又一形態,提供一種壓電積層體的製造方法,其包括:
於基板上形成下部電極膜的步驟,
將為包含鈮酸鉀鈉的多晶膜的壓電膜形成於所述下部電極膜上的步驟,
於所述壓電膜上形成上部電極膜的步驟,以及
對包括所述基板、所述下部電極膜、所述壓電膜以及所述上部電極膜的積層體進行熱處理的步驟,
於形成所述下部電極膜的步驟中使所述下部電極膜包含Mn,或者於形成所述上部電極膜的步驟中使所述上部電極膜包含Mn,
藉由實施進行所述熱處理的步驟,使所述下部電極膜或所述上部電極膜中的Mn向所述壓電膜擴散,使所述壓電膜成為包含Mn並且存在於構成所述壓電膜的晶體的晶界的Mn較存在於所述晶體的母相的Mn多的膜。
(附記12)
如附記11所述的方法,較佳為,
於形成所述下部電極膜的步驟中,使靠近所述下部電極膜的上表面的一側包含Mn,且於形成所述上部電極膜的步驟中,使靠近所述上部電極膜的下表面的一側包含Mn。
1:基板
1a:Si基板(單晶Si基板)
1b:表面氧化膜(SiO2
膜)
1d:絕緣膜
2:下部電極膜
3:KNN膜(壓電膜)(壓電薄膜)
3A:KNN膜(無Mn的KNN膜)
4:上部電極膜(電極膜)
6:密接層
7:第一Mn層
8:第二Mn層
10:壓電積層體(積層體)(積層基板)
11a:電壓施加部
11b:電壓檢測部
12:積層體
20:壓電元件(元件)
30:壓電器件
4p1、4p2:圖案電極
圖1是表示本發明的一實施方式的壓電積層體的剖面結構的一例的圖。
圖2是表示本發明的一實施方式的壓電積層體的剖面結構的變形例的圖。
圖3是表示本發明的一實施方式的壓電器件的概略結構的一例的圖。
圖4是表示製作本發明的一實施方式的壓電積層體時的中間體(熱處理前的積層體)的剖面結構的一例的圖。
圖5是表示本發明的一實施方式的壓電器件的概略結構的變形例的圖。
1:基板
1a:Si基板(單晶Si基板)
1b:表面氧化膜(SiO2
膜)
2:下部電極膜
3:KNN膜(壓電膜)(壓電薄膜)
4:上部電極膜(電極膜)
6:密接層
10:壓電積層體(積層體)(積層基板)
Claims (7)
- 一種壓電膜,為包含鈮酸鉀鈉的多晶膜,其中, 包含Mn,並且 存在於晶體的晶界的Mn較存在於所述晶體的母相的Mn多。
- 如請求項1所述的壓電膜,其中於200℃的溫度下對設置於所述壓電膜上的電極膜施加300 kV/cm的正或負的電場時,至少其中一個電場施加條件下的自開始施加電場至漏電流密度超過30 mA/cm2 為止的時間為7600秒以上。
- 如請求項1或請求項2所述的壓電膜,其包含平均粒徑為100 nm以上的晶粒。
- 如請求項1至請求項3中任一項所述的壓電膜,其中相對於所述多晶膜中的鈮的量,Mn的含量為0.2 at%以上且2.0 at%以下的範圍內。
- 一種壓電積層體,包括: 基板; 電極膜;以及 壓電膜,為包含鈮酸鉀鈉的多晶膜,並且 所述壓電膜包含Mn, 存在於構成所述壓電膜的晶體的晶界的Mn較存在於所述晶體的母相的Mn多。
- 一種壓電元件,包括: 基板; 壓電膜,於所述基板上成膜且為包含鈮酸鉀鈉的多晶膜;以及 電極膜,於所述壓電膜上成膜,並且 所述壓電膜包含Mn, 存在於構成所述壓電膜的晶體的晶界的Mn較存在於所述晶體的母相的Mn多。
- 一種壓電積層體的製造方法,具有: 將為包含鈮酸鉀鈉的多晶膜的壓電膜形成於基板上的步驟, 於所述壓電膜上設置包含Mn的層或由Mn構成的層的步驟, 於所述包含Mn的層或所述由Mn構成的層上形成電極膜的步驟,以及 對包括所述基板、所述壓電膜、所述包含Mn的層或所述由Mn構成的層以及所述電極膜的積層體進行熱處理的步驟, 藉由實施進行所述熱處理的步驟,使所述包含Mn的層或所述由Mn構成的層中的Mn向所述壓電膜擴散,使所述壓電膜成為包含Mn並且存在於構成所述壓電膜的晶體的晶界的Mn較存在於所述晶體的母相的Mn多的膜。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020-037495 | 2020-03-05 | ||
JP2020037495A JP7399752B2 (ja) | 2020-03-05 | 2020-03-05 | 圧電膜、圧電積層体、圧電素子および圧電積層体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202134184A true TW202134184A (zh) | 2021-09-16 |
Family
ID=77669047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109145604A TW202134184A (zh) | 2020-03-05 | 2020-12-23 | 壓電膜、壓電積層體、壓電元件及壓電積層體的製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7399752B2 (zh) |
TW (1) | TW202134184A (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5281786B2 (ja) * | 2007-11-14 | 2013-09-04 | 日本碍子株式会社 | (Li,Na,K)(Nb,Ta)O3系圧電材料、及びその製造方法 |
US20140084754A1 (en) * | 2012-09-21 | 2014-03-27 | Tdk Corporation | Thin film piezoelectric device |
US11659769B2 (en) * | 2017-03-28 | 2023-05-23 | Tdk Corporation | Piezoelectric composition and piezoelectric element |
JP6342040B1 (ja) * | 2017-06-09 | 2018-06-13 | 株式会社サイオクス | 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法 |
-
2020
- 2020-03-05 JP JP2020037495A patent/JP7399752B2/ja active Active
- 2020-12-23 TW TW109145604A patent/TW202134184A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
JP2021141186A (ja) | 2021-09-16 |
JP7399752B2 (ja) | 2023-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6239566B2 (ja) | 圧電薄膜付き積層基板、圧電薄膜素子およびその製造方法 | |
WO2018225396A1 (ja) | 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法 | |
EP3772114B1 (en) | Piezoelectric element and manufacturing method thereof | |
WO2021177091A1 (ja) | 圧電膜、圧電積層体、圧電素子および圧電積層体の製造方法 | |
JP6502460B2 (ja) | 圧電薄膜付き積層基板および圧電薄膜素子 | |
TW202134184A (zh) | 壓電膜、壓電積層體、壓電元件及壓電積層體的製造方法 | |
WO2021002434A1 (ja) | 圧電膜、圧電積層体、圧電素子および圧電積層体の製造方法 | |
JP7319848B2 (ja) | 圧電積層体、圧電素子および圧電積層体の製造方法 | |
JP7074512B2 (ja) | 圧電積層体、圧電積層体の製造方法、圧電素子、およびスパッタリングターゲット材 | |
JP7464360B2 (ja) | 圧電積層体、圧電素子および圧電積層体の製造方法 | |
US20240206342A1 (en) | Piezoelectric film, piezoelectric stack, piezoelectric element, and method for producing piezoelectric stack | |
JP7320091B2 (ja) | 圧電薄膜付き積層基板、圧電薄膜付き積層基板の製造方法、圧電薄膜素子、スパッタリングターゲット材、およびスパッタリングターゲット材の製造方法 | |
JP6961770B2 (ja) | 圧電薄膜付き積層基板および圧電薄膜素子 | |
EP3772115B1 (en) | Piezoelectric element and manufacturing method thereof | |
WO2022004068A1 (ja) | 圧電積層体、圧電素子および圧電積層体の製造方法 | |
JP7022853B2 (ja) | スパッタリングターゲット材、スパッタリングターゲット材の製造方法、および圧電薄膜付き積層基板の製造方法 | |
JP6758444B2 (ja) | 圧電薄膜付き積層基板および圧電薄膜素子 | |
JP6804615B2 (ja) | 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法 | |
US20210036214A1 (en) | Piezoelectric stack method of manufacturing piezoelectric stack, and piezoelectric element | |
WO2016152421A1 (ja) | 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法 |