WO2016012479A1 - Träger für ein elektrisches bauelement - Google Patents

Träger für ein elektrisches bauelement Download PDF

Info

Publication number
WO2016012479A1
WO2016012479A1 PCT/EP2015/066715 EP2015066715W WO2016012479A1 WO 2016012479 A1 WO2016012479 A1 WO 2016012479A1 EP 2015066715 W EP2015066715 W EP 2015066715W WO 2016012479 A1 WO2016012479 A1 WO 2016012479A1
Authority
WO
WIPO (PCT)
Prior art keywords
contact surface
solder
lotstoppstruktur
component
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2015/066715
Other languages
English (en)
French (fr)
Inventor
Stefan Brandl
Tilman Eckert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to JP2017501252A priority Critical patent/JP6490788B2/ja
Priority to DE112015003405.6T priority patent/DE112015003405B4/de
Priority to US15/327,297 priority patent/US10008440B2/en
Publication of WO2016012479A1 publication Critical patent/WO2016012479A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H10W70/687—Shapes or dispositions thereof comprising multiple insulating layers characterized by the outer layers being for protection, e.g. solder masks, or for protection against chemical or mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors

Definitions

  • the invention relates to a support for an electrical component according to patent claim 1 and to a method for producing a support according to patent claim 9.
  • Carrier for electrical components in particular for
  • a carrier may have one or more contact surfaces through which an electrical component with the
  • Carrier is electrically and mechanically connected.
  • the object of the invention is to provide a carrier and a method for producing a carrier, wherein the carrier enables an improved solder connection between the component and the contact surface of the carrier.
  • the object of the invention is achieved by the carrier according to
  • Component and the carrier is made possible. This is achieved by using a contact surface
  • solder stop structure extends only over a part of the entire length of the contact surface, so that a free connection region of the contact surface remains.
  • the first surface area are connected to each other via the connection area.
  • the first surface area has the solder pad.
  • Solder material can be essentially limited to the first surface area. This makes it difficult to flow the solder material into non-advantageous regions of the contact surface. In addition, a better distribution of solder can be achieved.
  • the solder stop structure is applied in the form of a layer on the contact surface. This allows the contact surface to be formed in a simple geometry by a simple process.
  • the Lotstopp Cook itself is applied by means of another process in the form of a separate layer. Thus, the material for the Lotstopp réelle can be freely selected in many areas.
  • the solder stop structure is formed by an uncovered part of the surface of the substrate. This embodiment has the advantage that there is no further process for depositing the solder stop structure
  • Formation of the contact surface can be used, with the contact surface in the desired geometry below
  • the solder stop structure is formed by a silicon layer or a silicon nitride layer or a silicon oxide layer. If necessary, these materials can be deposited easily and inexpensively, or the surface of the substrate can be provided with these materials. This provides a simple and inexpensive carrier.
  • first and second surface areas are over a connection area connected with each other. This creates an electrical and mechanical connection between the surface areas
  • connection area may be provided for receiving excess solder material of the solder pad.
  • the solder stop structure is arranged parallel to a side surface of the component. This can ensure that solder material does not flow laterally beyond the area of the component during the melting process. Thus, the second area is free of
  • connection region is associated with a mounted component on a side surface of the device, wherein solder material in the
  • soldering process can be checked by means of a visual inspection, for example with the aid of a camera.
  • Lotstopp Design prevents too much soldering material from the first surface area in the second
  • an electrical component an optoelectronic component, in particular a semiconductor laser or a light emitting diode can be used.
  • a power semiconductor can be used as the electrical component.
  • 1 is a schematic plan view of a carrier
  • FIG. 2 shows a cross section through the carrier of FIG. 1, "
  • FIG. 3 shows a cross section through a further embodiment of a carrier
  • Fig. 5 shows another embodiment of a carrier
  • Fig. 1 shows a schematic plan view of a carrier with a substrate 1, wherein on the substrate 1 a
  • the contact surface 2 is applied.
  • the contact surface 2 consists of an electrically conductive material, for example a metal.
  • a solder pad 3 is arranged on the contact surface 2.
  • the solder pad 3 consists of a solid solder material that has been printed on the contact surface 2, for example.
  • a Lotstopp Design 4 is provided which the
  • connection surface 2 in a first surface area 5 and a second surface area 6 divided.
  • the first and the second surface area 5, 6 are connected to one another via a connection area 7.
  • the solder stop structure 4 does not extend over the entire length of the contact surface 2.
  • a free connection region 7 remains, over which the first and the second
  • FIG. 2 shows a cross-section A-A through the carrier of FIG. 1. It can be seen that in this embodiment the solder stop structure 4 is formed by a surface 8 of the substrate 1.
  • the surface 8 can, for example
  • the contact surface 2 when depositing the metallic contact surface 2, the contact surface 2 was patterned in the manner e.g. with photolithography, Metallevampfung, lift-off, etc., that a strip of the surface 8 in the form of
  • Lot stop structure 4 was not covered with the contact surface 2. Thus, in this embodiment, no additional process introduced. The necessary
  • the surface 8 may be formed, for example, by the material of the substrate, e.g. consists of silicon, are shown.
  • the substrate 1 with a separate
  • Surface layer are provided, which has the desired non-wetting properties of liquid solder material.
  • silicon nitride, silicon oxide or silicon can be used for this purpose.
  • Fig. 3 shows another embodiment in which the
  • the layer 9 is trained.
  • the layer 9 is applied to the contact surface 2.
  • the layer 9 can be made of any material that is heavy or non-wettable by liquid solder.
  • Silicon nitride or silicon oxide exist.
  • solder stop structure 4 shows a further embodiment of a carrier, in which the solder stop structure 4 consists of two sections, which are guided transversely over the contact surface 2.
  • the two solder stop structure 4 consists of two sections, which are guided transversely over the contact surface 2.
  • Sections 4 are arranged in an axis and at a fixed distance 10 from each other.
  • Fig. 5 shows a schematic representation of a
  • solder stop structures 4 of FIGS. 4 and 5 may vary depending on the selected one
  • FIG. 6 shows, in a schematic plan view, a carrier on which an electrical component 11, for example a semiconductor chip, an optoelectronic component, a
  • Substrates 1 is electrically and mechanically connected.
  • solder stop structure 4 Due to the solder stop structure 4, a lateral flow of the solder material into the second surface region 6 is avoided. Only in the connecting region 7 is a lateral flow of solder material 12 given. In the illustrated
  • the Lotstopp Design 4 along a side surface 13 of the device 11 is aligned.
  • solder material 12 laterally over the device 11 outstanding solder material 12 can be used to use an optical
  • Lotstopp Scheme 4 also be performed along the entire side length of the device 11. This offers the advantage that no solder material flows laterally from the first surface region 5 into the second surface region 6. However, this embodiment has the disadvantage that an optical check of the soldering process is not possible.
  • further electrical circuits 14 may be integrated into the substrate 1.
  • the further electrical circuits 14 can be integrated into the substrate 1.
  • a component 11 can also be applied to the
  • Embodiments of Figures 2 to 5 may be mounted.
  • the described carrier enables an improved
  • the solder stop structure 4 and the solder pad 3 may be on an upper side and / or on an underside of a carrier

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft einen Träger für ein elektrisches Bauelement, insbesondere für einen Halbleiterlaser, mit einem Substrat mit einer Oberfläche, wobei auf der Oberfläche des Substrates eine elektrisch leitende Kontaktfläche angeordnet ist, wobei auf der Kontaktfläche ein Lotpad angeordnet ist, wobei seitlich neben dem Lotpad eine Lotstoppstruktur vorgesehen ist, wobei die Lotstoppstruktur ausgebildet ist, um eine Benetzung mit flüssigem Lot im Vergleich zur Kontaktfläche zu erschweren, wobei die Lotstoppstruktur die Kontaktfläche in einen ersten Flächenbereich mit Lotpad und in einen zweiten Flächenbereich unterteilt, wobei der erste und der zweite Flächenbereich miteinander verbunden sind.

Description

Beschreibung
Träger für ein elektrisches Bauelement Die Erfindung betrifft einen Träger für ein elektrisches Bauelement gemäß Patentanspruch 1 und ein Verfahren zur Herstellung eines Trägers gemäß Patentanspruch 9.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2014 110 473.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Träger für elektrische Bauelemente, insbesondere für
Halbleiterlaser sind beispielsweise aus US 76 55 957 B2 bekannt. Ein Träger kann eine oder mehrere Kontaktflächen aufweisen, über die ein elektrisches Bauelement mit dem
Träger elektrisch und mechanisch verbunden ist.
Die Aufgabe der Erfindung besteht darin, einen Träger und ein Verfahren zur Herstellung eines Trägers bereitzustellen, wobei der Träger eine verbesserte Lotverbindung zwischen dem Bauelement und der Kontaktfläche des Trägers ermöglicht.
Die Aufgabe der Erfindung wird durch den Träger gemäß
Patentanspruch 1 und durch das Verfahren gemäß Patentanspruch 9 gelöst. Ein Vorteil des beschriebenen Trägers besteht darin, dass eine definierte Lotverbindung zwischen dem
Bauelement und dem Träger ermöglicht wird. Dies wird dadurch erreicht, dass die Kontaktfläche mithilfe einer
Lotstoppstruktur in einen ersten und einen zweiten
Flächenbereich unterteilt wird. Zudem erstreckt sich die Lotstoppstruktur nur über einen Teil der gesamten Länge der Kontaktfläche, so dass ein freier Verbindungsbereich der Kontaktfläche verbleibt. Der erste und der zweite
Flächenbereich sind über den Verbindungsbereich miteinander verbunden . Der erste Flächenbereich weist das Lotpad auf. Mithilfe der Lotstoppstruktur wird ein Fließen des flüssigen Lotes auf die Lotstoppstruktur behindert bzw. vermieden. Dadurch wird eine definierte Lotschicht zwischen dem Träger und dem Bauelement ausgebildet. Auf diese Weise kann Lotmaterial eingespart werden. Zudem kann mithilfe der Lotstoppstruktur das
Lotmaterial im Wesentlichen auf den ersten Flächenbereich begrenzt werden. Damit wird ein Verfließen des Lotmaterials in nicht vorteilhafte Bereiche der Kontaktfläche erschwert. Zudem kann eine bessere Verteilung von Lot erreicht werden.
In einer Ausführungsform wird die Lotstoppstruktur in Form einer Schicht auf die Kontaktfläche aufgebracht. Dadurch kann die Kontaktfläche mithilfe eines einfachen Prozesses in einer einfachen Geometrie ausgebildet werden. Die Lotstoppstruktur selbst wird mithilfe eines weiteren Prozesses in Form einer eigenen Schicht aufgebracht. Damit kann das Material für die Lotstoppstruktur in weiten Bereichen frei gewählt werden. In einer weiteren Ausführungsform wird die Lötstoppstruktur durch einen unbedeckten Teil der Oberfläche des Substrates gebildet. Diese Ausbildungsform bietet den Vorteil, dass kein weiterer Prozess zum Abscheiden der Lotstoppstruktur
erforderlich ist, sondern die üblichen Prozesse zur
Ausbildung der Kontaktfläche verwendet werden können, wobei die Kontaktfläche in der gewünschten Geometrie unter
Freilassen einer Lotstoppstruktur hergestellt wird.
In einer Ausführungsform wird die Lotstoppstruktur durch eine Siliziumschicht oder eine Siliziumnitridschicht oder eine Siliziumoxidschicht ausgebildet. Diese Materialien können falls erforderlich einfach und kostengünstig abgeschieden werden bzw. die Oberfläche des Substrates kann mit diesen Materialien versehen sein. Dadurch wird ein einfacher und kostengünstiger Träger bereitgestellt.
In einer weiteren Ausführungsform sind der erste und der zweite Flächenbereich über einen Verbindungsbereich miteinander verbunden. Dadurch wird eine elektrische und mechanische Verbindung zwischen den Flächenbereichen
ausgebildet. Der Verbindungsbereich kann zur Aufnahme von überflüssigem Lotmaterial des Lotpads vorgesehen sein.
In einer Ausführungsform ist die Lotstoppstruktur parallel zu einer Seitenfläche des Bauelements angeordnet. Damit kann sichergestellt werden, dass Lotmaterial beim Aufschmelzen nicht seitlich über den Flächenbereich des Bauelements hinausfließt. Somit wird der zweite Flächenbereich frei von
Lotmaterial gehalten und kann für andere elektrische Kontakte bzw. Verbindungen freigehalten werden.
In einer weiteren Ausführungsform ist der Verbindungsbereich bei einem montierten Bauelement an einer Seitenfläche des Bauelements zugeordnet, wobei Lotmaterial in den
Verbindungsbereich beim Lotvorgang fließt. Auf diese Weise kann mithilfe einer optischen Überprüfung, beispielsweise mithilfe einer Kamera, der Lotprozess überprüft werden. Zudem wird aufgrund der Lotstoppstruktur verhindert, dass zu viel Lotmaterial vom ersten Flächenbereich in den zweiten
Flächenbereich fließt. Trotzdem ist aber eine optische
Überprüfung der Lotverbindung möglich. Als elektrisches Bauelement kann ein optoelektronisches Bauelement, insbesondere ein Halbleiterlaser oder eine lichtemittierende Diode verwendet werden. Zudem kann als elektrisches Bauelement ein Leistungshalbleiter verwendet werden .
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im
Zusammenhang mit der folgenden Beschreibung der
Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden, wobei
Fig. 1 eine schematische Draufsicht auf einen Träger,
Fig. 2 einen Querschnitt durch den Träger der Fig. 1, „
Fig. 3 einen Querschnitt durch eine weitere Ausführungsform eines Trägers,
Fig. 4 eine weitere Ausführungsform eines Trägers,
Fig. 5 eine weitere Ausführungsform eines Trägers, und
Fig. 6 einen Träger mit einem elektrischen Bauelement
darstellt .
Fig. 1 zeigt in einer schematischen Draufsicht einen Träger mit einem Substrat 1, wobei auf dem Substrat 1 eine
Kontaktfläche 2 aufgebracht ist. Die Kontaktfläche 2 besteht aus einem elektrisch leitenden Material, beispielsweise einem Metall. Auf der Kontaktfläche 2 ist ein Lotpad 3 angeordnet. Das Lotpad 3 besteht aus einem festen Lotmaterial, das beispielsweise auf die Kontaktfläche 2 aufgedruckt wurde. Zudem ist eine Lotstoppstruktur 4 vorgesehen, die die
Kontaktfläche 2 in einen ersten Flächenbereich 5 und einen zweiten Flächenbereich 6 unterteilt. Der erste und der zweite Flächenbereich 5, 6 sind über einen Verbindungsbereich 7 miteinander verbunden. In der dargestellten Ausführungsform erstreckt sich die Lotstoppstruktur 4 nicht bis über die gesamte Länge der Kontaktfläche 2. Somit verbleibt ein freier Verbindungsbereich 7, über den der erste und der zweite
Flächenbereich 5, 6 miteinander verbunden sind. Fig. 2 zeigt einen Querschnitt A-A durch den Träger der Fig. 1. Dabei ist zu erkennen, dass in diesem Ausführungsbeispiel die Lotstoppstruktur 4 durch eine Oberfläche 8 des Substrates 1 gebildet wird. Die Oberfläche 8 kann beispielsweise
Silizium, Siliziumnitrid und/oder Siliziumoxid aufweisen. Zudem kann die Oberfläche 8 auch andere Materialien
aufweisen, deren Eigenschaft darin besteht, dass
geschmolzenes Lot das Material kaum oder nicht benetzt. Bei dieser Ausführungsform wurde beim Abscheiden der metallischen Kontaktfläche 2 die Kontaktfläche 2 in der Weise strukturiert z.B. mit Fotolithografie, Metallbedampfung, Lift-off usw., dass ein Streifen der Oberfläche 8 in Form der
Lotstoppstruktur 4 nicht mit der Kontaktfläche 2 bedeckt wurde. Somit wird bei dieser Ausführungsform kein zusätzlicher Prozess eingeführt. Die erforderlichen
Strukturen werden im Maskendesign in einer Maske festgelegt. Die Oberfläche 8 kann beispielsweise durch das Material des Substrates, das z.B. aus Silizium besteht, dargestellt werden. Zudem kann das Substrat 1 mit einer separaten
Oberflächenschicht versehen werden, die die gewünschten NichtbenetZungseigenschaften durch flüssiges Lotmaterial aufweist. Dazu können wiederum Siliziumnitrid, Siliziumoxid oder Silizium verwendet werden.
Fig. 3 zeigt eine weitere Ausführungsform, bei der die
Lotstoppstruktur 4 in Form einer separaten Schicht 9
ausgebildet ist. Die Schicht 9 ist auf die Kontaktfläche 2 aufgebracht. Die Schicht 9 kann aus jedem Material bestehen, das durch flüssiges Lot schwer oder nicht benetzbar ist. Beispielsweise kann die Schicht 9 aus Silizium,
Siliziumnitrid oder Siliziumoxid bestehen.
Fig. 4 zeigt eine weitere Ausführungsform eines Trägers, bei dem die Lotstoppstruktur 4 aus zwei Abschnitten besteht, die quer über die Kontaktfläche 2 geführt sind. Die zwei
Abschnitte 4 sind in einer Achse angeordnet und in einem festgelegten Abstand 10 voneinander beabstandet. Fig. 5 zeigt in einer schematischen Darstellung eine
Draufsicht auf eine weitere Ausführungsform eines Trägers, bei der die Lotstoppstruktur 4 in Form von drei Abschnitten ausgebildet ist, wobei jeweils zwei Abschnitte einen
festgelegten Abstand 10 aufweisen. Die Lotstoppstrukturen 4 der Figuren 4 und 5 können abhängig von dem gewählten
Ausführungsbeispiel gemäß der Ausführungsform der Fig. 2 in Form der Oberfläche 8 des Substrates 1 oder in Form einer separaten Schicht 9 gemäß Fig. 3 ausgebildet sein. Fig. 6 zeigt in einer schematischen Draufsicht einen Träger, auf dem ein elektrisches Bauelement 11, beispielsweise ein Halbleiterchip, ein optoelektronisches Bauelement, ein
Halbleiterlaser, eine lichtemittierende Diode oder ein Leistungshalbleiter, über ein nicht sichtbares
aufgeschmolzenes Lotpad mit einer Kontaktfläche 2 des
Substrates 1 elektrisch und mechanisch verbunden ist.
Aufgrund der Lotstoppstruktur 4 wird ein seitliches Abfließen des Lotmaterials in den zweiten Flächenbereich 6 vermieden. Nur in dem Verbindungsbereich 7 ist ein seitliches Abfließen von Lotmaterial 12 gegeben. In dem dargestellten
Ausführungsbeispiel ist die Lotstoppstruktur 4 entlang einer Seitenfläche 13 des Bauelementes 11 ausgerichtet. Das
seitlich über das Bauelement 11 herausragende Lotmaterial 12 kann verwendet werden, um mithilfe einer optischen
Überprüfung den Lotvorgang zu kontrollieren. Ist
beispielsweise kein Lotmaterial ausgetreten, so deutet dies darauf hin, dass das Lotpad nicht verflüssigt wurde und keine ausreichende Lotverbindung zwischen der Kontaktfläche 2 und dem Bauelement 11 gegeben ist.
Abhängig von der gewählten Ausführungsform kann die
Lotstoppstruktur 4 auch entlang der gesamten Seitenlänge des Bauelementes 11 ausgeführt sein. Dies bietet den Vorteil, dass kein Lotmaterial seitlich von dem ersten Flächenbereich 5 in den zweiten Flächenbereich 6 fließt. Jedoch hat diese Ausführungsform den Nachteil, dass eine optische Überprüfung des Lotvorganges nicht möglich ist.
Abhängig von der gewählten Ausführungsform können weitere elektrische Schaltungen 14 in das Substrat 1 integriert sein. Die weiteren elektrischen Schaltungen 14 können
beispielsweise zur Ansteuerung des Bauelementes 11 vorgesehen sein. Ein Bauelement 11 kann entsprechend auch auf den
Ausführungsformen der Figuren 2 bis 5 montiert sein.
Der beschriebene Träger ermöglicht eine verbesserte
Selbstj ustage zwischen dem Bauelement 11 und dem Substrat 1. Aufgrund der Lotstoppstruktur 4 kann das Lotmaterial nicht so stark verfließen, sodass auch das Bauelement 11 seine
Position nur in geringem Maße verändern kann. Zudem wird mithilfe des beschriebenen Trägers eine kontrollierte Lotverteilung unter dem Bauelement erreicht. Damit wird eine reproduzierbare thermische Anbindung zwischen dem Bauelement 11 und dem Substrat 1 bzw. der Kontaktfläche 2 ermöglicht. Dadurch werden positive Effekte für die Lebensdauer erreicht.
Weiterhin wird der weitere Flächenbereich 6, der z. B. für eine weiterführende Kontaktierung mittels Drahtbonden
verwendet wird, von Lotmaterial freigehalten. Damit ist das Prozessfenster für die Weiterverarbeitung vergrößert. Zudem ist das Bauelement 11 durch die Lotstoppstruktur 4 für kritische Folgeprozesse geschützt. Durch den neu
vorgeschlagenen Träger kann eine Reduzierung der Lotpaddicke und damit eine Einsparung von Lotmaterial erreicht werden. Lotmaterial kann bis zu 70% aus Gold bestehen und damit relativ teuer sein. Weiterhin wird mithilfe des neuen Trägers ein geringerer Aufwand für die Optimierung der Lotpadform und der Lotpaddicke ermöglicht. Weithin werden mithilfe des neuen Trägers geringere Prozessschwankungen und ein geringerer Aufwand für eine Optimierung des Lötprozesses erreicht.
Die Lotstoppstruktur 4 und das Lotpad 3 können auf einer Oberseite und/oder auf einer Unterseite eines Trägers
angeordnet sein. Obwohl die Erfindung im Detail durch das bevorzugte
Ausführungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der
Erfindung zu verlassen. 0
Bezugs zeichenliste
1 Substrat
2 Kontaktfläche
3 Lotpad
4 Lotstoppstruktur
5 erster Flächenbereich
6 zweiter Flächenbereich
7 Verbindungsbereich
8 Oberfläche
9 Schicht
10 Abstand
11 Bauelement
12 Lotmaterial
13 Seitenfläche
14 elektrische Schaltung

Claims

Träger für ein elektrisches Bauelement, insbesondere für einen Halbleiterlaser, mit einem Substrat (1) mit einer Oberfläche (8), wobei auf der Oberfläche (8) des
Substrates (1) eine elektrisch leitende Kontaktfläche (2) angeordnet ist, wobei auf der Kontaktfläche (2) ein
Lotpad (3) angeordnet ist, wobei seitlich neben dem
Lotpad (3) eine Lotstoppstruktur (4) vorgesehen ist, wobei die Lotstoppstruktur (4) ausgebildet ist, um eine Benetzung mit flüssigem Lot im Vergleich zur
Kontaktfläche (2) zu erschweren, wobei die
Lotstoppstruktur (4) die Kontaktfläche (2) in einen ersten Flächenbereich (5) mit dem Lotpad (3) und in einen zweiten Flächenbereich (6) unterteilt, wobei sich die Lotstoppstruktur (4) nur über einen Teil der gesamten Länge der Kontaktfläche (2) erstreckt, so dass ein freier Verbindungsbereich (7) der Kontaktfläche (2) verbleibt, wobei der erste und der zweite Flächenbereich (5, 6) über den Verbindungsbereich (7,10) miteinander verbunden sind.
Träger nach Anspruch 1, wobei die Lotstoppstruktur (4) wenigstens eine Schicht (9) aufweist, die auf der
Kontaktfläche angeordnet ist.
Träger nach Anspruch 1, wobei die Lötstoppstruktur (4) durch einen von der Kontaktfläche (1) unbedeckten Teil der Oberfläche (8) des Substrates (1) gebildet ist, und wobei die Flächenbereiche (5, 6) über den
Verbindungsbereich (7) miteinander verbunden und
einteilig ausgebildet sind.
Träger nach Anspruch 2 oder 3, wobei die Lotstoppstruktur (4) Silizium oder Siliziumnitrid oder Siliziumoxid aufweist .
Träger nach einem der vorhergehenden Ansprüche, wobei auf dem ersten Flächenbereich (5) das elektrische Bauelement (11) angeordnet ist, wobei das elektrische Bauelement (11) über das Lotpad (3) mit der Kontaktfläche mechanisch verbunden ist, wobei die Lotstoppstruktur (4) entlang einer Seitenfläche (13) des Bauelements (11) ausgerichtet ist .
Träger nach einem der vorhergehenden Ansprüche, wobei der Verbindungsbereich (7) an der Seitenfläche (13) des
Bauelements (11) angeordnet ist, wobei wenigstens auf dem Verbindungsbereich (7) und auf dem ersten Flächenbereich (5) Lotmaterial (12) angeordnet ist, und wobei
insbesondere angrenzend an den Verbindungsbereich (7) auf einem Teilbereich des zweiten Flächenbereiches (6)
Lotmaterial angeordnet ist.
Träger nach Anspruch 5 oder 6, wobei das Bauelement (11) mit einer Seitenfläche (13) an die Lotstoppstruktur (4) angrenzt, wobei das Bauelement (11) mit der Seitenfläche (13) an den Verbindungsbereich (7,10) angrenzt, wobei im Bereich des Verbindungsbereichs (7,10) Lotmaterial (12) seitlich über das Bauelement (11) herausragt und
wenigstens im Verbindungsbereich (7,10) angeordnet ist.
Träger nach einem der Ansprüche 5 bis 7, wobei das
Bauelement (11) als optoelektronisches Bauelement, insbesondere als Halbleiterlaser oder als
lichtemittierende Diode oder als Leistungshalbleiter ausgebildet ist.
Verfahren zum Herstellen eines Träger für ein
elektrisches Bauelement, insbesondere für einen
Halbleiterlaser, wobei auf einer Oberfläche eines
Substrates eine elektrisch leitende Kontaktfläche
hergestellt wird, wobei auf der Kontaktfläche ein Lotpad aufgebracht wird, wobei seitlich neben dem Lotpad eine Lotstoppstruktur ausgebildet wird, wobei die
Lotstoppstruktur ausgebildet ist, um eine Benetzung mit flüssigem Lot im Vergleich zur Kontaktfläche zu erschweren, wobei die Lotstoppstruktur in der Weise ausgebildet wird, dass die Lotstoppstruktur die
Kontaktfläche in einen ersten Flächenbereich mit Lotpad und in einen zweiten Flächenbereich unterteilt, wobei sich die Lotstoppstruktur nur über einen Teil der gesamten Länge der Kontaktfläche erstreckt, so dass ein freier Verbindungsbereich der Kontaktfläche verbleibt, wobei der erste und der zweite Flächenbereich über den Verbindungsbereich miteinander verbunden sind.
Verfahren nach Anspruch 9, wobei die Lotstoppstruktur in Form einer Schicht auf die Kontaktfläche aufgebracht wird .
11. Verfahren nach Anspruch 9 oder 10, wobei die
Kontaktfläche in der Weise auf das Substrat aufgebracht wird, dass die Lötstoppstruktur durch einen von der Kontaktfläche unbedeckten Teil der Oberfläche des
Substrates gebildet wird.
12. Verfahren nach einem der Ansprüche 9 bis 11, wobei auf das Lotpad ein elektrisches Bauelement in der Weise angeordnet wird, dass das Bauelement mit einer
Seitenfläche entlang der Lötstoppstruktur ausgerichtet ist, wobei das elektrische Bauelement über das Lotpad mit der Kontaktfläche mechanisch verbunden wird, wobei der Verbindungsbereich an der Seitenfläche des
Bauelements angeordnet ist, wobei beim Verbinden des Bauelementes mit dem Lotpad Lotmaterial wenigstens auf den Verbindungsbereich fließt.
13. Verfahren nach Anspruch 12, wobei beim Verbinden des Bauelementes mit dem Lotpad Lotmaterial auf einen
Teilbereich des zweiten Flächenbereiches fließt.
14. Verfahren nach einem der Ansprüche 9 bis 13, wobei als elektrisches Bauelement ein optoelektronisches
Bauelement, insbesondere ein Halbleiterlaser oder insbesondere eine lichtemittierende Diode oder ein Leistungshalbleiter aufgebracht wird.
PCT/EP2015/066715 2014-07-24 2015-07-22 Träger für ein elektrisches bauelement Ceased WO2016012479A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017501252A JP6490788B2 (ja) 2014-07-24 2015-07-22 キャリアおよびキャリアを製造する方法
DE112015003405.6T DE112015003405B4 (de) 2014-07-24 2015-07-22 Träger für ein elektrisches Bauelement und Verfahren zur Herstellung eines Trägers
US15/327,297 US10008440B2 (en) 2014-07-24 2015-07-22 Carrier for an electrical component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014110473.0 2014-07-24
DE102014110473.0A DE102014110473A1 (de) 2014-07-24 2014-07-24 Träger für ein elektrisches Bauelement

Publications (1)

Publication Number Publication Date
WO2016012479A1 true WO2016012479A1 (de) 2016-01-28

Family

ID=53718011

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/066715 Ceased WO2016012479A1 (de) 2014-07-24 2015-07-22 Träger für ein elektrisches bauelement

Country Status (4)

Country Link
US (1) US10008440B2 (de)
JP (1) JP6490788B2 (de)
DE (2) DE102014110473A1 (de)
WO (1) WO2016012479A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7347047B2 (ja) * 2019-09-12 2023-09-20 富士電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362435B1 (en) * 1999-12-20 2002-03-26 Delphi Technologies, Inc. Multi-layer conductor pad for reducing solder voiding
US7655957B2 (en) 2006-04-27 2010-02-02 Cree, Inc. Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same
US20140001637A1 (en) * 2012-06-29 2014-01-02 Kyocera Slc Technologies Corporation Wiring board

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2044494B2 (de) * 1970-09-08 1972-01-13 Siemens AG, 1000 Berlin u 8000 München Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik
JPS5459080A (en) * 1977-10-19 1979-05-12 Nec Corp Semiconductor device
US4835345A (en) * 1987-09-18 1989-05-30 Compaq Computer Corporation Printed wiring board having robber pads for excess solder
KR940023325A (ko) * 1993-03-11 1994-10-22 토모마쯔 켕고 땜납층을 프리코팅해서 사용되는 회로기판 및 땜납층이 프리코팅된 회로기판
JP3871820B2 (ja) * 1998-10-23 2007-01-24 ローム株式会社 半導体発光素子
JP2000286289A (ja) * 1999-03-31 2000-10-13 Fujitsu Ten Ltd 金属貼付基板および半導体装置
JP2002314143A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
KR101065076B1 (ko) * 2005-05-07 2011-09-15 삼성전자주식회사 발광소자 패키지용 서브마운트
JP4306772B2 (ja) * 2006-10-05 2009-08-05 日亜化学工業株式会社 発光装置
EP2302676A1 (de) * 2009-09-29 2011-03-30 ABB Technology AG Hochleistungshalbleiterbauelement
CN102859671A (zh) * 2010-12-03 2013-01-02 富士电机株式会社 半导体器件以及半导体器件的制造方法
EP2741341B1 (de) * 2011-08-01 2022-11-23 Shikoku Instrumentation Co., Ltd. Halbleiterbauelement und verfahren zu seiner herstellung
CN103137825B (zh) * 2011-11-30 2016-06-01 光宝电子(广州)有限公司 发光二极管基板结构、发光二极管单元及其光源模块
DE102012109161B4 (de) 2012-09-27 2021-10-28 Pictiva Displays International Limited Organisches, optoelektronisches Bauelement, Verfahren zum Herstellen eines organischen, optoelektronischen Bauelementes und Verfahren zum stoffschlüssigen, elektrischen Kontaktieren

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362435B1 (en) * 1999-12-20 2002-03-26 Delphi Technologies, Inc. Multi-layer conductor pad for reducing solder voiding
US7655957B2 (en) 2006-04-27 2010-02-02 Cree, Inc. Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same
US20140001637A1 (en) * 2012-06-29 2014-01-02 Kyocera Slc Technologies Corporation Wiring board

Also Published As

Publication number Publication date
JP6490788B2 (ja) 2019-03-27
JP2017522731A (ja) 2017-08-10
US20170179016A1 (en) 2017-06-22
DE112015003405A5 (de) 2017-04-20
DE112015003405B4 (de) 2024-03-28
US10008440B2 (en) 2018-06-26
DE102014110473A1 (de) 2016-01-28

Similar Documents

Publication Publication Date Title
DE112018002439B4 (de) Abdeckung für ein optoelektronisches Bauelement und optoelektronisches Bauteil
DE69937180T2 (de) Lichtemittierende Halbleitervorrichtung in Chipbauweise
DE102009022096A1 (de) Chip-Widerstand und Verfahren zur Herstellung desselben
DE102019119371B4 (de) Bauteil und verfahren zur herstellung eines bauteils
DE102012109995A1 (de) Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
DE112007000256T5 (de) Verfahren zum Bonden von Messsonden und Verfahren zur Herstellung einer Messsondenkarte unter Verwendung desselben
DE102014019169A1 (de) Gehäuse mit einem Substrat mit eingebetteter Metallspur überlappt von Verbindungsstelle
DE102014220138A1 (de) Halbleitereinrichtung und Herstellungsverfahren der Halbleitereinrichtung
DE102012107876A1 (de) Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
DE112015003405B4 (de) Träger für ein elektrisches Bauelement und Verfahren zur Herstellung eines Trägers
WO2019192797A1 (de) Bond-strukturen auf mems-element und asic-element
DE102006003931B3 (de) Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben
DE102014118941A1 (de) Leitungsdesign für einen Bump-auf-Leitung (BAL)-Aufbau
DE102021200044A1 (de) Anschlussträger, optoelektronische vorrichtung und verfahren zum herstellen eines anschlussträgers
WO2017144691A1 (de) Optoelektronisches bauteil mit einem leiterrahmenabschnitt
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE112023000873T5 (de) Gebondete struktur
DE102013109234A1 (de) Leiterplatteneinheit mit Mitteln zur Kontaktierung eines Randkontaktsteckers
DE102006058695B4 (de) Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement
DE102013211555A1 (de) Bauelement mit Mitteln zum Reduzieren von montagebedingten mechanischen Spannungen und Verfahren zu dessen Herstellung
DE102012203844A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10352349B4 (de) Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben
DE102014217186A1 (de) Verfahren zum Herstellen eines Schaltungsträgers und Schaltungsträger für elektronische Bauelemente
DE102019129971A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik
WO2022243298A1 (de) Optoelektronische baugruppe und verfahren zur herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15741176

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017501252

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15327297

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112015003405

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112015003405

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15741176

Country of ref document: EP

Kind code of ref document: A1