WO2015199388A1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
WO2015199388A1
WO2015199388A1 PCT/KR2015/006273 KR2015006273W WO2015199388A1 WO 2015199388 A1 WO2015199388 A1 WO 2015199388A1 KR 2015006273 W KR2015006273 W KR 2015006273W WO 2015199388 A1 WO2015199388 A1 WO 2015199388A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
emitting cells
disposed
cells
Prior art date
Application number
PCT/KR2015/006273
Other languages
English (en)
French (fr)
Inventor
이대희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to CN201580034883.0A priority Critical patent/CN106663719B/zh
Priority to EP15811336.5A priority patent/EP3163615B1/en
Priority to US15/322,045 priority patent/US9985172B2/en
Publication of WO2015199388A1 publication Critical patent/WO2015199388A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Definitions

  • Embodiments relate to a light emitting device and a light unit having the same.
  • Light emitting diodes are widely used as one of light emitting devices. Light-emitting diodes use the properties of compound semiconductors to convert electrical signals into light, such as infrared, visible and ultraviolet light.
  • light emitting devices As the light efficiency of light emitting devices increases, light emitting devices have been applied to various fields including display devices and lighting devices.
  • the embodiment provides a light emitting device having a plurality of light emitting cells.
  • the embodiment provides a light emitting device having a conductive support member commonly connected below a plurality of light emitting cells and a plurality of pads for driving the plurality of light emitting cells, respectively.
  • the embodiment provides a light emitting device capable of reducing a variation in operating voltage according to a distance between at least two light emitting cells and pads.
  • a light unit having a light emitting device having a light emitting device according to the embodiment.
  • the light emitting device includes a first light emitting part including at least one light emitting cell and a second light emitting part having a plurality of light emitting cells, wherein the light emitting cell is a light emitting structure and a first light disposed under the light emitting structure.
  • An electrode layer A plurality of pads disposed on the light emitting cells of the first light emitting unit and connected to the light emitting cells of the first and second light emitting units; A plurality of connection layers extending from a lower region of the light emitting cells of the first light emitting part to lower regions of the plurality of light emitting cells of the second light emitting part; A second electrode layer disposed under the light emitting cells of the first and second light emitting units; An insulating layer disposed between the first and second electrode layers; And a gap portion disposed between the at least one light emitting cell and the plurality of light emitting cells, wherein each of the plurality of connection layers is connected to a plurality of light emitting cells of the second light emitting portion through a lower region of the gap portion.
  • a light emitting device includes: a first light emitting unit including first and second light emitting cells; A second light emitting unit including third and fourth light emitting cells; A plurality of pads disposed on the first and second light emitting cells and connected to the first to fourth light emitting cells; An insulating layer disposed under the first to fourth light emitting cells; A bonding layer disposed under the insulating layer; A diffusion barrier layer disposed under the bonding layer; A conductive support member disposed below the diffusion barrier layer; A first capping layer disposed between the insulating layer and the first to fourth light emitting cells; A second capping layer disposed between the insulating layer and the bonding layer of the third and fourth light emitting cells; A first connection layer disposed under the first and third light emitting cells and connected to the first capping layer; A second connection layer disposed below the second and fourth light emitting cells and connected to the second capping layer, wherein the first to fourth light emitting cells are disposed on the first semiconductor layer and the first semiconductor layer.
  • the fourth light emitting cell is disposed between the first and second light emitting cells and the fourth light emitting cell, and the fourth light emitting cell increases in length as it moves away from the pad, and the third and fourth light emitting cells are connected to the pads.
  • the distances are different, and the width of the first connection layer disposed in the region between the first light emitting cell and the third light emitting cell is equal to the width of the second connection layer disposed in the region between the second light emitting cell and the third light emitting cell. Include the width.
  • the embodiment can reduce the variation of the operating voltage between the plurality of light emitting cells due to the distance between the plurality of light emitting cells and each electrode.
  • the embodiment can reduce the optical difference between the light emitting cells in the light emitting device.
  • the reliability of the light emitting device package and the light unit having the light emitting device according to the embodiment can be improved.
  • FIG. 1 is a plan view illustrating a light unit in which a plurality of light emitting devices are arranged, according to an exemplary embodiment.
  • FIG. 2 is a plan view illustrating a first light emitting device in the light unit of FIG. 1.
  • FIG. 3 is a bottom view of the first light emitting device of FIG. 2.
  • FIG. 4 is a plan view illustrating the first light emitting device of FIG. 1.
  • FIG. 5 is a cross-sectional view taken along the line A-A of the first light emitting device of FIG.
  • FIG. 6 is a cross-sectional view taken along the B-B side of the first light emitting device of FIG. 4.
  • FIG. 7 is a cross-sectional view taken along the C-C side of the first light emitting device of FIG. 4.
  • FIG. 8 is a cross-sectional view taken on the D-D side of the first light emitting device of FIG. 4.
  • FIG. 9 is a cross-sectional view taken along the E-E side of the first light emitting device of FIG.
  • FIG. 10 is a graph showing an operating voltage deviation between light emitting cells in a first light emitting element of a comparative example.
  • 11 is a graph illustrating an operating voltage deviation between light emitting cells in a first light emitting device according to an embodiment.
  • each layer (region), region, pattern, or structure is “on” or “under” the substrate, each layer (film), region, pad, or pattern.
  • “up” and “under” include both “directly” or “indirectly” formed through another layer. do.
  • the criteria for up / down or down / down each layer will be described with reference to the drawings.
  • FIG. 1 is a plan view illustrating a light unit having a plurality of light emitting devices according to an embodiment
  • FIG. 2 is a plan view of a first light emitting device of FIG. 1
  • FIG. 3 is a bottom view of the light emitting device of FIG. 2.
  • the light unit includes a plurality of light emitting devices 100, 101, 102, 104, 105, and 106.
  • the plurality of light emitting devices 100, 101, 102, 104, 105, and 106 may include at least one column or at least one row.
  • the plurality of light emitting devices 100, 101, 102, 104, 105, and 106 may include at least one column and row form.
  • the plurality of light emitting devices 100, 101, 102, 104, 105, and 106 are arranged in a matrix form, for example, and include at least two rows and two columns. The embodiment is described by way of example in two rows and two columns for convenience of description, but is not limited thereto and may be arranged in more rows and columns.
  • the at least two rows comprise a lower first row and an upper second row.
  • the plurality of first light emitting devices 100, 101, and 102 are spaced apart from each other in the first row, and the plurality of second light emitting devices 104, 105, and 106 are spaced apart from each other in the second row.
  • the plurality of first light emitting devices 100, 101, 102 and the plurality of second light emitting devices 104, 105, and 106 may be disposed to face each other or to be offset from each other, but are not limited thereto.
  • the first and / or second light emitting devices 100, 101, 102, 104, 105, and 106 may be individually driven or driven in a row or / and column, but is not limited thereto.
  • each of the light emitting devices 100, 101, 103, 104, 105, and 106 may be connected in parallel to each other and may be selectively driven.
  • the first light emitting device 100, 101, 102 includes a plurality of light emitting cells 121, 122, 123, and 124. At least one of the plurality of light emitting cells 121, 122, 123, and 124 may be different from light emitting cells having different shapes or lengths. For example, the length of the first side of the light emitting cells 123 and 124 adjacent to the second row among the plurality of light emitting cells 121, 122, 123 and 124 may be longer than the length of the first side of the other light emitting cells 121 and 122.
  • Each of the second light emitting devices 104, 105, and 106 includes a plurality of light emitting cells C1-C4, and the plurality of light emitting cells C1, C2, C3, and C4 may be formed of, for example, some cells having the same size as each other. It may be formed in other sizes, but is not limited thereto.
  • the first light emitting devices 100, 101, and 102 may include at least two light emitting cells, for example, at least four light emitting cells, and may include, for example, first to fourth light emitting cells 121, 122, 123, and 124.
  • the second light emitting devices 104, 105, and 106 may include at least two or more, for example, at least four light emitting cells, and include, for example, fifth to eighth light emitting cells C1, C2, C3, and C4.
  • the number of light emitting cells of the first light emitting devices 100, 101, and 102 and the number of light emitting cells of the second light emitting devices 104, 105, and 106 may be the same or different, but are not limited thereto.
  • the first light emitting devices 100, 101, and 102 are adjacent to the first and second light emitting cells 121 and 122 adjacent to the first side surface S1 and the second side surface S2 opposite to the first side surface S1.
  • the fourth light emitting cell 124 may be disposed closer to the second side surface S2 than the third light emitting cell 123.
  • the light unit also includes third and fourth side surfaces S3 and S4 disposed between the first and second side surfaces S1 and S2 and disposed opposite to each other.
  • the third light emitting cell 123 is disposed closer to the third side surface S3 than the fourth light emitting cell 124, and the fourth light emitting cell 124 is disposed on the fourth side surface of the third light emitting cell 123. It is disposed closer to S4.
  • the first and second light emitting cells 121 and 122 may have a top view shape having a polygonal shape, for example, a quadrangular shape.
  • the third and fourth light emitting cells 123 and 124 may have a top view shape having a polygonal shape or a shape different from that of the first and second light emitting cells 121 and 122.
  • the third and fourth light emitting cells 123 and 124 may have a top view shape in a triangular shape, for example, a right triangle shape.
  • the third light emitting cell 123 is disposed between the first and second light emitting cells 121 and 122 and the fourth light emitting cell 124.
  • the width of the third light emitting cell 123 is gradually narrower as the width D7 of the region adjacent to the third side surface S3 is widest and is adjacent to the fourth side surface S4 opposite to the third side surface S3. .
  • the fourth light emitting cell 124 may be disposed such that the long side or the hypotenuse of the sides of the third light emitting cell 123 correspond to each other.
  • the width D9 of the region adjacent to the fourth side surface S4 is widest, and the width of the fourth light emitting cell 124 gradually decreases closer to the third side surface S3.
  • the third light emitting cell 123 and the fourth light emitting cell 124 have different distances from the pads 111, 112, 113, and 114.
  • the length of the third light emitting cell 123 may gradually decrease as it moves away from the pads 111, 112, 113, and 114.
  • the third light emitting cell 123 may be disposed between the fourth light emitting cell 124 and the first and second light emitting cells 121 and 122.
  • the fourth light emitting cell 124 may be gradually longer as it moves away from the pads 111, 112, 113, and 114.
  • the first and second light emitting cells 121 and 122 may be arranged in line symmetry.
  • the third and fourth light emitting cells 123 and 124 may be disposed to be rotationally symmetrical.
  • the shape of the first, second, third, and fourth light emitting cells 121, 122, 123, and 124 is not limited thereto, and may be formed in a circular or elliptical shape.
  • the second light emitting devices 104, 105, and 106 may have the same shape as the fifth to eighth light emitting cells C1, C2, C3, and C4, for example, a top view shape may be arranged in a polygonal shape, for example, a quadrangular shape.
  • the present invention is not limited thereto and may be formed in a circular or elliptical shape.
  • the fifth and sixth light emitting cells C1 and C2 may be arranged in line symmetry with respect to the center line, and the seventh and eighth light emitting cells C7 and C8 may be arranged in line symmetry with respect to the center line. But it is not limited thereto.
  • the plurality of pads 111, 112, 113, and 114 connected to the first to fourth light emitting cells 121, 122, 123, and 124 of the first light emitting devices 100, 101, and 102 may be disposed on or adjacent to at least one or two light emitting cells. At least one pad, for example, a plurality of pads P1, P2, P3, and P4 may be disposed on the fifth and sixth light emitting cells C1 and C2. The plurality of pads P1, P2, P3, and P4 may be electrically connected to the fifth to eighth light emitting cells C1, C2, C3, and C4. In the fifth to eighth light emitting cells C1, C2, C3, and C3, a conductive support member, which is a common electrode layer, may be connected to a lower portion thereof.
  • the first light emitting devices 100, 101, and 102 may include first to fourth pads 111, 112, 113, and 114 connected to the first to fourth light emitting cells 121, 122, 123, and 124, respectively.
  • the second light emitting devices 104, 105, and 106 may include fifth to eighth pads P1, P2, P3, and P4 connected to the fifth to eighth light emitting cells C1, C2, C3, and C4.
  • the interval B1 between the first to fourth pads 111, 112, 113, and 114 of the first light emitting devices 100, 101, and 102 and the fifth to eighth pads P1, P2, P3, and P4 of the second light emitting devices 104, 105, and 106 may be determined.
  • the second light emitting cell 122 and the fifth light emitting cell (C1) may be spaced apart more than the interval (B2).
  • the first light emitting devices 100, 101, and 102 are disposed adjacent to the first side surface E1 of the board 200, and the first to fourth pads 111, 112, 113, and 114 that are connected to the first light emitting devices 100, 101, and 102 are formed on the board 200. It is disposed closer to the first side E1 than to the center of the board 200.
  • the first side surface E1 is disposed adjacent to the first side surfaces S1 of the first light emitting devices 100, 101, and 102.
  • the second light emitting devices 104, 105, and 106 are disposed adjacent to the second side surface E2 of the board 200, and the fifth to eighth pads P1, P2, which are connected to the second light emitting devices 104, 105, and 106, respectively.
  • P3 and P4 are arranged closer to the second side surface E2 than to the center of the board 200.
  • the second side surface E2 is disposed adjacent to the second side surfaces S2 of the second light emitting devices 104, 105, and 106.
  • First to fourth pads 111, 112, 113, and 114 of the first light emitting devices 100, 101, and 102 are disposed adjacent to the first side surface E1 of the board 200, and fifth to eighth of the second light emitting devices 104, 105, and 106.
  • the pads P1, P2, P3, and P4 are disposed adjacent to the second side surface E2 of the board 200.
  • the first side surface E1 and the second side surface E2 of the board 200 may be opposite to each other.
  • a plurality of pads for example, first and third pads 111 and 113 connected to the first and third light emitting cells 121 and 123 are disposed on the region of the first light emitting cell 121.
  • the distance between the first and third pads 111 and 113 may be smaller than the width D5 of the first light emitting cell 121.
  • the distance between the second and fourth pads 112 and 114 may be smaller than the width D5 of the first light emitting cell 121.
  • the distance between the first and fourth pads 111 and 114 may be smaller than the length D6 of the third light emitting cell 123 or the length D8 of the fourth light emitting cell 124.
  • the light emitting cells of the first row and / or the second row may be driven.
  • all of the light emitting cells of the first row and some of the light emitting cells of the second row may be driven, or all of the light emitting cells of the second row and some of the light emitting cells of the first row may be driven.
  • the fifth to eighth light emitting cells C1, C2, C3, C4 of the second light emitting devices 104, 105, and 106 and the fourth light emitting cells 124 of the first light emitting devices 100, 101, and 102 may be driven.
  • the lighting mode may be driven in a high beam mode.
  • the fourth light emitting cell 124 when the fourth light emitting cell 124 is driven together with the fifth to eighth light emitting cells C1, C2, C3, and C4 of the second light emitting devices 104, 105, and 106, the effect of increasing the light intensity in the upper region may be increased.
  • the first to fourth light emitting cells 121, 122, 123, and 124 may be operated in a mode for driving the fifth to eighth light emitting cells C1, C2, C3, and C4 and the third and fourth light emitting cells 123 and 124.
  • the light emitting cell may be operated in a mode of operating only or in a mode of operating all light emitting cells.
  • the present invention is not limited to this operating mode, and at least one light emitting cell may be operated according to a driving method.
  • first and third pads 111 and 113 may be disposed on the first light emitting cell 121, and second and fourth pads 112 and 114 may be disposed on the second light emitting cell ( 122).
  • the first pad 111 is electrically connected to the first light emitting cell 121, and the third pad 113 is electrically connected to the third light emitting cell 123.
  • the second pad 112 is electrically connected to the second light emitting cell 122, and the fourth pad 114 is electrically connected to the fourth light emitting cell 124.
  • the first to fourth light emitting cells 121, 122, 123, and 124 include a second contact layer 141.
  • the second contact layer 141 is disposed so as not to be exposed to the top surfaces of the first to fourth light emitting cells 121, 122, 123, and 124, and is electrically connected to the first to fourth light emitting cells 121, 122, 123, and 124.
  • the first light emitting device 100 includes gaps 131, 132, and 133 between the first to fourth light emitting cells 121, 122, 123, and 124.
  • the gap parts 131, 132, and 133 may include a first gap part 131 disposed between the first and second light emitting cells 121 and 122, and the third light emitting cell 123 and the first and second light emitting cells 121 and 122. And a second gap portion 132 disposed therebetween and a third gap portion 133 disposed between the third and fourth light emitting cells 123 and 124.
  • the second gap portion 132 is connected to the first gap portion 131 at the boundary between the first and second light emitting cells 121 and 122, and is formed at the boundary area of the second and fourth light emitting cells 122 and 124. It may be connected to the three gap portion 133.
  • the length D3 of the first and second light emitting cells 121 and 122 may be smaller than the lengths D6 and D8 of the third and fourth light emitting cells 123 and 124.
  • the width D5 of the first and second light emitting cells 121 and 122 may be the same width as the maximum widths D7 and D9 of the third and fourth light emitting cells 123 and 124, but is not limited thereto. .
  • the first light emitting device 100 may be used. Can effectively increase the light distribution in the horizontal or longitudinal direction.
  • a first connection layer 36A is disposed under the first light emitting cell 121, and the first connection layer 36A passes under the second gap portion 132 and passes through the first connection layer 36A. It extends below the three light emitting cells 123.
  • the first connection layer 36A connects the third pad 113 and the third light emitting cell 123.
  • a portion of the first connection layer 36A is disposed under the third pad 113.
  • a second connection layer 37A is disposed below the second light emitting cell 122, and the second connection layer 37A is disposed below the second gap portion 132 and the third light emitting cell 123. It extends below the fourth light emitting cell 124 through.
  • the second connection layer 37A connects between the fourth pad 114 and the fourth light emitting cell 124.
  • the second connection layer 37A is disposed under the fourth pad 114.
  • the first and second connection layers 36A and 37A are spaced apart from each other.
  • the spacing between the first and second connection layers 36A and 37A is less than the spacing between the first and second light emitting cells 121 and 122 or the same as the spacing between the first and second light emitting cells 121 and 122. It may be spaced apart, but is not limited thereto.
  • the first connection layer 36A may have a width of a first region disposed under the second gap portion 132 equal to a width of a second region disposed under the first light emitting cell 121. It can be large or large. In the first connection layer 36A, a width of an area disposed below the second gap portion 132 may be the same as a width of an area disposed below the third light emitting cell 123.
  • the second connection layer 37A may have a width of a first area disposed below the second gap portion 132 extending beyond a width of a second area disposed below the second light emitting cell 122. Can be.
  • the second connection layer 37A may have a width of an area disposed under the second gap portion 132 to be equal to a width of a partial area disposed under the third light emitting cell 123.
  • the width of the second connection layer 37A in the second gap portion 132 may be equal to the width of the first connection layer 36A. Accordingly, the operating voltage deviation between the third and fourth light emitting cells 123 and 124 may be reduced by the first and second connection layers 36A and 37A.
  • the width of the second connection layer 37A in the second gap portion 132 may be equal to the length of the first light emitting cell 121 or the lengths D3 and D4 of the second light emitting cell 122. Can be. Accordingly, the operating voltage variation of the light emitting cells by the first connection layer 36A and the second connection layer 37A can be reduced.
  • the width of the second connection layer 37A may be formed in a range of 80% to 100% of the width of the first connection layer 36A. For example, as the difference between the width of the second connection layer 37A and the width of the first connection layer 36A decreases, the deviation of the voltage supplied through the first connection layer 36A and the second connection layer 37A is reduced. Will decrease.
  • the luminous intensity of the fourth light emitting cell 124 is lower than that of the third light emitting cell 123. There is.
  • the fourth light emitting cell 124 is driven with the fifth to eighth light emitting cells C1, C2, C3, and C4 of FIG. 1, the fifth to eighth light emitting cells C1, C2, C3, and C4. ), There is a problem that the brightness is significantly lowered. If the width of the second connection layer 37A exceeds 100% of the width of the first connection layer 36A, it may be difficult to change the design of the third light emitting cell 123.
  • the width of the second connection layer 37A in the third gap portion 133 is equal to the width of the first connection layer 36A in the second gap portion 132, or 80% to 100 degrees. It may be formed in the% range.
  • conductive support members 70 are disposed below the first to fourth light emitting cells 121, 122, 123, and 124.
  • the conductive support member 70 supports the lower side of the first to fourth light emitting cells 121, 122, 123, and 124, and functions as a common electrode layer in the first and fourth light emitting cells 121, 122, 123, and 124.
  • FIG. 4 is a plan view illustrating the first light emitting device of FIG. 1, FIG. 5 is a cross-sectional view at the AA side of the first light emitting device of FIG. 4, FIG. 6 is a cross-sectional view at the BB side of the first light emitting device of FIG. 4, and FIG. 4 is a sectional view taken along the CC side of the first light emitting device of FIG. 4, and FIG. 8 is a sectional view taken along the DD side of the first light emitting device of FIG. 4, and FIG.
  • the light emitting device includes a light emitting structure 10 having a plurality of semiconductor layers, a protective layer 30 under the light emitting structure 10, and a first electrode layer under the light emitting structure 10.
  • a second electrode layer 83 under the first electrode layer 82, first and second insulating layers 41 and 43, and a plurality of pads between the first and second electrode layers 82 and 83;
  • the third insulating layer 45 may be formed around the second and second contact layers 141 and 111, 112, 113, and 114, and the second contact layer 141.
  • the first to fourth light emitting cells 121, 122, 123, and 124 may include at least one of the light emitting structure 10, the first electrode layer 82, the second contact layer 141, and the first and second insulating layers 41 and 43. Include.
  • the first to fourth light emitting cells 121, 122, 123, and 124 may be the light emitting structure 10, or may be a stacked structure of the light emitting structure 10 and the first electrode layer 82, or the light emitting structure 10, the first electrode layer 82, and the first light emitting structure 10.
  • the contact layer 141 and the insulating layers 41 and 43 may be included.
  • the light emitting structure 10 is electrically connected to the second electrode layer 83 on the first and second insulating layers 41 and 43.
  • the light emitting structure 10 of each of the first to fourth light emitting cells 121, 122, 123, and 124 is electrically connected between the first electrode layer 82 and the second contact layer 141, and the second contact layer 141 is It is electrically connected to the second electrode layer 83.
  • first and second light emitting cells 121 and 122 may be disposed, and in the second row, third and fourth light emitting cells 123 and 124 may be disposed.
  • the first and second light emitting cells 121 and 122 in the first row include a first capping layer 35, and as shown in FIG. 8, the third light emitting cell 123 in the second row.
  • the fourth light emitting cell 124 of the second row includes a third capping layer 37. That is, the third light emitting cells 123 and 124 include a plurality of capping layers 35 and 36, and the fourth light emitting cell 124 includes a plurality of capping layers 35 and 37.
  • the light emitting cells of the first row or the first and second light emitting cells 121 and 122 may be defined as first light emitting units, and the light emitting cells of the second row or the third and fourth light emitting cells 123 and 124 may be secondly emitted. It can be defined as wealth.
  • At least one light emitting cell may be disposed in the first row, and at least two light emitting cells may be disposed in the second row.
  • the plurality of connection layers may extend below the plurality of light emitting cells through the at least one light emitting cell and the gap.
  • a plurality of pads may be disposed on the at least one light emitting cell.
  • Each of the plurality of connection layers may be connected to the plurality of light emitting cells through the bottom of the at least one light emitting cell and the gap portion.
  • Each of the plurality of connection layers has a width of a second region disposed below the at least one light emitting cell and extends to a first region below the gap portion, or a width of the first region disposed below the gap portion is increased.
  • the first light emitting unit may be disposed in at least one light emitting cell, and the second light emitting unit may be disposed in a plurality of light emitting cells.
  • the second gap portion 132 is disposed between at least one light emitting cell in the first row and at least two light emitting cells 123 and 124 in the second row, and the plurality of connection layers 36A and 37A. ) May have the same width under the second gap portion 132. That is, each of the connection layers 36A and 37A may have a width equal to or greater than a width of an area disposed under each of the light emitting cells 121 and 122 and may extend below the second gap portion 131.
  • the first gap portion may be removed.
  • the second connection layer 37A may be a part of the third light emitting cell 123 and the third gap portion 133. It may extend down the fourth light emitting cell 124 via some region below.
  • the second connection layer 37A may be provided to have a width in which the width of the third region below the third light emitting cell 123 is not reduced. That is, the second connection layer 37A may have a width greater than or equal to the width of the third area under the part of the third light emitting cell 123 and may extend to the fourth area under the third gap portion 133. have.
  • the second connection layer 37A is electrically insulated from the fourth light emitting cell 124.
  • the second connection layer 37A may include a first region disposed under the first light emitting cell 122, a second region disposed under a portion of the second gap portion 132, and the third light emitting cell 123. ) May include a third region disposed under a portion of the second portion, and a fourth region disposed under a portion of the third gap portion 133.
  • each of the light emitting cells 121, 122, 123, and 124 may include the first semiconductor layer 11, the active layer 12, and the second semiconductor layer 13.
  • the active layer 12 may be disposed between the first semiconductor layer 11 and the second semiconductor layer 13.
  • the active layer 12 may be disposed under the first semiconductor layer 11, and the second semiconductor layer 13 may be disposed under the active layer 12.
  • the first semiconductor layer 11 may include an n-type semiconductor layer to which a first conductive dopant, for example, an n-type dopant is added
  • the second semiconductor layer 13 may include a second conductive dopant, for example, p. It may include a p-type semiconductor layer to which a type dopant is added.
  • the first semiconductor layer 11 may be formed of a p-type semiconductor layer
  • the second semiconductor layer 13 may be formed of an n-type semiconductor layer.
  • the first semiconductor layer 11 may include, for example, an n-type semiconductor layer.
  • the first semiconductor layer 11 may be implemented as a compound semiconductor.
  • the first semiconductor layer 11 may be implemented as at least one of a group II-VI compound semiconductor and a group III-V compound semiconductor.
  • the first semiconductor layer 11 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). Can be.
  • the first semiconductor layer 11 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like, and Si, Ge, Sn, Se, An n-type dopant such as Te may be doped.
  • the active layer 12 In the active layer 12, electrons (or holes) injected through the first semiconductor layer 11 and holes (or electrons) injected through the second semiconductor layer 13 meet each other, and thus, the active layer 12 is formed.
  • the layer emits light due to a band gap difference of an energy band according to a material forming a.
  • the active layer 12 may be formed of any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum line structure, but is not limited thereto.
  • the active layer 12 may be implemented with a compound semiconductor.
  • the active layer 12 may be implemented as at least one of a group II-VI and a group III-V compound semiconductor.
  • the active layer 12 may be formed of a semiconductor material having, for example, a composition formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the active layer 12 may be implemented by stacking a plurality of well layers and a plurality of barrier layers.
  • an InGaN well layer / GaN barrier layer, InGaN well layer / AlGaN barrier layer, InAlGaN well layer / InAlGaN barrier layer, or GaN well layer / AlGaN barrier layer may be implemented in a cycle.
  • the second semiconductor layer 13 may be implemented with, for example, a p-type semiconductor layer.
  • the second semiconductor layer 13 may be implemented as a compound semiconductor.
  • the second semiconductor layer 13 may be implemented as at least one of a group II-VI compound semiconductor and a group III-V compound semiconductor.
  • the second semiconductor layer 13 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). Can be.
  • the second semiconductor layer 13 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like, and Mg, Zn, Ca, Sr, P-type dopants such as Ba may be doped.
  • the first semiconductor layer 11 may include a p-type semiconductor layer and the second semiconductor layer 13 may include an n-type semiconductor layer.
  • a semiconductor layer including an n-type or p-type semiconductor layer having a different conductivity type from the second semiconductor layer 13 may be further formed below the second semiconductor layer 13.
  • the light emitting structure 10 may have at least one of np, pn, npn, and pnp junction structures.
  • the doping concentrations of the impurities in the first semiconductor layer 11 and the second semiconductor layer 13 may be uniformly or non-uniformly formed. That is, the structure of the light emitting structure 10 may be formed in various ways, but is not limited thereto.
  • InGaN / GaN superlattice in which different semiconductor layers are alternately disposed between the first semiconductor layer 11 and the active layer 12 or between the second semiconductor layer 13 and the active layer 12.
  • a structure or InGaN / InGaN superlattice structure may be formed.
  • an AlGaN layer including a second conductive dopant may be formed between the second semiconductor layer 13 and the active layer 12.
  • An upper surface of the first semiconductor layer 11 may be formed of rough rough portions 11A, and the uneven portions 11A may improve light extraction efficiency.
  • the first semiconductor layer 11 includes a protrusion 16.
  • the protrusions 16 are arranged to be spaced apart from each other.
  • the uneven portion 11A may be formed on the upper surface of the protrusion 16, but is not limited thereto.
  • the protrusion 16 may be a semiconductor layer of a first conductive type or an undoped semiconductor layer, but is not limited thereto.
  • the undoped semiconductor layer is formed of a semiconductor layer having an interface with the first semiconductor layer 11 and having a lower conductivity than the conductivity of the first semiconductor layer 11, or the region of the first semiconductor layer 11. It may be formed through an ion implantation process, but is not limited thereto.
  • the first electrode layer 82 is disposed between the light emitting structure 10 and the second electrode layer 83, is electrically connected to the second semiconductor layer 13, and is electrically connected to the second electrode layer 83. Insulated.
  • the first electrode layer 82 includes a first contact layer 15, a reflective layer 17, and a first capping layer 35, and the first contact layer 15 includes the reflective layer 17 and a second semiconductor.
  • the layer 13 is disposed between the layers 13 and the reflective layer 17 is disposed between the first contact layer 15 and the first capping layer 35.
  • the first contact layer 15, the reflective layer 17, and the first capping layer 35 may be formed of different conductive materials, but are not limited thereto.
  • the first contact layer 15 may be in contact with the second semiconductor layer 13, for example, to form an ohmic contact with the second semiconductor layer 13.
  • the first contact layer 15 may be formed of, for example, a conductive oxide film, a conductive nitride, or a metal.
  • the first contact layer 15 may include, for example, indium tin oxide (ITO), indium zinc oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZON), aluminum zinc oxide (AZO), and aluminum gallium zinc oxide (AZZO).
  • IZTO Indium Zinc Tin Oxide
  • IAZO Indium Aluminum Zinc Oxide
  • IGZO Indium Gallium Zinc Oxide
  • IGTO Indium Gallium Tin Oxide
  • ATO Antimony Tin Oxide
  • GZO Gallium Zinc Oxide
  • IZON IZO Nitride
  • ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti may be formed of at least one.
  • the reflective layer 17 may be electrically connected to the first contact layer 15 and the first capping layer 35.
  • the reflective layer 17 may perform a function of increasing the amount of light extracted to the outside by reflecting light incident from the light emitting structure 10.
  • the reflective layer 17 may be formed of a metal having a light reflectance of 70% or more.
  • the reflective layer 17 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf.
  • the reflective layer 17 may be formed of indium-tin-oxide (ITO), indium-zinc-oxide (IZO), indium-zinc-tin-oxide (IZTO), and indium-aluminum-zinc- (AZO).
  • Transmissive conductive materials such as Oxide), Indium-Gallium-Zinc-Oxide (IGZO), Indium-Gallium-Tin-Oxide (IGTO), Aluminum-Zinc-Oxide (AZO), and Antimony-Tin-Oxide (ATO) It can be formed in multiple layers.
  • the reflective layer 17 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy.
  • the reflective layer 17 may be formed by alternately forming an Ag layer and a Ni layer, and may include a Ni / Ag / Ni, Ti layer, or Pt layer.
  • the first contact layer 15 may be formed below the reflective layer 17, and at least a portion thereof may pass through the reflective layer 17 to be in contact with the second semiconductor layer 13.
  • the reflective layer 17 may be disposed under the first contact layer 15, and a portion of the reflective layer 17 may contact the second semiconductor layer 13 by passing through the first contact layer 15. .
  • the light emitting device may include a first capping layer 35 disposed under the reflective layer 17.
  • the first capping layer 35 may contact the lower surface of the reflective layer 17 and may be electrically connected to the first to fourth pads 111, 112, 113, and 114 of the light emitting cells 121, 122, 123, and 124.
  • the first capping layer 35 may be formed of a metal, and may include at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials.
  • the first capping layer 35 may have a thickness in the range of 300 to 700 nm.
  • the first capping layer 35 protects the reflective layer 17 and supplies power transmitted from the first to fourth pads 111, 112, 113, and 114 of the first light emitting device 100.
  • Each pad 111, 112, 113, and 114 of the first light emitting device 100 may be formed in a single layer or a multilayer.
  • the pads 111, 112, 113, and 114 may include at least one of Ti, Ag, Cu, and Au.
  • a multilayer it may be a stacked structure of Ti / Ag / Cu / Au or a Ti / Cu / Au stacked structure, but is not limited thereto.
  • the protective layer 30 may be disposed on the bottom surface of the light emitting structure 10, may be in contact with the bottom surface of the second semiconductor layer 13 and the first contact layer 15, and may be in contact with the reflective layer 17. Can be.
  • the inner part of the protective layer 30 may overlap the light emitting structure 10 in the vertical direction, and the outer part may be disposed outside the sidewall of the light emitting structure 10.
  • the inner part of the protective layer 30 may be disposed between the light emitting structure 10 and the first electrode layer 82, and the outer part may be disposed between the light extraction layer 95 and the first insulating layer 41. have.
  • the outer portion of the protective layer 30 may extend to an outer region of the sidewall of the light emitting structure 10 to prevent moisture from penetrating.
  • the outer side of the protective layer 30 may protect from the impact transmitted to the chip during the etching process.
  • the protective layer 30 may perform a function of an etching stopper in an isolation process for the individual light emitting structures 10, and may prevent the electrical characteristics of the light emitting device from being degraded by the isolation process.
  • the light extraction layer 95 may include a material having a refractive index between the refractive index of the material of the light emitting structure 10 and the refractive index of air, and may effectively extract light incident from the light emitting structure 10.
  • the protective layer 30 may be defined as a channel layer, a low refractive material, or an isolation layer.
  • the protective layer 30 may be formed of an insulating material, for example, oxide or nitride.
  • the protective layer 30 is at least one in the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. Can be selected and formed.
  • the protective layer 30 may be formed of a transparent material, but is not limited thereto.
  • the light emitting device may include a first insulating layer 41 which electrically insulates the first electrode layer 82 from the second electrode layer 83.
  • the first insulating layer 41 may be disposed between the first electrode layer 82 and the second electrode layer 83.
  • An upper portion of the first insulating layer 41 may be in contact with the protective layer 30, and may be disposed to overlap the protrusion 16 of the light emitting structure 10 in a vertical direction.
  • the first insulating layer 41 may be formed of, for example, oxide or nitride.
  • the first insulating layer 41 may be formed of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, or the like. At least one may be selected and formed.
  • the first insulating layer 41 may be formed to a thickness of 100 nanometers to 2000 nanometers. If the thickness of the first insulating layer 41 is formed less than 100 nanometers may cause a problem in the insulating properties, if the thickness of the first insulating layer 41 is formed to exceed 2000 nanometers Cracking can occur at the process stage.
  • the first insulating layer 41 is in contact with the bottom surface of the first electrode layer 82, and the second insulating layer 43 is in contact with the top surface of the second electrode layer 83. At least one of the first and second insulating layers 41 and 43 may be formed thicker than the thickness of each of the protective layer 30, the first capping layer 35, the first contact layer 15, and the reflective layer 17. But it is not limited thereto.
  • the second electrode layer 83 is disposed under the plurality of light emitting cells 121, 122, 123, and 124.
  • the second electrode layer 83 is disposed on the diffusion barrier layer 50 disposed under the second insulating layer 43, the bonding layer 60 disposed under the diffusion barrier layer 50, and the bonding layer 60. It may comprise a conductive support member 70.
  • the second electrode layer 83 may be electrically connected to the first semiconductor layer 11.
  • the second electrode layer 83 may optionally include one or two of the diffusion barrier layer 50, the bonding layer 60, and the conductive support member 70, and the diffusion barrier layer 50 or At least one of the bonding layers 60 may not be formed.
  • the diffusion barrier layer 50 may include at least one of Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo material.
  • the diffusion barrier layer 50 may also function as a diffusion barrier layer between the second insulating layer 43 and the bonding layer 60.
  • the diffusion barrier layer 50 may be electrically connected to the bonding layer 60 and the conductive support member 70, and may be electrically connected to the first semiconductor layer 11.
  • the diffusion barrier layer 50 may function to prevent the material included in the bonding layer 60 from diffusing in the direction of the reflective layer 17 in the process of forming the bonding layer 60.
  • the diffusion barrier layer 50 may prevent a material such as tin (Sn) included in the bonding layer 60 from affecting the reflective layer 17.
  • the bonding layer 60 includes a barrier metal or a bonding metal, and for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta. It may include.
  • the conductive support member 70 may support the light emitting structure 10 according to the embodiment and perform a heat radiation function.
  • the bonding layer 60 may include a seed layer.
  • the conductive support member 70 includes a metal or carrier substrate.
  • the conductive support member 70 includes, for example, at least one of metals such as Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, and Cu-W.
  • the conductive support member 70 may be formed of a semiconductor substrate (eg, Si, Ge, GaN, GaAs, ZnO, SiC, SiGe, etc.) into which impurities are injected.
  • the conductive support member 70 is a layer for supporting the first light emitting device 100.
  • the thickness of the conductive support member 70 is 80% or more of the thickness of the second electrode layer 83 and may be formed to a thickness of 30 ⁇ m or more. When the conductive support member 70 is formed to a thickness of less than 30 ⁇ m, it may not effectively support the first light emitting device 100 or the improvement of heat radiation efficiency may be insignificant.
  • the second contact layer 141 is disposed inside the first semiconductor layer 11 and is in contact with the first semiconductor layer 11.
  • the upper surface of the second contact layer 141 may be disposed above the lower surface of the first semiconductor layer 11.
  • the second contact layer 141 is electrically connected to the first semiconductor layer 11 and the second electrode layer 83, and is insulated from the active layer 12 and the second semiconductor layer 13.
  • the second contact layer 141 may be disposed in a plurality of light emitting cells 121, 122, 123, and 124.
  • the second contact layer 141 is perpendicular to the first and second connection layers 36A and 37A and the second and third capping layers 36 and 37 in the regions of the first to fourth light emitting cells 121, 122, 123 and 124. It is arranged in an area which does not overlap in the direction.
  • the second contact layer 141 may be electrically connected to the second electrode layer 83.
  • the second contact layer 141 may be disposed through the first electrode layer 82, the active layer 12, and the second semiconductor layer 13.
  • the second contact layer 141 is disposed in a recess 3 disposed in the light emitting structure 10, and the active layer is formed by a third insulating layer 45 disposed in the recess 3. And 12 and the second semiconductor layer 13.
  • the plurality of second contact layers 141 may be spaced apart from each other.
  • Each of the second contact layers 141 may be disposed to overlap the protrusion 16 in the vertical direction.
  • the third insulating layer 45 insulates the circumference of the second contact layer 141 in the recess 3.
  • At least one of the protective layer 30 and the first insulating layer 41 may extend in the third insulating layer 45, but is not limited thereto.
  • the second contact layer 141 may be connected to the extension 61 of the second electrode layer 83, and the extension 61 may protrude from the diffusion barrier layer 50.
  • the extension part 61 may protrude through the first insulating layer 41, penetrate through the hole 2 disposed in the protective layer 30, and be insulated from the first electrode layer 82.
  • the extension 61 may protrude from the bonding layer 60, but is not limited thereto.
  • the second contact layer 141 may include, for example, at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, and Mo.
  • the extension part 61 may include at least one of materials constituting the diffusion barrier layer 50, but is not limited thereto.
  • the extension 61 may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta.
  • the light extraction layer 95 may protect the surface of the light emitting structure 10 and may contact the peripheral portion of the protective layer 30.
  • the light extraction layer 95 may have a lower refractive index than the material of the semiconductor layer constituting the light emitting structure 10, and may improve light extraction efficiency.
  • the light extraction layer 95 may be formed of, for example, oxide or nitride.
  • the light extraction layer 95 is at least in the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. One can be selected and formed. Meanwhile, the light extraction layer 95 may be omitted according to design.
  • the light extracting layer 95 may include a low refractive index layer having a lower refractive index than the semiconductor, a protective layer protecting the surface of the light emitting structure 10, an insulating layer insulating the light emitting structure 10, and the light emitting structure 10. It may be defined as at least one of a light transmitting layer for transmitting the light generated from the), but is not limited thereto. According to an embodiment, the light emitting structure 10 may be driven by the first electrode layer 82 and the second electrode layer 83.
  • a first connection layer 36A is disposed between the first electrode layer 82 and the second electrode layer 83 of the first light emitting cell 121, and the first connection layer 36A is illustrated in FIG. 4. It is connected to the third pad 113 shown in FIG. 7 and extends from the second capping layer 36 shown in FIG.
  • the first connection layer 36A may be disposed between the first insulating layer 41 and the second insulating layer 43, and the first electrode layer of the second electrode layer 83 and the first light emitting cell 121 ( 82) and electrically insulated.
  • the first connection layer 36A may extend below the first light emitting cell 121 to the second capping layer 36 of the third light emitting cell 123 as shown in FIG. 4.
  • a second connection layer 37A is disposed between the first electrode layer 82 and the second electrode layer 83 of the second and third light emitting cells 122 and 123, and the second connection layer 37A is connected to the fourth pad 114 shown in FIG. 4 and extends to the third capping layer 37 shown in FIGS. 6-9.
  • the second connection layer 37A may be disposed between the first insulating layer 41 and the second insulating layer 43 of the second and third light emitting cells 121 and 123, and the second electrode layer 83 and the second insulating layer 43 may be disposed. It is electrically insulated from the first electrode layer 82 of the second and third light emitting cells 122 and 123.
  • the second connection layer 37A may extend below the second and third light emitting cells 122 and 123 to the third capping layer 37 of the fourth light emitting cell 124 as shown in FIGS. 6 to 9. .
  • the first and second capping layers 35 and 36 contact with each other under the first area A1, as shown in FIG. 7, and under the third area A3.
  • the first capping layer 35 and the second connection layer 37A may be spaced apart from each other.
  • the second capping layer 36 is not disposed below the first capping layer 35 in the second region A2.
  • the third region A3 of the third light emitting cell 123 is disposed between the first and second regions A1 and A2, and the second capping layer 36 and the second connection layer 37A do not overlap. As a non-region, power is supplied through the first capping layer 35.
  • a third capping layer 37 in contact with the first capping layer 35 is disposed under the fourth light emitting cell 124, and the third capping layer 37 is formed of the third capping layer 37. 1 is in contact with the lower surface of the capping layer 35 to supply power.
  • a portion 34 of the second connection layer 37A may extend below the fourth pad 114 and contact the bottom of the pad 114.
  • the second and third capping layers 36 and 37 may be formed of a metal, for example, the same metal as the first capping layer 35.
  • a metal for example, the same metal as the first capping layer 35.
  • Au, Cu, Ni, Ti, Ti-W, Cr, W It may include at least one of Pt, V, Fe, Mo material.
  • the thicknesses of the second and third capping layers 36 and 37 may be formed in a range of 300 to 700 nm. If the thickness of the second and third capping layers 36 and 37 is thinner than the above range, current spreading may be reduced, and may be thicker than the range of 300 to 700 nm, but the effect of current spreading is insignificant and light emission may occur. There is a problem that the thickness of the device becomes thick.
  • the second and third capping layers 36 and 37 contact the bottom surface of the first capping layer 35 disposed under the third and fourth light emitting cells 123 and 124, and the first and second connection layers ( Power is supplied through 36A and 37A).
  • the first and second connection layers 36A and 37A may be formed of the same metal as the metals, for example, the second and third capping layers 36 and 37.
  • Au, Cu, Ni, Ti, Ti-W It may include at least one of Cr, W, Pt, V, Fe, Mo material.
  • the thickness of the first and second connection layers 36A and 37A may be in the range of 300 to 700 nm. When the thickness of the first and second connection layers 36A and 37A is thinner than the above range, spreading for current transfer may be lowered. When the thickness of the first and second connection layers 36A and 37A is thinner than the range of 300 to 700 nm, the spreading effect for current transfer is insignificant. And there is a problem that the thickness of the light emitting device is thick.
  • a double capping layer is disposed under the third and fourth light emitting cells 123 and 124 spaced apart from the first to fourth pads 111, 112, 113, and 114, and is spaced apart by the double capping layer.
  • the variation in the operating voltage between the third and third light emitting cells 123 and 124 may be reduced.
  • the width difference between the first and second connection layers 36A and 37A may be reduced to reduce the variation of the operating voltage transmitted through the first capping layer 35 positioned under the third and fourth light emitting cells 123 and 124.
  • the second and third capping layers 36 and 37 and the first and second connection layers 36A and 37A may be metals different from those of the first capping layer 35.
  • the second and third capping layers 36 and 37 and the first and second connection layers 36A and 37A may be formed of a metal having higher electrical conductivity than the metal material of the first capping layer 35. This may reduce the operating voltage deviation of the fourth light emitting cell 124 further spaced apart from the third light emitting cell 123 from the fourth pad 114 of the fourth light emitting cell 124.
  • the second capping layer 36 may be integrally formed with the same metal as the metal of the first connection layer 36A, or may be formed of a separate metal.
  • the third capping layer 37 may be integrally formed with the same metal as the metal of the second connection layer 37A, or may be formed of a separate metal.
  • the second insulating layer 43 may be formed to have a thickness of about 100 nanometers to about 2000 nanometers. When the thickness of the second insulating layer 43 is less than 100 nanometers, a problem may occur in an insulating property. When the thickness of the second insulating layer 43 is greater than 2000 nanometers, the Problems may occur in insulating the first and second connection layers 36A and 37A.
  • FIG. 10 is a diagram illustrating an example in which an operating voltage variation occurs in a light emitting cell of a light emitting device according to a comparative example.
  • the current I1 supplied to the first to fourth light emitting cells as shown in FIG.
  • the voltage deviation between the second light emitting cell and the third and fourth light emitting cells is not large, the voltage difference between the first and second light emitting cells and the third and fourth light emitting cells increases as the current I2 supplied increases.
  • the deviation of the operating voltage of the samples SPL of the light emitting device may be 0.2V or more according to the difference in the supply currents I1 and I2.
  • a comparative example is a case where the second capping layer is not provided in the first light emitting device of FIG. 4 or the width difference between the first and second connection layers is 50% or more.
  • the variation of the operating voltage in the light emitting cell of the first light emitting device according to the embodiment is reduced compared to FIG. 10.
  • the operating voltage of the samples SPL of the light emitting device varies by 0.1 according to the difference in the supply currents I1 and I2. Decreases below V. That is, the embodiment may be reduced to less than 1/2 times the deviation of the operating voltage of the comparative example at a high current, thereby improving the reliability of the third and fourth light emitting cells of each light emitting device.
  • the light emitting device may include a plurality of light emitting cells that can be individually driven in one device. Although the embodiment has been described based on the case where four light emitting cells are arranged in one light emitting device, five or more light emitting cells may be arranged in one light emitting device and may be implemented to be driven separately.
  • the light emitting device having such a structure may be usefully applied to a lighting device of a vehicle, for example, a headlight or a taillight, as an example.
  • the light emitting device may include at least one of a phosphor layer (not shown) and a lens, the phosphor layer may be formed to a uniform thickness, for example through a conformal coating, It does not limit to this.
  • each light emitting device may be molded into a molding member on a surface thereof and provided as a package.
  • An optical member such as a lens, a light guide plate, a prism sheet, and a diffusion sheet may be disposed on the light path of the light emitting device according to the embodiment.
  • the light emitting device, the substrate, and the optical member may function as a light unit.
  • the light unit may be implemented in a top view or a side view type, and may be provided in a display device such as a portable terminal and a notebook computer, or may be variously applied to an illumination device and a pointing device.
  • Yet another embodiment may be implemented as a lighting device including the light emitting device or the light emitting device package described in the above embodiments.
  • the lighting device may include a lamp, a street lamp, a signboard, a headlamp.
  • the lighting apparatus according to the embodiment may be applied to the taillight as well as the headlights of the automobile.
  • the embodiment can improve the reliability of the light emitting device.
  • Embodiments may be applied to lighting devices such as lamps, street lamps, billboards, and headlamps.

Abstract

실시 예에 따른 발광소자는, 적어도 하나의 발광 셀을 포함하는 제1발광부 및 복수의 발광 셀을 갖는 제2발광부을 포함하며, 상기 발광 셀은 발광 구조물 및 상기 발광 구조물 아래에 배치된 제1전극층을 구비하며; 상기 제1발광부의 발광 셀 상에 배치되며, 상기 제1 및 제2발광부의 발광 셀 각각에 연결된 복수의 패드; 상기 제1발광부의 발광 셀의 하부 영역부터 상기 제2발광부의 복수의 발광 셀의 하부 영역까지 연장된 복수의 연결층; 상기 제1 및 제2발광부의 발광 셀들 아래에 배치된 제2전극층; 상기 제1 및 제2전극층 사이에 배치된 절연층; 및 상기 적어도 하나의 발광 셀과 상기 복수의 발광 셀 사이에 배치된 간극부를 포함하며, 상기 복수의 연결층 각각은 상기 간극부의 하부 영역을 통해 상기 제2발광부의 복수의 발광 셀에 연결된다.

Description

발광소자
실시 예는 발광소자 및 이를 구비한 라이트 유닛에 관한 것이다.
발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.
발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.
실시 예는 복수의 발광 셀을 갖는 발광 소자를 제공한다.
실시 예는 복수의 발광 셀의 아래에 공통으로 연결된 전도성 지지부재 및 상기 복수의 발광 셀을 각각 구동하기 위한 복수의 패드를 갖는 발광 소자를 제공한다.
실시 예는 적어도 2개의 발광 셀과 패드들 사이의 거리에 따른 동작 전압의 편차를 줄일 수 있도록 한 발광 소자를 제공한다.
실시 예에 따른 발광 소자를 갖는 라이트 유닛을 제공한다.
실시 예에 따른 발광소자는, 적어도 하나의 발광 셀을 포함하는 제1발광부 및 복수의 발광 셀을 갖는 제2발광부을 포함하며, 상기 발광 셀은 발광 구조물 및 상기 발광 구조물 아래에 배치된 제1전극층을 구비하며; 상기 제1발광부의 발광 셀 상에 배치되며, 상기 제1 및 제2발광부의 발광 셀 각각에 연결된 복수의 패드; 상기 제1발광부의 발광 셀의 하부 영역부터 상기 제2발광부의 복수의 발광 셀의 하부 영역까지 연장된 복수의 연결층; 상기 제1 및 제2발광부의 발광 셀들 아래에 배치된 제2전극층; 상기 제1 및 제2전극층 사이에 배치된 절연층; 및 상기 적어도 하나의 발광 셀과 상기 복수의 발광 셀 사이에 배치된 간극부를 포함하며, 상기 복수의 연결층 각각은 상기 간극부의 하부 영역을 통해 상기 제2발광부의 복수의 발광 셀에 연결된다.
실시 예에 따른 발광 소자는, 제1 및 제2 발광 셀을 포함하는 제1발광부; 제3 및 제4발광 셀을 포함하는 제2발광부; 상기 제1 및 제2발광 셀 상에 배치되며 상기 제1 내지 제4발광 셀에 연결된 복수의 패드; 상기 제1 내지 제4발광 셀 아래에 배치된 절연층; 상기 절연층 아래에 배치된 본딩층; 상기 본딩층 아래에 배치된 확산 방지층; 상기 확산 방지층 아래에 배치된 전도성 지지부재; 상기 절연층과 상기 제1 내지 제4발광 셀 사이에 배치된 제1캡핑층; 상기 절연층과 상기 제3 및 제4발광 셀의 본딩층 사이에 배치된 제2캡핑층; 상기 제1 및 제3발광 셀 아래에 배치되고 상기 제1캡핑층에 연결된 제1연결층; 상기 제2 및 제4발광 셀 아래에 배치되고 상기 제2캡핑층에 연결된 제2연결층을 포함하며, 상기 제1 내지 제4발광 셀은 제1반도체층, 상기 제1반도체층 아래에 배치된 활성층 및 상기 활성층 아래에 배치된 제2반도체층을 포함하며, 상기 제1반도체층은 상기 본딩층에 연결되며, 상기 제2반도체층은 상기 제1캡핑층에 연결되며, 상기 제3발광 셀은 상기 제1 및 제2발광 셀과 제4발광 셀 사이에 배치되며, 상기 제4발광 셀은 상기 패드로부터 멀어질수록 길이가 점차 커지며, 상기 제3 및 제4발광 셀은 상기 복수의 패드와의 거리가 서로 다르며, 상기 제1발광 셀과 제3발광 셀 사이의 영역에 배치된 제1연결층의 너비는 상기 제2 및 제3발광 셀 사이의 영역에 배치된 제2연결층의 너비와 동일한 너비를 포함한다.
실시 예는 복수의 발광 셀과 각 전극 사이의 거리로 인한 복수의 발광 셀 간의 동작 전압 편차를 줄일 수 있다.
실시 예는 발광 소자 내에서의 발광 셀 간의 광학적인 차이를 줄일 수 있다.
실시 예에 따른 발광소자를 갖는 발광 소자 패키지 및 라이트 유닛의 신뢰성을 개선시켜 줄 수 있다.
도 1은 실시 예에 따른 복수의 발광 소자가 배열된 라이트 유닛을 나타낸 평면도이다.
도 2는 도 1의 라이트 유닛에서의 제1발광 소자를 나타낸 평면도이다.
도 3은 도 2의 제1발광 소자의 저면도이다.
도 4는 도 1의 제1발광 소자를 나타낸 평면도이다.
도 5는 도 4의 제1발광 소자의 A-A측 단면도이다.
도 6은 도 4의 제1발광 소자의 B-B측 단면도이다.
도 7은 도 4의 제1발광 소자의 C-C측 단면도이다.
도 8은 도 4의 제1발광 소자의 D-D측 단면도이다.
도 9는 도 4의 제1발광 소자의 E-E측 단면도이다.
도 10은 비교 예의 제1발광 소자 내의 발광 셀간의 동작 전압 편차를 나타낸 그래프이다.
도 11은 실시 예의 제1발광 소자 내의 발광 셀 간의 동작 전압 편차를 나타낸 그래프이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지, 라이트 유닛 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.
도 1은 실시 예에 따른 복수의 발광 소자를 갖는 라이트 유닛을 나타낸 평면도이며, 도 2는 도 1의 제1발광 소자의 평면도이며, 및 도 3은 도 2의 발광 소자의 저면도이다.
도 1을 참조하면, 라이트 유닛은 복수의 발광 소자(100,101,102,104,105,106)를 포함한다. 상기 복수의 발광 소자(100,101,102,104,105,106)는 적어도 하나의 열 또는 적어도 하나의 행 형태를 포함한다. 상기 복수의 발광 소자(100,101,102,104,105,106)는 적어도 하나의 열 및 행 형태를 포함한다. 상기 복수의 발광 소자(100,101,102, 104,105,106)는, 예컨대, 매트릭스 형태로 배열되며, 적어도 2행 및 2열의 형태를 포함한다. 실시 예는 설명의 편의를 위해 2행 및 2열로 배치된 예로 설명하지만 이에 한정하지 않으며 그 이상의 행 및 열로 배치될 수 있다.
상기 적어도 2행은 하부의 제1행과 상부의 제2행을 포함한다. 상기 제1행에는 복수의 제1발광 소자(100,101,102)가 서로 이격되어 배치되며, 제2행에는 복수의 제2발광 소자(104,105,106)가 서로 이격되어 배치된다. 상기 복수의 제1발광 소자(100,101,102)와 상기 복수의 제2발광 소자(104,105,106)는 서로 대면하게 배치되거나 서로 어긋나게 배치될 수 있으며, 이에 한정하지 않는다.
상기 제1 또는/및 제2 발광 소자들(100,101,102,104,105,106)은 개별적으로 구동되거나 행 또는/및 열 단위로 구동될 수 있으며, 이에 대해 한정하지는 않는다. 예를 들어, 상기 각 발광 소자(100,101,103, 104,105,106)는 서로 병렬로 연결될 수 있고, 선택적으로 구동될 수 있다.
상기 제1발광 소자(100,101,102)는 복수의 발광 셀(121,122,123,124)을 포함한다. 상기 복수의 발광 셀(121,122,123,124) 중 적어도 하나는 형상이나 길이가 다른 발광 셀과 다를 수 있다. 예컨대 상기 복수의 발광 셀(121,122,123,124) 중 제2행에 인접한 발광 셀(123,124)의 제1측면의 길이는 다른 발광 셀(121,122)의 제1측면의 길이보다 더 길게 형성될 수 있다. 상기 제2발광 소자(104,105,106) 각각은 복수의 발광 셀(C1-C4)을 포함하며, 상기 복수의 발광 셀(C1,C2,C3,C4)은 예컨대, 일부 셀들이 서로 동일한 크기로 형성되거나 서로 다른 크기로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1발광 소자(100,101,102)는 적어도 2개 이상 예컨대, 적어도 4개의 발광 셀을 포함하며, 예컨대 제1내지 제4발광 셀(121,122,123,124)을 포함한다. 상기 제2발광 소자(104,105,106)는 적어도 2개 이상 예컨대, 적어도 4개의 발광 셀을 포함하며, 예컨대 제5내지 제8발광 셀(C1,C2,C3,C4)을 포함한다. 상기 제1발광 소자(100,101,102)의 발광 셀의 개수와 상기 제2발광 소자(104,105,106)의 발광 셀의 개수는 동일하거나 다를 수 있으며, 이에 대해 한정하지는 않는다.
도 2와 같이, 상기 제1발광 소자(100,101,102)는 제1측면(S1)에 인접한 제1 및 제2발광 셀(121,122)과, 제1측면(S1)의 반대측 제2측면(S2)에 인접한 제3 및 제4발광 셀(123,124)을 포함한다. 상기 제4발광 셀(124)은 제3발광 셀(123)보다 제2측면(S2)에 더 인접하게 배치될 수 있다. 또한 라이트 유닛은 제1 및 제2측면(S1,S2) 사이에 배치되며 서로 반대측에 배치되는 제3 및 제4측면(S3,S4)을 포함한다. 상기 제3발광 셀(123)은 제4발광 셀(124)보다 제3측면(S3)에 더 인접하게 배치되며, 상기 제4발광 셀(124)는 제3발광 셀(123)보다 제4측면(S4)에 더 인접하게 배치된다.
상기 제1 및 제2발광 셀(121,122)은 탑뷰 형상이 다각형 형상 예컨대, 사각형 형상으로 형성될 수 있다. 상기 제3및 제4발광 셀(123,124)은 탑뷰 형상이 다각형 형상이거나 상기 제1및 제2발광 셀(121,122)의 형상과 다른 형상으로 형성될 수 있다. 상기 제3 및 제4발광 셀(123,124)은 탑뷰 형상이 삼각형 형상 예컨대, 직각 삼각형 형상으로 형성될 수 있다. 상기 제3발광 셀(123)은 상기 제1및 제2발광 셀(121,122)과 제4발광 셀(124) 사이에 배치된다. 상기 제3발광 셀(123)은 제3측면(S3)에 인접한 영역의 너비(D7)가 가장 넓고 상기 제3측면(S3)의 반대측 제4측면(S4)에 인접할수록 너비가 점차 좁아지게 된다.
상기 제4발광 셀(124)은 상기 제3발광 셀(123)의 변들 중 장 측면 또는 빗변이 서로 대응되게 배치될 수 있다. 상기 제4발광 셀(124)은 상기 제4측면(S4)에 인접한 영역의 너비(D9)가 가장 넓고 상기 제3측면(S3)에 인접할수록 너비가 점차 좁아지게 된다. 상기 제3발광 셀(123) 및 상기 제4발광 셀(124)은 패드(111,112,113,114)로부터 서로 다른 거리를 갖는다. 상기 제3발광 셀(123)은 패드(111,112,113,114)로부터 멀어질수록 길이가 점차 작아질 수 있다. 상기 제3발광 셀(123)은 상기 제4발광 셀(124)와 제1 및 제2발광 셀(121,122) 사이에 배치될 수 있다. 상기 제4발광 셀(124)는 패드(111,112,113,114)로부터 멀어질수록 길이가 점차 길어질 수 있다.
상기 제1 및 제2발광 셀(121,122)은 선 대칭으로 배치될 수 있다. 상기 제3 및 제4발광 셀(123,124)은 회전 대칭으로 배치될 수 있다. 상기 제1, 2, 3, 4발광 셀(121, 122, 123, 124)의 형태는 이에 한정하지 않으며, 원형, 타원형 형태로도 형성될 수 있다.
도 1과 같이, 제2발광 소자(104,105,106)는 제5내지 제8발광 셀(C1,C2,C3,C4)의 형상이 동일한 형상 예컨대, 탑뷰 형상이 다각형 형상 예컨대, 사각형 형상으로 배치될 수 있으며, 이에 대해 한정하지는 않으며, 원형, 타원형으로도 형성될 수 있다. 상기 제5 및 제6발광 셀(C1,C2)은 중심 선을 기준으로 선 대칭으로 배치될 수 있으며, 상기 제7 및 제8발광 셀(C7,C8)은 중심 선을 기준으로 선 대칭으로 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1발광 소자(100,101,102)의 제1 내지 제4발광 셀(121,122,123,124)에 연결된 복수의 패드들(111,112,113,114)은 적어도 하나 또는 2개의 발광 셀 상에 배치되거나 인접하게 배치될 수 있다. 상기 제5 및 제6발광 셀(C1,C2) 상에는 적어도 하나의 패드 예컨대, 복수의 패드(P1,P2,P3,P4)가 배치될 수 있다. 이러한 복수의 패드(P1,P2,P3,P4)는 상기 제5 내지 제8발광 셀(C1,C2,C3,C4)에 전기적으로 연결될 수 있다. 상기 제5내지 제8발광 셀(C1,C2,C3,C3)은 하부에 공통 전극층인 전도성 지지부재가 연결될 수 있다.
도 1을 참조하면, 상기 제1발광 소자(100,101,102)는 제1 내지 제4발광 셀(121,122,123,124)에 각각 연결된 제1 내지 제4패드(111,112,113,114)를 포함한다. 상기 제2발광 소자(104,105,106)은 제5내지 제8발광 셀(C1,C2,C3,C4)에 연결된 제5내지 제8패드(P1,P2,P3,P4)를 포함한다. 상기 제1발광 소자(100,101,102)의 제1 내지 제4패드(111,112,113,114)와 상기 제2발광 소자(104,105,106)의 제5 내지 제8패드(P1,P2,P3,P4) 사이의 간격(B1)은 제2발광 셀(122)과 제5발광 셀(C1) 사이의 간격(B2)보다 넓게 이격될 수 있다.
상기 제1발광 소자들(100,101,102)은 보드(200)의 제1측면(E1)에 인접하게 배치되고, 상기 제1발광 소자들(100,101,102)에 연결된 제1 내지 제4패드들(111,112,113,114)은 상기 보드(200)의 중심보다는 제1측면(E1)에 인접하게 배치된다. 상기 제1측면(E1)은 제1발광 소자(100,101,102)의 제1측면(S1)에 인접하게 배치된다.
상기 제2발광 소자들(104,105,106)은 보드(200)의 제2측면(E2)에 인접하게 배치되고, 상기 제2발광 소자들(104,105,106)에 연결된 제5 내지 제8패드들(P1,P2,P3,P4)은 상기 보드(200)의 중심보다는 제2측면(E2)에 인접하게 배열된다. 상기 제2측면(E2)은 제2발광 소자(104,105,106)의 제2측면(S2)에 인접하게 배치된다.
상기 제1발광 소자(100,101,102)의 제1 내지 제4 패드들(111,112,113,114)은 보드(200)의 제1측면(E1)에 인접하게 배치되고, 제2발광 소자(104,105,106)의 제5 내지 제8패드들(P1,P2,P3,P4)은 보드(200)의 제2측면(E2)에 인접하게 배치된다. 상기 보드(200)의 제1측면(E1)과 제2측면(E2)은 서로 반대측 면이 될 수 있다.
도 2와 같이, 상기 제 1발광 셀(121)의 영역 상에는 복수의 패드 예컨대, 제1 및 제3발광 셀(121,123)에 연결된 제1 및 제3패드(111,113)가 배치된다. 상기 제2발광 셀(122)의 영역 상에는 복수의 패드 예컨대, 상기 제2 및 제4발광 셀(122,124)에 연결된 제2 및 제4패드(112,114)가 배치된다. 상기 제1 및 제3패드(111,113) 사이의 거리는 상기 제1발광 셀(121)의 너비(D5)보다 좁게 배치될 수 있다. 상기 제2 및 제4패드(112,114) 사이의 거리는 상기 제1발광 셀(121)의 너비(D5)보다 좁게 배치될 수 있다. 상기 제1 및 제4패드(111,114) 사이의 거리는 상기 제3발광 셀(123)의 길이(D6) 또는 제4발광 셀(124)의 길이(D8)보다 좁게 형성될 수 있다.
이러한 라이트 유닛은 구동될 때, 제1행 또는/및 제2행의 발광 셀들이 구동될 수 있다. 또는 상기 제1행의 모든 발광 셀과 제2행의 일부 발광 셀이 구동되거나, 또는 제2행의 모든 발광 셀과 제1행의 일부 발광 셀이 구동될 수 있다. 예컨대, 제2발광 소자(104,105,106)의 제5 내지 제8발광 셀(C1,C2,C3,C4)과 제1발광 소자(100,101,102)의 제4발광 셀(124)을 구동될 수 있으며, 이는 차량용 조명 모드 중 하이 빔(high beam) 모드로 구동시킬 수 있다. 또는 제4발광 셀(124)이 제2발광 소자(104,105,106)의 제5내지 제8발광 셀(C1,C2,C3,C4)들과 함께 구동될 경우, 상부 영역에서의 광도가 증가되는 효과가 있다. 다른 예로서, 제5내지 제8발광 셀(C1,C2,C3,C4)과 제3및 제4발광 셀(123,124)을 구동시키는 모드로 동작시키거나, 제1내지 제4발광 셀(121,122,123,124)만 동작시키는 모드 또는 모든 발광 셀을 동작시키는 모드로 동작시켜 줄 수 있으며, 이러한 동작 모드로 한정하지 않으며, 구동 방법에 따라 적어도 하나 이상의 발광 셀이 동작되도록 할 수 있다.
이하 복수의 제1발광 소자(100,101,102) 중 첫 번째 발광소자인 제1발광 소자(100)에 대해 설명하기로 한다. 도 2 내지 도 4를 참조하면, 제1 및 제3패드(111,113)는 상기 제1발광 셀(121) 상에 배치될 수 있으며, 제2및 제4패드(112,114)는 상기 제2발광 셀(122) 상에 배치될 수 있다.
상기 제1패드(111)는 상기 제1발광 셀(121)에 전기적으로 연결되며, 상기 제3패드(113)는 상기 제3발광 셀(123)에 전기적으로 연결된다. 상기 제2패드(112)는 상기 제2발광 셀(122)에 전기적으로 연결되며, 상기 제4패드(114)는 상기 제4발광 셀(124)에 전기적으로 연결된다. 상기 제1내지 제4발광 셀(121,122,123,124) 내에는 제2접촉층(141)을 포함한다. 상기 제2접촉층(141)은 상기 제1 내지 제4발광 셀(121,122,123,124)의 상면에 노출되지 않게 배치되고 상기 제1 내지 제4발광 셀(121,122,123,124)과 전기적으로 연결된다.
제1발광 소자(100)는 제1내지 제4발광 셀(121,122,123,124) 사이에 간극부(131,132,133)가 포함한다. 상기 간극부(131,132,133)는 상기 제1 및 제2발광 셀(121,122) 사이에 배치된 제1간극부(131)와, 상기 제3발광 셀(123)과 제1 및 제2발광 셀(121,122) 사이에 배치된 제2간극부(132)와, 상기 제3 및 제4발광 셀(123,124) 사이에 배치된 제3간극부(133)를 포함한다. 상기 제2간극부(132)는 상기 제1 및 제2발광 셀(121,122)의 경계에서 제1간극부(131)와 연결되며, 상기 제2 및 제4발광 셀(122,124)의 경계 영역에서 제3간극부(133)와 연결될 수 있다.
상기 제1 및 제2발광 셀(121,122)의 길이(D3)는 제3 및 제4발광 셀(123,124)의 길이(D6,D8)보다는 작을 수 있다. 상기 제1및 제2발광 셀(121,122)의 너비(D5)는 상기 제3 및 제4발광 셀(123,124)의 최대 너비(D7, D9)와 동일한 너비로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 여기서, 상기 제3및 제4발광 셀(123,124)의 길이(D6,D8)가 다른 제1및 제2발광 셀(121,122)의 길이(D3,D4)보다 길기 때문에, 제1발광 소자(100)의 수평 방향 또는 길이 방향의 광 분포를 효과적으로 증가시켜 줄 수 있다.
도 4와 같이, 상기 제1발광 셀(121)의 아래에는 제1연결 층(36A)이 배치되며, 상기 제1연결 층(36A)은 상기 제2간극부(132)의 아래를 지나 상기 제3발광 셀(123) 아래로 연장된다. 상기 제1연결 층(36A)은 상기 제3패드(113)와 제3발광 셀(123)을 연결해 준다. 상기 제1연결 층(36A)의 일부는 상기 제3패드(113) 아래에 배치된다.
상기 제2발광 셀(122)의 아래에는 제2연결 층(37A)이 배치되며, 상기 제2연결 층(37A)은 상기 제2간극부(132) 및 제3발광 셀(123)의 아래를 통해 상기 제4발광 셀(124)의 아래로 연장된다. 상기 제2연결 층(37A)은 제4패드(114)와 제4발광 셀(124) 사이를 연결해 준다. 상기 제2연결 층(37A)은 상기 제4패드(114) 아래에 배치된다.
도 2 및 도 4와 같이, 상기 제1 및 제2연결층(36A,37A)은 서로 이격된다. 상기 제1 및 제2연결층(36A,37A) 사이의 간격은 상기 제1 및 제2발광 셀(121,122) 사이의 간격보다 작거나 상기 제1 및 제2발광 셀(121,122) 사이의 간격과 동일한 간격으로 이격될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 제1연결 층(36A)은 상기 제2간극부(132)의 아래에 배치된 제1영역의 너비가 상기 제1발광 셀(121)의 아래에 배치된 제2영역의 너비와 같거나 클 수 수 있다. 상기 제1연결 층(36A)은 상기 제2간극부(132)의 아래에 배치된 영역의 너비가 상기 제3발광 셀(123) 아래에 배치된 영역의 너비와 동일할 수 있다.
상기 제2연결 층(37A)은 상기 제2간극부(132)의 아래에 배치된 제1영역의 너비가 상기 제2발광 셀(122)의 아래에 배치된 제2영역의 너비 이상으로 연장될 수 있다. 상기 제2연결 층(37A)은 상기 제2간극부(132)의 아래에 배치된 영역의 너비가 상기 제3발광 셀(123) 아래에 배치된 일부 영역의 너비와 동일할 수 있다.
상기 제2간극부(132)에서의 제2연결층(37A)의 너비는 제1연결층(36A)의 너비와 동일한 너비로 배치될 수 있다. 이에 따라 제1 및 제2연결층(36A,37A)에 의해 제3 및 제4발광 셀(123,124) 간의 동작 전압 편차는 감소될 수 있다.
상기 제2간극부(132)에서의 제2연결층(37A)의 너비는 상기 제1발광 셀(121)의 길이 또는 제2발광 셀(122)의 길이(D3,D4)와 동일하게 형성될 수 있다. 이에 따라 상기 제1연결층(36A)과 제2연결층(37A)에 의한 발광 셀들의 동작 전압 편차는 줄어들 수 있다. 또한 상기 제2연결층(37A)의 너비는 상기 제1연결층(36A)의 너비의 80%내지 100% 범위로 형성될 수 있다. 예컨대, 제2연결층(37A)의 너비와 제1연결층(36A)의 너비의 차이가 작아질수록, 제1연결층(36A) 및 제2연결층(37A)을 통해 공급되는 전압의 편차는 감소하게 된다. 상기 제2연결층(37A)의 너비가 상기 제1연결층(36A)의 너비의 80% 미만이 되면 제4발광 셀(124)의 광도는 제3발광 셀(123)의 광도보다 낮아지는 문제가 있다. 또한 상기 제4발광 셀(124)이 도 1의 제5 내지 제8발광 셀(C1,C2,C3,C4)과 구동될 경우, 상기 제5내지 제8발광 셀(C1,C2,C3,C4)에 비해 광도가 현저하게 저하되는 문제가 있다. 상기 제2연결층(37A)의 너비가 상기 제1연결층(36A)의 너비에 비해 100% 초과할 경우, 제3발광 셀(123)의 설계 변경이 어려워질 수 있다.
이에 따라 제3간극부(133)에서 제2연결층(37A)의 너비는 상기 제2간극부(132)에서의 제1연결층(36A)의 너비와 동일한 너비로 형성되거나, 80% 내지 100% 범위로 형성될 수 있다. 상기 제2연결층(37A)의 너비를 크게 줄이지 않고 제3간극부(133)를 통해 상기 제4발광 셀(134)에 연결해 줌으로써, 상기 제2연결층(37A)으로 전달되는 전압과 상기 제1연결층(36A)으로 전달되는 전압의 편차를 감소시켜 줄 수 있다.
도 3과 같이, 상기 제1내지 제4발광 셀(121,122,123,124) 아래에는 전도성 지지부재(70)가 배치된다. 상기 전도성 지지부재(70)는 상기 제1내지 제4발광 셀(121,122,123,124)의 아래를 지지하며, 상기 제1및 제4발광 셀(121,122,123,124)에 공통 전극 층으로 기능하게 된다.
도 4는 도 1의 제1발광 소자를 나타낸 평면도이며, 도 5는 도 4의 제1발광 소자의 A-A측 단면도이고, 도 6은 도 4의 제1발광 소자의 B-B측 단면도이며, 도 7은 도 4의 제1발광 소자의 C-C측 단면도이고, 도 8은 도 4의 제1발광 소자의 D-D측 단면도이며, 도 9는 도 4의 제1발광 소자의 E-E측 단면도이다.
도 4 내지 도 9를 참조하면, 발광 소자는 복수의 반도체층을 갖는 발광구조물(10), 상기 발광 구조물(10) 아래에 보호층(30), 상기 발광 구조물(10)의 아래에 제1 전극층(82), 상기 제1전극층(82) 아래에 제2 전극층(83), 상기 제1 및 제2전극층(82,83) 사이에 제1, 제2절연층(41,43), 복수의 패드(111,112,113,114), 및 제2접촉층(141), 상기 제2접촉층(141)의 둘레에 제3절연층(45)을 포함할 수 있다.
제1 내지 제4발광 셀(121,122,123,124)은 발광 구조물(10)과 제1전극층(82), 및 제2접촉층(141), 및 제1 및 제2절연층(41,43) 중 적어도 하나를 포함한다. 상기 제1 내지 제4발광 셀(121,122,123,124)은 발광 구조물(10)이거나, 발광 구조물(10) 및 제1전극층(82)의 적층 구조이거나, 발광 구조물(10), 제1전극층(82), 제2접촉층(141) 및 절연층(41,43)을 포함할 수 있다. 상기 발광 구조물(10)은 제1 및 제2절연층(41,43) 위에서 상기 제2전극층(83)과 전기적으로 연결된다. 상기 제1 내지 제4발광 셀(121,122,123,124) 각각의 발광 구조물(10)은 상기 제1전극층(82)과 제2접촉층(141) 사이에 전기적으로 연결되며, 상기 제2접촉층(141)은 상기 제2전극층(83)에 전기적으로 연결된다.
제1행은 제1 및 제2발광 셀(121,122)이 배치될 수 있고, 제2행은 제3 및 제4발광 셀(123,124)이 배치될 수 있다. 도 5 및 도 6과 같이, 상기 제1행의 제1 및 제2발광 셀(121,122)은 제1캡핑층(35)을 포함하며, 도 8과 같이, 제2행의 제3발광 셀(123)은 제2캡핑층(36)을 포함하며, 도 7 및 도 9와 같이, 상기 제2행의 제4발광 셀(124)은 제3캡핑층(37)을 포함한다. 즉, 상기 제 3발광 셀(123,124)은 복수의 캡핑층(35,36)을 포함하며, 상기 제4발광 셀(124)은 복수의 캡핑층(35,37)을 포함한다. 상기 제1행의 발광 셀 또는 제1 및 제2발광 셀(121,122)은 제1발광부로 정의할 수 있으며, 상기 제2행의 발광 셀 또는 제3 및 제4발광 셀(123,124)은 제2발광부로 정의할 수 있다.
다른 예로서, 상기 제1행은 적어도 하나의 발광 셀이 배치될 수 있고, 제2행에는 적어도 2개 즉, 복수의 발광 셀이 배치될 수 있다. 또한 복수의 연결 층은 상기 적어도 하나의 발광 셀 및 간극부를 통해 복수의 발광 셀 아래로 연장될 수 있다. 이 경우, 복수의 패드는 상기 적어도 하나의 발광 셀 상에 배치될 수 있다. 상기 복수의 연결층 각각은 상기 적어도 하나의 발광 셀의 아래 및 간극부의 아래를 통해 복수의 발광 셀에 연결될 수 있다. 상기 복수의 연결층 각각은 상기 적어도 하나의 발광 셀의 아래에 배치된 제2영역의 너비를 갖고 간극부의 아래의 제1영역으로 연장되거나, 상기 간극부 아래에 배치된 제1영역의 너비가 상기 적어도 하나의 발광 셀 아래의 제2영역의 너비와 같거나 넓은 너비로 연장될 수 있다. 상기 제1발광부는 적어도 하나의 발광 셀로 배치될 수 있고, 제2발광부는 복수의 발광 셀로 배치될 수 있다.
도 4를 참조하면, 제2간극부(132)는 제1행의 적어도 하나의 발광 셀과 제2행의 적어도 2개의 발광 셀(123,124) 사이에 배치되며, 상기 복수의 연결층(36A,37A)은 상기 제2간극부(132) 아래에서 동일한 너비를 가질 수 있다. 즉, 상기 각 연결층(36A, 37A)은 각 발광 셀(121,122)의 아래에 배치된 영역의 너비 또는 그 이상의 너비를 갖고 상기 제2간극부(131)의 아래로 연장될 수 있다. 여기서, 상기 제1행에 하나의 발광 셀이 배치된 경우, 제1간극부는 제거될 수 있다.
또한 도 4 및 도 7과 같이, 복수의 연결층(36A, 37A) 중 어느 하나 예컨대, 제2연결층(37A)은 상기 제3발광 셀(123)의 일부 및 상기 제3간극부(133)의 아래의 일부 영역을 거쳐 제4발광 셀(124)의 아래로 연장될 수 있다. 여기서, 상기 제2연결층(37A)은 상기 제3발광 셀(123)의 아래의 제3영역의 너비가 감소되지 않는 너비로 제공될 수 있다. 즉, 상기 제2연결층(37A)은 상기 제3발광 셀(123)의 일부 아래의 제3영역의 너비 이상의 너비를 갖고 상기 제3간극부(133)의 아래의 제4영역으로 연장될 수 있다. 상기 제2연결층(37A)은 제4발광 셀(124)과 전기적으로 절연된다. 상기 제2연결층(37A)은 상기 제1발광 셀(122) 아래에 배치된 제1영역, 상기 제2간극부(132)의 일부 아래에 배치된 제2영역, 상기 제3발광 셀(123)의 일부 아래에 배치된 제3영역, 및 상기 제3간극부(133)의 일부 아래에 배치된 제4영역을 포함할 수 있다.
각 발광 셀(121,122,123,124)을 구체적으로 설명하면, 상기 발광구조물(10)은 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1반도체층(11)과 상기 제2 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.
예로서, 상기 제1 반도체층(11)은 제1 도전형 도펀트 예컨대, n형 도펀트가 첨가된 n형 반도체층을 포함하고, 상기 제2 반도체층(13)은 제2 도전형 도펀트 예컨대, p형 도펀트가 첨가된 p형 반도체층을 포함할 수 있다. 또한 반대로, 상기 제1 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.
상기 제1 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 반도체층(11)은 예로서 II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
예컨대, 상기 제1 반도체층(11)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 와 같은 n형 도펀트가 도핑될 수 있다.
상기 활성층(12)은 상기 제1 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 활성층(12)은 예로서 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층, InGaN 우물층/AlGaN 장벽층,InAlGaN 우물층/InAlGaN 장벽층, 또는 GaN 우물층/AlGaN 장벽층의 주기로 구현될 수 있다.
상기 제2 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 반도체층(13)은 예로서 II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중 적어도 하나로 구현될 수 있다.
예컨대, 상기 제2 반도체층(13)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 와 같은 p형 도펀트가 도핑될 수 있다.
다른 예로서, 상기 제1 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 다른 예로서, 상기 제2 반도체층(13) 아래에는 상기 제2반도체층(13)과 다른 도전형을 갖는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 반도체층(11) 및 상기 제2 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 반도체층(11)과 상기 활성층(12) 사이 또는 상기 제2반도체층(13)과 상기 활성층(12) 사이에는 서로 다른 반도체층이 교대로 배치된 예컨대, InGaN/GaN 초격자 구조 또는 InGaN/InGaN 초격자 구조가 형성될 수도 있다. 또한, 상기 제2 반도체층(13)과 상기 활성층(12) 사이에는 제2도전형 도펀트가 첨가된 AlGaN층이 형성될 수도 있다.
상기 제1반도체층(11)의 상면은 러프(rough)한 요철부(11A)로 형성될 수 있으며, 이러한 요철부(11A)는 광 추출 효율을 개선시켜 줄 수 있다.
상기 제1반도체층(11)은 돌출부(16)를 포함한다. 상기 돌출부(16)는 복수개가 서로 이격되어 배치된다. 상기 요철부(11A)는 상기 돌출부(16)의 상면에도 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 돌출부(16)는 제1도전형의 반도체층이거나 언도프드(undoped) 반도체층일 수 있으며, 이에 대해 한정하지는 않는다. 상기 언도프드 반도체층은 상기 제1반도체층(11)과 계면을 갖고 상기 제1반도체층(11)의 전도성보다 낮은 전도성을 갖는 반도체층으로 형성되거나, 상기 제1반도체층(11)의 영역을 이온 주입 공정을 통해 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1전극층(82)은 상기 발광 구조물(10)과 제2전극층(83) 사이에 배치되며, 상기 제2반도체층(13)과 전기적으로 연결되며, 상기 제2전극층(83)과 전기적으로 절연된다. 상기 제1전극층(82)은 제1 접촉층(15), 반사층(17) 및 제1캡핑층(35)을 포함하며, 상기 제1 접촉층(15)은 상기 반사층(17)과 제2반도체층(13) 사이에 배치되며, 상기 반사층(17)은 상기 제1 접촉층(15)과 상기 제1캡핑층(35) 사이에 배치된다. 상기 제1 접촉층(15), 반사층(17) 및 제1캡핑층(35)은 서로 다른 도전성 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 접촉층(15)은 상기 제2 반도체층(13)에 접촉되며, 예컨대 상기 제2 반도체층(13)에 오믹 접촉을 형성할 수 있다. 상기 제1 접촉층(15)은 예컨대 전도성 산화막, 전도성 질화물 또는 금속으로 형성될 수 있다. 상기 제1 접촉층(15)은 예로서 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 적어도 하나로 형성될 수 있다.
상기 반사층(17)은 상기 제1 접촉층(15)과 제1캡핑층(35)에 전기적으로 연결될 수 있다. 상기 반사층(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.
상기 반사층(17)은 광 반사율이 70% 이상인 금속으로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다. 예를 들면, 상기 반사층(17)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 다른 예로서, 상기 제1 접촉층(15)은 상기 반사층(17) 아래에 형성되고, 적어도 일부가 상기 반사층(17)을 통과하여 상기 제2반도체층(13)과 접촉될 수도 있다. 다른 예로서, 상기 반사층(17)은 상기 제1 접촉층(15)의 아래에 배치되고, 일부가 상기 제1 접촉층(15)을 통과하여 상기 제2반도체층(13)과 접촉될 수 있다.
실시 예에 따른 발광소자는 상기 반사층(17) 아래에 배치된 제1캡핑층(capping layer)(35)을 포함할 수 있다. 상기 제1캡핑층(35)은 상기 반사층(17)의 하면과 접촉되고, 각 발광 셀(121,122,123,124)의 제 1내지 제4패드(111,112,113,114)와 전기적으로 연결될 수 있다. 상기 제1캡핑층(35)은 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제1캡핑층(35)의 두께는 300내지 700nm 범위로 형성될 수 있다. 상기 제1캡핑층(35)의 두께가 상기 범위보다 얇은 경우 전류 스프레딩(spreading)이 저하될 수 있으며, 상기 범위보다 두꺼울 수 있으나 전류 스프레딩의 효과가 미미하며 발광 소자의 두께가 두꺼워지는 문제가 있다. 상기 제1캡핑층(35)은 상기 반사층(17)을 보호하며 제1발광소자(100)의 제1 내지 제4패드(111,112,113,114)로부터 전달되는 전원을 공급하게 된다.
상기 제1발광소자(100)의 각 패드(111,112,113,114)는 단층 또는 다층으로 형성될 수 있다. 상기 패드(111,112,113,114)는 Ti, Ag, Cu, Au 중 적어도 1개를 포함하여 형성될 수 있다. 예를 들어, 다층인 경우 Ti/Ag/Cu/Au의 적층 구조이거나, Ti/Cu/Au 적층 구조일 수 있으나, 이에 한정하지는 않는다.
보호층(30)은 상기 발광구조물(10)의 하면에 배치되며, 상기 제2반도체층(13)의 하면 및 상기 제1 접촉층(15)과 접촉될 수 있고, 상기 반사층(17)과 접촉될 수 있다.
상기 보호층(30)의 내측부는 상기 발광 구조물(10)과 수직 방향으로 오버랩되며, 외측부는 상기 발광 구조물(10)의 측벽보다 외측에 배치될 수 있다.
상기 보호층(30)의 내측부는 상기 발광 구조물(10)과 상기 제1전극층(82) 사이에 배치되며, 외측부는 광 추출층(95)과 상기 제1절연층(41) 사이에 배치될 수 있다. 상기 보호층(30)의 외측부는 상기 발광구조물(10)의 측벽보다 외측 영역으로 연장되어, 습기가 침투하는 것을 방지할 수 있다. 상기 보호층(30)의 외측부는 에칭 공정시 칩에 전달되는 충격으로부터 보호할 수 있다. 또한 상기 보호층(30)은 개별 발광구조물(10)에 대한 아이솔레이션 공정 시 에칭 스토퍼의 기능을 수행할 수 있으며, 또한 아이솔레이션 공정에 의하여 발광소자의 전기적인 특성이 저하되는 것을 방지할 수 있다. 상기 광 추출층(95)은 상기 발광 구조물(10)의 재질의 굴절률과 공기의 굴절률 사이의 굴절률을 갖는 재질을 포함하며, 상기 발광 구조물(10)로부터 입사되는 광을 효과적으로 추출할 수 있다.
상기 보호층(30)은 채널층, 또는 저 굴절 재질, 아이솔레이션층으로 정의될 수 있다. 상기 보호층(30)은 절연물질로 구현될 수 있으며, 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 보호층(30)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 보호층(30)은 투명한 재질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광소자는 상기 제1 전극층(82)과 상기 제2 전극층(83)을 전기적으로 절연시키는 제1절연층(41)을 포함할 수 있다. 상기 제1절연층(41)은 상기 제1 전극층(82)과 상기 제2 전극층(83) 사이에 배치될 수 있다. 상기 제1절연층(41)의 상부는 상기 보호층(30)에 접촉될 수 있으며, 발광 구조물(10)의 돌출부(16)와 수직 방향으로 오버랩되게 배치될 수 있다.
상기 제1절연층(41)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 제1절연층(41)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.
상기 제1절연층(41)은 예로서 100 나노미터 내지 2000 나노미터의 두께로 형성될 수 있다. 상기 제1절연층(41)의 두께가 100 나노미터 미만으로 형성될 경우 절연 특성에 문제가 발생 될 수 있으며, 상기 제1절연층(41)의 두께가 2000 나노미터 초과로 형성될 경우에 후 공정 단계에서 깨짐이 발생 될 수 있다. 상기 제1절연층(41)은 상기 제1 전극층(82)의 하면과 접촉되며, 상기 제2절연층(43)은 상기 제2전극층(83)의 상면과 접촉된다. 상기 제1 및 제2절연층(41,43) 중 적어도 하나는 상기 보호층(30), 제1캡핑층(35), 제1접촉층(15), 반사층(17) 각각의 두께보다는 두껍게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2전극층(83)은 상기 복수의 발광 셀(121,122,123,124)의 아래에 배치된다. 상기 제2전극층(83)은 제2절연층(43) 아래에 배치된 확산 방지층(50), 상기 확산 방지층(50) 아래에 배치된 본딩층(60) 및 상기 본딩층(60) 아래에 배치된 전도성 지지부재(70)를 포함할 수 있다. 상기 제2전극층(83)은 상기 제1반도체층(11)과 전기적으로 연결될 수 있다. 또한, 상기 제2 전극층(83)은 상기 확산 방지층(50), 상기 본딩층(60), 상기 전도성 지지부재(70) 중에서 1 개 또는 2 개를 선택적으로 포함하고, 상기 확산 방지층(50) 또는 상기 본딩층(60) 중 적어도 하나는 형성하지 않을 수 있다.
상기 확산 방지층(50)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 확산 방지층(50)은 제2절연층(43)과 본딩층(60) 사이에서 확산 장벽층으로 기능할 수도 있다. 상기 확산 방지층(50)은 본딩층(60) 및 전도성 지지부재(70)와 전기적으로 연결되고, 상기 제1반도체층(11)과 전기적으로 연결될 수 있다.
상기 확산 방지층(50)은 상기 본딩층(60)을 형성하는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사층(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산 방지층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사층(17)에 영향을 미치는 것을 방지할 수 있다.
상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 전도성 지지부재(70)는 실시 예에 따른 상기 발광구조물(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(60)은 시드(seed) 층을 포함할 수도 있다.
상기 전도성 지지부재(70)는 금속 또는 캐리어 기판을 포함한다. 상기 전도성 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W와 같은 금속 중 적어도 하나를 포함한다. 다른 예로서, 상기 전도성 지지부재(70)는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등)으로 형성될 수 있다. 상기 전도성 지지부재(70)는 제1발광 소자(100)를 지지하기 위한 층으로서, 그 두께는 제2전극층(83)의 두께의 80% 이상이며, 30㎛ 이상의 두께로 형성될 수 있다. 상기 전도성 지지부재(70)이 30㎛ 미만의 두께로 형성될 경우, 제1발광 소자(100)를 효과적으로 지지하지 못하거나 방열 효율의 개선이 미미할 수 있다.
제2접촉층(141)은 상기 제1 반도체층(11)의 내부에 배치되고 상기 제1반도체층(11)과 접촉된다. 상기 제2접촉층(141)의 상면은 상기 제1반도체층(11)의 하면보다 위에 배치될 수 있다. 상기 제2접촉층(141)은 제1반도체층(11) 및 제2전극층(83)과 전기적으로 연결되고, 상기 활성층(12) 및 제2반도체층(13)과 절연된다. 상기 제2접촉층(141)은 각 발광 셀(121,122,123,124) 내에 복수로 배치될 수 있다. 상기 제2접촉층(141)은 상기 제1 내지 제4발광 셀(121,122,123,124)의 영역에서 제1 및 제2연결층(36A,37A)과 제2 및 제3캡핑층(36,37)과 수직 방향으로 오버랩되지 않는 영역에 배치된다.
상기 제2 접촉층(141)은 상기 제2 전극층(83)에 전기적으로 연결될 수 있다. 상기 제2 접촉층(141)은 상기 제1전극층(82), 상기 활성층(12) 및 상기 제2반도체층(13)을 관통하여 배치될 수 있다. 상기 제2 접촉층(141)은 상기 발광 구조물(10) 내에 배치된 리세스(recess)(3)에 배치되고, 상기 리세스(3)에 배치된 제3절연층(45)에 의해 상기 활성층(12) 및 제2반도체층(13)과 절연된다. 상기 제2 접촉층(141)은 복수개가 서로 이격되어 배치될 수 있다. 상기 제2 접촉층(141) 각각은 상기 돌출부(16)와 수직 방향으로 오버랩되게 배치될 수 있다. 상기 제3절연층(45)은 상기 리세스(3) 내에서 상기 제2접촉층(141)의 둘레를 절연시켜 준다. 제3절연층(45)은 상기 보호층(30) 및 제1절연층(41) 중 적어도 하나가 연장될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2 접촉층(141)은 제2전극층(83)의 연장부(61)에 연결될 수 있으며, 상기 연장부(61)는 상기 확산 방지층(50)으로부터 돌출될 수 있다. 상기 연장부(61)는 제1절연층(41)을 통해 돌출되고 보호층(30) 내에 배치된 홀(2)을 통해 관통되고, 제1전극층(82)과 절연될 수 있다. 다른 예로서, 상기 연장부(61)는 본딩층(60)으로부터 돌출될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2 접촉층(141)은 예컨대 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다. 상기 연장부(61)는 상기 확산 방지층(50)을 구성하는 물질 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지 않는다. 예컨대 상기 연장부(61)는 예로서 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다.
광 추출층(95)은 상기 발광구조물(10)의 표면을 보호하고, 상기 보호층(30)의 주변부와 접촉될 수 있다. 상기 광 추출층(95)은 상기 발광 구조물(10)을 구성하는 반도체층의 물질보다 낮은 굴절률을 가지며, 광 추출 효율을 개선시켜 줄 수 있다. 상기 광 추출층(95)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 광 추출층(95)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 한편, 상기 광 추출층(95)은 설계에 따라 생략될 수도 있다. 상기 광 추출층(95)은 상기 반도체보다 낮은 굴절률을 갖는 저 굴절층, 상기 발광 구조물(10)의 표면을 보호하는 보호층, 상기 발광 구조물(10)을 절연시키는 절연층, 상기 발광 구조물(10)으로부터 발생된 광을 투과시키는 투광층 중 적어도 하나로 정의될 수 있으며, 이에 대해 한정하지는 않는다. 실시 예에 의하면, 상기 발광구조물(10)은 상기 제1 전극층(82)과 상기 제2 전극층(83)에 의해 구동될 수 있다.
도 5와 같이, 제1발광 셀(121)의 제1전극층(82)과 제2전극층(83) 사이에 제1연결층(36A)이 배치되며, 상기 제1연결층(36A)은 도 4에 도시된 제3패드(113)에 연결되고 도 7에 도시된 제2캡핑층(36)으로부터 연장된다. 상기 제1연결층(36A)은 제1절연층(41)과 제2절연층(43) 사이에 배치될 수 있으며, 제2전극층(83) 및 제1발광 셀(121)의 제1전극층(82)과 전기적으로 절연된다. 이러한 제1연결층(36A)은 도 4와 같이 제1발광 셀(121)의 아래를 지나 제3발광 셀(123)의 제2캡핑층(36)으로 연장될 수 있다.
도 6 내지 도 9와 같이, 제2 및 제3발광 셀(122,123)의 제1전극층(82)과 제2전극층(83) 사이에 제2연결층(37A)이 배치되며, 상기 제2연결층(37A)은 도 4에 도시된 제4패드(114)에 연결되고 도 6 내지 도 9에 도시된 제3캡핑층(37)으로 연장된다. 상기 제2연결층(37A)은 제2 및 제3발광 셀(121,123)의 제1절연층(41)과 제2절연층(43) 사이에 배치될 수 있으며, 제2전극층(83) 및 제2 및 제3발광 셀(122,123)의 제1전극층(82)과 전기적으로 절연된다. 이러한 제2연결층(37A)은 도 6 내지 도 9와 같이 제2 및 제3발광 셀(122,123)의 아래를 지나 제4발광 셀(124)의 제3캡핑층(37)으로 연장될 수 있다.
이에 따라, 도 4의 제3발광 셀(123)은 제1영역(A1) 아래에 도 7과 같이 제1 및 제2캡핑층(35,36)이 접촉되고, 제3영역(A3) 아래에 도 7과 같이 제1캡핑층(35)과 제2연결층(37A)이 이격되어 배치될 수 있다. 제2캡핑층(36)은 상기 제2영역(A2)에서 상기 제1캡핑층(35)의 아래에 배치되지 않게 된다. 또한 제3발광 셀(123)의 제3영역(A3)은 제1 및 제2영역(A1,A2) 사이에 배치되며, 제2캡핑층(36)과 제2연결층(37A)이 오버랩되지 않는 영역으로서, 제1캡핑층(35)을 통해 전원을 공급하게 된다.
도 8 및 도 9와 같이, 상기 제4발광 셀(124) 아래에는 제1캡핑층(35)과 접촉되는 제3캡핑층(37)이 배치되고, 상기 제3캡핑층(37)은 상기 제1캡핑층(35)의 하면에 접촉되고 전원을 공급하게 된다. 상기 제2연결층(37A)의 일부(34)는 상기 제4패드(114) 아래에 연장되고 상기 패드(114) 아래에 접촉될 수 있다.
상기 제2 및 제3캡핑층(36,37)은 금속 예컨대, 제1캡핑층(35)과 동일한 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제2 및 제3캡핑층(36,37)의 두께는 300내지 700nm 범위로 형성될 수 있다. 상기 제2, 3캡핑층(36,37)의 두께가 상기 범위보다 얇은 경우 전류 스프레딩(spreading)이 저하될 수 있으며, 상기 300내지 700nm 범위보다 두꺼울 수 있으나 전류 스프레딩의 효과가 미미하며 발광 소자의 두께가 두꺼워지는 문제가 있다. 상기 제2 및 제3캡핑층(36,37)은 제3 및 제4발광 셀(123,124)의 아래에 배치된 제1캡핑층(35)의 하면에 접촉되고 상기 제1 및 제2연결층(36A,37A)을 통해 전원을 공급해 주게 된다.
상기 제1 및 제2연결층(36A,37A)은 금속 예컨대, 제2,3캡핑층(36,37)과 동일한 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제1 및 제2연결층(36A,37A)의 두께는 300내지 700nm 범위로 형성될 수 있다. 상기 제1,2연결층(36A,37A)의 두께가 상기 범위보다 얇은 경우 전류 전달을 위한 스프레딩이 저하될 수 있고, 상기 300내지 700nm 범위보다 두꺼울 경우 전류 전달을 위한 스프레딩의 효과가 미미하며 발광 소자의 두께가 두꺼워지는 문제가 있다.
따라서, 제1발광 소자(100)는 제1 내지 제4패드(111,112,113,114)로부터 이격된 제3 및 제4발광 셀(123,124)의 아래에 이중 캡핑층이 배치되고, 상기 이중 캡핑층에 의해 거리에 따른 제3 및 제3발광 셀(123,124) 간의 동작 전압의 편차가 증가되는 것을 줄여줄 수 있다. 또한 상기 제1 및 제2연결층(36A,37A)의 너비 차이를 줄여주어 제3 및 제4발광 셀(123,124) 아래에 위치한 제1캡핑층(35)을 통해 전달되는 동작 전압의 편차를 줄여줄 수 있다. 다른 예로서, 상기 제2, 3캡핑층(36,37) 및 제1,2연결층(36A,37A)은 상기 금속 중에서 제1캡핑층(35)의 재질과 다른 금속일 수 있다. 상기 제2, 3캡핑층(36,37) 및 제1,2연결층(36A,37A)은 상기 제1캡핑층(35)의 금속 물질보다 전기 전도성이 높은 금속으로 형성될 수 있다. 이는 제4발광 셀(124)의 제4패드(114)로부터 제3발광 셀(123)보다 더 이격된 제4발광 셀(124)의 동작 전압 편차를 줄여줄 수 있다. 또한 상기 제2캡핑층(36)은 상기 제1연결층(36A)의 금속과 동일한 금속으로 일체로 형성되거나, 별도의 금속으로 형성될 수 있다. 또한 상기 제3캡핑층(37)은 상기 제2연결층(37A)의 금속과 동일한 금속으로 일체로 형성되거나, 별도의 금속으로 형성될 수 있다.
상기 제2절연층(43)은 예로서 100 나노미터 내지 2000 나노미터의 두께로 형성될 수 있다. 상기 제2절연층(43)의 두께가 100 나노미터 미만으로 형성될 경우 절연 특성에 문제가 발생 될 수 있으며, 상기 제2절연층(43)의 두께가 2000 나노미터 초과로 형성될 경우, 상기 제1 및 제2연결층(36A,37A)을 절연하는 데 문제가 발생될 수 있다.
도 10은 비교 예의 발광 소자의 발광 셀에서의 동작 전압의 편차가 발생된 예를 나타낸 도면으로서, 도 4와 같은 제1 내지 제4발광 셀에 공급되는 전류(I1)가 낮은 경우에는 제1 및 제2발광 셀과 제3 및 제4발광 셀간의 전압 편차는 크지 않지만, 공급되는 전류(I2)가 커지면 제1 및 제2발광 셀과 제3 및 제4발광 셀 간의 전압 편차는 커지게 된다. 또한 제3 및 제4발광 셀은 공급 전류(I1,I2)의 차이에 따라 발광 소자의 샘플(SPL)들의 동작 전압의 편차는 0.2V 이상이 될 수 있다. 비교 예는 도 4의 제1발광 소자에서 제2캡핑층을 구비하지 않거나 제1 및 제2연결층의 너비 차이가 50% 이상 차이가 난 경우이다.
이에 반해, 도 11과 같이, 실시 예의 제1발광 소자의 발광 셀에서의 동작 전압의 편차는 도 10에 비해 감소하게 나타남을 알 수 있다. 또한 도 11과 같이, 발광 소자의 제1 내지 제4발광 셀 중에서 제3 및 제4발광 셀은 공급 전류(I1,I2)의 차이에 따라 발광 소자의 샘플(SPL)들의 동작 전압이 편차는 0.1V 미만으로 감소하게 된다. 즉, 실시 예는 높은 전류에서 비교 예의 동작 전압의 편차보다 1/2배 이하로 줄어들게 되어, 각 발광 소자의 제3 및 제4발광 셀의 신뢰성을 개선시켜 줄 수 있다.
실시 예에 따른 발광소자는 하나의 소자 내에 개별 구동될 수 있는 복수의 발광 셀을 포함할 수 있다. 실시 예에서는 하나의 발광소자에 4 개의 발광 셀이 배치된 경우를 기준으로 설명하였으나, 하나의 발광소자에 5 개 또는 6 개 이상의 발광 셀이 배치될 수 있으며, 또한 개별 구동되도록 구현될 수 있다. 이러한 구조를 갖는 발광소자는 하나의 예로서 차량의 조명장치, 예컨대 전조등 또는 후미등에 유용하게 적용될 수 있다.
또한, 실시 예에 따른 발광소자는, 상부에 형광체층(미도시) 및 렌즈 중 적어도 하나를 포함될 수 있으며, 상기 형광체층은 예컨대 컨포멀(conformal) 코팅을 통하여 균일한 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 또한 각 발광 소자는 표면에 몰딩 부재로 몰딩되어 패키지로 제공될 수 있다.
실시 예에 따른 발광소자의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 자동차 전조등뿐만 아니라 후미등에도 적용될 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
실시 예는 발광 소자의 신뢰성을 개선시켜 줄 수 있다.
실시 예는 램프, 가로등, 전광판, 및 전조등과 같은 조명 장치에 적용될 수 있다.

Claims (20)

  1. 적어도 하나의 발광 셀을 포함하는 제1발광부 및 복수의 발광 셀을 갖는 제2발광부을 포함하며, 상기 발광 셀은 발광 구조물 및 상기 발광 구조물 아래에 배치된 제1전극층을 구비하며;
    상기 제1발광부의 발광 셀 상에 배치되며, 상기 제1 및 제2발광부의 발광 셀 각각에 연결된 복수의 패드;
    상기 제1발광부의 발광 셀의 하부 영역부터 상기 제2발광부의 복수의 발광 셀의 하부 영역까지 연장된 복수의 연결층;
    상기 제1 및 제2발광부의 발광 셀들 아래에 배치된 제2전극층;
    상기 제1 및 제2전극층 사이에 배치된 절연층; 및
    상기 적어도 하나의 발광 셀과 상기 복수의 발광 셀 사이에 배치된 간극부를 포함하며,
    상기 복수의 연결층 각각은 상기 간극부의 하부 영역을 통해 상기 제2발광부의 복수의 발광 셀 각각에 연결되는 발광 소자.
  2. 제1항에 있어서,
    상기 제1발광부는 상기 제2발광부의 발광 셀의 개수와 동일한 개수의 발광 셀을 포함하는 발광 소자.
  3. 제2항에 있어서,
    상기 간극부 아래에 배치된 각 연결층의 너비는 상기 1발광부의 발광 셀 아래에 배치된 각 연결층의 너비보다 넓게 배치되는 발광 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2발광부의 복수의 발광 셀은 상기 제1전극층 아래에 배치된 복수의 캡핑층을 포함하며,
    상기 복수의 연결층은 상기 간극부를 통해 상기 복수의 캡핑층 중 적어도 하나에 연결되는 발광 소자.
  5. 제4항에 있어서,
    상기 제1발광부의 발광 셀은 제1길이를 갖는 제1 및 제2발광 셀을 포함하며,
    상기 제2발광부의 발광 셀은 상기 제1길이보다 긴 제2길이를 갖는 제3 및 제4발광 셀을 포함하며,
    상기 제3발광 셀은 상기 제1 및 제2발광 셀과 상기 제4발광 셀 사이에 배치되는 발광 소자.
  6. 제5항에 있어서,
    상기 복수의 연결층은 상기 제1발광 셀 아래에 배치되고 제3발광 셀과 연결된 제1연결층과, 상기 제2발광 셀 아래에 배치되고 제4발광 셀과 연결된 제2연결층을 포함하며,
    상기 제1 및 제2연결층은 상기 제1 및 제2발광 셀의 제1전극층과 제2전극층 사이에 절연되는 발광 소자.
  7. 제6항에 있어서,
    상기 복수의 패드는 상기 제1발광 셀 상에 배치되고 상기 제1발광 셀에 연결된 제1패드, 상기 제1발광 셀 상에 배치되며 제1연결 층에 연결된 제2패드, 상기 제2발광 셀 상에 배치되며 상기 제2발광 셀에 연결된 제3패드, 및 상기 제2발광 셀 상에 배치되며 상기 제2연결층에 연결된 제4패드를 포함하는 발광 소자.
  8. 제5항에 있어서,
    상기 복수의 캡핑층은, 상기 제1내지 제4발광 셀의 아래에 배치된 제1캡핑층; 상기 제3발광 셀의 제1캡핑층 아래에 배치되며 상기 제1연결층에 연결된 제2캡핑층; 및 상기 제4발광 셀의 제1캡핑층 아래에 배치되며 상기 제2연결층에 연결된 제3캡핑층을 포함하는 발광 소자.
  9. 제8항에 있어서,
    상기 제1 내지 제4발광 셀의 제1캡핑층과 상기 발광 구조물 사이에 배치된 제1접촉층; 및 제1접촉층과 제1캡핑층 사이에 배치된 반사층을 포함하는 발광 소자.
  10. 제6항에 있어서,
    상기 제1연결층과 제2연결층은 상기 제3발광 셀 아래에 배치되며, 상기 제1 및 제2연결층의 너비는 서로 동일한 너비를 갖는 발광 소자.
  11. 제5항에 있어서,
    상기 제3발광 셀은 상기 패드로부터 멀어질수록 길이가 점차 작아지며,
    상기 제4발광 셀은 상기 패드로부터 멀어질수록 길이가 점차 커지는 발광 소자.
  12. 제5항에 있어서,
    상기 제2전극층은 상기 제1 및 제2발광부의 발광 셀들에 공통으로 연결되는 발광 소자.
  13. 제6항에 있어서,
    상기 제2전극층은 상기 절연층 아래에 배치된 확산 방지층; 상기 확산 방지층 아래에 배치된 본딩층; 및 상기 본딩층 아래에 배치된 전도성 지지부재를 포함하는 발광 소자.
  14. 제13항에 있어서,
    상기 발광 구조물은 상기 제2전극층과 연결된 제1반도체층; 상기 제1반도체층 아래에 활성층; 및 상기 활성층 아래에 배치되며 상기 제1전극층과 연결된 제2반도체층을 포함하며,
    상기 제1반도체층과 상기 제2전극층에 연결되며 상기 제1반도체층 내에 배치된 제2접촉층을 포함하는 발광 소자.
  15. 제14항에 있어서,
    상기 제2접촉층은 상기 제1 내지 제3발광부의 각 발광 셀 내에 복수로 배치되는 발과 소자.
  16. 제15항에 있어서,
    상기 제2접촉층은 상기 제1 및 제2연결층과 수직 방향으로 오버랩되지 않는 영역에 배치되는 발광 소자.
  17. 제1 및 제2 발광 셀을 포함하는 제1발광부;
    제3 및 제4발광 셀을 포함하는 제2발광부;
    상기 제1 및 제2발광 셀 상에 배치되며 상기 제1 내지 제4발광 셀에 연결된 복수의 패드;
    상기 제1 내지 제4발광 셀 아래에 배치된 절연층;
    상기 절연층 아래에 배치된 본딩층;
    상기 본딩층 아래에 배치된 확산 방지층;
    상기 확산 방지층 아래에 배치된 전도성 지지부재;
    상기 절연층과 상기 제1 내지 제4발광 셀 사이에 배치된 제1캡핑층;
    상기 절연층과 상기 제3 및 제4발광 셀의 본딩층 사이에 배치된 제2캡핑층;
    상기 제1 및 제3발광 셀 아래에 배치되고 상기 제1캡핑층에 연결된 제1연결층;
    상기 제2 및 제4발광 셀 아래에 배치되고 상기 제2캡핑층에 연결된 제2연결층을 포함하며,
    상기 제1 내지 제4발광 셀은 제1반도체층, 상기 제1반도체층 아래에 배치된 활성층 및 상기 활성층 아래에 배치된 제2반도체층을 포함하며,
    상기 제1반도체층은 상기 본딩층에 연결되며,
    상기 제2반도체층은 상기 제1캡핑층에 연결되며,
    상기 제3발광 셀은 상기 제1 및 제2발광 셀과 제4발광 셀 사이에 배치되며,
    상기 제4발광 셀은 상기 패드로부터 멀어질수록 길이가 점차 길어지며,
    상기 제3 및 제4발광 셀은 상기 복수의 패드와의 거리가 서로 다르며,
    상기 제1발광 셀과 제3발광 셀 사이의 영역에 배치된 제1연결층의 너비는 상기 제2 및 제3발광 셀 사이의 영역에 배치된 제2연결층의 너비와 동일한 너비를 갖는 발광 소자.
  18. 제17항에 있어서,
    상기 본딩층으로부터 상기 제1 내지 제4발광 셀의 제1반도체층 방향으로 돌출된 복수의 연장부; 상기 연장부와 상기 제1반도체층에 연결된 제1접촉층; 및 상기 제1 내지 제4발광 셀의 제2반도체층과 상기 제1캡핑층 사이에 배치된 제2접촉층을 포함하는 발광 소자.
  19. 제17항에 있어서,
    상기 제1캡핑층과 상기 제1접촉층 사이에 배치된 반사층을 포함하는 발광 소자.
  20. 제17항에 있어서,
    상기 복수의 패드는 상기 제1 내지 제4발광 셀의 제1캡핑층 각각에 연결되며,
    상기 제1 내지 제4발광 셀의 제1반도체층은 상기 본딩층에 공통으로 연결되는 발광 소자.
PCT/KR2015/006273 2014-06-27 2015-06-22 발광소자 WO2015199388A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201580034883.0A CN106663719B (zh) 2014-06-27 2015-06-22 发光器件
EP15811336.5A EP3163615B1 (en) 2014-06-27 2015-06-22 Light emitting device
US15/322,045 US9985172B2 (en) 2014-06-27 2015-06-22 Light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140079454A KR102212666B1 (ko) 2014-06-27 2014-06-27 발광소자
KR10-2014-0079454 2014-06-27

Publications (1)

Publication Number Publication Date
WO2015199388A1 true WO2015199388A1 (ko) 2015-12-30

Family

ID=54938413

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/006273 WO2015199388A1 (ko) 2014-06-27 2015-06-22 발광소자

Country Status (5)

Country Link
US (1) US9985172B2 (ko)
EP (1) EP3163615B1 (ko)
KR (1) KR102212666B1 (ko)
CN (1) CN106663719B (ko)
WO (1) WO2015199388A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910350B2 (en) * 2014-05-24 2021-02-02 Hiphoton Co., Ltd. Structure of a semiconductor array
KR102353570B1 (ko) * 2015-08-24 2022-01-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 구비한 발광 소자 패키지
JP6564348B2 (ja) * 2016-06-06 2019-08-21 日機装株式会社 深紫外発光素子
JP7021625B2 (ja) * 2018-09-28 2022-02-17 豊田合成株式会社 発光装置
US11621253B2 (en) 2018-11-02 2023-04-04 Seoul Viosys Co., Ltd. Light emitting device
KR20200137540A (ko) * 2019-05-30 2020-12-09 서울바이오시스 주식회사 수직형 발광 다이오드

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332773A (ja) * 2004-05-21 2005-12-02 Semiconductor Energy Lab Co Ltd 照明装置
JP2011170290A (ja) * 2010-02-22 2011-09-01 Panasonic Electric Works Co Ltd 表示装置
KR20130025232A (ko) * 2011-09-01 2013-03-11 엘지이노텍 주식회사 발광 소자
KR20130046755A (ko) * 2011-10-28 2013-05-08 엘지이노텍 주식회사 발광 소자
JP2014096591A (ja) * 2012-11-09 2014-05-22 Lg Innotek Co Ltd 発光素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647279B1 (ko) * 2003-11-14 2006-11-17 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
DE102008011848A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR101571577B1 (ko) * 2008-02-29 2015-11-24 오스람 옵토 세미컨덕터스 게엠베하 모놀리식 광전자 반도체 본체 및 그 제조 방법
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
DE102008062933B4 (de) 2008-12-23 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Projektionsvorrichtung
KR100986570B1 (ko) 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
EP2660882B1 (en) 2010-12-28 2018-10-03 Nichia Corporation Semiconductor light-emitting device
KR20130029543A (ko) 2011-09-15 2013-03-25 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR101956033B1 (ko) 2011-12-13 2019-03-11 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
TWI478384B (zh) * 2011-12-28 2015-03-21 Toshiba Kk Semiconductor light emitting element and manufacturing method thereof
KR102098110B1 (ko) * 2013-04-11 2020-04-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332773A (ja) * 2004-05-21 2005-12-02 Semiconductor Energy Lab Co Ltd 照明装置
JP2011170290A (ja) * 2010-02-22 2011-09-01 Panasonic Electric Works Co Ltd 表示装置
KR20130025232A (ko) * 2011-09-01 2013-03-11 엘지이노텍 주식회사 발광 소자
KR20130046755A (ko) * 2011-10-28 2013-05-08 엘지이노텍 주식회사 발광 소자
JP2014096591A (ja) * 2012-11-09 2014-05-22 Lg Innotek Co Ltd 発光素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3163615A4 *

Also Published As

Publication number Publication date
US9985172B2 (en) 2018-05-29
EP3163615B1 (en) 2021-05-05
US20170148946A1 (en) 2017-05-25
CN106663719B (zh) 2019-04-09
KR102212666B1 (ko) 2021-02-05
EP3163615A4 (en) 2017-05-03
EP3163615A1 (en) 2017-05-03
KR20160001259A (ko) 2016-01-06
CN106663719A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
WO2016190664A1 (ko) 발광소자
WO2015199388A1 (ko) 발광소자
WO2015194804A1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
WO2009134029A2 (ko) 반도체 발광소자
WO2016153218A1 (ko) 발광 소자, 이를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 조명 장치
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
WO2009131319A2 (ko) 반도체 발광소자
WO2010011057A2 (ko) 반도체 발광소자 및 그 제조방법
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2017014512A1 (ko) 발광 소자
WO2016117910A1 (ko) 발광 소자
WO2017155284A1 (ko) 반도체 소자, 표시패널 및 표시패널 제조방법
WO2016153214A1 (ko) 발광 소자 및 발광 소자 패키지
WO2009125953A2 (ko) 발광 소자
WO2014046527A1 (ko) 발광소자
WO2016190665A1 (ko) 발광소자
WO2010011048A2 (ko) 반도체 발광소자 및 그 제조방법
WO2015156504A1 (ko) 발광소자 및 이를 구비하는 조명 시스템
WO2014058224A1 (ko) 발광소자
WO2013162337A1 (en) Light emitting device and light emitting device package
WO2015147518A1 (ko) 렌즈, 이를 포함하는 발광소자 모듈
WO2017014580A1 (ko) 발광 소자 패키지
WO2009139603A2 (ko) 반도체 발광소자
WO2017034212A1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15811336

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15322045

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2015811336

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015811336

Country of ref document: EP