KR20130025232A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20130025232A
KR20130025232A KR20110088636A KR20110088636A KR20130025232A KR 20130025232 A KR20130025232 A KR 20130025232A KR 20110088636 A KR20110088636 A KR 20110088636A KR 20110088636 A KR20110088636 A KR 20110088636A KR 20130025232 A KR20130025232 A KR 20130025232A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
metal
disposed
emitting device
Prior art date
Application number
KR20110088636A
Other languages
English (en)
Other versions
KR101830719B1 (ko
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110088636A priority Critical patent/KR101830719B1/ko
Priority to US13/402,619 priority patent/US8884506B2/en
Priority to JP2012051937A priority patent/JP5960452B2/ja
Priority to EP12159105.1A priority patent/EP2565921B1/en
Priority to CN201210075741.7A priority patent/CN102969426B/zh
Publication of KR20130025232A publication Critical patent/KR20130025232A/ko
Application granted granted Critical
Publication of KR101830719B1 publication Critical patent/KR101830719B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

발광 소자는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 복수의 발광 영역들, 및 상기 발광 영역들 사이에 위치하는 경계 영역으로 구분되는 발광 구조물, 상기 복수의 발광 영역들 각각의 상부에 배치되는 제1 전극, 상기 복수의 발광 영역들 각각의 아래에 배치되는 제1 금속층들, 상기 제1 금속층들 아래에 배치되는 금속판들, 상기 제1 금속층들 상호 간, 및 상기 제1 금속층들과 상기 금속판들 상호 간을 전기적으로 절연시키는 제1 절연층, 및 상기 제1 전극과 상기 금속판들을 연결하는 연결 전극을 포함하며, 상기 금속판들과 상기 연결 전극의 연결에 의하여 상기 발광 영역들은 직렬 연결된다.

Description

발광 소자{A LIGHT EMITTING DEVICE}
실시 예는 발광 소자, 발광 소자 패키지, 조명 장치, 및 표시 장치에 관한 것이다.
질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 LED(Light Emitting Diode)가 개발되었다.
이러한 LED은 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율ㆍ고출력칩 및 패키징 기술에 의한 고휘도의 구현이다.
고휘도를 구현하기 위해서 광추출 효율을 높이는게 중요하다. 광 추출 효율을 높이기 위하여 플립칩(flip-chip) 구조, 표면 요철 형성(surface texturing), 요철이 형성된 사파이어 기판(patterned sapphire substrate: PSS), 광결정 (photonic crystal) 기술, 및 반사 방지막 (anti-reflection layer) 구조 등을 이용한 다양한 방법들이 연구되고 있다.
일반적으로 발광 소자는 빛을 발생하는 발광 구조물과, 전원이 공급되는 제1 전극과 제2 전극과, 전류 분산을 목적으로 하는 전류 차단층과, 발광 구조물과 오믹 접촉하는 오믹층과, 광추출 효율을 향상시키기 위한 반사층을 포함할 수 있다. 일반적인 발광 소자의 구조에 대해서는 공개번호 10-2011-0041270에 개시되어 있다.
실시 예는 높은 구동 전압으로 인한 파손을 방지할 수 있는 발광 소자를 제공한다.
실시 예에 따른 발광 소자는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 복수의 발광 영역들, 및 상기 발광 영역들 사이에 위치하는 경계 영역으로 구분되는 발광 구조물; 상기 복수의 발광 영역들 각각의 상부에 배치되는 제1 전극; 상기 복수의 발광 영역들 각각의 아래에 배치되는 제1 금속층들; 상기 제1 금속층들 아래에 배치되는 금속판들; 상기 제1 금속층들 상호 간, 및 상기 제1 금속층들과 상기 금속판들 상호 간을 전기적으로 절연시키는 제1 절연층; 및 상기 제1 전극과 상기 금속판들을 연결하는 연결 전극을 포함하며, 상기 금속판들과 상기 연결 전극의 연결에 의하여 상기 발광 영역들은 직렬 연결된다.
상기 제1 금속층은 상기 제2 도전형 반도체층 아래에 배치되는 오믹층; 상기 오믹층 아래에 배치되는 반사층; 및 상기 반사층 아래에 배치되는 제1 배리어층을 포함할 수 있다.
상기 금속판들 각각은 상기 발광 영역들 중 어느 하나를 제외한 나머지 발광 영역들 각각에 대응하여 배치될 수 있다.
상기 발광 소자는 상기 금속판들 아래에 배치되고, 상기 제1 금속층들 중 상기 어느 하나와 전기적으로 연결되는 제2 배리어층; 및 상기 제2 배리어층과 상기 금속판들 사이에 배치되는 제2 절연층을 더 포함할 수 있다.
상기 연결 전극은 인접하는 2개의 발광 영역들 중 어느 하나의 제1 전극과 나머지 다른 하나에 대응하는 금속판을 전기적으로 연결할 수 있다.
상기 발광 소자는 상기 발광 영역들 각각과 상기 연결 전극 사이에 배치되는 패시베이션층; 및 상기 경계 영역에 배치되는 보호층을 더 포함할 수 있다.
상기 연결 전극은 상기 패시베이션층 상에 배치되고, 상기 보호층 및 상기 제1 절연층을 관통할 수 있다.
상기 금속판들 각각은 적어도 일부가 상기 제1 절연층을 관통하여 대응하는 제1 금속층과 접촉할 수 있다. 상기 금속판들의 일 부분은 인접하는 경계 영역과 수직 방향으로 오버랩될 수 있다.
상기 나머지 발광 영역들 중 어느 하나의 발광 영역에 대응하여 배치되는 금속판의 적어도 일 부분은 상기 어느 하나의 발광 영역에 인접하는 다른 발광 영역과 수직 방향으로 오버랩될 수 있다.
상기 금속판들 각각은 판(plate) 형태를 가지며, 상기 연결 전극이 연결되는 베이스 판; 및 상기 베이스 판으로부터 돌출되며, 상기 제1 절연층을 관통하여 상기 대응하는 제1 금속층에 연결되는 관통부를 포함할 수 있다. 상기 관통부는 상기 베이스 판과 동일한 물질이고, 일체형일 수 있다. 상기 관통부의 일변의 길이는 상기 베이스 판의 일변의 길이와 동일할 수 있다.
상기 베이스 판은 적어도 하나의 관통 홈을 가질 수 있다. 상기 베이스 판의 상면 및 하면 중 적어도 하나에는 거칠기가 형성될 수 있다. 상기 베이스 판은 그물 구조(meshed structure)일 수 있다.
실시 예는 높은 구동 전압으로 인한 전기장의 집중을 분산시켜 발광 소자의 파손을 방지할 수 있다.
도 1은 제1 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 AB 방향의 단면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자를 AB 방향과 CD 방향으로 절단한 사시도를 나타낸다.
도 4는 도 2에 도시된 금속판들의 제1 실시 예를 나타낸다.
도 5는 도 2에 도시된 금속판들의 제2 실시 예를 나타낸다.
도 6은 도 2에 도시된 금속판들의 제3 실시 예를 나타낸다.
도 7은 도 2에 도시된 금속판들의 제4 실시 예를 나타낸다.
도 8은 도 2에 도시된 금속판들의 제5 실시 예를 나타낸다.
도 9는 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다
도 11은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지를 설명한다.
도 1은 제1 실시 예에 따른 발광 소자(100)의 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자(100)의 AB 방향의 단면도를 나타낸다.
도 1 및 도 2를 참조하면, 발광 소자(100)는 복수의 발광 영역들(P1 내지 Pn, n>1인 자연수)로 구분되는 발광 구조물(light emitting structure, 110)과, 제1 전극(120)과, 전류 차단층(Current Blocking Layer, 130)과, 보호층(135)과, 오믹층(ohmic layer, 140), 반사층(reflective layer, 150) 및 제1 배리어층(barrier layer, 162)을 포함하는 제1 금속층들(metal layers, 101-1 내지 101-n, n>1인 자연수)과, 제1 절연층(172) 및 제2 절연층(174)을 포함하는 절연층(170)과, 금속판들(metal plates, 180-1 내지 180-j, j≥1인 자연수)과, 제2 배리어층(164), 접합층(bonding layer, 190), 및 지지층(supporter, 195)을 포함하는 제2 금속층(102)과, 패시베이션층(passivation layer, 189)과, 연결 전극(122-1 내지 122-m, m>1인 자연수)을 포함한다.
발광 구조물(110)은 빛을 발생하며, 복수의 3족 내지 5족 원소의 화합물 반도체층을 포함할 수 있다. 도 2에 도시된 바와 같이, 발광 구조물(110)은 제2 도전형 반도체층(116), 활성층(114), 및 제1 도전형 반도체층(112)이 순차로 적층된 구조일 수 있다. 즉 제2 도전형 반도체층(116)은 제1 도전형 반도체층(112) 아래에 위치할 수 있으며, 활성층(144)은 제1 도전형 반도체층(112)과 제2 도전형 반도체층(114) 사이에 위치할 수 있다.
제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 제2 도전형 반도체층(116)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
활성층(114)은 제1 도전형 반도체층(112) 및 제2 도전형 반도체층(116)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다. 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
예컨대, 활성층(114)이 양자우물구조인 경우, 활성층(114)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 포함하는 단일 또는 다중 양자 우물 구조를 가질 수 있다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
활성층(114)과 제1 도전형 반도체층(112) 사이, 또는 활성층(114)과 제2 도전형 반도체층(116) 사이에는 도전형 클래드층(clad layer)이 배치될 수도 있으며, 도전형 클래드층은 질화물 반도체(예컨대, AlGaN)로 형성될 수 있다.
발광 구조물(110)은 제2 도전형 반도체층(116) 아래에 제3 도전형 반도체층(미도시)을 더 포함할 수 있으며, 제3 도전형 반도체층은 제2 도전형 반도체층(116)과 반대의 극성을 가질 수 있다. 제1 도전형 반도체층(112)은 N형 반도체층이고, 제2 도전형 반도체층(116)은 P형 반도체층으로 구현될 수 있으며, 이에 따라 발광 구조물(110)은 N-P 접합, P-N 접합, N-P-N 접합, 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
발광 구조물(110)은 복수 개의 서로 이격하는 발광 영역들(P1 내지 Pn, n>1인 자연수) 및 경계 영역(S)을 포함할 수 있다. 이때 경계 영역(S)은 발광 영역들(P1 내지 Pn, n>1인 자연수) 사이에 위치하는 영역일 수 있다. 또는 경계 영역(S)은 발광 영역들(P1 내지 Pn, n>1인 자연수) 각각의 둘레에 위치하는 영역일 수 있다.
하나의 칩(single chip)의 발광 구조물(110)은 경계 영역(S)에 의하여 복수 개의 발광 영역들(P1 내지 Pn, n>1인 자연수)로 구분될 수 있다.
보호층(135)은 경계 영역(S) 상에 배치될 수 있으며, 보호층(135)에 의하여 발광 영역들(P1 내지 Pn, n>1인 자연수)이 정의될 수 있다. 보호층(135)은 발광 구조물(110)을 복수의 발광 영역들(P1 내지 Pn, n>1인 자연수)로 구분하기 위한 아이솔레이션(isolation) 식각시 발광 영역들(P1 내지 Pn, n>1인 자연수)을 보호하여 발광 소자(100)의 신뢰성이 저하되는 현상을 감소시킬 수 있다. 보호층(135)은 전류 차단층(130)과 동일한 물질로 형성될 수 있다.
예컨대, 도 1에 도시된 발광 구조물(110)은 9개의 발광 영역들(P1 내지 Pn, 예컨대, n=9), 및 발광 영역들(P1 내지 Pn, 예컨대, n=9) 사이와 발광 영역들(P1 내지 Pn, 예컨대, n=9) 각각의 둘레에 위치하는 경계 영역(S)으로 구분될 수 있다.
발광 영역들(P1 내지 Pn, 예컨대, n=9) 각각은 제2 도전형 반도체층(116), 활성층(114), 및 제1 도전형 반도체층(112)이 수직 방향으로 적층된 형태일 수 있다. 여기서 수직 방향은 제2 도전형 반도체층(116)으로부터 제1 도전형 반도체층(112)으로 향하는 방향이거나, 또는 지지층(190)과 수직인 방향일 수 있다.
제1 전극(120)은 발광 영역들(P1 내지 Pn, 예컨대, n=9) 상에 배치된다. 즉 제1 전극(120)은 발광 영역들(P1 내지 Pn, 예컨대, n=9) 각각의 제1 도전형 반도체층(112) 상에 배치될 수 있다. 제1 전극(120)은 소정의 패턴 형상일 수 있으며, 도 1에 도시된 패턴에 한정되는 것은 아니며, 다양한 형태로 구현될 수 있다.
제1 도전형 반도체층(112)의 상면은 광 추출 효율을 증가시키기 위해 거칠기(roughness, 112-1)가 형성될 수 있다. 또한 광 추출 효율을 증가시키기 위하여 제1 전극(120)의 표면에도 거칠기(미도시)가 형성될 수 있다.
제1 전극(120)은 발광 영역들(P1 내지 Pn, 예컨대, n=9) 각각의 제1 도전형 반도체층(112)의 상면 가장 자리를 따라 배치되는 외부 전극(92), 및 외부 전극(92)의 내부에 배치되는 내부 전극(94)을 포함할 수 있다.
전류 차단층(130)은 발광 영역들(P1 내지 Pn, 예컨대, n=9) 각각의 제2 도전형 반도체층(116) 아래에 배치되며, 제2 도전형 반도체층(116)의 하면에 접촉할 수 있다.
예컨대, 전류 차단층(130)은 발광 영역들(P1 내지 Pn, 예컨대, n=9) 각각의 제2 도전형 반도체층(116) 하면의 일부 영역 상에 배치될 수 있다. 전류 차단층(130)은 발광 영역들(P1 내지 Pn, 예컨대, n=9) 각각의 특정 영역에 전류가 집중되는 현상을 완화하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다.
전류 차단층(130)은 제1 전극(120)에 대응하여 배치되며, 수직 방향으로 제1 전극(120)과 적어도 일부가 오버랩된다. 전류 차단층(130)은 제1 전극(120)의 패턴에 대응하는 패턴 형상을 가질 수 있다. 여기서 수직 방향은 제2 도전형 반도체층(112)으로부터 제1 도전형 반도체층(116)으로 향하는 방향일 수 있다.
전류 차단층(130)은 반사층(150) 또는 오믹층(140)보다 전기 전도성이 낮은 물질, 제2 도전형 반도체층(116)과 쇼트키 접촉을 형성하는 물질, 또는 전기 절연성 물질을 이용하여 형성될 수 있다. 예를 들어, 전류 차단층(130)은 ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.
제1 금속층들(101-1 내지 101-n, 예컨대, n=9) 각각은 복수의 발광 영역들(P1 내지 Pn, 예컨대,n=9) 중 대응하는 어느 하나의 제2 도전형 반도체층(116) 아래에 서로 이격하여 배치될 수 있다. 제1 금속층들(101-1 내지 101-n, 예컨대, n=9) 각각은 오믹층(140), 반사층(150), 및 제1 배리어층(162)을 포함할 수 있다.
오믹층(140)은 발광 영역들(P1 내지 Pn, 예컨대, n=9) 각각의 아래에 배치되며, 제2 도전형 반도체층(116)과 오믹 접촉한다. 오믹층(140)은 제2 전극층(101)으로부터 발광 구조물(240)로 전원이 원활히 공급되도록 하는 역할을 한다. 예컨대, 오믹층(140)은 In, Zn, Ag, Sn, Ni, 및 Pt 중 적어도 하나를 포함할 수 있다.
반사층(150)은 발광 영역들(P1 내지 Pn, 예컨대, n=9) 각각의 오믹층(140) 아래에 배치되며, 발광 구조물(110)로부터 입사되는 광을 반사시켜 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다. 반사층(150)은 오믹층(140)의 최외각 측면과 접하며, 오믹층(140)의 둘레를 감쌀 수 있다.
반사층(150)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 이들의 합금으로 형성될 수 있다. 또한 반사층(150)은 금속 또는 합금과 IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 예를 들어, 반사층(150)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다.
다른 실시 예에서는 오믹층(140)을 따로 형성하지 않고, 반사층(150)으로 사용되는 물질을 제2 도전형 반도체층(116)과 오믹 접촉을 하는 물질로 선택하여 반사층(150)이 제2 도전형 반도체층(116)과 오믹 접촉을 이루도록 할 수 있다.
제1 배리어층(162)은 발광 영역들(P1 내지 Pn, 예컨대,n=9) 각각의 반사층(150) 아래에 배치되며, 지지층(195)의 금속 이온이 반사층(150)과 오믹층(140)으로 전달 또는 확산하는 것을 방지한다. 제1 배리어층(162)은 배리어 금속 물질, 예컨대, Pt, Ti, W, V, Fe, Mo 중 적어도 하나를 포함하며, 단일층(single layer) 또는 멀티층(multilayer)일 수 있다.
금속판들(180-1 내지 180-j, j≥1인 자연수)은 제1 금속층들(101-1 내지 101-n, 예컨대, n=9) 아래에 서로 이격하여 배치된다. 금속판들(180-1 내지 180-j, j≥1인 자연수)은 도전 물질, 예컨대, Ti, Ni, Cu, Au, Pt, W 중 적어도 하나 또는 이들의 합금일 수 있다.
금속판들(180-1 내지 180-j, j≥1인 자연수) 각각은 발광 영역들(P1 내지 Pn, 예컨대, n=9) 중 어느 하나를 제외한 나머지 발광 영역들(P2 내지 Pn, 예컨대, n=9) 각각에 대응하여 배치될 수 있다.
예컨대, 금속판들(180-1 내지 180-j, 예컨대, j=8) 각각은 제1 금속층들(101-1 내지 101-n, 예컨대,n=9) 중 어느 하나를 제외한 나머지들 각각에 대응하여 배치될 수 있으며, 대응하는 어느 하나와 전기적으로 연결될 수 있다.
금속판들(180-1 내지 180-j, 예컨대, j=8) 각각은 제1 발광 영역(P1)을 제외한 나머지 발광 영역들(P2 내지 Pn, 예컨대, n=9) 각각의 아래에 위치하는 제1 금속층들(101-2 내지 101-n, 예컨대, n=9)에 대응하여 배치될 수 있다.
예컨대, 제1 금속판(180-1)은 제2 발광 영역(P2)의 제1 금속층(101-2)에 대응하여 배치될 수 있으며, 제2 발광 영역(P2)의 제1 금속층(101-2)과 전기적으로 연결될 수 있다.
제1 절연층(172)은 제1 금속층들(101-1 내지 101-n, 예컨대, n=9)의 둘레를 감싼다. 제1 절연층(172)은 제1 금속층들(101-1 내지 101-n, 예컨대, n=9) 사이, 및 제1 금속층들(101-1 내지 101-n, 예컨대, n=9)과 금속판들(180-1 내지 180-j, 예컨대, j=8) 사이에 배치될 수 있다.
제1 절연층(172)은 제1 금속층들(101-1 내지 101-n, 예컨대, n=9) 상호 간을 전기적으로 절연하고, 제1 금속층들(101-1 내지 101-n, 예컨대, n=9)과 금속판들(180-1 내지 180-j, 예컨대, j=8) 상호 간을 서로 전기적으로 절연시킬 수 있다.
제2 배리어층(164)은 제1 절연층(172) 아래에 배치되며, 발광 영역들(P1 내지 Pn, 예컨대, n=9) 중 어느 하나의 아래에 위치하는 제1 금속층(예컨대, 101-1)과 전기적으로 연결될 수 있다.
예컨대, 제2 배리어층(164)은 제2 절연층(174) 아래에 위치하며, 제1 발광 영역(P1) 아래에 위치하는 제1 금속층(101-1)과 전기적으로 접촉할 수 있다.
후술하는 지지층(195)과 본딩되는 제2 배리어층(164)과 전기적으로 연결되는 제1 발광 영역(P1)의 제1 금속층(예컨대, 101-1)에는 제2 전원(예컨대, 양의 전원)이 공급될 수 있다.
제2 배리어층(164)은 제1 배리어층(162)과 동일한 물질로 이루어질 수 있으며, 단일층(single layer) 또는 멀티층(multilayer)일 수 있다.
제2 절연층(174)은 금속판들(180-1 내지 180-j, 예컨대, j=8) 사이, 및 금속판들(180-1 내지 180-j, 예컨대, j=8)과 제2 배리어층(164) 사이에 배치될 수 있다. 제1 절연층(172) 및 제2 절연층(174)은 절연 물질, 예컨대, Al2O3, SiO2,Si3N4, TiO2, AlN 중 적어도 하나일 수 있으며, 단층 또는 다층일 수 있다.
금속판들(180-1 내지 180-j, 예컨대, j=8) 각각은 적어도 일부가 제1 절연층(172)을 관통하여 금속판들(180-1 내지 180-j, 예컨대, j=8) 각각에 대응하는 제1 금속층(101-2 내지 101-n, 예컨대, n=9)과 접촉할 수 있다.
예컨대, 금속판들(180-1 내지 180-j, 예컨대, j=8) 각각은 적어도 일부가 제1 절연층(172)을 관통하여 제1 배리어층(162)과 접촉할 수 있다.
금속판들(180-1 내지 180-j, 예컨대, j=8) 각각은 발광 영역들(P1 내지 Pn, 예컨대, n=9) 중 어느 하나(예컨대, P1)를 제외한 나머지 발광 영역들(P2 내지 Pn, 예컨대, n=9)의 제1 금속층(101-2 내지 101-n, 예컨대, n=9)에 대응하여 배치될 수 있다.
나머지 발광 영역들(P2 내지 Pn, 예컨대, n=9) 각각에 대응하여 배치되는 금속판들(180-1 내지 180-j, 예컨대, j=8)의 일 부분은 인접하는 경계 영역(S)과 수직 방향으로 오버랩될 수 있다. 예컨대, 제2 발광 영역(P2)에 대응하여 배치되는 제1 금속판(180-1)은 제2 발광 영역(P2)에 인접하는 경계 영역(S)과 수직 방향으로 오버랩되도록 확장될 수 있다.
또한 나머지 발광 영역들(P2 내지 Pn, 예컨대, n=9) 중 어느 하나의 발광 영역(예컨대, P2)에 대응하여 배치되는 금속판(예컨대, 180-1)의 적어도 일 부분은 상기 어느 하나의 발광 영역(예컨대, P2)에 인접하는 다른 발광 영역(예컨대, P1)과 수직 방향으로 오버랩될 수 있다. 여기서 수직 방향은 금속판들(180-1 내지 180-n, 예컨대, n=9)로부터 발광 영역들(101-1 내지 101-n, 예컨대, n=9)로 향하는 방향이거나, 또는 금속판들(180-1 내지 180-j, 예컨대, j=8)에 수직인 상부 방향일 수 있다.
지지층(195)은 제2 배리어층(164) 아래에 배치되며, 발광 구조물(110)을 지지하고 제1 전극(120)과 함께 발광 구조물(110)에 전원을 제공한다. 지지층(190)은 전도성이며, 예를 들어, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W)와 같은 금속 물질 또는 Si, Ge, GaAs, ZnO, SiC, 및 SiGe 중 적어도 하나를 포함하는 반도체 물질일 수 있다.
접합층(190)은 제2 배리어층(164)과 지지층(195) 사이에 배치된다. 접합층(190)은 제2 배리어층(164)과 지지층(195) 사이에 삽입되어 양자를 접합할 수 있다. 접합층(190)은 지지층(195)을 본딩 방식으로 접합하기 위해 형성되는 것이기 때문에, 지지층(195)을 도금이나 증착 방법으로 형성하는 경우 또는 지지층(195)이 반도체층일 경우에는 접합층(190)은 생략될 수 있다. 접합층(190)은 Au, Sn, Ni, Nb, In, Cu, Ag 및 Pd 중 적어도 하나를 포함할 수 있다.
패시베이션층(185)은 발광 영역들(P1 내지 Pn, 예컨대, n=9) 각각의 측면 및/또는 상면 상에 배치될 수 있다. 예컨대, 패시베이션층(185)은 발광 영역들(P1 내지 Pn, 예컨대, n=9) 각각에 속하는 제1 도전형 반도체층(112)의 측면, 활성층(114)의 측면, 및 제2 도전형 반도체층(116)의 측면 상에 배치될 수 있으며, 또한 패시베이션층(185)은 발광 영역들(P1 내지 Pn, 예컨대,n=9) 각각의 제1 도전형 반도체층(112)의 상면 상에 배치될 수 있다. 제1 전극(120)은 패시베이션층(185)으로부터 노출될 수 있다.
연결 전극(122-1 내지 122-m, m>1인 자연수)은 인접하는 2개의 발광 영역들 중 어느 하나의 제1 도전형 반도체층(112) 상에 배치되는 제1 전극(120)과 나머지 다른 하나의 제1 금속층에 대응하여 배치되는 금속판을 전기적으로 연결한다.
예컨대, 제1 연결 전극(122-1)은 제1 발광 영역(P1)의 제1 전극(120)과 제2 발광 영역(P2)의 제1 금속층(101-2)에 대응하는 제1 금속판(180-1)을 전기적으로 연결할 수 있다.
연결 전극(122-1 내지 122-m, m>1인 자연수)은 패시베이션층(185) 상에 배치될 수 있으며, 보호층(135) 및 제1 절연층(172)을 관통하여 인접하는 발광 영역들 중 어느 하나의 제1 전극(120)과 나머지 다른 하나의 금속판(180-1 내지 180-j 중 어느 하나, 예컨대, j=8)을 전기적으로 연결될 수 있다.
연결 전극(122-1 내지 122-m, m>1인 자연수) 및 금속판들(180-1 내지 180-j)에 의하여 발광 영역들(P1 내지 Pn, 예컨대, n=9)은 서로 직렬 연결될 수 있다.
그리고 직렬 연결되는 발광 영역들(P1 내지 pN, 예컨대, n=9) 중 어느 하나(예컨대, P9)의 제1 전극(120)은 패드부(121a, 121b)를 더 포함할 수 있다. 패드부(121a, 121b)는 제1 전원(예컨대, 음(-)의 전원)을 공급하기 위하여 와이어(wire)가 본딩되는 영역일 수 있다.
도 3은 도 1에 도시된 발광 소자(100)를 AB 방향과 CD 방향으로 절단한 사시도를 나타내며, 도 4는 도 2에 도시된 금속판들(180-1 내지 180-j, j≥1)의 제1 실시 예(181)를 나타낸다.
도 3 및 도 4를 참조하면, 금속판들(180-1 내지 180-j, 예컨대, j=8) 각각은 베이스 판(base plate, 401) 및 관통부(402)를 포함한다.
베이스 판(401)은 일정한 면적(세로(L1)×가로(L2)) 및 두께(t)를 갖는 판 (plate) 형태이며, 제1 금속층들(101) 아래에 배치된다. 도 4에서 베이스 판(401)은 사각형 형상이지만, 실시 예가 이에 한정되는 것은 아니며, 베이스 판(401)은 원형, 타원형, 또는 다각형 등과 같이 다양한 형상을 가질 수 있다.
베이스 판(401)은 제1 발광 영역(P1)을 제외한 나머지 발광 영역들(P2 내지 Pn, 예컨대, n=9)에 대응하여 제1 절연층(172) 및 제2 절연층(174) 사이에 배치되며, 베이스 판(401)의 일 영역에 연결 전극(122-1 내지 122-m, m>1인 자연수)이 전기적으로 연결될 수 있다.
나머지 발광 영역들(P2 내지 Pn, 예컨대, n=9) 중 어느 하나의 발광 영역(예컨대, P2)에 대응하여 배치되는 베이스 판(401)의 적어도 일 부분은 인접하는 경계 영역(S) 및 인접하는 다른 발광 영역(예컨대, P1)과 수직 방향으로 오버랩될 수 있다. 예컨대, 제2 발광 영역(P2)에 대응하여 배치되는 베이스 판(401)의 적어도 일 부분은 인접하는 경계 영역(S) 및 제1 발광 영역(P1)과 수직 방향으로 오버랩될 수 있다.
나머지 발광 영역들(P2 내지 Pn, 예컨대, n=9) 중 어느 하나의 발광 영역(예컨대, P3)에 대응하여 배치되는 베이스 판(180)의 적어도 일 부분은 인접하는 경계 영역(S) 및 인접하는 다른 발광 영역(예컨대, P2)과 수직 방향으로 오버랩될 수 있다.
관통부(402)는 베이스 판(401)의 일 영역과 연결되고, 베이스 판(104)으로부터 돌출된다. 관통부(402)는 제1 절연층(172)을 관통하여 대응하는 제1 금속층과 연결될 수 있다. 예컨대, 관통부(402)는 제1 절연층(172)을 관통하여 제1 배리어층(162)과 연결될 수 있다.
관통부(402)는 베이스 판(401)과 동일한 물질이며, 베이스 판(401)과 일체형일 수 있다. 관통부(402)는 돌기 형태이며, 가로 및 세로의 길이가 금속판(401)의 가로의 길이(L2) 및 세로의 길이(L1)보다 작다.
또한 도 4에서 관통부(402)는 베이스 판(401)의 일 측면에 접하여 배치되지만, 실시 예가 이에 한정되는 것은 아니며, 베이스 판(401)의 상면의 어느 한 부분에 배치될 수 있다.
도 5는 도 2에 도시된 금속판들(180-1 내지 180-j, j≥1)의 제2 실시 예(182)를 나타낸다. 도 4과 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 5를 참조하면, 금속판들(180-1 내지 180-j, j≥1) 각각은 베이스 판(401) 및 관통부(402-1)을 포함한다, 관통부(402-1)는 돌기 형태이며, 일변의 길이(예컨대, 세로의 길이(K)가 베이스 판(401)의 일변의 길이(예컨대, 세로의 길이(L1))와 동일할 수 있다(K=L1).
도 6은 도 2에 도시된 금속판들(180-1 내지 180-j, j≥1)의 제3 실시 예(183)를 나타낸다. 도 4과 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 6을 참조하면, 금속판들(180-1 내지 180-j, j≥1) 각각은 베이스 판(501) 및 관통부(402)를 포함한다. 베이스 판(501)은 적어도 하나의 관통 홈(502)이 형성될 수 있다. 관통부(402)는 적어도 하나의 관통 홈(502)과 이격하여 배치될 수 있다.
적어도 하나의 관통 홈(502)에는 제2 절연층(174)이 채워질 수 있으며, 제2 절연층(174)은 적어도 하나의 관통 홈(502)을 통하여 제1 절연층(172)과 접촉할 수 있다. 적어도 하나의 관통 홈(502)은 제1 절연층(172)과 제2 절연층(174) 사이의 접착력(adhesion)을 향상시킬 수 있다.
도 6에서 관통 홈(502)은 원형이나, 실시 예는 이에 한정되는 것은 아니며, 관통 홈(502)은 원형, 타원형, 또는 다각형 등과 같이 다양한 형태일 수 있다.
도 7은 도 2에 도시된 금속판들(180-1 내지 180-j, j≥1)의 제4 실시 예(184)를 나타낸다. 도 4과 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 7을 참조하면, 금속판들(180-1 내지 180-j, j≥1) 각각은 베이스 판(601) 및 관통부(402)를 포함한다. 베이스 판(601)의 상면 및 하면 중 적어도 하나에는 거칠기(roughness, 602)가 형성될 수 있다. 이때 거칠기(602)는 규칙적인 요철이거나, 불규칙적인 요철일 수 있다. 거칠기(602)는 금속판들(180-1 내지 180-j, j≥1)과 제1 절연층(172) 사이의 접착력 또는/및 금속판들(180-1 내지 180-j, j≥1)과 제2 절연층(174) 사이의 접착력을 향상시킬 수 있다.
도 8은 도 2에 도시된 금속판들(180-1 내지 180-j, j≥1)의 제5 실시 예(185)를 나타낸다. 도 5를 참조하면, 금속판들(180-1 내지 180-j, j≥1) 각각은 그물 구조(meshed structure)를 갖는 베이스 판(701) 및 베이스판(701)의 일 영역과 연결되고, 제1 절연층(172)을 관통하여 제1 금속층(101)(예컨대, 제1 배리어층(162))과 접촉하는 관통부(702)를 포함한다.
일반적으로 직렬 연결되는 복수의 발광 영역들을 포함하는 발광 구조물에 높은 구동 전압을 갖는 전원이 인가되는 경우, 전원이 직접 인가되는 발광 영역 및 이와 인접한 발광 영역에 가장 큰 전기장이 집중되고, 전기장이 집중된 발광 영역들은 파손될 수 있다.
실시 예는 제2 금속층(102), 제2 배리어층(164), 제1 금속층(101-1)을 통하여 발광 구조물(110)에 제2 전원(예컨대, 양(+)의 전원)이 공급되며, 제9 발광 영역(P9)의 제1 전극(120) 및 패드부(121a, 121b)를 통하여 발광 구조물(110)에 제1 전원(예컨대, 음(-)의 전원)이 공급될 수 있다. 그리고 발광 영역들(P1 내지 Pn, 예컨대, n=9) 각각은 연결 전극(122-1 내지 122-m, 예컨대, m=8) 및 금속판들(180-1 내지 180-j, 예컨대, j=8)에 의하여 서로 직렬 연결될 수 있다.
발광 구조물(110)에 높은 구동 전압이 인가되는 경우, 실시 예는 발광 영역들 사이를 직렬 연결하는 금속판들(180-1 내지 180-j, j≥1)에 의하여 제1 발광 영역(P1) 및 제2 발광 영역(P2)에 집중되는 전기장(electric field)을 분산시킴으로써 발광 소자(100)가 파괴되는 것을 방지할 수 있다.
도 9는 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다.
도 9를 참조하면, 실시 예에 따른 발광 소자 패키지는 패키지 몸체(610), 제1 리드 프레임(612), 제2 리드 프레임(614), 발광 소자(620), 반사판(625), 와이어(630), 및 봉지층(640)을 포함한다.
패키지 몸체(610)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(610)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 리드 프레임(612) 및 제2 리드 프레임(614)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(610)의 표면에 배치될 수 있다. 발광 소자(620)는 제1 리드 프레임(612) 및 제2 리드 프레임(614)과 전기적으로 연결된다. 이때 발광 소자(620)는 실시 예에 따른 발광 소자(100)일 수 있다.
예컨대, 도 2에 도시된 발광 소자(100)의 제2 금속층(102)은 제2 리드 프레임(614)에 전기적으로 연결되고, 와이어(630)에 의하여 제9 발광 영역(P9)의 패드부(121a, 121b)는 제1 리드 프레임(612)에 본딩될 수 있다.
반사판(625)은 발광 소자(620)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(610)의 캐버티 측벽에 형성된다. 반사판(625)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
봉지층(640)은 패키지 몸체(610)의 캐버티 내에 위치하는 발광 소자(620)를 포위하여 발광 소자(620)를 외부 환경으로부터 보호한다. 봉지층(640)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(640)은 발광 소자(620)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 10을 참조하면, 조명 장치는 광을 투사하는 광원(750)과 광원(7500)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.
광원(750)은 기판(754) 상에 구비되는 복수 개의 발광 소자 패키지(752)를 포함한다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 복수 개의 발광 소자 패키지는 상술한 실시 예일 수 있다.
광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.
도 11은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 11을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 상기 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상의 발광 소자 패키지(835)를 포함하여 이루어진다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 실시 예에 따른 발광 소자 패키지일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(1860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
101-1 내지 101-n: 제1 금속층들 102: 제2 금속층
110: 발광 구조물 110-1 내지 110-n: 발광 영역들
120: 제1 전극 122-1 내지 122-m: 연결 전극
130: 전류 차단층 135: 보호층 140: 오믹층 150: 반사층
162: 제1 배리어층 164: 제2 배리어층
172: 제1 절연층 174: 제2 절연층
180-1 내지 180-j: 금속판들 189: 패시베이션층
190: 접합층 195: 지지층.

Claims (16)

  1. 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 복수의 발광 영역들, 및 상기 발광 영역들 사이에 위치하는 경계 영역으로 구분되는 발광 구조물;
    상기 복수의 발광 영역들 각각의 상부에 배치되는 제1 전극;
    상기 복수의 발광 영역들 각각의 아래에 배치되는 제1 금속층들;
    상기 제1 금속층들 아래에 배치되는 금속판들;
    상기 제1 금속층들 상호 간, 및 상기 제1 금속층들과 상기 금속판들 상호 간을 전기적으로 절연시키는 제1 절연층; 및
    상기 제1 전극과 상기 금속판들을 연결하는 연결 전극을 포함하며,
    상기 금속판들과 상기 연결 전극의 연결에 의하여 상기 발광 영역들은 직렬 연결되는 발광 소자.
  2. 제1항에 있어서, 상기 제1 금속층은,
    상기 제2 도전형 반도체층 아래에 배치되는 오믹층;
    상기 오믹층 아래에 배치되는 반사층; 및
    상기 반사층 아래에 배치되는 제1 배리어층을 포함하는 발광 소자.
  3. 제2항에 있어서, 상기 금속판들 각각은,
    상기 발광 영역들 중 어느 하나를 제외한 나머지 발광 영역들 각각에 대응하여 배치되는 발광 소자.
  4. 제3항에 있어서,
    상기 금속판들 아래에 배치되고, 상기 제1 금속층들 중 상기 어느 하나와 전기적으로 연결되는 제2 배리어층; 및
    상기 제2 배리어층과 상기 금속판들 사이에 배치되는 제2 절연층을 더 포함하는 발광 소자.
  5. 제4항에 있어서,
    상기 연결 전극은 인접하는 2개의 발광 영역들 중 어느 하나의 제1 전극과 나머지 다른 하나에 대응하는 금속판을 전기적으로 연결하는 발광 소자.
  6. 제3항에 있어서,
    상기 발광 영역들 각각과 상기 연결 전극 사이에 배치되는 패시베이션층; 및
    상기 경계 영역에 배치되는 보호층을 더 포함하는 발광 소자.
  7. 제6항에 있어서,
    상기 연결 전극은 상기 패시베이션층 상에 배치되고, 상기 보호층 및 상기 제1 절연층을 관통하는 발광 소자.
  8. 제3항에 있어서,
    상기 금속판들 각각은 적어도 일부가 상기 제1 절연층을 관통하여 대응하는 제1 금속층과 접촉하는 발광 소자.
  9. 제3항에 있어서,
    상기 금속판들의 일 부분은 인접하는 경계 영역과 수직 방향으로 오버랩되는 발광 소자.
  10. 제9항에 있어서,
    상기 나머지 발광 영역들 중 어느 하나의 발광 영역에 대응하여 배치되는 금속판의 적어도 일 부분은 상기 어느 하나의 발광 영역에 인접하는 다른 발광 영역과 수직 방향으로 오버랩되는 발광 소자.
  11. 제3항 내지 제10항에 있어서, 상기 금속판들 각각은,
    판(plate) 형태를 가지며, 상기 연결 전극이 연결되는 베이스 판; 및
    상기 베이스 판으로부터 돌출되며, 상기 제1 절연층을 관통하여 상기 대응하는 제1 금속층에 연결되는 관통부를 포함하는 발광 소자.
  12. 제11항에 있어서,
    상기 관통부는 상기 베이스 판과 동일한 물질이고, 일체형인 발광 소자.
  13. 제11항에 있어서,
    상기 관통부의 일변의 길이는 상기 베이스 판의 일변의 길이와 동일한 발광 소자.
  14. 제11항에 있어서,
    상기 베이스 판은 적어도 하나의 관통 홈을 갖는 발광 소자.
  15. 제11항에 있어서,
    상기 베이스 판의 상면 및 하면 중 적어도 하나에는 거칠기가 형성되는 발광 소자.
  16. 제11항에 있어서,
    상기 베이스 판은 그물 구조(meshed structure)인 발광 소자.
KR1020110088636A 2011-09-01 2011-09-01 발광 소자 KR101830719B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110088636A KR101830719B1 (ko) 2011-09-01 2011-09-01 발광 소자
US13/402,619 US8884506B2 (en) 2011-09-01 2012-02-22 Light emitting device capable of preventing breakage during high drive voltage and light emitting device package including the same
JP2012051937A JP5960452B2 (ja) 2011-09-01 2012-03-08 発光素子
EP12159105.1A EP2565921B1 (en) 2011-09-01 2012-03-12 Light emitting device
CN201210075741.7A CN102969426B (zh) 2011-09-01 2012-03-19 发光器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110088636A KR101830719B1 (ko) 2011-09-01 2011-09-01 발광 소자

Publications (2)

Publication Number Publication Date
KR20130025232A true KR20130025232A (ko) 2013-03-11
KR101830719B1 KR101830719B1 (ko) 2018-02-21

Family

ID=45841327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110088636A KR101830719B1 (ko) 2011-09-01 2011-09-01 발광 소자

Country Status (5)

Country Link
US (1) US8884506B2 (ko)
EP (1) EP2565921B1 (ko)
JP (1) JP5960452B2 (ko)
KR (1) KR101830719B1 (ko)
CN (1) CN102969426B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015199388A1 (ko) * 2014-06-27 2015-12-30 엘지이노텍 주식회사 발광소자

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2701212B1 (en) * 2012-08-20 2020-06-17 LG Innotek Co., Ltd. Light emitting diode
KR101886156B1 (ko) * 2012-08-21 2018-09-11 엘지이노텍 주식회사 발광소자
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP2015173177A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体発光素子
KR102237152B1 (ko) * 2015-02-23 2021-04-07 엘지이노텍 주식회사 발광소자 및 라이팅 유닛
TWI781193B (zh) * 2017-08-24 2022-10-21 日商索尼股份有限公司 發光模組、光源單元、光造形裝置
US11749790B2 (en) * 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors
DE202019000909U1 (de) 2019-02-23 2019-04-05 Makram Abdalla Messgeräteeinheit mit einer Skala und einem Zeiger mit Grenzmomentkupplung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723736B2 (en) * 2004-12-14 2010-05-25 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of light emitting cells and package mounting the same
JP5059739B2 (ja) * 2005-03-11 2012-10-31 ソウル セミコンダクター カンパニー リミテッド 直列接続された発光セルのアレイを有する発光ダイオードパッケージ
KR100599012B1 (ko) 2005-06-29 2006-07-12 서울옵토디바이스주식회사 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는방법
US8643034B2 (en) * 2008-02-29 2014-02-04 Osram Opto Semiconductors Gmbh Monolithic, optoelectronic semiconductor body and method for the production thereof
DE102008011848A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
TW200947652A (en) 2008-05-12 2009-11-16 Harvatek Corp Semiconductor chip package structure for achieving positive face electrical connection without using substrates and a wire-bonding process
KR100999689B1 (ko) * 2008-10-17 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치
KR101017395B1 (ko) * 2008-12-24 2011-02-28 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP5304662B2 (ja) * 2009-02-18 2013-10-02 日立電線株式会社 発光素子
KR100969126B1 (ko) * 2009-03-10 2010-07-09 엘지이노텍 주식회사 발광 소자
US8390021B2 (en) * 2009-06-15 2013-03-05 Panasonic Corporation Semiconductor light-emitting device, light-emitting module, and illumination device
JP2011035017A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 発光素子
KR100986570B1 (ko) * 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101014013B1 (ko) 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015199388A1 (ko) * 2014-06-27 2015-12-30 엘지이노텍 주식회사 발광소자
US9985172B2 (en) 2014-06-27 2018-05-29 Lg Innotek Co., Ltd. Light emitting device

Also Published As

Publication number Publication date
CN102969426A (zh) 2013-03-13
CN102969426B (zh) 2017-03-01
JP2013055318A (ja) 2013-03-21
KR101830719B1 (ko) 2018-02-21
US8884506B2 (en) 2014-11-11
EP2565921B1 (en) 2018-08-15
EP2565921A1 (en) 2013-03-06
JP5960452B2 (ja) 2016-08-02
US20120182738A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
US9620682B2 (en) Light emitting device
KR101888604B1 (ko) 발광 소자 및 발광 소자 패키지
KR101799451B1 (ko) 발광 소자
KR101871372B1 (ko) 발광 소자
KR101830719B1 (ko) 발광 소자
KR20120130847A (ko) 발광 소자 및 발광 소자 패키지
KR102182024B1 (ko) 발광 소자
KR101827977B1 (ko) 발광 소자
KR20120109731A (ko) 발광 소자
KR20140092037A (ko) 발광 소자 패키지
KR20130025233A (ko) 발광 소자
KR20120134326A (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant