KR20120109731A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20120109731A
KR20120109731A KR1020110026977A KR20110026977A KR20120109731A KR 20120109731 A KR20120109731 A KR 20120109731A KR 1020110026977 A KR1020110026977 A KR 1020110026977A KR 20110026977 A KR20110026977 A KR 20110026977A KR 20120109731 A KR20120109731 A KR 20120109731A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
ohmic
disposed
Prior art date
Application number
KR1020110026977A
Other languages
English (en)
Other versions
KR101762325B1 (ko
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110026977A priority Critical patent/KR101762325B1/ko
Publication of KR20120109731A publication Critical patent/KR20120109731A/ko
Application granted granted Critical
Publication of KR101762325B1 publication Critical patent/KR101762325B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

발광 소자는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 제2 도전형 반도체층 아래에 배치되고, 상기 제2 도전형 반도체층과 접촉하는 오믹층, 상기 제2 도전형 반도체층 아래에 배치되는 전류 차단층, 상기 오믹층 아래에 배치되는 반사층, 및 상기 오믹층과 상기 반사층 사이에 배치되는 이온 확산 방지층을 포함한다.

Description

발광 소자{A light emitting device}
실시예는 발광 소자 및 발광 소자 패키지에 관한 것이다.
발광 소자가 조명용으로 응용되기 위해서는 LED를 이용하여 백색광을 얻을 수 있어야 한다. 백색 반도체 발광 장치를 구현하는 방법에는 크게 3가지가 알려져 있다.
첫 번째 방법은 빛의 삼원색인 적색, 녹색, 청색을 내는 3개의 LED를 조합하여 백색을 구현하는 방법으로서, 발광 물질로는 InGaN, AlInGaP 형광체를 이용한다. 두 번째 방법은 자외선 LED를 광원으로 이용하여 삼원색 형광체를 여기시켜 백색을 구현하는 방법으로서, InGaN/R,G,B 형광체를 발광 물질로서 이용한다. 세 번째 방법은 청색 LED를 광원으로 이용하여 황색 형광체를 여기시킴으로써 백색을 구현하는 방법이며, 일반적으로 InGaN/YAG:Ce 형광체를 발광 물질로서 이용한다.
실시예는 신뢰성을 향상시킬 수 있는 발광 소자를 제공한다.
실시예에 따른 발광 소자는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 제2 도전형 반도체층 아래에 배치되고, 상기 제2 도전형 반도체층과 접촉하는 오믹층, 상기 제2 도전형 반도체층 아래에 배치되는 전류 차단층, 상기 오믹층 아래에 배치되는 반사층, 및 상기 오믹층과 상기 반사층 사이에 배치되는 이온 확산 방지층을 포함한다.
상기 발광 소자는 상기 발광 구조물 상에 배치되는 전극을 더 포함하며, 상기 전류 차단층은 상기 반사층과 상기 제2 도전형 반도체층 사이에 배치되며, 상기 전극과 적어도 일부가 수직 방향으로 오버랩되며, 상기 수직 방향은 상기 반사층으로부터 상기 발광 구조물로 향하는 방향일 수 있다.
상기 발광 구조물은 상기 수직 방향으로 서로 오버랩되지 않는 제1 영역 및 제2 영역으로 구분되고, 상기 오믹층은 상기 제1 영역의 발광 구조물 아래에 배치되고, 상기 전류 차단층은 상기 제2 영역의 발광 구조물 아래에 배치될 수 있다.
상기 이온 확산 방지층은 서로 이격하는 다수의 확산 방지층들을 포함하며, 상기 다수의 확산 방지층들은 도트 형태일 수 있다.
상기 이온 확산 방지층은 서로 이격하는 다수의 확산 방지층들을 포함하며, 상기 다수의 확산 방지층들은 제1 방향의 길이가 제2 방향의 길이보다 큰 라인 형태이며, 상기 제1 방향은 xy 좌표에서 x축 방향이고, 상기 제2 방향은 y축 방향일 수 있다. 상기 이온 확산 방지층는 그물 구조일 수 있다. 상기 이온 확산 방지층의 두께는 0.5nm ~ 1000nm일 수 있다. 상기 이온 확산 방지층은 ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, 중 적어도 하나를 포함하는 절연 물질일 수 있다.
상기 전류 차단층은 상기 오믹층의 측면 및 이와 인접하는 상기 오믹층의 하면의 가장 자리를 감싸도록 배치되며, 상기 오믹층의 하면은 상기 반사층과 접촉하는 일면일 수 있다. 상기 다수의 확산 방지층들 각각은 상기 오믹층과 접촉하는 일면의 면적보다 상기 반사층과 접촉하는 다른 일면의 면적이 클 수 있다.
상기 발광 소자는 상기 반사층 아래에 배치되는 배리어층, 상기 배리어층 아래에 배치되는 접합층, 상기 접합층 아래에 배치되는 지지 부재, 및 상기 배리어층의 가장 자리 영역에 배치되고, 상기 오믹층의 측면과 접촉하는 보호층을 더 포함할 수 있다.
실시예는 반사층 이온의 확산을 방지하고, 접착력을 향상하고, 신뢰성을 향상시킬 수 있다.
도 1은 제1 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 AB 방향으로 절단한 단면도를 나타낸다.
도 3은 제2 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 4는 제3 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 5는 제4 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 6은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치를 나타낸다.
도 9a는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 9b는 도 9a에 도시된 표시 장치의 광원 부분의 단면도이다.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 및 발광 소자 패키지에 대해 설명한다.
도 1은 실시예에 따른 발광 소자의 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자의 AB 방향으로 절단한 단면도를 나타낸다.
도 1 및 도 2를 참조하면, 발광 소자(100)는 지지 부재(support member, 10), 접합층(bonding layer, 20), 배리어층(barrier layer, 25), 반사층(reflective layer, 30), 오믹층(ohmic layer, 40), 보호층(50), 전류 차단층(Current Blocking Layer; 60), 이온 확산 방지층(65), 발광 구조물(70), 패시베이션층(80), 및 제1 전극(90)을 포함한다. 지지 부재(10), 접합층(20), 배리어층(25), 반사층(30), 및 오믹층(40)은 제2 전극층을 이룰 수 있다. 제2 전극층은 제1 전극(90)과 함께 발광 구조물(70)에 전원을 제공할 수 있다.
지지 부재(10)는 발광 구조물(70)을 지지한다. 예컨대, 지지 부재(10)는 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC) 중 적어도 하나를 포함할 수 있다.
접합층(20)은 지지 부재(10)와 배리어층(25) 사이에 배치된다. 접합층(20)은 지지 부재(10)를 배리어층(25)에 접합하는 본딩층(bonding layer)의 역할을 한다. 접합층(20)은 반사층(30), 오믹층(40), 및 보호층(50)에 접촉되어 반사층(30), 오믹층(40), 및 보호층(50)이 지지 부재(10)에 접합할 수 있도록 한다. 접합층(20)은 예를 들어, In,Sn, Ag, Nb, Pd, Ni, Au, Cu 중 적어도 하나를 포함할 수 있다.
접합층(20)은 지지 부재(10)을 본딩 방식으로 접합하기 위해 형성하는 것이다. 그러므로 지지 부재(10)을 도금이나 증착 방법으로 형성하는 경우에는 접합층(20)이 반드시 형성되어야 하는 것은 아니므로 접합층(20)은 선택적으로 형성될 수 있다.
배리어층(25)은 반사층(30), 오믹층(40), 및 보호층(50)의 아래에 배치되며, 접합층(20) 및 지지 부재(10)의 금속 이온이 반사층(30), 오믹층(40), 및 보호층(50)으로 확산하는 것을 방지한다. 예컨대, 배리어층(25)은 Ni, Pt, Ti,W,V, Fe, Mo 중 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 이루어질 수 있다.
반사층(30)은 접합층(20) 상에 배치된다. 반사층(30)은 발광 구조물(70)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선할 수 있다. 반사층(30)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.
반사층(30)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다. 반사층(30)은 광 효율을 증가시키기 위한 것으로 반드시 형성되어야 하는 것은 아니다.
오믹층(40)은 반사층(30)과 발광 구조물(70) 사이에 배치된다. 예컨대, 오믹층(40)은 반사층(30)과 제2 도전형 반도체층(72) 사이에 배치될 수 있다.
오믹층(40)은 제2 도전형 반도체층(72)에 오믹 접촉(ohmic contact)되어 발광 구조물(70)에 전원이 원활히 공급되도록 할 수 있다. 예컨대, 오믹층(40)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.
전류 차단층(60)은 반사층(30)과 발광 구조물(70) 사이에 배치된다. 예컨대, 전류 차단층(60)은 반사층(30)과 제2 도전형 반도체층(72) 사이에 배치되며, 제2 도전형 반도체층(72)과 접촉될 수 있다.
오믹층(40)은 발광 구조물(70)의 제1 영역(S1) 아래에 배치되고, 전류 차단층(60)은 발광 구조물(70)의 제2 영역(S2) 아래에 배치될 수 있다. 발광 구조물(70)은 수직 방향으로 제1 영역(S1)과 제2 영역(S2)으로 구분될 수 있으며, 제1 영역(S1)과 제2 영역(S2)은 수직 방향으로 서로 오버랩되지 않을 수 있다. 이때 수직 방향은 지지 부재(10)로부터 발광 구조물(70)로 향하는 방향일 수 있다.
오믹층(40)은 제1 영역(S1)의 제2 도전형 반도체층(72)을 덮도록 배치되고, 제2 영역(S2)의 제2 도전형 반도체층을 노출할 수 있다. 그리고 전류 차단층(60)은 제2 영역(S2)의 제2 도전형 반도체층(72)을 덮도록 배치될 수 있다. 전류 차단층(60)은 오믹층(40)과 접촉할 수 있다.
전류 차단층(60)은 후술하는 제1 전극(90)과 적어도 일부가 수직 방향으로 오버랩될 수 있다. 전류 차단층(60)은 발광 구조물(70)의 특정 영역으로 전류가 집중되는 현상을 완화하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다. 전류 차단층(60)은 전기 절연 물질, 예를 들어, ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, 중 적어도 하나를 포함할 수 있다.
전류 차단층(60)의 일부는 제1 영역(S1)의 오믹층(40) 아래에 배치될 수 있다. 예컨대, 전류 차단층(60)은 오믹층(40)의 측면 및 이와 인접하는 오믹층(40)의 하면의 가장 자리를 감싸도록 배치될 수 있다. 여기서 오믹층(40)의 하면은 반사층(30)과 접촉하는 일면일 수 있다. 다시 말하면, 오믹층(40)의 하면의 가장 자리 아래에 배치되도록 오믹층(40)의 측면과 접촉하는 전류 차단층(60) 부분은 확장될 수 있다.
전류 차단층(60)이 오믹층(40)의 측면 및 이와 인접하는 오믹층(40)의 하면의 가장 자리를 감싸도록 배치되기 때문에, 반사층(30)의 이온(예컨대, Ag 이온)이 오믹층(40)과 전류 차단층(60)의 경계면을 통하여 발광 구조물(70)에 침투하는 것을 방지하여 발광 소자의 신뢰성이 향상될 수 있다.
이온 확산 방지층(65)은 반사층(30)과 오믹층(40) 사이에 배치된다. 이온 확산 방지층(30)은 투광성을 갖는 전기 절연 물질, 예를 들어, ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, 중 적어도 하나를 포함할 수 있다. 이온 확산 방지층(65)은 반사층(30)의 이온(예컨대, Ag 이온)이 오믹층(40)을 통과하여 제2 도전형 반도체층(72)으로 침투하는 것을 감소시켜, 발광 소자(100)의 신뢰성을 향상시킬 수 있다.
이온 확산 방지층(65)은 반사층(30)과 오믹층(40) 사이에 배치되고, 서로 이격하는 다수의 확산 방지층들(예컨대, 65-1 내지 65-3)을 포함할 수 있다. 다수의 확산 방지층들(예컨대, 65-1 내지 65-3)은 도트 형태일 수 있으며, 그 형상은 다각형, 원형, 타원형 등과 같이 다양한 형태일 수 있다. 균일성(uniformity)을 위하여 이온 확산 방지층(65)의 두께는 0.5nm ~ 1000nm일 수 있다.
또한 다수의 확산 방지층들(예컨대, 65-1 내지 65-3) 각각은 오믹층(40)과 접촉하는 상면의 면적보다 반사층(30)과 접촉하는 하면의 면적이 큰 구조일 수 있다. 이러한 구조는 반사층(30)과오믹층(40) 사이의 접착력을 향상시킬 수 있다.
보호층(50)은 배리어층(25)의 가장 자리 영역에 배치될 수 있다. 배리어층(25)이 형성되지 않는 경우에는 보호층(50)은 접합층(20) 또는 지지 부재(10)의 가장 자리 영역에 배치될 수도 있다. 오믹층(340)은 보호층(50)의 측면과 접촉하고, 배리어층(25)은 반사층(30)의 측면과 접촉할 수 있다.
보호층(50)은 발광 구조물(70)과 배리어층(25), 또는 발광 구조물(70)과 접합층(20) 사이의 계면이 박리되어 발광 소자(100)의 신뢰성이 저하되는 현상을 감소시킬 수 있다. 보호층(50)은 전기 절연 물질로 형성될 수 있다. 예를 들어, 보호층(50)은 ZnO 또는 SiO2로 형성될 수 있다.
발광 구조물(70)은 오믹층(40), 전류 차단층(60), 및 보호층(50) 상에 배치된다. 발광 구조물(70)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 될 수 있으며, 발광 구조물(70)은 보호층(50)과 적어도 일부분이 오버랩될 수 있다. 또한 보호층(50)의 상면의 일부는 아이솔레이션 에칭에 의해 노출될 수 있다. 따라서, 보호층(50)의 일부 영역은 발광 구조물(70)과 오버랩되고, 나머지 영역은 발광 구조물(70)과 오버랩되지 않을 수 있다.
발광 구조물(70)은 복수의 3족 내지 5족 원소의 화합물 반도체층을 포함할 수 있다. 발광 구조물(70)은 오믹층(40), 전류 차단층(60), 및 보호층(50) 상에 배치되는 제2 도전형 반도체층(72), 제2 도전형 반도체층 상에 배치되는 활성층(74), 및 활성층 상에 배치되는 제1 도전형 반도체층을 포함할 수 있다.
제1 도전형 반도체층(76)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 제1 도전형 반도체층(76)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
활성층(74)은 제1 도전형 반도체층(76) 아래에 배치되며, 제2 도전형 반도체층(72) 및 제1 도전형 반도체층(76)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다. 활성층(74)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함할 수 있다. 활성층(74)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
활성층(74)과 제1 도전형의 반도체층(76) 사이, 또는 활성층(74)과 제2 도전형의 반도체층(72) 사이에는 도전형 클래드층(clad layer)이 배치될 수도 있으며, 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.
제2 도전형 반도체층(72)은 활성층(74) 아래에 배치되며, 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 제2 도전형 반도체층(72)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
패시베이션층(80)은 발광 구조물(70)을 전기적으로 보호하기 위하여 발광 구조물(70)의 측면에 배치된다. 패시베이션층(80)은 제1 도전형 반도체층(76)의 상면 일부 또는 보호층(50)의 상면에도 배치될 수 있다. 패시베이션층(80)은 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있다.
제1 전극(90)은 발광 구조물(70)의 상면에 배치된다. 제1 도전형 반도체층(76)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴(101)을 포함할 수 있다. 제1 전극(90)은 제2 영역(S2)의 발광 구조물(70) 상에 배치될 수 있다.
제1 전극(90)은 패드부(102a, 102b), 외부 전극(92a 내지 92d), 및 내부 전극(94a 내지 94c)을 포함할 수 있다. 제1 전극(90)은 적어도 일부분이 보호층(50) 및 전류 차단층(60)과 수직 방향으로 오버랩되며, 오믹층(40)과는 수직 방향으로 오버랩되지 않을 수 있다. 여기서 수직 방향은 지지 부재(10)(또는 반사층(30))으로부터 발광 구조물(70)로 향하는 방향일 수 있다.
예를 들어, 외부 전극(92a 내지 92d)은 보호층(50)과 수직 방향으로 오버랩되고, 내부 전극(94a 내지 94c)은 전류 차단층(60)과 수직 방향으로 오버랩될 수 있다. 내부 전극(94a 내지 94c)의 중심(center)은 내부 전극(94a 내지 94c)과 오버랩되는 전류 차단층(60)의 중심에 정렬될 수 있다. 이하 전류 차단층(60)의 중심을 제1 중심이라 하고, 내부 전극(94a 내지 94c)의 중심을 제2 중심이라 한다. 즉 제1 중심과 제2 중심을 잇는 직선은 지지 부재(10)과 수직일 수 있다.
구체적으로 도 1에 도시된 외부 전극(92a 내지 92d) 및 내부 전극(94a 내지 94c)에 대하여 설명한다.
외부 전극(92a 내지 92d)은 제1 외부 전극(92a), 제2 외부 전극(92b), 제3 외부 전극(92c), 및 제4 외부 전극(92d)을 포함할 수 있다. 내부 전극(94a 내지 94c)은 제1 내부 전극(94a), 제2 내부 전극(94b), 및 제3 내부 전극(94c)을 포함할 수 있다.
외부 전극(92a 내지 92d)은 제1 도전형 반도체층(70)의 최외곽부로부터 50㎛ 이내에 적어도 일부분이 배치될 수 있으며, 외부 전극(92a 내지 92d)의 일측은 패시베이션층(80)과 접촉할 수 있다.
외부 전극(92a 내지 92d)은 4개의 변과 4개의 꼭지점을 갖는 사각형 형태로 배치될 수 있다. 제1 외부 전극(92a) 및 제2 외부 전극(92b)은 제1 방향(예컨대, y축 방향)으로 연장되며, 제3 외부 전극(92c) 및 제4 외부 전극(92d)은 제1 방향에 수직한 제2 방향(예컨대, x축 방향)으로 연장될 수 있다.
패드부(102a, 102b)는 제1 패드부(102a)와 제2 패드부(102b)를 포함할 수 있다. 제1 패드부(102a)는 제1 외부 전극(92a)과 제3 외부 전극(92c)이 접하는 부분에 배치되고, 제2 패드부(102b)는 제2 외부 전극(92b)과 제3 외부 전극(92c)이 접하는 부분에 배치될 수 있다.
제1 내부 전극(94a) 및 제2 내부 전극(94b) 각각은 제1 방향으로 연장되어 제3 외부 전극(92c) 및 제4 외부 전극(92d)을 연결한다. 제3 내부 전극(94c)은 제2 방향으로 연장되어 제1 외부 전극(92a) 및 제2 외부 전극(92b)을 연결한다.
제3 외부 전극(92c)과 제3 내부 전극(94c) 사이의 거리(L1)는 제4 외부 전극(92d)과 제3 내부 전극(94c) 사이의 거리(L2) 보다 클 수 있다. 또한 제1 외부 전극(92a)과 제1 내부 전극(94a) 사이의 거리(m1), 제1 내부 전극(94a)과 제2 내부 전극(94b) 사이의 거리(m2), 제2 내부 전극(94b)과 제2 외부 전극(92b) 사이의 거리(m3)는 동일할 수 있다.
내부 전극(94a 내지 94c)은 외부 전극(92a 내지 92d)에 의해 둘러싸인 내부 영역을 복수의 영역들(112,114,116,122,124,126)로 구분한다. 복수의 영역들 중 제3 외부 전극(92c)과 접하는 폭이 큰 영역들(112 내지 116)은 제4 외부 전극(92d)과 접하는 폭이 작은 영역들(122 내지 126)에 비해 면적이 넓다.
도 1에 도시된 실시예에 따른 발광 소자의 제1 전극(90)은 적어도 한 변의 길이가 800-1200㎛인 발광 구조물(70)에 적용될 수 있다. 예를 들어, 제1 전극(90)은 가로 및 세로의 길이가 각각 1000㎛인 발광 구조물(70)에 적용될 수도 있다.
도 3은 제2 실시예에 따른 발광 소자(200)의 평면도를 나타낸다. 제2 실시예에 따른 발광 소자(200)의 CD 방향의 단면도는 도 2에 도시된 바와 동일할 수 있다.
도 3을 참조하면, 제2 실시예에 따른 발광 소자(200)는 제1 실시예에 따른 발광 소자와 유사한 구조를 가진다. 다만, 다른 점은 제2 실시예에 따른 발광 소자(200)의 이온 확산 방지층(310)은 라인 형태일 수 있다.
예컨대, 이온 확산 방지층(310)은 서로 이격하는 라인 형태의 다수의 확산 방지층들(예컨대, 312,314,316)을 포함할 수 있다.
다수의 확산 방지층들은 제1 전극(90)에 의하여 둘러싸인 복수의 영역들(112,114,116,122,124,126) 각각의 내에 서로 이격하여 배치되고, 제1 방향(y축 방향)의 길이가 제2 방향(x축 방향)의 길이보다 큰 라인 형태일 수 있다. 예컨대, 확산 방지층들(312,314,316)은 일 영역(112) 내에 서로 이격하여 배치될 수 있다.
이온 확산 방지층(310)은 반사층(30)의 이온(예컨대, Ag 이온)이 오믹층(40)을 통과하여 제2 도전형 반도체층(72)으로 침투하는 것을 감소시켜, 발광 소자(200)의 신뢰성을 향상시킬 수 있다.
도 4는 제3 실시예에 따른 발광 소자(300)의 평면도를 나타내고, 도 5는 도 4에 도시된 발광 소자(300)의 EF 방향의 단면도를 나타낸다.
도 4 및 도 5를 참조하면, 제3 실시예에 따른 발광 소자(300)는 제2 실시예에 따른 발광 소자(100)와 유사한 구조를 가진다. 다만, 다른 점은 제3 실시예에 따른 발광 소자(300)의 이온 확산 방지층(510)은 제2 방향(x축 방향)의 길이가 제1 방향(y축 방향)의 길이보다 큰 라인 형태라는 점이다.
예컨대, 이온 확산 방지층(510)은 서로 이격하는 라인 형태의 다수의 확산 방지층들(예컨대, 511 내지 517)을 포함한다. 다수의 확산 방지층들은 제1 전극(90)에 의하여 둘러싸인 복수의 영역들(112,114,116,122,124,126) 각각의 내에 서로 이격하여 배치된다. 예컨대, 확산 방지층들(511 내지 517)은 일 영역(112) 내에 서로 이격하여 배치될 수 있다. 또한 다수의 확산 방지층들(예컨대, 511 내지 517) 각각은 오믹층(40)과 접촉하는 상면의 면적보다 반사층(30)과 접촉하는 하면의 면적이 큰 구조일 수 있다. 이러한 구조는 반사층(30)과 오믹층(40) 사이의 접착력을 향상시킬 수 있다.
이온 확산 방지층(510)은 반사층(30)의 이온(예컨대, Ag 이온)이 오믹층(40)을 통과하여 제2 도전형 반도체층(72)으로 침투하는 것을 감소시켜, 발광 소자(300)의 신뢰성을 향상시킬 수 있다.
도 6은 제4 실시예에 따른 발광 소자(400)의 평면도를 나타낸다.
도 6을 참조하면, 제4 실시예에 따른 발광 소자(400)는 제2 실시예 및 제3 실시예에 따른 발광 소자(200,300)와 유사한 구조를 가진다. 다만, 다른 점은 제4 실시예에 따른 발광 소자(400)의 이온 확산 방지층(520)은 그물 구조(meshed structure)라는 점이다. 그물 구조의 이온 확산 방지층(520)은 복수의 영역들(112,114,116,122,124,126) 각각의 내에 배치될 수 있다.
이온 확산 방지층(520)은 반사층(30)의 이온(예컨대, Ag 이온)이 오믹층(40)을 통과하여 제2 도전형 반도체층(72)으로 침투하는 것을 감소시켜, 발광 소자(400)의 신뢰성을 향상시킬 수 있다.
도 7은 실시 예에 따른 발광 소자 패키지(600)를 나타낸다. 도 7을 참조하면, 발광 소자 패키지(600)는 패키지 몸체(610), 제1 금속층(612), 제2 금속층(614), 발광 소자(620), 반사판(625), 와이어(630), 및 수지층(resin layer, 640)을 포함한다.
패키지 몸체(610)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(610)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(612) 및 제2 금속층(614)은 열 배출이나 발광 소자(620)의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(610)의 표면에 배치된다. 발광 소자(620)는 제1 금속층(612) 및 제2 금속층(614)과 전기적으로 연결되며, 발광 소자(620)로부터 발생하는 열은 제1 금속층(612) 및 제2 금속층(614)을 통하여 방출될 수 있다. 여기서 발광 소자(620)는 제1 내지 제4 실시예에 따른 발광 소자(100,200,300,400)일 수 있다.
발광 소자(100,200,300,400)의 지지 부재(10)는 제1 금속층(612)에 전기적으로 연결된다. 와이어(624)는 제1 전극(90)과 제2 금속층(614)을 전기적으로 연결한다. 예컨대, 와이어(624)는 제1 전극(160)의 제1 패드부(102a)를 제2 금속층(614)에 전기적으로 연결할 수 있다. 제2 패드부(102b)와 제2 금속층(614)은 다른 와이어(미도시)에 의하여 서로 전기적으로 연결될 수 있다.
반사판(625)은 발광 소자(620)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(610)의 캐버티 측벽에 형성된다. 반사판(625)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(640)은 패키지 몸체(610)의 캐버티 내에 위치하는 발광 소자(620)를 포위하여 발광 소자(620)를 외부 환경으로부터 보호한다. 수지층(640)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 수지층(640)은 발광 소자(620)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.
실시 예에 따른 발광 소자 패키지(600)는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 7을 참조하면, 실시 예에 따른 조명 장치는 광을 투사하는 광원(750)과 광원(750)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.
광원(750)은 기판(754) 상에 구비되는 복수 개의 발광 소자 패키지(752)를 포함한다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 이때 기판(754) 상에 구비되는 발광 소자 패키지(752)는 실시예에 따른 발광 소자 패키지(600)일 수 있다.
광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.
도 9a는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타내고, 도 9b는 도 9a에 도시된 표시 장치의 광원 부분의 단면도이다.
도 9a 및 도 9b를 참조하면, 표시 장치는 백라이트 유닛 및 액정 표시 패널(860), 탑 커버(Top cover, 870), 고정 부재(850)를 포함한다.
백라이트 유닛은 바텀 커버(Bottom cover, 810)와, 바텀 커버(810)의 내부의 일측에 마련되는 발광 모듈(880)과, 바텀 커버(810)의 전면에 배치되는 반사판(820)과, 반사판(820)의 전방에 배치되며 발광 모듈(880)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(830)과, 도광판(30)의 전방에 배치되는 광학 부재(840)를 포함한다. 액정 표시 장치(860)는 광학 부재(840)의 전방에 배치되며, 탑 커버(870)는 액정 표시 패널(860)의 전방에 마련되며, 고정 부재(850)는 바텀 커버(810)와 탑 커버(870) 사이에 배치되어 바텀 커버(810)와 탑 커버(870)를 함께 고정시킨다.
도광판(830)은 발광 모듈(880)에서 방출되는 광이 면광원 형태로 출사되도록 안내하는 역할을 하고, 도광판(830)의 후방에 배치되는 반사판(820)은 발광 모듈(880)에서 방출된 광이 도광판(830)방향으로 반사되도록 하여 광 효율을 높이는 역할을 한다. 다만, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 도광판(830)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다. 여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(830)은 발광 모듈(880)에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
광학 부재(840)가 도광판(830)의 상부에 구비되어 도광판(830)에서 출사되는 빛을 소정 각도로 확산시킨다. 광학 부재(840)는 도광판(830)에 의해 인도된 빛을 액정 표시 패널(860) 방향으로 균일하게 조사되도록 하다. 광학 부재(840)로는 확산 시트, 프리즘 시트 또는 보호 시트 등의 광학 시트가 선택적으로 적층되거나, 마이크로 렌즈 어레이를 사용할 수도 있다. 이때, 복수 개의 광학 시트를 사용할 수도 있으며, 광학 시트는 아크릴 수지, 폴리우레탄 수지 또는 실리콘 수지 등과 같은 투명 수지로 이루어질 수 있다. 그리고, 상술한 프리즘 시트 내에 형광 시트가 포함될 수도 있음은 상술한 바와 동일하다.
광학 부재(840)의 전면에는 액정 표시 패널(860)이 구비될 수 있다. 여기서, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있음은 당연하다. 바텀 커버(810) 상에는 반사판(820)이 놓이게 되고, 반사판(820)의 위에는 도광판(830)이 놓이게 된다. 그리하여 반사판(820)은 방열부재(미도시)와 직접 접촉될 수도 있다. 발광 모듈(880)은 발광 소자 패키지(882) 및 인쇄회로기판(881)을 포함한다. 발광 소자 패키지(882)는 인쇄회로기판(881) 상에 실장된다. 여기서 발광 소자 패키지(881)은 도 7에 도시된 실시 예일 수 있다.
인쇄회로기판(881)은 브라켓(812) 상에 접합될 수 있다. 여기서, 브라켓(812)은 발광 소자 패키지(882)의 고정 외에 열방출을 위하여 열전도율이 높은 물질로 이루어질 있고, 도시되지는 않았으나, 브라켓(812)과 발광 소자 패키지(882) 사이에는 열 패드가 구비되어 열 전달을 용이하게 할 수 있다. 그리고, 브라켓(812)는 도시된 바와 같이 'ㄴ'자 타입으로 구비되어, 가로부(812a)는 바텀 커버(810)에 의하여 지지되고, 세로부(812b)는 인쇄회로기판(881)을 고정할 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 지지 부재, 20: 접합층,
25: 배리어층 30: 반사층,
40: 오믹층, 50: 보호층,
60: 전류 차단층, 65,310,510,520: 이온 확산 방지층,
70: 발광 구조물, 80: 패시베이션층,
90: 제1 전극.

Claims (11)

  1. 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제2 도전형 반도체층 아래에 배치되고, 상기 제2 도전형 반도체층과 접촉하는 오믹층;
    상기 제2 도전형 반도체층 아래에 배치되는 전류 차단층;
    상기 오믹층 아래에 배치되는 반사층; 및
    상기 오믹층과 상기 반사층 사이에 배치되는 이온 확산 방지층을 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 발광 구조물 상에 배치되는 전극을 더 포함하며,
    상기 전류 차단층은,
    상기 반사층과 상기 제2 도전형 반도체층 사이에 배치되며, 상기 전극과 적어도 일부가 수직 방향으로 오버랩되며, 상기 수직 방향은 상기 반사층으로부터 상기 발광 구조물로 향하는 방향인 발광 소자.
  3. 제2항에 있어서,
    상기 발광 구조물은 상기 수직 방향으로 서로 오버랩되지 않는 제1 영역 및 제2 영역으로 구분되고, 상기 오믹층은 상기 제1 영역의 발광 구조물 아래에 배치되고, 상기 전류 차단층은 상기 제2 영역의 발광 구조물 아래에 배치되는 발광 소자.
  4. 제1항에 있어서, 상기 이온 확산 방지층은,
    서로 이격하는 다수의 확산 방지층들을 포함하며, 상기 다수의 확산 방지층들은 도트(dot) 형태인 발광 소자.
  5. 제1항에 있어서, 상기 이온 확산 방지층은,
    서로 이격하는 다수의 확산 방지층들을 포함하며, 상기 다수의 확산 방지층들은 제1 방향의 길이가 제2 방향의 길이보다 큰 라인 형태이며, 상기 제1 방향은 xy 좌표에서 x축 방향이고, 상기 제2 방향은 y축 방향인 발광 소자.
  6. 제1항에 있어서,
    상기 이온 확산 방지층는 그물 구조(meshed structure)인 발광 소자.
  7. 제1항에 있어서,
    상기 이온 확산 방지층의 두께는 0.5nm ~ 1000nm인 발광 소자.
  8. 제1항에 있어서, 상기 이온 확산 방지층은,
    ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, 중 적어도 하나를 포함하는 절연 물질인 발광 소자.
  9. 제2항에 있어서, 상기 전류 차단층은,
    상기 오믹층의 측면 및 이와 인접하는 상기 오믹층의 하면의 가장 자리를 감싸도록 배치되며, 상기 오믹층의 하면은 상기 반사층과 접촉하는 일면인 발광 소자.
  10. 제4항에 있어서, 상기 다수의 확산 방지층들 각각은,
    상기 오믹층과 접촉하는 일면의 면적보다 상기 반사층과 접촉하는 다른 일면의 면적이 큰 발광 소자.
  11. 제2항에 있어서,
    상기 반사층 아래에 배치되는 배리어층;
    상기 배리어층 아래에 배치되는 접합층;
    상기 접합층 아래에 배치되는 지지 부재; 및
    상기 배리어층의 가장 자리 영역에 배치되고, 상기 오믹층의 측면과 접촉하는 보호층을 더 포함하는 발광 소자.
KR1020110026977A 2011-03-25 2011-03-25 발광 소자 KR101762325B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110026977A KR101762325B1 (ko) 2011-03-25 2011-03-25 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110026977A KR101762325B1 (ko) 2011-03-25 2011-03-25 발광 소자

Publications (2)

Publication Number Publication Date
KR20120109731A true KR20120109731A (ko) 2012-10-09
KR101762325B1 KR101762325B1 (ko) 2017-07-27

Family

ID=47280810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110026977A KR101762325B1 (ko) 2011-03-25 2011-03-25 발광 소자

Country Status (1)

Country Link
KR (1) KR101762325B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170023521A (ko) * 2015-08-24 2017-03-06 엘지이노텍 주식회사 발광소자 및 발광소자 패키지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098336A (ja) * 2006-10-11 2008-04-24 Stanley Electric Co Ltd 半導体発光素子およびその製造方法
KR100986353B1 (ko) * 2009-12-09 2010-10-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170023521A (ko) * 2015-08-24 2017-03-06 엘지이노텍 주식회사 발광소자 및 발광소자 패키지

Also Published As

Publication number Publication date
KR101762325B1 (ko) 2017-07-27

Similar Documents

Publication Publication Date Title
KR101799451B1 (ko) 발광 소자
KR101712050B1 (ko) 발광 소자 패키지
US20120001538A1 (en) Light emitting device package and light emitting module
EP2565921B1 (en) Light emitting device
JP5755676B2 (ja) 発光素子及び発光素子パッケージ
KR20130046755A (ko) 발광 소자
KR101799450B1 (ko) 발광 소자 및 발광 소자 패키지
KR20130052944A (ko) 발광 소자 및 발광 소자 패키지
KR20120006257A (ko) 전극, 발광 소자, 발광 소자 패키지, 및 조명 시스템
KR101663192B1 (ko) 발광 소자
KR101063907B1 (ko) 발광 소자
KR101762325B1 (ko) 발광 소자
KR101859150B1 (ko) 발광 소자 및 발광 소자 패키지
KR101904323B1 (ko) 발광 소자 및 발광 소자 패키지
KR101838017B1 (ko) 발광 소자 및 발광 소자 패키지
KR102170213B1 (ko) 발광 소자
KR20120134326A (ko) 발광 소자 및 발광 소자 패키지
KR101751909B1 (ko) 발광 소자
KR102426873B1 (ko) 발광 소자 패키지
KR101791174B1 (ko) 발광 소자
KR101827977B1 (ko) 발광 소자
KR20120042339A (ko) 발광 소자
KR20120086878A (ko) 발광 소자
KR20130025233A (ko) 발광 소자
KR20120134687A (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant