WO2015114677A1 - 設計支援装置、設計支援方法、プログラムおよびメモリ媒体 - Google Patents

設計支援装置、設計支援方法、プログラムおよびメモリ媒体 Download PDF

Info

Publication number
WO2015114677A1
WO2015114677A1 PCT/JP2014/000427 JP2014000427W WO2015114677A1 WO 2015114677 A1 WO2015114677 A1 WO 2015114677A1 JP 2014000427 W JP2014000427 W JP 2014000427W WO 2015114677 A1 WO2015114677 A1 WO 2015114677A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal line
differential signal
line pair
design support
design
Prior art date
Application number
PCT/JP2014/000427
Other languages
English (en)
French (fr)
Inventor
林　茂
直樹 小國
Original Assignee
株式会社図研
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社図研 filed Critical 株式会社図研
Priority to KR1020167019566A priority Critical patent/KR101880714B1/ko
Priority to PCT/JP2014/000427 priority patent/WO2015114677A1/ja
Priority to JP2015559607A priority patent/JP6234483B2/ja
Priority to EP14880659.9A priority patent/EP3101562A4/en
Priority to US15/111,530 priority patent/US10198547B2/en
Publication of WO2015114677A1 publication Critical patent/WO2015114677A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Definitions

  • the present invention relates to a design support apparatus, a design support method, a program, and a memory medium.
  • the differential interface is known as an interface that is not easily affected by noise.
  • a differential signal line pair for transmitting a differential signal is used between semiconductor chips having a differential interface.
  • a differential signal line pair on a wiring board printed wiring board
  • Patent Document 1 describes a board design program having an error check function for checking an error portion where a differential impedance is out of a reference range in a wiring pattern of a differential pair line (differential signal line pair).
  • An object of the present invention is to provide a technique advantageous for supporting the design of a differential signal line pair.
  • a first aspect of the present invention relates to a design support apparatus for designing a wiring board, and the design support apparatus includes a differential signal line pair in which a section satisfying a design criterion is included in the differential signal line pair.
  • An index presenting unit that obtains an index indicating the degree to which the entire system is occupied and displays the index on a display is provided.
  • a design support method for designing a wiring board wherein the section of the differential signal line pair that satisfies a design standard is the differential signal line pair.
  • An index presenting step of obtaining an index indicating the degree to which the entire system is occupied and displaying the index on a display is included.
  • the third aspect of the present invention relates to a program for operating a computer so that the design support apparatus according to the first aspect is configured.
  • a fourth aspect of the present invention relates to a memory medium storing a program for operating a computer so that the design support apparatus according to the first aspect is configured.
  • the figure which shows the example of a design The figure which shows typically the example of a design of the wiring pattern of the differential signal line pair produced by the design support apparatus.
  • the figure which shows the evaluation result of the wiring pattern of a differential signal line pair The figure which shows the evaluation result of the wiring pattern of a differential signal line pair.
  • FIG. 1 shows the configuration of a design support apparatus 100 according to one embodiment of the present invention.
  • the design support apparatus 100 can be configured by incorporating a design support program 160 into the computer 101.
  • the design support apparatus 100 or the computer 101 may include a CPU 110, a memory 120, an input device (for example, a keyboard, a touch panel, a mouse, etc.) 130, a display 140, a hard disk (memory) 150, and the like.
  • the design support program 160 can be incorporated in the hard disk 150.
  • the design support program 160 can be distributed in the form of a memory medium storing it.
  • the hard disk 150 can store design data 170 created by executing the design support program 160.
  • the design support program 160 can include an index presentation program 161. When the index presentation program 161 is executed, the computer 101 causes the computer 101 to operate as the design support apparatus 100 including the index presentation unit.
  • the design support program 160 can include a wiring board display program 162. When executed, the wiring board display program 162 causes the computer 101 to operate as the design support apparatus 100 including the wiring board display unit.
  • the pins USBO-1P and USBO-1N of the semiconductor chip IC1 and the pins USBI-1P and USBI-1N of the semiconductor chip IC2 are connected by a differential signal line pair USB-1.
  • the differential signal line pair USB-1 includes two signal lines USB-1P and USB-1N to which signals having opposite phases are applied.
  • FIG. 3 schematically shows an example of the wiring pattern of the differential signal line pair USB-1 (USB-1P, USB-1N) created by the design support apparatus 100 (design support program 160).
  • the wiring pattern of the differential signal line pair USB-1 is determined according to an instruction given from the designer operating the design support apparatus 100 via the input device 130, or an automatic wiring function incorporated in the design support program 160. Or by both of them.
  • FIG. 8 shows a flow of processing by the index presentation program 161 (or an index presentation unit constituted by the index presentation program 161 incorporated in the design support program 160).
  • the index presentation program 161 divides the differential signal line pair into a plurality of sections. For example, in the example shown in FIG. 3, the wiring pattern of the differential signal line pair USB-1 is divided into sections 1 to 9 and sections A to F.
  • the division of the differential signal line pair by the index presentation program 161 is performed, for example, at a position where the characteristics of the wiring pattern of the two signal lines constituting the differential signal line pair change, for example, at the following positions. sell.
  • step S820 the index presentation program 161 obtains the coupling rate by evaluating the plurality of sections divided in step S810.
  • sections 1 to 9 are sections in which the wiring pattern of the differential signal line pair USB-1 satisfies a coupling condition as an example of a design standard
  • sections A to F are differential signal lines. This is a section in which the wiring pattern for USB-1 does not satisfy the coupling condition.
  • Coupling conditions include, for example, a reference that two signal lines constituting a differential signal line pair should be arranged in the same layer (hereinafter referred to as reference 1), and the two signal lines arranged in parallel to each other. And a reference interval (hereinafter referred to as reference 3) between the two signal lines.
  • reference 1P and USB-1N are not parallel to each other, and therefore, the criterion 2 is not satisfied.
  • the standards 1, 2, and 3 are merely examples, and can be changed as appropriate.
  • the coupling rate is an index indicating the degree to which the section satisfying the coupling condition as one of the design criteria in the differential signal line pair occupies the entire differential signal line pair.
  • the degree may be a ratio of a section satisfying a coupling condition as one of design criteria in the differential signal line pair to the entire differential signal line pair.
  • the coupling rate can be calculated according to the following formula, for example.
  • the sections 1 to 9 are sections in which the wiring pattern of the differential signal line pair USB-1 satisfies the coupling condition, and the sections A to F are the differential signal line pairs.
  • This is a section in which the USB-1 wiring pattern does not satisfy the coupling condition. Therefore, “the total wiring length of the section satisfying the coupling condition among the two signal lines constituting the differential signal line pair” is the two signal lines USB-1P constituting the differential signal line pair USB-1. , The total wiring length of sections 1 to 9 in USB-1N.
  • the “total wiring length of two signal lines constituting the differential signal line pair” is the total wiring length of the sections 1 to 9 and the sections A to F.
  • the total wiring length of the section satisfying the coupling condition among the two signal lines constituting the differential signal line pair is the coupling condition of one of the two signal lines. It can be defined as the sum of the wiring length of the section that satisfies and the wiring length of the section of the other of the two signal lines.
  • the “total wiring length of two signal lines constituting a differential signal line pair” can be defined as the sum of one wiring length of the two signal lines and the other wiring length of the two signal lines. .
  • Such a definition is convenient when the lengths of two signal lines constituting a differential signal line pair are treated as different from each other. For example, as shown in FIG. 9, when the lengths of the wiring patterns of the two signal lines DSP and DSN constituting the differential signal line pair are defined as the lengths L1 and L2 of the respective center lines, L1 and L2 have different lengths.
  • the index presentation program 161 evaluates the plurality of sections divided in step S810 to obtain the differential impedance compliance degree of the two signal lines constituting the differential signal line pair.
  • the differential impedance compliance degree indicates the degree to which the section satisfying the “differential impedance reference range” as one of the design standards in the differential signal line pair occupies the entire differential signal line pair. It is an indicator. In a more specific example, the degree is such that the section satisfying the “reference range of differential impedance” as one of the design criteria of the differential signal line pair is relative to the entire differential signal line pair. It can be a proportion. This reference range may be given a minimum value and a maximum value.
  • the differential impedance compliance can be calculated according to the following formula, for example.
  • the differential impedance can be calculated in consideration of a solid pattern that is arranged in a layer different from the layer in which the differential signal line pair is arranged and to which a fixed potential such as a power supply potential or a ground potential is applied.
  • the total wiring length of a section satisfying the differential impedance reference range of the two signal lines constituting the differential signal line pair is the differential impedance of one of the two signal lines. It can be defined as the sum of the total wiring length of the section satisfying the reference range and the total wiring length of the section satisfying the reference range of the differential impedance of the other of the two signal lines.
  • step S840 the index presentation program 161 obtains the differential wiring rule compliance of the differential signal line pair by evaluating the plurality of sections divided in step S810.
  • the differential wiring rule compliance is an index indicating the degree of the differential signal line pair that the section satisfying the differential wiring rule as one of the design criteria occupies with respect to the entire differential signal line pair. .
  • the degree is the ratio of the differential signal line pair that the section satisfying the differential wiring rule as one of the design criteria occupies the entire differential signal line pair. sell.
  • the differential wiring rule includes, for example, a standard that the two signal lines constituting the differential signal line pair should be arranged in the same layer (hereinafter referred to as a standard 4), and the two signals determined for each layer.
  • Each line includes a reference width (hereinafter referred to as reference 5) and a reference interval (hereinafter referred to as reference 6) between the two signal lines defined for each layer.
  • the differential wiring rule compliance can be calculated, for example, according to the following formula.
  • the total wiring length of a section satisfying the differential wiring rule among the two signal lines constituting the differential signal line pair is one of the two signal lines constituting the differential signal line pair.
  • step S850 the index presentation program 161 causes the display 140 to display the coupling rate, the differential impedance compliance level, and the differential wiring rule compliance level obtained in steps S820, S830, and S840 as evaluation results.
  • FIG. 4 exemplarily shows the evaluation result displayed on the display 140 in step S850.
  • This evaluation result includes evaluation results for a plurality of differential signal line pairs.
  • “Signal name” is the name of the differential signal wiring pair.
  • the “total wiring length” is, for example, the total of one wiring length of two signal lines constituting the differential signal line pair and the other wiring length of the two signal lines.
  • Coupling length refers to, for example, the wiring length of a section satisfying the coupling condition of one of two signal lines constituting a differential signal line pair and the coupling of the other of the two signal lines This is the total of the wiring lengths of the sections that satisfy the conditions.
  • Coupling rate”, “differential impedance compliance degree”, and “differential wiring rule compliance degree” can follow the above-mentioned definitions.
  • the designer displays the index indicating the degree to which the section satisfying the design standard of the differential signal line pair occupies the entire differential signal line pair on the display, so that the designer can display the index. You can rely on the design to proceed. As a result, variations due to the designer can be reduced.
  • FIG. 5 shows a display example of attributes (wiring length, wiring width, signal line interval) and differential impedance of each section divided in step S810 for the differential signal line pair USB-1.
  • the detailed evaluation result shown in FIG. 5 can be displayed on the display 140 by selecting the signal name in the evaluation result illustrated in FIG. 4 through the operation of the input device 130.
  • the sections 1, 2, 3, etc. shown as “coupling sections” are sections that satisfy the coupling condition
  • the sections A, sections shown as “non-coupling sections” B and the like are sections that do not satisfy the coupling condition. That is, FIG. 5 shows a section that satisfies the coupling condition and a section that does not satisfy the coupling condition.
  • the display 140 displays information indicating whether each of the plurality of sections satisfies a coupling condition as a design criterion.
  • the differential impedance of the differential signal line pair USB-1 in the section 6 is 80 ⁇ , which is lower than the set lower limit value (83 ⁇ ). Further, the differential impedance of the differential signal line pair USB-1 in the section 8 is 99 ⁇ , which exceeds the set upper limit value (97 ⁇ ). That is, the sections 6 and 8 of the differential signal line pair USB-1 are sections that do not satisfy the differential impedance reference range. Here, the sections 6 and 8 that do not satisfy the differential impedance reference range are displayed separately from the other sections. That is, FIG. 5 shows a section where the differential impedance satisfies the reference range and a section where the differential impedance does not meet.
  • the display 140 displays information indicating whether each of the plurality of sections satisfies the reference impedance reference range as the design reference.
  • the total wiring length of the sections satisfying the reference range of the differential impedance among the two signal lines constituting the differential signal line pair is sections 1, 2, 3, 4, 5, 7, This is the total of 9 wiring lengths.
  • the differential impedance is not displayed for the “non-coupling period”.
  • a representative line width such as the minimum wiring width can be displayed.
  • the interval between the two signal lines USB-1P and USB-1N constituting the differential signal line pair USB-1 in the section 3 is 0.08 mm, which is less than the reference interval (not shown). ing. Further, the width of the two signal lines USB-1P and USB-1N constituting the differential signal line pair USB-1 in the section 6 is 0.12 mm, which exceeds a reference width (not shown). That is, the sections 3 and 6 of the differential signal line pair USB-1 are sections that do not satisfy the differential wiring rule. Here, the sections 3 and 6 that do not satisfy the differential wiring rule are displayed separately from the other sections. That is, FIG. 5 shows a section that satisfies the differential wiring rule and a section that does not satisfy the differential wiring rule.
  • the display 140 displays information indicating whether each of the plurality of sections satisfies the differential wiring rule.
  • the “total wiring length of the section in which the differential signal line pair satisfies the differential wiring rule” is the sum of the wiring lengths of the sections 1, 2, 4, 5, 7, 8, and 9.
  • the index presentation program 161 can include a function of sorting information including the index displayed on the display 140 for each of the plurality of differential signal line pairs.
  • the index presentation program 161 receives a sort instruction from the designer via the input device 130 in step S860, the index presentation program 161 is displayed on the display 140 for each of the plurality of differential signal line pairs in step S870.
  • Sort the information including the index For example, in the evaluation results illustrated in FIG. 4, the designer can sort the evaluation results based on any of the coupling rate, the differential impedance, and the differential wiring rule compliance.
  • the index presentation program 161 may also have a function of selecting all or a part of the plurality of differential signal line pairs and highlighting the wiring pattern corresponding to them on the wiring board on the wiring board display program 162.
  • the index presentation program 161 may also have a function of selecting an arbitrary section of the selected differential signal line pair and highlighting the section corresponding to the section in the wiring board on the wiring board display program 162.
  • step S875 when the index presentation program 161 receives a highlighting instruction from the designer via the input device 130, in step S880, the index presentation program 161 selects the corresponding differential signal line pair or section in accordance with the instruction.
  • the wiring board display program 162 is highlighted.
  • the designer can highlight a differential signal line pair having the signal name on the display 140 by selecting an arbitrary signal name in the evaluation result illustrated in FIG. Specifically, when an arbitrary signal name in the table illustrated in FIG. 4 is selected by the designer, the index presentation program 161 passes the signal name to the wiring board display program 162. In response to this, the wiring board display program 162 highlights the differential signal line pair having the signal name.
  • the designer selects an arbitrary item in the table illustrated in FIG. 5 to highlight a section corresponding to the selected item in the entire wiring pattern of the differential signal wiring pair on the display 140. be able to.
  • the index presentation program 161 passes information for identifying a section corresponding to the item to the wiring board display program 162.
  • the wiring board display program 162 highlights the section corresponding to the information. 6 and 7, when the items corresponding to the sections 6 and 8 (for example, “80 ⁇ , 99 ⁇ ” indicating the “differential impedance” of the sections 6 and 8) are selected, the difference is determined by the wiring board display program 162.
  • a state in which the sections corresponding to the sections 6 and 8 in the motion signal line pair SUB-1 are highlighted is schematically shown.
  • Such a highlighting function allows the designer to quickly find the differential signal line pair or section to be corrected.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

　配線基板を設計するための設計支援装置は、差動信号線対のうち設計基準を満たしている区間が前記差動信号線対の全体に対して占める度合を示す指標を求め、前記指標をディスプレイに表示させる指標提示部を備える。

Description

設計支援装置、設計支援方法、プログラムおよびメモリ媒体
　本発明は、設計支援装置、設計支援方法、プログラムおよびメモリ媒体に関する。
　差動インターフェースは、ノイズの影響を受けにくいインターフェースとして知られている。差動インターフェースを有する半導体チップ間では、差動信号を伝送する差動信号線対が使用される。配線基板（プリント配線基板）における差動信号線対の設計では、十分なノイズ耐性を得るために種々の制約を満たす必要がある。
　特許文献１には、差動ペア線路（差動信号線対）の配線パターンにおいて差動インピーダンスが基準範囲から外れるエラー箇所をチェックするエラーチェック機能を有する基板設計プログラムが記載されている。
特開２０１３－９３０５６号公報
　配線基板における差動信号線対の設計では、必ず満たすべき設計基準を定めておき、それを満たすかどうかで設計を評価するだけでは不十分である。差動信号線対の設計では、差動信号線対を構成する２つの信号線の配線幅を変更せざるを得ない区間、該２つの信号線の間隔を変更せざるを得ない区間、該２つの信号線を平行に配置できない区間などのように、理想的な設計から逸脱する区間が生じうる。このような区間の少々の発生は許容可能である一方で、このような区間の過剰な発生は信号の伝送品質の観点で看過できないであろう。
　従来は、差動信号線対の設計が設計基準を満たしている度合を設計者に提示する設計支援装置は存在せず、設計者は、経験と勘を頼りにして設計を進めるしかなく、設計者によるばらつきが生じやすかった。
　本発明は、差動信号線対の設計の支援に有利な技術を提供することを目的とする。
　本発明の第１の側面は、配線基板を設計するための設計支援装置に係り、前記設計支援装置は、差動信号線対のうち設計基準を満たしている区間が前記差動信号線対の全体に対して占める度合を示す指標を求め、前記指標をディスプレイに表示させる指標提示部を備える。
　本発明の第２の側面は、配線基板を設計するための設計支援方法に係り、前記設計支援方法は、差動信号線対のうち設計基準を満たしている区間が前記差動信号線対の全体に対して占める度合を示す指標を求め、前記指標をディスプレイに表示させる指標提示工程を含む。
　本発明の第３の側面は、前記第１の側面に係る設計支援装置が構成されるようにコンピュータを動作させるためのプログラムに関する。
　本発明の第４の側面は、前記第１の側面に係る設計支援装置が構成されるようにコンピュータを動作させるためのプログラムを格納したメモリ媒体に関する。
　本発明によれば、差動信号線対の設計の支援に有利な技術が提供される。
本発明の１つの実施形態の設計支援装置の構成を示す図。 設計例を示す図。 設計支援装置によって作成された差動信号線対の配線パターンの設計例を模式的に示す図。 差動信号線対の配線パターンの評価結果を示す図。 差動信号線対の配線パターンの評価結果を示す図。 差動配線対を構成する区間の強調表示の例を示す図。 差動配線対を構成する区間の強調表示の例を示す図。 指標提示プログラムによる処理の流れの例を示す図。 差動信号線対を構成する２つの信号線の配線パターンの例を示す図。
　以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。
　図１には、本発明の１つの実施形態の設計支援装置１００の構成が示されている。設計支援装置１００は、コンピュータ１０１に設計支援プログラム１６０を組み込むことによって構成されうる。設計支援装置１００あるいはコンピュータ１０１は、ＣＰＵ１１０、メモリ１２０、入力デバイス（例えば、キーボード、タッチパネル、マウスなど）１３０、ディスプレイ１４０、ハードディスク（メモリ）１５０などで構成されうる。設計支援プログラム１６０は、ハードディスク１５０に組み込まれうる。設計支援プログラム１６０は、それを格納したメモリ媒体の形態で配布されうる。ハードディスク１５０には、設計支援プログラム１６０の実行によって作成される設計データ１７０が格納されうる。
　設計支援プログラム１６０は、指標提示プログラム１６１を含みうる。指標提示プログラム１６１は、それが実行されることにより、コンピュータ１０１を、指標提示部を含む設計支援装置１００として動作させる。設計支援プログラム１６０は、配線基板表示プログラム１６２を含みうる。配線基板表示プログラム１６２は、それが実行されることにより、コンピュータ１０１を、配線基板表示部を含む設計支援装置１００として動作させる。
　以下、図１～図８を参照しながら設計支援装置１００によって実行される設計支援方法を例示的に説明する。ここでは、図２に示されるように、半導体チップＩＣ１のピンＵＳＢＯ－１Ｐ、ＵＳＢＯ－１Ｎと半導体チップＩＣ２のピンＵＳＢＩ－１Ｐ、ＵＳＢＩ－１Ｎとを差動信号線対ＵＳＢ－１で接続する例を説明する。ここで、差動信号線対ＵＳＢ－１は、互いに逆相の信号が印加される２つの信号線ＵＳＢ－１Ｐ、ＵＳＢ－１Ｎで構成される。
　図３には、設計支援装置１００（設計支援プログラム１６０）によって作成された差動信号線対ＵＳＢ－１（ＵＳＢ－１Ｐ、ＵＳＢ－１Ｎ）の配線パターンの例が模式的に示されている。ここで、差動信号線対ＵＳＢ－１の配線パターンは、設計支援装置１００を操作する設計者から入力デバイス１３０を介して与えられる指示に従って、あるいは、設計支援プログラム１６０に組み込まれた自動配線機能によって、あるいは、それらの双方によって作成されうる。
　図８には、設計支援プログラム１６０に組み込まれた指標提示プログラム１６１（あるいは、それによって構成される指標提示部）による処理の流れが示されている。ステップＳ８１０では、指標提示プログラム１６１は、差動信号線対を複数の区間に分割する。例えば、図３に示す例では、差動信号線対ＵＳＢ－１の配線パターンは、区間１～９と、区間Ａ～Ｆとに分割される。
　ここで、指標提示プログラム１６１による差動信号線対の分割は、例えば、差動信号線対を構成する２つの信号線の配線パターンの特徴が変化する位置、例えば、以下のような位置でなされうる。
　・２つの信号線の配線パターンが非平行な状態から平行な状態に変化する位置、
　・２つの信号線の配線パターンが平行な状態から非平行な状態に変化する位置、
　・２つの信号線の配線パターンの少なくとも一方が配置される層が変化する位置（ビアの位置）、
　・２つの信号線の配線パターンの幅が変化する区間の開始位置および終了位置、
　・２つの信号線の配線パターンの間隔が変化する区間の開始位置および終了位置、
　・別の層に配置されたベタパターン（所定値以上の面積を有するパターン）を横切る区間の開始位置および終了位置
　ステップＳ８２０では、指標提示プログラム１６１は、ステップＳ８１０で分割された複数の区間を評価することによってカップリング率を求める。ここで、図３において、区間１～９は、差動信号線対ＵＳＢ－１の配線パターンが設計基準の一例としてのカップリング条件を満たす区間であり、区間Ａ～Ｆは、差動信号線対ＵＳＢ－１の配線パターンが該カップリング条件を満たさない区間である。カップリング条件は、例えば、差動信号線対を構成する２つの信号線が同一層に配置されるべきであるという基準（以下、基準１）と、該２つの信号線が相互に平行に配置されるべきであるという基準（以下、基準２）と、該２つの信号線の間の基準間隔（以下、基準３）と含む。区間Ａ～Ｆでは、２つの信号線ＵＳＢ－１Ｐ、ＵＳＢ－１Ｎの配線パターンが相互に平行ではないので、基準２を満たさない。なお、基準１、２、３は、例示に過ぎず、適宜に変更されうるものである。
　カップリング率は、差動信号線対のうち設計基準の１つとしてのカップリング条件を満たしている区間が該差動信号線対の全体に対して占める度合を示す指標である。より具体的な例において、該度合は、差動信号線対のうち設計基準の１つとしてのカップリング条件を満たしている区間が該差動信号線対の全体に対して占める比率でありうる。
　カップリング率は、例えば、以下の式に従って計算されうる。
　（カップリング率）＝（差動信号線対を構成する２つの信号線のうちカップリング条件を満たしている区間の総配線長）／（差動信号線対を構成する２つの信号線の総配線長）
　図３に示す例では、前述のように、区間１～９は、差動信号線対ＵＳＢ－１の配線パターンがカップリング条件を満たす区間であり、区間Ａ～Ｆは、差動信号線対ＵＳＢ－１の配線パターンがカップリング条件を満たさない区間である。よって、「差動信号線対を構成する２つの信号線のうちカップリング条件を満たしている区間の総配線長」は、差動信号線対ＵＳＢ－１を構成する２つの信号線ＵＳＢ－１Ｐ、ＵＳＢ－１Ｎのうち区間１～９の総配線長である。また、「差動信号線対を構成する２つの信号線の総配線長」は、区間１～９と区間Ａ～Ｆとの総配線長である。
　ここで、一例において、「差動信号線対を構成する２つの信号線のうちカップリング条件を満たしている区間の総配線長」は、該２つの信号線の一方のうちのカップリング条件を満たしている区間の配線長と該２つの信号線の他方のうちの該区間の配線長との合計として定義されうる。また、「差動信号線対を構成する２つの信号線の総配線長」は、該２つの信号線の一方の配線長と該２つの信号線の他方の配線長との合計として定義されうる。このような定義は、差動信号線対を構成する２つの信号線の長さが相互に異なるものとして扱われる場合に便利である。例えば、図９に示すように、差動信号線対を構成する２つの信号線ＤＳＰ、ＤＳＮの配線パターンのそれぞれの長さが、それぞれの中心線の長さＬ１、Ｌ２として定義される場合、Ｌ１とＬ２とは相互に異なる長さとなる。
　ステップＳ８３０では、指標提示プログラム１６１は、ステップＳ８１０で分割された複数の区間を評価することによって、差動信号線対を構成する２つの信号線の差動インピーダンス準拠度を求める。差動インピーダンス準拠度は、差動信号線対のうち設計基準の１つとしての「差動インピーダンスの基準範囲」を満たしている区間が該差動信号線対の全体に対して占める度合を示す指標である。より具体的な例において、該度合は、差動信号線対のうち設計基準の１つとしての「差動インピーダンスの基準範囲」を満たしている区間が該差動信号線対の全体に対して占める比率でありうる。この基準範囲は、最小値および最大値である与えられうる。
　差動インピーダンス準拠度は、例えば、以下の式に従って計算されうる。
　（差動インピーダンス準拠度）＝（差動信号線対を構成する２つの信号線のうち差動インピーダンスの基準範囲を満たしている区間の総配線長）／（差動信号線対を構成する２つの信号線の総配線長）
　ここで、差動インピーダンスは、差動信号線対が配置された層とは異なる層に配置され、電源電位又は接地電位などの固定電位が与えられるベタパターンを考慮して計算されうる。一例において、「差動信号線対を構成する２つの信号線のうち差動インピーダンスの基準範囲を満たしている区間の総配線長」は、該２つの信号線の一方のうちの差動インピーダンスの基準範囲を満たしている区間の総配線長と該２つの信号線の他方のうちの差動インピーダンスの基準範囲を満たしている区間の総配線長との合計として定義されうる。
　ステップＳ８４０では、指標提示プログラム１６１は、ステップＳ８１０で分割された複数の区間を評価することによって、差動信号線対の差動配線ルール準拠度を求める。差動配線ルール準拠度は、差動信号線対のうち設計基準の１つとしての差動配線ルールを満たしている区間が該差動信号線対の全体に対して占める度合を示す指標である。より具体的な例において、該度合は、差動信号線対のうち設計基準の１つとしての差動配線ルールを満たしている区間が該差動信号線対の全体に対して占める比率でありうる。
　差動配線ルールは、例えば、差動信号線対を構成する２つの信号線が同一層に配置されるべきであるという基準（以下、基準４）と、層ごとに定められた該２つの信号線のそれぞれの基準幅（以下、基準５）と、層ごとに定められた該２つの信号線の間の基準間隔（以下、基準６）とを含む。
　差動配線ルール準拠度は、例えば、以下の式に従って計算されうる。
　（差動配線ルール準拠度）＝（差動信号線対を構成する２つの信号線のうち差動配線ルールを満たしている区間の総配線長）／（差動信号線対を構成する２つの信号線の総配線長）
　一例において、「差動信号線対を構成する２つの信号線のうち差動配線ルールを満たしている区間の総配線長」は、差動信号線対を構成する２つの信号線の一方のうちの差動配線ルールを満たしている区間の総配線長と該２つの信号線の他方のうちの差動配線ルールを満たしている区間の総配線長との合計として定義されうる。
　ステップＳ８５０では、指標提示プログラム１６１は、ステップＳ８２０、Ｓ８３０およびＳ８４０で求めたカップリング率、差動インピーダンス準拠度および差動配線ルール準拠度を評価結果としてディスプレイ１４０に表示させる。図４には、ステップＳ８５０においてディスプレイ１４０に表示される評価結果が例示的に示されている。この評価結果は、複数の差動信号線対についての評価結果を含んでいる。「信号名」は、差動信号配線対の名称である。「総配線長」は、例えば、差動信号線対を構成する２つの信号線の一方の配線長と該２つの信号線の他方の配線長との合計である。「カップリング長」は、例えば、差動信号線対を構成する２つの信号線の一方のうちのカップリング条件を満たしている区間の配線長と該２つの信号線の他方のうちのカップリング条件を満たしている区間の配線長との合計である。「カップリング率」、「差動インピーダンス準拠度」、「差動配線ルール準拠度」は、前述の定義に従いうる。
　以上のように、差動信号線対のうち設計基準を満たしている区間が該差動信号線対の全体に対して占める度合を示す指標をディスプレイに表示することによって、設計者は、その指標を頼りにして設計を進めることができる。これによって設計者によるばらつきを低減することができる。
　図５には、差動信号線対ＵＳＢ－１についてステップＳ８１０で分割された各区間の属性（配線長、配線幅、信号線の間隔）および差動インピーダンスの表示例が示されている。例えば、入力デバイス１３０の操作を通して、図４に例示された評価結果において信号名が選択されることにより、図５に示す詳細な評価結果がディスプレイ１４０に表示されうる。
　図５に示された例では、「カップリング区間」として示された区間１、２、３等は、カップリング条件を満たす区間であり、「非カップリング区間」として示された区間Ａ、区間Ｂ等は、カップリング条件を満たさない区間である。つまり、図５には、カップリング条件を満たす区間と満たさない区間とが示されている。換言すると、ディスプレイ１４０には、複数の区間のそれぞれが設計基準としてのカップリング条件を満たすか否かを示す情報が表示される。
　図５に示された例では、区間６における差動信号線対ＵＳＢ－１の差動インピーダンスは８０Ωであり、設定された下限値（８３Ω）を下回っている。また、区間８における差動信号線対ＵＳＢ－１の差動インピーダンスは９９Ωであり、設定された上限値（９７Ω）を上回っている。つまり、差動信号線対ＵＳＢ－１のうち区間６、８は、差動インピーダンスの基準範囲を満たしていない区間である。ここで、差動インピーダンスの基準範囲を満たしていない区間６、８は、他の区間と区別して表示される。つまり、図５には、差動インピーダンスが基準範囲を満たす区間と満たさない区間とが示されている。換言すると、ディスプレイ１４０には、複数の区間のそれぞれが設計基準としての基準インピーダンスの基準範囲を満たすか否かを示す情報が表示される。この例では、「差動信号線対を構成する２つの信号線のうち差動インピーダンスの基準範囲を満たしている区間の総配線長」は、区間１、２、３、４、５、７、９の配線長の合計である。この例では、「非カップリング区間」に関しては、差動インピーダンスが表示されていない。また、区間Ａのように、区間内で配線幅が変化する場合は、例えば、最小配線幅などの代表的な線幅が表示されうる。
　図５に示された例では、区間３における差動信号線対ＵＳＢ－１を構成する２つの信号線ＵＳＢ－１Ｐ、ＵＳＢ－１Ｎの間隔は０．０８ｍｍであり、不図示の基準間隔を下回っている。また、区間６における差動信号線対ＵＳＢ－１を構成する２つの信号線ＵＳＢ－１Ｐ、ＵＳＢ－１Ｎの幅は０．１２ｍｍであり、不図示の基準幅を上回っている。つまり、差動信号線対ＵＳＢ－１のうち区間３、６は、差動配線ルールを満たしていない区間である。ここで、差動配線ルールを満たしていない区間３、６は、他の区間と区別して表示される。つまり、図５には、差動配線ルールを満たす区間と満たさない区間とが示されている。換言すると、ディスプレイ１４０には、複数の区間のそれぞれが差動配線ルールを満たすか否かを示す情報が表示される。この例では、「差動信号線対が差動配線ルールを満たしている区間の総配線長」は、区間１、２、４、５、７、８、９の配線長の合計である。
　指標提示プログラム１６１は、複数の差動信号線対のそれぞれについてディスプレイ１４０に表示された指標を含む情報をソートする機能を含みうる。ステップＳ８６０において、指標提示プログラム１６１が入力デバイス１３０を介して設計者からソートの指示を受けると、ステップＳ８７０において、指標提示プログラム１６１は、複数の差動信号線対のそれぞれについてディスプレイ１４０に表示された指標を含む情報をソートする。設計者は、例えば、図４に例示される評価結果において、カップリング率、差動インピーダンスおよび差動配線ルール準拠度のいずれかに基づいて該評価結果をソートさせることができる。
　指標提示プログラム１６１はまた、複数の差動信号線対の全部又は一部を選択して、配線基板におけるそれらに対応する配線パターンを配線基板表示プログラム１６２に強調表示させる機能を有しうる。指標提示プログラム１６１はまた、選択された差動信号線対の任意の区間を選択して、配線基板におけるそれに対応する区間を配線基板表示プログラム１６２に強調表示させる機能を有しうる。ステップＳ８７５において、指標提示プログラム１６１が入力デバイス１３０を介して設計者から強調表示の指示を受けると、ステップＳ８８０において、指標提示プログラム１６１は、その指示に従って、該当する差動信号線対または区間を配線基板表示プログラム１６２に強調表示させる。
　例えば、設計者は、図４に例示された評価結果における任意の信号名を選択することによって、その信号名を有する差動信号線対をディスプレイ１４０に強調表示させることができる。具体的には、図４に例示された表における任意の信号名が設計者によって選択されると、指標提示プログラム１６１は、その信号名を配線基板表示プログラム１６２に渡す。これに応じて、配線基板表示プログラム１６２は、その信号名を有する差動信号線対を強調表示する。
　また、設計者は、図５に例示された表における任意の項目を選択することによって、差動信号配線対の配線パターンの全体のうち選択された項目に対応する区間をディスプレイ１４０に強調表示させることができる。具体的には、図５に例示された表における任意の項目が設計者によって選択されると、指標提示プログラム１６１は、その項目に対応する区間を識別する情報を配線基板表示プログラム１６２に渡す。これに応じて、配線基板表示プログラム１６２は、その情報に対応する区間を強調表示する。図６、７には、区間６、８に対応する項目（例えば、区間６、８の「差動インピーダンス」を示す「８０Ω、９９Ω」）が選択された場合に、配線基板表示プログラム１６２によって差動信号線対ＳＵＢ－１のうち区間６、８に対応する区間が強調表示される様子が模式的に示されている。
　このような強調表示機能によれば、設計者は、修正すべき差動信号線対または区間を即座に見つけ出すことができる。

Claims (15)

  1. 　配線基板を設計するための設計支援装置であって、
    　差動信号線対のうち設計基準を満たしている区間が前記差動信号線対の全体に対して占める度合を示す指標を求め、前記指標をディスプレイに表示させる指標提示部を備えることを特徴とする設計支援装置。
  2. 　前記指標提示部は、前記差動信号線対を構成する複数の区間のそれぞれが前記設計基準を満たしているか否かを前記ディスプレイに表示させる、
    　ことを特徴とする請求項１に記載の設計支援装置。
  3. 　前記指標提示部は、複数の差動信号線対のそれぞれについて前記指標を前記ディスプレイに表示させ、更に、前記複数の差動信号線対のうち選択された差動信号線対を構成する複数の区間のそれぞれが前記設計基準を満たしているか否かを示す情報を前記ディスプレイに表示させる、
    　ことを特徴とする請求項１に記載の設計支援装置。
  4. 　前記指標提示部は、前記複数の差動信号線対のそれぞれについて前記ディスプレイに表示された前記指標を含む情報をソートする機能を含む、
    　ことを特徴とする請求項３に記載の設計支援装置。
  5. 　前記ディスプレイに前記配線基板を表示させる配線基板表示部を更に備え、
    　前記配線基板表示部は、前記複数の差動信号線対のうち設計者によって選択された差動信号線対を前記ディスプレイに強調表示させる、
    　ことを特徴とする請求項３又は４に記載の設計支援装置。
  6. 　前記ディスプレイに前記配線基板を表示させる配線基板表示部を更に備え、
    　前記配線基板表示部は、前記複数の区間のうち設計者によって選択された区間を前記ディスプレイに強調表示させる、
    　ことを特徴とする請求項２乃至４のいずれか１項に記載の設計支援装置。
  7. 　前記度合は、前記差動信号線対のうち前記設計基準を満たしている区間が前記差動信号線対の全体に対して占める比率を含む、
    　ことを特徴とする請求項１乃至６のいずれか１項に記載の設計支援装置。
  8. 　前記度合は、前記差動信号線対を構成する２つの信号線のうち前記設計基準を満たす区間の総配線長が前記２つの信号線の総配線長に対して占める比率である、
    　ことを特徴とする請求項７に記載の設計支援装置。
  9. 　前記２つの信号線のうち前記設計基準を満たす区間の総配線長は、前記２つの信号線の一方における前記区間の配線長と前記２つの信号線の他方における前記区間の配線長との合計であり、
    　前記２つの信号線の総配線長は、前記２つの信号線の一方の配線長と前記２つの信号線の他方の配線長との合計である、
    　ことを特徴とする請求項８に記載の設計支援装置。
  10. 　前記設計基準は、前記差動信号線対を構成する２つの信号線が同一層に配置されるべきであるという基準と、前記２つの信号線が相互に平行に配置されるべきであるという基準と、前記２つの信号線の間の基準間隔と含む、
    　ことを特徴とする請求項１乃至９のいずれか１項に記載の設計支援装置。
  11. 　前記設計基準は、前記差動信号線対を構成する２つの信号線の差動インピーダンスの基準範囲を含む、
    　ことを特徴とする請求項１乃至１０のいずれか１項に記載の設計支援装置。
  12. 　前記設計基準は、前記差動信号線対を構成する２つの信号線が同一層に配置されるべきであるという基準と、層ごとに定められた前記２つの信号線のそれぞれの基準幅と、層ごとに定められた前記２つの信号線の間の基準間隔とを含む、
    　ことを特徴とする請求項１乃至７のいずれか１項に記載の設計支援装置。
  13. 　配線基板を設計するための設計支援方法であって、
    　差動信号線対のうち設計基準を満たしている区間が前記差動信号線対の全体に対して占める度合を示す指標を求め、前記指標をディスプレイに表示させる指標提示工程を含むことを特徴とする設計支援方法。
  14. 　請求項１乃至１２のいずれか１項に記載の設計支援装置が構成されるようにコンピュータを動作させるためのプログラム。
  15. 　請求項１乃至１２のいずれか１項に記載の設計支援装置が構成されるようにコンピュータを動作させるためのプログラムを格納したメモリ媒体。
PCT/JP2014/000427 2014-01-28 2014-01-28 設計支援装置、設計支援方法、プログラムおよびメモリ媒体 WO2015114677A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020167019566A KR101880714B1 (ko) 2014-01-28 2014-01-28 설계 지원 장치, 설계 지원 방법, 프로그램 및 메모리 매체
PCT/JP2014/000427 WO2015114677A1 (ja) 2014-01-28 2014-01-28 設計支援装置、設計支援方法、プログラムおよびメモリ媒体
JP2015559607A JP6234483B2 (ja) 2014-01-28 2014-01-28 設計支援装置、設計支援方法、プログラムおよびメモリ媒体
EP14880659.9A EP3101562A4 (en) 2014-01-28 2014-01-28 Design assistance device, design assistance method, program, and memory medium
US15/111,530 US10198547B2 (en) 2014-01-28 2014-01-28 Support apparatus, design support method, program, and memory medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/000427 WO2015114677A1 (ja) 2014-01-28 2014-01-28 設計支援装置、設計支援方法、プログラムおよびメモリ媒体

Publications (1)

Publication Number Publication Date
WO2015114677A1 true WO2015114677A1 (ja) 2015-08-06

Family

ID=53756309

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/000427 WO2015114677A1 (ja) 2014-01-28 2014-01-28 設計支援装置、設計支援方法、プログラムおよびメモリ媒体

Country Status (5)

Country Link
US (1) US10198547B2 (ja)
EP (1) EP3101562A4 (ja)
JP (1) JP6234483B2 (ja)
KR (1) KR101880714B1 (ja)
WO (1) WO2015114677A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121973A (ja) * 2018-01-10 2019-07-22 日立金属株式会社 差動伝送ケーブルモジュール

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335238B2 (en) 2018-07-27 2022-05-17 Chongqing Boe Optoelectronics Technology Co., Ltd. Signal transmission method and apparatus, and display device
WO2020020347A1 (zh) * 2018-07-27 2020-01-30 京东方科技集团股份有限公司 功能面板及其制造方法、终端
US11798668B1 (en) * 2018-10-02 2023-10-24 Cvs Pharmacy, Inc. Systems and methods for a numeric waiting bin for prescription fulfillment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005309873A (ja) * 2004-04-22 2005-11-04 Ngk Spark Plug Co Ltd 電子回路基板用ｃａｄシステムとそれに使用するコンピュータプログラム、および電子回路基板の製造方法
JP2010128700A (ja) * 2008-11-26 2010-06-10 Ydc Corp 基板設計プログラム及び基板設計装置
JP2013093056A (ja) 2013-02-04 2013-05-16 Ydc Corp 基板設計プログラム及び基板設計装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9352222B2 (en) * 2002-12-10 2016-05-31 Sony Interactive Entertainment America Llc System and method for capturing text for an online application
US6983434B1 (en) * 2003-02-13 2006-01-03 Hewlett-Packard Development Company, L.P. Differential via pair impedance adjustment tool
US7002430B2 (en) * 2003-05-30 2006-02-21 Intel Corporation Compact non-linear geometry electromagnetic coupler for use with digital transmission systems
TWI259043B (en) * 2004-11-19 2006-07-21 Realtek Semiconductor Corp Structure of circuit layout and method thereof
US7568127B2 (en) * 2004-12-20 2009-07-28 Intel Corporation Signal drive de-emphasis control for serial bus
US7493578B1 (en) * 2005-03-18 2009-02-17 Xilinx, Inc. Correlation of data from design analysis tools with design blocks in a high-level modeling system
JP4660478B2 (ja) * 2005-04-15 2011-03-30 パナソニック株式会社 回路配線の干渉解析装置、干渉解析プログラム並びに干渉解析装置に用いられるデータベース、非対称結合線路モデル
US7265645B2 (en) * 2005-06-03 2007-09-04 Dell Products L.P. Matched-impedance high-bandwidth configuration jumper
JP4834385B2 (ja) * 2005-11-22 2011-12-14 株式会社日立製作所 プリント基板および電子装置
KR100737582B1 (ko) * 2005-12-12 2007-07-10 현대자동차주식회사 배선회로 최적 설계 지원 시스템 및 방법
US7441222B2 (en) * 2006-09-29 2008-10-21 Nokia Corporation Differential pair connection arrangement, and method and computer program product for making same
US8989238B2 (en) * 2007-03-02 2015-03-24 Rambus Inc. Bi-directional interface circuit having a switchable current-source bias
JP4438825B2 (ja) * 2007-05-29 2010-03-24 ソニー株式会社 到来角推定システム、通信装置、並びに通信システム
US9978110B2 (en) * 2007-06-19 2018-05-22 Omnicell, Inc. Patient-specific bin assignment systems, methods, and devices
US7861013B2 (en) * 2007-12-13 2010-12-28 Ati Technologies Ulc Display system with frame reuse using divided multi-connector element differential bus connector
US8793619B2 (en) * 2008-03-03 2014-07-29 The United States Of America, As Represented By The Secretary Of The Navy Graphical user control for multidimensional datasets
US9965035B2 (en) * 2008-05-13 2018-05-08 Apple Inc. Device, method, and graphical user interface for synchronizing two or more displays
US8395456B2 (en) * 2009-02-04 2013-03-12 Sand 9, Inc. Variable phase amplifier circuit and method of use
US8319788B2 (en) * 2009-07-22 2012-11-27 Behr Process Corporation Automated color selection method and apparatus
JP5212296B2 (ja) * 2009-07-22 2013-06-19 富士通株式会社 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム
US8435082B2 (en) * 2010-08-03 2013-05-07 Tyco Electronics Corporation Electrical connectors and printed circuits having broadside-coupling regions
US8699674B2 (en) * 2010-04-21 2014-04-15 Angel.Com Incorporated Dynamic speech resource allocation
US8582727B2 (en) * 2010-04-21 2013-11-12 Angel.Com Communication of information during a call
JP5184670B2 (ja) * 2011-03-24 2013-04-17 川崎マイクロエレクトロニクス株式会社 差動出力バッファ
US8878627B2 (en) * 2011-04-29 2014-11-04 Cyntec Co., Ltd. Monolithic power splitter for differential signal
US9977855B2 (en) * 2011-09-14 2018-05-22 Toshiba Memory Corporation Method of wiring layout, semiconductor device, program for supporting design of wiring layout, and method for manufacturing semiconductor device
US8595682B2 (en) * 2011-12-19 2013-11-26 International Business Machines Corporation Phase compensation in a differential pair of transmission lines
US8640081B2 (en) * 2012-05-07 2014-01-28 Cypress Semiconductor Corporation Graphical user interface for display of system resistance
US10318158B2 (en) * 2012-05-17 2019-06-11 Brilliant Points, Inc. System and method for digital signaling and digital storage
US10156455B2 (en) * 2012-06-05 2018-12-18 Apple Inc. Context-aware voice guidance
CN103577615A (zh) * 2012-07-18 2014-02-12 鸿富锦精密工业（深圳）有限公司 高速差分信号线过孔自动检查系统及方法
US8839184B1 (en) * 2013-03-12 2014-09-16 Cypress Semiconductor Corporation Computer-assisted router for a programmable device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005309873A (ja) * 2004-04-22 2005-11-04 Ngk Spark Plug Co Ltd 電子回路基板用ｃａｄシステムとそれに使用するコンピュータプログラム、および電子回路基板の製造方法
JP2010128700A (ja) * 2008-11-26 2010-06-10 Ydc Corp 基板設計プログラム及び基板設計装置
JP2013093056A (ja) 2013-02-04 2013-05-16 Ydc Corp 基板設計プログラム及び基板設計装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3101562A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121973A (ja) * 2018-01-10 2019-07-22 日立金属株式会社 差動伝送ケーブルモジュール
JP7004209B2 (ja) 2018-01-10 2022-01-21 日立金属株式会社 差動伝送ケーブルモジュール

Also Published As

Publication number Publication date
US10198547B2 (en) 2019-02-05
KR20160100381A (ko) 2016-08-23
EP3101562A4 (en) 2017-08-30
JPWO2015114677A1 (ja) 2017-03-23
KR101880714B1 (ko) 2018-07-20
JP6234483B2 (ja) 2017-11-22
US20160335388A1 (en) 2016-11-17
EP3101562A1 (en) 2016-12-07

Similar Documents

Publication Publication Date Title
JP6234483B2 (ja) 設計支援装置、設計支援方法、プログラムおよびメモリ媒体
US20160154924A1 (en) Semiconductor design method and computer-readable recording medium
JP2006323643A (ja) 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法
JP2010108236A (ja) 散布図におけるデータ点の分布領域描画方法及び散布図におけるデータ点の分布領域描画プログラム
JP2013037451A (ja) レイアウト設計装置、レイアウト設計方法およびレイアウト設計プログラム
US20100287515A1 (en) interactive checker in a layout editor
JP2007011629A (ja) プリント配線基板のリターンパスチェックシステム
CN108417231A (zh) 一种ddr布线的线长检测方法及系统
US20110246956A1 (en) Wire spacing verification method, wire spacing verification apparatus, and computer-readable medium
US8769473B1 (en) Wiring design support apparatus, method and computer-readable recording medium
US7698671B2 (en) Method for designing semiconductor integrated circuits having air gaps.
TWI472889B (zh) 可程式邏輯控制器設計裝置
JP5922802B2 (ja) 設計方法、プログラム、メモリ媒体および設計装置
TWI496021B (zh) 串擾分析方法
JP2013239073A (ja) レイアウト方法及び設計支援プログラム
US8468481B2 (en) Support program, design support system, and design support method
WO2020122004A1 (ja) 情報処理装置、情報処理方法、およびプログラム
US9053255B2 (en) Semiconductor structure and method of generating masks for making integrated circuit
JP2006171818A (ja) クロストーク検証装置およびクロストーク検証方法
US8860191B2 (en) On-chip transmission line structures with balanced phase delay
JP5397901B2 (ja) 回路情報管理装置、その方法、及びプログラム
US7325216B2 (en) Method and computer program for spreading trace segments in an integrated circuit package design
JP2011008677A (ja) 設計支援装置
TWI502387B (zh) 串擾分析方法
US20070214440A1 (en) Method for indicating differential signal lines in a layout

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14880659

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015559607

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15111530

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20167019566

Country of ref document: KR

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2014880659

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2014880659

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE