KR101880714B1 - 설계 지원 장치, 설계 지원 방법, 프로그램 및 메모리 매체 - Google Patents

설계 지원 장치, 설계 지원 방법, 프로그램 및 메모리 매체 Download PDF

Info

Publication number
KR101880714B1
KR101880714B1 KR1020167019566A KR20167019566A KR101880714B1 KR 101880714 B1 KR101880714 B1 KR 101880714B1 KR 1020167019566 A KR1020167019566 A KR 1020167019566A KR 20167019566 A KR20167019566 A KR 20167019566A KR 101880714 B1 KR101880714 B1 KR 101880714B1
Authority
KR
South Korea
Prior art keywords
signal lines
differential signal
differential
display
signal line
Prior art date
Application number
KR1020167019566A
Other languages
English (en)
Other versions
KR20160100381A (ko
Inventor
시게루 하야시
나오키 오구니
Original Assignee
가부시기가이샤즈겐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤즈겐 filed Critical 가부시기가이샤즈겐
Publication of KR20160100381A publication Critical patent/KR20160100381A/ko
Application granted granted Critical
Publication of KR101880714B1 publication Critical patent/KR101880714B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G06F17/5077—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F17/5068—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

배선 기판을 설계하기 위한 설계 지원 장치는, 차동 신호선 쌍 중에서 설계 기준을 만족하는 구간이 상기 차동 신호선 쌍의 전체에 대해 차지하는 정도를 나타내는 지표를 구하고, 상기 지표를 디스플레이에 표시시키는 지표 제시부를 구비한다.

Description

설계 지원 장치, 설계 지원 방법, 프로그램 및 메모리 매체{Design assistance device, design assistance method, program, and memory medium}
본 발명은 설계 지원 장치, 설계 지원 방법, 프로그램 및 메모리 매체에 관한 것이다.
차동 인터페이스는, 잡음의 영향을 받기 어려운 인터페이스로서 알려져 있다. 차동 인터페이스를 갖는 반도체 칩 간에는 차동 신호를 전송하는 차동 신호선 쌍이 사용된다. 배선 기판(프린트 배선 기판)에서의 차동 신호선 쌍의 설계에서는, 충분한 잡음 내성을 얻기 위해 여러 가지 제약을 만족시킬 필요가 있다.
특허문헌 1에는, 차동 페어 선로(차동 신호선 쌍)의 배선 패턴에서 차동 임피던스가 기준 범위에서 벗어나는 에러 개소를 체크하는 에러 체크 기능을 갖는 기판 설계 프로그램이 기재되어 있다.
특허문헌 1: 일본공개특허 2013-93056호 공보
배선 기판에서의 차동 신호선 쌍의 설계에서는, 반드시 만족해야 할 설계 기준을 정해 두고, 이의 만족 여부로 설계를 평가하는 것만으로는 불충분하다. 차동 신호선 쌍의 설계에서는, 차동 신호선 쌍을 구성하는 2개의 신호선의 배선 폭을 변경해야만 하는 구간, 이 2개의 신호선의 간격을 변경해야만 하는 구간, 이 2개의 신호선을 평행하게 배치할 수 없는 구간 등과 같이 이상적인 설계에서 벗어나는 구간이 발생할 수 있다. 이러한 구간의 약간 발생은 허용 가능한 반면, 이러한 구간의 과잉 발생은 신호 전송 품질의 관점에서 간과할 수 없을 것이다.
종래는 차동 신호선 쌍의 설계가 설계 기준을 만족하는 정도를 설계자에게 제시하는 설계 지원 장치는 존재하지 않고, 설계자는 경험과 감을 의지하여 설계를 진행할 수밖에 없어 설계자에 의한 불균일이 발생하기 쉬웠다.
본 발명은 차동 신호선 쌍의 설계 지원에 유리한 기술을 제공하는 것을 목적으로 한다.
본 발명의 제1 측면은 배선 기판을 설계하기 위한 설계 지원 장치에 관한 것으로, 상기 설계 지원 장치는 차동 신호선 쌍 중에서 설계 기준을 만족하는 구간이 상기 차동 신호선 쌍의 전체에 대해 차지하는 정도를 나타내는 지표를 구하고, 상기 지표를 디스플레이에 표시시키는 지표 제시부를 구비한다.
본 발명의 제2 측면은 배선 기판을 설계하기 위한 설계 지원 방법에 관한 것으로, 상기 설계 지원 방법은 차동 신호선 쌍 중에서 설계 기준을 만족하는 구간이 상기 차동 신호선 쌍의 전체에 대해 차지하는 정도를 나타내는 지표를 구하고, 상기 지표를 디스플레이에 표시시키는 지표 제시 공정을 포함한다.
본 발명의 제3 측면은, 상기 제1 측면에 관한 설계 지원 장치가 구성되도록 컴퓨터를 동작시키기 위한 프로그램에 관한 것이다.
본 발명의 제4 측면은, 상기 제1 측면에 관한 설계 지원 장치가 구성되도록 컴퓨터를 동작시키기 위한 프로그램을 저장한 메모리 매체에 관한 것이다.
본 발명에 의하면, 차동 신호선 쌍의 설계 지원에 유리한 기술이 제공된다.
도 1은 본 발명의 하나의 실시형태의 설계 지원 장치의 구성을 나타내는 도면.
도 2는 설계 예를 나타내는 도면.
도 3은 설계 지원 장치에 의해 작성된 차동 신호선 쌍의 배선 패턴의 설계 예를 모식적으로 나타내는 도면.
도 4는 차동 신호선 쌍의 배선 패턴의 평가 결과를 나타내는 도면.
도 5는 차동 신호선 쌍의 배선 패턴의 평가 결과를 나타내는 도면.
도 6은 차동 배선 쌍을 구성하는 구간의 강조 표시의 예를 나타내는 도면.
도 7은 차동 배선 쌍을 구성하는 구간의 강조 표시의 예를 나타내는 도면.
도 8은 지표 제시 프로그램에 의한 처리 흐름의 예를 나타내는 도면.
도 9는 차동 신호선 쌍을 구성하는 2개의 신호선의 배선 패턴의 예를 나타내는 도면.
이하, 첨부 도면을 참조하면서 본 발명을 그 예시적인 실시형태를 통해 설명한다.
도 1에는, 본 발명의 하나의 실시형태의 설계 지원 장치(100)의 구성이 나타나 있다. 설계 지원 장치(100)는, 컴퓨터(101)에 설계 지원 프로그램(160)을 내장함으로써 구성될 수 있다. 설계 지원 장치(100) 혹은 컴퓨터(101)는 CPU(110), 메모리(120), 입력 디바이스(예를 들어, 키보드, 터치 패널, 마우스 등)(130), 디스플레이(140), 하드 디스크(메모리)(150) 등으로 구성될 수 있다. 설계 지원 프로그램(160)은, 하드 디스크(150)에 내장될 수 있다. 설계 지원 프로그램(160)은, 이를 저장한 메모리 매체의 형태로 배포될 수 있다. 하드 디스크(150)에는, 설계 지원 프로그램(160)의 실행에 의해 작성되는 설계 데이터(170)가 저장될 수 있다.
설계 지원 프로그램(160)은, 지표 제시 프로그램(161)을 포함할 수 있다. 지표 제시 프로그램(161)은, 이것이 실행됨으로써 컴퓨터(101)를 지표 제시부를 포함하는 설계 지원 장치(100)로서 동작시킨다. 설계 지원 프로그램(160)은, 배선 기판 표시 프로그램(162)을 포함할 수 있다. 배선 기판 표시 프로그램(162)은, 이것이 실행됨으로써 컴퓨터(101)를 배선 기판 표시부를 포함하는 설계 지원 장치(100)로서 동작시킨다.
이하, 도 1∼도 8을 참조하면서 설계 지원 장치(100)에 의해 실행되는 설계 지원 방법을 예시적으로 설명한다. 여기서는, 도 2에 도시된 바와 같이 반도체 칩(IC1)의 핀(USBO-1P, USBO-1N)과 반도체 칩(IC2)의 핀(USBI-1P, USBI-1N)을 차동 신호선 쌍(USB-1)으로 접속하는 예를 설명한다. 여기서, 차동 신호선 쌍(USB-1)은 서로 역상(逆相)의 신호가 인가되는 2개의 신호선(USB-1P, USB-1N)으로 구성된다.
도 3에는, 설계 지원 장치(100)(설계 지원 프로그램(160))에 의해 작성된 차동 신호선 쌍(USB-1(USB-1P, USB-1N))의 배선 패턴의 예가 모식적으로 나타나 있다. 여기서, 차동 신호선 쌍(USB-1)의 배선 패턴은, 설계 지원 장치(100)를 조작하는 설계자로부터 입력 디바이스(130)를 통해 주어지는 지시에 따라, 혹은 설계 지원 프로그램(160)에 내장된 자동 배선 기능에 의해, 혹은 이들 모두에 의해 작성될 수 있다.
도 8에는, 설계 지원 프로그램(160)에 내장된 지표 제시 프로그램(161)(혹은, 이에 의해 구성되는 지표 제시부)에 의한 처리 흐름이 나타나 있다. 단계 S810에서는, 지표 제시 프로그램(161)은 차동 신호선 쌍을 복수의 구간으로 분할한다. 예를 들어, 도 3에 도시된 예에서는, 차동 신호선 쌍(USB-1)의 배선 패턴은 구간 1∼9와 구간 A∼F로 분할된다.
여기서, 지표 제시 프로그램(161)에 의한 차동 신호선 쌍의 분할은, 예를 들어 차동 신호선 쌍을 구성하는 2개의 신호선의 배선 패턴의 특징이 변화하는 위치, 예를 들어 이하와 같은 위치에서 이루어질 수 있다.
·2개의 신호선의 배선 패턴이 비평행한 상태로부터 평행한 상태로 변화하는 위치,
·2개의 신호선의 배선 패턴이 평행한 상태로부터 비평행한 상태로 변화하는 위치,
·2개의 신호선의 배선 패턴 중 적어도 한쪽이 배치되는 층이 변화하는 위치(비아(via)의 위치),
·2개의 신호선의 배선 패턴의 폭이 변화하는 구간의 개시 위치 및 종료 위치,
·2개의 신호선의 배선 패턴의 간격이 변화하는 구간의 개시 위치 및 종료 위치,
·다른 층에 배치된 베타 패턴(소정값 이상의 면적을 갖는 패턴)을 가로지르는 구간의 개시 위치 및 종료 위치
단계 S820에서는, 지표 제시 프로그램(161)은 단계 S810에서 분할된 복수의 구간을 평가함으로써 커플링률(coupling rate)을 구한다. 여기서, 도 3에서 구간 1∼9는 차동 신호선 쌍(USB-1)의 배선 패턴이 설계 기준의 일례로서의 커플링 조건을 만족하는 구간이고, 구간 A∼F는 차동 신호선 쌍(USB-1)의 배선 패턴이 상기 커플링 조건을 만족하지 않은 구간이다. 커플링 조건은, 예를 들어 차동 신호선 쌍을 구성하는 2개의 신호선이 동일층에 배치되어야 한다는 기준(이하, 기준 1)과, 이 2개의 신호선이 서로 평행하게 배치되어야 한다는 기준(이하, 기준 2)과, 이 2개의 신호선 간의 기준 간격(이하, 기준 3)을 포함한다. 구간 A∼F에서는, 2개의 신호선(USB-1P, USB-1N)의 배선 패턴이 서로 평행하지 않으므로 기준 2를 만족하지 않는다. 또, 기준 1, 2, 3은 예시에 불과하며, 적절히 변경될 수 있는 것이다.
커플링률은, 차동 신호선 쌍 중에서 설계 기준의 하나로서의 커플링 조건을 만족하는 구간이 상기 차동 신호선 쌍의 전체에 대해 차지하는 정도를 나타내는 지표이다. 더 구체적인 예에서, 이러한 정도는 차동 신호선 쌍 중에서 설계 기준의 하나로서의 커플링 조건을 만족하는 구간이 상기 차동 신호선 쌍의 전체에 대해 차지하는 비율일 수 있다.
커플링률은 예를 들어 이하의 식에 따라 계산될 수 있다.
(커플링률) = (차동 신호선 쌍을 구성하는 2개의 신호선 중에서 커플링 조건을 만족하는 구간의 총 배선 길이)/(차동 신호선 쌍을 구성하는 2개의 신호선의 총 배선 길이)
도 3에 도시된 예에서는, 전술한 바와 같이 구간 1∼9는 차동 신호선 쌍(USB-1)의 배선 패턴이 커플링 조건을 만족하는 구간이고, 구간 A∼F는 차동 신호선 쌍(USB-1)의 배선 패턴이 커플링 조건을 만족하지 않은 구간이다. 따라서, 「차동 신호선 쌍을 구성하는 2개의 신호선 중에서 커플링 조건을 만족하는 구간의 총 배선 길이」는, 차동 신호선 쌍(USB-1)을 구성하는 2개의 신호선(USB-1P, USB-1N) 중에서 구간 1∼9의 총 배선 길이이다. 또한, 「차동 신호선 쌍을 구성하는 2개의 신호선의 총 배선 길이」는, 구간 1∼9와 구간 A∼F의 총 배선 길이이다.
여기서, 일 예에서 「차동 신호선 쌍을 구성하는 2개의 신호선 중에서 커플링 조건을 만족하는 구간의 총 배선 길이」는, 이 2개의 신호선 중 한쪽 중의 커플링 조건을 만족하는 구간의 배선 길이와, 이 2개의 신호선 중 다른 쪽 중의 상기 구간의 배선 길이의 합계로서 정의될 수 있다. 또한, 「차동 신호선 쌍을 구성하는 2개의 신호선의 총 배선 길이」는, 이 2개의 신호선 중 한쪽의 배선 길이와 이 2개의 신호선 중 다른 쪽의 배선 길이의 합계로서 정의될 수 있다. 이러한 정의는, 차동 신호선 쌍을 구성하는 2개의 신호선의 길이가 서로 다른 것으로서 취급되는 경우에 편리하다. 예를 들어, 도 9에 도시된 바와 같이, 차동 신호선 쌍을 구성하는 2개의 신호선(DSP, DSN)의 배선 패턴 각각의 길이가 각각의 중심선 길이(L1, L2)로서 정의되는 경우, L1과 L2는 서로 다른 길이가 된다.
단계 S830에서는, 지표 제시 프로그램(161)은 단계 S810에서 분할된 복수의 구간을 평가함으로써, 차동 신호선 쌍을 구성하는 2개의 신호선의 차동 임피던스 준거도(準據度; conformity degree)를 구한다. 차동 임피던스 준거도는, 차동 신호선 쌍 중에서 설계 기준의 하나로서의 「차동 임피던스의 기준 범위」를 만족하는 구간이 상기 차동 신호선 쌍의 전체에 대해 차지하는 정도를 나타내는 지표이다. 더 구체적인 예에서, 이 정도는, 차동 신호선 쌍 중에서 설계 기준의 하나로서의 「차동 임피던스의 기준 범위」를 만족하는 구간이 상기 차동 신호선 쌍의 전체에 대해 차지하는 비율일 수 있다. 이 기준 범위는 최소값 및 최대값이 주어질 수 있다.
차동 임피던스 준거도는, 예를 들어 이하의 식에 따라 계산될 수 있다.
(차동 임피던스 준거도) = (차동 신호선 쌍을 구성하는 2개의 신호선 중에서 차동 임피던스의 기준 범위를 만족하는 구간의 총 배선 길이)/(차동 신호선 쌍을 구성하는 2개의 신호선의 총 배선 길이)
여기서, 차동 임피던스는 차동 신호선 쌍이 배치된 층과는 다른 층에 배치되고, 전원 전위 또는 접지 전위 등의 고정 전위가 주어지는 베타 패턴을 고려하여 계산될 수 있다. 일 예에서, 「차동 신호선 쌍을 구성하는 2개의 신호선 중에서 차동 임피던스의 기준 범위를 만족하는 구간의 총 배선 길이」는, 이 2개의 신호선 중 한쪽 중의 차동 임피던스의 기준 범위를 만족하는 구간의 총 배선 길이와, 이 2개의 신호선 중 다른 쪽 중의 차동 임피던스의 기준 범위를 만족하는 구간의 총 배선 길이의 합계로서 정의될 수 있다.
단계 S840에서는, 지표 제시 프로그램(161)은 단계 S810에서 분할된 복수의 구간을 평가함으로써, 차동 신호선 쌍의 차동 배선 룰(rule) 준거도를 구한다. 차동 배선 룰 준거도는, 차동 신호선 쌍 중에서 설계 기준의 하나로서의 차동 배선 룰을 만족하는 구간이 상기 차동 신호선 쌍의 전체에 대해 차지하는 정도를 나타내는 지표이다. 더 구체적인 예에서, 이 정도는 차동 신호선 쌍 중에서 설계 기준의 하나로서의 차동 배선 룰을 만족하는 구간이 상기 차동 신호선 쌍의 전체에 대해 차지하는 비율일 수 있다.
차동 배선 룰은, 예를 들어 차동 신호선 쌍을 구성하는 2개의 신호선이 동일층에 배치되어야 한다는 기준(이하, 기준 4)과, 층마다 정해진 상기 2개의 신호선 각각의 기준 폭(이하, 기준 5)과, 층마다 정해진 상기 2개의 신호선 간의 기준 간격(이하, 기준 6)을 포함한다.
차동 배선 룰 준거도는, 예를 들어 이하의 식에 따라 계산될 수 있다.
(차동 배선 룰 준거도) = (차동 신호선 쌍을 구성하는 2개의 신호선 중에서 차동 배선 룰을 만족하는 구간의 총 배선 길이)/(차동 신호선 쌍을 구성하는 2개의 신호선의 총 배선 길이)
일 예에서, 「차동 신호선 쌍을 구성하는 2개의 신호선 중에서 차동 배선 룰을 만족하는 구간의 총 배선 길이」는, 차동 신호선 쌍을 구성하는 2개의 신호선 중 한쪽 중의 차동 배선 룰을 만족하는 구간의 총 배선 길이와, 이 2개의 신호선 중 다른 쪽 중의 차동 배선 룰을 만족하는 구간의 총 배선 길이의 합계로서 정의될 수 있다.
단계 S850에서는, 지표 제시 프로그램(161)은 단계 S820, S830 및 S840에서 구한 커플링률, 차동 임피던스 준거도 및 차동 배선 룰 준거도를 평가 결과로서 디스플레이(140)에 표시시킨다. 도 4에는, 단계 S850에서 디스플레이(140)에 표시되는 평가 결과가 예시적으로 나타나 있다. 이 평가 결과는, 복수의 차동 신호선 쌍에 대한 평가 결과를 포함하고 있다. 「신호명」은 차동 신호 배선 쌍의 명칭이다. 「총 배선 길이」는, 예를 들어 차동 신호선 쌍을 구성하는 2개의 신호선 중 한쪽의 배선 길이와 이 2개의 신호선 중 다른 쪽의 배선 길이의 합계이다. 「커플링 길이」는, 예를 들어 차동 신호선 쌍을 구성하는 2개의 신호선 중 한쪽 중의 커플링 조건을 만족하는 구간의 배선 길이와, 이 2개의 신호선 중 다른 쪽 중의 커플링 조건을 만족하는 구간의 배선 길이의 합계이다. 「커플링률」, 「차동 임피던스 준거도」, 「차동 배선 룰 준거도」는 전술한 정의에 따를 수 있다.
이상과 같이, 차동 신호선 쌍 중에서 설계 기준을 만족하는 구간이 상기 차동 신호선 쌍의 전체에 대해 차지하는 정도를 나타내는 지표를 디스플레이에 표시함으로써, 설계자는 그 지표를 의지하여 설계를 진행할 수 있다. 이에 따라 설계자에 의한 불균일을 저감할 수 있다.
도 5에는, 차동 신호선 쌍(USB-1)에 대해 단계 S810에서 분할된 각 구간의 속성(배선 길이, 배선 폭, 신호선 간격) 및 차동 임피던스의 표시 예가 나타나 있다. 예를 들어, 입력 디바이스(130)의 조작을 통해 도 4에 예시된 평가 결과에서 신호명이 선택됨으로써, 도 5에 도시된 상세한 평가 결과가 디스플레이(140)에 표시될 수 있다.
도 5에 도시된 예에서는, 「커플링 구간」으로서 나타난 구간 1, 2, 3 등은 커플링 조건을 만족하는 구간이고, 「비커플링 구간」으로서 나타난 구간 A, 구간 B 등은 커플링 조건을 만족하지 않은 구간이다. 즉, 도 5에는 커플링 조건을 만족하는 구간과 만족하지 않은 구간이 나타나 있다. 다시 말하면, 디스플레이(140)에는 복수의 구간 각각이 설계 기준으로서의 커플링 조건을 만족하는지 아니면 만족하지 않는지를 나타내는 정보가 표시된다.
도 5에 도시된 예에서는, 구간 6에서의 차동 신호선 쌍(USB-1)의 차동 임피던스는 80Ω으로, 설정된 하한값(83Ω)을 밑돈다. 또한, 구간 8에서의 차동 신호선 쌍(USB-1)의 차동 임피던스는 99Ω으로, 설정된 상한값(97Ω)을 웃돈다. 즉, 차동 신호선 쌍(USB-1) 중에서 구간 6, 8은 차동 임피던스의 기준 범위를 만족하지 않은 구간이다. 여기서, 차동 임피던스의 기준 범위를 만족하지 않은 구간 6, 8은 다른 구간과 구별하여 표시된다. 즉, 도 5에는 차동 임피던스가 기준 범위를 만족하는 구간과 만족하지 않은 구간이 나타나 있다. 다시 말하면, 디스플레이(140)에는 복수의 구간 각각이 설계 기준으로서의 기준 임피던스의 기준 범위를 만족하는지 아니면 만족하지 않은 지를 나타내는 정보가 표시된다. 이 예에서, 「차동 신호선 쌍을 구성하는 2개의 신호선 중에서 차동 임피던스의 기준 범위를 만족하는 구간의 총 배선 길이」는 구간 1, 2, 3, 4, 5, 7, 9의 배선 길이의 합계이다. 이 예에서, 「비커플링 구간」에 관해서는 차동 임피던스가 표시되지 않는다. 또한, 구간 A와 같이 구간 내에서 배선 폭이 변화하는 경우는, 예를 들어 최소 배선 폭 등의 대표적인 선폭이 표시될 수 있다.
도 5에 도시된 예에서는, 구간 3에서의 차동 신호선 쌍(USB-1)을 구성하는 2개의 신호선(USB-1P, USB-1N)의 간격은 0.08mm로서, 도시하지 않은 기준 간격을 밑돈다. 또한, 구간 6에서의 차동 신호선 쌍(USB-1)을 구성하는 2개의 신호선(USB-1P, USB-1N)의 폭은 0.12mm로서, 도시하지 않은 기준 폭을 웃돈다. 즉, 차동 신호선 쌍(USB-1) 중에서 구간 3, 6은 차동 배선 룰을 만족하지 않은 구간이다. 여기서, 차동 배선 룰을 만족하지 않은 구간 3, 6은 다른 구간과 구별하여 표시된다. 즉, 도 5에는 차동 배선 룰을 만족하는 구간과 만족하지 않은 구간이 나타나 있다. 다시 말하면, 디스플레이(140)에는 복수의 구간 각각이 차동 배선 룰을 만족하는지 아니면 만족하지 않은지를 나타내는 정보가 표시된다. 이 예에서, 「차동 신호선 쌍이 차동 배선 룰을 만족하는 구간의 총 배선 길이」는 구간 1, 2, 4, 5, 7, 8, 9의 배선 길이의 합계이다.
지표 제시 프로그램(161)은, 복수의 차동 신호선 쌍 각각에 대해 디스플레이(140)에 표시된 지표를 포함하는 정보를 소트(sort)하는 기능을 포함할 수 있다. 단계 S860에서, 지표 제시 프로그램(161)이 입력 디바이스(130)를 통해 설계자로부터 소트 지시를 받으면, 단계 S870에서 지표 제시 프로그램(161)은 복수의 차동 신호선 쌍 각각에 대해 디스플레이(140)에 표시된 지표를 포함하는 정보를 소트한다. 설계자는, 예를 들어 도 4에 예시되는 평가 결과에서 커플링률, 차동 임피던스 및 차동 배선 룰 준거도 중 어느 하나에 기초하여 상기 평가 결과를 소트시킬 수 있다.
또한, 지표 제시 프로그램(161)은, 복수의 차동 신호선 쌍의 전부 또는 일부를 선택하여 배선 기판에서의 이들에 대응하는 배선 패턴을 배선 기판 표시 프로그램(162)에 강조 표시시키는 기능을 가질 수 있다. 또한, 지표 제시 프로그램(161)은, 선택된 차동 신호선 쌍의 임의의 구간을 선택하여 배선 기판에서의 이에 대응하는 구간을 배선 기판 표시 프로그램(162)에 강조 표시시키는 기능을 가질 수 있다. 단계 S875에서, 지표 제시 프로그램(161)이 입력 디바이스(130)를 통해 설계자로부터 강조 표시 지시를 받으면, 단계 S880에서 지표 제시 프로그램(161)은 그 지시에 따라 해당하는 차동 신호선 쌍 또는 구간을 배선 기판 표시 프로그램(162)에 강조 표시시킨다.
예를 들어, 설계자는 도 4에 예시된 평가 결과에서의 임의의 신호명을 선택함으로써, 그 신호명을 갖는 차동 신호선 쌍을 디스플레이(140)에 강조 표시시킬 수 있다. 구체적으로, 도 4에 예시된 표에서의 임의의 신호명이 설계자에 의해 선택되면, 지표 제시 프로그램(161)은 그 신호명을 배선 기판 표시 프로그램(162)에 전달한다. 이에 따라, 배선 기판 표시 프로그램(162)은 그 신호명을 갖는 차동 신호선 쌍을 강조 표시한다.
또한, 설계자는 도 5에 예시된 표에서의 임의의 항목을 선택함으로써, 차동 신호 배선 쌍의 배선 패턴 전체 중에서 선택된 항목에 대응하는 구간을 디스플레이(140)에 강조 표시시킬 수 있다. 구체적으로는, 도 5에 예시된 표에서의 임의의 항목이 설계자에 의해 선택되면, 지표 제시 프로그램(161)은 그 항목에 대응하는 구간을 식별하는 정보를 배선 기판 표시 프로그램(162)에 전달한다. 이에 따라, 배선 기판 표시 프로그램(162)은 그 정보에 대응하는 구간을 강조 표시한다. 도 6, 7에는, 구간 6, 8에 대응하는 항목(예를 들어, 구간 6, 8의 「차동 임피던스」를 나타내는 「80Ω, 99Ω」)이 선택된 경우에, 배선 기판 표시 프로그램(162)에 의해 차동 신호선 쌍(SUB-1) 중에서 구간 6, 8에 대응하는 구간이 강조 표시되는 모습이 모식적으로 나타나 있다.
이러한 강조 표시 기능에 의하면, 설계자는 수정해야 할 차동 신호선 쌍 또는 구간을 즉석에서 찾아낼 수 있다.

Claims (15)

  1. 배선 기판을 설계하기 위한 설계 지원 장치로서,
    복수의 차동 신호선 쌍 각각에 대해, 차동 신호선 쌍 중에서 설계 기준을 만족하는 구간이 상기 차동 신호선 쌍의 전체에 대해 차지하는 정도를 나타내는 지표를 구하고, 상기 복수의 차동 신호선 쌍 각각에 대해, 상기 지표를 상기 복수의 차동 신호선 쌍 각각의 신호명과 함께 디스플레이에 표시시키는 지표 제시부와,
    상기 디스플레이에 상기 배선 기판 및 배선 패턴을 표시시키는 배선 기판 표시부를 구비하고,
    상기 지표 제시부는 나아가 상기 복수의 차동 신호선 쌍 중에서 선택된 차동 신호선 쌍을 구성하는 복수의 구간 각각이 상기 설계 기준을 만족하는지 아니면 만족하지 않은지를 나타내는 정보를 상기 복수의 구간의 명칭과 함께 상기 디스플레이에 표시시키고,
    상기 배선 기판 표시부는, 상기 지표와 함께 상기 디스플레이에 표시된 신호명 중에서 설계자에 의해 선택된 신호명을 갖는 차동 신호선 쌍의 배선 패턴을 상기 디스플레이에 강조 표시시키는 기능 및 상기 정보와 함께 상기 디스플레이에 표시된 명칭 중에서 설계자에 의해 선택된 명칭을 갖는 구간에서의 배선 패턴을 상기 디스플레이에 강조 표시시키는 기능을 갖는 것을 특징으로 하는 설계 지원 장치.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 지표 제시부는, 상기 복수의 차동 신호선 쌍 각각에 대해 상기 디스플레이에 표시된 상기 지표를 포함하는 정보를 소트하는 기능을 포함하는 것을 특징으로 하는 설계 지원 장치.
  5. 삭제
  6. 삭제
  7. 청구항 1에 있어서,
    상기 정도는, 상기 차동 신호선 쌍 중에서 상기 설계 기준을 만족하는 구간이 상기 차동 신호선 쌍의 전체에 대해 차지하는 비율을 포함하는 것을 특징으로 하는 설계 지원 장치.
  8. 청구항 7에 있어서,
    상기 정도는, 상기 차동 신호선 쌍을 구성하는 2개의 신호선 중에서 상기 설계 기준을 만족하는 구간의 총 배선 길이가 상기 2개의 신호선의 총 배선 길이에 대해 차지하는 비율인 것을 특징으로 하는 설계 지원 장치.
  9. 청구항 8에 있어서,
    상기 2개의 신호선 중에서 상기 설계 기준을 만족하는 구간의 총 배선 길이는, 상기 2개의 신호선 중 한쪽에서 상기 구간의 배선 길이와 상기 2개의 신호선 중 다른 쪽에서 상기 구간의 배선 길이의 합계이며,
    상기 2개의 신호선의 총 배선 길이는, 상기 2개의 신호선 중 한쪽의 배선 길이와 상기 2개의 신호선 중 다른 쪽의 배선 길이의 합계인 것을 특징으로 하는 설계 지원 장치.
  10. 청구항 1에 있어서,
    상기 설계 기준은, 상기 차동 신호선 쌍을 구성하는 2개의 신호선이 동일층에 배치되어야 한다는 기준과, 상기 2개의 신호선이 서로 평행하게 배치되어야 한다는 기준과, 상기 2개의 신호선 간의 기준 간격을 포함하는 것을 특징으로 하는 설계 지원 장치.
  11. 청구항 1에 있어서,
    상기 설계 기준은, 상기 차동 신호선 쌍을 구성하는 2개의 신호선의 차동 임피던스의 기준 범위를 포함하는 것을 특징으로 하는 설계 지원 장치.
  12. 청구항 1에 있어서,
    상기 설계 기준은, 상기 차동 신호선 쌍을 구성하는 2개의 신호선이 동일층에 배치되어야 한다는 기준과, 층마다 정해진 상기 2개의 신호선 각각의 기준 폭과, 층마다 정해진 상기 2개의 신호선 간의 기준 간격을 포함하는 것을 특징으로 하는 설계 지원 장치.
  13. 배선 기판을 설계하기 위한 설계 지원 방법으로서,
    복수의 차동 신호선 쌍 각각에 대해, 차동 신호선 쌍 중에서 설계 기준을 만족하는 구간이 상기 차동 신호선 쌍의 전체에 대해 차지하는 정도를 나타내는 지표를 구하고,
    상기 복수의 차동 신호선 쌍 각각에 대해, 상기 지표를 상기 복수의 차동 신호선 쌍 각각의 신호명과 함께 디스플레이에 표시시키며,
    상기 복수의 차동 신호선 쌍 중에서 선택된 차동 신호선 쌍을 구성하는 복수의 구간 각각이 상기 설계 기준을 만족하는지 아니면 만족하지 않은지를 나타내는 정보를 상기 복수의 구간의 명칭과 함께 상기 디스플레이에 표시시키고,
    상기 지표와 함께 상기 디스플레이에 표시된 신호명 중에서 설계자에 의해 선택된 신호명을 갖는 차동 신호선 쌍의 배선 패턴을 상기 디스플레이에 강조 표시시키며,
    상기 정보와 함께 상기 디스플레이에 표시된 명칭 중에서 설계자에 의해 선택된 구간에서의 배선 패턴을 상기 디스플레이에 강조 표시시키는 것을 특징으로 하는 설계 지원 방법.
  14. 삭제
  15. 청구항 1, 4, 7 내지 12 중 어느 한 항에 기재된 설계 지원 장치가 구성되도록 컴퓨터를 동작시키기 위한 프로그램을 저장한 컴퓨터로 판독 가능한 메모리 매체.
KR1020167019566A 2014-01-28 2014-01-28 설계 지원 장치, 설계 지원 방법, 프로그램 및 메모리 매체 KR101880714B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/000427 WO2015114677A1 (ja) 2014-01-28 2014-01-28 設計支援装置、設計支援方法、プログラムおよびメモリ媒体

Publications (2)

Publication Number Publication Date
KR20160100381A KR20160100381A (ko) 2016-08-23
KR101880714B1 true KR101880714B1 (ko) 2018-07-20

Family

ID=53756309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167019566A KR101880714B1 (ko) 2014-01-28 2014-01-28 설계 지원 장치, 설계 지원 방법, 프로그램 및 메모리 매체

Country Status (5)

Country Link
US (1) US10198547B2 (ko)
EP (1) EP3101562A4 (ko)
JP (1) JP6234483B2 (ko)
KR (1) KR101880714B1 (ko)
WO (1) WO2015114677A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7004209B2 (ja) * 2018-01-10 2022-01-21 日立金属株式会社 差動伝送ケーブルモジュール
US11227532B2 (en) * 2018-07-27 2022-01-18 Chongqing Boe Optoelectronics Technology Co., Ltd. Panel, manufacturing method thereof, and terminal
US11335238B2 (en) 2018-07-27 2022-05-17 Chongqing Boe Optoelectronics Technology Co., Ltd. Signal transmission method and apparatus, and display device
US11798668B1 (en) * 2018-10-02 2023-10-24 Cvs Pharmacy, Inc. Systems and methods for a numeric waiting bin for prescription fulfillment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005309873A (ja) * 2004-04-22 2005-11-04 Ngk Spark Plug Co Ltd 電子回路基板用ｃａｄシステムとそれに使用するコンピュータプログラム、および電子回路基板の製造方法
KR20070062174A (ko) * 2005-12-12 2007-06-15 현대자동차주식회사 배선회로 최적 설계 지원 시스템 및 방법
JP2010128700A (ja) * 2008-11-26 2010-06-10 Ydc Corp 基板設計プログラム及び基板設計装置
KR20110009634A (ko) * 2009-07-22 2011-01-28 후지쯔 가부시끼가이샤 배선 설계 지원 장치, 배선 설계 지원 방법, 및 배선 설계 지원 프로그램을 기록한 컴퓨터 판독가능한 기록 매체

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9352222B2 (en) * 2002-12-10 2016-05-31 Sony Interactive Entertainment America Llc System and method for capturing text for an online application
US6983434B1 (en) * 2003-02-13 2006-01-03 Hewlett-Packard Development Company, L.P. Differential via pair impedance adjustment tool
US7002430B2 (en) * 2003-05-30 2006-02-21 Intel Corporation Compact non-linear geometry electromagnetic coupler for use with digital transmission systems
TWI259043B (en) * 2004-11-19 2006-07-21 Realtek Semiconductor Corp Structure of circuit layout and method thereof
US7568127B2 (en) * 2004-12-20 2009-07-28 Intel Corporation Signal drive de-emphasis control for serial bus
US7493578B1 (en) * 2005-03-18 2009-02-17 Xilinx, Inc. Correlation of data from design analysis tools with design blocks in a high-level modeling system
CN101160584B (zh) * 2005-04-15 2012-08-22 松下电器产业株式会社 电路布线干扰分析设备、方法及非对称耦合线路模型制品
US7265645B2 (en) * 2005-06-03 2007-09-04 Dell Products L.P. Matched-impedance high-bandwidth configuration jumper
JP4834385B2 (ja) * 2005-11-22 2011-12-14 株式会社日立製作所 プリント基板および電子装置
US7441222B2 (en) * 2006-09-29 2008-10-21 Nokia Corporation Differential pair connection arrangement, and method and computer program product for making same
US8989238B2 (en) * 2007-03-02 2015-03-24 Rambus Inc. Bi-directional interface circuit having a switchable current-source bias
JP4438825B2 (ja) * 2007-05-29 2010-03-24 ソニー株式会社 到来角推定システム、通信装置、並びに通信システム
US10395327B2 (en) * 2007-06-19 2019-08-27 Omnicell, Inc. Management of patient transfer systems, methods, and devices
US7861013B2 (en) * 2007-12-13 2010-12-28 Ati Technologies Ulc Display system with frame reuse using divided multi-connector element differential bus connector
US8793619B2 (en) * 2008-03-03 2014-07-29 The United States Of America, As Represented By The Secretary Of The Navy Graphical user control for multidimensional datasets
US20140365895A1 (en) * 2008-05-13 2014-12-11 Apple Inc. Device and method for generating user interfaces from a template
US8395456B2 (en) * 2009-02-04 2013-03-12 Sand 9, Inc. Variable phase amplifier circuit and method of use
US8319788B2 (en) * 2009-07-22 2012-11-27 Behr Process Corporation Automated color selection method and apparatus
US8435082B2 (en) * 2010-08-03 2013-05-07 Tyco Electronics Corporation Electrical connectors and printed circuits having broadside-coupling regions
US8699674B2 (en) * 2010-04-21 2014-04-15 Angel.Com Incorporated Dynamic speech resource allocation
US8582727B2 (en) * 2010-04-21 2013-11-12 Angel.Com Communication of information during a call
JP5184670B2 (ja) * 2011-03-24 2013-04-17 川崎マイクロエレクトロニクス株式会社 差動出力バッファ
US8878627B2 (en) * 2011-04-29 2014-11-04 Cyntec Co., Ltd. Monolithic power splitter for differential signal
US9977855B2 (en) * 2011-09-14 2018-05-22 Toshiba Memory Corporation Method of wiring layout, semiconductor device, program for supporting design of wiring layout, and method for manufacturing semiconductor device
US8595682B2 (en) * 2011-12-19 2013-11-26 International Business Machines Corporation Phase compensation in a differential pair of transmission lines
US8640081B2 (en) * 2012-05-07 2014-01-28 Cypress Semiconductor Corporation Graphical user interface for display of system resistance
US10318158B2 (en) * 2012-05-17 2019-06-11 Brilliant Points, Inc. System and method for digital signaling and digital storage
US9230556B2 (en) * 2012-06-05 2016-01-05 Apple Inc. Voice instructions during navigation
CN103577615A (zh) * 2012-07-18 2014-02-12 鸿富锦精密工业（深圳）有限公司 高速差分信号线过孔自动检查系统及方法
JP5451915B2 (ja) 2013-02-04 2014-03-26 株式会社ワイ・ディ・シー 基板設計プログラム及び基板設計装置
US8839184B1 (en) * 2013-03-12 2014-09-16 Cypress Semiconductor Corporation Computer-assisted router for a programmable device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005309873A (ja) * 2004-04-22 2005-11-04 Ngk Spark Plug Co Ltd 電子回路基板用ｃａｄシステムとそれに使用するコンピュータプログラム、および電子回路基板の製造方法
KR20070062174A (ko) * 2005-12-12 2007-06-15 현대자동차주식회사 배선회로 최적 설계 지원 시스템 및 방법
JP2010128700A (ja) * 2008-11-26 2010-06-10 Ydc Corp 基板設計プログラム及び基板設計装置
KR20110009634A (ko) * 2009-07-22 2011-01-28 후지쯔 가부시끼가이샤 배선 설계 지원 장치, 배선 설계 지원 방법, 및 배선 설계 지원 프로그램을 기록한 컴퓨터 판독가능한 기록 매체

Also Published As

Publication number Publication date
KR20160100381A (ko) 2016-08-23
US20160335388A1 (en) 2016-11-17
JPWO2015114677A1 (ja) 2017-03-23
US10198547B2 (en) 2019-02-05
WO2015114677A1 (ja) 2015-08-06
EP3101562A4 (en) 2017-08-30
EP3101562A1 (en) 2016-12-07
JP6234483B2 (ja) 2017-11-22

Similar Documents

Publication Publication Date Title
KR101880714B1 (ko) 설계 지원 장치, 설계 지원 방법, 프로그램 및 메모리 매체
JPH08123836A (ja) 会話型回路設計装置
US7143385B2 (en) Wiring design method and system for electronic wiring boards
GB2391088A (en) A circuit package design tool which verifies the proximity of signal return paths to signal traces
JP2006323643A (ja) 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法
US10031996B2 (en) Timing based net constraints tagging with zero wire load validation
CN108846176A (zh) 一种印刷电路板布线的检查方法、装置及电子设备
US10339257B2 (en) Information processing apparatus, method, and storage medium
US8671376B2 (en) Computer system and method for performing a routing supply and demand analysis during the floor planning stage of an integrated circuit design process
US8402417B2 (en) Spine selection mode for layout editing
KR20030006900A (ko) 타이밍 버지트 설계 방법
TWI496021B (zh) 串擾分析方法
JP5922802B2 (ja) 設計方法、プログラム、メモリ媒体および設計装置
US7325216B2 (en) Method and computer program for spreading trace segments in an integrated circuit package design
KR20220070750A (ko) 섬유형 정전용량센서, 이를 이용한 다방향 터치 제스처 측정시스템 및 이의 제어방법
CN109002427A (zh) 在电子表格中提示函数参数的方法、装置及电子设备
JP7278981B2 (ja) クロストークチェック装置
US8468481B2 (en) Support program, design support system, and design support method
US8640069B2 (en) Noise analysis model and noise analysis method including disposing resistors and setting points in a semiconductor
US8860191B2 (en) On-chip transmission line structures with balanced phase delay
TWI502387B (zh) 串擾分析方法
Campbell Assessing whether a variable has a Normal distribution: Methods
US20220318482A1 (en) Computer-readable recording medium storing design support program, design support method, and design support device
JP2008021056A (ja) 樹脂成形品の強度評価プログラム及びこの強度評価プログラムを搭載した装置
JP6414846B2 (ja) 回路設計装置及びプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant