WO2015083674A1 - 撮像素子および撮像装置 - Google Patents

撮像素子および撮像装置 Download PDF

Info

Publication number
WO2015083674A1
WO2015083674A1 PCT/JP2014/081791 JP2014081791W WO2015083674A1 WO 2015083674 A1 WO2015083674 A1 WO 2015083674A1 JP 2014081791 W JP2014081791 W JP 2014081791W WO 2015083674 A1 WO2015083674 A1 WO 2015083674A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
unit
ramp
imaging
photoelectric conversion
Prior art date
Application number
PCT/JP2014/081791
Other languages
English (en)
French (fr)
Inventor
寛信 村田
史郎 綱井
栗山　孝司
Original Assignee
株式会社ニコン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ニコン filed Critical 株式会社ニコン
Priority to CN201480073715.8A priority Critical patent/CN106416229B/zh
Priority to CN201910767768.4A priority patent/CN110365921B/zh
Priority to EP14868028.3A priority patent/EP3079356A4/en
Publication of WO2015083674A1 publication Critical patent/WO2015083674A1/ja
Priority to US15/261,049 priority patent/US10205901B2/en
Priority to US16/185,638 priority patent/US10798325B2/en
Priority to US17/010,099 priority patent/US20200404200A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/51—Control of the gain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/672—Focus control based on electronic image sensor signals based on the phase difference signals

Definitions

  • the present invention relates to an imaging element and an imaging apparatus.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2006-303752
  • a plurality of signal lines that respectively read signals received by the plurality of light receiving units arranged in the first direction among the plurality of light receiving units, and one of the plurality of signal lines
  • an imaging device including a control unit that reads a signal with a time difference between a signal line and another signal line.
  • the first imaging area and the second imaging area are provided, the first pixel signal generated according to the light incident on the first imaging area, and the second imaging area.
  • An imaging unit that outputs a second pixel signal generated according to light, a first lamp generation unit that generates a first ramp signal, a second lamp generation unit that generates a second ramp signal, and a first pixel
  • An image sensor comprising: a second signal conversion unit that converts the second pixel signal into a second digital image signal.
  • an imaging apparatus including the imaging device of the first or second aspect is provided.
  • FIG. 3 is a diagram illustrating a configuration example of an imaging region 131 and an AD conversion unit 180.
  • FIG. 12 is a timing chart showing an operation example of a first imaging area 131-1 and a second imaging area 131-2. It is a figure which shows the example of the several imaging area. It is a figure which shows the other example of the several imaging area. It is a figure which shows the other example of the several imaging area.
  • 3 is a diagram illustrating a configuration example of an imaging unit 120 and a plurality of AD conversion units 180.
  • FIG. 6 is a timing chart illustrating an operation example of four AD conversion units 180 provided in the same column.
  • FIG. 10 is a timing chart showing details of operations of the first AD converter 180-1 and the second AD converter 180-2 in the operation example shown in FIG. 11 is a timing chart showing another example of the operation of four AD conversion units 180 provided in the same column.
  • 11 is a timing chart showing details of operations of the first AD converter 180-1 and the third AD converter 180-3 in the operation example shown in FIG. It is a figure which shows the image of the read timing difference in rolling reading.
  • 3 is a diagram illustrating a configuration example of a plurality of lamp generation units 182.
  • FIG. FIG. 11 is a diagram illustrating another configuration example of a plurality of lamp generation units 182. It is sectional drawing of the image pick-up element 100 which concerns on this embodiment. It is a block diagram which shows the structural example of the imaging device 500 which concerns on an Example.
  • FIG. 1 is a diagram illustrating an example of a configuration of an image sensor 100 according to an embodiment of the present invention.
  • the image sensor 100 is a camera that captures a still image or a moving image, for example.
  • the imaging element 100 of this example includes an imaging unit 120, a plurality of AD conversion units 180, and a plurality of lamp generation units 182.
  • the imaging unit 120 has a plurality of imaging areas 131. Each imaging region 131 accumulates charges according to incident light. Each imaging region 131 has one or more photoelectric conversion units that convert incident light into electric charges and store them. The photoelectric conversion unit is an example of a light receiving unit.
  • the image sensor 100 generates a pixel signal corresponding to incident light by reading out the amount of charge accumulated in each imaging region 131.
  • FIG. 1 shows a first imaging region 131-1 for generating a first pixel signal and a second imaging region 131-2 for generating a second pixel signal.
  • the first imaging region 131-1 has one or more first photoelectric conversion units
  • the second imaging region 131-2 has one or more second photoelectric conversion units.
  • the imaging unit 120 may include a plurality of photoelectric conversion units arranged in a matrix, and each imaging region 131 may include one column of photoelectric conversion units.
  • the imaging region 131 may include photoelectric conversion units arranged discretely.
  • the imaging region 131 may be a block having a predetermined length (the number of photoelectric conversion units) in the row direction and the column direction.
  • the plurality of photoelectric conversion units arranged in the first direction for example, a plurality of photoelectric conversion units included in a predetermined row or column
  • some of the photoelectric conversion units are included in the first imaging region 131-1.
  • the other part of the photoelectric conversion unit may be included in the second imaging region 131-2.
  • a signal line for reading a signal corresponding to the received light is connected to each photoelectric conversion unit.
  • the AD converter 180 is provided corresponding to each imaging region 131.
  • the first AD converter 180-1 and the second AD converter 180-2 corresponding to the first imaging region 131-1 and the second imaging region 131-2 are shown.
  • Each AD conversion unit 180 is an example of a signal conversion unit that converts an analog pixel signal corresponding to a charge accumulation amount in a corresponding imaging region 131 into a digital image signal.
  • the first AD converter 180-1 converts the first pixel signal into a first digital image signal
  • the second AD converter 180-2 converts the second pixel signal into a second digital image signal.
  • the AD conversion unit 180 may sequentially read the charge amounts generated by the plurality of photoelectric conversion units and convert them into digital image signals.
  • the AD conversion unit 180 functions as a signal conversion unit that converts a signal read from the photoelectric conversion unit into a digital signal for each of a plurality of signal lines connected to the plurality of photoelectric conversion units.
  • FIG. 1 shows a first ramp generation unit 182-1 and a second ramp generation unit 182-2 provided corresponding to the first AD conversion unit 180-1 and the second AD conversion unit 180-2.
  • Each ramp generation unit 182 generates a ramp signal. Characteristics such as the slope of the ramp signal generated by each ramp generator 182 can be controlled independently for each ramp generator 182.
  • the ramp generation units 182 may be provided in one-to-one correspondence with the plurality of AD conversion units 180, and at least some of the ramp generation units 182 may be shared by two or more AD conversion units 180.
  • the lamp generation unit 182 functions as a control unit that controls the timing of reading a signal from the signal line connected to the photoelectric conversion unit.
  • the ramp generation unit 182 of this example controls the signal conversion timing in the corresponding AD conversion unit 180.
  • the control unit can read a signal with a time difference between one signal line of the plurality of signal lines and another signal line. In one example, the control unit can read signals with a time difference for each of a plurality of signal lines. In this case, the ramp generation unit 182 may be provided for each of a plurality of signal lines.
  • Each AD converter 180 converts the pixel signal into a digital signal based on the comparison result between the ramp signal generated by the corresponding ramp generator 182 and the corresponding pixel signal. For example, the AD conversion unit 180 outputs the digital value corresponding to the time from the timing at which the ramp signal is received to the timing at which the level of the ramp signal and the level of the pixel signal intersect, thereby changing the level of the pixel signal to the digital value. Convert to
  • the imaging device 100 of this example includes the plurality of lamp generation units 182, it is possible to use ramp signals having different characteristics for each imaging region 131. For example, by using ramp signals having different inclinations for the first imaging region 131-1 and the second imaging region 131-2, the digital value of the digital image signal with respect to the analog level of the pixel signal output from the imaging region 131 is changed. Gain can be varied. In addition, by using ramp signals generated at different timings for the first imaging region 131-1 and the second imaging region 131-2, the readout timing of the pixel signals output from the imaging region 131 can be varied. it can. That is, a pixel signal can be read with a time difference between one signal line of the plurality of signal lines and another signal line.
  • the control unit including the ramp generation unit 182 reads the pixel signal with a time difference between the signal lines, so that the first photoelectric conversion unit among the plurality of photoelectric conversion units receives a plurality of photoelectric conversions while receiving light.
  • the pixel signal received by the second photoelectric conversion unit may be read out.
  • FIG. 2 is a diagram illustrating a configuration example of the imaging region 131 and the AD conversion unit 180.
  • the imaging unit 120 including a plurality of imaging regions 131 is provided on the imaging chip 113.
  • the plurality of AD conversion units 180 and the plurality of ramp generation units 182 are provided in the signal processing chip 111.
  • FIG. 2 a set of imaging region 131, AD conversion unit 180, and a plurality of lamp generation units 182 are shown.
  • the imaging chip 113 and the signal processing chip 111 are, for example, semiconductor chips.
  • the signal processing chip 111 is stacked with the imaging chip 113.
  • the signal processing chip 111 is disposed so as to overlap with the imaging chip 113 and is electrically connected to the imaging chip 113 via the bumps 109 and the like.
  • an increase in the area of the imaging unit 120 is suppressed, and a plurality of AD conversion units 180 and a plurality of lamps are provided.
  • the generation unit 182 can be easily provided.
  • the wiring length between each photoelectric conversion unit 104 and AD conversion unit 180 can be shortened, and the pixel signal can be read with high accuracy.
  • the imaging region 131 includes one photoelectric conversion unit 104, a transfer transistor 152, a reset transistor 154, an amplification transistor 156, and a selection transistor 158.
  • the source and drain of the transfer transistor 152 are connected to the output terminal of the photoelectric conversion unit 104 and the gate of the amplification transistor 156, respectively.
  • the parasitic capacitance in the wiring between the output terminal of the photoelectric conversion unit 104 and the source of the transfer transistor 152 functions as a charge accumulation unit that accumulates charges generated by the photoelectric conversion unit 104.
  • the charge storage unit is a part of the photoelectric conversion unit 104.
  • a transfer signal Tx for controlling whether or not to transfer the amount of charge stored in the charge storage unit is input to the gate of the transfer transistor 152.
  • the reference voltage VDD is input to the drain of the reset transistor 154, and the source is connected to the gate of the amplification transistor 156.
  • a reset signal Reset for controlling whether or not to reset the amount of charge accumulated in the charge accumulation unit is input to the gate of the reset transistor 154.
  • the reference voltage VDD is input to the drain of the amplification transistor 156, and the source is connected to the drain of the selection transistor 158.
  • the amplification transistor 156 outputs an analog pixel signal corresponding to the amount of charge transferred from the transfer transistor 152.
  • the selection signal Select is input to the gate of the selection transistor 158, and the source is connected to the AD conversion unit 180.
  • the selection transistor 158 inputs the pixel signal from the transfer transistor 152 to the AD conversion unit 180 in response to the selection signal Select.
  • the imaging region 131 having one photoelectric conversion unit 104 is shown, but a plurality of photoelectric conversion units 104 may be provided in the imaging region 131.
  • the corresponding AD conversion units 180 sequentially read out analog signals corresponding to the charges accumulated in the respective photoelectric conversion units 104.
  • the AD conversion unit 180 includes a level comparator 184 and a period measurement unit 186.
  • the level comparator 184 compares the level of the ramp signal input from the corresponding ramp generation unit 182 with the level of the pixel signal from the corresponding imaging area 131. For example, the level comparator 184 outputs a logical value 0 when the level of the pixel signal is smaller than the level of the ramp signal, and outputs a logical value 1 when the level of the pixel signal is equal to or higher than the level of the ramp signal.
  • the period measurement unit 186 measures a period from the timing when the ramp generation unit 182 starts to input the ramp signal to the level comparator 184 until the level comparator 184 outputs the logical value 1.
  • the period measuring unit 186 may be a counter that receives a clock signal having a predetermined frequency and counts the number of pulses of the clock signal in the period.
  • the period measuring unit 186 outputs a digital value corresponding to the measured length of the period.
  • the period measuring unit 186 outputs the number of pulses of the clock signal counted within the period as a digital value.
  • the level comparator 184 outputs a logical value 1 from the timing when the ramp generation unit 182 starts to input the ramp signal to the level comparator 184 according to the slope of the ramp signal. The period until it changes. For this reason, the gain in the AD converter 180 can be controlled by the slope of the ramp signal.
  • FIG. 3 is a timing chart showing an operation example of the first imaging region 131-1 and the second imaging region 131-2.
  • ramp signals having different inclinations are used for the first imaging region 131-1 and the second imaging region 131-2.
  • ADC1 input indicates the waveform of the first pixel signal input to the first AD converter 180-1
  • Ramp1 indicates the waveform of the first ramp signal generated by the first ramp generator 182-1
  • ADC1 out indicates the magnitude of the digital value output from the first AD converter 180-1 in terms of the length on the time axis
  • ADC2 input indicates the waveform of the second pixel signal input to the second AD converter 180-2
  • Ramp2 indicates the waveform of the second ramp signal generated by the second ramp generator 182-2
  • ADC2 out indicates the magnitude of the digital value output by the second AD converter 180-2 in terms of the length on the time axis.
  • the waveforms of the first pixel signal and the second pixel signal are the same for comparison. Further, the image sensor 100 of this example performs so-called correlated double sampling CDS.
  • an H level reset signal is input to the reset transistor 154, the charge accumulated in each photoelectric conversion unit 104 is reset, and the level of the pixel signal input to each AD conversion unit 180 becomes a predetermined reference level. .
  • each ramp generation unit 182 In the state where the level of the pixel signal is stable, each ramp generation unit 182 generates a ramp signal.
  • the initial level of the ramp signal is larger than the reference level of the pixel signal, and the level decreases at a constant rate with time.
  • the AD conversion unit 180 measures the period from the start timing of the ramp signal level decrease to the timing at which the ramp signal level becomes lower than the pixel signal level. As a result, the AD conversion unit 180 outputs a digital value indicating the reference level of the pixel signal.
  • the transfer signal Tx is input to the transfer transistor 152
  • a pixel signal corresponding to the amount of charge accumulated in the photoelectric conversion unit 104 is input to the AD conversion unit 180.
  • the ramp generation unit 182 In a state where the level of the pixel signal is stable, the ramp generation unit 182 generates a ramp signal.
  • the AD conversion unit 180 measures the period from the start timing of the ramp signal level decrease to the timing at which the ramp signal level becomes lower than the pixel signal level. Thereby, the AD converter 180 outputs a digital value indicating the level of the pixel signal.
  • the luminance value of the pixel of the photoelectric conversion unit 104 is calculated based on the difference between the level and the reference level.
  • ramp signals having different inclinations are used for the first imaging region 131-1 and the second imaging region 131-2. Therefore, as shown in FIG. 3, even if the waveform of the pixel signal is the same, the value of the output digital image signal is different. For example, the value of the digital image signal decreases as the slope of the ramp signal waveform increases. Thus, by independently controlling the slope of each ramp signal, the gain between input and output in each AD converter 180 can be controlled.
  • Each ramp generation unit 182 may generate ramp signals having different slopes in accordance with the difference in sensitivity in the corresponding photoelectric conversion unit 104.
  • sensitivity refers to the gain of the level of the pixel signal with respect to the intensity of incident light.
  • Sensitivity may refer to the gain of the level of the pixel signal with respect to the intensity of a specific wavelength component of incident light.
  • FIG. 4 is a diagram illustrating an example of a plurality of imaging regions 131.
  • the first imaging region 131-1 has a plurality of first photoelectric conversion units 104-1 and the second imaging region 131-2 has a plurality of second photoelectric conversion units 104-2.
  • FIG. 4 only two imaging regions 131 are illustrated, but the imaging unit 120 includes more imaging regions 131.
  • Each photoelectric conversion unit 104 is included in one of the imaging regions 131. Note that each of the photoelectric conversion units 104 is provided with each transistor illustrated in FIG.
  • the first photoelectric conversion unit 104-1 is a focus detection photoelectric conversion unit that detects the focal position of the optical system through which incident light has passed. However, the signal output from the first photoelectric conversion unit 104-1 is used not only for focus detection but also as a pixel signal constituting an image.
  • the second photoelectric conversion unit 104-2 is a photoelectric conversion unit not for focus detection.
  • the sensitivity of the first photoelectric conversion unit 104-1 for focus detection is different from the sensitivity of the other second photoelectric conversion unit 104-2.
  • the first photoelectric conversion unit 104-1 includes a light shielding unit 122 that shields half of the light receiving surface. That is, the sensitivity of the first photoelectric conversion unit 104-1 may be about half that of the other second photoelectric conversion unit 104-2.
  • the first ramp generator 182-1 generates a ramp signal that compensates for the decrease in sensitivity.
  • the first ramp generation unit 182-1 generates a ramp signal whose slope is half that of the second ramp signal.
  • the gain in the first AD converter 180-1 is twice the gain in the second AD converter 180-2, and the difference in sensitivity between the first photoelectric converter 104-1 and the second photoelectric converter 104-2 is reduced. Can be compensated.
  • FIG. 5 is a diagram illustrating another example of the plurality of imaging regions 131.
  • the imaging unit 120 of this example has three imaging areas 131.
  • one or two photoelectric conversion units 104 included in each imaging region 131 are illustrated, and the entire configuration of the imaging region 131 is omitted.
  • the first photoelectric conversion unit 104-1 included in the first imaging region 131-1 converts the first wavelength component of the incident light into the first pixel signal.
  • the second photoelectric conversion unit 104-2 included in the second imaging region 131-2 converts a second wavelength component different from the first wavelength component in the incident light into a second pixel signal.
  • the third photoelectric conversion unit 104-3 included in the third imaging region 131-3 converts a third wavelength component different from the first wavelength component and the second wavelength component in the incident light into a third pixel signal.
  • the first wavelength component is a component corresponding to green
  • the second wavelength component is a component corresponding to blue
  • the third wavelength component is a component corresponding to red.
  • Each photoelectric conversion unit 104 may include a color filter that allows a predetermined wavelength component to pass therethrough.
  • each photoelectric conversion unit 104 converts incident light that has passed through a color filter or the like having different characteristics into a pixel signal, the sensitivity of the pixel signal with respect to incident light before passing through the color filter or the like does not necessarily match.
  • Each ramp generation unit 182 generates a ramp signal having a slope corresponding to the sensitivity of the corresponding photoelectric conversion unit 104. Thereby, the difference in sensitivity of each photoelectric conversion unit 104 can be compensated.
  • the lamp generation unit 182 may be provided in common for a plurality of imaging regions 131 having the same sensitivity.
  • the imaging device 100 includes three lamp generation units 182 corresponding to green, blue, and red colors, and each of the lamp generation units 182 includes one or more AD corresponding to one or more imaging regions 131 corresponding to each color.
  • a ramp signal may be supplied to the conversion unit 180.
  • the image sensor 100 may further include a ramp generation unit 182 corresponding to the focus detection imaging region 131 illustrated in FIG. 4.
  • FIG. 6 is a diagram illustrating another example of the plurality of imaging regions 131.
  • the ramp generation unit 182 in this example controls the slope of the ramp signal according to the position of the corresponding imaging region 131.
  • the ramp generation unit 182 may control the slope of the ramp signal according to the distance from the center of the entire imaging region. By such control, even if the incident light quantity varies depending on the position of the imaging region 131 due to the characteristics of the optical system, the level difference of the pixel signal due to the variation can be compensated.
  • the slope of the ramp signal to be adopted for each imaging region 131 may be determined based on the level of the pixel signal output from each imaging region 131 when known reference light is incident. .
  • FIG. 7 is a diagram illustrating a configuration example of the imaging unit 120 and the plurality of AD conversion units 180.
  • the ramp generation unit 182 is omitted, but the AD conversion unit 180 and the ramp generation unit 182 are provided on a one-to-one basis.
  • the imaging unit 120 includes a plurality of photoelectric conversion units 104 arranged in a matrix.
  • the imaging unit 120 of this example includes N photoelectric conversion units 104 in the column direction and M photoelectric conversion units 104 in the row direction.
  • each imaging region 131 includes N / P photoelectric conversion units 104.
  • the AD conversion unit 180 and the imaging region 131 correspond one to one. That is, each AD conversion unit 180 is provided corresponding to the N / P photoelectric conversion units 104, and sequentially reads the pixel signals of the corresponding photoelectric conversion units 104.
  • four AD converters 180 are provided in each column. Each AD conversion unit 180 is connected to the photoelectric conversion units 104 arranged every four in the column.
  • the first AD converter 180-1 is connected to the first, fifth, ninth,..., N, n + 4,.
  • the second AD converter 180-2 is connected to the 2, 6, 10,..., N + 1, n + 5,.
  • the third AD converter 180-3 is connected to the 3, 9, 11,..., N + 2, n + 7,..., N ⁇ 1th photoelectric converter 104 in the column, and the fourth AD converter 180-4.
  • the plurality of AD conversion units 180 and the plurality of lamp generation units 182 are provided on the same plane as the plurality of photoelectric conversion units 104 in the imaging unit 120.
  • the P AD conversion units 180 provided in the same column may read pixel signals at the same timing, and can read pixel signals at different timings.
  • FIG. 8 is a timing chart showing an operation example of the four AD conversion units 180 provided in the same column.
  • four pixel signals of the photoelectric conversion unit 104 in the same column are simultaneously read out.
  • “Selectx” indicates the number of the photoelectric conversion unit 104 that inputs a pixel signal to the xth AD conversion unit 180.
  • the same reset signal Reset is input to each photoelectric conversion unit 104.
  • the period of the reset signal Reset is 2 to 20 ⁇ s as an example.
  • the transfer signal Tx having the same timing is input to the n, n + 1, n + 2, and n + 3th photoelectric conversion units 104.
  • the n, n + 1, n + 2, and n + 3th photoelectric conversion units 104 are simultaneously selected by the selection signal Select as the photoelectric conversion units 104 from which pixel signals are to be read.
  • Each AD conversion unit 180 simultaneously reads out the pixel signals of the selected photoelectric conversion unit 104.
  • the pixel signals of the n + 4, n + 5, n + 6, and n + 7th photoelectric conversion units 104 are simultaneously read out in the same procedure.
  • P four in the example of FIG. 8
  • pixel signals of the photoelectric conversion unit 104 are simultaneously read out at predetermined intervals (for example, 2 to 20 ⁇ s). For this reason, when the pixel signal of the photoelectric conversion unit 104 in each column is read by the rolling method, the difference in read timing becomes the cycle of the reset signal Reset.
  • FIG. 9 is a timing chart showing details of operations of the first AD converter 180-1 and the second AD converter 180-2 in the operation example shown in FIG.
  • the slopes of the first ramp signal Ramp1 and the second ramp signal Ramp2 are different.
  • the first AD converter 180-1 and the second AD converter 180-2 have different gains according to the slope of the ramp signal. Note that, as described in FIG. 8, the operation timings of the first AD converter 180-1 and the second AD converter 180-2 are the same.
  • FIG. 10 is a timing chart showing another operation example of the four AD conversion units 180 provided in the same column.
  • the read timings of the four AD converters 180 are shifted by ⁇ T.
  • the read timing of each AD converter 180 is shifted by a value obtained by dividing the period of the reset signal (for example, 2 to 20 ⁇ s) by P.
  • phase of the reset signal input to each photoelectric conversion unit 104 is shifted by ⁇ T. Further, the phases of the transfer signal Tx and the selection signal Select input to each photoelectric conversion unit 104 are also shifted by ⁇ T. Further, the reading timing of the AD conversion unit 180 is also shifted by ⁇ T.
  • FIG. 11 is a timing chart showing details of the operations of the first AD converter 180-1 and the third AD converter 180-3 in the operation example shown in FIG. In this example, as in the example shown in FIG. 3, the slopes of the first ramp signal Ramp1 and the third ramp signal Ramp3 are different.
  • the timing at which each ramp generation unit 182 generates the ramp signal is also shifted by ⁇ T. That is, the first ramp signal Ramp1 and the third ramp signal Ramp3 are out of timing by 2 ⁇ ⁇ T.
  • the timing at which each ramp generation unit 182 generates the ramp signal is, for example, the timing at which the corresponding reset signal Reset is delayed by a predetermined delay amount.
  • FIG. 12 is a diagram showing an image of a read timing difference in rolling read.
  • the upper side of FIG. 12 shows the read timing difference in the example shown in FIGS. 8 and 9, and the lower side shows the read timing difference in the example shown in FIGS. 10 and 11.
  • the left end in the row direction indicates the readout timing of the photoelectric conversion unit 104 in each row. That is, the step in the row direction indicates the timing difference. As described above, the read timing difference can be increased by 1 / P times by shifting the timing of the ramp signal in the ramp generation unit 182.
  • FIG. 13A is a diagram illustrating a configuration example of a plurality of lamp generation units 182.
  • the image sensor 100 includes a seed lamp generation unit 190 and a plurality of lamp generation units 182a.
  • the seed ramp generator 190 generates a seed ramp signal having a predetermined slope.
  • each ramp generator 182a has an amplifier that branches and receives the seed ramp signal, amplifies the seed ramp signal, and outputs the amplified signal.
  • the amplification factor in each ramp generator 182a can be controlled independently. Accordingly, each ramp generation unit 182a can generate a ramp signal having a slope corresponding to the amplification factor.
  • each ramp generator 182a may further include a variable delay element that delays the seed ramp signal. Thereby, each ramp generation unit 182a can independently control the timing of the ramp signal.
  • FIG. 13B is a diagram illustrating another configuration example of the plurality of lamp generation units 182.
  • the imaging device 100 includes a clock generation unit 192, a plurality of lamp generation units 182b, and a lamp control unit 188.
  • the clock generation unit 192 generates a clock signal having a predetermined frequency.
  • each ramp generation unit 182b includes a DA converter that outputs a digital signal supplied from the ramp control unit 188 at the frequency of the clock signal.
  • the ramp control unit 188 sequentially inputs digital values whose values change with a predetermined inclination to the ramp generation unit 182b and outputs a ramp signal.
  • the ramp controller 188 can output ramp signals having different slopes by independently controlling the slope of the digital value for each ramp generator 182b.
  • the ramp control unit 188 can output ramp signals with different start timings by independently controlling the timing of inputting the digital value for each ramp generation unit 182b.
  • FIG. 14 is a cross-sectional view of the image sensor 100 according to the present embodiment.
  • a so-called back-illuminated image sensor 100 is shown, but the image sensor 100 is not limited to the back-illuminated type and may be a front-illuminated type.
  • the image sensor 100 may have a structure including a laminated chip laminated on the imaging chip 113.
  • the imaging device 100 of this example includes an imaging chip 113 that outputs a pixel signal corresponding to incident light, a signal processing chip 111 that processes the pixel signal, and a memory chip 112 that stores a digital image signal.
  • the imaging chip 113, the signal processing chip 111, and the memory chip 112 are stacked, and are electrically connected to each other by a plurality of conductive bumps 109 such as Cu.
  • the signal processing chip 111 and the memory chip 112 correspond to the above-described laminated chip.
  • incident light is incident mainly in the positive direction of the Z axis indicated by the white arrow.
  • the surface on the side where incident light is incident is referred to as a back surface.
  • the right direction on the paper orthogonal to the Z axis is the X axis plus direction
  • the front side of the paper orthogonal to the Z axis and the X axis is the Y axis plus direction.
  • An example of the imaging chip 113 is a back-illuminated MOS image sensor.
  • the imaging chip 113 corresponds to the imaging unit 120 illustrated in FIGS. 1 to 13B.
  • the PD layer 106 is disposed on the back side of the wiring layer 108.
  • the PD layer 106 includes a plurality of photoelectric conversion units 104 that generate charges corresponding to light.
  • the imaging chip 113 outputs a pixel signal corresponding to the charge.
  • the PD layer 106 in this example includes a plurality of photoelectric conversion units 104 arranged two-dimensionally, and a transistor 105 provided corresponding to the photoelectric conversion unit 104.
  • the transistor 105 corresponds to each transistor in FIG.
  • a color filter 102 is provided on the incident light incident side of the PD layer 106 via a passivation film 103.
  • the color filter 102 has a plurality of types that transmit different wavelength regions, and has a specific arrangement corresponding to each of the photoelectric conversion units 104.
  • a set of the color filter 102, the photoelectric conversion unit 104, and the transistor 105 forms one pixel.
  • a microlens 101 is provided on the incident light incident side of the color filter 102 corresponding to each pixel.
  • the microlens 101 condenses incident light toward the corresponding photoelectric conversion unit 104.
  • the wiring layer 108 includes a wiring 107 that transmits a pixel signal from the PD layer 106 to the signal processing chip 111.
  • the wiring 107 may be multilayer, and a passive element and an active element may be provided.
  • a plurality of bumps 109 are arranged on the surface of the wiring layer 108.
  • the plurality of bumps 109 are aligned with the plurality of bumps 109 provided on the opposing surfaces of the signal processing chip 111, and the imaging chip 113 and the signal processing chip 111 are pressed and aligned.
  • the bumps 109 are joined and electrically connected.
  • a plurality of bumps 109 are arranged on the mutually facing surfaces of the signal processing chip 111 and the memory chip 112.
  • the bumps 109 are aligned with each other, and the signal processing chip 111 and the memory chip 112 are pressurized, so that the aligned bumps 109 are joined and electrically connected.
  • the bonding between the bumps 109 is not limited to Cu bump bonding by solid phase diffusion, and micro bump bonding by solder melting may be employed. Further, for example, one bump 109 may be provided for one output wiring described later, or a plurality of bumps 109 may be provided. The size of the bump 109 may be larger than the pitch of the photoelectric conversion unit 104. Further, a bump larger than the bump 109 corresponding to the pixel region may be provided in a peripheral region other than the pixel region where the pixels are arranged.
  • the signal processing chip 111 receives an analog pixel signal output from the imaging chip 113.
  • the signal processing chip 111 performs predetermined signal processing on the received pixel signal and outputs it to the memory chip 112.
  • the memory chip 112 stores a signal received from the signal processing chip 111.
  • the signal processing chip 111 of this example a plurality of AD conversion units 180 and a plurality of ramp generation units 182 are provided.
  • the signal processing chip 111 may perform a predetermined calculation such as correction on the digital image signal.
  • At least a part of the plurality of AD conversion units 180 is two-dimensionally arranged on the ADC arrangement surface parallel to the surface on which the plurality of pixels are provided.
  • a plurality of pixels are arranged two-dimensionally along the row direction and the column direction in the imaging chip 113, and a plurality of AD conversion units 180 are arranged two-dimensionally along the row direction and the column direction in the signal processing chip 111. Is done.
  • the plurality of AD converters 180 are preferably arranged at equal intervals in the signal processing chip 111.
  • the plurality of AD conversion units 180 may be non-uniformly arranged on the ADC arrangement surface of the signal processing chip 111.
  • the plurality of AD conversion units 180 may be arranged so that the density at the end is higher than the center of the ADC arrangement surface of the signal processing chip 111.
  • the plurality of AD conversion units 180 may be arranged on a plurality of ADC arrangement surfaces having different positions in the Z-axis direction in the signal processing chip 111. That is, the signal processing chip 111 is a multilayer chip, and the plurality of AD conversion units 180 may be provided in different layers. Even in this case, when the positions where the plurality of AD conversion units 180 are arranged are projected onto a single ADC arrangement plane, the AD conversion units 180 are preferably arranged at equal intervals.
  • the signal processing chip 111 has a TSV (through silicon via) 110 that connects circuits provided on the front and back surfaces to each other.
  • the TSV 110 is preferably provided in the peripheral area.
  • the TSV 110 may also be provided in the peripheral area of the imaging chip 113 and the memory chip 112.
  • FIG. 15 is a block diagram illustrating a configuration example of the imaging apparatus 500 according to the embodiment.
  • the imaging apparatus 500 includes a photographic lens 520 as a photographic optical system, and the photographic lens 520 guides a subject luminous flux incident along the optical axis OA to the imaging element 100.
  • the photographing lens 520 may be an interchangeable lens that can be attached to and detached from the imaging apparatus 500.
  • the imaging apparatus 500 mainly includes an imaging device 100, a system control unit 501, a drive unit 502, a photometry unit 503, a work memory 504, a recording unit 505, and a display unit 506.
  • the photographing lens 520 is composed of a plurality of optical lens groups, and forms an image of a subject light flux from the scene in the vicinity of its focal plane. In FIG. 15, a single virtual lens arranged in the vicinity of the pupil is shown as a representative.
  • the driving unit 502 is a control circuit that executes charge accumulation control such as timing control and area control of the imaging unit 120 in accordance with an instruction from the system control unit 501.
  • the drive unit 502 and the system control unit 501 may have the function of the AD conversion unit 180 described with reference to FIGS. 1 to 13B.
  • a part of the control circuit forming the drive unit 502 and the system control unit 501 may be formed into a chip and stacked on the imaging chip 113.
  • the image sensor 100 delivers the pixel signal to the image processing unit 511 of the system control unit 501.
  • the image sensor 100 is the same as the image sensor 100 described with reference to FIGS. 1 to 13B.
  • the image processing unit 511 performs various image processing using the work memory 504 as a work space, and generates image data. For example, when generating image data in JPEG file format, compression processing is executed after white balance processing, gamma processing, and the like are performed.
  • the generated image data is recorded in the recording unit 505, converted into a display signal, and displayed on the display unit 506 for a preset time.
  • the photometric unit 503 detects the luminance distribution of the scene prior to a series of shooting sequences for generating image data.
  • the photometry unit 503 includes, for example, an AE sensor having about 1 million pixels.
  • the calculation unit 512 of the system control unit 501 receives the output of the photometry unit 503 and calculates the luminance for each area of the scene.
  • the calculation unit 512 determines the shutter speed, aperture value, and ISO sensitivity according to the calculated luminance distribution.
  • the pixels used for the AE sensor may be provided in the imaging unit 120. In this case, the photometric unit 503 separate from the imaging unit 120 may not be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　第１撮像領域および第２撮像領域を有し、第１撮像領域に入射した光に応じて生成された第１画素信号と、第２撮像領域に入射した光に応じて生成された第２画素信号とを出力する撮像部と、第１ランプ信号を生成する第１ランプ生成部と、第２ランプ信号を生成する第２ランプ生成部と、第１画素信号と第１ランプ信号との比較結果に基づいて、第１画素信号を第１デジタル画像信号に変換する第１信号変換部と、第２画素信号と第２ランプ信号との比較結果に基づいて、第２画素信号を第２デジタル画像信号に変換する第２信号変換部とを備える撮像素子を提供する。

Description

撮像素子および撮像装置
　本発明は、撮像素子および撮像装置に関する。
　従来、ＣＭＯＳイメージセンサ等からの信号をデジタル信号に変換するＡＤ変換器として、ランプ波形を用いるＡＤ変換器を複数備える撮像装置が知られている（例えば、特許文献１参照）。
　特許文献１　特開２００６－３０３７５２号公報
　複数のＡＤ変換器に対して共通のランプ波形を入力しているので、それぞれのＡＤ変換器でゲイン等の特性を独立して調整することが困難であった。
　本発明の第１の態様においては、複数の受光部のうちの第１方向に配置された複数の受光部で受光した信号をそれぞれ読み出す複数の信号線と、複数の信号線のうちの１つの信号線と他の信号線とに時間差をつけて信号を読み出す制御部とを備える撮像素子を提供する。
　本発明の第２の態様においては、第１撮像領域および第２撮像領域を有し、第１撮像領域に入射した光に応じて生成された第１画素信号と、第２撮像領域に入射した光に応じて生成された第２画素信号とを出力する撮像部と、第１ランプ信号を生成する第１ランプ生成部と、第２ランプ信号を生成する第２ランプ生成部と、第１画素信号と第１ランプ信号との比較結果に基づいて、第１画素信号を第１デジタル画像信号に変換する第１信号変換部と、第２画素信号と第２ランプ信号との比較結果に基づいて、第２画素信号を第２デジタル画像信号に変換する第２信号変換部とを備える撮像素子を提供する。
　本発明の第３の態様においては、第１または第２の態様の撮像素子を備えた撮像装置を提供する。
　なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の実施形態に係る撮像素子１００の構成の一例を示す図である。 撮像領域１３１およびＡＤ変換部１８０の構成例を示す図である。 第１撮像領域１３１－１および第２撮像領域１３１－２の動作例を示すタイミングチャートである。 複数の撮像領域１３１の例を示す図である。 複数の撮像領域１３１の他の例を示す図である。 複数の撮像領域１３１の他の例を示す図である。 撮像部１２０および複数のＡＤ変換部１８０の構成例を示す図である。 同一列に設けられた４個のＡＤ変換部１８０の動作例を示すタイミングチャートである。 図８に示した動作例における、第１ＡＤ変換部１８０－１および第２ＡＤ変換部１８０－２の動作の詳細を示すタイミングチャートである。 同一列に設けられた４個のＡＤ変換部１８０の他の動作例を示すタイミングチャートである。 図１０に示した動作例における、第１ＡＤ変換部１８０－１および第３ＡＤ変換部１８０－３の動作の詳細を示すタイミングチャートである。 ローリング読み出しにおける読み出しタイミング差のイメージを示す図である。 複数のランプ生成部１８２の構成例を示す図である。 複数のランプ生成部１８２の他の構成例を示す図である。 本実施形態に係る撮像素子１００の断面図である。 実施例に係る撮像装置５００の構成例を示すブロック図である。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、本発明の実施形態に係る撮像素子１００の構成の一例を示す図である。撮像素子１００は、例えば静止画または動画を撮像するカメラである。本例の撮像素子１００は、撮像部１２０、複数のＡＤ変換部１８０および複数のランプ生成部１８２を備える。
　撮像部１２０は、複数の撮像領域１３１を有する。それぞれの撮像領域１３１は、入射光に応じた電荷を蓄積する。それぞれの撮像領域１３１は、入射光を電荷に変換して蓄積する１以上の光電変換部を有する。光電変換部は受光部の一例である。撮像素子１００は、それぞれの撮像領域１３１が蓄積した電荷量を読み出すことで、入射光に応じた画素信号を生成する。図１においては、第１画素信号を生成する第１撮像領域１３１－１、および、第２画素信号を生成する第２撮像領域１３１－２を示している。
　第１撮像領域１３１－１は、１以上の第１光電変換部を有しており、第２撮像領域１３１－２は、１以上の第２光電変換部を有する。例えば、撮像部１２０は、行列状に配置された複数の光電変換部を有しており、それぞれの撮像領域１３１は１列分の光電変換部を含んでよい。また、撮像領域１３１は、離散して配置された光電変換部を含んでもよい。また、撮像領域１３１は、行方向および列方向において所定の長さ（光電変換部の数）を有するブロックであってもよい。また、第１方向に配置された複数の光電変換部（例えば所定の行または列に含まれる複数の光電変換部）のうち、一部の光電変換部が第１撮像領域１３１－１に含まれ、他の一部の光電変換部が第２撮像領域１３１－２に含まれてもよい。それぞれの光電変換部に対しては、受光した光に応じた信号を読み出す信号線が接続される。
　ＡＤ変換部１８０は、それぞれの撮像領域１３１に対応して設けられる。図１においては、第１撮像領域１３１－１および第２撮像領域１３１－２に対応する第１ＡＤ変換部１８０－１および第２ＡＤ変換部１８０－２を示している。それぞれのＡＤ変換部１８０は、対応する撮像領域１３１における電荷蓄積量に応じたアナログの画素信号をデジタル画像信号に変換する信号変換部の一例である。第１ＡＤ変換部１８０－１は、第１画素信号を第１デジタル画像信号に変換し、第２ＡＤ変換部１８０－２は、第２画素信号を第２デジタル画像信号に変換する。また、撮像領域１３１に複数の光電変換部が含まれる場合、ＡＤ変換部１８０は、複数の光電変換部が発生した電荷量を順番に読み出して、デジタル画像信号に変換してよい。ＡＤ変換部１８０は、複数の光電変換部に接続された複数の信号線毎に、光電変換部から読み出された信号をデジタル信号に変換する信号変換部として機能する。
　ランプ生成部１８２は、少なくとも２つ設けられる。図１においては、第１ＡＤ変換部１８０－１および第２ＡＤ変換部１８０－２に対応して設けられた第１ランプ生成部１８２－１および第２ランプ生成部１８２－２を示している。それぞれのランプ生成部１８２は、ランプ信号を生成する。それぞれのランプ生成部１８２が生成するランプ信号の傾き等の特性は、ランプ生成部１８２毎に独立して制御可能である。ランプ生成部１８２は、複数のＡＤ変換部１８０と一対一に対応して設けられてよく、少なくとも一部のランプ生成部１８２は、２以上のＡＤ変換部１８０に共有されてもよい。
　ランプ生成部１８２は、光電変換部に接続された信号線から信号を読み出すタイミングを制御する制御部として機能する。本例のランプ生成部１８２は、対応するＡＤ変換部１８０における信号変換のタイミングを制御する。当該制御部は、複数の信号線のうちの１つの信号線と、他の信号線とに時間差をつけて信号を読み出させることができる。一例では、当該制御部は、複数の信号線毎に時間差をつけて信号を読み出させることができる。この場合、ランプ生成部１８２は、複数の信号線毎に設けられてよい。
　それぞれのＡＤ変換部１８０は、対応するランプ生成部１８２が生成したランプ信号と、対応する画素信号との比較結果に基づいて、画素信号をデジタル信号に変換する。例えばＡＤ変換部１８０は、ランプ信号を受け取ったタイミングから、ランプ信号のレベルと画素信号のレベルとが交差するタイミングまでの時間に応じたデジタル値を出力することで、画素信号のレベルをデジタル値に変換する。
　本例の撮像素子１００は、複数のランプ生成部１８２を備えるので、撮像領域１３１毎に異なる特性のランプ信号を用いることができる。例えば、第１撮像領域１３１－１および第２撮像領域１３１－２に対して異なる傾きのランプ信号を用いることで、撮像領域１３１が出力する画素信号のアナログレベルに対する、デジタル画像信号のデジタル値のゲインを異ならせることができる。また、第１撮像領域１３１－１および第２撮像領域１３１－２に対して、異なるタイミングで発生させたランプ信号を用いることで、撮像領域１３１が出力する画素信号の読み出しタイミングを異ならせることができる。つまり、複数の信号線のうちの１つの信号線と、他の信号線とに時間差をつけて画素信号を読み出すことができる。ランプ生成部１８２を含む制御部は、信号線間で時間差をつけて画素信号を読み出させることで、複数の光電変換部のうちの第１の光電変換部が受光中に、複数の光電変換部のうちの第２の光電変換部で受光した画素信号を読み出してよい。
　図２は、撮像領域１３１およびＡＤ変換部１８０の構成例を示す図である。本例において、複数の撮像領域１３１を含む撮像部１２０は、撮像チップ１１３に設けられる。また、複数のＡＤ変換部１８０および複数のランプ生成部１８２は、信号処理チップ１１１に設けられる。図２においては、一組の撮像領域１３１、ＡＤ変換部１８０および複数のランプ生成部１８２を示している。
　撮像チップ１１３および信号処理チップ１１１は、例えば半導体チップである。信号処理チップ１１１は、撮像チップ１１３と積層される。例えば信号処理チップ１１１は、撮像チップ１１３と重なるように配置され、バンプ１０９等を介して撮像チップ１１３と電気的に接続される。このように、撮像部１２０と、ＡＤ変換部１８０およびランプ生成部１８２とを別のチップに設けることで、撮像部１２０の面積の増大を抑制しつつ、複数のＡＤ変換部１８０および複数のランプ生成部１８２を容易に設けることができる。また、それぞれの光電変換部１０４とＡＤ変換部１８０との間の配線長を短くすることができ、画素信号を精度よく読み出すことができる。
　撮像領域１３１は、一つの光電変換部１０４、転送トランジスタ１５２、リセットトランジスタ１５４、増幅トランジスタ１５６および選択トランジスタ１５８を有する。転送トランジスタ１５２のソースおよびドレインはそれぞれ、光電変換部１０４の出力端、および、増幅トランジスタ１５６のゲートに接続される。光電変換部１０４の出力端と、転送トランジスタ１５２のソースとの間の配線における寄生容量は、光電変換部１０４が発生した電荷を蓄積する電荷蓄積部として機能する。本例において電荷蓄積部は光電変換部１０４の一部である。転送トランジスタ１５２のゲートには、電荷蓄積部が蓄積した電荷量を転送するか否かを制御する転送信号Ｔｘが入力される。
　リセットトランジスタ１５４のドレインには基準電圧ＶＤＤが入力され、ソースは増幅トランジスタ１５６のゲートに接続される。リセットトランジスタ１５４のゲートには、電荷蓄積部が蓄積した電荷量をリセットするか否かを制御するリセット信号Ｒｅｓｅｔが入力される。
　増幅トランジスタ１５６のドレインには基準電圧ＶＤＤが入力され、ソースは選択トランジスタ１５８のドレインに接続される。増幅トランジスタ１５６は、転送トランジスタ１５２から転送された電荷量に応じたアナログの画素信号を出力する。選択トランジスタ１５８のゲートには選択信号Ｓｅｌｅｃｔが入力され、ソースはＡＤ変換部１８０に接続されている。選択トランジスタ１５８は、選択信号Ｓｅｌｅｃｔに応じて、転送トランジスタ１５２からの画素信号をＡＤ変換部１８０に入力する。
　図２の例においては、一つの光電変換部１０４を有する撮像領域１３１を示したが、撮像領域１３１には複数の光電変換部１０４が設けられてもよい。撮像領域１３１に複数の光電変換部１０４が設けられている場合、対応するＡＤ変換部１８０は、それぞれの光電変換部１０４が蓄積した電荷に応じたアナログ信号を順番に読み出す。
　ＡＤ変換部１８０は、レベル比較器１８４および期間測定部１８６を有する。レベル比較器１８４は、対応するランプ生成部１８２から入力されたランプ信号のレベルと、対応する撮像領域１３１からの画素信号のレベルとを比較する。例えばレベル比較器１８４は、画素信号のレベルがランプ信号のレベルよりも小さい期間では論理値０を出力し、画素信号のレベルがランプ信号のレベル以上の期間では論理値１を出力する。
　期間測定部１８６は、ランプ生成部１８２がレベル比較器１８４へのランプ信号の入力を開始したタイミングから、レベル比較器１８４が論理値１を出力するまでの期間を測定する。期間測定部１８６は、所定の周波数のクロック信号を受け取り、当該期間内における当該クロック信号のパルス数を計数するカウンタであってよい。期間測定部１８６は、計測した期間の長さに応じたデジタル値を出力する。一例として、期間測定部１８６は、当該期間内において計数したクロック信号のパルス数をデジタル値として出力する。
　本例のＡＤ変換部１８０によれば、ランプ信号の傾きに応じて、ランプ生成部１８２がレベル比較器１８４へのランプ信号の入力を開始したタイミングから、レベル比較器１８４が論理値１を出力するまでの期間が変化する。このため、ランプ信号の傾きにより、ＡＤ変換部１８０におけるゲインを制御することができる。
　図３は、第１撮像領域１３１－１および第２撮像領域１３１－２の動作例を示すタイミングチャートである。本例では、第１撮像領域１３１－１および第２撮像領域１３１－２に対して、異なる傾きのランプ信号を用いる。
　図３において、ＡＤＣ１　ｉｎｐｕｔは、第１ＡＤ変換部１８０－１に入力される第１画素信号の波形を示し、Ｒａｍｐ１は、第１ランプ生成部１８２－１が生成する第１ランプ信号の波形を示し、ＡＤＣ１　ｏｕｔは、第１ＡＤ変換部１８０－１が出力するデジタル値の大きさを、時間軸における長さで示している。同様に、ＡＤＣ２　ｉｎｐｕｔは、第２ＡＤ変換部１８０－２に入力される第２画素信号の波形を示し、Ｒａｍｐ２は、第２ランプ生成部１８２－２が生成する第２ランプ信号の波形を示し、ＡＤＣ２　ｏｕｔは、第２ＡＤ変換部１８０－２が出力するデジタル値の大きさを、時間軸における長さで示している。
　本例では、比較のために第１画素信号および第２画素信号の波形を同一とする。また、本例の撮像素子１００は、いわゆる相関二重サンプリングＣＤＳを行う。リセットトランジスタ１５４にＨレベルのリセット信号が入力されると、それぞれの光電変換部１０４が蓄積した電荷がリセットされ、それぞれのＡＤ変換部１８０に入力される画素信号のレベルは所定の基準レベルとなる。
　画素信号のレベルが安定した状態で、それぞれのランプ生成部１８２はランプ信号を生成する。本例においてランプ信号の初期レベルは画素信号の基準レベルよりも大きく、時間と共に一定の割合でレベルが減少する。ＡＤ変換部１８０は、ランプ信号のレベル減少の開始タイミングから、ランプ信号のレベルが画素信号のレベルよりも小さくなるタイミングまでの期間を測定する。これにより、ＡＤ変換部１８０は、画素信号の基準レベルを示すデジタル値を出力する。
　次に、転送トランジスタ１５２に転送信号Ｔｘが入力されると、光電変換部１０４が蓄積した電荷量に応じた画素信号が、ＡＤ変換部１８０に入力される。画素信号のレベルが安定した状態で、ランプ生成部１８２はランプ信号を生成する。ＡＤ変換部１８０は、ランプ信号のレベル減少の開始タイミングから、ランプ信号のレベルが画素信号のレベルよりも小さくなるタイミングまでの期間を測定する。これにより、ＡＤ変換部１８０は、画素信号のレベルを示すデジタル値を出力する。当該レベルと、基準レベルとの差分により、光電変換部１０４の画素の輝度値を算出する。
　上述したように、本例においては、第１撮像領域１３１－１および第２撮像領域１３１－２に対して異なる傾きのランプ信号を用いる。このため、図３に示すように、画素信号の波形が同一であっても、出力されるデジタル画像信号の値は異なる。例えば、ランプ信号の波形の傾きが大きいほど、デジタル画像信号の値は小さくなる。このように、それぞれのランプ信号の傾きを独立に制御することで、それぞれのＡＤ変換部１８０における、入出力間のゲインを制御することができる。
　それぞれのランプ生成部１８２は、対応する光電変換部１０４における感度の差に応じて、異なる傾きのランプ信号を生成してよい。ここで感度とは、入射光の強度に対する、画素信号のレベルのゲインを指す。また、感度は、入射光の特定の波長成分の強度に対する、画素信号のレベルのゲインを指してもよい。
　図４は、複数の撮像領域１３１の例を示す図である。本例において第１撮像領域１３１－１は複数の第１光電変換部１０４－１を有し、第２撮像領域１３１－２は複数の第２光電変換部１０４－２を有する。なお、図４では２つの撮像領域１３１だけを図示しているが、撮像部１２０にはより多くの撮像領域１３１が含まれる。それぞれの光電変換部１０４は、いずれかの撮像領域１３１に含まれる。なお、それぞれの光電変換部１０４には、図２に示した各トランジスタが設けられる。
　第１光電変換部１０４－１は、入射光が通過した光学系の焦点位置を検出する焦点検出用の光電変換部である。ただし、第１光電変換部１０４－１が出力する信号は、焦点検出の他にも、画像を構成する画素信号としても用いられる。第２光電変換部１０４－２は、焦点検出用ではない光電変換部である。
　一般に、焦点検出用の第１光電変換部１０４－１における感度は、他の第２光電変換部１０４－２における感度とは異なる。例えば第１光電変換部１０４－１は、受光面の半分を遮光する遮光部１２２を有する。つまり、第１光電変換部１０４－１における感度は、他の第２光電変換部１０４－２の半分程度になる場合がある。第１ランプ生成部１８２－１は、当該感度の減少を補償するランプ信号を生成する。例えば第１ランプ生成部１８２－１は、第２ランプ信号に比べて傾きが半分のランプ信号を生成する。これにより、第１ＡＤ変換部１８０－１におけるゲインは第２ＡＤ変換部１８０－２におけるゲインの２倍になり、第１光電変換部１０４－１と第２光電変換部１０４－２における感度の差を補償することができる。
　図５は、複数の撮像領域１３１の他の例を示す図である。本例の撮像部１２０は、３つの撮像領域１３１を有する。図５においては、それぞれの撮像領域１３１に含まれる１または２個の光電変換部１０４を示しており、撮像領域１３１全体の構成は省略している。第１撮像領域１３１－１に含まれる第１光電変換部１０４－１は、入射光のうち、第１波長成分を第１画素信号に変換する。第２撮像領域１３１－２に含まれる第２光電変換部１０４－２は、入射光のうち、第１波長成分とは異なる第２波長成分を第２画素信号に変換する。第３撮像領域１３１－３に含まれる第３光電変換部１０４－３は、入射光のうち、第１波長成分および第２波長成分とは異なる第３波長成分を第３画素信号に変換する。本例において第１波長成分は緑色に対応する成分であり、第２波長成分は青色に対応する成分であり、第３波長成分は赤色に対応する成分である。それぞれの光電変換部１０４は、所定の波長成分を通過させるカラーフィルタを有してよい。
　それぞれの光電変換部１０４は、異なる特性のカラーフィルタ等を通過した入射光を画素信号に変換するので、カラーフィルタ等を通過する前の入射光に対する、画素信号の感度は必ずしも一致しない。それぞれのランプ生成部１８２は、対応する光電変換部１０４の感度に応じた傾きのランプ信号を生成する。これにより、それぞれの光電変換部１０４の感度の差異を補償することができる。
　なお、ランプ生成部１８２は、同一感度の複数の撮像領域１３１に対して共通に設けられてよい。例えば撮像素子１００は、緑色、青色、赤色の各色に対応する３つのランプ生成部１８２を備え、それぞれのランプ生成部１８２は、各色に対応する１以上の撮像領域１３１に対応する１以上のＡＤ変換部１８０にランプ信号を供給してよい。また、撮像素子１００は、図４に示した焦点検出用の撮像領域１３１に対応するランプ生成部１８２を更に備えてもよい。
　図６は、複数の撮像領域１３１の他の例を示す図である。本例におけるランプ生成部１８２は、対応する撮像領域１３１の位置に応じて、ランプ信号の傾きを制御する。例えば、ランプ生成部１８２は、撮像領域全体の中心からの距離に応じて、ランプ信号の傾きを制御してよい。このような制御により、光学系の特性により、撮像領域１３１の位置に応じて入射光量にばらつきが生じた場合であっても、当該ばらつきによる画素信号のレベル差を補償することができる。それぞれの撮像領域１３１に対してどのようなランプ信号の傾きを採用するかは、既知の基準光を入射したときに、それぞれの撮像領域１３１が出力する画素信号のレベルに基づいて決定してよい。
　図７は、撮像部１２０および複数のＡＤ変換部１８０の構成例を示す図である。なお図７においては、ランプ生成部１８２を省略しているが、ＡＤ変換部１８０およびランプ生成部１８２は一対一に設けられる。
　撮像部１２０は、行列状に配置された複数の光電変換部１０４を有する。本例の撮像部１２０は、列方向にＮ個、行方向にＭ個の光電変換部１０４を有する。また、本例においてＡＤ変換部１８０は、Ｐ×Ｍ個設けられる。なお、ＰはＮの約数であり、図７の例ではＰ＝４である。
　本例において、それぞれの撮像領域１３１はＮ／Ｐ個の光電変換部１０４を含む。ＡＤ変換部１８０および撮像領域１３１は一対一に対応する。つまり、それぞれのＡＤ変換部１８０は、Ｎ／Ｐ個の光電変換部１０４と対応して設けられ、対応する光電変換部１０４の画素信号を順次読み出す。本例においては、ＡＤ変換部１８０は、各列に４個設けられる。それぞれのＡＤ変換部１８０は、当該列において４個毎に配置された光電変換部１０４に接続される。
　例えば第１ＡＤ変換部１８０－１は、当該列における１、５、９、・・・、ｎ、ｎ＋４、・・・、Ｎ－３番目の光電変換部１０４に接続される。同様に、第２ＡＤ変換部１８０－２は、当該列における２、６、１０、・・・、ｎ＋１、ｎ＋５、・・・、Ｎ－２番目の光電変換部１０４に接続される。第３ＡＤ変換部１８０－３は、当該列における３、９、１１、・・・、ｎ＋２、ｎ＋７、・・・、Ｎ－１番目の光電変換部１０４に接続され、第４ＡＤ変換部１８０－４は、当該列における４、８、１２、・・・、ｎ＋３、ｎ＋７、・・・、Ｎ番目の光電変換部１０４に接続される。
　なお図７に示す例において、複数のＡＤ変換部１８０および複数のランプ生成部１８２は、撮像部１２０において複数の光電変換部１０４と同一面に設けられる。同一列に設けられたＰ個のＡＤ変換部１８０は、同一のタイミングで画素信号を読み出してよく、異なるタイミングで画素信号を読み出すこともできる。
　図８は、同一列に設けられた４個のＡＤ変換部１８０の動作例を示すタイミングチャートである。本例では、同一列における光電変換部１０４の画素信号を、４個ずつ同時に読み出す。図８においてＳｅｒｅｃｔｘは、ｘ番目のＡＤ変換部１８０に画素信号を入力する光電変換部１０４の番号を示している。
　それぞれの光電変換部１０４には、同一のリセット信号Ｒｅｓｅｔが入力される。リセット信号Ｒｅｓｅｔの周期は、一例として２～２０μｓである。そして、ｎ、ｎ＋１、ｎ＋２、ｎ＋３番目の光電変換部１０４に、同一タイミングの転送信号Ｔｘが入力される。また、画素信号を読み出すべき光電変換部１０４として、ｎ、ｎ＋１、ｎ＋２、ｎ＋３番目の光電変換部１０４が選択信号Ｓｅｒｅｃｔにより同時に選択される。それぞれのＡＤ変換部１８０は、選択された光電変換部１０４の画素信号を同時に読み出す。
　そして、次のリセット信号Ｒｅｓｅｔに応じて、同様の手順でｎ＋４、ｎ＋５、ｎ＋６、ｎ＋７番目の光電変換部１０４の画素信号が同時に読み出される。このような動作により、所定の周期（例えば、２～２０μｓ）毎に、Ｐ個（図８の例では４個）の光電変換部１０４の画素信号が同時に読み出される。このため、各列における光電変換部１０４の画素信号をローリング方式で読み出す場合に、読み出しタイミングの差は、リセット信号Ｒｅｓｅｔの周期となる。
　図９は、図８に示した動作例における、第１ＡＤ変換部１８０－１および第２ＡＤ変換部１８０－２の動作の詳細を示すタイミングチャートである。なお、本例においては、図３に示した例と同様に、第１ランプ信号Ｒａｍｐ１および第２ランプ信号Ｒａｍｐ２の傾きが異なる。図３において説明したように、第１ＡＤ変換部１８０－１および第２ＡＤ変換部１８０－２では、ランプ信号の傾きに応じてゲインが異なっている。なお、図８において説明したように、第１ＡＤ変換部１８０－１および第２ＡＤ変換部１８０－２の動作タイミングは同一である。
　図１０は、同一列に設けられた４個のＡＤ変換部１８０の他の動作例を示すタイミングチャートである。本例では、４個のＡＤ変換部１８０の読み出しタイミングが、ΔＴずつずれている。具体的には、それぞれのＡＤ変換部１８０の読み出しタイミングは、リセット信号の周期（例えば２～２０μｓ）をＰで除算した値ずつずれている。本例では、読み出しタイミングのずれΔＴは、ΔＴ＝２～２０μｓ／４＝０．５～５μｓである。
　本例では、それぞれの光電変換部１０４に入力されるリセット信号の位相が、ΔＴずつずれている。また、それぞれの光電変換部１０４に入力される転送信号Ｔｘおよび選択信号Ｓｅｌｅｃｔの位相も、ΔＴずつずれている。また、ＡＤ変換部１８０の読み出しタイミングも、ΔＴずつずれている。
　図１１は、図１０に示した動作例における、第１ＡＤ変換部１８０－１および第３ＡＤ変換部１８０－３の動作の詳細を示すタイミングチャートである。なお、本例においては、図３に示した例と同様に、第１ランプ信号Ｒａｍｐ１および第３ランプ信号Ｒａｍｐ３の傾きが異なる。
　また、ＡＤ変換部１８０の読み出しタイミングをΔＴずつずらすべく、それぞれのランプ生成部１８２がランプ信号を生成するタイミングも、ΔＴずつずれている。つまり、第１ランプ信号Ｒａｍｐ１と、第３ランプ信号Ｒａｍｐ３では、２×ΔＴだけタイミングがずれている。それぞれのランプ生成部１８２がランプ信号を生成するタイミングは、例えば対応するリセット信号Ｒｅｓｅｔを所定の遅延量で遅延させたタイミングである。
　図１０および図１１に示したように、ランプ信号のタイミングをずらすことで、ローリング方式で画素信号を読み出すときの読み出しタイミングの差を、図８および図９に示した例に比べて、１／Ｐ倍にすることができる。このため、歪の少ない画像を取得することができる。
　図１２は、ローリング読み出しにおける読み出しタイミング差のイメージを示す図である。図１２の上側が図８および図９に示した例における読み出しタイミング差を示しており、下側が図１０および図１１に示した例における読み出しタイミング差を示す。
　図１２において、行方向の左端が、各行における光電変換部１０４の読み出しタイミングを示している。つまり、行方向における段差がタイミング差を示す。上述したように、ランプ生成部１８２におけるランプ信号のタイミングをずらすことで、読み出しタイミング差を１／Ｐ倍にできる。
　図１３Ａは、複数のランプ生成部１８２の構成例を示す図である。本例においては、撮像素子１００は、シードランプ生成部１９０と、複数のランプ生成部１８２ａを有する。シードランプ生成部１９０は、予め定められた傾きのシードランプ信号を生成する。本例において、それぞれのランプ生成部１８２ａは、シードランプ信号を分岐して受け取り、シードランプ信号を増幅して出力する増幅器を有する。それぞれのランプ生成部１８２ａにおける増幅率は独立して制御可能である。これにより、それぞれのランプ生成部１８２ａは、増幅率に応じた傾きのランプ信号を生成することができる。
　また、それぞれのランプ生成部１８２ａは、シードランプ信号を遅延させる可変遅延素子を更に有してもよい。これにより、それぞれのランプ生成部１８２ａは、ランプ信号のタイミングを独立して制御することができる。
　図１３Ｂは、複数のランプ生成部１８２の他の構成例を示す図である。本例においては、撮像素子１００は、クロック生成部１９２と、複数のランプ生成部１８２ｂと、ランプ制御部１８８とを有する。クロック生成部１９２は、予め定められた周波数のクロック信号を生成する。本例において、それぞれのランプ生成部１８２ｂは、ランプ制御部１８８から与えられるデジタル信号を、クロック信号の周波数で出力するＤＡ変換器を有する。ランプ制御部１８８は、ランプ生成部１８２ｂに対して、所定の傾きで値が変化するデジタル値を順次入力して、ランプ信号を出力させる。
　ランプ制御部１８８は、デジタル値の傾きを、ランプ生成部１８２ｂ毎に独立に制御することで、異なる傾きのランプ信号を出力させることができる。また、ランプ制御部１８８は、デジタル値を入力するタイミングを、ランプ生成部１８２ｂ毎に独立に制御することで、異なる開始タイミングのランプ信号を出力させることができる。
　図１４は、本実施形態に係る撮像素子１００の断面図である。本例では、いわゆる裏面照射型の撮像素子１００を示すが、撮像素子１００は裏面照射型に限定されず、表面照射型であってもよい。撮像素子１００は、撮像チップ１１３に積層された積層チップを備える構造であればよい。
　本例の撮像素子１００は、入射光に対応した画素信号を出力する撮像チップと１１３と、画素信号を処理する信号処理チップ１１１と、デジタル画像信号を記憶するメモリチップ１１２とを備える。これら撮像チップ１１３、信号処理チップ１１１およびメモリチップ１１２は積層されており、Ｃｕ等の導電性を有する複数のバンプ１０９により互いに電気的に接続される。本例では、信号処理チップ１１１およびメモリチップ１１２が、上述した積層チップに相当する。
　なお、図示するように、入射光は主に白抜き矢印で示すＺ軸プラス方向へ向かって入射する。本実施形態においては、撮像チップ１１３において、入射光が入射する側の面を裏面と称する。また、座標軸に示すように、Ｚ軸に直交する紙面右方向をＸ軸プラス方向、Ｚ軸およびＸ軸に直交する紙面手前方向をＹ軸プラス方向とする。
　撮像チップ１１３の一例は、裏面照射型のＭＯＳイメージセンサである。撮像チップ１１３は、図１から図１３Ｂに示した撮像部１２０に対応する。ＰＤ層１０６は、配線層１０８の裏面側に配されている。ＰＤ層１０６は、光に応じた電荷を生成する複数の光電変換部１０４を有する。撮像チップ１１３は、当該電荷に応じた画素信号を出力する。本例のＰＤ層１０６は、二次元的に配された複数の光電変換部１０４、および、光電変換部１０４に対応して設けられたトランジスタ１０５を有する。トランジスタ１０５は、図２等における各トランジスタに対応する。
　ＰＤ層１０６における入射光の入射側にはパッシベーション膜１０３を介してカラーフィルタ１０２が設けられる。カラーフィルタ１０２は、互いに異なる波長領域を透過する複数の種類を有しており、光電変換部１０４のそれぞれに対応して特定の配列を有している。カラーフィルタ１０２、光電変換部１０４およびトランジスタ１０５の組が一つの画素を形成する。
　カラーフィルタ１０２における入射光の入射側には、それぞれの画素に対応して、マイクロレンズ１０１が設けられる。マイクロレンズ１０１は、対応する光電変換部１０４へ向けて入射光を集光する。
　配線層１０８は、ＰＤ層１０６からの画素信号を信号処理チップ１１１に伝送する配線１０７を有する。配線１０７は多層であってもよく、また、受動素子および能動素子が設けられてもよい。
　配線層１０８の表面には複数のバンプ１０９が配される。当該複数のバンプ１０９が信号処理チップ１１１の対向する面に設けられた複数のバンプ１０９と位置合わせされて、撮像チップ１１３と信号処理チップ１１１とが加圧等されることにより、位置合わせされたバンプ１０９同士が接合されて、電気的に接続される。
　同様に、信号処理チップ１１１およびメモリチップ１１２の互いに対向する面には、複数のバンプ１０９が配される。これらのバンプ１０９が互いに位置合わせされて、信号処理チップ１１１とメモリチップ１１２とが加圧等されることにより、位置合わせされたバンプ１０９同士が接合されて、電気的に接続される。
　なお、バンプ１０９間の接合には、固相拡散によるＣｕバンプ接合に限らず、はんだ溶融によるマイクロバンプ結合を採用してもよい。また、バンプ１０９は、例えば後述する一つの出力配線に対して一つ設けてよく、複数設けてもよい。バンプ１０９の大きさは、光電変換部１０４のピッチよりも大きくてもよい。また、画素が配列された画素領域以外の周辺領域において、画素領域に対応するバンプ１０９よりも大きなバンプを併せて設けてもよい。
　信号処理チップ１１１は、撮像チップ１１３が出力するアナログの画素信号を受け取る。信号処理チップ１１１は、受け取った画素信号に対して所定の信号処理を行い、メモリチップ１１２に出力する。メモリチップ１１２は、信号処理チップ１１１から受け取る信号を保存する。
　本例の信号処理チップ１１１には、複数のＡＤ変換部１８０および複数のランプ生成部１８２が設けられる。信号処理チップ１１１は、当該デジタル画像信号に対して、補正等の所定の演算を行ってよい。
　複数のＡＤ変換部１８０の少なくとも一部は、複数の画素が設けられた面と平行なＡＤＣ配置面において、二次元に配置される。例えば、撮像チップ１１３において複数の画素が行方向および列方向に沿って二次元に配置されており、信号処理チップ１１１において複数のＡＤ変換部１８０が行方向および列方向に沿って二次元に配置される。複数のＡＤ変換部１８０は、信号処理チップ１１１において等間隔に配置されることが好ましい。また、複数のＡＤ変換部１８０は、信号処理チップ１１１のＡＤＣ配置面において、不均一に配置されてもよい。例えば複数のＡＤ変換部１８０は、信号処理チップ１１１のＡＤＣ配置面の中央よりも、端部のほうが密度が高くなるように配置されてもよい。
　また、複数のＡＤ変換部１８０は、信号処理チップ１１１において、Ｚ軸方向における位置が異なる複数のＡＤＣ配置面に配置されてもよい。つまり、信号処理チップ１１１は多層チップであり、複数のＡＤ変換部１８０は、異なる層に設けられてよい。この場合においても、複数のＡＤ変換部１８０が配置された位置を、単一のＡＤＣ配置面に投影した場合に、それぞれのＡＤ変換部１８０が等間隔に配置されることが好ましい。
　また、信号処理チップ１１１は、表裏面にそれぞれ設けられた回路を互いに接続するＴＳＶ（シリコン貫通電極）１１０を有する。ＴＳＶ１１０は、周辺領域に設けられることが好ましい。また、ＴＳＶ１１０は、撮像チップ１１３の周辺領域、メモリチップ１１２にも設けられてよい。
　図１５は、実施例に係る撮像装置５００の構成例を示すブロック図である。撮像装置５００は、撮影光学系としての撮影レンズ５２０を備え、撮影レンズ５２０は、光軸ＯＡに沿って入射する被写体光束を撮像素子１００へ導く。撮影レンズ５２０は、撮像装置５００に対して着脱できる交換式レンズであっても構わない。撮像装置５００は、撮像素子１００、システム制御部５０１、駆動部５０２、測光部５０３、ワークメモリ５０４、記録部５０５、および表示部５０６を主に備える。
　撮影レンズ５２０は、複数の光学レンズ群から構成され、シーンからの被写体光束をその焦点面近傍に結像させる。なお、図１５では瞳近傍に配置された仮想的な１枚のレンズで代表して表している。駆動部５０２は、システム制御部５０１からの指示に従って撮像部１２０のタイミング制御、領域制御等の電荷蓄積制御を実行する制御回路である。本例において駆動部５０２およびシステム制御部５０１は、図１から図１３Ｂに関連して説明したＡＤ変換部１８０の機能を担ってよい。図１４に示したように、駆動部５０２およびシステム制御部５０１を形成する制御回路の一部は、チップ化されて、撮像チップ１１３に積層されてもよい。
　撮像素子１００は、画素信号をシステム制御部５０１の画像処理部５１１へ引き渡す。撮像素子１００は、図１から図１３Ｂにおいて説明した撮像素子１００と同一である。画像処理部５１１は、ワークメモリ５０４をワークスペースとして種々の画像処理を施し、画像データを生成する。例えば、ＪＰＥＧファイル形式の画像データを生成する場合は、ホワイトバランス処理、ガンマ処理等を施した後に圧縮処理を実行する。生成された画像データは、記録部５０５に記録されるとともに、表示信号に変換されて予め設定された時間の間、表示部５０６に表示される。
　測光部５０３は、画像データを生成する一連の撮影シーケンスに先立ち、シーンの輝度分布を検出する。測光部５０３は、例えば１００万画素程度のＡＥセンサを含む。システム制御部５０１の演算部５１２は、測光部５０３の出力を受けてシーンの領域ごとの輝度を算出する。演算部５１２は、算出した輝度分布に従ってシャッタ速度、絞り値、ＩＳＯ感度を決定する。なお、上記ＡＥセンサに用いられる画素を撮像部１２０内に設けてもよく、この場合には当該撮像部１２０とは別個の測光部５０３を設けなくてもよい。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１００　撮像素子、１０１　マイクロレンズ、１０２　カラーフィルタ、１０３　パッシベーション膜、１０４　光電変換部、１０５　トランジスタ、１０６　ＰＤ層、１０７　配線、１０８　配線層、１０９　バンプ、１１０　ＴＳＶ、１１１　信号処理チップ、１１２　メモリチップ、１１３　撮像チップ、１２０　撮像部、１２２　遮光部、１３１　撮像領域、１５２　転送トランジスタ、１５４　リセットトランジスタ、１５６　増幅トランジスタ、１５８　選択トランジスタ、１８０　ＡＤ変換部、１８２　ランプ生成部、１８４　レベル比較器、１８６　期間測定部、１８８　ランプ制御部、１９０　シードランプ生成部、５００　撮像装置、５２０　撮影レンズ、５０１　システム制御部、５０２　駆動部、５０３　測光部、５０４　ワークメモリ、５０５　記録部、５０６　表示部、５１１　画像処理部、５１２　演算部

Claims (16)

  1. 　複数の受光部のうちの第１方向に配置された複数の受光部で受光した信号をそれぞれ読み出す複数の信号線と、
    　前記複数の信号線のうちの１つの信号線と他の信号線とに時間差をつけて前記信号を読み出す制御部と
    　を備える撮像素子。
  2. 　前記制御部は、前記複数の信号線毎に時間差をつけて前記信号を読み出す
    　請求項１に記載の撮像素子。
  3. 　前記制御部は、時間差をつけて前記信号を読み出すことで前記複数の受光部のうちの第１の受光部が受光中に前記複数の受光部のうちの第２の受光部で受光した信号を読み出す請求項１または２に記載の撮像素子。
  4. 　前記複数の信号線毎に前記受光部から読み出された信号をデジタル信号に変換する複数の信号変換部を備え、
    　前記制御部は、前記複数の信号線毎に前記信号変換部の変換のタイミングを制御する請求項１から３のいずれか１項に記載の撮像素子。
  5. 　前記信号変換部は、前記受光部から読み出された信号とランプ信号との比較結果に基づいて前記画素信号をデジタル画像信号に変換し、
    　前記複数の信号変換部に各々入力する発生のタイミングが異なる複数のランプ信号を生成するランプ生成部を備える請求項４に記載の撮像素子。
  6. 　第１撮像領域および第２撮像領域を有し、前記第１撮像領域に入射した光に応じて生成された第１画素信号と、前記第２撮像領域に入射した光に応じて生成された第２画素信号とを出力する撮像部と、
    　第１ランプ信号を生成する第１ランプ生成部と、
    　第２ランプ信号を生成する第２ランプ生成部と、
    　前記第１画素信号と前記第１ランプ信号との比較結果に基づいて、前記第１画素信号を第１デジタル画像信号に変換する第１信号変換部と、
    　前記第２画素信号と前記第２ランプ信号との比較結果に基づいて、前記第２画素信号を第２デジタル画像信号に変換する第２信号変換部と
    　を備える撮像素子。
  7. 　前記撮像部が設けられる撮像チップと、
    　前記撮像チップと積層され、前記第１ランプ生成部および前記第２ランプ生成部が設けられる信号処理チップと
    　を更に備える請求項６に記載の撮像素子。
  8. 　前記第１信号変換部および前記第２信号変換部は、前記信号処理チップに設けられる
    　請求項７に記載の撮像素子。
  9. 　前記第１ランプ生成部および前記第２ランプ生成部は、前記第１ランプ信号および前記第２ランプ信号の傾きをそれぞれ独立に制御する
    　請求項６から８のいずれか一項に記載の撮像素子。
  10. 　前記第１撮像領域は、入射光を前記第１画素信号に変換する第１光電変換部を有し、
    　前記第２撮像領域は、前記第１光電変換部とは異なる感度で入射光を前記第２画素信号に変換する第２光電変換部を有し、
    　前記第１ランプ生成部および前記第２ランプ生成部は、異なる傾きの前記第１ランプ信号および前記第２ランプ信号を生成する
    　請求項９に記載の撮像素子。
  11. 　前記第１光電変換部は、前記入射光が通過した光学系の焦点位置を検出する焦点検出用の光電変換部であり、
    　前記第２光電変換部は、前記焦点検出用ではない光電変換部である
    　請求項１０に記載の撮像素子。
  12. 　前記第１光電変換部は、入射光のうち第１波長成分を前記第１画素信号に変換し、
    　前記第２光電変換部は、入射光のうち前記第１波長成分とは異なる第２波長成分を前記第２画素信号に変換する
    　請求項１０に記載の撮像素子。
  13. 　前記第１撮像領域は、複数の前記第１光電変換部を有し、
    　前記第２撮像領域は、複数の前記第２光電変換部を有する
    　請求項１０から１２のいずれか一項に記載の撮像素子。
  14. 　前記第１ランプ生成部および前記第２ランプ生成部は、前記第１ランプ信号および前記第２ランプ信号の発生タイミングをそれぞれ独立に制御する
    　請求項６から１３のいずれか一項に記載の撮像素子。
  15. 　前記撮像部は、行方向および列方向のそれぞれにおいて複数配列された複数の光電変換部を有し、
    　前記撮像素子は、光電変換部の各列に対して、複数のランプ生成部および複数の信号変換部を備える
    　請求項６から１４のいずれか一項に記載の撮像素子。
  16. 　請求項１から１５のいずれか一項に記載の撮像素子を備える撮像装置。
PCT/JP2014/081791 2013-12-06 2014-12-01 撮像素子および撮像装置 WO2015083674A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201480073715.8A CN106416229B (zh) 2013-12-06 2014-12-01 拍摄元件以及拍摄装置
CN201910767768.4A CN110365921B (zh) 2013-12-06 2014-12-01 电子设备
EP14868028.3A EP3079356A4 (en) 2013-12-06 2014-12-01 Imaging element and imaging device
US15/261,049 US10205901B2 (en) 2013-12-06 2016-09-09 Electronic device with image sensor and control unit
US16/185,638 US10798325B2 (en) 2013-12-06 2018-11-09 Electronic device with image sensor that includes photoelectric converting sections that start to store eletrical charge at different timings
US17/010,099 US20200404200A1 (en) 2013-12-06 2020-09-02 Image sensor and imaging apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013252940A JP6413235B2 (ja) 2013-12-06 2013-12-06 撮像素子および撮像装置
JP2013-252940 2013-12-06

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15102238 A-371-Of-International 2016-09-09
US15/261,049 Continuation US10205901B2 (en) 2013-12-06 2016-09-09 Electronic device with image sensor and control unit

Publications (1)

Publication Number Publication Date
WO2015083674A1 true WO2015083674A1 (ja) 2015-06-11

Family

ID=53273436

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/081791 WO2015083674A1 (ja) 2013-12-06 2014-12-01 撮像素子および撮像装置

Country Status (5)

Country Link
US (3) US10205901B2 (ja)
EP (1) EP3079356A4 (ja)
JP (1) JP6413235B2 (ja)
CN (2) CN110365921B (ja)
WO (1) WO2015083674A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017149937A1 (ja) * 2016-03-02 2017-09-08 ソニー株式会社 撮像制御装置、撮像装置、および撮像制御方法
CN109479108A (zh) * 2016-07-13 2019-03-15 罗伯特·博世有限公司 光传感器模块、用于运行光传感器模块的方法和用于制造光传感器模块的方法
WO2021131021A1 (ja) 2019-12-27 2021-07-01 中外製薬株式会社 抗ｃｔｌａ－４抗体およびその使用
CN113348662A (zh) * 2019-03-07 2021-09-03 索尼半导体解决方案公司 摄像装置
JP2021168499A (ja) * 2015-09-30 2021-10-21 株式会社ニコン 撮像素子及び撮像装置
WO2022270611A1 (ja) 2021-06-25 2022-12-29 中外製薬株式会社 抗ｃｔｌａ－４抗体
WO2022270612A1 (ja) 2021-06-25 2022-12-29 中外製薬株式会社 抗ｃｔｌａ－４抗体の使用

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6760374B2 (ja) * 2016-06-30 2020-09-23 株式会社ニコン 撮像装置
JP6808564B2 (ja) * 2017-04-07 2021-01-06 キヤノン株式会社 信号処理装置及び方法、撮像素子、及び撮像装置
JP6836486B2 (ja) * 2017-09-20 2021-03-03 浜松ホトニクス株式会社 位置検出センサ
JP7286431B2 (ja) * 2019-06-20 2023-06-05 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
WO2021012071A1 (zh) * 2019-07-19 2021-01-28 深圳市汇顶科技股份有限公司 图像传感器以及相关芯片及电子装置
WO2023149417A1 (ja) * 2022-02-07 2023-08-10 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303752A (ja) 2005-04-19 2006-11-02 Sony Corp 撮像装置
JP2011097581A (ja) * 2009-10-01 2011-05-12 Sony Corp 撮像素子およびカメラシステム
WO2013080412A1 (ja) * 2011-11-30 2013-06-06 パナソニック株式会社 固体撮像装置およびカメラ
JP2013211832A (ja) * 2012-03-01 2013-10-10 Canon Inc 撮像装置、撮像システム、撮像装置の駆動方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382407B2 (en) * 2002-08-29 2008-06-03 Micron Technology, Inc. High intrascene dynamic range NTSC and PAL imager
JP4311181B2 (ja) * 2003-12-05 2009-08-12 ソニー株式会社 半導体装置の制御方法および信号処理方法並びに半導体装置および電子機器
JP4449565B2 (ja) 2004-05-12 2010-04-14 ソニー株式会社 物理量分布検知の半導体装置
JP4654857B2 (ja) * 2005-09-26 2011-03-23 ソニー株式会社 Ｄａ変換装置、ａｄ変換装置、半導体装置
JP4744343B2 (ja) * 2006-04-10 2011-08-10 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP4961982B2 (ja) * 2006-12-07 2012-06-27 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2008164367A (ja) * 2006-12-27 2008-07-17 Matsushita Electric Ind Co Ltd 固体撮像装置、カメラ、車両及び監視装置
US7989745B2 (en) * 2007-10-01 2011-08-02 Nikon Corporation Solid-state imaging device with focus detection and electronic camera with focus adjustment
US7755689B2 (en) * 2007-10-05 2010-07-13 Teledyne Licensing, Llc Imaging system with low noise pixel array column buffer
JP4774064B2 (ja) * 2008-02-07 2011-09-14 シャープ株式会社 Ａ／ｄ変換回路及び固体撮像装置
JP5262823B2 (ja) * 2009-02-23 2013-08-14 ソニー株式会社 固体撮像装置および電子機器
JP5521721B2 (ja) * 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム
US8606051B2 (en) * 2010-08-16 2013-12-10 SK Hynix Inc. Frame-wise calibration of column-parallel ADCs for image sensor array applications
CA2835848A1 (en) * 2011-05-12 2012-11-15 Olive Medical Corporation Image sensor with tolerance optimizing interconnects
JP5808162B2 (ja) * 2011-06-23 2015-11-10 キヤノン株式会社 撮像素子、撮像装置及び撮像素子の駆動方法
JP5868049B2 (ja) * 2011-07-19 2016-02-24 キヤノン株式会社 撮像装置
JP2013055500A (ja) * 2011-09-02 2013-03-21 Sony Corp 固体撮像素子およびカメラシステム
JP5871531B2 (ja) * 2011-09-08 2016-03-01 キヤノン株式会社 撮像装置、撮像システム
TWI530183B (zh) * 2011-12-08 2016-04-11 Sony Corp An imaging element, a control method, and an imaging device
JP2015039086A (ja) * 2011-12-16 2015-02-26 パナソニック株式会社 固体撮像装置、撮像装置
JP5893572B2 (ja) * 2012-03-01 2016-03-23 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
JP5847737B2 (ja) * 2012-03-30 2016-01-27 キヤノン株式会社 光電変換装置および撮像システム
FR2989219B1 (fr) * 2012-04-04 2015-05-29 Commissariat Energie Atomique Circuit de traitement de pixels
JP2014165396A (ja) * 2013-02-26 2014-09-08 Sony Corp 固体撮像装置および電子機器
US20140326856A1 (en) * 2013-05-06 2014-11-06 Omnivision Technologies, Inc. Integrated circuit stack with low profile contacts
US9531967B2 (en) * 2013-12-31 2016-12-27 Faro Technologies, Inc. Dynamic range of a line scanner having a photosensitive array that provides variable exposure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303752A (ja) 2005-04-19 2006-11-02 Sony Corp 撮像装置
JP2011097581A (ja) * 2009-10-01 2011-05-12 Sony Corp 撮像素子およびカメラシステム
WO2013080412A1 (ja) * 2011-11-30 2013-06-06 パナソニック株式会社 固体撮像装置およびカメラ
JP2013211832A (ja) * 2012-03-01 2013-10-10 Canon Inc 撮像装置、撮像システム、撮像装置の駆動方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3079356A4

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021168499A (ja) * 2015-09-30 2021-10-21 株式会社ニコン 撮像素子及び撮像装置
US11664404B2 (en) 2015-09-30 2023-05-30 Nikon Corporation Image sensor and electronic camera
WO2017149937A1 (ja) * 2016-03-02 2017-09-08 ソニー株式会社 撮像制御装置、撮像装置、および撮像制御方法
JPWO2017149937A1 (ja) * 2016-03-02 2018-12-27 ソニー株式会社 撮像制御装置、撮像装置、および撮像制御方法
US10819895B2 (en) 2016-03-02 2020-10-27 Sony Corporation Imaging control unit, imaging apparatus, and imaging control method
CN109479108A (zh) * 2016-07-13 2019-03-15 罗伯特·博世有限公司 光传感器模块、用于运行光传感器模块的方法和用于制造光传感器模块的方法
CN113348662A (zh) * 2019-03-07 2021-09-03 索尼半导体解决方案公司 摄像装置
WO2021131021A1 (ja) 2019-12-27 2021-07-01 中外製薬株式会社 抗ｃｔｌａ－４抗体およびその使用
WO2022270611A1 (ja) 2021-06-25 2022-12-29 中外製薬株式会社 抗ｃｔｌａ－４抗体
WO2022270612A1 (ja) 2021-06-25 2022-12-29 中外製薬株式会社 抗ｃｔｌａ－４抗体の使用

Also Published As

Publication number Publication date
CN110365921A (zh) 2019-10-22
EP3079356A4 (en) 2017-08-16
US10205901B2 (en) 2019-02-12
US20190104266A1 (en) 2019-04-04
US20160381313A1 (en) 2016-12-29
US10798325B2 (en) 2020-10-06
JP2015111762A (ja) 2015-06-18
JP6413235B2 (ja) 2018-10-31
CN106416229A (zh) 2017-02-15
EP3079356A1 (en) 2016-10-12
CN106416229B (zh) 2019-09-10
CN110365921B (zh) 2023-12-12
US20200404200A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
JP6413235B2 (ja) 撮像素子および撮像装置
JP6593470B2 (ja) 撮像素子、撮像装置、および電子機器
US11418747B2 (en) Imaging sensor and imaging device with column ADC
JP2020123985A (ja) 撮像素子および撮像装置
JP2020061758A (ja) 撮像素子及び撮像装置
JP7094852B2 (ja) 撮像素子および撮像装置
JP7156353B2 (ja) 撮像素子および撮像装置
JP2015073180A (ja) 撮像装置
JP6320132B2 (ja) 撮像システム
JP2015192341A (ja) 撮像システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14868028

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2014868028

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2014868028

Country of ref document: EP