WO2015065150A1 - 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법 - Google Patents

합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법 Download PDF

Info

Publication number
WO2015065150A1
WO2015065150A1 PCT/KR2014/010493 KR2014010493W WO2015065150A1 WO 2015065150 A1 WO2015065150 A1 WO 2015065150A1 KR 2014010493 W KR2014010493 W KR 2014010493W WO 2015065150 A1 WO2015065150 A1 WO 2015065150A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
acid
plating
alloy plating
plating solution
Prior art date
Application number
PCT/KR2014/010493
Other languages
English (en)
French (fr)
Inventor
정재필
이준형
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Publication of WO2015065150A1 publication Critical patent/WO2015065150A1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/22—Electroplating: Baths therefor from solutions of zinc
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means

Definitions

  • the present invention relates to a method for manufacturing a multilayer plating thin film using an alloy plating liquid and a pulse current, and more particularly, to an alloy plating solution capable of adjusting the number of plating layers and thicknesses between layers and a method for manufacturing a multilayer plating thin film using a pulse current.
  • the alternately appearing plating layer refers to a structure in which plates formed in the form of a wide surface are stacked in a regular order to form a layer. Forming a layer between dissimilar materials results in properties that differ from those of alloys. Such a plated layer is in an unstable state due to its large surface area and high surface energy contacting dissimilar materials. This makes it easier to melt at temperatures below the melting point, to form alloys and to reduce process temperatures in high temperature processes. In addition, since the directionality of thermal and electrical conduction proceeds in a plane other than the z-axis (vertical direction), its characteristics can be usefully used. Through this, it is expected to be widely applied to various fields such as structural materials and electronic materials.
  • FIG. 1 is a view illustrating a method of manufacturing a multilayer metal thin film in Patent Registration No. 0560296 (hereinafter, referred to as 'Prior Art 1').
  • the method of manufacturing the multilayer metal thin film of the prior art 1 is a method of manufacturing a metal thin film, wherein the titanium films 22 and 25 oriented in the ⁇ 002> direction by using ionized physical vapor deposition are 50 ⁇ .
  • the method of manufacturing a multilayer metal thin film according to the prior art 1 is deposited using any one of physical vapor deposition (PVD), metal organic chemical vapor deposition (MOCVD), or IPVD, so that the cost is increased and expensive equipment is deposited.
  • PVD physical vapor deposition
  • MOCVD metal organic chemical vapor deposition
  • IPVD IPVD
  • a method of plating a metal layer on a substrate of Patent Registration No. 0932694 includes a pretreatment step of performing plasma cleaning or ion beam cleaning on a surface of a product; Forming a first thin film layer by performing one of evaporation deposition, sputtering, and reactive sputtering on the surface of the pretreated product; Forming a second thin film layer by performing one of sputtering, reactive sputtering, plasma penetration and diffusion, ion beam penetration and diffusion on the surface of the first thin film layer; It includes; the repeating step of performing the first thin film layer forming step and the second thin film layer forming step repeatedly.
  • the method of plating the metal layer on the substrate according to the prior art 2 also has a disadvantage in that it must be implemented through a deposition machine which is expensive and expensive because the multilayer thin film is formed through deposition.
  • one layer and one layer need to be stacked while replacing raw materials, which requires a lot of time when forming a multilayer, and also requires an apparatus for replacing raw materials during the process.
  • An object of the present invention is to solve the problems of the prior art as described above, by applying a potential (voltage) through a power source capable of giving a potential in a state in which the base material is immersed in a plating bath containing two or more metal salts.
  • the present invention provides a method for manufacturing a multilayer plating thin film using an alloy plating solution and a pulse current, which enables the multilayer plating film to be easily formed within a short time through equipment.
  • another object of the present invention is to control the plating thickness of each layer by adjusting the time and current density of each potential, multi-layer plating using an alloy plating solution and a pulsed current to easily control the number of multilayers by the number of potential cycles It is to provide a thin film manufacturing method.
  • the present invention comprises the steps of preparing an aqueous alloy plating solution containing an electrode and two or more metal salts; Immersing the electrode in the aqueous alloy plating solution to form an electrolytic plating circuit; Applying a reduction potential or current to the electrode; Inputting a voltage or a corresponding current and time value between + 2V and -4.5V based on a 25 ° C.
  • a method of manufacturing a multilayer plating thin film using an alloy plating solution and a pulse current comprising the step of plating a metal layer on the base material in multiple layers by a difference in the standard reduction potential of the aqueous alloy plating solution.
  • the aqueous alloy plating solution according to the present invention may include a first metal salt, a second metal salt, an acid, a base, and an additive in a water-based plating solution.
  • first and second metal salts in the present invention are Sn, Cu, Zn, Ni, Ti, V, Cr, Mn, Fe, Co, Ga, Ge, As, Se, Zr, Nb, Mo, Tc, Ru , Rh, Pd, Ag, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po metal salts.
  • the first and second metal salts may be used by selecting two or more metal salts of elements in which the difference in the standard reduction potential appears.
  • the acid is selected from sulfuric acid, hydrochloric acid, methanesulfonite acid (MSA), nitric acid, boric acid, acetic acid, organic sulfuric acid, citric acid, formic acid, ascorbic acid, hydrofluoric acid, phosphoric acid, lactic acid, amino acid, hypochlorous acid. Can be used.
  • the additive in the present invention can be selected and used among polyoxyethylene lauryl ether (POELE), plating flattening agent (smoothing agent), accelerators, inhibitors, defoamers, polishes, antioxidants.
  • POELE polyoxyethylene lauryl ether
  • plating flattening agent smoothing agent
  • accelerators accelerators
  • inhibitors inhibitors
  • defoamers polishes
  • antioxidants antioxidants
  • the multilayer plating thin film of the present invention may be implemented in a thickness of the metal layer 0.1nm ⁇ 1mm range.
  • a multi-layer by applying a potential (voltage) through a power source in a state in which a base material is immersed in a plating bath containing two or more metal salts, a multi-layer can be easily formed in a short time through low-cost equipment, and the time of each potential cycle And it is possible to adjust the plating thickness of each layer by adjusting the current density, there is an effect that can easily adjust the number of multilayers by the number of dislocation cycles.
  • FIG. 1 is a view showing a method for manufacturing a multilayer metal thin film according to the prior art 1.
  • FIG. 2 is a block diagram illustrating a method of manufacturing a multilayer plating thin film using an alloy plating solution and a pulse current of the present invention.
  • Figure 3 is a schematic diagram of a multi-layer plating thin film manufacturing apparatus for implementing a multi-layer plating thin film manufacturing method using the alloy plating solution and the pulse current of the present invention.
  • FIG. 4 is a cross-sectional view showing a multilayer plating thin film manufactured by the method for manufacturing a multilayer plating thin film using the alloy plating solution and the pulse current of the present invention.
  • FIG. 5 is a block diagram illustrating a reduction potential measurement method for implementing a method of manufacturing a multilayer plating thin film using an alloy plating solution and a pulse current of the present invention.
  • FIG. 6 is a scanning electron microscope (SEM) image of a Sn-Cu multilayer plating film implemented by a method of manufacturing a multilayer plating thin film using an alloy plating solution and a pulse current of the present invention.
  • SEM scanning electron microscope
  • SEM 7 is an image confirmed by scanning electron microscope (SEM) after increasing the plating time of the Sn-Cu multi-layer plating film implemented by the method for producing a multilayer plating thin film using the alloy plating solution and the pulse current of the present invention.
  • SEM 8 is a scanning electron microscope (SEM) of a Zn-Ni multilayer plating film implemented by the method for manufacturing a multilayer plating thin film using the alloy plating solution and the pulse current of the present invention.
  • Figure 9 is a graph showing the conditions under which the oxidation reduction of the metal to explain the method for producing a multilayer plating thin film using the alloy plating solution and the pulse current of the present invention.
  • the present invention comprises the steps of preparing an aqueous alloy plating solution containing an electrode and two or more metal salts; Immersing the electrode in the aqueous alloy plating solution to form an electrolytic plating circuit; Applying a reduction potential or current to the electrode; Inputting a voltage or a corresponding current and time value between + 2V and -4.5V based on a 25 ° C.
  • a method of manufacturing a multilayer plating thin film using an alloy plating solution and a pulse current comprising the step of plating a metal layer on the base material in multiple layers by a difference in the standard reduction potential of the aqueous alloy plating solution.
  • the aqueous alloy plating solution according to the present invention may include a first metal salt, a second metal salt, an acid, a base, and an additive in a water-based plating solution.
  • first and second metal salts in the present invention are Sn, Cu, Zn, Ni, Ti, V, Cr, Mn, Fe, Co, Ga, Ge, As, Se, Zr, Nb, Mo, Tc, Ru , Rh, Pd, Ag, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po metal salts.
  • the first and second metal salts may be used by selecting two or more metal salts of elements in which the difference in the standard reduction potential appears.
  • the acid is selected from sulfuric acid, hydrochloric acid, methanesulfonite acid (MSA), nitric acid, boric acid, acetic acid, organic sulfuric acid, citric acid, formic acid, ascorbic acid, hydrofluoric acid, phosphoric acid, lactic acid, amino acid, hypochlorous acid. Can be used.
  • the additive in the present invention can be selected and used among polyoxyethylene lauryl ether (POELE), plating flattening agent (smoothing agent), accelerators, inhibitors, defoamers, polishes, antioxidants.
  • POELE polyoxyethylene lauryl ether
  • plating flattening agent smoothing agent
  • accelerators accelerators
  • inhibitors inhibitors
  • defoamers polishes
  • antioxidants antioxidants
  • the multilayer plating thin film of the present invention may be implemented in a thickness of the metal layer 0.1nm ⁇ 1mm range.
  • ... unit means a unit for processing at least one function or operation, which may be implemented in hardware or software or a combination of hardware and software.
  • FIG. 2 is a block diagram of a method of manufacturing a multilayer plating thin film using the alloy plating solution and a pulse current of the present invention
  • FIG. 3 is a multilayer plating thin film for implementing the method of manufacturing a multilayer plating thin film using the alloy plating solution and a pulse current of the present invention.
  • the manufacturing apparatus is shown in schematic diagram, and in FIG. 4, the multilayer plating thin film manufactured by the method of manufacturing the multilayer plating thin film using the alloy plating liquid and the pulse current of the present invention is shown in cross section, and in FIG.
  • a reduction potential measurement method for implementing a multi-layer plating thin film manufacturing method using a pulse current is shown in a block diagram.
  • the electrodes 12, 13, and 14 are immersed in an aqueous alloy plating solution 15 containing two or more metal salts. 12, 13, and 14 to apply a plating method to form a multilayer plating thin film in which the first metal layer 33 and the second metal layer 34 are alternately plated, and to prepare the electrode and the aqueous alloy plating solution as a method for realizing this Step S100, electrolytic plating circuit construction step S110, reduction potential or current application step S120, voltage or corresponding current, time value input step S130, and multilayer plating step S140 are included.
  • the multilayer plating thin film manufacturing apparatus 10 for implementing the multilayer plating thin film manufacturing method using the alloy plating solution and the pulse current of the present invention is a container 11, the reference electrode 12, the anode 13, the cathode 14 And magnetic stirring 16 and PC 20.
  • the container 11 is a plating bath in which an upper end of the opening is closed with a stopper 11a, and a stirring magnetic 16 is installed at an inner bottom.
  • a saturated calomel electrode was used as the reference electrode 12.
  • a 10 mm ⁇ 10 mm platinum (Pt) electrode was used as the anode 13 electrode, and a 10 mm ⁇ 10 mm copper (Cu) electrode was used as the cathode 14 electrode.
  • the power supply can use both a constant current and a constant voltage.
  • the stirring magnetic 16 is disposed on the bottom surface of the vessel 11 to agitate the plating liquid stored in the vessel 11, and a driving magnetic (not shown in the figure) is provided on the driving shaft at the bottom of the vessel 11.
  • the driven motor (not shown in the figure) is driven, the driving magnetic force is operated using the principle of interlocking the magnetic magnetic stirring 16 disposed on the bottom surface of the container 11.
  • the PC 20 is provided with software such as a power supply and a waveform control program that can adjust voltage and current waveforms, and control voltage and current waveforms through input and manipulation.
  • the PC 20 is provided with a positive electrode 17 of the power source to be electrically connected to the positive electrode 13 and the wire, and the reference electrode 18 of the power source to be electrically connected to the reference electrode 12 and the wire. This is installed, the cathode 19 of the power source is installed so that the cathode 14 and the electrical connection through the wire.
  • the preparing of the electrode and the aqueous alloy plating solution (S100) is a step of preparing the electrodes and the aqueous alloy plating solution 15.
  • the electrode includes a reference electrode 12, an anode 13, and a cathode 14.
  • the plating solution 15 includes a first metal salt and a second metal salt, and an acid and an additive are added to the plating liquid containing the first metal salt and the second metal salt.
  • the first and second metal salts are tin (Sn), copper (Cu), zinc (Zn), nickel (Ni), titanium (Ti), vanadium (V), chromium (Cr), manganese (Mn), iron ( Fe), cobalt (Co), gallium (Ga), germanium (Ge), arsenic (As), selenium (Se), zirconium (Zr), niobium (Nb), molybdenum (Mo), technetium (Tc), ruthenium ( Ru, rhodium (Rh), palladium (Pd), silver (Ag), cadmium (Cd), indium (In), antimony (Sb), tellurium (Te), hafnium (Hf), tantalum (Ta), tungsten (W), rhenium (Re), osmium (Os), iridium (Ir), platinum (Pt), gold (Au), mercury (Hg), thallium (Tl), lead (Pb), bis
  • hydrochloric acid sulfuric acid, methanesulfonite acid (MSA), nitric acid, boric acid, acetic acid, organic sulfuric acid, citric acid, formic acid, ascorbic acid, hydrofluoric acid, phosphoric acid, lactic acid, amino acid, hypochlorous acid, etc.
  • MSA methanesulfonite acid
  • acetic acid organic sulfuric acid
  • citric acid formic acid
  • ascorbic acid hydrofluoric acid
  • phosphoric acid lactic acid
  • amino acid amino acid
  • hypochlorous acid etc.
  • Easy acid may be used, and sulfuric acid was used in the examples, which is easy to obtain at low cost.
  • the surface of the plating film is made to be uniform, and a leveling agent (smoothing agent), an accelerator, and an inhibitor may be added.
  • various various additives such as defoamers and polishes may be used in some cases.
  • polyoxyethylene lauryl ether (POELE) in the planarizer was used as an additive, but a multilayer film may be formed without using it.
  • Electrolytic plating circuit configuration step (S110) is a step of immersing the reference electrode 12, the positive electrode 13 and the negative electrode 14 in the aqueous alloy plating solution 15 to connect the power source to configure the electrolytic plating circuit. That is, the electron movement order of the circuit in the electroplating circuit configuration step S110 is performed in the process of moving through the power source-> cathode 14-> plating solution 15-> anode 13-> power source.
  • the reduction potential or current application step (S120) is a step of applying a reduction potential (voltage) or current through software of the PC 20.
  • the voltage and current when performing the reduction potential or current applying step (S120) may be represented by a first section in which both of the first metal and the second metal are plated, and a second section in which only the second metal is plated.
  • a time and a cycle number corresponding to the desired plating thickness of the first metal layer 33 and the second metal layer 34 are input through the software of the PC 20.
  • the step of inputting the voltage or the corresponding current and time value (S130) may be performed by adjusting a voltage or a corresponding current or time value between + 2V and -4.5V based on a 25 ° C. standard hydrogen electrode according to a thickness condition.
  • the plating thickness of the layer can be adjusted.
  • the multilayer plating step (S140) is a step of obtaining a multilayer plating thin film through sequential plating of the first metal layer 33 and the second metal layer 34.
  • the plating current density should not exceed the limit current density.
  • the metal salt in the plating solution is ionized, and in order to deposit on the cathode by using a current, a voltage higher than the reduction potential of each element must be applied.
  • a layer in which one metal is deposited and two or all metals are alternately displayed.
  • the multilayer plating thin film allows the first metal layer 33 and the second metal layer 34 to have a thickness in the range of 0.1 nm to 1 mm.
  • the number of multilayers may be easily adjusted by the number of dislocation cycles when the multilayer plating step S140 is performed.
  • a reduction potential or a current applying step (S120) in the thin film manufacturing method may be performed.
  • the step of measuring the reduction potential difference of the metal salt is an alloy plating solution manufacturing step (S200), electrode preparation step (S210), electrolytic plating circuit configuration step (S220), power supply step (S230), polarization curve measurement step (S240) and Reducing power source and the current measuring step (S250) of the metal to be plated, the reason for measuring the reduction potential of the metal salt is measured to give a voltage above the potential that the first metal is reduced.
  • the alloy plating solution manufacturing step (S200), the electrode preparation step (S210), the electrolytic plating circuit configuration step (S220) and the power supply step (S230) is the electrode and the aqueous alloy plating solution which is a configuration step of the multilayer plating thin film manufacturing method. Since it corresponds to the preparation step (S100), the electrolytic plating circuit configuration step (S110) and the reduction potential or current application step (S120), a detailed description thereof will be omitted.
  • the reduction potential is known, it is possible to immediately perform a method for producing a multilayer plating thin film.
  • the polarization curve measurement step (S240) and the reduction power and current measurement step (S250) of the metal to be plated is not performed again only after the first time.
  • a method for measuring the difference in reduction potential is to measure a Tafel curve (when a constant voltage is changed per unit time and the current density at that time is represented by a hysteresis curve, a section in which a change in slope appears as a reduction potential).
  • the multilayer plating thin film manufactured by the method of manufacturing the multilayer plating thin film using the alloy plating solution and the pulse current of the present invention can be easily formed up to nano-class layers, and the number of layers can be increased by several thousand layers or more.
  • the multilayer plating thin film 30 manufactured by the method for manufacturing a multilayer plating thin film using the alloy plating solution and the pulse current according to the present invention is a conductive substrate 31 is finished with an insulating tape 32 at the edge as shown in FIG. ),
  • the first metal layer 33 and the second metal layer 34 are sequentially stacked.
  • the first metal layer 33 is a first section plating layer including a first metal and a small amount of a second metal
  • the second metal layer 34 refers to a second section plating layer formed of a second metal.
  • the process of forming the Sn-Cu multilayer plating film by the method of manufacturing the multilayer plating thin film using the alloy plating solution and the pulse current of the present invention is as follows.
  • Cu sulfate-based Sn-Cu alloy plating solution was prepared to form Sn and Cu multilayer plating films. Thereafter, around the Cu plate, which is the conductive substrate 31, is bonded with an insulating tape 32 which does not dissolve in acid, and only the portion to be plated is exposed. Visually confirm that the element (tin or copper) precipitated in each voltage section according to the plating current density. Then, the scanning electron microscope (SEM) was used to confirm the composite multilayer plating cross-sectional analysis. As shown in FIG. 6, the Sn layer and the Cu layer may be alternately plated.
  • SEM scanning electron microscope
  • a sulfuric acid-based Zn-Ni alloy plating solution was prepared, and then plating was performed using the above plating solution as the basic plating solution composition.
  • FIG. 9 is a graph showing the conditions under which the redox of the metal is performed in order to explain the method for producing a multilayer plating thin film using the alloy plating solution and the pulse current of the present invention.
  • an oxide layer on the surface of the bonding material greatly degrades the bonding.
  • General metals, except for precious metals such as gold, have to be adjusted in temperature and bonding atmosphere to remove the oxide layer on the surface in order to achieve good bonding in forming the surface oxide layer in the atmosphere at room temperature.
  • the bonding medium prepared in the present invention enables bonding at low temperatures through the diffusion and melting of atoms. At this time, the bonding is performed well above the temperature at which the oxide film on the metal surface is removed.
  • the X axis represents a temperature
  • the left Y axis represents a dew point temperature in a hydrogen atmosphere at the time of conjugation
  • the right Y axis represents a vacuum degree or partial pressure of water vapor in the vacuum atmosphere at the time of conjugation.
  • the upper part of each curve in the figure is stable in the state where the metal is oxidized, and the lower part of the curve is stable when the metal is reduced.
  • the temperature and atmosphere (vacuum or dew point) of the region below the metal's oxide curve is required.
  • all stainless steels contain chromium. Since the chromium oxide film is strong among the stainless steel components, the chromium oxide film must be reduced to chromium in order to join the stainless steel. That is, maintaining the temperature and the atmosphere below the chromium oxide (Cr 2 O 3 ) curve indicated by number 1 in the graph is essential for brazing and soldering. For example, to maintain the atmosphere at a junction 10 -2 torr at a temperature above 800 °C, 10 -3 torr case be maintained at the above temperature is 600 °C chromium oxide reduced to chromium it is possible to bond.
  • the chromium oxide layer does not exist at a temperature of 500 ° C. or higher, and thus bonding is possible.
  • the dew point on the left Y axis may be used as a reference instead of the degree of vacuum.
  • the iron oxide (FeO) indicated by the number 2 in the graph is present in the upper left of the figure is much easier to reduce than chromium oxide. That is, as shown in the graph, at a vacuum degree of several tens of torr or less, FeO is reduced to Fe metal and exists at a temperature of 100 ° C. or more, thereby achieving good bonding. In addition, at a high vacuum of 10 ⁇ 3 torr or less, Fe may be present even at a temperature of 100 ° C. or less, thereby achieving good bonding.
  • the metal groups Au, Pt, Ag, Pd, Ir, Cu, Pb, Co, Ni, Sn, Os, and Bi shown in the graph are present in the upper left side of the FeO shown in the graph, and the oxide film is removed than the FeO. It is easier to do so, and it can be seen that bonding is possible even at lower temperatures and in poor vacuum atmospheres.
  • the present invention is to form a multi-layer metal thin film using an electroplating method, without using a device that requires expensive processing costs.
  • This method can be manufactured at a lower cost in a shorter time with a lower temperature process than other methods described above (evaporation, CVD, sputtering, ion plating ALD, printing method, etc.)
  • the layers should be stacked by replacing the source (source or target), but in the case of plating, one solution is used. This allows easy stacking of multiple layers, which reduces the process time.
  • the present invention relates to a method for manufacturing a multilayer plating thin film using an alloy plating liquid and a pulse current, and more particularly, to an alloy plating solution capable of adjusting the number of plating layers and thicknesses between layers and a method for manufacturing a multilayer plating thin film using a pulse current.
  • a multi-layer by applying a potential (voltage) through a power source in a state in which a base material is immersed in a plating bath containing two or more metal salts, a multi-layer can be easily formed in a short time through low-cost equipment, and the time of each potential cycle And it is possible to adjust the plating thickness of each layer by adjusting the current density, there is an effect that can easily adjust the number of multilayers by the number of dislocation cycles.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에 관한 것으로, 본 발명은, 전극 및 두 가지 이상의 금속염이 포함된 수계 합금 도금액을 준비하는 단계; 상기 전극을 상기 수계 합금 도금액에 침지시켜 전해 도금 회로를 구성하는 단계; 상기 전극에 환원 전위 혹은 전류를 인가하는 단계; 도금 박막의 두께 조건에 따라 25℃ 표준수소전극 기준으로 +2V에서 -4.5V사이의 전압 혹은 상응하는 전류, 시간 값을 입력하는 단계; 및 상기 수계 합금 도금액의 표준 환원 전위의 차이에 의해 모재 상에 금속층이 다층으로 도금되는 단계를 포함한다. 본 발명에 의하면, 두 개 이상의 금속염이 포함된 도금욕 내에 모재를 침지시킨 상태에서 전위를 줄 수 있는 전원을 통해 전위(전압)를 교대로 가하여 저가 장비를 통해 단시간 내에 용이하게 복합 다층을 형성할 수 있고, 각 전위 사이클의 시간 및 전류 밀도를 조절하여 각 층의 도금 두께를 조절할 수 있으며, 전위 사이클의 수로 쉽게 복합 층의 수를 조절할 수 있는 효과가 있다.

Description

합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법
본 발명은 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에 관한 것으로, 더욱 상세하게는 도금 층 수 및 각 층간 두께를 조절 가능한 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에 관한 것이다.
교대로 나타나는 도금층은 넓은 면의 형태로 이루어진 판이 규칙적인 순서로 쌓여 층상을 이루는 구조를 말한다. 이종 재료 간 층을 형성하게 되면 그 특성이 합금의 특성과는 다른 특성이 나타난다. 이러한 도금층은 이종 재료 간 접촉하는 표면적이 넓고 표면 에너지가 높아 불안정한 상태이다. 그 때문에 용융점보다 낮은 온도에서 쉽게 용융되고, 합금을 형성할 수 있으며 고온 공정에서의 공정온도 감소를 가능하게 한다. 또한, 열적, 전기적 전도의 방향성이 z축(수직방향)이 아닌 평면으로 진행되게 되어 통신기술 등에 그 특성을 유용하게 이용할 수 있다. 이를 통하여 구조재료 및 전자재료 등 여러 분야에 폭 넓게 적용이 가능할 것으로 보인다.
이러한 다층 도금(박막)층 형성 방법과 관련된 기술이 특허등록 제0560296호 및 특허등록 제0932694호에 제안된 바 있다.
이하에서 종래기술로서 특허등록 제0560296호 및 특허등록 제0932694호에 개시된 다층 금속 박막의 제조 방법 및 다층박막 코팅 장치 및 방법을 간략히 설명한다.
도 1은 특허등록 제0560296호(이하 '종래기술 1'이라 함)에서 다층 금속 박막의 제조 방법을 도시한 도면이다. 도 1에서 보는 바와 같이 종래기술 1의 다층 금속 박막의 제조 방법은 금속 박막의 제조 방법에 있어서, 이오나이즈드 물리적기상증착법을 이용하여 <002>방향으로 배향하는 티타늄막(22, 25)을 50Å∼149Å의 두께로 증착하는 단계; 상기 티타늄막(22, 25) 상에 <111>방향으로 배향하는 티타늄나이트라이드막(23, 26)을 증착하는 단계; 및 상기 티타늄/티타늄나이트라이드막(22, 23, 25, 26)의 적층막 상에 <111>방향으로 배향하는 알루미늄막(24)을 증착하는 단계를 포함한다.
그러나 종래기술 1에 의한 다층 금속 박막 제조 방법은 물리적기상증착법(PVD), 유기금속화학기상증착법(Metal Organic Chemical Vapor Deposition; MOCVD) 또는 IPVD 중 어느 하나를 이용하여 증착하므로 비용 상승과 고가 장비인 증착 기계를 통해 구현해야 한다는 단점이 있었다.
특허등록 제0932694호(이하 '종래기술 2'라 함)의 기판에 금속층을 도금하는 방법은, 제품의 표면에 플라즈마 클리닝 또는 이온빔 클리닝을 실시하는 전처리단계와; 전처리된 제품의 표면에 증발 증착, 스퍼터링, 반응성 스퍼터링 중의 하나를 실시하여 제1박막층을 형성하는 제1박막층 형성단계와; 상기 제1박막층의 표면에 스퍼터링, 반응성 스퍼터링, 플라즈마 침투 및 확산, 이온빔 침투 및 확산 중의 하나를 실시하여 제2박막층을 형성하는 제2박막층 형성단계 및; 상기 제1박막층 형성단계와 제2박막층 형성단계를 반복 수행하는 반복단계;를 포함한다.
그러나 종래기술 2에 의한 기판에 금속층을 도금하는 방법 역시 증착을 통해 다층 박막을 구성하므로 비용 상승과 고가 장비인 증착 기계를 통해 구현해야 한다는 단점이 있었다.
상술하지 않은 기존의 도금 방법으로는 한 층, 한 층을 원소재를 교체해 가며 쌓아야 하므로 이에 따라 다층 형성 시 시간이 많이 소모가 되며, 또한 공정 중 원소재를 교체하는 기기가 필요하다.
또한, 스퍼터링(sputtering)을 포함하는 PVD공정의 경우 진공에서 공정이 진행되므로 진공 장비가 필수적이며, CVD를 포함하는 화학적 박막 형성법 또한 진공에서 공정이 진행되어야 하고, 공정온도가 고온이므로 기판에 손상을 줄 수 있다. ALD법의 경우 원소재가 제한적이며, 층의 성장속도가 느리다. 롤 프린팅 방법을 포함하는 프린팅 법은 층의 두께를 조절하기가 어려우며 다층을 형성하는 시간이 오래 걸린다. 각각 한층 씩 도금하는 것 또한 여러 번 담갔다 꺼내야 하므로 다층 형성 시간이 오래 걸린다.
본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 두 개 이상의 금속염이 포함된 도금욕 내에 모재를 침지시킨 상태에서 전위를 줄 수 있는 전원을 통해 전위(전압)를 가하여 저가 장비를 통해 단시간 내에 용이하게 다층 도금막을 형성할 수 있게 한 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 각 전위의 시간 및 전류 밀도를 조절하여 각 층의 도금 두께를 조절할 수 있으며, 전위 사이클의 수로 쉽게 다층의 수를 조절할 수 있게 한 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은, 전극 및 두 가지 이상의 금속염이 포함된 수계 합금 도금액을 준비하는 단계; 상기 전극을 상기 수계 합금 도금액에 침지시켜 전해 도금 회로를 구성하는 단계; 상기 전극에 환원 전위 혹은 전류를 인가하는 단계; 도금 박막의 두께 조건에 따라 25℃ 표준수소전극 기준으로 +2V에서 -4.5V사이의 전압 혹은 상응하는 전류, 시간 값을 입력하는 단계; 및 상기 수계 합금 도금액의 표준 환원 전위의 차이에 의해 모재 상에 금속층이 다층으로 도금되는 단계를 포함하는 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법을 통해 구현된다.
또한, 본 발명에서의 상기 수계 합금 도금액은 물을 베이스로 한 도금액에 제1 금속염과 제 2 금속염, 산 및 염기, 첨가제를 포함할 수 있다.
또한, 본 발명에서의 상기 제1, 2 금속염은 Sn, Cu, Zn, Ni, Ti, V, Cr, Mn, Fe, Co, Ga, Ge, As, Se, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po 금속염을 포함할 수 있다.
또한, 본 발명에서의 상기 제1, 2 금속염은 표준환원전위의 차이가 나타나는 원소의 금속염을 둘 이상 선택하여 사용할 수 있다.
또한, 본 발명에서의 상기 산은 황산, 염산, 메탄술포나이트산(MSA), 질산, 붕산, 아세트산, 유기 황산, 구연산, 포름산, 아스코로브산, 불산, 인산, 젖산, 아미노산, 하이포아염소산 중에 선택하여 사용할 수 있다.
또한, 본 발명에서의 상기 첨가제는 폴리옥시에틸렌 라우릴 에테르(POELE), 도금 평탄제(평활제), 가속제, 억제제, 거품제거제, 광택제, 산화억제제 중에 선택하여 사용할 수 있다.
또한, 본 발명에서의 상기 다층 도금 박막은 상기 금속층이 0.1㎚~1㎜ 범위의 두께로 구현될 수 있다.
본 발명에 의하면, 두 개 이상의 금속염이 포함된 도금욕 내에 모재를 침지시킨 상태에서 전원을 통해 전위(전압)를 가하여 저가 장비를 통해 단시간 내에 용이하게 다층을 형성할 수 있고, 각 전위 사이클의 시간 및 전류 밀도를 조절하여 각 층의 도금 두께를 조절할 수 있으며, 전위 사이클의 수로 쉽게 다층의 수를 조절할 수 있는 효과가 있다.
도 1은 종래기술 1에 의한 다층 금속 박막의 제조 방법을 도시한 도면이다.
도 2는 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법을 도시한 블럭도이다.
도 3은 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법을 구현하기 위한 다층 도금 박막 제조 장치의 개략도이다.
도 4는 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에 의해 제조된 다층 도금 박막을 도시한 단면도이다.
도 5는 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법을 구현하기 위한 환원 전위 측정법을 도시한 블럭도이다.
도 6은 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에 의해 구현된 Sn-Cu 다층 도금막을 주사전자현미경(SEM)으로 확인한 이미지이다.
도 7은 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에 의해 구현된 Sn-Cu 다층 도금막을 도금시간을 증가시킨 후 주사전자현미경(SEM)으로 확인한 이미지이다.
도 8은 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에 의해 구현된 Zn-Ni 다층 도금막을 주사전자현미경(SEM)으로 확인한 이미지이다.
도 9는 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법을 설명하기 위해 금속의 산화 환원이 이루어지는 조건을 나타낸 그래프이다.
< 도면의 주요부분에 대한 부호의 설명 >
10: 다층 도금 박막 제조 장치 11: 용기
12: 기준 전극 13: 양극
14: 음극(14), 16: 교반용 마그네틱
20: PC 30: 다층 도금 박막
31: 전도성 기판 32: 절연테이프
33: 제1 금속층(33)과 34: 제2 금속층
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은, 전극 및 두 가지 이상의 금속염이 포함된 수계 합금 도금액을 준비하는 단계; 상기 전극을 상기 수계 합금 도금액에 침지시켜 전해 도금 회로를 구성하는 단계; 상기 전극에 환원 전위 혹은 전류를 인가하는 단계; 도금 박막의 두께 조건에 따라 25℃ 표준수소전극 기준으로 +2V에서 -4.5V사이의 전압 혹은 상응하는 전류, 시간 값을 입력하는 단계; 및 상기 수계 합금 도금액의 표준 환원 전위의 차이에 의해 모재 상에 금속층이 다층으로 도금되는 단계를 포함하는 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법을 통해 구현된다.
또한, 본 발명에서의 상기 수계 합금 도금액은 물을 베이스로 한 도금액에 제1 금속염과 제 2 금속염, 산 및 염기, 첨가제를 포함할 수 있다.
또한, 본 발명에서의 상기 제1, 2 금속염은 Sn, Cu, Zn, Ni, Ti, V, Cr, Mn, Fe, Co, Ga, Ge, As, Se, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po 금속염을 포함할 수 있다.
또한, 본 발명에서의 상기 제1, 2 금속염은 표준환원전위의 차이가 나타나는 원소의 금속염을 둘 이상 선택하여 사용할 수 있다.
또한, 본 발명에서의 상기 산은 황산, 염산, 메탄술포나이트산(MSA), 질산, 붕산, 아세트산, 유기 황산, 구연산, 포름산, 아스코로브산, 불산, 인산, 젖산, 아미노산, 하이포아염소산 중에 선택하여 사용할 수 있다.
또한, 본 발명에서의 상기 첨가제는 폴리옥시에틸렌 라우릴 에테르(POELE), 도금 평탄제(평활제), 가속제, 억제제, 거품제거제, 광택제, 산화억제제 중에 선택하여 사용할 수 있다.
또한, 본 발명에서의 상기 다층 도금 박막은 상기 금속층이 0.1㎚~1㎜ 범위의 두께로 구현될 수 있다.
본 명세서 및 청구범위에 사용된 용어나 단어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "...부"라는 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수도 있다.
이하 도면을 참고하여 본 발명에 의한 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에 대한 실시 예의 구성을 상세하게 설명하기로 한다.
도 2에는 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법이 블록도로 도시되어 있고, 도 3에는 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법을 구현하기 위한 다층 도금 박막 제조 장치가 개략도로 도시되어 있고, 도 4에는 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에 의해 제조된 다층 도금 박막이 단면도로 도시되어 있으며, 도 5에는 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법을 구현하기 위한 환원 전위 측정법이 블록도로 도시되어 있다.
이들 도면에 의하면, 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법은 두 가지 이상의 금속염이 포함된 수계 합금 도금액(15)에 전극(12, 13, 14)을 침지시킨 후 상기 전극(12, 13, 14)에 도금법을 인가하여 제1 금속층(33)과 제2 금속층(34)이 교대로 도금된 다층 도금 박막을 형성할 수 있으며, 이를 구현하기 위한 방법으로 전극 및 수계 합금 도금액 준비 단계(S100), 전해 도금 회로 구성 단계(S110), 환원 전위 혹은 전류 인가 단계(S120), 전압 혹은 상응 전류, 시간 값 입력 단계(S130) 및 다층 도금 단계(S140)를 포함한다.
여기서, 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법을 구현하기 위한 다층 도금 박막 제조 장치(10)는 용기(11), 기준 전극(12), 양극(13), 음극(14), 교반용 마그네틱(16) 및 PC(20)를 포함한다.
용기(11)는 개구된 상단을 마개(11a)로 마감하며, 내부 바닥에 교반용 마그네틱(16)이 설치되는 도금욕이다.
기준 전극(12)으로는 포화 칼로멜 전극을 사용하였다. 양극(13) 전극으로는 10mm×10mm의 백금(Pt) 전극을 사용하였으며, 음극(14) 전극으로는 10mm×10mm의 구리(Cu) 전극을 사용하였다. 전원은 일정전류와 일정전압을 줄 수 있는 전원의 사용이 모두 가능하다.
교반용 마그네틱(16)은 상기 용기(11)의 바닥면에 배치되어 상기 용기(11) 내에 저장된 도금액을 교반시키며, 상기 용기(11)의 하단에서 구동축에 구동 마그네틱(도면에 미도시)이 구비된 구동모터(도면에 미도시)를 구동시키면 자력에 의해 상기 구동 마그네틱이 상기 용기(11)의 바닥면에 배치된 교반용 마그네틱(16)이 연동시키는 원리를 이용하여 작동된다.
PC(20)는 전압 및 전류 파형이 조절 가능한 전원, 파형 조절 프로그램 등의 소프트웨어가 설치되어 있고, 입력 및 조작을 통해 전압 및 전류 파형 제어가 가능하다. 한편, 상기 PC(20)에는 양극(13)과 전선을 통해 전기적으로 연결되도록 전원의 양극(17)이 설치되고, 기준 전극(12)과 전선을 통해 전기적으로 연결되도록 전원의 기준전극(18)이 설치되며, 음극(14)과 전선을 통해 전기적으로 연결되도록 전원의 음극(19)이 설치된다.
전극 및 수계 합금 도금액 준비 단계(S100)는 전극과 수계 합금 도금액(15)을 준비하는 단계이다. 이때, 상기 전극은 기준 전극(12)과, 양극(13) 및 음극(14)을 포함한다. 그리고 도금액(15)에는 제1 금속염과 제2 금속염이 포함되며, 상기 제1 금속염과 제2 금속염이 포함된 도금액에 산 및 첨가제를 넣어 제조하였다.
여기서, 제1, 2 금속염은 주석(Sn), 구리(Cu), 아연(Zn), 니켈(Ni), 티탄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 갈륨(Ga), 게르마늄(Ge), 비소(As), 셀렌(Se), 지르코늄(Zr), 니오브(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 카드늄(Cd), 인듐(In), 안티몬(Sb), 텔루륨(Te), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au), 수은(Hg), 탈륨(Tl), 납(Pb), 비스무트(Bi), 폴로늄(Po) 등을 포함하며, 표준 환원 전위의 차이가 0.02V이상 나타나는 원소를 둘 이상 선택하여 사용한다. 이때, 본 실시 예에서는 가장 활용도가 높은 Cu, Sn, Ni, Zn을 선택하여 다층 도금을 실시하는 것으로 예시한다.
그리고 산의 경우 염산, 황산, 메탄술포나이트산(MSA), 질산, 붕산, 아세트산, 유기 황산, 구연산, 포름산, 아스코로브산, 불산, 인산, 젖산, 아미노산, 하이포아염소산 등 이온화되어 전기를 통하기 쉬운 산을 사용할 수 있으며, 실시 예에서는 저가로 구하기가 용이한 황산을 사용하였다.
그리고 첨가제의 경우 도금막 표면을 균일하게 하기 위함이며, 평탄제(평활제), 가속제, 억제제를 첨가할 수 있다. 또한, 경우에 따라 거품제거제, 광택제 등 여러 가지 다양한 첨가제를 사용할 수 있다. 실시 예에서는 첨가제로 평탄제 중 폴리옥시에틸렌 라우릴 에테르(Polyoxiethylene Lauryl Ether, POELE)를 사용하였으나, 이를 사용하지 않아도 다층막 형성은 가능하다.
전해 도금 회로 구성 단계(S110)는 수계 합금 도금액(15)에 기준 전극(12)과, 양극(13) 및 음극(14)을 침지시킨 후 전원을 연결하여 전해 도금 회로를 구성하는 단계이다. 즉, 상기 전해 도금 회로 구성 단계(S110)에서 회로의 전자 이동 순서는 전원->음극(14)->도금액(15)->양극(13)->전원을 통해 이동하는 과정에서 수행된다.
환원 전위 혹은 전류 인가 단계(S120)는 PC(20)의 소프트웨어를 통해 환원 전위(전압) 혹은 전류를 입력하여 인가하는 단계이다.
이때, 상기 환원 전위 혹은 전류 인가 단계(S120) 수행시 전압 및 전류는 제1 금속과 제2 금속의 도금이 모두 일어나는 제1 구간과, 제2 금속만 도금되는 제2 구간으로 나타낼 수 있다.
도금 박막의 두께 조건 입력 단계(S130)는 제1 금속층(33)과 제2 금속층(34)에 대해 원하는 도금 두께에 맞는 시간 및 사이클 수를 PC(20)의 소프트웨어를 통해 입력하는 단계이다.
즉, 상기 전압 혹은 상응 전류, 시간 값 입력 단계(S130)는 두께 조건에 따라 25℃ 표준수소전극 기준으로 +2V에서 -4.5V사이의 전압 혹은 상응하는 전류, 시간 값을 조절함으로써 1, 2 구간층의 도금 두께를 조절할 수 있다.
다층 도금 단계(S140)는 제1 금속층(33)과 제2 금속층(34)의 순차적인 도금을 통해 다층 도금 박막을 획득하는 단계이다. 단, 도금시의 전류밀도는 한계 전류밀도를 넘지 않도록 하여야 한다.
즉, 도금액 속의 금속염은 이온화가 되어있는 형태로 전류를 이용하여 음극에 석출시키기 위해서는 각 원소의 환원 전위보다 높은 전압을 걸어 주어야 한다. 이런 원리를 이용하여 하나의 금속이 석출되는 층과 두 가지 혹은 모든 금속이 석출되는 층이 교대로 나타나게 된다.
한편, 다층 도금 박막은 제1 금속층(33)과 제2 금속층(34)이 0.1㎚~1㎜ 범위의 두께로 형성되도록 한다.
더욱이, 상기 다층 도금 단계(S140) 수행시 전위 사이클의 수로 쉽게 다층의 수를 조절할 수 있다.
또한, 복합한 금속층과 다른 금속층이 교대로 도금된 도금층을 형성하기 위해 금속염의 환원 전위 차이를 측정하는 방법으로 상기 금속염의 환원 전위 차이를 측정한 후 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에서의 환원 전위 혹은 전류 인가 단계(S120)를 수행할 수 있다.
이때, 상기 금속염의 환원 전위 차이 측정 단계는 합금 도금액 제조 단계(S200), 전극 준비 단계(S210), 전해 도금 회로 구성 단계(S220), 전원 인가 단계(S230), 분극 곡선 측정 단계(S240) 및 도금될 금속의 환원 전원 및 전류 측정 단계(S250)를 포함하며, 금속염의 환원 전위를 측정하는 이유는 제1 금속이 환원되는 전위 이상의 전압을 주기 위해 측정한다.
여기서, 상기 합금 도금액 제조 단계(S200), 전극 준비 단계(S210), 전해 도금 회로 구성 단계(S220) 및 전원 인가 단계(S230)는 상기 다층 도금 박막 제조방법의 구성 단계인 상기 전극 및 수계 합금 도금액 준비 단계(S100), 전해 도금 회로 구성 단계(S110) 및 환원 전위 혹은 전류 인가 단계(S120)와 대응되므로 상세한 설명은 생략한다.
그리고 환원 전위를 알고 있다고 하면 다층 도금 박막 제조방법을 바로 실행할 수 있다. 한편, 상기 분극 곡선 측정 단계(S240) 및 도금될 금속의 환원 전원 및 전류 측정 단계(S250)는 최초 1회만 실시한 후 다시 실행하지 않는다. 더욱이, 환원 전위 차이를 측정하기 위한 방법은 타펠(Tafel) 곡선(단위시간당 일정 전압을 변화시켜 그때의 전류밀도를 히스테리시스 곡선으로 나타내면 기울기의 변화가 나타나는 구간이 환원전위로 나타남)을 측정하는 것이다.
결국, 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에 의해 제조된 다층 도금 박막은 쉽게 나노 급의 레이어(layer)까지 형성할 수 있으며, 레이어의 수를 수천 층 이상 늘릴 수도 있다.
한편, 본 발명에 의한 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에 의해 제조된 다층 도금 박막(30)은 도 4에 도시된 바와 같이 가장자리에 절연테이프(32)가 마감된 전도성 기판(31) 상에 제1 금속층(33)과 제2 금속층(34)이 순차적으로 적층되는 것이다. 이때, 상기 제1 금속층(33)은 제1 금속과 소량의 제2 금속이 포함된 제1 구간 도금층이고, 상기 제2 금속층(34)은 제2 금속으로 이루어진 제2 구간 도금층을 말한다.
일 예로, 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에 의해 Sn-Cu 다층 도금막을 형성하는 과정을 설명하면 다음과 같다.
우선, Sn과 Cu 다층 도금막을 형성하기 위하여 Cu의 황산 계열 Sn-Cu 합금 도금액을 제조하였다. 그 후, 전도성 기판(31)인 Cu 판재 주위를 산에 용해되지 않는 절연테이프(32)로 접착하고 도금될 부위만 드러나게 한다. 도금전류밀도에 따라 각각의 전압 구간에서 해당 원소(주석 또는 구리)가 석출되었음을 육안으로 확인한다. 그리고 주사전자현미경(SEM)을 이용하여 복합 다층 도금 단면분석을 통한 확인한다. 도 6에서와 같이 Sn층과, Cu층이 교대로 도금되었음을 확인할 수 있다.
더욱이, 동일한 도금액을 사용하여, 도금시간을 증가시키면 Sn, Cu 층이 더 두껍게 교대로 도금되었으며, 이는 도 7에서 Sn층과, Cu층이 좀 더 두껍게 교대로 도금되었음을 확인할 수 있다.
다른 예로, 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에 의해 Zn-Ni 다층 도금막을 형성하는 과정을 설명하면 다음과 같다.
우선, Zn과 Ni 다층 도금막을 형성하기 위하여 황산 계열 Zn-Ni 합금 도금액을 제조한 후 위 도금액을 기본 도금액 조성으로 하여 도금을 진행하였다.
그 후, 전도성 기판(31)인 Cu 판재 주위를 산에 용해되지 않는 절연테이프(32)로 접착하고 도금될 부위만 드러나게 한다. 도금전류밀도에 따라 각각의 전압 구간에서 해당 원소(아연 또는 니켈)가 석출되었음을 육안으로 확인한다. 그리고 주사전자현미경(SEM)을 이용하여 복합 다층 도금 단면분석을 통한 확인한다. 도 8에서와 같이 Zn층과, Ni층이 교대로 도금되었음을 확인할 수 있다.
더욱이, 도면에는 도시하지 않았지만 동일한 도금액을 사용하여, 도금시간을 증가시키면 Zn, Ni 층이 더 두껍게 교대로 도금되는 것이다.
도 9에는 본 발명의 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법을 설명하기 위해 금속의 산화 환원이 이루어지는 조건이 그래프로 나타나 있다.
금속의 솔더링 및 브레이징에서 접합재 표면의 산화층은 접합성을 크게 저하시킨다. 금과 같은 귀금속을 제외한 일반적인 금속은 대기 중 상온의 분위기에서 표면 산화층을 형성하는데 양호한 접합을 하기 위해 온도 및 접합 분위기를 조정하여 표면의 산화층을 제거하여야 한다. 본 발명에서 제조한 접합 매개체는 원자의 확산 및 용융을 통해 저온에서의 접합을 가능하게 한다. 이때의 접합은 금속 표면의 산화막이 제거되는 온도 이상에서 양호한 접합이 이루어진다.
도 9의 그래프에서 X축은 온도를 나타내며, 좌측 Y축은 접합시 수소분위기에서의 이슬점(dew point) 온도를 나타내고, 우측 Y축은 접합시 진공분위기에서의 진공도 혹은 수증기의 분압을 나타낸다. 그림의 각각의 곡선의 위쪽은 금속이 산화된 산화물상태에서 안정하고, 곡선의 아래쪽은 금속이 환원된 상태에서 안정하다. 금속이 브레이징 혹은 솔더링 되기 위해서는 반드시 그 금속의 산화물 곡선의 아래쪽에 속하는 영역의 온도 및 분위기(진공 혹은 이슬점)가 필요하다.
일례로 모든 스테인레스 강은 크롬을 함유하고 있는데, 스테인레스강 성분 중 크롬 산화막이 강하기 때문에 스테인레스 강을 접합하기 위하여는 반드시 크롬 산화막을 크롬으로 환원하여야 한다. 즉, 그래프에서 1번으로 표시된 크롬산화물(Cr2O3) 곡선의 아래쪽으로 온도 및 분위기를 유지하는 것이 브레이징 및 솔더링을 위해 반드시 필요하다. 예를 들어, 접합분위기를 10-2 torr로 유지시킬 경우 800℃ 이상의 온도에서, 10-3 torr로 유지시킬 경우 600℃ 이상의 온도에서는 크롬 산화층이 크롬으로 환원되어 접합이 가능하게 된다. 또한 10-5 torr를 유지시킬 경우 500℃ 이상의 온도에서는 크롬 산화층이 존재하지 않게 되어 역시 접합이 가능하다. 수소를 포함한 환원성 가스 분위기에서 접합할 경우에는, 진공도 대신 좌측 Y축의 이슬점을 기준으로 삼으면 된다.
한편, 그래프에서 2번으로 표시된 철산화물(FeO)의 경우 그림의 좌상쪽에 존재하게 되어 크롬산화물에 비해 환원이 훨씬 용이하다. 즉, 그래프에서 보듯이 수십 torr 이하의 진공도이면 100℃ 이상의 온도에서는 FeO가 Fe금속으로 환원되어 존재하게 되어 양호한 접합을 이룰 수 있다. 또, 10-3 torr 이하의 고진공도에서는 100℃ 이하의 온도에서도 Fe로 존재하게 되어 양호한 접합을 이룰 수 있다.
그리고 그래프에서 3번에 나타난 금속 군 Au, Pt, Ag, Pd, Ir, Cu, Pb, Co, Ni, Sn, Os, Bi은 그래프에 나타난 FeO보다 더 좌상부에 존재하며, FeO보다 산화막을 제거하기가 더 쉬워서, 더 낮은 온도 및 진공분위기가 나빠져도 접합이 가능함을 알 수 있다.
결론적으로, 본 발명은 고가의 공정 비용을 요구하는 기기를 사용하지 않고, 다층 금속 박막을 전해 도금법을 이용하여 형성하는 것이다. 이 방법은 전술한 기존의 다른 방식(Evaporation, CVD, Sputtering, Ion plating ALD, 프린팅법 등) 보다 저온의 공정으로 빠른 시간 내에 저가로 제조할 수 있으며, 또한, 기존의 방법으로는 층 한 층 한 층을 원재료(source 혹은 target)를 교체하여 쌓아야 하지만, 도금방식의 경우 하나의 용액을 사용한다. 이를 이용하여 쉽게 여러 층을 교대로 쌓을 수 있게 되어 공정 시간을 단축할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
본 발명은 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에 관한 것으로, 더욱 상세하게는 도금 층 수 및 각 층간 두께를 조절 가능한 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법에 관한 것이다.
본 발명에 의하면, 두 개 이상의 금속염이 포함된 도금욕 내에 모재를 침지시킨 상태에서 전원을 통해 전위(전압)를 가하여 저가 장비를 통해 단시간 내에 용이하게 다층을 형성할 수 있고, 각 전위 사이클의 시간 및 전류 밀도를 조절하여 각 층의 도금 두께를 조절할 수 있으며, 전위 사이클의 수로 쉽게 다층의 수를 조절할 수 있는 효과가 있다.

Claims (8)

  1. 전극 및 두 가지 이상의 금속염이 포함된 수계 합금 도금액을 준비하는 단계;
    상기 전극을 상기 수계 합금 도금액에 침지시켜 전해 도금 회로를 구성하는 단계;
    상기 전극에 환원 전위 혹은 전류를 인가하는 단계;
    도금 박막의 두께 조건에 따라 25℃ 표준수소전극 기준으로 +2V에서 -4.5V사이의 전압 혹은 상응하는 전류, 시간 값을 입력하는 단계; 및
    상기 수계 합금 도금액의 표준 환원 전위의 차이에 의해 모재 상에 금속층이 다층으로 도금되는 단계를 포함하는 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법.
  2. 제1항에 있어서,
    상기 수계 합금 도금액은 물을 베이스로 한 도금액에 제1 금속염과 제 2 금속염, 산 및 염기, 첨가제를 포함하는 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법.
  3. 제2항에 있어서,
    상기 제1, 2 금속염은 Sn, Cu, Zn, Ni, Ti, V, Cr, Mn, Fe, Co, Ga, Ge, As, Se, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po 금속염을 포함하는 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법.
  4. 제3항에 있어서,
    상기 제1, 2 금속염은 표준 환원 전위의 차이가 나타나는 원소의 금속염을 둘 이상 선택하여 사용하는 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법.
  5. 제2항에 있어서,
    상기 산은 황산, 염산, 메탄술포나이트산(MSA), 질산, 붕산, 아세트산, 유기 황산, 구연산, 포름산, 아스코로브산, 불산, 인산, 젖산, 아미노산, 하이포아염소산 중에 선택하여 사용하는 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법.
  6. 제2항에 있어서,
    상기 첨가제는 폴리옥시에틸렌 라우릴 에테르(POELE), 도금 평탄제(평활제), 가속제, 억제제, 거품제거제, 광택제, 산화억제제 중에 선택하여 사용하는 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법.
  7. 제1항에 있어서,
    상기 펄스 전압 및 전류 인가 단계는 제1 금속과 제2 금속의 도금이 동시에 이루어지는 제1 전압구간과, 상기 제2 금속만 도금되는 제2 전압구간이 교대로 나타나는 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법.
  8. 제1항에 있어서,
    상기 다층 도금 박막은 상기 금속층이 0.1㎚~1㎜ 범위의 두께로 구현되는 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법.
PCT/KR2014/010493 2013-11-04 2014-11-04 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법 WO2015065150A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130132979 2013-11-04
KR10-2013-0132979 2013-11-04

Publications (1)

Publication Number Publication Date
WO2015065150A1 true WO2015065150A1 (ko) 2015-05-07

Family

ID=53004649

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/010493 WO2015065150A1 (ko) 2013-11-04 2014-11-04 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법

Country Status (1)

Country Link
WO (1) WO2015065150A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017039402A1 (ko) * 2015-09-02 2017-03-09 단국대학교 천안캠퍼스 산학협력단 전주를 이용한 다양한 조성의 합금 박막 제조 방법
US10793962B2 (en) * 2016-01-29 2020-10-06 Atotech Deutschland Gmbh Aqueous indium or indium alloy plating bath and process for deposition of indium or an indium alloy
CN112002752A (zh) * 2020-07-27 2020-11-27 北海惠科光电技术有限公司 源漏电极的制备方法、阵列基板的制备方法和显示机构
CN114892226A (zh) * 2022-01-12 2022-08-12 中国计量大学 一种锌锑电镀液及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020042680A (ko) * 1999-09-30 2002-06-05 리서치 인스티튜트 아크레오 에이비 금속 다층체의 전착 방법
JP2002256478A (ja) * 2001-03-05 2002-09-11 Shinko Electric Ind Co Ltd Ｃｕ―Ｉｎ積層膜の製造方法
JP2004518022A (ja) * 2000-11-03 2004-06-17 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電子デバイス製造のための金属の電気化学的共析出
JP2006028631A (ja) * 2004-07-15 2006-02-02 Nagano Prefecture 還元剤を用いためっき多層膜の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020042680A (ko) * 1999-09-30 2002-06-05 리서치 인스티튜트 아크레오 에이비 금속 다층체의 전착 방법
JP2004518022A (ja) * 2000-11-03 2004-06-17 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電子デバイス製造のための金属の電気化学的共析出
JP2002256478A (ja) * 2001-03-05 2002-09-11 Shinko Electric Ind Co Ltd Ｃｕ―Ｉｎ積層膜の製造方法
JP2006028631A (ja) * 2004-07-15 2006-02-02 Nagano Prefecture 還元剤を用いためっき多層膜の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017039402A1 (ko) * 2015-09-02 2017-03-09 단국대학교 천안캠퍼스 산학협력단 전주를 이용한 다양한 조성의 합금 박막 제조 방법
US10988851B2 (en) 2015-09-02 2021-04-27 Dankook University Cheonan Campus Industry Academic Cooperation Foundation Method for manufacturing composition controlled thin alloy foil by using electro-forming
US10793962B2 (en) * 2016-01-29 2020-10-06 Atotech Deutschland Gmbh Aqueous indium or indium alloy plating bath and process for deposition of indium or an indium alloy
CN112002752A (zh) * 2020-07-27 2020-11-27 北海惠科光电技术有限公司 源漏电极的制备方法、阵列基板的制备方法和显示机构
CN114892226A (zh) * 2022-01-12 2022-08-12 中国计量大学 一种锌锑电镀液及其制备方法

Similar Documents

Publication Publication Date Title
CN101743639B (zh) 用于半导体部件的接触结构及其制造方法
WO2015065150A1 (ko) 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법
US8574418B2 (en) Electroplating method for coating a substrate surface with a metal
JP5847782B2 (ja) ホウ素含有薄膜形成方法
KR102482321B1 (ko) 팔라듐 도금액 및 그것을 사용하여 얻어진 팔라듐 피막
KR102254080B1 (ko) 소결 재료들에 두꺼운 구리층들을 퇴적하기 위한 방법
CN103109365B (zh) 微观特征中的种子层沉积
JP3944027B2 (ja) フレキシブルプリント配線板の製造方法及びその製造方法で得られたフレキシブルプリント配線板
JP2006291323A (ja) Ｓｎ−Ａｇ−Ｃｕ三元合金薄膜を形成する方法
Chiang et al. Effects of Thiourea and Allyl Thioura on the electrodeposition and microstructures of copper from methanesulfonic acid baths
JP5947401B2 (ja) 銅メタライズ配線セラミック基板及びその製造方法
JP7108153B1 (ja) 導電性材料
JP2006213946A (ja) ニッケルめっき液、電子部品の製造方法、及び電子部品
TW202231937A (zh) 金屬填充微細結構體和金屬填充微細結構體的製造方法
JP6649915B2 (ja) ルテニウムを含む積層めっき被覆材
KR20150062557A (ko) 아몰펄스 합금막의 형성방법 및 그 형성방법에 의한 프린트 배선판
KR100454634B1 (ko) 구리막 형성방법
JPS6326375A (ja) 無電解めつき開始方法
JP3741709B1 (ja) Ｓｎ−Ａｇ−Ｃｕ三元合金薄膜を形成する方法
JP2009141049A (ja) スルーホールフィリング方法
US4882233A (en) Selectively deposited electrodes onto a substrate
JP3548081B2 (ja) メッキ方法およびそれに用いるメッキ装置
KR20170011662A (ko) 발열 및 비정질 특성을 갖는 접합소재 및 이의 제조방법
KR102516519B1 (ko) 나노 그레인 사이즈에 의한 발열 반응을 이용한 저온 소결 접합소재 및 이의 제조방법
JP5879093B2 (ja) コネクタの製造方法及び銀のめっき方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14857979

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14857979

Country of ref document: EP

Kind code of ref document: A1