JP2004518022A - 電子デバイス製造のための金属の電気化学的共析出 - Google Patents

電子デバイス製造のための金属の電気化学的共析出 Download PDF

Info

Publication number
JP2004518022A
JP2004518022A JP2002556406A JP2002556406A JP2004518022A JP 2004518022 A JP2004518022 A JP 2004518022A JP 2002556406 A JP2002556406 A JP 2002556406A JP 2002556406 A JP2002556406 A JP 2002556406A JP 2004518022 A JP2004518022 A JP 2004518022A
Authority
JP
Japan
Prior art keywords
metal layer
metal
copper
substrate
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002556406A
Other languages
English (en)
Other versions
JP2004518022A5 (ja
Inventor
アール アリング エリック
ダブリュー ベイズ マーティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Electronic Materials LLC
Original Assignee
Shipley Co LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shipley Co LLC filed Critical Shipley Co LLC
Publication of JP2004518022A publication Critical patent/JP2004518022A/ja
Publication of JP2004518022A5 publication Critical patent/JP2004518022A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

半導体ウェハー基板又はプリント回路基板などの電子デバイスにおける、隣接するトレースから電気的に分離した金属トレース(回路パターン等)を有する金属層の電解析出のための新規な組成物及びそれを用いた方法。本発明は、単めっき浴(電解質)によって2種の異なる金属を異なる電流密度と還元電位で析出させる、組成が調整されためっき法により分離されたトレースを提供する。

Description

【0001】
【発明の属する技術分野】
本発明は、電子デバイスにおける隣接するトレースから電気的に分離した金属トレース(回路パターン等)を有する金属層の電解析出のための新規な組成物及びそれを用いた方法に関する。また、本発明は、単めっき浴(電解質)によって2種の異なる金属を異なる電流密度と還元電位で析出させる、組成が調整されためっき法により分離されたトレースを提供する。
【0002】
【従来の技術】
配線技術を改良するために半導体チップおよび他の電子デバイスの高密度化及び性能の向上が製造業者に常に求められている。
【0003】
従来の半導体デバイスは、ドーピングした単結晶シリコン、複数の誘電体層及び導電性トレースなどの半導体基板を有している。集積回路は、配線間の隙間によって分離された導電性トレース(ライン)などの一連の導電性パターンで形成されている。半導体の異なる層で形成された導電性パターンは、導電性金属層間がバイアホール又は他のアパーチャによって電気的に接続されている。
【0004】
従来、アルミニウム(Al)はチップ相互接続に使われているが、極超LSI(極超高密度集積回路)やより高速の回路など、性能の向上が常に求められている。さらにチップ相互接続は、臨界である200nm以下が求められる。
【0005】
さらに最近は、銅めっきも半導体製造に使われており、チップ相互接続を提供している。従来、半導体はアルミニウム導体を通して相互接続されているが、極超LSI(極超高密度集積回路)やより高速の回路などの性能の向上が常に求められている。さらにチップ相互接続は、200nm以下であることが求められる。そのような構造では、アルミニウムの抵抗(理論上、常温で2.65x10−8ohm/meter)は、要求されたスピードで電気シグナルを通過させるには大きすぎると考えられている。理論上の抵抗が1.678x10−8ohm/meterである銅は、次世代の半導体マイクロチップにより好ましい物質であると考えられている。
【0006】
【発明が解決しようとする課題】
半導体のチップ相互接続、特にアルミニウム相互接続に採用されている従来の方法は、金属層の反応性イオンエッチング、例えば、金属析出、フォトリソグラフィーパターン、反応性イオンエッチングによるラインの確定、及び、誘電体の析出を含む工程である。しかし、銅の系では、除去すべき銅を除去するのに十分な蒸気圧を有する銅化合物がないので、反応性イオンエッチングによる方法は現実的ではない。
【0007】
銅はまた、半導体デバイスの製造に使用される一般的な誘電中間層物質である二酸化シリコンを通して拡散することができ、このような拡散はデバイス性能に悪影響を及ぼす。米国特許第6,022,808参照。特に、このような銅拡散は、回路の短絡や隣接した回路トレース間の漏えい電流などの好ましくない結果を引き起こし得る。
【0008】
そのため、半導体チップと半導体パッケージなどの電子デバイスの新規な製造方法が求められている。特に、使用中に銅回路が好ましくない電子の移動や漏えい電流を起こさない、電子デバイスにおける銅回路パターンの新規な製造方法が求められている。
【0009】
【課題を解決するための手段】
本発明は、電子デバイス製造において隣接するトレースから電気的に分離した金属トレース(回路パターン等)を含む金属膜又は金属層の製造のための新規な組成物及びそれを用いた方法に関する。銅は回路相互接続を提供するために好ましい析出金属であるが、本発明に従って他の金属も好ましく析出され得る。好ましくは、単めっき浴(電解質)によって、2種類以上の異なる金属が異なる電流密度と還元電位で析出されるように組成が調整されためっき法に関する。
【0010】
本発明の好ましい態様では、第1と第2の回路パターンが挿入されたバリア型あるいは導入剤(dopant)の層で電気的に析出される。バリア層は回路パターンを形成する金属の好ましくない電子の移動を防ぎ、その結果漏えい電流などの欠陥を回避することができる。第1と第2の回路パターンの少なくともどちらか一方が銅を有する場合、銅などの回路金属に挿入された、より導電性の低い物質のバリア層あるいは亜鉛やリンなどの導入剤は、銅及び銅イオンの望ましくない移動(特に、誘電層への拡散)を防ぎ、その結果漏えい電流などのデバイス欠陥を制限あるいは減少させることができる。
【0011】
分離した回路トレースは、単めっき浴(電解質)によって異なる還元電位で2種類の金属を析出するように組成が調整されためっき法によって形成される。例えば、i)銅金属源及びii)導入剤として機能する少なくとも1種の亜鉛、タンタル、リン、ベリリウム、マグネシウム、ニッケル、チタン、スズ、パラジウム、銀、及び、カドミウムを有する及び/又は銅の合金などのバリヤ層源を含む単めっき浴が使用できる。第1の還元電位において銅が析出でき、第2の還元電位において銅合金などのバリヤ層物質(導入剤)が析出できる。金属あるいは銅を含まない合金などのその他の物質をバリヤ層として使用できる。しかし、銅合金が銅回路層に使用される一般に好ましい導入剤層物質である。
【0012】
このように、単めっき容器あるいはその使用により、バリヤ層が挿入された複数の回路パターンが電子デバイス基板上に形成され、そしてそれは非常に向上し合理化された製造工程を提供する。さらに、品質改良された回路トレースは、好ましくない漏えい電流などのデバイス欠陥の原因となり得る導電性物質(銅等)の有害な拡散を起こさずに製造され得る。
【0013】
導電性物質としての銅をめっきする際、実質的に均一な銅の層、例えば少なくとも90あるいは95重量パーセント、96重量パーセント、97重量パーセント、98重量パーセント、99重量パーセント、あるいは99.5重量パーセントの銅からなる層が析出されるのが好ましい。このような銅層は前記したように電子回路の役割を果たす有用な導電体である。
【0014】
ドーピングした銅合金などの導電性の低い金属である第2のめっき金属は、実質的に均一な銅層などの第1のめっき金属よりも実質的に導電性が低いことが好ましい。つまり、電気信号は、移動あるいは電気的な欠陥等を引き起こさずに第1の金属層を通過し、第2の金属層へ伝達される。
【0015】
その他の態様において、本発明は、はんだ可能な仕上げあるいは金属レジストとして適用される組成物、特にプリント配線基板とその他の電子パッケージデバイスの製造に使用されるスズを含む組成物の電解析出のための方法と製品を提供する。組成が調整されためっき法は、はんだ可能な仕上げあるいは金属レジストとしての使用に適している組成物の析出に使用される。析出された好ましい組成物は鉛を含まず、スズと、銀やコバルトなど1種以上の他の金属との混合物である。
【0016】
さらに本発明は、マイクロエレクトロニクスデバイス基板などの基板、特に本発明の組成物と、バリヤ層で分けられた第1と第2の回路トレースを有する、本発明の方法で得られる半導体チップ基板を有する製品を含有する。さらにまた、本発明は、本発明のはんだ可能な仕上げを有する半導体チップや半導体パッケージなどのマイクロエレクトロニクスデバイスなどの基板を有する製品を含有する。
【0017】
【発明の実施の形態】
本発明のその他の態様は以下に開示されている。
【0018】
前記したように、本発明は異なる金属層プレートを提供することができる、組成が調整されためっき法を含む新規な金属層の析出方法を提供する。
【0019】
本発明の好ましいめっき溶液は、水溶性及び非水性溶液を含み、析出されるめっき金属源を含む浴である。溶液は酸性、アルカリ性あるいは実質的に中性であってもよいが、酸性溶液が一般に好まれる。好ましい酸性源は、硫酸、塩酸などである。本発明のめっき組成物は、めっきされた金属の品質を向上させるために、光沢剤又は平滑化剤などの少なくとも1種の添加剤を有することが好ましい。
【0020】
様々な金属が本発明に従ってめっきされる。めっき浴は電気抵抗の異なる2種の物質を析出できる。第1の析出された物質が電気信号を効果的に伝達し、第2の物質が抵抗層として働くように、例えば第2層の導電率が第1層よりも実質的に低いなど、2種の物質の電気抵抗は全く異なることが好ましい。
【0021】
前記したように、回路層として機能する析出物の好ましい第1の物質は銅であるが、金、ニッケル及び銀など、その他の導電性物質を使用してもよい。はんだ可能な仕上げの析出に好ましい組成物は、一般にスズと1種以上の導電性物質を含む。導電性物質には、銅、銀、コバルト、インジウム、ニッケル、ビスマス、亜鉛及び、アンチモンなどがあるが、これらに限られるものではない。特に有用なはんだ可能な仕上げはスズ−銀、スズ−ビスマス、スズ−ニッケル、及び、スズ−インジウムである。
【0022】
本発明の銅析出のための好ましい電解めっき組成物は、一般に銅塩である銅源、第2の金属源をめっきするソース、及び、電解質、好ましくは塩素イオン又はその他のハロゲンイオンを有する硫酸溶液など酸性の水溶液である。電解めっき浴は1種以上の光沢剤、1種以上の抑制剤、1種以上の平滑化剤などの成分を含んでいてもよい。
【0023】
様々な銅塩が銅の析出のための電解めっき組成物に使用されてもよく、例えば硫酸銅、酢酸銅、テトラフルオロホウ酸銅塩、硝酸銅などがあげられる。硫酸銅五水和物は特に好ましい銅塩である。銅塩は本発明の電解めっき組成物において比較的広範囲の濃度で存在してもよい。好ましくは、銅塩はめっき溶液1リットルあたり約10〜約300グラムの濃度で用いられ、より好ましくは、めっき溶液1リットルあたり約25〜約200グラムの濃度で用いられる。さらに好ましくは、めっき溶液1リットルあたり約40〜約175グラムの濃度で用いられる。
【0024】
本発明の組成物として、様々なスズ化合物がスズの析出に用いられる。好ましいスズ化合物はハロゲン化スズ、硫酸スズ、メタンスルホン酸スズ等のアルカンスルホン酸スズ、フェニルスルホン酸スズ、及び、トルエンスルホン酸スズ等のアリールスルホン酸スズ、アルカノールスルホン酸スズなどがあげられるが、これらに限定されるものではない。好ましいスズ化合物は、硫酸スズ、塩化スズ、アルカンスルホン酸スズ、又は、アリールスルホン酸スズであり、より好ましくは、硫酸スズ又はメタンスルホン酸スズである。本発明の電解質組成物におけるスズ化合物の量は、スズ含有量が5〜150g/L、好ましくは10〜70g/Lの間なら何でもよい。本発明では、スズ全体の量が5〜150g/Lであればスズ化合物の混合物も同様に有利に用いられる。本発明のめっき組成物の第2の金属源として様々な物質が用いられる。これらの物質は一般に任意の水溶性の物質としてめっき組成物に添加される。その物質は単独、あるいは、銅合金又はスズ合金として実質的に均一な銅めっき層又はスズめっき層(第1の金属)が析出できる電流密度とは異なる電流密度で析出する。好ましくは、第2の金属は実質的に均一な銅又はスズの層が同じめっき浴で析出される電流密度とは異なる、少なくとも約1、2、3、4、5アンペア平方フィート(ASF)の電流密度でめっきするのがよく、より好ましくは、第2の金属層は実質的に均一なの銅又はスズの層が同じめっき浴で析出される電流密度とは異なる、少なくとも約6、7、8、9、10、12、15、18、又は20平方フィート(ASF)の電流密度でめっきするのがよい。
【0025】
同様に、本発明における第1のめっき金属と第2のめっき金属の還元電位の差は好ましくは、少なくとも約0.1V、より好ましくは、第1のめっき金属(銅など)と第2のめっき金属(リン又は亜鉛を含む銅などの銅合金)の還元電位の差は少なくとも約0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1.0、1.5、2、3、4、又は、5Vである。
【0026】
さらに、第2の金属源として使用される物質は第1の金属めっき層よりも電気抵抗が大きい(導電性が低い)金属層を提供する。第2の金属源は第1の層の導電性物質に比べイオン移動度が小さい。例えば、好ましい第2の金属源は第1の導電層(銅層など)の電気抵抗よりも少なくとも約10%大きい(オーム−cm単位)電気抵抗、より好ましくは、第1の導電層(銅層など)の電気抵抗よりも少なくとも約20、30、40、50、60、70、80、90、100、125、150、200、300、400、500%大きい(オーム−cm単位)電気抵抗をもつ好ましい金属めっき層を形成できる。
【0027】
特に、第2の金属源として使用される物質は亜鉛、ビスマス、インジウム、銅(第1の金属がスズの場合)、コバルト、アンチモン、タンタル、ニッケル、ベリリウム、マグネシウム、チタニウム、スズ、パラジウム、銀、白金、金、及び、カドミウムなどが好ましい。これらの物質は単独で、又は、より一般的には第1の金属(電気抵抗が小さい)物質の合金として析出されてもよい。これらの物質の少なくともいくつかは非水性組成物から析出されることがより好ましく、タンタル、マグネシウム、ベリリウム、チタニウムなどがあげられる。
【0028】
本発明のめっき浴は、一般に酸性の水溶液であり、好ましくはハロゲンイオン源、主として塩素イオン源を有する酸性の電解質を使用することが好ましい。電解質の好ましい酸の例として硫酸;酢酸;フッ化ホウ酸;メタンスルホン酸、エタンスルホン酸、プロパンスルホン酸、フェニルスルホン酸、及び、トルエンスルホン酸などのアルカン又はアリールスルホン酸があげられる。スルホン酸は一般に銅に適しており、アルカン又はアリールスルホン酸はスズに適している。塩素は一般にハロゲンイオンに適している。ハロゲンイオンが使用される際には、広範囲のハロゲンイオン濃度で好ましく利用される。例えば、めっき溶液中のハロゲンイオンが約0(ハロゲンイオンが使用されていない)から100ppm、より好ましくはめっき溶液中のハロゲンイオン源の濃度が約25から約75ppmである。
【0029】
本発明は同様に、実質的又は完全に酸が添加されない、中性又は実質的に中性(例えばpHが約4から9)である電解めっき浴を含有する。好ましくは、このようなめっき組成物は、酸を添加するという点を除いて、ここに開示されている他の組成物と同じ成分及び同じ方法で調製される。
【0030】
前記したように、本発明のめっき浴は、好ましくは1種以上の添加剤、例えば析出された金属層の特性を向上させるための有機物質を有する。
【0031】
本発明による銅析出のための電解めっき浴は、好ましくは、光沢剤も含有する。公知の光沢剤など種々の光沢剤が使用される。一般的な光沢剤は1種以上の硫黄原子を有し、窒素原子を含まない。分子量は約1000以下である。スルフィド及び/又はスルホン酸基を有する光沢剤化合物は、一般に式R’−S−R−SOX基を有する化合物が一般に好ましい。式において、Rは置換されていてもよいアルキル(シクロアルキルを含む)、置換されていてもよいヘテロアルキル、置換されていてもよいアリール基、又は、置換されていてもよいヘテロ脂環式基を示し、Xはナトリウムイオン、カリウムイオンなどの対イオンであり、R’は水素又は化学結合(例えば−S−R−SOX、又は大きな化合物の置換基)である。一般にアルキル基は1〜約16個、より一般的には1〜約8又は12個の炭素を有する。ヘテロアルキル基は、好ましくは1〜約16個の炭素、より一般的には1〜約8又は12個の炭素を有する、鎖中に1個以上のヘテロ原子(N、O又はS)を有する。炭素環式アリール基は、一般にフェニル及びナフチル等のアリール基である。ヘテロ芳香族基も同様に好ましいアリール基であり、一般に1〜約3個のN、O又はS原子と、1〜3個の独立した又は縮合した環を有し、例えばクマリニル、キノリニル、ピリジル、ピラジニル、ピリミジル、フリル、ピロリル、チエニル、チアゾリル、オキサゾリル、オキシジゾリル(oxidizolyl)、トリアゾリル、イミダゾリル、インドリル、ベンゾフラニル、ベンゾチアゾリルなどがあげられる。ヘテロ脂環式基は一般に1〜3個のN、O又はS原子と、1〜3個の土栗した又は縮合した環を有し、例えばテトラヒドロフラニル、テトラヒドロチエニル、テトラヒドロピラニル、ピペラジニル、モルホリノ、ピロリジニルなどがあげられる。置換されたアルキル、ヘテロアルキル、アリール又はヘテロ脂環式基の置換基は、C1−8アルコキシ;C1−8アルキル、ハロゲン、特に、F、Cl、及び、Br;シアノ;及びニトロなどがあげられる。
【0032】
より具体的には、有用な光沢剤には以下の式のものがあげられる。
XOS−R−SH
XOS−R−S−S−R−SOX 及び
XOS−Ar−S−S−Ar−SO
式中、Rは置換されていてもよいアルキル基、好ましくは1〜6個の炭素原子を有するアルキル基、より好ましくは1〜4個の炭素原子を有するアルキル基である。Arは置換されていてもよいフェニル又はナフチルなどの置換されていてもよいアリール基である。また、Xはナトリウムイオン又はカリウムイオンなどの好ましい対イオンである。
【0033】
特に好ましい光沢剤として、N,N−ジメチル−ジチオカルバミン酸−(3−スルホプロピル)エステル、3−メルカプト−プロピルスルホン酸−(3−スルホプロピル)エステル、3−メルカプト−プロピルスルホン酸(ナトリウム塩)、3−メルカプト−1−プロパンスルホン酸(カリウム塩)の炭酸−ジチオ−O−エチルエステル−S−エステル、ビススルホプロピルジスルフィド、3−(ベンズチアゾリル−S−チオ)プロピルスルホン酸(ナトリウム塩)、ピリジニウムプロピルスルホベタイン、3−メルカプトプロパン−1−スルホン酸ナトリウム、米国特許第3,778,357に開示されているスルホアルキルスルフィド化合物、ジアルキルアミノ−チオ−メチル−チオアルカンスルホン酸の酸化生成物である過酸化物、及び前記の混合物があげられる。その他の好ましい光沢剤は、米国特許第3,770,598、米国特許第4,374,709、米国特許第4,376,685、米国特許第4,555,315、及び米国特許第4,673,469にも記載されており、それら全ては参照して取り込まれる。本発明のめっき組成物に使用される特に好ましい光沢剤はN,N−ジメチル−ジチオカルバミン酸−(3−スルホプロピル)エステル、及び、ビス−ナトリウム−スルホノプロピル−ジスルフィドである。
【0034】
特に、従来の組成物における代表的な光沢剤の濃度が約0.05から1.0mgであるのに比べ、提供される銅の電解めっき組成物の光沢剤濃度は、めっき溶液1リットルあたり少なくとも約1.5mg(1.5mg/L)である。より好ましくは、本発明の電解めっき浴において、光沢剤濃度は少なくとも約1.75mg/L、さらに好ましくは少なくとも約2、2.5、3、3.5、又は、4mg/Lである。これ以上の光沢剤濃度、例えばめっき溶液の1リットルあたり少なくとも約10、15、20、30、40、50mgの光沢剤であっても適しており、むしろより好ましい。めっき溶液の1リットルあたり約20から約200mgの光沢剤濃度は様々な用途に適応する。
【0035】
好ましくは、光沢剤の濃度が、例えばめっき溶液の1リットルあたり少なくとも光沢剤が約1.5mgであるような比較的高い濃度で使用される。
【0036】
銅塩、電解質、及び、光沢剤に加え、本発明のめっき浴は様々な他の成分が含まれていてもよい。例えば、抑制剤、平滑化剤などの有機添加剤などがあげられる。
【0037】
本発明の組成物に使用される好ましい抑制剤は高分子物質であり、好ましくは異種原子で置換されているS、特に酸素に結合している高分子物質である。一般に好ましい抑制剤は、一般に次の式で表される高分子量ポリエーテルである。
R−O−(CXYCX’Y’O)
上記の式において、Rは約2〜20個の炭素原子を有するアルキル又はアリール基を表す。X、Y、X’、Y’はそれぞれ水素、好ましくはメチル、エチル、プロピルであるアルキル、フェニル等のアリール、ベンジル等のアラルキルを表し、好ましくはX、Y、X’、Y’の少なくとも1つが水素である。nは5〜100,000の整数を表す。好ましくは、Rはエチルで、nは12,000以上である。
【0038】
より具体的には、本発明において有用な抑制剤は、エトキシ化アミン、ポリオキシアルキレンアミン、アルカノールアミン等のアミン;アミド;ポリエチレングリコール、ポリアルキレングリコール、及び、ポリオキシアルキレングリコール等のポリグリコール型湿潤剤;高分子量のポリエーテル;ポリエチレンオキサイド(分子量300,000〜4,000,000);ポリオキシアルキレンのブロック共重合体;アルキルポリエーテルスルホネート;アルコキシ化ジアミン等の錯化界面活性剤;エントプロール(entprol)、クエン酸、エデト酸、酒石酸、酒石酸カリウムナトリウム、カプロン酸、ピリジンなどの1価又は2価の銅イオンのための錯化剤を含有する。
【0039】
本発明のめっき組成物に特に好ましい抑制剤は、市販されているポリエチレングリコール共重合体である。これらの重合体はBASFなどから入手でき、(BASFではテトロニック及びプルロニックという商品名で売られている)共重合体はChemaxから入手できる。Chemaxの約1800の重量平均分子量(M)を有するブチルアルコール−エチレンオキサイド−プロピレンオキサイド共重合体は特に好ましい。
【0040】
これらの抑制剤は、一般に浴の重量に応じて約1〜10,000ppmの濃度、より好ましくは約5〜10,000ppmの濃度の銅電解めっき溶液に加えられる。
【0041】
本発明の組成物にスズが使用される場合、好ましい非イオン性界面活性剤又は湿潤剤は、比較的低分子量の炭素数が7個までのアルキル基を有する脂肪族アルコールのエチレンオキサイド(“EO”)の誘導体であり、2個までの芳香環をもち、縮合されていてもよく、また炭素数が6個までのアルキル基で置換されていてもよい、芳香族アルコールのエチレンオキサイドの誘導体があげられるが、これらに限られるものではない。脂肪族アルコールは、飽和でも不飽和でもよい。エチレンオキサイドで誘導体化される前の芳香族アルコールは、一般に20個までの炭素原子を有する。このような脂肪族及び芳香族アルコールは硫酸塩又はスルホネート基等でさらに置換されていてもよい。好ましい湿潤剤として、EOを12モル有するエトキシ化ポリスチレン化フェノール、EOを5モル有するエトキシ化ブタノール、EOを16モル有するエトキシ化ブタノール、EOを8モル有するエトキシ化ブタノール、EOを12モル有するエトキシ化オクタノール、EOを12モル有するエトキシ化オクチルフェニル、エトキシ化/プロポキシ化ブタノール、エチレンオキサイド/プロピレンオキサイドブロック共重合体、EOを13モル有するエトキシ化ベータ・ナフトール、EOを10モル有するエトキシ化ベータ・ナフトール、EOを10モル有するエトキシ化ビスフェノールA、EOを13モル有するエトキシ化ビスフェノールA、EOを30モル有するスルホン化エトキシ化ビスフェノールA、及び、EOを8モル有するエトキシ化ビスフェノールAがあげられるが、これらに限られるものではない。一般に、これらの湿潤剤は0.1〜20g/L、好ましくは0.5〜10g/Lの量が加えられる。
【0042】
同様に、本発明のめっき浴、特に銅めっき浴において、1種以上の平滑化剤を使用することが一般に好ましい。好ましい平滑化剤の例は米国特許第3,770,598、米国特許第4,374,709、米国特許第4,376,685、米国特許第4,555,315、及び米国特許第4,673,459に記載され公表されている。一般に、有用な平滑化剤としてR−N−R’をもつ化合物である置換アミノ基を有するものがあげられる。式中、R、R’はそれぞれ置換又は無置換アルキル基、置換又は無置換アリール基を表す。一般に、アルキル基は1〜16個の炭素原子、より一般的には1〜4個の炭素原子を有する。好ましいアリール基として、置換又は無置換フェニール又はナフチルがあげられる。置換アルキル基及び置換アリール基の置換基は、例えばアルキル、ハロ、アルコキシなどであってもよい。
【0043】
より具体的には、好ましい平滑化剤として1−(2−ヒドロキシエチル)−2−イミダゾリジンチオン;4−メルカプトピリジン;2−メルカプトチアゾリン;エチレンチオ尿素;チオ尿素;アルキル化ポリアルキレンイミン;米国特許第3,956,084に開示されているフェナゾニウム化合物;重合体を有するN−ヘテロ芳香環;第4級化、アクリル化、ポリマー化アミン;ポリビニルカルバメート;ピロリドン;及びイミダゾールがあげられる。特に好ましい平滑化剤は、1−(2−ヒドロキシエチル)−2−イミダゾリジンチオンである。平滑化剤の一般的な濃度はめっき溶液1リットルあたり約0.05〜0.5mgである。
【0044】
スズが二価の状態で溶解しているのを保つために、本発明の電解質組成物に還元剤が加えられてもよい。好ましい還元剤は、ヒドロキノン、レゾルシノール及びカテコール等のヒドロキシ化芳香族化合物があげられるが、これらに限られるものではない。好ましい還元剤は、米国特許第4,871,429に開示されている。これらの還元剤の量は当業者には公知であるが、一般に約0.1g/L〜約5g/Lの間である。
本発明に従い、基板はパルスめっき法によってめっきされても好ましい。パルスめっき法では、前記したように、第1の金属は第1の還元電流密度でめっきされ、第2の異なる金属は第1とは異なる第2の還元電位でめっきされる。例えば、第1と第2の金属物質のめっきが約5V異なる還元電位で行われる場合、基板(半導体チップ基板等)は前記したようにめっき組成物に浸され、電極として作用する。めっき浴は室温かそれ以上、例えば65℃又はやや高い温度が適している。めっき組成物は使用中に空気噴霧器、被処理物(work piece)撹拌、インピンジメント攪拌、又はその他の適当な方法で撹拌されることが好ましい。めっきは基板の性質に応じて電流が1〜40ASFで行われるのが好ましい。より高い電流密度、50〜100、200、300、400、又は500ASF、又はそれ以上の電流密度も必要に応じて適用されてもよい。めっきの時間は析出される金属層の数や被処理物の難易度等に応じて5分から1時間又はそれ以上行われてもよい。
【0045】
めっき操作中、電圧は必要に応じて調整される。めっきサイクルの長さは一般に析出される特定の層の厚さに依存する。例えば、めっき組成物が一定時間、例えば0.25秒、0.5、0.75、1、2、3、4、5、10、20、30、40、50、又は60秒、又はそれ以上の間、第1の電流密度に上昇し(ramp)、その後、0.25秒、0.5、0.75、1、2、3、4、5、10、20、30、40、50、又は60秒、又はそれ以上の一定時間維持された、第2の電流密度のパルス(pulse)がつづき、その後再び第1の電流が一定時間パルスする。その後、第2の電流は再び一定時間パルスし、これが繰り返される。パルスの回数は、析出される金属層の数を提供する。
【0046】
金属層の厚さは異なっていてもよい。例えば好ましい金属層は各層につき少なくとも約20nmの厚さ、より一般には少なくとも約25、30、40、50、60、70、80、90、又は100nmの厚さである。その他の層は、0.5ミクロンまでの様々な厚さの層が使用されてもよい。層の厚さの違いは、一連のめっきされる金属の異なる層に適用されてもよい。
【0047】
本発明の組成が調整されためっき法は、手動、半手動又は自動システムによって実施できる。自動システムは一般に、各層の厚さと境界において、より性能が向上した金属析出と再生産性を提供するため好ましい。ある特定の自動めっきシステムがD.Rani et al., Nanotechnology, 7:143−143(1996)に記載されている。
【0048】
本発明により様々な基板がめっきされてもよいが、電子デバイス基板とオプトエレクトロニックデバイス基板が本発明によりめっきされ、複数の回路層を提供することが好ましい。典型的な電子デバイスは、マルチチップ・モジュールを有する半導体基板などの集積回路基板、リードフレームなどの電子パッケージ基板があげられる。特にソルダレジストの析出、はんだ可能仕上げである電子部品に関して、プリント回路基板も本発明によりめっきすることができる。その他の好ましい基板は、コンデンサチップ、抵抗チップであるがこれらに限られるものではない。
【0049】
例えば、半導体基板において、本発明によりウェハー基板をめっき浴に浸すと電極として機能する。第1の金属層(例えば導電性層)は第1の還元電位で析出され、第2の金属層(例えばより電気抵抗の大きい層)は第2の還元電位で析出される。これらの第1と第2の還元電位は一般に少なくとも約0.2V異なる。その後第1の層は再び第1の還元電位で析出され、これが繰り返される。プリント回路基板又はリードフレーム基板は同様の方法で処理することができる。
【0050】
ソルダレジストもまた、プリント回路基板又はその他の基板上で析出される。本発明の方法で析出される好ましいはんだ組成物は鉛を含まない。例えば本発明により、スズと銀、スズとコバルト、スズとビスマス、スズとアンチモン、スズと亜鉛、スズとニッケルなどの混合物が析出されてもよい。より詳細には、スズ/銀層において、スズ層は第1の還元電位で析出されてもよく、銀層は第2の還元電位で析出されてもよい。スズのその他の層は第1の還元電位で析出されてもよく、これが繰り返される。そのようなソルダレジストはプリント回路基板上の銅の回路トレースに被覆していてもよい。
【0051】
ここで述べている全ての文献は、参照することにより本明細書に取り込まれている。
【実施例】
【0052】
実施例1
水に混合した以下の成分を含む電解めっき浴が提供される。
成分 濃度
CuSO 5HO 70g/l
SO 175g/l
Cl 50ppm
抑制剤 0.875g/l
光沢剤 2.4mg/l
スルファミン酸ニッケル 1.5モル
上記組成物において、光沢剤はビス−カルシウム−ジスルフィドであり、抑制剤はBASFよりL62Dという商品名で売られているプロピレングリコール共重合体である。
【0053】
半導体のマイクロチップウェハー基板は、前記めっき組成物によってめっきされる。ウェハー基板は、電気的に陰極に付着し、めっき溶液は最大200RPMで回転しているウェハー基板の表面に導入される。好ましくは、第1の電流(mA/cm)は25℃で30秒間又はある一定の間、直流で送られる。第1とは異なる第2の電流はその後30秒間又は一定の間送られ、第1と第2の電流サイクルが数回繰り返される。
【0054】
本発明の前記の記載は、単にそれを例示するものであり、本発明の特許請求の範囲に述べられている本発明の精神又は範囲から逸脱することなく、変化および変更を成し得るものである。

Claims (31)

  1. 銅の金属源と銅以外の第2の金属源を有する電解めっき組成物と半導体基板を接触させ、第1の還元電位で半導体基板上の銅の第1の金属層を電解析出し、第1とは異なる還元電位で半導体基板上の銅の第2の金属層を電解析出することを有する、半導体基板上の複数の金属層を析出する方法。
  2. 第1の金属層が実質的に均一な銅の金属層である請求項1に記載の方法。
  3. 第2の金属層が銅の合金である請求項1に記載の方法。
  4. 第2の金属層が少なくとも1種の亜鉛、タンタル、ベリリウム、マグネシウム、ニッケル、チタン、スズ、パラジウム、銀、又は、カドミウムを有する請求項1に記載の方法。
  5. 第2の金属層が少なくとも1種の亜鉛、タンタル、ベリリウム、マグネシウム、ニッケル、チタン、スズ、パラジウム、銀、又は、カドミウムを有する銅の合金である請求項1に記載の方法。
  6. 第1と第2の還元電位が少なくとも約0.2V異なる請求項1に記載の方法。
  7. 複数の第1の金属層と複数の第2の金属層が相互に析出された請求項1に記載の方法。
  8. 第1の金属層が有用な導電性で、第2の金属層が実質的に第1の金属層より導電性が低い請求項1に記載の方法。
  9. 第1の金属層が電気回路として機能し、第2の金属層が絶縁層である請求項1に記載の方法。
  10. 基板が半導体デバイスのリードあるいは半導体デバイスの相互接続である請求項1に記載の方法。
  11. 複数の金属層を、銅の金属源と銅以外の第2の金属源を有する電解めっき組成物とプリント回路基板を接触させ、第1の還元電位でプリント回路基板上の銅の第1の金属層を電解析出し、第1とは異なる第2の還元電位でプリント回路基板上の第2の金属層を電解析出する電気回路構成を有するプリント回路基板上で析出する方法。
  12. 第1の金属層が実質的に均一な銅の金属層である請求項11に記載の方法。
  13. 第2の金属層が銅の合金である請求項11に記載の方法。
  14. 第2の金属層が少なくとも1種の亜鉛、タンタル、ベリリウム、マグネシウム、ニッケル、チタン、スズ、パラジウム、銀、又は、カドミウムを有する請求項11に記載の方法。
  15. 第2の金属層が少なくとも1種の亜鉛、タンタル、ベリリウム、マグネシウム、ニッケル、チタン、スズ、パラジウム、銀、又は、カドミウムを有する銅の合金である請求項11に記載の方法。
  16. 第1と第2の還元電位が少なくとも約0.2V異なる請求項11に記載の方法。
  17. 複数の第1の金属層と複数の第2の金属層が相互に析出される請求項11に記載の方法。
  18. 第1の金属層が有用な導電性で、第2の金属層が実質的に第1の金属層より導電性が低い請求項11に記載の方法。
  19. 第1の金属層が電気回路として機能し、第2の金属層が絶縁層である請求項11に記載の方法。
  20. はんだ物質が基板に析出される請求項11に記載の方法。
  21. 複数の金属層を、第1の金属源と第1とは異なる第2の金属源を有する電解めっき組成物と電子デバイス基板を接触させ、第1の還元電位で基板の第1の金属層を電解析出し、第1とは異なる還元電位で基板上の第2の金属層を電解析出することを含む、電子デバイス基板で析出する方法。
  22. 基板が半導体基板である請求項21に記載の方法。
  23. 基板が半導体パッケージ基板である請求項21に記載の方法。
  24. 基板がマルチチップモジュール、コンデンサチップ、抵抗チップ、リードフレーム、又は、オプトエレクトロニックデバイスである請求項21に記載の方法。
  25. 第1の金属層が実質的に均一なスズの金属層である請求項21に記載の方法。
  26. 第2の金属層がスズの合金である請求項21に記載の方法。
  27. 第2の金属層が少なくとも1種の亜鉛、ニッケル、銀、アンチモン、ビスマス、インジウム、コバルト、又は銅を有する請求項21に記載の方法。
  28. 第1と第2の還元電位が少なくとも約0.2V異なる請求項21に記載の方法。
  29. 複数の第1の金属層と複数の第2の金属層が相互に析出される請求項21に記載の方法。
  30. 第1の金属層が有用な導電性で、第2の金属層が実質的に第1の金属層より導電性が低い、請求項21から30のいずれかに記載の方法。
  31. 第1と第2の金属層が単めっき浴で析出される請求項21に記載の方法。
JP2002556406A 2000-11-03 2001-11-03 電子デバイス製造のための金属の電気化学的共析出 Pending JP2004518022A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24593700P 2000-11-03 2000-11-03
PCT/US2001/047369 WO2002055762A2 (en) 2000-11-03 2001-11-03 Electrochemical co-deposition of metals for electronic device manufacture

Publications (2)

Publication Number Publication Date
JP2004518022A true JP2004518022A (ja) 2004-06-17
JP2004518022A5 JP2004518022A5 (ja) 2005-05-19

Family

ID=22928699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002556406A Pending JP2004518022A (ja) 2000-11-03 2001-11-03 電子デバイス製造のための金属の電気化学的共析出

Country Status (7)

Country Link
US (1) US20020127847A1 (ja)
EP (1) EP1346083A2 (ja)
JP (1) JP2004518022A (ja)
KR (1) KR20030048110A (ja)
CN (1) CN1529772A (ja)
AU (1) AU2002245083A1 (ja)
WO (1) WO2002055762A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015065150A1 (ko) * 2013-11-04 2015-05-07 서울시립대학교 산학협력단 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법
KR20160125922A (ko) * 2015-04-22 2016-11-01 덕산하이메탈(주) 비정질 특성을 갖는 접합소재 및 이의 제조방법
KR20180009311A (ko) * 2016-07-18 2018-01-26 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 1,10-페난트롤린 화합물을 함유하는 인듐 전기도금 조성물 및 인듐의 전기도금 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030159941A1 (en) * 2002-02-11 2003-08-28 Applied Materials, Inc. Additives for electroplating solution
US6974767B1 (en) * 2002-02-21 2005-12-13 Advanced Micro Devices, Inc. Chemical solution for electroplating a copper-zinc alloy thin film
US7316772B2 (en) * 2002-03-05 2008-01-08 Enthone Inc. Defect reduction in electrodeposited copper for semiconductor applications
US8002962B2 (en) 2002-03-05 2011-08-23 Enthone Inc. Copper electrodeposition in microelectronics
JP4758614B2 (ja) * 2003-04-07 2011-08-31 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. 電気めっき組成物および方法
US20050045485A1 (en) * 2003-09-03 2005-03-03 Taiwan Semiconductor Manufacturing Co. Ltd. Method to improve copper electrochemical deposition
TW200632147A (ja) 2004-11-12 2006-09-16
US7771579B2 (en) * 2004-12-03 2010-08-10 Taiwan Semiconductor Manufacturing Co. Electro chemical plating additives for improving stress and leveling effect
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
DE102005014748B4 (de) 2005-03-31 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Technik zum elektrochemischen Abscheiden einer Legierung mit chemischer Ordnung
US7905994B2 (en) 2007-10-03 2011-03-15 Moses Lake Industries, Inc. Substrate holder and electroplating system
JP2010045140A (ja) * 2008-08-11 2010-02-25 Nec Electronics Corp リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
US9496145B2 (en) * 2014-03-19 2016-11-15 Applied Materials, Inc. Electrochemical plating methods
US9758896B2 (en) 2015-02-12 2017-09-12 Applied Materials, Inc. Forming cobalt interconnections on a substrate
US10988851B2 (en) 2015-09-02 2021-04-27 Dankook University Cheonan Campus Industry Academic Cooperation Foundation Method for manufacturing composition controlled thin alloy foil by using electro-forming
WO2018073011A1 (en) 2016-10-20 2018-04-26 Basf Se Composition for metal plating comprising suppressing agent for void free submicron feature filling
US11926918B2 (en) 2016-12-20 2024-03-12 Basf Se Composition for metal plating comprising suppressing agent for void free filing
RU2684423C1 (ru) * 2018-05-21 2019-04-09 Федеральное государственное бюджетное образовательное учреждение высшего образования "Саратовский государственный технический университет имени Гагарина Ю.А." (СГТУ имени Гагарина Ю.А.) Способ изготовления хеморезистора на основе наноструктур оксида цинка электрохимическим методом
JP7087759B2 (ja) * 2018-07-18 2022-06-21 住友金属鉱山株式会社 銅張積層板
US11901225B2 (en) 2021-09-14 2024-02-13 Applied Materials, Inc. Diffusion layers in metal interconnects

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713637B2 (ja) * 1973-09-04 1982-03-18
US4108739A (en) * 1973-09-04 1978-08-22 Fuji Photo Film Co., Ltd. Plating method for memory elements
BR8805772A (pt) * 1988-11-01 1990-06-12 Metal Leve Sa Processo de formacao de camada de deslizamento de mancal
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
JP4394234B2 (ja) * 2000-01-20 2010-01-06 日鉱金属株式会社 銅電気めっき液及び銅電気めっき方法
US6679983B2 (en) * 2000-10-13 2004-01-20 Shipley Company, L.L.C. Method of electrodepositing copper

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015065150A1 (ko) * 2013-11-04 2015-05-07 서울시립대학교 산학협력단 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법
KR20160125922A (ko) * 2015-04-22 2016-11-01 덕산하이메탈(주) 비정질 특성을 갖는 접합소재 및 이의 제조방법
KR102554104B1 (ko) * 2015-04-22 2023-07-12 덕산하이메탈(주) 비정질 특성을 갖는 접합소재 및 이의 제조방법
KR20180009311A (ko) * 2016-07-18 2018-01-26 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 1,10-페난트롤린 화합물을 함유하는 인듐 전기도금 조성물 및 인듐의 전기도금 방법
KR102023381B1 (ko) * 2016-07-18 2019-09-20 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 1,10-페난트롤린 화합물을 함유하는 인듐 전기도금 조성물 및 인듐의 전기도금 방법

Also Published As

Publication number Publication date
CN1529772A (zh) 2004-09-15
EP1346083A2 (en) 2003-09-24
WO2002055762A2 (en) 2002-07-18
AU2002245083A1 (en) 2002-07-24
US20020127847A1 (en) 2002-09-12
WO2002055762A3 (en) 2003-07-17
KR20030048110A (ko) 2003-06-18

Similar Documents

Publication Publication Date Title
JP2004518022A (ja) 電子デバイス製造のための金属の電気化学的共析出
US6444110B2 (en) Electrolytic copper plating method
US20040217009A1 (en) Electroplating bath
US6682642B2 (en) Seed repair and electroplating bath
US6610192B1 (en) Copper electroplating
JP4888913B2 (ja) マイクロ電子機器における銅電気沈積方法
US6679983B2 (en) Method of electrodepositing copper
US20040045832A1 (en) Electrolytic copper plating solutions
US20070012576A1 (en) Plating method
US20060183328A1 (en) Electrolytic copper plating solutions
WO2018073011A1 (en) Composition for metal plating comprising suppressing agent for void free submicron feature filling
EP1201790B1 (en) Seed layer
EP1477588A1 (en) Copper Electroplating composition for wafers
EP1199383A2 (en) Seed layer repair bath
JP2002302789A (ja) 電解質
KR20020032347A (ko) 시드층