CN1529772A - 用于电子器件制造的金属电化学共沉积 - Google Patents

用于电子器件制造的金属电化学共沉积 Download PDF

Info

Publication number
CN1529772A
CN1529772A CNA018209033A CN01820903A CN1529772A CN 1529772 A CN1529772 A CN 1529772A CN A018209033 A CNA018209033 A CN A018209033A CN 01820903 A CN01820903 A CN 01820903A CN 1529772 A CN1529772 A CN 1529772A
Authority
CN
China
Prior art keywords
metal level
metal
substrate
copper
reduction potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA018209033A
Other languages
English (en)
Inventor
E・R・奥陵
E·R·奥陵
巴耶斯
M·W·巴耶斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPOREI CORP
Rohm and Haas Electronic Materials LLC
Original Assignee
SIPOREI CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPOREI CORP filed Critical SIPOREI CORP
Publication of CN1529772A publication Critical patent/CN1529772A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

电解沉积金属层的新组成和方法，金属层包括在诸如半导体晶片或者印刷电路板的电子器件中的与相邻轨迹电隔离的金属轨迹(如电路图案)。本发明包括用组成可调的电镀方法提供得到隔离轨迹，也就是说，举例来讲就是使用单一的电镀液(电解质)以不同的电流密度或者还原电势来沉积两种不同的金属。

Description

用于电子器件制造的金属电化学共沉积
发明背景
1.发明领域
本发明包括电解沉积金属层的新组成和方法，金属层包括在电子器件中的与相邻轨迹电隔离的金属轨迹(如电路图案)。本发明包括用组成可调的电镀方法提供隔离线路，即，举例来讲就是使用单一的电镀液(电解质)以不同的电流密度或者还原电势来沉积两种不同的金属。
2.背景
对提高了密度和性能的半导体芯片和其它电子器件的需求给制造商施加持续的压力去改良互连技术。
典型的半导体器件包含半导体衬底如掺杂单晶硅，和多重介电层及导电轨迹。集成电路由一系列的导电图案构成，这些导电图案包括由布线间隔隔开的导电轨迹(线路)。在半导体的不同层中制备的导电图案利用层间的由导电金属填充的通路孔或者其它缝隙电连接。
典型地，铝(Al)已被用于芯片互连。然而，工业持续要求增强性能，包括超大规模集成和更快速的电路。结果，芯片互连需要在临界尺寸200nm或以下进行。
更新近地，铜电镀也已被用到半导体芯片制造中来提供芯片互连。传统上，半导体是通过铝导体互连的。然而，工业持续需求增强的性能，包括超大规模集成和更快速的电路。结果，芯片互连需要在临界尺寸200nm或以下进行。在这种几何条件下，铝的电阻率(在室温下理论上为2.65×10-8Ω/m)被认为是太高的以致不能让电信号在所需的速度下通过。理论电阻率为1.678×10-8Ω/m的铜被认为是满足下一代半导体微芯片需求的更合适的材料。
确定半导体芯片互连，尤其是铝互连的典型方法包括金属层的反应离子刻蚀，例如一种包括金属沉积，光刻图样，反应离子刻蚀确定线路和介电沉积的方法。然而，在铜基体系中，反应离子刻蚀是不实用的，因为此时具有足够蒸汽压的铜化合物是微量的，以致不能按所期望的来清除铜。
铜也能通过二氧化硅扩散，二氧化硅是在半导体器件制造中使用的一种普通的介电中间层物质，这种扩散会对器件性能起反作用，参见US专利6022808。具体地，这种铜扩散会导致所不希望的电路短寿命，或者相邻电路线路间的电流漏泄。
这样，就希望有制造电子器件，包括半导体芯片和半导体封装的新方法。这就尤其希望有新的方法来在电子器件中制造铜电路图案，其中铜电路在使用时不会表现出所不希望的电迁移或者电流漏泄。
发明概述
本发明包括制造金属膜或层的新组成和方法，金属膜或层包括在电子器件制造中的与相邻轨迹电隔离的金属轨迹(如电路图案)。尽管依据本发明，其它的金属也是适合于沉积的，但铜是优选的提供电路互连的沉积金属。优选利用的是组成可调的电镀方法，其中使用单一的电镀液(电解质)以不同的电流密度或者还原电势来沉积两种或多种不同的金属。
在本发明的优选方面，第一和第二电路图案与插入的阻挡式的层或者掺杂的层一起电解沉积。该阻挡层可以防止来自电路图案金属不需要的电迁移，从而避免诸如电流漏泄的缺陷。在第一和第二电路图案中的一个或者两个都是由铜组成的情况下，与电路金属如铜一起插入的由弱导电物质或者由如锌或磷的掺杂物构成的阻挡层，能够防止所不希望的铜和铜离子的迁移(尤其是向介电层中的扩散)，由此限制或减少器件缺陷，如电流漏泄。
隔离的电路轨迹用组成可调的电镀方法制成。也就是说，举例来讲就是这里使用单一的电镀液(电解质)以不同的电流密度来沉积两种不同的金属。例如，一种可用的单一的电镀液包含i)铜金属源和ii)阻挡层源，如一种铜合金和/或锌，钽，磷，铍，镁，镍，钛，锡，钯，银和镉中的一种或多种，这些物质起掺杂物的作用。以第一种还原电势来沉积铜，以第二种还原电势来沉积阻挡(掺杂)层物质，如铜合金。可以用其它物质来作阻挡层，包括金属或者不含铜的合金。然而，通常地，铜合金是与铜电路层一同使用的优选的掺杂层物质。
这样，在单一的电镀容器或程序下，可以在电子器件衬底上制成具有插入的阻挡层的多重电路图案，提供了一种显著提高的并可以流水作业的制造方法。另外，可以制成具有改良性能的，尤其是没有导电物质(如铜)的任何有害扩散的电路轨迹，所述的扩散可以导致器件缺陷，如所不希望的电流漏泄。
当电镀作为导电物质的铜时，优选沉积的是基本上均匀的铜层，例如该层由至少约90wt.％或95wt.％，96wt.％，97wt.％，98wt.％，99wt.％，或99.5wt.％的铜构成。如上所讨论的那样，这种铜层是有效的导体，例如可以用作电子电路。
电镀的第二种金属，例如像掺杂铜合金那样的导电较弱的金属，与第一种电镀金属，例如基本上均匀的铜层相比，优选地基本上导电较弱。也就是说，电信号能够通过第一金属层传播，而不会产生向第二金属层的迁移或电缺陷或其它类似的缺陷。
另一方面，本发明为可用作可钎焊精整或金属电阻(solderable finish or a metal resist)的组合物的电解沉积提供方法和制品，尤其是那些用在印刷电路板和其它电子封装器件制造中的含锡的组合物。用组成可调的电镀方法来沉积适于用作可钎焊精整或者金属电阻的组合物。优选的沉积组合物中不含铅，而且可以是锡和一种或者多种其它金属的混合物，如银，钴及其它类似的金属。
本发明进一步包括含有衬底，如微电子器件衬底，尤其是半导体芯片衬底的制品，该制品具有其上用本发明的方法得到的本发明的电镀组合物，包括由阻挡层隔开的第一和第二电路线路。本发明还进一步包括如微电子器件的含有衬底的制品，诸如其上电镀了本发明的可钎焊精整组合物的半导体芯片或者半导体封装。
本发明的其它方面在下文中进行公开。
发明详述
如上讨论的那样，本发明提供沉积金属层的新方法，包括能提供不同的金属层电镀的组成可调的电镀方法。
依照本发明，优选的电镀溶液是包含要沉积的电镀金属源的电镀液，包括水溶液和非水溶液。溶液可以是酸性的，或是碱性的，甚至是基本上中性的，尽管通常优选的是酸性溶液。适用的酸源包括如硫酸，盐酸和其它类似的酸。本发明的电镀组合物也适当地包含一种或者多种添加剂，以提高电镀金属的质量，如增亮剂，平整剂(leveler)，及其它类似的添加剂。
依照本发明可以电镀多种金属。电镀液应该能够沉积两种具有不同电阻率的物质。优选地，两种物质的电阻率应是足够不同的，以使第一种沉积物质可以有效的传导电信号，而第二种物质将作为电阻层，也就是说，第二层基本上应比第一层的导电要弱。
如上所讨论的，一种优选的可以作为电路层的第一种沉积物质是铜，尽管也可以采用其它的导电金属，如金，镍，银和其它类似的金属。典型地，适合于来沉积可钎焊精整材料的组成包括锡和一种或者多种导电金属，例如，但不限于，铜，银，钴，铟，镍，铋，锌和锑。尤其有用的可钎焊精整材料的是锡-银，锡-铋，锡-镍和锡-铟。
本发明中用来沉积铜的优选的电镀组合物包含铜源，第二种金属物质的电镀源和电解质，所述铜源典型的是铜盐，所述电解质优选的是酸性水溶液，如含有氯或者其它卤素离子源的硫酸溶液。电镀液中可以包含其它成分，如一种或多种增亮剂，一种或多种抑制剂，一种或多种平整剂，及其它类似的成分。
在沉积铜的电镀组合物中可以使用多种铜盐，包括的盐如硫酸铜，乙酸铜，四氟硼酸铜和硝酸铜。五水硫酸铜是一种尤其优选的铜盐。在本发明的电镀组合物中，适用的铜盐浓度在一个相当宽的范围。优选地，所用的铜盐浓度在大约10g/L到大约300g/L的电镀溶液，更优选的浓度在大约25g/L到大约200g/L的电镀溶液，进一步更加优选的浓度在大约40g/L到大约175g/L的电镀溶液。
为沉积锡，在本组成中可以使用种类广泛的锡化合物，适用的锡化合物包括，但不限于盐，比如卤化锡，硫酸锡；烷基磺酸锡如甲基磺酸锡；芳基磺酸锡如苯磺酸锡和甲苯磺酸锡；烷醇磺酸锡和其它类似的物质。优选的锡化合物是硫酸锡，氯化锡，烷基磺酸锡，或芳基磺酸锡，更优选的是硫酸锡或甲基磺酸锡。在本发明的电解质组成中有用的锡化合物的量是任意的，只要所能提供的锡的含量典型地在5-150g/L的范围，优选的在10-70g/L的范围。在本发明中，也可以方便的使用锡化合物的混合物，只要锡的总量在5-150g/L的范围。在本发明的电镀组合物中，可以使用多种物质来做第二种金属源。典型地，这些物质以任何可溶的形式加入到电镀组合物中。该物质应该能够在与沉积基本上均匀的铜电镀层或者锡电镀层(第一种金属)的电流密度不同的电流密度下单独沉积，或作为铜合金或者锡合金沉积。优选地，在同一电镀液中，以与沉积基本上均匀的铜镀层或锡镀层(第一种金属)的电流密度有至少大约1，2，3，4或5安培每平方英尺(ASF)的不同的电流密度来电镀第二种金属；更优选地，在同一电镀液中，以与沉积基本上均匀的铜镀层或锡镀层(第一种金属)的电流密度有至少大约6，7，8，9，10，12，15，18，20ASF的不同的电流密度来电镀第二种金属。
相似地，依照本发明，在第一种电镀金属和第二种电镀金属之间的还原电势的差异优选的至少大约为0.1V，更优选地，在第一种电镀金属(如铜)和第二种电镀金属(如铜合金比如铜与磷，锌等)之间的还原电势的差异至少大约为0.2，0.3，0.4，0.5，0.6，0.7，0.8，0.9，1.0，1.5，2，3，4或者5V。
另外地，用来作为第二种金属源的物质应提供比第一种金属电镀层电阻率大(导电弱)的金属层。第二种金属源相对于第一层导电物质应该有减小的离子迁移率。例如，适用的第二种金属源提供的电镀金属，应具有比第一导电层(如铜层)的电阻率大至少大约10％的电阻率(如以Ω-cm为单位)。更优选地，其电阻率应比第一导电层(如铜层)的电阻率大至少大约20％，30％，40％，50％，60％，70％，80％，90％，100％，125％，150％，200％，300％，400％或500％(如以Ω-cm为单位)。
更具体地，用作第二种金属源的物质合适的可以包括锌，铋，铟，铜(此时第一种金属是锡)，钴，锑，钽，镍，铍，镁，钛，锡，钯，银，铂，金和镉。这些物质可以单独沉积，或者更典型地可以作为第一种(较小电阻率的)金属物质的合金来沉积。至少这些物质中的一些将更优选地可由非水的组成来进行沉积，例如钽，镁，铍，钛等。
本发明的电镀液优选使用酸性电解质，典型的是酸性水溶液，且优选地包含卤素离子源，尤其是氯离子源。适合作为电解质的酸的例子包括硫酸，乙酸，氟硼酸和烷基或芳基磺酸，如甲磺酸，乙磺酸，丙磺酸，苯磺酸和甲苯磺酸。通常地，为铜优选的是硫酸，为锡优选的是烷基或芳基磺酸。氯是通常优选的卤素离子。在电镀溶液中适用的卤素离子浓度可以在一个很宽范围(如果使用了卤素离子)，例如，从大约0(没有使用卤素离子)到100ppm，更优选地，在大约25ppm到大约75ppm。
本发明也包括基本上或者完全不加酸的电镀液，其可以是中性的或者基本上是中性的(如pH从大约4到9)。该电镀组合物可以用与这里所公开的其它组成相同的成分以相同的方式来适当地制备，但不加酸。
如上所讨论的，本发明的电镀液中可以适当地包含一种或者多种添加剂，典型的是有机物质，以提高沉积金属层的特性。
依照本发明来沉积铜的电镀液中也优选的包含增亮剂。可用的增亮剂种类范围广，包括可以适当的使用熟知的增亮剂。典型的增亮剂包含一个或者多个硫原子，而且典型地，不含任何氮原子且分子量在大约1000或者以下。通常优选的增亮剂化合物含有硫化物基和/或磺酸基，尤其是那些包含如式R’-S-R-SO3X的基团的化合物，这里R是一种可选的取代烷基(包含环烷基)，可选的取代杂烷基(heteroalkyl)，可选的取代芳基，或者可选的取代杂脂环；X是抗衡离子，如钠或钾；R’是氢或一种化学键(即-S-R-SO3X或更大的化合物取代基)。典型的烷基有1到大约16个碳原子，更典型的有1到大约8或者12个碳原子。杂烷基在链中含有一个或多个杂原子(N，O或者S)，而且优选的含有1到大约16个碳，更典型的有1到大约8或12个碳。碳环芳基是典型的芳基，如苯基和萘基。杂芳基也是适用的芳基，而且典型的含有1到大约3个N，O或者S原子，以及1-3个分离环或者稠合环，包括例如香豆素(coumarinyl)，喹啉基，吡啶基，吡嗪基，嘧啶基，呋喃基，吡咯基，噻吩基，噻唑基，噁唑基，噁二唑基，三唑，咪唑基，吲哚基，苯并呋喃基，苯并噻唑，及类似的基团。杂脂环基典型的有1到3个N，O或者S原子，以及1-3个分离环或者稠合环，包括如：四氢呋喃基，噻吩基，四氢吡喃基，哌啶基，吗啉代，吡咯烷基，和类似的基团。取代烷基，杂烷基，芳基或者杂脂环基的取代基包括如：C1-8的烷氧基；C1-8的烷基；卤素，尤其是F，Cl和Br；氰基；硝基和类似的基团。
更具体地，可用的增亮剂包括那些具有下列式的物质：
XO3S-R-SH
XO3S-R-S-S-R-SO3X和
XO3S-Ar-S-S-Ar-SO3X
在上述式中，R是可选的取代烷基，优选的是含有1-6个碳原子的烷基，更优选的是含有1-4个碳原子的烷基；Ar是可选的取代芳基，如可选的取代苯基或者萘基；X是适宜的抗衡离子，如钠或钾。
一些具体适用的增亮剂包括例如N，N-二甲基-二硫代氨基甲酸-(3-磺基丙基)酯；3-巯基-丙磺酸-(3-磺基丙基)酯；3-巯基-丙磺酸(钠盐)；含3-巯基-1-丙磺酸(钾盐)的碳酸-二硫代-氧-乙酯-硫-酯；双磺基丙基二硫化物(bissulfopropyl disulfide)；3-(苯并噻唑基-硫-硫代)丙磺酸(钠盐)；吡啶鎓丙基磺基三甲铵乙内酯；3-巯基丙基-1-磺酸钠盐；在专利号为3778357的US专利中公开的磺烷基硫醚(sulfoalkyl sulfide)化合物；二烷基胺-硫代(thiox)-甲基-硫代烷基磺酸的过氧化物的氧化产品；及上述物质的组合。在专利号为3770598，4374709，4376685，4555315和4673469的US专利中也公开了另外的一些适用的增亮剂，所有这些在这里引入作为参考。在本发明的电镀组合物中尤其优选使用的增亮剂是N，N-二甲基-二硫代氨基甲酸-(3-磺基丙基)酯和二钠磺基丙基二硫化物。
特别的，在提供的铜电镀组合物中的增亮剂的浓度，与以前组成中的典型的在0.05-1.0mg/L的范围相比，至少为大约1.5mg/L电镀溶液。更优选地，在本发明的电镀液中，增亮剂的浓度为至少大约1.75mg/L，进一步更加优选地，为至少大约2，2.5，3，3.5或者4mg/L。甚至更高的增亮剂浓度将是适用的，或者甚至是优选的，例如至少大约10，15，20，30，40，50mg/L。对于许多应用来讲，电镀液中的增亮剂浓度在大约20到大约200mg/L的范围是合适的。
在电镀液中优选地使用一种相对高的增亮剂浓度，例如至少大约1.5mg/L。
除了铜盐，电解质和增亮剂外，本发明的电镀液中可选地可以含有多种其它组分，包括如抑制剂，平整剂及其它类似组分的有机添加剂。
在本发明的组成中优选使用的抑制剂是聚合物，优选的含有杂原子取代基，尤其是氧键。通常地，优选的抑制剂是那些高分子量的聚醚，例如那些符合下列式的物质：
R-O-(CXYCX’Y’O)nH
这里R是包含大约2-20个碳原子的芳基或者烷基；每个X，Y，X’和Y’是独立的氢；烷基优选的是甲基，乙基或丙基；芳基如苯基；芳烷基如苄基，并且优选地，X，Y，X’和Y’中的一个或者多个是氢；n是在5到100000之间的整数。优选地，R是乙基，n大于12000。
更具体地，在本发明中有用的抑制剂包括例如胺，像乙氧化胺，聚氧化烯胺和烷醇胺；氨基化合物；聚乙二醇类润湿剂，像聚乙二醇，聚亚烷基二醇和聚氧化烯二醇；高分子量聚醚；聚乙烯氧化物(摩尔质量在300000-4000000)；聚氧化烯的嵌段共聚物；烷基聚醚磺化物；络合表面活性剂，像烷氧基二胺；和铜及亚铜离子的络合剂，包括柠檬酸，乙二胺四乙酸，酒石酸，酒石酸钾钠，亚铜试剂和吡啶。
尤其适用于本发明的电镀组合物中的抑制剂是商业可获的聚乙二醇共聚物，包括聚乙二醇共聚物。这些聚合物可以从例如BASF(BASF用Tetronic和Pluronic商品名出售)得到，共聚物可以从Chemax得到。尤其优选的是Chemax的一种Mw在大约1800的丁基醇-环氧乙烷-环氧丙烷的共聚物。
典型地，这些抑制剂在铜电镀溶液中的加入浓度在大约1-10000ppm的范围，这取决于电镀液的重量，更优选的在大约5-10000ppm。
当锡应用在本组成中时，适用的非离子表面活性剂或者润湿剂包括，但不限于：含有最多7个碳的烷基的脂肪醇的相对低分子量的环氧乙烷(“EO”)衍生物，或者含有可达2个芳香环的芳香醇的环氧乙烷(“EO”)衍生物，这些环可以是稠合的，也可以用含最多6个碳的烷基来取代。脂肪醇可以是饱和的，或是不饱和的。在与环氧乙烷衍生之前，典型的芳香醇含有最多20个的碳原子。这些脂肪醇和芳香醇可以进一步被取代，如用硫酸根或磺酸基。适用的润湿剂包括，但不限于：含有12摩尔EO的乙氧基聚苯乙烯苯酚，含有5摩尔EO的乙氧基丁醇，含有16摩尔EO的乙氧基丁醇，含有8摩尔EO的乙氧基丁醇，含有12摩尔EO的乙氧基辛醇，含有12摩尔EO的乙氧基辛基苯酚，乙氧基/丙氧基丁醇，环氧乙烷/环氧丙烷嵌段共聚物，含有13摩尔EO的乙氧基β-萘酚，含有10摩尔EO的乙氧基β-萘酚，含有10摩尔EO的乙氧基双酚A，含有13摩尔EO的乙氧基双酚A，含有30摩尔EO的硫酸化乙氧基双酚A，和含有8摩尔EO的乙氧基双酚A。典型地，这些润湿剂的加入量为0.1-20g/L，优选的为0.5-10g/L。
在本发明的电镀液，尤其是铜电镀液中，通常也优选使用一种或者多种平整剂。在专利号为3770598，4374709，4376685，4555315和4673459的US专利中描述并规定了适用的平整剂的例子。通常，有用的平整剂包括那些含有取代氨基的物质，如含有R-N-R’的化合物，这里每个R和R’独立的是一种取代的或不取代的烷基或者取代的或不取代的芳基。典型的烷基含有1-6个碳原子，更典型的含有1-4个碳原子。适用的芳基包括可取代的或不可取代的苯基或者萘基。取代烷基和芳基的取代基可以是，举例来讲，烷基，卤代基和烷氧基。
更具体地，适用的平整剂包括如：1-(2-羟乙基)-2-咪唑烷硫酮；4-巯基吡啶；2-巯基噻唑啉；亚乙基硫脲；硫脲；烷化聚亚烷基亚胺；在专利号为3956084的US专利中公开的二甲基苯基吡唑酮鎓化合物；含有N-杂芳香环的聚合物；季碱化的，丙烯酸化的，聚合的胺；聚乙烯氨基甲酸盐；吡咯烷酮和咪唑。一种尤其优选的平整剂是1-(2-羟乙基)-2-咪唑烷硫酮；在电镀溶液中的平整剂的典型浓度在大约0.05-0.5mg/L。
在本发明的电解质组成中可以加入还原剂，以有助于使锡保持在可溶的二价态。适用的还原剂包括，但不限于：对苯二酚和羟基化的芳香族化合物，如间苯二酚，邻苯二酚及其它类似的物质。适用的还原剂是那些在专利号为4871429的US专利中公开的物质。本领域技术人员对这些还原剂的用量非常熟悉，但典型的在从大约0.1g/L到大约5g/L的范围。
依据本发明，用脉冲电镀方案来电镀适合的衬底，其中如上讨论的，以第一种还原电势电镀第一种金属，以与第一种还原电势不同的第二种还原电势电镀第二种不同的金属。例如，如果第一种和第二种金属物质可以用差别大约为5V的还原电势来有效地进行电镀，衬底(如半导体芯片衬底)就可以浸入到如上讨论的电镀组合物中，并以衬底作为电极。适宜地，电镀液可以为室温或者高于室温的温度，如达到比65℃高一些。优选地，在使用中，用如空气喷溅(airsparger)，工件搅拌(work piece gaitation)，冲击(impingment)或者其它适用的方法对电镀组合物进行搅拌。优选的在从1到40ASF的电流范围下进行电镀，这取决于衬底的特性。如果需要，甚至可以使用更高的电流密度，如从50到100，200，300，400或500，或者更高的ASF。电镀时间可以从5分钟到1小时或者更长，这取决于比如沉积金属层的数量和工件的难度。
在电镀进程中，依照需要来对电势进行调节。每个电镀周期的长度通常决定了特定沉积层的厚度。例如，电镀组合物可先跳跃到第一种电流密度作用一段特定的时间，如0.25秒，0.5，0.75，1，2，3，4，5，10，20，30，40，50或60秒或更长，接着用第二种电流密度的“脉冲”保持一段特定的时间，如0.25秒，0.5，0.75，1，2，3，4，5，10，20，30，40，50或60秒或更长，然后，再用第一种电流“脉冲”作用一段特定的时间，进而再用第二种电流“脉冲”作用一段特定的时间，如此循环。脉冲的次数决定了沉积的金属层数目。
金属层的厚度也可以适当地改变。例如适用的金属层可以至少大约20nm厚，更典型的每层至少大约25，30，40，50，60，70，80，90或者100nm厚。也可使用其它多种的层厚度，如可达0.5微米的厚度。在系列的电镀金属中，不同的层可以使用不同的厚度。
依据本发明的组成可调的电镀可以通过手动，半手动或者自动系统进行。通常优选的是自动系统，对于每层的厚度和边界和其它方面，其可以提供具有提高的质量和再现性的金属沉积物。D.Rani等在1996年的Nanotechnology，第7期，第143-143页中已描述了某种自动电镀系统。
根据本发明可以对种类广泛的衬底进行电镀。然而，优选地，依据本发明，电镀电子器件衬底和光电子器件衬底以提供多重电路层。作为例子的电子器件包括集成电路衬底，如半导体衬底，包括多芯片模块，和其它电子封装衬底，如引线框。依据本发明也可以对印刷电路板进行电镀，尤其是对于使用可钎焊精整材料的焊接电阻或者电子部件的沉积。其它适用的衬底包括，但不限于，片状电容器和片状电阻。
例如，对于半导体衬底，可依据本发明将晶片衬底浸入到电镀液中并作为电极。以第一种还原电势沉积第一种金属层(如导电层)，以第二种还原电势沉积第二种金属层(如电阻较大层)。典型地，这些第一种还原电势和第二种还原电势的差别在至少大约0.2V，然后，以第一种还原电势再沉积第一种金属层，并如此循环。印刷电路板或者引线框衬底可以用相似的方式进行处理。
焊接电阻也可以沉积在印刷电路板衬底或者其它衬底上。用本发明的方法沉积的优选的焊接组合物中不含铅。这样，例如，依据本发明，可以沉积锡和银，锡和钴，锡和铋，锡和锑，锡和锌，锡和镍的混合物及其它相类似的混合物。更具体地，对锡/银层，锡层可以在第一种还原电势沉积，银层可以在第二种还原电势沉积，然后再以第一种还原电势来沉积另一个锡层，并如此循环。这种焊接电阻可以涂覆在印刷电路板的铜电路轨迹上。
这里公开的所有文件于此引入作为参考。
实施例1
提供一种电解电镀液，其中包含在水中混合的如下成分：
成分                        浓度
CuSO45H2O               70g/L
H2SO4                    175g/L
Cl                         50ppm
抑制剂                      0.875g/L
增亮剂                      2.4mg/L
氨基磺酸镍              1.5摩尔
在上述组成中，增亮剂是二钠-磺基丙基-二硫化物，抑制剂是BASF出售的商品名为L62D的丙稀乙二醇共聚物。
用上述电镀组合物电镀半导体微芯片晶片，将晶片与阴极电接触，并将电镀液泵压到晶片表面上，晶片以200RPM以上的转速旋转。用第一种电流(mA/cm2)在25℃以直流波的形式适宜地作用30秒或者其它特定的一段时间。接着以与第一种电流不同的第二种电流作用30秒或者其它一段特定的时间。然后将第一种和第二种电流周期多次重复。
前面对本发明的描述仅仅是说明性的，应该明白在不脱离下面的权利要求中所规定的本发明的主旨和范围的情况下，变动和改良是有效的。

Claims (31)

1.一种在半导体衬底上沉积多重金属层的方法，包括：
将半导体衬底与电解电镀组合物相接触，该电镀组合物包含铜金属源和与铜不同的第二种金属源；
在半导体衬底上，以第一种还原电势电解沉积第一种铜的金属层；
在半导体衬底上，以与第一种还原电势不同的第二种还原电势电解沉积第二种金属层。
2.权利要求1中的方法，其中第一种金属层是基本上均匀的铜金属层。
3.权利要求1中的方法，其中第二种金属层是铜合金。
4.权利要求1中的方法，其中第二种金属层包含锌，钽，铍，镁，镍，钛，锡，钯，银和镉中的一种或多种。
5.权利要求1中的方法，其中第二种金属层是含有锌，钽，铍，镁，镍，钛，锡，钯，银和镉中的一种或多种的铜合金。
6.权利要求1中的方法，其中第一种和第二种还原电势的差别至少大约为0.2V。
7.权利要求1中的方法，其中多层第一种金属层与多层第二种金属层交替沉积。
8.权利要求1中的方法，其中第一种金属层有效的导电，且第二种金属层基本上比第一层的导电弱。
9.权利要求1中的方法，其中第一种金属层作为电子电路，且第二种金属层作为绝缘层。
10.权利要求1中的方法，其中衬底是半导体器件的引线或者半导体器件的互连线。
11.一种在上面有电路的印刷电路板衬底上沉积多重金属层的方法，包括：
将印刷电路板衬底与电解电镀组合物相接触，电镀组合物包含铜金属源和与铜不同的第二种金属源；
在印刷电路板衬底上，以第一种还原电势电解沉积第一种铜的金属层；
在印刷电路板衬底上，以与第一种还原电势不同的第二种还原电势电解沉积第二种金属层。
12.权利要求11中的方法，其中第一种金属层是基本上均匀的铜金属层。
13.权利要求11中的方法，其中第二种金属层是铜合金。
14.权利要求11中的方法，其中第二种金属层包含锌，钽，铍，镁，镍，钛，锡，钯，银和镉中的一种或多种。
15.权利要求11中的方法，其中第二种金属层是包含锌，钽，铍，镁，镍，钛，锡，钯，银和镉中的一种或多种的铜合金。
16.权利要求11中的方法，其中第一种和第二种还原电势的差别为至少大约0.2V。
17.权利要求11中的方法，其中多层第一种金属层与多层第二种金属层交替沉积。
18.权利要求11中的方法，其中第一种金属层有效的导电，且第二种金属基本上比第一层的导电弱。
19.权利要求11中的方法，其中第一种金属层作为电路，且第二种金属层作为绝缘层。
20.权利要求11中的方法，其中在衬底上沉积了一种钎焊材料。
21.一种在电子器件衬底上沉积多重金属层的方法，包括：
将电子器件衬底与电解电镀组合物相接触，电镀组合物包含第一种金属源和与第一种金属不同的第二种金属源；
在衬底上，以第一种还原电势电解沉积第一种金属层；
在衬底上，以与第一种还原电势不同的第二种还原电势电解沉积第二种金属层。
22.权利要求21中的方法，其中衬底是半导体衬底。
23.权利要求21中的方法，其中衬底是半导体封装衬底。
24.权利要求21中的方法，其中衬底是多芯片模块，片状电容器，片状电阻器，引线框，或者光电子器件。
25.权利要求21中的方法，其中第一种金属层是基本上均匀的锡金属层。
26.权利要求21中的方法，其中第二种金属层是锡合金。
27.权利要求21中的方法，其中第二种金属层包含锌，镍，银，锑、铋，铟，钴和铜中的一种或多种。
28.权利要求21中的方法，其中第一种和第二种还原电势的差别为至少大约0.2V。
29.权利要求21中的方法，其中多层第一种金属层与多层第二种金属层交替沉积。
30.权利要求21至30中的任意一个中的方法，其中第一种金属层有效的导电，且第二种金属基本上比第一层的导电弱。
31.权利要求21中的方法，其中第一种金属层和第二种金属层从单一电镀液中沉积。
CNA018209033A 2000-11-03 2001-11-03 用于电子器件制造的金属电化学共沉积 Pending CN1529772A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24593700P 2000-11-03 2000-11-03
US60/245,937 2000-11-03

Publications (1)

Publication Number Publication Date
CN1529772A true CN1529772A (zh) 2004-09-15

Family

ID=22928699

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA018209033A Pending CN1529772A (zh) 2000-11-03 2001-11-03 用于电子器件制造的金属电化学共沉积

Country Status (7)

Country Link
US (1) US20020127847A1 (zh)
EP (1) EP1346083A2 (zh)
JP (1) JP2004518022A (zh)
KR (1) KR20030048110A (zh)
CN (1) CN1529772A (zh)
AU (1) AU2002245083A1 (zh)
WO (1) WO2002055762A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112899735A (zh) * 2014-03-19 2021-06-04 应用材料公司 电化学电镀方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030159941A1 (en) * 2002-02-11 2003-08-28 Applied Materials, Inc. Additives for electroplating solution
US6974767B1 (en) * 2002-02-21 2005-12-13 Advanced Micro Devices, Inc. Chemical solution for electroplating a copper-zinc alloy thin film
US8002962B2 (en) 2002-03-05 2011-08-23 Enthone Inc. Copper electrodeposition in microelectronics
US7316772B2 (en) * 2002-03-05 2008-01-08 Enthone Inc. Defect reduction in electrodeposited copper for semiconductor applications
JP4758614B2 (ja) * 2003-04-07 2011-08-31 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電気めっき組成物および方法
US20050045485A1 (en) * 2003-09-03 2005-03-03 Taiwan Semiconductor Manufacturing Co. Ltd. Method to improve copper electrochemical deposition
TW200632147A (zh) 2004-11-12 2006-09-16
US7771579B2 (en) * 2004-12-03 2010-08-10 Taiwan Semiconductor Manufacturing Co. Electro chemical plating additives for improving stress and leveling effect
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
DE102005014748B4 (de) * 2005-03-31 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Technik zum elektrochemischen Abscheiden einer Legierung mit chemischer Ordnung
US7905994B2 (en) 2007-10-03 2011-03-15 Moses Lake Industries, Inc. Substrate holder and electroplating system
JP2010045140A (ja) * 2008-08-11 2010-02-25 Nec Electronics Corp リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
WO2015065150A1 (ko) * 2013-11-04 2015-05-07 서울시립대학교 산학협력단 합금 도금액과 펄스전류를 이용한 다층 도금 박막 제조방법
US9758896B2 (en) 2015-02-12 2017-09-12 Applied Materials, Inc. Forming cobalt interconnections on a substrate
WO2016171526A1 (ko) * 2015-04-22 2016-10-27 덕산하이메탈(주) 나노 그레인 사이즈에 의한 발열 반응을 이용한 저온 소결 접합소재 및 이의 제조방법
WO2017039402A1 (ko) * 2015-09-02 2017-03-09 단국대학교 천안캠퍼스 산학협력단 전주를 이용한 다양한 조성의 합금 박막 제조 방법
US9809892B1 (en) * 2016-07-18 2017-11-07 Rohm And Haas Electronic Materials Llc Indium electroplating compositions containing 1,10-phenanthroline compounds and methods of electroplating indium
WO2018073011A1 (en) 2016-10-20 2018-04-26 Basf Se Composition for metal plating comprising suppressing agent for void free submicron feature filling
JP2020502370A (ja) 2016-12-20 2020-01-23 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ ボイドフリーでの埋め込みのための抑制剤を含む金属めっきのための組成物
RU2684423C1 (ru) * 2018-05-21 2019-04-09 Федеральное государственное бюджетное образовательное учреждение высшего образования "Саратовский государственный технический университет имени Гагарина Ю.А." (СГТУ имени Гагарина Ю.А.) Способ изготовления хеморезистора на основе наноструктур оксида цинка электрохимическим методом
JP7087759B2 (ja) * 2018-07-18 2022-06-21 住友金属鉱山株式会社 銅張積層板
US11901225B2 (en) * 2021-09-14 2024-02-13 Applied Materials, Inc. Diffusion layers in metal interconnects

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713637B2 (zh) * 1973-09-04 1982-03-18
US4108739A (en) * 1973-09-04 1978-08-22 Fuji Photo Film Co., Ltd. Plating method for memory elements
BR8805772A (pt) * 1988-11-01 1990-06-12 Metal Leve Sa Processo de formacao de camada de deslizamento de mancal
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
JP4394234B2 (ja) * 2000-01-20 2010-01-06 日鉱金属株式会社 銅電気めっき液及び銅電気めっき方法
US6679983B2 (en) * 2000-10-13 2004-01-20 Shipley Company, L.L.C. Method of electrodepositing copper

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112899735A (zh) * 2014-03-19 2021-06-04 应用材料公司 电化学电镀方法
CN112899735B (zh) * 2014-03-19 2022-05-31 应用材料公司 电化学电镀方法

Also Published As

Publication number Publication date
WO2002055762A2 (en) 2002-07-18
KR20030048110A (ko) 2003-06-18
WO2002055762A3 (en) 2003-07-17
AU2002245083A1 (en) 2002-07-24
JP2004518022A (ja) 2004-06-17
US20020127847A1 (en) 2002-09-12
EP1346083A2 (en) 2003-09-24

Similar Documents

Publication Publication Date Title
CN1529772A (zh) 用于电子器件制造的金属电化学共沉积
US6610192B1 (en) Copper electroplating
US6682642B2 (en) Seed repair and electroplating bath
US6444110B2 (en) Electrolytic copper plating method
KR101089618B1 (ko) 전기도금조
EP1741804A1 (en) Electrolytic copper plating method
KR101805642B1 (ko) 산 구리 전기도금 조로부터 기판 상의 비아 내로 구리를 전기도금하는 방법
CN1592800A (zh) 镀铜电解液
US20070012576A1 (en) Plating method
WO2012175249A1 (en) Method for copper plating
US20060183328A1 (en) Electrolytic copper plating solutions
EP2963158B1 (en) Plating method
US20050020068A1 (en) Plating method
US20080087549A1 (en) Additive For Copper Plating And Process For Producing Electronic Circiut Substrate Therewith
US20040222104A1 (en) Electroplating composition
US20020074242A1 (en) Seed layer recovery
KR20230037553A (ko) 코발트 시드 상의 구리 전기도금을 위한 조성물
EP1148156A2 (en) Copper Electroplating
KR20230004671A (ko) 구리 성막물을 전해 성막하기 위한 산성 수성 조성물

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication