KR102254080B1 - 소결 재료들에 두꺼운 구리층들을 퇴적하기 위한 방법 - Google Patents

소결 재료들에 두꺼운 구리층들을 퇴적하기 위한 방법 Download PDF

Info

Publication number
KR102254080B1
KR102254080B1 KR1020157031997A KR20157031997A KR102254080B1 KR 102254080 B1 KR102254080 B1 KR 102254080B1 KR 1020157031997 A KR1020157031997 A KR 1020157031997A KR 20157031997 A KR20157031997 A KR 20157031997A KR 102254080 B1 KR102254080 B1 KR 102254080B1
Authority
KR
South Korea
Prior art keywords
layer
copper
sintered layer
electrically conductive
electrodepositing
Prior art date
Application number
KR1020157031997A
Other languages
English (en)
Other versions
KR20160007520A (ko
Inventor
마르쿠스 글뢰덴
헤르코 겐트
니나 담브로브스키
앤서니 맥넬리
로베르트 뤼터
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20160007520A publication Critical patent/KR20160007520A/ko
Application granted granted Critical
Publication of KR102254080B1 publication Critical patent/KR102254080B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C25D5/38—Pretreatment of metallic surfaces to be electroplated of refractory metals or nickel
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C25D5/42—Pretreatment of metallic surfaces to be electroplated of light metals
    • C25D5/44—Aluminium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning And De-Greasing Of Metallic Materials By Chemical Methods (AREA)

Abstract

본 발명은 전기 전도성 소결층에 두꺼운 구리층을 전착하기 위한 방법에 관한 것이다. 두꺼운 구리층은 높은 부착 강도를 가지고, 결함 및 내부 응력이 적고, 높은 전기 및 열 전도율을 갖는다. 소결층 상의 두꺼운 구리층은 고전력 전자 용도를 위한 인쇄 회로 보드들에 적합하다.

Description

소결 재료들에 두꺼운 구리층들을 퇴적하기 위한 방법{METHOD FOR DEPOSITING THICK COPPER LAYERS ONTO SINTERED MATERIALS}
본 발명은 전기 전도성 소결층에 구리층을 전착하기 위한 방법에 관한 것이다.
인쇄 회로 보드들 (PCB) 의 제조시 양호한 내고온성, 양호한 열 전도율, 높은 기계적 안정성 및 양호한 전기 절연성 때문에 세라믹 재료들이 기판들로서 사용된다. 특히, 세라믹 기판들은, 전류 흐름이 다량의 열을 발생시키는 고전력 전자 용도에 대해 유리하다.
PCB 용 세라믹 기판들을 사용시 과제는 세라믹 기판에 적용되는 전도성 금속층들 또는 금속 도체 라인들의 양호한 부착을 달성하는 것이었다. 세라믹 표면에 접착층으로서 제 1 얇은 금속층을 적용하는 다수의 방법들이 공지되어 있다. 예를 들어, 진공 또는 스퍼터링 방법들에 의해 (US 5,242,535 A), 얇은 금속 포일들을 기판 표면에 적층함으로써 (AT 407 536 B), 금속 분말 함유 페이스트를 기판 표면에서 소결함으로써 또는 습식 화학적, 무전해 금속 도금에 의해 (US 4,888,208 A) 얇은 금속층들이 세라믹 기판들에 적용되었다.
소결된 금속 분말 함유 페이스트로 만들어진 접착층들은 세라믹 기판들에 양호한 부착성을 보였다. 유럽 특허 출원 EP 974 565 A1 은 예를 들어 텅스텐 분말의 페이스트로 커버되고 동시에 소결되어서 상부에 접착 텅스텐 층을 구비한 질화 알루미늄 세라믹 기판을 발생시키는 질화 알루미늄의 그린 시트를 개시한다. 니켈 인 합금층은 텅스텐 층에 도금되고 다시 소결되었다. 금속층들은 상부에 1 ㎜ 두께의 구리 플레이트를 적층함으로써 더욱 두꺼워졌다.
일반적으로, 전도 경로들로서 적합한 두께를 가지는 금속층들을 생성하도록 접착 금속층에 추가 금속층이 적용된다. 이런 더 높은 두께의 추가 금속층들은, 예를 들어, 두꺼운 금속 플레이트들의 납땜에 의해 또는 접착 금속층으로 금속의 무전해 퇴적 또는 전착에 의해 (US 4,888,208 A) 적용될 수 있다.
세라믹 기판들에 양호한 부착을 제공하는 소결된 금속 분말 함유 페이스트의 장점에도 불구하고, 결과적인 소결된 금속층들은 단점들을 또한 가지고 있다. 한편으로는, 특히 패턴 구조들에서, 균질한 합금화는 달성하기 어렵다. 다른 한편으로는, 전체 기판 영역에 대해 균질한 두께를 적용하는 것이 어렵다. 게다가, 페이스트는 유기 화합물들, 용매들, 용제들, 바인딩 재료 등과 같은 추가 성분들을 함유한다.
소결 프로세스 중 이런 추가 성분들은 소결된 금속층의 표면에서 보이드들과 블리스터들 및 클링커들 (clinkers), 추가 불순물들과 산화물들을 유발한다.
따라서, 종래 기술에서 소결된 금속층들은 보통 처음에 소결된 금속층의 표면에서 불순물들과 산화물들의 불리한 효과를 보상하는 습식 화학적 무전해 퇴적 방법들에 의해 얇은 금속층으로 커버된다.
클링커, 추가 불순물들 및 산화물들은 추가 금속층들의 부착을 저해하고 습식 화학적 증착 방법들에 의해 적용된 추가 금속층들에 결함을 유발한다. 전기 및 열 전도율을 저해하는 결절들 (nodules) 및 위스커들 (whiskers) 과 같은 결함들이 관찰되었다. 또한, 소결층에 전착된 구리층을 부착하지 않거나 불량한 부착을 유발하는 리프팅들과 같은 결함들이 발생하였다.
특히, 고전력 전자 용도들에서 PCB 들은 높은 열 응력에 노출되고 따라서 기판에 대한 금속층들의 양호한 부착이 매우 중요한 인자이다. 또한, 고전력 전자 용도들은 양호한 전기 및 열 전도율을 제공하도록 높은 단면 치수의 금속층들 및 금속 회로 경로들을 요구한다. 습식 화학적 전착 방법들이 이 목적으로 공지되어 있지만 전형적인 프로세스 파라미터들을 갖는 전착은 긴 프로세스 지속기간을 가지고 이는 덜 경제적이다. 긴 프로세스 시간의 단점은 더 높은 전류 밀도들을 적용함으로써 해결될 수 있다. 그러나, 높은 전류 밀도들은, 전도층의 순도 및 전도율을 감소시키는 빌트 인 (built ins) 의 위험을 증가시킨다. 전착의 추가 장점들은 연속층으로서 기판의 전체 표면을 커버하거나 기판 표면의 단지 하나 이상의 부분들을 커버하고 다른 두께의 금속층들로 전방측과 후방측을 커버할 수 있는 가능성에 있다.
긴 프로세스 시간의 불리한 효과 외에도 초기에 발생하는 작은 도금 결함들은 금속층의 두께가 증가함에 따라 증가한다. 이것은 후에 결절들, 위스커들 및 덴드라이트들 (dendrites) 로 바뀌는 금속층의 거칠기를 증가시킴으로써 뚜렷해진다. 10 ㎛ 미만 두께의 금속층들에서는 무시할 수 있는 초기의 작은 결함들이 금속 퇴적 중 동시에 증가하고 10 ㎛ 초과 두께의 금속층들에서는 특히 두드러져 받아들일 수 없게 된다.
따라서, 본 발명의 목적은 전기 전도성 소결층에 금속층을 직접 전착시키기 위한 방법을 제공하는 것으로, 금속층은 소결층에 대한 양호한 부착, 적은 수의 도금 결함들 및 양호한 전기 및 열 전도율을 갖는다.
상기 목적은, 전기 전도성 소결층에 적어도 하나의 구리층을 전착하기 위한 방법으로서, 상기 방법은,
(i) 적어도 하나의 전기 전도성 소결층을 제공하는 단계,
(i.a) 상기 적어도 하나의 전기 전도성 소결층을 전처리하는 단계,
(ⅱ) 상기 소결층을 전해 구리 도금 용액과 접촉시키고 상기 소결층과 적어도 하나의 애노드 사이에 전류를 인가하는 단계, 및
(ⅲ) 그리하여 상기 소결층에 구리층을 퇴적하는 단계를 포함하고,
상기 소결층을 전처리하는 단계는,
(i.aa) 상기 적어도 하나의 전기 전도성 소결층을 황 용액 및 산화제를 포함하는 마이크로 에칭액과 접촉시키는 단계 (i.aa) 를 포함한다.
본 발명의 방법은 결함들이 없거나 결함들이 적고, 즉 거의 결함들이 없는 구리층들을 제공하여서, 높은 내열성, 양호한 전기 및 열 전도율과 전기 전도성 소결층에 대한 양호한 부착을 유발한다.
본 발명의 방법은, 단계 (i) 와 단계 (ⅱ) 사이에, 적어도 하나의 전기 전도성 소결층이 마이크로 에칭액과 접촉되는 단계 (i.aa) 를 추가로 포함한다. 이 방법 단계는 추가로 표면 결함 수를 감소시키고 퇴적된 구리층의 부착 강도를 증가시킨다.
전해 구리 도금 용액은 구리 이온들, 염화 이온들, 황산 및 저농도의 레벨러 (leveller) 와 고농도의 담체를 함유한 산성 용액일 수도 있다. 이 전해 구리 도금 용액은 높은 두께에도 불구하고 낮은 응력을 가지는 고순도의 구리층들의 퇴적을 유발한다.
본 발명의 방법의 단계 (ⅱ) 는 구리를 퇴적하기 위한 펄스 도금 방법을 사용하는 것을 포함할 수도 있다. 펄스 도금은 표면 결함들의 수를 추가로 감소시킨다.
도 1 은 본 발명의 방법 (도 1a) 에 의해 구리층으로 전착되고 종래 기술 방법 (도 1b) 에 의해 구리층으로 전착된 소결 금속층을 갖는 세라믹 기판들이다.
도 2 는 레지스트로 적어도 부분적으로 커버되는 소결층을 위한 본 발명의 방법 단계들의 스킴 (scheme) 이다.
도 3 은 레지스트가 없는 소결층을 위한 본 발명의 방법 단계들의 스킴이다.
본 발명의 방법은 전기 전도성 소결층에 적어도 하나의 구리층을 전착하기 위한 방법으로서, 상기 방법은,
(i) 적어도 하나의 전기 전도성 소결층을 제공하는 단계,
(i.a) 상기 적어도 하나의 전기 전도성 소결층을 전처리하는 단계,
(ⅱ) 상기 소결층을 전해 구리 도금 용액과 접촉시키고 상기 소결층과 적어도 하나의 애노드 사이에 전류를 인가하는 단계, 및
(ⅲ) 그리하여 상기 소결층에 구리층을 퇴적하는 단계를 포함하고,
상기 소결층을 전처리하는 단계는,
(i.aa) 상기 적어도 하나의 전기 전도성 소결층을 황 용액 및 산화제를 포함하는 마이크로 에칭액과 접촉시키는 단계 (i.aa) 를 포함한다.
본 발명의 방법은 결함들이 없거나 결함들이 적고, 즉 거의 결함들이 없는 구리층들을 제공하여서, 높은 내열성, 양호한 전기 및 열 전도율과 전기 전도성 소결층에 대한 양호한 부착을 유발한다. 전기 전도성 소결층은 본원에서 소결층으로서 약칭된다.
본 발명의 방법의 일 실시형태에서, 적어도 하나의 전기 전도성 소결층이 기판에 제공된다. 소결층은 기판의 외부면에 위치한다.
기판은 양호한 내열성 및 높은 열 전도율을 가지는 재료로 만들어진다. 기판의 재료는 예를 들어 1200 ℃ 의 온도까지 소결 절차에 대해 내열성이다. 따라서, 기판은 또한 900 ℃ 까지 납땜 프로세스에서 적용된 온도에 잘 견디고, 어닐링 프로세스에서 적용된 바와 같은 500 ℃ 까지 온도에 잘 견디고, 또는 전자 표면 실장된 디바이스들이 안정적인 200 ℃ 까지 온도에 잘 견딘다.
'내열성' 이라는 것은, 전술한 온도 범위에서 기판이 치수적으로 안정적이라는 것을 의미한다. 기판은 세라믹, 유리, 에나멜 및 석영을 포함하는 군에서 선택된 재료로 만들어진다. 세라믹은 전기 절연 재료들에서 선택된다. 세라믹은 산화 알루미늄, 질화 알루미늄, 질화 규소, 소결 뮬라이트, 산화 마그네슘, 산화 이트륨, 산화 알루미늄/산화 티타늄, 산화/질화 규소/알루미늄, 질화 붕소, 탄화 규소, 산화/질화 규소, 산화 베릴륨, 티탄산 바륨, 티타니아, 지르코니아, 마그네시아, 칼시아, 페라이트 및 이 화합물의 혼합물들을 포함하는 군에서 선택된다.
본 발명의 방법의 일 실시형태에서, 적어도 하나의 전기 전도성 소결층은 구리, 티타늄, 은, 알루미늄, 텅스텐, 규소, 니켈, 주석, 팔라듐, 백금 및 그것의 혼합물들의 군에서 선택된 금속을 포함한다. 소결층은 금속 구리로 확산할 수 있는 금속을 함유하지 않는다. 그렇지 않으면, 구리층의 후속 퇴적 중 증가된 수의 결함들이 발생할 것이다.
소결층의 금속은 페이스트 형태로 기판의 표면에 적용될 수 있다. 금속은 분말의 형태로 페이스트에 함유된다. 페이스트는 유기 화합물들, 용매들, 용제들, 바인딩 재료 등을 추가로 포함할 수도 있다.
페이스트는 스크린 인쇄 방법에 의해 기판에 적용될 수 있다. 페이스트는 연속층으로서 기판의 전체 표면을 커버하도록 기판에 적용될 수 있다. 또는, 페이스트는 기판 표면의 단지 하나 이상의 부분들만 커버하도록 적용될 수 있다. 후자의 경우에, PCB 의 제조를 위해 소결된 페이스트와 기판을 사용하도록 페이스트는 회로 패턴을 이미 형성할 수 있다.
기판에 페이스트를 적용한 후 페이스트는 600 ℃ ~ 1200 ℃, 바람직하게 700 ℃ ~ 1200 ℃, 더욱 바람직하게 800 ℃ ~ 1100 ℃ 범위의 온도로 소결된다.
소결 프로세스는 3 단계로 진행하고 그동안 페이스트의 다공성 및 체적이 크게 감소한다. 제 1 단계 동안 페이스트는 단지 치밀화되고 반면에 제 2 단계에서는 페이스트의 개방 다공성이 크게 감소한다. 소결층의 기계적 강도는 분말 입자들 사이 원자들의 표면 확산에 의해 제 3 단계 동안 형성된 페이스트에서 분말 입자들간 넥들 (necks) 을 기반으로 한다.
소결 후, 결과적인 소결층은 1 ㎛ ~ 60 ㎛ 범위의 두께를 갖는다.
본 발명에 따른 방법은 단계 (i) 과 단계 (ⅱ) 사이에 (i.a) 적어도 하나의 전기 전도성 소결층을 전처리하는 단계 (i.a) 를 추가로 포함한다.
소결층의 전처리는 화학적 전처리이다. 소결층의 전처리는 하나 이상의 방법 단계들을 포함한다. 소결층의 전처리는 단계 (i) 과 단계 (ⅱ) 사이에 (i.aa) 적어도 하나의 전기 전도성 소결층을 마이크로 에칭액과 접촉시키는 단계 (i.aa) 를 포함한다.
이 방법 단계는 본원에서 마이크로 에칭 단계라고도 한다. 마이크로 에칭액은 황 용액을 포함한다. 마이크로 에칭액은 산화제를 추가로 포함한다. 황 용액은 황산수소 나트륨 또는 황산수소 칼륨과 같은 황산 및/또는 알칼리 금속 황산수소염을 포함한다. 산화제는 퍼옥소 화합물들을 포함한다. 퍼옥소 화합물들은 과산화수소, 이나트륨 퍼옥소이황산염, 이칼륨 퍼옥소이황산염, 암모늄 퍼옥소이황산염, 나트륨 카로에이트 (caroate) 및 칼륨 카로에이트를 포함하는 군에서 선택되고; 바람직하게 이나트륨 퍼옥소이황산염이다.
마이크로 에칭액에서 황산의 농도는 20 ~ 100 g/ℓ, 바람직하게 40 ~ 80 g/ℓ 의 범위에 있다. 마이크로 에칭액에서 알칼리 금속 황산수소염의 농도는 10 ~ 40 g/ℓ 의 범위에 있다. 마이크로 에칭액에서 산화제의 농도는 80 ~ 120 g/ℓ 의 범위에 있다.
소결층을 마이크로 에칭액과 접촉시키는 지속기간은 1 분 ~ 10 분, 바람직하게 1 분 ~ 8 분, 더욱 바람직하게 1 분 ~ 5 분의 범위에 있다.
소결층을 마이크로 에칭액과 접촉시키는 동안 마이크로 에칭액의 온도는 20 ℃ ~ 40 ℃, 바람직하게 25 ℃ ~ 35 ℃, 더욱 바람직하게 25 ℃ ~ 30 ℃ 의 범위에 있다.
마이크로 에칭액은, 소결층의 표면에서 소결 프로세스 중 또는 후에 형성된 산화물들을 제거한다. 소결층을 마이크로 에칭액과 접촉시키는 단계 (방법 단계 (i.aa)) 는 유리하게도 방법 단계들 (ⅱ) 및 (ⅲ) 에서 소결층에 구리를 전착하는 동안 발생하는 표면 결함들의 수를 감소시킨다. 방법 단계 (i.aa) 가 없으면, 소결층의 표면 전체에 위스커들, 결절들, 리프팅들 또는 전착된 구리층의 불균질한 두께와 같은 더 많은 양의 표면 결함들이 발생한다. 게다가, 마이크로 에칭액과 접촉시키는 단계는 소결층에 대한 전착된 구리층의 부착 강도를 증가시킨다.
본 발명의 일 실시형태에서, 방법 단계 (i.aa) 의 소결층을 마이크로 에칭액과 접촉시키는 단계는, (i.aa) 적어도 하나의 전기 전도성 소결층을 할로겐화물 이온의 적어도 하나의 소스를 포함하는 마이크로 에칭액과 접촉시키는 대안적인 방법 단계 (i.aa) 에 의해 대체될 수도 있다.
할로겐화물 이온의 적어도 하나의 소스를 포함하는 마이크로 에칭액은 본원에서 할로겐화물 용액으로서 약칭된다. 할로겐화물 용액은 마이크로 에칭액에 대해 전술한 대로 한 가지 이상의 성분들, 황 용액과 산화제를 추가로 포함한다. 적어도 하나의 할로겐화물 이온은 플루오르화물, 염화물, 브롬화물 및 요오드화물의 군에서 선택되고, 바람직하게 플루오르화물, 염화물 및 브롬화물이고, 더욱 바람직하게 플루오르화물이다.
할로겐화물 이온의 적어도 하나의 소스는 알칼리 금속 염들, 알칼리 토금속 염들 또는 암모늄 염들을 포함하는 군에서 선택된다. 할로겐화물 이온의 적어도 하나의 소스는 플루오르화 나트륨, 플루오르화 칼륨, 플루오르화 수소 암모늄 (NH4HF2), HBF4 (플루오르화 붕소산), 플루오르화 알루미늄 (AlF3), 플루오르화 암모늄 (NH4F), 플루오르화 칼슘 (CaF2), 플루오르화 주석 (SnF), 염화 나트륨, 염화 칼륨, 염화 암모늄, 염화 리튬 (LiCl), 염화 세슘 (CsCl), 염화 마그네슘 (MgCl2), 염화 칼슘 (CaCl2), 염화납 (PbCl2), 염화 제 2 철 (FeCl2), 염화 제 3 철 (FeCl3), 염화 아연 (ZnCl2), 염화 제 1 수은 (Hg2Cl2), 염화 제 2 수은 (HgCl2), 염화 바륨 (BaCl2), 염화 알루미늄 (AlCl3), 브롬화 나트륨, 브롬화 칼륨, 브롬화 암모늄, 브롬화 제 3 철 (FeBr3), 브롬화 리튬 (LiBr), 브롬화 마그네슘 (MgBr2), 브롬화 루비듐, 요오드화 나트륨, 요오드화 칼륨, 요오드화 암모늄, 요오드화 제 1 구리, 삼요오드화 붕소, 요오드화 리튬, 요오드화 마그네슘 및 요오드화 칼슘을 포함하는 군에서 선택되고; 바람직하게 플루오르화 나트륨, 플루오르화 칼륨, 플루오르화 수소 암모늄 (NH4HF2), 플루오르화 암모늄 (NH4F), 염화 나트륨, 염화 칼륨, 염화 암모늄, 브롬화 나트륨, 브롬화 칼륨, 브롬화 암모늄이고; 더욱 바람직하게 플루오르화 나트륨, 플루오르화 칼륨, 플루오르화 수소 암모늄 (NH4HF2), 플루오르화 암모늄 (NH4F) 이다.
할로겐화물 용액에서 할로겐화물 이온의 농도는 0.03 mol/ℓ ~ 0.4 mol/ℓ, 바람직하게 0.05 mol/ℓ ~ 0.3 mol/ℓ, 더욱 바람직하게 0.1 mol/ℓ ~ 0.2 mol/ℓ 의 범위에 있다.
소결층을 할로겐화물 용액과 접촉시키는 지속기간 및 소결층과 접촉하는 동안 할로겐화물 용액의 온도는 할로겐화물 이온이 없는 마이크로 에칭액에 대해 전술한 바와 동일하다.
소결층을 할로겐화물 용액과 접촉시키는 것은 결과적으로 결함의 수를 추가로 감소시키고 전착된 구리층의 부착 강도를 추가로 증가시킨다. 예를 들어, 위스커들의 수는 0.2 dm2 의 면적에 대응하는 소결층의 유닛당 0 ~ 1 개의 위스커로 감소된다. 소결층을 할로겐화물 용액과 접촉시키는 것은, 소결층이 은, 티타늄, 알루미늄 및/또는 규소를 함유한다면 특히 유리하다.
일 실시형태에서, 본 발명의 소결층의 전처리는 단계 (i) 과 단계 (i.aa) 사이에 (i.ab) 적어도 하나의 전기 전도성 소결층을 알칼리성 세정제와 접촉시키는 추가 단계 (i.ab) 를 포함한다.
알칼리성 세정제는 수산화칼륨과 같은 알칼리 금속 수산화물; 규산 나트륨과 같은 알칼리 금속 규산염; 및 하나 이상의 계면활성제들을 함유한 수용액이다.
알칼리성 세정제는 지문, 기름 또는 오일과 같은 유기 불순물들; 및 소결 프로세스로부터 기인하는 클링커를 제거한다.
소결층을 알칼리성 세정제와 접촉시키는 지속기간은 0.1 분 ~ 10 분, 바람직하게 0.5 분 ~ 8 분, 더욱 바람직하게 0.5 분 ~ 5 분의 범위에 있다.
소결층을 알칼리성 세정제와 접촉시키는 동안 알칼리성 세정제의 온도는 40 ℃ ~ 70 ℃, 바람직하게 45 ℃ ~ 65 ℃, 더욱 바람직하게 50 ℃ ~ 60 ℃ 의 범위에 있다.
일 실시형태에서, 본 발명의 소결층의 전처리는, (i.ac) 적어도 하나의 전기 전도성 소결층을 산성 세정제와 접촉시키는 추가 단계 (i.ac) 를 포함할 수도 있다.
방법 단계 (i.ac) 는 단계 (i.ab) 대신에 또는 단계 (i.ab) 에 부가적으로 수행될 수도 있다. 방법 단계 (i.ac) 가 단계 (i.ab) 대신에 수행된다면, 단계 (i.ac) 는 도 2 에 도시된 대로 단계 (i) 과 단계 (i.aa) 사이에서 수행된다. 방법 단계 (i.ac) 가 단계 (i.ab) 에 부가적으로 수행된다면, 단계 (i.ac) 는 도 3 에 도시된 대로 단계 (i.ab) 와 단계 (i.aa) 사이에서 수행된다.
산성 세정제는 황산, 인산 또는 질산과 같은 무기 산; 금속 이온들과 착물 형성하는 카르복실산, 예를 들어 포름산, 아세트산 또는 시트르산과 같은 유기 산; 및 비이온성 습윤제와 같은 하나 이상의 계면활성제들, 예를 들어 알콕실화 지방 알콜을 함유한 수용액이다. 산성 세정제는 소결층에서 산화물들, 바람직하게 금속들의 산화물들을 제거한다.
소결층을 산성 세정제와 접촉시키는 지속기간은 1 분 ~ 10 분, 바람직하게 2 분 ~ 8 분, 더욱 바람직하게 4 분 ~ 6 분의 범위에 있다.
소결층을 산성 세정제와 접촉시키는 동안 산성 세정제의 온도는 20 ℃ ~ 50 ℃, 바람직하게 25 ℃ ~ 45 ℃, 더욱 바람직하게 30 ℃ ~ 42 ℃, 가장 바람직하게 30 ℃ ~ 38 ℃ 의 범위에 있다.
방법 단계들 (i.ab) 및 (i.ac) 다음에 하나 이상의 헹굼 (rinsing) 단계들이 18 ℃ ~ 25 ℃ 범위의 실온에서 물로 수행될 수도 있다.
방법 단계 (i.aa) 다음에 하나 이상의 헹굼 단계들이 18 ℃ ~ 25 ℃ 범위의 실온에서 탈이온수로 수행될 수도 있다.
본 발명에 따른 방법은 (ⅱ) 소결층을 전해 구리 도금 용액과 접촉시키고 소결층과 적어도 하나의 애노드 사이에 전류를 인가하는 단계 (ⅱ) 를 추가로 포함한다.
일반적으로, 소결층은 알칼리성 시안화물 또는 알칼리성 비시안화물 시스템들, 피로인산염 착이온 시스템들, 또는 산성 전해 구리 도금 용액들과 같은 이미 공지된 전해 구리 도금 용액과 전착 방법에 의해 구리로 커버될 수도 있다. 산성 전해 구리 도금 용액들이 바람직하다. 이 중에서, 산성 황산염과 플루오르붕산염 구리 도금 용액들이 높은 전류 밀도에서 구리를 퇴적시킬 수 있는 능력 때문에 바람직하다. 산성 황산염 구리 도금 용액들은, 덜 비싸고 제어하기에 보다 용이하므로 더욱 바람직하다.
본 발명의 전해 구리 도금 용액이 산성 구리 도금 용액일 수도 있다. 전해 구리 도금 용액은 구리 (Ⅱ) 이온들, 염화 이온들 및 산을 포함하는 무기 매트릭스를 포함한다.
구리 (Ⅱ) 이온들은 구리 황산염 펜타수화물 (CuSO4 x 5H2O) 또는 구리 황산염 용액으로서 전해 구리 도금 용액으로 제공될 수 있다. 동작 범위는 15 ~ 75 g/ℓ 구리 (Ⅱ) 이온들이다.
산은 황산, 메탄 술폰산 및 플루오르화 붕소산 (HBF4), 바람직하게 황산 및 메탄 술폰산, 더욱 바람직하게 황산을 포함하는 군에서 선택된다. 황산 (H2SO4) 은 50 ~ 96 중량% 용액으로서 부가된다. 산에 대한 동작 범위는 20 ~ 400 g/ℓ, 바람직하게 150 ~ 300 g/ℓ 이다.
염화 이온들은 염화 나트륨 (NaCl) 또는 염산 용액 (HCl) 으로서 부가된다. 여기에서, 염화 이온들의 동작 범위는 20 ~ 200 ㎎/ℓ, 바람직하게 70 ~ 120 ㎎/ℓ 이다.
전해 구리 도금 용액은 유기 첨가제들을 추가로 포함할 수도 있다. 유기 첨가제들은 광택제들, 레벨링제들, 담체들, 습윤제들 및 그것의 혼합물들의 군에서 선택된다.
보통, 습윤제들은 0.005 ~ 20 g/ℓ, 바람직하게 0.01 ~ 5 g/ℓ 의 농도로 산소 함유 고분자 화합물들이다. 예들이 표 1 에 제공된다.
Figure 112015108384767-pct00001
담체들로서 3000 g/mol 초과의 분자량을 가지는 폴리알킬렌 글리콜 폴리머들이 사용될 수 있다. 바람직하게, 분자량은 3000 ~ 6000 g/mol 의 범위에 있다. 산화 에틸렌-산화 프로필렌 블록 공중합체들이 바람직하다. 담체들로서 역할 이외에, 담체들은 또한 습윤제들로서 역할을 한다. 표 1 에 열거되고 별표로 표시된 화합물들은 또한 담체들의 예들이다. 사용된 담체들의 농도들은 0.1 g/ℓ 를 초과한다. 바람직하게, 담체들의 농도들은 0.1 g/ℓ ~ 3 g/ℓ, 더욱 바람직하게 0.2 g/ℓ ~ 2 g/ℓ, 더욱더 바람직하게 0.3 g/ℓ ~ 2 g/ℓ 의 범위에 있다.
담체들이 본 발명의 전착 방법 및 전해 구리 도금 용액 내에서 사용된다면, 퇴적된 구리층들은 고도로 순수하다. 본원에서 '고도로 순수한' 은, 퇴적물이 98 ~ 100 중량%, 바람직하게 99 ~ 99.95 중량%, 더욱 바람직하게 99.85 % ~ 99.95 중량% 범위의 구리 양을 함유하는 것을 의미한다.
게다가, 바람직한 담체들을 사용하는 것은 낮은 응력의 퇴적된 구리층들을 유발한다. 이것은, 퇴적된 구리층들이 그것의 높은 두께에도 불구하고 낮은 응력을 가지기 때문에 100 ㎛ 이상의 두께를 가지는 구리층들인 경우에 특히 유리하다. 본원에서 '낮은 응력' 은, 250 MPa 미만, 바람직하게 50 MPa ~ 100 MPa, 더욱 바람직하게 10 MPa ~ 50 MPa, 가장 바람직하게 1 MPa ~ 10 MPa 의 내부 응력을 의미한다.
일반적으로, 광택제들로서 표 2 에 열거된 황 함유 물질들이 사용된다.
Figure 112015108384767-pct00002
사용된 광택제들의 농도들은 0.1 ~ 100 ㎎/ℓ 의 범위에 있다.
레벨링제들로서 폴리머 질소 화합물들 (예컨대 폴리아민 또는 폴리아미드) 또는 질소 함유 황 화합물들, 예로 티오우레아 유도체들; 또는 락탐 알콕시레이트가 DE 38 36 521 C2 에 기술한 대로 사용될 수 있다. 바람직한 레벨링제들은 폴리머 질소 화합물들이고, 폴리아미드가 더욱 바람직하고, 폴리머 락탐 알콕시레이트가 더욱더 바람직하다. 전해 구리 도금 용액 및 본 발명의 전착 방법 내에서 사용된 레벨링제들은 고순도, 적은 표면 결함 수와 높은 전기 및 열 전도율의 퇴적된 구리층들을 유발한다.
사용된 레벨링제들의 농도들은 0.1 ~ 100 ㎎/ℓ의 범위에 있고, 바람직하게 0.1 ~ 50 ㎎/ℓ, 더욱 바람직하게 1 ~ 20 ㎎/ℓ, 더욱더 바람직하게 1 ~ 10 ㎎/ℓ, 가장 바람직하게 1 ~ 5 ㎎/ℓ 의 범위에 있다.
바람직한 실시형태에서, 전해 구리 도금 용액은 저농도의 레벨러와 고농도의 담체를 함유한다. 레벨러의 저농도는 1 ~ 10 ㎎/ℓ 의 범위에 있고 담체의 고농도는 0.2 ~ 2 g/ℓ 의 범위에 있다. 바람직하게, 레벨러의 저농도는 1 ~ 5 ㎎/ℓ 의 범위에 있고 담체의 고농도는 0.2 ~ 2 g/ℓ 의 범위에 있다.
저농도의 레벨러와 고농도의 담체의 조합은 퇴적된 구리층의 순도를 추가로 증가시키고 내부 응력을 추가로 감소시킨다. 게다가, 퇴적된 구리층의 고순도는 구리의 전기 전도율을 추가로 증가시킨다. 퇴적된 구리층들의 낮은 내부 응력은, 그것이 소결층과 전착된 구리층 사이 부착 강도를 추가로 증가시키기 때문에 유리하다.
구리 (Ⅱ) 이온들은 소결층에 구리를 전착하는 동안 전해 구리 도금 용액에서 고갈된다. 따라서, 구리 (Ⅱ) 이온들은 전착 프로세스 동안 보충되어야 한다. 본 발명의 일 실시형태에서, 구리 (Ⅱ) 이온들의 보충은 산화 구리 (Ⅱ) (CuO) 및/또는 탄산 구리 (Ⅱ) 를 부가함으로써 달성될 수도 있다. 이것은 소결층에 구리를 전착하기 위해 불활성 애노드들이 사용된다면 유리하다.
본 발명의 방법에서, 소결층은 캐소드로서 전기적으로 연결되고 전해 구리 도금 용액과 접촉되고 전류는 소결층과 적어도 하나의 애노드 사이에 인가된다. 전류는 직류, 교류 또는 펄스 전류 중 어느 하나이다.
본 발명의 일 실시형태에서, 인가된 전류는 3 A/dm2 보다 높고, 바람직하게 3 A/dm2 ~ 20 A/dm2 의 범위에 있고, 더욱 바람직하게 3 A/dm2 ~ 15 A/dm2 의 범위에 있는 평균 전류 밀도를 갖는다. 직류가 소결층과 애노드 사이에 인가된다면 평균 전류 밀도는 인가된 직류 밀도에 대응한다. 교류 또는 펄스 전류가 인가된다면, 평균 전류 밀도는 Chandrasekar 등에 의해 설명한 대로 규정된다 (M.S. Chandrasekar, Malathy Pushpavanam; Pulse and pulse reverse plating - Conceptual advantages and applications; Electrochimica Acta 53 (2008), 3313 ~ 3322; 5 장).
전해 구리 도금 용액 및 본 발명에 따른 전착 방법으로, 3 A/dm2 ~ 15 A/dm2 범위의 높은 전류 밀도로 소결층들에 구리층들을 퇴적할 수 있고 구리층들은 고전류에서 퇴적에도 불구하고 적은 수의 표면 결함들을 가지고 낮은 응력을 갖는다.
DC 로서 약칭되는 직류는 단지 일 방향으로만 일정하게 흐르는 전하이다. 본 발명에 따른 소결층으로 구리의 전착은 1 A/dm2 ~ 15 A/dm2, 바람직하게 2 A/dm2 ~ 10 A/dm2, 더욱 바람직하게 3 A/dm2 ~ 7 A/dm2 범위의 전류 밀도로 직류로 수행될 수도 있다.
AC 로서 약칭되는 교류는 그것의 방향을 주기적으로 반전하는 전하 흐름이다.
펄스 전류는, 전압 또는 전류가 2 개의 다른 값들 사이에서 신속히 교번되는, PED 로서 약칭되는 펄스 전착에 사용된다. 이것은 동일하거나 다른 진폭, 지속기간 및 극성의 일련의 펄스들을 유발한다. 인가된 전류 파형은 2 개의 군들: (1) 단극성 파형들 및 (2) 이극성 파형들로 나누어질 수 있다.
단극성 파형들에서 모든 전류 펄스들은 일 방향이다. 모든 전류 펄스들은 동일한 극성을 갖는다. 모든 전류 펄스들이 정방향 (forward) 펄스들 (캐소드 펄스들) 이거나 모든 전류 펄스들이 역방향 펄스들 (애노드 펄스들) 이다. 펄스는 보다 높거나 보다 낮은 진폭의 펄스가 뒤따를 수도 있고 또는 펄스는 본원에서 펄스 휴지기 (pause) 로도 불리는 전류 (제로 전류) 가 없는 주기가 뒤따를 수도 있다. 펄스들은 사이클들로 조합되고 모든 사이클에서 적어도 하나의 정방향 전류 펄스가 발생한다. 대안적으로, 모든 사이클에서 적어도 2 개의 정방향 전류 펄스들이 발생한다. 대안적으로, 모든 사이클에서 적어도 하나의 정방향 전류 펄스가 발생하고 적어도 하나의 펄스 휴지기가 발생한다.
본 발명에서 펄스 전착이 바람직하고, 단극성 파형들을 갖는 펄스 전착이 더욱 바람직하고, 모든 사이클에서 적어도 하나의 정방향 전류 펄스가 발생하는 단극성 파형들을 갖는 펄스 전착이 더욱더 바람직하고, 모든 사이클에서 적어도 하나의 정방향 전류 펄스가 발생하고 적어도 하나의 펄스 휴지지가 발생하는 단극성 파형들을 갖는 펄스 전착이 가장 바람직하다.
펄스 전착에 의한 소결층들 상에 구리의 퇴적은 유리하게도 전착된 구리층에서 결함 수와 응력의 상당한 감소를 유발한다. 이 효과는, 사이클들이 정방향 전류 펄스 및 펄스 휴지기를 포함하는 단극성 파형을 갖는 펄스 전착에 의해 구리가 퇴적될 때 더욱 뚜렷해진다.
정방향 전류 펄스들의 전류 밀도들은 3 A/dm2 ~ 20 A/dm2 의 범위에 있다.
정방향 전류 펄스들의 지속기간은 20 ㎳ ~ 300 ㎳ 의 범위에 있다.
펄스 휴지기들의 지속기간은 0.5 ㎳ ~ 100 ㎳ 의 범위에 있다.
이극성 파형들에서 역방향 (애노드) 및 정방향 (캐소드) 펄스들이 혼합된다. 한 가지 극성 (정방향 또는 역방향) 의 펄스 다음에 반대 극성의 펄스가 뒤따를 수도 있다. 이것은 PRC 로 약칭되는 펄스 역전류 기법으로 불린다. 게다가, 펄스 다음에 펄스 휴지기가 뒤따를 수도 있다. 펄스 역전류는 사이클들로 공급되고 모든 사이클에서 적어도 하나의 정방향 전류 펄스 및 적어도 하나의 역방향 전류 펄스가 발생한다. 대안적으로 모든 사이클에서 적어도 하나의 정방향 전류 펄스, 적어도 하나의 역방향 전류 펄스 및 적어도 하나의 펄스 휴지기가 발생한다.
본 발명에 따른 소결층에 구리를 전착하기에 적합한 애노드들은 본 기술분야에 공지된 가용성 또는 불활성 애노드들일 수도 있다. 4 A/dm2 이상의 전류 밀도들에서 퇴적이 수행된다면 불활성 애노드들이 바람직하다. 불활성 애노드들을 사용하는 것은, 보다 짧은 도금 시간을 요구하여 보다 나은 표면 분포를 유발하는 보다 높은 전류 밀도들에서 전착이 수행될 수도 있는 장점을 갖는다.
도금 시간은 본 발명의 전착 방법에서 인가된 전류 밀도 및 소결층 상에 전착된 구리층의 원하는 두께에 의존한다. 예를 들어 3 A/dm2 에서는 300 ㎛ 두께의 구리층을 수득하기 위해서 7.5 시간 동안 전착이 수행되고 10 A/dm2 에서는 300 ㎛ 두께의 구리층을 수득하기 위해서 2.3 시간 동안 전착이 수행된다.
퇴적 중 전해 구리 도금 용액의 온도를 의미하는 프로세스 온도는 15 ℃ ~ 60 ℃, 바람직하게 15 ℃ ~ 50 ℃, 더욱 바람직하게 20 ℃ ~ 40 ℃, 더욱더 바람직하게 20 ℃ ~ 30 ℃, 가장 바람직하게 22 ℃ ~ 25 ℃ 의 범위에 있다.
소결층 상에 구리를 전착하는 동안 전해 구리 도금 용액은 교반될 수도 있다. 전해질 교반은 공기 교반에 의해, 스퍼저 (sparger) 에 의해, 이덕터 (eductor) 에 의해, 소결층 상에 전해질을 분무함으로써 또는 패널 운동 (플라이트 바 운동이라고도 함) 에 의해, 바람직하게 스퍼저 및/또는 패널 운동에 의해 수행될 수 있다. 스퍼저가 패널 운동과 조합하여 사용된다면, 패널 운동 (이 경우에 나이프 운동이라고도 함) 은 스퍼저 유동 방향에 대해 90°의 각도로 수행된다.
본 발명의 방법의 바람직한 실시형태에서, 소결된 금속층이 전해 구리 도금 용액으로 삽입되고 전류는 소결층과 애노드 사이에 이미 인가되어 있다. 바람직한 대안으로서 전류가 여전히 스위치 오프되어 있을 때 소결된 금속층은 전해 구리 도금 용액으로 삽입된다. 이 경우에 소결층을 전해질로 삽입한 후 매우 짧은 시간 내에 소결층과 애노드 사이에 전류가 인가된다. 여기에서 '매우 짧은 시간' 은 1 초 ~ 2 초의 범위에 있는 시간을 의미한다. 이 실시형태는 전착된 구리층과 소결층 사이 부착 강도를 추가로 증가시키고 전착된 구리층 내에서 결함 수를 추가로 감소시킨다.
일 실시형태에서 본 발명의 방법은, 단계 (i.a) 와 단계 (ⅱ) 사이에, (ii.a) 소결층을 전해 구리 도금 용액과 접촉시키고 방법 단계 (ⅱ) 에서보다 짧은 기간 동안 소결층과 적어도 하나의 애노드 사이에 전류를 인가하는 추가 단계 (ii.a) 를 포함할 수도 있다.
단계 (ii.a) 는 또한 본원에서 사전 도금 단계라고 한다. 사전 도금 단계의 보다 짧은 기간은 1 ~ 10 분, 바람직하게 4 ~ 6 분 범위의 시간을 의미한다. 사전 도금 단계는 단계 (ⅱ) 와 동일한 전해 구리 도금 용액에서, 동일한 애노드들로 그리고 동일한 온도로 수행된다. 사전 도금 단계는 0.5 ~ 2 A/dm2 범위의 낮은 전류 밀도에서 직류를 사용해 수행된다. 사전 도금 단계로부터 유발되는 구리층의 두께는 0.1 ~ 3 ㎛, 바람직하게 0.5 ~ 1.5 ㎛ 의 범위에 있다. 유리하게도, 이 방법 단계는 후속 방법 단계 (ⅱ) 에 의해 도금될 표면의 평활도를 향상시키고 방법 단계 (ⅱ) 중 전착된 구리층의 부착력을 추가로 증가시킨다.
본 발명의 방법은 배치 장비 (batch setup) 에서 또는 컨베이어 라인 장비 (수평 또는 수직) 에서, 바람직하게 배치 장비에서 수행될 수도 있다.
일 실시형태에서 본 발명의 방법은 단계 (ⅲ) 후 (ⅲ.a) 200 ℃ ~ 500 ℃ 범위의 온도에서 상부에 퇴적된 구리층을 갖는 소결층을 저장하는 추가 단계 (ⅲ.a) 를 포함할 수도 있다.
단계 (ⅲ.a) 는 본원에서 어닐링 단계라고도 한다. 어닐링 단계는 10 분 ~ 400 분 범위의 기간 동안 수행된다. 유리하게도 어닐링 단계는 연성의 증가, 전착된 구리층의 내부 응력의 추가 감소 및 전착된 구리층과 소결층 사이 부착 강도의 추가 증가를 유발한다.
본 발명에 따른 방법으로 두꺼운 구리층들이 소결층에 전착될 수 있다. 두꺼운 구리층들은 100 ㎛ ~ 600 ㎛, 바람직하게 100 ㎛ 초과 ~ 600 ㎛, 더욱 바람직하게 150 ㎛ ~ 600 ㎛, 더욱더 바람직하게 200 ㎛ ~ 400 ㎛, 가장 바람직하게 200 ㎛ ~ 300 ㎛ 범위의 두께를 갖는다.
구리층은 연속층으로서 소결층의 전체 표면을 커버하도록 소결층 상에 전착될 수 있다. 또는 구리층이 소결층의 표면의 단지 하나 이상의 부분들만 커버하도록 전착될 수 있다.
추가 실시형태들에서, 본 발명의 방법은 소결층의 표면에 2 차원 구리 구조들을 생성하도록 추가 단계들을 포함할 수도 있다. 바람직하게 2 차원 구리 구조들은 회로 패턴들이다.
본 발명의 방법의 일 실시형태에서, 금속 분말을 함유한 페이스트는 회로 패턴의 형태로 기판의 표면에 이미 적용되어 있다. 페이스트의 소결 후, 구리는 소결된 패턴 상에 본 발명의 방법에 의해 전착된다. 따라서, 전착된 구리는 이미 회로 패턴을 표시하고 있다.
본 발명의 방법의 추가 실시형태에서 전기 전도성 소결층은 연속층으로서 기판의 전체 표면을 커버한다.
본 발명의 방법의 추가 실시형태에서 전기 전도성 소결층은 연속층으로서 기판의 전체 표면을 커버하고 전착된 구리층은 연속층으로서 소결층의 전체 표면을 커버한다.
후자의 두 가지 실시형태들에서 구리 회로 패턴은 인쇄 회로를 제조하기 위해 본 기술분야에 공지된 바와 같은 종래의 기법들에 의해 형성된다. 인쇄 회로는, 구리가 회로의 원하는 전기 경로에 대응하는 패턴으로 에칭되는 에칭 프로세스에 의해 만들어진다. 인쇄 회로를 형성할 때, 레지스트의 마스크는 실크 스크린 인쇄에 의해 소결층 또는 전착된 구리층에 적용된다. 소결층을 갖는 기판과 해당된다면 전착된 구리층은 그 후 에칭 용액, 일반적으로 염산 수용액의 욕에 침지된다. 적절한 시간 후, 구리 및 소결층은 염산에 의해 비마스크 영역에서 기판에 이르기까지 제거되어서 구리 회로 패턴을 생성한다. 인쇄 회로를 제조하기 위한 종래의 기법들은 서브트랙티브 (subtractive) 방법들, 세미 애디티브 (semi-additive) 방법들 및 풀 애디티브 (full-additive) 방법들을 포함한다.
본 발명의 방법의 추가 실시형태에서 전기 전도성 소결층은 연속층으로서 기판의 전체 표면을 커버하고 레지스트의 마스크는 소결층에 적용된다. 그 후에, 방법 단계들 (ⅱ) 및 (ⅲ) 이 수행된다. 추가 선택적 방법 단계들이 수행될 수도 있지만, 방법 단계 (i.ab) 는 배제된다. 이 실시형태의 방법 단계 (i.ab) 에서, 알칼리성 세정제와 소결층의 접촉은 도 2 에 도시된 대로 수행되지 않을 것이다.
본 발명의 방법의 추가 실시형태에서 전기 전도성 소결층은 레지스트의 마스크에 의해 커버되지 않는다. 이 실시형태에서 방법 단계들 (ⅱ) 및 (ⅲ) 이 수행되고 도 3 에 도시된 바와 같은 방법 단계 (i.ab) 를 포함하는 모든 추가의 선택적 방법 단계들이 수행될 수도 있다.
본 발명의 방법으로 전기 전도성 소결층에 구리층들을 전착할 수 있고 구리층들은 소결층에 대한 우수한 부착력을 가지고 있다. 부착 강도를 테스트하는데 사용되는 것으로 공지된 박리 테스트에서, 아래에 위치한 소결층으로부터 전기 분해로 퇴적된 구리층을 분리하는 것은 거의 불가능하다. 오히려, 구리층이 소결층으로부터 분리되기 보다는 기판이 파괴된다.
본 발명의 방법으로 또한 전기 전도성 소결층에 구리층들을 전착할 수 있고 구리층들은 100 ㎛ ~ 600 ㎛ 범위의 높은 두께를 가지고 고도로 순수하다. 전착된 구리층들은 적은 수의 결함을 가지고, 이것은 구리층들이 거의 결함이 없음을 의미한다. 전착된 구리층들은 낮은 내부 응력을 가지고, 이것은 구리층들이 내부 응력이 적고 내부 응력이 거의 없음을 의미한다. 이 특성들은 전착된 구리층에 매우 높은 전기 전도율뿐만 아니라 매우 높은 열 전도율을 부여한다. 게다가, 구리층의 낮은 내부 응력은 기판에서 뒤틀림 또는 균열의 발생을 방지하는 장점을 가지고 있다.
본 발명의 방법으로 또한 구리층들을 전기 전도성 소결층 상에 전착할 수 있고 구리층들은 높은 연성, 낮은 표면 거칠기 및 균일한 두께 분포를 갖는다.
구리층들의 매우 높은 전기 전도율과 매우 높은 열 전도율 때문에, 본 발명의 방법에 의해 소결층들로 전착된 구리층들은 고전력 전자 용도들, 특별히 고전력 전자 용도들을 위한 인쇄 회로 보드들에 특히 적합하다.
실시예 1: 본 발명에 따름
길이 188 ㎜ 및 폭 137 ㎜ 의 치수들을 가지는 질화 알루미늄으로 만들어진 세라믹 기판이 다음 실시예에서 사용되었다. 기판은 구리 및 티타늄을 함유한 전기 전도성 소결층으로 커버되었다. 기판은 본 발명의 방법에 따라 금속화되었다.
Figure 112015108384767-pct00003
전처리 후 기판은 구리 전착되었다. 처음에 기판은 1 A/dm2 의 전류 밀도에서 직류를 사용해 5 분 동안 전해 구리 퇴적욕에서 사전 도금 (방법 단계 (ii.a) 에 대응) 되었다. 그 후에, 기판은 전해 구리 퇴적욕과 접촉되었고 하기 조건들 (방법 단계 (ⅱ) 에 대응) 에 따라 도금되었다. 전해 구리 퇴적욕은 레벨러, 광택제 및 담체를 함유한 종래의 산성 황산염 구리 도금욕이었다 (InPro A200, Atotech GmbH 의 제품).
도금 조건:
직류: 전류 밀도: 5.5 A/dm2, 전방측에서 전류: 70A, 후방측에서 전류: 40A
도금 시간 = 165 분.
기판의 전처리 및 전기 도금의 결과가 도 1 에 도시되어 있다. 본 발명에 따라 처리된 기판 (도 1a) 은 어떠한 결함도 없는 유광의 (bright) 평활한 퇴적된 구리층을 갖는다. 구리를 전처리 및 전착하기 위해 종래의 방법에 의해 처리된 동일한 기판은 도 1b 에 도시되어 있다. 도 1b 의 기판은 많은 결절들을 가지는 거친 무광의 (matte) 퇴적된 구리층을 갖는다.
실시예 2: 본 발명 및 비교예에 따름
길이 188 ㎜ 와 폭 137 ㎜ 의 치수들을 갖는 산화 알루미늄으로 만들어진 세라믹 기판들이 다음 실시예에서 사용되었다. 기판들은 은-구리-티타늄 합금으로 만들어진 전기 전도성 소결층의 패턴을 가졌다. 따라서, 기판의 부분들은 전기 전도성 소결층으로 커버되었고 다른 부분들은 소결층이 없었고 베어 (bare) 세라믹 표면을 제공한다. 따라서, 소결층이 없는 부분들은 전기적으로 격리되어 있고 격리된 영역들 또는 비전도성 영역들이라고 한다. 기판들은 가변 전처리 단계들 (i.aa) 로 전처리되었고; 전처리 단계들의 전체 시퀀스는 표 4 에 나타나 있다. 전처리된 기판들은 본 발명의 방법에 따라 금속화되었다.
Figure 112015108384767-pct00004
Figure 112015108384767-pct00005
전처리 후 기판들은 구리 전착되었다. 처음에 기판들은 1 A/dm2 의 전류 밀도에서 직류를 사용해 5 분 동안 전해 구리 퇴적욕에서 사전 도금 (방법 단계 (ii.a) 에 대응) 되었다. 그 후에, 기판들은 전해 구리 퇴적욕과 접촉되었고 하기 조건들 (방법 단계 (ⅱ) 에 대응) 에 따라 도금되었다. 전해 구리 퇴적욕은 구리 (Ⅱ) 이온들, 황산, 염화 이온들, 광택제, 1 ~ 10 ㎎/ℓ 농도 범위의 레벨러, 0.2 ~ 2 g/ℓ 농도 범위의 담체를 함유한 산성 황산염 구리 도금욕이었다. 기판들의 전처리 및 전기 도금 결과가 표 6 에 요약된다.
도금 조건:
직류: 전류 밀도: 5.5 A/dm2, 전방측에서 전류: 14A, 후방측에서 전류: 14A; 도금 시간 = 252 분.
Figure 112015108384767-pct00006
본 발명에 따라 처리된 기판들 (기판 1 및 기판 2) 은 결함이 없는 유광의 평활한 퇴적된 구리층을 가지고 있다. 반면에, 종래의 방법에 의해 전처리된 기판 (기판 3) 상에 퇴적된 구리층은 많은 결함들을 보인다. 이 기판 상의 소결층은 구리로 커버되었고 게다가 소결층이 없는 기판의 부분들, 소위 격리된 부분들이 또한 구리로 커버되었다. 기판의 이 부분들은 전착 단계 동안 상부에 구리의 퇴적을 방지하기 위해서 의도적으로 소결층 없이 유지되었다. 세라믹 기판은 전기적으로 비전도성이므로, 종래의 전처리 단계는 격리된 영역들이 다소 전도성이 되게 하는 것으로 결론내려진다.
실시예 3 : 본 발명 및 비교예에 따름
본 발명에 따라 그리고 종래의 구리 퇴적욕으로부터 퇴적된 구리층들의 내부 응력이 측정되었다. 본 발명에 따른 구리 전착욕은 구리 (Ⅱ) 이온들, 황산, 염화 이온들, 광택제, 1 ~ 10 ㎎/ℓ 농도 범위의 레벨러 및 0.2 ~ 2 g/ℓ 농도 범위의 담체를 포함하였다. 이 욕은 기판 4 내지 기판 6 을 도금하는데 사용되었다.
사용된 종래의 구리 전착욕은 구리 (Ⅱ) 이온들, 황산, 염화 이온들 및 유기 첨가제들을 포함하였다. 이 욕은 기판 7 내지 기판 9 를 도금하는데 사용되었다.
기판들은 응력을 측정하기 위한 테스트 스트립들이었다. 기판들은 산성 세정제 (Atotech GmbH 의 CupraPro S8 세정제) 로 1 분 동안 전처리되었고 10% w/v 황산으로 30 초 동안 전처리되었다. 표 7 에 요약된 조건들에 따라 기판들은 전해 구리 퇴적욕과 접촉되어 도금되었다.
모든 기판들은 부착성, 유광의, 무결함 구리층으로 완전히 커버되었다.
구리 코팅에서 응력은 다음과 같이 측정되었다. 테스트 스트립들은 스프링과 같은 특성을 가지는 강 합금 (41 % Ni; 58% Fe; 0.8% Mn) 으로 만들어진다. 퇴적 후 테스트 스트립은, 금속 퇴적 후 테스트 스트립 레그들이 펼쳐진 거리를 측정하는 시험대 (USA, PA, York, Specialty Testing & Development Co. 의 퇴적 10 응력 분석기 모델 번호 683 번) 에 장착되었다. 거리 (U) 는 퇴적 응력을 계산하는 식에 포함된다.
응력 = U/3*T*K
U 는 펼침 증분 수이고, T 는 퇴적 두께이고 K 는 스트립 보정 상수이다.
퇴적 두께 (T) 는 중량 부가 방법에 의해 결정되고 다음 식: T = W/D*A 에 따라 결정되고, 이 식에서 W = 퇴적 중량 (단위; 그램), D = 퇴적된 금속의 비중 (단위; g/㎤), A = 표면적 (단위: ㎠) 이다.
제조된 테스트 스트립들의 각각의 로트 (lot) 는 퇴적 응력 테스트에 사용될 때 약간의 차이에 응답할 것이라는 점이 알려져 있다. 이 차이 정도는, 테스트 스트립들의 각각의 로트가 보정될 때 공급자에 의해 결정될 것이다. K 에 대한 값은 Specialty Testing & Development Co. 에 의해 제공된 테스트 스트립들의 각각의 로트를 공급받을 것이다.
응력은 또한 압축성 또는 인장성을 가지도록 결정된다. 테스트 스트립 레그들이 도금된 측면에서 바깥쪽으로 펼쳐진다면, 퇴적 응력은 인장성이다. 테스트 스트립 레그들이 도금된 측면에서 안쪽으로 펼쳐진다면, 퇴적 응력은 압축성이다. 퇴적된 구리층들의 응력 값들은 표 7 에 요약된다.
Figure 112015108384767-pct00007
응력 값들은, 본 발명에 따라 퇴적된 구리층들이 매우 낮은 인장 응력을 가지는 반면, 종래의 퇴적욕으로부터 퇴적된 구리층들은 상당히 더 높은 인장 응력을 가지고 있음을 보여준다.

Claims (12)

  1. 전기 전도성 소결층에 적어도 하나의 구리층을 전착 (electrodepositing) 하기 위한 방법으로서, 상기 방법은,
    (i) 적어도 하나의 전기 전도성 소결층을 제공하는 단계,
    (i.a) 상기 적어도 하나의 전기 전도성 소결층을 전처리하는 단계,
    (ⅱ) 상기 소결층을 전해 구리 도금 용액과 접촉시키고 상기 소결층과 적어도 하나의 애노드 사이에 전류를 인가하는 단계, 및
    (ⅲ) 그리하여 상기 소결층에 구리층을 퇴적 (depositing) 하는 단계를 포함하고,
    상기 소결층을 전처리하는 단계는,
    (i.aa) 상기 적어도 하나의 전기 전도성 소결층을 황 용액 및 산화제로서 적어도 하나의 퍼옥소 화합물을 포함하는 마이크로 에칭액과 접촉시키는 단계를 포함하고,
    단계 (i.a) 와 단계 (ⅱ) 사이에,
    (ii.a) 상기 소결층을 상기 전해 구리 도금 용액과 접촉시키고 단계 (ⅱ) 에서보다 짧은 기간 동안 상기 소결층과 상기 적어도 하나의 애노드 사이에 전류를 인가하는 단계를 추가로 포함하는, 전기 전도성 소결층에 적어도 하나의 구리층을 전착하기 위한 방법.
  2. 제 1 항에 있어서,
    방법 단계 (i.aa) 에 따른 상기 마이크로 에칭액은 할로겐화물 이온의 적어도 하나의 소스를 추가로 포함하는, 전기 전도성 소결층에 적어도 하나의 구리층을 전착하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 적어도 하나의 전기 전도성 소결층은 구리, 티타늄, 은, 알루미늄, 텅스텐, 규소, 니켈, 주석, 팔라듐, 백금, 및 이의 혼합물들의 군에서 선택된 금속을 포함하는, 전기 전도성 소결층에 적어도 하나의 구리층을 전착하기 위한 방법.
  4. 제 1 항에 있어서,
    상기 적어도 하나의 전기 전도성 소결층은 기판에 제공되는, 전기 전도성 소결층에 적어도 하나의 구리층을 전착하기 위한 방법.
  5. 제 4 항에 있어서,
    상기 기판은 세라믹, 유리, 에나멜, 및 석영을 포함하는 군에서 선택된 재료로 만들어지는, 전기 전도성 소결층에 적어도 하나의 구리층을 전착하기 위한 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 전해 구리 도금 용액은 산성인, 전기 전도성 소결층에 적어도 하나의 구리층을 전착하기 위한 방법.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 전해 구리 도금 용액은 구리 이온들, 염화 이온들 및 황산을 포함한 무기 매트릭스를 포함하는, 전기 전도성 소결층에 적어도 하나의 구리층을 전착하기 위한 방법.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 전해 구리 도금 용액은 광택제들, 레벨링제들, 담체들, 습윤제들 및 이의 혼합물들의 군에서 선택된 유기 첨가제들을 더 포함하는, 전기 전도성 소결층에 적어도 하나의 구리층을 전착하기 위한 방법.
  9. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 전해 구리 도금 용액은 저농도의 레벨러 (leveller) 와 고농도의 담체를 함유하는, 전기 전도성 소결층에 적어도 하나의 구리층을 전착하기 위한 방법.
  10. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 전류는 직류, 교류 또는 펄스 전류 중 어느 하나인, 전기 전도성 소결층에 적어도 하나의 구리층을 전착하기 위한 방법.
  11. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    인가된 상기 전류는 3 A/dm2 보다 높은 평균 전류 밀도를 가지는, 전기 전도성 소결층에 적어도 하나의 구리층을 전착하기 위한 방법.
  12. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 구리층은 100 ~ 600 ㎛ 범위의 두께를 가지는 두꺼운 구리층인, 전기 전도성 소결층에 적어도 하나의 구리층을 전착하기 위한 방법.
KR1020157031997A 2013-05-13 2014-05-09 소결 재료들에 두꺼운 구리층들을 퇴적하기 위한 방법 KR102254080B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13075031.8 2013-05-13
EP13075031.8A EP2803756A1 (en) 2013-05-13 2013-05-13 Method for depositing thick copper layers onto sintered materials
PCT/EP2014/059530 WO2014184102A2 (en) 2013-05-13 2014-05-09 Method for depositing thick copper layers onto sintered materials

Publications (2)

Publication Number Publication Date
KR20160007520A KR20160007520A (ko) 2016-01-20
KR102254080B1 true KR102254080B1 (ko) 2021-05-21

Family

ID=48463683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157031997A KR102254080B1 (ko) 2013-05-13 2014-05-09 소결 재료들에 두꺼운 구리층들을 퇴적하기 위한 방법

Country Status (7)

Country Link
US (1) US20160060781A1 (ko)
EP (2) EP2803756A1 (ko)
JP (1) JP6463735B2 (ko)
KR (1) KR102254080B1 (ko)
CN (1) CN105189827B (ko)
TW (1) TWI638914B (ko)
WO (1) WO2014184102A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI542729B (zh) * 2015-07-09 2016-07-21 旭德科技股份有限公司 線路板及其製作方法
CN107787258A (zh) * 2015-07-16 2018-03-09 陶氏环球技术有限责任公司 纳米导电粒子沉积层的组合式光和化学烧结
WO2018057490A1 (en) * 2016-09-22 2018-03-29 Macdermid Enthone Inc. Copper plating method and composition for semiconductor substrates
CN107986810B (zh) * 2018-01-22 2022-11-18 中国计量大学 功率电子器件用AlN陶瓷敷铜基板及其制备方法
JP7337338B2 (ja) * 2018-08-24 2023-09-04 時空化学株式会社 Ｖｏｃ除去用触媒の製造方法及びｖｏｃ除去方法
JP7107189B2 (ja) * 2018-11-28 2022-07-27 住友金属鉱山株式会社 銅張積層板および銅張積層板の製造方法
KR20210000514A (ko) * 2019-06-25 2021-01-05 삼성전기주식회사 인쇄회로기판 도금 방법 및 인쇄회로기판
CN110952118A (zh) * 2019-11-20 2020-04-03 中电国基南方集团有限公司 一种陶瓷电路无氰镀铜溶液、配制方法及电镀工艺
CN112626577B (zh) * 2020-12-01 2023-05-19 中国兵器工业第五九研究所 一种石英晶体电极薄膜的制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3887405A (en) * 1974-05-10 1975-06-03 Minnesota Mining & Mfg Method and composition for cleaning copper surfaces
JPS60131998A (ja) * 1983-12-19 1985-07-13 Ngk Spark Plug Co Ltd メツキの前処理液
US4888208A (en) 1986-10-16 1989-12-19 Toyo Boseki Kabushiki Kaisha Ceramic substrate for printed circuits and production thereof
DE3836521C2 (de) 1988-10-24 1995-04-13 Atotech Deutschland Gmbh Wäßriges saures Bad zur galvanischen Abscheidung von glänzenden und rißfreien Kupferüberzügen und Verwendung des Bades
JPH0633499B2 (ja) * 1988-12-27 1994-05-02 上村工業株式会社 非導電体へのめっき方法
FI88286C (fi) * 1990-09-19 1993-04-26 Lk Products Oy Foerfarande foer att belaegga ett dielektriskt keramiskt stycke med ett elektricitet ledande skikt
US5242535A (en) 1992-09-29 1993-09-07 The Boc Group, Inc. Method of forming a copper circuit pattern
JP3481379B2 (ja) * 1995-08-23 2003-12-22 メック株式会社 電気めっき法
US6036835A (en) * 1997-09-24 2000-03-14 Shipley Company, L.L.C. Method of microetching a conductive polymer on multilayer circuit boards
JP4812144B2 (ja) 1998-07-22 2011-11-09 住友電気工業株式会社 窒化アルミニウム焼結体及びその製造方法
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
AT407536B (de) 1999-11-17 2001-04-25 Electrovac Verfahren zur herstellung einer temperaturwechselbeanspruchbaren kupferschicht auf einem keramischen substrat
JP4033611B2 (ja) * 2000-07-28 2008-01-16 メック株式会社 銅または銅合金のマイクロエッチング剤およびそれを用いるマイクロエッチング法
JP2006052101A (ja) * 2004-08-10 2006-02-23 Mitsuboshi Belting Ltd セラミックス基材表面への金属皮膜形成方法及び金属化処理セラミックス基材
JP2007081214A (ja) * 2005-09-15 2007-03-29 Mitsui Mining & Smelting Co Ltd プリント配線基板の製造方法
EP2113587B9 (de) * 2008-04-28 2011-09-07 ATOTECH Deutschland GmbH Wässriges saures Bad und Verfahren zum elektrolytischen Abschneiden von Kupfer
JP2012122097A (ja) 2010-12-08 2012-06-28 Ebara Corp 電気めっき方法

Also Published As

Publication number Publication date
TWI638914B (zh) 2018-10-21
EP2997180A2 (en) 2016-03-23
JP6463735B2 (ja) 2019-02-06
WO2014184102A2 (en) 2014-11-20
CN105189827B (zh) 2017-09-12
EP2997180B1 (en) 2019-07-03
US20160060781A1 (en) 2016-03-03
WO2014184102A3 (en) 2015-01-08
KR20160007520A (ko) 2016-01-20
JP2016518530A (ja) 2016-06-23
CN105189827A (zh) 2015-12-23
TW201504484A (zh) 2015-02-01
EP2803756A1 (en) 2014-11-19

Similar Documents

Publication Publication Date Title
KR102254080B1 (ko) 소결 재료들에 두꺼운 구리층들을 퇴적하기 위한 방법
EP1514956B1 (en) Tin or tin alloy Electroplating on composite substrates
JP5078142B2 (ja) スルーホールに金属を充填するための電気処理、とりわけプリント基板のスルーホールに銅を充填するための電気処理
EP1716949B1 (en) Immersion method
EP3060702B1 (en) Method for the electrodeposition of copper
KR20040097895A (ko) 개선된 주석 도금 방법
KR20140110962A (ko) 결합된 스루홀 도금 및 비아 충전 방법
KR101621897B1 (ko) 빌드업 적층 기판의 제조 방법
US6827833B2 (en) Electrodeposition of metals in high-aspect ratio cavities using modulated reverse electric fields
KR20030061692A (ko) 비어 충전법
KR20040057979A (ko) 무연 주석합금을 피복하는 방법
KR20030053008A (ko) 비어 충전법
JP2006206977A (ja) ハンダ性に優れた表面処理Ａｌ板
JPH07102392A (ja) 電気銅めっき液及びこれを用いためっき方法
KR102034479B1 (ko) 구리 전기도금액 및 구리 전기도금 방법
KR20130075710A (ko) 구리 전기도금액 및 구리 전기도금 방법
KR100304855B1 (ko) 인쇄회로기판용동박
TW202229650A (zh) 酸性銅電鍍溶液

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant