CN105189827B - 沉积厚铜层至烧结材料上的方法 - Google Patents

沉积厚铜层至烧结材料上的方法 Download PDF

Info

Publication number
CN105189827B
CN105189827B CN201480026427.7A CN201480026427A CN105189827B CN 105189827 B CN105189827 B CN 105189827B CN 201480026427 A CN201480026427 A CN 201480026427A CN 105189827 B CN105189827 B CN 105189827B
Authority
CN
China
Prior art keywords
copper
sinter layer
layer
substrate
agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480026427.7A
Other languages
English (en)
Other versions
CN105189827A (zh
Inventor
马库斯·格勒登
赫尔科·根特
妮娜·丹布罗夫斯基
安东尼·麦考奈里
罗伯特·吕特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etotec Germany GmbH
Original Assignee
Etotec Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etotec Germany GmbH filed Critical Etotec Germany GmbH
Publication of CN105189827A publication Critical patent/CN105189827A/zh
Application granted granted Critical
Publication of CN105189827B publication Critical patent/CN105189827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C25D5/38—Pretreatment of metallic surfaces to be electroplated of refractory metals or nickel
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C25D5/42—Pretreatment of metallic surfaces to be electroplated of light metals
    • C25D5/44—Aluminium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning And De-Greasing Of Metallic Materials By Chemical Methods (AREA)

Abstract

本发明涉及一种电沉积厚铜层至导电烧结层上的方法。该厚铜层具有高粘附强度、低缺陷及内应力且具有高导电性及导热性。该位于该烧结层上的厚铜层适用于高功率电子应用中的印刷电路板。

Description

沉积厚铜层至烧结材料上的方法
技术领域
本发明涉及一种电沉积铜层至导电烧结层上的方法。
发明背景
在制造印刷电路板(PCB)中，使用陶瓷作为基底，因为其具有良好耐高温性、良好导热性、高机械稳定性及良好电绝缘性质。特别地，陶瓷就用于其中电流产生高热量的高功率电子应用而言是有利的。
针对PCB使用陶瓷基底的一个问题是实现施加于陶瓷基底上的传导性金属层或金属导体线的良好粘附性。已知诸多将第一薄金属层作为粘附层施加至陶瓷表面的方法。例如，藉由真空或溅射方法(US 5,242,535 A)、藉由层压薄金属箔于基底表面上(AT 407 536B)、藉由烧结包含金属粉末的糊剂于基底表面上或藉由湿式化学无电金属镀覆(US 4,888,208 A)，将薄金属层施加至陶瓷基底。
由烧结的包含金属粉末的糊剂制成的粘附层已显示对陶瓷基底的良好粘附性。例如，欧洲专利申请EP 974 565 A1揭示一种氮化铝经钨粉末糊剂覆盖且同时烧结以产生其上具有粘附性钨层的氮化铝陶瓷基底的基板(green sheet)。将镍磷合金层电镀至钨层上并再次烧结。该金属层藉由在其上层压1mm厚度的铜镀层而增厚。
一般而言，将另一金属层施加于粘附金属层上，以产生厚度适用作导电路径的金属层。例如，可藉由焊接厚金属镀层或藉由无电沉积或电沉积金属(US 4,888,208 A)于粘附金属层上来施加这些具有较高厚度的其它金属层。
虽然烧结的含金属粉末的糊剂提供对陶瓷基底的良好粘附性的优点，但所得烧结金属层亦具有缺点。一方面，难以实现均匀合金化，特别是在图案结构中情况如此。另一方面，难以于整个基底面上施加均匀厚度。另外，糊剂包含其它成分，例如有机化合物、溶剂、助焊剂、粘结材料等。
在烧结过程中，这些其它成分会产生空隙及气泡，及在烧结金属层的表面上产生烧结块、其它杂质及氧化物。
因此，在现有技术中，通常首先藉由湿式化学无电沉积法利用薄金属层覆盖烧结金属层，其弥补烧结金属层表面上的杂质及氧化物的不利影响。
烧结块(clinker)、其它杂质及氧化物会减损其它金属层的粘附性并造成藉由湿式化学沉积法施加的其它金属层的缺陷。观察到诸如突粒及晶须的缺陷，其减损导电性及导热性。出现的其它缺陷(例如浮裂)则导致电沉积铜层与烧结层无粘附性或弱粘附性。
特别地，在高功率电子应用中，PCB曝露至高热应力且因此金属层对基底的良好粘附性是重要因素。另外，高功率电子应用要求金属层及金属电路路径具有高横截面尺寸，以提供良好导电性及导热性。已知湿式化学电沉积法用于此目的，但具有典型加工参数(process parameter)的电沉积具有较不经济的长加工持续时间。长加工时间的缺点可藉由施加较高电流密度来解决。然而，高电流密度增加内建场(built in)的风险，内建场会降低传导层的纯度及传导性。电沉积的其它优点是可以利用不同厚度金属层覆盖基底的整个表面作为连续层或仅覆盖基底表面的一个部分或多个部分；及覆盖正面及背面。
除长加工时间的不利效果以外，初始发生的小镀覆缺陷会随着金属层厚度的增长而增加。此藉由增加金属层的粗糙度并随后转化成突粒、晶须及枝晶而变得明显。在厚度小于10μm的金属层中可忽略的初始小缺陷在金属沉积期间同时生长且在厚度大于10μm的金属层中变得特别明显及不可接受。
发明目的
因此，本发明的目的是提供一种直接电沉积金属层于导电烧结层上的方法，该金属层具有对该烧结层的良好粘附性、低数量的镀覆缺陷及良好的导电性及导热性。
发明内容
通过一种电沉积至少一个铜层至导电烧结层上的方法来实现所述目的，该方法包括以下步骤：
(i)提供至少一个导电烧结层，
(i.a)预处理该至少一个导电烧结层，
(ii)使该烧结层与电解镀铜溶液接触并在该烧结层与至少一个阳极之间施加电流，及
(iii)由此沉积铜层至该烧结层上，
其中该烧结层的预处理包括步骤(i.aa)：
(i.aa)使该至少一个导电烧结层与包含硫酸溶液及氧化剂的微蚀刻剂接触。
本发明方法提供无缺陷或低缺陷(亦即，具有极少缺陷)的铜层，从而导致高耐热性、良好导电性及导热性及对该导电烧结层的良好粘附性。
本发明方法在步骤(i)与(ii)之间另外包括其中使该至少一个导电烧结层与微蚀刻剂接触的步骤(i.aa)。此方法步骤进一步减少表面缺陷数量及增加沉积铜层的粘附强度。
该电解镀铜溶液可为包含铜离子、氯离子、硫酸及低浓度整平剂及高浓度载剂(carrier)的酸性溶液。此电解镀铜溶液导致高厚度下仍具有低应力的高纯度铜层的沉积。
本发明方法的步骤(ii)可包括使用脉冲镀覆方法来沉积铜。脉冲镀覆进一步减少表面缺陷的数量。
附图说明
图1：具有藉由本发明方法电沉积铜层的烧结金属层的陶瓷基底(图1A)及具有藉由现有技术方法电沉积铜层的烧结金属层的陶瓷基底(图1B)。
图2：用于经抗蚀剂至少部分覆盖的烧结层的本发明方法步骤的流程图。
图3：用于不含抗蚀剂的烧结层的本发明方法步骤的流程图。
具体实施方式
本发明方法是一种电沉积至少一个铜层至导电烧结层上的方法，该方法包括以下步骤：
(i)提供至少一个导电烧结层，
(i.a)预处理该至少一个导电烧结层，
(ii)使该烧结层与电解镀铜溶液接触并在该烧结层与至少一个阳极之间施加电流，及
(iii)由此沉积铜层至该烧结层上，
其中该烧结层的预处理包括步骤(i.aa)：
(i.aa)使该至少一个导电烧结层与包含硫酸溶液及氧化剂的微蚀刻剂接触。
本发明方法提供无缺陷或低缺陷(亦即，具有极少缺陷)的铜层，从而导致高耐热性、良好导电性及导热性及对该导电烧结层的良好粘附性。该导电烧结层在文中简称为该烧结层。
在本发明方法的一个实施方式中，在基底上提供该至少一个导电烧结层。该烧结层位于该基底的外表面上。
该基底由具有良好耐热性及高导热性的材料制成。该基底的材料对烧结过程耐热(例如)高达1200℃的温度。因此，该基底亦耐受焊接过程中施加的高达900℃的温度、耐受退火过程中施加的高达500℃的温度或耐受其中电子表面安装装置稳定的高达200℃的温度。
耐热意指该基底在上述温度范围内具有尺寸稳定性。该基底由选自陶瓷、玻璃、搪瓷及石英的材料制成。陶瓷选自电绝缘材料。陶瓷选自氧化铝、氮化铝、氮化硅、烧结莫来石、氧化镁、氧化钇、氧化钛铝、氮氧化铝硅、氮化硼、碳化硅、氮氧化硅、氧化铍、钛酸钡、二氧化钛、氧化锆、氧化镁、氧化钙、铁氧体及这些化合物的混合物。
在本发明方法的一个实施方式中，该至少一个导电烧结层包含选自铜、钛、银、铝、钨、硅、镍、锡、钯、铂及其混合物的金属。该烧结层不包含可扩散至金属铜中的金属。否则，在后续沉积铜层期间，将发生高数量的缺陷。
该烧结层的金属可以以糊剂形式施加至该基底的表面。该金属以粉末形式含于糊剂中。该糊剂可另外包含有机化合物、溶剂、助焊剂、粘结材料等。
可藉由丝网印刷法将该糊剂施加至该基底。可将该糊剂施加至该基底以覆盖基底的整个表面作为连续层。或者，该糊剂可经施加以仅覆盖该基底表面的一个部分或多个部分。在后者的情况下，该糊剂可已经形成电路图案以使用具有烧结糊剂的基底制造PCB。
在施加糊剂至基底上之后，使该糊剂在600℃-1200℃，优选700℃-1200℃，更优选800℃-1100℃的温度下烧结。
该烧结方法以三个阶段进行，在该方法期间，该糊剂的孔隙率及体积显著降低。在第一阶段期间，该糊剂仅仅密化，而在第二阶段中，该糊剂的开孔孔隙率显著降低。该烧结层的机械强度基于在第三阶段期间藉由原子在粉末颗粒间的表面扩散而在所形成糊剂中的粉末颗粒之间的颈状物。
烧结后，所得烧结层具有1μm至60μm的厚度。
本发明方法在步骤(i)与(ii)之间另外包括步骤(i.a)：
(i.a)预处理该至少一个导电烧结层。
该烧结层的预处理是化学预处理。该烧结层的预处理包括一个或多个方法步骤。该烧结层的预处理包括在步骤(i)与(ii)之间的步骤(i.aa)：
(i.aa)使该至少一个导电烧结层与微蚀刻剂接触。
此方法步骤在文中亦称作微蚀刻步骤。该微蚀刻剂包含硫酸溶液。该微蚀刻剂另外包含氧化剂。该硫酸溶液包含硫酸及/或碱金属硫酸氢盐(例如硫酸氢钠或硫酸氢钾)。该氧化剂包含过氧化合物(peroxo compound)。该过氧化合物选自过氧化氢、过硫酸钠(disodium peroxodisulfate)、过硫酸钾(dipotassium peroxodisulfate)、过硫酸铵(ammonium peroxodisulfate)、过硫酸氢钠(sodium caroate)及过硫酸氢钾(potassiumcaroate)；优选为过硫酸钠。
微蚀刻剂中的硫酸浓度是20-100g/l，优选40-80g/l。微蚀刻剂中的碱金属硫酸氢盐的浓度是10-40g/l。微蚀刻剂中的氧化剂的浓度是80-120g/l。
使该烧结层与微蚀刻剂接触的持续时间是1分钟-10分钟，优选1分钟-8分钟，更优选1分钟-5分钟。
在使该烧结层与微蚀刻剂接触期间，该微蚀刻剂的温度是20℃-40℃，优选25℃-35℃，更优选25℃-30℃。
该微蚀刻剂移除在烧结过程期间或之后于烧结层的表面上形成的氧化物。使该烧结层与该微蚀刻剂接触(方法步骤(i.aa))有利地减少在方法步骤(ii)及(iii)中于烧结层上电镀铜期间出现的表面缺陷的数量。不包含步骤(i.aa)，则在整个烧结层的表面上会出现较高数量的表面缺陷，例如晶须、突粒、浮裂或非均匀厚度的电沉积铜层。另外，与该微蚀刻剂的接触会增加电沉积铜层对烧结层的粘附强度。
在本发明的一个实施方式中，烧结层与微蚀刻剂的接触的方法步骤(i.aa)可被替代性方法步骤(i.aa)代替：
(i.aa)使该至少一个导电烧结层与包含至少一种卤离子源的微蚀刻剂接触。
该包含至少一种卤离子源的微蚀刻剂在文中简称为卤溶液。该卤溶液另外包含上述针对微蚀刻剂所述的组分硫酸溶剂及氧化剂中的一者或多者。该至少一种卤离子选自氟离子、氯离子、溴离子及碘离子，优选氟离子、氯离子及溴离子，更优选氟离子。
该至少一种卤离子源选自碱金属盐、碱土金属盐或铵盐。该至少一种卤离子源选自氟化钠、氟化钾、氟化氢铵(NH4HF2)、HBF4(氟硼酸)、氟化铝(AlF3)、氟化铵(NH4F)、氟化钙(CaF2)、氟化锡(SnF)、氯化钠、氯化钾、氯化铵、氯化锂(LiCl)、氯化铯(CsCl)、氯化镁(MgCl2)、氯化钙(CaCl2)、氯化铅(II)(PbCl2)、氯化亚铁(II)(FeCl2)、氯化铁(III)(FeCl3)、氯化锌(ZnCl2)、氯化亚汞(I)(Hg2Cl2)、氯化汞(II)(HgCl2)、氯化钡(BaCl2)、氯化铝(AlCl3)、溴化钠、溴化钾、溴化铵、溴化铁(III)(FeBr3)、溴化锂(LiBr)、溴化钡(MgBr2)、溴化铷、碘化钠、碘化钾、碘化铵、碘化亚铜(I)、三碘化硼、碘化锂、碘化镁及碘化钙；优选氟化钠、氟化钾、氟化氢铵(NH4HF2)、氟化铵(NH4F)、氯化钠、氯化钾、氯化铵、溴化钠、溴化钾、溴化铵；更优选氟化钠、氟化钾、氟化氢铵(NH4HF2)、氟化铵(NH4F)。
卤溶液中的卤离子的浓度是0.03mol/l-0.4mol/l，优选0.05mol/l-0.3mol/l，更优选0.1mol/l-0.2mol/l。
使该烧结层与卤溶液接触的持续时间及该卤溶液在接触该烧结层期间的温度与上文针对不含卤离子的微蚀刻剂所述的相同。
使该烧结层与该卤溶液接触导致进一步减少缺陷数量及进一步增加电沉积铜层的粘附强度。例如，对应于0.2dm2面积的每单元烧结层，晶须数量减少至0-1个晶须。若该烧结层包含银、钛、铝及/或硅，则使该烧结层与该卤溶液接触是特别有利的。
在一个实施方式中，本发明烧结层的预处理可包括在步骤(i)与(i.aa)之间的另一步骤(i.ab)：
(i.ab)使该至少一个导电烧结层与碱性清洁剂接触。
该碱性清洁剂是包含碱金属氢氧化物(例如氢氧化钾)、碱金属硅酸盐(例如硅酸钠)及一或多种表面活性剂的水性溶液。
该碱性清洁剂移除有机杂质(例如指纹、脂肪或油)；及自烧结过程产生的烧结块。
使该烧结层与该碱性清洁剂接触的持续时间是0.1分钟-10分钟，优选0.5分钟-8分钟，更优选0.5分钟-5分钟。
在使该烧结层与该碱性清洁剂接触期间，该碱性清洁剂的温度是40℃-70℃，优选45℃-65℃，更优选50℃-60℃。
在一个实施方式中，本发明烧结层的预处理可包括另一步骤(i.ac)：
(i.ac)使该至少一个导电烧结层与酸性清洁剂接触。
可代替步骤(i.ab)进行方法步骤(i.ac)或在步骤(i.ab)以外还进行方法步骤(i.ac)。若代替步骤(i.ab)进行方法步骤(i.ac)，则在步骤(i)与步骤(i.aa)之间进行步骤(i.ac)，如图2所示。若在步骤(i.ab)以外还进行方法步骤(i.ac)，则在步骤(i.ab)与步骤(i.aa)之间进行步骤(i.ac)，如图3所示。
该酸性清洁剂是包含无机酸(例如硫酸、磷酸或硝酸)、有机酸(例如与金属离子形成络合物的羧酸(例如甲酸、乙酸或柠檬酸))及一或多种表面活性剂(例如非离子性润湿剂，例如烷氧基化脂肪醇)的水性溶液。该酸性清洁剂移除烧结层中的氧化物，优选金属氧化物。
使该烧结层与该酸性清洁剂接触的持续时间为1分钟至10分钟，优选2分钟至8分钟，更优选4分钟至6分钟。
在使该烧结层与该酸性清洁剂接触期间，该酸性清洁剂的温度为20℃至50℃，优选25℃至45℃，更优选30℃至42℃，最优选30℃至38℃。
在方法步骤(i.ab)及(i.ac)之后，可在室温(18℃至25℃)下用水进行一或多个冲洗步骤。
在方法步骤(i.aa)之后，可在室温(18℃至25℃)下用去离子水进行一或多个冲洗步骤。
本发明方法另外包括步骤(ii)：
(ii)使该烧结层与电解镀铜溶液接触及在该烧结层与至少一个阳极之间施加电流。
一般而言，可藉由已知的电沉积方法及电解镀铜溶液(例如碱性氰化物及碱性非氰化物体系、焦磷酸盐络合物离子体系或酸性电解镀铜溶液)用铜覆盖该烧结层。优选酸性电解镀铜溶液。当然，优选酸性硫酸盐及氟硼酸盐镀铜溶液，因为其具有在高电流密度下沉积铜的能力。更优选酸性硫酸盐镀铜溶液，因为其较不昂贵且更容易控制。
本发明电解镀铜溶液可以是酸性镀铜溶液。该电解镀铜溶液包含无机基质，其包含铜(II)离子、氯离子及酸。
铜(II)离子可以以五水合硫酸铜(CuSO4x 5H2O)或硫酸铜溶液的形式提供至该电解镀铜溶液中。工作范围在15至75g/l铜(II)离子之间。
该酸选自硫酸、甲烷磺酸及氟硼酸(HBF4)，优选硫酸及甲磺酸，更优选硫酸。以50-96重量％溶液添加硫酸(H2SO4)。该酸的工作范围在20-400g/l，优选150-300g/l之间。
以氯化钠(NaCl)或盐酸溶液(HCl)的形式添加氯离子。此处，氯离子的工作范围系在20至200mg/l，优选70至120mg/l之间。
该电解镀铜溶液可另外包含有机添加剂。该有机添加剂选自增亮剂、整平剂、载剂、润湿剂及其混合物。
通常，润湿剂是浓度为0.005至20g/l(优选0.01至5g/l)的含氧高分子化合物。实例提供于表1中。
表1
润湿剂
羧甲基纤维素
*壬基酚聚乙二醇醚
*辛二醇-双-(聚烷二醇醚)
*辛醇聚烷二醇醚
*油酸聚乙二醇酯
*聚乙二醇-聚丙二醇共聚产物
*聚乙二醇
*聚乙二醇二甲基醚
*聚丙二醇
聚乙烯醇
*β-萘基聚乙二醇醚
硬脂酸聚乙二醇酯
硬脂酸醇聚乙二醇醚
可使用具有大于3000g/mol分子量的聚烷二醇聚合物作为载剂。优选地，该分子量是3000至6000g/mol。优选环氧乙烷-环氧丙烷嵌段共聚物。除作为载剂以外，载剂亦作为润湿剂。表1中所列且用星号标记的化合物亦为载剂实例。所用载剂浓度大于0.1g/l。优选地，所述载剂浓度是0.1g/l至3g/l，更优选0.2g/l至2g/l，甚至更优选0.3g/l至2g/l。
若载剂用在本发明电沉积方法及电解镀铜溶液内，则所沉积铜层是高纯度的。高纯度在文中意指该沉积物包含98％-100重量％，优选99％-99.95％，更优选99.85％-99.95重量％的铜量。
此外，使用该优选载剂产生具有低应力的沉积铜层。这在具有100μm及更高厚度的铜层中特别有利，因为该沉积的铜层在高厚度下仍具有低应力。低应力在文中意指低于250MPa，优选在50MPa与100MPa之间，更优选在10MPa与50MPa之间，最优选在1MPa与10MPa之间的内应力。
一般而言，使用表2中所列的含硫物质作为增亮剂。
表2
硫化合物
3-(苯并噻唑基-2-硫)-丙基磺酸，钠盐
3-巯基丙烷-1-磺酸，钠盐
亚乙基二硫二丙基磺酸，钠盐
双-(对磺苯基)-二硫醚，二钠盐
双-(ω-磺丁基)-二硫醚，二钠盐
双-(ω-磺基羟丙基)-二硫醚，二钠盐
双-(ω-磺丙基)-二硫醚，二钠盐
双-(ω-磺丙基)-硫醚，二钠盐
甲基-(ω-磺丙基)-二硫醚，二钠盐
甲基-(ω-磺丙基)-三硫醚，二钠盐
O-乙基二硫-碳酸-S-(ω-磺丙基)-酯，钾盐
巯基乙酸
硫代磷酸-O-乙基-双-(ω-磺丙基)-酯，二钠盐
硫代磷酸-(ω-磺丙基)-酯，三钠盐
所用增亮剂的浓度在0.1-100mg/l的范围内。
可使用如DE 38 36 521 C2中所述的聚合物氮化合物(例如聚胺或聚酰胺)或含氮硫化合物(例如硫脲衍生物)或内酰胺烷氧基化物作为整平剂。优选的整平剂是聚合物氮化合物，更优选聚酰胺，甚至更优选聚合物内酰胺烷基化物。用于本发明电沉积方法及该电解镀铜溶液中的整平剂产生具有高纯度、低表面缺陷数量及高导电性及导热性的沉积铜层。
所用整平剂的浓度在0.1-100mg/l，优选0.1-50mg/l，更优选1-20mg/l，甚至更优选1-10mg/l，最优选1-5mg/l的范围内。
在一个优选实施方式中，该电解镀铜溶液包含低浓度整平剂及高浓度载剂。该整平剂的低浓度是1-10mg/l及该载剂的高浓度是0.2-2g/l。优选地，该整平剂的低浓度是1-5mg/l及该载剂的高浓度是0.2-2g/l。
低浓度整平剂及高浓度载剂的组合进一步提高沉积铜层的纯度及进一步减小内应力。此外，该沉积铜层的高纯度进一步提高铜的导电性。低内应力的沉积铜层是有利的，因为其进一步增大烧结层与电沉积铜层之间的粘附强度。
在电沉积铜于烧结层上期间于该电解镀铜溶液中耗尽铜(II)离子。因此，在电沉积方法期间必须补充铜(II)离子。在本发明的一个实施方式中，补充铜(II)离子可藉由添加氧化铜(II)(CuO)及/或碳酸铜(II)来完成。若惰性阳极用于在烧结层上电沉积铜，则是有利的。
在本发明方法中，该烧结层作为阴极电连接且与电解镀铜溶液接触，且在该烧结层与至少一个阳极之间施加电流。电流是直流电、交流电或脉冲电流。
在本发明的一个实施方式中，该施加的电流具有高于3A/dm2，优选3A/dm2-20A/dm2，更优选3A/dm2-15A/dm2的平均电流密度。若在该烧结层与阳极之间施加直流电，则平均电流密度相当于施加的直流电密度。若施加交流电或脉冲电流，则平均电流密度的定义如Chandrasekar等人(M.S.Chandrasekar,Malathy Pushpavanam；Pulse and pulse reverseplating-Conceptual advantages and applications(脉冲和反向脉冲镀覆-概念的优势和应用)；Electrochimica Acta 53(2008),3313-3322；第5章)所述的。
在本发明电解镀铜溶液及电沉积方法的情况下，可利用3A/dm2-15A/dm2的高电流密度于烧结层上沉积铜层且该铜层尽管在高电流下沉积但亦具有低数量的表面缺陷及低应力。
直流电(简称为DC)是仅朝一个方向恒定流动的电荷。本发明在烧结层上的电沉积铜可在直流电下在1A/dm2-15A/dm2，优选2A/dm2-10A/dm2，更优选3A/dm2-7A/dm2的电流密度下进行。
交流电(简称为AC)是周期性地反转其方向的电荷流。
脉冲电流用在脉冲电沉积(简称为PEC)中，其中电压或电流在两个不同值之间快速交替。此导致一系列具有相同或不同振幅、持续时间及极性的脉冲。施加的电流波形可分成两类：(1)单极性波形及(2)双极性波形。
在单极性波形中，所有电流脉冲均朝一个方向。所有电流脉冲具有相同极性。所有电流脉冲均是正向脉冲(阴极脉冲)或所有电流脉冲均是反向脉冲(阳极脉冲)。一个脉冲可跟随一个具有较高或较低振幅的脉冲或一个脉冲可跟随一个无电流(零电流)的时间段(在文中亦称作脉冲暂停)。脉冲是以周期形式组合但在每个周期中发生至少一个正向电流脉冲。或者，在每个周期中发生至少两个正向电流脉冲。或者，在每个周期中发生至少一个正向电流脉冲及至少一个脉冲暂停。
在本发明中，优选脉冲电沉积，更优选具有单极性波形的脉冲电沉积，甚至更优选具有其中在每个周期中发生至少一个正向电流脉冲的单极性波形的脉冲电沉积，最优选具有其中在每个周期中发生至少一个正向电流脉冲及至少一个脉冲暂停的单极性波形的脉冲电沉积。
藉由脉冲电沉积将铜沉积于烧结层上会有利地产生具有显著降低的缺陷数量及应力的电沉积铜层。此效应在藉由其中周期包含正向电流脉冲及脉冲暂停的单极性波形的脉冲电沉积来沉积铜时更加明显。
所述正向电流脉冲的电流密度是3A/dm2-20A/dm2。
所述正向电流脉冲的持续时间是20ms-300ms。
所述脉冲暂停的持续时间是0.5ms-100ms。
在双极性波形中，混合反向(阳极)及正向(阴极)脉冲。具有一个极性(正向或反向)的脉冲可跟随一个具有相反极性的脉冲。这称作脉冲反向电流技术，简称为PRC。此外，一个脉冲可跟随一个脉冲暂停。该脉冲反向电流以周期形式提供且在每个周期中发生至少一个正向电流脉冲及至少一个反向电流脉冲。或者，在每个周期中发生至少一个正向电流脉冲、至少一个反向电流脉冲及至少一个脉冲暂停。
适用于根据本发明电沉积铜于烧结层上的阳极可为现有技术中已知的可溶性或惰性阳极。若该沉积在4A/dm2或更高的电流密度下进行，则优选惰性阳极。使用惰性电极具有的优点在于电沉积可在较高电流密度下进行，从而需要较短镀覆时间及导致更佳表面分布。
该镀覆时间取决于本发明电沉积方法中施加的电流密度及取决于电沉积于烧结层上的铜层的所需厚度。例如在3A/dm2下，进行电沉积达7.5小时，以产生300μm厚度的铜层及在10A/dm2下，进行电沉积达2.3小时，以产生300μm厚度的铜层。
该加工温度(其意指该电解镀铜溶液在沉积期间的温度)是15℃-60℃，优选15℃-50℃，更优选20℃-40℃，甚至更优选20℃-30℃，最优选22℃-25℃。
在电沉积铜于烧结层上期间，可搅拌该电解镀铜溶液。电解液搅拌可藉由空气搅拌、藉由喷洒器、藉由喷射器、藉由喷雾电解液于烧结层上或藉由面板移动(亦称作刮棒移动)，优选藉由喷洒器及/或面板移动来进行。若喷洒器与面板移动组合使用，则与喷流方向成90°角进行面板移动(在此情况下亦称作刮刀移动)。
在本发明方法的一个优选实施方式中，在已于烧结层与阳极之间施加电流的同时，将烧结金属层插入该电解镀铜溶液中。作为优选的替代方式，当仍切断电流时，将烧结金属层插入该电解镀铜溶液中。在此情况下，在将烧结层插入至电解液中后于极短时间内在烧结层与阳极之间施加电流。极短时间在此处意指1秒-2秒的时间。此实施方式导致电沉积铜层与烧结层之间的粘附强度进一步增加及该电沉积铜层内的缺陷数量进一步减少。
在一个实施方式中，本发明方法可在步骤(i.a)与(ii)之间包括另一步骤(ii.a)：
(ii.a)使烧结层与该电解镀铜溶液接触并在烧结层与至少一个阳极之间施加电流，持续比方法步骤(ii)中更短的时间。
步骤(ii.a)在文中亦称作预镀覆步骤。该预镀覆步骤的更短时间意指1-10分钟，优选4-6分钟的时间。在与步骤(ii)相同的电解镀铜溶液中利用相同阳极及在相同温度下进行该预镀覆步骤。利用直流电在0.5-2A/dm2的低电流密度下进行该预镀覆步骤。自该预镀覆步骤产生的铜层厚度在0.1与3μm，优选在0.5与1.5μm范围内。此方法步骤有利地增进待藉由后续方法步骤(ii)镀覆的表面的光滑度及进一步增加在方法步骤(ii)期间电沉积的铜层的粘附性。
本发明方法可以分批设置(batch setup)或以传送线设置(conveyor linesetup)(水平或垂直)进行，优选以分批设置进行。
在一个实施方式中，本发明方法可在步骤(iii)后包括另一步骤(iii.a)：
(iii.a)在200℃-500℃的温度下储存在其上具有沉积铜层的烧结层。
步骤(iii.a)在文中亦称作退火步骤。在10分钟-400分钟的时间段内进行该退火步骤。有利地，该退火步骤导致电沉积铜层的延展性增加、内应力的进一步减小及电沉积铜层与烧结层之间的粘附强度的进一步增加。
利用本发明方法，可沉积厚铜层于烧结层上。该厚铜层具有100μm-600μm，优选大于100μm-600μm，更优选150μm-600μm，甚至更优选200μm-400μm，最优选200μm-300μm的厚度。
可电沉积铜层于烧结层上以覆盖该烧结层的整个表面作为连续层。或者，可电沉积铜层以覆盖该烧结层的表面的仅一部分或多个部分。
在其它实施方式中，本发明方法可包括其它步骤以在烧结层表面上产生二维铜结构。优选地，该二维铜结构是电路图案。
在本发明方法的一个实施方式中，该含金属粉末的糊剂已以呈电路图案的形式施加至基底表面。烧结糊剂后，藉由本发明方法电沉积铜于烧结图案上。因此，该电沉积铜已显示电路图案。
在本发明方法的另一实施方式中，该导电烧结层覆盖基底的整个表面作为连续层。
在本发明方法的另一实施方式中，该导电烧结层覆盖基底的整个表面作为连续层且该电沉积铜层覆盖该烧结层的整个表面作为连续层。
在后两个实施方式中，藉由常规技术(例如现有技术中已知的用于制造印刷电路的技术)形成该铜电路图案。藉由其中铜呈相当于电路所需电路径的图案方式经蚀刻的蚀刻方法来制造印刷电路。在形成印刷电路中，藉由丝网印刷将抗蚀剂掩模施加至烧结层或电沉积铜层。随后，将具有烧结层及(若可应用的)电沉积铜层的基底浸没于蚀刻溶液(通常盐酸水性溶液)浴中。经过适宜时间后，未经屏蔽的向下至基底的区域中铜及烧结层被盐酸移除以制造铜电路图案。用于制造印刷电路的常规技术包括减性方法、半加性方法及全加性方法。
在本发明方法的另一实施方式中，该导电烧结层覆盖基底的整个表面作为连续层且施加抗蚀剂掩模于烧结层上。然后，进行方法步骤(ii)及(iii)。可进行其它可选方法步骤，但排除方法步骤(i.ab)。在此实施方式中，将不进行方法步骤(i.ab)(烧结层与碱性清洁剂的接触)，如图2中所示。
在本发明方法的另一实施方式中，该导电烧结层不被抗蚀剂掩模覆盖。在此实施方式中，进行方法步骤(ii)及(iii)且可进行所有其它可选方法步骤，包括方法步骤(i.ab)，如图3中所示。
利用本发明方法，可电沉积铜层于导电烧结层上且该铜层具有对该烧结层的极佳粘附性。在已知用于测试粘附强度的剥离测试中，几乎不可能自下方烧结层分离该电解沉积铜层。即使基底破裂，该铜层也不会自烧结层脱落。
利用本发明方法，另外可电沉积铜层于导电烧结层上且该铜层具有100μm至600μm的高厚度且具有高纯度。该电沉积铜层具有低数量缺陷，此意指该铜层几乎不具有缺陷。该电沉积铜层具有低内应力，此意指该铜层具有低内应力及几乎没有内应力。此性质赋予电沉积铜层非常高的导电性以及非常高的导热性。此外，该铜层的低应力具有防止基底中发生翘曲或裂化的优点。
利用本发明方法，另外可电沉积铜层于导电烧结层上且该铜层具有高延展性、低表面粗糙度及均匀厚度分布。
由于该铜层具有非常高的导电性以及非常高的导热性，因此藉由本发明方法电沉积于烧结层上的该铜层特别适用于高功率电子应用，尤其适用于高功率电子应用的印刷电路板。
实施例1：根据本发明
在以下实施例中使用由氮化铝制成的具有188mm长度及137mm宽度的尺寸的陶瓷基底。该基底覆盖有包含铜及钛的导电烧结层。根据本发明方法金属化该基底。
表3：基底的预处理顺序：
卤溶液的组成：
预处理后，使基底经历铜的电沉积。首先，使用1A/dm2电流密度的直流电，于电解铜沉积浴中预镀覆(相当于方法步骤(ii.a))基底达5分钟。然后，使该基底与该电解铜沉积浴接触并根据以下条件镀覆(相当于方法步骤(ii))。该电解铜沉积浴是包含整平剂、增亮剂及载剂的常规酸性硫酸盐镀铜浴(InPro A200，埃托特克有限公司的产品)。
电镀条件：
直流电：电流密度：5.5A/dm2，前侧电流：70A，背侧电流：40A
镀覆时间＝165分钟。
预处理及镀覆基底的结果显示于图1中。根据本发明处理的基底(图1A)具有不含任何缺陷的明亮且光滑的沉积铜层。用于预处理及电沉积铜的藉由常规方法处理的相同基底显示于图1B中。图1B中所示基底具有含大量突粒的粗糙且不光滑的沉积铜层。
实施例2：本发明及比较例
将由氧化铝制成的具有188mm长度及137mm宽度的尺寸的陶瓷基底用于以下实施例。该基底具有由银-铜-钛合金制成的导电烧结层的图案。因此，该基底的部分覆盖有该导电烧结层及其它部分不含烧结层且呈现裸露的陶瓷表面。不含烧结层的部分因此电绝缘且称作绝缘区域或非导电区域。经不同预处理步骤(i.aa)预处理该基底；预处理步骤的总体顺序系显示于表4中。根据本发明方法金属化该经预处理的基底。
表4：该烧结层的预处理顺序
表5：预处理步骤(i.aa)
预处理后，使该基底经历铜的电沉积。首先，使用1A/dm2电流密度的直流电，于电解铜沉积浴中预镀覆(相当于方法步骤(ii.a))该基底5分钟。然后，使该基底与该电解铜沉积浴接触并根据以下条件镀覆(相当于方法步骤(ii))。该电解铜沉积浴是包含铜(II)离子、硫酸、氯离子、增亮剂、1-10mg/l浓度范围的整平剂及0.2-2g/l浓度范围的载剂的酸性硫酸盐镀铜浴。表6中汇总了预处理和电镀基底的结果。
电镀条件：
直流电：电流密度：5.5A/dm2，前侧电流：14A，背侧电流：14A；镀覆时间＝252分钟。
表6：于基底上预处理及电镀烧结层的结果
根据本发明处理的基底(基底1及2)具有不含缺陷的明亮且光滑的沉积铜层。相比而言，在藉由常规方法预处理的基底(基底3)上沉积的铜层显示诸多缺陷。沉积至此基底上的烧结层覆盖有铜且基底的不含烧结层的其它部分(所谓的绝缘区域)亦覆盖有铜。基底的这些部分刻意地保持不含烧结层以防止铜在电沉积步骤期间沉积于其上。由于陶瓷基底是不导电的，因此可推断该常规预处理步骤以某种方式使绝缘区域呈现导电性。
实施例3：本发明及比较例
测量根据本发明及自常规铜沉积浴沉积的铜层的内应力。本发明铜电沉积浴包含铜(II)离子、硫酸、氯离子、增亮剂、浓度范围为1-10mg/l的整平剂及浓度范围为0.2-2g/l的载剂。此浴用于镀覆基底4至6。
所用的常规铜沉积浴包含铜(II)离子、硫酸、氯离子及有机添加剂。此浴用于镀覆基底7至9。
基底是测试条以用于测量应力。该基底经酸性清洁剂(购自埃托特克有限公司的CupraPro S8Cleaner)预处理1分钟及10％重量/体积硫酸预处理30秒。使该基底与电解铜沉积浴接触并根据表7中汇总的条件进行镀覆。
所有基底都完全覆盖有粘附性、明亮、无缺陷的铜层。
铜涂层中的应力测试如下。该测试条自具有弹簧状性质的钢合金(41％Ni；58％Fe；0.8％Mn)制成。沉积后，将测试条安装在测试台(Deposit10应力分析仪，型号683，Specialty Testing&Development公司，纽约，PA，USA)上，该测试台测量金属沉积后测试条底脚已伸展的距离。该距离U计入计算沉积应力的公式中。
应力＝U/3×T×K
U是伸展的增量数，T是沉积厚度及K是条带校准常数。
该沉积厚度T藉由增重法测定及根据以下公式测定：T＝W/D×A，其中W＝沉积重量(以克计)，D＝沉积金属的比重(以克/cm3计)，及A＝表面积(以cm2计)。
已知晓，当用于沉积应力测试时，制造的每组测试条将出现略微差异。当校准每组测试条时，此差异程度将由供货商决定。将提供由Specialty Testing&Development公司提供的每组测试条的K值。
亦测定应力为压缩或拉伸性质。若该测试条底脚(leg)在已经镀覆的侧面上向外伸展，则沉积应力是拉伸性质的。若该测试条底脚在已经镀覆的侧面上向内伸展，则沉积应力是压缩性质的。该沉积铜层的应力值汇总于表7中。
表7：基底、镀覆条件及获得的应力值
RT是20与25℃之间的温度。
该应力值显示根据本发明沉积的铜层具有非常低的拉伸应力，而自常规沉积浴沉积的铜层具有显著更高的拉伸应力。

Claims (12)

1.一种电沉积至少一个铜层至导电烧结层上的方法，所述方法包括以下步骤：
(i)提供至少一个导电烧结层，
(i.a)预处理所述至少一个导电烧结层，
(ii)使所述烧结层与电解镀铜溶液接触并在所述烧结层与至少一个阳极之间施加电流，及
(iii)由此沉积铜层至所述烧结层上，
其中所述烧结层的预处理包括步骤(i.aa)：
(i.aa)使所述至少一个导电烧结层与包含硫酸溶液及至少一种作为氧化剂的过氧化合物的微蚀刻剂接触。
2.根据权利要求1所述的方法，其中根据步骤(i.aa)的微蚀刻剂还包含至少一种卤离子源。
3.根据权利要求1或2所述的方法，其中所述至少一个导电烧结层包含选自铜、钛、银、铝、钨、硅、镍、锡、钯、铂及其混合物的金属。
4.根据权利要求1或2所述的方法，其中在基底上提供所述至少一个导电烧结层。
5.根据权利要求4所述的方法，其中所述基底由选自陶瓷、玻璃、搪瓷及石英的材料制成。
6.根据权利要求1或2所述的方法，其中所述电解镀铜溶液是酸性的。
7.根据权利要求1或2所述的方法，其中所述电解镀铜溶液包含无机基质，所述无机基质包含铜离子、氯离子及硫酸。
8.根据权利要求1或2所述的方法，其中所述电解镀铜溶液另外包含选自增亮剂、整平剂、载剂、润湿剂及其混合物的有机添加剂。
9.根据权利要求1或2所述的方法，其中所述电解镀铜溶液包含在1-10mg/l范围内的低浓度的整平剂及在0.2-2g/l范围内的高浓度的载剂。
10.根据权利要求1或2所述的方法，其中所述电流是直流电、交流电或脉冲电流。
11.根据权利要求1或2所述的方法，其中所施加的电流具有高于3A/dm2的平均电流密度。
12.根据权利要求1或2所述的方法，其中所述铜层是具有100至600μm厚度的厚铜层。
CN201480026427.7A 2013-05-13 2014-05-09 沉积厚铜层至烧结材料上的方法 Active CN105189827B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13075031.8 2013-05-13
EP13075031.8A EP2803756A1 (en) 2013-05-13 2013-05-13 Method for depositing thick copper layers onto sintered materials
PCT/EP2014/059530 WO2014184102A2 (en) 2013-05-13 2014-05-09 Method for depositing thick copper layers onto sintered materials

Publications (2)

Publication Number Publication Date
CN105189827A CN105189827A (zh) 2015-12-23
CN105189827B true CN105189827B (zh) 2017-09-12

Family

ID=48463683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480026427.7A Active CN105189827B (zh) 2013-05-13 2014-05-09 沉积厚铜层至烧结材料上的方法

Country Status (7)

Country Link
US (1) US20160060781A1 (zh)
EP (2) EP2803756A1 (zh)
JP (1) JP6463735B2 (zh)
KR (1) KR102254080B1 (zh)
CN (1) CN105189827B (zh)
TW (1) TWI638914B (zh)
WO (1) WO2014184102A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI542729B (zh) * 2015-07-09 2016-07-21 旭德科技股份有限公司 線路板及其製作方法
CN107787258A (zh) * 2015-07-16 2018-03-09 陶氏环球技术有限责任公司 纳米导电粒子沉积层的组合式光和化学烧结
WO2018057490A1 (en) * 2016-09-22 2018-03-29 Macdermid Enthone Inc. Copper plating method and composition for semiconductor substrates
CN107986810B (zh) * 2018-01-22 2022-11-18 中国计量大学 功率电子器件用AlN陶瓷敷铜基板及其制备方法
JP7337338B2 (ja) * 2018-08-24 2023-09-04 時空化学株式会社 Ｖｏｃ除去用触媒の製造方法及びｖｏｃ除去方法
JP7107189B2 (ja) * 2018-11-28 2022-07-27 住友金属鉱山株式会社 銅張積層板および銅張積層板の製造方法
KR20210000514A (ko) * 2019-06-25 2021-01-05 삼성전기주식회사 인쇄회로기판 도금 방법 및 인쇄회로기판
CN110952118A (zh) * 2019-11-20 2020-04-03 中电国基南方集团有限公司 一种陶瓷电路无氰镀铜溶液、配制方法及电镀工艺
CN112626577B (zh) * 2020-12-01 2023-05-19 中国兵器工业第五九研究所 一种石英晶体电极薄膜的制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3887405A (en) * 1974-05-10 1975-06-03 Minnesota Mining & Mfg Method and composition for cleaning copper surfaces
JPS60131998A (ja) * 1983-12-19 1985-07-13 Ngk Spark Plug Co Ltd メツキの前処理液
JPH02175895A (ja) * 1988-12-27 1990-07-09 C Uyemura & Co Ltd 非導電体へのめっき方法
US5281326A (en) * 1990-09-19 1994-01-25 Lk-Products Oy Method for coating a dielectric ceramic piece
EP0759482A1 (en) * 1995-08-23 1997-02-26 MEC CO., Ltd. Electroplating process
US6036835A (en) * 1997-09-24 2000-03-14 Shipley Company, L.L.C. Method of microetching a conductive polymer on multilayer circuit boards
AT407536B (de) * 1999-11-17 2001-04-25 Electrovac Verfahren zur herstellung einer temperaturwechselbeanspruchbaren kupferschicht auf einem keramischen substrat
CN1177954C (zh) * 2000-07-28 2004-12-01 美克株式会社 铜或铜合金的微浸蚀剂、使用该剂的微浸蚀法和印刷线路板的制法
JP2006052101A (ja) * 2004-08-10 2006-02-23 Mitsuboshi Belting Ltd セラミックス基材表面への金属皮膜形成方法及び金属化処理セラミックス基材
CN1260398C (zh) * 1999-05-17 2006-06-21 希普雷公司 电解微芯片的方法，微芯片电镀系统和铜电镀组合物及用途

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888208A (en) 1986-10-16 1989-12-19 Toyo Boseki Kabushiki Kaisha Ceramic substrate for printed circuits and production thereof
DE3836521C2 (de) 1988-10-24 1995-04-13 Atotech Deutschland Gmbh Wäßriges saures Bad zur galvanischen Abscheidung von glänzenden und rißfreien Kupferüberzügen und Verwendung des Bades
US5242535A (en) 1992-09-29 1993-09-07 The Boc Group, Inc. Method of forming a copper circuit pattern
JP4812144B2 (ja) 1998-07-22 2011-11-09 住友電気工業株式会社 窒化アルミニウム焼結体及びその製造方法
JP2007081214A (ja) * 2005-09-15 2007-03-29 Mitsui Mining & Smelting Co Ltd プリント配線基板の製造方法
EP2113587B9 (de) * 2008-04-28 2011-09-07 ATOTECH Deutschland GmbH Wässriges saures Bad und Verfahren zum elektrolytischen Abschneiden von Kupfer
JP2012122097A (ja) 2010-12-08 2012-06-28 Ebara Corp 電気めっき方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3887405A (en) * 1974-05-10 1975-06-03 Minnesota Mining & Mfg Method and composition for cleaning copper surfaces
JPS60131998A (ja) * 1983-12-19 1985-07-13 Ngk Spark Plug Co Ltd メツキの前処理液
JPH02175895A (ja) * 1988-12-27 1990-07-09 C Uyemura & Co Ltd 非導電体へのめっき方法
US5281326A (en) * 1990-09-19 1994-01-25 Lk-Products Oy Method for coating a dielectric ceramic piece
EP0759482A1 (en) * 1995-08-23 1997-02-26 MEC CO., Ltd. Electroplating process
US6036835A (en) * 1997-09-24 2000-03-14 Shipley Company, L.L.C. Method of microetching a conductive polymer on multilayer circuit boards
CN1260398C (zh) * 1999-05-17 2006-06-21 希普雷公司 电解微芯片的方法，微芯片电镀系统和铜电镀组合物及用途
AT407536B (de) * 1999-11-17 2001-04-25 Electrovac Verfahren zur herstellung einer temperaturwechselbeanspruchbaren kupferschicht auf einem keramischen substrat
CN1177954C (zh) * 2000-07-28 2004-12-01 美克株式会社 铜或铜合金的微浸蚀剂、使用该剂的微浸蚀法和印刷线路板的制法
JP2006052101A (ja) * 2004-08-10 2006-02-23 Mitsuboshi Belting Ltd セラミックス基材表面への金属皮膜形成方法及び金属化処理セラミックス基材

Also Published As

Publication number Publication date
TWI638914B (zh) 2018-10-21
EP2997180A2 (en) 2016-03-23
JP6463735B2 (ja) 2019-02-06
WO2014184102A2 (en) 2014-11-20
EP2997180B1 (en) 2019-07-03
US20160060781A1 (en) 2016-03-03
WO2014184102A3 (en) 2015-01-08
KR20160007520A (ko) 2016-01-20
KR102254080B1 (ko) 2021-05-21
JP2016518530A (ja) 2016-06-23
CN105189827A (zh) 2015-12-23
TW201504484A (zh) 2015-02-01
EP2803756A1 (en) 2014-11-19

Similar Documents

Publication Publication Date Title
CN105189827B (zh) 沉积厚铜层至烧结材料上的方法
EP2796019B1 (en) Method for combined through-hole plating and via filling
KR101185194B1 (ko) 개선된 도금 방법
JP2001200386A (ja) ビアフィリング方法
EP3060702B1 (en) Method for the electrodeposition of copper
US7430106B2 (en) Materials for forming capacitor layer and printed wiring board having embedded capacitor circuit obtained by using the same
CN102014589A (zh) 印刷线路板的制造方法
EP2566311A1 (en) Direct plating method
WO2003033776A1 (en) Electrodeposition of metals in high-aspect ratio cavities using modulated reverse electric fields.
Ogutu et al. Hybrid method for metallization of glass interposers
KR20040047263A (ko) 저조도 전해동박의 제조방법 및 전해동박
CN110629259B (zh) 一种含有石墨烯的pcb铜复合电镀液
Leisner et al. Pulse and pulse reverse plating of copper from acid sulphate solutions
JP2010232283A (ja) 銅被覆ポリイミド基板とその製造方法
JP2014224304A (ja) プリント基板用銅メッキ液組成物およびこれを用いたビアホール充填方法
KR20240027012A (ko) 전해질 도금을 위한 복합 파형
JP5481591B1 (ja) キャリア付き銅箔
TW201942422A (zh) 表面處理銅箔、覆銅層積板、及印刷配線板的製造方法
KR100417335B1 (ko) 비아 홀 충전용 산성 동도금 첨가제 조성물 및 이를이용한 비아 홀 충전방법
KR102034479B1 (ko) 구리 전기도금액 및 구리 전기도금 방법
Kenny et al. From thin cores to outer layers: Filling through holes and blind micro vias with copper by reverse pulse plating
Hagiwara et al. Performance evaluation of acid copper plating films for via filling
Lefebvre et al. Electroplating equipment design considerations for copper microvia filling

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant