KR101185194B1 - 개선된 도금 방법 - Google Patents

개선된 도금 방법 Download PDF

Info

Publication number
KR101185194B1
KR101185194B1 KR1020050033996A KR20050033996A KR101185194B1 KR 101185194 B1 KR101185194 B1 KR 101185194B1 KR 1020050033996 A KR1020050033996 A KR 1020050033996A KR 20050033996 A KR20050033996 A KR 20050033996A KR 101185194 B1 KR101185194 B1 KR 101185194B1
Authority
KR
South Korea
Prior art keywords
metal
current
minutes
copper
plating
Prior art date
Application number
KR1020050033996A
Other languages
English (en)
Other versions
KR20060045837A (ko
Inventor
제이섹 엠. 놉
존 지. 카터
도날드 이. 클리어리
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨.
Publication of KR20060045837A publication Critical patent/KR20060045837A/ko
Application granted granted Critical
Publication of KR101185194B1 publication Critical patent/KR101185194B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

기판상에 금속 또는 금속 합금을 침착시키는 방법 및 이 방법에 의해 제조된 제품을 기재하고 있다. 금속 또는 금속 합금을 기판상에 전해적으로 침착시킨다. 전류는 침착 중에 주기적으로 차단되어 균일 전착성(throwing power)을 개선하고 금속 또는 금속 합금 침착시 노들(nodule)의 형성을 줄인다.

Description

개선된 도금 방법{Improved plating method}
도 1a-b는 0.9:1 보다 큰 평균 균일 전착성(average throwing power)을 가진 구리로 도금된 관통홀(through-hole)의 중앙 섹션과 상부 섹션의 사진,
도 2a-d는 노들(nodule)을 보여주는 구리 도금 회로판의 표면 네 섹션의 사진.
본 발명은 개선된 도금 방법에 관한 것이다. 보다 구체적으로, 본 발명은 도금 사이클의 조정으로 균일 전착성을 개선하고 노들의 형성을 줄인 개선된 도금 방법에 관한 것이다.
일반적으로, 금속으로서 기판(substrate)을 도금하는 것은 전해질내에서 전극의 하나가 도금될 기판인 두 개의 기판 사이에 전류를 통과시키는 것을 포함한다. 기판 상에 금속을 침착시키기 위한 전해질은 전형적으로 하나 이상의 금속 이온, 전해질에 전도성을 부여하는데 충분한 양으로 가용성 염, 및 도금 균일성과 금 속 침착물의 품질을 개선하는 첨가제를 포함한다. 이러한 첨가제는 증백제, 평탄화제, 억제제, 산화방지제, 및 계면활성제를 포함한다.
종래의 많은 도금 공정에서 외부 회로의 전극[캐소드(cathode) 및 애노드(anode)]을 전해질에 침지시키고 전극 전반에 걸쳐 DC(직류 전류)를 인가한다. 이로서 전기화학적 반응 또는 환원 반응을 야기시켜 전해질내의 금속 이온으로부터 캐소드로 금속 또는 금속 합금의 침착을 초래한다. 캐소드 전반에 걸쳐 전류 밀도 프로파일과 일차 분포는 애노드와 캐소드 사이의 기하 경로 또는 거리에 따라 달라지며 애노드에 대해 캐소드의 형태와 위치에 따라 침착물 두께 변화를 유발한다. 이러한 효과는 평균 전류 밀도가 높게 인가되어 사용될 때 가장 분명해진다.
별도로, DC 전류 대신에 PPR(펄스 주기 역 전기도금, pulse periodic reverse electroplating) 전류를 사용함으로써, 보다 높은 전류 밀도에서 균일한 금속 침착물이 생성될 수 있다. 이 기술은 특히 고 어스팩트(aspect) 인쇄배선판상에 전해 구리 도금하는데 특히 유용하며, 이 배선판은 작은 관통홀 직경을 가진 비교적 두꺼운 판이다. 이러한 기판은 이들의 표면 기하 구조로 인해 도금 문제점이 나타난다. 기하 구조는 전류 분포에 영향을 미치며, 판의 표면과 관통홀 사이에 측정가능한 전류 밀도차를 초래하기 때문이다. 전류 밀도차는 보다 높은 전류 밀도에 의해 보다 두꺼운 코팅이 표면상에 생성되게 하면서 고르지 못한 금속 침착을 야기시킨다. 일반적으로, 보드 에지와 분리된 표면 회로는 보다 높은 전류 밀도를 겪게 되며 보드의 중안 표면이나 관통홀[때로 독-보닝(dog-boning)으로 지칭됨]의 내부 표면에 비해 보다 두터운 침착물을 얻게 한다. 이들 부위에서 두께 추 가는 후속 공정과 조립 조작에서 문제점을 나타낼 수 있다. 비균일 표면 프로파일은 적합한 적용 범위에 최소 두께 조건에 일치하는데 솔더마스크(soldermask) 증가를 유도할 수 있다. 관통홀 입구에서 회로 평탄화(circuit planarity)와 과도한 두께의 결함은 조립 중에 부품을 적합한 위치에 놓는데 방해가 되며, 반면에 이러한 과도한 두께를 감소시키는데 사용된 방법은 공정 시간의 연장과 생산 손실을 유발할 수 있다.
PPR 전류는 보드 표면과 관통홀 모두에 고른 두께를 가진 금속 침착물을 생성할 수 있다. PPR 전류는 전방과 역방 사이클 사이의 교류 전류 모듈레이션에 의해 생성된다. 이것은 전류를 캐소드 모드로부터 애노드 모드로 반전시켜 이루어지며, 다른 직류 분극 효과를 분쇄한다. 분쇄 정도는 저전류 밀도 부위에서 보다 고전류 밀도 부위에서 큰 일차 전류 분포에 따라 일어나며, 따라서 보다 높게 인가된 평균 전류 밀도에서 복잡한 기하 구조 전반에 걸쳐 침착율의 정상화를 제공한다. 더구나, 보다 높게 인가된 평균 전류 밀도에서 두께 균일성을 유지함으로써, 전체 금속 침착율이 증가하며 공정 시간이 감소되어 보다 높은 생산 출고를 얻는다.
PPR의 사용이 고전류 밀도에서 균일한 침착 두께를 얻을 수 있지만, 얻어진 침착물의 표면 모양은 관통홀 벽에 비해 뿌옇거나 약간 밝은 마무리일 수 있으며, 따라서 높은 (표면) 및 낮은 (관통홀) 전류 밀도 사이에 균일하지 않은 침착물 모양을 생성한다. 다른 한편, DC 전류가 인가되면, 균일하게 밝은 침착물이 전형적으로 전류 밀도 범위 전반에 걸쳐 생성되나, 금속 침착물의 두께 균일성을 유지하기 위해 낮은 전류 밀도가 사용된다. 따라서, 어떠한 방법도 고전류 밀도에서 균 일한 금속 침착물 모양을 가진 최적 두께 분포를 제공하지 않는다.
도금될 수 있는 금속은 예를 들어 구리, 구리 합금, 니켈, 주석, 납, 금, 은, 백금, 팔라듐, 코발트, 크롬, 및 아연을 포함한다. 금속 도금용 전해질은 많은 산업적 응용예에서 사용되고 있다. 예를 들어, 이들은 자동차 산업에서 후속 적용될 장식 및 부식 보호 코팅용 베이스 층으로서 사용될 수 있다. 이들은 또한 전자 산업에서, 이를테면 인쇄회로 또는 배선판의 구성에서, 또 반도체 장치용으로 사용될 수 있다. 인쇄회로판에서 회로 구성을 위해, 구리와 같은 금속이 인쇄회로판의 표면의 선택된 부분 위에서 그리고 회로판 베이스 물질의 표면 사이를 통과하는 관통홀의 벽 위에 도금된다. 관통홀의 벽은 금속화되어 각 보드 표면 위의 회로 층 사이에 전도성을 제공한다.
미국특허 6,402,924호는 어퍼처(aperture) 또는 고르지 않은 표면을 가진 기판 상에 금속을 침착시키는 방법을 기재하고 있다. 이 방법은 고전류 밀도에서 균일 전착성을 유지하면서 침착물의 휘도, 입자 구조 및 관통홀 평탄화를 비롯한 표면 모양을 개선한다. 관통홀의 중앙에서 도금 전류 밀도가 기판 표면에서 흐르는 도금 전류 밀도와 동일할 때 최적 균일 전착성이 얻어진다. 이러한 전류 밀도가 기판의 표면에서 그리고 관통홀에서 균일한 금속 층을 제공하는데 바람직하지만, 거의 얻어지지 않는다. 기판의 표면에서 전류 밀도가 관통홀의 전류 밀도와 다를 때 회로 결함이 발생할 수 있다.
상기 '924 특허에서 개시된 기판상에 금속을 침착시키는 방법은 피크 역 전류 밀도와 피크 전방 전류 밀도를 이용하여 도금 셀의 전극 전반에 걸쳐 펄스와 주 기 역 전류를 인가하고, 주기 사이클에서 피크 역 전류 밀도 대 피크 전방 전류 밀도의 비를 변화시켜 기판상에 균일한 모양, 미세 입자 구조 및 균일한 금속 두께의 금속 침착물을 제공하는 것을 포함한다. 이 비율을 변화시키는 방법 하나는 피크 역 전류 밀도를 변화시키면서 피크 전방 전류를 일정하게 유지하는 것이다.
기판상에 침착되는 금속은 응용예에 좌우된다. 예를 들어 구리는 일반적으로 보호와 전도성을 위한 하층(undercoat)으로서 사용되지만 금은 장식, 보호 및 전기 접속재를 위한 것과 같은 기능을 위한 상층(topcoat)으로서 사용될 수 있다. 구리와 금 합금은 또한 이 방법에 의해 도금될 수 있다. 이 방법에 의해 침착될 수 있는 다른 금속은 주석, 납, 팔라듐, 니켈, 은, 아연, 및 이들의 합금을 포함한다. 이 방법은 전형적으로 구리를 고 어스펙트비로서 인쇄회로판상에 침착하는데 사용되며, 여기서 어스펙트비는 보드 두께를 관통홀 직경으로 나눈 값이다.
미국특허 6,402,924호에 기재된 방법은 금속 도금에서 상기에 논의한 많은 문제점을 다루고 있지만, 인쇄회로판 산업에서는 계속하여 보다 큰 회로 치밀화(densification)를 요구하고 있으며, 따라서 금속 도금에서 추가 개선을 필요로 한다. 밀도를 증가시키기 위해, 산업 분야에서는 다층을 통과하는 관통홀 또는 상호 연결재(interconnections)를 가진 다층 회로로 재분류하였다. 다층 회로 구성은 보드 두께의 전체적인 증가를 초래하고 수반하여 보드를 통과하는 상호 연결재의 길이 증가를 초래한다. 이것은 회로 치밀화의 증가가 어스펙트비 및 관통홀 길이 증가와 예를 들어 독-보닝 문제의 심각성 증가를 초래한다는 것을 의미한다. 고밀도 보드를 위해, 어스펙트비는 10 대 1을 초과할 수 있다.
금속 도금에서 부딪히는 다른 문제는 금속 침착물상에, 수지상 결정(dendrite)이라 불리는, 노들(nodule)의 형성이다. 노들은 도금되는 금속의 수지상 결정일 것으로 믿어지며 도금된 표면 밖으로 성장한다. 노들의 원인이 논쟁의 주제이지만, 노들은 전형적으로 기판상의 불완전한 억제제(suppressor) 층이 존재할 때 나타난다. 억제제는 일반적으로 침착 반응의 운동학적 오버포텐셜(kinetic overpotential)에서 큰 변화를 제공한다. 이러한 경향으로 기판의 표면 전반에 걸쳐 보다 균일한 전류 분포를 제공하며 금속 침착이 전체적인 수준으로 진행되게 한다. 억제제는 구리와 같은 많은 금속 위로 흡수되며 전형적으로 금속 침착 반응 중에 소비되지는 않는다. 억제제는 평탄화제와 구분될 수 있다. 평탄화제는 또한 표면 오버포텐셜을 증가시키지만 금속 침착 중에 소비되거나 변형된다. 일반적으로, 억제제는 폴리에틸렌 옥사이드, 폴리프로필렌 옥사이드, 이들 폴리머의 모노머의 코폴리머(랜덤 및 블록), 및 다른 계면활성제 분자와 같은 고분자량의 산소 함유 폴리머이다.
노들의 직경은 1 마이크론 미만에서 수 밀리미터 만큼 클 수 있다. 노들은 전기적, 기계적, 및 표면적(cosmetic)의 다양한 이유로 바람직하지 않다. 예를 들어, 노들은 쉽게 떨어지고 냉각 기류에 의해 전자 조립체로 운반되며, 전자 제품 하우징 내외부에서 쇼트-회로 차단의 원인이 될 수 있다. 따라서, 노들은 도금된 기판이 전자 제품으로 조립되기 전에 제거되어야 한다. 노들의 종래 제거 방법은 금속 도금된 각 기판의 레이저 검사 이어서 현미경을 사용하는 작업자에 의한 노들의 수동 제거를 포함하한다. 이러한 종래의 방법은 작업자의 실수에 대한 여지가 있으며 효과적이지 못하다.
따라서, 균일 전착성을 증가시키고 노들의 형성을 줄이는, 기판상에 금속 및 금속 합금을 침착시키는 개선된 방법이 필요하다.
전기 전달 상태에서 전기 전도성 기판, 전해질 및 애노드를 통해 전류를 생성시키고; 1회 이상의 간격으로 전류를 차단하여 균일 전착성을 증가시키고 전기 전도성 기판상에 침착된 금속 위에 노들을 줄이는 단계를 포함하는 방법이다. 기전력(emf) 또는 전압을 적합한 소스로부터 생성시켜 모두 서로 전기 전달 상태에서 완전한 전기 회로를 제공하는 전기 전도성 기판, 전해질 및 애노드를 통해 전류를 제공한다. 전기 전도성 기판은 전기 회로에서 캐소드로서 작용한다. 금속 또는 금속 합금은 전류가 흐르는 동안 전기 전도성 기판상에 침착된다. 전류 흐름이 1회 이상의 간격으로 차단될 때, 금속 침착이 중지되거나 적어도 감소된다. 도금 사이클을 통해 1회 이상의 간격으로 전류를 차단하면 종래의 많은 금속 침착 방법에 비해 기판에 균일 전착성이 증가되고 노들이 감소된 금속 또는 금속 합금 침착물을 제공한다.
전해질은 금속 이온의 형태를 하나 이상 함유하여 전기 전도성 기판상에 침착된 금속 또는 금속 합금의 소스를 제공한다. 일반적으로 금속 이온의 소스는 전해질 희석제에 가용성이거나 적어도 분산성인 금속 염이다. 도금될 수 있는 금속은 이 방법을 실시하는데 사용될 수 있다. 하나 이상의 금속 염에 더하여, 전해질 은 또한 증백제, 억제제, 평탄화제, 산화방지제, 킬레이트제, 착화제, 계면활성제, 완충제, 할로겐, 및 전기 전도성 염과 같은 하나 이상의 첨가제를 포함할 수 있다. 다른 첨가제는 기판상에 침착될 금속 또는 금속 합금의 형태에 따라 전해질에 포함될 수 있다.
적합한 애노드가 이 방법을 실시하는데 사용될 수 있다. 이러한 애노드는 가용성 또는 불용성일 수 있다. 애노드는 금속 또는 금속 산화물일 수 있으며 귀금속 또는 비귀금속을 포함할 수 있다.
또다른 구체예에서 이 방법은 전기 전달 상태에서 전기 전도성 기판, 전해질 및 애노드를 통해 전류를 생성시키고; 금속 도금 사이클의 최초 10분 이내에 0 내지 5분의 간격으로 전류를 차단하고 금속 도금 사이클 10 내지 20분 마다 0 내지 5분의 간격으로 추가 전류를 차단하는 것을 포함한다. 금속 도금 사이클의 기간은 전기 전도성 기판상에 원하는 금속 또는 금속 합금의 두께에 따라 달라질 수 있다. 이 방법은 종래의 많은 금속 및 금속 합금 도금 방법에 비해 균일 전착성을 증가시키고 금속 또는 금속 합금 침착물상에 노들을 감소시킨다. 추가로, 도금된 제품은 키르켄달(Kirkendall) 보이드 형태의 결함에 내성이 있다.
다른 구체예에서 이 방법에 의해 제조된 제품은 적어도 0.5:1의 균일 전착성을 가진 하나 이상의 금속 또는 금속 합금을 가진 하나 이상의 기판을 포함한다. 이러한 기판은 회로 라인의 연결을 위해 관통홀과 같은 불규칙 기하 구조를 가지며, 따라서 제품은 다층일 수 있다. 따라서, 이 방법은 관통홀의 중앙에서 기판 표면에 가깝거나 동일한 도금 전류 밀도를 제공한다. 이 방법은 균일한 두께 또는 거의 균일한 두께를 가진 금속 층을 제공하며, 따라서 제품에서 회로 결함을 방지하거나 감소시킨다. 추가로, 제품의 금속 및 금속 합금 층은 종래의 많은 제품과 비교하여 노들이 감소되며 키르켄달 보이드 형태의 결함에 내성이 있다.
다음 약호는 명세서 전반에서 내용상 명백히 다르게 제시되지 않는다면 다음 의미를 가진다: ℃= 센티그레이드 도; ㎃= 밀리암페어; ㎝=센티미터; V= 볼트; hr= 시간; min.= 분; wt%= 중량퍼센트; mm= 밀리미터; g/L= 그램/리터; mils= 0.00 mils/inch; inch= 2.54 ㎝/inch; ms= 밀리초; 및 SEM= 스캐닝 전자 현미경.
"인쇄배선판" 및 "인쇄회로판"이란 명세서 전반에 걸쳐 상호 교환하여 사용된다. "침착" 및 "도금"은 명세서 전반에 걸쳐 상호 교환하여 사용된다. "다층"이란 2 층 이상을 의미한다. "균일 전착성"은 홀의 중앙에서의 금속 침착 두께 대 홀의 표면에서 금속 침착물 두께의 비로서 정의되며, 여기서 홀은 실린더 형태이고, 그 중앙은 실린더의 중간지점에 위치하며, 그 표면은 실린더의 양끝지점에 위치한다. "어스펙트비"는 기판 두께를 어퍼쳐 직경으로 나눈 값을 의미한다. "어퍼쳐"는 기판의 표면에서 홀 이를테면 관통홀 또는 바이어(via)와 같은 함몰부를 의미한다.
모든 퍼센트는 달리 언급되지 않는다면, 중량퍼센트이다. 모든 수치 범위는 상하한치를 포함하며 어떤 순서로도 조합가능하나, 단 이러한 수치 범위가 100% 까지 필연적인 것이 논리적인 경우는 제외한다.
방법은 전기 전달 상태에서 전기 전도성 기판, 전해질 및 애노드를 통해 전류를 생성시키고; 도금 사이클에서 1회 이상의 간격으로 전류를 차단하여 균일 전 착성을 증가시키고 전기 전도성 기판상에 침착된 금속 위에 노들을 줄이는 단계를 포함한다. 기전력 또는 전압을 적합한 전력 소스로부터 생성시켜 모두 서로 전기 전달 상태에서 완전한 전기 회로를 제공하는 전기 전도성 기판, 전해질 및 애노드를 통해 전류를 제공한다. 전류 흐름이 일정한 간격으로 차단될 때, 금속 침착이 중지되거나 적어도 감소된다. 도금 사이클을 통해 1회 이상의 간격으로 전류를 차단하면 종래의 많은 금속 침착 방법에 비해 기판에 균일 전착성이 증가되고 노들이 감소된 금속 또는 금속 합금 침착물을 제공한다. 추가로, 본 방법에 의해 도금된 제품은 키르켄달 보이드 형태의 결함에 내성이 있다.
시간 간격의 적합한 조합은 간격 조합이 기판상에 침착된 금속 및 금속 합금의 균일 전착성을 적어도 0.5:1, 또는 이를테면 0.5:1 내지 1:1, 또는 이를테면 0.6:1 내지 0.95:1, 또는 이를테면 0.7:1 내지 0.9:1로 제공하는 한 도금 사이클을 통해 전류를 차단하는데 사용될 수 있다. 이러한 균일 전착성 범위는 불규칙한 기하 구조를 가진 기판의 표면에서 도금 전류 밀도가 기판의 어퍼쳐에서의 범위와 동일하거나 가깝다는 것을 나타낸다. 이것은 최종 제품의 회로 결함 가능성을 줄이는 금속 층의 전체적인 평탄화를 제공한다.
적어도 0.5:1의 균일 전착성을 제공하는 것 외에, 도금 사이클을 차단하기 위한 시간 간격의 조합은 금속 및 금속 합금 침착물상에 형성된 노들 또는 수지상 결정의 수를 감소시킨다. 노들의 원인이 약간의 논쟁 주제이지만, 노들은 기판상에 불완전한 억제제 층이 존재할 때 나타난다. 도금 사이클에서 차단은 불완전한 억제제 층을 보상하는 듯 하다.
다른 구체예에서 이 방법은 서로 전기 전달 상태에서 전기 전도성 기판, 전해질 및 애노드, 및 전류를 제공하는 기전력 또는 전압의 소스를 통해 전류를 생성시키고; 금속 도금 사이클의 최초 10분 이내에 0 내지 5분의 간격으로 전류를 차단하고 금속 도금 사이클 10 내지 20분 마다 0 내지 5분의 간격으로 추가 전류를 차단하는 것을 포함한다.
금속 도금 사이클의 최초 10분 이내의 전류 차단 간격은 또한 5초 내지 3분, 또는 이를테면 15초 내지 2분, 또는 이를테면 20초 내지 60초일 수 있다. 도금 사이클의 최초 10분 후의 전류 차단 간격은 또한 나머지 금속 도금 사이클 10분 마다, 또는 나머지 금속 도금 사이클 20분 마다 5초 내지 3분, 또는 이를테면 15초 내지 2분, 또는 이를테면 20초 내지 60초일 수 있다.
금속 도금 사이클의 기간은 기판상에 원하는 금속 또는 금속 합금의 두께에 따라 달라질 수 있다. 전형적으로, 도금 사이클은 적어도 1분, 또는 이를테면 1분 내지 5시간, 또는 이를테면 30분 내지 2시간일 수 있다.
적합한 도금 사이클이 이 방법을 실시하는데 이용될 수 있다. 펄스 도금은 주기적 역 펄스 도금과 같은 적합한 도금 사이클의 일예이다. DC(직류) 도금이 또한 이용될 수 있다. 도금 사이클을 위한 순 전류는 금속 또는 금속 합금이 전기 전도성 기판상에 침착되도록 캐소드 또는 도금 방향으로 존재한다. 따라서, 전기 전도성 기판은 캐소드로서 작용한다. 전기 전도성 기판상에 금속 또는 금속 합금을 침착시키기 위해 전류 밀도를 0으로부터 원하는 전류 밀도로 상승시킨다. 최적 도금 전류 밀도는 작업자가 침착을 원하는 금속 또는 금속 합금에 따라 달라진다. 제공된 금속 또는 금속 합금을 위한 이러한 전류 밀도는 본 기술에서 알려져 있거나 약간의 실험에 의해 측정될 수 있다. 전류 차단 간격이 금속 도금 사이클 중에 요구될 때, 전류를 0으로 감소시키고 금속 도금을 중단하거나 적어도 감소시킨다. 전류 차단 간격이 종료될 때, 연속 금속 침착을 위해 일단 전류를 원하는 전류 밀도로 상승시킨다.
적합한 전류 밀도가 이 방법을 실시하는데 이용될 수 있다. 이러한 전류 밀도는 1 mA/㎠ 이상, 또는 이를테면 5 mA/㎠ 내지 200 mA/㎠, 또는 이를테면 5 mA/㎠ 내지 125 mA/㎠, 또는 이를테면 5 mA/㎠ 내지 50 mA/㎠일 수 있다.
적합한 애노드가 이용될 수 있다. 애노드는 구리 필름 또는 그리드와 같이 가용성 애노드일 수 있다. 귀금속 및 비귀금속 불용성 애노드가 또한 이용될 수 있다. 이러한 불용성 애노드의 일예는 이산화이리듐 및 이산화납이다.
적합한 전해질이 금속 또는 금속 합금을 침착시키는데 사용될 수 있다. 전해질의 조성은 침착될 금속 또는 금속 합금의 형태에 따라 달라질 수 있다. 하나 이상의 금속 이온원에 더하여, 전해질은 또한 특정 금속 또는 금속 합금을 도금하기 위한 전해질을 재단하는 다른 첨가제 외에 하나 이상의 희석제, 및 증백제, 억제제, 평탄화제, 촉진제, 산화방지제, 완충제, 전기전도성 염, 할라이드, 및 계면활성제와 같은 하나 이상의 임의 첨가제를 포함할 수 있다.
도금될 수 있는 금속의 일예는 구리, 주석, 니켈, 코발트, 크롬, 카드뮴, 납, 은, 금, 백금, 팔라듐, 비스무쓰, 인듐, 로듐, 루테늄, 이리듐, 아연, 또는 이들의 합금을 포함한다. 전형적으로 이 방법은 구리 및 구리 합금을 침착시키는데 이 용된다. 금속은 조성물에서 가용성 염으로서 포함되거나 적어도 전해질 희석제에 분산될 수 있다. 적합한 금속 염 또는 화합물이 이용될 수 있다. 적합한 구리 화합물의 일예는 구리 할라이드, 구리 설페이트, 구리 알칸 설포네이트, 구리 알칸올 설포네이트, 또는 이들의 혼합물을 포함한다. 이러한 구리 화합물은 수용성이다.
충분한 양의 금속 염이 각 금속 이온의 농도가 0.010 g/L 내지 200 g/L, 또는 이를테면 0.5 g/L 내지 100 g/L이도록 전해질에 포함된다. 구리가 금속일 때, 충분한 양의 구리 염은 구리 이온 농도가 0.01 내지 100 g/L, 또는 이를테면 0.10 g/L 내지 50 g/L이도록 이용된다.
적합한 희석제가 전해질에 사용될 수 있다. 이러한 희석제는 물 또는 알코올과 같은 유기 용매 또는 다른 적합한 유기 용매를 포함한다. 용매의 혼합물이 또한 이용될 수 있다.
할라이드 이온원은 전해질에 가용성인 클로라이드 염 또는 다른 클로라이드원을 포함한다. 이러한 클로라이드 이온원의 일예는 소듐 클로라이드, 포타슘 클로라이드, 하이드로겐 클로라이드, 또는 이들의 혼합물이다. 전형적으로, 클로라이드 이온원은 전해질에 클로라이드 이온 농도가 0.02 ppm 내지 125 ppm, 또는 이를테면 0.25 ppm 내지 60 ppm, 또는 이를테면 5 ppm 내지 35 ppm이도록 포함된다.
전해질에서 사용될 수 있는 증백제는 도금될 금속에 적합한 증백제를 포함한다. 증백제는 금속 또는 금속 합금에 대해 특이성이 있을 수 있다. 증백제는 전해질에 0.001 ppm 내지 1.0 ppm의 양으로 포함될 수 있다.
적합한 증백제의 일예는 화학식 S-R-SO3(여기서 R은 치환되거나 비치환된 알킬 또는 치환되거나 비치환된 아릴 그룹임)를 가진 황 함유 화합물을 포함한다. 보다 구체적으로, 적합한 증백제의 일예는 구조식 HS-R-SO3X, XO3-S-R-S-S-R-SO3X 또는 XO3-S-Ar-S-S-Ar-SO3X(여기서, R은 치환되거나 비치환된 알킬 그룹이며, 바람직하게는 탄소원자 1 내지 6개인 알킬 그룹이고, 보다 바람직하게는 탄소원자 1 내지 4개인 알킬 그룹이며; Ar은 페닐 또는 나프틸과 같은 아릴 그룹이며; X는 소듐 또는 포타슘과 같은 적합한 카운터 이온임)을 가진 화합물을 포함한다. 이러한 화합물의 구체적인 일예는 n,n-디메틸-디티오카밤산-(3-설포프로필)에스테르, 3-머캅토-1-프로판 설폰산과 카본산-디티오-o-에틸에스테르-s-에스테르(포타슘 염), 비스설포프로필 디설파이드(BSDS), 3-(벤즈티아졸일-s-티오)프로필 설폰산(소듐 염), 피리디늄 프로필 설폰산 설포베타인, 또는 이들의 혼합물을 포함한다.
다른 적합한 증백제의 일예는 3-(벤즈티아졸일-2-티오)-프로필설폰산 소듐염, 3-머캅토프로판-1-설폰산 소듐염, 에틸렌디티오디프로필설폰산 소듐염, 비스-(p-설포페닐)-디설파이드 디소듐염, 비스(ω-설포부틸)-디설파이드 디소듐염, 비스(ω-설포하드록시프로필)-디설파이드 디소듐염, 비스(ω-설포프로필)-디설파이드 디소듐염, 비스(ω-설포프로필)-설파이드 디소듐염, 메틸-(ω-설포프로필)-디설파이드 소듐염, 메틸-(ω-설포프로필)-트리설파이드 디소듐염, o-에틸-디티오카본산-S-(ω-설포프로필)-에스테르 포타슘염, 티오글리콜산, 티오포스포린산-o-에틸-비스-(ω-설포프로필)-에스테르 디소듐염, 티오포스포린산-트리스(ω-설포프로필)-에스 테르 트리소듐염, N,N-디메틸디티오카밤산 (3-설포프로필)에스테르 소듐염(DPS), (o-에틸디티오카보네이토)-S-(3-설포프로필)-에스테르 포타슘염(OPX), 3-[(아미노-이미노메틸)-티오]-1-프로판설폰산(UPS), 3-(2-벤티아졸일티오)-1-프로판설폰산 소듐염(ZPS), 비스설포프로필 디설파이드(MPS)의 티올, 또는 이들의 혼합물을 포함한다.
적합한 평탄화제의 일예는 락탐 알콕실레이트를 포함한다. 이러한 화합물의 일예는 β-프로피오락탐 에톡실레이트, γ-부티로락탐-헥사-에톡실레이트, δ-발레로락탐-옥타-에톡실레이트, δ-발레로락탐-펜타-프로폭실레이트, ε-카프로락탐-헥사-에톡실레이트, 또는 ε-카프로락탐-도데카-에톡실레이트를 포함한다. 이러한 평탄화제는 전해질에 0.002 내지 3 g/L의 양으로 포함된다.
적합한 평탄화제의 다른 일예는 폴리알킬렌 글리콜 에테르를 포함한다. 전해질에 포함될 수 있는 폴리알킬렌 글리콜 에테르의 양은 0.005 내지 30 g/L이다. 상대 분자량은 500 내지 3500 g/mole, 바람직하게는 800 내지 4000 g/mole일 수 있다.
이러한 폴리알킬렌 글리콜 에테르의 일예는 디메틸 폴리에틸렌 글리콜 에테르, 디메틸 폴리프로필렌 글리콜 에테르, 디-tert 부틸 폴리에틸렌 글리콜 에테르, 스테아릴 모노메틸 폴리에틸렌 글리콜 에테르, 노닐페놀 모노메틸 폴리에틸렌 글리콜 에테르, 폴리에틸렌 폴리프로필렌 디메틸 에테르(혼합되거나 블록 폴리머), 옥틸 모노메틸 폴리알킬렌 에테르(혼합되거나 블록 폴리머), 디메틸-비스(폴리알킬렌 글리콜)옥틸렌 에테르(혼합되거나 블록 폴리머), 및 β-나프톨 모노메틸 폴리에틸 렌 글리콜을 포함한다.
금속 도금에 사용되는 억제제(담체)가 전해질에 사용될 수 있다. 억제제의 농도는 하나의 전기도금조에서 다른 전기도금조로 달라질 수 있지만, 억제제는 전형적으로 100 ppm 이상이다. 이러한 억제제의 일예는 폴리하이드록시 화합물 이를테면 폴리글리콜, 예를 들어 폴리(에틸렌 글리콜), 폴리(프로필렌 글리콜) 및 이들의 코폴리머이다. 폴리(에틸렌 글리콜)은 분자량이 1000 내지 12000 일 수 있다. 다른 적합한 화합물은 폴리에틸렌 옥사이드, 폴리프로필렌 옥사이드, 및 폴리에틸렌 옥사이드와 폴리프로필렌 옥사이드의 모노머의 코폴리머(랜덤 및 블록)를 포함하나, 이들에 한정되지 않는다.
적합한 완충제 또는 pH 조정제가 사용될 수 있다. 이러한 pH 조정제는 예를 들어 무기산 이를테면 황산, 염화수소산, 질산, 인산, 또는 이들의 혼합물을 포함할 수 있다. pH가 0 내지 14, 또는 이를테면 0 내지 8, 또는 이를테면 0 내지 6, 또는 이를테면 0 내지 3이 되도록 충분한 산이 조성물에 첨가된다. pH 범위는 도금되는 금속 또는 금속 합금에 따라 달라질 수 있다.
도금 중에 전해질의 온도는 18 ℃ 내지 110 ℃, 또는 이를테면 25 ℃ 내지 60 ℃일 수 있다. 온도 범위는 침착될 금속 또는 금속 합금에 따라 달라질 수 있다. 구리 전해질은 20 ℃ 내지 80 ℃의 온도에 유지될 수 있으며, 산 구리조(pH 0 내지 4)는 20 ℃ 내지 50 ℃의 온도에서 유지될 수 있다.
이 방법은 적합한 전기전도성 기판을 금속 도금하는데 사용될 수 있다. 기판이 유전 물질로 제조될 때, 전체 기판을 전기전도성으로 되도록 처리하거나 활성 화할 수 있거나, 기판의 섹션만이 금속 도금되도록 선택적으로 활성화할 수 있다. 금속 도금을 위한 기판을 활성화하는 다양한 방법이 본 기술에 알려져 있다. 이러한 방법 하나는 미국특허 4,810,333호에 기재된 바와 같이, 비전도성 기판을 금속 설파이드 이를테면 철, 코발트, 니켈 및 구리 설파이드로 전환 코팅하는 것이다. 전환 코팅의 다른 방법의 일예는 미국특허 4,895,739호에 기재된 바와 같이, 비전도성 기판의 표면을 주석-귀금속 무전해 금속 도금 촉매의 산 콜로이드 용액으로 처리한 다음 표면을 금속 도금 촉매와 반응하여 촉매 귀금속의 설파이드를 형성할 수 있는 용해된 설파이드를 함유한 용액으로 처리하는 것이다.
전류 차단 방법에 의해 도금된 기판은 금속 도금된 기판이 사용되는 산업 이를테면 전기 제품의 제조에 이용될 수 있다. 이러한 전기 제품의 일예는 인쇄배선판, 집적회로, 전기 접속 표면 및 커넥터, 전해 호일, 마이크로칩 응용을 위한 실리콘 웨이퍼, 세미-컨덕터 및 세미-컨덕터 패키징, 리드 프레임, 옵토일렉트로닉(optoelectronics), 및 옵토일렉트로닉 패키징을 포함한다.
예를 들어, 인쇄배선판의 제조에서, 균일 전착성 0.5:1 이상인 금속 및 금속 합금 침착물이 바람직하다. 또한 노들이 감소된 금속 및 금속 합금 침착물이 또한 신뢰성 있는 전기 제품을 제공하는데 바람직하다. 다층 인쇄배선판을 비롯하여, 인쇄배선판을 제조하는 다양한 방법이 본 기술에 알려져 있다.
인쇄회로판 제조에서 기판은 전형적으로 글래스 파이버로 충진된 에폭시 기판이며 그 표면 적어도 한 곳에 구리 피복되어 있다. 관통홀은 천공 또는 펀칭 또는 본 기술에 공지된 다른 적합한 방법에 의해 형성된다. 그 후 관통홀의 오염을 제거하여(desmearing) 관통홀의 벽 위의 부착물을 제거한다. 오염 제거는 황산, 크롬산 또는 플라즈마 에칭을 이용하거나 크롬산으로 홀의 에치백(etchback)한 후 글래스 에칭, 또는 다른 적합한 방법에 의해 수행될 수 있다. 관통홀의 오염 제거 또는 에치백 후에, 보드 베이스 물질을 종래와 같이 관톨홀 벽으로부터 관통홀로 확장되는, 글래스 파이버를 제거하는 글래스 에치로 처리한다. 이어서 구리 표면을 세정하고 관통홀 벽을 조정하는 용액으로 처리하여 촉매 흡착을 촉진시킨다. 이러한 용액은 수성 알칼리 계면활성제일 수 있다.
그 후 보드를 촉매 예비-침지(pre-dip) 용액에 함침할 수 있다. 이러한 용액은 촉매 용액과 동일한 매질을 포함하나 콜로이드가 없다. 특허된 촉매 예비-침지 조성물은 상용될 수 있으며 적합한 물질의 일예는 CataprepTM 404로 확인된 롬 앤드 하스사(Rohm and Haas Electronic Materials) 제품이다.
그 후 보드를 수성 촉매 조성물에 함침한다. 이러한 촉매 조성물은 촉매 귀금속, 예를 들어 산성 매질내 주석의 확원에 의해 형성된 환원 제품을 함유한다. 산성 매질내 주석에 의한 팔라듐의 환원 제품이 전형적이다. 이러한 촉매의 일예는 CatapositTM R-44이며 롬 앤드 하스사 제품이다. 종래의 비귀금속 촉매가 또한 사용될 수 있다. 촉매 작용은 20 ℃ 내지 70 ℃의 온도에서 1분 내지 10분 걸릴 수 있다.
임의로, 보드를 촉진제로 처리할 수 있다. 적합한 촉진제는 주석 산화물과 같은 촉매에 의해 형성된 금속 산화물의 일부를 제거한다. 적합한 촉진제의 일예 는 염화수소산 및 과염소산이다. 촉진화는 촉진제의 수용액에서 1분 내지 5분의 기간 동안 20 ℃ 내지 70 ℃의 온도에서 보드를 함침하여 완성된다.
촉매, 또는 촉진제를 적용한 후, 보드를 전환 코팅하여 금속 또는 금속 합금 침착을 위해 전도성으로 만든다. 본 기술에 공지된 적합한 방법은 보드를 전환 코팅하는데 사용될 수 있다. 칼코게나이드(Chalcogenide) 형성은 이용될 수 있는 방법 하나이다. 칼코게나이드 형성은 촉매 층을 칼코겐 용액과 접촉하여 일어난다. 칼코게나이드 처리 용액은 수용성 칼코겐 염의 수용액일 수 있다. 설파이드는 전형적인 칼코겐이다. 적합한 설파이드 염의 일예는 알칼리 토금속 설파이드 염 이를테면 소듐, 포타슘 및 리튬 설파이드이다. 칼코게나이드 처리 용액은 염농도가 0.1 g/L 내지 15 g/L이다.
전환 코팅한 후 보드를 금속 또는 금속 합금의 침착을 위해 금속 또는 금속 합금 전해질(도금조)로 함침시킨다. 적합한 금속 또는 금속 합금 전해질이 보드 위의 하나 이상의 금속 층을 침착시키는데 사용될 수 있다. 전형적으로 구리 또는 구리 합금 전해질이 인쇄회로판을 도금하는데 사용된다. 인쇄회로판상에 침착될 수 있는 적합한 구리 합금은 구리/주석, 구리/비스무쓰, 구리/금, 구리/은, 및 구리/니켈을 포함하나, 이들에 한정되지 않는다. 도금될 수 있는 추가 금속은 니켈, 주석 및 이들의 합금을 포함하나 이들에 한정되지 않는다.
적합한 수성 구리 전해질은 하나 이상의 수용성 구리 염 이를테면 구리 설페이트 펜타하이드레이트를 0.1 g/L 내지 50 g/L의 구리 이온을 제공하는 양으로, 하나 이상의 클로라이드 이온원 이를테면 소듐 클로라이드를 5 ppm 내지 35 ppm의 클 로라이드 이온을 제공하는 양으로, 하나 이상의 증백제 이를테면 BSDS를 0.1 ppm 내지 0.5 ppm의 양으로, 하나 이상의 평탄화제 이를테면 락탐 알콕실레이트를 0.005 g/L 내지 0.2 g/L의 양으로, 하나 이상의 억제제 이를테면 분자량 2500 내지 5000인 폴리(에틸렌 글리콜)을 500 ppm 내지 1000 ppm의 양으로, 및 하나 이상의 무기산 이를테면 황산을 전해질 pH 0 내지 1을 유지하는데 충분한 양으로 포함한다.
보드(캐소드)를 카운터 전극(애노드) 이를테면 불용성 납 디옥사이드 전극과 함께 수성 구리 전해질에 함침시키고 보드, 애노드, 전해질 및 emf 원이 서로 전기 전달 상태로 되어 완전한 전기 회로를 제공하도록 기전력원에 접속시킨다. 전류 밀도는 10 mA/㎠ 내지 40 mA/㎠이다.
도금 사이클은 초기에 전류를 0에서 도금에 적합한 수준으로 상승시킴으로써 시작되고 1분 내지 5분간 그 범위에 유지시킨 다음 1분 내지 5분간 0으로 떨어트려 도금 사이클의 처음 10분내에 전류의 플로우를 차단한다. 도금 사이클의 처음 10분 후에, 전류를 0에서 다시 도금 범위로 상승시키고 이어서 인쇄배선판의 표면과 관통홀상에 원하는 구리 층 두께가 얻어질 때까지 도금 사이클의 10분 내지 20분 마다 1분 내지 5분의 추가 전류 차단을 수행한다.
구리 도금 방법은 구리 금속 침착물에 적어도 0.5:1, 또는 이를테면 0.7:1, 또는 이를테면 0.8:1, 또는 이를테면 0.9:1의 균일 전착성을 제공한다. 따라서, 종래의 많은 도금된 인쇄배선판에서 발견된 독-보닝의 문제를 감소시킨다. 이에 더하여 보드는 전류의 차단 방법을 사용하지 않는 종래의 많은 방법에 의해 도금된 구리 금속 침착물에 비해 노들 수의 감소를 보여준다.
인쇄배선판을 위한 도금 시간은 45분 내지 5시간일 수 있다. 회로판 제조를 위해, 원하는 금속 또는 금속 합금 두께는 60 mil 내지 400 mil, 또는 이를테면 80 mil 내지 200 mil, 또는 이를테면 90 mil 내지 150 mil일 수 있다.
전류 차단 방법은 적어도 5:1, 또는 이를테면 7:1 내지 10:1의 어스펙트비로 다층 회로판의 관통홀을 금속 도금하는데 적합하다. 전형적으로, 도금된 관통홀은 0.02 cm 내지 0.1 cm, 또는 이를테면 0.3 cm 내지 0.7 cm의 평균 직경을 가지고 있으나, 전류 차단 방법에 의해 제조된 도금된 관통홀의 평균 직경은 이전 범위와 달라질 수 있다.
수직 및 수평 도금 방법 모두 이용될 수 있다. 수직 방법에서, 기판, 이를테면 인쇄배선판을 전해질을 함유한 용기내로 수직 위치에서 함침시킨다. 기판은 캐소드로서 작용하는데, 적어도 하나의 가용성 또는 불용성 애노드에 반대의 수직 위치에 위치한다. 기판과 애노드를 전류원과 전기 전류에 접속한다. emf를 발생하는 다양한 장치가 본 기술에 잘 알려져 있다. 전해질을 펌프와 같은 이동 설비에 의해 캐소드와 애노드가 있는 용기로 연속적으로 통과시킨다. 전기도금 방법에서 사용된 적합한 펌프가 사용될 수 있다. 이러한 펌프는 전기도금 산업에서 잘 알려져 있으며 쉽게 이용될 수 있다.
수평 도금 방법에서, 기판 또는 캐소드를 수평 위치의 컨베이어 유닛를 통해 수평 방향의 이동으로 이동시킨다. 스플레쉬 노즐(splash nozzle) 또는 플루드 파이프(flood pipe)에 의해 기판 아래 및/또는 위 및 기판상에 전해질을 연속적으로 주입한다. 애노드를 기판에 배해 일정 간격으로 배열하고 적합한 장치에 의해 전해질과 접촉시킨다. 롤러 또는 플레이트에 의해 기판을 이동시킨다. 이러한 수평 장치는 본 기술에 잘 알려져 있다.
인쇄배선판을 도금한 후 본 기술에서 공지된 하나 이상의 종래 방법에 의해 추가 처리를 수행하여 다층 회로판을 형성한 다음 다른 부품과 조립하여 다양한 전기 제품 및 장치를 형성한다.
다음 실시예는 본 발명을 보다 잘 설명하기 위해 제공되며, 본 발명의 범위를 한정하려는 의도는 없다.
실시예 1
균일 전착성
0.03 cm, 0.07 cm 및 0.09 cm의 관통홀 배열을 가진 다층 구리 피복 인쇄배선판을 CircupositTM 컨디셔너 3302(롬 앤드 하스 일렉트로닉 머티어리얼즈사제)의 유기 에폭시 용매의 알칼리 수용액에 평균 온도(mean temperature) 70 ℃에서 10분간 함침시켜 예비-세정한 다음 물로 린스하였다.
그 후 관통홀 벽의 오염을 평균 온도 70℃에서 10분간 MLB PromoterTM 3308의 퍼망가네이트 용액으로 제거한 다음 물로 린스하였다. 그 후 잔류물을 중화하고 하이드록실 암모늄 아세테이트(50 g/L), 메탄 설폰산(140 g/L), 계면활성제(5 g/L), 폴리일렉트롤라이트(10 g/L) 및 1 리터의 물로 구성된 단일 처리 용액을 이 용하여 50 ℃에서 5분간 하전 변형(charge modification)을 수행하였다. 그 후 보드를 물로 린스하였다.
그 후 보드에 전도성 입자 코팅을 적용하였다. 전도성 입자 코팅은 흑연으로 된 기본 탄소성 분산액이었다. 보드를 실온에서 5분간 분산액에 함침하였다. 그 후 전도성 입자 코팅을 가진 보드를 코팅이 건조될 때까지 80 ℃에 유지된 공기 순환식 오븐에 넣었다.
보드상의 구리 피복을 마이크로에칭하여 구리 피복으로부터 분산액 코팅을 제거하였다. 그 후 보드를 물로 분무하였다. 그 후 보드의 비전도성 부분을 금속화를 위해 준비하였다.
그 후 보드를 10 g/L의 구리 설페이트 펜타하이드레이트, 150 g/L의 황산, 50 ppm의 클로라이드 이온, 200 ppm의 폴리(에틸렌 글리콜), 및 0.5 ppm의 BSDS가 포함된 수성 전해질과 함께 도금 탱크에 넣었다. 전해질의 pH를 도금 사이클 전반에 걸쳐 0 내지 1로 유지하였다.
보드를 구리 애노드와 함께 emf 원에 접속하여 완전한 회로를 제공하였다. 도금 중에 전류를 50 mA/㎠에 유지하였다. 전류를 0에서 50 mA/㎠로 상승시키고 전류를 50 mA/㎠에서 5분간 유지시킴으로써 도금 사이클을 시작하여 보드상에 구리를 도금하고 이어서 전류를 1분 전류 차단 간격 동안 0으로 하강시킨 다음 도금 사이클의 나머지 최초 10분간 50 mA/㎠으로 다시 증가시켰다. 도금 사이클의 초기 10분을 완료한 후, 전류를 도금 사이클이 완료될 때까지 20분 마다 1분 전류 차단 간격 동안 전류를 0으로 감소시켰다.
도 1a와 1b는 구리 도금된 관통홀 하나의 단면도의 SEM을 보여준다. 도 1a는 관통홀의 중앙 섹션을 보여주며 도 1b는 관통홀의 상부 또는 표면 부분을 보여준다. 이 관통홀의 구리 금속층의 균일 전착성은 0.9 보다 큰 것으로 측정되었다(관통홀의 중앙에서 구리 층의 두께의 직경/관통홀의 표면에서 구리 층의 두께). 최적 균일 전착성은 1이다. 따라서, 전류 차단 방법은 양호한 균일 전착성을 가진 구리 금속층을 제공하였다.
실시예 2(비교)
수지상 결정 감소
실시예 1에 기재된 방법과 동일하게 하여 0.03 cm, 0.07 cm 및 0.09 cm의 관통홀의 배열을 가진 다층 구리 피복 인쇄배선판 2개를 예비-세정하고 컨디션 코팅하였다. 예비-치러 공정을 완료한 후 각 보드를구리 금속 침착을 위한 구리 전해질에 넣었다.
구리 전해질은 20 g/L의 구리 설페이트 펜타하이드레이트, 250 g/L의 황산, 100 ppm의 클로라이드 이온, 100 ppm의 폴리(에티렌 글리콜), 및 0.5 ppm의 BSDS를 함유하였다. 전해질의 pH를 도금 사이클을 통해 0 내지 1로 유지하였다.
각 보드를 분리된 도금 탱크에 넣었다. 보드 하나는 종래의 도금 방법을 이용하여 도금된 대조군으로서 사용하고 반면에 다른 하나는 전류 차단 방법을 이용하여 도금하였다. 각각의 전류 밀도를 구리 도금 중에 50 mA/㎠에 유지하였다. 다층 보드 각각을 카운터 전극으로서 구리 애노드와 함께 emf 원에 접속시켰다. 도금 사이클을 2시간 지속하였다.
도금 사이클을 종료한 후 종래의 레이저 검사 기술을 이용하여 스트링 노들 또는 수지상 결정에 대해 대조군 보드를 분석하였다. 구리 도금된 보드의 표면상에 수지상 결정이 검측되었다. 도 2a와 2b는 표면의 구리 도금 부분에 걸쳐 보드의 표면상에 큰 수지상 결정을 보여준 보드의 SEM이다.
제 2의 보드는 전류 차단 방법에 의해 구리 도금되었다. 전기 포텐셜을 처음에 0에서 50 mA/㎠로 상승시키고 50 mA/㎠에서 2분간 유지한 다음 전류를 0으로 감소시킴으로써 5분간 전류를 차단하였다. 그 후 도금 사이클의 나머지 처음 10분간 전류를 50 mA/㎠로 다시 상승시킴으로써 전류를 재개하였다. 도금 사이클의 초기 10분을 완료한 후, 도금 사이클이 완료될 때까지 도금 사이클의 10분 마다 2분간 전류를 차단하였다. 2시간 후에 사이클을 완료하였다.
도금 사이클을 완료한 후 수지상 결정에 대해 보드를 분석하였다. 대조군 보드에서 처럼 종래의 레이저 검사 방법을 이용하여 분석을 수행하였다. 약간의 수지상 결정이 검측되었지만 대조군 보드 보다 적은 수지상 결정이 검측되었다. 도 2c와 2d는 구리 도금된 보드의 일부의 SEM을 보여준다. 도 2c와 도 2d 모두에서 관통홀의 가장자리에 도금된 구리의 단일의 작은 스트링 수지상 결정이 보여진다. 전류 차단 방법은 종래의 방법에 의해 도금된 대조군 보드에 비해 수지상 결정 수를 감소시켰다. 따라서 전류 차단 방법이 구리 금속을 도금하는데 개선된 것이었다.
실시예 3(비교)
이중면 판넬상의 수지상 결정 감소와 균일 전착성
48개의 FR-4/에폭시 구리 피복 판넬을 준비하였다. 각 판넬에 드릴링하여 홀을 뚫어 0.03 cm, 0.07 cm 및 0.09 cm의 직경을 가진 관통홀의 배열을 제공하였다. 각 판넬을 예비-처리하고 관통홀로부터 종래의 퍼망가네이트 용액을 이용하여 부착물을 제거하였다. 보드 각각의 비전도성 부분 중 선택된 부위를 종래의 칼코겐 용액과 종래의 방법을 이용하여 전환 코팅하여 구리 금속 침착을 위해 그 부위를 전기 전도성으로 만들었다
50 g/L의 구리 설페이트 펜타하이드레이트, 250 g/L의 황산, 100 ppm의 클로라이드 이온, 300 ppm의 폴리(에틸렌 글리콜) 및 1 ppm의 BSDS로 구성된 수성 구리 전해질에서 판넬 각각을 도금하였다. 전해질의 pH를 도금 사이클 중에 0 내지 1로 유지하였다.
모든 판넬을 구리 애노드와 함께 emf 원에 접속하여 완전한 전기 회로를 제공하였다. 구리 도금 중에 전류를 50 mA/㎠에 유지하였다. 12개의 판넬(대조군)에 종래의 도금 방법을 이용하여 구리 도금하고, 반면에 나머지 36개의 판넬에 전류 차단 방법에 의해 구리 도금하였다.
종래의 도금 사이클을 1시간 계속하였다. 그 후 판넬 각각을 종래의 레이저 검사 방법을 이용하여 수지상 결정 형성에 대해 분석하였다. 모든 판넬은 수지상 결정 형성을 나타냈다. 현미경을 이용하여 작업자가 수지상 결정수를 계산하였다. 그 결과를 다음 표에 제시한다.
초기에 전류를 0에서 50 mA/㎠로 상승시키고 5분간 전류 차단하며 이어서 전류를 도금 사이클의 나머지 초기 10분간 전류를 0에서 50 mA/㎠으로 상승시켜 24개 판넬을 도금하였다. 그 후 1시간 후 도금 사이클이 완료될 때까지 도금 사이클의 10분 마다 1분 간격의 전류 차단을 수행하였다. 그 후 종래의 레이저 검사 방법을 이용하여 보드 각각에 대해 분석하였다. 작업자들은 현미경을 사용하여 각 보드 위의 수지상 결정수를 손으로 계산하였다. 결과를 다음 표에 제시한다.
초기에 전류를 0에서 50 mA/㎠로 상승시키고 5분간 전류 차단하며 이어서 전류를 도금 사이클의 나머지 초기 10분간 전류를 0에서 50 mA/㎠으로 상승시켜 12개 판넬을 도금하였다. 그 후 나머지 도금 사이클 동안 20분 마다 1분 간격의 전류 차단을 수행하였다. 도금 사이클은 1시간 지속하였다. 그 후 종래의 레이저 검사 방법을 이용하여 판넬 각각에 대해 분석하였다. 작업자들은 현미경을 사용하여 각 보드 위의 수지상 결정수를 손으로 계산하였다. 결과를 다음 표에 제시한다.
[표]
사용 판넬 수지상 결정 총수 평균수/판넬
대조군 12 14 1.2
10분 차단 24 6 0.25
20분 차단 12 2 0.17
결과는 전류 차단 방법이 종래의 구리 도금 방법에 비해 구리 도금 중에 형성된 수지상 결정의 수를 감소시켰다는 것을 보여주었다. 대조 판넬은 평균수지상 결정수가 판넬당 1.2이었지만, 전류 차단 방법에 의해 도금된 판네은 판넬당 평균 0.25 및 0.17이었다.
수지상 결정 형성의 감소에 더하여, 전류 차단 방법은 또한 종래의 방법을 이용하여 도금된 판넬의 균일 전착성에 비해 90% 보다 큰 평균 균일 전착성 증가를 나타냈다. 따라서, 전류 차단 방법이 개선된 구리 도금 방법을 제공한다.

Claims (9)

  1. 전기 전달 상태의 전기 전도성 기판, 전해질, 및 애노드를 통해 전류를 생성하고; 금속 도금 사이클의 최초 10분 이내에 5초 내지 5분의 간격 동안 전류를 차단하고 금속 도금 사이클의 10 내지 20분 마다 5초 내지 5분의 간격으로 추가로 전류를 차단하는 것을 포함하는 방법.
  2. 제1항에 있어서, 금속 도금 사이클의 최초 10분 이내 전류의 차단이 5초 내지 3분의 범위인 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 금속 도금 사이클의 최초 10분 이내 전류의 차단이 15초 내지 2분의 범위인 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 금속 도금 사이클의 10 내지 20분 마다 추가의 전류 차단이 15초 내지 2분의 범위인 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 도금 사이클이 펄스 도금인 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 도금 사이클이 직류 도금인 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 기판이 인쇄배선판, 집적회로, 전기 접속 표면, 커넥터, 전해 호일, 실리콘 웨이퍼, 세미-컨덕터, 리드 프레임 또는 옵토일렉트로닉스인 것을 특징으로 하는 방법.
  8. 제1항에 있어서, 금속 도금 사이클의 최초 10분 이내 전류의 차단이 1분간이고, 추가의 전류 차단이 금속 도금 사이클의 20분 마다 1분간인 것을 특징으로 하는 방법.
  9. 제1항에 있어서, 금속 도금 사이클의 최초 10분 이내 전류의 차단이 5분간이고, 추가의 전류 차단이 금속 도금 사이클의 10분 마다 2분간인 것을 특징으로 하는 방법.
KR1020050033996A 2004-04-26 2005-04-25 개선된 도금 방법 KR101185194B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US56541504P 2004-04-26 2004-04-26
US60/565,415 2004-04-26

Publications (2)

Publication Number Publication Date
KR20060045837A KR20060045837A (ko) 2006-05-17
KR101185194B1 true KR101185194B1 (ko) 2012-09-24

Family

ID=34941003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050033996A KR101185194B1 (ko) 2004-04-26 2005-04-25 개선된 도금 방법

Country Status (7)

Country Link
US (2) US7582199B2 (ko)
EP (1) EP1598449B1 (ko)
JP (1) JP4740632B2 (ko)
KR (1) KR101185194B1 (ko)
CN (1) CN1749442B (ko)
DE (1) DE602005022650D1 (ko)
TW (1) TWI361639B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1598449B1 (en) * 2004-04-26 2010-08-04 Rohm and Haas Electronic Materials, L.L.C. Improved plating method
JP2007234841A (ja) * 2006-02-28 2007-09-13 Kyocera Corp 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法
JP4759416B2 (ja) * 2006-03-20 2011-08-31 新光電気工業株式会社 非シアン無電解金めっき液及び無電解金めっき方法
US7575666B2 (en) 2006-04-05 2009-08-18 James Watkowski Process for electrolytically plating copper
US20090038947A1 (en) * 2007-08-07 2009-02-12 Emat Technology, Llc. Electroplating aqueous solution and method of making and using same
KR100901473B1 (ko) * 2007-10-26 2009-06-08 금호전기주식회사 전계방출장치
US20090188553A1 (en) * 2008-01-25 2009-07-30 Emat Technology, Llc Methods of fabricating solar-cell structures and resulting solar-cell structures
US20090250352A1 (en) * 2008-04-04 2009-10-08 Emat Technology, Llc Methods for electroplating copper
JP5084766B2 (ja) * 2009-03-11 2012-11-28 住友電気工業株式会社 薄膜超電導線材および超電導ケーブル導体
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
TW201218277A (en) * 2010-09-09 2012-05-01 Novellus Systems Inc By-product mitigation in through-silicon-via plating
FR2965659B1 (fr) * 2010-10-05 2013-11-29 Centre Nat Rech Scient Procédé de fabrication d'un circuit intégré
JP2012092366A (ja) * 2010-10-25 2012-05-17 Imec 銅の電着方法
US9816193B2 (en) 2011-01-07 2017-11-14 Novellus Systems, Inc. Configuration and method of operation of an electrodeposition system for improved process stability and performance
KR101817823B1 (ko) 2011-01-26 2018-02-21 맥더미드 엔쏜 인코포레이티드 마이크로전자장치의 비아를 충진시키는 방법
EP2568063A1 (en) * 2011-09-09 2013-03-13 Rohm and Haas Electronic Materials LLC Low internal stress copper electroplating method
CN102510668B (zh) * 2011-11-08 2014-02-19 深圳市景旺电子股份有限公司 一种超厚铜pcb板制作方法及其电路板
US20130220819A1 (en) * 2012-02-27 2013-08-29 Faraday Technology, Inc. Electrodeposition of chromium from trivalent chromium using modulated electric fields
US9816196B2 (en) 2012-04-27 2017-11-14 Novellus Systems, Inc. Method and apparatus for electroplating semiconductor wafer when controlling cations in electrolyte
EP2735627A1 (en) * 2012-11-26 2014-05-28 ATOTECH Deutschland GmbH Copper plating bath composition
US9611550B2 (en) 2012-12-26 2017-04-04 Rohm And Haas Electronic Materials Llc Formaldehyde free electroless copper plating compositions and methods
US10190232B2 (en) * 2013-08-06 2019-01-29 Lam Research Corporation Apparatuses and methods for maintaining pH in nickel electroplating baths
CA2920523A1 (en) * 2013-08-07 2015-02-12 Xagenic Inc. Sensor growth controller
CN103409780B (zh) * 2013-08-13 2016-01-20 山东大学 一种对纳米多孔金进行表面合金修饰的方法
JP2015106653A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 プリント配線板の製造方法
US9732434B2 (en) 2014-04-18 2017-08-15 Lam Research Corporation Methods and apparatuses for electroplating nickel using sulfur-free nickel anodes
US10154598B2 (en) 2014-10-13 2018-12-11 Rohm And Haas Electronic Materials Llc Filling through-holes
JP6641717B2 (ja) 2015-04-08 2020-02-05 日立化成株式会社 多層配線基板の製造方法
US20170016131A1 (en) * 2015-07-15 2017-01-19 Far East University Growth method of dendritic crystal structure that provides directional heat transfer
US10508357B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
MX2021005299A (es) * 2018-11-07 2021-09-14 Coventya Inc Ba?o de cobre satinado y metodo de deposito de una capa de cobre satinado.
JP7107190B2 (ja) * 2018-11-28 2022-07-27 住友金属鉱山株式会社 銅張積層板の製造方法
US10612149B1 (en) * 2019-09-05 2020-04-07 Chow Sang Sang Jewellery Company Limited Platinum electrodeposition bath and uses thereof
CN115058757B (zh) * 2022-07-04 2024-05-24 厦门海辰新材料科技有限公司 电镀设备及镀膜机

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS602692A (ja) 1983-05-26 1985-01-08 Sumitomo Metal Mining Co Ltd 銀メツキ方法
JPS62127493A (ja) 1985-11-28 1987-06-09 Sumitomo Metal Mining Co Ltd 電気錫メツキ法
JP2000087292A (ja) * 1998-09-14 2000-03-28 Ibiden Co Ltd 電気めっき方法、電気めっきによる回路板及びプリント配線板の製造方法、並びに銅被膜からなる回路を有する回路板及び銅被膜からなる配線を有するプリント配線板

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2471918A (en) * 1946-12-12 1949-05-31 Harshaw Chem Corp Electrodeposition of copper
GB710375A (en) * 1951-10-26 1954-06-09 Westinghouse Electric Int Co Improvements in or relating to electroplating
US2862861A (en) * 1956-01-19 1958-12-02 Harshaw Chem Corp Copper cyanide plating process and solution therefor
GB932822A (en) 1960-03-09 1963-07-31 Vyzk Ustav Polygraficky Electrolytic production of copper articles
DE2453830C2 (de) * 1974-11-13 1986-07-31 Siemens AG, 1000 Berlin und 8000 München Bad und Verfahren zur galvanischen Abscheidung von glänzenden Aluminiumüberzügen
US3945894A (en) * 1975-04-11 1976-03-23 Oxy Metal Industries Corporation Bath composition and method of electrodepositing utilizing the same
SE408034B (sv) * 1977-03-15 1979-05-14 Philips Svenska Ab Lageranordning vid ett mosaiktryckhuvud
US4152467A (en) * 1978-03-10 1979-05-01 International Business Machines Corporation Electroless copper plating process with dissolved oxygen maintained in bath
US4189324A (en) 1978-06-02 1980-02-19 Michael Gulla Stabilized electroless plating solutions
US4683036A (en) * 1983-06-10 1987-07-28 Kollmorgen Technologies Corporation Method for electroplating non-metallic surfaces
JPS6063987A (ja) * 1983-09-17 1985-04-12 沖電気工業株式会社 印刷配線基板の製造方法
US4515829A (en) * 1983-10-14 1985-05-07 Shipley Company Inc. Through-hole plating
US5246817A (en) * 1985-08-02 1993-09-21 Shipley Company, Inc. Method for manufacture of multilayer circuit board
US4902610A (en) * 1985-08-02 1990-02-20 Shipley Company Inc. Method for manufacture of multilayer circuit board
DE3688840T2 (de) * 1985-12-24 1993-11-25 Gould Inc Verfahren und vorrichtung zur elektroplattierung eines kupferblattes.
US5007990A (en) * 1987-07-10 1991-04-16 Shipley Company Inc. Electroplating process
US4952286A (en) * 1987-07-10 1990-08-28 Shipley Company Inc. Electroplating process
US5326454A (en) * 1987-08-26 1994-07-05 Martin Marietta Corporation Method of forming electrodeposited anti-reflective surface coatings
US4810333A (en) 1987-12-14 1989-03-07 Shipley Company Inc. Electroplating process
GB8801827D0 (en) 1988-01-27 1988-02-24 Jct Controls Ltd Improvements in electrochemical processes
US4895739A (en) * 1988-02-08 1990-01-23 Shipley Company Inc. Pretreatment for electroplating process
US4932518A (en) * 1988-08-23 1990-06-12 Shipley Company Inc. Method and apparatus for determining throwing power of an electroplating solution
US4897165A (en) * 1988-08-23 1990-01-30 Shipley Company Inc. Electroplating composition and process for plating through holes in printed circuit boards
US5051154A (en) * 1988-08-23 1991-09-24 Shipley Company Inc. Additive for acid-copper electroplating baths to increase throwing power
JP3098022B2 (ja) 1990-06-14 2000-10-10 荏原ユージライト株式会社 局所析出皮膜形成方法
US5849171A (en) * 1990-10-13 1998-12-15 Atotech Deutschland Gmbh Acid bath for copper plating and process with the use of this combination
JP2697773B2 (ja) 1991-03-11 1998-01-14 日本エレクトロプレイテイング・エンジニヤース 株式会社 メッキ方法
US5252196A (en) * 1991-12-05 1993-10-12 Shipley Company Inc. Copper electroplating solutions and processes
US5630840A (en) 1993-01-19 1997-05-20 Schneider (Usa) Inc Clad composite stent
US5958207A (en) * 1994-10-01 1999-09-28 Heidelberger Druckmaschinen Ag Process for applying a surface coating
JP3313277B2 (ja) * 1995-09-22 2002-08-12 古河サーキットフォイル株式会社 ファインパターン用電解銅箔とその製造方法
DE19545231A1 (de) * 1995-11-21 1997-05-22 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Metallschichten
DE19653681C2 (de) * 1996-12-13 2000-04-06 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Kupferschichten mit gleichmäßiger Schichtdicke und guten optischen und metallphysikalischen Eigenschaften und Anwendung des Verfahrens
US6565731B1 (en) * 1997-06-03 2003-05-20 Shipley Company, L.L.C. Electroplating process
US5972192A (en) * 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
US6071398A (en) 1997-10-06 2000-06-06 Learonal, Inc. Programmed pulse electroplating process
US6165306A (en) * 1998-06-01 2000-12-26 Kimberly-Clark Worldwide, Inc. Process and apparatus for cutting of discrete components of a multi-component workpiece and depositing them with registration on a moving web of material
MY144503A (en) 1998-09-14 2011-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP3229286B2 (ja) * 1999-04-02 2001-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント回路基板の製造方法
US6527920B1 (en) 2000-05-10 2003-03-04 Novellus Systems, Inc. Copper electroplating apparatus
US6736954B2 (en) * 2001-10-02 2004-05-18 Shipley Company, L.L.C. Plating bath and method for depositing a metal layer on a substrate
US20040011432A1 (en) * 2002-07-17 2004-01-22 Podlaha Elizabeth J. Metal alloy electrodeposited microstructures
EP1475463B2 (en) * 2002-12-20 2017-03-01 Shipley Company, L.L.C. Reverse pulse plating method
US20040154925A1 (en) * 2003-02-11 2004-08-12 Podlaha Elizabeth J. Composite metal and composite metal alloy microstructures
JP4280993B2 (ja) 2003-12-24 2009-06-17 ソニー株式会社 撮像装置及びその方法並びにプログラム
EP1598449B1 (en) * 2004-04-26 2010-08-04 Rohm and Haas Electronic Materials, L.L.C. Improved plating method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS602692A (ja) 1983-05-26 1985-01-08 Sumitomo Metal Mining Co Ltd 銀メツキ方法
JPS62127493A (ja) 1985-11-28 1987-06-09 Sumitomo Metal Mining Co Ltd 電気錫メツキ法
JP2000087292A (ja) * 1998-09-14 2000-03-28 Ibiden Co Ltd 電気めっき方法、電気めっきによる回路板及びプリント配線板の製造方法、並びに銅被膜からなる回路を有する回路板及び銅被膜からなる配線を有するプリント配線板

Also Published As

Publication number Publication date
US7582199B2 (en) 2009-09-01
TW200610454A (en) 2006-03-16
US20060012044A1 (en) 2006-01-19
JP2005320631A (ja) 2005-11-17
JP4740632B2 (ja) 2011-08-03
EP1598449B1 (en) 2010-08-04
CN1749442B (zh) 2013-01-02
DE602005022650D1 (de) 2010-09-16
US20090188804A1 (en) 2009-07-30
CN1749442A (zh) 2006-03-22
US8945362B2 (en) 2015-02-03
TWI361639B (en) 2012-04-01
KR20060045837A (ko) 2006-05-17
EP1598449A2 (en) 2005-11-23
EP1598449A3 (en) 2007-01-31

Similar Documents

Publication Publication Date Title
KR101185194B1 (ko) 개선된 도금 방법
EP1300488B1 (en) Plating path and method for depositing a metal layer on a substrate
EP1308540B1 (en) Plating bath and method for depositing a metal layer on a substrate
EP1475463B1 (en) Reverse pulse plating method
US6652731B2 (en) Plating bath and method for depositing a metal layer on a substrate
EP1308541A1 (en) Plating bath and method for depositing a metal layer on a substrate
TWI757927B (zh) 填充印刷電路板及其他基材中之通孔的單步驟電解方法
EP0320601A2 (en) Electroplating process
EP2803756A1 (en) Method for depositing thick copper layers onto sintered materials
TW569390B (en) Via filling method
TW200303376A (en) Process for electrolytic copper plating
TW202403115A (zh) 用於電解電鍍的複合波形
WO2022245576A9 (en) Single step electrolytic method of filling through holes in printed circuit boards and other substrates
KR20030071955A (ko) 비아 홀 충전용 산성 동도금 첨가제 조성물 및 이를이용한 비아 홀 충전방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 7