WO2015007486A1 - Optoelektronischer halbleiterchip - Google Patents

Optoelektronischer halbleiterchip Download PDF

Info

Publication number
WO2015007486A1
WO2015007486A1 PCT/EP2014/063423 EP2014063423W WO2015007486A1 WO 2015007486 A1 WO2015007486 A1 WO 2015007486A1 EP 2014063423 W EP2014063423 W EP 2014063423W WO 2015007486 A1 WO2015007486 A1 WO 2015007486A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
encapsulation layer
encapsulation
semiconductor chip
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2014/063423
Other languages
English (en)
French (fr)
Inventor
Karl Engl
Georg Hartung
Johann Eibl
Michael Huber
Markus Maute
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to KR1020167003831A priority Critical patent/KR102268352B1/ko
Priority to DE112014003318.9T priority patent/DE112014003318A5/de
Priority to CN201480040795.7A priority patent/CN105393369B/zh
Priority to US14/905,763 priority patent/US10014444B2/en
Priority to JP2016526490A priority patent/JP6284634B2/ja
Publication of WO2015007486A1 publication Critical patent/WO2015007486A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8514—Wavelength conversion means characterised by their shape, e.g. plate or foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials

Definitions

  • Optoelectronic Semiconductor Chip An optoelectronic semiconductor chip is specified.
  • the optoelectronic semiconductor chip comprises a semiconductor body.
  • the semiconductor body is
  • the semiconductor body includes an n-type region, a p-type region, and an active region therebetween for generating electromagnetic
  • the n-conducting region and the p-conducting region are produced, for example, by appropriate doping of the semiconductor material of the semiconductor body.
  • the electromagnetic radiation generated in the active region of the semiconductor body is, for example, UV radiation, infrared radiation and / or visible light.
  • the electromagnetic radiation is generated, for example, by energizing the active region.
  • electromagnetic radiation leaves the semiconductor body at least in part by an outer surface of the
  • the optoelectronic semiconductor chip comprises a first mirror layer, which is used for reflection of the
  • the first mirror layer is
  • electromagnetic radiation which is generated in the active region of the semiconductor body, partly impinges on the first mirror layer and is reflected by it in the direction of the outer surface of the semiconductor body, in particular in the direction of the second main surface, where it then partially emerges.
  • the mirror layer is formed in particular metallic.
  • the mirror layer contains or consists of one of the following metals: silver, aluminum.
  • These metals have good to very good visible light reflectivity, but may have the disadvantage of being prone to diffusion or electromigration, especially when there is an electromagnetic field as in the case of the optoelectronic semiconductor die. Furthermore, these metals can oxidize especially in a moist environment, which increasingly reduces the reflectivity and thus the efficiency of the semiconductor body with increasing operating time.
  • the optoelectronic semiconductor chip comprises at least three encapsulation layers.
  • the optoelectronic semiconductor chip may include a first encapsulation layer, a second encapsulation layer, and a third encapsulation layer
  • Encapsulation layer include. The least three
  • Encapsulation layers are each formed electrically insulating and to an electrically insulating
  • the encapsulation layers may each comprise one or more layers.
  • Encapsulation layers may be formed by different processes for their production and / or different material composition and / or a different
  • the encapsulation layers are in particular provided to prevent diffusion of material from the first mirror layer into other regions of the optoelectronic semiconductor chip and / or to hinder or prevent the penetration of atmospheric gases and / or moisture to the first mirror layer and / or regions of the optoelectronic semiconductor chip of FIG electrically isolate other areas of the optoelectronic semiconductor chip.
  • the first mirror layer is at one
  • the lower side of the p-type region is, for example, the side of the n-type region facing away from the n-type region
  • the mirror layer may be in direct contact with the p-type region.
  • the active region is arranged on a side of the p-conducting region facing away from the first mirroring layer, and the n-conducting region is arranged on a side of the active region facing away from the p-conducting region. That is, the active region is arranged between the p-type region and the n-type region, wherein the first mirror layer is arranged on the underside of the p-type region facing away from the n-type region.
  • Encapsulation layer the semiconductor body at its
  • Encapsulation layers may be in direct contact with the semiconductor body.
  • the first one may be in direct contact with the semiconductor body.
  • the third encapsulation layer covers the first mirror layer at its p-conducting region
  • Encapsulation layer and the first mirror layer at least one further layer, for example a metallic layer, is arranged. However, there is at least one area in the third encapsulation layer with the first
  • the third encapsulation layer may for example be applied directly to the mirror layer.
  • Encapsulation layer covers the mirror layer gap-free on its side facing away from the p-type region, wherein the mirror layer, for example, directly adjoins the p-type region at its underside facing the p-type region and the remaining free outer surface of the first mirror layer from the third encapsulation layer
  • the second encapsulation layer and the third encapsulation layer are locally in direct contact with each other in a region laterally of the first mirror layer.
  • An area laterally of the first mirror layer is, for example, an area that is in a lateral
  • the lateral directions are those directions that are parallel to a main plane of extension of the first
  • Mirror layer run.
  • the second is located laterally of the mirror layer, in particular at a distance from the region in which the third encapsulation layer and the first mirror layer are in direct contact with one another
  • Encapsulation layer and the third encapsulation layer in direct contact with each other.
  • the third encapsulation layer and the second encapsulation layer are ALD layers. That is, at least these two encapsulation layers, optionally also other encapsulation layers, such as, for example, the First encapsulation layer are layers made by ALD (Atomic Layer Deposition) method.
  • ALD Atomic Layer Deposition
  • At least the second and the third encapsulation layers are thus produced by means of an ALD method such as, for example, the flash ALD, the photo-induced ALD or another ALD method.
  • an ALD method such as, for example, the flash ALD, the photo-induced ALD or another ALD method.
  • High-temperature ALD methods are used where the encapsulation layer is deposited at temperatures of 100 ° C or higher.
  • a manufactured by an ALD process is used where the encapsulation layer is deposited at temperatures of 100 ° C or higher.
  • Encapsulation layer is via electro-microscopic
  • an encapsulation layer is an ALD layer, It is therefore an objective feature that can be detected on the finished optoelectronic semiconductor chip.
  • the encapsulation layer which is an ALD layer, is formed with an electrically insulating material and has for example a thickness between 0.05 nm and at most 500 nm, in particular between at least 30 nm and at most 50 nm, for example a thickness of 40 nm ,
  • the encapsulation layer is formed with an electrically insulating material and has for example a thickness between 0.05 nm and at most 500 nm, in particular between at least 30 nm and at most 50 nm, for example a thickness of 40 nm .
  • Encapsulation layer may comprise a plurality of sub-layers, which are arranged on top of each other.
  • Encapsulation layer contains or consists for example of one of the following materials: Ta2Ü5, Al2O3, A1N, SiO2 It is also possible, in particular, for the encapsulation layer, which is an ALD layer, to contain a combination of these materials.
  • the ALD layers are preferably free of silicon dioxide and / or silicon nitride.
  • the optoelectronic semiconductor chip comprises a semiconductor body which has an n-type region, an active region provided for generating electromagnetic radiation and a p-type region.
  • the optoelectronic semiconductor chip comprises a first mirror layer, which is used for reflection of the
  • Optoelectronic semiconductor chip also comprises a first, a second and a third encapsulation layer, wherein the encapsulation layers each with an electrically
  • the first mirror layer is disposed on a lower surface of the p-type region
  • the active region is disposed on a side of the p-type region facing away from the first mirror layer
  • the n-type region is on a p-type region arranged away from the active area.
  • the first, second and third encapsulation layers cover the semiconductor body on its outer surface and the third encapsulation layer completely covers the first mirror layer on its side facing away from the p-conducting region, wherein it is locally in direct contact with the first mirror layer .
  • the encapsulation layer and the third encapsulation layer are locally in direct contact with each other in at least one region laterally of the first mirror layer, and the second and third encapsulation layers are ALD layers.
  • An optoelectronic semiconductor chip described here is based inter alia on the following considerations: An optoelectronic semiconductor chip, in particular a
  • LED chip must be reliably protected against exposure to moisture from the environment to ensure its durability.
  • mirror layers in the optoelectronic semiconductor chip which with a for
  • Migration in the electric field and oxidation-prone material such as silver are formed, for example, by metallic encapsulation before the penetration of
  • the first mirror layer is completely covered, in particular, by the third encapsulation layer, which is an ALD layer. This provides a particularly effective protection of the first mirror layer from the penetration of Moisture and atmospheric gases.
  • the mirror layer can be guided particularly close to an outer side surface of the semiconductor body without damaging the first mirror layer during the production of the optoelectronic layer
  • Encapsulation layers which are ALD layers, are particularly thin and made of a radiation-transmissive material
  • the semiconductor chip comprises a second
  • the second mirror layer may be formed with the same material as the first mirror layer.
  • Mirror layer serves, otherwise light-absorbing
  • the second mirror layer may be formed electrically conductive.
  • the second mirror layer for example, with the n-type region of the semiconductor body electrically conductive be connected and serves in addition to their optical properties for current injection into the n-type region of the semiconductor body.
  • At least some of the encapsulation layers may be located at least indirectly between the first mirror layer and the second mirror layer. In this way, for example, the third and optionally further encapsulation layers may or may not provide electrical insulation between the first mirror layer and the second
  • the second mirror layer projects beyond the second mirror layer
  • At least some of the encapsulation layers may extend on the side of the second mirror layer facing the semiconductor body.
  • the second mirror layer is provided for reflecting electromagnetic radiation generated in the semiconductor body during operation.
  • the second mirror layer projects beyond the semiconductor body in a lateral direction parallel to the semiconductor body
  • Main extension plane of the semiconductor body runs.
  • the second mirror layer is thus laterally over the
  • Mirror layer also electromagnetic radiation that emerges from the side surfaces of the semiconductor body and then extends in the direction of the second mirror layer
  • the first encapsulation layer extends on the outer surface of the semiconductor body from the active region along the p-type region to a side surface of the first mirror layer.
  • the first encapsulation layer extends on the outer surface of the semiconductor body from the active region along the p-type region to a side surface of the first mirror layer.
  • Encapsulation layer in places in direct contact with the first mirror layer.
  • the first mirror layer is Encapsulation layer in places in direct contact with the first mirror layer.
  • the first encapsulation layer is not an ALD layer.
  • the first encapsulation layer can be produced, for example, by means of a CVD method and comprise, for example, sublayers which have SiC> 2 and / or
  • the SiN sublayers are preferably thinner than the SiC> 2 sublayers.
  • the sublayers may be stacked in a vertical direction parallel to the growth direction of the layer.
  • the first encapsulation layer can be, for example, a first SiC> 2 formed
  • Lower layer having a thickness between 130 nm and 170 nm, in particular of 150 nm.
  • Underlayer which is formed with SiN and has a thickness between 10 nm and 14 nm, in particular of 12 nm.
  • the first encapsulation layer may comprise one or more of these sequences of sub-layers formed with SiC> 2 and SiN.
  • regions covered by the first encapsulation layer can be protected from materials such as those used in the formation of ALD layers, for example in the formation of the second encapsulation layer
  • Encapsulation layer are used.
  • the covered by the first encapsulation layer Semiconductor bodies are protected by the first encapsulation layer from a precursor such as oxygen or ozone, which is used in the production of subsequent encapsulation layers, which are ALD layers.
  • the optoelectronic semiconductor chip comprises a fourth encapsulation layer, which is the third
  • Encapsulation layer is located. At the fourth
  • the encapsulation layer may also be a layer that is not an ALD layer.
  • the fourth encapsulation layer is then deposited not with an ALD method but, for example, with a CVD method.
  • the fourth encapsulation layer may, for example, be formed identically to the first encapsulation layer and also has a protective function of the covered regions in the case of
  • Forming materials used in ALD layers are Forming materials used in ALD layers.
  • the optoelectronic semiconductor chip comprises a fifth encapsulation layer which is an ALD layer, wherein the fifth encapsulation layer covers the outer surface of the semiconductor body at least at the n-conducting region
  • Encapsulation layer is located.
  • the semiconductor body may be exposed to areas without the fifth
  • Encapsulation layer would be uncovered by the fifth
  • Encapsulation be covered and there in direct contact with the fifth encapsulation layer are located.
  • the fifth encapsulation layer may, for example, be constructed identically to the second encapsulation layer. So it can be the same thickness and the same
  • the fifth encapsulation layer is located laterally from the semiconductor body, that is, for example, in a lateral direction to the semiconductor body, in direct contact with the second encapsulation layer.
  • the fifth encapsulation layer and the second encapsulation layer thus have at least one common contact point (hereinafter also:
  • the second encapsulation layer has traces of an etching process in the region of the contact with the fifth encapsulation layer. Especially the fifth
  • Encapsulation layer may be in direct contact, has traces of an etching process.
  • the second encapsulation layer is during the production of the optoelectronic
  • Etching process produces characteristic traces on the second encapsulation layer which is an ALD layer common investigation methods of semiconductor electronics are detectable. These tracks may be
  • the fifth encapsulation layer adheres particularly well to the second encapsulation layer in the regions in which the second encapsulation layer has the traces of the etching process.
  • the second encapsulation layer is in
  • Encapsulation layer consists. The thickness of the second
  • Encapsulation layer for example, by a
  • the second one is
  • Encapsulation layer in the region of contact with the fifth encapsulation layer by between 4 nm and 8 nm, in particular by between 5 nm and 7 nm thinner than in a region in which there is no contact between the second encapsulation layer and the fifth encapsulation layer.
  • the encapsulation layer has no breakdown, but its thickness is only reduced in the region of contact with the fifth encapsulation layer.
  • Encapsulation layer is for example in a
  • Encapsulation layer which is in direct contact with the second encapsulation layer before the etching step, is to be removed.
  • the first encapsulation layer is, for example, a layer containing silicon dioxide.
  • the selectivity in etching between silicon dioxide and the second encapsulant layer, which is an ALD layer, is in the range of 1:80. In this way, the risk that the second encapsulation layer is etched through, is not given.
  • the etching takes place, for example, dry chemical. Due to the fact that in the etching process this does not end, as is often customary, on a metallic layer which may be formed, for example, with platinum, no metals are deposited on the semiconductor body and in particular none by redeposition
  • the optoelectronic semiconductor chip is characterized by a simplified production and improved efficiency. It has been found that the small current behavior of the optoelectronic
  • Encapsulation layer is greatly improved, so that even at very low currents of 1 ⁇ electromagnetic
  • the optoelectronic semiconductor chip comprises a via which extends through the p-conducting semiconductor chip
  • Area of the semiconductor body extends. Apart from the at least one via, the semiconductor body is completely enclosed by the third encapsulation layer and the fifth encapsulation layer. That is, the semiconductor body is down to the area of Through-hole completely enclosed by layers that are ALD layers.
  • the at least one via can comprise at least some of the encapsulation layers, the first mirror layer, the p-type region of the semiconductor body and the active
  • the optoelectronic semiconductor chip Penetrate the area.
  • the optoelectronic semiconductor chip it is possible in particular for the optoelectronic semiconductor chip to comprise a multiplicity of identical plated-through holes.
  • the plated-through hole comprises, for example, a recess in the semiconductor body, which is filled with the n-contact material.
  • the n-contact material is, for example, a metal.
  • the n-contact material is in direct contact with the n-type region and provides an electrically conductive connection, for example, to one
  • connection point of the optoelectronic semiconductor chip which is contacted from outside the semiconductor chip.
  • the first, second, third, and fourth encapsulant layers may directly adjoin the n-type contact material.
  • at least some of the encapsulant layers cover the semiconductor body within the via and thus serve to electrically isolate the n-type contact material from the first mirror layer, the p-type region of the semiconductor body, and the active region.
  • the semiconductor chip comprises a second
  • the second mirror layer can be the same
  • Material may be formed as the first mirror layer.
  • the second mirror layer serves, otherwise
  • the second mirror layer is for example
  • n-contact material arranged below the n-contact material and is in the lateral direction via the via.
  • the second mirror layer may be electrically conductive to the n-contact material
  • Semiconductor body electrically conductively connected and used in addition to their optical properties for current injection into the n-type region of the semiconductor body.
  • At least some of the encapsulation layers may be located at least indirectly between the first mirror layer and the second mirror layer. In this way, for example, the third and fourth encapsulation layers can provide electrical insulation between the first and second encapsulant layers
  • the first mirror layer can then be electrically connected to the p-type region of the semiconductor body.
  • the first mirror layer next to Their optical properties also for electrical connection of the p-type region of the semiconductor body.
  • the second mirror layer projects beyond the second mirror layer
  • At least some of the encapsulation layers may extend on the side of the second mirror layer facing the semiconductor body.
  • the second mirror layer is provided for reflecting electromagnetic radiation generated in the semiconductor body during operation.
  • the second mirror layer projects beyond the semiconductor body in a lateral direction parallel to the semiconductor body
  • Main extension plane of the semiconductor body runs.
  • the second mirror layer is thus laterally over the
  • Mirror layer also electromagnetic radiation that emerges from the side surfaces of the semiconductor body and then extends in the direction of the second mirror layer
  • the region of the second mirror layer which projects beyond the outer surface of the semiconductor body in a lateral direction, does not have to coincide with the region of the second
  • Manufacturing step for example, using a mask technique, are applied.
  • Side surfaces each extend transversely or perpendicular to the lateral directions and represent outer surfaces of the first mirror layer or of the n-conductive region.
  • the third encapsulation layer which is an ALD layer.
  • the further encapsulation layers such as the second encapsulation layer
  • the p-conductive region and the first mirror layer are locally covered by a metallic encapsulation layer at their side surfaces, wherein the at least some of the encapsulation layers at least
  • the region of the semiconductor body protrudes in places into the metallic encapsulation layer which, for example, leads to a carrier of the semiconductor body facing away from the semiconductor body
  • Planarization layer acts.
  • Encapsulation layer can thus, for example, a
  • the metallic encapsulation layer is
  • an encapsulation layer for example, an encapsulation layer
  • the metallic encapsulation layer may be formed of or with metals such as platinum, gold, tungsten and titanium. That is, the metallic encapsulation layer then comprises at least one of these metals or is characterized by a
  • Figures 1A to IQ show process steps for a
  • the figure IQ shows a schematic sectional view of an optoelectronic described here
  • FIG. 1A shows how, first of all, a growth substrate 1, for example of sapphire, is provided, onto which the semiconductor body 10 is epitaxially deposited in particular.
  • the semiconductor body 10 includes the n-type region 2, the p-type region 3, and the active one therebetween
  • the growth substrate 1 is provided for example as a wafer, wherein the dashed lines A, A ', the chip pattern of the manufactured optoelectronic
  • the dashed lines C, C represent the position of a contact region, in which, for example, a bonding pad for contacting the optoelectronic semiconductor chip is formed during the manufacturing process.
  • the semiconductor body 10 is based for example on a nitride compound semiconductor material.
  • Area 4 and the n-type region 2 for example, by etching the epitaxially deposited layers of the semiconductor body 10 to form an outer surface of the
  • step IC a full-area coating of the growth substrate 1 takes place
  • first encapsulation layer 11 which is an electrically insulating layer, for example, a layer which is produced by means of a CVD method.
  • the first encapsulation layer 11 may be referred to as
  • Encapsulation layer sequence may be formed and includes, for example, sub-layers, which are formed with SiC> 2 and SiN.
  • the sublayers are stacked in a vertical direction perpendicular to the lateral direction.
  • the lateral direction is parallel to the plane of the
  • the sublayers formed with SiC> 2 have a thickness between 130 nm and 170 nm, in particular of
  • the sublayers formed with SiN may have a thickness between 10 nm and 14 nm, in particular 12 nm. In particular, this way
  • Encapsulation layers are formed, which are also particularly impermeable to materials used in the production of ALD layers used.
  • the first encapsulation layer 11 completely covers the exposed side surfaces of the p-type region 3 and of the active region 4, so that in particular the p / n junction of the semiconductor body and thus the active region 4 are protected by the first encapsulation layer 11.
  • the upper side of the first side facing away from the growth substrate 1 is used Encapsulation layer 11, a second encapsulation layer 12 applied.
  • the second encapsulation layer 12 is an ALD layer.
  • the second encapsulation layer 12, which is an ALD layer is produced by means of an ALD method, wherein the second encapsulation layer 12 can be deposited at least in places, for example with the use of ozone as a precursor. In this case, it is possible that the entire second encapsulation layer 12 under the
  • the second encapsulation layer 12 has at least two sub-layers, which are arranged stacked, for example, wherein at least one of the sub-layers is produced by means of an ALD method in which ozone is used as precursor.
  • an ALD layer which uses ozone as a precursor has a particularly high
  • the layer or underlayer which is precipitated with ozone as a precursor is, for example, an Al 2 O 3 layer or an SiO 2 layer or a Ta 2 O 5 layer.
  • the second encapsulation layer 12 it is possible for the second encapsulation layer 12 to comprise a lower layer or to consist of a lower layer which is deposited using a precursor that is free of ozone.
  • a precursor that is free of ozone For example, in this case, water or oxygen can be used as a precursor material.
  • the second encapsulation layer 12 also has a further sublayer, which may be formed, for example, using a Precursors is deposited, which comprises ozone, wherein the second sub-layer is deposited directly on the lower layer.
  • the first sub-layer may, for example, have a thickness between 5 and 10 nm.
  • the second sub-layer may then, for example, have a thickness between 25 and 45 nm
  • the second encapsulation layer 12 also covers, at least indirectly, the outer surfaces of the p-type region 3 and of the active region 4 of the semiconductor body.
  • the encapsulation layer and the second encapsulation layer together form an encapsulation layer sequence, which forms on the outer surface of the semiconductor body 10 from the active
  • Area 4 along the p-type region 3 extends.
  • Mirror layer 21 which is formed, for example, with silver, is deposited.
  • a p-terminal layer 31 is applied to the first mirror layer 21 using a further phototechnical technique
  • Optoelectronic semiconductor chip extends, in which later a contact portion 43 for contacting the p-type
  • the p-type terminal layer 31 covers the first one
  • the p-terminal layer 31 may
  • Encapsulation layer 13 is applied to the exposed outer surface of the second encapsulation layer 12, the first mirror layer 21 and the p-type terminal layer 31. In regions, the second encapsulation layer 12 and the third encapsulation layer 13 are locally in direct contact with each other in a region laterally of the first mirror layer 21. In this case is also the third
  • Encapsulation layer 13 an ALD layer, which may be constructed, for example, identical to the second encapsulation layer 12.
  • the third encapsulation layer 13 extends over the entire upper side of the semiconductor body 10 facing away from the growth substrate 1.
  • Encapsulation layer 14 takes place. The fourth
  • encapsulation layer 14 is not an ALD layer and may be formed identically to first encapsulation layer 11.
  • the fourth encapsulation layer 14 completely covers the upper side of the third encapsulation layer 13 facing away from the growth substrate 1 and, for example, conforms it in a conforming manner.
  • Figure II is a
  • Encapsulation layers 11, 12, 13, 14 produced.
  • Through-hole 40 is the n-type region 2 free.
  • Photographic technology use which in the following also when inserting the n-contact material 41 in the
  • the etching process which is necessary for the removal of the encapsulation layers, would be significantly more expensive. That is, by the fact that the two ALD layers, the second encapsulation layer 12 and the third encapsulation layer 13, directly adjoin one another, the via 40 can be particularly
  • n-contact material 41 is introduced in the region B in the through-contacting 40.
  • the n-type contact material 41 is formed by a metal, for example, and may include materials such as titanium and / or gold.
  • the second mirror layer 22 becomes on the underside of the n-contact material 41 facing away from the n-conductive region 2 arranged, with some encapsulation layers
  • Mirror layer 22 are arranged.
  • Encapsulation layer 14 immediately between the first
  • the second mirror layer 22 may locally directly adjoin the fourth encapsulation layer 14.
  • Lateral areas of the second encapsulation layer 22 project beyond the via 40 and the outer surface of the semiconductor body 10, in particular of the p-type region 3, in lateral directions.
  • the metallic encapsulation layer 42 is applied, which overmoulds the topography facing away from the growth substrate 1 and acts as a planarization layer.
  • Encapsulation layer 42 includes, for example, a Pt / Au / Ti layer sequence and serves as a diffusion barrier for material from the second mirror layer 22. Die Metallische
  • Encapsulation layer 42 can be used as a seed layer for a
  • the carrier 50 may in this case
  • the carrier 50 may be formed, for example, of copper. Furthermore, it is possible for the carrier 50 to be formed from silicon or germanium or another semiconductor material. On the side facing away from the growth substrate 1 side of the carrier 50, the back side metallization 51 may be arranged, the one
  • Growth substrate 1 detached and the growth substrate originally facing top of the n-type region 2 is roughened.
  • the detachment of the growth substrate 1 can be effected, for example, by means of a laser lift-off method; the roughening takes place, for example, by means of lithographic etching with KOH.
  • a mesa etching takes place. This etching stops on the first encapsulation layer 11. Subsequently, a hardmask 60, for example, is made
  • Silicon dioxide applied to the n-type region 2.
  • FIG. 10 shows that the hard mask 60 has been removed by dry-chemical etching of the mask layer 60 and the first encapsulation layer 11. The thickness of the
  • Mask layer 60 is the thickness of the first
  • Encapsulation layer 11 is coupled, such that an etch stop on the second encapsulation layer 12 takes place.
  • the etch stop may be accomplished by endpoint detection on, for example, the Al 2 O 3 layer or the Ta 2 O 5 layer of the second encapsulant layer 12.
  • the first encapsulation layer 11 is removed during the etching process. It is important that the etching does not stop on the p-terminal layer 31, that is, for example, not on a platinum layer, but on the second
  • Encapsulation layer 12 with an electric
  • the second encapsulation layer 2 Due to the dry etching step used, the second encapsulation layer 2, due to its lower selectivity compared to
  • Etching on silica hardly attacked and reduced in thickness, for example by between 5 nm and 7 nm.
  • the fact that no metals are attacked during the etching, eliminates a redeposition of detached metals, for example, on the semiconductor body in the region of the active region 4.
  • the small-current behavior is improved and potential aging problems are reduced in terms of small-current behavior.
  • contact points TP form between the second and fifth encapsulation layers, in which these two encapsulation layers are in direct contact with one another.
  • the second encapsulation layer 12 has in the region of the direct contact to the fifth
  • Encapsulation layer 15 has an etched surface and is reduced in thickness there. Subsequently, a sixth encapsulation layer 16, which is formed for example with silicon dioxide or consists of silicon dioxide, as the final passivation of
  • the p-type terminal layer 31 is exposed and a contact region 43 is deposited on the p-type terminal layer 31, which
  • it can be wire-contactable.
  • Optoelectronic semiconductor chip described with the semiconductor body 10 comprising the n-type region 2, the active region 4 provided for generating electromagnetic radiation and the p-type region 3,
  • the first encapsulation layer 11 which with a
  • the first mirror layer 21 is arranged on an underside of the p-type region 3,
  • the active region 4 is arranged on a side of the p-conducting region 3 facing away from the first mirror layer 21,
  • the n-type region 2 is arranged on a side of the active region 4 facing away from the p-type region 3,
  • the second encapsulation layer 12 and the third encapsulation layer 13 are in direct contact locally in a region laterally of the first mirror layer 21
  • Encapsulation layer 13 are ALD layers. The invention is not limited by the description based on the embodiments of these. Rather, the invention encompasses every new feature as well as every combination of features, which in particular includes any combination of features in the patent claims, even if this feature or combination itself is not explicitly described in the claims

Landscapes

  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Es wird optoelektronischer Halbleiterchip angegeben, bei dem eine Verkapselungsschicht (13), die eine ALD-Schicht ist, eine erste Spiegelschicht (21) an ihrer einem p-leitenden Bereich (3) abgewandten Seite vollständig überdeckt und sich stellenweise in direktem Kontakt mit der ersten Spiegelschicht (21) befindet.

Description

Beschreibung
Optoelektronischer Halbleiterchip Es wird ein optoelektronischer Halbleiterchip angegeben.
Die Druckschrift WO 2012/171817 beschreibt einen
optoelektronischen Halbleiterchip. Eine zu lösende Aufgabe besteht darin, einen
optoelektronischen Halbleiterchip anzugeben, der eine
verbesserte Effizienz sowie ein verbessertes
Kleinstromverhalten aufweist. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip einen Halbleiterkörper. Der Halbleiterkörper ist
beispielsweise mit einem I I I-V-Halbleitermaterial , zum
Beispiel mit einem Nitrid-Verbindungshalbleitermaterial, gebildet. Der Halbleiterkörper umfasst einen n-leitenden Bereich, einen p-leitenden Bereich und dazwischen einen aktiven Bereich, der zur Erzeugung elektromagnetischer
Strahlung vorgesehen ist. Der n-leitende Bereich und der p- leitende Bereich sind beispielsweise durch entsprechende Dotierung des Halbleitermaterials des Halbleiterkörpers erzeugt .
Bei der im aktiven Bereich des Halbleiterkörpers erzeugten elektromagnetischen Strahlung handelt es sich beispielsweise um UV-Strahlung, Infrarotstrahlung und/oder sichtbares Licht. Die elektromagnetische Strahlung wird zum Beispiel durch Bestromung des aktiven Bereichs erzeugt. Die
elektromagnetische Strahlung verlässt den Halbleiterkörper zumindest zum Teil durch eine Außenfläche des
Halbleiterkörpers .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip eine erste Spiegelschicht, die zur Reflexion der
elektromagnetischen Strahlung, die im aktiven Bereich erzeugt wird, vorgesehen ist. Die erste Spiegelschicht ist
beispielsweise an einer ersten Hauptfläche des
Halbleiterkörpers angeordnet. Ein Großteil der im aktiven Bereich im Betrieb erzeugten elektromagnetischen Strahlung verlässt den optoelektronischen Halbleiterchip dann durch eine der ersten Hauptfläche gegenüberliegende zweite
Hauptfläche. Dabei trifft elektromagnetische Strahlung, die im aktiven Bereich des Halbleiterkörpers erzeugt wird, zum Teil auf die erste Spiegelschicht und wird von dieser in Richtung der Außenfläche des Halbleiterkörpers, insbesondere in Richtung der zweiten Hauptfläche, reflektiert, wo sie dann zum Teil austritt.
Die Spiegelschicht ist insbesondere metallisch ausgebildet. Beispielsweise enthält oder besteht die Spiegelschicht aus einem der folgenden Metalle: Silber, Aluminium. Diese Metalle weisen eine gute bis sehr gute Reflektivität für sichtbares Licht auf, können jedoch den Nachteil aufweisen, dass sie insbesondere, wenn, wie im Betrieb des optoelektronischen Halbleiterchips der Fall, ein elektromagnetisches Feld vorhanden ist, zu Diffusion oder Elektromigration neigen. Ferner können diese Metalle insbesondere in feuchter Umgebung oxidieren, was die Reflektivität und damit die Effizienz des Halbleiterkörpers mit wachsender Betriebsdauer immer stärker vermindert . Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip zumindest drei Verkapselungsschichten . Der optoelektronische Halbleiterchip kann eine erste Verkapselungsschicht, eine zweite Verkapselungsschicht sowie eine dritte
Verkapselungsschicht umfassen. Die zumindest drei
Verkapselungsschichten sind jeweils elektrisch isolierend ausgebildet und dazu mit einem elektrisch isolierenden
Material gebildet. Die Verkapselungsschichten können jeweils eine oder mehrere Schichten umfassen. Unterschiedliche
Verkapselungsschichten können sich durch unterschiedliche Verfahren zu ihrer Herstellung und/oder unterschiedliche Materialzusammensetzung und/oder eine unterschiedliche
Anordnung im optoelektronischen Halbleiterchip voneinander unterscheiden.
Die Verkapselungsschichten sind insbesondere dazu vorgesehen, Diffusion von Material aus der ersten Spiegelschicht in andere Bereiche des optoelektronischen Halbleiterchips zu unterbinden und/oder das Eindringen von atmosphärischen Gasen und/oder Feuchtigkeit zur ersten Spiegelschicht zu behindern oder zu verhindern und/oder Bereiche des optoelektronischen Halbleiterchips von anderen Bereichen des optoelektronischen Halbleiterchips elektrisch zu isolieren.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die erste Spiegelschicht an einer
Unterseite des p-leitenden Bereichs angeordnet. Die
Unterseite des p-leitenden Bereichs ist beispielsweise die dem n-leitenden Bereich abgewandte Seite des
Halbleiterkörpers. Die Spiegelschicht kann sich in direktem Kontakt mit dem p-leitenden Bereich befinden. Die erste
Spiegelschicht dient dann insbesondere auch dazu, elektrischen Strom im Betrieb des optoelektronischen
Halbleiterchips in den p-leitenden Bereich einzuprägen.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist der aktive Bereich an einer der ersten Spiegelschicht abgewandten Seite des p-leitenden Bereichs angeordnet und der n-leitende Bereich ist an einer dem p- leitenden Bereich abgewandten Seite des aktiven Bereichs angeordnet. Das heißt, der aktive Bereich ist zwischen p- leitendem Bereich und n-leitendem Bereich angeordnet, wobei an der dem n-leitenden Bereich abgewandten Unterseite des p- leitenden Bereichs die erste Spiegelschicht angeordnet ist.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips bedecken die erste, zweite und dritte
Verkapselungsschicht den Halbleiterkörper an seiner
Außenfläche stellenweise. Die Verkapselungsschichten
erstrecken sich stellenweise entlang der Außenfläche des Halbleiterkörpers und zumindest eine der
Verkapselungsschichten kann mit dem Halbleiterkörper in direktem Kontakt stehen. Beispielsweise steht die erste
Verkapselungsschicht mit dem Halbleiterkörper stellenweise in direktem Kontakt. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips überdeckt die dritte Verkapselungsschicht die erste Spiegelschicht an ihrer dem p-leitenden Bereich
abgewandten Seite vollständig und befindet sich stellenweise in direktem Kontakt mit der ersten Spiegelschicht. Dabei ist es möglich, dass stellenweise zwischen der dritten
Verkapselungsschicht und der ersten Spiegelschicht zumindest eine weitere Schicht, zum Beispiel eine metallische Schicht, angeordnet ist. Es gibt jedoch zumindest einen Bereich, in dem sich die dritte Verkapselungsschicht mit der ersten
Spiegelschicht in direktem Kontakt befindet. Dort kann die dritte Verkapselungsschicht beispielsweise direkt auf die Spiegelschicht aufgebracht sein. Die dritte
Verkapselungsschicht überdeckt die Spiegelschicht an ihrer dem p-leitenden Bereich abgewandten Seite lückenlos, wobei die Spiegelschicht beispielsweise an ihrer dem p-leitenden Bereich zugewandten Unterseite direkt an den p-leitenden Bereich grenzt und die übrige freie Außenfläche der ersten Spiegelschicht von der dritten Verkapselungsschicht
umschlossen ist.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips befinden sich die zweite Verkapselungsschicht und die dritte Verkapselungsschicht in einem Bereich seitlich der ersten Spiegelschicht stellenweise in direktem Kontakt miteinander. Ein Bereich seitlich der ersten Spiegelschicht ist beispielsweise ein Bereich, der in einer lateralen
Richtung beabstandet zur ersten Spiegelschicht angeordnet ist. Die lateralen Richtungen sind diejenigen Richtungen, die parallel zu einer Haupterstreckungsebene der ersten
Spiegelschicht verlaufen. Seitlich der Spiegelschicht, insbesondere beabstandet zum Bereich, in dem sich die dritte Verkapselungsschicht und die erste Spiegelschicht in direktem Kontakt zueinander befinden, befinden sich die zweite
Verkapselungsschicht und die dritte Verkapselungsschicht in direktem Kontakt zueinander.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips sind die dritte Verkapselungsschicht und die zweite Verkapselungsschicht ALD-Schichten . Das heißt, zumindest diese beiden Verkapselungsschichten, gegebenenfalls auch weitere Verkapselungsschichten, wie zum Beispiel die erste Verkapselungsschicht , sind Schichten, die durch ein ALD (Atomic Layer Deposition, Atomlagenabscheidung) -Verfahren hergestellt sind. Mittels eines ALD-Verfahrens können sehr dünne Schichten erzeugt werden, die eine polykristalline oder amorphe Struktur aufweisen. Da eine mittels ALD hergestellte Schicht proportional zur Zahl der Reaktionszyklen, mit denen die Schicht hergestellt wird, wächst, ist eine exakte
Steuerung der Schichtdicke einer solchen ALD-Schicht möglich. Mittels eines ALD-Verfahrens lassen sich besonders
gleichmäßige Schichten, das heißt Schichten besonders
gleichmäßiger Dicke und/oder besonders gleichmäßiger
Materialzusammensetzung herstellen. Ferner erlauben ALD- Verfahren die Herstellung von sehr dichten und
kristallbaufehlerarmen Schichten durch ein Monolagen- Wachstum.
Zumindest die zweite und die dritte Verkapselungsschicht sind also mittels eines ALD-Verfahrens wie beispielsweise der Flash-ALD, der fotoinduzierten ALD oder eines anderen ALD- Verfahrens hergestellt. Dabei kann insbesondere auch ein
Hochtemperatur-ALD-Verfahren Verwendung finden, bei dem die Verkapselungsschicht bei Temperaturen von 100 °C oder höher abgeschieden wird. Eine mittels eines ALD-Verfahrens hergestellte
Verkapselungsschicht ist über elektromikroskopische
Untersuchungen und andere Analysemethoden der
Halbleitertechnik eindeutig von Schichten unterscheidbar, die über alternative Verfahren wie beispielsweise herkömmliche CVD (Chemical Vapor Deposition, chemische
Dampfphasenabscheidung) hergestellt sind. Bei dem Merkmal, wonach eine Verkapselungsschicht eine ALD-Schicht ist, handelt es sich daher um ein gegenständliches Merkmal, das am fertigen optoelektronischen Halbleiterchip nachweisbar ist.
Die Verkapselungsschicht , die eine ALD-Schicht ist, ist mit einem elektrisch isolierenden Material gebildet und weist beispielsweise eine Dicke zwischen 0,05 nm und höchstens 500 nm, insbesondere zwischen wenigstens 30 nm und höchstens 50 nm, zum Beispiel eine Dicke von 40 nm auf. Die
Verkapselungsschicht kann eine Vielzahl von Unterschichten umfassen, die aufeinander angeordnet sind. Die
Verkapselungsschicht enthält oder besteht beispielsweise aus einem der folgenden Materialien: Ta2Ü5, AI2O3, A1N, Si02- Es ist insbesondere auch möglich, dass die Verkapselungsschicht, die eine ALD-Schicht ist, eine Kombination dieser Materialien enthält. Die ALD-Schichten sind dabei vorzugsweise frei von Siliziumdioxid und/oder Siliziumnitrid.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip einen Halbleiterkörper, der einen n-leitenden Bereich, einen zur Erzeugung von elektromagnetischer Strahlung vorgesehenen aktiven Bereich und einen p-leitenden Bereich aufweist.
Weiter umfasst der optoelektronische Halbleiterchip eine erste Spiegelschicht, die zur Reflexion der
elektromagnetischen Strahlung vorgesehen ist. Der
optoelektronische Halbleiterchip umfasst zudem eine erste, eine zweite und eine dritte Verkapselungsschicht, wobei die Verkapselungsschichten jeweils mit einem elektrisch
isolierenden Material gebildet sind. Die erste Spiegelschicht ist an einer Unterseite des p-leitenden Bereichs angeordnet, der aktive Bereich ist an einer der ersten Spiegelschicht abgewandten Seite des p-leitenden Bereichs angeordnet und der n-leitende Bereich ist an einer dem p-leitenden Bereich abgewandten Seite des aktiven Bereichs angeordnet. Gemäß dieser Ausführungsform des optoelektronischen Halbleiterchips bedecken die erste, zweite und dritte Verkapselungsschicht den Halbleiterkörper an seiner Außenfläche und die dritte Verkapselungsschicht überdeckt die erste Spiegelschicht an ihrer dem p-leitenden Bereich abgewandten Seite vollständig, wobei sie sich stellenweise in direktem Kontakt mit der ersten Spiegelschicht befindet. Die zweite
Verkapselungsschicht und die dritte Verkapselungsschicht befinden sich in zumindest einem Bereich seitlich der ersten Spiegelschicht stellenweise in direktem Kontakt miteinander und die zweite und dritte Verkapselungsschicht sind ALD- Schichten . Einem hier beschriebenen optoelektronischen Halbleiterchip liegen unter anderem die folgenden Überlegungen zugrunde: Ein optoelektronischer Halbleiterchip, insbesondere ein
Leuchtdiodenchip, muss zur Sicherstellung seiner Haltbarkeit zuverlässig gegen die Einwirkung von Feuchtigkeit aus der Umgebung geschützt werden. Insbesondere Spiegelschichten im optoelektronischen Halbleiterchip, die mit einem zur
Migration im elektrischen Feld und zur Oxidation neigendem Material wie Silber gebildet sind, können beispielsweise durch metallische Kapselung vor dem Eindringen von
Feuchtigkeit oder dem Eindringen anderer atmosphärischer Gase geschützt werden. Solche metallischen Kapselungen sind jedoch oft strahlungsabsorbierend und können daher die Effizienz des optoelektronischen Halbleiterchips verringern. Vorliegend wird die erste Spiegelschicht insbesondere von der dritten Verkapselungsschicht, die eine ALD-Schicht ist, vollständig überdeckt. Dies stellt einen besonders effektiven Schutz der ersten Spiegelschicht vor dem Eindringen von Feuchtigkeit und atmosphärischen Gasen dar. Die erste
Spiegelschicht kann aufgrund des besonders guten Schutzes, der durch die ALD-Schicht gewährleistet ist, besonders nahe an eine äußere Seitenfläche des Halbleiterkörpers geführt werden, ohne dass eine Beschädigung der ersten Spiegelschicht während der Herstellung des optoelektronischen
Halbleiterchips wahrscheinlich ist. Aufgrund der damit möglichen Vergrößerung der reflektierenden Fläche der ersten Spiegelschicht kann die Effizienz des optoelektronischen Halbleiterchips gesteigert werden. Eine weitere Steigerung der Effizienz ist dadurch gegeben, dass die
Verkapselungsschichten, die ALD-Schichten sind, besonders dünn und aus einem strahlungsdurchlässigen Material
ausgebildet werden können. Unerwünschte Absorptionen von elektromagnetischer Strahlung im optoelektronischen
Halbleiterchip sind daher reduziert.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der Halbleiterchip eine zweite
Spiegelschicht, die an der dem Halbleiterkörper abgewandten Unterseite der dritten Verkapselungsschicht angeordnet ist, wobei die zweite Spiegelschicht die Außenfläche des
Halbleiterkörpers in einer lateralen Richtung überragt. Die zweite Spiegelschicht kann mit dem gleichen Material wie die erste Spiegelschicht gebildet sein. Die zweite
Spiegelschicht dient dazu, ansonsten lichtabsorbierende
Bereiche des optoelektronischen Halbleiterchips reflektiv zu gestalten und damit die Effizienz des optoelektronischen Halbleiterchips weiter zu erhöhen. Die zweite Spiegelschicht kann elektrisch leitend ausgebildet sein. Auf diese Weise kann die zweite Spiegelschicht zum Beispiel mit dem n- leitenden Bereich des Halbleiterkörpers elektrisch leitend verbunden sein und dient neben ihren optischen Eigenschaften auch zur Stromeinprägung in den n-leitenden Bereich des Halbleiterkörpers . Zumindest manche der Verkapselungsschichten können sich zumindest mittelbar zwischen der ersten Spiegelschicht und der zweiten Spiegelschicht befinden. Auf diese Weise kann oder können beispielsweise die dritte und gegebenenfalls weitere Verkapselungsschichten eine elektrische Isolierung zwischen der ersten Spiegelschicht und der zweiten
Spiegelschicht bilden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips überragt die zweite Spiegelschicht die
Außenfläche des Halbleiterkörpers in einer lateralen
Richtung. Zumindest manche der Verkapselungsschichten können an der dem Halbleiterkörper zugewandten Seite der zweiten Spiegelschicht verlaufen. Die zweite Spiegelschicht ist zur Reflexion von im Halbleiterkörper im Betrieb erzeugter elektromagnetischer Strahlung vorgesehen.
Die zweite Spiegelschicht überragt den Halbleiterkörper in einer lateralen Richtung, die parallel zur
Haupterstreckungsebene des Halbleiterkörpers verläuft. Die zweite Spiegelschicht steht also seitlich über den
Halbleiterkörper über. Auf diese Weise kann die zweite
Spiegelschicht auch elektromagnetische Strahlung, die aus den Seitenflächen des Halbleiterkörpers austritt und anschließend in Richtung der zweiten Spiegelschicht verläuft,
reflektieren.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips erstreckt sich die erste Verkapselungsschicht an der Außenfläche des Halbleiterkörpers vom aktiven Bereich entlang dem p-leitenden Bereich bis zu einer Seitenfläche der ersten Spiegelschicht. Hierbei befindet sich die erste
Verkapselungsschicht stellenweise in direktem Kontakt mit der ersten Spiegelschicht. Insbesondere kann sich die erste
Verkapselungsschicht mit einer Seitenfläche der ersten
Spiegelschicht in direktem Kontakt befinden. Bei der ersten Verkapselungsschicht handelt es sich beispielsweise nicht um eine ALD-Schicht. Die erste Verkapselungsschicht kann zum Beispiel mittels eines CVD-Verfahrens hergestellt sein und zum Beispiel Unterschichten umfassen, die mit SiC>2 und/oder
SiN gebildet sind. Hierbei sind die SiN-Unterschichten vorzugsweise dünner ausgebildet als die SiC>2-Unterschichten .
Die Unterschichten können zum Beispiel in einer vertikalen Richtung, parallel zur Wachstumsrichtung der Schicht, übereinander angeordnet sein. Die erste Verkapselungsschicht kann beispielsweise eine erste mit SiC>2 gebildete
Unterschicht aufweisen, die eine Dicke zwischen 130 nm und 170 nm, insbesondere von 150 nm aufweist. Auf diese
Unterschicht direkt aufgebracht kann eine weitere
Unterschicht sein, die mit SiN gebildet ist und eine Dicke zwischen 10 nm und 14 nm, insbesondere von 12 nm aufweist. Die erste Verkapselungsschicht kann eine oder mehrere dieser Abfolgen von mit SiC>2 und SiN gebildeten Unterschichten umfassen.
Mit der ersten Verkapselungsschicht können von der ersten Verkapselungsschicht abgedeckte Bereiche vor Materialien geschützt werden, wie sie bei der Bildung von ALD-Schichten, beispielsweise bei der Bildung der zweiten
Verkapselungsschicht, zum Einsatz kommen. Beispielsweise kann der von der ersten Verkapselungsschicht abgedeckte Halbleiterkörper durch die erste Verkapselungsschicht vor einem Precursor wie Sauerstoff oder Ozon geschützt werden, der bei der Erzeugung nachfolgender Verkapselungsschichten, die ALD-Schichten sind, Verwendung findet.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip eine vierte Verkapselungsschicht, die die dritte
Verkapselungsschicht an ihrem dem Halbleiterkörper
abgewandten Seite vollständig überdeckt und sich zumindest stellenweise in direktem Kontakt mit der dritten
Verkapselungsschicht befindet. Bei der vierten
Verkapselungsschicht kann es sich beispielsweise ebenfalls um eine Schicht handeln, die keine ALD-Schicht ist. Diese
Schicht wird dann nicht mit einem ALD-Verfahren abgeschieden, sondern beispielsweise mit einem CVD-Verfahren . Die vierte Verkapselungsschicht kann beispielsweise identisch zur ersten Verkapselungsschicht ausgebildet sein und ebenfalls eine Schutzfunktion der abgedeckten Bereiche gegen bei der
Herstellung von ALD-Schichten verwendete Materialien bilden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip eine fünfte Verkapselungsschicht, die eine ALD-Schicht ist, wobei die fünfte Verkapselungsschicht die Außenfläche des Halbleiterkörpers zumindest am n-leitenden Bereich
vollständig bedeckt und sich seitlich vom Halbleiterkörper stellenweise in direktem Kontakt mit der zweiten
Verkapselungsschicht befindet. Der Halbleiterkörper kann an freiliegenden Bereichen, die ohne die fünfte
Verkapselungsschicht unbedeckt wären, von der fünften
Verkapselungsschicht bedeckt sein und sich dort auch in direktem Kontakt mit der fünften Verkapselungsschicht befinden. Die fünfte Verkapselungsschicht kann beispielsweise identisch zur zweiten Verkapselungsschicht aufgebaut sein. Sie kann also die gleiche Dicke und die gleiche
Materialzusammensetzung wie die zweite Verkapselungsschicht aufweisen.
Die fünfte Verkapselungsschicht befindet sich seitlich vom Halbleiterkörper, also beispielsweise in lateraler Richtung zum Halbleiterkörper beabstandet, in direktem Kontakt mit der zweiten Verkapselungsschicht. Die fünfte Verkapselungsschicht und die zweite Verkapselungsschicht weisen also zumindest einen gemeinsamen Kontaktpunkt (im Folgenden auch:
Triplepunkt) auf, an dem die ALD-Schichten direkt aneinander grenzen. Dadurch ist der Halbleiterkörper fast vollständig von Verkapselungsschichten umschlossen, die mit einem ALD- Verfahren hergestellt sind. Dies erlaubt einen besonders guten Schutz des Halbleiterkörpers vor Feuchtigkeit und atmosphärischen Gasen. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist die zweite Verkapselungsschicht im Bereich des Kontakts zur fünften Verkapselungsschicht Spuren eines Ätzprozesses auf. Insbesondere die der fünften
Verkapselungsschicht zugewandte Oberfläche der zweiten
Verkapselungsschicht, die mit der fünften
Verkapselungsschicht in direktem Kontakt stehen kann, weist Spuren eines Ätzprozesses auf.
Mit anderen Worten ist die zweite Verkapselungsschicht während der Herstellung des optoelektronischen
Halbleiterchips einem Ätzverfahren ausgesetzt. Das
Ätzverfahren erzeugt auf der zweiten Verkapselungsschicht, die eine ALD-Schicht ist, charakteristische Spuren, die mit gängigen Untersuchungsmethoden der Halbleiterelektronik nachweisbar sind. Bei diesen Spuren kann es sich
beispielsweise um eine Aufrauung der zweiten
Verkapselungsschicht an ihrer der fünften
Verkapselungsschicht zugewandten Seite handeln. Dadurch haftet die fünfte Verkapselungsschicht besonders gut an der zweiten Verkapselungsschicht in den Bereichen, in denen die zweite Verkapselungsschicht die Spuren des Ätzprozesses aufweist .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die zweite Verkapselungsschicht im
Bereich des Kontakts zur fünften Verkapselungsschicht dünner als in einem Bereich, in dem kein Kontakt zwischen der zweiten Verkapselungsschicht und der fünften
Verkapselungsschicht besteht. Die Dicke der zweiten
Verkapselungsschicht kann beispielsweise durch einen
Ätzprozess reduziert sein. Zum Beispiel ist die zweite
Verkapselungsschicht im Bereich des Kontakts zur fünften Verkapselungsschicht um zwischen 4 nm und 8 nm, insbesondere um zwischen 5 nm und 7 nm dünner als in einem Bereich, in dem kein Kontakt zwischen der zweiten Verkapselungsschicht und der fünften Verkapselungsschicht besteht. Die zweite
Verkapselungsschicht weist jedoch keinen Durchbruch auf, sondern ihre Dicke ist im Bereich des Kontakts zur fünften Verkapselungsschicht lediglich reduziert. Die zweite
Verkapselungsschicht wird beispielsweise in einem
Verfahrensschritt geätzt, in dem die erste
Verkapselungsschicht, die vor dem Ätzschritt in direktem Kontakt mit der zweiten Verkapselungsschicht steht, entfernt werden soll. Bei der ersten Verkapselungsschicht handelt es sich beispielsweise um eine Schicht, die Siliziumdioxid enthält. Die Selektivität beim Ätzen zwischen Siliziumdioxid und der zweiten Verkapselungsschicht , die eine ALD-Schicht ist, liegt im Bereich zwischen 1:80. Auf diese Weise ist die Gefahr, dass die zweite Verkapselungsschicht durchgeätzt wird, nicht gegeben.
Das Ätzen erfolgt beispielsweise trockenchemisch. Dadurch, dass bei dem Ätzvorgang dieser nicht, wie sonst oft üblich, auf einer metallischen Schicht endet, die beispielsweise mit Platin gebildet sein kann, werden durch Redeposition keine Metalle auf den Halbleiterkörper und insbesondere keine
Metalle in den Bereich des pn-Übergangs , also am aktiven Bereich, aufgebracht. Ein ansonsten eventuell notwendiger Reinigungsschritt kann damit unterbleiben. Da potenzielle Alterungsprobleme durch Verschlechterungen des
Kleinstromverhaltens durch die Redeposition beim Ätzen gar nicht mehr möglich sind, zeichnet sich der optoelektronische Halbleiterchip durch eine vereinfachte Herstellung und eine verbesserte Effizienz aus. Es hat sich dabei herausgestellt, dass das Kleinstromverhalten des optoelektronischen
Halbleiterchips aufgrund des Ätzens auf der zweiten
Verkapselungsschicht stark verbessert wird, so dass auch bei sehr geringen Stromstärken von 1 μΑ elektromagnetische
Strahlung mit hoher Effizienz erzeugt werden kann. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip eine Durchkontaktierung, die sich durch den p-leitenden
Bereich und den aktiven Bereich bis in den n-leitenden
Bereich des Halbleiterkörpers erstreckt. Der Halbleiterkörper ist abgesehen von der zumindest einen Durchkontaktierung vollständig von der dritten Verkapselungsschicht und der fünften Verkapselungsschicht umschlossen. Das heißt, der Halbleiterkörper ist bis auf den Bereich der Durchkontaktierung vollständig von Schichten umschlossen, die ALD-Schichten sind.
Die zumindest eine Durchkontaktierung kann zumindest manche der Verkapselungsschichten, die erste Spiegelschicht, den p- leitenden Bereich des Halbleiterkörpers und den aktiven
Bereich durchdringen. Hierbei ist es insbesondere möglich, dass der optoelektronische Halbleiterchip eine Vielzahl gleichartiger Durchkontaktierungen umfasst.
Die Durchkontaktierung umfasst beispielsweise eine Ausnehmung im Halbleiterkörper, die mit dem n-Kontaktmaterial gefüllt ist. Bei dem n-Kontaktmaterial handelt es sich beispielsweise um ein Metall. Das n-Kontaktmaterial steht mit dem n- leitenden Bereich in direktem Kontakt und vermittelt eine elektrisch leitende Verbindung beispielsweise zu einer
Anschlussstelle des optoelektronischen Halbleiterchips, die von außerhalb des Halbleiterchips kontaktierbar ist. Beispielsweise die erste, die zweite, die dritte und die vierte Verkapselungsschicht können direkt an das n- Kontaktmaterial grenzen. Zum Beispiel bedecken zumindest manche der Verkapselungsschichten den Halbleiterkörper innerhalb der Durchkontaktierung und dienen auf diese Weise dazu, das n-Kontaktmaterial von der ersten Spiegelschicht, dem p-leitenden Bereich des Halbleiterkörpers und dem aktiven Bereich elektrisch zu isolieren.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der Halbleiterchip eine zweite
Spiegelschicht, die an der dem n-leitenden Bereich
abgewandten Unterseite des n-Kontaktmaterials angeordnet ist, wobei die dritte Verkapselungsschicht und die vierte Verkapselungsschicht stellenweise zwischen der ersten
Spiegelschicht und der zweiten Spiegelschicht angeordnet sind. Die zweite Spiegelschicht kann mit dem gleichen
Material wie die erste Spiegelschicht gebildet sein. Die zweite Spiegelschicht dient dazu, ansonsten
lichtabsorbierende Bereiche des optoelektronischen
Halbleiterchips reflektiv zu gestalten und damit die
Effizienz des optoelektronischen Halbleiterchips weiter zu erhöhen. Die zweite Spiegelschicht ist beispielsweise
unterhalb des n-Kontaktmaterials angeordnet und steht in lateraler Richtung über die Durchkontaktierung über.
Elektromagnetische Strahlung, die im Bereich der
Durchkontaktierung auftritt, kann von der zweiten
Spiegelschicht reflektiert werden. Die zweite Spiegelschicht kann elektrisch leitend an das n-Kontaktmaterial
angeschlossen sein und sich insbesondere in direktem Kontakt mit dem n-Kontaktmaterial befinden. Auf diese Weise ist die zweite Spiegelschicht mit dem n-leitenden Bereich des
Halbleiterkörpers elektrisch leitend verbunden und dient neben ihren optischen Eigenschaften auch zur Stromeinprägung in den n-leitenden Bereich des Halbleiterkörpers.
Zumindest manche der Verkapselungsschichten können sich zumindest mittelbar zwischen der ersten Spiegelschicht und der zweiten Spiegelschicht befinden. Auf diese Weise können beispielsweise die dritte und die vierte Verkapselungsschicht eine elektrische Isolierung zwischen der ersten
Spiegelschicht und der zweiten Spiegelschicht bilden. Wenn die zweite Spiegelschicht beispielsweise mit dem n-leitenden Bereich des Halbleiterkörpers elektrisch leitend verbunden ist, so kann die erste Spiegelschicht dann mit dem p- leitenden Bereich des Halbleiterkörpers elektrisch verbunden sein. In diesem Fall dient die erste Spiegelschicht neben ihren optischen Eigenschaften auch zum elektrischen Anschluss des p-leitenden Bereichs des Halbleiterkörpers.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips überragt die zweite Spiegelschicht die
Außenfläche des Halbleiterkörpers in einer lateralen
Richtung. Zumindest manche der Verkapselungsschichten können an der dem Halbleiterkörper zugewandten Seite der zweiten Spiegelschicht verlaufen. Die zweite Spiegelschicht ist zur Reflexion von im Halbleiterkörper im Betrieb erzeugter elektromagnetischer Strahlung vorgesehen.
Die zweite Spiegelschicht überragt den Halbleiterkörper in einer lateralen Richtung, die parallel zur
Haupterstreckungsebene des Halbleiterkörpers verläuft. Die zweite Spiegelschicht steht also seitlich über den
Halbleiterkörper über. Auf diese Weise kann die zweite
Spiegelschicht auch elektromagnetische Strahlung, die aus den Seitenflächen des Halbleiterkörpers austritt und anschließend in Richtung der zweiten Spiegelschicht verläuft,
reflektieren. Der Bereich der zweiten Spiegelschicht, der die Außenfläche des Halbleiterkörpers in einer lateralen Richtung überragt, muss nicht mit dem Bereich der zweiten
Spiegelschicht verbunden sein, der an der dem n-leitenden Bereich abgewandten Unterseite des n-Kontaktmaterials
angeordnet ist. Die beiden Bereiche der zweiten
Spiegelschicht können aber beispielsweise im gleichen
Herstellungsschritt, beispielsweise unter Verwendung einer Maskentechnik, aufgetragen werden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips beträgt der Abstand zwischen einer
Seitenfläche der ersten Spiegelschicht und einer Seitenfläche des n-leitenden Bereichs in einer lateralen Richtung
höchstens 2,5 pm, insbesondere höchstens 1,5 pm. Die
Seitenflächen verlaufen dabei jeweils quer oder senkrecht zu den lateralen Richtungen und stellen Außenflächen der ersten Spiegelschicht beziehungsweise des n-leitenden Bereichs dar.
Ein solch geringer Abstand zwischen der ersten Spiegelschicht und der Außenfläche des Halbleiterkörpers ist dadurch
ermöglicht, dass die erste Spiegelschicht mittels der dritten Verkapselungsschicht, die eine ALD-Schicht ist, vollständig überdeckt ist.
In Kombination mit den weiteren Verkapselungsschichten, wie beispielsweise der zweiten Verkapselungsschicht, die
stellenweise direkt an die dritte Verkapselungsschicht grenzt und ebenfalls eine ALD-Schicht ist, ist die zweite
Spiegelschicht dadurch besonders gut gegen äußere Einflüsse gekapselt und kann besonders nah an die Außenfläche des Halbleiterkörpers, also die Seitenfläche des n-leitenden Bereichs herangeführt werden. Dadurch ist eine
Effizienzsteigerung, beispielsweise ein Lichtgewinn, von zirka 1,5 % ermöglicht. Eine Randabsorption beispielsweise durch ein kapselndes p-leitendes Zusatzmaterial kann auf diese Weise verhindert werden. Gleichzeitig sind potenzielle Alterungsprobleme insbesondere bezüglich des
Kleinstromverhaltens des Chips reduziert.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips sind der p-leitende Bereich und die erste Spiegelschicht an ihren Seitenflächen stellenweise von einer metallischen Verkapselungsschicht überdeckt, wobei sich die zumindest manche der Verkapselungsschichten zumindest
teilweise zwischen der metallischen Verkapselungsschicht und den Seitenflächen erstreckt. Das heißt, der p-leitende
Bereich des Halbleiterkörpers ragt stellenweise in die metallische Verkapselungsschicht hinein, die beispielsweise zu einem den Halbleiterkörper abgewandten Träger des
optoelektronischen Halbleiterchips hin als
Planarisierungsschicht wirkt. Die metallische
Verkapselungsschicht kann also beispielsweise eine
Topographie an der dem Träger zugewandten Seite des
Halbleiterkörpers überformen und diese planarisieren. Bei der metallischen Verkapselungsschicht handelt es sich
beispielsweise um eine Verkapselungsschicht, die eine
Diffusion von Material aus den Spiegelschichten unterbindet. Die metallische Verkapselungsschicht kann dazu aus oder mit Metallen wie Platin, Gold, Wolfram und Titan gebildet sein. Das heißt, die metallische Verkapselungsschicht umfasst dann zumindest eines dieser Metalle oder ist durch eine
Kombination dieser Metalle gebildet.
Im Folgenden werden der hier beschriebene optoelektronische Halbleiterchip sowie ein Verfahren zu seiner Herstellung anhand von Ausführungsbeispielen und den zugehörigen Figuren näher erläutert.
Die Figuren 1A bis IQ zeigen Verfahrensschritte für ein
Verfahren zur Herstellung eines hier beschriebenen optoelektronischen Halbleiterchips .
Die Figur IQ zeigt eine schematische Schnittdarstellung eines hier beschriebenen optoelektronischen
Halbleiterchips.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren
dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere
Verständlichkeit übertrieben groß dargestellt sein.
Die Figur 1A zeigt, wie zunächst ein Aufwachssubstrat 1, beispielsweise aus Saphir bereitgestellt wird, auf das der Halbleiterkörper 10 insbesondere epitaktisch abgeschieden wird. Der Halbleiterkörper 10 umfasst den n-leitenden Bereich 2, den p-leitenden Bereich 3 und dazwischen den aktiven
Bereich 4. Das Aufwachssubstrat 1 wird beispielsweise als Wafer bereitgestellt, wobei die gestrichelten Linien A, A' das Chipraster des herzustellenden optoelektronischen
Halbleiterchips vorgeben. Entlang der gestrichelten Linie B wird während des Herstellungsverfahrens eine
Durchkontaktierung erzeugt. Die gestrichelten Linien C, C geben die Position eines Kontaktbereichs wieder, in dem während des Herstellungsverfahrens beispielsweise ein Bondpad zur Kontaktierung des optoelektronischen Halbleiterchips ausgebildet wird.
Der Halbleiterkörper 10 basiert vorliegend beispielsweise auf einem Nitrid-Verbindungshalbleitermaterial .
Im nachfolgenden Verfahrensschritt, Figur 1B, erfolgt eine Strukturierung des p-leitenden Bereichs 3, des aktiven
Bereichs 4 und des n-leitenden Bereichs 2 beispielsweise durch Ätzung der epitaktisch abgeschiedenen Schichten des Halbleiterkörpers 10 zur Bildung einer Außenfläche des
Halbleiterkörpers 10 sowie einer Durchkontaktierung . Dabei wird der n-leitende Bereich des Halbleiterkörpers
stellenweise freigelegt. Im nachfolgenden Verfahrensschritt IC erfolgt eine ganzflächige Beschichtung der dem Aufwachssubstrat 1
abgewandten Außenfläche des Halbleiterkörpers 10 mit einer ersten Verkapselungsschicht 11, bei der es sich um eine elektrisch isolierende Schicht handelt, zum Beispiel um eine Schicht, die mittels eines CVD-Verfahrens hergestellt ist. Die erste Verkapselungsschicht 11 kann als
Verkapselungsschichtenfolge ausgebildet sein und umfasst beispielsweise Unterschichten, die mit SiC>2 und SiN gebildet sind. Die Unterschichten sind in einer vertikalen Richtung, senkrecht zur lateralen Richtung übereinander angeordnet. Die laterale Richtung liegt parallel zur Ebene der
HaupterStreckungsrichtung beispielsweise des
Aufwachssubstrats 1.
Beispielsweise weisen die mit SiC>2 gebildeten Unterschichten eine Dicke zwischen 130 nm und 170 nm, insbesondere von
150 nm auf. Die mit SiN gebildeten Unterschichten können eine Dicke zwischen 10 nm und 14 nm, insbesondere von 12 nm aufweisen. Insbesondere sind auf diese Weise
Verkapselungsschichten gebildet, die auch gegen Materialien, die bei der Herstellung der ALD-Schichten, zum Einsatz kommen, besonders undurchlässig ausgeführt sind.
Die erste Verkapselungsschicht 11 bedeckt die freiliegenden Seitenflächen des p-leitenden Bereichs 3 sowie des aktiven Bereichs 4 vollständig, so dass insbesondere der p-/n- Übergang des Halbleiterkörpers und damit der aktive Bereich 4 durch die erste Verkapselungsschicht 11 geschützt wird.
In einem nächsten Verfahrensschritt, Figur 1D, wird auf die dem Aufwachssubstrat 1 abgewandte Oberseite der ersten Verkapselungsschicht 11 eine zweite Verkapselungsschicht 12 aufgebracht. Bei der zweiten Verkapselungsschicht 12 handelt es sich um eine ALD-Schicht. Die zweite Verkapselungsschicht 12, bei der es sich um eine ALD-Schicht handelt, wird mittels eines ALD-Verfahrens erzeugt, wobei die zweite Verkapselungsschicht 12 zumindest stellenweise zum Beispiel unter der Verwendung von Ozon als Precursor abgeschieden werden kann. Hierbei ist es möglich, dass die gesamte zweite Verkapselungsschicht 12 unter der
Verwendung von Ozon als Precursor abgeschieden wird. Ferner ist es möglich, dass die zweite Verkapselungsschicht 12 wenigstens zwei Unterschichten aufweist, die beispielsweise aufeinandergestapelt angeordnet sind, wobei zumindest eine der Unterschichten mittels eines ALD-Verfahrens erzeugt wird, bei dem Ozon als Precursor Verwendung findet.
Es hat sich herausgestellt, dass eine ALD-Schicht, bei der Ozon als Precursor verwendet wird, eine besonders hohe
Dichtigkeit gegenüber Feuchtigkeit aufweist. Bei der Schicht oder Unterschicht, die mit Ozon als Precursor abgeschieden wird, handelt es sich beispielsweise um eine Al203-Schicht oder eine Si02-Schicht oder eine Ta205-Schicht . Ferner ist es möglich, dass die zweite Verkapselungsschicht 12 eine Unterschicht umfasst oder aus einer Unterschicht besteht, die unter Verwendung eines Precursors abgeschieden wird, der frei von Ozon ist. Beispielsweise kann in diesem Fall Wasser oder Sauerstoff als Precursor-Material Verwendung finden.
Die zweite Verkapselungsschicht 12 weist ferner eine weitere Unterschicht auf, die beispielsweise unter Verwendung eines Precursors abgeschieden wird, der Ozon umfasst, wobei die zweite Unterschicht direkt auf die Unterschicht abgeschieden wird. Die erste Unterschicht kann beispielsweise eine Dicke zwischen 5 und 10 nm aufweisen. Die zweite Unterschicht kann dann beispielsweise eine Dicke zwischen 25 und 45 nm
aufweisen .
Auch die zweite Verkapselungsschicht 12 bedeckt zumindest mittelbar die Außenflächen des p-leitenden Bereichs 3 sowie des aktiven Bereichs 4 des Halbleiterkörpers. Die erste
Verkapselungsschicht und die zweite Verkapselungsschicht bilden gemeinsam eine Verkapselungsschichtenfolge, die sich an der Außenfläche des Halbleiterkörpers 10 vom aktiven
Bereich 4 entlang dem p-leitenden Bereich 3 erstreckt.
Im nächsten Verfahrensschritt, Figur IE, wird unter
Verwendung einer Fototechnik sowie einer Abhebetechnik die Verkapselungsschichtenfolge geöffnet und die erste
Spiegelschicht 21, die beispielsweise mit Silber gebildet ist, wird abgeschieden.
Im nachfolgenden Verfahrensschritt, Figur 1F, wird unter Verwendung einer weiteren Phototechnik eine p- Anschlussschicht 31 auf die erste Spiegelschicht 21
abgeschieden, die sich bis in den Bereich C, C des
optoelektronischen Halbleiterchips erstreckt, in dem später ein Kontaktbereich 43 zur Kontaktierung des p-leitenden
Bereichs 3 des optoelektronischen Halbleiterchips ausgebildet wird. Die p-Anschlussschicht 31 bedeckt die erste
Spiegelschicht 21 dabei nicht vollständig, sondern Bereiche am Rand der ersten Spiegelschicht 21 bleiben frei von der p- Anschlussschicht 31. Die p-Anschlussschicht 31 kann
beispielsweise durch einen Pt/Au/Ti-Schichtenstapel gebildet sein, wobei die Platinschicht an der der ersten
Spiegelschicht 21 zugewandten Seite des Schichtenstapels ausgebildet ist. In Verbindung mit der Figur IG ist ein weiterer
Verfahrensschritt beschrieben, bei dem eine dritte
Verkapselungsschicht 13 auf die freiliegende Außenfläche der zweiten Verkapselungsschicht 12, der ersten Spiegelschicht 21 und der p-Anschlussschicht 31 aufgebracht wird. Bereichsweise befinden sich die zweite Verkapselungsschicht 12 und die dritte Verkapselungsschicht 13 in einem Bereich seitlich der ersten Spiegelschicht 21 stellenweise in direktem Kontakt miteinander. In diesem Fall ist auch die dritte
Verkapselungsschicht 13 eine ALD-Schicht, die beispielsweise identisch zur zweiten Verkapselungsschicht 12 aufgebaut sein kann. Die dritte Verkapselungsschicht 13 erstreckt sich über die gesamte dem Aufwachssubstrat 1 abgewandte Oberseite des Halbleiterkörpers 10. In Verbindung mit der Figur 1H ist ein Verfahrensschritt beschrieben, bei dem das Aufbringen einer vierten
Verkapselungsschicht 14 erfolgt. Die vierte
Verkapselungsschicht 14 ist beispielsweise keine ALD-Schicht und sie kann identisch zur ersten Verkapselungsschicht 11 ausgebildet sein. Die vierte Verkapselungsschicht 14 bedeckt die dem Aufwachssubstrat 1 abgewandte Oberseite der dritten Verkapselungsschicht 13 vollständig und überformt diese beispielsweise konform. Im nachfolgenden Verfahrensschritt, Figur II wird eine
Durchkontaktierung 40 im Bereich B durch Öffnen der
Verkapselungsschichten 11, 12, 13, 14 erzeugt. In der
Durchkontaktierung 40 liegt der n-leitende Bereich 2 frei. Zur Entfernung der Verkapselungsschichten kann eine
Fototechnik Verwendung finden, die im Folgenden auch beim Einbringen des n-Kontaktmaterials 41 in die
Durchkontaktierung 40 verwendet wird.
Im Bereich der Durchkontaktierung 40, also im Bereich B, grenzen die zweite Verkapselungsschicht 12 und die dritte Verkapselungsschicht 13, die jeweils ALD-Schichten sind, direkt aneinander. Insbesondere sind sie nicht durch eine Schicht voneinander getrennt, die beispielsweise
Siliziumdioxid enthält oder aus Siliziumdioxid besteht, ferner sind sie nicht durch eine Schicht voneinander
getrennt, die keine ALD—Schicht ist. Wäre die zweite
Verkapselungsschicht 12 und die dritte Verkapselungsschicht 13 durch eine solche Schicht voneinander getrennt, wäre der Ätzvorgang, der zur Entfernung der Verkapselungsschichten notwendig ist, deutlich aufwändiger. Das heißt, dadurch, dass die beiden ALD-Schichten, die zweite Verkapselungsschicht 12 und die dritte Verkapselungsschicht 13, direkt aneinander grenzen, kann die Durchkontaktierung 40 auf besonders
einfache Weise erzeugt werden.
Im nächsten Verfahrensschritt, Figur 1J, wird n- Kontaktmaterial 41 im Bereich B in die Durchkontakt ierung 40 eingebracht. Das n-Kontaktmaterial 41 ist beispielsweise durch ein Metall gebildet und kann Materialien wie Titan und/oder Gold umfassen.
Im nächsten Verfahrensschritt, Figur 1K, wird eine zweite Spiegelschicht 22, die beispielsweise identisch zur ersten Spiegelschicht 21 ausgebildet sein kann, aufgebracht. Die zweite Spiegelschicht 22 wird an der dem n-leitenden Bereich 2 abgewandten Unterseite des n-Kontaktmaterials 41 angeordnet, wobei stellenweise Verkapselungsschichten
zwischen der ersten Spiegelschicht 21 und der zweiten
Spiegelschicht 22 angeordnet sind. Beispielsweise sind die dritte Verkapselungsschicht 13 und die vierte
Verkapselungsschicht 14 unmittelbar zwischen der ersten
Spiegelschicht 21 und der zweiten Spiegelschicht 22
angeordnet. Die zweite Spiegelschicht 22 kann stellenweise direkt an die vierte Verkapselungsschicht 14 grenzen.
Seitliche Bereiche der zweiten Verkapselungsschicht 22 überragen die Durchkontaktierung 40 sowie die Außenfläche des Halbleiterkörpers 10 insbesondere des p-leitenden Bereichs 3 in lateralen Richtungen.
Im nächsten Verfahrensschritt, Figur IL, wird zunächst die metallische Verkapselungsschicht 42 aufgebracht, die die dem Aufwachssubstrat 1 abgewandte Topographie überformt und als Planarisierungsschicht wirkt. Die metallische
Verkapselungsschicht 42 enthält beispielsweise eine Pt/Au/Ti- Schichtenfolge und dient als Diffusionssperre für Material aus der zweiten Spiegelschicht 22. Die metallische
Verkapselungsschicht 42 kann als Saatschicht für ein
nachfolgendes galvanisches Aufbringen eines Trägers 50
Verwendung finden. Der Träger 50 kann in diesem Fall
beispielsweise aus Kupfer gebildet sein. Ferner ist es möglich, dass der Träger 50 aus Silizium oder Germanium oder einem anderen Halbleitermaterial gebildet ist. An der dem Aufwachssubstrat 1 abgewandten Seite des Trägers 50 kann die Rückseitenmetallisierung 51 angeordnet sein, die eine
Lötbarkeit des späteren optoelektronischen Halbleiterchips ermöglicht.
Im nächsten Verfahrensschritt, Figur IM, wird das
Aufwachssubstrat 1 abgelöst und die dem Aufwachssubstrat ursprünglich zugewandte Oberseite des n-leitenden Bereichs 2 wird aufgeraut. Das Ablösen des Aufwachssubstrats 1 kann beispielsweise über ein Laserabhebeverfahren erfolgen, die Aufrauung erfolgt beispielsweise durch lithographisches Ätzen mit KOH.
Im nachfolgenden Verfahrensschritt erfolgt eine Mesa-Ätzung. Diese Ätzung stoppt auf der ersten Verkapselungsschicht 11. Nachfolgend wird eine Hartmaske 60, zum Beispiel aus
Siliziumdioxid, auf den n-leitenden Bereich 2 aufgebracht.
In der Figur 10 ist gezeigt, dass die Hartmaske 60 durch eine trockenchemische Ätzung der Maskenschicht 60 und der ersten Verkapselungsschicht 11 abgetragen ist. Die Dicke der
Maskenschicht 60 ist an die Dicke der ersten
Verkapselungsschicht 11 gekoppelt, derart, dass ein Ätzstopp auf der zweiten Verkapselungsschicht 12 erfolgt.
Beispielsweise kann der Ätzstopp durch Endpunktdetektion auf zum Beispiel der Al203-Schicht oder der Ta205-Schicht der zweiten Verkapselungsschicht 12 erfolgen.
Die erste Verkapselungsschicht 11 wird bei dem Ätzvorgang abgetragen. Wichtig ist dabei, dass der Ätzvorgang nicht auf der p-Anschlussschicht 31, also zum Beispiel nicht auf einer Platinschicht, stoppt, sondern auf der zweiten
Verkapselungsschicht 12, die mit einem elektrisch
isolierenden Material gebildet ist. Durch den verwendeten Trockenätzschritt wird die zweite Verkapselungsschicht 2 aufgrund ihrer geringeren Selektivität im Vergleich zur
Ätzung auf Siliziumdioxid kaum angegriffen und in ihrer Dicke beispielsweise um zwischen 5 nm und 7 nm reduziert. Dadurch, dass bei der Ätzung keine Metalle angegriffen werden, entfällt eine Redeposition von abgelösten Metallen beispielsweise auf den Halbleiterkörper im Bereich des aktiven Bereichs 4. Dadurch ist das Kleinstromverhalten verbessert und potenzielle Alterungsprobleme sind bezüglich des Kleinstromverhaltens reduziert.
Im nächsten Verfahrensschritt, Figur 1P, erfolgt das
Aufbringen einer fünften Verkapselungsschicht 15, bei der es sich um eine ALD-Schicht handelt, die beispielsweise
identisch zur zweiten Verkapselungsschicht 12 ausgebildet sein kann. Hierbei bilden sich Kontaktpunkte TP zwischen der zweiten und der fünften Verkapselungsschicht aus, in denen diese beiden Verkapselungsschichten in direktem Kontakt zueinander stehen. Die zweite Verkapselungsschicht 12 weist im Bereich des direkten Kontakts zur fünften
Verkapselungsschicht 15 eine geätzte Oberfläche auf und ist dort in ihrer Dicke reduziert. Nachfolgend wird eine sechste Verkapselungsschicht 16, die beispielsweise mit Siliziumdioxid gebildet ist oder aus Siliziumdioxid besteht, als Abschlusspassivierung des
Halbleiterkörpers auf die dem Träger 50 abgewandte Seite der fünften Verkapselungsschicht 15 aufgebracht.
Wie in Verbindung mit der Figur IQ beschrieben, wird die p- Anschlussschicht 31 freigelegt und es wird ein Kontaktbereich 43 auf die p-Anschlussschicht 31 abgeschieden, der
beispielsweise drahtkontaktierbar sein kann.
Insgesamt ist in Verbindung mit der Figur IQ ein
optoelektronischer Halbleiterchip beschrieben mit - dem Halbleiterkörper 10, der den n-leitenden Bereich 2, den zur Erzeugung von elektromagnetischer Strahlung vorgesehenen aktiven Bereich 4 und den p-leitenden Bereich 3 umfasst,
- der ersten Spiegelschicht 21, die zur Reflexion der
elektromagnetischen Strahlung vorgesehen ist,
- der ersten Verkapselungsschicht 11, die mit einem
elektrisch isolierenden Material gebildet ist,
- der zweiten Verkapselungsschicht 12, die mit einem
elektrisch isolierenden Material gebildet ist, und
- der dritten Verkapselungsschicht 13, die mit einem
elektrisch isolierenden Material gebildet ist
wobei
- die erste Spiegelschicht 21 an einer Unterseite des p- leitenden Bereichs 3 angeordnet ist,
- der aktive Bereich 4 an einer der ersten Spiegelschicht 21 abgewandten Seite des p-leitenden Bereichs 3 angeordnet ist,
- der n-leitende Bereich 2 an einer dem p-leitenden Bereich 3 abgewandten Seite des aktiven Bereichs 4 angeordnet ist,
- die die erste, zweite und dritte Verkapselungsschicht 11, 12, 13 den Halbleiterkörper 10 an seiner Außenfläche
stellenweise bedecken,
- die dritte Verkapselungsschicht 13 die erste Spiegelschicht 21 an ihrer dem p-leitenden Bereich 3 abgewandten Seite vollständig überdeckt und sich stellenweise in direktem
Kontakt mit der ersten Spiegelschicht 21 befindet,
- sich die zweite Verkapselungsschicht 12 und die dritte Verkapselungsschicht 13 in einem Bereich seitlich der ersten Spiegelschicht 21 stellenweise in direktem Kontakt
miteinander befinden, und
- die zweite Verkapselungsschicht 12 und die dritte
Verkapselungsschicht 13 ALD-Schichten sind. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102013107531.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip mit
- einem Halbleiterkörper (10), der einen n-leitenden Bereich (2), einen zur Erzeugung von elektromagnetischer Strahlung vorgesehenen aktiven Bereich (4) und einen p-leitenden
Bereich (3) umfasst,
- einer ersten Spiegelschicht (21), die zur Reflexion der elektromagnetischen Strahlung vorgesehen ist,
- einer ersten Verkapselungsschicht (11), die mit einem elektrisch isolierenden Material gebildet ist,
- einer zweiten Verkapselungsschicht (12), die mit einem elektrisch isolierenden Material gebildet ist, und
- einer dritten Verkapselungsschicht (13), die mit einem elektrisch isolierenden Material gebildet ist
wobei
- die erste Spiegelschicht (21) an einer Unterseite des p- leitenden Bereichs (3) angeordnet ist,
- der aktive Bereich (4) an einer der ersten Spiegelschicht (21) abgewandten Seite des p-leitenden Bereichs (3)
angeordnet ist,
- der n-leitende Bereich (2) an einer dem p-leitenden Bereich (3) abgewandten Seite des aktiven Bereichs (4) angeordnet ist ,
- die die erste, zweite und dritte Verkapselungsschicht (11, 12, 13) den Halbleiterkörper (10) an seiner Außenfläche stellenweise bedecken,
- die dritte Verkapselungsschicht (13) die erste
Spiegelschicht (21) an ihrer dem p-leitenden Bereich (3) abgewandten Seite vollständig überdeckt und sich stellenweise in direktem Kontakt mit der ersten Spiegelschicht (21) befindet, - sich die zweite Verkapselungsschicht (12) und die dritte Verkapselungsschicht (13) in einem Bereich seitlich der ersten Spiegelschicht (21) stellenweise in direktem Kontakt miteinander befinden, und
- die zweite Verkapselungsschicht (12) und die dritte
Verkapselungsschicht (13) ALD-Schichten sind.
2. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch, mit
einer zweiten Spiegelschicht (22), die an der dem
Halbleiterkörper (10) abgewandten Unterseite der dritten Verkapselungsschicht (13) angeordnet ist, wobei die zweite Spiegelschicht (22) die Außenfläche des Halbleiterkörpers (10) in einer lateralen Richtung überragt.
3. Optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche,
bei dem sich die erste Verkapselungsschicht (11) an der Außenfläche des Halbleiterkörpers (10) vom aktiven Bereich (4) entlang dem p-leitenden Bereich (3) bis zu einer
Seitenfläche der ersten Spiegelschicht (21) erstreckt, wobei sich die erste Verkapselungsschicht (11) in direktem Kontakt mit der ersten Spiegelschicht (21) befindet.
4. Optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche
mit einer vierten Verkapselungsschicht (14), die die dritte Verkapselungsschicht (13) an ihrer dem Halbleiterkörper (10) abgewandten Seite vollständig überdeckt und sich zumindest stellenweise in direktem Kontakt mit der dritten
Verkapselungsschicht (13) befindet.
5. Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche
mit einer fünften Verkapselungsschicht (15), die eine ALD- Schicht ist, wobei die fünfte Verkapselungsschicht (15) die Außenfläche des Halbleiterkörpers (10) zumindest am n- leitenden Bereich (2) vollständig bedeckt und sich seitlich vom Halbleiterkörper (10) stellenweise in direktem Kontakt mit der zweiten Verkapselungsschicht (12) befindet.
6. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch,
bei dem die zweite Verkapselungsschicht (12) im Bereich des Kontakts zur fünften Verkapselungsschicht (15) Spuren eines Ätzprozesses aufweist.
7. Optoelektronischer Halbleiterchip nach einem der beiden vorherigen Ansprüche,
bei dem die zweite Verkapselungsschicht (12) im Bereich des Kontakts zur fünften Verkapselungsschicht (15) dünner ist, als in einem Bereich, in dem kein Kontakt zwischen der zweiten Verkapselungsschicht (12) und der fünften
Verkapselungsschicht (15) besteht.
8. Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche
mit zumindest einer Durchkontaktierung (40), die sich durch den p-leitenden Bereich (3) und den aktiven Bereich (4) bis in den n-leitenden Bereich (2) erstreckt, wobei
- die Durchkontaktierung (40) ein n-Kontaktmaterial (41) umfasst, über das der n-leitende Bereich (2) elektrisch kontaktierbar ist, und
- der Halbleiterkörper (10) abgesehen von der zumindest einen Durchkontaktierung (40) vollständig von der dritten Verkapselungsschicht (13) und der fünften
Verkapselungsschicht (15) umschlossen ist.
9. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch,
bei dem die erste, zweite, dritte und vierte
Verkapselungsschicht (11, 12, 13, 14) stellenweise direkt an das n-Kontaktmaterial (41) grenzen.
10. Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche,
mit einer zweiten Spiegelschicht (22), die an der dem n- leitenden Bereich (2) abgewandten Unterseite des n- Kontaktmaterials (41) angeordnet ist, wobei die dritte
Verkapselungsschicht (13) und die vierte Verkapselungsschicht (14) stellenweise zwischen der ersten Spiegelschicht (21) und der zweiten Spiegelschicht (22) angeordnet sind.
11. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch,
bei dem die zweite Spiegelschicht (22) die Außenfläche des Halbleiterkörpers (10) in einer lateralen Richtung überragt.
12. Optoelektronischer Halbleiterchip nach einem der beiden vorherigen Ansprüche,
bei dem sich die zweite Spiegelschicht (22) zumindest
stellenweise unterhalb eines Kontaktbereichs (43) erstreckt, wobei die zweite Spiegelschicht (22) zumindest durch die dritte Verkapselungsschicht (13) vom Kontaktbereich (43) elektrisch isoliert ist und der Kontaktbereich (43) zum p- seitigen Anschluss des Halbleiterchips von außerhalb des Halbleiterchips vorgesehen ist.
13. Optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche,
bei dem der Abstand zwischen einer Seitenfläche der ersten Spiegelschicht (21) und einer Seitenfläche des n-leitenden Bereichs (2) in einer lateralen Richtung höchstens 2,5 pm beträgt .
14. Optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche,
bei dem der p-leitende Bereich (3) und die erste
Spiegelschicht (21) an ihren Seitenflächen stellenweise von einer metallischen Verkapselungsschicht (42) überdeckt sind, wobei sich die Verkapselungsschichtenfolge (20) zwischen der metallischen Verkapselungsschicht (42) und den Seitenflächen erstreckt .
PCT/EP2014/063423 2013-07-16 2014-06-25 Optoelektronischer halbleiterchip Ceased WO2015007486A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020167003831A KR102268352B1 (ko) 2013-07-16 2014-06-25 광전 반도체 칩
DE112014003318.9T DE112014003318A5 (de) 2013-07-16 2014-06-25 Optoelektronischer Halbleiterchip
CN201480040795.7A CN105393369B (zh) 2013-07-16 2014-06-25 光电子半导体芯片
US14/905,763 US10014444B2 (en) 2013-07-16 2014-06-25 Optoelectronic semiconductor chip
JP2016526490A JP6284634B2 (ja) 2013-07-16 2014-06-25 オプトエレクトロニクス半導体チップ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013107531.2 2013-07-16
DE102013107531.2A DE102013107531A1 (de) 2013-07-16 2013-07-16 Optoelektronischer Halbleiterchip

Publications (1)

Publication Number Publication Date
WO2015007486A1 true WO2015007486A1 (de) 2015-01-22

Family

ID=50981550

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/063423 Ceased WO2015007486A1 (de) 2013-07-16 2014-06-25 Optoelektronischer halbleiterchip

Country Status (7)

Country Link
US (1) US10014444B2 (de)
JP (1) JP6284634B2 (de)
KR (1) KR102268352B1 (de)
CN (2) CN107946428B (de)
DE (2) DE102013107531A1 (de)
TW (1) TWI557944B (de)
WO (1) WO2015007486A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017107198A1 (de) 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
US11469138B2 (en) 2018-05-04 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via for coupling attached component upper electrode to substrate
CN110731016B (zh) * 2018-11-13 2024-02-09 泉州三安半导体科技有限公司 发光二极管
US11075128B2 (en) 2019-10-03 2021-07-27 Utica Leaseco, Llc Modules incorporating encapsulation layers
JP7440782B2 (ja) * 2022-01-25 2024-02-29 日亜化学工業株式会社 発光素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007019775A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102011013821A1 (de) * 2011-03-14 2012-09-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
WO2012171817A2 (de) 2011-06-17 2012-12-20 Osram Opto Semiconductors Gmbh Verfahren zum herstellen einer mehrzahl von optoelektronischen halbleiterchips

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4695096A (en) * 1995-01-06 1996-07-24 National Aeronautics And Space Administration - Nasa Minority carrier device
JP3531475B2 (ja) * 1998-05-22 2004-05-31 日亜化学工業株式会社 フリップチップ型光半導体素子
JP3723434B2 (ja) * 1999-09-24 2005-12-07 三洋電機株式会社 半導体発光素子
TW465123B (en) * 2000-02-02 2001-11-21 Ind Tech Res Inst High power white light LED
TWI289944B (en) 2000-05-26 2007-11-11 Osram Opto Semiconductors Gmbh Light-emitting-diode-element with a light-emitting-diode-chip
US6630689B2 (en) * 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
US6642652B2 (en) * 2001-06-11 2003-11-04 Lumileds Lighting U.S., Llc Phosphor-converted light emitting device
US6828596B2 (en) * 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
US6744196B1 (en) * 2002-12-11 2004-06-01 Oriol, Inc. Thin film LED
US20040188696A1 (en) * 2003-03-28 2004-09-30 Gelcore, Llc LED power package
JP4590905B2 (ja) * 2003-10-31 2010-12-01 豊田合成株式会社 発光素子および発光装置
KR100576856B1 (ko) * 2003-12-23 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
DE102004029412A1 (de) * 2004-02-27 2005-10-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines solchen Halbleiterchips
JP4805831B2 (ja) * 2004-03-18 2011-11-02 パナソニック株式会社 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置
JP4330476B2 (ja) * 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
US9368428B2 (en) * 2004-06-30 2016-06-14 Cree, Inc. Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management
US20060081858A1 (en) * 2004-10-14 2006-04-20 Chung-Hsiang Lin Light emitting device with omnidirectional reflectors
US7679097B2 (en) * 2004-10-21 2010-03-16 Nichia Corporation Semiconductor light emitting device and method for manufacturing the same
TWI422044B (zh) * 2005-06-30 2014-01-01 克立公司 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
JP5016808B2 (ja) * 2005-11-08 2012-09-05 ローム株式会社 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP4777757B2 (ja) * 2005-12-01 2011-09-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
US7994514B2 (en) * 2006-04-21 2011-08-09 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with integrated electronic components
US8062925B2 (en) * 2006-05-16 2011-11-22 Koninklijke Philips Electronics N.V. Process for preparing a semiconductor light-emitting device for mounting
WO2008044769A1 (fr) * 2006-10-13 2008-04-17 Sanyo Electric Co., Ltd. Dispositif électroluminescent à semi-conducteur, système d'éclairage et procédé de fabrication de dispositif électroluminescent à semi-conducteur
JP2008192782A (ja) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子
DE102007019776A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
TWI344709B (en) * 2007-06-14 2011-07-01 Epistar Corp Light emitting device
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
US9634191B2 (en) * 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
CN102106001B (zh) * 2008-04-02 2014-02-12 宋俊午 发光器件及其制造方法
KR100946523B1 (ko) * 2008-04-24 2010-03-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
DE102009018603B9 (de) * 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
JP5305790B2 (ja) * 2008-08-28 2013-10-02 株式会社東芝 半導体発光素子
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
KR101497953B1 (ko) * 2008-10-01 2015-03-05 삼성전자 주식회사 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
DE102008050573A1 (de) * 2008-10-06 2010-04-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US8963175B2 (en) * 2008-11-06 2015-02-24 Samsung Electro-Mechanics Co., Ltd. Light emitting device and method of manufacturing the same
KR101601621B1 (ko) * 2008-11-14 2016-03-17 삼성전자주식회사 반도체 발광소자
KR100974776B1 (ko) * 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
TWI480962B (zh) * 2009-04-09 2015-04-11 隆達電子股份有限公司 發光二極體封裝以及發光二極體晶圓級封裝製程
US7732231B1 (en) * 2009-06-03 2010-06-08 Philips Lumileds Lighting Company, Llc Method of forming a dielectric layer on a semiconductor light emitting device
DE102009033686A1 (de) * 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
KR100986570B1 (ko) * 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
GB0916700D0 (en) * 2009-09-23 2009-11-04 Nanoco Technologies Ltd Semiconductor nanoparticle-based materials
JP2011071272A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
KR101039896B1 (ko) * 2009-12-03 2011-06-09 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
KR100974787B1 (ko) * 2010-02-04 2010-08-06 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101039999B1 (ko) * 2010-02-08 2011-06-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
DE102010009717A1 (de) * 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
JP2011199221A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
US8772805B2 (en) * 2010-03-31 2014-07-08 Seoul Viosys Co., Ltd. High efficiency light emitting diode and method for fabricating the same
DE102010013494A1 (de) * 2010-03-31 2011-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR101020963B1 (ko) * 2010-04-23 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
DE102010025320B4 (de) * 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
KR101692410B1 (ko) * 2010-07-26 2017-01-03 삼성전자 주식회사 발광소자 및 그 제조방법
JP5633477B2 (ja) * 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
US8198109B2 (en) * 2010-08-27 2012-06-12 Quarkstar Llc Manufacturing methods for solid state light sheet or strip with LEDs connected in series for general illumination
TWI557934B (zh) * 2010-09-06 2016-11-11 晶元光電股份有限公司 半導體光電元件
DE102010044986A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
KR101114191B1 (ko) * 2010-09-17 2012-03-13 엘지이노텍 주식회사 발광소자
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101690508B1 (ko) * 2010-10-11 2016-12-28 엘지이노텍 주식회사 발광소자
DE102010054898A1 (de) * 2010-12-17 2012-06-21 Osram Opto Semiconductors Gmbh Träger für einen optoelektronischen Halbleiterchip und Halbleiterchip
KR101154320B1 (ko) * 2010-12-20 2012-06-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치
JP5777879B2 (ja) * 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
JP5582054B2 (ja) * 2011-02-09 2014-09-03 豊田合成株式会社 半導体発光素子
DE102011011140A1 (de) 2011-02-14 2012-08-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
JP5932851B2 (ja) * 2011-03-14 2016-06-08 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． Ｌｅｄ構造体及びその形成方法
JP5050109B2 (ja) * 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
TW201240146A (en) * 2011-03-16 2012-10-01 Hon Hai Prec Ind Co Ltd Light-emitting semiconductor chip
US8241932B1 (en) * 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages
TW201240147A (en) * 2011-03-22 2012-10-01 Hon Hai Prec Ind Co Ltd Light-emitting semiconductor chip
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
US9728676B2 (en) * 2011-06-24 2017-08-08 Cree, Inc. High voltage monolithic LED chip
US8686429B2 (en) * 2011-06-24 2014-04-01 Cree, Inc. LED structure with enhanced mirror reflectivity
US8497146B2 (en) * 2011-08-25 2013-07-30 Micron Technology, Inc. Vertical solid-state transducers having backside terminals and associated systems and methods
US8723206B2 (en) * 2011-09-09 2014-05-13 Samsung Electronics Co., Ltd. Semiconductor light emitting device with contact hole passing through active layer
US8664679B2 (en) * 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
KR101827975B1 (ko) * 2011-10-10 2018-03-29 엘지이노텍 주식회사 발광소자
KR101868537B1 (ko) * 2011-11-07 2018-06-19 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광 소자 패키지
DE102011056888A1 (de) * 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
WO2013112435A1 (en) * 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light - emitting devices having discrete phosphor chips and fabrication methods
US9269873B2 (en) * 2012-03-13 2016-02-23 Citizen Holdings Co., Ltd. Semiconductor light emitting device and method for manufacturing same
JP5985322B2 (ja) * 2012-03-23 2016-09-06 株式会社東芝 半導体発光装置及びその製造方法
KR20130120615A (ko) * 2012-04-26 2013-11-05 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR101946914B1 (ko) * 2012-06-08 2019-02-12 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
US20140048824A1 (en) * 2012-08-15 2014-02-20 Epistar Corporation Light-emitting device
JP6239311B2 (ja) * 2012-08-20 2017-11-29 エルジー イノテック カンパニー リミテッド 発光素子
KR101886156B1 (ko) * 2012-08-21 2018-09-11 엘지이노텍 주식회사 발광소자
KR101956101B1 (ko) * 2012-09-06 2019-03-11 엘지이노텍 주식회사 발광소자
US9196807B2 (en) * 2012-10-24 2015-11-24 Nichia Corporation Light emitting element
US9257481B2 (en) * 2012-11-26 2016-02-09 Epistar Corporation LED arrray including light-guiding structure
DE102013103079A1 (de) 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007019775A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102011013821A1 (de) * 2011-03-14 2012-09-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
WO2012171817A2 (de) 2011-06-17 2012-12-20 Osram Opto Semiconductors Gmbh Verfahren zum herstellen einer mehrzahl von optoelektronischen halbleiterchips

Also Published As

Publication number Publication date
CN107946428B (zh) 2020-10-23
DE102013107531A1 (de) 2015-01-22
US10014444B2 (en) 2018-07-03
JP6284634B2 (ja) 2018-02-28
KR102268352B1 (ko) 2021-06-24
US20160172545A1 (en) 2016-06-16
CN107946428A (zh) 2018-04-20
JP2016531422A (ja) 2016-10-06
CN105393369A (zh) 2016-03-09
CN105393369B (zh) 2018-01-12
TW201511336A (zh) 2015-03-16
TWI557944B (zh) 2016-11-11
DE112014003318A5 (de) 2016-05-04
KR20160031011A (ko) 2016-03-21

Similar Documents

Publication Publication Date Title
EP2583305B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2014154503A1 (de) Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
DE102013100818B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE112019001354B4 (de) Optoelektronischer halbleiterchip und herstellungsverfahren für einen optoelektronischen halbleiterchip
DE102010044986A1 (de) Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
WO2012136460A1 (de) Optoelektronischer halbleiterchip
DE102010033137A1 (de) Leuchtdiodenchip
WO2012013523A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
WO2015007486A1 (de) Optoelektronischer halbleiterchip
WO2012107289A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
DE102014111482B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2014079657A1 (de) Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
WO2017009292A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2016066477A1 (de) Optoelektronischer halbleiterchip
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
WO2017060158A1 (de) Verfahren zur herstellung eines halbleiterchips und halbleiterchip
DE112015002477B4 (de) Elektrische Kontaktstruktur für ein Halbleiterbauelement und Halbleiterbauelement
DE102012110775A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2014154566A1 (de) Strahlung emittierender halbleiterchip
WO2019068534A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
DE102016103353B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480040795.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14732243

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016526490

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14905763

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112014003318

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20167003831

Country of ref document: KR

Kind code of ref document: A

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112014003318

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14732243

Country of ref document: EP

Kind code of ref document: A1