WO2014155166A1 - Procede de dissolution d'une couche de dioxyde de silicium - Google Patents

Procede de dissolution d'une couche de dioxyde de silicium Download PDF

Info

Publication number
WO2014155166A1
WO2014155166A1 PCT/IB2014/000250 IB2014000250W WO2014155166A1 WO 2014155166 A1 WO2014155166 A1 WO 2014155166A1 IB 2014000250 W IB2014000250 W IB 2014000250W WO 2014155166 A1 WO2014155166 A1 WO 2014155166A1
Authority
WO
WIPO (PCT)
Prior art keywords
traps
dissolution
silicon dioxide
structures
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/IB2014/000250
Other languages
English (en)
Inventor
Didier Landru
Oleg Kononchuk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to CN201480017598.3A priority Critical patent/CN105051881B/zh
Priority to SG11201507920XA priority patent/SG11201507920XA/en
Priority to US14/779,477 priority patent/US9514960B2/en
Priority to JP2016504764A priority patent/JP6442478B2/ja
Priority to DE112014001629.2T priority patent/DE112014001629B4/de
Priority to KR1020157029834A priority patent/KR102308646B1/ko
Publication of WO2014155166A1 publication Critical patent/WO2014155166A1/fr
Anticipated expiration legal-status Critical
Priority to US15/350,290 priority patent/US9911624B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/20—Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H10P36/07—Gettering within semiconductor bodies within silicon bodies of silicon-on-insulator structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Definitions

  • the present invention relates to a method for dissolving a silicon dioxide layer in a semiconductor-on-insulator structure.
  • a dissolution method known from the state of the art, and illustrated in FIGS. 1A and 1B, is a method of dissolving a layer of silicon dioxide 9 in a structure 5 of the semiconductor-on-insulator type, comprising its rear face 6 towards its front face 7 a support substrate 8, the silicon dioxide layer 9 and a semiconductor layer 10.
  • the front face 7 corresponds to the free surface of the semiconductor layer 10.
  • This dissolution process can be implemented in a furnace 1, illustrated in FIG. 2, in which a plurality of structures 5 are held on a support 4 so that the support 4 is adapted to maintain the structures 5 with a predetermined distance. - typically a few millimeters - between each structure 5, the front face 7 of a structure 5 facing the rear face 6 of the structure 5 adjacent to said front face 7.
  • the structures are subjected to a non-oxidizing atmosphere.
  • the non-oxidizing atmosphere is provided by a continuous stream of inert or reducing gas.
  • the flow of inert gas enters the furnace 1 through an inlet 2, and exits through an outlet 3.
  • the implementation of such a heat treatment results in the diffusion of oxygen atoms included in the silicon dioxide layer 9 through the semiconductor layer 10.
  • the semiconductor monoxide slows down the dissolution reaction as its surface concentration of the structures increases.
  • composition of the atmosphere of the furnace 1 is not homogeneous.
  • the atmosphere of the furnace 1 is obtained by a constant flow of an inert or reducing gas.
  • the flow of gas leads from its inlet 2 in the furnace 1 to its outlet 3 at least a portion of the volatile products.
  • the structures are therefore subject to a variable concentration of volatile products.
  • the gas stream may contain small amounts of oxygen.
  • the oxygen contained in the gas stream reacts preferentially with the structures 5 close to the gas inlet 2.
  • the gas flow is therefore depleted of oxygen from the inlet 2 of the furnace 1 to the outlet 3.
  • the thickness of the silicon dioxide layer 9 and the thickness of the semiconductor layer 10 are greater in the center than at the edge of the structure.
  • the silicon dioxide layer 9 is not dissolved in the same proportions from one structure to the other.
  • some applications require the use of a layer of silicon dioxide 9 having a thickness of less than 50 nm, so that, for example, an electrical voltage can be applied to devices made in or on the layer Semiconductor 10. A very precise control of the thickness of said silicon dioxide layer is then necessary.
  • FDSOI Flufly Depleted Silicon On Insulator
  • FDMOS transistors analog for Fully Depleted Metal Oxide Semiconductor
  • the threshold voltage of the transistor (usually denoted Vt), which depends on this thickness, is very sensitive to variations in thickness of the semiconductor layer 10.
  • An object of the invention is therefore to provide a method of dissolving a silicon dioxide layer for precise control of the thicknesses of the semiconductor layers and silicon dioxide.
  • the present invention aims to remedy all or part of the aforementioned drawbacks, and relates to a method for dissolving a silicon dioxide layer in a semiconductor-on-insulator type structure, comprising from its rear face to its front face a substrate support, the silicon dioxide layer and a semiconductor layer, the dissolution method being implemented in an oven in which a plurality of structures are held on a support, the support being adapted to maintain a predetermined distance between each structure , the front face of a structure being facing the rear face of the structure adjacent to said front face, the atmosphere of the furnace being a non-oxidizing atmosphere, the dissolution process causing the diffusion of oxygen atoms included in the silicon dioxide layer through the semiconductor layer and generating volatile products resulting from the reaction desdit s oxygen atoms with the semi- conductor, said process characterized in that the furnace comprises traps adapted to react with volatiles so as to reduce the concentration gradient of volatiles parallel to the front face of at least one structure.
  • the vertical direction is defined as perpendicular to the floor on which the oven is installed.
  • the terms “upper” and “lower” are defined with respect to this vertical direction.
  • Volatile product concentration gradient parallel to the front face of a structure means the variation of the concentration of volatile products in the space between the front face of the structure and the rear face of the structure adjacent to said face. before, and along directions in a plane parallel to the front face of the structure.
  • a concentration gradient of volatiles perpendicular to the front face of a structure is defined as being the nonuniformity of the concentration of volatile products in the space between the front face of the structure and the rear face of the structure. structure adjacent to said front face, and in a direction perpendicular to the front face of the structure.
  • the provision in the oven traps adapted to react with the volatile products allows to absorb said products.
  • the dissolution kinetics of the silicon dioxide layer is substantially equal at every point of the structure.
  • the absorption of the volatile products makes it possible to have substantially the same concentration of volatile products in the vicinity of the front face of each structure.
  • the dissolution process is substantially uniform from one structure to another.
  • the traps disposed on the rear face of the semiconductor-on-insulator type structures.
  • each structure is uniformly exposed to the layer comprising the traps.
  • the concentration of volatile products on the surface of each structure is thus more uniform, so the parallel gradient reduces.
  • the arrangement of the traps in the immediate vicinity of the front face of each structure limits the amount of volatile products entrained by the gas flow.
  • the dissolution reaction is no longer limited by the distance separating two successive structures, it is possible to increase the load capacity of the furnace to perform the dissolution process.
  • this mode of implementation does not require modification of the oven.
  • the traps disposed on the back face are included in a layer with a thickness greater than 30 nm, preferably greater than 50 nm.
  • the traps are included in a coating covering all or part of the support.
  • the support being taken out of the oven after each dissolution process, it can easily be coated with a suitable trapping material.
  • the traps are included in trapping layers at least partially covering the front face of substrates known as "trap substrates".
  • the trap substrates are arranged on the support, each trap substrate being positioned in place of a semiconductor-type structure, and inserted between two structures of the semiconductor-on-insulator type, the front face of the trap substrate being opposite the rear face of the semiconductor-on-insulator type structure.
  • the traps are included in a coating covering all or part of the inner wall of the furnace.
  • interior of the furnace is meant the space in which the support holding the structures is introduced during the execution of the dissolution process.
  • the reaction between the volatile products and the traps is a reaction of absorption of the volatile products by the traps.
  • the traps include silicon dioxide.
  • a thin layer comprising silicon dioxide disposed on the rear face of a structure, and having a thickness greater than 30 nm, or greater than 50 nm, will withstand a dissolution process at a temperature of between 900 ° C. and 1300 ° C. ° C.
  • the native oxide naturally present on the back face of a silicon-on-insulator structure, due to its small thickness and its chemical composition evaporates during such treatment and can not play the role of trap.
  • the silicon dioxide is compatible with the semiconductor structures manufacturing processes.
  • the traps comprise at least one of the following materials: Tungsten, aluminum nitride, alumina.
  • the semiconductor layer comprises silicon.
  • the semiconductor layer has a thickness greater than 100 nm, preferably greater than 200 nm, even more preferably greater than 300 nm.
  • the silicon dioxide layer has a thickness less than 50 nm, preferably less than 25 nm, even more preferably less than 15 nm.
  • the furnace atmosphere comprises at least one species selected from: argon, dihydrogen.
  • the temperature of the oven is maintained between 900 ° C and 1300 ° C.
  • traps adapted to react with the oxygen in the furnace atmosphere are arranged in the oven.
  • the traps for reacting with oxygen are silicon substrates.
  • FIGS. 1A-1B are schematic representations of a structure treated by a dissolution method of a semiconductor-on-insulator type structure according to the techniques known from the prior art;
  • FIG. 2 is a schematic representation of an oven for performing a thermal treatment of dissolution of a silicon dioxide layer according to the known techniques of the prior art
  • FIGS. 3A-3B are schematic representations of a structure treated according to the invention.
  • FIG. 4 is a diagrammatic representation of an oven intended for carrying out a thermal treatment for dissolving a silicon dioxide layer according to the invention
  • FIG. 5 is a schematic representation of a structure treated according to one embodiment of the invention.
  • FIG. 6 is a schematic representation of a trap substrate according to the invention.
  • the dissolution process is a method for dissolving a layer of silicon dioxide 90 in a structure 50 of the semiconductor-on-insulator type.
  • the structure 50 of the semiconductor-on-insulator type comprises from its rear face 60 towards its front face 70 a support substrate 80, the silicon dioxide layer 90 and a semiconductor layer 100.
  • the dissolution process is carried out in an oven 10, illustrated in FIG. 4, in which a plurality of structures 50 are held on a support 40, said structures being parallel to one another.
  • the front face 70 of a structure 50 is opposite the rear face
  • the support 40 is adapted to maintain the structures 50 with a predetermined distance between each structure 50.
  • the predetermined distance between each structure 50 may be less than 15 mm, preferably less than 10 mm.
  • the atmosphere of the furnace 10 is a non-oxidizing atmosphere.
  • the dissolution process results in the diffusion of oxygen atoms included in the layer of silicon dioxide 90 through the semiconductor layer 100.
  • Volatile products include semiconductor monoxide
  • Traps 0 adapted to react with the volatile products are arranged in the furnace 10 so as to reduce the concentration gradient of the volatile products parallel to the front face 70 of at least one structure 50.
  • the oxygen content of the non-oxidizing atmosphere is preferably less than 10 ppm (ppm: parts per million).
  • the non-oxidizing atmosphere of the furnace 10 is provided by a flow of inert or reducing gas.
  • the flow of inert gas or reducing agent can enter the furnace 10 through an inlet 20, and emerges through an outlet 30.
  • the furnace atmosphere may comprise at least one species selected from one of the following species: argon, dihydrogen.
  • the temperature of the oven 10 can be maintained at a temperature between 900 ° C and 1300 ° C, for example 150 ° C.
  • the conditions of implementation of this dissolution process may be adapted to partially dissolve the layer of silicon dioxide 90.
  • the support substrate 80 may comprise at least one of the following materials: silicon, germanium, alumina, quartz.
  • the semiconductor layer 100 may comprise at least one of the following materials: Silicon, Germanium, Silicon alloy Germanium.
  • the traps 10 are arranged on the rear face 60 of structures 50.
  • a coating comprising the traps 110 may be formed on the rear face 60 of the structures 50.
  • traps 110 are closer to the front face 70 of each structure 50.
  • each structure is uniformly exposed to the layer comprising the traps 110.
  • the concentration of volatile products on the front face 70 of each structure 50 is thus more uniform, so the reduced parallel gradient.
  • the arrangement of the traps 110 in the immediate vicinity of the front face 70 of each structure 50 limits the amount of volatile products entrained by the gas flow. As a result, the volatile product concentration changes in the furnace 10 are reduced.
  • the silicon dioxide layer 90 is dissolved substantially in the same proportions from one structure 50 to the other.
  • the traps 0 can be included in trapping layers on the front face 70 of substrates known as trap substrates 120.
  • the trap substrates 120 are arranged on the support 40 in place of certain structures 50.
  • the traps 0 disposed on the rear face 60 of the structures 50 or on the front face of the trap layers trapping substrates 120 may comprise silicon dioxide.
  • the native oxide naturally present on the back side of a silicon-on-insulator structure, because of its small thickness and its chemical composition evaporates during such treatment and can not act as a trap.
  • the traps 110 comprising silicon dioxide are advantageously formed by thin film deposition techniques.
  • film deposition techniques are low pressure vapor deposition techniques and plasma enhanced vapor deposition techniques known to those skilled in the art.
  • a rear-facing silicon dioxide film 60 of a silicon substrate support substrate 80 or the front face of a silicon trap substrate 120 may advantageously be performed by thermal oxidation.
  • the film formed on the rear face 60 of a structure 50 or on the front face of a trap substrate 120 may have a thickness greater than 30 nm, preferably greater than 50 nm.
  • the traps 110 may comprise at least one of the following materials: Titanium, Tungsten, Aluminum Nitride, Alumina.
  • These materials can absorb the semiconductor monoxide formed during the dissolution process of the silicon dioxide layer 90.
  • These materials can be formed into films by film deposition techniques known to those skilled in the art. For example evaporation techniques are particularly well suited for the formation of titanium films, Tungsten. Aluminum nitride and alumina are advantageously formed by chemical vapor deposition or atomic layer deposition techniques.
  • traps 10 may be included in a coating covering all or part of the support 40.
  • the traps 110 comprise silicon dioxide.
  • the traps 110 comprising silicon dioxide are advantageously formed by vapor phase deposition techniques, or by thermal oxidation.
  • the coating formed on the support 40 may have a thickness greater than 50 nm, or even greater than 500 nm.
  • the traps 110 may comprise at least one of the following materials: Titanium, Tungsten, Aluminum Nitride, Alumina.
  • These materials can be formed into film form by film deposition techniques known to those skilled in the art.
  • film deposition techniques known to those skilled in the art.
  • techniques of chemical vapor deposition techniques, or deposition of atomic layer By example techniques of chemical vapor deposition techniques, or deposition of atomic layer.
  • the traps 110 are comprised in a coating covering wholly or partly the inner wall of the furnace 10.
  • the traps 110 comprise silicon dioxide.
  • the traps 110 may comprise at least one of the following materials: Titanium, Tungsten, Aluminum Nitride, Alumina.
  • the semiconductor layer 100 has a thickness greater than 100 nm, preferably greater than 200 nm, even more preferably greater than 300 nm.
  • the dissolution rate is less than 0.5 A / min.
  • the volatile products formed during the dissolution process have time to diffuse to the traps.
  • the silicon dioxide layer 90 has a thickness less than 50 nm, preferably less than 25 nm, even more preferably less than 15 nm.
  • traps 120 adapted to react with the oxygen included in the furnace atmosphere 10 may also be arranged in furnace 0.
  • the traps 120 intended to react with the oxygen may be silicon substrates arranged on the support 40 in place of certain structures 50.
  • the silicon substrates for reacting with oxygen in the furnace atmosphere are disposed near the inlet of inert or reducing gas. Even more preferentially, the silicon substrates are arranged upstream of the flow of inert or reducing gas with respect to the structures 50.
  • the oxygen included in the flow of inert or reducing gas reacts with the traps 120 before reaching a structure 50.
  • the method of dissolving a layer of silicon dioxide 90 according to the invention makes it possible to homogenize the composition of the atmosphere of the furnace 10.
  • the method according to the invention allows the more uniform dissolution of a structure 50 to the other, compared to the method of the prior art.

Landscapes

  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Silicon Compounds (AREA)

Abstract

Procédé de dissolution d'une couche de dioxyde de silicium La présente invention concerne un procédé de dissolution d'une couche de dioxyde de silicium (90) dans une structure (50), comprenant de sa face arrière (60) vers sa face avant (70) un substrat support, la couche de dioxyde de silicium (90) et une couche de semi-conducteur (100), le procédé de dissolution étant mis en œuvre dans un four dans lequel des structures (50) sont maintenues sur un support, le procédé de dissolution entraînant la diffusion d'atomes d'oxygène compris dans la couche de dioxyde de silicium (90) au travers de la couche de semi-conducteur (100) et générant des produits volatiles, le four comprennant des pièges (110) adaptés pour réagir avec les produits volatiles, de sorte à réduire le gradient de concentration des produits volatiles parallèle à la face avant (70) d'au moins une structure (50).

Description

Procédé dé dissolution d'une couche de dioxyde de silicium
^DOMAINE DE L'INVENTION
La présente invention concerne un procédé de dissolution d'une couche de dioxyde de silicium dans une structure du type semi-conducteur sur isolant.
ARRIERE PLAN DE L'INVENTION
Un procédé de dissolution connu de l'état de la technique, et illustré aux figures 1A et 1 B, est un procédé de dissolution d'une couche de dioxyde de silicium 9 dans une structure 5 du type semi-conducteur sur isolant, comprenant de sa face arrière 6 vers sa face avant 7 un substrat support 8, la couche de dioxyde de silicium 9 et une couche de semi-conducteur 10.
La face avant 7 correspond à la surface libre de la couche dé semiconducteur 10.
L'homme du métier trouvera une description technique d'un tel procédé dans les articles de Kononchuk (Kononchuck et al., Novel trends in SOI technology fùr CMOS applications, Solid state Phenomena, Vols. 156-158 (2010) pp69-76, ainsi que Konochuck et al., Internai Dissolution of Buried Oxide in SOI Wafers, Solid State Phenomena, Vols. 131-133 (2008) pp1 13- 1 18)
Ce procédé de dissolution peut être mis en œuvre dans un four 1 , illustré à la figure 2, dans lequel une pluralité de structures 5 sont maintenues sur un support 4 de sorte que le support 4 est adapté pour maintenir les structures 5 avec une distance prédéterminée - typiquement de quelques millimètres - entre chaque structure 5, la face avant 7 d'une structure 5 étant en regard de la face arrière 6 de la structure 5 adjacente à ladite face avant 7.
Lès structures 5 sont soumises à une atmosphère non oxydante.
L'atmosphère non oxydante est assurée par un flux continu de gaz inerte ou réducteur.
Le flux de gaz inerte entre dans le four 1 par une entrée 2, et en ressort par une sortie 3. La mise en œuvre d'un tel traitement thermique entraîne la diffusion d'atomes d'oxygène compris dans la couche de dioxyde de silicium 9 au travers de la couche de semi-conducteur 10.
La réaction desdits atomes d'oxygènes avec la couche de semi- conducteur 10 génère des produits volatiles comprenant du monoxyde de semi-conducteur (ScO).
Cependant, les gaz présents à la surface des structures 5, notamment les produits volatiles générés, influent sur la dissolution.
Ainsi, le monoxyde de semi-conducteur ralentit la réaction de dissolution lorsque sa concentration en surface des structures 5 augmente.
Or, la composition de l'atmosphère du four 1 n'est pas homogène.
En effet, du fait du faible espacement entre les structures 5, l'évacuation des produits volatiles s'effectue uniquement par diffusion au niveau du bord des structures 5.
II en résulte une accumulation des produits volatiles plus importante au centre de la surface des structures 5 qu'en leur bord.
Ceci implique que la réaction de dissolution est plus rapide à la périphérie qu'au centre des structures 5.
Par ailleurs, l'atmosphère du four 1 est obtenue par un flux constant d'un gaz inerte ou réducteur.
Le flux de gaz entraine de son entrée 2 dans le four 1 vers sa sortie 3 au moins une partie des produits volatiles.
Par conséquent, au cours de son trajet dans le four 1 , le flux de gaz se charge en produits volatiles.
Selon leur emplacement dans le four, les structures sont donc soumises à une concentration variable de produits volatiles.
Enfin, le flux de gaz peut contenir de faibles quantités d'oxygène.
En effet, dans la mesure où une absence totale d'oxygène dans le flux de gaz nécessiterait de mettre en œuvre des moyens très complexes, on tolère un faible pourcentage d'oxygène dans le flux gazeux entrant dans le four, L'oxygène compris dans l'atmosphère du four 1 limite la dissolution de la couche de dioxyde de silicium 9, et dégrade la rugosité de la surface libre de la couche de semi-conducteur 10.
L'oxygène contenu dans le flux de gaz réagit préférentiellement avec les structures 5 proches de l'entrée 2 de gaz.
Le flux de gaz s'appauvrit donc en oxygène de l'entrée 2 du four 1 vers la sortie 3.
Il résulte de cette inhomogénéité de l'atmosphère du four 1 des variabilités importantes sur les caractéristiques des structures 5.
Le principal inconvénient de ce procédé de dissolution est que la non homogénéité de l'atmosphère du four 1 conduit à une dégradation de l'uniformité en épaisseur de la couche de dioxyde de silicium 9 et de la couche de semi-conducteur 10, comme illustré à la figure 1A.
En effet, à l'issue du traitement thermique, l'épaisseur de la couche de dioxyde de silicium 9 et l'épaisseur de la couche de semi-conducteur 10 sont plus importantes au centre qu'au bord de la structure.
Un autre inconvénient de ce procédé de dissolution est qu'il n'est pas uniforme pour toutes les structures 5 de type semi-conducteur sur isolant contenues dans le four 1.
En effet, la couche de dioxyde de silicium 9 n'est pas dissoute dans les mêmes proportions d'une structure 5 à l'autre.
Les inconvénients précités ne sont pas observés dans un four 1 contenant une seule structure 5. Cependant, étant donné des temps de traitement thermique relativement longs et pour des raisons économiques, il n'est pas envisageable d'un point de vue industriel d'exécuter un tel procédé dans un four 1 ne contenant qu'une seule structure 5.
Cependant, certaines applications nécessitent d'avoir recours à une couche de dioxyde de silicium 9 d'une épaisseur inférieure à 50 nm, de sorte à pouvoir appliquer, par exemple, une tension électrique s'exerçant sur des dispositifs réalisés dans ou sur la couche de semi-conducteur 10. Un contrôle très précis de l'épaisseur de ladite couche dioxyde de silicium est alors nécessaire.
Par ailleurs, les structures 5 désignées par le terme FDSOI, pour « Fufly Depleted Silicon On Insulator », c'est-à-dire SOI totalement déserté, sont particulièrement avantageuses pour la réalisation de composants électroniques tels que des transistors FDMOS (acronyme de « Fully Depleted Métal Oxide Semiconductor »), dont le canal est formé dans ou sur la couche de semi-conducteur 10.
Du fait de l'extrême finesse de l'épaisseur de la couche de semi- conducteur 10 (i.e. de l'ordre de 12 nm), la tension de seuil du transistor (usuellement notée Vt), qui dépend de cette épaisseur, est très sensible aux variations d'épaisseur de la couche de semi-conducteur 10.
Un but de l'invention est donc de proposer un procédé de dissolution d'une couche de dioxyde de silicium permettant un contrôle précis des épaisseurs des couches de semi-conducteur et de dioxyde de silicium.
BREVE DESCRIPTION DE L'INVENTION
La présente invention vise à remédier en tout ou partie aux inconvénients précités, et concerne un procédé de dissolution d'une couche de dioxyde de silicium dans une structure du type semi-conducteur sur isolant, comprenant de sa face arrière vers sa face avant un substrat support, la couche de dioxyde de silicium et une couche de semiconducteur, le procédé de dissolution étant mis en œuvre dans un four dans lequel une pluralité de structures sont maintenues sur un support, le support étant adapté pour maintenir avec une distance prédéterminée entre chaque structure, la face avant d'une structure étant en regard de la face arrière de la structure adjacente à ladite face avant, l'atmosphère du four étant une atmosphère non oxydante, le procédé de dissolution entraînant la diffusion d'atomes d'oxygène compris dans la couche de dioxyde de silicium au travers de la couche de semi-conducteur et générant des produits volatiles résultant de la réaction desdits atomes d'oxygène avec la couche de semi- conducteur, ledit procédé remarquable en ce que le four comprend des pièges adaptés pour réagir avec les produits volatiles de sorte à réduire le gradient de concentration des produits volatiles parallèle à la face avant d'au moins une structure.
Dans le présent texte, la direction verticale est définie comme étant perpendiculaire au sol sur lequel est installé le four. Les termes « supérieur » et « inférieur » sont définis par rapport à cette direction verticale.
Par Gradient de concentration des produits volatiles parallèle à la face avant d'une structure, on entend la variation de la concentration des produits volatiles dans l'espace compris entre la face avant de la structure et la face arrière de la structure adjacente à ladite face avant, et selon des directions comprises dans un plan parallèle à la face avant de la structure.
Par opposition, on définit un gradient de concentration des produits volatiles perpendiculaire à la face avant d'une structure comme étant la non uniformité de la concentration des produits volatiles dans l'espace compris entre la face avant de la structure et la face arrière de la structure adjacente à ladite face avant, et selon une direction perpendiculaire à la face avant de la structure.
Ainsi, la disposition, dans le four, de pièges adaptés pour réagir avec les produits volatiles permet d'absorber lesdits produits.
Il en résulte une diminution du gradient de concentration des produits volatiles parallèle à la face avant de chaque structure.
Par conséquent, la cinétique de dissolution de la couche de dioxyde de silicium est sensiblement égale en tout point de la structure.
Par ailleurs, l'absorption des .produits volatiles permet d'avoir sensiblement la même concentration de produits volatiles au voisinage de la face avant de chaque structure.
Ainsi, le procédé de dissolution est sensiblement uniforme d'une structure à l'autre. Selon un mode de mise en œuvre, les pièges disposées sur la face arrière des structures du type semi-conducteur sur isolant.
Ainsi les pièges sont au plus proche de la face avant de chaque structure.
Une telle proximité des pièges et de la surface avant des structures permet une meilleure efficacité du piégeage des produits volatiles.
Par ailleurs, la face avant de chaque structure est exposée de manière uniforme à la couche comprenant les pièges.
La concentration des produits volatiles à la surface de chaque structure est ainsi plus uniforme, donc le gradient parallèle réduit.
En outre, la disposition des pièges au voisinage immédiat de la face avant de chaque structure limite la quantité de produits volatiles entraînés par le flux de gaz.
Par conséquent, la cinétique du procédé de dissolution est sensiblement équivalente pour chacune des structures.
Ainsi, la réaction de dissolution n'étant plus limitée par la distance séparant deux structures successives, il est possible d'augmenter la capacité de chargement du four pour exécuter le procédé de dissolution.
Par ailleurs, ce mode de mise ne uvre ne nécessite pas de modification du four.
Selon un mode de mise en œuvre, les pièges disposés sur la face arrière sont compris dans une couche d'une épaisseur supérieure à 30 nm, de préférence supérieure à 50 nm.
Selon un mode de mise en œuvre, les pièges sont compris dans un revêtement recouvrant en tout ou partie le support.
Ainsi, il n'est pas nécessaire d'ajouter des étapes de fabrication aux structures pour exécuter le procédé de dissolution.
Par ailleurs, le support étant sorti du four après chaque procédé de dissolution, il peut facilement être revêtu d'un matériau de piégeage adéquat. Selon un mode de mise en œuvre, les pièges sont compris dans des couches de piégeage recouvrant au moins partiellement la face avant de substrats dits « substrats pièges ».
Les substrats pièges sont disposés sur le support, chaque substrat piège étant positionné à la place d'une structure du type semi-conducteur, et inséré entre deux structures du type semi-conducteur sur isolant, la face avant du substrat piège étant en regard de la face arrière de la structure du type semi-conducteur sur isolant.
Ainsi, il n'est pas nécessaire d'ajouter des étapes de fabrication aux structures pour exécuter le procédé de dissolution.
Par ailleurs, les substrats pièges étant sortis du four après chaque procédé de dissolution, il est possible de former de nouveaux pièges sur le support lorsque ces derniers sont saturés en produits volatiles
Selon un mode de mise en œuvre, les pièges sont compris dans un revêtement recouvrant en tout ou partie la paroi intérieure du four.
Par intérieur du four, on entend l'espace dans lequel le support maintenant les structures est introduit pendant l'exécution du procédé de dissolution.
Selon un mode de mise en œuvre, la réaction entre les produits volatiles et les pièges est une réaction d'absorption des produits volatiles par les pièges.
Ainsi l'absorption des produits volatiles par les pièges prévient la contamination du four, du support ou des structures.
Selon un mode de mise en œuvre, les pièges comprennent du dioxyde de silicium.
Une couche mince comprenant du dioxyde de silicium disposé sur la face arrière d'une structure, et d'une épaisseur supérieure à 30 nm, voir supérieure à 50 nm, résistera à un procédé de dissolution à une température comprise entre 900°C et 1300°C.
En revanche, l'oxyde natif, naturellement présent sur la face arrière d'une structure du silicium sur isolant, de par sa faible épaisseur et sa composition chimique s'évapore lors d'un tel traitement et ne peut jouer le rôle de piège.
A cet égard, l'homme du métier trouvera une description technique de l'évaporation de l'oxyde sous atmosphère non oxydante dans E.Bussmann et al., Thermal instability of silicon-on-insulator thin films measured by low- energy électron microscopy, Innovation in Thin Film Processing and Characterisation, vol. 12, 012016, 2010.
En outre le dioxyde de silicium est compatible avec les procédés de fabrication des structures semi-conductrices.
Selon un mode de mise en œuvre, les pièges comprennent au moins un des matériaux suivants : Tungstène, Nitrure d'aluminium, Alumine.
Ainsi, ces matériaux présentent l'intérêt d'être très stables en température.
Selon un mode de mise en oeuvre, la couche de semi-conducteur comprend du silicium.
Selon un mode de mise en œuvre, la couche de semi-conducteur a une épaisseur supérieure à 100 nm, préférentiellement supérieure à 200 nm, encore plus préférentiellement supérieure à 300 nm.
Ainsi, de telles épaisseurs de la couche de semi-conducteur ralentissent la réaction de dissolution.
Par conséquent, les pièges ont le temps de réagir de manière efficace avec les produits volatiles.
Selon un mode de mise en œuvre, la couche de dioxyde de silicium a une épaisseur inférieure à 50 nm, préférentiellement inférieure à 25 nm, encore plus préférentiellement inférieure à 15 nm.
Selon un mode de mise en œuvre, l'atmosphère du four comprend au moins une espèce choisie parmi : argon, dihydrogène.
Selon un mode de mise en œuvre, la température du four est maintenue entre 900°C et 1300°C. Selon un mode de mise en œuvre, des pièges adaptés pour réagir avec le dioxygène compris dans l'atmosphère du four sont disposés dans le four.
Selon un mode de mise en œuvre, les pièges destinés à réagir avec le dioxygène sont des substrats de silicium.
BREVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages apparaîtront dans la description qui va suivre des modes de mise en œuvre d'un procédé de dissolution selon l'invention, donnés à titre d'exemples non limitatifs, en référence aux dessins annexés dans lesquels :
- Les figures 1A - 1 B sont des représentations schématiques d'une structure traitée par un procédé de dissolution d'une structure de type semi-conducteur sur isolant selon les techniques connues de l'art antérieur ;
- La figure 2 est une représentation schématique d'un four destiné à l'exécution d'un traitement thermique de dissolution d'une couche de dioxyde de silicium selon les techniques connues de l'art antérieur ;
- Les figures 3A - 3B sont des représentations schématiques d'une structure traitée selon l'invention ;
- La figure 4 est une représentation schématique d'un four destiné à l'exécution d'un traitement thermique de dissolution d'une couche de dioxyde de silicium selon l'invention ;
- La figure 5 est une représentation schématique d'une structure traitée selon un mode de réalisation de l'invention ;
- La figure 6 est une représentation schématique d'un substrat piège selon l'invention.
DESCRIPTION DETAILLEE DE MODES DE REALISATION DE
L'INVENTION
Pour les différents modes de mise en œuvre, les mêmes références seront utilisées pour des éléments identiques ou assurant la même fonction, par souci de simplification de la description. Le procédé de dissolution, illustré aux figures 3A et 3B, est un procédé de dissolution d'une couche de dioxyde de silicium 90 dans une structure 50 du type semi-conducteur sur isolant.
La structure 50 du type semi-conducteur sur isolant comprend de sa face arrière 60 vers sa face avant 70 un substrat support 80, la couche de dioxyde de silicium 90 et une couche de semi-conducteur 100.
Le procédé de dissolution est mis en œuvre dans un four 10, illustré à la figure 4, dans lequel une pluralité de structures 50 sont maintenues sur un support 40, lesdites structures étant parallèles les unes aux autres.
La face avant 70 d'une structure 50 est en regard de la face arrière
60 de la structure 50 adjacente à ladite face avant 70.
Le support 40 est adapté pour maintenir les structures 50 avec une distance prédéterminée entre chaque structure 50.
La distance prédéterminée entre chaque structure 50 peut être inférieure à 15 mm, de préférence inférieure à 10 mm.
L'atmosphère du four 10 est une atmosphère non oxydante.
Le procédé de dissolution entraîne la diffusion d'atomes d'oxygène compris dans la couche de dioxyde de silicium 90 au travers de la couche de semi-conducteur 100.
Des produits volatiles résultant de la réaction desdits atomes d'oxygène avec la couche de semi-conducteur 100 sont générés.
Les produits volatiles comprennent du monoxyde de semi-conducteur
(ScO)
Des pièges 0 adaptés pour réagir avec les produits volatiles sont disposés dans le four 10 de sorte à réduire le gradient de concentration des produits volatiles parallèle à la face avant 70 d'au moins une structure 50.
La teneur en oxygène de l'atmosphère non oxydante est préférentiellement inférieure à 10 ppm (ppm : partie par millions).
L'atmosphère non oxydante du four 10 est assurée par un flux de gaz inerte ou réducteur. Le flux de gaz inerte ou réducteur peut entrer dans le four 10 par une entrée 20, et en ressort par une sortie 30.
L'atmosphère du four 10 peut comprendre au moins une espèce choisie parmi une des espèces suivante : argon, dihydrogène.
Pendant le procédé de dissolution, la température du four 10 peut être maintenue à une température comprise entre 900°C et 1300°C, par exemple 150°C.
Les conditions de mise en œuvre de ce procédé de dissolution, notamment sa durée, peuvent être adaptées pour dissoudre partiellement la couche de dioxyde de silicium 90.
Le substrat support 80 peut comprendre au moins un des matériaux suivants : Silicium, Germanium, Alumine, quartz.
La couche de semi-conducteur 100 peut comprendre au moins un des matériaux suivants : Silicium, Germanium, Alliage de silicium Germanium.
Selon un mode de réalisation particulièrement avantageux, et tel qu'illustré à la figure 5, les pièges 10 sont disposés sur la face arrière 60 de structures 50.
De manière avantageuse, un revêtement comprenant les pièges 110 peut être formé sur la face arrière 60 des structures 50.
Ainsi les pièges 110 sont au plus proche de la face avant 70 de chaque structure 50.
Une telle proximité des pièges 110 et de la face avan 70 des structures 50 permet une meilleure efficacité du piégeage des produits volatiles.
Par ailleurs, la face avant 70 de chaque structure est exposée de manière uniforme à la couche comprenant les pièges 110.
La concentration des produits volatiles sur la face avant 70 de chaque structure 50 est ainsi plus uniforme, donc le gradient parallèle réduit.
En outre, la disposition des pièges 110 au voisinage immédiat de la face avant 70 de chaque structure 50 limite la quantité de produits volatiles entraînés par le flux de gaz. Par conséquent, les variations de concentration en produits volatiles dans le four 10 sont réduites.
Ainsi, les variabilités de dissolution d'une structure 50 à l'autre sont réduites.
Par conséquent, la couche de dioxyde de silicium 90 est dissoute sensiblement dans les mêmes proportions d'une structure 50 à l'autre.
De manière alternative ou complémentaire, et tel qu'illustré à la figure 6 les pièges 0 peuvent être compris dans des couches de piégeage sur la face avant 70 de substrats dits substrats pièges 120.
Les substrats pièges 120 sont disposés sur le support 40 à la place de certaines structures 50.
Par conséquent, les variations de concentration en produits volatiles dans le four 10 sont réduites.
Ainsi, les variabilités de dissolution d'une structure 50 à l'autre sont réduites.
De manière particulièrement avantageuse, les pièges 0 disposés sur la face arrière 60 des structures 50 ou sur la face avant des couches de piégeage des substrats pièges 120 peuvent comprendre du dioxyde de silicium.
En revanche, l'oxyde natif, naturellement présent sur la face arrière d'une structure du silicium sur isolant, de part sa faible épaisseur et sa composition chimique s'évapore lors d'un tel traitement et ne peut jouer le rôle de piège.
Les pièges 110 comprenant du dioxyde de silicium sont avantageusement formés par des techniques de déposition de films minces.
Parmi les techniques de déposition de films, on citera les techniques de déposition en phase vapeur à faible pression, et de déposition en phase vapeur activée par plasma connues de l'homme du métier.
De manière alternative, la formation d'un film de dioxyde de silicium en face arrière 60 d'un substrat support 80 en silicium ou en face avant d'un substrat piège 120 peut avantageusement être exécutée par oxydation thermique.
Le film formé en face arrière 60 d'une structure 50 ou en face avant d'un substrat piège 120 peut avoir une épaisseur supérieure à 30 nm, préférentiellement supérieure à 50 nm.
De manière alternative, les pièges 110 peuvent comprendre au moins un des matériaux suivant : Titane, Tungstène, Nitrure d'aluminium, Alumine.
Ces matériaux peuvent absorber le monoxyde de semi-conducteur formé lors du procédé de dissolution de la couche de dioxyde de silicium 90.
Ces matériaux peuvent être formés sous forme de films par des techniques de déposition de films connues de l'homme du métier. Par exemple les techniques d'évaporation sont particulièrement bien adaptées pour la formation de films de Titane, Tungstène. Le nitrure d'aluminium et l'alumine sont avantageusement formés par des techniques de déposition chimique en phase vapeur, ou de dépôt en couche atomique.
De manière alternative ou complémentaire, des pièges 10 peuvent être compris dans un revêtement recouvrant tout ou partie le support 40.
Ainsi les pièges 110 sont à proximité de la face avant 70 des structures
50.
Par conséquent, les produits volatiles sont efficacement piégés.
De manière particulièrement avantageuse, les pièges 110 comprennent du dioxyde de silicium.
Les pièges 110 comprenant du dioxyde de silicium sont avantageusement formés par des techniques de dépositions en phase vapeur, ou par oxydation thermique Le revêtement formé sur le support 40 peut avoir une épaisseur supérieure à 50 nm, voir supérieure à 500 nm.
De manière alternative, les pièges 110 peuvent comprendre au moins un des matériaux suivant : Titane, Tungstène, Nitrure d'aluminium, Alumine.
Ces matériaux peuvent être formés sous forme de film par des techniques de déposition de film connues de l'homme du métier. Par exemple des techniques des techniques de déposition chimique en phase vapeur, ou de dépôt de en couche atomique.
De manière complémentaire, les pièges 110 sont compris dans un revêtement recouvrant en tout ou partie la paroi intérieure du four 10.
De manière particulièrement avantageuse, les pièges 110 comprennent du dioxyde de silicium.
De manière alternative, les pièges 110 peuvent comprendre au moins un des matériaux suivant : Titane, Tungstène, Nitrure d'aluminium, Alumine.
De manière particulièrement avantageuse, la couche de semi- conducteur 100 a une épaisseur supérieure à 100 nm, préférentiellement supérieure à 200 nm, encore plus préférentiellement supérieure à 300 nm.
Pour de telles épaisseurs de couche de semi-conducteur 100, la vitesse de dissolution est inférieure à 0.5 A/minute.
Ainsi, les produits volatiles formés lors du procédé de dissolution ont le temps de diffuser vers les pièges.
Par conséquent, les variations de concentration en produits volatiles sont réduites.
De manière avantageuse, la couche de dioxyde de silicium 90 a une épaisseur inférieure à 50 nm, préférentiellement inférieure à 25 nm, encore plus préférentiellement inférieure à 15 nm.
De manière avantageuse, des pièges 120 adaptés pour réagir avec le dioxygène compris dans l'atmosphère du four 10 peuvent également être disposés dans le four 0.
Les pièges 120 destinés à réagir avec le dioxygène peuvent être des substrats de silicium disposés sur le support 40 à la place de certaines structures 50.
De préférence, les substrats de silicium destinés à réagir avec le dioxygène compris dans l'atmosphère du four sont disposés à proximité de l'entrée de gaz inerte ou réducteur. Encore plus préférentiellement, les substrats de silicium sont disposés en amont du flux de gaz inerte ou réducteur par rapport aux structures 50.
Ainsi, l'oxygène compris dans le flux de gaz inerte ou réducteur réagit avec les pièges 120 avant d'atteindre une structure 50.
Le procédé de dissolution d'une couche de dioxyde de silicium 90 selon l'invention permet de rendre homogène la composition de l'atmosphère du four 10.
L'accumulation des produits volatiles est réduite.
Par conséquent, il est possible de limiter la dégradation de l'uniformité en épaisseur de la couche de dioxyde de silicium 90 et de la couche de semi-conducteur 90 constatée dans l'art antérieur.
Par ailleurs, le procédé selon l'invention permet la dissolution plus uniforme d'une structure 50 à l'autre, par rapport au procédé de l'art antérieur.

Claims

REVENDICATIONS
Procédé de dissolution d'une couche de dioxyde de silicium (90) dans une structure (50) du type semi-conducteur sur isolant, comprenant de sa face arrière (60) vers sa face avant (70) un substrat support (80), la couche de dioxyde de silicium (90) et une couche de semi-conducteur (100), le procédé de dissolution étant mis en œuvre dans un four (10) dans lequel une pluralité de structures (50) sont maintenues sur un support (40), le support (40) étant adapté pour maintenir les structures (50) avec une distance prédéterminée entre chaque structure (50), la face avant (70) d'une structure (50) étant en regard de la face arrière (60) de la structure (50) adjacente à ladite face avant (70), l'atmosphère du four (10) étant une atmosphère non oxydante, le procédé de dissolution entraînant la diffusion d'atomes d'oxygène compris dans la couche de dioxyde de silicium (90) au travers de la couche de semiconducteur (100) et générant des produits volatiles résultant de la réaction desdits atomes d'oxygène avec la couche de semi-conducteur (100), ledit procédé étant caractérisé en ce que le four (10) comprend des pièges (110) adaptés pour réagir avec les produits volatiles, de sorte à réduire le gradient de concentration des produits volatiles parallèle à la face avant (70) d'au moins une structure (50).
Procédé de dissolution selon la revendication 1 , dans lequel les pièges (110) sont disposés sur la face arrière (60) des structures (50) du type semi-conducteur sur isolant.
Procédé de dissolution selon la revendication 1 ou 2, dans lequel les pièges (110) sont compris dans un revêtement recouvrant en tout ou partie le support (40).
Procédé de dissolution selon l'une des revendications 1 à 3, dans lequel les pièges (110) sont compris dans des couches de piégeage sur la face avant (70) de substrats dits substrats pièges (120), les substrats pièges (120) étant disposés sur le support (40), chaque substrat piège étant inséré entre deux structures (50) du type semi-conducteur sur isolant, la face avant (70) du substrat piège étant en regard de la face arrière (60) de la structure (50) du type semi-conducteur sur isolant.
5. Procédé de dissolution selon l'une des revendications 1 à 4, dans lequel les pièges (1 0) sont compris dans un revêtement recouvrant en tout ou partie la paroi intérieure du four (10).
6. Procédé de dissolution selon l'une des revendications 1 à 5, dans lequel la réaction entre les produits volatiles et les pièges (110) est une réaction d'absorption des produits volatiles par les pièges (110). 7. Procédé de dissolution selon l'une des revendications 1 à 6, dans lequel les pièges (110) comprennent du dioxyde de silicium.
8. Procédé de dissolution selon l'une des revendications 1 à 6, dans lequel les pièges (110) comprennent au moins un des matériaux suivants : Titane, Tungstène, Nitrure d'aluminium, Alumine.
9. Procédé de dissolution selon l'une des revendications 1 à 8, dans lequel la couche de semi-conducteur (100) comprend du silicium. 10. Procédé de dissolution selon l'une des revendications 1 à 9, dans lequel la couche de semi-conducteur (100) a une épaisseur supérieure à 100 nm, préférentiellement supérieure à 200 nm, encore plus préférentiellement supérieure à 300 nm.
11. Procédé de dissolution selon l'une des revendications 1 à 10, dans lequel la couche de dioxyde de silicium (90) a une épaisseur inférieure à 50 nm, préférentiellement inférieure à 25 nm, encore plus préférentiellement inférieure à 15 nm.
12. Procédé de dissolution selon l'une des revendications 1 à 11 , dans lequel l'atmosphère du four (10) comprend au moins une espèce choisie parmi : argon, dihydrogène.
13. Procédé de dissolution selon l'une des revendications 1 à 12, dans lequel la température du four (10) est maintenue entre 900°C et 1300°C.
14. Procédé de dissolution selon l'une des revendications 1 à 13, dans lequel des pièges (120) adaptés pour réagir avec le dioxygène compris dans l'atmosphère du four (10) sont disposés dans le four (10). 15. Procédé de dissolution selon la revendication 14, dans lequel les pièges (12) destinés à réagir avec le dioxygène sont des substrats de silicium disposés sur le support (40).
PCT/IB2014/000250 2013-03-25 2014-03-03 Procede de dissolution d'une couche de dioxyde de silicium Ceased WO2014155166A1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201480017598.3A CN105051881B (zh) 2013-03-25 2014-03-03 用于分解二氧化硅层的方法
SG11201507920XA SG11201507920XA (en) 2013-03-25 2014-03-03 Method for dissolving a silicon dioxide layer
US14/779,477 US9514960B2 (en) 2013-03-25 2014-03-03 Method for dissolving a silicon dioxide layer
JP2016504764A JP6442478B2 (ja) 2013-03-25 2014-03-03 二酸化ケイ素層を分解する方法
DE112014001629.2T DE112014001629B4 (de) 2013-03-25 2014-03-03 Verfahren zum Auflösen einer Siliciumdioxidschicht
KR1020157029834A KR102308646B1 (ko) 2013-03-25 2014-03-03 실리콘 이산화물 층 용해 방법
US15/350,290 US9911624B2 (en) 2013-03-25 2016-11-14 Method for dissolving a silicon dioxide layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1300706A FR3003684B1 (fr) 2013-03-25 2013-03-25 Procede de dissolution d'une couche de dioxyde de silicium.
FR1300706 2013-03-25

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/779,477 A-371-Of-International US9514960B2 (en) 2013-03-25 2014-03-03 Method for dissolving a silicon dioxide layer
US15/350,290 Continuation US9911624B2 (en) 2013-03-25 2016-11-14 Method for dissolving a silicon dioxide layer

Publications (1)

Publication Number Publication Date
WO2014155166A1 true WO2014155166A1 (fr) 2014-10-02

Family

ID=48741255

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2014/000250 Ceased WO2014155166A1 (fr) 2013-03-25 2014-03-03 Procede de dissolution d'une couche de dioxyde de silicium

Country Status (8)

Country Link
US (2) US9514960B2 (fr)
JP (1) JP6442478B2 (fr)
KR (1) KR102308646B1 (fr)
CN (1) CN105051881B (fr)
DE (1) DE112014001629B4 (fr)
FR (1) FR3003684B1 (fr)
SG (1) SG11201507920XA (fr)
WO (1) WO2014155166A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018069067A1 (fr) 2016-10-13 2018-04-19 Soitec Procédé de dissolution d'un oxyde enfoui dans une tranche de silicium sur isolant

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009066135A1 (fr) * 2007-11-23 2009-05-28 S.O.I.Tec Silicon On Insulator Technologies Dissolution d'oxyde précise

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087242A (en) * 1998-02-26 2000-07-11 International Business Machines Corporation Method to improve commercial bonded SOI material
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP2000277526A (ja) * 1999-03-24 2000-10-06 Canon Inc 半導体製造装置及びそれを用いた半導体部材の製造方法
KR100574150B1 (ko) * 2002-02-28 2006-04-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조방법
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
TWI248681B (en) 2004-03-29 2006-02-01 Imec Inter Uni Micro Electr Method for fabricating self-aligned source and drain contacts in a double gate FET with controlled manufacturing of a thin Si or non-Si channel
JP4631347B2 (ja) * 2004-08-06 2011-02-16 株式会社Sumco 部分ｓｏｉ基板およびその製造方法
WO2008050176A1 (fr) * 2006-10-27 2008-05-02 S.O.I.Tec Silicon On Insulator Technologies Procédé optimisé de transfert d'une couche mince formée dans un substrat avec groupes de trous
EP2095415B1 (fr) 2006-12-26 2010-10-27 S.O.I.Tec Silicon on Insulator Technologies Procédé de production d'une structure semiconducteur sur isolant
EP2109883A1 (fr) * 2007-02-08 2009-10-21 S.O.I.T.E.C. Silicon on Insulator Technologies Procede de fabrication de substrats dissipant la chaleur de maniere importante
CN101669193B (zh) 2007-04-27 2012-02-15 株式会社半导体能源研究所 Soi衬底及其制造方法和半导体器件
JP5183969B2 (ja) * 2007-05-29 2013-04-17 信越半導体株式会社 Ｓｏｉウェーハのシリコン酸化膜形成方法
FR2936356B1 (fr) * 2008-09-23 2010-10-22 Soitec Silicon On Insulator Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
JP5493345B2 (ja) * 2008-12-11 2014-05-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
FR2964495A1 (fr) * 2010-09-02 2012-03-09 Soitec Silicon On Insulator Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine
FR2972564B1 (fr) * 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009066135A1 (fr) * 2007-11-23 2009-05-28 S.O.I.Tec Silicon On Insulator Technologies Dissolution d'oxyde précise

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
E.BUSSMANN ET AL.: "Thermal instability of silicon-on-insulator thin films measured by low- energy électron microscopy", INNOVATION IN THIN FILM PROCESSING AND CHARACTERISATION, vol. 12, 2010, pages 012016
KONOCHUCK ET AL.: "Internai Dissolution of Buried Oxide in SOI Wafers", SOLID STATE PHENOMENA, vol. 131-133, 2008, pages 113 - 118, XP009108625
KONONCHUCK ET AL.: "Novel trends in SOI technology for CMOS applications", SOLID STATE PHENOMENA, vol. 156-158, 2010, pages 69 - 76, XP008165382

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018069067A1 (fr) 2016-10-13 2018-04-19 Soitec Procédé de dissolution d'un oxyde enfoui dans une tranche de silicium sur isolant
DE112017005180T5 (de) 2016-10-13 2019-07-04 Soitec Verfahren zum Auflösen eines vergrabenen Oxids in einem Silicon-On-Insulator-Wafer
US10847370B2 (en) 2016-10-13 2020-11-24 Soitec Method for dissolving a buried oxide in a silicon-on-insulator wafer

Also Published As

Publication number Publication date
CN105051881B (zh) 2017-10-17
US9911624B2 (en) 2018-03-06
JP6442478B2 (ja) 2018-12-19
JP2016519432A (ja) 2016-06-30
DE112014001629B4 (de) 2021-08-05
KR102308646B1 (ko) 2021-10-05
CN105051881A (zh) 2015-11-11
DE112014001629T5 (de) 2015-12-24
FR3003684A1 (fr) 2014-09-26
US9514960B2 (en) 2016-12-06
KR20150135368A (ko) 2015-12-02
FR3003684B1 (fr) 2015-03-27
US20170062236A1 (en) 2017-03-02
SG11201507920XA (en) 2015-10-29
US20160056052A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
FR3085538A1 (fr) Tranche soi et son procede de production
FR2984594A1 (fr) Procede de realisation d'une tranchee profonde dans un substrat de composant microelectronique
WO2014155166A1 (fr) Procede de dissolution d'une couche de dioxyde de silicium
EP0804801B1 (fr) Boite de stockage d'un objet destine a etre protege d'une contamination physico-chimique
EP3166132A1 (fr) Procede de fabrication de substrats
EP3011590B1 (fr) Procédé de fabrication d'une pluralité de structures
EP2750166A1 (fr) Traitement de surface par plasma chloré dans un procédé de collage
FR3040529B1 (fr) Procede de fabrication d'une tranche soi et tranche soi
FR3043699A1 (fr) Procede de formation d'oxyde et/ou de nitrure d'aluminium et dispositif pour la mise en oeuvre d'un tel procede
FR3040530B1 (fr) Procede de fabrication d'une tranche soi et tranche soi
WO2014207346A1 (fr) Procede de fabrication d'une structure composite
EP1900014A2 (fr) Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d'obtention d'une telle couche
EP3001446B1 (fr) Procédé de fabrication d'une couche semi-conductrice à base de gan amélioré
FR2998418A1 (fr) Procede de fabrication d'un substrat de type semi-conducteur sur isolant
FR2994022A1 (fr) Procede de mise en contrat d'une matiere semi-conductrice avec une couche de contact et composant semi-conducteur obtenu
EP2747140B1 (fr) Procédé d'obtention d'au moins un nanoélément à base de silicium dans une couche d'oxyde de silicium, et procédé de fabrication d'un dispositif éléctronique muni d'au moins un tel nanoélément.
FR3046877A1 (fr) Procede de lissage de la surface d'une structure
WO2018069595A1 (fr) Four vertical avec dispositif de piégeage de contaminants
EP4634969A1 (fr) Procédé de stabilisation d'une surface en un matériau semiconducteur
FR2804542A1 (fr) Procede et dispositif pour la formation de couches minces de composes de silicium et de germanium
EP3369110A1 (fr) Procédé d'élimination de défauts dans un film semiconducteur comprenant la formation d'une couche de piégeage d'hydrogène
FR3047490A1 (fr) Procede simplifie de realisation d'une couche mince de sioch poreux

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480017598.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14713255

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14779477

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016504764

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1120140016292

Country of ref document: DE

Ref document number: 112014001629

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20157029834

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 14713255

Country of ref document: EP

Kind code of ref document: A1