WO2014136240A1 - ラダープログラム表示プログラムおよびラダープログラム表示装置 - Google Patents

ラダープログラム表示プログラムおよびラダープログラム表示装置 Download PDF

Info

Publication number
WO2014136240A1
WO2014136240A1 PCT/JP2013/056328 JP2013056328W WO2014136240A1 WO 2014136240 A1 WO2014136240 A1 WO 2014136240A1 JP 2013056328 W JP2013056328 W JP 2013056328W WO 2014136240 A1 WO2014136240 A1 WO 2014136240A1
Authority
WO
WIPO (PCT)
Prior art keywords
hierarchical
unit
display
program
ladder
Prior art date
Application number
PCT/JP2013/056328
Other languages
English (en)
French (fr)
Inventor
孝行 山岡
弘 濱崎
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112013006688.2T priority Critical patent/DE112013006688T5/de
Priority to JP2015504069A priority patent/JP5777838B2/ja
Priority to KR1020157027535A priority patent/KR20150127161A/ko
Priority to CN201380074147.9A priority patent/CN105074591A/zh
Priority to US14/766,809 priority patent/US20160004242A1/en
Priority to PCT/JP2013/056328 priority patent/WO2014136240A1/ja
Priority to TW102136939A priority patent/TWI489233B/zh
Publication of WO2014136240A1 publication Critical patent/WO2014136240A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056—Programming the PLC

Definitions

  • the present invention relates to a ladder program display program for displaying a ladder program in a circuit and a ladder program display device.
  • the ladder program is a program that defines the control sequence performed by the sequencer and is described in the form of a ladder diagram.
  • the circuit diagram is drawn in a ladder shape, and two vertical buses (positive bus bar and negative bus bar) at both ends express the power symbolically.
  • the power flow of the relay circuit is shown on parallel lines connecting the two bus bars horizontally.
  • a conventional ladder program display / editing apparatus displays a bus line constituting a ladder program and a two-dimensional grid in which auxiliary lines are drawn in a grid pattern in a ladder program display area on the screen. Then, the conventional ladder program display / editing device displays ladder programs by arranging ladder program components (circuit elements) such as circuit parts such as contacts or connection lines in cells on a two-dimensional grid.
  • ladder program components circuit elements
  • circuit parts such as contacts or connection lines
  • a selected part is identified by drawing a frame line (cursor) indicating a currently selected part in a color different from the background color (for example, see Patent Document 2). ).
  • a ladder program expresses a relay circuit, and a serial / parallel circuit has a hierarchically nested structure (logical hierarchical structure). For this reason, when editing a ladder program having a logical hierarchical structure, it is necessary to grasp which level the currently selected portion is located in.
  • the present invention has been made in view of the above, and an object of the present invention is to obtain a ladder program display device and a ladder program display program that perform program display so that the hierarchical structure of a ladder program can be easily visually recognized. .
  • the present invention provides a data structure notation that represents each ladder program in a logical hierarchical structure by indicating each circuit block that is a hierarchical unit of the ladder program by a logical expression.
  • the hierarchical structure can be visually identified for each hierarchical unit in the data structure notation or ladder diagram, and the ladder program is
  • a display processing step to be displayed on the display device is caused to be executed by a computer.
  • FIG. 1 is a diagram illustrating a configuration of a ladder program display device according to the first embodiment.
  • FIG. 2 is a diagram for explaining the data structure notation of the ladder program.
  • FIG. 3 is a diagram for explaining a method of displaying a ladder diagram.
  • FIG. 4 is a diagram for explaining the color-by-layer display process.
  • FIG. 5 is a diagram illustrating a configuration of a ladder program display device according to the second embodiment.
  • FIG. 6 is a diagram for explaining selection range omission display processing.
  • FIG. 7 is a diagram illustrating a configuration of a ladder program display device according to the third embodiment.
  • FIG. 8 is a diagram for explaining processing for editing a ladder diagram for each hierarchical unit.
  • FIG. 1 is a diagram illustrating a configuration of a ladder program display device according to the first embodiment.
  • FIG. 2 is a diagram for explaining the data structure notation of the ladder program.
  • FIG. 3 is a diagram for explaining a method of displaying a ladder
  • FIG. 9 is a diagram for explaining a process of editing the data structure notation for each hierarchical unit.
  • FIG. 10 is a diagram illustrating a configuration of a ladder program display device according to the fourth embodiment.
  • FIG. 11 is a diagram for explaining monitor display in units of hierarchies.
  • FIG. 12 is a diagram illustrating a configuration of a ladder program display device according to the fifth embodiment.
  • FIG. 13 is a diagram illustrating a hardware configuration of the ladder program display device.
  • FIG. 1 is a diagram illustrating a configuration of a ladder program display device according to the first embodiment.
  • the ladder program display device 1A is a device that displays a ladder program, such as a PC (Personal Computer).
  • the ladder program display device 1A of the present embodiment displays the ladder program in a state where the hierarchical structure can be visually identified so that the logical hierarchical structure of the circuit can be easily visually recognized.
  • the ladder program display device 1A displays a ladder program so that each layer can be visually identified by color-coded display for each layer.
  • the ladder program displayed by the ladder program display device 1A is a program used in a PLC (Programmable Logic Controller) (sequencer) system or the like.
  • PLC Programmable Logic Controller
  • the ladder program display device 1A includes an engineering tool 10A, a program input unit 11, and a display unit 30.
  • the program input unit 11 inputs a ladder program created by a ladder program creation device or the like and sends it to the engineering tool 10A.
  • the ladder program display device 1A displays a ladder diagram using the data structure notation of the ladder program.
  • the data structure notation is a logical description of the logical hierarchical structure of serial / parallel circuits in the ladder program for each circuit block.
  • the data structure notation represents the ladder program in a logical hierarchical structure by indicating each circuit block, which is a hierarchical unit of the ladder program, by a logical expression.
  • the data structure notation is data that can express a circuit only by a logical expression of binary logic using only “and”, “or”, and “not”.
  • the engineering tool 10A is a tool for displaying a ladder program that is operated by a PLC system or the like.
  • the engineering tool 10A can be realized as, for example, S / W (software) on a PC.
  • the engineering tool 10A includes a hierarchical data holding unit 12 and a display processing unit 14A.
  • the hierarchical data holding unit 12 is a memory that stores a ladder program (data structure notation) expressing a hierarchical structure.
  • the display processing unit 14 ⁇ / b> A causes the display unit 30 to display a ladder program using the data structure notation in the hierarchical data holding unit 12.
  • the display processing unit 14A according to the present embodiment displays a ladder so that each layer can be visually identified. For example, the display processing unit 14A displays the ladder program in different colors for each layer.
  • a ladder program can be expressed as a hierarchical structure of serial and parallel circuits.
  • the unit of the hierarchical structure in the ladder program is called a hierarchical unit.
  • a hierarchical unit is a meaningful partial program (such as an individual function or block).
  • a basic element one contact, one coil, etc. treated as inseparable is called a circuit element.
  • a circuit element is the smallest hierarchical unit.
  • the hierarchical unit is one input and one output. For example, when hierarchical units or circuit elements are connected in series, a series of hierarchical units or circuit elements connected in series forms one hierarchical structure.
  • FIG. 2 is a diagram for explaining the data structure notation of the ladder program.
  • the ladder program is created as a ladder diagram L3 or a data structure notation 4 as shown in FIG. Since the ladder diagram L3 and the data structure notation 4 indicate the same ladder program, generating the data structure notation 4 from the ladder diagram L3 or generating the data structure notation 4 from the data structure notation 4 Is also possible.
  • the circuit elements of the ladder diagram L3 and data structure notation 4 in FIG. 2 are X1, X2, X3, X4 (contact point) and Y10 (coil).
  • X1 and X2 constitute a series circuit.
  • the hierarchical analysis unit 13 represents a series circuit composed of X1 and X2 as (X1 and X2). This is a hierarchical unit.
  • (X1 and X2) and X3 constitute a parallel circuit.
  • the hierarchical analysis unit 13 represents a parallel circuit composed of (X1andX2) and X3 as ((X1andX2) orX3). This is also a hierarchical unit.
  • the ladder diagram L3 can be expressed by the following data structure notation (A). (((X1andX2) orX3) andX4andY10) (A)
  • the data structure notation (A) here is the data structure notation 4 in FIG.
  • the hierarchical data holding unit 12 stores the data structure notation 4.
  • the display processing unit 14A reads the data structure notation 4 from the hierarchical data holding unit 12 and causes the display unit 30 to display a ladder diagram corresponding to the data structure notation 4.
  • FIG. 3 is a diagram for explaining a method of displaying a ladder diagram.
  • the display processing unit 14A Based on the data structure notation 4, the display processing unit 14A causes the display unit 30 to display a ladder on the parallel circuit, the series circuit, and the connection line according to the following rules.
  • the display processing unit 14A causes the display unit 30 to display the ladder program as a ladder diagram on a two-dimensional grid by following the above (Rule 1) to (Rule 3). According to the above (Rule 1) to (Rule 3), the display processing unit 14A can display the following data structure notation (B) as shown in FIG. (((X1 or X4) and X2 and X3) or (X5 and X6)) (B)
  • the display processing unit 14A displays the ladder program of the data structure notation (B) on the display unit 30 as a ladder diagram by analyzing the three parentheses () of the data structure notation (B) from the inside. .
  • the display processing unit 14A performs the following processing.
  • (Process 1-1) By arranging the hierarchical units of (X1orX4) vertically at the upper left position of the screen, the parallel circuit block 51 consisting of (X1orX4) is displayed.
  • the series circuit block 52 composed of ((X1orX4) andX2andX3) is displayed.
  • the serial circuit block 53 is generated by arranging the hierarchical units of (X5 and X6) on the left and right. (Processing 1-4) In order to connect ((X1orX4) andX2andX3) and (X5andX6) in parallel, a connection line 54 is supplemented on the right side of X6.
  • the display processing unit 14A performs color coding for each layer when displaying each layer.
  • the display processing unit 14A paints colors in units of layers.
  • the color-by-layer color display processing will be described.
  • FIG. 4 is a diagram for explaining the color-by-layer display processing in units of layers.
  • the display processing unit 14A displays the data structure notation 4 in different colors as the ladder diagram L5 or the data structure notation 4a.
  • the data structure notation 4 is color-coded and displayed as a ladder diagram L5 by the method described in FIG.
  • the display processing unit 14A causes the display unit 30 to display the series circuit block 31 as the series circuit block 41 of the ladder diagram L5. Similarly, the display processing unit 14A displays the parallel circuit block 32 as the parallel circuit block 42 in the ladder diagram L5 and displays the series circuit block 33 as the series circuit block 43 in the ladder diagram L5. Specifically, the display processing unit 14A performs the following processing. (Processing 2-1) (X1 and X2): Since they are hierarchical units of a series circuit, they are displayed side by side on the upper left of the screen. (Process 2-2) orX3: Since it is a hierarchical unit of a parallel circuit, X3 is displayed below the series circuit block 41.
  • connection line In order to connect X3 and (X1 and X2), a connection line is supplemented on the right side of X3.
  • connection line Incessing 2-4) andX4andY10: Since this is a hierarchical unit of a series circuit, X4 and Y10 are displayed side by side on the right side of the parallel circuit block 42.
  • the display processing unit 14A automatically performs display processing for bringing the coil to the right end.
  • the display processing unit 14A colors the ladder diagram L5 for each hierarchical unit. For example, the display processing unit 14A paints the series circuit block 41 that is the first layer in a first color (yellow, etc.). In addition, the display processing unit 14A paints the parallel circuit block 42 (annular region), which is the second layer, with the second color (green, etc.). Furthermore, the display processing unit 14A paints the series circuit block 43 (annular region), which is the third layer, with a third color (light blue, etc.).
  • the display processing unit 14A paints the series circuit block 31 that is the first layer with the first color, and paints the parallel circuit block 32 (annular region) that is the second layer with the second color. Further, the display processing unit 14A paints the series circuit block 33 (annular region), which is the third layer, in the third color.
  • the display processing unit 14A performs layer-by-layer painting.
  • the display processing unit 14 ⁇ / b> A may perform painting after providing a margin (gap) between the hierarchical unit and the upper hierarchical unit.
  • the display processing unit 14A prevents the boundary line of the series circuit block 41 from overlapping the parallel circuit block 42 and the series circuit block 43, and the boundary line of the parallel circuit block 42 overlaps the series circuit block 43. Keep it from becoming.
  • the series circuit block 41 (lower layer side) enters the inside of the parallel circuit block 42 (upper layer side), and the parallel circuit block 42 (lower layer side) is connected to the series circuit block 43 (upper layer side).
  • Each circuit block is arranged so as to enter inside.
  • the display processing unit 14A prevents the boundary line of the series circuit block 31 from overlapping the parallel circuit block 32 and the series circuit block 33, and prevents the boundary line of the parallel circuit block 32 from overlapping the series circuit block 33. Keep it.
  • the series circuit block 31 (lower layer side) enters the inside of the parallel circuit block 32 (upper layer side)
  • the parallel circuit block 32 (lower layer side) is the serial circuit block 33 (upper layer side).
  • Each circuit block is displayed so that it may enter inside. Thereby, the depth of a hierarchy can be displayed visually and easily.
  • the visual identification display is not limited to the color-coded display.
  • identification display may be performed using color shading, background pattern, blinking display, framed display, and shaded display.
  • the display processing unit 14A causes the display unit 30 to display the depth of the hierarchical structure of the circuit (the depth of the hierarchical structure that the hierarchical unit has) (how many layers) as the quality information of the ladder program. May be.
  • the depth of the hierarchical structure indicates the hierarchical position of the hierarchical unit in the ladder program.
  • 14 A of display processing parts derive
  • the display processing unit 14A may display the depth of the derived hierarchical structure in the vicinity of all the hierarchical units, or may display only the hierarchical unit being set.
  • the display processing unit 14A may highlight the same circuit block when there are a plurality of the same circuit block in one hierarchical unit. Further, when there is a hierarchical unit configured by the same circuit block in the ladder program, the display processing unit 14A may highlight these hierarchical units.
  • the ladder program is divided into logical hierarchical units of the circuit, so it is possible to determine in which hierarchy each component of the ladder diagram is located. It becomes possible to grasp easily. In other words, it is possible to display a program so that the hierarchical structure (hierarchy range and depth between hierarchies) of the ladder program can be easily recognized.
  • the program display according to the present embodiment is applied to the creation of a ladder program, it is possible to easily grasp at which level the currently selected portion is located. For this reason, the program creation work can be made efficient. Also, by performing operations in hierarchical units, batch operations can be performed in logically organized units, so that the program creation work can be made more efficient. In addition, since it is possible to avoid a problem of the program due to a mistake in reading of the hierarchical range, the quality of the program to be created can be improved.
  • Embodiment 2 a second embodiment of the present invention will be described with reference to FIGS.
  • a mechanism capable of selecting a hierarchical unit as a selection range is introduced. Thereby, abbreviated display is performed for each hierarchical unit.
  • FIG. 5 is a diagram illustrating a configuration of a ladder program display device according to the second embodiment.
  • constituent elements that achieve the same functions as those of the ladder program display device 1 ⁇ / b> A of the first embodiment shown in FIG. 1 are given the same numbers, and redundant descriptions are omitted.
  • the ladder program display device 1B includes an instruction input unit 17 and a range selection unit (target setting unit) 16 in addition to the functions of the ladder program display device 1A.
  • the ladder program display device 1B includes an engineering tool 10B instead of the engineering tool 10A.
  • the engineering tool 10B includes a range selection unit 16 in addition to the components of the engineering tool 10A.
  • the engineering tool 10B of the present embodiment has a function as an abbreviated display tool.
  • the ladder program display device 1B includes a display processing unit 14B instead of the display processing unit 14A.
  • the instruction input unit 17 is connected to the range selection unit 16.
  • the instruction input unit 17 inputs an instruction from the user and sends it to the range selection unit 16.
  • the instruction from the user is an instruction (hereinafter referred to as a hierarchy designation instruction) for specifying a hierarchy unit to be operated (processed) or an instruction for performing abbreviated display (hereinafter referred to as an abbreviated display instruction).
  • the range selection unit 16 is connected to the display processing unit 14B.
  • the range selection unit 16 has a function of switching the range to be operated for each hierarchical unit.
  • the range selection unit 16 sets the designated hierarchy unit as a selection range.
  • the range selection unit 16 sends the set selection range (hierarchical unit) to the display processing unit 14B.
  • the range selection unit 16 sends an instruction to omission display of the selected selection range to the display processing unit 14B.
  • the display processing unit 14B of the present embodiment has a function similar to that of the display processing unit 14A and a function of omitting and displaying the selection range being set according to an instruction from the range selection unit 16.
  • the display processing unit 14 ⁇ / b> B may display the selection range being set so that it can be identified when information regarding the selection range being set is sent from the range selection unit 16. For example, the display processing unit 14B may change the selection range being set to a color indicating a selection range being set (a color different from other portions).
  • FIG. 6 is a diagram for explaining selection range omission display processing.
  • a ladder diagram L5a illustrated in FIG. 6 is a ladder diagram similar to the ladder diagram L5 illustrated in FIG.
  • a hierarchy designation instruction designating the parallel circuit block 42 is input to the instruction input unit 17.
  • a hierarchy designation instruction is input to the instruction input unit 17.
  • the hierarchy designation instruction designating the parallel circuit block 42 Is input to the instruction input unit 17.
  • the instruction input unit 17 treats the contact X1 as designated when the inside of the contact X1 is designated, for example. In addition, when the instruction input unit 17 is in the series circuit block 41 and the outside of the contacts X1 and X2 is designated, the instruction input unit 17 treats the series circuit block 41 (X1 and X2) as designated.
  • This selection operation can also be performed by key operation.
  • the selection range may be moved to the upper hierarchy unit with Shift + ⁇ key, and moved to the lower hierarchy unit with Shift + ⁇ key.
  • the instruction input unit 17 sends the specified hierarchy designation instruction to the range selection unit 16.
  • the range selection unit 16 sets the hierarchy unit designated by the hierarchy designation instruction as the selection range. For example, when the parallel circuit block 42 is designated, the range selection unit 16 sets the hierarchical unit of the parallel circuit block 42 as the selection range, and when the series circuit block 43 is designated, the range circuit unit 43. Set the hierarchical unit of the selection range.
  • the range selection unit 16 sends the set selection range to the display processing unit 14B.
  • the display processing unit 14B displays the set selection range so that it can be distinguished from the non-set selection range.
  • the display processing unit 14B performs coloring or the like on the set selection range. Note that the display processing unit 14B may enclose the set selection range with a frame or may cause the display to blink.
  • an instruction corresponding to this operation is sent to the display processing unit 14B via the instruction input unit 17 and the range selection unit 16. Thereby, the display processing unit 14B displays the edit menu. Cut, copy, paste, abbreviated display, etc. are set in the edit menu.
  • an instruction corresponding to this designation operation is sent to the display processing unit 14B via the instruction input unit 17 and the range selection unit 16. Accordingly, the display processing unit 14B causes the display unit 30 to omit and display the set hierarchical unit.
  • the display processing unit 14B causes the display unit 30 to perform omission display, for example, by displaying the circuit unit (circuit block) in an area smaller than the area where the original structure is displayed.
  • the display processing unit 14B may cause the display unit 30 to omit the internal structure. Further, the display processing unit 14B may cause the display unit 30 to perform abbreviated display by displaying the circuit unit as a substitute with a character string representing the role or meaning of the circuit unit.
  • FIG. 6 shows a ladder diagram L5b in the case where the display processing unit 14B displays the parallel circuit block 42 on the display unit 30 as a substitute by the character string 44 of “parallel circuit A”. In this way, the ladder diagram L5a is omitted as shown in the ladder diagram L5b.
  • FIG. 6 shows a data structure notation 4b in the case where the display processing unit 14B displays the parallel circuit block 32 that is a circuit unit as an alternative display on the display unit 30 with the character string 34 of “parallel circuit A”.
  • the data structure notation 4a is abbreviated as the data structure notation 4b.
  • the data structure notation 4b may be generated using the data structure notation 4a.
  • the display processing unit 14B may generate the data structure notation 4b from the data structure notation 4a when the user gives an omission display instruction to the data structure notation 4a.
  • the display processing unit 14B generates the data structure notation 4b directly from the data structure notation 4a without generating the ladder diagram L5b.
  • the display processing unit 14B may store the ladder diagram L5b or the data structure notation 4b being omitted in the hierarchical data holding unit 12.
  • the user can designate or omit the hierarchical unit with less effort than the conventional operation.
  • the hierarchical unit can be easily omitted, the readability of the entire program is improved.
  • Embodiment 3 a third embodiment of the present invention will be described with reference to FIGS.
  • a mechanism for performing editing processing such as deleting, copying or pasting selected hierarchical units in a batch is introduced.
  • batch editing is performed in logically organized units (hierarchical units).
  • FIG. 7 is a diagram illustrating a configuration of a ladder program display device according to the third embodiment.
  • constituent elements that achieve the same functions as those of the ladder program display device 1 ⁇ / b> B of the second embodiment shown in FIG. 5 are given the same numbers, and redundant descriptions are omitted.
  • the ladder program display device 1C includes an editing processing unit 18 and an output unit 15 in addition to the functions of the ladder program display device 1B.
  • the ladder program display device 1C includes an engineering tool 10C instead of the engineering tool 10B.
  • the engineering tool 10C includes an editing processing unit 18 in addition to the components of the engineering tool 10B.
  • the engineering tool 10C of the present embodiment has a function as a display editing tool.
  • the editing processing unit 18 is connected to the instruction input unit 17, the range selection unit 16, and the display processing unit 14B. When an editing operation is performed by the user on the hierarchical unit set by the range selection unit 16, the editing processing unit 18 changes the data structure notation 4a in the hierarchical data holding unit 12 according to the operation content.
  • the output unit 15 is connected to the hierarchical data holding unit 12.
  • the output unit 15 outputs the data structure notation in the hierarchy data holding unit 12 to an external device when there is an instruction to output the data structure notation in the hierarchy data holding unit 12.
  • the instruction input unit 17 of the present embodiment sends an editing instruction to the editing processing unit 18 when an operation corresponding to the editing instruction is performed by the user.
  • the editing instruction is, for example, deletion, copying, or pasting.
  • FIG. 8 is a diagram for explaining processing for editing a ladder diagram for each hierarchical unit.
  • processing when the ladder program display device 1C generates a ladder diagram L5c using a part of the ladder diagram L5a (parallel circuit block 42) will be described.
  • the range selection unit 16 sets the hierarchy unit (parallel circuit block 42) designated by the hierarchy designation instruction as the selection range. Then, the range selection unit 16 sends the set selection range to the display processing unit 14B. As a result, the display processing unit 14B displays the set selection range so that it can be distinguished from the non-set selection range.
  • the range selection unit 16 sends the hierarchical unit being set to the editing processing unit 18. Thereafter, when the user inputs an editing operation (deletion, copying, pasting, etc.) from the instruction input unit 17 to the hierarchical unit set by the range selection unit 16, the editing processing unit 18 follows the content of the editing operation.
  • the editing process using the set hierarchical unit is performed. Specifically, the editing processing unit 18 performs copying or deletion in units of hierarchies on the ladder diagram being displayed. If the editing operation is pasting, the pasting position is designated as the editing operation, and the editing processing unit 18 pastes the set hierarchical unit at the designated pasting position.
  • FIG. 8 shows a case where the editing processing unit 18 copies the parallel circuit block 42 and pastes it on the ladder diagram L5c.
  • the editing process according to the instruction from the user is repeated.
  • the instruction is sent to the display processing unit 14B via the editing processing unit 18.
  • the display processing unit 14B stores the ladder diagram L5c, which is a ladder program after editing, in the hierarchical data holding unit 12.
  • FIG. 9 is a diagram for explaining a process of editing the data structure notation for each hierarchical unit.
  • processing when the ladder program display device 1C generates the data structure notation 4c using a part of the data structure notation 4a will be described.
  • the range selection unit 16 sets the hierarchy unit (parallel circuit block 32) designated by the hierarchy designation instruction as the selection range. Then, the range selection unit 16 sends the set selection range to the display processing unit 14B. Thereby, the display processing unit 4B displays the set selection range so that it can be distinguished from the non-set selection range.
  • the range selection unit 16 sends the hierarchical unit being set to the editing processing unit 18. Thereafter, when the user inputs an editing operation (deletion, copying, pasting, etc.) from the instruction input unit 17 to the hierarchical unit set by the range selection unit 16, the editing processing unit 18 follows the content of the editing operation.
  • the editing process using the set hierarchical unit is performed. Specifically, the edit processing unit 18 performs copying or deletion in units of hierarchies on the data structure notation being displayed. If the editing operation is pasting, the pasting position is designated as the editing operation, and the editing processing unit 18 pastes the set hierarchical unit at the designated pasting position.
  • FIG. 9 shows a case where the editing processing unit 18 copies the parallel circuit block 32 and pastes it on the data structure notation 4c. Note that the editing processing unit 18 may execute search or replacement as an editing operation.
  • the editing process according to the instruction from the user is repeated.
  • the instruction is sent to the display processing unit 14B via the editing processing unit 18.
  • the display processing unit 14B causes the hierarchical data holding unit 12 to store the data structure notation 4c, which is the ladder program after editing.
  • color-coded display is performed for each hierarchical unit has been described.
  • hierarchical unit editing processing may be performed without performing color-coded display for each hierarchical unit.
  • a batch operation of editing can be performed using a selection range in which a logical hierarchical unit is designated, so that editing can be easily performed in a logically unit. . Therefore, the efficiency of program creation and editing can be improved.
  • Embodiment 4 FIG. Next, a fourth embodiment of the present invention will be described with reference to FIGS.
  • a mechanism for acquiring the current values of only the variables included in the selected hierarchical unit (partial circuit) from the CPU unit is introduced.
  • the monitor of the execution state is individually displayed in a logically unit.
  • FIG. 10 is a diagram illustrating a configuration of a ladder program display device according to the fourth embodiment.
  • constituent elements that achieve the same functions as those of the ladder program display device 1 ⁇ / b> B of the second embodiment shown in FIG. 5 are given the same numbers, and redundant descriptions are omitted.
  • the ladder program display device 1D includes a monitor value acquisition unit 19 in addition to the function of the ladder program display device 1B.
  • the ladder program display device 1D includes an engineering tool 10D instead of the engineering tool 10B.
  • the engineering tool 10D includes a monitor value acquisition unit 19 in addition to the components of the engineering tool 10B.
  • the engineering tool 10D is connected to the CPU unit 20.
  • the engineering tool 10D of the present embodiment has a function as a monitor tool.
  • the monitor value acquisition unit 19 is connected to the display processing unit 14B, the range selection unit 16, the instruction input unit 17, and the CPU unit 20.
  • the monitor value acquisition unit 19 acquires the hierarchical unit being set from the range selection unit 16 and creates a variable list within the selection range. Further, the monitor value acquisition unit 19 acquires the current value of the variable list from the CPU unit 20 being executed. In other words, the monitor value acquisition unit 19 acquires from the CPU unit 20 the monitor values of only the variables included in the set hierarchy unit. Furthermore, the monitor value acquisition unit 19 instructs the display processing unit 14B to display the selected range in a state according to the current value of the acquired variable (monitor display instruction).
  • the CPU unit 20 is a processing unit that executes a ladder program, and is a unit having a CPU that operates according to the ladder program. When executing the ladder program, the CPU unit 20 outputs a conduction state (execution state) to the monitor value acquisition unit 19.
  • the display processing unit 14B causes the display unit 30 to display a ladder diagram so that the conduction state can be understood in units of layers in accordance with an instruction from the monitor value acquisition unit 19. Specifically, the display processing unit 14B displays a ladder diagram so that it can be determined whether or not the circuit in the designated hierarchical unit and the designated hierarchical unit itself are conductive according to the current value of the variable. For example, the display processing unit 14B expresses the conductive state of the circuit element by adding a color (for example, blue) different from the other part to the circuit element in the conductive state. In addition, the display processing unit 14B expresses the conductive state in hierarchical units by, for example, attaching a color (for example, brown) different from the other units to the hierarchical units in the conductive state.
  • a color for example, brown
  • the entire ladder program is displayed as a unit. For this reason, there has been a problem that the performance deteriorates as the number of variables for acquiring and displaying the conduction state increases. Further, when it is desired to monitor by paying attention to the state of only the partial circuit, if the whole is in the monitor display state, there is a problem in visibility, such as it is difficult to find the partial circuit to be noticed.
  • the ladder program display device 1D displays a ladder diagram so that the conduction state can be understood in units of layers. Further, the ladder program display device 1D displays the circuit elements and hierarchical units in a conductive state with colors.
  • FIG. 11 is a diagram for explaining the monitor display in hierarchical units.
  • FIG. 11 shows a ladder diagram when the hierarchical unit of the parallel circuit block 42 is selected by the user and only the selected range is displayed on the monitor.
  • the instruction input unit 17 receives an instruction (selection range monitoring instruction) for monitoring and displaying only the range (hierarchical unit) selected by the user.
  • the instruction input unit 17 sends the input selection range monitor instruction to the monitor value acquisition unit 19.
  • the monitor value acquisition unit 19 When the monitor value acquisition unit 19 receives the selection range monitoring instruction, the monitor value acquisition unit 19 acquires the hierarchical unit being set from the range selection unit 16 and creates a variable list within the hierarchical unit (within range). When the range selection unit 16 sets the parallel circuit block 42 as the selection range, the monitor value acquisition unit 19 creates [X1, X2, X3] as a variable list.
  • the monitor value acquisition unit 19 acquires the current value of the variable list from the CPU unit 20 being executed.
  • the monitor value acquisition unit 19 sends a monitor display instruction to the display processing unit 14B so as to display the selection range being set in a state according to the current value of the acquired variable.
  • the display processing unit 14B When the display processing unit 14B receives the monitor display instruction, the display processing unit 14B causes the display unit 30 to display a circuit so as to be able to identify which circuit is in a conductive state according to the current value of the variable. For example, the display processing unit 14B displays circuit elements (contacts X1, X2) in a conductive state with colors. Further, the display processing unit 14B shades and displays the hierarchical units in the conductive state.
  • the monitor display target can be specified in units of logical circuit hierarchies, and therefore, the monitor display can be performed for each unit of hierarchies. For this reason, the number of variables for acquiring the conduction state can be limited, and as a result, display / processing performance of the conduction state is improved. In addition, since the conduction state can be monitored by designating only the hierarchical unit to be noticed, the visibility of the monitor is improved. Therefore, the debugging work of the ladder program can be made efficient.
  • Embodiment 5 FIG. Next, a fifth embodiment of the present invention will be described with reference to FIGS.
  • the ladder diagram is analyzed and converted into a data structure notation.
  • FIG. 12 is a diagram illustrating a configuration of a ladder program display device according to the fifth embodiment.
  • the constituent elements in FIG. 12 the constituent elements that achieve the same functions as those of the ladder program display device 1A of the first embodiment shown in FIG.
  • the ladder program display device 1E includes a hierarchy analysis unit 13 in addition to the function of the ladder program display device 1A.
  • the ladder program display device 1D includes an engineering tool 10E instead of the engineering tool 10A.
  • the engineering tool 10E is provided with the hierarchy analysis part 13 in addition to the component of the engineering tool 10A.
  • the engineering tool 10E of the present embodiment has a function as a monitor tool.
  • the program input unit 11 inputs a ladder diagram L3 created by a ladder program creation device and sends it to the hierarchy analysis unit 13.
  • the hierarchy analysis unit 13 analyzes the hierarchical structure of the series / parallel circuits arranged in the ladder diagram L3.
  • the hierarchy analysis unit 13 assigns a hierarchical structure to the ladder program based on the analysis result. Specifically, the hierarchy analysis unit 13 generates the data structure notation 4 based on the ladder diagram L3.
  • the hierarchy analysis unit 13 stores the data structure notation 4 including information related to the hierarchy structure in the hierarchy data holding unit 12.
  • the display processing unit 14A displays a ladder diagram L5 based on the data structure notation 4 in the hierarchical data holding unit 12 so that each hierarchical unit can be visually identified.
  • the display processing unit 14A displays the ladder diagram L5 in different colors by the same processing as in the first embodiment.
  • the ladder diagram L5 is color-coded based on the data structure notation 4
  • the ladder diagram L5 may be color-coded based on the data structure notation 4 and the ladder diagram L3. Good.
  • the data structure notation 4 and the ladder diagram L3 are stored in the hierarchical data holding unit 12.
  • FIG. 13 is a diagram illustrating a hardware configuration of the ladder program display device.
  • a ladder program display device 1X shown in FIG. 13 is one of the ladder program display devices 1A to 1E.
  • the ladder program display device 1X includes a CPU (Central Processing Unit) 91, a ROM (Read Only Memory) 92, a RAM (Random Access Memory) 93, a display unit 30, and an input unit 95.
  • the CPU 91, the ROM 92, the RAM 93, the display unit 30, and the input unit 95 are connected via the bus line B.
  • the CPU 91 uses a hierarchical display program 90, which is a computer program, to display the ladder program by color for each hierarchical unit.
  • the display unit 30 is a display device such as a liquid crystal monitor, and displays a ladder diagram, data structure notation, and the like in different colors based on instructions from the CPU 91.
  • the input unit 95 includes a mouse and a keyboard, and inputs instruction information, a ladder program, and the like externally input from the user. The instruction information input to the input unit 95 is sent to the CPU 91.
  • the hierarchy display program 90 is stored in the ROM 92 and loaded into the RAM 93 via the bus line B.
  • the CPU 91 executes the hierarchy display program 90 loaded in the RAM 93.
  • the CPU 91 reads out the hierarchical display program 90 from the ROM 92 and expands it in the program storage area in the RAM 93 in accordance with an instruction input from the input unit 95 by the user, and executes various processes. To do.
  • the CPU 91 temporarily stores various data generated during the various processes in a data storage area formed in the RAM 93.
  • the hierarchical display program 90 executed by the ladder program display device 1X has a module configuration including the hierarchical data holding unit 12, the display processing unit 14A (display processing unit 14B), and the like, and these are loaded on the main storage device. These are generated on the main memory.
  • the data structure notation 4 is generated from the ladder diagram L3. Therefore, even if the ladder program input to the ladder program display device 1E is a ladder diagram, the ladder diagram is displayed in different colors. It becomes possible.
  • the ladder program display device and the ladder program display program according to the present invention are suitable for circuit display of a ladder program.

Abstract

　ラダープログラム表示プログラムにおいて、ラダープログラムの階層単位である各回路ブロックを論理式で示すことによってラダープログラムを論理的な階層構造で示したデータ構造表記（４）でラダープログラムを記憶しておく階層データ保持ステップと、データ構造表記（４）に基づいて、階層構造を階層単位毎に視覚的に識別できるようなデータ構造表記（４ａ）またはラダー図（Ｌ５）で、ラダープログラムを表示装置に表示させる表示処理ステップと、をコンピュータに実行させる。

Description

ラダープログラム表示プログラムおよびラダープログラム表示装置
　本発明は、ラダープログラムを回路表示するラダープログラム表示プログラムおよびラダープログラム表示装置に関する。
　ラダープログラムは、シーケンサが行う制御シーケンスを定めたプログラムであり、ラダー図の形式で記述されている。ラダー図では、回路図がはしご状に描かれており、両端の垂直な２つの母線（プラス母線とマイナス母線）が動力をシンボリックに表現している。そして、２つの母線の間を水平に結ぶ平行な線上にリレー回路の動力の流れが示される。このようなラダープログラムを表示または編集する際には、専用のラダープログラム表示編集装置が使用される。
　従来のラダープログラム表示編集装置は、画面上のラダープログラム表示領域に、ラダープログラムを構成する母線と、碁盤目状に補助線を引いた２次元グリッドとを表示している。そして、従来のラダープログラム表示編集装置は、２次元グリッド上のセルに、接点等の回路部品または接続線といったラダープログラムの構成要素（回路要素）を配置するようにして、ラダープログラムを表示している（例えば、特許文献１参照）。
　また、ラダープログラムを表示する際に、従来は現在選択中の箇所を示す枠線（カーソル）を背景色と異なる色で描くことによって、選択箇所の識別を行っていた（例えば、特許文献２参照）。
　ところで、ラダープログラムは、リレー回路を表現するものであり、直列・並列回路が階層的に入れ子構造（論理的階層構造）をなしたものである。このため、論理的階層構造をもつラダープログラムを編集する場合、現在選択中の箇所が全体の中でどの階層に位置するものなのかを把握する必要がある。
　また、一般的にラダープログラムが大規模になると複雑度が増すので、ラダープログラム全体の可読性が低下する。このため、意味を持った定型的な部分プログラム（例えば、個々の関数やブロックなど）を省略表示することで、プログラム全体の可読性を向上させる方法がある。
特開２００５－０９２８０７号公報 特開２０１１－０８６１１８号公報
　しかしながら、上記前者および後者の従来技術では、階層構造を把握することは困難であった。そのため、階層構造をもつラダープログラムの作成効率が低下するといった問題や、階層範囲の読み間違えが原因で、作成したラダープログラムに不具合が混入するなどの問題が発生していた。
　また、上記前者および後者の従来技術では、２次元グリッド上で回路表現するので、意味のある回路単位を自動的に認識できなかった。このため、ラダープログラム作成者が省略表示するプログラム単位を手動で指定する必要があり、手間がかかっていた。
　本発明は、上記に鑑みてなされたものであって、ラダープログラムの階層構造を容易に視認することができるようなプログラム表示を行うラダープログラム表示装置およびラダープログラム表示プログラムを得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明は、ラダープログラムの階層単位である各回路ブロックを論理式で示すことによって前記ラダープログラムを論理的な階層構造で示したデータ構造表記で前記ラダープログラムを記憶しておく階層データ保持ステップと、前記データ構造表記に基づいて、前記階層構造を階層単位毎に視覚的に識別できるようなデータ構造表記またはラダー図で、前記ラダープログラムを表示装置に表示させる表示処理ステップと、をコンピュータに実行させることを特徴とする。
　本発明によれば、ラダープログラムの階層構造を容易に視認することができるようなプログラム表示を行うことが可能になるという効果を奏する。
図１は、実施の形態１に係るラダープログラム表示装置の構成を示す図である。 図２は、ラダープログラムのデータ構造表記を説明するための図である。 図３は、ラダー図の表示方法を説明するための図である。 図４は、階層単位の色分け表示処理を説明するための図である。 図５は、実施の形態２に係るラダープログラム表示装置の構成を示す図である。 図６は、選択範囲の省略表示処理を説明するための図である。 図７は、実施の形態３に係るラダープログラム表示装置の構成を示す図である。 図８は、ラダー図を階層単位毎に編集する処理を説明するための図である。 図９は、データ構造表記を階層単位毎に編集する処理を説明するための図である。 図１０は、実施の形態４に係るラダープログラム表示装置の構成を示す図である。 図１１は、階層単位のモニタ表示を説明するための図である。 図１２は、実施の形態５に係るラダープログラム表示装置の構成を示す図である。 図１３は、ラダープログラム表示装置のハードウェア構成を示す図である。
　以下に、本発明の実施の形態に係るラダープログラム表示装置およびラダープログラム表示プログラムを図面に基づいて詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。
実施の形態１．
　図１は、実施の形態１に係るラダープログラム表示装置の構成を示す図である。ラダープログラム表示装置１Ａは、ラダープログラムを表示する装置であり、例えば、ＰＣ（Personal　Computer）などである。本実施の形態のラダープログラム表示装置１Ａは、回路の論理的な階層構造を容易に視認できるよう、階層構造を視覚的に識別できる状態でラダープログラムを表示する。ラダープログラム表示装置１Ａは、例えば、階層毎に色分け表示することによって、各階層を視覚的に識別可能なようラダープログラムを表示する。ラダープログラム表示装置１Ａが表示するラダープログラムは、ＰＬＣ（Programmable　Logic　Controller）（シーケンサ）システムなどで用いられるプログラムである。
　ラダープログラム表示装置１Ａは、エンジニアリングツール１０Ａと、プログラム入力部１１と、表示部３０とを備えている。プログラム入力部１１は、ラダープログラム作成装置などで作成されたラダープログラムを入力してエンジニアリングツール１０Ａに送る。本実施の形態では、ラダープログラム表示装置１Ａが、ラダープログラムのデータ構造表記を用いてラダー図の表示を行う。
　データ構造表記は、ラダープログラム内の直列・並列回路の論理的な階層構造を、回路ブロック毎に論理的に記述したものである。換言すると、データ構造表記は、ラダープログラムの階層単位である各回路ブロックを論理式で示すことによってラダープログラムを論理的な階層構造で示したものである。具体的には、データ構造表記は、回路をand、orおよびnotのみを用いた２値論理の論理式だけで表現できるデータである。
　エンジニアリングツール１０Ａは、ＰＬＣシステムなどで動作させるラダープログラムを表示するツールである。エンジニアリングツール１０Ａは、例えばＰＣ上のＳ／Ｗ（ソフトウェア）として実現できる。
　エンジニアリングツール１０Ａは、階層データ保持部１２と、表示処理部１４Ａとを有している。階層データ保持部１２は、階層構造を表現したラダープログラム（データ構造表記）を記憶するメモリなどである。
　表示処理部１４Ａは、階層データ保持部１２内のデータ構造表記を用いて、ラダープログラムを表示部３０にラダー表示させる。本実施の形態の表示処理部１４Ａは、各階層を視覚的に識別可能なようラダー表示させる。表示処理部１４Ａは、例えば、ラダープログラムを階層別に異なる色で塗り分けて表示させる。
　つぎに、ラダープログラムの構造について説明する。ラダープログラムは、直列・並列回路の階層構造として表現することができる。本実施の形態では、ラダープログラムにおける階層構造の単位を階層単位と呼ぶ。階層単位は、意味を持った定型的な部分プログラム（個々の関数やブロックなど)である。
　また、本実施の形態では、不可分なものとして扱われる基本素子（１つの接点、１つのコイルなど）を回路要素と呼ぶ。回路要素は、最小の階層単位である。また、階層単位は、１入力１出力である。例えば、階層単位または回路要素が直列接続されている場合、直列接続されている一連の階層単位または回路要素が１つの階層構造となる。
　図２は、ラダープログラムのデータ構造表記を説明するための図である。ラダープログラムは、図２に示すようなラダー図Ｌ３またはデータ構造表記４として作成される。ラダー図Ｌ３とデータ構造表記４とは、同じラダープログラムを示すものであるので、ラダー図Ｌ３からデータ構造表記４を生成すること、データ構造表記４からラダー図Ｌ３からを生成することは、何れも可能である。
　図２におけるラダー図Ｌ３およびデータ構造表記４の回路要素は、Ｘ１，Ｘ２，Ｘ３，Ｘ４（接点）およびＹ１０（コイル）である。そして、Ｘ１とＸ２は、直列回路を構成している。階層解析部１３は、Ｘ１とＸ２からなる直列回路を、（Ｘ１andＸ２)と表す。これは、階層単位である。また、（Ｘ１andＸ２)とＸ３は、並列回路を構成している。階層解析部１３は、（Ｘ１andＸ２)とＸ３からなる並列回路を、（（Ｘ１andＸ２)orＸ３）と表す。これも階層単位である。
　このように、直列回路および並列回路を表示していくことによって、ラダー図Ｌ３は、以下のようなデータ構造表記（Ａ）で表現することができる。
　（（（Ｘ１andＸ２）orＸ３）andＸ４andＹ１０）・・・（Ａ）
　ここでのデータ構造表記（Ａ）が図２のデータ構造表記４である。本実施の形態では、階層データ保持部１２は、データ構造表記４を記憶しておく。表示処理部１４Ａは、階層データ保持部１２からデータ構造表記４を読み込んで、データ構造表記４に対応するラダー図を表示部３０に表示させる。
　図３は、ラダー図の表示方法を説明するための図である。表示処理部１４Ａは、データ構造表記４に基づいて、並列回路、直列回路、および接続線を、以下の規則に従って表示部３０にラダー表示させる。
　（規則１）直列回路ブロックは、横方向（左右方向）に階層単位を配置することで表す。
　（規則２）並列回路ブロックは、縦方向（上下方向）に階層単位を配置することで表す。
　（規則３）接続された階層単位が隣り合わない場合は、接続線を補うことによって接続関係を表す。
　表示処理部１４Ａは、上記（規則１）～（規則３）に従うことによって、ラダープログラムを２次元グリッド上のラダー図として表示部３０に表示させる。上記（規則１）～（規則３）に従えば、表示処理部１４Ａは、以下のデータ構造表記（Ｂ）を、図３のように表示することができる。
　（（（Ｘ１orＸ４）andＸ２andＸ３）or（Ｘ５andＸ６））・・・（Ｂ）
　このとき、表示処理部１４Ａは、データ構造表記（Ｂ）の３つの括弧（）を内側から解析していくことによって、データ構造表記（Ｂ）のラダープログラムをラダー図として表示部３０に表示させる。具体的には、表示処理部１４Ａは、以下の処理を行う。
　（処理１－１）　（Ｘ１orＸ４）の階層単位を、画面の左上位置で上下に並べることによって、（Ｘ１orＸ４）からなる並列回路ブロック５１を表示する。
　（処理１－２）　andＸ２andＸ３の階層単位を、並列回路ブロック５１の右側に並べることによって、（（Ｘ１orＸ４）andＸ２andＸ３）からなる直列回路ブロック５２を表示する。
　（処理１－３）　（Ｘ５andＸ６）の階層単位を、左右に並べることによって、直列回路ブロック５３を生成する。
　（処理１－４）　（（Ｘ１orＸ４）andＸ２andＸ３）と（Ｘ５andＸ６）とを並列接続するため、Ｘ６の右側に接続線５４を補う。
　本実施の形態の表示処理部１４Ａは、各階層を表示する際に、階層毎に色分けをする。換言すると、表示処理部１４Ａは、各階層単位で色を塗り分ける。ここで、階層単位の色分け表示処理について説明する。
　図４は、階層単位の色分け表示処理を説明するための図である。ここでは、表示処理部１４Ａが、データ構造表記４を、ラダー図Ｌ５またはデータ構造表記４ａとして色分け表示させる場合について説明する。
　まず、データ構造表記４を、ラダー図Ｌ５として色分け表示する場合について説明する。データ構造表記４は、回路単位（直列回路ブロック３１、並列回路ブロック３２、直列回路ブロック３３）を用いて構成されている。表示処理部１４Ａは、図３で説明した方法によって、データ構造表記４をラダー図Ｌ５として表示させる。
　このとき、表示処理部１４Ａは、直列回路ブロック３１をラダー図Ｌ５の直列回路ブロック４１として表示部３０に表示させる。同様に、表示処理部１４Ａは、並列回路ブロック３２をラダー図Ｌ５の並列回路ブロック４２として表示させ、直列回路ブロック３３をラダー図Ｌ５の直列回路ブロック４３として表示させる。具体的には、表示処理部１４Ａは、以下の処理を行う。
　（処理２－１）　（Ｘ１andＸ２）：直列回路の階層単位なので、画面の左上で左右に並べて表示する。
　（処理２－２）　orＸ３：並列回路の階層単位なので、Ｘ３を直列回路ブロック４１の下に並べて表示する。
　（処理２－３）　接続線：Ｘ３と（Ｘ１andＸ２）と接続するために、Ｘ３の右側に接続線を補う。
　（処理２－４）　andＸ４andＹ１０：直列回路の階層単位なので、Ｘ４とＹ１０を並列回路ブロック４２の右側に並べて表示する。
　なお、表示処理部１４Ａは、コイルを右端に寄せる表示処理を自動的に行っている。
　さらに、表示処理部１４Ａは、ラダー図Ｌ５を階層単位毎に色分けする。表示処理部１４Ａは、例えば、第１の階層である直列回路ブロック４１を第１の色（黄色など）で塗る。また、表示処理部１４Ａは、第２の階層である並列回路ブロック４２（環状領域）を第２の色（緑色など）で塗る。さらに、表示処理部１４Ａは、第３の階層である直列回路ブロック４３（環状領域）を第３の色（水色など）で塗る。
　つぎに、データ構造表記４を、データ構造表記４ａとして色分け表示する場合について説明する。表示処理部１４Ａは、例えば、第１の階層である直列回路ブロック３１を第１の色で塗り、第２の階層である並列回路ブロック３２（環状領域）を第２の色で塗る。さらに、表示処理部１４Ａは、第３の階層である直列回路ブロック３３（環状領域）を第３の色で塗る。
　このように、表示処理部１４Ａは、階層単位の塗り分けを行う。このとき、表示処理部１４Ａは、階層単位とその上位の階層単位との間にマージン（隙間）を設けたうえで塗り分けてもよい。
　具体的には、表示処理部１４Ａは、直列回路ブロック４１の境界線が、並列回路ブロック４２および直列回路ブロック４３と重ならないようにし、並列回路ブロック４２の境界線が、直列回路ブロック４３と重ならないようにしておく。換言すると、表示処理部１４Ａは、直列回路ブロック４１（下層側）が、並列回路ブロック４２（上層側）の内側に入り、並列回路ブロック４２（下層側）が直列回路ブロック４３（上層側）の内側に入るように各回路ブロックを配置する。
　同様に、表示処理部１４Ａは、直列回路ブロック３１の境界線が、並列回路ブロック３２および直列回路ブロック３３と重ならないようにし、並列回路ブロック３２の境界線が、直列回路ブロック３３と重ならないようにしておく。換言すると、表示処理部１４Ａは、直列回路ブロック３１（下層側）が、並列回路ブロック３２（上層側）の内側に入り、並列回路ブロック３２（下層側）が直列回路ブロック３３（上層側）の内側に入るように各回路ブロックを表示させる。これにより、階層の深さを視覚的にわかりやすく表示できる。
　なお、本実施の形態では、色分けされていない状態のデータ構造表記４を階層データ保持部１２に記憶させておく場合について説明したが、色分けされた状態のデータ構造表記４ａを階層データ保持部１２に記憶させておいてもよい。また、視覚的な識別表示は、色分け表示に限らない。例えば、色の濃淡、背景の模様、点滅表示、枠での囲み表示、網掛け表示などを用いて識別表示してもよい。
　また、表示処理部１４Ａは、回路の階層構造の深さ（階層単位が有している階層構造の深さ）（何層目であるか）をラダープログラムの品質情報として表示部３０に表示させてもよい。階層構造の深さは、ラダープログラム内にある階層単位の階層位置を示すものである。表示処理部１４Ａは、階層構造の深さを求める階層単位に対し、この階層単位よりも外側の括弧数または内側の括弧数に基づいて階層構造の深さを導出する。表示処理部１４Ａは、導出した階層構造の深さを、全ての階層単位の近傍に表示させてもよいし、設定中の階層単位に対してのみ表示させてもよい。
　また、表示処理部１４Ａは、１つの階層単位内で同一の回路ブロックが複数ある場合に、同一の回路ブロックを強調表示させてもよい。また、表示処理部１４Ａは、ラダープログラム内において同一の回路ブロックで構成された階層単位がある場合には、これらの階層単位を強調表示させてもよい。
　このように、実施の形態１によれば、ラダープログラムを回路の論理的な階層単位で塗り分けているので、ラダー図の各構成要素が全体の中で何れの階層に位置するものなのかを容易に把握することが可能となる。換言すると、ラダープログラムの階層構造（階層範囲や階層間の深さ）を容易に視認することができるようなプログラム表示を行うことが可能になる。
　したがって、本実施の形態のプログラム表示をラダープログラムの作成作業に適用する場合、現在選択中の箇所が全体の中で何れの階層に位置するものなのかを容易に把握することができる。このため、プログラム作成作業を効率化できる。また、階層単位で操作を行うことによって、論理的にまとまった単位での一括操作ができるので、プログラム作成作業をさらに効率化できる。また、階層範囲の読み間違えに起因するプログラムの不具合が混入することなどを避けることができるので、作成するプログラムの品質を向上できる。
実施の形態２．
　つぎに、図５および図６を用いてこの発明の実施の形態２について説明する。実施の形態２では、階層単位を選択範囲として選択できる仕組みを導入する。これにより、階層単位ごとの省略表示を行う。
　図５は、実施の形態２に係るラダープログラム表示装置の構成を示す図である。図５の各構成要素のうち図１に示す実施の形態１のラダープログラム表示装置１Ａと同一機能を達成する構成要素については同一番号を付しており、重複する説明は省略する。
　ラダープログラム表示装置１Ｂは、ラダープログラム表示装置１Ａの機能に加えて、指示入力部１７と、範囲選択部（対象設定部）１６とを備えている。また、ラダープログラム表示装置１Ｂは、エンジニアリングツール１０Ａの代わりに、エンジニアリングツール１０Ｂを備えている。そして、エンジニアリングツール１０Ｂが、エンジニアリングツール１０Ａの構成要素に加えて、範囲選択部１６を備えている。本実施の形態のエンジニアリングツール１０Ｂは、省略表示ツールとしての機能を有している。また、ラダープログラム表示装置１Ｂは、表示処理部１４Ａの代わりに表示処理部１４Ｂを備えている。
　指示入力部１７は、範囲選択部１６に接続されている。指示入力部１７は、ユーザからの指示を入力し、範囲選択部１６に送る。ユーザからの指示は、操作対象（処理対象）となる階層単位を指定する指示（以下、階層指定指示という）または省略表示を行う指示（以下、省略表示指示という）である。
　範囲選択部１６は、表示処理部１４Ｂに接続されている。範囲選択部１６は、操作対象となる範囲を階層単位毎に切り替える機能を有している。範囲選択部１６は、指示入力部１７を介して何れかの階層単位が指定されると（階層指定指示が入力されると）、指定された階層単位を選択範囲に設定する。範囲選択部１６は、設定した選択範囲（階層単位）を表示処理部１４Ｂに送る。また、範囲選択部１６は、省略表示指示が入力されると、設定中の選択範囲を省略表示する指示を表示処理部１４Ｂに送る。
　本実施の形態の表示処理部１４Ｂは、表示処理部１４Ａと同様の機能と、範囲選択部１６からの指示に従って設定中の選択範囲を省略表示する機能とを有している。なお、表示処理部１４Ｂは、範囲選択部１６から設定中の選択範囲に関する情報が送られてきた場合に、設定中の選択範囲を識別可能なよう表示してもよい。例えば、表示処理部１４Ｂは、設定中の選択範囲を、設定中の選択範囲であることを示す色（他部とは異なる色）などに変更してもよい。
　つぎに、選択範囲の省略表示処理について説明する。図６は、選択範囲の省略表示処理を説明するための図である。図６に示すラダー図Ｌ５ａは、図４に示したラダー図Ｌ５と同様のラダー図である。
　このラダー図Ｌ５ａにおいて、ユーザが例えば並列回路ブロック４２を指定すると、並列回路ブロック４２を指定した階層指定指示が指示入力部１７に入力される。例えば、並列回路ブロック４２の何れかの位置であって直列回路ブロック４１以外の位置を、ユーザがマウスクリックすることによって、階層指定指示が指示入力部１７に入力される。換言すると、並列回路ブロック４２内の領域から直列回路ブロック４１の領域を除外した領域（矩形環状領域）のうちの何れかの位置が指定されることによって、並列回路ブロック４２を指定した階層指定指示が指示入力部１７に入力される。
　なお、指示入力部１７は、例えば、接点Ｘ１の内側が指定された場合には、接点Ｘ１が指定されたものとして扱う。また、指示入力部１７は、直列回路ブロック４１内であって且つ接点Ｘ１，Ｘ２の外側が指定された場合には、直列回路ブロック４１（Ｘ１andＸ２）が指定されたものとして扱う。
　この選択操作は、キー操作によって行うことも可能である。たとえば、Shift＋↑キーで選択範囲を上位の階層単位に移動させ、Shift＋↓キーで下位の階層単位に移動させてもよい。
　指示入力部１７は、指定された階層指定指示を範囲選択部１６に送る。これにより、範囲選択部１６は、階層指定指示で指定された階層単位を選択範囲に設定する。範囲選択部１６は、例えば、並列回路ブロック４２が指定された場合には、並列回路ブロック４２の階層単位を選択範囲に設定し、直列回路ブロック４３が指定された場合には、直列回路ブロック４３の階層単位を選択範囲に設定する。
　そして、範囲選択部１６は、設定した選択範囲を表示処理部１４Ｂに送る。これにより、表示処理部１４Ｂは、設定されている選択範囲を、設定されていない選択範囲と識別可能なように表示する。表示処理部１４Ｂは、設定されている選択範囲に色付けなどを行う。なお、表示処理部１４Ｂは、設定されている選択範囲を枠で囲んでもよいし、点滅表示させてもよい。
　この後、ユーザが右クリックなどの操作を行うと、この操作に対応する指示が指示入力部１７および範囲選択部１６を介して表示処理部１４Ｂに送られる。これにより、表示処理部１４Ｂは、編集メニューを表示させる。編集メニューには、切り取り、コピー、貼り付け、省略表示などを設定しておく。
　ユーザが選択範囲の省略表示を指定すると、この指定操作に対応する指示が指示入力部１７および範囲選択部１６を介して表示処理部１４Ｂに送られる。これにより、表示処理部１４Ｂは、設定中の階層単位を表示部３０に省略表示させる。
　表示処理部１４Ｂは、例えば、回路単位（回路ブロック）を本来の構造が表示される領域より小さな領域で表示することによって、表示部３０に省略表示を行なわせる。また、表示処理部１４Ｂは、表示部３０に内部構造を省略表示させてもよい。また、表示処理部１４Ｂは、回路単位を、回路単位の役割または意味を表す文字列などで代替表示することによって、表示部３０に省略表示を行なわせてもよい。
　図６では、表示処理部１４Ｂが、並列回路ブロック４２を、「並列回路Ａ」の文字列４４で表示部３０に代替表示させた場合のラダー図Ｌ５ｂを示している。このように、ラダー図Ｌ５ａがラダー図Ｌ５ｂのように省略表示されている。
　なお、ラダー図Ｌ５ｂの省略表示をデータ構造表記４ａに反映させてもよい。図６では、表示処理部１４Ｂが、回路単位である並列回路ブロック３２を、「並列回路Ａ」の文字列３４で表示部３０に代替表示させた場合のデータ構造表記４ｂを示している。このように、データ構造表記４ａがデータ構造表記４ｂのように省略表示されている。
　また、データ構造表記４ａを用いてデータ構造表記４ｂを生成してもよい。換言すると、ユーザがデータ構造表記４ａに省略表示指示を行うことによって、表示処理部１４Ｂが、データ構造表記４ａからデータ構造表記４ｂを生成してもよい。この場合、表示処理部１４Ｂは、ラダー図Ｌ５ｂを生成することなく、データ構造表記４ａから直接データ構造表記４ｂを生成する。
　なお、本実施の形態では、階層単位毎に色分け表示する場合について説明したが、階層単位毎に色分け表示することなく、階層単位の省略表示を行ってもよい。また、表示処理部１４Ｂは、省略表示中のラダー図Ｌ５ｂまたはデータ構造表記４ｂを階層データ保持部１２に記憶させておいてもよい。
　このように、実施の形態２によれば、操作対象となる範囲を階層単位毎に切り替えるので、ユーザは、従来の操作に比べて少ない手間で階層単位を指定または省略表示できるようになる。また、階層単位を容易に省略表示できるので、プログラム全体の可読性が向上する。
実施の形態３．
　つぎに、図７および図８を用いてこの発明の実施の形態３について説明する。実施の形態３では、選択された階層単位を一括して削除、コピーまたは貼り付けなどの編集処理を行う仕組みを導入する。これにより、論理的にまとまった単位（階層単位）での一括編集を行う。
　図７は、実施の形態３に係るラダープログラム表示装置の構成を示す図である。図７の各構成要素のうち図５に示す実施の形態２のラダープログラム表示装置１Ｂと同一機能を達成する構成要素については同一番号を付しており、重複する説明は省略する。
　ラダープログラム表示装置１Ｃは、ラダープログラム表示装置１Ｂの機能に加えて、編集処理部１８と、出力部１５とを備えている。また、ラダープログラム表示装置１Ｃは、エンジニアリングツール１０Ｂの代わりに、エンジニアリングツール１０Ｃを備えている。そして、エンジニアリングツール１０Ｃが、エンジニアリングツール１０Ｂの構成要素に加えて、編集処理部１８を備えている。本実施の形態のエンジニアリングツール１０Ｃは、表示編集ツールとしての機能を有している。
　編集処理部１８は、指示入力部１７、範囲選択部１６および表示処理部１４Ｂに接続されている。編集処理部１８は、範囲選択部１６が設定している階層単位に対してユーザから編集操作が行われると、操作内容にしたがって階層データ保持部１２内のデータ構造表記４ａを変更する。
　出力部１５は、階層データ保持部１２に接続されている。出力部１５は、階層データ保持部１２内のデータ構造表記を出力する指示があった場合に、階層データ保持部１２内のデータ構造表記を外部装置に出力する。
　本実施の形態の指示入力部１７は、ユーザから編集指示に応じた操作が行われると、編集指示を編集処理部１８に送る。編集指示は、例えば、削除、コピー、貼り付けなどである。
　つぎに、階層単位毎の編集処理について説明する。図８は、ラダー図を階層単位毎に編集する処理を説明するための図である。ここでは、ラダープログラム表示装置１Ｃが、ラダー図Ｌ５ａの一部（並列回路ブロック４２）を用いて、ラダー図Ｌ５ｃを生成する場合の処理について説明する。
　範囲選択部１６は、階層指定指示で指定された階層単位（並列回路ブロック４２）を選択範囲に設定する。そして、範囲選択部１６は、設定した選択範囲を表示処理部１４Ｂに送る。これにより、表示処理部１４Ｂは、設定されている選択範囲を、設定されていない選択範囲と識別可能なように表示する。
　さらに、範囲選択部１６は、設定中の階層単位を編集処理部１８に送る。この後、範囲選択部１６が設定している階層単位に対してユーザが指示入力部１７から編集操作（削除、コピー、貼り付けなど）を入力すると、編集処理部１８は、編集操作の内容に従って、設定中の階層単位を用いた編集処理を行う。具体的には、編集処理部１８は、階層単位のコピーまたは削除などを、表示中のラダー図に対して行う。なお、編集操作が貼り付けである場合には、編集操作として貼り付け位置が指定されるので、編集処理部１８は、指定された貼り付け位置に設定中の階層単位を貼り付ける。図８では、編集処理部１８が、並列回路ブロック４２をコピーして、ラダー図Ｌ５ｃに貼り付けた場合を示している。
　この後、ラダープログラム表示装置１Ｃでは、ユーザからの指示に従った編集処理が繰り返される。ユーザから編集完了の指示が指示入力部１７に入力されると、この指示は編集処理部１８を介して表示処理部１４Ｂに送られる。これにより、表示処理部１４Ｂは、編集後のラダープログラムであるラダー図Ｌ５ｃを階層データ保持部１２に記憶させる。
　図９は、データ構造表記を階層単位毎に編集する処理を説明するための図である。ここでは、ラダープログラム表示装置１Ｃが、データ構造表記４ａの一部を用いて、データ構造表記４ｃを生成する場合の処理について説明する。
　範囲選択部１６は、階層指定指示で指定された階層単位（並列回路ブロック３２）を選択範囲に設定する。そして、範囲選択部１６は、設定した選択範囲を表示処理部１４Ｂに送る。これにより、表示処理部４Ｂは、設定されている選択範囲を、設定されていない選択範囲と識別可能なように表示する。
　さらに、範囲選択部１６は、設定中の階層単位を編集処理部１８に送る。この後、範囲選択部１６が設定している階層単位に対してユーザが指示入力部１７から編集操作（削除、コピー、貼り付けなど）を入力すると、編集処理部１８は、編集操作の内容に従って、設定中の階層単位を用いた編集処理を行う。具体的には、編集処理部１８は、階層単位のコピーまたは削除などを、表示中のデータ構造表記に対して行う。なお、編集操作が貼り付けである場合には、編集操作として貼り付け位置が指定されるので、編集処理部１８は、指定された貼り付け位置に設定中の階層単位を貼り付ける。図９では、編集処理部１８が、並列回路ブロック３２をコピーして、データ構造表記４ｃに貼り付けた場合を示している。なお、編集処理部１８は、編集操作として、検索または置換などを実行してもよい。
　この後、ラダープログラム表示装置１Ｃでは、ユーザからの指示に従った編集処理が繰り返される。ユーザから編集完了の指示が指示入力部１７に入力されると、この指示は編集処理部１８を介して表示処理部１４Ｂに送られる。これにより、表示処理部１４Ｂは、編集後のラダープログラムであるデータ構造表記４ｃを階層データ保持部１２に記憶させる。なお、本実施の形態では、階層単位毎に色分け表示する場合について説明したが、階層単位毎に色分け表示することなく、階層単位の編集処理を行ってもよい。
　このように、実施の形態３によれば、論理的な階層単位を指定した選択範囲を用いて、編集の一括操作ができるので、論理的にまとまった単位での編集を容易に行うことができる。したがって、プログラム作成作業および編集作業を効率化できる。
実施の形態４．
　つぎに、図１０および図１１を用いてこの発明の実施の形態４について説明する。実施の形態４では、選択された階層単位（部分回路）に含まれる変数のみの現在値をＣＰＵユニットから取得する仕組みを導入する。これにより、論理的にまとまった単位で個別に実行状態のモニタ表示を行う。
　図１０は、実施の形態４に係るラダープログラム表示装置の構成を示す図である。図１０の各構成要素のうち図５に示す実施の形態２のラダープログラム表示装置１Ｂと同一機能を達成する構成要素については同一番号を付しており、重複する説明は省略する。
　ラダープログラム表示装置１Ｄは、ラダープログラム表示装置１Ｂの機能に加えて、モニタ値取得部１９を備えている。また、ラダープログラム表示装置１Ｄは、エンジニアリングツール１０Ｂの代わりに、エンジニアリングツール１０Ｄを備えている。そして、エンジニアリングツール１０Ｄが、エンジニアリングツール１０Ｂの構成要素に加えて、モニタ値取得部１９を備えている。エンジニアリングツール１０Ｄは、ＣＰＵユニット２０に接続されている。本実施の形態のエンジニアリングツール１０Ｄは、モニタツールとしての機能を有している。
　モニタ値取得部１９は、表示処理部１４Ｂ、範囲選択部１６、指示入力部１７、ＣＰＵユニット２０に接続されている。モニタ値取得部１９は、ユーザから選択範囲をモニタ表示する指示を受け取ると、範囲選択部１６から設定中の階層単位を取得し、選択範囲内の変数一覧を作成する。また、モニタ値取得部１９は、実行中のＣＰＵユニット２０から、変数一覧の現在値を取得する。換言すると、モニタ値取得部１９は、設定中の階層単位に含まれる変数のみのモニタ値を、ＣＰＵユニット２０から取得する。さらに、モニタ値取得部１９は、表示処理部１４Ｂに対して、選択範囲を、取得した変数の現在値に従った状態で表示するよう指示（モニタ表示指示）する。
　ＣＰＵユニット２０は、ラダープログラムを実行する処理ユニットであり、ラダープログラムに従って動作するＣＰＵを有したユニットである。ＣＰＵユニット２０は、ラダープログラムを実行すると、導通状態（実行状態）をモニタ値取得部１９に出力する。
　本実施の形態の表示処理部１４Ｂは、モニタ値取得部１９からの指示に従って、階層単位で導通状態が分かるようにラダー図を表示部３０に表示させる。具体的には、表示処理部１４Ｂは、変数の現在値に従って、指定された階層単位内の回路および指定された階層単位自体が導通しているか否かがわかるようにラダー図を表示させる。表示処理部１４Ｂは、例えば、導通状態にある回路要素に他部とは異なる色（例えば、青色）を付すことによって回路要素の導通状態を表現する。また、表示処理部１４Ｂは、例えば、導通状態にある階層単位に他部とは異なる色（例えば、茶色）を付すことによって階層単位の導通状態を表現する。
　従来技術のモニタ表示では、ラダープログラム全体を単位としてモニタ表示していた。このため、導通状態を取得・表示する変数の数が増えるに従って、性能劣化を起こすという問題があった。また、部分回路だけの状態に注目してモニタしたい場合、全体がモニタ表示状態になっていると、注目したい部分回路を見つけにくいなど視認性に課題があった。
　本実施の形態では、ラダープログラム表示装置１Ｄが、階層単位で導通状態が分かるようにラダー図を表示する。また、ラダープログラム表示装置１Ｄが、導通状態にある回路要素および階層単位に色を付して表示する。
　図１１は、階層単位のモニタ表示を説明するための図である。図１１では、並列回路ブロック４２の階層単位がユーザによって選択され、選択範囲のみがモニタ表示されている場合のラダー図を示している。
　指示入力部１７へは、ユーザから選択された範囲（階層単位）のみをモニタ表示する指示（選択範囲モニタ指示）が入力される。指示入力部１７は、入力された選択範囲モニタ指示をモニタ値取得部１９に送る。
　モニタ値取得部１９は、選択範囲モニタ指示を受け取ると、範囲選択部１６から設定中の階層単位を取得し、階層単位内（範囲内）の変数一覧を作成する。範囲選択部１６が、並列回路ブロック４２を選択範囲に設定している場合、モニタ値取得部１９は、変数一覧として［Ｘ１，Ｘ２，Ｘ３］を作成する。
　そして、モニタ値取得部１９は、実行中のＣＰＵユニット２０から、変数一覧の現在値を取得する。モニタ値取得部１９は、例えば、［Ｘ１＝ＯＮ，Ｘ２＝ＯＮ，Ｘ３＝ＯＦＦ］などの現在値を取得する。モニタ値取得部１９は、設定中の選択範囲を、取得した変数の現在値に従った状態で表示するよう、表示処理部１４Ｂにモニタ表示指示を送る。
　表示処理部１４Ｂは、モニタ表示指示を受け取ると、変数の現在値に従って何れの回路が導通状態にあるかを識別可能なよう表示部３０に回路表示させる。表示処理部１４Ｂは、例えば、導通状態にある回路要素（接点Ｘ１，Ｘ２）を色付きで表示する。また、表示処理部１４Ｂは、導通状態にある階層単位を網掛け表示する。
　このように、実施の形態４によれば、論理的な回路の階層単位でモニタ表示対象を指定することができるので、階層単位毎に個別にモニタ表示できる。このため、導通状態を取得する変数の数を制限することができ、この結果、導通状態の表示・処理性能が向上する。また、注目したい階層単位だけを指定して導通状態をモニタできるので、モニタの視認性が向上する。したがって、ラダープログラムのデバッグ作業を効率化できる。
実施の形態５．
　つぎに、図１２および図１３を用いてこの発明の実施の形態５について説明する。実施の形態５では、ラダープログラム表示装置にラダー図が入力された場合に、ラダー図を解析してデータ構造表記に変換する。
　図１２は、実施の形態５に係るラダープログラム表示装置の構成を示す図である。図１２の各構成要素のうち図１に示す実施の形態１のラダープログラム表示装置１Ａと同一機能を達成する構成要素については同一番号を付しており、重複する説明は省略する。
　ラダープログラム表示装置１Ｅは、ラダープログラム表示装置１Ａの機能に加えて、階層解析部１３を備えている。また、ラダープログラム表示装置１Ｄは、エンジニアリングツール１０Ａの代わりに、エンジニアリングツール１０Ｅを備えている。そして、エンジニアリングツール１０Ｅが、エンジニアリングツール１０Ａの構成要素に加えて、階層解析部１３を備えている。本実施の形態のエンジニアリングツール１０Ｅは、モニタツールとしての機能を有している。
　プログラム入力部１１は、ラダープログラム作成装置などで作成されたラダー図Ｌ３を入力して階層解析部１３に送る。階層解析部１３は、ラダー図Ｌ３内に配置されている直列・並列回路の階層構造を解析する。階層解析部１３は、解析結果に基づいて、ラダープログラムに階層構造を付与する。具体的には、階層解析部１３は、ラダー図Ｌ３に基づいて、データ構造表記４を生成する。階層解析部１３は、階層構造に関する情報を含んだデータ構造表記４を階層データ保持部１２に記憶させる。
　表示処理部１４Ａは、階層データ保持部１２内のデータ構造表記４に基づいて、各階層単位が視覚的に識別可能なよう、ラダー図Ｌ５を表示する。表示処理部１４Ａは、実施の形態１と同様の処理によってラダー図Ｌ５を色分け表示する。
　なお、本実施の形態では、データ構造表記４に基づいて、ラダー図Ｌ５を色分け表示する場合について説明したが、データ構造表記４およびラダー図Ｌ３に基づいて、ラダー図Ｌ５を色分け表示してもよい。この場合、階層データ保持部１２には、データ構造表記４およびラダー図Ｌ３を記憶させておく。
　つぎに、ラダープログラム表示装置１Ａ～１Ｅのハードウェア構成について説明する。図１３は、ラダープログラム表示装置のハードウェア構成を示す図である。図１３に示すラダープログラム表示装置１Ｘは、ラダープログラム表示装置１Ａ～１Ｅの何れかである。
　ラダープログラム表示装置１Ｘは、ＣＰＵ（Central　Processing　Unit）９１、ＲＯＭ（Read　Only　Memory）９２、ＲＡＭ（Random　Access　Memory）９３、表示部３０、入力部９５を有している。ラダープログラム表示装置１Ｘでは、これらのＣＰＵ９１、ＲＯＭ９２、ＲＡＭ９３、表示部３０、入力部９５がバスラインＢを介して接続されている。
　ＣＰＵ９１は、コンピュータプログラムである階層表示プログラム９０を用いて、ラダープログラムを階層単位毎に色分け表示する。表示部３０は、液晶モニタなどの表示装置であり、ＣＰＵ９１からの指示に基づいて、ラダー図、データ構造表記などを色分け表示する。入力部９５は、マウスやキーボードを備えて構成され、ユーザから外部入力される指示情報、ラダープログラムなどを入力する。入力部９５へ入力された指示情報は、ＣＰＵ９１へ送られる。
　階層表示プログラム９０は、ＲＯＭ９２内に格納されており、バスラインＢを介してＲＡＭ９３へロードされる。ＣＰＵ９１はＲＡＭ９３内にロードされた階層表示プログラム９０を実行する。具体的には、ラダープログラム表示装置１Ｘでは、使用者による入力部９５からの指示入力に従って、ＣＰＵ９１がＲＯＭ９２内から階層表示プログラム９０を読み出してＲＡＭ９３内のプログラム格納領域に展開して各種処理を実行する。ＣＰＵ９１は、この各種処理に際して生じる各種データをＲＡＭ９３内に形成されるデータ格納領域に一時的に記憶させておく。
　ラダープログラム表示装置１Ｘで実行される階層表示プログラム９０は、階層データ保持部１２、表示処理部１４Ａ（表示処理部１４Ｂ）などを含むモジュール構成となっており、これらが主記憶装置上にロードされ、これらが主記憶装置上に生成される。
　このように、実施の形態５によれば、ラダー図Ｌ３からデータ構造表記４を生成するので、ラダープログラム表示装置１Ｅに入力されるラダープログラムがラダー図であっても、ラダー図を色分け表示することが可能となる。
　以上のように、本発明に係るラダープログラム表示装置およびラダープログラム表示プログラムは、ラダープログラムの回路表示に適している。
　１Ａ～１Ｅ，１Ｘ　ラダープログラム表示装置、４，４ａ～４ｃ　データ構造表記、１０Ａ～１０Ｅ　エンジニアリングツール、１１　プログラム入力部、１２　階層データ保持部、１３　階層解析部、１４Ａ，１４Ｂ　表示処理部、１５　出力部、１６　範囲選択部、１７　指示入力部、１８　編集処理部、１９　モニタ値取得部、２０　ＣＰＵユニット、３０　表示部、３１，３３，４１，４３，５２，５３　直列回路ブロック、３２，４２，５１　並列回路ブロック、９０　階層表示プログラム、Ｌ３，Ｌ５，Ｌ５ａ～Ｌ５ｃ　ラダー図。

Claims (13)

  1. 　ラダープログラムの階層単位である各回路ブロックを論理式で示すことによって前記ラダープログラムを論理的な階層構造で示したデータ構造表記で前記ラダープログラムを記憶しておく階層データ保持ステップと、
    　前記データ構造表記に基づいて、前記階層構造を階層単位毎に視覚的に識別できるようなデータ構造表記またはラダー図で、前記ラダープログラムを表示装置に表示させる表示処理ステップと、
    　をコンピュータに実行させることを特徴とするラダープログラム表示プログラム。
  2. 　前記表示処理ステップでは、前記階層構造を階層単位毎に異なる色で塗り分けて表示させることを特徴とする請求項１に記載のラダープログラム表示プログラム。
  3. 　ユーザから指定された階層単位を処理対象に設定する対象設定ステップをさらにコンピュータに実行させ、
    　前記表示処理ステップでは、設定された階層単位を設定されていない階層単位と識別できるように表示させることを特徴とする請求項１または２に記載のラダープログラム表示プログラム。
  4. 　ユーザから指定された階層単位を処理対象に設定する対象設定ステップと、
    　前記処理対象に設定された階層単位を前記ラダープログラム内で省略表示させる省略表示ステップと、
    　をさらにコンピュータに実行させることを特徴とする請求項１～３のいずれか１つに記載のラダープログラム表示プログラム。
  5. 　ユーザから指定された階層単位を処理対象に設定する対象設定ステップと、
    　ユーザからの指示に従って、前記処理対象に設定された階層単位を用いたプログラム編集を行う編集ステップと、
    　をさらにコンピュータに実行させることを特徴とする請求項１～３のいずれか１つに記載のラダープログラム表示プログラム。
  6. 　ユーザから指定された階層単位を処理対象に設定する対象設定ステップと、
    　前記処理対象に設定された階層単位に含まれる変数のみのモニタ値を、前記ラダープログラムを実行する処理ユニットから取得するモニタ値取得ステップと、
    　をさらにコンピュータに実行させ、
    　前記表示処理ステップでは、前記処理対象に設定された階層単位の実行状態を、前記モニタ値を用いてモニタ表示させることを特徴とする請求項１～３のいずれか１つに記載のラダープログラム表示プログラム。
  7. 　前記表示処理ステップでは、前記階層単位が有している階層構造の深さを前記表示装置に表示させることを特徴とする請求項１～３のいずれか１つに記載のラダープログラム表示プログラム。
  8. 　前記表示処理ステップでは、１つの階層単位内で同一の回路ブロックが複数ある場合に、前記同一の回路ブロックを強調表示させることを特徴とする請求項１に記載のラダープログラム表示プログラム。
  9. 　前記表示処理ステップは、前記データ構造表記に基づいて、前記ラダー図を生成するラダー図生成ステップを有していることを特徴とする請求項１～８のいずれか１つに記載のラダープログラム表示プログラム。
  10. 　ラダー図を入力する入力ステップと、
    　前記ラダー図の階層構造を解析して前記ラダー図に対応するデータ構造表記を生成する階層解析ステップと、
    　をさらにコンピュータに実行させ、
    　前記階層データ保持ステップでは、生成されたデータ構造表記を記憶しておくことを特徴とする請求項１～９のいずれか１つに記載のラダープログラム表示プログラム。
  11. 　ラダープログラムの階層単位である各回路ブロックを論理式で示すことによって前記ラダープログラムを論理的な階層構造で示したデータ構造表記で前記ラダープログラムを記憶しておく階層データ保持ステップと、
    　前記データ構造表記で、前記ラダープログラムを表示装置に表示させる表示処理ステップと、
    　ユーザから指定された階層単位を処理対象に設定する対象設定ステップと、
    　ユーザからの指示に従って、前記処理対象に設定された階層単位を用いたプログラム編集を前記データ構造表記のラダープログラムに対して行う編集ステップと、
    　をコンピュータに実行させることを特徴とするラダープログラム表示プログラム。
  12. 　ラダープログラムの階層単位である各回路ブロックを論理式で示すことによって前記ラダープログラムを論理的な階層構造で示したデータ構造表記で前記ラダープログラムを記憶しておく階層データ保持部と、
    　前記データ構造表記に基づいて、前記階層構造を階層単位毎に視覚的に識別できるようなデータ構造表記またはラダー図で、前記ラダープログラムを表示装置に表示させる表示処理部と、
    　を備えることを特徴とするラダープログラム表示装置。
  13. 　ラダープログラムの階層単位である各回路ブロックを論理式で示すことによって前記ラダープログラムを論理的な階層構造で示したデータ構造表記で前記ラダープログラムを記憶しておく階層データ保持部と、
    　前記データ構造表記で、前記ラダープログラムを表示装置に表示させる表示処理部と、
    　ユーザから指定された階層単位を処理対象に設定する対象設定部と、
    　ユーザからの指示に従って、前記処理対象に設定された階層単位を用いたプログラム編集を前記データ構造表記のラダープログラムに対して行う編集処理部と、
    　を備えることを特徴とするラダープログラム表示装置。
PCT/JP2013/056328 2013-03-07 2013-03-07 ラダープログラム表示プログラムおよびラダープログラム表示装置 WO2014136240A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE112013006688.2T DE112013006688T5 (de) 2013-03-07 2013-03-07 Kontaktplanprogramm-Anzeigeprogramm und Kontaktplanprogramm-Anzeigevorrichtung
JP2015504069A JP5777838B2 (ja) 2013-03-07 2013-03-07 ラダープログラム表示プログラムおよびラダープログラム表示装置
KR1020157027535A KR20150127161A (ko) 2013-03-07 2013-03-07 래더 프로그램 표시 프로그램 및 래더 프로그램 표시 장치
CN201380074147.9A CN105074591A (zh) 2013-03-07 2013-03-07 梯形图程序显示程序及梯形图程序显示装置
US14/766,809 US20160004242A1 (en) 2013-03-07 2013-03-07 Ladder-program display program and ladder-program display apparatus
PCT/JP2013/056328 WO2014136240A1 (ja) 2013-03-07 2013-03-07 ラダープログラム表示プログラムおよびラダープログラム表示装置
TW102136939A TWI489233B (zh) 2013-03-07 2013-10-14 階梯程式顯示程式及階梯程式顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/056328 WO2014136240A1 (ja) 2013-03-07 2013-03-07 ラダープログラム表示プログラムおよびラダープログラム表示装置

Publications (1)

Publication Number Publication Date
WO2014136240A1 true WO2014136240A1 (ja) 2014-09-12

Family

ID=51490799

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/056328 WO2014136240A1 (ja) 2013-03-07 2013-03-07 ラダープログラム表示プログラムおよびラダープログラム表示装置

Country Status (7)

Country Link
US (1) US20160004242A1 (ja)
JP (1) JP5777838B2 (ja)
KR (1) KR20150127161A (ja)
CN (1) CN105074591A (ja)
DE (1) DE112013006688T5 (ja)
TW (1) TWI489233B (ja)
WO (1) WO2014136240A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109690426A (zh) * 2016-09-14 2019-04-26 三菱电机株式会社 梯形图程序编辑辅助装置及梯形图程序的编辑方法
JP6664547B1 (ja) * 2018-10-29 2020-03-13 三菱電機株式会社 プログラマブルロジックコントローラシステムおよびデータ解析方法
WO2020184195A1 (ja) * 2019-03-12 2020-09-17 オムロン株式会社 ラダー図プログラム作成支援装置、ラダー図プログラム作成支援方法、およびラダー図プログラム作成支援プログラム
JP6854982B1 (ja) * 2020-03-26 2021-04-07 三菱電機株式会社 プログラミング支援プログラム、プログラミング支援装置およびプログラミング支援方法
WO2021192456A1 (ja) * 2020-03-26 2021-09-30 オムロン株式会社 情報処理装置およびラダープログラムを表示するためのプログラム

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6224575B2 (ja) * 2014-12-19 2017-11-01 ファナック株式会社 指定した信号の演算条件によりラダー回路を検索可能なラダープログラム検索装置
WO2016121038A1 (ja) * 2015-01-28 2016-08-04 三菱電機株式会社 インテリジェント機能ユニット及びプログラマブルロジックコントローラシステム
JP6325500B2 (ja) * 2015-09-17 2018-05-16 ファナック株式会社 Ｃｎｃの動作状況をコメント中に追加表示可能なラダー図モニタ装置
JP6129444B1 (ja) * 2016-02-12 2017-05-17 三菱電機株式会社 エンジニアリングツール
JP6356726B2 (ja) 2016-05-19 2018-07-11 ファナック株式会社 ラダープログラム解析装置
JP6457467B2 (ja) * 2016-11-29 2019-01-23 ファナック株式会社 ラダープログラム管理装置
JP2018190133A (ja) * 2017-05-01 2018-11-29 ファナック株式会社 ラダープログラム編集装置
JP6988597B2 (ja) * 2018-03-14 2022-01-05 オムロン株式会社 ラダー図プログラム作成支援装置、ラダー図プログラム作成支援方法、およびラダー図プログラム作成支援プログラム
US11227567B2 (en) * 2019-01-28 2022-01-18 Mitsubishi Electric Corporation Device state reproduction device, device state reproduction method, and storage medium
WO2020174627A1 (ja) * 2019-02-27 2020-09-03 三菱電機株式会社 設計支援装置、設計支援方法および設計支援プログラム
TWI738113B (zh) * 2019-11-15 2021-09-01 台達電子工業股份有限公司 圖形程式語言的垂直線連續編輯方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467206A (ja) * 1990-07-06 1992-03-03 Meidensha Corp シーケンサ・ローダの回路入力方式
JPH09330107A (ja) * 1996-06-12 1997-12-22 Meidensha Corp プログラマブルコントローラ用ラダー図作成ｃａｄシステムにおけるコメント付与方法
JP2004046421A (ja) * 2002-07-10 2004-02-12 Toshiba Eng Co Ltd シーケンスシュミレータ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5267145A (en) * 1989-06-30 1993-11-30 Icom, Inc. Method and apparatus for program navigation and editing for ladder logic programs by determining which instructions reference a selected data element address
DE69121034T2 (de) * 1990-09-20 1997-02-20 Hitachi Ltd Programmierverfahren und Programmiervorrichtung für programmierbare Steuerung
US5504902A (en) * 1993-12-01 1996-04-02 Patriot Sensors And Controls Corporation Multi-language generation of control program for an industrial controller
US5963446A (en) * 1996-08-27 1999-10-05 Steeplechase Software, Inc. Extended relay ladder logic for programmable logic controllers
US5818711A (en) * 1996-09-30 1998-10-06 Allen Bradley Company, Llc Method for visually determining the status of program edits in an on-line programming environment
DE60045196D1 (de) * 1999-08-31 2010-12-16 Digital Electronics Corp Editierungsvorrichtung und Aufnahmemedium mit darauf aufgezeichnetem Editierungsprogramm
US8116759B2 (en) * 2000-06-12 2012-02-14 I/O Controls Corporation System and method for facilitating diagnosis and maintenance of a mobile conveyance
JP4490577B2 (ja) * 2000-10-02 2010-06-30 株式会社キーエンス Ｐｌｃシステム構築支援ツール
US7143366B1 (en) * 2001-06-11 2006-11-28 Rockwell Automation Technologies, Inc. Graphical compare utility
JP3839295B2 (ja) * 2001-10-09 2006-11-01 株式会社ジェイテクト 設備モニタ装置
JP3963174B2 (ja) * 2003-03-14 2007-08-22 オムロン株式会社 表示・編集装置及び表示方法並びにプログラム
EP1734432B1 (en) * 2004-03-22 2011-09-21 Digital Electronics Corporation Display apparatus, program for causing a computer to function as the display apparatus and storage medium including the program
US7272450B2 (en) * 2004-03-31 2007-09-18 Omron Corporation Development aid device
KR101056761B1 (ko) * 2007-04-26 2011-08-16 가부시끼가이샤 도시바 프로그래머블 컨트롤러의 다이어그램의 디버그 시스템, 그 프로그래밍 장치 및 그 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체
WO2010089862A1 (ja) * 2009-02-04 2010-08-12 三菱電機株式会社 ラダープログラム編集装置
CN102449563B (zh) * 2009-05-27 2014-06-18 三菱电机株式会社 定序程序的调试装置、调试方法
WO2011080945A1 (ja) * 2009-12-28 2011-07-07 三菱電機株式会社 プログラム作成支援装置
US8952965B2 (en) * 2010-07-21 2015-02-10 Siemens Aktiengesellschaft Non-linear time scale optimization for mechanical-electrical machine behavior model visualization
KR101447846B1 (ko) * 2011-01-31 2014-10-13 미쓰비시덴키 가부시키가이샤 모션 sfc 프로그램 부품 작성 장치
WO2013038541A1 (ja) * 2011-09-15 2013-03-21 三菱電機株式会社 ラダープログラム作成装置
TWI489232B (zh) * 2012-11-14 2015-06-21 Inst Information Industry 遠端監控系統及方法及其記錄媒體

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467206A (ja) * 1990-07-06 1992-03-03 Meidensha Corp シーケンサ・ローダの回路入力方式
JPH09330107A (ja) * 1996-06-12 1997-12-22 Meidensha Corp プログラマブルコントローラ用ラダー図作成ｃａｄシステムにおけるコメント付与方法
JP2004046421A (ja) * 2002-07-10 2004-02-12 Toshiba Eng Co Ltd シーケンスシュミレータ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109690426A (zh) * 2016-09-14 2019-04-26 三菱电机株式会社 梯形图程序编辑辅助装置及梯形图程序的编辑方法
CN109690426B (zh) * 2016-09-14 2021-08-20 三菱电机株式会社 梯形图程序编辑辅助装置及梯形图程序的编辑方法
JP6664547B1 (ja) * 2018-10-29 2020-03-13 三菱電機株式会社 プログラマブルロジックコントローラシステムおよびデータ解析方法
WO2020089977A1 (ja) * 2018-10-29 2020-05-07 三菱電機株式会社 プログラマブルロジックコントローラ、プログラマブルロジックコントローラシステムおよびデータ解析方法
CN112997123A (zh) * 2018-10-29 2021-06-18 三菱电机株式会社 可编程逻辑控制器、可编程逻辑控制器系统以及数据解析方法
CN112997123B (zh) * 2018-10-29 2021-12-03 三菱电机株式会社 可编程逻辑控制器系统以及数据解析方法
WO2020184195A1 (ja) * 2019-03-12 2020-09-17 オムロン株式会社 ラダー図プログラム作成支援装置、ラダー図プログラム作成支援方法、およびラダー図プログラム作成支援プログラム
US11853025B2 (en) 2019-03-12 2023-12-26 Omron Corporation Ladder diagram program creation assistance device, ladder diagram program creation assistance method, and non-transitory computer readable recording medium
JP6854982B1 (ja) * 2020-03-26 2021-04-07 三菱電機株式会社 プログラミング支援プログラム、プログラミング支援装置およびプログラミング支援方法
WO2021192152A1 (ja) * 2020-03-26 2021-09-30 三菱電機株式会社 プログラミング支援プログラム、プログラミング支援装置およびプログラミング支援方法
WO2021192456A1 (ja) * 2020-03-26 2021-09-30 オムロン株式会社 情報処理装置およびラダープログラムを表示するためのプログラム
JP7380376B2 (ja) 2020-03-26 2023-11-15 オムロン株式会社 情報処理装置およびラダープログラムを表示するためのプログラム

Also Published As

Publication number Publication date
DE112013006688T5 (de) 2015-10-29
US20160004242A1 (en) 2016-01-07
TW201435528A (zh) 2014-09-16
KR20150127161A (ko) 2015-11-16
JPWO2014136240A1 (ja) 2017-02-09
JP5777838B2 (ja) 2015-09-09
CN105074591A (zh) 2015-11-18
TWI489233B (zh) 2015-06-21

Similar Documents

Publication Publication Date Title
JP5777838B2 (ja) ラダープログラム表示プログラムおよびラダープログラム表示装置
JP6250901B2 (ja) Ｃｎｃとロボット制御装置が通信ネットワークを介して接続されたロボットシステム
JPWO2018051441A1 (ja) ラダープログラム編集支援装置およびラダープログラムの編集方法
US20170262568A1 (en) Program development support device, non-transitory storage medium storing thereon computer-readable program development support program, and program development support method
JP2009009505A (ja) Ｐｌｃ
KR101627488B1 (ko) 엔지니어링 툴, 프로그램 편집 장치 및 프로그램 편집 시스템
JP4302146B2 (ja) プログラム作成支援装置
JP6430037B2 (ja) デバッグ支援装置およびデバッグ支援方法
CN107590592B (zh) 作业依赖关系表示方法、作业展示和调度控制方法及装置
CN106293748A (zh) 一种图形化交互式机器视觉系统及其工作方法
US20060066610A1 (en) Method, device, and computer program product for displaying 3D grid in designing configuration model
JP5921765B2 (ja) プログラムグラフ表示装置、プログラムグラフ表示方法およびプログラムグラフ表示プログラム
JP2021119478A (ja) 情報処理装置
JP2005115859A (ja) 自動設計支援システムおよび自動解析評価方法
EP2808765A1 (en) Screen definition device for operating panel
JP6121706B2 (ja) プログラミング方法および装置
JP2003223204A (ja) プログラマブルコントローラのプログラミング方法およびその装置並びに記憶媒体
CN114373430B (zh) 电泳粒子驱动数据的显示方法及装置、设备及介质
JP6018494B2 (ja) プログラミング方法および装置
TWI609313B (zh) 工程工具程式及工程工具
JP4868070B2 (ja) グラフ表示装置およびプログラム
CN114840123A (zh) 工艺规则的配置方法、装置及电子设备
JP2022012394A (ja) ソフトウェア開発環境提供システム、ソフトウェア開発環境提供方法、及びソフトウェア開発環境提供プログラム
CN115933454A (zh) 用于表示工业过程车间的可缩放图的过程图形生成器
JP2011159151A (ja) 画面設計装置および描画部品設定方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201380074147.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13877294

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015504069

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14766809

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112013006688

Country of ref document: DE

Ref document number: 1120130066882

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20157027535

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 13877294

Country of ref document: EP

Kind code of ref document: A1