JP2004046421A - シーケンスシュミレータ - Google Patents

シーケンスシュミレータ Download PDF

Info

Publication number
JP2004046421A
JP2004046421A JP2002201311A JP2002201311A JP2004046421A JP 2004046421 A JP2004046421 A JP 2004046421A JP 2002201311 A JP2002201311 A JP 2002201311A JP 2002201311 A JP2002201311 A JP 2002201311A JP 2004046421 A JP2004046421 A JP 2004046421A
Authority
JP
Japan
Prior art keywords
circuit
ladder
ladder sequence
sequence circuit
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002201311A
Other languages
English (en)
Inventor
Kazuhiro Abe
阿部 和浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Engineering Corp
Original Assignee
Toshiba Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Engineering Corp filed Critical Toshiba Engineering Corp
Priority to JP2002201311A priority Critical patent/JP2004046421A/ja
Publication of JP2004046421A publication Critical patent/JP2004046421A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Abstract

【課題】迅速で正確にラダーシーケンス回路を作成し、かつ、その動作を確認することのできるシーケンスシュミレータを提供すること。
【解決手段】ラダーシーケンス回路作成手段で作成されたラダーシーケンス回路を、予め格納されているグラフィカルパーツ2a〜2eを用いてラダーシーケンス回路に対応した論理回路を作成する。
【選択図】 図9

Description

【0001】
【発明の属する技術分野】
本発明はラダーシーケンス回路を作成し、かつ、その動作を確認することのできるシーケンスシュミレータに関する。
【0002】
【従来の技術】
小規模の生産機械から大規模な電力システム等まで、それらの制御にはシーケンサが用いられている。このシーケンサには、各種のセンサやスイッチ類などの入力要素と、モータやソレノイドなどの出力要素が接続されている。大規模な生産機械では、この入力要素と出力要素の数は膨大となる。
【0003】
一般的にシーケンサには、入力要素と出力要素とを関係付けるラダーシーケンス回路が組まれている。このラダーシーケンス回路は、一般的に設計者が入力装置を操作しながら1要素づつ入力するか、あるいは既存の設備にモジュール化されて記憶されているラダーシーケンス回路を組み合わせて作成する。
【0004】
新たなシーケンス回路を作成する場合、比較的小規模の生産機械については、予め作成されたラダー図を見ながら1要素づつ入力することによってラダーシーケンス回路を組むこともできるが、大規模な電力システムになると、前述のように入出力要素の数が膨大であることから、そのラダーシーケンス回路も複雑となる。そのため、1要素づつ入力する手法では非効率的であることから、例えば、図11に示すように、モジュール化されたラダーシーケンス回路を組み合わせて新たなラダーシーケンス回路を作成する。つまリ、2種類の設備にそれぞれ記憶されている標準ラダーシーケンス11および標準ラダーシーケンス12からモジュールを取り出し、取り出したモジュールを合成するという手法によってラダーシーケンス回路である作成ラダーシーケンス13を作成している。
【0005】
これらによる作成過程では、その作成の途上でラダーシーケンス回路は、机上で動作検証をおこない、動作の正常性を確認しながら作成を進めている。
【0006】
【発明が解決しようとする課題】
上述のような、モジュール化されたラダーシーケンス回路を組み合わせて新たなラダーシーケンス回路を作成する手法によれば、確かに効率的にラダーシーケンス回路を作成することは可能であるが、単に合成という操作によってラダーシーケンス回路を組むことになるから、合成後のラダーシーケンス回路に論理の矛盾を含んでいたり、論理の重複が生じて、それらが原因となって機械が意図しない動きをしたり、暴走したり、逆に動かなくなってしまったり、動作速度が低下するというような不具合が生じる恐れがある。なお、そのような不具合の発生は、大規模なシステムの改造を行う場合にも問題となることがある。
【0007】
そのような不具合を事前に回避するためには、組み上がったラダーシーケンス回路を完全なものとする必要がある。そのために、上述のように、机上でデバックをおこなったり、実際に対象の装置を作動させてみて所望の動きとなるように調整を、いずれも人間が行が、ラダーシーケンス回路図は、非常に複雑なため検証動作が煩雑になり、度々間違いが発生しており、完全なデバッグを行うことが難しい。また、完全なデバッグを行おうとすると、長時間を要することになり、ラダーシーケンス回路が簡単に組み上がるモジュール合成のメリットが半減してしまうことにもなる。
【0008】
なお、そのような不具合は、既存のラダーシーケンス回路に大規模な変更を加えるような場合にも同様に発生する。
【0009】
本発明はこれらの事情にもとづいてなされたもので、迅速で正確にラダーシーケンス回路を作成し、かつ、その動作を確認することのできるシーケンスシュミレータを提供することを目的としている。
【0010】
【課題を解決するための手段】
本発明によれば、操作部と表示部を具えたシーケンスシュミレータであって、
回路図を回路図エディタを用いてシュミレート対象となるラダーシーケンス回路を作成するラダーシーケンス回路作成手段と、
前記ラダーシーケンス回路作成手段で作成された前記ラダーシーケンス回路を、予め格納されているグラフィカルパーツを用いて前記ラダーシーケンス回路に対応した論理回路を作成する論理回路作成手段と、
前記論理回路作成手段により作成された論理回路の動作をシュミレートする動作シュミレート手段とを有することを特徴とするシーケンスシュミレータである。
【0011】
また本発明によれば、前記動作シュミレート手段は、シュミレート対象全体のラダーシーケンス回路に対して一括して適用することができることを特徴とするシーケンスシュミレータである。
【0012】
また本発明によれば、前記動作シュミレート手段は、前記シュミレート対象全体のラダーシーケンス回路を構成しているモジュールのラダーシーケンス回路に対しても適用できることを特徴とするシーケンスシュミレータである。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【0014】
発明者は、かねてからシーケンスシュミレータによるラダーシーケンス回路の作成と、その動作のシュミレーションについて、迅速に正確におこなえる方法についての考察を進めてきた。
【0015】
その結果、今般、ラダーシーケンス回路の作成と、その動作のシュミレーションの確認について、発明者が開発した統合ソフトウエアを用いることによって一括して行うことにより、それらを迅速で正確におこなえることを確認した。この統合ソフトウエアを用いれば、ラダーシーケンス回路の作成途中でも、作成したラダーシーケンス回路の動作を逐次確認することができるので、それらによる確認動作を積み上げていくことで、例えば、電力システムのような大規模なラダーシーケンス回路の場合でも、全体を迅速、かつ、正確に作成することができる。
【0016】
開発した統合ソフトウエアは機能を大別すると、(1)回路図エディタ機能(ラダーシーケンス回路作成手段)、(2)論理回路化機能(論理回路作成手段)、(3)動作シュミレーション機能(動作シュミレート手段)を具えている。
【0017】
特に、この統合ソフトウエアの最大の特徴は、従来はおこなわれていなかったラダーシーケンス回路を論理回路化することにある。煩雑なラダーシーケンス回路を論理回路化することにより、明瞭で分かりやすいビジュアル化し、それにより動作条件の解析を容易にしている。なお、この統合ソフトウエアの開発には、例えば、ソフトウエア「SPICE」(ICの設計・検証を目的として開発されたフリー・ソフトウエア)を用いている。
【0018】
次に、上述の各機能について説明する。
【0019】
(1)回路図エディタ機能
回路図エディタ機能は、専用の回路図エディタを使用してシュミレート対象となるラダーシーケンス回路を作成する機能で、図1(a)に画面を示すような、グラフィカル・パーツブラウザ1と、図1(b)にサンプルを示すような、グラフィカルパーツ2a〜2fのパーツシンボルにより、シュミレート対象となる回路の設定を行う。
【0020】
つまり、図2に画面を示すように、シュミレート対象となるシーケンスは、回路図エディタの所定の「レイヤー(層)」3の上に配置し、レイヤー3の上でグラフィカルパーツ2a〜2fから所定のパーツシンボルを選択して、マウス(不図示)を用いてレイヤー3の上の所定の個所にドラッグ&ドロップして配置する。
【0021】
また、図3に画面を示すように、個々のグラフィカルパーツ2a〜2fの関連付けは、レイヤー3上でメニューから「パーツ関連付け」を選択して「関連付け一覧」を表示させ、該当するリレー(RY)を選択することで関連付けをおこなうことができる。
【0022】
(2)論理回路化機能
回路図エディタ機能により作成されたシュミレート対象となるシーケンス回路図を、論理回路図化する機能で、ラダーシーケンス回路のラダー各段毎に論理化をおこなう。その場合、陽極に接続される端子、または、リレー(RY)をラダー各段の出力端とし、また、陰極に接続された端子、および、当該ラダー段に関連付けされたリレー(RY)をラダー各段の入力端とする。それにより、ラダー各段で関係付けられたリレー(RY)を接続して表現する。
【0023】
次に、ラダーシーケンス回路の論理化の方法について、基本回路について代表例を説明する。
【0024】
[AND回路]
(正論理)の場合は、図4(a)に示したラダーシーケンス回路を、図4(b)に示した、RY2とRY3とを入力する2入力の正論理AND回路に変換する。
【0025】
また、(負論理)の場合は、図5(a)に示したラダーシーケンス回路を、図5(b)に示した、RY2とRY3とを入力する2入力の負論理AND回路に変換する。
【0026】
[OR回路]
(正論理)の場合は、図6(a)に示したラダーシーケンス回路を、図6(b)に示した、RY2とRY3とを入力する2入力の正論理OR回路に変換する。
【0027】
また、(負論理)の場合は、図7(a)に示したラダーシーケンス回路を、図7(b)に示した、RY2とRY3とを入力する2入力の負論理OR回路に変換する。
【0028】
[組合せ回路]
図8(a)に示したラダーシーケンス回路を、図8(b)に示した、RY2と、RY3、RY4のOR回路を出力とするAND回路に変換する。
【0029】
[ラダー回路の組合せ]
ラダー回路同士の組合せで、図9(a)に示したラダーシーケンス回路を、図9(b)に示した、3つの2入力の正論理AND回路に変換する。
(3)動作シュミレーション機能
動作シュミレーション機能は、論理回路化機能によって作成されたラダーシーケンス回路の動作をシュミレートする機能で、論理回路化されたラダーシーケンス回路(論理回路)に対して行い、その結果を図10に示した「論理回路化結果の表示」として表示する。
【0030】
「論理回路化結果の表示」としては、「入力一覧」として、端子番号に対応したパーツ番号と設定値。「出力一覧」としても、端子番号に対応したパーツ番号と設定値。論理回路化したラダーシーケンス回路図を表示している。
【0031】
論理回路のシュミレートは、通常おこなわれている方法、例えば、論理回路にテストパターンを供給し、それにより論理回路の各端子から並列的に出力される信号パターンを多入力帰還形シフトレジスタ(不図示)に入力する。そして、この信号パターンを時間軸方向に圧縮し、多入力帰還形シフトレジスタから出力される信号を解析することでおこなうことができる。これにより、テストパターンを入力して、「出力一覧」に所定の値が表示されれば、論理回路の正しさが確認できる。
【0032】
これらの各機能は、シュミレート対象全体の回路に対して、一括して適用することもできるし、シュミレート対象全体の回路を構成しているモジュールの回路の個々に対しても適用することができる。
【0033】
また、動作シュミレーション機能は、全体のラダーシーケンス回路を作成する過程での、モジュールのラダーシーケンス回路を組合わせて積み上げたラダーシーケンス回路に対しても適用することができる。
【0034】
以上に説明したように、本発明によれば、ラダーシーケンス回路の作成と、その動作のシュミレーションについて、開発した統合ソフトウエアにより一括して行うことができる。
【0035】
それにより、大規模な電力システムの制御の場合でも、迅速で正確なラダーシーケンス回路の作成と、その動作のシュミレーションをおこなうことができる。
【0036】
【発明の効果】
本発明によれば、迅速で正確なラダーシーケンス回路の作成と、その動作のシュミレーションを適確におこなうことができる。
【図面の簡単な説明】
【図1】(a)は、グラフィカル・パーツブラウザの画面と、(b)は、パーツシンボルの例示図。
【図2】操作画面の説明図。
【図3】操作画面の説明図。
【図4】(a)は、基本回路のラダーシーケンス回路図、(b)はその論理回路図。
【図5】(a)は、基本回路のラダーシーケンス回路図、(b)はその論理回路図。
【図6】(a)は、基本回路のラダーシーケンス回路図、(b)はその論理回路図。
【図7】(a)は、基本回路のラダーシーケンス回路図、(b)はその論理回路図。
【図8】(a)は、基本回路のラダーシーケンス回路図、(b)はその論理回路図。
【図9】(a)は、基本回路のラダーシーケンス回路図、(b)はその論理回路図。
【図10】論理回路化結果の表示の画面。
【図11】従来のラダーシーケンス回路の作成の説明図。
【符号の説明】
1…グラフィカル・パーツブラウザ、2a〜2f…グラフィカルパーツ、3…レイヤー

Claims (3)

  1. 操作部と表示部を具えたシーケンスシュミレータであって、
    回路図を回路図エディタを用いてシュミレート対象となるラダーシーケンス回路を作成するラダーシーケンス回路作成手段と、
    前記ラダーシーケンス回路作成手段で作成された前記ラダーシーケンス回路を、予め格納されているグラフィカルパーツを用いて前記ラダーシーケンス回路に対応した論理回路を作成する論理回路作成手段と、
    前記論理回路作成手段により作成された論理回路の動作をシュミレートする動作シュミレート手段とを有することを特徴とするシーケンスシュミレータ。
  2. 前記動作シュミレート手段は、シュミレート対象全体のラダーシーケンス回路に対して一括して適用することができることを特徴とする請求項1記載のシーケンスシュミレータ。
  3. 前記動作シュミレート手段は、前記シュミレート対象全体のラダーシーケンス回路を構成しているモジュールのラダーシーケンス回路に対しても適用できることを特徴とする請求項1記載のシーケンスシュミレータ。
JP2002201311A 2002-07-10 2002-07-10 シーケンスシュミレータ Pending JP2004046421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002201311A JP2004046421A (ja) 2002-07-10 2002-07-10 シーケンスシュミレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002201311A JP2004046421A (ja) 2002-07-10 2002-07-10 シーケンスシュミレータ

Publications (1)

Publication Number Publication Date
JP2004046421A true JP2004046421A (ja) 2004-02-12

Family

ID=31707885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002201311A Pending JP2004046421A (ja) 2002-07-10 2002-07-10 シーケンスシュミレータ

Country Status (1)

Country Link
JP (1) JP2004046421A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014136240A1 (ja) * 2013-03-07 2014-09-12 三菱電機株式会社 ラダープログラム表示プログラムおよびラダープログラム表示装置
US9557726B2 (en) 2012-11-26 2017-01-31 Mitsubishi Electric Corporation Ladder program display device and ladder program display method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9557726B2 (en) 2012-11-26 2017-01-31 Mitsubishi Electric Corporation Ladder program display device and ladder program display method
WO2014136240A1 (ja) * 2013-03-07 2014-09-12 三菱電機株式会社 ラダープログラム表示プログラムおよびラダープログラム表示装置
TWI489233B (zh) * 2013-03-07 2015-06-21 三菱電機股份有限公司 階梯程式顯示程式及階梯程式顯示裝置
CN105074591A (zh) * 2013-03-07 2015-11-18 三菱电机株式会社 梯形图程序显示程序及梯形图程序显示装置

Similar Documents

Publication Publication Date Title
JP2862886B2 (ja) Asic用計算機支援設計システム
CA2108538C (en) Digital circuit design assist system for designing hardware units and software units in a desired circuit and method thereof
US6173246B1 (en) Method and system for a unified process automation software system
US20070198240A1 (en) Solver for simulating a system in real time on a programmable hardware element
US20080046227A1 (en) Emulator of a controller of an industrial plant, in particular of an electric energy generating plant
JP5489958B2 (ja) 試験テーブル生成装置及びその方法
WO2014066593A2 (en) Self-testing graphical component algorithm specification
US20090019311A1 (en) Method of testing an electronic system
US20060041417A1 (en) Method for fault analysis using simulation
US8364449B2 (en) Process for automatic creation of wiring simulation
US8301422B2 (en) Process for creating a library of algorithmic representations of electronic equipment
CN111308910A (zh) 电力系统仿真教学平台
US6941261B1 (en) Cause and effect logic application implementation
JP5056511B2 (ja) 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法
CN101866373A (zh) 用于电子设计自动化的执行监视器
JP2004046421A (ja) シーケンスシュミレータ
US20090182544A1 (en) Multiple chassis emulation environment
WO2010116547A1 (ja) 装置設計製造支援システム
Ahmad et al. Automatic generation of Human Machine Interface screens from component-based reconfigurable virtual manufacturing cell
US20110126052A1 (en) Generation of Test Information for Testing a Circuit
JPH09245076A (ja) 配線板設計装置
Mrozek Design of the mechatronic system with help of UML diagrams
JP2940586B2 (ja) プラント制御装置のシミュレーションテスト方法及びプラント制御装置用シミュレータ
Broenink et al. Conceptual design for controller software of mechatronic systems
JP4355930B2 (ja) 半導体集積回路電源モデル作成方法、プログラムおよび情報処理装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20040319

Free format text: JAPANESE INTERMEDIATE CODE: A712