JP2001501343A - 実時間プロセス制御システムの論理ブロック・パターンを通る信号フローをシミュレートするためのシステムおよび方法 - Google Patents

Abstract

(57)【要約】 実時間プロセス制御システムの論理ブロック・パターンを通る信号フローをシミュレートするための試験システム、およびシミュレートの方法を提供する。このシステムは、（１）シミュレートされるセンサに関連付けられる入力データのデータ・ベース、および制御規則を含み論理ブロック・パターンを構成する規則ベースが入るメモリ、および（２）任意の時間ベースで動作して、入力データを制御規則に適用して論理ブロック・パターンを通る信号フローをシミュレートし、このシミュレートによりシミュレートされた出力データおよび実時間制御システム応答を生成して論理ブロック・パターンを試験するプロセッサを含み、実時間プロセス制御システムの資源が論理ブロック・パターン試験に関連して使用されることを防ぐために、メモリおよびプロセッサが実時間プロセス制御システムから切り離されている。

Description

【発明の詳細な説明】 実時間プロセス制御システムの論理ブロック・パターンを通 る信号フローをシミュレートするためのシステムおよび方法 関連出願の参照 本発明は、１９８６年８月１９日発行のＨｅｎｚｅｌの米国特許第４，６０７ ，２５６号、名称「Ｐｌａｎｔ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ」、１９ ９４年７月２６日発行のＢｌａｎｄらの米国特許第５，３３３，２９８号、名称 「Ｓｙｓｔｅｍ ｆｏｒ Ｍａｋｉｎｇ Ｄａｔａ Ａｖａｉｌａｂｌｅ ｔｏ ａｎ Ｏｕｔｓｉｄｅ Ｓｏｆｔｗａｒｅ Ｐａｃｋａｇｅ ｂｙ Ｕｔｉｌ ｉｚｉｎｇ ａ Ｄａｔａ Ｆｉｌｅ ｗｈｉｃｈ Ｃｏｎｔａｉｎｓ Ｓｏｕ ｒｃｅ ａｎｄ Ｄｅｓｔｉｎａｔｉｏｎ Ｉｎｆｏｒｍａｔｉｏｎ」、および １９９５年１月３１日発行のＳｔａｇｇｓらの米国特許第５，３８６，５０３号 、名称「Ｍｅｔｈｏｄ ｆｏｒ Ｃｏｎｔｒｏｌｌｉｎｇ Ｗｉｎｄｏｗ Ｄｉ ｓｐｌａｙｓ ｉｎ ａｎ Ｏｐｅｎ Ｓｙｓｔｅｍｓ Ｅｎｖｉｒｏｎｍｅｎ ｔ」に開示された発明に関連する。上記で参照された各特許文書は本願の譲受人 に譲渡され、あらゆる目的で参照により本明細書に組み込まれる。 発明の技術分野 本発明は、一般にコンピュータ・システムに関し、さらに詳細には、プロセス 制御システム自体の資源を何も使用せずに、実時間プロセス制御システムの論理 ブロック・パターンを通る信号フローをシミュレートするためのシステムおよび 方法に関する。 発明の背景 ＨＯＮＥＹＷＥＬＬ ＩＮＣ．（所在地アリゾナ州Ｐｈｏｅｎｉｘ）が製造販 売するＴＤＣ３０００工場オートメーション・システムなどの自動化プラント制 御システムは、たとえば製造またはプロセス設備内の各種プロセスを制御し、監 視するためのアルゴリズムと補助装置の包括的セットを含む。制御システムは、 全体的な、または設備の指定された部分内の広範なプロセス要件を満足するよう に作成することができる。従来制御システムは複数のモジュールを含み、これら のモジュールはそれぞれ独自のハードウェア、ソフトウェアおよびファームウェ アを有し、通信バスにより一緒にリンクされて分散型プロセス制御システムを形 成する。システムを分散型にすることにより、設備の拡大または変更に対応させ てシステムを徐々に拡張できる機能が備えられてより高い性能とすることができ る。 自動化されたプラント管理の第１の目的は、全プロセスのプラント全体に渡る 制御を統合し、それによって設備の全体的効率を改良する制御スキームを提供す ることである。第２の目的は、履歴および実時間データを収集し、起こりうる所 望の動作からの偏差に対応させながら設備の運用を監視する、実時間データ取得 および監視スキームを提供することにより制御スキームを設備に結合することで ある。 第１の目的に関しては、米国特許第４，６０７，２５６号は工場および電力会 社プラントの監視および制御のためのプラント全体のシステムを提供している。 これにはシステム内の通信、およびプラント内のプロセスの関連する管理が含ま れる。さらに詳細に述べれば、プラント管理システムは、各種タイプの個別モジ ュールを用いた「トークン・パッシング」配置を組み込む。モジュールは１つま たは複数の共通バス上に配置された別のモジュールとの間で情報を送受信する。 各モジュールは、ネットワーク内のピアのように機能し、個々のネットワーク・ アドレスを割り当てられる。モジュール間で渡されるトークンは、そのトークン を所有するモジュールがバスにアクセスし、バス上に配置された別のモジュール のアドレスに信号を伝送する特権をモジュールに与える。米国特許第４，６０７ ，２５６号で開示されたような自動化された制御システムは、当技術分野では周 知である。 第２の目的に関しては、設備の運用を的確に制御するために、設備の運用パラ メータに関するタイムリーで正確な情報を得ることが重要である。このように、 実施するデータや動作についての要求、およびこれらの要求を満たすことに関し ては、タイミングがすべてである。数万ものセンサや制御可能装置を含む複雑な プラントでは、プラント制御システムの稼働中にデータ・フローの微妙なタイミ ングを乱す相互作用が発生する可能性がある。 各プロセス・プラントはそれぞれ異なるので、カスタマイズされた自動化プラ ント管理システムが非常に高価になることは容易に想像できる。このコストを削 減する努力の中で、ＨＯＮＥＹＷＥＬＬなどの企業は用途に合わせることが可能 な管理システムの解決策、すなわち異なるプロセス・プラント用に構成できる単 一システムを設計開発してきた。たとえばＨＯＮＥＹＷＥＬＬのＴＤＣ３０００ の解決策は構成可能な論理ポイントを含む。典型的な論理ポイントは、多数の構 成可能なサブユニット、すなわち論理ブロックを含む。これらは特定のプロセス ・プラントまたは設備用の制御ストラテジを実現するために必要な論理デバイス を構成するのに使用される。 初期には、プラント管理システムがプラントにインストールされ、論理ポイン トが部分的に構成され、システムが起動されて実時間で試験された。これには、 全部とは言わないまでも多数のプラントの従業員が参加した。一般にシステムの 一部に調整を加えると、システムの別の部分に影響が出た。これらの相互作用の 多くがインストールと試験中に発生したが、あまり頻繁には発生しない相互作用 は、後の完全稼働中に発生してプラントをシャットダウンすることもあった。 後に、実際のシステム資源（処理電力がその典型だが）が相互作用の識別と解 決に使用された。しかし依然として、相互作用の解決中に論理ポイントのどこか 一部を修正するか、または「調整」しただけで、問題を悪化させたり別の相互作 用を発生させたりすることがあった。システム資源を使用した相互作用の識別と 解決は、システム資源を拘束し、それ自身が擬似相互作用の原因となる、つまり 動作中の制御ストラテジの単なる観察が動作制御ストラテジの結果を変える可能 性がある。 このように、当技術分野で必要とされているのは、プロセス制御システム自身 の資源を使用せずに相互作用を識別して解決する方法である。 発明の概要 上記に説明した従来の技術の欠陥に対処するために、本発明の主要な目的は、 プロセス制御システム自身の資源を何も使用せずに、相互作用を識別し、解決す るためのシステムおよび方法を提供することである。 上記の主要な目的の達成において、本発明は実時間プロセス制御システムの論 理ブロック・パターンを通る信号フローをシミュレートするための試験システム 、およびシミュレートの方法を提供する。このシステムは、（１）シミュレート されるセンサに関連付けられる入力データのデータ・ベース、および制御規則を 含み論理ブロック・パターンを構成する規則ベースが入るメモリ、および（２） 任意の時間ベースで動作して、入力データを制御規則に適用して論理ブロック・ パターンを通る信号フローをシミュレートし、このシミュレートによりシミュレ ートされた出力データおよび実時間制御システム応答を生成して論理ブロック・ パターンを試験するプロセッサを含み、実時間プロセス制御システムの資源が前 記論理ブロック・パターン試験に関連して使用されることを防ぐために、このメ モリおよびプロセッサが実時間プロセス制御システムから切り離されている。 このように本発明は、試験される実際の論理ブロック・パターンを含むが、そ の他の点では入力データ、出力データおよびシステム応答をシミュレートする、 完全に独立した試験システムの提供という概念を導入する。実時間プロセス制御 システムから完全に切り離された試験システムの提供により、本発明は実時間プ ロセス制御システムを試験の実施という責任から開放する。これは、試験される 論理ブロック・パターンを実時間プロセス制御システムまたはこれに関連するプ ラントの稼働を含めずに試験することを可能にすることにより、試験費用を削減 する。さらに、プラント制御システムを操作する必要がないため、プラント従業 員の時間が節約される。最後に、完全に独立した操作により、試験システムの時 間ベースを実時間から切り離すことが可能になる（「任意時間」）。実時間プロ セス制御システムでは、データは実時間でシステムに到着し、出発するように制 約される。本発明の試験システムでは、単一の相互作用を詳細に調査するか、ま たは大量のデータを迅速に扱うかといった必要性に応じて、時間ベースを拡張し たり短縮したりできる。 本発明の１つの実施態様では、論理ブロック・パターンの試験が実施されてか ら、実時間プロセス制御システム内に論理ブロック・パターンが複製される。こ の実施態様では、論理ブロック・パターンが実時間プロセス制御システムにイン ストールされる前、おそらく制御されるプラントが存在すらしないうちに、論理 ブロック・パターンを試験する試験システムが実施される。これによってプラン トは、その稼働に有害な相互作用を回避するように、事前に設計することができ て有利である。 本発明の１つの実施態様では、実時間プロセス制御システムは、論理ブロック ・パターンを内蔵するためのファームウェア記憶回路および特定用途向け集積回 路の選択されたものを少なくとも１つ備える。当業者には明らかなように、この ようなプログラム可能論理アレイ（「ＰＡＬ」）および特定用途向け集積回路（ 「ＡＳＩＣ」）などの従来の論理デバイスは、従来のスカラ・コンピュータ・プ ロセッサなどでデータを逐次処理する必要があるときに発生する依存性を除去す ることにより、複数デバイスの同時制御を実現するために使用するのに優れてい る。実時間プロセス制御システムは、論理ブロック・パターンを保存するために もＰＡＬ、ＡＳＩＣおよび他のファームウェアやハードウェア・デバイスを使用 することが好ましい。本発明の試験実施コンピュータは実時間で動作することに 制約されないので、論理ブロック・パターンはコンピュータ・メモリに保存され 、逐次実行することが可能であり、時間ベースは準同時的逐次実行を行うために 簡単にシフトする。 本発明の１つの実施態様では、試験システムはさらにデータ入力装置を備え、 シミュレートされた出力データおよび実時間制御システム応答の、それらの期待 値からの偏差の関数として、制御規則の変更を可能にする。最適には、論理ブロ ック・パターンの試験で望ましくない相互作用が検出され、これらの相互作用が 解決されるので、本発明によって論理ブロック・パターンは相互作用を除去する ように変更することが可能になる。結果は、すべての望ましくない相互作用が除 去されるまで、論理ブロック・パターンの「デバッグ」を繰り返す処理である。 こうすることによってのみ、論理ブロック・パターンは実時間プロセス制御シス テムに装備する準備が整う。 本発明の１つの実施態様では、シミュレートされた出力データが、実時間プロ セス制御システムのシミュレートされた制御可能装置に関連付けられる。さらに 詳細に述べれば、実時間プロセス制御システムは制御するプラント内のセンサ（ 温度、圧力、フロー速度などの）から入力データを取り出し、またユーザからコ マンド（情報やコマンドの要求など）を取り出して、ユーザに与えるプラントの 動作に関する情報（生産量や設備のブレークダウンなど）、およびプラント内の 制御可能装置（バルブ、モータ、およびヒータなど）を制御する実時間制御シス テムの応答を生成する。 本発明の１つの実施態様では、試験システムは論理ブロック・パターンを関連 するグラフィカル・ブロック素子の集まりとして表示する表示画面をさらに含む 。図示して説明する実施態様では、ウィンドウのグラフィカル・ユーザ・インタ ーフェイス（「ＧＵＩ」）環境を効果的に用いて、論理ブロック・パターンを直 感的に理解しやすい形式で表示する。当業者はＧＵＩや制御環境でのＧＵＩの使 用に慣れているものとする。 本発明の１つの実施態様では、論理ブロック・パターンの試験中に、関連する グラフィカル・ブロック素子のアクティブなものは、関連するグラフィカル・ブ ロック素子の非アクティブなものとは異なる色が割り当てられる。ブロック素子 の色を変えることにより、本発明のこの実施態様は、相互作業の識別と解決を補 助する表示を生成する。形やテキスト属性などの他の対比インジケータは、本発 明の広範な範囲内にあるものとする。 本発明の１つの実施態様では、任意の時間ベースは非線形である。時間ベース は延長したり、必要に応じて論理ブロック・パターンを迅速に試験するために短 縮したりできる。 ここまで、本発明の特徴および技術的長所の概略を説明したので、当業者はこ の後の本発明の詳細な説明を十分に理解できるであろう。本発明の請求項目の対 象を構成する本発明の特徴および長所は、この後さらに説明される。当業者は本 発明の概念、および本発明と同じ目的で実施される他の構造の変更または設計の 基礎として開示された特定の実施形態を難なく使用できることを認めるであろう 。また当業者は、このような同等の構造が最も広範な形式において本発明の技術 的思想と範囲から逸脱しないことを理解されるであろう。 図面の簡単な説明 本発明およびその長所をさらに完全に理解するために、以降の説明には添付の 図面を参照に用いる。 第１図は、本発明が適切に関連する実時間プロセス制御システムの高レベルな ブロック図を示す。 第２図は、本発明の原理に従った実時間プロセス制御システムの論理ブロック ・パターンを通る信号フローをシミュレートする、コンピュータ・システムの動 作の例示した方法の流れ図を示す。 第３Ａ図は、本発明が適切に実装され運用される環境を備えた、従来のコンピ ュータの斜視図を示す。 第３Ｂ図は、本発明が適切に実装され運用される環境を備えた第３Ａ図のコン ピュータに適切に関連できる、例示された処理回路の高レベルなブロック図を示 す。 第４図は、図示された実施形態に従った論理ブロック・メニュー例のグラフィ カル・ユーザ・インターフェイス画面を示す。 第５図は、図示された実施形態に従った論理ブロック編集フォーム例のグラフ ィカル・ユーザ・インターフェイス画面を示す。 第６図は、図示された実施形態に従った論理ポイント／デバイス制御ポイント ・メニュー例のグラフィカル・ユーザ・インターフェイス画面を示す。 第７図は、図示された実施形態に従った論理ポイント接続メニュー例のグラフ ィカル・ユーザ・インターフェイス画面を示す。 第８図は、図示された実施形態に従った論理ブロック・パターン・リンク記述 子メニュー例のグラフィカル・ユーザ・インターフェイス画面を示す。 第９図は、図示された実施形態に従った論理ブロック移動メニュー例のグラフ ィカル・ユーザ・インターフェイス画面を示す。 第１０図は、図示された実施形態に従ったシミュレータ入力メニュー例のグラ フィカル・ユーザ・インターフェイス画面を示す。 第１１図は、図示された実施形態に従ったシミュレータ出力ダイアログ・ボッ クス例のグラフィカル・ユーザ・インターフェイス画面を示す。 第１２図は、図示された実施形態に従ったＤＣシミュレータ・ボックス例のグ ラフィカル・ユーザ・インターフェイス画面を示す。 第１３図は、図示された実施形態に従ったスキャン速度ダイアログ・ボックス 例のグラフィカル・ユーザ・インターフェイス画面を示す。 詳細な説明 上記のように、本発明は実時間プロセス制御システムの論理ブロック・パター ンを通る信号フローをシミュレートするための試験システムおよびシミュレート の方法に関するものであり、実時間プロセス制御システムは実時間プロセス制御 システムの制御構成またはストラテジを実装するために使用される実際の論理ブ ロックを含む。 本発明の例として示す実施形態は、少なくともメモリおよびプロセッサを含む 。メモリは、シミュレートされるセンサに関連する入力データのデータ・ベース 、および制御規則を含み論理ブロック・パターンを構成する規則ベースを含む。 規則ベースもメモリに保存されることが好ましく、適切なデータ・ベース構造も 有効に利用する点に留意されたい。 プロセッサは任意の時間ベースで適切に動作し、入力データを制御規則に適用 して論理ブロック・パターンを通る信号フローをシミュレートし、シミュレート された出力データおよび実時間制御システム応答を生成して論理ブロック・パタ ーンを試験する。メモリおよびプロセッサは、実時間プロセス制御システムの資 源が論理ブロック・パターン試験に関連して使用されることを防ぐために、実時 間プロセス制御システムから切り離されている。論理ブロック・パターンは、単 一の論理ブロック、または少なくとも論理ポイントの一部に構成される複数の論 理ブロック（たとえば大規模な制御ストラテジ）を表すことができる点も留意す べきである。 本明細書で使用する「含む」または「含まれる」という用語は、制限を設けな い包含を意味する。本明細書で使用する「関連付けられる」という句およびこの 派生句は、中に含む、相互接続する、含む、中に含まれる、何かに接続するまた は何かと接続する、何かに結合するまたは何かと結合する、何かと通信可能な、 並列する、協力する、インターリーブする、何かのプロパティである、何かに結 びつくまたは何かと結びつくなどを意味する。また本明細書で使用する用語「ま たは」は包含的であり、「および、またはのいずれかまたは双方」の意味である 。 上記の実施形態のさらに詳細を説明する前に、本発明の原理に従ってその論理 ブロックまたは論理ポイントがシミュレートされる、実時間プロセス制御システ ムについて説明することが有効であろう。 初めに第１図を参照すると、本発明が適切に関連される、たとえばＨＯＮＥＹ ＷＥＬＬ社のＴＤＣ３０００工場オートメーション・システムのような実時間プ ロセス制御システム（１０）の高レベルなブロック図が示される。ＨＯＮＥＹＷ ＥＬＬ社のＴＤＣ３０００工場オートメーション・システムは、ＨＯＮＥＹＷＥ ＬＬ，ＩＮＣ．（所在地アリゾナ州Ｐｈｏｅｎｉｘ）が製造販売する。例示する プロセス制御システム１０は、図に示すように従来のプラント制御ネットワーク １００を含み、これはユニバーサル制御ネットワーク（「ＵＣＮ」）１１０を介 してプロセス・コントローラ１０５と関連付けられる。 例示するプラント制御ネットワーク１００は、図に示すようにネットワーク・ インターフェイス・モジュール（「ＮＩＭ」）１１５、ユニバーサル・オペレー タ・ステーション・モジュール（「ＵＯＳ」）１２５、アプリケーション・モジ ュール（「ＡＭ」）１３０、履歴モジュール（「ＨＭ」）１３５、コンピューテ ィング・モジュール（「ＣＭ」）１４０、プロセスマネージャ・モジュール（「 ＰＭ」）１５０を含み、また実時間プロセス制御システム１０が制御するプロセ ス・プラントまたは設備に必要な制御および監視機能を実行する必要に応じて、 これらのモジュールの複製を（アプリケーションに依存するモジュールなど図示 されていないこの他のモジュールも）含む可能性がある。上記で識別されたモジ ュールは、ローカル制御ネットワーク（「ＬＣＮ」）１４５を介して関連付けら れる。 例示するプロセス・コントローラ１０５は、複数の通信インターフェイス１２ ０に関連付けられ、たとえばアナログ、デジタル、または他の信号などのデータ 信号の送受信用に使用される。図示する実施形態に従うと、データ信号は電気的 に適切に通信可能であり、代替実施形態ではデータ信号は光、磁気、または同様 のものの組み合わせによっても通信可能である。 例示する通信インターフェイス１２０は、図に示すようにアナログ入力信号（ 「Ａ／Ｉ」）、アナログ出力信号（「Ａ／Ｏ」）、デジタル入力信号（「Ｄ／Ｉ 」）、およびデジタル出力信号（「Ｄ／Ｏ」）の送受信を実行する。これらの例 示する信号は、プロセス・コントローラ１０５とＵＣＮ１１０を介して、プラン ト制御ネットワーク１００とバルブ、圧力スイッチ、圧力ゲージ、熱電対、また はその他の感知／制御装置などの各種の従来の現場装置（図示せず）との間で適 切に通信される。 図示する実施形態に従うと、プロセス・コントローラ１０５は、全体的または 部分的に論理ポイントとして機能するようにプログラム可能である。論理ポイン トは、複数の関連する論理ブロックを備える。図示する実施形態に従えば、ＨＯ ＮＥＹＷＥＬＬ社のＴＤＣ３０００の各論理ブロックは複数の従来の個別型（た とえば「ＡＮＤ」、「ＯＲ」、「ＮＡＮＤ」、「ＮＯＲ」、「ＮＯＴ」、「ＥＯ Ｒ」など）とアナログ型デバイス（たとえば「Ｌｔｅ」、「Ｇｔｅ」、「Ｇｔ」 など）を備えるが、各論理ブロックは適切なソフトウェア、ファームウェア、ま たはハードウェア・ベースにすることができる。複数の論理ブロックは制御スト ラテジの実装に使用される適切に配置された単一の論理ポイントを構成し、ここ では構成可能な複数の論理ブロックの１つ１つは、本発明の原理に従った望まし い制御動作を実行するための論理ブロック・パターンの実装が可能である。 ＨＯＮＥＹＷＥＬＬ社のＴＤＣ３０００工場オートメーション・システムの論 理ポイントは、論理コンポーネントまたはゲートを表す論理ブロックを最大２４ 個含むように適切に構成できる。当業者は、この限界が設計ベースであり、また 典型的な論理ブロックは、プログラム可能アレイ論理（「ＰＡＬ」）と、プログ ラム可能論理アレイ（「ＰＬＡ」）、デジタル信号プロセッサ（「ＤＳＰ」）、 現場プログラム可能ゲート・アレイ（「ＦＰＧＡ」）、特定用途向け集積回路（ 「ＡＳＩＣ」）、大規模集積回路（「ＬＳＩＩ）、超大型集積回路（「ＶＬＳＩ 」）または同様の実施形態などのプログラム可能論理デバイスとを含む、任意の 適切に配置されたプログラム可能処理回路を含み、論理ブロック、およびさら に一般的には本明細書で説明する論理ポイントを備える各種タイプの回路を形成 することが可能であることを理解されるであろう。 例示する実施形態は単一のプラント制御ネットワーク１００およびプロセス・ コントローラ１０５だけを含むが、プロセス制御システム１０の代替実施形態で は、１つまたは複数のＵＣＮ１１０を介してプラント制御ネットワーク１００に 関連付けられた複数のプロセス・コントローラ１０５、またはこの逆の構成を適 切に含むことが可能である点にも留意されたい。 例示するＮＩＭ１１５は、ＵＣＮ１１０とＬＣＮ１４５との間のデータ信号の 通信を実行することにより、これらの間のインターフェイスを提供する。 例示するＵＯＳ１２５は、１人または複数のプラント・オペレータ用のワーク ステーションであり、１人または複数のプラント・オペレータとプラントのプロ セスとの間の通信のために、グラフィカル・ユーザ・インターフェイス（「ＧＵ Ｉ」）などのオペレータ・インターフェイスを含む。ＵＯＳ１２５とプラント制 御ネットワーク１００の他の任意のモジュールとの間のすべての通信は、ＬＣＮ １４５を用いて実施される。ＵＯＳ１２５は、ＬＣＮ１４５上のデータ、および プラント制御ネットワーク１００の他の任意のモジュールから、またはＵＣＮ１ １０を介してプロセス・コントローラ１０５から使用可能な資源とデータにアク セスする。 例示するＡＭ１３０は、プロセス・コントローラ１０５が実行するプロセス制 御機能にサポートされて、データ取得、アラーム、バッチ履歴収集および連続制 御コンピュータ機能などの追加のデータ処理機能を必要に応じて提供する。ＡＭ １３０のデータ処理機能は、適切に配置された従来のプロセッサおよび関連する メモリ（図示せず）により与えられる。 例示するＨＭ１３５は、大規模データ記憶装置を備える。ＨＭ１３５は、例え ば少なくとも１台の適切に配置された従来のディスク大容量記憶装置を含む。デ ィスク大容量記憶装置は、データの大容量記憶を備えることができる。このよう な大容量記憶装置に保存されるデータのタイプは、一般にトレンド履歴またはこ のようなトレンドが判定されるデータ、画面を構成または形成するデータ、プロ グラムのコピー、データ・ベースなどである。 例示するＣＭ１４０は、例示する物理モジュールの標準または共通ユニットを 使用して、中規模から大規模の汎用データ処理システムがＬＣＮ１４５上のプラ ント制御ネットワーク１００の他のモジュールと、またＮＩＭ１１５とＵＣＮ１ １０を介してプロセス・コントローラ１０５と通信することを可能にする。ＣＭ １４０の従来のデータ処理システムは、監視、最適化、汎用ユーザ・プログラム の準備、および一般に高レベルのプログラム言語で作成されたこのようなプログ ラムの実行を行う。これらのデータ処理システムは、当技術分野で周知のように 、従来の通信システム、すなわちネットワーク、および通信ラインを介して同様 の他のシステムと通信することができる。 例示するＣＭ１４０は、適切に配置された従来の任意のコンピュータ、または 複数のコンピュータを備えることができる。このようなコンピュータの１例とし ては、ＣＭ１４０で使用されている、ＨＯＮＥＹＷＥＬＬ，ＩＮＣ．（所在地ミ ネソタ州Ｍｉｎｎｅａｐｏｌｉｓ）が販売するＨＯＮＥＹＷＥＬＬ社のＤＰＳ‐ ６、またはＨＥＷＬＥＴＴ‐ＰＡＣＫＡＲＤ社（所在地９４３０４ カリフォル ニア州Ｐａｌｏ Ａｌｔｏ，Ｈａｎｏｖｅｒ Ｓｔ．３０００）のＨＥＷＬＥＴ Ｔ‐ＰＡＣＫＡＲＤ（「ＨＰ」）ＰＡ−ＲＩＳＣシステムの２つが挙げられる。 例示するＰＭ１５０は、それぞれ特定のタスクを専門に実行する複数のプロセ ッサを有する処理アーキテクチャを使用して、柔軟性があり強力なプロセススキ ャンおよび制御機能を備える。ＰＭ１５０は、拡張プロセスマネージャ・モジュ ール（「ＡＰＭＭ」）および入出力サブシステム（図示せず）を含む。 ＡＰＭＭは、通信プロセッサとモデム、入出力リンク・インターフェイス・プ ロセッサ、および制御プロセッサからなる。通信プロセッサは、高性能ネットワ ーク通信を行うように最適化され、ネットワーク・データ・アクセスやピアツー ピア通信などの機能を実行する。制御プロセッサは、ユーザのプログラミング機 能を含む規制、論理、および順次機能を専門に実行する。通信および入出力処理 が別個の専用ハードウェアにより実行されるので、制御プロセッサの全機能を制 御ストラテジの実装に適用することができる。入出力リンク・インターフェイス ・プロセッサは、入出力サブシステムに対するインターフェイスである。 入出力サブシステムは、冗長入出力リンクと入出力プロセッサからなる。これ らの入出力プロセッサは、データ取得と制御機能の双方のための現場入出力を処 理する。入出力プロセッサは、たとえばＡＰＭＭとは独立してエンジニアリング ・ユニット変換やアラーム制限チェックなどの機能を備える。制御動作はＡＰＭ Ｍ内で実行され、すべてのデータ取得は入出力プロセッサで実行される。プロセ ス技術者は、最大限のＡＰＭ設計制限内で、ポイント・タイプと制御ストラテジ の割り当てについて完全に柔軟性のある選択が可能である。 例示するＬＣＮ１４５は、従来の高速通信バスを適切に使用して、例示するモ ジュール（たとえばＵＯＳ１２５、ＡＭ１３０など）を相互接続する。このよう なバスは、ＮＩＭ１１５、ＡＭ１３０、ＨＭ１３５などのデータ・ソースとＵＯ Ｓ１２５、ＡＭ１３０およびＣＭ１４０などのこれらのデータの主要なユーザと の間の主要データ転送パスとなる。またこのバスは、メモリ画像などのデータの 大きなブロックが、そこを通ってＨＭ１３５などの１つのモジュールからＵＯＳ １２５などの別のモジュールに適切に移動できる適切な通信媒体となる。 有用なプロセス制御システム１０の完全な説明は、本特許文書と譲受人を同じ くし、あらゆる目的のために参照として本明細書に組み込まれる米国特許第４， ６０７，２５６号に記載されている。 次に第２図を参照すると、第１図で例示された実時間プロセス制御システム１ ０の論理ブロック・パターンを通る信号フローをシミュレートする方法例（２０ ０）の流れ図が示されている。例示する論理ブロック・パターンは、単一の論理 ブロック、複数の論理ブロック、論理ポイントを表すことができる。例示する方 法２００は、コンピュータ（２０５）内、さらに詳細に述べれば従来の処理回路 （２１０）に関連して適切に実装されて動作させられる。 最初にユーザは、プロセス設備で使用するためのシミュレートされるセンサに 関連する入力データ、たとえば第１図を参照して説明したバルブ、圧力スイッチ やゲージ、熱伝対または同様の感知／制御装置などに関連する入力データのデー タ・ベースを決め（プロセス・ステップ２１５）、データ・ベースをメモリに保 存する。またユーザは、制御規則を含み、これもプロセス設備で使用するための 論理ブロック・パターンを構成する規則ベースも決め、規則ベースをメモリに保 存する（プロセス・ステップ２２０）。論理ブロック・パターンを構成する個々 の制御規則も、複数の制御規則も、実際の論理ブロックを備える従来の個別型お よびアナログ型デバイスを表し、これは第１図のプロセス・コントローラ１０５ 内に構成することができる。プロセス・ステップ２１５と２２０は順に表示され ているが、実際は同時に、または逆の順序で実行することが可能である。 ユーザは、シミュレーション・プロセスを開始する（プロセス・ステップ２２ ５）。例示するコンピュータ２０５（および例示する処理回路２１０も含まれる ）は、少なくとも１つの論理ブロック・パターンまたはシミュレーション・プロ セスの進行状況を示す１つまたは複数の画面を表示する。その表示はコンピュー タ２０５に関連付けられた従来の表示装置上に表示される（プロセス・ステップ ２３０）。表示は、関連するグラフィカル・ブロック素子の集合として表示する ことが望ましい。 関連するグラフィカル・ブロック素子の集合は、ウィンドウ環境（たとえばＧ ＵＩ）に適切に表示され、論理ブロック・パターンを直感的に理解しやすい形式 で表示する。当業者は、ウィンドウを用いた方法と制御環境における適応性に慣 れているものとする。１つの有効な実施形態では、論理ブロック・パターンの試 験中、関連するグラフィカル・ブロック素子の中のアクティブなものに、関連す るグラフィカル・ブロック素子の非アクティブなものとは異なる色を適切に割り 当てることができる。ブロック素子の色付けを変えることにより、この実施形態 は相互作用の識別と解決を補助する表示を生成する。たとえば形やテキスト属性 などの他の対比インジケータは、当然本発明の範囲内にあるものとする。 例示するコンピュータ２０５は、任意の時間ベースで動作し、入力データを制 御規則に適用して論理ブロック・パターンを通る信号フローをシミュレートし、 シミュレートされた出力データおよび実時間制御システム応答を生成し、これに よって論理ブロック・パターンを試験する（プロセス・ステップ２３５）。制御 規則への入力データの適用、論理ブロック・パターンを通る信号フローのシミュ レーション、およびシミュレートされた出力データと実時間制御システム応答の 生成は、コンピュータ２０５上でオフラインで、または実時間プロセス制御シス テム１０から切り離して実行され、この論理ブロック・パターン試験に関連して 実時間プロセス制御システムの資源が使用されることを防ぐ。 コンピュータ２０５は、試験される論理ブロック・パターンを含むが、その他 の点では入力データ、出力データおよびシステム資源をシミュレートする、完全 に独立した試験システムの提供という概念を導入する。実時間プロセス制御シス テム１０から完全に切り離された試験システム２００の提供により、図示する実 施形態はプロセス制御システム１０を試験の実施という責任から開放する。これ は、プロセス制御システム１０またはこれに関連するプラントの動作を含めずに 論理ブロック・パターンを試験することを可能にすることにより、試験費用を削 減する。プラントのプロセス制御システムを扱う必要がないため、プラント従業 員の時間が節約される。 最後に、完全に独立した動作により、試験システムの時間ベースを実時間から 切り離して「任意時間」にすることが可能になる。実時間プロセス制御システム １０では、データは実時間でシステムに到着し、出発するように制約される。図 示する実施形態の試験システム２００では、単一の相互作用を詳細に調査するか 、または大量のデータを迅速に扱うかといった必要性に応じて、時間ベースを拡 張したり短縮したりできる。任意時間ベースは非線形であり、時間ベースは延長 したり、必要に応じて論理ブロック・パターンを迅速に試験するために短縮した りできる。＄ コンピュータ２０５はシミュレートされた出力データおよび実時間制御システ ム応答を分析する（プロセス・ステップ２４０）。シミュレートされた出力デー タまたは実時間制御システム応答のそれらの期待値からの偏差に許容できないも のが発生した場合（判断ステップ２４５のＹＥＳ分岐）、試験システム２００は 偏差の関数として規則ベースを適切に変更し（プロセス・ステップ２５０）、図 示する実施形態のシミュレーション・プロセスが少なくとも部分的に再開される 。変更ステップは自動、手動、またはこれらを適切に組み合わせることができる 。偏差判定は、従来の応用数学、統計学または同様の数式やアプリケーションに 従って適切に実行される。 最適には、論理ブロック・パターンの試験で望ましくない相互作用が検出され 、これらの相互作用が解決されるので、図示する実施形態によって論理ブロック ・パターンは相互作用を除去するように変更することが可能になる。結果は、す べ ての望ましくない相互作用が除去されるまで、論理ブロック・パターンの「デバ ッグ」を繰り返す処理である。こうすることによってのみ、論理ブロック・パタ ーンは実時間プロセス制御システム１０に装備する準備が整う。 上記で説明した論理ブロック・パターンの試験に続いて、論理ブロック・パタ ーンは実時間プロセス制御システム１０に適切に複製され（プロセス・ステップ ２５５）、さらに詳細に述べれば、プロセス・コントローラ１０５の論理ブロッ ク内に複製される。したがって、論理ブロック・パターンが実時間プロセス制御 システムにインストールされる前、おそらく制御されるプロセス・プラントが存 在すらしないうちに、論理ブロック・パターンを試験する試験システムが実施さ れる。これによってプラントは、その稼働に有害な相互作用を回避するように、 事前に設計することができて有利である。 図示する実施形態に従うと、論理ブロック・パターンの試験された「制御構成 」は、実時間プロセス制御システム１０（たとえばＨＯＮＥＹＷＥＬＬ社のＴＤ Ｃ３０００）にエクスポートするために、データ・ベースなどのメモリに適切に 復元される。エクスポートは従来の手順を用いて実行され、論理ブロック・パタ ーン、すなわち制御構成を上記で説明したオフライン・プロセスから取り出し、 これを実時間プロセス制御システム１０にインポートする。これはＡＳＣＩＩフ ァイルが入ったディスクの移動と同じように簡単に実行できる点に留意されたい 。 ＨＯＮＥＹＷＥＬＬ社のＴＤＣ３０００の論理ポイントは、複数の従来の個別 型およびアナログ型デバイスを備えるが、実時間プロセス制御システム１０の代 替実施形態は、本明細書で説明し、請求される１つまたは複数の論理ブロックま たは論理ポイントを備える各種タイプの回路を構成するための、ＰＡＬとＰＬＡ 、ＤＳＰ、ＦＰＧＡ、ＡＳＩＣ、ＬＳＩ、ＶＬＳＩまたは同様のものなどのプロ グラム可能な論理デバイスをおそらく含むプログラム可能な処理回路を適切に配 置して、適切に実装することができる点にも留意するべきである。 本発明の１つの実施形態では、実時間プロセス制御システムは、論理ブロック ・パターンを内蔵するためのファームウェア記憶回路および特定用途向け集積回 路の選択されたものを少なくとも１つ備える。当業者には明らかなように、ＰＡ ＬとＰＬＡ、ＤＳＰ、ＦＰＧＡ、ＡＳＩＣ、ＬＳＩ、ＶＬＳＩおよび同様のもの などの従来の論理デバイスは、従来のスカラ・コンピュータ・プロセッサなどで データを逐次処理する必要があるときに発生する依存性を除去することにより、 複数デバイスの同時制御を実現するために有効に使用される。実時間プロセス制 御システム１０は、論理ブロック・パターンを保存するためにもＰＡＬとＰＬＡ 、ＤＳＰ、ＦＰＧＡ、ＡＳＩＣ、ＬＳＩ、ＶＬＳＩおよび他のファームウェアや ハードウェア・デバイスを使用できる。本発明の試験実施コンピュータは実時間 で動作することに制約されないので、論理ブロック・パターンはコンピュータ・ メモリに適切に保存して、逐次実行することが可能であり、時間ベースは準同時 的逐次実行を行うために簡単にシフトする。 次に第３Ａ図を参照すると、本発明が適切に実装され操作される環境を提供す る従来のコンピュータ２０５、パーソナル・コンピュータ（「ＰＣ」）の斜視図 が示されている。本発明はパーソナル・コンピュータ環境のアプリケーションに 制限されないので、第３Ａ図は図示するだけである。 例示するＰＣ２０５は、表示装置すなわちモニタ３１０、各種の電子部品（第 ３Ｂ図を参照して説明する）が装備されたメイン・シャーシ３２０、およびキー ボード３５０とマウス３６０を含む例示する複数の従来のユーザ・インターフェ イスを含む。 表示装置３１０、キーボード３５０およびマウス３６０は、一緒になってＰＣ ２０５とユーザ（図示せず）との間の通信を可能にする。メイン・シャーシ３２ ０は、図示するように専用ハードウェア・リセット・スイッチ３３０（ユーザが リセット・スイッチ３３０を押したときにＰＣ２０５をリブートまたはリスター トする、メイン・シャーシ３２０内のハードウェア・リセット回路（図示せず） をトリガするために使用される）、および電源スイッチ３４０（ＰＣ２０５に対 する電力の中断および復旧ができる）を含む。電力の中断および復旧は、ＰＣ２ ０５のリスタートを引き起こす。 表示装置３１０は、ＰＣ２０５内で実行される従来のＧＵＩオペレーティング ・システム（図示せず）の制御の下で、グラフィカル・データを表示する領域を 備えている。ＧＵＩオペレーティング・システムは、ＰＣ２０５上で実行される 各種のユーザが選択したアプリケーション・タスクの中でのコンピュータ資源の 分割を管理する。この分割には、表示装置３１０の領域を、ユーザが選択したア プリケーション・タスクの各々に対応するデータを表示する複数の適切に配置さ れたウィンドウに分割することが含まれる。各ウィンドウは、ユーザの要求によ って、表示装置３１０に表示される領域の一部または全部を適切に占めることが できる。各ウィンドウは、全体または一部に関わらず、相互に適切に重ね合わせ ることができる。 コンピュータは一般的にＰＣ２０５を使用して図示されているが、本発明の原 理は、実時間プロセス制御システムの論理ブロック・パターンを通る信号フロー をシミュレートするために適切に配置された任意のコンピュータ・システムに実 装され、かつ使用できる。これらのコンピュータ・システムには、ラップトップ ／ノートブック、ミニ、メイン・フレームおよびスーパ・コンピュータや、狭域 、大都市圏、および広域ネットワークなどのコンピュータのネットワークが含ま れる点に留意するべきである。 次に第３Ｂ図には、本発明が適切に実装され、動作させられる環境を提供する 、ＰＣ２０５などのコンピュータに適切に関連付けられた例示する処理回路（２ １０）の高レベル・ブロック図が示されている。処理回路２１０は、図示するよ うにプロセッサ３７０、従来のランダム・アクセス・メモリ（「ＲＡＭ」）３７ ５、バス・コントローラ回路（３８０）、従来の読み取り専用メモリ（「ＲＯＭ 」）３８５、従来のビデオ・ランダム・アクセス・メモリ（「ＶＲＡＭ」）３９ ０および周辺ポートのセット３９５を含む。例示するホスト・バス３９７は、図 に示すようにプロセッサ３７０、ＲＡＭ３７５およびバス・コントローラ回路３ ８０を関連付けるために適切に使用される。例示する入出力（「Ｉ／Ｏ」）バス ３９８は、図に示すようにバス・コントローラ回路３８０、ＲＯＭ３８５、ＶＲ ＡＭ３９０および周辺ポートのセット３９５を関連付けるために適切に使用され る。周辺ポートのセット３９５は、任意の１つまたは複数の適切に配置された従 来の周辺装置のセットとの通信のために、入出力バス３９８をこれらの装置に適 切に結合する。周辺ポートのセット３９５の中に、１つまたは複数のシリアルま たはパラレル・ポートを適切に含むことができる。 バス・コントローラ回路３８０は、ホスト・バス３９７と入出力バス３９８を 関連付ける適切な手段であり、これによって双方間の通信用のパスと管理を提供 する。図示するバス３９７と３９８の各々は、信号を乗せて運ぶためのドライブ ・カレントを必要とする。したがって図示する回路は、必要なドライブ・カレン トを供給する従来のシステム・コントローラ（図示せず）と一緒に動作する。図 示する回路は、単一のバスだけを有するか、または３つ以上のバスを有するよう に適切に実装できるのは当然である。 図示する実施形態に従うと、例示するＲＡＭ３７５は、プロセッサ３７０が実 行するタスクの保存用に、少なくとも部分的に適切に利用できる。プロセッサ３ ７０は１つまたは複数の保存されたタスクの実行に際して、例示するＶＲＡＭ３ ９０にアクセスして表示装置３１０上にデータを表示できる。上記で述べたよう に、これらのタスクの１つまたは複数は、本発明の原理を適切に具現化し、実時 間プロセス制御システム１０の論理ブロック・パターンを通る信号フローをシミ ュレートする。 シミュレートされるセンサに関連付けられた入力データのデータ・ベース、お よび制御規則を含み論理ブロック・パターンを構成する規則ベースに１つまたは 複数のタスクが関連付けられる。プロセッサ３７０の実行は任意の時間ベースで 実施され、入力データが制御規則に適用されて論理ブロック・パターンを通る信 号フローがシミュレートされ、シミュレートされた出力データと実時間制御シス テム応答を生成して論理ブロック・パターンを試験する。 有効な代替実施形態では、処理回路２１０は全体または一部が、適切な処理構 成に置換されるかまたはこれと組み合わされる。この構成には、本明細書で説明 し請求する各種タイプの回路を構成するための、ＰＡＬとＰＬＡ、ＤＳＰ、ＦＰ ＧＡ、ＡＳＩＣ、ＬＳＩ、ＶＬＳＩまたは同様のものなどのプログラム可能な論 理デバイスを含む。 従来の処理システム・アーキテクチャについては、Ｃｏｍｐｕｔｅｒ Ｏｒｇ ａｎｉｚａｔｏｉｎ ａｎｄ Ａｒｃｈｉｔｅｃｔｕｒｅ、Ｗｉｌｌｉａｍ Ｓ ｔａｌｌｉｎｇｓ著、ＭａｃＭｉｌｌａｎ Ｐｕｂｌｉｓｈｉｎｇ Ｃｏ．（１ ９９３年、第３版）に詳しく説明されている。従来の処理システム・ネットワー ク設計については、Ｄａｔａ Ｎｅｔｗｏｒｋ Ｄｅｓｉｇｎ、Ｄａｒｒｅｎ Ｌ．Ｓｐｏｈｎ著、ＭｃＧｒａｗ−Ｈｉｌｌ，Ｉｎｃ．（１９９３年）に詳しく 説明されている。また従来のデータ通信については、Ｄａｔａ Ｃｏｍｍｕｎｉ ｃａｔｉｏｎｓ Ｐｒｉｎｃｉｐｌｅｓ，．Ｒ．Ｄ．Ｇｉｔｌｉｎ、Ｊ．Ｆ．Ｈ ａｙｅｓおよびＳ．Ｂ．Ｗｅｉｎｓｔｅｉｎ著、Ｐｌｅｎｕｍ Ｐｒｅｓｓ（１ ９９２年）とＴｈｅ Ｉｒｗｉｎ Ｈａｎｄｂｏｏｋ ｏｆ Ｔｅｌｅｃｏｍｍ ｕｎｉｃａｔｉｏｎｓ、Ｊａｍｅｓ Ｈａｒｒｙ Ｇｒｅｅｎ著、Ｉｒｗｉｎ Ｐｒｏｆｅｓｓｉｏｎａｌ Ｐｕｂｌｉｓｈｉｎｇ（１９９２年、第２版）に詳 しく説明されている。前記の各出版物は、すべての目的のための参照として本明 細書に組み入れられる。 次に第４図を参照すると、図示する実施形態に従った例示する論理ブロック・ メニュー（４００）のＧＵＩ画面が示される。例示する画面４００は、「ウィン ドウ」ベースであり、たとえば第３Ａ図のマウス３６０などの従来のマウスを使 用して適切にアクセスできる。関連するグラフィカル・ブロック素子の集合は、 直感的に理解しやすい形式で論理ブロック・パターンを表示する（当業者は、ウ ィンドウ技術および処理または制御環境における使用に慣れているものとする） 。 図示する実施形態に従うと、画面４００によりユーザ（図示せず）はマウスを クリックして、表示された複数の論理ブロック表示の１つ１つを個別に選択でき る。ユーザが特定の論理ブロック表示を「ダブル」クリックすると、関連する構 成フォームが開かれる。 選択された、またはアクティブになった論理ブロックは、点線で囲まれて強調 表示されるか、代替方法では、アクティブになった論理ブロックに非アクティブ なものとは異なる色が割り当てられる。ここでも、論理ブロック素子を対比でき るように強調表示することにより、本実施形態で相互作用に関してユーザを補助 する表示が生成される。形やテキスト属性などの他の対比インジケータは、本発 明の範囲内にあることは当然である。 次に第５図を参照すると、図示された実施形態に従った例示する論理ブロック 編集フォーム（５００）のＧＵＩ画面が示されている。例示される編集フォーム ５００は、特定の論理ブロック表示を「ダブル」クリックしてこの構成フォーム を開くことにより使用可能になる。 次に第６図を参照すると、図示された実施形態に従った例示する論理ポイント ／デバイス制御ポイント・メニュー（６００）のＧＵＩ画面が示されている。例 示するメニュー６００は、複数の選択可能なフィールドを含む。（１）「Ｇｏ ｔｏ＞Ｎｅｘｔ」フィールドを選択すると、コンピュータ３０５はユーザの注目 点または注意を変更し、ソート順で次のポイントの論理ブロック・ページに関連 する画面を表示する。（２）「Ｇｏ ｔｏ＞Ｐｒｅｖｉｏｕｓ」フィールドを選 択すると、コンピュータ３０５はユーザの注目点または注意を変更し、ソート順 で直前のポイントの論理ブロック・ページに関連する画面を表示する。（３）「 Ｇｏ ｔｏ＞Ｆｉｒｓｔ」フィールドを選択すると、コンピュータ３０５はユー ザの注目点または注意を変更し、ソート順で先頭のポイントの論理ブロック・ペ ージに関連する画面を表示する。（４）「Ｇｏ ｔｏ＞Ｌａｓｔ」フィールドを 選択すると、コンピュータ３０５はユーザの注目点または注意を変更し、ソート 順で最後のポイントの論理ブロック・ページに関連する画面を表示する。 「Ｄｉｓｐｌａｙ Ｃｏｎｎｅｃｔｉｏｎｓ」フィールドを選択すると、コン ピュータ３０５は論理ポイントの入力および出力接続を表示するボックスを開く （ここで第７図を参照すると、図示された実施形態に従った例示する論理ポイン ト接続メニュー（７００）のＧＵＩ画面が示されている）。 「Ｓａｖｅ Ｐｏｉｎｔ」フィールドを選択すると、コンピュータ３０５はプ ロジェクト・データ・ベースの現在のポイントをメモリに保存する。 「Ｓａｖｅ Ｐａｔｔｅｒｎ Ａｓ」フィールドを選択すると、コンピュータ ３０５は従来の「ウィンドウ」ファイル・ブラウザを開き、論理ポイントの論理 ブロック構成に該当するデータを再使用のためにメモリのファイルに適切に保存 することができる（ここで第８図を参照すると、図示された実施形態に従った例 示する論理ブロック・パターン・リンク記述子メニュー（８００）のＧＵＩ画面 が示されている）。このメニューは、一般記述子とパターン記述を保存するため に用意されている。保存された論理ブロック・パターンは、１つまたは複数の論 理ブロックのテンプレートであると概念的に見ることができる。 図示された実施形態に従い、１つまたは複数のフィールドを編集し、また編集 後に「Ｓａｖｅ」ボタンを適切に選択してパターン・データをメモリ内のファイ ルに書き込み、論理ブロック・ページに戻ることができる。論理ポイントについ ては「論理ミックス」、「論理ブロック構成」および「ポイント論理接続」が保 存され、デバイス制御ポイントについては「ゲート構成」およびポイントの「論 理入力接続」が保存される。後にパターンをポイントに適用する時に、これに関 連する一般記述子がポイント・フォームの対応するフィールドに適切に入力され 、特定の接続に変更される。 「Ｖｉｅｗ Ｐａｔｔｅｒｎ」フィールドを選択すると、論理ブロック・パタ ーン・ファイルを選択するために、同様にコンピュータ３０５が従来の「ウィン ドウ」ファイル・ブラウザを開く。ファイルが選択されると、そのデータが読み 込まれて論理ブロック・ページに表示される。このパターンは、次のオプション に関して説明するように、クリアするか貼り付けることができる。 「Ｃｌｅａｒ Ｐａｔｔｅｒｎ」フィールドは「Ｖｉｅｗ Ｐａｔｔｅｒｎ」 を使用して論理ブロック・パターンがすでに読み込まれている場合に使用可能で あるが、これを選択すると、コンピュータ３０５はパターンをクリアし、現在の 論理ブロック構成の画面を復元する。 「Ｐａｓｔｅ Ｐａｔｔｅｒｎ」フィールドは「Ｖｉｅｗ Ｐａｔｔｅｒｎ」 を使用して論理ブロック・パターンがすでに読み込まれている場合に使用可能で あるが、これを選択すると、コンピュータ３０５はパターンを現在のポイント・ データに貼り付ける。 「Ｕｎｄｏ Ｐａｔｔｅｒｎ Ｐａｓｔｅ」フィールドを選択すると、コンピ ュータ３０５は論理ブロック・パターンを削除するが、これは論理ブロック・パ ターンがすでに現在のポイントに貼り付けられている場合、このポイントが保存 されるまで使用可能である。 「Ｅｄｉｔ Ｂｌｏｃｋ」フィールドを選択すると、コンピュータ３０５は上 記で説明した論理ブロックの「ダブル」クリックと同じ機能を実行する。 「Ｍｏｖｅ Ｂｌｏｃｋ」フィールドを選択すると、コンピュータ３０５は現 在選択されている、またはアクティブになっているブロックの論理ブロック構成 を、１つまたは複数の移動先ブロックに移動する（ここで第９図を参照すると、 図示された実施形態に従った例示する論理ブロック移動メニュー（９００）のＧ ＵＩ画面が示されている）。移動先ブロックが選択されない場合、これはヌルと 解釈され、適切な移動先論理ブロック・メニューが表示され、ユーザに移動先論 理ブロックの識別に関する情報を入力するように促す。 「Ｃｏｐｙ Ｂｌｏｃｋ」フィールドを選択すると、コンピュータ３０５は選 択されたまたはアクティブな論理ブロックの論理ブロック構成を一時的にメモリ に保存し、効果的に「復元」する。このメモリ・コピーを１つまたは複数の論理 ブロックに適用するには、ユーザは次に説明する「Ｐａｓｔｅ Ｂｌｏｃｋ」オ プションを適切に使用できる。 「Ｐａｓｔｅ Ｂｌｏｃｋ」フィールドを選択すると、コンピュータ３０５は 論理ブロック構成のメモリ・コピーを、次に選択されるまたはアクティブになる 論理ブロックに適用する。 「Ｓｔａｒｔ Ｓｉｍｕｌａｔｉｏｎ」フィールドを選択すると、コンピュー タ３０５は本発明の構成された論理ブロック・パターンのシミュレーション・プ ロセスを実行する。シミュレーション中は、アクティブなブロックと接続は上記 で説明したように適切に強調表示される。 「Ｓｔｏｐ Ｓｉｍｕｌａｔｉｏｎ」フィールドを選択すると、コンピュータ ３０５は構成された論理ブロック・パターンのシミュレーション・プロセスを停 止する。 「Ｖａｒｙ Ｉｎｐｕｔｓ」フィールドを選択すると、コンピュータ３０５は 本発明の構成された論理ブロック・パターンに関連するシミュレータ入力バリエ ーション・ダイアログ・ボックスを開く（ここで第１０図を参照すると、図示さ れた実施形態に従った例示するシミュレータ入力メニュー（１０００）のＧＵＩ 画面が示されている）。ユーザはシミュレータ入力バリエーション・ダイアログ ・ボックスを適切に使用して、入力、フラグ、数値または同様のものなどの設定 や変更を実行できる。シミュレータ入力バリエーション・ダイアログ・ボックス は、シミュレーション中は開いた状態にしておくことができるので、入力を変化 させて、上記に説明したように各種の状態で特定の構成を検討することができる 。 「Ｗａｔｃｈ Ｏｕｔｐｕｔｓ」フィールドを選択すると、コンピュータ３０ ５は本発明のシミュレータ出力ダイアログ・ボックスを開く（ここで第１１図を 参照すると、図示された実施形態に従った例示するシミュレータ出力ダイアログ ・ボックス（１１００）のＧＵＩ画面が示されている）。ユーザは適切にシミュ レータ出力ダイアログ・ボックスを使用して、シミュレーション出力を表示でき る。このボックスは、シミュレーション中は開いた状態にしておくことができる ので、出力が検討できる。 「ＤＣ Ｓｉｍｕｌａｔｏｒ」（すなわちデジタル複合）フィールドを選択す ると、コンピュータ３０５は本発明のＤＣシミュレータ・ボックスを開く（ここ で第１２図を参照すると、図示された実施形態に従った例示するＤＣシミュレー タ・ボックス（１２００）のＧＵＩ画面が示されている）。ユーザは適切にＤＣ シミュレータ・ボックスを使用して、ＨＯＮＥＹＷＥＬＬ社のＴＤＣ３０００の 形態などの実時間プロセス制御システム１０の、デジタル複合状態のシミュレー トされた画面を表示できる。このボックスは、シミュレーション中は開いた状態 にしておくことができる。 したがってこのウィンドウは、ユーザにデバイス制御ポイント構成のデバイス 制御部分の実際の動作を試験するための、ＴＤＣ３０００デジタル複合インター フェイスとなる。構成された状態ボックスをクリックすると、不正なコマンドを 示すテキストが表示されるか、またはコマンドの結果を示して状態ボックスの色 が変化することで、シミュレートされたフィードバックがユーザに表示される。 「Ｐｒｉｎｔ」フィールドを選択すると、コンピュータ３０５は論理ブロック 図を印刷するための印刷オプション・ダイアログ・ボックスを開く。このブロッ ク図には、論理接続の表、数値または同様のものを含めることができる。 「Ｓｅｔ Ｓｃａｎ Ｒａｔｅ」フィールドを選択すると、コンピュータ３０ ５はスキャン速度ダイアログ・ボックスを開く（ここで第１３図を参照すると、 図示された実施形態に従った例示するスキャン速度ダイアログ・ボックス（１３ ００）のＧＵＩ画面が示されている）。代替実施形態では他の適切なシミュレー ション・スキャン速度が使用できるが、図示された実施形態に従うと、シミュレ ーション・スキャン速度は０．１秒から３０秒の間に適切に設定される。ユーザ はスキャン速度ダイアログ・ボックスを使用して、スキャン速度を変更する。シ ミュレーション・スキャン速度は設定可能であるので、ユーザは実時間では非常 に高速な状態固有の動作を追跡するために、速度を落としたシミュレーションを 実行することができる。 上記で説明したように、シミュレーションの進行と共に、パルスまたは遅延タ イプのブロックの場合、論理ブロックの実際の状態が論理ブロックの時間的特性 と共に記録される点に留意されたい。各スキャン中に、論理ブロックは実際の状 態や時間的値を反映するように更新することができる。 以上により、本発明は実時間プロセス制御システムの論理ブロック・パターン を通る信号フローをシミュレートするための試験システム、およびシミュレート の方法を提供することが明らかである。このシステムは、（１）シミュレートさ れるセンサに関連付けられる入力データのデータ・ベース、および制御規則を含 み論理ブロック・パターンを構成する規則ベースが入るメモリ、および（２）任 意の時間ベースで動作して、入力データを制御規則に適用して論理ブロック・パ ターンを通る信号フローをシミュレートし、このシミュレートによりシミュレー トされた出力データおよび実時間制御システム応答を生成して論理ブロック・パ ターンを試験するプロセッサを含み、実時間プロセス制御システムの資源が論理 ブロック・パターン試験に関連して使用されることを防ぐために、このメモリお よびプロセッサが実時間プロセス制御システムから切り離されている。 試験される実際の論理ブロック・パターンを含むが、その他の点では入力デー タ、出力データおよびシステム応答をシミュレートする、完全に独立した試験シ ステムが提供される。実時間プロセス制御システムから完全に切り離された試験 システムの提供により、本発明は実時間プロセス制御システムを試験の実施とい う責任から開放する。またこれは、試験される論理ブロック・パターンを実時間 プロセス制御システムまたはこれに関連するプラントの稼働を含めずに試験する ことを可能にすることにより、試験費用を削減する。プラント制御システムを操 作する必要がないため、プラント従業員の時間が節約される。完全に独立した操 作により、試験システムの時間ベースを実時間から切り離すことが可能になる（ 「任意時間」）。実時間プロセス制御システムでは、データは実時間でシステム に到着し、出発するように制約される。本発明の試験システムでは、単一の相互 作用を詳細に調査するか、または大量のデータを迅速に扱うかといった必要性 に応じて、時間ベースを拡張したり短縮したりできる。 本発明およびその長所の詳細を説明したが、最も広範な形式において本発明の 技術的思想および範囲から逸脱することなく、本明細書の各種の変更、置換およ び修正が可能であることを当業者は理解されるであろう。

【手続補正書】特許法第１８４条の８第１項 【提出日】平成１０年１１月９日（１９９８．１１．９） 【補正内容】 補正請求の範囲 １．実時間プロセス制御システム（１０）の論理ブロック・パターンを通る信号 フローをシミュレートするための試験システムであって、 シミュレートされるセンサに関連付けられた入力データのデータベースおよび 実時間で適用された時に相互作用に従う実時間制御規則を含みかつ論理ブロック ・パターンを構成する規則ベースを含むメモリ（３７５）と、 任意の時間ベースで動作して、前記入力データを前記実時間制御規則に適用し て前記論理ブロック・パターンを通る信号フローをシミュレートし、前記シミュ レートによりシミュレートされた出力データおよび実時間制御システム応答を生 成して前記論理ブロック・パターンを試験するプロセッサ（２０５）とを含み、 前記実時間プロセス制御システムの資源が前記論理ブロック・パターン試験に関 連して使用されることを防ぐために前記メモリおよび前記プロセッサが前記実時 間プロセス制御システムから切り離されていることを特徴とする試験システム。 ２．前記論理ブロック・パターンの前記テストに続いて前記論理ブロック・パタ ーンが前記実時間プロセス制御システム内に複製されることを特徴とする請求項 １に記載の試験システム。 ３．前記実時間プロセス制御システム（１０）が前記論理ブロック・パターンを 含むファームウェア記憶回路と特定用途向け集積回路のうちの少なくとも選択さ れた１つを含むことを特徴とする請求項１または２に記載の試験システム。 ４．前記シミュレートされた出力データおよび実時間制御システム応答の期待値 からの前記シミュレートされた出力データおよび実時間制御システム応答の偏差 の関数として前記制御規則を変更することを可能とするデータ入力装置をさらに 含むことを特徴とする先行する請求項のいずれか一項に記載の試験システム。 ５．前記シミュレートされた出力データが前記実時間プロセス制御システムのシ ミュレートされた制御可能な装置に関連付けられることを特徴とする先行する請 求項のいずれか一項に記載の試験システム。 ６．前記論理ブロック・パターンを関連するグラフィカル・ブロック素子の集合 として表示する画面表示（３１０）を有することを特徴とする先行する請求項の いずれか一項に記載の試験装置。 ７．前記論理ブロック・パターンの前記試験中に前記関連するグラフィカル・ブ ロック素子のアクティブなものが前記関連するグラフィカル・ブロック素子の非 アクティブなものと異なる色を割り当てられることを特徴とする請求項６に記載 の試験システム。 ８．前記任意の時間ベースが非線型であることを特徴とする請求項１ないし７の いずれか一項に記載の試験システム。 ９．実時間プロセス制御システム（１０）の論理ブロック・パターンを通る信号 フローをシミュレートするための方法であって、 シミュレートされるセンサに関連付けられた入力データのデータベースおよび 実時間で適用された時に相互作用に従う実時間制御規則を含みかつ論理ブロック ・パターンを構成する規則ベースをメモリに保存するステップと、 任意の時間ベースで前記入力データを前記実時間制御規則に適用して前記論理 ブロック・パターンを通る信号フローをシミュレートし、前記シミュレートによ りシミュレートされた出力データおよび実時間制御システム応答を生成して前記 論理ブロック・パターンを試験するためにプロセッサ（２０５）を動作させるス テップとを含み、前記実時間プロセス制御システムの資源が前記論理ブロック・ パターン試験に関連して使用されることを防ぐために前記保存するステップと動 作させるステップが前記実時間プロセス制御システムから切り離された試験実施 コンピュータ上で実行されることを特徴とする方法。 １０．前記動作させるステップに続いて前記論理ブロック・パターンを前記実時 間プロセス制御システム（１０）内に複製するステップを特徴とする請求項９に 記載の方法。 １１．前記実時間プロセス制御システムに関連付けられたファームウェア記憶回 路および特定用途向け集積回路の少なくとも選択された１つに前記論理ブロック ・パターンを保存するステップを特徴とする請求項９または１０に記載の方法。 １２．前記シミュレートされた出力データおよび実時間制御システム応答の期待 値からの前記シミュレートされた出力データおよび実時間制御システム応答の偏 差の関数として前記制御規則を変更することを可能にするステップを特徴とする 請求項９ないし１１のいずれか一項に記載の方法。 １３．前記シミュレートされた出力データが前記実時間プロセス制御システムの シミュレートされた制御可能な装置に関連付けられることを特徴とする請求項９ ないし１２のいずれか一項に記載の方法。 １４．前記論理ブロック・パターンを関連するグラフィカル・ブロック素子の集 合として画面表示（３１０）上に表示するステップを特徴とする請求項９ないし １３のいずれか一項に記載の方法。 １５．前記動作させるステップ中に前記関連するグラフィカル・ブロック素子の アクティブなものに前記関連するグラフィカル・ブロック素子の非アクティブな ものと異なる色を割り当てるステップを特徴とする請求項１４に記載の方法。

Claims (1)

1. 【特許請求の範囲】 １．実時間プロセス制御システムの論理ブロック・パターンを通る信号フローを シミュレートするための試験システムであって、 シミュレートされるセンサに関連付けられた入力データのデータベースと制御 規則を含み論理ブロック・パターンを構成する規則ベースとを含むメモリ、およ び 任意の時間ベースで動作して、前記入力データを前記制御規則に適用して前記 論理ブロック・パターンを通る信号フローをシミュレートし、前記シミュレート によりシミュレートされた出力データおよび実時間制御システム応答を生成して 前記論理ブロック・パターンを試験するプロセッサを含み、前記実時間プロセス 制御システムの資源が前記論理ブロック・パターン試験に関連して使用されるこ とを防ぐために前記メモリおよび前記プロセッサが前記実時間プロセス制御シス テムから切り離されている、試験システム。 ２．前記論理ブロック・パターンの前記テストに続いて前記論理ブロック・パタ ーンが前記実時間プロセス制御システム内に複製される、請求項１に記載の試験 システム。 ３．前記実時間プロセス制御システムが前記論理ブロック・パターンを含むため のファームウェア記憶回路と特定用途向け集積回路のうちの少なくとも選択され た１つを含む、請求項１に記載の試験システム。 ４．前記シミュレートされた出力データおよび実時間制御システム応答の期待値 からの前記シミュレートされた出力データおよび実時間制御システム応答の偏差 の関数として前記制御規則を変更することを可能とするデータ入力装置をさらに 含む、請求項１に記載の試験システム。 ５．前記シミュレートされた出力データが前記実時間プロセス制御システムのシ ミュレートされた制御可能な装置に関連付けられる、請求項１に記載の試験シス テム。 ６．前記論理ブロック・パターンを関連するグラフィカル・ブロック素子の集合 として表示する画面表示をさらに含む、請求項１に記載の試験装置。 ７．前記論理ブロック・パターンの前記試験中に前記関連するグラフィカル・ブ ロック素子のアクティブなものが前記関連するグラフィカル・ブロック素子の非 アクティブなものと異なる色を割り当てられる、請求項６に記載の試験システム 。 ８．実時間プロセス制御システムの論理ブロック・パターンを通る信号フローを シミュレートするための方法であって、 シミュレートされるセンサに関連付けられた入力データのデータベースおよび 制御規則を含み論理ブロック・パターンを構成する規則ベースをメモリに保存す るステップ、および 任意の時間ベースで前記入力データを前記制御規則に適用して前記論理ブロッ ク・パターンを通る信号フローをシミュレートし、前記シミュレートによりシミ ュレートされた出力データおよび実時間制御システム応答を生成して前記論理ブ ロック・パターンを試験するためにプロセッサを動作させるステップを含み、前 記実時間プロセス制御システムの資源が前記論理ブロック・パターン試験に関連 して使用されることを防ぐために前記保存するステップと動作させるステップが 前記実時間プロセス制御システムから切り離された試験実施コンピュータ上で実 行される、方法。 ９．前記動作させるステップに続いて前記論理ブロック・パターンを前記実時間 プロセス制御システム内に複製するステップをさらに含む、請求項８に記載の方 法。 １０．前記実時間プロセス制御システムに関連付けられたファームウェア記憶回 路および特定用途向け集積回路の少なくとも選択された１つに前記論理ブロック ・パターンを保存するステップをさらに含む、請求項８に記載の方法。 １１．前記シミュレートされた出力データおよび実時間制御システム応答の期待 値からの前記シミュレートされた出力データおよび実時間制御システム応答の偏 差の関数として前記制御規則を変更することを可能にするステップをさらに含む 、請求項８に記載の方法。 １２．前記シミュレートされた出力データが前記実時間プロセス制御システムの シミュレートされた制御可能な装置に関連付けられる、請求項８に記載の方法。 １３．前記論理ブロック・パターンを関連するグラフィカル・ブロック素子の集 合として画面表示上に表示するステップをさらに含む、請求項８に記載の方法。 １４．前記動作させるステップ中に前記関連するグラフィカル・ブロック素子の アクティブなものに前記関連するグラフィカル・ブロック素子の非アクティブな ものと異なる色を割り当てるステップをさらに含む、請求項１３に記載の方法。 １５．実時間プロセス制御システムの論理ブロック・パターンを通る信号フロー をシミュレートするための試験システムであって、 シミュレートされるセンサに関連付けられた入力データのデータベースおよび 制御規則を含み論理ブロック・パターンを構成する規則ベースを含むメモリ、 任意の時間ベースで動作して、前記入力データを前記制御規則に適用して前記 論理ブロック・パターンを通る信号フローをシミュレートし、前記シミュレート によりシミュレートされた出力データおよび実時間制御システム応答を生成して 前記論理ブロック・パターンを試験するプロセッサであって、前記実時間プロセ ス制御システムの資源が前記論理ブロック・パターン試験に関連して使用される ことを防ぐために前記メモリおよび前記プロセッサが前記実時間プロセス制御シ ステムから切り離されているプロセッサ、 前記論理ブロック・パターンを関連するグラフィカル・ブロック素子の集合と して表示する画面表示、および 前記シミュレートされた出力データおよび実時間制御システム応答の期待値か らの前記シミュレートされた出力データおよび実時間制御システム応答の偏差の 関数として前記制御規則を変更することを可能とするデータ入力装置を含む、試 験システム。 １６．前記論理ブロック・パターンの前記テストに続いて前記論理ブロック・パ ターンが前記実時間プロセス制御システム内に複製される、請求項１５に記載の 試験システム。 １７．前記実時間プロセス制御システムが前記論理ブロック・パターンを含むた めのファームウェア記憶回路および特定用途向け集積回路の少なくとも選択され た１つを含む、請求項１５に記載の試験システム。 １８．前記シミュレートされた出力データが前記実時間プロセス制御システムの シミュレートされた制御可能な装置に関連付けられる、請求項１５に記載の試験 システム。 １９．前記論理ブロック・パターンの前記試験中に前記関連するグラフィカル・ ブロック素子のアクティブなものが前記関連するグラフィカル・ブロック素子の 非アクティブなものと異なる色を割り当てられる、請求項１５に記載の試験シス テム。 ２０．前記任意の時間ベースが非線型である、請求項１５に記載の試験システム 。