JP2017021743A - シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム - Google Patents
シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム Download PDFInfo
- Publication number
- JP2017021743A JP2017021743A JP2015141119A JP2015141119A JP2017021743A JP 2017021743 A JP2017021743 A JP 2017021743A JP 2015141119 A JP2015141119 A JP 2015141119A JP 2015141119 A JP2015141119 A JP 2015141119A JP 2017021743 A JP2017021743 A JP 2017021743A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- condition
- asynchronous
- synchronous
- satisfied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 364
- 238000000034 method Methods 0.000 title description 23
- 230000001360 synchronised effect Effects 0.000 claims abstract description 71
- 238000004364 calculation method Methods 0.000 claims description 40
- 238000004891 communication Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 14
- 230000003993 interaction Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000012356 Product development Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
そのため、従来は電子回路や物理的機構等のハードウェアによって行われていた制御は、マイクロコンピュータを搭載することによってソフトウェアで実現されている。
このように、電子機器など特定の目的に用いられるシステムを、パーソナルコンピュータ(以下、PCという)のような汎用的なシステムと対比して組込みシステムと呼ぶ。
そのため、組込みシステムの製品開発段階では、PC等でマイクロコンピュータの動作を模擬するシミュレーション装置が頻繁に用いられる。
シミュレーション装置を用いることで、ハードウェアが完成していなくても開発したソフトウェアが正しく動作しているかどうかを検証することができる。
特に昨今では、複数の機器が連動して付加価値の高い機能を実現することも増えてきており、マイクロコンピュータ同士の通信や同期は重要度を増している。
シミュレーション装置は、既存の機器と開発中の機器および開発中の機器同士の接続動作の検証にも有効である。
また、マイクロコンピュータにおいて、実際にシミュレーション装置と通信可能になるまでに初期処理を実施するための待ち時間が発生する場合もある。
変速情報を付加することにより、実時間で再現する必要の無い部分は高速で処理を行い、本当に模擬したい部分だけを実機と同速度で再現することが可能になり、短時間でのシミュレーションを実現している。
すなわち、特許文献1の技術では、シミュレーション実施者が、シミュレーションを高速化する部位を試験情報から個別に抽出し、抽出した各部位をシミュレーション装置に設定する必要があり、シミュレーション実施者の負担が大きいという課題がある。
実時間に同期させたシミュレーションである同期シミュレーションを行うための条件である同期シミュレーション条件と、実時間と非同期のシミュレーションである非同期シミュレーションを行うための条件である非同期シミュレーション条件とが定義されるシミュレーション条件情報を記憶する記憶部と、
前記シミュレーション条件情報を参照して、前記同期シミュレーション条件及び前記非同期シミュレーション条件のいずれが成立しているかを判定する条件判定部と、
前記条件判定部により前記同期シミュレーション条件が成立していると判定された場合に、前記同期シミュレーションを行い、前記条件判定部により前記非同期シミュレーション条件が成立していると判定された場合に、前記非同期シミュレーションを行うシミュレーション実行部とを有する。
このため、本発明によれば、システム設計者は、同期シミュレーション条件及び非同期シミュレーション条件を設定するのみでよく、シミュレーションを高速化する部位を試験情報から個別に抽出し、抽出した各部位をシミュレーション装置に設定する必要がない。
従って、シミュレーション実施者に負担をかけずに、シミュレーションを高速化することができる。
なお、この実施の形態によりこの発明が限定されるものではない。
図1は、本実施の形態に係るシミュレーション装置1の利用環境の例を示す。
シミュレーション装置1は、接点や通信などのインタフェースを介して実機2及び他のシミュレーション装置3と接続される。
実機2は、シミュレーション装置1が模擬する装置である被模擬装置と通信を行う機器である。
実機2は、例えば、マイクロコンピュータである。
シミュレーション装置3は、シミュレーション装置1と同種のシミュレーション装置でもよいし、シミュレーション装置1と異なる種類のシミュレーション装置のいずれでもよい。
また、シミュレーション装置1は、ユーザ4とのユーザインタフェースを持つ。
シミュレーション装置1に接続される実機2の台数及び他のシミュレーション装置3の台数はそれぞれ1台でもよいし、それぞれ複数台でもよい。
また、シミュレーション装置1に実機2のみが接続され、シミュレーション装置3は接続されない構成でもよい。
また、ユーザ4が存在しなくてもよい。
たとえば、シミュレーション装置1がある熱源に対する室温の変化を模擬する場合、計算開始から実際の経過時間に合わせた形で計算した温度変化の情報を出力する必要はなく、目的とする時刻までの変化を可能な限り高速に計算し、出力することができる。
シミュレーション装置1が実機2と通信する場合、通信が発生する期間はシミュレーション装置1と実機2との間で相互作用が生じるため、シミュレーション装置1の実行は実機2の状態に影響を受ける。
シミュレーション装置1が、現実の時間である実時間より高速に模擬動作を実施可能な演算処理能力を有する場合、相互作用を正しく模擬するためには、シミュレーション装置1は、何も処理しない時間であるアイドル時間を設けて実時間に同期する必要がある。
このため、シミュレーション装置1は、実時間に同期させるか、ユーザが操作可能な状態まで実行速度を遅くする必要がある。
シミュレーション装置と外部(実機2又はユーザ4に相当)との間の相互作用がない期間では実時間に同期する必要がないが、従来のシミュレーション装置では相互作用がない期間でも不必要に実時間と同期してシミュレーションを行う。
もしくは、このような相互作用がない期間におけるシミュレーションを高速化するためには、シミュレーション実施者が相互作用がない期間を個々に抽出し、当該期間においてシミュレーションを高速化させる設定を行う必要がある。
そして、本実施の形態に係るシミュレーション装置1は、相互作用がない状態と判断できる場合には無駄な待ち時間をなくして高速に動作する。
また、入出力制御部13は、シミュレーション実行部12のシミュレーション結果を実機2に出力する。
例えば、内部状態特定部17は、シミュレーション装置1のCPU(Central Processing Unit)の使用状況、メモリの割当て状況、I/O(Input/Output)デバイスの稼動状況、変数の値、ポインタの参照先、プログラムカウンタの値、フラグの値、タイマの値、分岐命令の分岐先、OS(Operating System)の状態等の情報を収集して、シミュレーション装置1の内部状態を特定する。
シミュレーション条件情報には、同期シミュレーション条件と非同期シミュレーション条件とが定義されている。
同期シミュレーション条件は、実時間に同期させたシミュレーションである同期シミュレーションを行うための条件である。
同期シミュレーション条件には、相互作用がある状態が記述される。
非同期シミュレーション条件は、実時間と非同期のシミュレーションである非同期シミュレーションを行うための条件である。
非同期シミュレーション条件には、相互作用がない状態が記述される。
シミュレーション条件情報では、同期シミュレーション条件と非同期シミュレーション条件とが、シミュレーション装置1の内部状態、シミュレーション結果を利用する外部装置の状態、シミュレーション装置1のユーザインタフェースの状態の少なくともずれかに関連づけて定義されている。
シミュレーション装置1の内部状態及びユーザインタフェースの状態は、内部状態特定部17により特定され、外部装置の状態は入出力制御部13により特定される。
また、入出力制御部13が管理している通信ポート15に外部装置が接続されていない状態であるという条件が想定される。
更に、ユーザインタフェースが非表示や無効状態になっているという条件、シミュレーション装置1の内部の時計が特定の時刻であるという条件、通信ポート15に外部装置が接続されているが、外部装置からデータを受信していないという条件等が想定される。
また、同期シミュレーション条件としては、非同期シミュレーション条件に記述される状態になっていないという条件が想定される。
シミュレーション条件情報に同期シミュレーション条件のみが記述されている場合は、同期シミュレーション条件に該当しない状態が非同期シミュレーション条件にあたる。
一方、シミュレーション条件情報に非同期シミュレーション条件のみが記述されている場合は、非同期シミュレーション条件に該当しない状態が同期シミュレーション条件にあたる。
このように、シミュレーション条件情報では、同期シミュレーション条件のみが記述されている場合でも非同期シミュレーション条件が定義されていることになる。
同様に、非同期シミュレーション条件のみが記述されている場合でも同期シミュレーション条件が定義されていることになる。
より具体的には、同期シミュレーション条件と非同期シミュレーション条件とがシミュレーション装置1の内部状態に関連づけて定義されている場合に、条件判定部14は、シミュレーション装置1の現在の内部状態を解析して、同期シミュレーション条件及び非同期シミュレーション条件のいずれが成立しているかを判定する。
また、同期シミュレーション条件と非同期シミュレーション条件とが、外部装置の状態に関連づけて定義されている場合は、条件判定部14は、外部装置である実機2の現在の状態を解析して、同期シミュレーション条件及び非同期シミュレーション条件のいずれが成立しているかを判定する。
また、同期シミュレーション条件と非同期シミュレーション条件とが、シミュレーション装置1のユーザインタフェースの状態に関連づけて定義されている場合は、条件判定部14は、ユーザインタフェースの現在の状態を解析して、同期シミュレーション条件及び非同期シミュレーション条件のいずれが成立しているかを判定する。
なお、条件判定部14により行われる処理は条件判定ステップに相当する。
一方、条件判定部14により非同期シミュレーション条件が成立していると判定された場合に、シミュレーション実行部12は、非同期シミュレーションを行う。
シミュレーション実行部12は、後述の調速部11の制御に基づき、計算時間を短縮させる計算方法を用いて、非同期シミュレーションを行うことができる。
また、シミュレーション実行部12は、調速部11の制御に基づき、計算量を減少させる計算方法を用いて、非同期シミュレーションを行うことができる。
なお、シミュレーション実行部12により行われる処理はシミュレーション実行ステップに相当する。
つまり、調速部11は、シミュレーション装置1の内部時間と実時間をどのように同期させるかを管理している。
前述したように、調速部11は、計算時間を短縮させる計算方法を指定し、シミュレーション実行部12に、指定した計算方法での非同期シミュレーションを行わせることができる。
また、調速部11は、計算量を減少させる計算方法を指定し、シミュレーション実行部12に、指定した計算方法での非同期シミュレーションを行わせることができる。
調速部11は、具体的には、以下に示す(1)〜(3)の方法のいずれか又は(1)〜(3)の方法を組み合わせて、非同期シミュレーションの計算時間の短縮又は計算量の減少を図る。
(1)時刻を同期するためにシミュレーション実行部12に設定されている待ち時間を減らす。
(2)計算精度が低くなる代わりに計算量が減るアルゴリズムや計算条件を採用してシミュレーション実行部12の計算量を減らす。
例えば、実数演算の精度を落とす、1/1000秒単位で実施していた計算を1秒単位で行う、予め計算しておいた「相互作用を開始する直前の状態」を適用する、といった方法を採用する。
(3)ハードウェア資源を一時的に増加して処理能力を向上する。
例えば、CPUのオーバークロックや、OSによるタスク処理割り当て時間を増加(模擬演算処理の優先度を上げる)させることで単位時間あたりの計算量を増やす方法がある。
次に、図4を参照して、本実施の形態に係るシミュレーション装置1の動作例を説明する。
なお、図4に示す処理手順は、シミュレーション方法及びシミュレーションプログラムの例に相当する。
具体的には、条件判定部14は、シミュレーション装置1の内部の状態及びユーザインタフェースの状態を内部状態特定部17から取得し、外部装置の状態を入出力制御部13から取得する。
そして、条件判定部14は、同期シミュレーション条件及び非同期シミュレーション条件のいずれが成立しているかを判定する(S403)。
一方、非同期シミュレーション条件が成立している場合は、シミュレーション実行部12は、非同期シミュレーションを行う(S405)。
より具体的には、条件判定部14がS403の判定結果を調速部11に出力する。
条件判定部14により同期シミュレーション条件が成立していると判定された場合は、調速部11は、実機2と同期をとるための待ち時間を指定して、シミュレーション実行部12にシミュレーションの実行を指示する。
この結果、シミュレーション実行部12では、同期シミュレーションが行われる。
一方、条件判定部14により非同期シミュレーション条件が成立していると判定された場合は、調速部11は、計算時間を短縮させる計算方法や計算量を減少させる計算方法(上記の(1)〜(3)等の方法)を指定して、シミュレーション実行部12にシミュレーションの実行を指示する。
この結果、シミュレーション実行部12では、非同期シミュレーションが行われる。
図3では、シミュレーション装置1が動作を模擬する被模擬装置では初期化処理に時間T1を要する。
初期化期間では、被模装置と実機2との間では通信が行われず相互作用が発生しない。
シミュレーション装置1では、初期化処理を非同期シミュレーションにより時間T2で完了させることができる。
このため、シミュレーション装置1は、初期化処理を(T1−T2)の時間分短縮することができる。
しかしながら、シミュレーション装置1が、外部装置がシミュレーション装置1Aであることを判別できないと、シミュレーション装置1Aの状態が同期シミュレーション条件に合致する場合には、「相互作用必要」と判断され、同期シミュレーションが実行されてしまう。
このため、条件判定部14に、接続されている外部装置が、シミュレーション装置1と同種のシミュレーション装置1Aであるかを判定する機能を設けるようにしてもよい。
例えば、条件判定部14は、入出力制御部13を介して外部装置との間で特定のメッセージが送受信できた場合には、外部装置がシミュレーション装置1Aであると判定する。
そして、外部装置がシミュレーション装置1Aであると判定できた場合には、シミュレーション実行部12は、シミュレーション装置1Aとの間で実時間から独立して高速にシミュレーションを行う(非同期シミュレーションを行う)。
この場合にも、シミュレーション実行部12は、計算時間を短縮させる計算方法や計算量を減少させる計算方法(上記の(1)〜(3)等の方法)にて、非同期シミュレーションを行うことができる。
このような場合には、シミュレーション装置1の調速部11とシミュレーション装置1Aの調速部11とが連携して時刻同期を行いながら、シミュレーション装置1のシミュレーション実行部12とシミュレーション装置1Aのシミュレーション実行部12が非同期シミュレーションを行う。
なお、シミュレーション装置1の調速部11とシミュレーション装置1Aの調速部11とで同期をとる時刻は、実時間上の時刻ではなくシミュレーション計算上の時刻である。
このようにすることで、シミュレーション装置1にシミュレーション装置1Aを接続した場合でも、最適な実行時間で模擬処理を完了することができる。
以上のように、本実施の形態では、シミュレーション装置1は条件判定部14と調速部11の働きによりシミュレーション実行部12の実行時間を短縮し、シミュレーション装置1の初期化時間の短縮によって動作完了までの待ち時間を削減することができる。
この目的で前記(2)の方式を用いて実時間との同期を維持したまま計算量を減らすことも可能である。
シミュレーション装置1はコンピュータである。
シミュレーション装置1は、プロセッサ901、補助記憶装置902、メモリ903、通信装置904、入力インタフェース905、ディスプレイインタフェース906といったハードウェアを備える。
プロセッサ901は、信号線910を介して他のハードウェアと接続され、これら他のハードウェアを制御する。
入力インタフェース905は、入力装置907に接続されている。
ディスプレイインタフェース906は、ディスプレイ908に接続されている。
プロセッサ901は、例えば、CPU、DSP(Digital Signal Processor)である。
補助記憶装置902は、例えば、ROM(Read Only Memory)、フラッシュメモリ、HDD(Hard Disk Drive)である。
メモリ903は、例えば、RAM(Random Access Memory)である。
記憶部16は、補助記憶装置902又はメモリ903により実現される。
通信装置904は、データを受信するレシーバー9041及びデータを送信するトランスミッター9042を含む。
通信装置904は、例えば、通信チップ又はNIC(Network Interface Card)である。
通信装置904に通信ポート15が含まれる。
入力インタフェース905は、入力装置907のケーブル911が接続されるポートである。
ディスプレイインタフェース906は、ディスプレイ908のケーブル912が接続されるポートである。
入力装置907は、例えば、マウス、キーボード又はタッチパネルである。
ディスプレイ908は、例えば、LCD(Liquid Crystal Display)である。
このプログラムは、メモリ903にロードされ、プロセッサ901に読み込まれ、プロセッサ901によって実行される。
更に、補助記憶装置902には、OSも記憶されている。
そして、OSの少なくとも一部がメモリ903にロードされ、プロセッサ901はOSを実行しながら、「部」の機能を実現するプログラムを実行する。
図5では、1つのプロセッサ901が図示されているが、シミュレーション装置1が複数のプロセッサ901を備えていてもよい。
そして、複数のプロセッサ901が「部」の機能を実現するプログラムを連携して実行してもよい。
また、「部」の処理の結果を示す情報やデータや信号値や変数値が、メモリ903、補助記憶装置902、又は、プロセッサ901内のレジスタ又はキャッシュメモリに記憶される。
「回路」は、プロセッサ901だけでなく、ロジックIC又はGA(Gate Array)又はASIC(Application Specific Integrated Circuit)又はFPGA(Field−Programmable Gate Array)といった他の種類の処理回路をも包含する概念である。
Claims (10)
- 実時間に同期させたシミュレーションである同期シミュレーションを行うための条件である同期シミュレーション条件と、実時間と非同期のシミュレーションである非同期シミュレーションを行うための条件である非同期シミュレーション条件とが定義されるシミュレーション条件情報を記憶する記憶部と、
前記シミュレーション条件情報を参照して、前記同期シミュレーション条件及び前記非同期シミュレーション条件のいずれが成立しているかを判定する条件判定部と、
前記条件判定部により前記同期シミュレーション条件が成立していると判定された場合に、前記同期シミュレーションを行い、前記条件判定部により前記非同期シミュレーション条件が成立していると判定された場合に、前記非同期シミュレーションを行うシミュレーション実行部とを有するシミュレーション装置。 - 前記記憶部は、
前記同期シミュレーション条件と前記非同期シミュレーション条件とが、前記シミュレーション装置の内部状態に関連づけて定義されているシミュレーション条件情報を記憶し、
前記条件判定部は、
前記シミュレーション装置の現在の内部状態を解析して、前記同期シミュレーション条件及び前記非同期シミュレーション条件のいずれが成立しているかを判定する請求項1に記載のシミュレーション装置。 - 前記記憶部は、
前記同期シミュレーション条件と前記非同期シミュレーション条件とが、前記シミュレーション実行部のシミュレーション結果を利用する外部装置の状態に関連づけて定義されているシミュレーション条件情報を記憶し、
前記条件判定部は、
前記外部装置の現在の状態を解析して、前記同期シミュレーション条件及び前記非同期シミュレーション条件のいずれが成立しているかを判定する請求項1に記載のシミュレーション装置。 - 前記記憶部は、
前記同期シミュレーション条件と前記非同期シミュレーション条件とが、前記シミュレーション装置のユーザインタフェースの状態に関連づけて定義されているシミュレーション条件情報を記憶し、
前記条件判定部は、
前記ユーザインタフェースの現在の状態を解析して、前記同期シミュレーション条件及び前記非同期シミュレーション条件のいずれが成立しているかを判定する請求項1に記載のシミュレーション装置。 - 前記シミュレーション実行部は、
計算時間を短縮させる計算方法を用いて、前記非同期シミュレーションを行う請求項1に記載のシミュレーション装置。 - 前記シミュレーション実行部は、
計算量を減少させる計算方法を用いて、前記非同期シミュレーションを行う請求項1に記載のシミュレーション装置。 - 前記シミュレーション実行部は、
外部のシミュレーション装置と同期しながら前記非同期シミュレーションを行う請求項1に記載のシミュレーション装置。 - 前記シミュレーション実行部は、
計算時間を短縮させる計算方法及び計算量を減少させる計算方法の少なくともいずれかを用いて、前記外部のシミュレーション装置と同期しながら前記非同期シミュレーションを行う請求項7に記載のシミュレーション装置。 - 実時間に同期させたシミュレーションである同期シミュレーションを行うための条件である同期シミュレーション条件と、実時間と非同期のシミュレーションである非同期シミュレーションを行うための条件である非同期シミュレーション条件とが定義されるシミュレーション条件情報を記憶するコンピュータが、前記シミュレーション条件情報を参照して、前記同期シミュレーション条件及び前記非同期シミュレーション条件のいずれが成立しているかを判定する条件判定ステップと、
前記コンピュータが、前記条件判定ステップにより前記同期シミュレーション条件が成立していると判定された場合に、前記同期シミュレーションを行い、前記条件判定ステップにより前記非同期シミュレーション条件が成立していると判定された場合に、前記非同期シミュレーションを行うシミュレーション実行ステップとを有するシミュレーション方法。 - 実時間に同期させたシミュレーションである同期シミュレーションを行うための条件である同期シミュレーション条件と、実時間と非同期のシミュレーションである非同期シミュレーションを行うための条件である非同期シミュレーション条件とが定義されるシミュレーション条件情報を記憶するコンピュータに、
前記シミュレーション条件情報を参照して、前記同期シミュレーション条件及び前記非同期シミュレーション条件のいずれが成立しているかを判定する条件判定ステップと、
前記条件判定ステップにより前記同期シミュレーション条件が成立していると判定された場合に、前記同期シミュレーションを行い、前記条件判定ステップにより前記非同期シミュレーション条件が成立していると判定された場合に、前記非同期シミュレーションを行うシミュレーション実行ステップとを実行させるシミュレーションプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015141119A JP6664158B2 (ja) | 2015-07-15 | 2015-07-15 | シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015141119A JP6664158B2 (ja) | 2015-07-15 | 2015-07-15 | シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017021743A true JP2017021743A (ja) | 2017-01-26 |
JP6664158B2 JP6664158B2 (ja) | 2020-03-13 |
Family
ID=57890121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015141119A Active JP6664158B2 (ja) | 2015-07-15 | 2015-07-15 | シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6664158B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08328905A (ja) * | 1995-06-06 | 1996-12-13 | Nec Corp | シミュレーション方法および装置 |
JP2001501343A (ja) * | 1996-10-01 | 2001-01-30 | ハネウエル・インコーポレーテッド | 実時間プロセス制御システムの論理ブロック・パターンを通る信号フローをシミュレートするためのシステムおよび方法 |
JP2007328548A (ja) * | 2006-06-07 | 2007-12-20 | Canon Inc | シミュレータ装置、シミュレーション方法およびコンピュータプログラム |
JP2008065640A (ja) * | 2006-09-07 | 2008-03-21 | Toshiba Corp | シミュレーション装置およびそのシミュレーション制御方法 |
JP2010097406A (ja) * | 2008-10-16 | 2010-04-30 | Fujitsu Ten Ltd | シミュレーションシステム |
JP2013196245A (ja) * | 2012-03-19 | 2013-09-30 | Renesas Electronics Corp | シミュレーション方法、シミュレーション装置及びシミュレーションプログラム |
-
2015
- 2015-07-15 JP JP2015141119A patent/JP6664158B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08328905A (ja) * | 1995-06-06 | 1996-12-13 | Nec Corp | シミュレーション方法および装置 |
JP2001501343A (ja) * | 1996-10-01 | 2001-01-30 | ハネウエル・インコーポレーテッド | 実時間プロセス制御システムの論理ブロック・パターンを通る信号フローをシミュレートするためのシステムおよび方法 |
JP2007328548A (ja) * | 2006-06-07 | 2007-12-20 | Canon Inc | シミュレータ装置、シミュレーション方法およびコンピュータプログラム |
JP2008065640A (ja) * | 2006-09-07 | 2008-03-21 | Toshiba Corp | シミュレーション装置およびそのシミュレーション制御方法 |
JP2010097406A (ja) * | 2008-10-16 | 2010-04-30 | Fujitsu Ten Ltd | シミュレーションシステム |
JP2013196245A (ja) * | 2012-03-19 | 2013-09-30 | Renesas Electronics Corp | シミュレーション方法、シミュレーション装置及びシミュレーションプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP6664158B2 (ja) | 2020-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10360322B2 (en) | Simulation of virtual processors | |
CN109324962B (zh) | 一种基于云物联技术的应用程序的测试方法及设备 | |
CN103853516B (zh) | 一种电子设备及切换方法 | |
JP2011134275A (ja) | スケジューラプログラム、分散シミュレーションシステム及びスケジューラ装置 | |
JP2017084082A (ja) | シミュレーション装置、試験シナリオファイル作成方法、及び試験シナリオファイルを用いた試験方法 | |
JP2009003683A (ja) | ソフトウェア実行装置および協調動作方法 | |
US20130257479A1 (en) | Preventing a-b-a race in a latch-based device | |
US20180143890A1 (en) | Simulation apparatus, simulation method, and computer readable medium | |
US10929584B1 (en) | Environmental modification testing for design correctness with formal verification | |
US11106478B2 (en) | Simulation device, simulation method, and computer readable medium | |
US11054915B2 (en) | Locally implemented terminal latency mitigation | |
JP6664158B2 (ja) | シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム | |
JP2004070457A (ja) | シミュレーション用カバレッジ算出装置及びシミュレーション用カバレッジ算出方法 | |
US20190005167A1 (en) | Method for Synchronizing a Plurality of Simulations | |
JP2019179284A (ja) | シミュレーションシステム、及びシミュレーションプログラム | |
JP6223637B2 (ja) | シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム | |
WO2020138386A1 (ja) | 以前のトレースデータを使用する協調シミュレーションリピータ | |
US10684862B2 (en) | Processor synthesis device, processor synthesis method, and computer readable medium | |
JP4205525B2 (ja) | 並列シミュレーション装置および並列シミュレーション方法 | |
JP5709913B2 (ja) | 時空管理装置及び時空管理プログラム | |
EP3961389A1 (en) | Virtual machine for developing and testing target code for hardware designs | |
JP6949440B2 (ja) | ベクタ生成装置及びベクタ生成用プログラム | |
US10503503B2 (en) | Generating design structure for microprocessor with arithmetic logic units and an efficiency logic unit | |
CN109522057A (zh) | 一种设备启动方法及设备 | |
US9208282B1 (en) | Enabling IP execution on a simulation execution platform |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190604 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6664158 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |