JP6223637B2 - シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム - Google Patents
シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム Download PDFInfo
- Publication number
- JP6223637B2 JP6223637B2 JP2017521640A JP2017521640A JP6223637B2 JP 6223637 B2 JP6223637 B2 JP 6223637B2 JP 2017521640 A JP2017521640 A JP 2017521640A JP 2017521640 A JP2017521640 A JP 2017521640A JP 6223637 B2 JP6223637 B2 JP 6223637B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- context information
- simulation
- information corresponding
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30087—Synchronisation or serialisation instructions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Description
プログラムの命令を個別に実行する複数の要素を有するシステムの並列処理の動作を模擬するシミュレーション装置であって、
前記複数の要素のそれぞれに対して個別に作成され、対応する要素で実行される命令を示すコンテキスト情報を繰り返し選択する選択部と、
前記選択部により1つの要素に対応するコンテキスト情報が選択されてから前記選択部により別の要素に対応するコンテキスト情報が選択されるまでの期間に、当該1つの要素に対応するコンテキスト情報で示された命令の実行を模擬する模擬部と、
前記複数の要素で実行される命令のうち少なくとも一部の命令に対して前記期間の長さを個別に定義する定義情報を記憶する記憶媒体と、
前記模擬部により実行が模擬される命令が前記少なくとも一部の命令である場合、前記選択部により前記少なくとも一部の命令を実行する要素に対応するコンテキスト情報が選択されてから、前記記憶媒体に記憶された定義情報に従って、前記選択部に別の要素に対応するコンテキスト情報を選択させるタイミングを調整する調整部とを備える。
本実施の形態に係る装置の構成、本実施の形態に係る装置の動作、本実施の形態の効果を順番に説明する。
図2を参照して、本実施の形態に係る装置であるシミュレーション装置100の構成を説明する。
図4を参照して、シミュレーション装置100の動作を説明する。シミュレーション装置100の動作は、本実施の形態に係るシミュレーション方法に相当する。シミュレーション装置100の動作は、本実施の形態に係るシミュレーションプログラムの処理手順に相当する。
本実施の形態では、どの命令の実行が模擬されるかによって、コアX511及びコアY512のシミュレーションを切り替えるタイミングが調整される。このため、本実施の形態によれば、シミュレーションを高速化することが可能となる。
本実施の形態について、主に実施の形態1との差異を説明する。
Claims (12)
- プログラムの命令を個別に実行する複数の要素を有するシステムの並列処理の動作を模擬するシミュレーション装置であって、
前記複数の要素のそれぞれに対して個別に作成され、対応する要素で実行される命令を示すコンテキスト情報を繰り返し選択する選択部と、
前記選択部により1つの要素に対応するコンテキスト情報が選択されてから前記選択部により別の要素に対応するコンテキスト情報が選択されるまでの期間に、当該1つの要素に対応するコンテキスト情報で示された命令の実行を模擬する模擬部と、
前記複数の要素で実行される命令のうち一部の命令に対して前記模擬部により実行が連続で模擬される命令の数を指定することで前記期間の長さを個別に定義する定義情報を記憶する記憶媒体と、
前記模擬部により実行が模擬される命令が前記一部の命令である場合、前記選択部により前記一部の命令を実行する要素に対応するコンテキスト情報が選択されてから、前記模擬部により前記記憶媒体に記憶された定義情報で指定された数の命令の実行が模擬されたときに、前記選択部に別の要素に対応するコンテキスト情報を選択させ、前記模擬部により実行が模擬される命令が前記一部の命令とは別の命令である場合、前記選択部により前記別の命令を実行する要素に対応するコンテキスト情報が選択されてから、前記模擬部により固定数の命令の実行が模擬されたときに、前記選択部に別の要素に対応するコンテキスト情報を選択させる調整部と
を備えるシミュレーション装置。 - 前記調整部は、前記模擬部により実行が模擬される命令が前記別の命令である場合、前記選択部により前記別の命令を実行する要素に対応するコンテキスト情報が選択されてから、前記模擬部により固定数の命令の実行が模擬される前であっても、前記模擬部により分岐又は同期の命令の実行が模擬されたときに、前記選択部に別の要素に対応するコンテキスト情報を選択させる請求項1に記載のシミュレーション装置。
- プログラムの命令を個別に実行する複数の要素を有するシステムの並列処理の動作を模擬するシミュレーション装置であって、
前記複数の要素のそれぞれに対して個別に作成され、対応する要素で実行される命令を示すコンテキスト情報を繰り返し選択する選択部と、
前記選択部により1つの要素に対応するコンテキスト情報が選択されてから前記選択部により別の要素に対応するコンテキスト情報が選択されるまでの期間に、当該1つの要素に対応するコンテキスト情報で示された命令の実行を模擬する模擬部と、
前記複数の要素で実行される命令のうち少なくとも一部の命令に対して前記期間の長さを個別に定義する定義情報を記憶する記憶媒体と、
前記模擬部により実行が模擬される命令が前記少なくとも一部の命令である場合、前記選択部により前記少なくとも一部の命令を実行する要素に対応するコンテキスト情報が選択されてから、前記記憶媒体に記憶された定義情報に従って、前記選択部に別の要素に対応するコンテキスト情報を選択させるタイミングを調整する調整部と
を備え、
前記定義情報は、前記システムが有するメモリで前記少なくとも一部の命令が格納されるアドレスの範囲ごとに前記期間の長さを定義する情報であるシミュレーション装置。 - プログラムの命令を個別に実行する複数の要素を有するシステムの並列処理の動作を模擬するシミュレーション装置であって、
前記複数の要素のそれぞれに対して個別に作成され、対応する要素で実行される命令を示すコンテキスト情報を繰り返し選択する選択部と、
前記選択部により1つの要素に対応するコンテキスト情報が選択されてから前記選択部により別の要素に対応するコンテキスト情報が選択されるまでの期間に、当該1つの要素に対応するコンテキスト情報で示された命令の実行を模擬する模擬部と、
前記複数の要素で実行される命令のうち少なくとも一部の命令に対して前記期間の長さを個別に定義する定義情報を記憶する記憶媒体と、
前記模擬部により実行が模擬される命令が前記少なくとも一部の命令である場合、前記選択部により前記少なくとも一部の命令を実行する要素に対応するコンテキスト情報が選択されてから、前記記憶媒体に記憶された定義情報に従って、前記選択部に別の要素に対応するコンテキスト情報を選択させるタイミングを調整する調整部と
を備え、
前記定義情報は、前記プログラムに含まれる関数のうち前記少なくとも一部の命令に対応する関数を識別する識別子ごとに前記期間の長さを定義する情報であるシミュレーション装置。 - 前記複数の要素は、プロセッサの複数のコアである請求項1から4のいずれか1項に記載のシミュレーション装置。
- 前記複数の要素は、複数のプロセッサである請求項1から4のいずれか1項に記載のシミュレーション装置。
- プログラムの命令を個別に実行する複数の要素を有するシステムの並列処理の動作を模擬するシミュレーション方法であって、
記憶媒体を備えるコンピュータが、前記複数の要素のそれぞれに対して個別に作成され、対応する要素で実行される命令を示すコンテキスト情報を繰り返し選択し、
前記コンピュータが、1つの要素に対応するコンテキスト情報を選択してから別の要素に対応するコンテキスト情報を選択するまでの期間に、当該1つの要素に対応するコンテキスト情報で示された命令の実行を模擬し、
前記複数の要素で実行される命令のうち一部の命令に対して前記コンピュータにより実行が連続で模擬される命令の数を指定することで前記期間の長さを個別に定義する定義情報が、前記記憶媒体に記憶され、
前記コンピュータが、実行を模擬する命令が前記一部の命令である場合、前記一部の命令を実行する要素に対応するコンテキスト情報を選択してから、前記記憶媒体に記憶された定義情報で指定された数の命令の実行を模擬したときに、別の要素に対応するコンテキスト情報を選択し、実行を模擬する命令が前記一部の命令とは別の命令である場合、前記別の命令を実行する要素に対応するコンテキスト情報を選択してから、固定数の命令の実行を模擬したときに、別の要素に対応するコンテキスト情報を選択するシミュレーション方法。 - プログラムの命令を個別に実行する複数の要素を有するシステムの並列処理の動作を模擬するシミュレーション方法であって、
記憶媒体を備えるコンピュータが、前記複数の要素のそれぞれに対して個別に作成され、対応する要素で実行される命令を示すコンテキスト情報を繰り返し選択し、
前記コンピュータが、1つの要素に対応するコンテキスト情報を選択してから別の要素に対応するコンテキスト情報を選択するまでの期間に、当該1つの要素に対応するコンテキスト情報で示された命令の実行を模擬し、
前記複数の要素で実行される命令のうち少なくとも一部の命令に対して前記期間の長さを個別に定義する定義情報が、前記記憶媒体に記憶され、
前記コンピュータが、実行を模擬する命令が前記少なくとも一部の命令である場合、前記少なくとも一部の命令を実行する要素に対応するコンテキスト情報を選択してから、前記記憶媒体に記憶された定義情報に従って、別の要素に対応するコンテキスト情報を選択するタイミングを調整し、
前記定義情報は、前記システムが有するメモリで前記少なくとも一部の命令が格納されるアドレスの範囲ごとに前記期間の長さを定義する情報であるシミュレーション方法。 - プログラムの命令を個別に実行する複数の要素を有するシステムの並列処理の動作を模擬するシミュレーション方法であって、
記憶媒体を備えるコンピュータが、前記複数の要素のそれぞれに対して個別に作成され、対応する要素で実行される命令を示すコンテキスト情報を繰り返し選択し、
前記コンピュータが、1つの要素に対応するコンテキスト情報を選択してから別の要素に対応するコンテキスト情報を選択するまでの期間に、当該1つの要素に対応するコンテキスト情報で示された命令の実行を模擬し、
前記複数の要素で実行される命令のうち少なくとも一部の命令に対して前記期間の長さを個別に定義する定義情報が、前記記憶媒体に記憶され、
前記コンピュータが、実行を模擬する命令が前記少なくとも一部の命令である場合、前記少なくとも一部の命令を実行する要素に対応するコンテキスト情報を選択してから、前記記憶媒体に記憶された定義情報に従って、別の要素に対応するコンテキスト情報を選択するタイミングを調整し、
前記定義情報は、前記プログラムに含まれる関数のうち前記少なくとも一部の命令に対応する関数を識別する識別子ごとに前記期間の長さを定義する情報であるシミュレーション方法。 - プログラムの命令を個別に実行する複数の要素を有するシステムの並列処理の動作を模擬するシミュレーションプログラムであって、
記憶媒体を備えるコンピュータに、
前記複数の要素のそれぞれに対して個別に作成され、対応する要素で実行される命令を示すコンテキスト情報を繰り返し選択する選択処理と、
前記選択処理により1つの要素に対応するコンテキスト情報が選択されてから前記選択処理により別の要素に対応するコンテキスト情報が選択されるまでの期間に、当該1つの要素に対応するコンテキスト情報で示された命令の実行を模擬する模擬処理と
を実行させ、
前記複数の要素で実行される命令のうち一部の命令に対して前記模擬処理により実行が連続で模擬される命令の数を指定することで前記期間の長さを個別に定義する定義情報が、前記記憶媒体に記憶され、
前記コンピュータに、
前記模擬処理により実行が模擬される命令が前記一部の命令である場合、前記選択処理により前記一部の命令を実行する要素に対応するコンテキスト情報が選択されてから、前記模擬処理により前記記憶媒体に記憶された定義情報で指定された数の命令の実行が模擬されたときに、前記選択処理に別の要素に対応するコンテキスト情報を選択させ、前記模擬処理により実行が模擬される命令が前記一部の命令とは別の命令である場合、前記選択処理により前記別の命令を実行する要素に対応するコンテキスト情報が選択されてから、前記模擬処理により固定数の命令の実行が模擬されたときに、前記選択処理に別の要素に対応するコンテキスト情報を選択させる調整処理
を実行させるシミュレーションプログラム。 - プログラムの命令を個別に実行する複数の要素を有するシステムの並列処理の動作を模擬するシミュレーションプログラムであって、
記憶媒体を備えるコンピュータに、
前記複数の要素のそれぞれに対して個別に作成され、対応する要素で実行される命令を示すコンテキスト情報を繰り返し選択する選択処理と、
前記選択処理により1つの要素に対応するコンテキスト情報が選択されてから前記選択処理により別の要素に対応するコンテキスト情報が選択されるまでの期間に、当該1つの要素に対応するコンテキスト情報で示された命令の実行を模擬する模擬処理と
を実行させ、
前記複数の要素で実行される命令のうち少なくとも一部の命令に対して前記期間の長さを個別に定義する定義情報が、前記記憶媒体に記憶され、
前記コンピュータに、
前記模擬処理により実行が模擬される命令が前記少なくとも一部の命令である場合、前記選択処理により前記少なくとも一部の命令を実行する要素に対応するコンテキスト情報が選択されてから、前記記憶媒体に記憶された定義情報に従って、前記選択処理に別の要素に対応するコンテキスト情報を選択させるタイミングを調整する調整処理
を実行させ、
前記定義情報は、前記システムが有するメモリで前記少なくとも一部の命令が格納されるアドレスの範囲ごとに前記期間の長さを定義する情報であるシミュレーションプログラム。 - プログラムの命令を個別に実行する複数の要素を有するシステムの並列処理の動作を模擬するシミュレーションプログラムであって、
記憶媒体を備えるコンピュータに、
前記複数の要素のそれぞれに対して個別に作成され、対応する要素で実行される命令を示すコンテキスト情報を繰り返し選択する選択処理と、
前記選択処理により1つの要素に対応するコンテキスト情報が選択されてから前記選択処理により別の要素に対応するコンテキスト情報が選択されるまでの期間に、当該1つの要素に対応するコンテキスト情報で示された命令の実行を模擬する模擬処理と
を実行させ、
前記複数の要素で実行される命令のうち少なくとも一部の命令に対して前記期間の長さを個別に定義する定義情報が、前記記憶媒体に記憶され、
前記コンピュータに、
前記模擬処理により実行が模擬される命令が前記少なくとも一部の命令である場合、前記選択処理により前記少なくとも一部の命令を実行する要素に対応するコンテキスト情報が選択されてから、前記記憶媒体に記憶された定義情報に従って、前記選択処理に別の要素に対応するコンテキスト情報を選択させるタイミングを調整する調整処理
を実行させ、
前記定義情報は、前記プログラムに含まれる関数のうち前記少なくとも一部の命令に対応する関数を識別する識別子ごとに前記期間の長さを定義する情報であるシミュレーションプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/065501 WO2016194028A1 (ja) | 2015-05-29 | 2015-05-29 | シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016194028A1 JPWO2016194028A1 (ja) | 2017-07-27 |
JP6223637B2 true JP6223637B2 (ja) | 2017-11-01 |
Family
ID=57440212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017521640A Expired - Fee Related JP6223637B2 (ja) | 2015-05-29 | 2015-05-29 | シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10776139B2 (ja) |
JP (1) | JP6223637B2 (ja) |
WO (1) | WO2016194028A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2563384B (en) | 2017-06-07 | 2019-12-25 | Advanced Risc Mach Ltd | Programmable instruction buffering |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4625081A (en) * | 1982-11-30 | 1986-11-25 | Lotito Lawrence A | Automated telephone voice service system |
US4713748A (en) * | 1985-02-12 | 1987-12-15 | Texas Instruments Incorporated | Microprocessor with block move instruction |
US4713749A (en) * | 1985-02-12 | 1987-12-15 | Texas Instruments Incorporated | Microprocessor with repeat instruction |
JP3366475B2 (ja) * | 1994-04-12 | 2003-01-14 | 三菱電機株式会社 | データ処理速度の評価方法 |
JP2000020348A (ja) | 1998-07-03 | 2000-01-21 | Toshiba Corp | シミュレーション装置及びシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP3960866B2 (ja) | 2002-06-20 | 2007-08-15 | Necエレクトロニクス株式会社 | 複数プロセッサの同時シミュレーション装置および同時シミュレーション方法 |
JP3853752B2 (ja) * | 2003-04-22 | 2006-12-06 | 三菱電機株式会社 | シミュレーション装置 |
JP4717492B2 (ja) * | 2005-04-12 | 2011-07-06 | 富士通株式会社 | マルチコアモデルシミュレータ |
JP4667206B2 (ja) * | 2005-10-31 | 2011-04-06 | 富士通セミコンダクター株式会社 | マルチコアモデルシミュレーションプログラム、該プログラムを記録した記録媒体、マルチコアモデルシミュレータ、およびマルチコアモデルシミュレーション方法 |
EP2076874A4 (en) * | 2006-05-13 | 2011-03-09 | Sap Ag | DERIVED CONSISTENT SET OF INTERFACES DERIVED FROM A BUSINESS OBJECT MODEL |
JP5595633B2 (ja) * | 2007-02-26 | 2014-09-24 | スパンション エルエルシー | シミュレーション方法及びシミュレーション装置 |
JP5173385B2 (ja) | 2007-12-07 | 2013-04-03 | 三菱電機株式会社 | 統合シミュレーションシステム |
TWI378356B (en) * | 2009-04-21 | 2012-12-01 | Nat Univ Tsing Hua | Method and device for multi-core instruction-set simulation |
WO2011046089A1 (ja) | 2009-10-16 | 2011-04-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シミュレーション方法、システム及びプログラム |
US9081501B2 (en) * | 2010-01-08 | 2015-07-14 | International Business Machines Corporation | Multi-petascale highly efficient parallel supercomputer |
JP5459021B2 (ja) * | 2010-03-31 | 2014-04-02 | 富士通株式会社 | シミュレーション装置 |
KR101132560B1 (ko) * | 2010-06-09 | 2012-04-03 | 강원대학교산학협력단 | 로봇 소프트웨어 컴포넌트를 위한 시뮬레이션 기반 인터페이스 테스팅 자동화 시스템 및 그 방법 |
JP5528294B2 (ja) * | 2010-10-20 | 2014-06-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シミュレーション制御方法、システム及びプログラム |
JP6120657B2 (ja) | 2013-04-19 | 2017-04-26 | キヤノン株式会社 | 統合シミュレータ装置、シミュレーション方法、及びプログラム |
JP6394341B2 (ja) * | 2014-07-23 | 2018-09-26 | 富士通株式会社 | 計算装置、計算方法、および計算プログラム |
CA3039198A1 (en) * | 2016-10-11 | 2018-04-19 | Green Hills Software, Llc | Systems, methods, and devices for vertically integrated instrumentation and trace reconstruction |
-
2015
- 2015-05-29 US US15/564,314 patent/US10776139B2/en active Active
- 2015-05-29 JP JP2017521640A patent/JP6223637B2/ja not_active Expired - Fee Related
- 2015-05-29 WO PCT/JP2015/065501 patent/WO2016194028A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2016194028A1 (ja) | 2016-12-08 |
JPWO2016194028A1 (ja) | 2017-07-27 |
US10776139B2 (en) | 2020-09-15 |
US20180136955A1 (en) | 2018-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20130231912A1 (en) | Method, system, and scheduler for simulating multiple processors in parallel | |
US9645802B2 (en) | Technique for grouping instructions into independent strands | |
JP4599266B2 (ja) | シミュレーション装置及びシミュレーション方法 | |
US9946823B2 (en) | Dynamic control of design clock generation in emulation | |
WO2006123547A1 (ja) | 情報処理装置、システム、方法およびプロセッサ | |
US9218273B2 (en) | Automatic generation of a resource reconfiguring test | |
EP2672388B1 (en) | Multi-processor parallel simulation method, system and scheduler | |
JP6223637B2 (ja) | シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム | |
US8886512B2 (en) | Simulation apparatus, computer-readable recording medium, and method | |
JP2005084957A (ja) | 回路動作検証装置および方法 | |
US11106478B2 (en) | Simulation device, simulation method, and computer readable medium | |
CN103077069B (zh) | 指令解析的方法及装置 | |
JP6239212B1 (ja) | シミュレーション装置、シミュレーション方法及びシミュレーションプログラム | |
JP5874433B2 (ja) | トレース結合装置及びプログラム | |
JP6020775B1 (ja) | シミュレーション装置 | |
JP6473023B2 (ja) | 性能評価モジュール及びこれを組み込んだ半導体集積回路 | |
JP4205525B2 (ja) | 並列シミュレーション装置および並列シミュレーション方法 | |
JP6664158B2 (ja) | シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム | |
JP2014194746A (ja) | シミュレーション装置及びシミュレーション方法及びプログラム | |
CN110879744B (zh) | 利用多线程执行计算图的方法和系统 | |
Papadaki et al. | Syntix: A Profiling Based Resource Estimator for CUDA Kernels | |
KR101721341B1 (ko) | 이종 멀티코어 환경에서 사용되는 수행장치 결정 모듈 및 이를 이용한 수행장치 결정방법 | |
WO2023183139A1 (en) | Schedule instructions of a program of data flows for execution in tiles of a coarse grained reconfigurable array | |
JP2014016966A (ja) | 情報処理装置、実行プログラムおよび実行方法 | |
KR20210011451A (ko) | 하드웨어 가속을 위한 하드웨어 리소스들의 임베디드 스케줄링 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6223637 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |