WO2014065019A1 - 窒化物半導体発光素子 - Google Patents

窒化物半導体発光素子 Download PDF

Info

Publication number
WO2014065019A1
WO2014065019A1 PCT/JP2013/073904 JP2013073904W WO2014065019A1 WO 2014065019 A1 WO2014065019 A1 WO 2014065019A1 JP 2013073904 W JP2013073904 W JP 2013073904W WO 2014065019 A1 WO2014065019 A1 WO 2014065019A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride semiconductor
light emitting
semiconductor light
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/073904
Other languages
English (en)
French (fr)
Inventor
聡 駒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2014543179A priority Critical patent/JP6181661B2/ja
Priority to CN201380040831.5A priority patent/CN104541381B/zh
Priority to US14/400,625 priority patent/US9450150B2/en
Publication of WO2014065019A1 publication Critical patent/WO2014065019A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H10H20/8252—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials

Definitions

  • the present invention relates to a nitride semiconductor light emitting device.
  • examples of substrates used for nitride semiconductor light emitting devices include GaN substrates, SiC substrates, and sapphire substrates. Among them, sapphire substrates having advantages in terms of price and mass productivity are widely used. .
  • Patent Document 1 Japanese Patent Laid-Open No. 6-196757 proposes a method of growing a high-quality GaN layer on a low-temperature GaN buffer layer by forming a low-temperature GaN buffer layer on a sapphire substrate. ing.
  • Such threading dislocations cause an increase in leakage current and a decrease in light emission efficiency in the nitride semiconductor light emitting diode device, and a shortened life in the nitride semiconductor laser device.
  • an object of the present invention is to provide a nitride semiconductor light emitting device capable of improving characteristics by reducing threading dislocations.
  • the present invention relates to a substrate, a first nitride semiconductor layer provided on the substrate, a light emitting layer provided on the first nitride semiconductor layer, and a second nitride provided on the light emitting layer.
  • a first nitride semiconductor layer comprising: a high-concentration silicon-doped layer doped with silicon at a high concentration of 2 ⁇ 10 19 / cm 3 or more; and a threading dislocation on the high-concentration silicon-doped layer.
  • a nitride semiconductor light-emitting device including a dislocation reducing layer for bending the substrate in the lateral direction. With such a configuration, it is possible to provide a nitride semiconductor light emitting device having improved characteristics by reducing threading dislocations.
  • a nitride semiconductor light emitting device capable of improving characteristics by reducing threading dislocations.
  • FIG. 2 is a schematic enlarged cross-sectional view of a substrate and a first nitride semiconductor layer shown in FIG. It is typical sectional drawing illustrating the macro step of the nitride semiconductor light-emitting diode element of embodiment.
  • 3 is a schematic cross-sectional view illustrating a manufacturing process of the template substrate of Example 1.
  • FIG. 3 is a schematic cross-sectional view illustrating a manufacturing process of the template substrate of Example 1.
  • FIG. 3 is a schematic cross-sectional view illustrating a manufacturing process of the template substrate of Example 1.
  • FIG. 3 is a schematic cross-sectional view illustrating a manufacturing process of the template substrate of Example 1.
  • FIG. 3 is a schematic cross-sectional view illustrating a manufacturing process of the template substrate of Example 1.
  • FIG. 3 is a schematic cross-sectional view illustrating a manufacturing process of the template substrate of Example 1.
  • FIG. 3 is a schematic cross-sectional view illustrating a manufacturing process of the template substrate of Example 1.
  • FIG. 3 is a schematic cross-sectional view illustrating a manufacturing process of the template substrate of Example 1.
  • FIG. 3 is a schematic cross-sectional view illustrating a manufacturing process of the template substrate of Example 1.
  • FIG. 6 is a diagram illustrating a CL image of a template substrate of Example 1.
  • FIG. FIG. 3 is a view showing a STEM image of a template substrate of Example 1.
  • FIG. 12 is a schematic cross-sectional view illustrating a manufacturing process of the nitride semiconductor light-emitting diode element of Example 2.
  • FIG. 12 is a schematic cross-sectional view illustrating a manufacturing process of the nitride semiconductor light-emitting diode element of Example 2.
  • FIG. 6 is a PL light emission pattern on the surface of a contact layer of the nitride semiconductor light emitting diode element of Example 2.
  • FIG. 1 is a schematic cross-sectional view of a nitride semiconductor light-emitting diode element according to an embodiment which is an example of the nitride semiconductor light-emitting element of the present invention.
  • the nitride semiconductor light-emitting diode device according to the embodiment includes a substrate 1, a first nitride semiconductor layer 2 provided on the substrate 1, and a first nitride semiconductor layer 2.
  • the light emitting layer 3 provided and the second nitride semiconductor layer 4 provided on the light emitting layer 3 are provided.
  • a first electrode 6 is formed on the first nitride semiconductor layer 2
  • a second electrode 5 is formed on the second nitride semiconductor layer 4.
  • the first nitride semiconductor layer 2, the light emitting layer 3, and the second nitride semiconductor layer 4 can be formed by, for example, the MOCVD (metal organic chemical vapor deposition) method.
  • the second electrode 5 can be formed, for example, by vapor deposition.
  • FIG. 2 shows a schematic enlarged cross-sectional view of the substrate 1 and the first nitride semiconductor layer 2 shown in FIG.
  • a buffer layer 11 is formed on the uneven surface of the substrate 1, and an oblique facet layer 12 is formed on the buffer layer 11 in the recess of the substrate 1.
  • a first buried layer 13 is formed so as to fill a space between the oblique facet layers 12, and a high-concentration silicon doped layer 14 is formed on the surfaces of the oblique facet layers 12 and the first buried layer 13. Is formed.
  • a dislocation reduction layer 15 is formed on the high-concentration silicon doped layer 14, and a second buried layer 16 is formed on the dislocation reduction layer 15. Furthermore, a conductive layer 17 is formed on the second buried layer 16.
  • a silicon (Si) substrate, a sapphire (Al 2 O 3 ) substrate, a silicon carbide (SiC) substrate, a spinel (MgAl 2 O 4 ) substrate, or the like can be used.
  • a sapphire substrate that is inexpensive and transparent as the substrate 1.
  • the embodiment can improve the light extraction efficiency of the nitride semiconductor light-emitting diode element, Further, it becomes easier to form the oblique facet layer 12 during the initial growth.
  • a GaN (gallium nitride) layer or an AlN (aluminum nitride) layer is preferably used.
  • a GaN layer or an AlN layer is used for the buffer layer 11, a low dislocation nitride semiconductor layer can be formed on the buffer layer 11.
  • an AlN layer is used as the buffer layer 11, the screw dislocations in the nitride semiconductor layer grown on the buffer layer 11 can be effectively reduced, and two different types of dislocations having different Burgers vectors. Both can be reduced. Therefore, the light emission efficiency of the nitride semiconductor light emitting device can be improved.
  • a nitride semiconductor represented by an expression of Al x1 Ga y1 In z1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, 0 ⁇ z1 ⁇ 1, x1 + y1 + z1 ⁇ 0) is used. Can do.
  • a nitride semiconductor represented by the formula of Al x2 Ga y2 In z2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1, 0 ⁇ z2 ⁇ 1, x2 + y2 + z2 ⁇ 0) is used as the first buried layer 13.
  • a nitride semiconductor represented by the formula of Al x2 Ga y2 In z2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1, 0 ⁇ z2 ⁇ 1, x2 + y2 + z2 ⁇ 0) is used.
  • the high-concentration silicon doped layer 14 for example, a nitride semiconductor represented by the formula of Al x3 Ga y3 In z3 N (0 ⁇ x3 ⁇ 1, 0 ⁇ y3 ⁇ 1, 0 ⁇ z3 ⁇ 1, x3 + y3 + z3 ⁇ 0) is used. Si doped at a high concentration of 2 ⁇ 10 19 atoms / cm 3 or more can be used.
  • dislocation reduction layer 15 for example, a nitride semiconductor represented by the formula of Al x4 Ga y4 In z4 N (0 ⁇ x4 ⁇ 1, 0 ⁇ y4 ⁇ 1, 0 ⁇ z4 ⁇ 1, x4 + y4 + z4 ⁇ 0) is used. Can be used.
  • the dislocation reduction layer 15 By forming the high-concentration silicon doped layer 14 doped with Si at a high concentration of 2 ⁇ 10 19 atoms / cm 3 or more, the three-dimensional growth of the nitride semiconductor layer is promoted on the high-concentration silicon doped layer 14, A dislocation reducing layer 15 having facets can be formed.
  • the dislocation reduction layer 15 having oblique facets by three-dimensional growth the threading dislocation formed by the lattice mismatch between the substrate 1 and the nitride semiconductor layer formed on the substrate 1 is bent sideways. Therefore, the dislocation reduction layer 15 can function as a dislocation reduction layer. Note that the dislocation reduction layer 15 only needs to reduce the number of threading dislocations inherited by the second buried layer 16 on the dislocation reduction layer 15 by bending the threading dislocations from the high-concentration silicon doped layer 14. .
  • the Si concentration diffuses while gradually decreasing the Si concentration in the growth direction (light emitting layer side), and is 1.5 ⁇ m from the surface on the light emitting layer 3 side of the high concentration silicon doped layer 14 toward the light emitting layer 3 side.
  • the Si concentration at the location is preferably 1 ⁇ 10 17 / cm 3 or more.
  • the dislocation reduction in the dislocation reduction layer 15 can be effectively performed.
  • the dislocation reduction layer 15 is three-dimensionally grown on the high-concentration silicon doped layer 14, the dislocation reduction layer 15 does not need to be intentionally doped with Si. Further, the decrease in the Si concentration may be, for example, continuous and / or stepwise.
  • the thickness of the high-concentration silicon doped layer 14 is preferably 0.5 ⁇ m or less. In this case, since excessive tensile stress is not applied to the high-concentration silicon doped layer 14, the crystallinity of the high-concentration silicon doped layer 14 can be improved.
  • the molar ratio of ammonia (NH 3 ) to trimethylgallium (TMG) is set to 250 or less, so that the nitride semiconductor crystal constituting the dislocation reduction layer 15 can be formed. Since the grain size increases and the frequency of grain association decreases, dislocations can be effectively reduced.
  • the Si concentration in the high-concentration silicon doped layer 14 can be determined by, for example, SIMS (secondary ion mass spectrometry).
  • the direction of dislocations in the dislocation reduction layer 15 can be obtained by observing the dislocation reduction layer 15 with, for example, TEM (transmission electron microscope) or STEM (scanning transmission electron microscope).
  • the second buried layer 16 for example, a nitride semiconductor represented by the formula of Al x5 Ga y5 In z5 N (0 ⁇ x5 ⁇ 1, 0 ⁇ y5 ⁇ 1, 0 ⁇ z5 ⁇ 1, x5 + y5 + z5 ⁇ 0) is used.
  • the second buried layer 16 is doped with magnesium (Mg) from the viewpoint of flattening the surface of the second buried layer 16.
  • Mg concentration doped in the second buried layer 16 is preferably 5 ⁇ 10 18 atoms / cm 3 or more and 5 ⁇ 10 19 atoms / cm 3 or less.
  • the Mg concentration in the second buried layer 16 is 5 ⁇ 10 18 pieces / cm 3 or more and 5 ⁇ 10 19 pieces / cm 3 or less, the surface of the second buried layer 16 is made flatter. In addition, it is possible to effectively prevent white turbidity of the second embedded layer 16 and to have good crystallinity.
  • the conductive layer 17 may be an n-type impurity in a nitride semiconductor represented by the formula Al x6 Ga y6 In z6 N (0 ⁇ x6 ⁇ 1, 0 ⁇ y6 ⁇ 1, 0 ⁇ z6 ⁇ 1, x6 + y6 + z6 ⁇ 0).
  • a material doped with or the like can be used.
  • the n-type impurity for example, Si and / or Ge (germanium) can be used.
  • the light emitting layer 3 can be formed on the conductive layer 17.
  • a nitride semiconductor represented by the formula of Al x7 Ga y7 In z7 N (0 ⁇ x7 ⁇ 1, 0 ⁇ y7 ⁇ 1, 0 ⁇ z7 ⁇ 1, x7 + y7 + z7 ⁇ 0) is used. it can.
  • the wavelength of light emitted from the light emitting layer 3 can be appropriately adjusted by appropriately changing the composition of the nitride semiconductor constituting the light emitting layer 3 and changing the band gap.
  • a multilayer film in which the band gap is periodically changed can be formed under the light emitting layer 3.
  • the light emitting layer 3 may adopt either a single quantum well structure (SQW) or a multiple quantum well structure (MQW).
  • a second nitride semiconductor layer 4 made of a p-type nitride semiconductor can be formed on the light emitting layer 3.
  • the second nitride semiconductor layer 4 for example, a nitride represented by the formula of Al x8 Ga y8 In z8 N (0 ⁇ x8 ⁇ 1, 0 ⁇ y8 ⁇ 1, 0 ⁇ z8 ⁇ 1, x8 + y8 + z8 ⁇ 0).
  • a semiconductor doped with a p-type impurity can be used.
  • a p-type impurity for example, Mg and / or Zn (zinc) can be used.
  • the second nitride semiconductor layer 4 may include a carrier block layer made of a p-type nitride semiconductor having a large band gap, and is made of a p-type nitride semiconductor doped with a p-type impurity at a high concentration.
  • a contact layer may be included.
  • a macro step 21 as shown in the schematic enlarged sectional view of FIG. 3 is formed.
  • the macro step 21 is formed when the dislocation reducing layer 15 is buried with the second buried layer 16, and the light emitted from the light emitting layer 3 without reducing the light emission efficiency of the nitride semiconductor light emitting device by the macro step 21.
  • the half-value width of can be increased.
  • the macro step 21 is a surface inclined with respect to the growth surface, and is generated due to the arrangement of the high-concentration silicon doped layer 14.
  • the emission wavelength of the phosphors is Although it is very broad, the emission wavelength of conventional blue light has a very narrow half-value width of about 20 nm, so the color reproducibility of blue light is poor, the color rendering is poor, and the safety to the human eye is low. There were problems such as.
  • the emission wavelength of the blue light emitted from the light emitting layer 3 becomes broad due to the macro step 21, the color reproducibility of the blue light is good, the color rendering is good, and the safety to the human eye is improved.
  • a high white LED device can be produced.
  • the dominant light emission wavelength (single wavelength felt by human eyes) of the nitride semiconductor light emitting diode device of the embodiment is preferably 420 nm or more and 500 nm or less, and more preferably 430 nm or more and 470 nm or less.
  • the human eye feels that the color reproducibility and color rendering of the blue light emitted from the light emitting layer 3 is good, and the safety for the human eye can be improved.
  • the full width at half maximum of electroluminescence emission (light emitted from the light emitting layer 3 by current injection) of the nitride semiconductor light emitting diode element of the embodiment is preferably 25 nm or more.
  • the human eye feels that the color reproducibility and color rendering of the blue light emitted from the light emitting layer 3 is good, and the safety for the human eye can be improved.
  • the macro step 21 causes the surface to be very low in angle. Since there is an inclined portion, it is assumed that the emission wavelength of the portion is slightly shifted, the emission wavelength becomes broad, and the half width is widened.
  • the height H of the macro step 21 is preferably 20 nm or more and 300 nm or less.
  • the emission wavelength of the light emitted from the light emitting layer 3 can be broadened and the half width can be further increased.
  • the height H of the macro step 21 is 300 nm or less, it tends to be possible to suppress a decrease in the light emission efficiency of the nitride semiconductor light-emitting diode element of the embodiment.
  • the lateral width W of the macro step 21 is preferably 40 ⁇ m or more and 300 ⁇ m or less.
  • the width W in the lateral direction of the macro step 21 is 40 ⁇ m or more, it tends to be possible to suppress a decrease in the light emission efficiency of the nitride semiconductor light emitting diode element of the embodiment.
  • the width W in the horizontal direction of the macro step 21 is 300 ⁇ m or less, the emission wavelength of the light emitted from the light emitting layer 3 can be broadened and the half width can be further increased.
  • the height H and the lateral width W of the macro step 21 can be measured by tracing the step of the surface of the conductive layer 17.
  • a conductive oxide film such as ITO (Indium Tin Oxide) can be formed on the surface of the second nitride semiconductor layer 4.
  • the second electrode 5 to be a p-electrode is formed on the conductive oxide film, the surface of the conductive layer 17 is exposed by mesa etching, and then the exposed surface of the conductive layer 17 is exposed.
  • the first electrode 6 to be an n-electrode can be formed.
  • a metal wire can be bonded to the first electrode 6 and the second electrode 5.
  • irregularities were formed on the surface of the sapphire substrate 101.
  • the unevenness on the surface of the sapphire substrate 101 was formed by patterning a resist on the surface of the flat sapphire substrate 101 using a stepper or the like and etching it by ICP (Inductively coupled plasma).
  • the surface of the sapphire substrate 101 was nitrided by setting the sapphire substrate 101 in the sputtering film forming apparatus and flowing nitrogen gas into the sputtering film forming apparatus. Thereafter, a high frequency bias was applied to the metal Al target side while flowing 5 sccm of nitrogen gas in the sputtering film forming apparatus in a state where the temperature was 500 ° C. and the pressure in the sputtering film forming apparatus was maintained at 0.5 Pa. Thereby, as shown in the schematic cross-sectional view of FIG. 5, an AlN film 102 was formed on the surface of the sapphire substrate 101 by sputtering.
  • the sapphire substrate 101 after the formation of the AlN film 102 was set in the reactor of the MOCVD apparatus. Thereafter, NH 3 as a group V source and TMG as a group III source are supplied into the reactor of the MOCVD apparatus at a temperature of 990 ° C., and as shown in the schematic cross-sectional view of FIG.
  • An oblique facet layer 103 made of GaN having the oblique facets was grown by MOCVD. At this time, the angle of the oblique facet of the oblique facet layer 103 was approximately 60 ° with respect to the growth surface. Further, the oblique facet layer 103 grew only on the upper surface of the concave and convex portions on the surface of the sapphire substrate 101.
  • NH 3 as a group V source and TMG as a group III source are supplied in the same manner as described above, and an oblique facet layer is formed by MOCVD as shown in the schematic sectional view of FIG.
  • the depression between 103 was filled with the first buried layer 104 made of GaN.
  • the thickness of the first embedded layer 104 was 0.5 ⁇ m, and the first embedded layer 104 was embedded partway through the oblique facet layer 103.
  • a high-concentration silicon doped layer 105 was grown on the surfaces of the oblique facet layer 103 and the first buried layer 104 by MOCVD.
  • a dislocation reduction layer 106 made of GaN having oblique facets was three-dimensionally grown on the surface of the high-concentration silicon doped layer 105 to a thickness of 3 ⁇ m by MOCVD.
  • FIG. As shown in the schematic sectional view, a second buried layer 107 made of Mg-doped p-type GaN was grown on the surface of the dislocation reduction layer 106 by MOCVD.
  • the molar ratio of NH 3 to TMG is adjusted to 440
  • the Mg concentration in the second buried layer 107 is 2 ⁇ 10 19 atoms / cm 3
  • the thickness of the second buried layer 107 is 2. 2 ⁇ m.
  • a conductive layer 108 made of Si-doped n-type GaN was grown on the surface of the second buried layer 107 by MOCVD.
  • the Si concentration in the conductive layer 108 was 5 ⁇ 10 18 / cm 3, and the thickness of the conductive layer 108 was 0.5 ⁇ m.
  • Example 1 the template substrate of Example 1 in which the first nitride semiconductor layer was laminated on the sapphire substrate was produced. Note that each of the above temperatures indicates the thermocouple temperature in contact with the carbon susceptor.
  • FIG. 12 shows the SIMS analysis results of the template substrate of Example 1
  • FIG. 13 shows a CL (cathode luminescence) image of the template substrate of Example 1
  • FIG. 14 shows the STEM of the template substrate of Example 1. Show the image.
  • dislocations are bent in the lateral direction in the dislocation reduction layer 106, dislocations having different Burgers vectors meet, form a half loop, and disappear. Reduction was confirmed.
  • dislocations that were conventionally about 1 ⁇ 10 8 pieces / cm 2 can be reduced to about 1 ⁇ 10 7 pieces / cm 2.
  • the nitride semiconductor light-emitting diode element of Example 2 was fabricated by forming the light-emitting layer and the second nitride semiconductor layer on the template substrate of Example 1.
  • the template substrate of Example 1 was set in the MOCVD apparatus, and as shown in the schematic cross-sectional view of FIG. 15, Si-doped n-type GaN was further grown by MOCVD at a temperature of 1255 ° C. The thickness of was set to 3 ⁇ m. Next, the temperature is lowered to 938 ° C., and a GaN layer having a thickness of 1.5 nm and an InGaN layer having a thickness of 1.5 nm are alternately grown for 20 periods one by one on the conductive layer 108. A superlattice layer 109 was grown by MOCVD.
  • the temperature is lowered to 816 ° C., and a GaN barrier layer having a thickness of 7.5 nm and an InGaN well layer having a thickness of 3 nm are alternately grown for six periods one by one on the superlattice layer 109.
  • the light emitting layer 110 was grown by MOCVD.
  • a carrier block layer 111 having a three-layer structure of an undoped AlGaN layer, an Mg-doped p-type AlGaN layer, and an undoped AlGaN layer is grown on the light emitting layer 110 to a thickness of 20 nm by the MOCVD method. It was.
  • an undoped GaN layer 112 having a thickness of 65 nm was grown on the carrier block layer 111 by MOCVD while maintaining the temperature.
  • the temperature was raised to 1238 ° C., and a contact layer 113 made of Mg-doped p-type GaN having a thickness of 20 nm was grown on the undoped GaN layer 112 by MOCVD.
  • the template substrate of Example 1 after the formation of the contact layer 113 is taken out from the MOCVD apparatus and annealed to activate Mg as a p-type impurity at 800 ° C. in an annealing furnace.
  • the surface of the contact layer 113 was cleaned with acid.
  • a pd electrode 114 is deposited as a p-electrode on the contact layer 113, and the surface of the conductive layer 108 is exposed by cutting the wafer edge with a diamond pen.
  • the nitride semiconductor light-emitting diode device of Example 2 was completed.
  • the pd electrode 114 of the nitride semiconductor light emitting diode element of Example 2 and the surface of the conductive layer 108 exposed by scraping the wafer edge are probed by a prober, and the nitride semiconductor light emitting diode element of Example 2 is obtained.
  • the emission spectrum was measured from the back side of the light source using an instantaneous multi-photometry system and the intensity was measured with a photodetector.
  • a template substrate produced in the same manner as in Example 1 except that the high-concentration silicon doped layer 105 was not formed was set in the MOCVD apparatus at the same time as the template substrate in Example 1, and the same as above. Under the conditions, a nitride semiconductor light emitting diode element of a comparative example was manufactured.
  • the nitride semiconductor light-emitting diode device of Example 2 manufactured using the template substrate of Example 1 including the high-concentration silicon doped layer 105 is manufactured using the template substrate not including the high-concentration silicon doped layer 105. It was confirmed that the light output was improved by 12% compared to the nitride semiconductor light emitting diode element of the comparative example.
  • the half width of electroluminescence emission at the current density of 10 A / cm 2 of the nitride semiconductor light-emitting diode element of Example 2 is 29.8 nm, and the current density of the nitride semiconductor light-emitting diode element of the comparative example at 10 A / cm 2 .
  • the half width of electroluminescence emission was 21.5 nm. Therefore, it was confirmed that the full width at half maximum of electroluminescence emission of the nitride semiconductor light emitting diode element of Example 2 was very wide as compared with the nitride semiconductor light emitting diode element of the comparative example.
  • the height was 20 nm or more and 100 nm or less, and the lateral direction The width was confirmed to be 40 ⁇ m or more and 150 ⁇ m or less.
  • FIG. 17 shows a PL (Photo Luminescence) light emission pattern on the surface of the contact 113 of the nitride semiconductor light emitting diode element of Example 2. As shown in the PL emission pattern of FIG. 17, the edge of the macro step was observed.
  • PL Photo Luminescence
  • the nitride semiconductor light-emitting diode element of Example 2 in which the high-concentration silicon doped layer 105 is formed compared to the nitride semiconductor light-emitting diode element of the comparative example, the nitride semiconductor light-emitting diode element 105 is formed on the high-concentration silicon doped layer 105. It was confirmed that the threading dislocations can be reduced by the grown dislocation reduction layer 106, the emission wavelength becomes broad, and the half width of electroluminescence emission is widened.
  • the color reproducibility in the blue region is good, the color rendering is good, and the safety to the human eye is high.
  • a white LED device can be produced.
  • a white LED device in which the light emission efficiency does not decrease and the luminous flux does not decrease can be manufactured.
  • the present invention relates to a substrate, a first nitride semiconductor layer provided on the substrate, a light emitting layer provided on the first nitride semiconductor layer, and a second nitride provided on the light emitting layer.
  • a first nitride semiconductor layer comprising: a high-concentration silicon-doped layer doped with silicon at a high concentration of 2 ⁇ 10 19 / cm 3 or more; and a threading dislocation on the high-concentration silicon-doped layer.
  • a nitride semiconductor light-emitting device including a dislocation reducing layer for bending the substrate horizontally. With such a configuration, it is possible to provide a nitride semiconductor light emitting device having improved characteristics by reducing threading dislocations.
  • the silicon concentration decreases from the high concentration silicon doped layer toward the light emitting layer side, and from the surface of the high concentration silicon doped layer toward the light emitting layer side. It is preferable that the silicon concentration at a position of 1.5 ⁇ m is 1 ⁇ 10 17 pieces / cm 3 or more. With such a configuration, it is possible to effectively reduce dislocations in the dislocation reducing layer.
  • the thickness of the high concentration silicon doped layer is preferably 0.5 ⁇ m or less.
  • a layer containing magnesium is disposed between the dislocation reducing layer and the light emitting layer.
  • the surface of the layer containing magnesium can be made flat.
  • the magnesium concentration in the layer containing magnesium is preferably 5 ⁇ 10 18 pieces / cm 3 or more and 5 ⁇ 10 19 pieces / cm 3 or less. By setting it as such a structure, the surface of the layer containing magnesium can be made flat.
  • the nitride semiconductor light emitting device of the present invention preferably includes a macro step having a height of 20 nm to 300 nm and a lateral width of 40 ⁇ m to 300 ⁇ m.
  • the nitride semiconductor light-emitting device of the present invention is a nitride semiconductor light-emitting diode device, and preferably has a dominant emission wavelength of 420 nm or more and 500 nm or less.
  • the nitride semiconductor light emitting device of the present invention is a nitride semiconductor light emitting diode device, and preferably has a dominant emission wavelength of 430 nm or more and 470 nm or less.
  • the half width of electroluminescence emission is 25 nm or more.
  • the layer in contact with the substrate of the first nitride semiconductor layer is an aluminum nitride layer.
  • the present invention provides a method for manufacturing the nitride semiconductor light-emitting device according to any one of the above, wherein a step of forming a first nitride semiconductor layer on a substrate, and a step on the first nitride semiconductor layer Forming a light emitting layer on the substrate, and forming a second nitride semiconductor layer provided on the light emitting layer, wherein the step of forming the first nitride semiconductor layer has a high concentration on the substrate.
  • the present invention can be used for a nitride semiconductor light-emitting device, and can be particularly preferably used for a nitride semiconductor light-emitting diode device.

Landscapes

  • Led Devices (AREA)

Abstract

　シリコンが２×１０19個／ｃｍ3以上の高濃度にドープされた高濃度シリコンドープ層と、高濃度シリコンドープ層上に貫通転位を横方向に曲げるための転位低減層とを含む窒化物半導体発光素子である。

Description

窒化物半導体発光素子
　本発明は、窒化物半導体発光素子に関する。
　従来において、窒化物半導体発光素子に用いられる基板としては、ＧａＮ基板、ＳｉＣ基板およびサファイア基板などが挙げられるが、なかでも価格および量産性の点で優位性を持つサファイア基板が広く用いられている。
　しかしながら、従来においては、サファイア基板と、ＧａＮなどの窒化物半導体層との間の格子不整合率により、サファイア基板上にＧａＮなどの窒化物半導体層を成長するのが難しいという問題があった。
　そこで、たとえば特許文献１（特開平６－１９６７５７号公報）においては、サファイア基板上に低温ＧａＮバッファ層を形成することにより、低温ＧａＮバッファ層上に高品質のＧａＮ層を成長させる方法が提案されている。
特開平６－１９６７５７号公報
　しかしながら、サファイア基板上に低温ＧａＮバッファ層を形成した場合であっても、低温ＧａＮバッファ層上に成長するＧａＮ層の貫通転位は、依然として、１×１０18個／ｃｍ2以上の密度で存在する。
　このような貫通転位は、窒化物半導体発光ダイオード素子におけるリーク電流の増加および発光効率の低下を招くとともに、窒化物半導体レーザ素子における短寿命化を招く。
　上記の事情に鑑みて、本発明の目的は、貫通転位を低減することにより特性を向上することができる窒化物半導体発光素子を提供することにある。
　本発明は、基板と、基板上に設けられた第１の窒化物半導体層と、第１の窒化物半導体層上に設けられた発光層と、発光層上に設けられた第２の窒化物半導体層と、を備え、第１の窒化物半導体層は、シリコンが２×１０19個／ｃｍ3以上の高濃度にドープされた高濃度シリコンドープ層と、高濃度シリコンドープ層上に貫通転位を横方向に曲げるための転位低減層とを含む窒化物半導体発光素子である。このような構成とすることにより、貫通転位を低減することにより特性を向上させた窒化物半導体発光素子を提供することができる。
　本発明によれば、貫通転位を低減することにより特性を向上することができる窒化物半導体発光素子を提供することができる。
実施の形態の窒化物半導体発光ダイオード素子の模式的な断面図である。 図１に示す基板と第１の窒化物半導体層の模式的な拡大断面図である。 実施の形態の窒化物半導体発光ダイオード素子のマクロステップを図解する模式的な断面図である。 実施例１のテンプレート基板の製造工程を図解する模式的な断面図である。 実施例１のテンプレート基板の製造工程を図解する模式的な断面図である。 実施例１のテンプレート基板の製造工程を図解する模式的な断面図である。 実施例１のテンプレート基板の製造工程を図解する模式的な断面図である。 実施例１のテンプレート基板の製造工程を図解する模式的な断面図である。 実施例１のテンプレート基板の製造工程を図解する模式的な断面図である。 実施例１のテンプレート基板の製造工程を図解する模式的な断面図である。 実施例１のテンプレート基板の製造工程を図解する模式的な断面図である。 実施例１のテンプレート基板のＳＩＭＳによる分析結果を示す図である。 実施例１のテンプレート基板のＣＬ像を示す図である。 実施例１のテンプレート基板のＳＴＥＭ像を示す図である。 実施例２の窒化物半導体発光ダイオード素子の製造工程を図解する模式的な断面図である。 実施例２の窒化物半導体発光ダイオード素子の製造工程を図解する模式的な断面図である。 実施例２の窒化物半導体発光ダイオード素子のコンタクト層の表面のＰＬ発光パターンである。
　以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　図１に、本発明の窒化物半導体発光素子の一例である実施の形態の窒化物半導体発光ダイオード素子の模式的な断面図を示す。図１に示すように、実施の形態の窒化物半導体発光ダイオード素子は、基板１と、基板１上に設けられた第１の窒化物半導体層２と、第１の窒化物半導体層２上に設けられた発光層３と、発光層３上に設けられた第２の窒化物半導体層４とを備えている。また、第１の窒化物半導体層２上には、第１の電極６が形成されており、第２の窒化物半導体層４上には、第２の電極５が形成されている。なお、第１の窒化物半導体層２、発光層３および第２の窒化物半導体層４は、たとえばＭＯＣＶＤ（有機金属気相成長）法などによって形成することができ、第１の電極６および第２の電極５は、たとえば蒸着法などによって形成することができる。
　図２に、図１に示す基板１と第１の窒化物半導体層２の模式的な拡大断面図を示す。図２に示すように、基板１の凹凸表面上にはバッファ層１１が形成されており、基板１の凹部のバッファ層１１上には斜めファセット層１２が形成されている。また、斜めファセット層１２の間の空間を埋めるようにして第１の埋め込み層１３が形成されており、斜めファセット層１２および第１の埋め込み層１３の表面上には高濃度シリコンドープ層１４が形成されている。また、高濃度シリコンドープ層１４上には転位低減層１５が形成されており、転位低減層１５上には第２の埋め込み層１６が形成されている。さらに、第２の埋め込み層１６上には導電層１７が形成されている。
　基板１としては、たとえば、シリコン（Ｓｉ）基板、サファイア（Ａｌ2Ｏ3）基板、炭化珪素（ＳｉＣ）基板またはスピネル（ＭｇＡｌ2Ｏ4）基板などを用いることができる。なかでも、基板１としては、安価であり、かつ透明であるサファイア基板を用いることが好ましい。また、たとえば図２に示すように、サファイア基板からなる基板１の表面に凹凸形状を設けた場合には、実施の形態のが窒化物半導体発光ダイオード素子の光取り出し効率を向上することができ、また、初期成長時に斜めファセット層１２を形成しやすくなる。
　バッファ層１１としては、ＧａＮ（窒化ガリウム）層またはＡｌＮ（窒化アルミニウム）層を用いることが好ましい。バッファ層１１にＧａＮ層またはＡｌＮ層を用いた場合には、バッファ層１１上に低転位の窒化物半導体層を形成することができる。特に、バッファ層１１にＡｌＮ層を用いた場合には、バッファ層１１上に成長させた窒化物半導体層の螺旋転位を効果的に低減することができ、バーガーズベクトルの異なる２種類の別の転位を両方とも低減することができる。そのため、窒化物半導体発光素子の発光効率を向上させることができる。
　斜めファセット層１２としては、たとえば、Ａｌx1Ｇａy1Ｉｎz1Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｚ１≦１、ｘ１＋ｙ１＋ｚ１≠０）の式で表わされる窒化物半導体を用いることができる。
　第１の埋め込み層１３としては、たとえば、Ａｌx2Ｇａy2Ｉｎz2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｚ２≦１、ｘ２＋ｙ２＋ｚ２≠０）の式で表わされる窒化物半導体を用いることができる。
　高濃度シリコンドープ層１４としては、たとえば、Ａｌx3Ｇａy3Ｉｎz3Ｎ（０≦ｘ３≦１、０≦ｙ３≦１、０≦ｚ３≦１、ｘ３＋ｙ３＋ｚ３≠０）の式で表わされる窒化物半導体にＳｉを２×１０19個／ｃｍ3以上の高濃度にドープしたものを用いることができる。また、転位低減層１５としては、たとえば、Ａｌx4Ｇａy4Ｉｎz4Ｎ（０≦ｘ４≦１、０≦ｙ４≦１、０≦ｚ４≦１、ｘ４＋ｙ４＋ｚ４≠０）の式で表わされる窒化物半導体を用いることができる。
　Ｓｉを２×１０19個／ｃｍ3以上の高濃度にドープした高濃度シリコンドープ層１４を形成することにより、高濃度シリコンドープ層１４上に窒化物半導体層の３次元成長が促進され、斜めファセットを有する転位低減層１５を形成することができる。斜めファセットを有する転位低減層１５を３次元成長により形成することにより、基板１と基板１上に形成される窒化物半導体層との間の格子不整合によって形成された貫通転位を横に曲げることができるため、転位低減層１５を転位低減層として機能させることができる。なお、転位低減層１５は、高濃度シリコンドープ層１４からの貫通転位を曲げることにより、転位低減層１５上の第２の埋め込み層１６に引き継がれる貫通転位の数を１つでも減らせればよい。
　また、成長モードを３次元成長に変化させるためには、表面エネルギーを変化させるＳｉが転位低減層１５の成長中に這い上がることが好ましい。そのため、Ｓｉ濃度が成長方向（発光層側）に向かって徐々にＳｉ濃度を落としながら拡散し、高濃度シリコンドープ層１４の発光層３側の表面から発光層３側に向かって１．５μｍの箇所のＳｉ濃度が１×１０17個／ｃｍ3以上であることが好ましい。この場合には、転位低減層１５における転位の低減を効果的に行なうことができる。なお、高濃度シリコンドープ層１４上に転位低減層１５を３次元成長させるときには、転位低減層１５には意図的にＳｉをドープする必要はない。また、Ｓｉ濃度の低下は、たとえば、連続的および／または段階的であればよい。
　また、高濃度シリコンドープ層１４の厚さは０．５μｍ以下であることが好ましい。この場合には、高濃度シリコンドープ層１４に引張応力が過剰に加えられないため、高濃度シリコンドープ層１４の結晶性を良好なものとすることができる。
　また、転位低減層１５をＭＯＣＶＤ法で成長させる場合には、トリメチルガリウム（ＴＭＧ）に対するアンモニア（ＮＨ3）のモル比を２５０以下とすることによって、転位低減層１５を構成する窒化物半導体結晶のグレインサイズが大きくなり、グレインの会合頻度が少なくなるため、転位を効果的に低減することができる。
　なお、高濃度シリコンドープ層１４中のＳｉ濃度は、たとえばＳＩＭＳ（２次イオン質量分析法）などによって求めることができる。また、転位低減層１５における転位の方向は、たとえばＴＥＭ（透過型電子顕微鏡）またはＳＴＥＭ（走査型透過電子顕微鏡）などによって転位低減層１５を観察することにより求めることができる。
　第２の埋め込み層１６としては、たとえば、Ａｌx5Ｇａy5Ｉｎz5Ｎ（０≦ｘ５≦１、０≦ｙ５≦１、０≦ｚ５≦１、ｘ５＋ｙ５＋ｚ５≠０）の式で表わされる窒化物半導体を用いることができるが、第２の埋め込み層１６の表面を平坦にする観点からは、第２の埋め込み層１６にマグネシウム（Ｍｇ）をドープすることが好ましい。また、第２の埋め込み層１６にドープされるＭｇ濃度は、５×１０18個／ｃｍ3以上５×１０19個／ｃｍ3以下であることが好ましい。第２の埋め込み層１６中のＭｇ濃度が、５×１０18個／ｃｍ3以上５×１０19個／ｃｍ3以下である場合には、第２の埋め込み層１６の表面をより平坦にすることができるとともに、第２の埋め込み層１６の白濁を効果的に防止し、良好な結晶性を有するものとすることができる。
　導電層１７としては、たとえば、Ａｌx6Ｇａy6Ｉｎz6Ｎ（０≦ｘ６≦１、０≦ｙ６≦１、０≦ｚ６≦１、ｘ６＋ｙ６＋ｚ６≠０）の式で表わされる窒化物半導体にｎ型不純物をドープしたものなどを用いることができる。ｎ型不純物としては、たとえばＳｉおよび／またはＧｅ（ゲルマニウム）を用いることができる。
　導電層１７上には発光層３を形成することができる。発光層３としては、たとえば、Ａｌx7Ｇａy7Ｉｎz7Ｎ（０≦ｘ７≦１、０≦ｙ７≦１、０≦ｚ７≦１、ｘ７＋ｙ７＋ｚ７≠０）の式で表わされる窒化物半導体を用いることができる。なお、発光層３を構成する窒化物半導体の組成を適宜変更し、バンドギャップを変更することによって、発光層３から放出される光の波長を適宜調整することができる。なお、発光層３の下には、バンドギャップを周期的に変更した多層膜を形成することもできる。また、発光層３は、単一量子井戸構造（ＳＱＷ）または多重量子井戸構造（ＭＱＷ）のいずれを採用してもよい。
　発光層３上にはｐ型窒化物半導体からなる第２の窒化物半導体層４を形成することができる。第２の窒化物半導体層４としては、たとえば、Ａｌx8Ｇａy8Ｉｎz8Ｎ（０≦ｘ８≦１、０≦ｙ８≦１、０≦ｚ８≦１、ｘ８＋ｙ８＋ｚ８≠０）の式で表わされる窒化物半導体にｐ型不純物をドープしたものなどを用いることができる。ｐ型不純物としては、たとえばＭｇおよび／またはＺｎ（亜鉛）を用いることができる。また、第２の窒化物半導体層４には、バンドギャップの大きいｐ型窒化物半導体からなるキャリアブロック層が含まれていてもよく、ｐ型不純物を高濃度にドープしたｐ型窒化物半導体からなるコンタクト層が含まれていてもよい。
　以上のようにして積層された第２の窒化物半導体層４の表面には、たとえば図３の模式的拡大断面図に示すようなマクロステップ２１が形成されている。マクロステップ２１は転位低減層１５を第２の埋め込み層１６で埋め込んだ時点で形成されており、マクロステップ２１によって窒化物半導体発光素子の発光効率を落とすことなく、発光層３から発光される光の半値幅を大きくすることができる。なお、マクロステップ２１は、成長面に対して傾斜した面であり、高濃度シリコンドープ層１４を配置することに起因して発生するものである。
　たとえば、発光層３から発光される光の波長を青色領域に設定し、緑色および赤色の蛍光体を使って、白色ＬＥＤ（Light　Emitting　Diode）装置を作製する場合には、蛍光体による発光波長は非常にブロードであるが、従来の青色光の発光波長は、半値幅が２０ｎｍ程度と非常に狭いため、青色光の色再現性が悪い、演色性が悪い、および人間の目に対する安全性が低いなどの問題があった。
　一方、マクロステップ２１によって、発光層３から発光される青色光の発光波長がブロードになった場合には、青色光の色再現性がよく、演色性がよく、および人間の目に対する安全性が高い白色ＬＥＤ装置を作製することができる。
　実施の形態の窒化物半導体発光ダイオード素子のドミナント発光波長（人間が目で見たときに感じる単波長）は、４２０ｎｍ以上５００ｎｍ以下であることが好ましく、４３０ｎｍ以上４７０ｎｍ以下であることがより好ましい。この場合には、人間の目には、発光層３から発光される青色光の色再現性および演色性が良好であるように感じるとともに、人間の目に対する安全性も高めることができる。
　実施の形態の窒化物半導体発光ダイオード素子のエレクトロルミネッセンス発光（電流の注入により発光層３から発光される光）の半値幅は、２５ｎｍ以上であることが好ましい。この場合には、人間の目には、発光層３から発光される青色光の色再現性および演色性が良好であるように感じるとともに、人間の目に対する安全性も高めることができる。
　なお、マクロステップ２１を設けることによって、発光層３から発光される青色光の発光波長がブロードになり、半値幅が広くなる理由は不明であるが、マクロステップ２１により非常に低角に表面が傾斜している部分があるため、その部分の発光波長が微妙にシフトし、発光波長がブロードになって、半値幅が広くなるものと推察される。
　また、マクロステップ２１の高さＨは、２０ｎｍ以上３００ｎｍ以下であることが好ましい。マクロステップ２１の高さＨが２０ｎｍ以上である場合には、発光層３から発光される光の発光波長をよりブロードにすることができるとともに、半値幅もより広げることができる。また、マクロステップ２１の高さＨが３００ｎｍ以下である場合には、実施の形態の窒化物半導体発光ダイオード素子の発光効率の低下を抑えることができる傾向にある。
　また、マクロステップ２１の横方向の幅Ｗは、４０μｍ以上３００μｍ以下であることが好ましい。マクロステップ２１の横方向の幅Ｗが４０μｍ以上である場合には、実施の形態の窒化物半導体発光ダイオード素子の発光効率の低下を抑えることができる傾向にある。また、マクロステップ２１の横方向の幅Ｗが３００μｍ以下である場合には、発光層３から発光される光の発光波長をよりブロードにすることができるとともに、半値幅もより広げることができる。
　マクロステップ２１の高さＨおよび横方向の幅Ｗは、導電層１７の表面を段差計なぞることによって測定することができる。
　なお、第２の窒化物半導体層４の表面上にはＩＴＯ（Indium　Tin　Oxide）などの導電性酸化膜を形成することもできる。導電性酸化膜を形成した場合には、導電性酸化膜上にｐ電極となる第２の電極５を形成し、メサエッチングによって導電層１７の表面を露出させた後に導電層１７の露出面上にｎ電極となる第１の電極６を形成することができる。また、第１の電極６および第２の電極５に金属ワイヤをボンディングすることもできる。
　まず、図４の模式的断面図に示すように、サファイア基板１０１の表面に凹凸を形成した。ここで、サファイア基板１０１の表面の凹凸は、平坦なサファイア基板１０１の表面にステッパーなどを用いてレジストをパターニングし、ＩＣＰ（Inductively　coupled　plasma）によりエッチングすることによって形成された。
　次に、サファイア基板１０１をスパッタ製膜装置内にセットし、スパッタ製膜装置内に窒素ガスを流すことによって、サファイア基板１０１の表面を窒化した。その後、温度を５００℃とし、スパッタ製膜装置内の圧力を０．５Ｐａに保持した状態で、スパッタ製膜装置内に窒素ガスを５ｓｃｃｍ流しながら、高周波バイアスを金属Ａｌターゲット側に印加した。これにより、図５の模式的断面図に示すように、サファイア基板１０１の表面上にＡｌＮ膜１０２をスパッタリング法により形成した。
　サファイア基板１０１を冷却した後、ＭＯＣＶＤ装置の反応炉内にＡｌＮ膜１０２の形成後のサファイア基板１０１をセットした。その後、温度９９０℃でＶ族源としてのＮＨ3およびＩＩＩ族源としてのＴＭＧをＭＯＣＶＤ装置の反応炉内に供給することによって、図６の模式的断面図に示すように、高さ１．７μｍの斜めファセットを有するＧａＮからなる斜めファセット層１０３をＭＯＣＶＤ法により成長させた。このとき、斜めファセット層１０３の斜めファセットの角度は、成長面に対しておおよそ６０°であった。また、斜めファセット層１０３は、サファイア基板１０１の表面の凹凸の凹部の上面のみに成長した。
　次に、温度１２００℃で、Ｖ族源としてのＮＨ3およびＩＩＩ族源としてのＴＭＧは上記と同様に供給して、図７の模式的断面図に示すように、ＭＯＣＶＤ法により、斜めファセット層１０３の間の窪みをＧａＮからなる第１の埋め込み層１０４で埋め込んだ。第１の埋め込み層１０４の厚さは０．５μｍであり、第１の埋め込み層１０４は斜めファセット層１０３の途中まで埋め込まれた。
　次に、温度１２５５℃で、ＴＭＧの供給を止め、ＩＶ族源としてのＳｉＨ4およびＶ族源としてのＮＨ3を１９．５分間供給することによって、図８の模式的断面図に示すように、斜めファセット層１０３および第１の埋め込み層１０４の表面に高濃度シリコンドープ層１０５をＭＯＣＶＤ法により成長させた。
　次に、温度を維持した状態で、ＳｉＨ4の供給を止め、Ｖ族源としてのＮＨ3およびＩＩＩ族源としてのＴＭＧを供給することによって、ＴＭＧに対するＮＨ3のモル比を１２０とし、図９の模式的断面図に示すように、高濃度シリコンドープ層１０５の表面上に、斜めファセットを有するＧａＮからなる転位低減層１０６をＭＯＣＶＤ法により３μｍの厚さで３次元成長させた。
　次に、温度を維持した状態で、Ｖ族源としてのＮＨ3、ＩＩＩ族源としてのＴＭＧ、およびＩＩ族源としてのＣＰ2Ｍｇ（シクロペンタジエニルマグネシウム）を供給することによって、図１０の模式的断面図に示すように、転位低減層１０６の表面上に、Ｍｇドープｐ型ＧａＮからなる第２の埋め込み層１０７をＭＯＣＶＤ法により成長させた。ここで、ＴＭＧに対するＮＨ3のモル比は４４０に調整され、第２の埋め込み層１０７中のＭｇ濃度は２×１０19個／ｃｍ3とされ、第２の埋め込み層１０７の厚さは２．２μｍとされた。
　次に、温度を維持した状態で、ＣＰ2Ｍｇの供給を止め、Ｖ族源としてのＮＨ3、ＩＩＩ族源としてのＴＭＧおよびＩＶ族源としてのＳｉＨ4を供給することによって、図１１の模式的断面図に示すように、第２の埋め込み層１０７の表面上に、Ｓｉドープｎ型ＧａＮからなる導電層１０８をＭＯＣＶＤ法により成長させた。ここで、導電層１０８中のＳｉ濃度は５×１０18個／ｃｍ3とされ、導電層１０８の厚さは０．５μｍとされた。
　以上の工程を経ることにより、サファイア基板上に第１の窒化物半導体層が積層されてなる実施例１のテンプレート基板を作製した。なお、上記の温度はいずれも、カーボンサセプタに接触している熱電対温度を示している。
　図１２に、実施例１のテンプレート基板のＳＩＭＳによる分析結果を示し、図１３に、実施例１のテンプレート基板のＣＬ（カソードルミネッセンス）像を示し、図１４に、実施例１のテンプレート基板のＳＴＥＭ像を示す。
　図１２のＳＩＭＳによる分析結果に示されるように、高濃度シリコンドープ層１０５の形成時に、実施例１のテンプレート基板中にＳｉが取り込まれており、Ｓｉが成長方向に拡散することにより転位低減層１０６の３次元成長が促進されることが確認された。
　また、図１４のＳＴＥＭ像に示されるように、転位低減層１０６において転位が横方向に曲がっており、バーガーズベクトルが異なる転位同士が会合し、ハーフループを形成して消滅することによって、転位が低減することが確認された。その結果、図１３の実施例１のテンプレート基板のＣＬ像に示されるように、従来は、１×１０8個／ｃｍ2程度であった転位が１×１０7個／ｃｍ2程度に低減できることが確認された。
　また、第２の埋め込み層１０７の形成時にＭｇを供給しなかった場合には、第２の埋め込み層１０７の表面が平坦とならずにピットが形成されることが確認された。したがって、第２の埋め込み層１０７の形成時にＭｇを供給することによって、第２の埋め込み層１０７の表面の平坦化が促進されることが確認された。
　実施例１のテンプレート基板上に、発光層および第２の窒化物半導体層を形成することによって、実施例２の窒化物半導体発光ダイオード素子を作製した。
　まず、実施例１のテンプレート基板をＭＯＣＶＤ装置内にセットし、図１５の模式的断面図に示すように、温度１２５５℃で、Ｓｉドープｎ型ＧａＮをＭＯＣＶＤ法によりさらに成長させて、導電層１０８の厚さを３μｍとした。次に、温度を９３８℃まで低下させ、厚さが１．５ｎｍのＧａＮ層と、厚さが１．５ｎｍのＩｎＧａＮ層とを１層ずつ交互に２０周期成長させて、導電層１０８上に、超格子層１０９をＭＯＣＶＤ法により成長させた。
　次に、温度を８１６℃まで低下させ、厚さが７．５ｎｍのＧａＮ障壁層と、厚さが３ｎｍのＩｎＧａＮ井戸層とを交互に１層ずつ６周期成長させて、超格子層１０９上に、発光層１１０をＭＯＣＶＤ法により成長させた。
　次に、温度を１２２３℃まで上昇させ、アンドープＡｌＧａＮ層、Ｍｇドープｐ型ＡｌＧａＮ層およびアンドープＡｌＧａＮ層の３層構造からなるキャリアブロック層１１１を発光層１１０上にＭＯＣＶＤ法により厚さ２０ｎｍに成長させた。
　次に、温度を維持した状態で、キャリアブロック層１１１上に、厚さ６５ｎｍのアンドープＧａＮ層１１２をＭＯＣＶＤ法により成長させた。次に、温度を１２３８℃まで上昇させ、厚さ２０ｎｍのＭｇドープｐ型ＧａＮからなるコンタクト層１１３をアンドープＧａＮ層１１２上にＭＯＣＶＤ法により成長させた。
　次に、コンタクト層１１３形成後の実施例１のテンプレート基板をＭＯＣＶＤ装置から取り出し、Ｍｇをｐ型不純物として活性化させるためのアニールをアニール炉内で８００℃で熱処理することによって行なった後に、フッ酸でコンタクト層１１３の表面クリーニングを行なった。
　その後、図１６の模式的断面図に示すように、ｐ電極としてｐｄ電極１１４をコンタクト層１１３上に蒸着し、ダイヤモンドペンでウエハ端を削ることによって、導電層１０８の表面を露出させて、実施例２の窒化物半導体発光ダイオード素子を完成させた。
　そして、実施例２の窒化物半導体発光ダイオード素子のｐｄ電極１１４と、ウエハ端を削ることによって露出させた導電層１０８の表面とを、プローバーによってプローブし、実施例２の窒化物半導体発光ダイオード素子の裏面から発光スペクトルを瞬間マルチ測光システムおよび強度をフォトディテクタにより測定した。
　比較のため、高濃度シリコンドープ層１０５を形成しなかったこと以外は実施例１と同様にして作製したテンプレート基板を、実施例１のテンプレート基板と同時にＭＯＣＶＤ装置内にセットし、上記と同様の条件で、比較例の窒化物半導体発光ダイオード素子を作製した。
　その結果、高濃度シリコンドープ層１０５を含む実施例１のテンプレート基板を用いて作製された実施例２の窒化物半導体発光ダイオード素子は、高濃度シリコンドープ層１０５を含まないテンプレート基板を用いて作製された比較例の窒化物半導体発光ダイオード素子と比べて光出力が１２％向上することが確認された。
　また、実施例２の窒化物半導体発光ダイオード素子および比較例の窒化物半導体発光ダイオード素子の発光波長はともに電流密度によって変化するが、電流密度が１０Ａ／ｃｍ2のときの発光波長はともに４４５ｎｍであった。
　また、実施例２の窒化物半導体発光ダイオード素子の電流密度１０Ａ／ｃｍ2におけるエレクトロルミネッセンス発光の半値幅は２９．８ｎｍであり、比較例の窒化物半導体発光ダイオード素子の電流密度１０Ａ／ｃｍ2におけるエレクトロルミネッセンス発光の半値幅は２１．５ｎｍであった。したがって、実施例２の窒化物半導体発光ダイオード素子のエレクトロルミネッセンス発光の半値幅は、比較例の窒化物半導体発光ダイオード素子と比べて、非常に広くなっていることが確認された。
　また、段差計にて、実施例２の窒化物半導体発光ダイオード素子のコンタクト１１３の表面のマクロステップの高さおよび横方向の幅を測定した結果、高さは２０ｎｍ以上１００ｎｍ以下であり、横方向の幅は４０μｍ以上１５０μｍ以下であることが確認された。
　さらに、図１７に、実施例２の窒化物半導体発光ダイオード素子のコンタクト１１３の表面のＰＬ（Photo　Luminescence）発光パターンを示す。図１７のＰＬ発光パターンに示されるように、マクロステップのエッジが観測された。
　このように、高濃度シリコンドープ層１０５が形成されている実施例２の窒化物半導体発光ダイオード素子においては、比較例の窒化物半導体発光ダイオード素子と比較して、高濃度シリコンドープ層１０５上に成長した転位低減層１０６によって、貫通転位を低減することができ、発光波長がブロードとなり、エレクトロルミネッセンス発光の半値幅も広くなることが確認された。
　これにより、実施例２の窒化物半導体発光ダイオード素子と、緑色および赤色の蛍光体とを用いることによって、青色領域の色再現性がよく、演色性もよく、かつ人間の目に対する安全性が高い白色ＬＥＤ装置を作製することができる。
　さらに、実施例２の窒化物半導体発光ダイオード素子を用いた場合には、発光効率が低下せず、光束も減少しない白色ＬＥＤ装置を作製することができる。
　＜まとめ＞
　本発明は、基板と、基板上に設けられた第１の窒化物半導体層と、第１の窒化物半導体層上に設けられた発光層と、発光層上に設けられた第２の窒化物半導体層と、を備え、第１の窒化物半導体層は、シリコンが２×１０19個／ｃｍ3以上の高濃度にドープされた高濃度シリコンドープ層と、高濃度シリコンドープ層上に貫通転位を横方向に曲げるための転位低減層とを含む窒化物半導体発光素子である。このような構成とすることにより、貫通転位を低減することにより特性を向上させた窒化物半導体発光素子を提供することができる。
　ここで、本発明の窒化物半導体発光素子において、高濃度シリコンドープ層から発光層側に向かってシリコン濃度が低下していき、高濃度シリコンドープ層の発光層側の表面から発光層側に向かって１．５μｍの箇所のシリコン濃度が１×１０17個／ｃｍ3以上であることが好ましい。このような構成とすることにより、転位低減層における転位の低減を効果的に行なうことができる。
　また、本発明の窒化物半導体発光素子において、高濃度シリコンドープ層の厚さは０．５μｍ以下であることが好ましい。このような構成とすることにより、高濃度シリコンドープ層に引張応力が過剰に加えられないため、高濃度シリコンドープ層の結晶性を良好なものとすることができる。
　また、本発明の窒化物半導体発光素子において、転位低減層と発光層との間にマグネシウムを含む層が配置されていることが好ましい。このような構成とすることにより、マグネシウムを含む層の表面を平坦にすることができる。
　また、本発明の窒化物半導体発光素子において、マグネシウムを含む層中のマグネシウム濃度が５×１０18個／ｃｍ3以上５×１０19個／ｃｍ3以下であることが好ましい。このような構成とすることにより、マグネシウムを含む層の表面を平坦にすることができる。
　また、本発明の窒化物半導体発光素子は、高さが２０ｎｍ以上３００ｎｍ以下であって、横方向の幅が４０μｍ以上３００μｍ以下のマクロステップを含むことが好ましい。このような構成とすることにより、窒化物半導体発光ダイオード素子の発光効率の低下を抑えて、発光層から発光される光の発光波長をよりブロードにすることができるとともに半値幅もより広げることができる。
　また、本発明の窒化物半導体発光素子は、窒化物半導体発光ダイオード素子であって、４２０ｎｍ以上５００ｎｍ以下のドミナント発光波長を有することが好ましい。このような構成とすることにより、人間の目には、発光層から発光される青色光の色再現性および演色性が良好であるように感じるとともに、人間の目に対する安全性も高めることができる。
　また、本発明の窒化物半導体発光素子は、窒化物半導体発光ダイオード素子であって、４３０ｎｍ以上４７０ｎｍ以下のドミナント発光波長を有することが好ましい。このような構成とすることにより、人間の目には、発光層から発光される青色光の色再現性および演色性が良好であるように感じるとともに、人間の目に対する安全性も高めることができる。
　また、本発明の窒化物半導体発光素子においては、エレクトロルミネッセンス発光の半値幅が２５ｎｍ以上であることが好ましい。このような構成とすることにより、人間の目には、発光層３から発光される青色光の色再現性および演色性が良好であるように感じるとともに、人間の目に対する安全性も高めることができる。
　また、本発明の窒化物半導体発光素子においては、第１の窒化物半導体層の基板に接する層が窒化アルミニウム層であることが好ましい。このような構成とすることにより、窒化アルミニウム層上に成長させた窒化物半導体層の螺旋転位を効果的に低減することができ、バーガーズベクトルの異なる２種類の別の転位を両方とも低減することができるため、窒化物半導体発光素子の発光効率を向上させることができる。
　さらに、本発明は、上記のいずれかに記載の窒化物半導体発光素子を製造する方法であって、基板上に第１の窒化物半導体層を形成する工程と、第１の窒化物半導体層上に発光層を形成する工程と、発光層上に設けられた第２の窒化物半導体層を形成する工程と、を含み、第１の窒化物半導体層を形成する工程は、基板上に高濃度シリコンドープ層を形成する工程と、高濃度シリコンドープ層上に転位低減層を形成する工程とを有し、転位低減層は、ＩＩＩ族源に対するＶ族源のモル濃度比が２５０以下とした有機金属気相成長法により形成される、窒化物半導体発光素子の製造方法である。
　以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および各実施例の構成を適宜組み合わせることも当初から予定している。
　今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明は、窒化物半導体発光素子に利用することができ、特に、窒化物半導体発光ダイオード素子に好適に利用することができる。
　１　基板、２　第１の窒化物半導体層、３　発光層、４　第２の窒化物半導体層、５　第２の電極、６　第１の電極、１１　バッファ層、１２　斜めファセット層、１３　第１の埋め込み層、１４　高濃度シリコンドープ層、１５　転位低減層、１６　第２の埋め込み層、１７　導電層、２１　マクロステップ、１０１　サファイア基板、１０２　ＡｌＮ膜、１０３　斜めファセット層、１０４　第１の埋め込み層、１０５　高濃度シリコンドープ層、１０６　転位低減層、１０７　第２の埋め込み、１０８　導電層、１０９　超格子層、１１０　発光層、１１１　キャリアブロック層、１１２　アンドープＧａＮ層、１１３　コンタクト層、１１４　ｐｄ電極。

Claims (5)

  1. 　基板と、
    　前記基板上に設けられた第１の窒化物半導体層と、
    　前記第１の窒化物半導体層上に設けられた発光層と、
    　前記発光層上に設けられた第２の窒化物半導体層と、を備え、
    　前記第１の窒化物半導体層は、シリコンが２×１０19個／ｃｍ3以上の高濃度にドープされた高濃度シリコンドープ層と、前記高濃度シリコンドープ層上に貫通転位を横方向に曲げるための転位低減層とを含む、窒化物半導体発光素子。
  2. 　前記高濃度シリコンドープ層から前記発光層側に向かってシリコン濃度が低下していき、前記高濃度シリコンドープ層の前記発光層側の表面から前記発光層側に向かって１．５μｍの箇所のシリコン濃度が１×１０17個／ｃｍ3以上である、請求項１に記載の窒化物半導体発光素子。
  3. 　前記高濃度シリコンドープ層の厚さは０．５μｍ以下である、請求項１または２に記載の窒化物半導体発光素子。
  4. 　前記転位低減層と前記発光層との間にマグネシウムを含む層が配置されている、請求項１から３のいずれか１項に記載の窒化物半導体発光素子。
  5. 　高さが２０ｎｍ以上３００ｎｍ以下であって、横方向の幅が４０μｍ以上３００μｍ以下のマクロステップを含む、請求項１から４のいずれか１項に記載の窒化物半導体発光素子。
PCT/JP2013/073904 2012-10-22 2013-09-05 窒化物半導体発光素子 Ceased WO2014065019A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014543179A JP6181661B2 (ja) 2012-10-22 2013-09-05 窒化物半導体発光素子
CN201380040831.5A CN104541381B (zh) 2012-10-22 2013-09-05 氮化物半导体发光元件
US14/400,625 US9450150B2 (en) 2012-10-22 2013-09-05 Nitride semiconductor light-emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012232681 2012-10-22
JP2012-232681 2012-10-22

Publications (1)

Publication Number Publication Date
WO2014065019A1 true WO2014065019A1 (ja) 2014-05-01

Family

ID=50544400

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/073904 Ceased WO2014065019A1 (ja) 2012-10-22 2013-09-05 窒化物半導体発光素子

Country Status (4)

Country Link
US (1) US9450150B2 (ja)
JP (1) JP6181661B2 (ja)
CN (1) CN104541381B (ja)
WO (1) WO2014065019A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015194382A1 (ja) * 2014-06-17 2015-12-23 エルシード株式会社 発光素子の製造方法及び発光素子
JP5866044B1 (ja) * 2014-11-13 2016-02-17 エルシード株式会社 発光素子の製造方法及び発光素子
JPWO2016047386A1 (ja) * 2014-09-22 2017-07-06 シャープ株式会社 窒化物半導体発光素子
US9853183B2 (en) 2014-06-17 2017-12-26 El-Seed Corporation Method for manufacturing light emitting element and light emitting element

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9873170B2 (en) * 2015-03-24 2018-01-23 Nichia Corporation Method of manufacturing light emitting element
CN115911197B (zh) * 2022-10-27 2025-08-19 安徽三安光电有限公司 一种发光二极管的外延结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003277196A (ja) * 2002-03-26 2003-10-02 Hitachi Cable Ltd 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP2004047764A (ja) * 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
JP2006060164A (ja) * 2004-08-24 2006-03-02 National Institute Of Advanced Industrial & Technology 窒化物半導体デバイスおよび窒化物半導体結晶成長方法
JP2006140357A (ja) * 2004-11-12 2006-06-01 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2006313771A (ja) * 2005-05-06 2006-11-16 Showa Denko Kk Ｉｉｉ族窒化物半導体素子用エピタキシャル基盤
JP2008141005A (ja) * 2006-12-01 2008-06-19 Eudyna Devices Inc 半導体基板、半導体装置およびその製造方法
JP2009224704A (ja) * 2008-03-18 2009-10-01 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、エピタキシャルウエハ、及び窒化物系半導体発光素子を作製する方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751963B2 (ja) 1992-06-10 1998-05-18 日亜化学工業株式会社 窒化インジウムガリウム半導体の成長方法
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
KR100580751B1 (ko) * 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
TWI248691B (en) * 2005-06-03 2006-02-01 Formosa Epitaxy Inc Light emitting diode and method of fabricating thereof
KR20080070750A (ko) * 2005-12-14 2008-07-30 쇼와 덴코 가부시키가이샤 질화갈륨계 화합물 반도체 발광 소자 및 그 제조 방법, 및 질화갈륨계 화합물 반도체 발광 소자로 이루어진 램프
JP5165264B2 (ja) * 2007-03-22 2013-03-21 浜松ホトニクス株式会社 窒化物半導体基板
JP5223439B2 (ja) * 2007-05-28 2013-06-26 ソニー株式会社 半導体発光素子
JP2009016467A (ja) * 2007-07-03 2009-01-22 Sony Corp 窒化ガリウム系半導体素子及びこれを用いた光学装置並びにこれを用いた画像表示装置
KR101449000B1 (ko) * 2007-09-06 2014-10-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101459754B1 (ko) * 2007-09-06 2014-11-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP4730422B2 (ja) * 2008-10-24 2011-07-20 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法、及びｉｉｉ族窒化物半導体エピタキシャルウエハ
JP5287406B2 (ja) * 2009-03-24 2013-09-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
US8044422B2 (en) * 2009-11-25 2011-10-25 Huga Optotech Inc. Semiconductor light emitting devices with a substrate having a plurality of bumps
DE102009060750B4 (de) * 2009-12-30 2025-04-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
WO2011102411A1 (ja) * 2010-02-19 2011-08-25 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US8765509B2 (en) * 2010-09-30 2014-07-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor light-emitting device
WO2012090818A1 (ja) * 2010-12-29 2012-07-05 シャープ株式会社 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法
KR101810609B1 (ko) * 2011-02-14 2017-12-20 삼성전자주식회사 반도체 소자 및 그 제조방법
JP5813448B2 (ja) * 2011-10-07 2015-11-17 シャープ株式会社 窒化物半導体素子の製造方法
JP5661660B2 (ja) * 2012-02-07 2015-01-28 株式会社東芝 半導体発光素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003277196A (ja) * 2002-03-26 2003-10-02 Hitachi Cable Ltd 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP2004047764A (ja) * 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
JP2006060164A (ja) * 2004-08-24 2006-03-02 National Institute Of Advanced Industrial & Technology 窒化物半導体デバイスおよび窒化物半導体結晶成長方法
JP2006140357A (ja) * 2004-11-12 2006-06-01 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2006313771A (ja) * 2005-05-06 2006-11-16 Showa Denko Kk Ｉｉｉ族窒化物半導体素子用エピタキシャル基盤
JP2008141005A (ja) * 2006-12-01 2008-06-19 Eudyna Devices Inc 半導体基板、半導体装置およびその製造方法
JP2009224704A (ja) * 2008-03-18 2009-10-01 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、エピタキシャルウエハ、及び窒化物系半導体発光素子を作製する方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015194382A1 (ja) * 2014-06-17 2015-12-23 エルシード株式会社 発光素子の製造方法及び発光素子
US9853183B2 (en) 2014-06-17 2017-12-26 El-Seed Corporation Method for manufacturing light emitting element and light emitting element
JPWO2016047386A1 (ja) * 2014-09-22 2017-07-06 シャープ株式会社 窒化物半導体発光素子
JP5866044B1 (ja) * 2014-11-13 2016-02-17 エルシード株式会社 発光素子の製造方法及び発光素子

Also Published As

Publication number Publication date
US9450150B2 (en) 2016-09-20
US20150137173A1 (en) 2015-05-21
CN104541381B (zh) 2017-12-01
CN104541381A (zh) 2015-04-22
JPWO2014065019A1 (ja) 2016-09-08
JP6181661B2 (ja) 2017-08-16

Similar Documents

Publication Publication Date Title
TWI447953B (zh) 半導體發光裝置及其製造方法
JP4307113B2 (ja) 半導体発光素子およびその製造方法
JP5108532B2 (ja) 窒化物半導体発光装置
US7187007B2 (en) Nitride semiconductor device and method of manufacturing the same
TWI603500B (zh) Nitride semiconductor light-emitting device
JP5549338B2 (ja) 紫外光放射用窒素化合物半導体ｌｅｄおよびその製造方法
TWI381547B (zh) 三族氮化合物半導體發光二極體及其製造方法
US20100133506A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
JP2011517098A (ja) 半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎベースの発光ダイオードの製造のための方法
JP6181661B2 (ja) 窒化物半導体発光素子
JP7844440B2 (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
JP2008103665A (ja) 窒化物半導体デバイス及びその製造方法
JP5082672B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及び発光素子
JP2008118049A (ja) ＧａＮ系半導体発光素子
JP2006237281A (ja) 半導体装置の製造方法
WO2008056632A1 (en) GaN SEMICONDUCTOR LIGHT EMITTING ELEMENT
TW201528441A (zh) 氮化物半導體元件之製造方法
JPH11354843A (ja) Ｉｉｉ族窒化物系量子ドット構造の製造方法およびその用途
JP2013187296A (ja) 窒化物半導体素子形成用ウエハ、窒化物半導体素子形成用ウエハの製造方法、窒化物半導体素子、および窒化物半導体素子の製造方法
JP2007036174A (ja) 窒化ガリウム系発光ダイオード
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2008227103A (ja) ＧａＮ系半導体発光素子
CN110050330B (zh) Iii族氮化物半导体
US20150228847A1 (en) High-luminance nitride light-emitting device and method for manufacturing same
KR20080026882A (ko) 질화물 반도체 발광소자 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13848978

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014543179

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14400625

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13848978

Country of ref document: EP

Kind code of ref document: A1