WO2013172056A1 - 光電変換装置およびその製造方法、光電変換モジュール - Google Patents

光電変換装置およびその製造方法、光電変換モジュール Download PDF

Info

Publication number
WO2013172056A1
WO2013172056A1 PCT/JP2013/052230 JP2013052230W WO2013172056A1 WO 2013172056 A1 WO2013172056 A1 WO 2013172056A1 JP 2013052230 W JP2013052230 W JP 2013052230W WO 2013172056 A1 WO2013172056 A1 WO 2013172056A1
Authority
WO
WIPO (PCT)
Prior art keywords
type semiconductor
photoelectric conversion
semiconductor layer
region
conversion device
Prior art date
Application number
PCT/JP2013/052230
Other languages
English (en)
French (fr)
Inventor
時岡 秀忠
剛彦 佐藤
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US14/373,759 priority Critical patent/US9929294B2/en
Priority to CN201380011918.XA priority patent/CN104137269B/zh
Priority to JP2014515512A priority patent/JP5734512B2/ja
Publication of WO2013172056A1 publication Critical patent/WO2013172056A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824Special manufacturing methods for microcrystalline Si, uc-Si
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/545Microcrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a photoelectric conversion device, a manufacturing method thereof, and a photoelectric conversion module, and in particular, a photoelectric conversion device in which a p-type semiconductor electrode and an n-type semiconductor electrode are arranged on the back surface opposite to a light receiving surface, and a manufacturing method thereof.
  • the present invention relates to a photoelectric conversion module.
  • a p-type semiconductor layer doped with boron (B) and a collector electrode patterned in a thin line shape on a p-type semiconductor layer are sequentially formed on one side of a crystalline semiconductor substrate.
  • an n-type semiconductor layer doped with phosphorus (P) and a collector electrode formed on the entire surface of the n-type semiconductor layer are sequentially formed on the other surface side of the crystalline semiconductor substrate.
  • Some solar cells have a photovoltaic cell that generates photovoltaic power in the crystalline semiconductor substrate and the p-type semiconductor layer when light is incident on the substrate.
  • a metal material that does not transmit light is used as a collecting electrode. For this reason, the light shielded by the collector electrode on the light receiving surface does not contribute to the photovoltaic force. That is, a part of the light incident on the photoelectric conversion device is lost. Therefore, in order to improve the power generation efficiency of the photoelectric conversion device, the light shielding of the collector electrode must be reduced as much as possible.
  • the width of the collecting electrode is reduced in order to reduce the light shielding by the collecting electrode on the light receiving surface, the electric resistance of the collecting electrode increases.
  • the collection efficiency of charges generated by light irradiation decreases.
  • the curvature factor of the photoelectric conversion device is reduced due to the increase in the electrical resistance of the collector electrode, and a sufficient improvement in photoelectric conversion efficiency cannot be expected.
  • a back contact type in which all electrodes are formed on one surface of a semiconductor substrate eliminates light shielding on the light irradiation surface and increases the generated current. I am letting. And the inter-electrode resistance is reduced by arranging the p-type electrode and the n-type electrode formed on one side of the semiconductor substrate in an interdigital manner.
  • a so-called Front Surface Field (FSF) layer is formed by doping P with the same polarity as the crystalline semiconductor substrate on the light irradiation surface side where the electrode is removed, and the charge generated by the light irradiation is returned to the inside of the semiconductor substrate. The recombination loss at the surface of the charge is reduced.
  • FSF Front Surface Field
  • the thickness of the FSF region in order to suppress light absorption in the FSF region, the thickness of the FSF region must be reduced or the doping concentration of the FSF region must be reduced.
  • the effect of the FSF is reduced.
  • the electrical resistance of the FSF region is increased.
  • the FSF region located on the p-type electrode plays a role of conducting charges generated near the region in a direction parallel to the substrate surface. Therefore, when the electric resistance in the FSF region increases, there is a problem that current conduction is hindered and current loss occurs, resulting in a decrease in photoelectric conversion efficiency.
  • This invention is made
  • a photoelectric conversion device includes a first conductivity type first semiconductor layer and a back surface opposite to a light receiving surface of a first conductivity type semiconductor substrate.
  • a second semiconductor layer of a second conductivity type; a first electrode formed on the first semiconductor layer; and a second electrode formed on the second semiconductor layer, the light receiving surface side of the semiconductor substrate A semiconductor region of a first conductivity type on the surface of the first semiconductor layer, the semiconductor region facing the first semiconductor layer via the semiconductor substrate, and the second semiconductor layer via the semiconductor substrate It is characterized in that the average impurity concentration differs between the opposing second regions.
  • a first region facing the first semiconductor layer on the back surface of the semiconductor substrate via the semiconductor substrate, a second region facing the second semiconductor layer on the back surface of the semiconductor substrate via the semiconductor substrate, When the average impurity concentration is different, the photoelectric conversion device having excellent photoelectric conversion efficiency can be realized.
  • FIG. 1-1 is a perspective view illustrating a schematic configuration of the photoelectric conversion device according to the first exemplary embodiment of the present invention as viewed from the back side opposite to the light receiving surface.
  • FIG. 1-2 is an enlarged plan view showing a part of the back side of the photoelectric conversion device according to the first exemplary embodiment of the present invention, and is an enlarged plan view of a region B in FIG. 1-1.
  • 1-3 is a cross-sectional view showing a schematic configuration of the photoelectric conversion apparatus according to Embodiment 1 of the present invention, and is a cross-sectional view taken along the line C-C ′ of FIG. 1-2.
  • FIG. 1-1 is a perspective view illustrating a schematic configuration of the photoelectric conversion device according to the first exemplary embodiment of the present invention as viewed from the back side opposite to the light receiving surface.
  • FIG. 1-2 is an enlarged plan view showing a part of the back side of the photoelectric conversion device according to the first exemplary embodiment of the present invention, and is an enlarged plan view
  • FIGS. 4-1 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 1 of this invention.
  • FIGS. FIGS. 4-2 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 1 of this invention.
  • FIGS. FIGS. 4-3 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 1 of this invention.
  • FIGS. FIGS. 4-4 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 1 of this invention.
  • FIGS. FIGS. 4-5 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 1 of this invention.
  • FIGS. FIGS. 4-6 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 1 of this invention.
  • FIGS. FIGS. 4-7 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 1 of this invention.
  • FIGS. FIGS. 4-8 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 1 of this invention.
  • FIGS. 4-9 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 1 of this invention.
  • FIGS. FIGS. 4-10 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 1 of this invention.
  • FIGS. FIG. 5A is a perspective view of a schematic configuration of the photoelectric conversion apparatus according to the second embodiment of the present invention as viewed from the back side opposite to the light receiving surface.
  • FIG. 5-2 is an enlarged plan view showing a part of the back surface side of the photoelectric conversion device according to the second exemplary embodiment of the present invention, and is an enlarged plan view of a region G in FIG. 5-1.
  • FIG. 5-3 is a cross-sectional view illustrating a schematic configuration of the photoelectric conversion apparatus according to the second embodiment of the present invention, and is a cross-sectional view taken along the line H-H ′ of FIG. 5-2.
  • FIG. 6 is a main part sectional view schematically showing the flow of electric charge in the photoelectric conversion device according to the second embodiment of the present invention.
  • FIG. 7-1 is a cross-sectional view illustrating the procedure of the method for manufacturing the photoelectric conversion device according to the second embodiment of the present invention.
  • FIG. 7-2 is a cross-sectional view illustrating the procedure of the method for manufacturing the photoelectric conversion device according to the second embodiment of the present invention.
  • FIGS. 7-3 is a cross-sectional view illustrating the procedure of the method for manufacturing the photoelectric conversion device according to the second embodiment of the present invention.
  • FIG. 7-4 is a cross-sectional view illustrating the procedure of the method for manufacturing the photoelectric conversion device according to the second embodiment of the present invention.
  • FIGS. 7-5 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 2 of this invention.
  • FIGS. FIGS. 7-6 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 2 of this invention.
  • FIGS. FIGS. 7-7 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 2 of this invention.
  • FIGS. FIG. 8-1 is a perspective view of a schematic configuration of the photoelectric conversion apparatus according to the third embodiment of the present invention viewed from the back side opposite to the light receiving surface.
  • FIG. 8-2 is an enlarged plan view showing a part of the back surface side of the photoelectric conversion apparatus according to the third embodiment of the present invention, and is an enlarged plan view of a region P in FIG. 8-1.
  • FIG. 8-3 is a cross-sectional view illustrating a schematic configuration of the photoelectric conversion apparatus according to the third embodiment of the present invention, and is a cross-sectional view taken along the line Q-Q ′ of FIG. 8-2.
  • FIG. 9 is a cross-sectional view of a principal part schematically illustrating the flow of charges in the photoelectric conversion device according to the third embodiment of the present invention.
  • FIG. 10-1 is a cross-sectional view illustrating the procedure of the method for manufacturing the photoelectric conversion device according to the third embodiment of the present invention.
  • FIG. 10-2 is a cross-sectional view illustrating the procedure of the method for manufacturing the photoelectric conversion device according to the third embodiment of the present invention.
  • FIG. 10-3 is a cross-sectional view illustrating the procedure of the method for manufacturing the photoelectric conversion device according to the third embodiment of the present invention.
  • FIG. 10-4 is a cross-sectional view illustrating the procedure of the method for manufacturing the photoelectric conversion device according to the third embodiment of the present invention.
  • FIG. 10-5 is a cross-sectional view illustrating the procedure of the method for manufacturing the photoelectric conversion device according to the third embodiment of the present invention.
  • FIG. 10-6 is a cross-sectional view illustrating the procedure of the method for manufacturing the photoelectric conversion device according to the third embodiment of the present invention.
  • FIGS. 10-7 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 3 of this invention.
  • FIGS. FIGS. 10-8 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 3 of this invention.
  • FIGS. FIG. 10-9 is a cross-sectional view illustrating the procedure of the method for manufacturing the photoelectric conversion device according to the third embodiment of the present invention.
  • FIG. 10-10 is a cross-sectional view illustrating the procedure of the method for manufacturing the photoelectric conversion device according to the third embodiment of the present invention.
  • FIGS. 10-11 is sectional drawing explaining the procedure of the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 3 of this invention.
  • FIG. 1-1 is a perspective view illustrating a schematic configuration of the photoelectric conversion device 1 according to the first exemplary embodiment of the present invention viewed from the back surface side opposite to the light receiving surface.
  • FIG. 1-2 is an enlarged plan view showing a part of the back side of the photoelectric conversion device 1, and is an enlarged plan view of a region B in FIG. 1-1.
  • FIG. 1-3 is a cross-sectional view showing a schematic configuration of the photoelectric conversion device 1, and is a cross-sectional view taken along the line CC ′ of FIG. 1-2. As shown in FIGS.
  • the photoelectric conversion device 1 includes a p-type semiconductor layer 10 doped with boron (B) on the back surface side opposite to the light-receiving surface of the n-type crystalline silicon substrate 2. And the transparent electrode 12 and the collector electrode 3 thinned in a comb shape are formed in this order, and the n-type semiconductor layer 11 doped with phosphorus (P), the transparent electrode 13, and the collector electrode thinned in a comb shape. 4 are formed in this order.
  • B boron
  • P phosphorus
  • the collector electrode 3 and the collector electrode 4 are interdigitated with the comb-shaped thin line portions alternately arranged at regular intervals in the surface direction of the back surface of the photoelectric conversion device 1, and are connected at one end. Yes.
  • FIG. 1-2 only one end portion of the collecting electrode 3 is shown among the one end portions of the collecting electrode 3 and the collecting electrode 4, but the collecting electrode 4 is also connected at one end portion on the opposite side (not shown).
  • the surface different from the surface in which the collector electrode 3 and the collector electrode 4 in the n-type crystalline silicon substrate 2 were formed becomes a light-receiving surface, and sunlight A enters.
  • the cross-sectional view shown in FIG. 1-3 is turned upside down for explanation. That is, sunlight A enters the photoelectric conversion device 1 from above in FIG.
  • the n-type crystalline silicon substrate 2 has a specific resistance of 1 to 10 ⁇ ⁇ cm, a thickness of 50 ⁇ m or more and 300 ⁇ m or less, and a texture structure 5 including unevenness called texture is formed on the surface on the light receiving surface side.
  • an n-type semiconductor region 8 having an n-type semiconductor region 8a and an n-type semiconductor region 8b is formed as an FSF region.
  • the n-type semiconductor region 8a and the n-type semiconductor region 8b serve to return charges generated in the n-type crystalline silicon substrate 2 to the inside of the n-type crystalline silicon substrate 2 due to the FSF effect.
  • a passivation film 6 and an antireflection film 7 formed of a single layer film or a laminated film of two or more layers are formed in this order.
  • a passivation film 9 a is formed on the other surface (back surface) side where the texture structure 5 is not formed in the n-type crystalline silicon substrate 2.
  • the passivation film 9b, the p-type semiconductor layer 10 doped with boron (B), the transparent electrode 12, and the collector electrode 3 thinned in a comb shape are formed in this order.
  • an n-type semiconductor layer 11 doped with phosphorus (P), a transparent electrode 13, and a collector electrode 4 thinned in a comb shape are formed in this order. ing.
  • the collector electrode 3 and the collector electrode 4 are interdigitated by alternately disposing the comb-shaped thin line portions at regular intervals on the passivation film 9a, and are connected at one end.
  • the passivation film 9 b, the p-type semiconductor layer 10, and the transparent electrode 12 have substantially the same shape as the comb-shaped collector electrode 3 in the surface direction of the n-type crystalline silicon substrate 2.
  • the n-type semiconductor layer 11 and the transparent electrode 13 have substantially the same shape as the comb-shaped collector electrode 4 in the surface direction of the n-type crystalline silicon substrate 2.
  • the transparent electrode 12 is disposed between the p-type semiconductor layer 10 and the collector electrode 3 in order to improve electrical connection between the p-type semiconductor layer 10 and the collector electrode 3.
  • the transparent electrode 13 is disposed between the n-type semiconductor layer 11 and the collector electrode 4 in order to improve electrical connection between the n-type semiconductor layer 11 and the collector electrode 4.
  • N-type semiconductor region 8 a is formed corresponding to a position facing p-type semiconductor layer 10 formed on the back side of n-type crystalline silicon substrate 2 in the surface direction of n-type crystalline silicon substrate 2.
  • the n-type semiconductor region 8b is formed corresponding to the position facing the n-type semiconductor layer 11 formed on the back side of the n-type crystalline silicon substrate 2 in the surface direction of the n-type crystalline silicon substrate 2.
  • the n-type semiconductor region 8a and the n-type semiconductor region 8b have substantially the same thickness and different impurity concentrations, and the impurity concentration of the n-type semiconductor region 8b is lower than the impurity concentration of the n-type semiconductor region 8a. It has become.
  • the maximum impurity concentration of the n-type semiconductor region 8a provided at the position facing the p-type semiconductor layer 10 is 1 ⁇ 10 18 cm ⁇ 3 , and faces the n-type semiconductor layer 11.
  • the maximum impurity concentration of the n-type semiconductor region 8b provided at the position is 1 ⁇ 10 16 cm ⁇ 3, and the n-type semiconductor region 8b and the n-type semiconductor region 8a have the same thickness.
  • the n-type semiconductor region 8a has an average impurity concentration of about 0.5 ⁇ 10 18 cm ⁇ 3 and the n-type semiconductor region 8b has an average impurity concentration of about 0.5 ⁇ 10 16 cm ⁇ 3 .
  • FIG. 2 is a main part sectional view schematically showing the flow of electric charges in the photoelectric conversion device 1 according to the first embodiment.
  • the p-type semiconductor layer 10 is located above the p-type semiconductor layer 10. The electric charge generated in the n-type semiconductor region 8 a at the opposite position moves in a direction parallel to the substrate surface of the n-type crystalline silicon substrate 2 and reaches the n-type semiconductor layer 11.
  • a part of the charge generated on the light-receiving surface side substrate where no collector electrode is present is such that the electrical resistance of the n-type semiconductor region 8 a is greater than the electrical resistance of the n-type crystalline silicon substrate 2. Since it is low, it moves in the n-type semiconductor region 8 a and then moves in the thickness direction of the n-type crystalline silicon substrate 2 to reach the n-type semiconductor layer 11.
  • the flow of charges moving in the n-type semiconductor region 8 a is indicated by a solid line arrow D.
  • the electric resistance of the n-type semiconductor region 8a is lower than that of the n-type crystalline silicon substrate 2, the charge moves in the n-type crystalline silicon substrate 2 in a direction parallel to the substrate surface. In comparison, voltage loss due to charge transfer is reduced. Therefore, the power generation efficiency is improved by the charge transfer in the n-type semiconductor region 8a, and the photoelectric conversion efficiency is improved.
  • the n-type semiconductor region 8b provided at a position facing the n-type semiconductor layer 11 has an average impurity concentration lower than that of the n-type semiconductor region 8a.
  • the impurity concentration in a semiconductor is low, charge loss due to recombination is suppressed.
  • the charges generated in the n-type semiconductor region 8b and the vicinity thereof move mainly in the thickness direction of the n-type crystalline silicon substrate 2 and reach the p-type semiconductor layer 10 and the n-type semiconductor layer 11, the n-type semiconductor region 8b The resistance of the semiconductor region 8b hardly contributes to charge transfer.
  • FIG. 3 is a characteristic diagram illustrating photoelectric conversion characteristics of the photoelectric conversion device 1 according to the first embodiment and a conventional photoelectric conversion device.
  • the maximum impurity concentration of the n-type semiconductor region 8a in the photoelectric conversion device 1 is 1 ⁇ 10 18 cm ⁇ 3
  • the maximum impurity concentration of the n-type semiconductor region 8b is 1 ⁇ 10 16 cm ⁇ 3.
  • the average impurity concentration of the region 8a is about 0.5 ⁇ 10 18 cm ⁇ 3
  • the average impurity concentration of the n-type semiconductor region 8b is about 0.5 ⁇ 10 16 cm ⁇ 3 .
  • FIG. 3 shows the photoelectric conversion characteristics of the photoelectric conversion device 1 according to the first embodiment (Example) and the conventional photoelectric conversion device (Comparative Example), which are derived assuming this condition.
  • an n-type semiconductor region (FSF region) having a uniform impurity concentration is used instead of the n-type semiconductor region 8 (FSF region) including the n-type semiconductor region 8a and the n-type semiconductor region 8b.
  • the photoelectric conversion device 1 has the same configuration as the photoelectric conversion device 1 according to the first embodiment except that The average impurity concentration of the n-type semiconductor region (FSF region) in the photoelectric conversion device of the comparative example is 0.5 ⁇ 10 18 cm ⁇ 3 .
  • FIG. 3 shows that the photoelectric conversion apparatus 1 according to the first embodiment has improved power generation current as compared with the conventional photoelectric conversion apparatus. This is because in the photoelectric conversion device 1 according to the first embodiment, the charge loss in the n-type semiconductor region 8b is reduced. Therefore, the photoelectric conversion device 1 according to the first embodiment reduces only the impurity concentration of the n-type semiconductor region 8b in the FSF region, so that the photoelectric conversion device 1 having the conventional n-type semiconductor region (FSF region) with a uniform impurity concentration is used. It was revealed that the photoelectric conversion efficiency is improved as compared with the conversion device.
  • FIGS. 4-1 to 4-10 are cross-sectional views illustrating the procedure of the method for manufacturing the photoelectric conversion device 1 according to the first embodiment.
  • a texture structure 5 made of unevenness called texture is formed on the light receiving surface side of the n-type crystalline silicon substrate 2.
  • An acidic or alkaline etching solution is used to form the unevenness.
  • the other surface side of the n-type crystalline silicon substrate 2 is covered with a resin such as a resist or a dielectric film so that a texture structure is not formed on the other surface side of the n-type crystalline silicon substrate 2.
  • the gettering process for example, a phosphorus diffusion process or the like is used.
  • the n-type semiconductor is formed on the light-receiving surface side of the n-type crystalline silicon substrate 2 on which the texture structure 5 is formed and on the back surface side of the n-type crystalline silicon substrate 2.
  • a protective film 14 is formed in a region facing the region where the layer 11 is formed.
  • the protective film 14 for example, a silicon oxide film or a silicon nitride film is used.
  • the protective film 14 is formed, for example, by forming a protective film on the entire light-receiving surface side of the n-type crystalline silicon substrate 2, covering a region facing the region where the n-type semiconductor layer 11 is formed with a resist, and then masking the resist As shown in FIG. Thereafter, the resist is removed.
  • a phosphorus diffusion source 15 such as POCl 3 is formed on the entire surface of the n-type crystalline silicon substrate 2 on the light-receiving surface side so as to cover the protective film 14, for example, at 750 ° C. or higher.
  • Heat treatment phosphorus diffusion treatment
  • phosphorus (P) diffuses on the light-receiving surface side surface of the n-type crystalline silicon substrate 2, and an n-type semiconductor region 8a is formed in a region facing the region where the p-type semiconductor layer 10 is formed.
  • the phosphorus (P) concentration diffusing to the surface on the light-receiving surface side of the n-type crystalline silicon substrate 2 can be controlled by adjusting the temperature and processing time of the heat treatment. Further, since the region facing the region where the n-type semiconductor layer 11 is formed on the surface on the light-receiving surface side of the n-type crystalline silicon substrate 2 is covered with the protective film 14, phosphorus (P) does not diffuse. Thereafter, the protective film 14 and the phosphorus diffusion source 15 are removed.
  • a phosphorus diffusion source 16 is formed on the light-receiving surface side surface of the n-type crystalline silicon substrate 2, and heat treatment is performed.
  • phosphorus (P) diffuses on the surface of the n-type crystalline silicon substrate 2 on the light-receiving surface side, and in the region facing the region where the n-type semiconductor layer 11 is formed on the back surface side of the n-type crystalline silicon substrate 2.
  • An n-type semiconductor region 8b is formed.
  • the phosphorus (P) concentration of the n-type semiconductor region 8b is reduced to the n-type semiconductor region 8a. Reduce more. Thereby, an n-type semiconductor region 8b having a lower impurity concentration than the n-type semiconductor region 8a is formed. Thereafter, the phosphorus diffusion source 16 is removed.
  • a passivation film 6 and an antireflection film 7 are formed in this order on the surface on the light receiving surface side of the n-type crystalline silicon substrate 2 having the texture structure 5 by chemical vapor deposition (CVD). ) Method.
  • CVD chemical vapor deposition
  • the passivation film 6 for example, a silicon oxide film, a silicon nitride film, or the like is used. Further, an n-type amorphous silicon film or an n-type microcrystalline silicon thin film having the same conductivity type as that of the n-type crystalline silicon substrate 2 may be used as the passivation film 6.
  • a laminated film of an intrinsic amorphous silicon film and an n-type amorphous silicon film or an n-type microcrystalline silicon film may be used as the passivation film 6.
  • the thickness of the passivation film 6 is preferably 5 nm or more and 20 nm or less in order to suppress light absorption in the passivation film 6.
  • a CVD method a plasma CVD method, a thermal CVD method, or the like may be used.
  • the antireflection film 7 for example, a silicon oxide film, a silicon nitride film, or a laminated film thereof is used. Further, when the passivation film 6 is a silicon oxide film or a silicon nitride film, these films may also serve as an antireflection film.
  • a passivation film 9a and an n-type semiconductor layer 11 are formed in this order on the back side of the n-type crystalline silicon substrate 2 where the texture structure 5 is not formed.
  • an intrinsic amorphous silicon film or an intrinsic microcrystalline silicon film is used as the passivation film 9a.
  • the n-type semiconductor layer 11 for example, an amorphous silicon film or a microcrystalline silicon film doped with phosphorus (P) is used.
  • the film thickness of the n-type semiconductor layer 11 is preferably 20 nm or less in order to suppress light loss in the n-type semiconductor layer 11.
  • an n-type crystalline silicon substrate is used with hydrofluoric acid (HF), hydrochloric acid (HCL) to which hydrogen peroxide (H 2 O 2 ) is added, ammonia (NH 3 ) aqueous solution, or the like. It is preferable to clean the back surface of 2.
  • the film thickness of the passivation film 9a is preferably 2 nm to 5 nm, for example.
  • the planar arrangement pattern of the resist 17 at this time has a shape whose width is about 50 ⁇ m to 100 ⁇ m larger than the pattern of the collector electrode 4 as shown in FIG.
  • a method for removing the unnecessary n-type semiconductor layer 11 for example, wet etching, plasma etching, etching paste, or the like is used.
  • the passivation film 9a is not removed.
  • the resist 17 is removed.
  • an etching paste is printed on an unnecessary portion of the n-type semiconductor layer 11 to remove the unnecessary n-type semiconductor layer 11. May be.
  • a passivation film 9b and a p-type semiconductor layer 10 doped with boron (B) are formed in this order on the back side of the n-type crystalline silicon substrate 2.
  • an intrinsic amorphous silicon film or an intrinsic microcrystalline silicon film is used as the passivation film 9b.
  • the p-type semiconductor layer 10 an amorphous silicon film doped with boron (B) or a microcrystalline silicon film doped with boron (B) is used.
  • the film thickness of the passivation film 9b is preferably 2 nm to 5 nm, for example.
  • the thickness of the p-type semiconductor layer 10 is preferably 10 nm or less in order to suppress light loss in the p-type semiconductor layer 10.
  • the planar arrangement pattern of the resist 18 at this time has a shape whose width is about 50 ⁇ m to 100 ⁇ m larger than the pattern of the collector electrode 3 as shown in FIG.
  • a method for removing the unnecessary passivation film 9b and the p-type semiconductor layer 10 for example, wet etching, plasma etching, etching paste, or the like is used. At this time, the n-type semiconductor layer 11 and the passivation film 9a are not removed.
  • the resist 18 is removed.
  • an etching paste is printed on unnecessary portions of the p-type semiconductor layer 10 so that unnecessary passivation film 9b and p-type semiconductor layer 10 are printed. May be removed.
  • a transparent conductive film is formed on the back surface side of the n-type crystalline silicon substrate 2 by a sputtering method or the like, and then the regions other than the regions on the p-type semiconductor layer 10 and the n-type semiconductor layer 11 are removed with an etching paste. .
  • the transparent electrode 12 is formed on the p-type semiconductor layer 10 and the transparent electrode 13 is formed on the n-type semiconductor layer 11 as shown in FIG. 4-9.
  • the transparent conductive film for example, indium oxide (In 2 O 3 : Indium Oxide), indium oxide added with tin (ITO: Indium Tin Oxide), zinc oxide (ZnO: Zinc Oxide), or the like is used.
  • the n-type crystalline silicon substrate 2 may be heat-treated at about 200 ° C. in order to improve the defect termination effect by the passivation film.
  • the collector electrode 3 is formed on the transparent electrode 12, and the collector electrode 4 is formed on the transparent electrode 13.
  • the collector electrode 3 and the collector electrode 4 are formed, for example, by printing silver (Ag) paste. Further, the collector electrode 3 and the collector electrode 4 may be formed by metal plating using copper (Cu) or the like instead of the silver (Ag) paste.
  • the n-type crystalline silicon substrate 2 that does not contribute to the movement of charges generated on the substrate surface on the light-receiving surface side of the n-type crystalline silicon substrate 2 is provided.
  • the average impurity concentration of the n-type semiconductor region 8b which is an FSF region provided at a position facing the n-type semiconductor layer 11, is reduced as compared with the n-type semiconductor region 8a.
  • the impurity concentration in the semiconductor is lowered, the charge loss due to recombination is reduced.
  • the photoelectric conversion device 1 since the average impurity concentration of the n-type semiconductor region 8b is low, charge loss due to recombination in the n-type semiconductor region 8b is reduced.
  • the n-type semiconductor region 8a which is an FSF region provided at a position facing the p-type semiconductor layer 10 plays a role of conducting the generated charges to the n-type semiconductor layer 11, whereas the n-type semiconductor region Since charges generated in 8b and the vicinity thereof are conducted only in a direction substantially perpendicular to the substrate surface, the n-type semiconductor region 8b does not contribute to charge conduction. Therefore, in the photoelectric conversion device 1, the generated current increases while maintaining charge conduction through the FSF region, and a photoelectric conversion device with high photoelectric conversion efficiency is realized.
  • FIG. FIG. 5-1 is a perspective view illustrating a schematic configuration of the photoelectric conversion device 101 according to the second embodiment of the present invention as viewed from the back surface side opposite to the light receiving surface.
  • FIG. 5B is an enlarged plan view showing a part of the back side of the photoelectric conversion device 101, and is an enlarged plan view of a region G in FIG.
  • FIG. 5C is a cross-sectional view illustrating a schematic configuration of the photoelectric conversion device 101, and is a cross-sectional view taken along the line HH ′ in FIG. As shown in FIGS.
  • the photoelectric conversion device 101 includes a p-type semiconductor layer 110 doped with boron (B) on the back surface side opposite to the light-receiving surface of the n-type crystalline silicon substrate. And the transparent electrode 112 and the collector electrode 103 thinned in a comb shape are formed in this order.
  • the n-type semiconductor layer 111 doped with phosphorus (P), the transparent electrode 113, and the collector electrode thinned in a comb shape. 104 are formed in this order.
  • the collector electrode 103 and the collector electrode 104 are interdigitated with the comb-shaped thin line portions alternately arranged at regular intervals in the surface direction of the back surface of the photoelectric conversion device 101, and are connected at one end. Yes.
  • FIG. 5B only one end portion of the collecting electrode 103 is shown among the one end portions of the collecting electrode 103 and the collecting electrode 104.
  • the collecting electrode 104 is also connected at one end portion on the opposite side (not shown).
  • the surface different from the surface in which the collector electrode 103 and the collector electrode 104 in the n-type crystalline silicon substrate 102 were formed becomes a light-receiving surface, and sunlight F enters.
  • the cross-sectional view shown in FIG. 5-3 is turned upside down for explanation. That is, sunlight F enters the photoelectric conversion device 101 from above in FIG.
  • the n-type crystalline silicon substrate 102 has a specific resistance of 1 to 10 ⁇ ⁇ cm, a thickness of 50 ⁇ m or more and 300 ⁇ m or less, and a texture structure 105 made of unevenness called texture is formed on the surface on the light receiving surface side.
  • an n-type semiconductor region 108 having an n-type semiconductor region 108a and an n-type semiconductor region 108b is formed as an FSF region.
  • the n-type semiconductor region 108a and the n-type semiconductor region 108b play a role of returning charges generated in the n-type crystalline silicon substrate 102 to the inside of the n-type crystalline silicon substrate 102 by the FSF effect.
  • a passivation film 106 and an antireflection film 107 formed of a single layer film or a laminated film of two or more layers are formed in this order.
  • a passivation film 109a is formed on the other surface (back surface) side of the n-type crystalline silicon substrate 102 where the texture structure 105 is not formed.
  • a passivation film 109b In a partial region on the passivation film 109a, a passivation film 109b, a p-type semiconductor layer 110 doped with boron (B), a transparent electrode 112, and a collector electrode 103 thinned in a comb shape are formed in this order.
  • B boron
  • collector electrode 103 collector electrode 103 thinned in a comb shape
  • P phosphorus
  • a transparent electrode 113 In another part of the region on the passivation film 109a, an n-type semiconductor layer 111 doped with phosphorus (P), a transparent electrode 113, and a collector electrode 104 thinned in a comb shape are formed in this order. ing.
  • the collector electrode 103 and the collector electrode 104 are interdigitated by alternately disposing the comb-shaped thin line portions at regular intervals on the passivation film 109a, and are connected at one end. .
  • the passivation film 109b, the p-type semiconductor layer 110, and the transparent electrode 112 have substantially the same shape as the comb-shaped collector electrode 103 in the surface direction of the n-type crystalline silicon substrate 102.
  • the n-type semiconductor layer 111 and the transparent electrode 113 have substantially the same shape as the comb-shaped collector electrode 104 in the surface direction of the n-type crystalline silicon substrate 102.
  • the transparent electrode 112 is disposed between the p-type semiconductor layer 110 and the collector electrode 103 in order to improve electrical connection between the p-type semiconductor layer 110 and the collector electrode 103.
  • the transparent electrode 113 is disposed between the n-type semiconductor layer 111 and the collector electrode 104 in order to improve electrical connection between the n-type semiconductor layer 111 and the collector electrode 104.
  • the n-type semiconductor region 108 a is formed corresponding to a position facing the p-type semiconductor layer 110 formed on the back side of the n-type crystalline silicon substrate 102 in the plane direction of the n-type crystalline silicon substrate 102.
  • the n-type semiconductor region 108 b is formed corresponding to a position facing the n-type semiconductor layer 111 formed on the back side of the n-type crystalline silicon substrate 102 in the surface direction of the n-type crystalline silicon substrate 102. .
  • the n-type semiconductor region 108a and the n-type semiconductor region 108b have different impurity diffusion depths (impurity penetration depth), and the impurity diffusion depth of the n-type semiconductor region 108b is the impurity diffusion depth of the n-type semiconductor region 108a. It is shallower than the depth.
  • the impurity diffusion depth of the n-type semiconductor region 108a provided at the position facing the p-type semiconductor layer 110 is 1.4 ⁇ m, and at the position facing the n-type semiconductor layer 111.
  • the impurity diffusion depth of the provided n-type semiconductor region 108b is 0.5 ⁇ m.
  • the impurity concentration of the n-type semiconductor region 108a and the n-type semiconductor region 108b is approximately 1 ⁇ 10 18 cm ⁇ 3 in both regions. Note that in the photoelectric conversion device 101 in which the FSF region is formed by diffusing impurities, the impurity diffusion depth (impurity penetration depth) in the FSF region corresponds to the thickness of the FSF region (n-type semiconductor region 108). .
  • FIG. 6 is a main part sectional view schematically showing the flow of charges in the photoelectric conversion device 101 according to the second embodiment.
  • the p-type semiconductor layer 110 is located above the p-type semiconductor layer 110.
  • the charges generated in the n-type semiconductor region 108a at the opposite position move in a direction parallel to the substrate surface of the n-type crystalline silicon substrate 102 and reach the n-type semiconductor layer 111.
  • the electric resistance of the n-type semiconductor region 108a is larger than the electric resistance of the n-type crystalline silicon substrate 102 due to a part of the charge generated on the light-receiving surface side substrate where no collector electrode exists. Therefore, it moves in the n-type semiconductor region 108 a and then moves in the thickness direction of the n-type crystalline silicon substrate 102 to reach the n-type semiconductor layer 111.
  • the flow of charges moving in the n-type semiconductor region 108a is indicated by a solid arrow M.
  • the electric resistance of the n-type semiconductor region 108a is lower than the electric resistance of the n-type crystalline silicon substrate 102, the charge moves in the n-type crystalline silicon substrate 102 in a direction parallel to the substrate surface. In comparison, voltage loss due to charge transfer is reduced. Therefore, power generation efficiency is improved by charge transfer in the n-type semiconductor region 108a, and photoelectric conversion efficiency is improved.
  • the impurity diffusion depth of the n-type semiconductor region 108b provided at a position facing the n-type semiconductor layer 111 is shallower than that of the n-type semiconductor region 108a.
  • the high concentration impurity region is reduced, the average impurity concentration is reduced, and charge loss due to recombination is suppressed.
  • the charges generated in the n-type semiconductor region 108b and the vicinity thereof move mainly in the thickness direction of the n-type crystalline silicon substrate 102 and reach the p-type semiconductor layer 110 and the n-type semiconductor layer 111.
  • the resistance of the semiconductor region 108b hardly contributes to charge transfer.
  • the impurity diffusion depth of the n-type semiconductor region 108a in the photoelectric conversion device 101 is 1.4 ⁇ m, and the impurity diffusion depth of the n-type semiconductor region 108b is 0.5 ⁇ m.
  • the photoelectric conversion characteristics of the photoelectric conversion device 101 according to the second embodiment (example) and the conventional photoelectric conversion device (comparative example), which were derived assuming this condition, are the same as those in FIG. 3 of the first embodiment. Get results.
  • the photoelectric conversion device 101 according to the second embodiment has improved power generation current as compared with the conventional photoelectric conversion device. This is because in the photoelectric conversion device 101 according to the second embodiment, the charge loss in the n-type semiconductor region 108b is reduced.
  • the photoelectric conversion device 101 reduces the impurity diffusion depth of the n-type semiconductor region 108b in the FSF region, so that the conventional n-type semiconductor region (FSF region) having a uniform impurity diffusion depth is obtained. It has been clarified that the photoelectric conversion efficiency is improved as compared with the photoelectric conversion device having the above.
  • an n-type semiconductor region (FSF region) having a uniform impurity diffusion depth is used instead of the n-type semiconductor region 108 (FSF region) including the n-type semiconductor region 108a and the n-type semiconductor region 108b.
  • the impurity diffusion depth of the n-type semiconductor region (FSF region) in the photoelectric conversion device of the comparative example is 200 nm.
  • FIGS. 7-1 to 7-10 are cross-sectional views illustrating the procedure of the method of manufacturing the photoelectric conversion device 101 according to the second embodiment.
  • a texture structure 105 made of unevenness called texture is formed on the light receiving surface side of the n-type crystalline silicon substrate 102.
  • An acidic or alkaline etching solution is used to form the unevenness.
  • the other surface side of the n-type crystalline silicon substrate 102 is covered with a resin such as a resist or a dielectric film so that a texture structure is not formed on the other surface side of the n-type crystalline silicon substrate 102.
  • a step of removing the damaged layer on the surface of the n-type crystalline silicon substrate 102 may be performed before the formation of the unevenness.
  • the gettering process for example, a phosphorus diffusion process or the like is used.
  • a phosphorus diffusion source 114 such as POCl 3 is formed on the entire surface on the light receiving surface side of the n-type crystalline silicon substrate 102 to diffuse phosphorus (P).
  • P phosphorus
  • heat treatment phosphorus diffusion treatment
  • phosphorus (P) diffuses on the surface of the n-type crystalline silicon substrate 102 on the light-receiving surface side
  • an n-type semiconductor region 108b is formed on the surface layer of the n-type crystalline silicon substrate 102 on the light-receiving surface side.
  • the phosphorus (P) concentration diffused on the light-receiving surface side surface of the n-type crystalline silicon substrate 102 can be controlled by adjusting the temperature and processing time of the heat treatment. Thereafter, the phosphorus diffusion source 114 is removed.
  • the laser is selectively applied only to the region facing the region where the p-type semiconductor layer 110 is formed on the back side of the n-type crystalline silicon substrate 102 in the n-type semiconductor region 108b.
  • phosphorus (P) is further diffused into the n-type crystalline silicon substrate 102.
  • a phosphorus (P) diffusion distribution having a deep diffusion depth is formed in the surface layer on the light-receiving surface side of the n-type crystalline silicon substrate 102.
  • an ion beam of phosphorus (P) is applied only to the n-type semiconductor region 108b in the region facing the region where the p-type semiconductor layer 110 is formed.
  • a phosphorus (P) diffusion distribution having a deep diffusion depth may be formed.
  • a passivation film 106 and an antireflection film 107 are formed in this order on the light-receiving surface side surface of the n-type crystalline silicon substrate 102 having the texture structure 105 using the CVD method.
  • the passivation film 106 for example, a silicon oxide film or a silicon nitride film is used. Further, an n-type amorphous silicon film or an n-type microcrystalline silicon thin film having the same conductivity type as that of the n-type crystalline silicon substrate 102 may be used as the passivation film 106.
  • a stacked film of an intrinsic amorphous silicon film and an n-type amorphous silicon film or an n-type microcrystalline silicon film may be used as the passivation film 106.
  • the thickness of the passivation film 106 is preferably 5 nm or more and 20 nm or less in order to suppress light absorption in the passivation film 106.
  • a CVD method a plasma CVD method, a thermal CVD method, or the like may be used.
  • the antireflection film 107 for example, a silicon oxide film, a silicon nitride film, or a laminated film thereof is used. Further, when the passivation film 106 is a silicon oxide film or a silicon nitride film, these films may also serve as an antireflection film.
  • a passivation film 109a and an n-type semiconductor layer 111 are formed in this order on the back side of the n-type crystalline silicon substrate 102 where the texture structure 105 is not formed.
  • an intrinsic amorphous silicon film or an intrinsic microcrystalline silicon film is used as the passivation film 109a.
  • the n-type semiconductor layer 111 for example, an amorphous silicon film or a microcrystalline silicon film doped with phosphorus (P) is used.
  • the film thickness of the n-type semiconductor layer 111 is preferably 20 nm or less in order to suppress light loss in the n-type semiconductor layer 111.
  • an n-type crystalline silicon substrate is formed with hydrofluoric acid (HF), hydrochloric acid (HCL) to which hydrogen peroxide (H 2 O 2 ) is added, aqueous ammonia (NH 3 ), or the like. It is preferable to clean the back surface of 102.
  • the thickness of the passivation film 109a is preferably 2 nm to 5 nm, for example.
  • the planar arrangement pattern of the resist 117 at this time has a shape whose width is larger by about 50 ⁇ m to 100 ⁇ m than the pattern of the collector electrode 104 as shown in FIG.
  • a method for removing the unnecessary n-type semiconductor layer 111 for example, wet etching, plasma etching, etching paste, or the like is used.
  • the passivation film 109a is not removed.
  • the resist 117 is removed.
  • an unnecessary portion of the n-type semiconductor layer 111 is removed by printing an etching paste on an unnecessary portion of the n-type semiconductor layer 111. May be.
  • a passivation film 109b and a p-type semiconductor layer 110 doped with boron (B) are formed in this order on the back side of the n-type crystalline silicon substrate 102.
  • an intrinsic amorphous silicon film or an intrinsic microcrystalline silicon film is used as the passivation film 109b.
  • the p-type semiconductor layer 110 an amorphous silicon film or a microcrystalline silicon film doped with boron (B) is used.
  • the thickness of the passivation film 109b is preferably 2 nm to 5 nm, for example.
  • the thickness of the p-type semiconductor layer 110 is preferably 10 nm or less in order to suppress optical loss in the p-type semiconductor layer 110.
  • the planar arrangement pattern of the resist 118 at this time has a shape whose width is about 50 ⁇ m to 100 ⁇ m larger than the pattern of the collector electrode 103 as shown in FIG.
  • a method for removing the unnecessary passivation film 109b and the p-type semiconductor layer 110 for example, wet etching, plasma etching, etching paste, or the like is used.
  • the n-type semiconductor layer 111 and the passivation film 109a are not removed. Thereafter, the resist 118 is removed. Instead of covering and etching unnecessary portions of the p-type semiconductor layer 110 with a resist, an etching paste is printed on unnecessary portions of the p-type semiconductor layer 110 to remove unnecessary passivation film 109b and p-type semiconductor layer 110. May be removed.
  • a transparent conductive film is formed on the back surface side of the n-type crystalline silicon substrate 102 by a sputtering method or the like, and thereafter, regions other than the regions on the p-type semiconductor layer 110 and the n-type semiconductor layer 111 are removed with an etching paste. .
  • the transparent electrode 112 is formed on the p-type semiconductor layer 110, and the transparent electrode 113 is formed on the n-type semiconductor layer 111.
  • the transparent conductive film for example, indium oxide (In 2 O 3 : Indium Oxide), indium oxide added with tin (ITO: Indium Tin Oxide), zinc oxide (ZnO: Zinc Oxide), or the like is used.
  • the n-type crystalline silicon substrate 102 may be subjected to a heat treatment at about 200 ° C. in order to improve the defect termination effect by the passivation film.
  • the collector electrode 103 is formed on the transparent electrode 112 and the collector electrode 104 is formed on the transparent electrode 113.
  • the collector electrode 103 and the collector electrode 104 are formed by printing, for example, silver (Ag) paste.
  • the collector electrode 103 and the collector electrode 104 may be formed by metal plating using copper (Cu) or the like instead of the silver (Ag) paste.
  • the n-type crystalline silicon substrate 102 that does not contribute to the movement of charges generated on the substrate surface on the light-receiving surface side of the n-type crystalline silicon substrate 102 is provided.
  • the impurity diffusion depth of the n-type semiconductor region 108b which is an FSF region provided at a position facing the n-type semiconductor layer 111, is reduced as compared with the n-type semiconductor region 108a, and the average impurity concentration is reduced from that of the n-type semiconductor region 108a. Is also reduced.
  • the impurity concentration in the semiconductor is lowered, the charge loss due to recombination is reduced.
  • the n-type semiconductor region 108a which is an FSF region provided at a position facing the p-type semiconductor layer 110, plays a role of conducting the generated charges to the n-type semiconductor layer 111, whereas the n-type semiconductor region Since the electric charges generated in 108b and the vicinity thereof are conducted only in a direction substantially perpendicular to the substrate surface, the n-type semiconductor region 108b does not contribute to charge conduction. Therefore, in the photoelectric conversion device 101, the generated current increases while maintaining charge conduction through the FSF region, and a photoelectric conversion device with high photoelectric conversion efficiency is realized.
  • FIG. 8-1 is a perspective view illustrating a schematic configuration of the photoelectric conversion device 201 according to the third embodiment of the present invention viewed from the back surface side opposite to the light receiving surface.
  • FIG. 8-2 is a plan view illustrating a part of the back surface side of the photoelectric conversion device 201 in an enlarged manner, and is a plan view in which a region P in FIG. 8-1 is enlarged.
  • FIG. 8C is a cross-sectional view illustrating a schematic configuration of the photoelectric conversion apparatus 201, and is a cross-sectional view taken along the line QQ ′ of FIG. As shown in FIGS.
  • the photoelectric conversion device 201 includes a p-type semiconductor layer 210 doped with boron (B) on the back surface side opposite to the light-receiving surface of the n-type crystalline silicon substrate 202. And the transparent electrode 212 and the collector electrode 203 thinned in a comb shape are formed in this order, and the n-type semiconductor layer 211 doped with phosphorus (P), the transparent electrode 213, and the collector electrode thinned in a comb shape. 204 are formed in this order.
  • the collector electrode 203 and the collector electrode 204 are interdigitated with the comb-shaped thin line portions alternately arranged at regular intervals in the surface direction of the back surface of the photoelectric conversion device 201, and connected at one end. Yes.
  • FIG. 8-2 only one end portion of the collecting electrode 203 is shown among the one end portions of the collecting electrode 203 and the collecting electrode 204, but the collecting electrode 204 is similarly connected at one end portion on the opposite side (not shown).
  • the surface different from the surface in which the collector electrode 203 and the collector electrode 204 in the n-type crystalline silicon substrate 202 were formed becomes a light-receiving surface, and sunlight N enters.
  • the cross-sectional view shown in FIG. 8-3 is turned upside down for explanation. That is, sunlight N enters the photoelectric conversion device 201 from above in FIG.
  • the n-type crystalline silicon substrate 202 has a specific resistance of 1 to 10 ⁇ ⁇ cm, a thickness of 50 ⁇ m or more and 300 ⁇ m or less, and a texture structure 205 made of unevenness called texture is formed on the surface on the light receiving surface side.
  • an n-type semiconductor region 208a, an n-type semiconductor region 208b, and an n-type semiconductor region 208c are formed as FSF regions.
  • the n-type semiconductor region 208a, the n-type semiconductor region 208b, and the n-type semiconductor region 208c play a role of returning charges generated in the n-type crystalline silicon substrate 202 to the inside of the n-type crystalline silicon substrate 202 by the FSF effect. .
  • An n-type semiconductor layer 214 doped with high-concentration phosphorus (P) is formed on the n-type semiconductor region 208a.
  • a passivation film 206 and an antireflection film 207 formed of a single layer film or a laminated film of two or more layers are formed in this order.
  • a passivation film 209 a is formed on the other surface (back surface) side where the texture structure 205 is not formed in the n-type crystalline silicon substrate 202.
  • a passivation film 209b In a partial region on the passivation film 209a, a passivation film 209b, a p-type semiconductor layer 210 doped with boron (B), a transparent electrode 212, and a collector electrode 203 thinned in a comb shape are formed in this order.
  • B boron
  • a transparent electrode 212 a transparent electrode 212
  • a collector electrode 203 thinned in a comb shape
  • the collector electrode 203 and the collector electrode 204 are interdigitated by alternately disposing the comb-shaped thin line portions at regular intervals on the passivation film 209a, and are connected at one end.
  • the passivation film 209b, the p-type semiconductor layer 210, and the transparent electrode 212 have substantially the same shape as the comb-shaped collector electrode 203 in the plane direction of the n-type crystalline silicon substrate 202.
  • the n-type semiconductor layer 211 and the transparent electrode 213 have substantially the same shape as the comb-shaped collector electrode 204 in the surface direction of the n-type crystalline silicon substrate 202.
  • the transparent electrode 212 is disposed between the p-type semiconductor layer 210 and the collector electrode 203 in order to improve electrical connection between the p-type semiconductor layer 210 and the collector electrode 203.
  • the transparent electrode 213 is disposed between the n-type semiconductor layer 211 and the collector electrode 204 in order to improve electrical connection between the n-type semiconductor layer 211 and the collector electrode 204.
  • the n-type semiconductor region 208c is formed on the back side of the surface layer (FSF region) on the light-receiving surface side of the n-type crystalline silicon substrate 202 in the thickness direction of the FSF region.
  • the n-type semiconductor region 208 c is formed with a substantially uniform thickness over the entire surface layer on the light-receiving surface side of the n-type crystalline silicon substrate 202 in the surface direction of the n-type crystalline silicon substrate 202.
  • the n-type semiconductor region 208a is formed on the light-receiving surface side in the surface layer (FSF region) on the light-receiving surface side of the n-type crystalline silicon substrate 202 in the thickness direction of the FSF region.
  • the n-type semiconductor region 208a corresponds to a position facing the p-type semiconductor layer 210 formed on the back side of the n-type crystalline silicon substrate 202 in the surface direction of the n-type crystalline silicon substrate 202. It is formed in a partial region on the type semiconductor region 208c.
  • N-type semiconductor region 208b is formed on the light-receiving surface side in the surface layer (FSF region) on the light-receiving surface side of n-type crystalline silicon substrate 202 in the thickness direction of the FSF region.
  • the n-type semiconductor region 208b corresponds to a position facing the n-type semiconductor layer 211 formed on the back surface side of the n-type crystalline silicon substrate 202 in the surface direction of the n-type crystalline silicon substrate 202. It is a partial region on the n-type semiconductor region 208c, and is formed on the n-type semiconductor region 208c between the adjacent n-type semiconductor regions 208a.
  • the n-type semiconductor region 208c includes the n-type semiconductor region 208a and the n-type semiconductor region 208b in the plane direction of the n-type crystalline silicon substrate 202, and the entire lower layer of the n-type semiconductor region 208a and the n-type semiconductor region 208b. Is formed.
  • the n-type semiconductor region 208b is described separately from the n-type semiconductor region 208c, but as will be described later, the n-type semiconductor region 208b is formed as a single layer simultaneously with the n-type semiconductor region 208c. .
  • the n-type semiconductor region 208a has, for example, a substantially uniform thickness thinner than that of the n-type semiconductor region 8c, and has an impurity concentration different from that of the n-type semiconductor region 8b and the n-type semiconductor region 8c. That is, the impurity concentration of the n-type semiconductor region 8b and the n-type semiconductor region 208c is lower than the impurity concentration of the n-type semiconductor region 208a.
  • the impurity concentration of n-type crystalline silicon substrate 202 is lower than the impurity concentration of n-type semiconductor region 8b and n-type semiconductor region 208c.
  • N-type semiconductor region 208b has a substantially uniform thickness thinner than, for example, n-type semiconductor region 8c, is lower than corresponding n-type semiconductor region 208a in the thickness direction of the FSF region, and is the same impurity as n-type semiconductor region 208c. Has a concentration.
  • the FSF region including the n-type semiconductor region 208a, the n-type semiconductor region 208b, and the n-type semiconductor region 208c has a sufficient thickness to exhibit the FSF effect as a whole.
  • the maximum impurity concentration of the n-type semiconductor region 208 a provided at a position facing the p-type semiconductor layer 210 is 1 ⁇ 10 18 cm ⁇ 3 , and faces the n-type semiconductor layer 211.
  • the maximum impurity concentration of the n-type semiconductor region 208b provided in the position and the n-type semiconductor region 208c provided in the whole in the plane direction of the n-type crystalline silicon substrate 202 is 1 ⁇ 10 16 cm ⁇ 3 .
  • the average impurity concentration of the n-type semiconductor region 208a is about 0.5 ⁇ 10 18 cm ⁇ 3
  • the average impurity concentrations of the n-type semiconductor region 208b and the n-type semiconductor region 208c are about 0.5 ⁇ 10 16 cm ⁇ 3. It is.
  • the average impurity concentration in the region corresponding to the position facing the n-type semiconductor layer 211 in the surface direction of the n-type crystalline silicon substrate 202 is n-type crystallinity. It is lower than the average impurity concentration in the region corresponding to the position facing the p-type semiconductor layer 210 in the surface direction of the silicon substrate 202.
  • FIG. 9 is a main part sectional view schematically showing the flow of electric charges in the photoelectric conversion device 201 according to the third embodiment.
  • the p-type semiconductor layer 210 is located above the p-type semiconductor layer 210.
  • the charges generated in the n-type semiconductor region 208 a at the opposite position move in a direction parallel to the substrate surface of the n-type crystalline silicon substrate 202 and reach the n-type semiconductor layer 211.
  • the electric resistance of the n-type semiconductor region 208a is larger than the electric resistance of the n-type crystalline silicon substrate 202 due to a part of the charge generated on the light-receiving surface side substrate where no collector electrode exists. Since it is low, it moves in the n-type semiconductor region 208 a and then moves in the thickness direction of the n-type crystalline silicon substrate 202 to reach the n-type semiconductor layer 211.
  • the flow of charges moving in the n-type semiconductor region 208a is indicated by a solid line arrow R.
  • the electric resistance of the n-type semiconductor region 208a is lower than the electric resistance of the n-type crystalline silicon substrate 202, the charge moves in the n-type crystalline silicon substrate 202 in a direction parallel to the substrate surface. In comparison, voltage loss due to charge transfer is reduced. Therefore, the power generation efficiency is improved by the charge transfer in the n-type semiconductor region 208a, and the photoelectric conversion efficiency is improved.
  • the n-type semiconductor region 208b provided at a position facing the n-type semiconductor layer 211 has an average impurity concentration lower than that of the n-type semiconductor region 208a.
  • the impurity concentration in a semiconductor is low, charge loss due to recombination is suppressed.
  • the charges generated in the n-type semiconductor region 208b and the vicinity thereof move mainly in the thickness direction of the n-type crystalline silicon substrate 202 and reach the p-type semiconductor layer 210 and the n-type semiconductor layer 211.
  • the resistance of the semiconductor region 208b hardly contributes to charge transfer.
  • the maximum impurity concentration of the n-type semiconductor region 208a in the photoelectric conversion device 201 is 1 ⁇ 10 18 cm ⁇ 3
  • the maximum impurity concentration of the n-type semiconductor region 208b is 1 ⁇ 10 16 cm ⁇ 3.
  • the average impurity concentration of the region 208a is about 0.5 ⁇ 10 18 cm ⁇ 3
  • the average impurity concentration of the n-type semiconductor region 208b is about 0.5 ⁇ 10 16 cm ⁇ 3 .
  • the photoelectric conversion characteristics of the photoelectric conversion device 201 (example) according to the third embodiment and the conventional photoelectric conversion device (comparative example), which are derived on the assumption of this condition, are the same as those in FIG. 3 of the first embodiment. Get results.
  • the photoelectric conversion apparatus 201 according to the third embodiment has a power generation current that is improved as compared with the conventional photoelectric conversion apparatus. This is because in the photoelectric conversion device 201 according to the third embodiment, the charge loss in the n-type semiconductor region 208b is reduced. Therefore, the photoelectric conversion device 201 according to the third embodiment reduces the impurity concentration of the n-type semiconductor region 208b in the FSF region, and thus has a conventional n-type semiconductor region (FSF region) having a uniform impurity diffusion concentration. It was revealed that the photoelectric conversion efficiency is improved as compared with the conversion device.
  • n-type semiconductor region having the same thickness is used instead of the FSF region including the n-type semiconductor region 208a, the n-type semiconductor region 208b, and the n-type semiconductor region 208c. Except for having a (region), it has the same structure as the photoelectric conversion apparatus 201 concerning Embodiment 3.
  • FIG. The average impurity concentration of the n-type semiconductor region (FSF region) in the photoelectric conversion device of the comparative example is 1 ⁇ 10 18 cm ⁇ 3 .
  • FIGS. 10-1 to 10-11 are cross-sectional views illustrating the procedure of the method for manufacturing the photoelectric conversion device 201 according to the third embodiment.
  • a texture structure 205 made of unevenness called texture is formed on the light receiving surface side of the n-type crystalline silicon substrate 202.
  • An acidic or alkaline etching solution is used to form the unevenness.
  • the other surface side of the n-type crystalline silicon substrate 202 is covered with a resin such as a resist or a dielectric film so that a texture structure is not formed on the other surface side of the n-type crystalline silicon substrate 202.
  • a step of removing the damaged layer on the surface of the n-type crystalline silicon substrate 202 may be performed before the formation of the unevenness.
  • the gettering process for example, a phosphorus diffusion process or the like is used.
  • a phosphorus diffusion source 215 is formed on the light receiving surface side surface of the n-type crystalline silicon substrate 202 on which the texture structure 205 is formed, and heat treatment is performed.
  • phosphorus (P) diffuses from the phosphorus diffusion source 215 to the surface of the n-type crystalline silicon substrate 202 on the light-receiving surface side, and an n-type semiconductor region 208c is formed on the surface layer of the n-type crystalline silicon substrate 202 on the light-receiving surface side. Is done.
  • the phosphorus (P) concentration diffused on the light-receiving surface side surface of the n-type crystalline silicon substrate 202 can be controlled by adjusting the temperature and time of the heat treatment.
  • the maximum impurity concentration is about 1 ⁇ 10 16 cm ⁇ 3 and the average impurity concentration is about 0.5 ⁇ 10 16 cm ⁇ 3 .
  • the surface on the light-receiving surface side faces the region where the p-type semiconductor layer 210 is formed on the back surface side of the n-type crystalline silicon substrate 202.
  • An n-type semiconductor layer 214 is formed in the region to be formed.
  • the n-type semiconductor layer 214 for example, an amorphous silicon film or a microcrystalline silicon film doped with phosphorus (P) is used.
  • the average dope concentration of the n-type semiconductor layer 214 is preferably about 1 ⁇ 10 22 to 1 ⁇ 10 23 cm ⁇ 3 , for example.
  • an intrinsic amorphous silicon film having a thickness of about several nm may be inserted between the n-type semiconductor layer 214 and the n-type crystalline silicon substrate 202 (n-type semiconductor region 208c).
  • the total thickness of the n-type semiconductor layer 214 and the intrinsic amorphous silicon film is preferably 5 nm or more and 20 nm or less in order to suppress light absorption in these films.
  • the n-type semiconductor layer 214 is formed on the light-receiving surface side surface of the n-type crystalline silicon substrate 202 (on the n-type semiconductor region 208c).
  • phosphorus (P) diffuses into the light-receiving surface side surface (n-type semiconductor region 208c) of the n-type crystalline silicon substrate 202, and in the region where the p-type semiconductor layer 210 is formed as shown in FIG. 10-4.
  • An n-type semiconductor region 208a is formed in the opposing region.
  • the phosphorus (P) concentration diffused on the light-receiving surface side surface of the n-type crystalline silicon substrate 202 is controlled by adjusting the temperature and processing time of the heat treatment, and the phosphorus (P) in the n-type semiconductor region 208a.
  • the concentration is increased from that of the n-type semiconductor region 208c.
  • a region facing the region where the n-type semiconductor layer 211 is formed on the light-receiving surface side surface (n-type semiconductor region 208 c) of the n-type crystalline silicon substrate 202 is not covered with the n-type semiconductor layer 214. Therefore, phosphorus (P) does not diffuse and the n-type semiconductor region 208c remains as it is.
  • the maximum impurity concentration in the n-type semiconductor region 208a is about 1 ⁇ 10 18 cm ⁇ 3 and the average impurity concentration is about 0.5 ⁇ 10 18 cm ⁇ 3 .
  • the maximum impurity concentration is about 1 ⁇ 10 16 cm ⁇ 3 and the average impurity concentration is about 0.5 ⁇ 10 16 cm ⁇ 3 .
  • the n-type semiconductor layer 214 also functions as a passivation film, and thus is not removed after phosphorus diffusion. Note that the n-type semiconductor layer 214 may be removed because another passivation film is formed as described later.
  • the passivation film covers the n-type semiconductor layer 214 and the n-type semiconductor region 208b on the surface of the n-type crystalline silicon substrate 202 having the texture structure 205 on the light-receiving surface side.
  • 206 and the antireflection film 207 are formed in this order using a chemical vapor deposition (CVD) method.
  • CVD chemical vapor deposition
  • a silicon oxide film or a silicon nitride film is used as the passivation film 206.
  • an n-type amorphous silicon film or an n-type microcrystalline silicon thin film having the same conductivity type as that of the n-type crystalline silicon substrate 202 may be used as the passivation film 206.
  • a stacked film of an intrinsic amorphous silicon film and an n-type amorphous silicon film or an n-type microcrystalline silicon film may be used as the passivation film 206.
  • the thickness of the passivation film 206 is preferably 5 nm or more and 20 nm or less in order to suppress light absorption in the passivation film 206.
  • a CVD method a plasma CVD method, a thermal CVD method, or the like may be used.
  • the antireflection film 207 for example, a silicon oxide film, a silicon nitride film, or a laminated film thereof is used. Further, when the passivation film 206 is a silicon oxide film or a silicon nitride film, these films may also serve as an antireflection film.
  • a passivation film 209a and an n-type semiconductor layer 211 are formed in this order on the back side of the n-type crystalline silicon substrate 202 where the texture structure 205 is not formed.
  • an intrinsic amorphous silicon film or an intrinsic microcrystalline silicon film is used as the passivation film 209a.
  • the n-type semiconductor layer 211 for example, an amorphous silicon film or a microcrystalline silicon film doped with phosphorus (P) is used.
  • the film thickness of the n-type semiconductor layer 211 is preferably 20 nm or less in order to suppress light loss in the n-type semiconductor layer 211.
  • an n-type crystalline silicon substrate is used with hydrochloric acid (HCL) to which hydrofluoric acid (HF), hydrogen peroxide (H 2 O 2 ) is added, ammonia (NH 3 ) aqueous solution, or the like. It is preferable to clean the back surface of 202.
  • the film thickness of the passivation film 209a is preferably 2 nm to 5 nm, for example.
  • a necessary portion of the n-type semiconductor layer 211 is covered with a resist 216, and the unnecessary n-type semiconductor layer 211 is removed.
  • the planar arrangement pattern of the resist 216 at this time has a shape whose width is larger by about 50 ⁇ m to 100 ⁇ m than the pattern of the collector electrode 204 as shown in FIG.
  • a method for removing the unnecessary n-type semiconductor layer 211 for example, wet etching, plasma etching, etching paste, or the like is used.
  • the passivation film 209a is not removed. Thereafter, the resist 216 is removed.
  • an etching paste is printed on an unnecessary portion of the n-type semiconductor layer 211 to remove the unnecessary n-type semiconductor layer 211. May be.
  • a passivation film 209b and a p-type semiconductor layer 210 doped with boron (B) are formed in this order on the back side of the n-type crystalline silicon substrate 202.
  • an intrinsic amorphous silicon film or an intrinsic microcrystalline silicon film is used as the passivation film 209b.
  • the p-type semiconductor layer 210 an amorphous silicon film doped with boron (B) or a microcrystalline silicon film doped with boron (B) is used.
  • the film thickness of the passivation film 209b is preferably 2 nm to 5 nm, for example.
  • the thickness of the p-type semiconductor layer 210 is preferably 10 nm or less in order to suppress optical loss in the p-type semiconductor layer 210.
  • the planar arrangement pattern of the resist 217 at this time has a shape whose width is about 50 ⁇ m to 100 ⁇ m larger than the pattern of the collector electrode 203 as shown in FIG.
  • a method for removing the unnecessary passivation film 209b and the p-type semiconductor layer 210 for example, wet etching, plasma etching, etching paste, or the like is used.
  • the n-type semiconductor layer 211 and the passivation film 209a are not removed. Thereafter, the resist 217 is removed. Instead of covering and etching unnecessary portions of the p-type semiconductor layer 210 with a resist, an etching paste is printed on unnecessary portions of the p-type semiconductor layer 210 to remove unnecessary passivation film 209b and p-type semiconductor layer 210. May be removed.
  • a transparent conductive film is formed on the back surface side of the n-type crystalline silicon substrate 202 by a sputtering method or the like, and then the regions other than the regions on the p-type semiconductor layer 210 and the n-type semiconductor layer 211 are removed with an etching paste. .
  • the transparent electrode 212 is formed on the p-type semiconductor layer 210
  • the transparent electrode 213 is formed on the n-type semiconductor layer 211.
  • the transparent conductive film for example, indium oxide (In 2 O 3 : Indium Oxide), indium oxide added with tin (ITO: Indium Tin Oxide), zinc oxide (ZnO: Zinc Oxide), or the like is used.
  • the n-type crystalline silicon substrate 202 may be heat-treated at about 200 ° C. in order to improve the defect termination effect by the passivation film.
  • the collector electrode 203 is formed on the transparent electrode 212, and the collector electrode 204 is formed on the transparent electrode 213.
  • the collector electrode 203 and the collector electrode 204 are formed by printing, for example, silver (Ag) paste. Further, the collector electrode 203 and the collector electrode 204 may be formed by metal plating using copper (Cu) or the like instead of the silver (Ag) paste.
  • the photoelectric conversion device 201 according to the third embodiment having the configuration shown in FIGS. 8-1 to 8-3 is obtained. Note that the order of forming the light receiving surface side and the back surface side of the photoelectric conversion device 201 may be changed.
  • the n-type crystalline silicon substrate 202 that does not contribute to the movement of charges generated on the substrate surface on the light-receiving surface side of the n-type crystalline silicon substrate 202 is provided.
  • the average impurity concentration of the n-type semiconductor region 208b which is an FSF region provided at a position facing the n-type semiconductor layer 211, is made lower than that of the n-type semiconductor region 208a.
  • the impurity concentration in the semiconductor is lowered, the charge loss due to recombination is reduced.
  • the photoelectric conversion device 201 since the average impurity concentration of the n-type semiconductor region 208b is reduced, charge loss due to recombination in the n-type semiconductor region 8b is reduced.
  • the n-type semiconductor region 208a which is an FSF region provided at a position facing the p-type semiconductor layer 210, plays a role of conducting generated charges to the n-type semiconductor layer 211, whereas the n-type semiconductor region Since the charges generated in 208b and the vicinity thereof are conducted only in a direction substantially perpendicular to the substrate surface, the n-type semiconductor region 208b does not contribute to charge conduction. Therefore, in the photoelectric conversion device 201, the generated current increases while maintaining charge conduction through the FSF region, and a photoelectric conversion device with high photoelectric conversion efficiency is realized.
  • the average impurity concentration of the n-type semiconductor region 208c below the n-type semiconductor region 208a is set lower than that of the n-type semiconductor region 208a.
  • reduction in photoelectric conversion efficiency due to light absorption in the FSF region can be suppressed.
  • the thickness of the FSF region is set to the same thickness as in the first embodiment and making the n-type semiconductor region 208a thinner than the n-type semiconductor region 8a of the first embodiment, photoelectricity due to light absorption in the FSF region is obtained. Reduction in conversion efficiency can be suppressed as compared with the case of the first embodiment. Therefore, in the photoelectric conversion device 201, the generated current is further increased while maintaining the charge conduction through the FSF region, and a photoelectric conversion device with high photoelectric conversion efficiency is realized.
  • Embodiments 1 to 3 may be combined.
  • a photoelectric conversion module having excellent photoelectric conversion efficiency can be obtained by forming a plurality of photoelectric conversion devices having the configuration described in the above embodiment and electrically connecting adjacent photoelectric conversion devices in series or in parallel. realizable.
  • the collector electrode on one p-type semiconductor layer of the adjacent photoelectric conversion device may be electrically connected to the collector electrode on the other n-type semiconductor layer.
  • the photoelectric conversion device according to the present invention is useful for realizing a back contact type photoelectric conversion device excellent in photoelectric conversion efficiency.
  • 1 photoelectric conversion device 2 n-type crystalline silicon substrate, 3 collector electrode, 4 collector electrode, 5 texture structure, 6 passivation film, 7 anti-reflection film, 8 n-type semiconductor region, 8a n-type semiconductor region, 8b n-type semiconductor Region, 9a passivation film, 9b passivation film, 10 p-type semiconductor layer, 11 n-type semiconductor layer, 12 transparent electrode, 13 transparent electrode, 14 protective film, 15 phosphorus diffusion source, 16 phosphorus diffusion source, 17 resist, 18 resist, 101 photoelectric conversion device, 102 n-type crystalline silicon substrate, 103 collector electrode, 104 collector electrode, 105 texture structure, 106 passivation film, 107 antireflection film, 108 n-type semiconductor region, 108a n-type semiconductor region, 108b n-type semiconductor Region, 109a, passivation film, 109b Passivation film, 110 p-type semiconductor layer, 111 n-type semiconductor layer, 112 transparent electrode, 113 transparent electrode, 114 phosphorus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

 n型結晶性珪素基板2の受光面と反対側の裏面に、n型半導体層11およびp型半導体層10と、前記n型半導体層11上に形成された集電極4と、前記p型半導体層10上に形成された集電極3とを備え、前記n型結晶性珪素基板2の受光面側の表面に、n型半導体領域8を備え、前記n型半導体領域8は、前記n型結晶性珪素基板2を介して前記n型半導体層11に対向するn型半導体領域8bと、前記n型結晶性珪素基板2を介して前記p型半導体層10に対向するn型半導体領域8aと、において平均不純物濃度が異なる。

Description

光電変換装置およびその製造方法、光電変換モジュール
 本発明は、光電変換装置およびその製造方法、光電変換モジュールに関するものであり、特に、受光面と反対の裏面側にp型半導体電極およびn型半導体電極が配置された光電変換装置およびその製造方法、光電変換モジュールに関する。
 従来の光電変換装置としては、例えば結晶性半導体基板の一面側に、ボロン(B)をドープしたp型半導体層と、p型半導体層上に細線状にパターニングされた集電極とが順次形成され、また結晶性半導体基板の他面側に、リン(P)をドープしたn型半導体層と、n型半導体層の全面上に形成された集電極とが順次形成され、結晶性半導体基板の一面からの光入射により結晶性半導体基板とp型半導体層で光起電力を発生する太陽電池セルを備えるものがある。また、その他の従来の光電変換装置として、ボロン(B)やリン(P)を半導体基板にドープする代わりに、真性半導体層、ボロン(B)、リン(P)のそれぞれを含む薄膜半導体層、透明電極を用いたヘテロ接合型太陽電池がある。
 このような光電変換装置では、集電極として光透過性がない金属材料を使用する。このため、受光面において集電極で遮蔽された光は光起電力に寄与しない。すなわち、光電変換装置に入射された光の一部が損失となる。したがって、光電変換装置の発電効率を向上させるためには、集電極の遮光をできるだけ低減しなければならない。
 一方、受光面における集電極による遮光を低減するために集電極の幅を低減すると、集電極の電気抵抗が増加する。集電極の電気抵抗が増加すると、光照射により発生した電荷の収集効率が低下する。この結果、集電極の遮光率が低減して発電電流が増加しても、集電極の電気抵抗の増加により光電変換装置の曲率因子が低下し、十分な光電変換効率の改善が望めない。
 これらの問題を解決するために、たとえば特許文献1、特許文献2では、全ての電極を半導体基板の片面に形成したバックコンタクト型とすることで光照射面での遮光を無くし、発電電流を増加させている。そして、半導体基板の片面側に形成したp型電極とn型電極とを交差指型に配置することで、電極間抵抗を低減している。また、電極を無くした光照射面側に結晶性半導体基板と同極性のPをドープすることで所謂Front Surface Field(FSF)層を形成し、光照射で発生した電荷を半導体基板内部に戻し、電荷の表面での再結合損失を低減している。
特開2010―123859号公報 特開2010―129872号公報
 しかしながら、上記の特許文献1、特許文献2のように結晶性半導体基板の光照射面側に形成されたFSF領域では、照射された光を吸収して発生した電荷は層内で消失してしまう。このため、FSF層で吸収された照射光は発電に寄与しない。その結果、FSF領域による光吸収により光電変換効率が抑制される、という問題があった。
 一方、FSF領域での光吸収を抑制するためには、FSF領域の厚みを薄くするか、またはFSF領域のドープ濃度を低下させなければならない。しかし、FSF領域の厚みを薄くした場合や、FSF領域のドープ濃度を低下させた場合は、FSFの効果が低下する。また、これに加えてFSF領域の電気抵抗が高くなる。p型電極上に位置するFSF領域は、同領域付近で発生した電荷を基板面に対して平行方向に伝導させる役割を担っている。したがって、FSF領域の電気抵抗が増加すると、電荷の伝導の妨げとなり電流損失が発生し、光電変換効率が低下する、という問題があった。
 本発明は、上記に鑑みてなされたものであって、光電変換効率に優れた光電変換装置およびその製造方法、光電変換モジュールを得ることを目的とする。
 上述した課題を解決し、目的を達成するために、本発明にかかる光電変換装置は、第1導電型の半導体基板の受光面と反対側の裏面に、第1導電型の第1半導体層および第2導電型の第2半導体層と、前記第1半導体層上に形成された第1電極と、前記第2半導体層上に形成された第2電極とを備え、前記半導体基板の受光面側の表面に、第1導電型の半導体領域を備え、前記半導体領域は、前記半導体基板を介して前記第1半導体層に対向する第1領域と、前記半導体基板を介して前記第2半導体層に対向する第2領域と、において平均不純物濃度が異なること、を特徴とする。
 本発明によれば、半導体基板の裏面の第1半導体層に半導体基板を介して対向する第1領域と、半導体基板の裏面の第2半導体層に半導体基板を介して対向する第2領域と、において平均不純物濃度が異なることにより、光電変換効率に優れた光電変換装置を実現できる、という効果を奏する。
図1-1は、本発明の実施の形態1にかかる光電変換装置を受光面と反対側の裏面側から見た概略構成を示す斜視図である。 図1-2は、本発明の実施の形態1にかかる光電変換装置の裏面側の一部を拡大して示す平面図であり、図1-1の領域Bを拡大した平面図である。 図1-3は、本発明の実施の形態1にかかる光電変換装置の概略構成を示す断面図であり、図1-2のC-C’線に沿った断面図である。 図2は、本発明の実施の形態1にかかる光電変換装置における電荷の流れを模式的に示す要部断面図である。 図3は、本発明の実施の形態1にかかる光電変換装置と従来の光電変換装置との光電変換特性を示す特性図である。 図4-1は、本発明の実施の形態1にかかる光電変換装置の製造方法の手順を説明する断面図である。 図4-2は、本発明の実施の形態1にかかる光電変換装置の製造方法の手順を説明する断面図である。 図4-3は、本発明の実施の形態1にかかる光電変換装置の製造方法の手順を説明する断面図である。 図4-4は、本発明の実施の形態1にかかる光電変換装置の製造方法の手順を説明する断面図である。 図4-5は、本発明の実施の形態1にかかる光電変換装置の製造方法の手順を説明する断面図である。 図4-6は、本発明の実施の形態1にかかる光電変換装置の製造方法の手順を説明する断面図である。 図4-7は、本発明の実施の形態1にかかる光電変換装置の製造方法の手順を説明する断面図である。 図4-8は、本発明の実施の形態1にかかる光電変換装置の製造方法の手順を説明する断面図である。 図4-9は、本発明の実施の形態1にかかる光電変換装置の製造方法の手順を説明する断面図である。 図4-10は、本発明の実施の形態1にかかる光電変換装置の製造方法の手順を説明する断面図である。 図5-1は、本発明の実施の形態2にかかる光電変換装置を受光面と反対側の裏面側から見た概略構成を示す斜視図である。 図5-2は、本発明の実施の形態2にかかる光電変換装置の裏面側の一部を拡大して示す平面図であり、図5-1の領域Gを拡大した平面図である。 図5-3は、本発明の実施の形態2にかかる光電変換装置の概略構成を示す断面図であり、図5-2のH-H’線に沿った断面図である。 図6は、本発明の実施の形態2にかかる光電変換装置における電荷の流れを模式的に示す要部断面図である。 図7-1は、本発明の実施の形態2にかかる光電変換装置の製造方法の手順を説明する断面図である。 図7-2は、本発明の実施の形態2にかかる光電変換装置の製造方法の手順を説明する断面図である。 図7-3は、本発明の実施の形態2にかかる光電変換装置の製造方法の手順を説明する断面図である。 図7-4は、本発明の実施の形態2にかかる光電変換装置の製造方法の手順を説明する断面図である。 図7-5は、本発明の実施の形態2にかかる光電変換装置の製造方法の手順を説明する断面図である。 図7-6は、本発明の実施の形態2にかかる光電変換装置の製造方法の手順を説明する断面図である。 図7-7は、本発明の実施の形態2にかかる光電変換装置の製造方法の手順を説明する断面図である。 図7-8は、本発明の実施の形態2にかかる光電変換装置の製造方法の手順を説明する断面図である。 図7-9は、本発明の実施の形態2にかかる光電変換装置の製造方法の手順を説明する断面図である。 図7-10は、本発明の実施の形態2にかかる光電変換装置の製造方法の手順を説明する断面図である。 図8-1は、本発明の実施の形態3にかかる光電変換装置を受光面と反対側の裏面側から見た概略構成を示す斜視図である。 図8-2は、本発明の実施の形態3にかかる光電変換装置の裏面側の一部を拡大して示す平面図であり、図8-1の領域Pを拡大した平面図である。 図8-3は、本発明の実施の形態3にかかる光電変換装置の概略構成を示す断面図であり、図8-2のQ-Q’線に沿った断面図である。 図9は、本発明の実施の形態3にかかる光電変換装置における電荷の流れを模式的に示す要部断面図である。 図10-1は、本発明の実施の形態3にかかる光電変換装置の製造方法の手順を説明する断面図である。 図10-2は、本発明の実施の形態3にかかる光電変換装置の製造方法の手順を説明する断面図である。 図10-3は、本発明の実施の形態3にかかる光電変換装置の製造方法の手順を説明する断面図である。 図10-4は、本発明の実施の形態3にかかる光電変換装置の製造方法の手順を説明する断面図である。 図10-5は、本発明の実施の形態3にかかる光電変換装置の製造方法の手順を説明する断面図である。 図10-6は、本発明の実施の形態3にかかる光電変換装置の製造方法の手順を説明する断面図である。 図10-7は、本発明の実施の形態3にかかる光電変換装置の製造方法の手順を説明する断面図である。 図10-8は、本発明の実施の形態3にかかる光電変換装置の製造方法の手順を説明する断面図である。 図10-9は、本発明の実施の形態3にかかる光電変換装置の製造方法の手順を説明する断面図である。 図10-10は、本発明の実施の形態3にかかる光電変換装置の製造方法の手順を説明する断面図である。 図10-11は、本発明の実施の形態3にかかる光電変換装置の製造方法の手順を説明する断面図である。
 以下に、本発明にかかる光電変換装置およびその製造方法、光電変換モジュールの実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。また、平面図であっても、図面を見易くするためにハッチングを付す場合がある。
実施の形態1.
 図1-1は、本発明の実施の形態1にかかる光電変換装置1を受光面と反対側の裏面側から見た概略構成を示す斜視図である。図1-2は、光電変換装置1の裏面側の一部を拡大して示す平面図であり、図1-1の領域Bを拡大した平面図である。図1-3は、光電変換装置1の概略構成を示す断面図であり、図1-2のC-C’線に沿った断面図である。図1-1~図1-3に示すように、光電変換装置1は、n型結晶性珪素基板2の受光面と反対側の裏面側に、ボロン(B)をドープしたp型半導体層10と透明電極12と櫛形状に細線化された集電極3とがこの順で形成され、またリン(P)をドープしたn型半導体層11と透明電極13と櫛形状に細線化された集電極4とがこの順で形成されている。
 集電極3と集電極4とは、それぞれの櫛形状の細線部が光電変換装置1の裏面の面方向において一定の間隔で交互に配置されて交差指型とされ、それぞれ一端部で接続されている。なお、図1-2においては集電極3と集電極4との一端部のうち集電極3の一端部のみが示されているが、集電極4も同様に図示しない反対側の一端部で接続されている。そして、この光電変換装置1においては、n型結晶性珪素基板2における集電極3および集電極4が形成された面と異なる面が受光面となり、太陽光Aが入射される。
 次に、図1-3を参照して光電変換装置1の詳細な構成を説明する。図1-3に示す断面図は、説明のために上下を反転している。すなわち、図1-3の上方から太陽光Aが光電変換装置1に入射される。n型結晶性珪素基板2は、比抵抗が1~10Ω・cmであり厚みが50μm以上300μm以下であり、テクスチャと呼ばれる凹凸からなるテクスチャ構造5が受光面側の表面に形成されている。
 n型結晶性珪素基板2の受光面側の表層には、FSF領域として、n型半導体領域8aとn型半導体領域8bとを有するn型半導体領域8が形成されている。n型半導体領域8aおよびn型半導体領域8bは、FSF効果により、n型結晶性珪素基板2内で発生した電荷をn型結晶性珪素基板2の内部に戻す役割を果たす。n型半導体領域8上には、単層膜または2層以上の積層膜により構成されたパッシベーション膜6と反射防止膜7とがこの順で形成されている。
 n型結晶性珪素基板2においてテクスチャ構造5が形成されていない他面(裏面)側には、パッシベーション膜9aが形成されている。パッシベーション膜9a上の一部の領域には、パッシベーション膜9bとボロン(B)をドープしたp型半導体層10と透明電極12と櫛形状に細線化された集電極3とがこの順で形成されている。また、パッシベーション膜9a上の他の一部の領域には、リン(P)をドープしたn型半導体層11と透明電極13と櫛形状に細線化された集電極4とがこの順で形成されている。
 集電極3と集電極4とは、上述したようにそれぞれの櫛形状の細線部がパッシベーション膜9a上において一定の間隔で交互に配置されて交差指型とされ、それぞれ一端部で接続されている。そして、パッシベーション膜9bとp型半導体層10と透明電極12とは、n型結晶性珪素基板2の面方向において櫛形状の集電極3と略同形状を有する。また、n型半導体層11と透明電極13とは、n型結晶性珪素基板2の面方向において櫛形状の集電極4と略同形状を有する。透明電極12は、p型半導体層10と集電極3との電気的接続を向上させるために、p型半導体層10と集電極3との間に配置される。透明電極13は、n型半導体層11と集電極4との電気的接続を向上させるために、n型半導体層11と集電極4との間に配置される。
 n型半導体領域8aは、n型結晶性珪素基板2の面方向において、n型結晶性珪素基板2の裏面側に形成されたp型半導体層10と対向する位置に対応して形成されている。n型半導体領域8bは、n型結晶性珪素基板2の面方向において、n型結晶性珪素基板2の裏面側に形成されたn型半導体層11と対向する位置に対応して形成されている。そして、n型半導体領域8aとn型半導体領域8bとは、略同等の厚みを有するとともに異なる不純物濃度を有し、n型半導体領域8bの不純物濃度がn型半導体領域8aの不純物濃度よりも低くなっている。実施の形態1にかかる光電変換装置1では、p型半導体層10に対向する位置に設けられたn型半導体領域8aの最大不純物濃度は1×1018cm-3、n型半導体層11に対向する位置に設けられたn型半導体領域8bの最大不純物濃度は1×1016cm-3とされ、n型半導体領域8bとn型半導体領域8aとは同じ厚みを有する。そして、n型半導体領域8aの平均不純物濃度は、0.5×1018cm-3、n型半導体領域8bの平均不純物濃度は、0.5×1016cm-3程度である。
 図2は、実施の形態1にかかる光電変換装置1における電荷の流れを模式的に示す要部断面図である。全ての集電極をn型結晶性珪素基板2の片面側(裏面側)に形成したバックコンタクト型の光電変換装置1では、p型半導体層10の上方に位置する、すなわちp型半導体層10に対向する位置のn型半導体領域8aで発生した電荷はn型結晶性珪素基板2の基板面と平行な方向に移動し、n型半導体層11に到達する。すなわち、n型結晶性珪素基板2において集電極の存在しない受光面側の基板表面で発生した電荷の一部は、n型半導体領域8aの電気抵抗がn型結晶性珪素基板2の電気抵抗より低いため、n型半導体領域8a内を移動し、その後、n型結晶性珪素基板2の厚さ方向に移動してn型半導体層11に到達する。図2においては、n型半導体領域8a内を移動する電荷の流れを実線矢印Dで示した。この場合には、n型半導体領域8aの電気抵抗がn型結晶性珪素基板2の電気抵抗より低いため、電荷がn型結晶性珪素基板2内において基板面と平行な方向に移動する場合と比べて電荷移動による電圧損失が低減される。したがって、電荷のn型半導体領域8aにおける電荷移動により発電効率が向上し、光電変換効率が向上する。
 一方、n型半導体層11に対向する位置に設けられたn型半導体領域8bは、平均不純物濃度がn型半導体領域8aより低い。一般に半導体中の不純物濃度が低いと、再結合による電荷損失が抑制される。また、n型半導体領域8bおよびその近傍で発生した電荷は主にn型結晶性珪素基板2の厚さ方向に移動してp型半導体層10、n型半導体層11に到達するため、n型半導体領域8bの抵抗は殆ど電荷移動に寄与しない。したがって、n型半導体領域8bの平均不純物濃度を減ずることにより、電荷移動を妨げずにn型半導体領域8bにおける再結合による電荷損失を低下させることができ、その結果として発電電流を増加させることができる。これにより、発電効率が向上し、光電変換効率が向上する。図2においては、n型半導体領域8bおよびその近傍で発生した電荷の移動を破線矢印Eで示した。
 図3は、実施の形態1にかかる光電変換装置1と従来の光電変換装置との光電変換特性を示す特性図である。上述したように光電変換装置1におけるn型半導体領域8aの最大不純物濃度は1×1018cm-3、n型半導体領域8bの最大不純物濃度は1×1016cm-3であり、n型半導体領域8aの平均不純物濃度は、0.5×1018cm-3、n型半導体領域8bの平均不純物濃度は、0.5×1016cm-3程度である。図3では、この条件を仮定して導いた、実施の形態1にかかる光電変換装置1(実施例)と従来の光電変換装置(比較例)との光電変換特性を示している。ここで、従来の光電変換装置は、n型半導体領域8aとn型半導体領域8bとからなるn型半導体領域8(FSF領域)の代わりに、均一な不純物濃度のn型半導体領域(FSF領域)を有すること以外は、実施の形態1にかかる光電変換装置1と同じ構成を有する。比較例の光電変換装置におけるn型半導体領域(FSF領域)の平均不純物濃度は、0.5×1018cm-3である。
 図3から、実施の形態1にかかる光電変換装置1は、従来の光電変換装置に比べて発電電流が向上していることが分かる。これは、実施の形態1にかかる光電変換装置1ではn型半導体領域8bにおける電荷損失が低減したためである。したがって、実施の形態1にかかる光電変換装置1は、FSF領域においてn型半導体領域8bの不純物濃度のみを低減させることで、従来の均一な不純物濃度のn型半導体領域(FSF領域)を有する光電変換装置に比べて、光電変換効率が向上することが明らかとなった。
 次に、実施の形態1にかかる光電変換装置1の製造方法を説明する。図4-1~図4-10は、実施の形態1にかかる光電変換装置1の製造方法の手順を説明する断面図である。まず、図4-1に示すようにn型結晶性珪素基板2の受光面側にテクスチャと呼ばれる凹凸からなるテクスチャ構造5を形成する。凹凸の形成には、酸性或いはアルカリ性のエッチング溶液を用いる。このとき、n型結晶性珪素基板2の他面側をレジストなどの樹脂、或いは誘電膜等で覆うことで、n型結晶性珪素基板2の他面側にテクスチャ構造が形成されないようにする。また凹凸の形成前に、n型結晶性珪素基板2の表面のダメージ層を除去する工程を実施してもよい。また、これに加えて、ダメージ層除去工程後に、n型結晶性珪素基板2内の不純物のゲッタリング処理を施すと光電変換装置の性能向上に望ましい。ゲッタリング処理としては、たとえばリン拡散処理などを用いる。
 テクスチャ構造5の形成後、図4-2に示すように、テクスチャ構造5が形成されたn型結晶性珪素基板2の受光面側において、n型結晶性珪素基板2の裏面側においてn型半導体層11が形成される領域に対向する領域に、保護膜14を形成する。保護膜14としては、たとえば酸化珪素膜や窒化珪素膜を用いる。保護膜14は、たとえばn型結晶性珪素基板2の受光面側の全面に保護膜を形成し、n型半導体層11が形成される領域に対向する領域をレジストで被覆した後、レジストをマスクとして不要部分を除去して形成される。その後、レジストを除去する。
 次に、リン(P)を拡散させるためにPOCl等のリン拡散源15をn型結晶性珪素基板2の受光面側の表面に保護膜14を覆って全面に形成し、たとえば750℃以上の温度で熱処理(リン拡散処理)を実施する。これによりn型結晶性珪素基板2の受光面側の表面にリン(P)が拡散し、p型半導体層10が形成される領域に対向する領域にn型半導体領域8aが形成される。このとき、熱処理の温度や処理時間を調整することにより、n型結晶性珪素基板2の受光面側の表面に拡散するリン(P)濃度を制御できる。また、n型結晶性珪素基板2の受光面側の表面において、n型半導体層11が形成される領域に対向する領域は、保護膜14で覆われているためリン(P)は拡散しない。その後、保護膜14およびリン拡散源15を除去する。
 次に、図4-3に示すように、n型結晶性珪素基板2の受光面側の表面にリン拡散源16を形成し、熱処理を実施する。これによりn型結晶性珪素基板2の受光面側の表面にリン(P)が拡散し、n型結晶性珪素基板2の裏面側においてn型半導体層11が形成される領域に対向する領域にn型半導体領域8bが形成される。このとき、前述のn型半導体領域8aを形成した熱処理(リン拡散処理)より低い熱処理温度や短い処理時間を適用することにより、n型半導体領域8bのリン(P)濃度をn型半導体領域8aより低下させる。これにより、n型半導体領域8aに比べて低不純物濃度を有するn型半導体領域8bが形成される。その後、リン拡散源16を除去する。
 次に、図4-4に示すように、テクスチャ構造5を有するn型結晶性珪素基板2の受光面側の表面にパッシベーション膜6と反射防止膜7とをこの順で化学気相成長(CVD)法を用いて形成する。パッシベーション膜6としては、たとえば酸化珪素膜、窒化珪素膜などを用いる。また、n型結晶性珪素基板2と同じ導電型の、n型非晶質珪素膜或いはn型微結晶珪素薄膜などをパッシベーション膜6として用いてもよい。更に、真性非晶質珪素膜とn型非晶質珪素膜或いはn型微結晶珪素膜との積層膜をパッシベーション膜6として用いてもよい。このときのパッシベーション膜6の膜厚は、パッシベーション膜6での光吸収を抑制するため、5nm以上20nm以下が好ましい。CVD法としては、プラズマCVD法、熱CVD法などを用いるとよい。反射防止膜7としては、たとえば酸化珪素膜、窒化珪素膜、或いはこれらの積層膜を用いる。また、パッシベーション膜6が酸化珪素膜や窒化珪素膜である場合は、これらの膜で反射防止膜を兼ねてもよい。
 次に、図4-5に示すように、n型結晶性珪素基板2におけるテクスチャ構造5が形成されていない裏面側に、パッシベーション膜9aとn型半導体層11とをこの順に形成する。パッシベーション膜9aとしては、たとえば真性非晶質珪素膜或いは真性微結晶珪素膜などを用いる。n型半導体層11としては、たとえばリン(P)をドープした、非晶質珪素膜や微結晶珪素膜を用いる。n型半導体層11の膜厚は、該n型半導体層11での光損失を抑制するため、20nm以下が好ましい。このとき、パッシベーション膜9aを形成する前に、弗酸(HF)、過酸化水素水(H)を添加した塩酸(HCL)、アンモニア(NH)水溶液などでn型結晶性珪素基板2の裏面を洗浄することが好ましい。また、パッシベーション膜9aの膜厚は、たとえば2nm~5nmが好ましい。
 パッシベーション膜9aおよびn型半導体層11の形成後、図4-6に示すように、n型半導体層11の必要な箇所をレジスト17で被覆して、不要なn型半導体層11を除去する。このときのレジスト17の平面配置パターンは、図1-2に示したような集電極4のパターンより幅が50μmから100μm程度大きい形状とする。不要なn型半導体層11を除去する方法としては、たとえばウェットエッチング、プラズマエッチング、エッチングペーストなどを用いる。このとき、パッシベーション膜9aは除去されないようにする。その後、レジスト17を除去する。なお、n型半導体層11の必要な箇所をレジスト17で被覆してエッチングする代わりに、エッチングペーストをn型半導体層11の不要な箇所に印刷して、不要なn型半導体層11を除去してもよい。
 次に、図4-7に示すように、n型結晶性珪素基板2における裏面側に、パッシベーション膜9bとボロン(B)をドープしたp型半導体層10とをこの順に形成する。パッシベーション膜9bとしては、たとえば真性非晶質珪素膜或いは真性微結晶珪素膜などを用いる。p型半導体層10としては、ボロン(B)をドープした非晶質珪素膜やボロン(B)をドープした微結晶珪素膜を用いる。また、パッシベーション膜9bの膜厚は、たとえば2nm~5nmが好ましい。これに加えて、p型半導体層10の膜厚は、該p型半導体層10での光損失を抑制するため、10nm以下が好ましい。
 パッシベーション膜9bおよびp型半導体層10の形成後、図4-8に示すように、p型半導体層10の必要な箇所をレジスト18で被覆して、不要なパッシベーション膜9bおよびp型半導体層10を除去する。このときのレジスト18の平面配置パターンは、図1-2に示したような集電極3のパターンより幅が50μmから100μm程度大きい形状とする。不要なパッシベーション膜9bおよびp型半導体層10を除去する方法としては、たとえばウェットエッチング、プラズマエッチング、エッチングペーストなどを用いる。このとき、n型半導体層11およびパッシベーション膜9aは除去されないようにする。その後、レジスト18を除去する。なお、p型半導体層10の不要な箇所をレジストで被覆してエッチングする代わりに、エッチングペーストをp型半導体層10の不要な箇所に印刷して、不要なパッシベーション膜9bおよびp型半導体層10を除去してもよい。
 次に、n型結晶性珪素基板2における裏面側に、透明導電膜をスパッタリング法などで成膜し、その後エッチングペーストでp型半導体層10上およびn型半導体層11上の領域以外を除去する。これにより、図4-9に示すように、p型半導体層10上に透明電極12が形成され、n型半導体層11上に透明電極13が形成される。透明導電膜としては、たとえば酸化インジウム(In:Indium Oxide)、錫を添加した酸化インジウム(ITO:Indium Tin Oxide)、酸化亜鉛(ZnO:Zinc Oxide)などを用いる。また、透明導電膜の形成前に、パッシベーション膜による欠陥終端効果を向上させるため、n型結晶性珪素基板2に200℃程度で熱処理を施してもよい。
 次に、図4-10に示すように、透明電極12上に集電極3を形成し、透明電極13上に集電極4を形成する。集電極3および集電極4は、たとえば銀(Ag)ペーストを印刷して形成する。また、銀(Ag)ペーストの代わりに銅(Cu)などを用いて金属メッキにより集電極3および集電極4を形成してもよい。以上の工程を実施することにより、図1-1~図1-3に示される構成を有する実施の形態1にかかる光電変換装置1が得られる。なお、光電変換装置1の受光面側と裏面側との形成順序を変えてもかまわない。
 上述したように、実施の形態1にかかる光電変換装置1においては、n型結晶性珪素基板2の受光面側の基板表面で発生した電荷の移動に寄与しない、n型結晶性珪素基板2を介してn型半導体層11に対向する位置に設けられたFSF領域であるn型半導体領域8bの平均不純物濃度をn型半導体領域8aよりも低減する。一般的に半導体中の不純物濃度が低下すると、再結合による電荷消失が減少する。光電変換装置1では、n型半導体領域8bの平均不純物濃度が低くなるため、n型半導体領域8bでの再結合による電荷消失が低減する。一方、p型半導体層10に対向する位置に設けられたFSF領域であるn型半導体領域8aは発生した電荷をn型半導体層11へ伝導する役割を担っているのに対し、n型半導体領域8bおよびその近傍で発生した電荷は基板面に対してほぼ垂直方向にしか伝導しないためn型半導体領域8bは電荷伝導に寄与しない。したがって、光電変換装置1ではFSF領域による電荷の伝導を維持したまま発電電流が増加し、光電変換効率の高い光電変換装置が実現される。
 したがって、実施の形態1によれば、発電電流が高く、光電変換効率に優れたバックコンタクト型の光電変換装置を実現できる、という効果を奏する。
実施の形態2.
 図5-1は、本発明の実施の形態2にかかる光電変換装置101を受光面と反対側の裏面側から見た概略構成を示す斜視図である。図5-2は、光電変換装置101の裏面側の一部を拡大して示す平面図であり、図5-1の領域Gを拡大した平面図である。図5-3は、光電変換装置101の概略構成を示す断面図であり、図5-2のH-H’線に沿った断面図である。図5-1~図5-3に示すように、光電変換装置101は、n型結晶性珪素基板102の受光面と反対側の裏面側に、ボロン(B)をドープしたp型半導体層110と透明電極112と櫛形状に細線化された集電極103とがこの順で形成され、またリン(P)をドープしたn型半導体層111と透明電極113と櫛形状に細線化された集電極104とがこの順で形成されている。
 集電極103と集電極104とは、それぞれの櫛形状の細線部が光電変換装置101の裏面の面方向において一定の間隔で交互に配置されて交差指型とされ、それぞれ一端部で接続されている。なお、図5-2においては集電極103と集電極104との一端部のうち集電極103の一端部のみが示されているが、集電極104も同様に図示しない反対側の一端部で接続されている。そして、この光電変換装置101においては、n型結晶性珪素基板102における集電極103および集電極104が形成された面と異なる面が受光面となり、太陽光Fが入射される。
 次に、図5-3を参照して光電変換装置101の詳細な構成を説明する。図5-3に示す断面図は、説明のために上下を反転している。すなわち、図5-3の上方から太陽光Fが光電変換装置101に入射される。n型結晶性珪素基板102は、比抵抗が1~10Ω・cmであり厚みが50μm以上300μm以下であり、テクスチャと呼ばれる凹凸からなるテクスチャ構造105が受光面側の表面に形成されている。
 n型結晶性珪素基板102の受光面側の表層には、FSF領域として、n型半導体領域108aとn型半導体領域108bとを有するn型半導体領域108が形成されている。n型半導体領域108aおよびn型半導体領域108bは、FSF効果により、n型結晶性珪素基板102内で発生した電荷をn型結晶性珪素基板102の内部に戻す役割を果たす。n型半導体領域108上には、単層膜または2層以上の積層膜により構成されたパッシベーション膜106と反射防止膜107とがこの順で形成されている。
 n型結晶性珪素基板102においてテクスチャ構造105が形成されていない他面(裏面)側には、パッシベーション膜109aが形成されている。パッシベーション膜109a上の一部の領域には、パッシベーション膜109bとボロン(B)をドープしたp型半導体層110と透明電極112と櫛形状に細線化された集電極103とがこの順で形成されている。また、パッシベーション膜109a上の他の一部の領域には、リン(P)をドープしたn型半導体層111と透明電極113と櫛形状に細線化された集電極104とがこの順で形成されている。
 集電極103と集電極104とは、上述したようにそれぞれの櫛形状の細線部がパッシベーション膜109a上において一定の間隔で交互に配置されて交差指型とされ、それぞれ一端部で接続されている。そして、パッシベーション膜109bとp型半導体層110と透明電極112とは、n型結晶性珪素基板102の面方向において櫛形状の集電極103と略同形状を有する。また、n型半導体層111と透明電極113とは、n型結晶性珪素基板102の面方向において櫛形状の集電極104と略同形状を有する。透明電極112は、p型半導体層110と集電極103との電気的接続を向上させるために、p型半導体層110と集電極103との間に配置される。透明電極113は、n型半導体層111と集電極104との電気的接続を向上させるために、n型半導体層111と集電極104との間に配置される。
 n型半導体領域108aは、n型結晶性珪素基板102の面方向において、n型結晶性珪素基板102の裏面側に形成されたp型半導体層110と対向する位置に対応して形成されている。n型半導体領域108bは、n型結晶性珪素基板102の面方向において、n型結晶性珪素基板102の裏面側に形成されたn型半導体層111と対向する位置に対応して形成されている。そして、n型半導体領域108aとn型半導体領域108bとは、異なる不純物拡散深さ(不純物進入深さ)を有し、n型半導体領域108bの不純物拡散深さがn型半導体領域108aの不純物拡散深さよりも浅くなっている。実施の形態2にかかる光電変換装置101では、p型半導体層110に対向する位置に設けられたn型半導体領域108aの不純物拡散深さは1.4μm、n型半導体層111に対向する位置に設けられたn型半導体領域108bの不純物拡散深さが0.5μmとされている。n型半導体領域108aおよびn型半導体領域108bの不純物濃度は、両領域ともほぼ1×1018cm-3である。なお、不純物を拡散させることによりFSF領域が形成されている光電変換装置101では、FSF領域における不純物拡散深さ(不純物進入深さ)は、FSF領域(n型半導体領域108)の厚みに対応する。
 図6は、実施の形態2にかかる光電変換装置101における電荷の流れを模式的に示す要部断面図である。全ての集電極をn型結晶性珪素基板102の片面側(裏面側)に形成したバックコンタクト型の光電変換装置101では、p型半導体層110の上方に位置する、すなわちp型半導体層110に対向する位置のn型半導体領域108aで発生した電荷はn型結晶性珪素基板102の基板面と平行な方向に移動し、n型半導体層111に到達する。すなわち、n型結晶性珪素基板102において集電極の存在しない受光面側の基板表面で発生した電荷の一部は、n型半導体領域108aの電気抵抗がn型結晶性珪素基板102の電気抵抗より低いため、n型半導体領域108a内を移動し、その後、n型結晶性珪素基板102の厚さ方向に移動してn型半導体層111に到達する。図6においては、n型半導体領域108a内を移動する電荷の流れを実線矢印Mで示した。この場合には、n型半導体領域108aの電気抵抗がn型結晶性珪素基板102の電気抵抗より低いため、電荷がn型結晶性珪素基板102内において基板面と平行な方向に移動する場合と比べて電荷移動による電圧損失が低減される。したがって、電荷のn型半導体領域108aにおける電荷移動により発電効率が向上し、光電変換効率が向上する。
 一方、n型半導体層111に対向する位置に設けられたn型半導体領域108bは、不純物拡散深さがn型半導体領域108aより浅い。一般に半導体中の不純物が拡散された深さが浅いと高濃度の不純物領域が減少して平均不純物濃度が減少し、再結合による電荷損失が抑制される。また、n型半導体領域108bおよびその近傍で発生した電荷は主にn型結晶性珪素基板102の厚さ方向に移動してp型半導体層110、n型半導体層111に到達するため、n型半導体領域108bの抵抗は殆ど電荷移動に寄与しない。したがって、n型半導体領域108bの不純物拡散深さを減ずることにより、電荷移動を妨げずにn型半導体領域108bにおける再結合による電荷損失を低下させることができ、その結果として発電電流を増加させることができる。図6においては、n型半導体領域108bおよびその近傍で発生した電荷の移動を破線矢印Kで示した。
 上述したように光電変換装置101におけるn型半導体領域108aの不純物拡散深さは1.4μm、n型半導体領域108bの不純物拡散深さは0.5μmである。この条件を仮定して導いた、実施の形態2にかかる光電変換装置101(実施例)と従来の光電変換装置(比較例)との光電変換特性は、実施の形態1の図3と同様の結果を得る。すなわち、実施の形態2にかかる光電変換装置101は、従来の光電変換装置に比べて発電電流が向上する。これは、実施の形態2にかかる光電変換装置101ではn型半導体領域108bにおける電荷損失が低減したためである。したがって、実施の形態2にかかる光電変換装置101は、FSF領域においてn型半導体領域108bの不純物拡散深さを低減させることで、従来の均一な不純物拡散深さのn型半導体領域(FSF領域)を有する光電変換装置に比べて、光電変換効率が向上することが明らかとなった。
 なお、従来の光電変換装置は、n型半導体領域108aとn型半導体領域108bとからなるn型半導体領域108(FSF領域)の代わりに、均一な不純物拡散深さのn型半導体領域(FSF領域)を有すること以外は、実施の形態2にかかる光電変換装置101と同じ構成を有する。比較例の光電変換装置におけるn型半導体領域(FSF領域)の不純物拡散深さは、200nmである。
 次に、実施の形態2にかかる光電変換装置101の製造方法を説明する。図7-1~図7-10は、実施の形態2にかかる光電変換装置101の製造方法の手順を説明する断面図である。まず、図7-1に示すようにn型結晶性珪素基板102の受光面側にテクスチャと呼ばれる凹凸からなるテクスチャ構造105を形成する。凹凸の形成には、酸性或いはアルカリ性のエッチング溶液を用いる。このとき、n型結晶性珪素基板102の他面側をレジストなどの樹脂、或いは誘電膜等で覆うことで、n型結晶性珪素基板102の他面側にテクスチャ構造が形成されないようにする。また凹凸の形成前に、n型結晶性珪素基板102の表面のダメージ層を除去する工程を実施してもよい。また、これに加えて、ダメージ層除去工程後に、n型結晶性珪素基板102内の不純物のゲッタリング処理を施すと光電変換装置の性能向上に望ましい。ゲッタリング処理としては、たとえばリン拡散処理などを用いる。
 テクスチャ構造105の形成後、図7-2に示すように、リン(P)を拡散させるためにPOCl等のリン拡散源114をn型結晶性珪素基板102の受光面側の表面全面に形成し、たとえば750℃以上の温度で熱処理(リン拡散処理)を実施する。これによりn型結晶性珪素基板102の受光面側の表面にリン(P)が拡散し、n型結晶性珪素基板102の受光面側の表層にn型半導体領域108bが形成される。このとき、熱処理の温度や処理時間を調整することにより、n型結晶性珪素基板102の受光面側の表面に拡散するリン(P)濃度を制御できる。その後、リン拡散源114を除去する。
 次に、図7-3に示すように、n型半導体領域108bにおける、n型結晶性珪素基板102の裏面側においてp型半導体層110が形成される領域に対向する領域のみに選択的にレーザ光Lを照射してn型半導体領域108bを加熱することにより、リン(P)を更にn型結晶性珪素基板102内に拡散させる。これにより、n型結晶性珪素基板102の受光面側の表層に、拡散深さが深いリン(P)拡散分布を形成する。レーザ光Lを照射してリン(P)拡散を再活性化させる代わりに、リン(P)のイオンビームをp型半導体層110が形成される領域に対向する領域のn型半導体領域108bのみに選択的に照射することにより、拡散深さが深いリン(P)拡散分布を形成してもよい。
 次に、図7-4に示すように、テクスチャ構造105を有するn型結晶性珪素基板102の受光面側の表面にパッシベーション膜106と反射防止膜107とをこの順でCVD法を用いて形成する。パッシベーション膜106としては、たとえば酸化珪素膜、窒化珪素膜などを用いる。また、n型結晶性珪素基板102と同じ導電型の、n型非晶質珪素膜或いはn型微結晶珪素薄膜などをパッシベーション膜106として用いてもよい。更に、真性非晶質珪素膜とn型非晶質珪素膜或いはn型微結晶珪素膜との積層膜をパッシベーション膜106として用いてもよい。このときのパッシベーション膜106の膜厚は、パッシベーション膜106での光吸収を抑制するため、5nm以上20nm以下が好ましい。CVD法としては、プラズマCVD法、熱CVD法などを用いるとよい。反射防止膜107としては、たとえば酸化珪素膜、窒化珪素膜、或いはこれらの積層膜を用いる。また、パッシベーション膜106が酸化珪素膜や窒化珪素膜である場合は、これらの膜で反射防止膜を兼ねてもよい。
 次に、図7-5に示すように、n型結晶性珪素基板102におけるテクスチャ構造105が形成されていない裏面側に、パッシベーション膜109aとn型半導体層111とをこの順に形成する。パッシベーション膜109aとしては、たとえば真性非晶質珪素膜或いは真性微結晶珪素膜などを用いる。n型半導体層111としては、たとえばリン(P)をドープした、非晶質珪素膜や微結晶珪素膜を用いる。n型半導体層111の膜厚は、該n型半導体層111での光損失を抑制するため、20nm以下が好ましい。このとき、パッシベーション膜109aを形成する前に、弗酸(HF)、過酸化水素水(H)を添加した塩酸(HCL)、アンモニア(NH)水溶液などでn型結晶性珪素基板102の裏面を洗浄することが好ましい。また、パッシベーション膜109aの膜厚は、たとえば2nm~5nmが好ましい。
 パッシベーション膜109aおよびn型半導体層111の形成後、図7-6に示すように、n型半導体層111の必要な箇所をレジスト117で被覆して、不要なn型半導体層111を除去する。このときのレジスト117の平面配置パターンは、図5-2に示したような集電極104のパターンより幅が50μmから100μm程度大きい形状とする。不要なn型半導体層111を除去する方法としては、たとえばウェットエッチング、プラズマエッチング、エッチングペーストなどを用いる。このとき、パッシベーション膜109aは除去されないようにする。その後、レジスト117を除去する。なお、n型半導体層111の必要な箇所をレジスト117で被覆してエッチングする代わりに、エッチングペーストをn型半導体層111の不要な箇所に印刷して、不要なn型半導体層111を除去してもよい。
 次に、図7-7に示すように、n型結晶性珪素基板102における裏面側に、パッシベーション膜109bとボロン(B)をドープしたp型半導体層110とをこの順に形成する。パッシベーション膜109bとしては、たとえば真性非晶質珪素膜或いは真性微結晶珪素膜などを用いる。p型半導体層110としては、ボロン(B)をドープした、非晶質珪素膜や微結晶珪素膜を用いる。また、パッシベーション膜109bの膜厚は、たとえば2nm~5nmが好ましい。これに加えて、p型半導体層110の膜厚は、該p型半導体層110での光損失を抑制するため、10nm以下が好ましい。
 パッシベーション膜109bおよびp型半導体層110の形成後、図7-8に示すように、p型半導体層110の必要な箇所をレジスト118で被覆して、不要なパッシベーション膜109bおよびp型半導体層110を除去する。このときのレジスト118の平面配置パターンは、図5-2に示したような集電極103のパターンより幅が50μmから100μm程度大きい形状とする。不要なパッシベーション膜109bおよびp型半導体層110を除去する方法としては、たとえばウェットエッチング、プラズマエッチング、エッチングペーストなどを用いる。このとき、n型半導体層111およびパッシベーション膜109aは除去されないようにする。その後、レジスト118を除去する。なお、p型半導体層110の不要な箇所をレジストで被覆してエッチングする代わりに、エッチングペーストをp型半導体層110の不要な箇所に印刷して、不要なパッシベーション膜109bおよびp型半導体層110を除去してもよい。
 次に、n型結晶性珪素基板102における裏面側に、透明導電膜をスパッタリング法などで成膜し、その後エッチングペーストでp型半導体層110上およびn型半導体層111上の領域以外を除去する。これにより、図7-9に示すように、p型半導体層110上に透明電極112が形成され、n型半導体層111上に透明電極113が形成される。透明導電膜としては、たとえば酸化インジウム(In:Indium Oxide)、錫を添加した酸化インジウム(ITO:Indium Tin Oxide)、酸化亜鉛(ZnO:Zinc Oxide)などを用いる。また、透明導電膜の形成前に、パッシベーション膜による欠陥終端効果を向上させるため、n型結晶性珪素基板102に200℃程度で熱処理を施してもよい。
 次に、図7-10に示すように、透明電極112上に集電極103を形成し、透明電極113上に集電極104を形成する。集電極103および集電極104は、たとえば銀(Ag)ペーストを印刷して形成する。また、銀(Ag)ペーストの代わりに銅(Cu)などを用いて金属メッキにより集電極103および集電極104を形成してもよい。以上の工程を実施することにより、図5-1~図5-3に示される構成を有する実施の形態2にかかる光電変換装置101が得られる。なお、光電変換装置101の受光面側と裏面側との形成順序を変えてもかまわない。
 上述したように、実施の形態2にかかる光電変換装置101においては、n型結晶性珪素基板102の受光面側の基板表面で発生した電荷の移動に寄与しない、n型結晶性珪素基板102を介してn型半導体層111に対向する位置に設けられたFSF領域であるn型半導体領域108bの不純物拡散深さをn型半導体領域108aよりも低減して平均不純物濃度をn型半導体領域108aよりも低減する。一般的に半導体中の不純物濃度が低下すると、再結合による電荷消失が減少する。光電変換装置101では、n型半導体領域108bの平均不純物濃度が低くなるため、n型半導体領域108bでの再結合による電荷消失が低減する。一方、p型半導体層110に対向する位置に設けられたFSF領域であるn型半導体領域108aは発生した電荷をn型半導体層111へ伝導する役割を担っているのに対し、n型半導体領域108bおよびその近傍で発生した電荷は基板面に対してほぼ垂直方向にしか伝導しないためn型半導体領域108bは電荷伝導に寄与しない。したがって、光電変換装置101ではFSF領域による電荷の伝導を維持したまま発電電流が増加し、光電変換効率の高い光電変換装置が実現される。
 したがって、実施の形態2によれば、発電電流が高く、光電変換効率に優れたバックコンタクト型の光電変換装置を実現できる、という効果を奏する。
実施の形態3.
 図8-1は、本発明の実施の形態3にかかる光電変換装置201を受光面と反対側の裏面側から見た概略構成を示す斜視図である。図8-2は、光電変換装置201の裏面側の一部を拡大して示す平面図であり、図8-1の領域Pを拡大した平面図である。図8-3は、光電変換装置201の概略構成を示す断面図であり、図8-2のQ-Q’線に沿った断面図である。図8-1~図8-3に示すように、光電変換装置201は、n型結晶性珪素基板202の受光面と反対側の裏面側に、ボロン(B)をドープしたp型半導体層210と透明電極212と櫛形状に細線化された集電極203とがこの順で形成され、またリン(P)をドープしたn型半導体層211と透明電極213と櫛形状に細線化された集電極204とがこの順で形成されている。
 集電極203と集電極204とは、それぞれの櫛形状の細線部が光電変換装置201の裏面の面方向において一定の間隔で交互に配置されて交差指型とされ、それぞれ一端部で接続されている。なお、図8-2においては集電極203と集電極204との一端部のうち集電極203の一端部のみが示されているが、集電極204も同様に図示しない反対側の一端部で接続されている。そして、この光電変換装置201においては、n型結晶性珪素基板202における集電極203および集電極204が形成された面と異なる面が受光面となり、太陽光Nが入射される。
 次に、図8-3を参照して光電変換装置201の詳細な構成を説明する。図8-3に示す断面図は、説明のために上下を反転している。すなわち、図8-3の上方から太陽光Nが光電変換装置201に入射される。n型結晶性珪素基板202は、比抵抗が1~10Ω・cmであり厚みが50μm以上300μm以下であり、テクスチャと呼ばれる凹凸からなるテクスチャ構造205が受光面側の表面に形成されている。
 n型結晶性珪素基板202の受光面側の表層には、FSF領域として、n型半導体領域208a、n型半導体領域208b、n型半導体領域208cが形成されている。n型半導体領域208a、n型半導体領域208b、n型半導体領域208cは、FSF効果により、n型結晶性珪素基板202内で発生した電荷をn型結晶性珪素基板202の内部に戻す役割を果たす。n型半導体領域208a上には、高濃度のリン(P)がドープされたn型半導体層214が形成されている。n型半導体層214とn型半導体領域8b上には、単層膜または2層以上の積層膜により構成されたパッシベーション膜206と反射防止膜207とがこの順で形成されている。
 n型結晶性珪素基板202においてテクスチャ構造205が形成されていない他面(裏面)側には、パッシベーション膜209aが形成されている。パッシベーション膜209a上の一部の領域には、パッシベーション膜209bとボロン(B)をドープしたp型半導体層210と透明電極212と櫛形状に細線化された集電極203とがこの順で形成されている。また、パッシベーション膜209a上の他の一部の領域には、リン(P)をドープしたn型半導体層211と透明電極213と櫛形状に細線化された集電極204とがこの順で形成されている。
 集電極203と集電極204とは、上述したようにそれぞれの櫛形状の細線部がパッシベーション膜209a上において一定の間隔で交互に配置されて交差指型とされ、それぞれ一端部で接続されている。そして、パッシベーション膜209bとp型半導体層210と透明電極212とは、n型結晶性珪素基板202の面方向において櫛形状の集電極203と略同形状を有する。また、n型半導体層211と透明電極213とは、n型結晶性珪素基板202の面方向において櫛形状の集電極204と略同形状を有する。透明電極212は、p型半導体層210と集電極203との電気的接続を向上させるために、p型半導体層210と集電極203との間に配置される。透明電極213は、n型半導体層211と集電極204との電気的接続を向上させるために、n型半導体層211と集電極204との間に配置される。
 n型半導体領域208cは、FSF領域の厚み方向においてn型結晶性珪素基板202の受光面側の表層(FSF領域)における裏面側に形成されている。また、n型半導体領域208cは、n型結晶珪素基板202の面方向において、n型結晶性珪素基板202の受光面側の表層の全面に略均一な厚みで形成されている。
 n型半導体領域208aは、FSF領域の厚み方向においてn型結晶性珪素基板202の受光面側の表層(FSF領域)における受光面側に形成されている。また、n型半導体領域208aは、n型結晶性珪素基板202の面方向において、n型結晶性珪素基板202の裏面側に形成されたp型半導体層210と対向する位置に対応して、n型半導体領域208c上の一部の領域に形成されている。n型半導体領域208bは、FSF領域の厚み方向においてn型結晶性珪素基板202の受光面側の表層(FSF領域)における受光面側に形成されている。また、n型半導体領域208bは、n型結晶性珪素基板202の面方向において、n型結晶性珪素基板202の裏面側に形成されたn型半導体層211と対向する位置に対応して、n型半導体領域208c上の一部の領域であって、隣接するn型半導体領域208a間のn型半導体領域208c上に形成されている。
 そして、n型半導体領域208cは、n型結晶性珪素基板202の面方向において、n型半導体領域208aおよびn型半導体領域208bを包含してn型半導体領域208aおよびn型半導体領域208bの下層全体に形成されている。なお、ここでは便宜上、n型半導体領域208bをn型半導体領域208cと区別して説明しているが、後述するようにn型半導体領域208bはn型半導体領域208cと同時に単層として形成されている。
 そして、n型半導体領域208aは、たとえばn型半導体領域8cよりも薄い略均一な厚みを有し、且つn型半導体領域8bおよびn型半導体領域8cと異なる不純物濃度を有する。すなわち、n型半導体領域8bおよびn型半導体領域208cの不純物濃度は、n型半導体領域208aの不純物濃度よりも低くなっている。また、n型結晶性珪素基板202の不純物濃度は、n型半導体領域8bおよびn型半導体領域208cの不純物濃度よりも低くなっている。n型半導体領域208bは、たとえばn型半導体領域8cよりも薄い略均一な厚みを有し、且つFSF領域の厚み方向において対応するn型半導体領域208aよりも低く、n型半導体領域208cと同じ不純物濃度を有する。また、n型半導体領域208a、n型半導体領域208b、n型半導体領域208cからなるFSF領域は、全体としてFSF効果を発揮するために十分な厚みとされている。
 実施の形態3にかかる光電変換装置では、p型半導体層210に対向する位置に設けられたn型半導体領域208aの最大不純物濃度は1×1018cm-3、n型半導体層211と対向する位置に設けられたn型半導体領域208bおよびn型結晶性珪素基板202の面方向における全体に設けられたn型半導体領域208cの最大不純物濃度は1×1016cm-3である。そして、n型半導体領域208aの平均不純物濃度は、0.5×1018cm-3、n型半導体領域208bおよびn型半導体領域208cの平均不純物濃度は、0.5×1016cm-3程度である。
 したがって、実施の形態3にかかる光電変換装置のFSF領域では、n型結晶性珪素基板202の面方向においてn型半導体層211と対向する位置に対応する領域の平均不純物濃度が、n型結晶性珪素基板202の面方向においてp型半導体層210と対向する位置に対応する領域の平均不純物濃度よりも低くなっている。
 図9は、実施の形態3にかかる光電変換装置201における電荷の流れを模式的に示す要部断面図である。全ての集電極をn型結晶性珪素基板202の片面側(裏面側)に形成したバックコンタクト型の光電変換装置201では、p型半導体層210の上方に位置する、すなわちp型半導体層210に対向する位置のn型半導体領域208aで発生した電荷はn型結晶性珪素基板202の基板面と平行な方向に移動し、n型半導体層211に到達する。すなわち、n型結晶性珪素基板202において集電極の存在しない受光面側の基板表面で発生した電荷の一部は、n型半導体領域208aの電気抵抗がn型結晶性珪素基板202の電気抵抗より低いため、n型半導体領域208a内を移動し、その後、n型結晶性珪素基板202の厚さ方向に移動してn型半導体層211に到達する。図9においては、n型半導体領域208a内を移動する電荷の流れを実線矢印Rで示した。この場合には、n型半導体領域208aの電気抵抗がn型結晶性珪素基板202の電気抵抗より低いため、電荷がn型結晶性珪素基板202内において基板面と平行な方向に移動する場合と比べて電荷移動による電圧損失が低減される。したがって、電荷のn型半導体領域208aにおける電荷移動により発電効率が向上し、光電変換効率が向上する。
 一方、n型半導体層211に対向する位置に設けられたn型半導体領域208bは、平均不純物濃度がn型半導体領域208aより低い。一般に半導体中の不純物濃度が低いと、再結合による電荷損失が抑制される。また、n型半導体領域208bおよびその近傍で発生した電荷は主にn型結晶性珪素基板202の厚さ方向に移動してp型半導体層210、n型半導体層211に到達するため、n型半導体領域208bの抵抗は殆ど電荷移動に寄与しない。したがって、n型半導体領域208bの平均不純物濃度を減ずることにより、電荷移動を妨げずにn型半導体領域208bにおける再結合による電荷損失を低下させることができ、その結果として発電電流を増加させることができる。これにより、発電効率が向上し、光電変換効率が向上する。図9においては、n型半導体領域208bおよびその近傍で発生した電荷の移動を破線矢印Sで示した。
 上述したように光電変換装置201におけるn型半導体領域208aの最大不純物濃度は1×1018cm-3、n型半導体領域208bの最大不純物濃度は1×1016cm-3であり、n型半導体領域208aの平均不純物濃度は、0.5×1018cm-3、n型半導体領域208bの平均不純物濃度は、0.5×1016cm-3程度である。この条件を仮定して導いた、実施の形態3にかかる光電変換装置201(実施例)と従来の光電変換装置(比較例)との光電変換特性は、実施の形態1の図3と同様の結果を得る。すなわち、実施の形態3にかかる光電変換装置201は、従来の光電変換装置に比べて発電電流が向上する。これは、実施の形態3にかかる光電変換装置201ではn型半導体領域208bにおける電荷損失が低減したためである。したがって、実施の形態3にかかる光電変換装置201は、FSF領域においてn型半導体領域208bの不純物濃度を低減させることで、従来の均一な不純物拡散濃度のn型半導体領域(FSF領域)を有する光電変換装置に比べて、光電変換効率が向上することが明らかとなった。
 なお、従来の光電変換装置は、n型半導体領域208aとn型半導体領域208bとn型半導体領域208cとからなるFSF領域の代わりに、同じ厚みの均一な平均不純物濃度のn型半導体領域(FSF領域)を有すること以外は、実施の形態3にかかる光電変換装置201と同じ構成を有する。比較例の光電変換装置におけるn型半導体領域(FSF領域)の平均不純物濃度は、1×1018cm-3である。
 次に、実施の形態3にかかる光電変換装置201の製造方法を説明する。図10-1~図10-11は、実施の形態3にかかる光電変換装置201の製造方法の手順を説明する断面図である。まず、図10-1に示すようにn型結晶性珪素基板202の受光面側にテクスチャと呼ばれる凹凸からなるテクスチャ構造205を形成する。凹凸の形成には、酸性或いはアルカリ性のエッチング溶液を用いる。このとき、n型結晶性珪素基板202の他面側をレジストなどの樹脂、或いは誘電膜等で覆うことで、n型結晶性珪素基板202の他面側にテクスチャ構造が形成されないようにする。また凹凸の形成前に、n型結晶性珪素基板202の表面のダメージ層を除去する工程を実施してもよい。また、これに加えて、ダメージ層除去工程後に、n型結晶性珪素基板202内の不純物のゲッタリング処理を施すと光電変換装置の性能向上に望ましい。ゲッタリング処理としては、たとえばリン拡散処理などを用いる。
 テクスチャ構造205の形成後、図10-2に示すように、テクスチャ構造205が形成されたn型結晶性珪素基板202の受光面側の表面にリン拡散源215を形成し、熱処理を実施する。これによりn型結晶性珪素基板202の受光面側の表面にリン拡散源215からリン(P)が拡散し、n型結晶性珪素基板202の受光面側の表層にn型半導体領域208cが形成される。このとき、熱処理の温度や処理時間を調整することにより、n型結晶性珪素基板202の受光面側の表面に拡散するリン(P)濃度を制御できる。n型半導体領域208cでは、最大不純物濃度が1×1016cm-3、平均不純物濃度が0.5×1016cm-3程度となる。その後、リン拡散源215を除去する。
 次に、図10-3に示すように、受光面側の表面(n型半導体領域208c上)における、n型結晶性珪素基板202の裏面側においてp型半導体層210が形成される領域に対向する領域に、n型半導体層214を形成する。n型半導体層214としては、たとえばリン(P)をドープした非晶質珪素膜や微結晶珪素膜を用いる。n型半導体層214の平均ドープ濃度としては、例えば1×1022~1×1023cm―3程度が好ましい。また、n型半導体層214とn型結晶性珪素基板202(n型半導体領域208c)との間に数nm程度の厚さの真性非晶質珪素膜を挿入してもよい。この場合、n型半導体層214と真性非晶質珪素膜とを合わせた膜厚は、これらの膜での光吸収を抑制するために、5nm以上20nm以下が好ましい。n型半導体層214を形成するには、たとえばn型結晶性珪素基板202の受光面側の全面にn型半導体層214としてたとえばリン(P)をドープした非晶質珪素膜や微結晶珪素膜を形成する。そして、この珪素膜における、p型半導体層210が形成される領域に対向する領域をレジストで被覆した後、該レジストをマスクとしてエッチングにより該珪素膜の不要部分を除去する。その後、レジストを除去する。これにより、n型結晶性珪素基板202の受光面側の表面(n型半導体領域208c上)にn型半導体層214が形成される。
 次に、n型半導体層214からn型結晶性珪素基板202にリン(P)を拡散させるために、たとえば200℃以上の温度で熱処理(リン拡散処理)を実施する。これによりn型結晶性珪素基板202の受光面側の表面(n型半導体領域208c)にリン(P)が拡散し、図10-4に示すようにp型半導体層210が形成される領域に対向する領域にn型半導体領域208aが形成される。このとき、熱処理の温度や処理時間を調整することにより、n型結晶性珪素基板202の受光面側の表面に拡散するリン(P)濃度を制御し、n型半導体領域208aのリン(P)濃度をn型半導体領域208cより増加させる。また、n型結晶性珪素基板202の受光面側の表面(n型半導体領域208c)において、n型半導体層211が形成される領域に対向する領域は、n型半導体層214で覆われていないためリン(P)は拡散せず、そのままn型半導体領域208cが残存する。そして、n型結晶性珪素基板202の面方向において隣接するn型半導体領域208a間の領域がn型半導体領域208bとなる。したがって、n型半導体領域208bとn型半導体領域208cとのリン(P)濃度は同じ濃度となる。これにより、n型半導体領域208aでは、最大不純物濃度が1×1018cm-3、平均不純物濃度が0.5×1018cm-3程度となる。また、n型半導体領域208bおよびn型半導体領域208cでは、最大不純物濃度が1×1016cm-3、平均不純物濃度が0.5×1016cm-3程度となる。また、n型半導体層214はパッシベーション膜としても機能するためリン拡散後も除去しない。なお、後述するように別のパッシベーション膜を形成するのでn型半導体層214を除去しても構わない。
 次に、図10-5に示すように、テクスチャ構造205を有するn型結晶性珪素基板202の受光面側の表面に、n型半導体層214およびn型半導体領域208bを被うようにパッシベーション膜206と反射防止膜207とをこの順で化学気相成長(CVD)法を用いて形成する。パッシベーション膜206としては、たとえば酸化珪素膜、窒化珪素膜などを用いる。また、n型結晶性珪素基板202と同じ導電型の、n型非晶質珪素膜或いはn型微結晶珪素薄膜などをパッシベーション膜206として用いてもよい。更に、真性非晶質珪素膜とn型非晶質珪素膜或いはn型微結晶珪素膜との積層膜をパッシベーション膜206として用いてもよい。このときのパッシベーション膜206の膜厚は、パッシベーション膜206での光吸収を抑制するため、5nm以上20nm以下が好ましい。CVD法としては、プラズマCVD法、熱CVD法などを用いるとよい。反射防止膜207としては、たとえば酸化珪素膜、窒化珪素膜、或いはこれらの積層膜を用いる。また、パッシベーション膜206が酸化珪素膜や窒化珪素膜である場合は、これらの膜で反射防止膜を兼ねてもよい。
 次に、図10-6に示すように、n型結晶性珪素基板202におけるテクスチャ構造205が形成されていない裏面側に、パッシベーション膜209aとn型半導体層211とをこの順に形成する。パッシベーション膜209aとしては、たとえば真性非晶質珪素膜或いは真性微結晶珪素膜などを用いる。n型半導体層211としては、たとえばリン(P)をドープした、非晶質珪素膜や微結晶珪素膜を用いる。n型半導体層211の膜厚は、該n型半導体層211での光損失を抑制するため、20nm以下が好ましい。このとき、パッシベーション膜209aを形成する前に、弗酸(HF)、過酸化水素水(H)を添加した塩酸(HCL)、アンモニア(NH)水溶液などでn型結晶性珪素基板202の裏面を洗浄することが好ましい。また、パッシベーション膜209aの膜厚は、たとえば2nm~5nmが好ましい。
 パッシベーション膜209aおよびn型半導体層211の形成後、図10-7に示すように、n型半導体層211の必要な箇所をレジスト216で被覆して、不要なn型半導体層211を除去する。このときのレジスト216の平面配置パターンは、図8-2に示したような集電極204のパターンより幅が50μmから100μm程度大きい形状とする。不要なn型半導体層211を除去する方法としては、たとえばウェットエッチング、プラズマエッチング、エッチングペーストなどを用いる。このとき、パッシベーション膜209aは除去されないようにする。その後、レジスト216を除去する。なお、n型半導体層211の必要な箇所をレジスト216で被覆してエッチングする代わりに、エッチングペーストをn型半導体層211の不要な箇所に印刷して、不要なn型半導体層211を除去してもよい。
 次に、図10-8に示すように、n型結晶性珪素基板202における裏面側に、パッシベーション膜209bとボロン(B)をドープしたp型半導体層210とをこの順に形成する。パッシベーション膜209bとしては、たとえば真性非晶質珪素膜或いは真性微結晶珪素膜などを用いる。p型半導体層210としては、ボロン(B)をドープした非晶質珪素膜やボロン(B)をドープした微結晶珪素膜を用いる。また、パッシベーション膜209bの膜厚は、たとえば2nm~5nmが好ましい。これに加えて、p型半導体層210の膜厚は、該p型半導体層210での光損失を抑制するため、10nm以下が好ましい。
 パッシベーション膜209bおよびp型半導体層210の形成後、図10-9に示すように、p型半導体層210の必要な箇所をレジスト217で被覆して、不要なパッシベーション膜209bおよびp型半導体層210を除去する。このときのレジスト217の平面配置パターンは、図8-2に示したような集電極203のパターンより幅が50μmから100μm程度大きい形状とする。不要なパッシベーション膜209bおよびp型半導体層210を除去する方法としては、たとえばウェットエッチング、プラズマエッチング、エッチングペーストなどを用いる。このとき、n型半導体層211およびパッシベーション膜209aは除去されないようにする。その後、レジスト217を除去する。なお、p型半導体層210の不要な箇所をレジストで被覆してエッチングする代わりに、エッチングペーストをp型半導体層210の不要な箇所に印刷して、不要なパッシベーション膜209bおよびp型半導体層210を除去してもよい。
 次に、n型結晶性珪素基板202における裏面側に、透明導電膜をスパッタリング法などで成膜し、その後エッチングペーストでp型半導体層210上およびn型半導体層211上の領域以外を除去する。これにより、図10-10に示すように、p型半導体層210上に透明電極212が形成され、n型半導体層211上に透明電極213が形成される。透明導電膜としては、たとえば酸化インジウム(In:Indium Oxide)、錫を添加した酸化インジウム(ITO:Indium Tin Oxide)、酸化亜鉛(ZnO:Zinc Oxide)などを用いる。また、透明導電膜の形成前に、パッシベーション膜による欠陥終端効果を向上させるため、n型結晶性珪素基板202に200℃程度で熱処理を施してもよい。
 次に、図10-11に示すように、透明電極212上に集電極203を形成し、透明電極213上に集電極204を形成する。集電極203および集電極204は、たとえば銀(Ag)ペーストを印刷して形成する。また、銀(Ag)ペーストの代わりに銅(Cu)などを用いて金属メッキにより集電極203および集電極204を形成してもよい。以上の工程を実施することにより、図8-1~図8-3に示される構成を有する実施の形態3にかかる光電変換装置201が得られる。なお、光電変換装置201の受光面側と裏面側との形成順序を変えてもかまわない。
 上述したように、実施の形態3にかかる光電変換装置201においては、n型結晶性珪素基板202の受光面側の基板表面で発生した電荷の移動に寄与しない、n型結晶性珪素基板202を介してn型半導体層211に対向する位置に設けられたFSF領域であるn型半導体領域208bの平均不純物濃度をn型半導体領域208aよりも低減する。一般的に半導体中の不純物濃度が低下すると、再結合による電荷消失が減少する。光電変換装置201では、n型半導体領域208bの平均不純物濃度が低くなるため、n型半導体領域8bでの再結合による電荷消失が低減する。一方、p型半導体層210に対向する位置に設けられたFSF領域であるn型半導体領域208aは発生した電荷をn型半導体層211へ伝導する役割を担っているのに対し、n型半導体領域208bおよびその近傍で発生した電荷は基板面に対してほぼ垂直方向にしか伝導しないためn型半導体領域208bは電荷伝導に寄与しない。したがって、光電変換装置201ではFSF領域による電荷の伝導を維持したまま発電電流が増加し、光電変換効率の高い光電変換装置が実現される。
 また、実施の形態3にかかる光電変換装置201においては、n型半導体領域208aの下部のn型半導体領域208cの平均不純物濃度をn型半導体領域208aよりも低くしている。これにより、FSF領域での光吸収による光電変換効率の低減を抑制することができる。たとえばFSF領域の厚みを実施の形態1の場合と同じ厚みとし、n型半導体領域208aの厚みを実施の形態1のn型半導体領域8aよりも薄くすることにより、FSF領域での光吸収による光電変換効率の低減を、実施の形態1の場合よりも抑制することができる。したがって、光電変換装置201ではFSF領域による電荷の伝導を維持したまま発電電流がより増加し、光電変換効率の高い光電変換装置が実現される。
 したがって、実施の形態3によれば、発電電流が高く、光電変換効率に優れたバックコンタクト型の光電変換装置を実現できる、という効果を奏する。
 なお、実施の形態1~実施の形態3のうちの任意の構造を組み合わせた形態としてもよい。
 また、上記の実施の形態で説明した構成を有する光電変換装置を複数形成し、隣接する光電変換装置同士を電気的に直列または並列に接続することにより、光電変換効率に優れた光電変換モジュールが実現できる。この場合は、たとえば隣接する光電変換装置の一方のp型半導体層上の集電極と他方のn型半導体層上の集電極とを電気的に接続すればよい。
 以上のように、本発明にかかる光電変換装置は、光電変換効率に優れたバックコンタクト型の光電変換装置の実現に有用である。
 1 光電変換装置、2 n型結晶性珪素基板、3 集電極、4 集電極、5 テクスチャ構造、6 パッシベーション膜、7 反射防止膜、8 n型半導体領域、8a n型半導体領域、8b n型半導体領域、9a パッシベーション膜、9b パッシベーション膜、10 p型半導体層、11 n型半導体層、12 透明電極、13 透明電極、14 保護膜、15 リン拡散源、16 リン拡散源、17 レジスト、18 レジスト、101 光電変換装置、102 n型結晶性珪素基板、103 集電極、104 集電極、105 テクスチャ構造、106 パッシベーション膜、107 反射防止膜、108 n型半導体領域、108a n型半導体領域、108b n型半導体領域、109a パッシベーション膜、109b パッシベーション膜、110 p型半導体層、111 n型半導体層、112 透明電極、113 透明電極、114 リン拡散源、117 レジスト、118 レジスト、201 光電変換装置、202 n型結晶性珪素基板、203 集電極、204 集電極、205 テクスチャ構造、206 パッシベーション膜、207 反射防止膜、208,208a,208b,208c n型半導体領域、209a,209b パッシベーション膜、210 p型半導体層、211 n型半導体層、212 透明電極、213 透明電極、214 n型半導体層、215 リン拡散源、216 レジスト、217 レジスト、A 太陽光、F 太陽光、L レーザ光、N 太陽光。

Claims (16)

  1.  第1導電型の半導体基板の受光面と反対側の裏面に、第1導電型の第1半導体層および第2導電型の第2半導体層と、前記第1半導体層上に形成された第1電極と、前記第2半導体層上に形成された第2電極とを備え、
     前記半導体基板の受光面側の表面に、第1導電型の半導体領域を備え、
     前記半導体領域は、前記半導体基板を介して前記第1半導体層に対向する第1領域と、前記半導体基板を介して前記第2半導体層に対向する第2領域と、において平均不純物濃度が異なること、
     を特徴とする光電変換装置。
  2.  前記第1領域と前記第2領域とが略同等の厚みを有するとともに前記第1領域の平均不純物濃度が、前記第2領域の平均不純物濃度より低いこと、
     を特徴とする請求項1に記載の光電変換装置。
  3.  前記第2領域が、前記第1領域と同等の平均不純物濃度を有して前記半導体領域の厚み方向において前記裏面側に配置された第1層と、前記第1層よりも平均不純物濃度が高く前記半導体領域の厚み方向において前記受光面側に配置された第2層と、が積層されてなること、
     を特徴とする請求項2に記載の光電変換装置。
  4.  前記第1領域の不純物進入深さが、前記第2領域の不純物進入深さより浅いこと、
     を特徴とする請求項1に記載の光電変換装置。
  5.  前記第1半導体層および前記第2半導体層と、前記半導体基板との間に、不純物濃度が前記第1半導体層および前記第2半導体層より低い第3半導体層を有すること、
     を特徴とする請求項1~4のいずれか1つに記載の光電変換装置。
  6.  前記半導体基板の受光面側の表面に第1導電型の第4半導体層が形成されていること、
     を特徴とする請求項1~5のいずれか1つに記載の光電変換装置。
  7.  前記半導体基板の受光面側の表面に誘電体層が形成されていること、
     を特徴とする請求項1~5のいずれか1つに記載の光電変換装置。
  8.  前記誘電体層が酸化珪素または窒化珪素からなること、
     を特徴とする請求項7に記載の光電変換装置。
  9.  前記第1半導体層と前記第2半導体層とが前記半導体基板の裏面において交互に配列されていること、
     を特徴とする請求項1~8のいずれか1つに記載の光電変換装置。
  10.  前記第1半導体層と前記第1電極との間および前記第2半導体層と前記第2電極との間に透明電極を有すること、
     を特徴とする請求項1~9のいずれか1つに記載の光電変換装置。
  11.  第1導電型の半導体基板の受光面側の表面に、第1導電型の半導体領域を形成する第1工程と、
     前記半導体基板の受光面と反対側の裏面に第1導電型の第1半導体層を形成する第2工程と、
     前記半導体基板の受光面と反対側の裏面に第2導電型の第2半導体層を形成する第3工程と、
     前記第1半導体層上に第1電極を形成し、前記第2半導体層上に第2電極を形成する第4工程と、
     を含み
     前記第1工程では、前記半導体基板を介して前記第1半導体層に対向する第1領域と、前記半導体基板を介して前記第2半導体層に対向する第2領域と、において平均不純物濃度を異ならせること、
     を特徴とする光電変換装置の製造方法。
  12.  前記第1工程では、前記第1領域と前記第2領域とを略同等の厚みとするとともに前記第1領域の平均不純物濃度を前記第2領域の平均不純物濃度より低くすること、
     を特徴とする請求項11に記載の光電変換装置の製造方法。
  13.  前記第2領域が、前記第1領域と同等の平均不純物濃度を有して前記半導体領域の厚み方向において前記裏面側に配置された第1層と、前記第1層よりも平均不純物濃度が高く前記半導体領域の厚み方向において前記受光面側に配置された第2層と、が積層されて形成されること、
     を特徴とする請求項12に記載の光電変換装置の製造方法。
  14.  前記第1工程では、前記第1領域の不純物進入深さを、前記第2領域の不純物進入深さより浅くすること、
     を特徴とする請求項11に記載の光電変換装置の製造方法。
  15.  前記第2工程および前記第3工程では、前記第1半導体層と前記第2半導体層とを前記半導体基板の裏面において交互に配列すること、
     を特徴とする請求項11~14のいずれか1つに記載の光電変換装置の製造方法。
  16.  請求項1~10のいずれか1つに記載の光電変換装置の少なくとも2つ以上が電気的に直列または並列に接続されてなること、
     を特徴とする光電変換モジュール。
PCT/JP2013/052230 2012-05-14 2013-01-31 光電変換装置およびその製造方法、光電変換モジュール WO2013172056A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/373,759 US9929294B2 (en) 2012-05-14 2013-01-31 Photoelectric conversion device, manufacturing method thereof, and photoelectric conversion module
CN201380011918.XA CN104137269B (zh) 2012-05-14 2013-01-31 光电变换装置及其制造方法、光电变换模块
JP2014515512A JP5734512B2 (ja) 2012-05-14 2013-01-31 光電変換装置およびその製造方法、光電変換モジュール

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012110838 2012-05-14
JP2012-110838 2012-05-14

Publications (1)

Publication Number Publication Date
WO2013172056A1 true WO2013172056A1 (ja) 2013-11-21

Family

ID=49583482

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/052230 WO2013172056A1 (ja) 2012-05-14 2013-01-31 光電変換装置およびその製造方法、光電変換モジュール

Country Status (4)

Country Link
US (1) US9929294B2 (ja)
JP (1) JP5734512B2 (ja)
CN (1) CN104137269B (ja)
WO (1) WO2013172056A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216215A (ja) * 2014-05-09 2015-12-03 信越化学工業株式会社 裏面接合型太陽電池およびその製造方法
WO2016068711A2 (en) 2014-10-31 2016-05-06 Technische Universiteit Delft Back side contacted wafer-based solar cells with in-situ doped crystallized silicon oxide regions
JP2017135407A (ja) * 2017-04-10 2017-08-03 信越化学工業株式会社 裏面接合型太陽電池の製造方法
JPWO2016072415A1 (ja) * 2014-11-07 2017-08-17 シャープ株式会社 光電変換素子
JP2017525136A (ja) * 2014-06-27 2017-08-31 トータル マーケティング サービスィズ 結晶シリコンを用いた太陽電池の受光面のパッシベーション
KR101847614B1 (ko) * 2016-11-16 2018-05-28 엘지전자 주식회사 태양 전지 및 이의 제조 방법
WO2019066648A1 (en) 2017-09-27 2019-04-04 Technische Universiteit Delft SOLAR CELLS WITH TRANSPARENT CONTACTS BASED ON POLYSILICON OXIDE

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017113299A1 (zh) * 2015-12-31 2017-07-06 中海阳能源集团股份有限公司 一种背电极异质结太阳能电池及其制备方法
US10516066B2 (en) * 2016-03-23 2019-12-24 Sharp Kabushiki Kaisha Photovoltaic conversion device, photovoltaic module, and solar power generation system
JP6953690B2 (ja) * 2016-08-10 2021-10-27 株式会社ジェイテクト 解析システム
JP7436299B2 (ja) 2020-06-17 2024-02-21 株式会社カネカ 太陽電池の製造方法
CN111785807B (zh) * 2020-08-11 2022-10-18 今上半导体(信阳)有限公司 一种pin光电器件及其制造方法
CN114038921B (zh) * 2021-11-05 2024-03-29 晶科能源(海宁)有限公司 太阳能电池及光伏组件
CN116093192B (zh) * 2023-04-10 2023-06-20 福建金石能源有限公司 一种高电流密度的联合钝化背接触电池及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101427A (ja) * 2003-09-26 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2010147324A (ja) * 2008-12-19 2010-07-01 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
JP2010258043A (ja) * 2009-04-21 2010-11-11 Sanyo Electric Co Ltd 太陽電池
JP2011035092A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 裏面接合型太陽電池及びそれを用いた太陽電池モジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005376A (ja) 2003-06-10 2005-01-06 Toyota Motor Corp 光起電力素子
JP2005012108A (ja) 2003-06-20 2005-01-13 Toyota Motor Corp 光起電力素子
US20050022857A1 (en) * 2003-08-01 2005-02-03 Daroczi Shandor G. Solar cell interconnect structure
EP1892767A1 (en) * 2006-08-22 2008-02-27 BP Solar Espana, S.A. Unipersonal Photovoltaic cell and production thereof
FR2906406B1 (fr) * 2006-09-26 2008-12-19 Commissariat Energie Atomique Procede de realisation de cellule photovoltaique a heterojonction en face arriere.
JP2010123859A (ja) 2008-11-21 2010-06-03 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
JP5174635B2 (ja) 2008-11-28 2013-04-03 京セラ株式会社 太陽電池素子
US20110139231A1 (en) * 2010-08-25 2011-06-16 Daniel Meier Back junction solar cell with selective front surface field
EP2579317A1 (en) * 2011-10-07 2013-04-10 Total SA Method of manufacturing a solar cell with local back contacts
JP2013115262A (ja) * 2011-11-29 2013-06-10 Sharp Corp 光電変換素子
JP2013125890A (ja) * 2011-12-15 2013-06-24 Sharp Corp 光電変換素子およびその製造方法
JP2013197538A (ja) * 2012-03-22 2013-09-30 Sharp Corp 光電変換素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101427A (ja) * 2003-09-26 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2010147324A (ja) * 2008-12-19 2010-07-01 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
JP2010258043A (ja) * 2009-04-21 2010-11-11 Sanyo Electric Co Ltd 太陽電池
JP2011035092A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 裏面接合型太陽電池及びそれを用いた太陽電池モジュール

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216215A (ja) * 2014-05-09 2015-12-03 信越化学工業株式会社 裏面接合型太陽電池およびその製造方法
JP2017525136A (ja) * 2014-06-27 2017-08-31 トータル マーケティング サービスィズ 結晶シリコンを用いた太陽電池の受光面のパッシベーション
WO2016068711A2 (en) 2014-10-31 2016-05-06 Technische Universiteit Delft Back side contacted wafer-based solar cells with in-situ doped crystallized silicon oxide regions
WO2016068711A3 (en) * 2014-10-31 2016-06-23 Technische Universiteit Delft Back side contacted wafer-based solar cells with in-situ doped crystallized silicon oxide regions
NL2013722B1 (en) * 2014-10-31 2016-10-04 Univ Delft Tech Back side contacted wafer-based solar cells with in-situ doped crystallized thin-film silicon and/or silicon oxide regions.
JPWO2016072415A1 (ja) * 2014-11-07 2017-08-17 シャープ株式会社 光電変換素子
KR101847614B1 (ko) * 2016-11-16 2018-05-28 엘지전자 주식회사 태양 전지 및 이의 제조 방법
JP2017135407A (ja) * 2017-04-10 2017-08-03 信越化学工業株式会社 裏面接合型太陽電池の製造方法
WO2019066648A1 (en) 2017-09-27 2019-04-04 Technische Universiteit Delft SOLAR CELLS WITH TRANSPARENT CONTACTS BASED ON POLYSILICON OXIDE

Also Published As

Publication number Publication date
US20150007867A1 (en) 2015-01-08
JP5734512B2 (ja) 2015-06-17
CN104137269B (zh) 2016-12-28
US9929294B2 (en) 2018-03-27
CN104137269A (zh) 2014-11-05
JPWO2013172056A1 (ja) 2016-01-12

Similar Documents

Publication Publication Date Title
JP5734512B2 (ja) 光電変換装置およびその製造方法、光電変換モジュール
JP5844797B2 (ja) 太陽電池の製造方法
KR101387718B1 (ko) 태양 전지 및 이의 제조 방법
JP2011511453A (ja) 太陽電池及びその製造方法
JP5777795B2 (ja) 光起電力素子
EP2538447B1 (en) Solar cell and method for manufacturing the same
US20160197204A1 (en) Solar cell and method for manufacturing the same
KR20210062096A (ko) 결정질 실리콘 태양 전지와 그 제조 방법, 및 태양광 조립체
JP7564974B2 (ja) 太陽光電池及び太陽光発電モジュール
WO2014008678A1 (zh) 太阳能电池及其制作方法
WO2013054396A1 (ja) 光起電力装置の製造方法および光起電力装置
EP3200238B1 (en) Solar cell and method of manufacturing the same
KR100990108B1 (ko) 태양 전지 및 그 제조 방법
KR20120032238A (ko) 양면 수광형 태양전지 모듈
US8927854B2 (en) Solar cell and method for manufacturing the same
KR20170143074A (ko) 양면 수광형 실리콘 태양전지 및 그 제조 방법
JP6706779B2 (ja) 太陽電池および太陽電池モジュール
KR101155890B1 (ko) 태양 전지 및 그 제조 방법
WO2013057978A1 (ja) 光電変換装置およびその製造方法、光電変換モジュール
KR20180127597A (ko) 후면접합 실리콘 태양전지 및 이를 제조하는 방법
JP6706808B2 (ja) 太陽電池、太陽電池モジュールおよび太陽電池の製造方法
KR20190041989A (ko) 태양 전지 제조 방법 및 태양 전지
KR101786982B1 (ko) 태양 전지 및 그의 제조 방법
US8852982B2 (en) Photoelectric device and manufacturing method thereof
KR101976753B1 (ko) 태양 전지 제조 방법 및 태양 전지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13790092

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014515512

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14373759

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13790092

Country of ref document: EP

Kind code of ref document: A1