CN116093192B - 一种高电流密度的联合钝化背接触电池及其制备方法 - Google Patents

一种高电流密度的联合钝化背接触电池及其制备方法 Download PDF

Info

Publication number
CN116093192B
CN116093192B CN202310368984.8A CN202310368984A CN116093192B CN 116093192 B CN116093192 B CN 116093192B CN 202310368984 A CN202310368984 A CN 202310368984A CN 116093192 B CN116093192 B CN 116093192B
Authority
CN
China
Prior art keywords
layer
doped region
silicon
semiconductor
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310368984.8A
Other languages
English (en)
Other versions
CN116093192A (zh
Inventor
林楷睿
林锦山
谢志刚
张超华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Goldstone Fujian Energy Co Ltd
Original Assignee
Goldstone Fujian Energy Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstone Fujian Energy Co Ltd filed Critical Goldstone Fujian Energy Co Ltd
Priority to CN202310368984.8A priority Critical patent/CN116093192B/zh
Publication of CN116093192A publication Critical patent/CN116093192A/zh
Application granted granted Critical
Publication of CN116093192B publication Critical patent/CN116093192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/208—Particular post-treatment of the devices, e.g. annealing, short-circuit elimination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明属于背接触电池技术领域，具体涉及一种高电流密度的联合钝化背接触电池及其制备方法，包括具有正面和背面的硅基底，设置在背面的第一半导体层、第二半导体层，以及设置在正面的正面钝化层和减反射层，所述第一半导体层包括隧穿氧化层和第一掺杂硅晶层，所述第二半导体层包括本征硅层和第二掺杂硅层；所述第一掺杂硅晶层的远离硅基底的一侧设有第一重掺杂区，所述硅基底的正面设有第二浅掺杂区，所述第二浅掺杂区与所述正面钝化层接触，且第一重掺杂区与第二浅掺杂区的面掺杂指数的比值为10‑40:1，第二浅掺杂区与隧穿氧化层的厚度之比为2‑10:1。本发明能够在保证具有高电流密度的同时，无需设置非晶硅或微晶硅层。

Description

一种高电流密度的联合钝化背接触电池及其制备方法
技术领域
本发明属于背接触电池技术领域，具体涉及一种高电流密度的联合钝化背接触电池及其制备方法。
背景技术
现有技术中，背接触异质结太阳电池的正面一般沉积非晶硅或微晶硅层叠加减反射层来保证钝化效果的同时增加透过率，提升短路电流。然而非晶硅或微晶硅层具有一定的吸光性能，会产生寄生吸收，影响短路电流的提升，同时非晶硅或微晶硅层在户外长期工作的过程中，会存在PID（电势诱导衰减）或LID（光致诱导衰减）的现象。而且，背接触电池的沉积非晶硅或微晶硅层一般用板式的PECVD沉积，板式设备成本较高，不利于提高市场竞争力。
CN115207137B公开了一种联合钝化背接触电池及其制备方法，包括具有受光面和背面的N型掺杂硅基底，设置在背面的第一半导体层和第二半导体层，所述第二半导体层包括沿垂直背面向外的方向依次设置的本征硅层和P型掺杂硅层，所述第一半导体层包括沿垂直背面向外的方向依次设置的隧穿氧化层和N型掺杂硅晶层；其受光面（即正面）沉积非晶硅或微晶硅层叠加减反射层。该联合钝化背接触电池相比于常规异质结电池，能够显著提升填充因子FF和光电转换效率以及良率等，且制备方法相对简单，可工业化，利于提升量产效率，市场优势明显。
然而，在极具量产优势的联合钝化背接触电池中，背面多晶和正面非晶膜层的寄生吸收问题在一定程度限制着电池转换效率的提升，对此，如何克服在联合钝化电池结构中非晶硅或微晶硅层导致的上述寄生吸收和衰减问题以及沉积设备成本高的缺陷，进一步提升市场竞争力，现有技术中未见报道。
发明内容
本发明的目的是为了克服现有技术存在的背面多晶和正面沉积非晶硅或微晶硅层导致的寄生吸收和衰减问题以及沉积设备成本高的缺陷，提供一种高电流密度的联合钝化背接触电池及其制备方法，该联合钝化背接触电池能够在保证具有高电流密度（也即兼顾较优的短路电流Isc、开路电压Voc、填充因子FF、电池转换效率的综合效果）的同时，无需设置非晶硅或微晶硅层，即可获得好的钝化效果，同时避免背面多晶和非晶硅或微晶硅层导致的上述寄生吸收和衰减问题以及沉积设备成本高的问题。
为了实现上述目的，第一方面，本发明提供了一种高电流密度的联合钝化背接触电池，包括具有正面和背面的硅基底，设置在背面的第一半导体层、第二半导体层，以及设置在正面的正面钝化层和减反射层，所述第一半导体层包括隧穿氧化层和第一掺杂硅晶层，所述第二半导体层包括本征硅层和第二掺杂硅层；所述第一掺杂硅晶层的远离硅基底的一侧设有第一重掺杂区，所述硅基底的正面设有第二浅掺杂区，所述第二浅掺杂区与所述正面钝化层接触，且所述第一重掺杂区与第二浅掺杂区的面掺杂指数的比值为10-40 :1，其中，面掺杂指数为相应掺杂层的有效掺杂浓度与该掺杂层厚度的比值；且所述第二浅掺杂区与隧穿氧化层的厚度之比为2-10 : 1。
在本发明的一些优选实施方式中，所述第一掺杂硅晶层的靠近硅基底的一侧为原浅掺杂区，所述原浅掺杂区与第一重掺杂区、第二浅掺杂区的面掺杂指数的比值为0.3-2 :10-40 : 1。
更优选地，所述第二掺杂硅层与原浅掺杂区的面掺杂指数的比值为5-30 : 1。
在本发明的一些优选实施方式中，所述第一重掺杂区的厚度为第一掺杂硅晶层厚度的1/10-1/2。
在本发明的一些优选实施方式中，所述第二浅掺杂区与所述本征硅层、隧穿氧化层的厚度之比为5-15 : 5-10 : 1。
在本发明的一些优选实施方式中，所述第二浅掺杂区与所述正面钝化层、减反射层的厚度之比为1 : 0.1-2: 5-30。
在本发明的一些优选实施方式中，所述减反射层为掺磷的硅层。
更优选地，所述减反射层与所述第二浅掺杂区的面掺杂指数的比值为0.2-11 :1。
更优选地，所述掺磷的硅层为掺磷的选自氮氧化硅、氮化硅、二氧化硅或氧化硅中的至少一种。
在本发明的一些优选实施方式中，所述减反射层为两层以上，且沿硅基底正面向外的方向上，各层减反射层的掺磷浓度分别在1×1018-1×1021cm-3，折射率分别在1.2-2.3、优选1.4-2.3，且相邻减反射层的掺磷浓度差值绝对值A与折射率差值绝对值B满足特定关系：A/B＞10。
在本发明的一些优选实施方式中，所述第一掺杂硅晶层和第二掺杂硅层中一个为N型，另外一个为P型，且所述第二浅掺杂区、第一掺杂硅晶层的掺杂元素相同。
本发明优选地，所述硅基底的正面为制绒面或抛光面，背面为抛光面。
本发明优选地，所述正面钝化层为氧化层。
在本发明的一些优选实施方式中，所述第一半导体层在硅基底背面间隔设置，在间隔处形成第二半导体开口区以供设置部分第二半导体层；且在所述第一半导体层的向外方向上还设置部分第二半导体层且该部分第二半导体层的中部开设第一半导体开口区。
更优选地，所述第一半导体开口区Wb的宽度为100-300μm，第二半导体开口区Wa的宽度为300-700μm。
在本发明的一些优选实施方式中，所述联合钝化背接触电池还包括：
导电膜层，其设置在所述第一半导体层、第二半导体层的向外方向；且在导电膜层上开设隔离槽，隔离槽位于所述第一半导体开口区和第二半导体开口区之间；
金属电极，其分别设置在所述第一半导体开口区和第二半导体开口区。
第二方面，本发明提供一种联合钝化背接触电池的制备方法，所述联合钝化背接触电池为第一方面所述的高电流密度的联合钝化背接触电池，且所述制备方法包括以下步骤：
S1、提供正面为制绒面或抛光面且背面设置第一半导体层的硅基底；
S2、对S1所得硅基底的正面和背面进行掺杂，使得硅基底正面形成第二浅掺杂区，背面的第一半导体层中的第一掺杂硅晶层上形成第一重掺杂区；所述掺杂的条件使得满足所需的第一重掺杂区与第二浅掺杂区的面掺杂指数的比值以及第二浅掺杂区的厚度；
S3、对S2所得硅基底的背面形成第二半导体层；
S4、对S3所得硅基底的正面沉积正面钝化层和减反射层。
在本发明的一些优选实施方式中，S4中所述减反射层的沉积过程包括：依次沉积多层减反射层并进行共掺杂，且沉积条件和共掺杂条件使得满足所需的各层减反射层的掺杂浓度和折射率以及厚度。
在本发明的一些优选实施方式中，所述制备方法还包括：S4中，在所述沉积正面钝化层之前还进行前处理以进行悬挂键修复，所述前处理的过程包括：在等离子条件下，通入氢气、氨气或者其中一种或两种与惰性气体的混合气。
更优选地，所述前处理的条件包括：前处理温度为300-500℃，前处理时间为0.5-1.5h。
在本发明的一些优选实施方式中，S1所述提供正面为制绒面或抛光面且背面设置第一半导体层的硅基底的过程包括：
S101、在正面和背面均抛光的硅基底的背面沉积第一半导体层；
S102、在S101所述第一半导体层的向外方向表面沉积掩膜层；
S103、对S102所得的正面进行制绒，并去除所述掩膜层以裸露第一半导体层。
在本发明的一些优选实施方式中，S3中对S2所得硅基底的背面形成第二半导体层的过程包括：
S301、在S2所得硅基底的背面去除部分第一半导体层，形成第二半导体开口区；
S302、在S301所得第二半导体开口区沉积第二半导体层。
在本发明的一些优选实施方式中，所述制备方法还包括：
S5、对S4所得硅基底背面的第一半导体层外表面的第二半导体层的中部进行刻蚀以裸露第一半导体层，形成第一半导体开口区；
S6、对S5所得硅基底背面沉积导电膜层；
S7、对S6所得硅基底背面的导电膜层上进行刻蚀，形成隔离槽，隔离槽位于所述第一半导体开口区和第二半导体开口区之间；
S8、在S7所得硅基底背面上的第一半导体开口区和第二半导体开口区处分别形成金属电极。
有益效果：
本发明通过在联合钝化结构中设置具有特定面掺杂指数之比以及特定厚度比的正面第二浅掺杂区和背面第一重掺杂区，配合第一半导体层以及正面钝化层和减反射层，能够使硅基底的正面层结构和背面层结构协同形成良好且适宜的场钝化和化学钝化效果，从而能够在保证具有高电流密度（也即兼顾较优的短路电流Isc、开路电压Voc、填充因子FF、电池转换效率的综合效果）的同时，无需设置非晶硅或微晶硅层，从而避免背面多晶和非晶硅或微晶硅层导致的上述寄生吸收和衰减问题以及沉积设备成本高的问题。而在相同条件下，若相应面掺杂指数的比值过大，会由于掺杂浓度过高而导致杂质过多，影响钝化效果；若相应面掺杂指数的比值过小，会由于场钝化效应减弱而导致钝化不及预期，也会降低钝化水平。而在相同条件下，若第二浅掺杂区与隧穿氧化层的厚度之比过大，会由于正面杂质掺杂占据主导因素，背面钝化不理想，导致载流子在界面复合严重而导致开压和短路电流都严重受损，若过小，会由于隧穿氧化层所形成势垒过大而导致载流子无法隧穿出来，影响导电性能，进而影响FF。
其中，采用特定的正面第二浅掺杂区代替传统正面沉积非晶硅或微晶层，产生场钝化效果，可以减少非晶硅或微晶硅膜层的寄生吸收，且正面无非晶硅或微晶硅膜层，减少了PID或LID的几率，增加了组件的稳定性，正面第二浅掺杂区可采用扩散方式形成，只需采用管式设备，取代了板式沉积非晶硅的设备，减少了设备投资。同时，第一半导体的第一重掺杂区可经过二次扩散形成，进一步提高了膜层导电性，有利于提高填充因子和转换效率。
在本发明的优选方案中，正面采用了不同浓度和不同折射率且满足特定条件的掺磷的多层减反射层，更利于增强场钝化效果，提高钝化水平，同时增加了透过率，更利于提升短路电流。
在本发明的优选方案中，还经过前处理再进行沉积正面钝化层，使得第二浅掺杂层界面的缺陷因前处理氢的介入而得到修复，进一步提高钝化水平，减少载流子的复合损失，更利于电池转换效率的提升。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1是本发明实施例1中经双面抛光清洗后硅片的示意性截面图；
图2是本发明实施例1中在硅片表面依次形成第一半导体层后的示意性截面图；
图3是本发明实施例1中在硅片背面沉积掩膜层后的示意性截面图；
图4是本发明实施例1中通过制绒清洗在硅片正面形成金字塔绒面以及去除背面掩膜层的示意性截面图；
图5是本发明实施例1中正面形成第二浅掺杂区和背面形成第一重掺杂区后的示意性截面图；
图6是本发明实施例1中去除硅片背面部分第一半导体层后的示意性截面图；
图7是本发明实施例1中在硅片背面沉积第二半导体层后的示意性截面图；
图8是本发明实施例1中在硅片正面前处理以及依次沉积正面钝化层和减反射层后的示意性截面图；
图9是本发明实施例1中在硅片背面形成第一半导体开口区的示意性截面图；
图10是本发明实施例1中在硅片的背面沉积导电膜层后的示意性截面图；
图11是本发明实施例1中在硅片背面的第一半导体开口区与第二半导体开口区之间形成隔离槽的示意性截面图；
图12是本发明实施例1中在硅片背面两半导体开口区形成金属电极后的示意性截面图。
附图标记说明
1、硅片，2、隧穿氧化层，3、N型掺杂多晶硅层，3.1、原浅掺杂区，3.2、第一重掺杂区，3.3、第二浅掺杂区，4、掩膜层，5、本征非晶硅层，6、第二掺杂硅层，7.1、正面钝化层，7.2、第一减反射层，7.3、第二减反射层，8、导电膜层，9、金属电极。
具体实施方式
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本文中所披露的范围的端点和任何值都不限于该精确的范围或值，这些范围或值应当理解为包含接近这些范围或值的值。对于数值范围来说，各个范围的端点值之间、各个范围的端点值和单独的点值之间，以及单独的点值之间可以彼此组合而得到一个或多个新的数值范围，这些数值范围应被视为在本文中具体公开。其中，术语“可选的”、“任选的”均是指可以包括，也可以不包括（或可以有，也可以没有）。
本发明中，以远离硅基底的方向为向外，靠近硅基底的方向为向内。
第一方面，本发明提供了一种高电流密度的联合钝化背接触电池，包括具有正面和背面的硅基底，设置在背面的第一半导体层、第二半导体层，以及设置在正面的正面钝化层和减反射层，所述第一半导体层包括隧穿氧化层和第一掺杂硅晶层，所述第二半导体层包括本征硅层和第二掺杂硅层；所述第一掺杂硅晶层的远离硅基底的一侧设有第一重掺杂区，所述硅基底的正面设有第二浅掺杂区，所述第二浅掺杂区与所述正面钝化层接触，且所述第一重掺杂区与第二浅掺杂区的面掺杂指数的比值为10-40 : 1，其中，面掺杂指数为相应掺杂层的有效掺杂浓度与该掺杂层厚度的比值；且所述第二浅掺杂区与隧穿氧化层的厚度之比为2-10 : 1。
优选情况下，所述第一重掺杂区与第二浅掺杂区的面掺杂指数的比值为10-30 :1。该优选方案下，更利于获得更优的Isc、Voc、FF和电池转换效率的综合效果。
优选情况下，所述第二浅掺杂区与隧穿氧化层的厚度之比为4-10:1。该优选方案下，获得更优的Isc、Voc、FF和电池转换效率的综合效果。
本发明所述硅基底可以是单晶硅片或单铸硅片，优选地为单晶硅片。
在本发明的一些优选实施方式中，所述第一掺杂硅晶层的靠近硅基底的一侧为原浅掺杂区，所述原浅掺杂区与第一重掺杂区、第二浅掺杂区的面掺杂指数的比值为0.3-2 :10-40 : 1、优选0.3-1.5 : 10-30 : 1。该优选方案下，原浅掺杂区相对于第一重掺杂区、第二浅掺杂区的面掺杂指数比值适宜，能够兼顾导电性的同时不破坏钝化效果，更利于电池转换效率等综合效果的提升。
更优选地，所述第二掺杂硅层与原浅掺杂区的面掺杂指数的比值为5-30 : 1、更优选10-30 : 1。本发明的优选方案下，原浅掺杂区相对于第二掺杂硅层的面掺杂指数比值适宜，能够保证钝化效果和导电性能，更利于Isc、Voc和FF以及电池转换效率的提升。
在本发明的一些优选实施方式中，所述第一重掺杂区的厚度为第一掺杂硅晶层厚度的1/10-1/2、更优选1/5-1/2。本发明的优选方案下，厚度比适宜，能够提高膜层综合导电性能，更利于Isc、FF以及电池转换效率的提升。
在本发明的一些优选实施方式中，所述第二浅掺杂区与所述本征硅层、隧穿氧化层的厚度之比为5-15 : 5-10 : 1。该优选方案下，厚度比适宜，能够保证载流子传输的选择性和钝化的稳定性，更利于Isc、Voc、FF和电池转换效率的整体综合效果的提升。
本发明中，所述原浅掺杂区、第一重掺杂区、第二浅掺杂区的掺杂浓度和厚度，以及隧穿氧化层和本征硅层的厚度，只要满足上述所需比例关系即可，本领域技术人员可以基于上述比例关系在现有技术的常规范围内选择，例如，在一些实施方式中，所述隧穿氧化层的厚度为0.5-5nm，本征硅层的厚度为5-15nm，第一掺杂硅晶层的厚度为50-300nm，原浅掺杂区的掺杂浓度为1×1019-1×1020cm-3，第二浅掺杂区的掺杂浓度为1×1018-1×1019cm-3，第二浅掺杂区的厚度为1-15nm。
所述本征硅层可以为本征非晶硅层或微晶硅层。所述第一掺杂硅晶层为掺杂多晶硅层，所述第二掺杂硅层为掺杂的非晶硅层或微晶硅层。
在本发明的一些优选实施方式中，所述第二浅掺杂区与所述正面钝化层、减反射层的厚度之比为1 : 0.1-2: 5-30、更优选1 : 0.2-1 : 5-20。可以理解的是，若减反射层为多层，则此处减反射层的厚度是指总厚度。该优选方案下，厚度比适宜，能够兼顾钝化效果和透光性能，更利于Isc、Voc、FF和电池转换效率的整体综合效果的提升。
在本发明的一些优选实施方式中，所述减反射层为掺磷的硅层，其更利于增强场钝化效果与折射率等增强透射的光学效果。
更优选地，所述减反射层与所述第二浅掺杂区的面掺杂指数的比值为0.2-11 :1。在减反射层为多层时，每层减反射层均满足该比值。该优选方案下，减反射层进行掺杂，能够使得硅基底正面的第二浅掺杂区叠加掺磷硅层，形成掺杂浓度适宜变化的负性固定电荷场，增强电池场钝化效应，更利于提升整体的钝化水平，进而提升Isc、Voc、FF和电池转换效率。
更优选地，所述掺磷的硅层为掺磷的选自氮氧化硅、氮化硅、二氧化硅或氧化硅中的至少一种，进一步优选掺磷的氮氧化硅。
在本发明的一些优选实施方式中，所述减反射层为两层以上。各层减反射层的浓度和折射率、厚度各自相同或不同，优选为均不同。
更优选地，且沿硅基底正面向外的方向上，各层减反射层的掺磷浓度分别在1×1018-1×1021cm-3，折射率分别在1.2-2.3、优选1.4-2.3，且相邻减反射层的掺磷浓度差值绝对值A与折射率差值绝对值B满足特定关系：A/B＞10。该优选方案下，能够兼顾钝化效果的同时提升光子在膜层中的透过性能，更利于Isc、Voc、FF和电池转换效率的综合效果的提升。
本发明中，所述各层减反射层的掺杂浓度和折射率的具体值只要满足上述所需范围和特定关系即可。
在本发明的一些优选实施方式中，所述第一掺杂硅晶层和第二掺杂硅层中一个为N型，另外一个为P型，且所述第二浅掺杂区、第一掺杂硅晶层的掺杂元素相同。可以理解的是，在硅基底为P型时，第一掺杂硅晶层为P型，第二掺杂硅层为N型，正面为掺硼的第二浅掺杂区，第一掺杂硅晶层的第一重掺杂区为P型重掺杂。在硅基底为N型时，第一掺杂硅晶层为N型，第二掺杂硅层为P型，正面为掺磷的第二浅掺杂区，第一掺杂硅晶层的第一重掺杂区为N型重掺杂。
本发明优选地，所述硅基底的正面为制绒面或抛光面，背面为抛光面。
本发明优选地，所述正面钝化层为氧化层，例如二氧化硅层。
在本发明的一些优选实施方式中，所述第一半导体层在硅基底背面间隔设置，在间隔处形成第二半导体开口区以供设置部分第二半导体层；且在所述第一半导体层的向外方向上还设置部分第二半导体层且该部分第二半导体层的中部开设第一半导体开口区。
更优选地，所述第一半导体开口区Wb的宽度为100-300μm，第二半导体开口区Wa的宽度为300-700μm。
在本发明的一些优选实施方式中，所述联合钝化背接触电池还包括：导电膜层，其设置在所述第一半导体层、第二半导体层的向外方向；且在导电膜层上开设隔离槽，隔离槽位于所述第一半导体开口区和第二半导体开口区之间；
金属电极，其分别设置在所述第一半导体开口区和第二半导体开口区。
所述隔离槽用于隔离两半导体层，减少短路或漏电。更优选地，所述隔离槽的宽度Wg为50-200μm。
本发明中，对所述导电膜层和金属电极以及隔离槽的可选范围较宽。所述导电膜层可以为透明导电膜或透明导电膜与金属导电膜组成的复合膜层。所述透明导电膜可以为掺锌、掺锡、掺钨、掺钛或掺硅的氧化铟，也可以为掺铝、掺硼或掺镓的氧化锌。所述金属导电膜可以为金属铝、金属铜、金属银、镍合金、钛合金中的至少一种。优选的，所述导电膜层为掺锡氧化铟、金属铜、镍铜合金的复合膜层，更优选地，所述导电膜层的方阻小于0.2Ω/□。
第二方面，本发明提供一种联合钝化背接触电池的制备方法，所述联合钝化背接触电池为第一方面所述的高电流密度的联合钝化背接触电池，且所述制备方法包括以下步骤：
S1、提供正面为制绒面或抛光面且背面设置第一半导体层的硅基底；
S2、对S1所得硅基底的正面和背面进行掺杂，使得硅基底正面形成第二浅掺杂区，背面的第一半导体层中的第一掺杂硅晶层上形成第一重掺杂区；所述掺杂的条件使得满足所需的第一重掺杂区与第二浅掺杂区的面掺杂指数的比值以及第二浅掺杂区的厚度；
S3、对S2所得硅基底的背面形成第二半导体层；
S4、对S3所得硅基底的正面沉积正面钝化层和减反射层。
S2中所述掺杂的条件只要满足所需各层的掺杂浓度和厚度即可，本领域技术人员可以在现有技术的范围内选择，一般地S2中所述掺杂为扩散三氯氧磷的方式掺杂，例如，在进行磷扩散掺杂时，所述掺杂的过程包括：先进入预沉积的第一阶段，第一阶段中通入包括三氯氧磷、氮气和氧气中至少一种，通过化学反应形成磷单质和PSG层，第一阶段的反应温度为750-850℃，反应时间为5-180min；然后进入升温磷扩散的第二阶段，第二阶段在有氧的氛围中进行，在升温推进磷扩散的同时，在PSG层和隧穿氧化层之间形成非掺杂氧化层，第二阶段的温度为800-900℃，时间为10-300min。所述磷扩散可以在高温磷扩散炉中进行。
本发明优选地，S4中还包括：对所述减反射层进行掺杂，例如磷扩散掺杂。
在本发明的一些优选实施方式中，S4中所述减反射层的沉积过程包括：依次沉积多层减反射层并进行共掺杂，且沉积条件和共掺杂条件使得满足所需的各层减反射层的掺杂浓度和折射率以及厚度。一般地，S4所述减反射层的掺杂为在沉积减反射层的过程中通入磷烷等气体，进行共反应掺杂（或称共掺杂），一般采用等离子体方式掺杂，例如，减反射层的形成过程包括：在等离子的条件下，通入包括硅烷、氮气、氨气以及磷烷的反应气体进行原位掺杂成膜，通过控制氨气与硅烷的比例来调节相应膜层的折射率，通过调整磷烷与硅烷的比例来控制相应膜层的掺杂量，其调节反应气体的比例来控制各参数是现有技术，本领域技术人员可以根据所需参数选择调整，在此不再赘述。
在本发明的一些优选实施方式中，所述制备方法还包括：S4中，在所述沉积正面钝化层之前还进行前处理以进行悬挂键修复。
进一步优选地，所述前处理的过程包括：在等离子条件下，通入氢气、氨气或者其中一种或两种与惰性气体的混合气。也即，可以通入氢气，氨气，氢气与惰性气体的混合气，或者氨气与惰性气体的混合气。本发明的优选前处理方案中，在等离子体的条件中，氢气或氨气气体分子分解出H原子或离子对硅表面进行悬挂键修复，利于提高钝化水平，从而进一步利于Isc、Voc、FF和电池转换效率的整体综合效果的提升。
本发明经过上述前处理后，能增强钝化水平，利于提高电池的Voc，因修复了部分的悬挂键，正面钝化层（氧化层）可以更薄，使得所述第二浅掺杂区与所述正面钝化层、减反射层的厚度之比为1 : 0.1-1 : 5-20。
更优选地，所述前处理的条件包括：前处理温度为300-500℃，前处理时间为0.5-1.5h。
在本发明的一些优选实施方式中，S1所述提供正面为制绒面或抛光面且背面设置第一半导体层的硅基底的过程包括：
S101、在正面和背面均抛光的硅基底的背面沉积第一半导体层；
S102、在S101所述第一半导体层的向外方向表面沉积掩膜层；
S103、对S102所得的正面进行制绒，并去除所述掩膜层以裸露第一半导体层。所述制绒使得硅基底的正面形成减反射效果的绒面。
本发明所述掩膜层用于保护第一半导体层在制绒采用的强酸碱溶液中不受腐蚀。所述掩膜层可以为氮化硅、氮氧化硅、碳化硅以及有机保护油墨中的至少一种。
在本发明的一些优选实施方式中，S3中对S2所得硅基底的背面形成第二半导体层的过程包括：
S301、在S2所得硅基底的背面去除部分第一半导体层，形成第二半导体开口区；
S302、在S301所得第二半导体开口区沉积第二半导体层。
在本发明的一些优选实施方式中，所述制备方法还包括：
S5、对S4所得硅基底背面的第一半导体层外表面的第二半导体层的中部进行刻蚀以裸露第一半导体层，形成第一半导体开口区；
S6、对S5所得硅基底背面沉积导电膜层；
S7、对S6所得硅基底背面的导电膜层上进行刻蚀，形成隔离槽，隔离槽位于所述第一半导体开口区和第二半导体开口区之间；
S8、在S7所得硅基底背面上的第一半导体开口区和第二半导体开口区处分别形成金属电极。
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
实施例1
一种高电流密度的联合钝化背接触电池，其通过如下方法制备得到：
S1、提供正面为制绒面且背面设置第一半导体层的硅基底：
S100、如图1所示，提供双面抛光硅片1，为单晶硅片；
S101、如图2所示，在硅片1的背面沉积第一半导体层，所述第一半导体层为隧穿氧化层2与 N型掺杂多晶硅层3，所述隧穿氧化层2的厚度为1nm，N型掺杂多晶硅层3的厚度为220nm，掺杂浓度为1×1020cm-3；
S102、如图3所示，在第一半导体层上继续沉积掩膜层4，掩膜层为氮化硅，目的为保护第一半导体层在强酸碱溶液中不受溶液的腐蚀；
S103、如图4所示，对上述S102所得硅片1进行制绒，使得硅片1的正面形成减反射效果的绒面，同时去除背面（第一半导体层面）的掩膜层，裸露出第一半导体层。
S2、如图5所示，对硅片1两面进行磷扩散掺杂，使得硅片1的正面形成第二浅掺杂区3.3，硅片1背面的N型掺杂多晶硅层3的部分N型掺杂多晶硅层进行二次重掺杂形成第一重掺杂区3.2，剩余部分为原浅掺杂区3.1。其中磷扩散掺杂的过程为掺杂的过程包括：先进入预沉积的第一阶段，第一阶段中通入三氯氧磷、氮气和氧气，通过化学反应形成磷单质和PSG层，第一阶段的反应温度为750℃，反应时间为15min；然后进入升温磷扩散的第二阶段，第二阶段在有氧的氛围中进行，在升温推进磷扩散的同时，在PSG层和隧穿氧化层之间形成非掺杂氧化层，第二阶段的温度为900℃，时间为35min。磷扩散掺杂的过程使得所述第二浅掺杂区3.3厚度为10nm，掺杂磷的浓度为1×1019cm-3；N型掺杂多晶硅层3的掺杂浓度为从原来原浅掺杂区3.1的1×1020cm-3，提升为第一重掺杂区3.2的1×1021cm-3，第一重掺杂区3.2的深度为原来N型掺杂多晶硅层3厚度的1/4。原浅掺杂区3.1、第一重掺杂区3.2与第二浅掺杂区3.3的面掺杂指数的比值为0.6 : 18 : 1，其中，面掺杂指数为相应掺杂层的有效掺杂浓度与该掺杂层厚度的比值。
S3、对S2所得硅基底的背面形成第二半导体层：
S301、如图6所示，在背面形成第二半导体开口区，所述第二半导体层开口区的宽度为Wa，Wa的宽度为500μm；
S302、如图7所示，在第二半导体开口区沉积第二半导体层，所述第二半导体层包含本征非晶硅层5和第二掺杂硅层6，第二掺杂硅层6为非晶硅P层。第二掺杂硅层6的厚度为12nm，第二掺杂硅层6与原浅掺杂区3.1的面掺杂指数的比值为12.7 : 1。第二浅掺杂区3.3与本征非晶硅层5、隧穿氧化层2的厚度之比为10 : 8 : 1。
S4、对S3所得硅基底的正面沉积正面钝化层和减反射层：
如图8所示，正面进行前处理以及沉积正面钝化层7.1（氧化层）和两层的减反射层并对减反射层进行磷扩散共掺杂，分别为厚度不同的第一减反射层7.2和第二减反射层7.3，所述前处理为在等离子条件下通入氢气与惰性气体氩气的混合气，前处理时间为0.5h。减反射层的形成过程包括：在等离子的条件下，通入包括硅烷、氮气、氨气以及磷烷的反应气体进行原位掺杂成膜，通过控制氨气与硅烷的比例来调节膜层的折射率，通过调整磷烷与硅烷的比例来控制膜层的掺杂量，最终使得减反射层形成为两层不同浓度和不同折射率的掺磷氮氧化硅层，具体为正面从外到内的掺磷浓度分别为1×1021cm-3，1×1020cm-3，从外到内的折射率分别为1.46，2.0；第二浅掺杂区3.3与所述正面钝化层7.1、两层减反射层总厚度的厚度之比为1 : 0.1 : 24。第一减反射层7.2和第二减反射层7.3厚度比例为1:1.45。
S5、如图9所示，去除背面第一半导体层上部分的第二半导体层，裸露出第一半导体层，形成第一半导体开口区Wb，Wb宽度为200μm。
S6、如图10所示，在电池背面沉积导电膜层8，导电膜层8为掺锡氧化铟、金属铜、镍铜合金的复合膜层，方阻0.1Ω/□。
S7、如图11所示，在第一半导体开口区与第二半导体开口区之间形成宽度为Wg的间隙隔离槽，Wg的宽度为150μm，主要为隔离两半导体层，减少短路或漏电产生。
S8、如图12所示，在电池背面印刷栅线，在硅片1第一半导体开口区与第二半导体开口区处分别形成金属电极9。
对所得联合钝化背接触电池进行短路电流Isc、开路电压Voc、填充因子FF、电池转换效率进行测试，其结果如表1所示。
实施例2
参照实施例1的方法进行，不同的是，S4中，正面不进行前处理，而是直接沉积所述正面钝化层（氧化层）和两层的减反射层。
并进行相应的测试，其结果如表1所示。
实施例3
参照实施例1的方法进行，不同的是，S4中，正面只沉积一层第一减反射层，不沉积第二减反射层。
并进行相应的测试，其结果如表1所示。
实施例4
参照实施例1的方法进行，不同的是，S2中调节第一重掺杂区的掺杂浓度使得第一重掺杂区与第二浅掺杂区的面掺杂指数的比值为16 : 1，相应地控制磷扩散掺杂的条件为提高扩散气压5%，延长扩散时间8%，同样扩散条件在多晶硅上的扩散速度为在体硅（硅基底）上的1.5倍。
并进行相应的测试，其结果如表1所示。
实施例5
参照实施例1的方法进行，不同的是，S2中调节第一重掺杂区的掺杂浓度使得第一重掺杂区与第二浅掺杂区的面掺杂指数的比值为35 : 1，相应地控制磷扩散掺杂的条件为降低扩散气压为20%，降低扩散温度10%。
并进行相应的测试，其结果如表1所示。
实施例6
参照实施例1的方法进行，不同的是，S101中调节隧穿氧化层的厚度使得第二浅掺杂区与隧穿氧化层的厚度之比为2.2 : 1。
并进行相应的测试，其结果如表1所示。
实施例7
参照实施例1的方法进行，不同的是，S101中调节N型掺杂多晶硅层的原始掺杂浓度使得原浅掺杂区与第一重掺杂区的面掺杂指数的比值为0.1 : 1，相应的调节磷扩散获得同实施例1的第一重掺杂区和第二浅掺杂区。
并进行相应的测试，其结果如表1所示。
实施例8
参照实施例1的方法进行，不同的是，S101中调节N型掺杂多晶硅层中原浅掺杂区的厚度使得第一重掺杂区的厚度为N型掺杂多晶硅层厚度的1/6，第一重掺杂区的厚度不变。
并进行相应的测试，其结果如表1所示。
实施例9
参照实施例1的方法进行，不同的是，S302中调节第二掺杂硅层的掺杂浓度，使得第二掺杂硅层与原浅掺杂区的面掺杂指数的比值为7.5: 1。
并进行相应的测试，其结果如表1所示。
实施例10
参照实施例1的方法进行，不同的是，S4中调节两层减反射层的总厚度（第一减反射层7.2和第二减反射层7.3厚度之比1:2），使得第二浅掺杂区与减反射层总厚度的厚度之比为1 :30。
并进行相应的测试，其结果如表1所示。
实施例11
参照实施例1的方法进行，不同的是，S4中调节减反射层的掺杂浓度，使得各层减反射层的掺杂浓度和折射率满足：掺杂浓度分别1×1018cm-3，1×1019cm-3，折射率分别为2.3、1.2；相邻减反射层的掺磷浓度差值绝对值A与折射率差值绝对值B，A/B=9.09。
并进行相应的测试，其结果如表1所示。
对比例1
参照实施例1的方法进行，不同的是，S2中，正面不设置第二浅掺杂区，背面的N型掺杂多晶硅层不进行二次重掺杂不形成第一重掺杂区，而是正面采用常规的非晶硅钝化层和氮化硅减反射层。
并进行相应的测试，其结果如表1所示。
对比例2
参照实施例1的方法进行，不同的是，S2中，对硅片进行磷扩散掺杂，控制仅在硅片的正面形成第二浅掺杂区，硅片背面的N型掺杂多晶硅层不进行二次重掺杂不形成第一重掺杂区。
并进行相应的测试，其结果如表1所示。
对比例3
参照实施例1的方法进行，不同的是，S2中调节第一重掺杂区的掺杂浓度使得第一重掺杂区与第二浅掺杂区的面掺杂指数的比值为45 : 1，第二浅掺杂区基本不变，相应地控制磷扩散掺杂的条件为增加三氯氧磷的扩散浓度25%和扩散温度提升20-30%，使得第一重掺杂区磷掺杂量远大于第二浅掺杂区。
并进行相应的测试，其结果如表1所示。
对比例4
参照实施例1的方法进行，不同的是，S2中调节第一重掺杂区的掺杂浓度使得第一重掺杂区与第二浅掺杂区的面掺杂指数的比值为7 : 1，相应地控制磷扩散掺杂的条件为减低扩散温度和缩短扩散时间，使得第一重掺杂区的掺杂浓度下降。
并进行相应的测试，其结果如表1所示。
对比例5
参照实施例1的方法进行，不同的是，S101中调节隧穿氧化层2的厚度使得第二浅掺杂区与隧穿氧化层的厚度之比为13 : 1。
并进行相应的测试，其结果如表1所示。
表1
Figure SMS_1
通过上述实施例和对比例以及表1可以看出，相比于对比例，采用本发明的实施例能够获得更优的Isc、Voc、FF和电池转换效率的综合效果。
进一步地，通过实施例1和实施例2可以看出，采用额外前处理的方案，能够更利于获得更好的钝化效果，从而进一步提高Voc和电池转换效率。通过实施例1和实施例3、实施例10-11可以看出，采用本发明优选特定结构参数下的减反射层的方案，能够更利于减少正面的反射率，提高光子在膜层中综合透过率，从而进一步获得高电流密度，提升Isc、Voc、FF和电池转换效率。通过实施例1和实施例4-9可以看出，采用本发明优选特定参数下的层结构方案，能够兼容钝化效果的同时，提高电池的导电性能和透光性能，更利于提高电池的Isc、Voc、FF和电池转换效率的整体综合效果。
以上详细描述了本发明的优选实施方式，但是，本发明并不限于此。在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，包括各个技术特征以任何其它的合适方式进行组合，这些简单变型和组合同样应当视为本发明所公开的内容，均属于本发明的保护范围。

Claims (15)

1.一种高电流密度的联合钝化背接触电池，包括具有正面和背面的硅基底，设置在背面的第一半导体层、第二半导体层，以及设置在正面的正面钝化层和减反射层，所述第一半导体层包括隧穿氧化层和第一掺杂硅晶层，所述第二半导体层包括本征硅层和第二掺杂硅层；其特征在于，所述第一掺杂硅晶层的远离硅基底的一侧设有第一重掺杂区，所述硅基底的正面设有第二浅掺杂区，第二浅掺杂区通过对硅基底的正面掺杂后形成，所述第二浅掺杂区与所述正面钝化层接触，且所述第一重掺杂区与第二浅掺杂区的面掺杂指数的比值为10-40 : 1，其中，面掺杂指数为相应掺杂层的有效掺杂浓度与该掺杂层厚度的比值；且所述第二浅掺杂区与隧穿氧化层的厚度之比为2-10 : 1，第二浅掺杂区的掺杂浓度为1×1018-1×1019cm-3，第二浅掺杂区的厚度为1-15nm。
2.根据权利要求1所述的联合钝化背接触电池，其特征在于，所述第一掺杂硅晶层的靠近硅基底的一侧为原浅掺杂区，所述原浅掺杂区与第一重掺杂区、第二浅掺杂区的面掺杂指数的比值为0.3-2 : 10-40 : 1。
3.根据权利要求2所述的联合钝化背接触电池，其特征在于，所述第二掺杂硅层与原浅掺杂区的面掺杂指数的比值为5-30 : 1，和/或，所述第一重掺杂区的厚度为第一掺杂硅晶层厚度的1/10-1/2。
4.根据权利要求1所述的联合钝化背接触电池，其特征在于，所述第二浅掺杂区与所述本征硅层、隧穿氧化层的厚度之比为5-15 : 5-10 : 1，和/或，所述第二浅掺杂区与所述正面钝化层、减反射层的厚度之比为1 : 0.1-2: 5-30。
5.根据权利要求1所述的联合钝化背接触电池，其特征在于，所述减反射层为掺磷的硅层。
6.根据权利要求5所述的联合钝化背接触电池，其特征在于，所述减反射层与所述第二浅掺杂区的面掺杂指数的比值为0.2-11 : 1。
7.根据权利要求5所述的联合钝化背接触电池，其特征在于，所述掺磷的硅层为掺磷的选自氮氧化硅、氮化硅、二氧化硅中的至少一种。
8.根据权利要求5所述的联合钝化背接触电池，其特征在于，所述减反射层为两层以上，且沿硅基底正面向外的方向上，各层减反射层的掺磷浓度分别在1×1018-1×1021cm-3，折射率分别在1.2-2.3，且相邻减反射层的掺磷浓度差值绝对值A与折射率差值绝对值B满足特定关系：A/B＞10。
9.根据权利要求5所述的联合钝化背接触电池，其特征在于，所述第一掺杂硅晶层和第二掺杂硅层中一个为N型，另外一个为P型，且所述第二浅掺杂区、第一掺杂硅晶层的掺杂元素相同。
10.根据权利要求1所述的联合钝化背接触电池，其特征在于，所述硅基底的正面为制绒面或抛光面，背面为抛光面；和/或，所述正面钝化层为氧化层。
11.根据权利要求1所述的联合钝化背接触电池，其特征在于，所述第一半导体层在硅基底背面间隔设置，在间隔处形成第二半导体开口区以供设置部分第二半导体层；且在所述第一半导体层的向外方向上还设置部分第二半导体层且该部分第二半导体层的中部开设第一半导体开口区；其中，所述第一半导体开口区Wb的宽度为100-300μm，第二半导体开口区Wa的宽度为300-700μm；
所述联合钝化背接触电池还包括：
导电膜层，其设置在所述第一半导体层、第二半导体层的向外方向；且在导电膜层上开设隔离槽，隔离槽位于所述第一半导体开口区和第二半导体开口区之间；
金属电极，其分别设置在所述第一半导体开口区和第二半导体开口区。
12.一种联合钝化背接触电池的制备方法，其特征在于，所述联合钝化背接触电池为如权利要求1-11中任一项所述的高电流密度的联合钝化背接触电池，且所述制备方法包括以下步骤：
S1、提供正面为制绒面或抛光面且背面设置第一半导体层的硅基底；
S2、对S1所得硅基底的正面和背面进行掺杂，使得硅基底正面形成第二浅掺杂区，背面的第一半导体层中的第一掺杂硅晶层上形成第一重掺杂区；所述掺杂的条件使得满足所需的第一重掺杂区与第二浅掺杂区的面掺杂指数的比值以及第二浅掺杂区的厚度；
S3、对S2所得硅基底的背面形成第二半导体层；
S4、对S3所得硅基底的正面沉积正面钝化层和减反射层。
13.根据权利要求12所述的制备方法，其特征在于，S4中所述减反射层的沉积过程包括：依次沉积多层减反射层并进行共掺杂，且沉积条件和共掺杂条件使得满足所需的各层减反射层的掺杂浓度和折射率以及厚度；和/或
所述制备方法还包括：S4中，在所述沉积正面钝化层之前还进行前处理以进行悬挂键修复，所述前处理的过程包括：在等离子条件下，通入氢气、氨气或者其中一种或两种与惰性气体的混合气；所述前处理的条件包括：前处理温度为300-500℃，前处理时间为0.5-1.5h。
14.根据权利要求12所述的制备方法，其特征在于，
S1所述提供正面为制绒面或抛光面且背面设置第一半导体层的硅基底的过程包括：
S101、在正面和背面均抛光的硅基底的背面沉积第一半导体层；
S102、在S101所述第一半导体层的向外方向表面沉积掩膜层；
S103、对S102所得的正面进行制绒，并去除所述掩膜层以裸露第一半导体层；
和/或，S3中对S2所得硅基底的背面形成第二半导体层的过程包括：
S301、在S2所得硅基底的背面去除部分第一半导体层，形成第二半导体开口区；
S302、在S301所得第二半导体开口区沉积第二半导体层。
15.根据权利要求12所述的制备方法，其特征在于，所述制备方法还包括：
S5、对S4所得硅基底背面的第一半导体层外表面的第二半导体层的中部进行刻蚀以裸露第一半导体层，形成第一半导体开口区；
S6、对S5所得硅基底背面沉积导电膜层；
S7、对S6所得硅基底背面的导电膜层上进行刻蚀，形成隔离槽，隔离槽位于所述第一半导体开口区和第二半导体开口区之间；
S8、在S7所得硅基底背面上的第一半导体开口区和第二半导体开口区处分别形成金属电极。
CN202310368984.8A 2023-04-10 2023-04-10 一种高电流密度的联合钝化背接触电池及其制备方法 Active CN116093192B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310368984.8A CN116093192B (zh) 2023-04-10 2023-04-10 一种高电流密度的联合钝化背接触电池及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310368984.8A CN116093192B (zh) 2023-04-10 2023-04-10 一种高电流密度的联合钝化背接触电池及其制备方法

Publications (2)

Publication Number Publication Date
CN116093192A CN116093192A (zh) 2023-05-09
CN116093192B true CN116093192B (zh) 2023-06-20

Family

ID=86206783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310368984.8A Active CN116093192B (zh) 2023-04-10 2023-04-10 一种高电流密度的联合钝化背接触电池及其制备方法

Country Status (1)

Country Link
CN (1) CN116093192B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116759473B (zh) * 2023-08-17 2023-11-10 福建金石能源有限公司 一种减少背面寄生吸收的背接触电池及其制备方法
CN117577709B (zh) * 2024-01-19 2024-03-29 金阳(泉州)新能源科技有限公司 一种联合钝化背接触电池及其制备方法和电池组件
CN117594674B (zh) * 2024-01-19 2024-05-07 金阳(泉州)新能源科技有限公司 一种背接触电池及其制备方法和电池组件
CN118156333A (zh) * 2024-05-09 2024-06-07 金阳(泉州)新能源科技有限公司 低成本金属电极的背接触电池及其制备方法和电池模组

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623517B (zh) * 2012-04-11 2013-05-01 中国科学院苏州纳米技术与纳米仿生研究所 一种背接触型晶体硅太阳能电池及其制作方法
JP5734512B2 (ja) * 2012-05-14 2015-06-17 三菱電機株式会社 光電変換装置およびその製造方法、光電変換モジュール
CN109192809B (zh) * 2018-07-20 2019-10-11 常州大学 一种全背电极电池及其高效陷光和选择性掺杂制造方法
CN113224202B (zh) * 2021-03-15 2023-04-28 浙江爱旭太阳能科技有限公司 一种polo-ibc太阳能电池及其制备方法
CN115274870B (zh) * 2021-04-30 2023-11-10 泰州中来光电科技有限公司 一种极性相异的钝化接触结构及电池、制备工艺、组件和系统
CN115188837B (zh) * 2022-06-27 2023-08-04 隆基绿能科技股份有限公司 一种背接触太阳能电池及制备方法、电池组件
CN218414591U (zh) * 2022-09-06 2023-01-31 三一硅能(株洲)有限公司 太阳能电池

Also Published As

Publication number Publication date
CN116093192A (zh) 2023-05-09

Similar Documents

Publication Publication Date Title
CN116093192B (zh) 一种高电流密度的联合钝化背接触电池及其制备方法
JP6793274B1 (ja) 太陽電池モジュール、太陽電池及びその製造方法
WO2023178918A1 (zh) 一种低成本接触钝化全背电极太阳能电池及其制备方法
EP2070128B1 (en) Method of manufacturing crystalline silicon solar cells with improved surface passivation
CN111668317B (zh) 一种光伏组件、太阳能电池及其制备方法
CN114628538A (zh) N型掺氧型微晶作为窗口层的异质结光伏电池的制备方法
CN218788382U (zh) 一种高效异质结太阳能电池
JP2001267598A (ja) 積層型太陽電池
JPWO2005109526A1 (ja) 薄膜光電変換装置
JP2002009312A (ja) 非単結晶薄膜太陽電池の製造方法
JP2008283075A (ja) 光電変換装置の製造方法
CN111403551A (zh) 一种高效单晶硅perc太阳能电池的制备方法
TW201244144A (en) Improved a-Si:H absorber layer for a-Si single-and multijunction thin film silicon solar cell
CN212648259U (zh) 异质结太阳能电池及光伏组件
CN212874518U (zh) 太阳能电池
JP5469298B2 (ja) 光電変換装置用透明導電膜、及びその製造方法
CN212848452U (zh) 异质结太阳能电池
CN210443566U (zh) 太阳能电池
CN209981229U (zh) 一种局部背场TOPCon太阳能电池
CN209607748U (zh) 一种晶硅太阳能电池
CN112542519A (zh) 太阳能电池及其制备方法
CN110797428A (zh) 异质结太阳能电池
CN214753783U (zh) 一种太阳能电池叠层钝化结构
JP7445053B1 (ja) 太陽電池及びその製造方法、光起電力モジュール
CN212848450U (zh) 异质结太阳能电池片及光伏组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant