CN104137269B - 光电变换装置及其制造方法、光电变换模块 - Google Patents

光电变换装置及其制造方法、光电变换模块 Download PDF

Info

Publication number
CN104137269B
CN104137269B CN201380011918.XA CN201380011918A CN104137269B CN 104137269 B CN104137269 B CN 104137269B CN 201380011918 A CN201380011918 A CN 201380011918A CN 104137269 B CN104137269 B CN 104137269B
Authority
CN
China
Prior art keywords
type semiconductor
semiconductor layer
photo
electric conversion
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380011918.XA
Other languages
English (en)
Other versions
CN104137269A (zh
Inventor
时岗秀忠
佐藤刚彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Longi Green Energy Technology Co Ltd
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN104137269A publication Critical patent/CN104137269A/zh
Application granted granted Critical
Publication of CN104137269B publication Critical patent/CN104137269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

在n型晶体硅基板(2)的与受光面相反一侧的背面，具备n型半导体层(11)以及p型半导体层(10)、在所述n型半导体层(11)上形成了的集电极(4)、以及在所述p型半导体层(10)上形成了的集电极(3)，在所述n型晶体硅基板(2)的受光面侧的表面，具备n型半导体区域(8)，在所述n型半导体区域(8)，在隔着所述n型晶体硅基板(2)与所述n型半导体层(11)相向的n型半导体区域(8b)、和隔着所述n型晶体硅基板(2)与所述p型半导体层(10)相向的n型半导体区域(8a)中，平均杂质浓度不同。

Description

光电变换装置及其制造方法、光电变换模块
技术领域
本发明涉及光电变换装置及其制造方法、光电变换模块，特别涉及在与受光面相反的背面侧配置了p型半导体电极以及n型半导体电极的光电变换装置及其制造方法、光电变换模块。
背景技术
作为以往的光电变换装置，有例如在结晶性半导体基板的一面侧，依次形成掺杂了硼(B)的p型半导体层、和在p型半导体层上细线状地构图了的集电极，并且在结晶性半导体基板的另一面侧，依次形成掺杂了磷(P)的n型半导体层、和在n型半导体层的整个面上形成了的集电极，具备通过来自结晶性半导体基板的一面的光入射在结晶性半导体基板和p型半导体层中发生光电动势的太阳能电池元件的例子。另外，作为其它以往的光电变换装置，有代替将硼(B)、磷(P)掺杂到半导体基板，而使用了本征半导体层、包含硼(B)、磷(P)的各个的薄膜半导体层、透明电极的异质结型太阳能电池。
在这样的光电变换装置中，作为集电极，使用无光透射性的金属材料。因此，在受光面中由集电极遮挡了的光不对光电动势作出贡献。即，输入到光电变换装置的光的一部分损失。因此，为了使光电变换装置的发电效率提高，必须尽可能降低集电极的遮光。
另一方面，如果为了降低受光面中的集电极所致的遮光而降低集电极的宽度，则集电极的电气电阻增加。如果集电极的电气电阻增加，则通过光照射产生了的电荷的收集效率降低。其结果，即使集电极的遮光率降低而发电电流增加，但由于集电极的电气电阻的增加而光电变换装置的曲线因子也降低，不能期望充分的光电变换效率的改善。
为了解决这些问题，在例如专利文献1、专利文献2中，通过成为使全部电极形成于半导体基板的单面中的背接触型，消除光照射面中的遮光，使发电电流增加。另外，通过交叉指型地配置在半导体基板的单面侧形成了的p型电极和n型电极，降低了电极间电阻。另外，通过在去掉了电极的光照射面侧掺杂与结晶性半导体基板相同的极性的P来形成所谓Front Surface Field(FSF)(正面场)层，使通过光照射产生了的电荷返回到半导体基板内部，降低了电荷在表面中的再结合损失。
【专利文献1】日本特开2010 123859号公报
【专利文献2】日本特开2010 129872号公报
发明内容
但是，在如上述专利文献1、专利文献2那样在结晶性半导体基板的光照射面侧形成了的FSF区域中，吸收照射了的光而产生了的电荷在层内消失。因此，在FSF层中吸收了的照射光不对发电作出贡献。其结果，存在由于FSF区域所致的光吸收而抑制光电变换效率这样的问题。
另一方面，为了抑制FSF区域中的光吸收，必须使FSF区域的厚度变薄、或者使FSF区域的掺杂浓度降低。但是，在使FSF区域的厚度变薄的情况、使FSF区域的掺杂浓度降低的情况下，FSF的效果降低。另外，除此以外，FSF区域的电气电阻也变高。位于p型电极上的FSF区域承担使在该区域附近产生了的电荷向相对基板面平行的方向传导的作用。因此，存在如果FSF区域的电气电阻增加，则成为电荷的传导的妨碍而发生电流损失，光电变换效率降低这样的问题。
本发明是鉴于上述而完成的，其目的在于得到一种光电变换效率优良的光电变换装置及其制造方法、光电变换模块。
为了解决上述课题并达成目的，本发明的光电变换装置，其特征在于，在第一导电类型的半导体基板的与受光面相反一侧的背面中，具备第一导电类型的第一半导体层以及第二导电类型的第二半导体层、在所述第一半导体层上形成了的第一电极、和在所述第二半导体层上形成了的第二电极，在所述半导体基板的受光面侧的表面中，具备第一导电类型的半导体区域，在所述半导体区域中，在隔着所述半导体基板与所述第一半导体层相向的第一区域、和隔着所述半导体基板与所述第二半导体层相向的第二区域中，平均杂质浓度不同。
根据本发明，在半导体基板的背面的第一半导体层中隔着半导体基板相向的第一区域、和在半导体基板的背面的第二半导体层中隔着半导体基板相向的第二区域中，平均杂质浓度不同，从而起到能够实现光电变换效率优良的光电变换装置这样的效果。
附图说明
图1-1是从与受光面相反一侧的背面侧观察了本发明的实施方式1的光电变换装置的概略结构的立体图。
图1-2是将本发明的实施方式1的光电变换装置的背面侧的一部分放大而示出的俯视图，是将图1-1的区域B放大了的俯视图。
图1-3是示出本发明的实施方式1的光电变换装置的概略结构的剖面图，是沿着图1-2的C-C’线的剖面图。
图2是示意地示出本发明的实施方式1的光电变换装置中的电荷的流动的主要部分剖面图。
图3是示出本发明的实施方式1的光电变换装置和以往的光电变换装置的光电变换特性的特性图。
图4-1是说明本发明的实施方式1的光电变换装置的制造方法的步骤的剖面图。
图4-2是说明本发明的实施方式1的光电变换装置的制造方法的步骤的剖面图。
图4-3是说明本发明的实施方式1的光电变换装置的制造方法的步骤的剖面图。
图4-4是说明本发明的实施方式1的光电变换装置的制造方法的步骤的剖面图。
图4-5是说明本发明的实施方式1的光电变换装置的制造方法的步骤的剖面图。
图4-6是说明本发明的实施方式1的光电变换装置的制造方法的步骤的剖面图。
图4-7是说明本发明的实施方式1的光电变换装置的制造方法的步骤的剖面图。
图4-8是说明本发明的实施方式1的光电变换装置的制造方法的步骤的剖面图。
图4-9是说明本发明的实施方式1的光电变换装置的制造方法的步骤的剖面图。
图4-10是说明本发明的实施方式1的光电变换装置的制造方法的步骤的剖面图。
图5-1是示出从与受光面相反一侧的背面侧观察了本发明的实施方式2的光电变换装置的概略结构的立体图。
图5-2是将本发明的实施方式2的光电变换装置的背面侧的一部分放大而示出的俯视图，是将图5-1的区域G放大了的俯视图。
图5-3是示出本发明的实施方式2的光电变换装置的概略结构的剖面图，是沿着图5-2的H-H’线的剖面图。
图6是示意地示出本发明的实施方式2的光电变换装置中的电荷的流动的主要部分剖面图。
图7-1是说明本发明的实施方式2的光电变换装置的制造方法的步骤的剖面图。
图7-2是说明本发明的实施方式2的光电变换装置的制造方法的步骤的剖面图。
图7-3是说明本发明的实施方式2的光电变换装置的制造方法的步骤的剖面图。
图7-4是说明本发明的实施方式2的光电变换装置的制造方法的步骤的剖面图。
图7-5是说明本发明的实施方式2的光电变换装置的制造方法的步骤的剖面图。
图7-6是说明本发明的实施方式2的光电变换装置的制造方法的步骤的剖面图。
图7-7是说明本发明的实施方式2的光电变换装置的制造方法的步骤的剖面图。
图7-8是说明本发明的实施方式2的光电变换装置的制造方法的步骤的剖面图。
图7-9是说明本发明的实施方式2的光电变换装置的制造方法的步骤的剖面图。
图7-10是说明本发明的实施方式2的光电变换装置的制造方法的步骤的剖面图。
图8-1是示出从与受光面相反一侧的背面侧观察了本发明的实施方式3的光电变换装置的概略结构的立体图。
图8-2是将本发明的实施方式3的光电变换装置的背面侧的一部分放大而示出的俯视图，是将图8-1的区域P放大了的俯视图。
图8-3是示出本发明的实施方式3的光电变换装置的概略结构的剖面图，是沿着图8-2的Q-Q’线的剖面图。
图9是示意地示出本发明的实施方式3的光电变换装置中的电荷的流动的主要部分剖面图。
图10-1是说明本发明的实施方式3的光电变换装置的制造方法的步骤的剖面图。
图10-2是说明本发明的实施方式3的光电变换装置的制造方法的步骤的剖面图。
图10-3是说明本发明的实施方式3的光电变换装置的制造方法的步骤的剖面图。
图10-4是说明本发明的实施方式3的光电变换装置的制造方法的步骤的剖面图。
图10-5是说明本发明的实施方式3的光电变换装置的制造方法的步骤的剖面图。
图10-6是说明本发明的实施方式3的光电变换装置的制造方法的步骤的剖面图。
图10-7是说明本发明的实施方式3的光电变换装置的制造方法的步骤的剖面图。
图10-8是说明本发明的实施方式3的光电变换装置的制造方法的步骤的剖面图。
图10-9是说明本发明的实施方式3的光电变换装置的制造方法的步骤的剖面图。
图10-10是说明本发明的实施方式3的光电变换装置的制造方法的步骤的剖面图。
图10-11是说明本发明的实施方式3的光电变换装置的制造方法的步骤的剖面图。
符号说明
1：光电变换装置；2：n型晶体硅基板；3：集电极；4：集电极；5：纹理构造；6：钝化膜；7：反射防止膜；8：n型半导体区域；8a：n型半导体区域；8b：n型半导体区域；9a：钝化膜；9b：钝化膜；10：p型半导体层；11：n型半导体层；12：透明电极；13：透明电极；14：保护膜；15：磷扩散源；16：磷扩散源；17：抗蚀剂；18：抗蚀剂；101：光电变换装置；102：n型晶体硅基板；103：集电极；104：集电极；105：纹理构造；106：钝化膜；107：反射防止膜；108：n型半导体区域；108a：n型半导体区域；108b：n型半导体区域；109a：钝化膜；109b：钝化膜；110：p型半导体层；111：n型半导体层；112：透明电极；113：透明电极；114：磷扩散源；117：抗蚀剂；118：抗蚀剂；201：光电变换装置；202：n型晶体硅基板；203：集电极；204：集电极；205：纹理构造；206：钝化膜；207：反射防止膜；208、208a、208b、208c：n型半导体区域；209a、209b：钝化膜；210：p型半导体层；211：n型半导体层；212：透明电极；213：透明电极；214：n型半导体层；215：磷扩散源；216：抗蚀剂；217：抗蚀剂；A：阳光；F：阳光；L：激光；N：阳光。
具体实施方式
以下，根据附图，详细说明本发明的光电变换装置及其制造方法、光电变换模块的实施方式。另外，本发明不限于以下的记述，能够在不脱离本发明的要旨的范围内适宜地变更。另外，在以下所示的附图中，为了易于理解，各部件的缩尺有时与实际不同。在各附图之间也是同样的。另外，在俯视图中，为了易于观察附图，有时附加阴影。
实施方式1.
图1-1是示出从与受光面相反一侧的背面侧观察了本发明的实施方式1的光电变换装置1的概略结构的立体图。图1-2是将光电变换装置1的背面侧的一部分放大而示出的俯视图，是将图1-1的区域B放大了的俯视图。图1-3是示出光电变换装置1的概略结构的剖面图，是沿着图1-2的C-C’线的剖面图。如图1-1～图1-3所示，光电变换装置1在n型晶体硅基板2的与受光面相反一侧的背面侧，依次形成了掺杂了硼(B)的p型半导体层10、透明电极12、以及梳形形状地细线化了的集电极3，并且依次形成了掺杂了磷(P)的n型半导体层11、透明电极13、以及梳形形状地细线化了的集电极4。
关于集电极3和集电极4，在光电变换装置1的背面的面方向上以一定的间隔交替配置各个梳形形状的细线部而成为交叉指型，分别通过一端部连接。另外，在图1-2中仅示出了集电极3和集电极4的一端部中的集电极3的一端部，但集电极4也同样地通过未图示的相反侧的一端部连接。另外，在该光电变换装置1中，n型晶体硅基板2中的与形成了集电极3以及集电极4的面不同的面成为受光面，入射阳光A。
接下来，参照图1-3，说明光电变换装置1的详细的结构。在图1-3所示的剖面图中，为了说明，将上下反转。即，从图1-3的上方向光电变换装置1入射阳光A。n型晶体硅基板2的电阻率是1～10Ω·cm且厚度是50μm以上300μm以下，由被称为纹理的凹凸构成的纹理构造5形成于受光面侧的表面。
在n型晶体硅基板2的受光面侧的表层中，作为FSF区域，形成了具有n型半导体区域8a和n型半导体区域8b的n型半导体区域8。n型半导体区域8a以及n型半导体区域8b通过FSF效应，起到使在n型晶体硅基板2内产生了的电荷返回到n型晶体硅基板2的内部的作用。在n型半导体区域8上，依次形成了由单层膜或者2层以上的层叠膜构成了的钝化膜6和反射防止膜7。
在n型晶体硅基板2中未形成纹理构造5的另一面(背面)侧，形成了钝化膜9a。在钝化膜9a上的一部分的区域中，依次形成了钝化膜9b、掺杂了硼(B)的p型半导体层10、透明电极12、以及梳形形状地细线化了的集电极3。另外，在钝化膜9a上的另一部分的区域中，依次形成了掺杂了磷(P)的n型半导体层11、透明电极13、以及梳形形状地细线化了的集电极4。
关于集电极3和集电极4，如上所述在钝化膜9a上以一定的间隔交替配置各个梳形形状的细线部而成为交叉指型，分别通过一端部连接。另外，钝化膜9b、p型半导体层10、以及透明电极12在n型晶体硅基板2的面方向上具有与梳形形状的集电极3大致相同的形状。另外，n型半导体层11和透明电极13在n型晶体硅基板2的面方向上具有与梳形形状的集电极4大致相同的形状。为了提高p型半导体层10与集电极3的电连接，在p型半导体层10与集电极3之间配置透明电极12。为了提高n型半导体层11与集电极4的电连接，在n型半导体层11与集电极4之间配置透明电极13。
在n型晶体硅基板2的面方向上，与和在n型晶体硅基板2的背面侧形成了的p型半导体层10相向的位置对应地，形成了n型半导体区域8a。在n型晶体硅基板2的面方向上，与和在n型晶体硅基板2的背面侧形成了的n型半导体层11相向的位置对应地，形成了n型半导体区域8b。另外，n型半导体区域8a和n型半导体区域8b具有大致同等的厚度并且具有不同的杂质浓度，n型半导体区域8b的杂质浓度低于n型半导体区域8a的杂质浓度。在实施方式1的光电变换装置1中，设置于与p型半导体层10相向的位置的n型半导体区域8a的最大杂质浓度成为1×1018cm-3、设置于与n型半导体层11相向的位置的n型半导体区域8b的最大杂质浓度成为1×1016cm-3，n型半导体区域8b和n型半导体区域8a具有相同的厚度。另外，n型半导体区域8a的平均杂质浓度是0.5×1018cm-3、n型半导体区域8b的平均杂质浓度是0.5×1016cm-3左右。
图2是示意地示出实施方式1的光电变换装置1中的电荷的流动的主要部分剖面图。在n型晶体硅基板2的单面侧(背面侧)形成了全部集电极的背接触型的光电变换装置1中，位于p型半导体层10的上方的、即与p型半导体层10相向的位置的n型半导体区域8a中产生了的电荷在与n型晶体硅基板2的基板面平行的方向上移动，到达n型半导体层11。即，关于在n型晶体硅基板2中不存在集电极的受光面侧的基板表面中产生了的电荷的一部分，n型半导体区域8a的电气电阻低于n型晶体硅基板2的电气电阻，所以在n型半导体区域8a内移动，之后，在n型晶体硅基板2的厚度方向上移动而到达n型半导体层11。在图2中，用实线箭头D表示在n型半导体区域8a内移动的电荷的流动。在该情况下，n型半导体区域8a的电气电阻低于n型晶体硅基板2的电气电阻，所以相比于电荷在n型晶体硅基板2内向与基板面平行的方向移动的情况，电荷移动所致的电圧损失被降低。因此，通过电荷的n型半导体区域8a中的电荷移动，发电效率提高，光电变换效率提高。
另一方面，关于设置于与n型半导体层11相向的位置的n型半导体区域8b，平均杂质浓度低于n型半导体区域8a。一般，如果半导体中的杂质浓度低，则再结合所致的电荷损失被抑制。另外，在n型半导体区域8b及其附近产生了的电荷主要在n型晶体硅基板2的厚度方向上移动而到达p型半导体层10、n型半导体层11，所以n型半导体区域8b的电阻几乎不对电荷移动作出贡献。因此，通过减少n型半导体区域8b的平均杂质浓度，不会妨碍电荷移动而能够使n型半导体区域8b中的再结合所致的电荷损失降低，作为其结果能够使发电电流增加。由此，发电效率提高，光电变换效率提高。在图2中，用虚线箭头E表示在n型半导体区域8b及其附近产生了的电荷的移动。
图3是示出实施方式1的光电变换装置1和以往的光电变换装置的光电变换特性的特性图。如上所述，光电变换装置1中的n型半导体区域8a的最大杂质浓度是1×1018cm-3、n型半导体区域8b的最大杂质浓度是1×1016cm-3、n型半导体区域8a的平均杂质浓度是0.5×1018cm-3、n型半导体区域8b的平均杂质浓度是0.5×1016cm-3左右。在图3中，示出假设该条件而导出的、实施方式1的光电变换装置1(实施例)和以往的光电变换装置(比较例)的光电变换特性。此处，以往的光电变换装置代替由n型半导体区域8a和n型半导体区域8b构成的n型半导体区域8(FSF区域)而具有均匀的杂质浓度的n型半导体区域(FSF区域)，除此以外，结构与实施方式1的光电变换装置1相同。比较例的光电变换装置中的n型半导体区域(FSF区域)的平均杂质浓度是0.5×1018cm-3。
根据图3可知，实施方式1的光电变换装置1相比于以往的光电变换装置其发电电流提高。其原因为，在实施方式1的光电变换装置1中，n型半导体区域8b中的电荷损失降低。因此，可知实施方式1的光电变换装置1通过在FSF区域中仅使n型半导体区域8b的杂质浓度降低，相比于以往的具有均匀的杂质浓度的n型半导体区域(FSF区域)的光电变换装置，光电变换效率提高。
接下来，说明实施方式1的光电变换装置1的制造方法。图4-1～图4-10是说明实施方式1的光电变换装置1的制造方法的步骤的剖面图。首先，如图4-1所示，在n型晶体硅基板2的受光面侧形成由被称为纹理的凹凸构成的纹理构造5。在凹凸的形成中，使用酸性或者碱性的蚀刻溶液。此时，通过用抗蚀剂等树脂、或者电介膜等覆盖n型晶体硅基板2的另一面侧，在n型晶体硅基板2的另一面侧不形成纹理构造。另外，也可以在凹凸的形成之前，实施去除n型晶体硅基板2的表面的损伤层的工序。另外，除此以外，如果在损伤层去除工序之后，实施n型晶体硅基板2内的杂质的吸杂处理，则有助于光电变换装置的性能提高。作为吸杂处理，使用例如磷扩散处理等。
在纹理构造5的形成之后，如图4-2所示，在形成了纹理构造5的n型晶体硅基板2的受光面侧，在n型晶体硅基板2的背面侧，在与形成n型半导体层11的区域相向的区域中，形成保护膜14。作为保护膜14，使用例如氧化硅膜、氮化硅膜。例如在n型晶体硅基板2的受光面侧的整个面中形成保护膜，用抗蚀剂覆盖了与形成n型半导体层11的区域相向的区域之后，将抗蚀剂作为掩模，去除不需要部分，而形成保护膜14。之后，去除抗蚀剂。
接下来，为了使磷(P)扩散，在n型晶体硅基板2的受光面侧的表面覆盖保护膜14而在整个面形成POCl3等磷扩散源15，例如在750℃以上的温度下实施热处理(磷扩散处理)。由此，磷(P)扩散到n型晶体硅基板2的受光面侧的表面，在与形成p型半导体层10的区域相向的区域中形成n型半导体区域8a。此时，通过调整热处理的温度、处理时间，能够控制向n型晶体硅基板2的受光面侧的表面扩散的磷(P)浓度。另外，在n型晶体硅基板2的受光面侧的表面中，与形成n型半导体层11的区域相向的区域被保护膜14覆盖，所以磷(P)不扩散。之后，去除保护膜14以及磷扩散源15。
接下来，如图4-3所示，在n型晶体硅基板2的受光面侧的表面中形成磷扩散源16，实施热处理。由此，磷(P)扩散到n型晶体硅基板2的受光面侧的表面，在n型晶体硅基板2的背面侧在与形成n型半导体层11的区域相向的区域中形成n型半导体区域8b。此时，通过应用比形成了上述n型半导体区域8a的热处理(磷扩散处理)低的热处理温度、短的处理时间，使n型半导体区域8b的磷(P)浓度低于n型半导体区域8a。由此，形成具有比n型半导体区域8a低的杂质浓度的n型半导体区域8b。之后，去除磷扩散源16。
接下来，如图4-4所示，在具有纹理构造5的n型晶体硅基板2的受光面侧的表面中，使用化学气相生长(CVD)法，依次形成钝化膜6和反射防止膜7。作为钝化膜6，使用例如氧化硅膜、氮化硅膜等。另外，也可以将与n型晶体硅基板2相同的导电类型的、n型非晶硅膜或者n型微晶硅薄膜等用作钝化膜6。进而，也可以将本征非晶硅膜和n型非晶硅膜或者n型微晶硅膜的层叠膜用作钝化膜6。关于此时的钝化膜6的膜厚，为了抑制钝化膜6中的光吸收，优选为5nm以上20nm以下。作为CVD法，使用等离子体CVD法、热CVD法等即可。作为反射防止膜7，使用例如氧化硅膜、氮化硅膜、或者它们的层叠膜。另外，在钝化膜6是氧化硅膜、氮化硅膜的情况下，也可以用这些膜兼作反射防止膜。
接下来，如图4-5所示，在n型晶体硅基板2中的未形成纹理构造5的背面侧，依次形成钝化膜9a和n型半导体层11。作为钝化膜9a，使用例如本征非晶硅膜或者本征微晶硅膜等。作为n型半导体层11，使用例如掺杂了磷(P)的非晶硅膜或微晶硅膜。关于n型半导体层11的膜厚，为了抑制该n型半导体层11中的光损失，优选20nm以下。此时，在形成钝化膜9a之前，优选用氢氟酸(HF)、添加了过氧化氢(H2O2)的盐酸(HCL)、氨(NH3)水溶液等对n型晶体硅基板2的背面进行清洗。另外，钝化膜9a的膜厚优选为例如2nm～5nm。
在钝化膜9a以及n型半导体层11的形成之后，如图4-6所示，用抗蚀剂17覆盖n型半导体层11的需要的部位，去除不需要的n型半导体层11。此时的抗蚀剂17的平面配置图案成为相比于图1-2所示那样的集电极4的图案其宽度大50μm至100μm左右的形状。作为去除不需要的n型半导体层11的方法，使用例如湿法蚀刻、等离子体蚀刻、蚀刻膏等。此时，使得钝化膜9a不会被去除。之后，去除抗蚀剂17。另外，也可以代替用抗蚀剂17覆盖来对n型半导体层11的需要的部位进行蚀刻，而在n型半导体层11的不需要的部位印刷蚀刻膏，来去除不需要的n型半导体层11。
接下来，如图4-7所示，在n型晶体硅基板2中的背面侧，依次形成钝化膜9b和掺杂了硼(B)的p型半导体层10。作为钝化膜9b，使用例如本征非晶硅膜或者本征微晶硅膜等。作为p型半导体层10，使用掺杂了硼(B)的非晶硅膜或掺杂了硼(B)的微晶硅膜。另外，钝化膜9b的膜厚优选为例如2nm～5nm。除此以外，关于p型半导体层10的膜厚，为了抑制该p型半导体层10中的光损失，优选为10nm以下。
在钝化膜9b以及p型半导体层10的形成之后，如图4-8所示，用抗蚀剂18覆盖p型半导体层10的需要的部位，来去除不需要的钝化膜9b以及p型半导体层10。此时的抗蚀剂18的平面配置图案成为相比于图1-2所示那样的集电极3的图案其宽度大50μm至100μm左右的形状。作为去除不需要的钝化膜9b以及p型半导体层10的方法，使用例如湿法蚀刻、等离子体蚀刻、蚀刻膏等。此时，n型半导体层11以及钝化膜9a不会被去除。之后，去除抗蚀剂18。另外，也可以代替用抗蚀剂覆盖p型半导体层10的需要的部位来进行蚀刻，而在p型半导体层10的不需要的部位印刷蚀刻膏，来去除不需要的钝化膜9b以及p型半导体层10。
接下来，在n型晶体硅基板2中的背面侧，通过溅射法等形成透明导电膜，之后用蚀刻膏去除p型半导体层10上以及n型半导体层11上的区域以外。由此，如图4-9所示，在p型半导体层10上形成透明电极12，在n型半导体层11上形成透明电极13。作为透明导电膜，使用例如氧化铟(In2O3：Indium Oxide)、添加了锡的氧化铟(ITO：Indium Tin Oxide)、氧化锌(ZnO：Zinc Oxide)等。另外，也可以在透明导电膜的形成之前，为了提高利用钝化膜的缺陷终端效果，对n型晶体硅基板2以200℃左右实施热处理。
接下来，如图4-10所示，在透明电极12上形成集电极3，在透明电极13上形成集电极4。集电极3以及集电极4是例如印刷银(Ag)膏而形成的。另外，也可以代替银(Ag)膏而使用铜(Cu)等，通过金属镀覆形成集电极3以及集电极4。通过实施以上的工序，得到具有图1-1～图1-3所示的结构的实施方式1的光电变换装置1。另外，也可以变更光电变换装置1的受光面侧和背面侧的形成顺序。
如上所述，在实施方式1的光电变换装置1中，使不对在n型晶体硅基板2的受光面侧的基板表面中产生了的电荷的移动作出贡献的、作为隔着n型晶体硅基板2设置于与n型半导体层11相向的位置的FSF区域的n型半导体区域8b的平均杂质浓度比n型半导体区域8a降低。一般，如果半导体中的杂质浓度降低，则再结合所致的电荷消失减少。在光电变换装置1中，n型半导体区域8b的平均杂质浓度变低，所以n型半导体区域8b中的再结合所致的电荷消失降低。另一方面，作为设置于与p型半导体层10相向的位置的FSF区域的n型半导体区域8a承担将产生了的电荷向n型半导体层11传导的作用，相对于此，在n型半导体区域8b及其附近产生了的电荷仅向相对基板面大致垂直的方向传导，所以n型半导体区域8b不对电荷传导作出贡献。因此，在光电变换装置1中，在原样地维持了利用FSF区域的电荷的传导的状态下发电电流增加，实现光电变换效率高的光电变换装置。
因此，根据实施方式1，起到能够实现发电电流高、且光电变换效率优良的背接触型的光电变换装置这样的效果。
实施方式2.
图5-1是示出从与受光面相反一侧的背面侧观察了本发明的实施方式2的光电变换装置101的概略结构的立体图。图5-2是将光电变换装置101的背面侧的一部分放大而示出的俯视图，是将图5-1的区域G放大了的俯视图。图5-3是示出光电变换装置101的概略结构的剖面图，是沿着图5-2的H-H’线的剖面图。如图5-1～图5-3所示，光电变换装置101在n型晶体硅基板102的与受光面相反一侧的背面侧，依次形成了掺杂了硼(B)的p型半导体层110、透明电极112、以及梳形形状地细线化了的集电极103，并且依次形成了掺杂了磷(P)的n型半导体层111、透明电极113、以及梳形形状地细线化了的集电极104。
关于集电极103和集电极104，在光电变换装置101的背面的面方向上以一定的间隔交替配置各个梳形形状的细线部而成为交叉指型，分别在一端部连接。另外，在图5-2中，仅示出了集电极103和集电极104的一端部中的集电极103的一端部，但集电极104也同样地在未图示的相反侧的一端部连接。另外，在该光电变换装置101中，n型晶体硅基板102中的与形成了集电极103以及集电极104的面不同的面成为受光面，入射阳光F。
接下来，参照图5-3，说明光电变换装置101的详细的结构。关于图5-3所示的剖面图，为了说明，将上下反转。即，从图5-3的上方向光电变换装置101入射阳光F。n型晶体硅基板102的电阻率是1～10Ω·cm且厚度是50μm以上300μm以下，由被称为纹理的凹凸构成的纹理构造105形成于受光面侧的表面。
在n型晶体硅基板102的受光面侧的表层中，作为FSF区域，形成了具有n型半导体区域108a和n型半导体区域108b的n型半导体区域108。n型半导体区域108a以及n型半导体区域108b由于FSF效应，起到使在n型晶体硅基板102内产生了的电荷返回到n型晶体硅基板102的内部的作用。在n型半导体区域108上，依次形成了由单层膜或者2层以上的层叠膜构成了的钝化膜106和反射防止膜107。
在n型晶体硅基板102中未形成纹理构造105的另一面(背面)侧，形成了钝化膜109a。在钝化膜109a上的一部分的区域中，依次形成了钝化膜109b、掺杂了硼(B)的p型半导体层110、透明电极112、以及梳形形状地细线化了的集电极103。另外，在钝化膜109a上的另一部分的区域中，依次形成了掺杂了磷(P)的n型半导体层111、透明电极113、以及梳形形状地细线化了的集电极104。
关于集电极103和集电极104，如上所述在钝化膜109a上以一定的间隔交替配置各个梳形形状的细线部而成为交叉指型，分别在一端部连接。另外，钝化膜109b、p型半导体层110、以及透明电极112在n型晶体硅基板102的面方向上具有与梳形形状的集电极103大致相同的形状。另外，n型半导体层111和透明电极113在n型晶体硅基板102的面方向上具有与梳形形状的集电极104大致相同的形状。为了提高p型半导体层110与集电极103的电连接，在p型半导体层110与集电极103之间配置透明电极112。为了提高n型半导体层111与集电极104的电连接，在n型半导体层111与集电极104之间配置透明电极113。
在n型晶体硅基板102的面方向上，与和在n型晶体硅基板102的背面侧形成了的p型半导体层110相向的位置对应地，形成了n型半导体区域108a。在n型晶体硅基板102的面方向上，与和在n型晶体硅基板102的背面侧形成了的n型半导体层111相向的位置对应地，形成了n型半导体区域108b。另外，n型半导体区域108a和n型半导体区域108b具有不同的杂质扩散深度(杂质进入深度)，n型半导体区域108b的杂质扩散深度比n型半导体区域108a的杂质扩散深度浅。在实施方式2的光电变换装置101中，设置于与p型半导体层110相向的位置的n型半导体区域108a的杂质扩散深度成为1.4μm、设置于与n型半导体层111相向的位置的n型半导体区域108b的杂质扩散深度成为0.5μm。n型半导体区域108a以及n型半导体区域108b的杂质浓度在两个区域中都成为大致1×1018cm-3。另外，在通过使杂质扩散而形成了FSF区域的光电变换装置101中，FSF区域中的杂质扩散深度(杂质进入深度)对应于FSF区域(n型半导体区域108)的厚度。
图6是示意地示出实施方式2的光电变换装置101中的电荷的流动的主要部分剖面图。在n型晶体硅基板102的单面侧(背面侧)形成了全部集电极的背接触型的光电变换装置101中，位于p型半导体层110的上方的、即与p型半导体层110相向的位置的n型半导体区域108a中产生了的电荷在与n型晶体硅基板102的基板面平行的方向上移动，到达n型半导体层111。即，关于在n型晶体硅基板102中不存在集电极的受光面侧的基板表面中产生了的电荷的一部分，n型半导体区域108a的电气电阻低于n型晶体硅基板102的电气电阻，所以在n型半导体区域108a内移动，之后，在n型晶体硅基板102的厚度方向上移动而到达n型半导体层111。在图6中，用实线箭头M表示在n型半导体区域108a内移动的电荷的流动。在该情况下，n型半导体区域108a的电气电阻低于n型晶体硅基板102的电气电阻，所以相比于电荷在n型晶体硅基板102内在与基板面平行的方向上移动的情况，电荷移动所致的电圧损失被降低。因此，通过电荷的n型半导体区域108a中的电荷移动，发电效率提高，光电变换效率提高。
另一方面，设置于与n型半导体层111相向的位置的n型半导体区域108b的杂质扩散深度比n型半导体区域108a浅。一般，如果半导体中的扩散了杂质的深度浅，则高浓度的杂质区域减少而平均杂质浓度减少，再结合所致的电荷损失被抑制。另外，在n型半导体区域108b及其附近产生了的电荷主要在n型晶体硅基板102的厚度方向上移动而到达p型半导体层110、n型半导体层111，所以n型半导体区域108b的电阻几乎不对电荷移动作出贡献。因此，通过减少n型半导体区域108b的杂质扩散深度，不会妨碍电荷移动而能够降低n型半导体区域108b中的再结合所致的电荷损失，作为其结果能够使发电电流增加。在图6中，用虚线箭头K表示在n型半导体区域108b及其附近产生了的电荷的移动。
如上所述光电变换装置101中的n型半导体区域108a的杂质扩散深度是1.4μm、n型半导体区域108b的杂质扩散深度是0.5μm。假设该条件而导出的、实施方式2的光电变换装置101(实施例)和以往的光电变换装置(比较例)的光电变换特性得到与实施方式1的图3同样的结果。即，实施方式2的光电变换装置101相比于以往的光电变换装置，发电电流提高。其原因为，在实施方式2的光电变换装置101中，n型半导体区域108b中的电荷损失降低。因此，可知实施方式2的光电变换装置101通过在FSF区域中降低n型半导体区域108b的杂质扩散深度，相比于以往的具有均匀的杂质扩散深度的n型半导体区域(FSF区域)的光电变换装置，光电变换效率提高。
另外，以往的光电变换装置在代替由n型半导体区域108a和n型半导体区域108b构成的n型半导体区域108(FSF区域)而具有均匀的杂质扩散深度的n型半导体区域(FSF区域)以外，结构与实施方式2的光电变换装置101相同。比较例的光电变换装置中的n型半导体区域(FSF区域)的杂质扩散深度是200nm。
接下来，说明实施方式2的光电变换装置101的制造方法。图7-1～图7-10是说明实施方式2的光电变换装置101的制造方法的步骤的剖面图。首先，如图7-1所示，在n型晶体硅基板102的受光面侧，形成由被称为纹理的凹凸构成的纹理构造105。在凹凸的形成中，使用酸性或者碱性的蚀刻溶液。此时，通过用抗蚀剂等树脂、或者电介膜等覆盖n型晶体硅基板102的另一面侧，在n型晶体硅基板102的另一面侧不形成纹理构造。另外，也可以在凹凸的形成之前，实施去除n型晶体硅基板102的表面的损伤层的工序。另外，除此以外，如果在损伤层去除工序之后，实施n型晶体硅基板102内的杂质的吸杂处理，则有助于光电变换装置的性能提高。作为吸杂处理，使用例如磷扩散处理等。
在纹理构造105的形成之后，如图7-2所示，为了使磷(P)扩散，在n型晶体硅基板102的受光面侧的表面整个面中形成POCl3等磷扩散源114，在例如750℃以上的温度下实施热处理(磷扩散处理)。由此，磷(P)扩散到n型晶体硅基板102的受光面侧的表面，在n型晶体硅基板102的受光面侧的表层中，形成n型半导体区域108b。此时，通过调整热处理的温度、处理时间，能够控制向n型晶体硅基板102的受光面侧的表面扩散的磷(P)浓度。之后，去除磷扩散源114。
接下来，如图7-3所示，仅对n型半导体区域108b中的、在n型晶体硅基板102的背面侧与形成p型半导体层110的区域相向的区域选择性地照射激光L而对n型半导体区域108b进行加热，从而使磷(P)进一步向n型晶体硅基板102内扩散。由此，在n型晶体硅基板102的受光面侧的表层中，形成扩散深度深的磷(P)扩散分布。也可以通过代替照射激光L而使磷(P)扩散再活性化，而仅对与形成p型半导体层110的区域相向的区域的n型半导体区域108b选择性地照射磷(P)的离子束，形成扩散深度深的磷(P)扩散分布。
接下来，如图7-4所示，在具有纹理构造105的n型晶体硅基板102的受光面侧的表面中，使用CVD法，依次形成钝化膜106和反射防止膜107。作为钝化膜106，使用例如氧化硅膜、氮化硅膜等。另外，也可以将与n型晶体硅基板102相同的导电类型的、n型非晶硅膜或者n型微晶硅薄膜等用作钝化膜106。进而，也可以将本征非晶硅膜和n型非晶硅膜或者n型微晶硅膜的层叠膜用作钝化膜106。关于此时的钝化膜106的膜厚，为了抑制钝化膜106中的光吸收，优选5nm以上20nm以下。作为CVD法，使用等离子体CVD法、热CVD法等即可。作为反射防止膜107，使用例如氧化硅膜、氮化硅膜、或者它们的层叠膜。另外，在钝化膜106是氧化硅膜、氮化硅膜的情况下，也可以用这些膜兼作反射防止膜。
接下来，如图7-5所示，在n型晶体硅基板102中的未形成纹理构造105的背面侧，依次形成钝化膜109a和n型半导体层111。作为钝化膜109a，使用例如本征非晶硅膜或者本征微晶硅膜等。作为n型半导体层111，使用例如掺杂了磷(P)的非晶硅膜或微晶硅膜。关于n型半导体层111的膜厚，为了抑制该n型半导体层111中的光损失，优选20nm以下。此时，优选在形成钝化膜109a之前，用氢氟酸(HF)、添加了过氧化氢(H2O2)的盐酸(HCL)、氨(NH3)水溶液等对n型晶体硅基板102的背面进行清洗。另外，钝化膜109a的膜厚优选为例如2nm～5nm。
在钝化膜109a以及n型半导体层111的形成之后，如图7-6所示，用抗蚀剂117覆盖n型半导体层111的需要的部位，去除不需要的n型半导体层111。此时的抗蚀剂117的平面配置图案成为比图5-2所示那样的集电极104的图案其宽度大50μm至100μm左右的形状。作为去除不需要的n型半导体层111的方法，使用例如湿法蚀刻、等离子体蚀刻、蚀刻膏等。此时，使得钝化膜109a不会被去除。之后，去除抗蚀剂117。另外，也可以代替用抗蚀剂117覆盖n型半导体层111的需要的部位来进行蚀刻，而在n型半导体层111的不需要的部位印刷蚀刻膏，来去除不需要的n型半导体层111。
接下来，如图7-7所示，在n型晶体硅基板102中的背面侧，依次形成钝化膜109b和掺杂了硼(B)的p型半导体层110。作为钝化膜109b，使用例如本征非晶硅膜或者本征微晶硅膜等。作为p型半导体层110，使用掺杂了硼(B)的非晶硅膜或微晶硅膜。另外，钝化膜109b的膜厚优选为例如2nm～5nm。除此以外，关于p型半导体层110的膜厚，为了抑制该p型半导体层110中的光损失，优选10nm以下。
在钝化膜109b以及p型半导体层110的形成之后，如图7-8所示，用抗蚀剂118覆盖p型半导体层110的需要的部位，去除不需要的钝化膜109b以及p型半导体层110。此时的抗蚀剂118的平面配置图案成为相比于图5-2所示那样的集电极103的图案其宽度大50μm至100μm左右的形状。作为去除不需要的钝化膜109b以及p型半导体层110的方法，使用例如湿法蚀刻、等离子体蚀刻、蚀刻膏等。此时，使得n型半导体层111以及钝化膜109a不会被去除。之后，去除抗蚀剂118。另外，也可以代替用抗蚀剂覆盖p型半导体层110的需要的部位来进行蚀刻，而在p型半导体层110的不需要的部位印刷蚀刻膏，来去除不需要的钝化膜109b以及p型半导体层110。
接下来，在n型晶体硅基板102中的背面侧，用溅射法等形成透明导电膜，之后用蚀刻膏去除p型半导体层110上以及n型半导体层111上的区域以外。由此，如图7-9所示，在p型半导体层110上形成透明电极112，在n型半导体层111上形成透明电极113。作为透明导电膜，使用例如氧化铟(In2O3：Indium Oxide)、添加了锡的氧化铟(ITO：Indium Tin Oxide)、氧化锌(ZnO：Zinc Oxide)等。另外，也可以在透明导电膜的形成之前，为了提高利用钝化膜的缺陷终端效果，对n型晶体硅基板102在200℃左右实施热处理。
接下来，如图7-10所示，在透明电极112上形成集电极103，在透明电极113上形成集电极104。集电极103以及集电极104是例如印刷银(Ag)膏而形成的。另外，也可以代替银(Ag)膏而使用铜(Cu)等通过金属镀覆形成集电极103以及集电极104。通过实施以上的工序，得到具有图5-1～图5-3所示的结构的实施方式2的光电变换装置101。另外，也可以变更光电变换装置101的受光面侧和背面侧的形成顺序。
如上所述，在实施方式2的光电变换装置101中，使不对在n型晶体硅基板102的受光面侧的基板表面中产生了的电荷的移动作出贡献的、作为设置于隔着n型晶体硅基板102与n型半导体层111相向的位置的FSF区域的n型半导体区域108b的杂质扩散深度比n型半导体区域108a降低而使平均杂质浓度比n型半导体区域108a降低。一般，如果半导体中的杂质浓度降低，则再结合所致的电荷消失减少。在光电变换装置101中，n型半导体区域108b的平均杂质浓度变低，所以n型半导体区域108b中的再结合所致的电荷消失降低。另一方面，作为设置于与p型半导体层110相向的位置的FSF区域的n型半导体区域108a承担将产生了的电荷向n型半导体层111传导的作用，相对于此，在n型半导体区域108b及其附近产生了的电荷仅向相对基板面大致垂直的方向传导，所以n型半导体区域108b不对电荷传导作出贡献。因此，在光电变换装置101中，在原样地维持了利用FSF区域的电荷的传导的状态下发电电流增加，实现光电变换效率高的光电变换装置。
因此，根据实施方式2，起到能够实现发电电流高、且光电变换效率优良的背接触型的光电变换装置这样的效果。
实施方式3.
图8-1是示出从与受光面相反一侧的背面侧观察了本发明的实施方式3的光电变换装置201的概略结构的立体图。图8-2是将光电变换装置201的背面侧的一部分放大而示出的俯视图，是将图8-1的区域P放大了的俯视图。图8-3是示出光电变换装置201的概略结构的剖面图，是沿着图8-2的Q-Q’线的剖面图。如图8-1～图8-3所示，光电变换装置201在n型晶体硅基板202的与受光面相反一侧的背面侧，依次形成掺杂了硼(B)的p型半导体层210、透明电极212、以及梳形形状地细线化了的集电极203，并且依次形成了掺杂了磷(P)的n型半导体层211、透明电极213、以及梳形形状地细线化了的集电极204。
关于集电极203和集电极204，在光电变换装置201的背面的面方向上以一定的间隔交替配置各个梳形形状的细线部而成为交叉指型，分别在一端部连接。另外，在图8-2中，仅示出了集电极203和集电极204的一端部中的集电极203的一端部，但集电极204也同样地通过未图示的相反侧的一端部连接。另外，在该光电变换装置201中，n型晶体硅基板202中的与形成了集电极203以及集电极204的面不同的面成为受光面，入射阳光N。
接下来，参照图8-3，说明光电变换装置201的详细的结构。关于图8-3所示的剖面图，为了说明，将上下反转。即，从图8-3的上方向光电变换装置201入射阳光N。n型晶体硅基板202的电阻率是1～10Ω·cm且厚度是50μm以上300μm以下，由被称为纹理的凹凸构成的纹理构造205形成于受光面侧的表面。
在n型晶体硅基板202的受光面侧的表层中，作为FSF区域，形成了n型半导体区域208a、n型半导体区域208b、n型半导体区域208c。n型半导体区域208a、n型半导体区域208b、n型半导体区域208c由于FSF效应，起到使在n型晶体硅基板202内产生了的电荷返回到n型晶体硅基板202的内部的作用。在n型半导体区域208a上，形成了掺杂了高浓度的磷(P)的n型半导体层214。在n型半导体层214和n型半导体区域208b上，依次形成了由单层膜或者2层以上的层叠膜构成了的钝化膜206和反射防止膜207。
在n型晶体硅基板202中未形成纹理构造205的另一面(背面)侧，形成了钝化膜209a。在钝化膜209a上的一部分的区域中，依次形成了钝化膜209b、掺杂了硼(B)的p型半导体层210、透明电极212、以及梳形形状地细线化了的集电极203。另外，在钝化膜209a上的另一部分的区域中，依次形成了掺杂了磷(P)的n型半导体层211、透明电极213、以及梳形形状地细线化了的集电极204。
关于集电极203和集电极204，如上所述在钝化膜209a上以一定的间隔交替配置各个梳形形状的细线部而成为交叉指型，分别在一端部连接。另外，钝化膜209b、p型半导体层210、以及透明电极212在n型晶体硅基板202的面方向上具有与梳形形状的集电极203大致相同的形状。另外，n型半导体层211和透明电极213在n型晶体硅基板202的面方向上具有与梳形形状的集电极204大致相同的形状。为了提高p型半导体层210与集电极203的电连接，在p型半导体层210与集电极203之间配置透明电极212。为了提高n型半导体层211与集电极204的电连接，在n型半导体层211与集电极204之间配置透明电极213。
在FSF区域的厚度方向上n型晶体硅基板202的受光面侧的表层(FSF区域)中的背面侧，形成了n型半导体区域208c。另外，在n型晶体硅基板202的面方向上，在n型晶体硅基板202的受光面侧的表层的整个面中，以大致均匀的厚度形成了n型半导体区域208c。
在FSF区域的厚度方向上，在n型晶体硅基板202的受光面侧的表层(FSF区域)中的受光面侧，形成了n型半导体区域208a。另外，在n型晶体硅基板202的面方向上，与和在n型晶体硅基板202的背面侧形成了的p型半导体层210相向的位置对应地，在n型半导体区域208c上的一部分的区域中形成了n型半导体区域208a。在FSF区域的厚度方向上在n型晶体硅基板202的受光面侧的表层(FSF区域)中的受光面侧形成了n型半导体区域208b。另外，在n型晶体硅基板202的面方向上，与和在n型晶体硅基板202的背面侧形成了的n型半导体层211相向的位置对应地，在n型半导体区域208c上的一部分的区域、且邻接的n型半导体区域208a之间的n型半导体区域208c上，形成了n型半导体区域208b。
另外，在n型晶体硅基板202的面方向上，包含n型半导体区域208a以及n型半导体区域208b而在n型半导体区域208a以及n型半导体区域208b的下层整体中，形成了n型半导体区域208c。另外，此处为便于说明，将n型半导体区域208b与n型半导体区域208c区分而进行了说明，但也可以如后所述，将n型半导体区域208b与n型半导体区域208c同时形成为单层。
另外，n型半导体区域208a具有比例如n型半导体区域208c薄的大致均匀的厚度、并且具有与n型半导体区域208b以及n型半导体区域208c不同的杂质浓度。即，n型半导体区域208b以及n型半导体区域208c的杂质浓度低于n型半导体区域208a的杂质浓度。另外，n型晶体硅基板202的杂质浓度低于n型半导体区域208b以及n型半导体区域208c的杂质浓度。n型半导体区域208b具有比例如n型半导体区域208c薄的大致均匀的厚度、并且具有比在FSF区域的厚度方向上对应的n型半导体区域208a低、且与n型半导体区域208c相同的杂质浓度。另外，关于由n型半导体区域208a、n型半导体区域208b、n型半导体区域208c构成的FSF区域，为了作为整体发挥FSF效应，具有充分的厚度。
在实施方式3的光电变换装置中，设置于与p型半导体层210相向的位置的n型半导体区域208a的最大杂质浓度是1×1018cm-3、设置于与n型半导体层211相向的位置的n型半导体区域208b以及n型晶体硅基板202的面方向上的整体中设置了的n型半导体区域208c的最大杂质浓度是1×1016cm-3。另外，n型半导体区域208a的平均杂质浓度是0.5×1018cm-3、n型半导体区域208b以及n型半导体区域208c的平均杂质浓度是0.5×1016cm-3左右。
因此，在实施方式3的光电变换装置的FSF区域中，在n型晶体硅基板202的面方向上与和n型半导体层211相向的位置对应的区域的平均杂质浓度低于在n型晶体硅基板202的面方向上与和p型半导体层210相向的位置对应的区域的平均杂质浓度。
图9是示意地示出实施方式3的光电变换装置201中的电荷的流动的主要部分剖面图。在n型晶体硅基板202的单面侧(背面侧)形成了全部集电极的背接触型的光电变换装置201中，位于p型半导体层210的上方的、即与p型半导体层210相向的位置的n型半导体区域208a中产生了的电荷在与n型晶体硅基板202的基板面平行的方向上移动，到达n型半导体层211。即，关于在n型晶体硅基板202中不存在集电极的受光面侧的基板表面中产生了的电荷的一部分，n型半导体区域208a的电气电阻低于n型晶体硅基板202的电气电阻，所以在n型半导体区域208a内移动，之后，在n型晶体硅基板202的厚度方向上移动而到达n型半导体层211。在图9中，用实线箭头R表示在n型半导体区域208a内移动的电荷的流动。在该情况下，n型半导体区域208a的电气电阻低于n型晶体硅基板202的电气电阻，所以相比于电荷在n型晶体硅基板202内在与基板面平行的方向上移动的情况，电荷移动所致的电圧损失被降低。因此，通过电荷的n型半导体区域208a中的电荷移动，发电效率提高，光电变换效率提高。
另一方面，设置于与n型半导体层211相向的位置的n型半导体区域208b的平均杂质浓度低于n型半导体区域208a。一般，如果半导体中的杂质浓度低，则再结合所致的电荷损失被抑制。另外，在n型半导体区域208b及其附近产生了的电荷主要在n型晶体硅基板202的厚度方向上移动而到达p型半导体层210、n型半导体层211，所以n型半导体区域208b的电阻几乎不对电荷移动作出贡献。因此，通过减少n型半导体区域208b的平均杂质浓度，不会妨碍电荷移动而能够降低n型半导体区域208b中的再结合所致的电荷损失，作为其结果能够使发电电流增加。由此，发电效率提高，光电变换效率提高。在图9中，用虚线箭头S表示n型半导体区域208b及其附近产生了的电荷的移动。
如上所述光电变换装置201中的n型半导体区域208a的最大杂质浓度是1×1018cm-3、n型半导体区域208b的最大杂质浓度是1×1016cm-3、n型半导体区域208a的平均杂质浓度是0.5×1018cm-3、n型半导体区域208b的平均杂质浓度是0.5×1016cm-3左右。假设该条件而导出的、实施方式3的光电变换装置201(实施例)和以往的光电变换装置(比较例)的光电变换特性得到与实施方式1的图3同样的结果。即，实施方式3的光电变换装置201相比于以往的光电变换装置，发电电流提高。其原因为，在实施方式3的光电变换装置201中，n型半导体区域208b中的电荷损失降低。因此，可知实施方式3的光电变换装置201通过在FSF区域中降低n型半导体区域208b的杂质浓度，相比于以往的具有均匀的杂质扩散浓度的n型半导体区域(FSF区域)的光电变换装置，光电变换效率提高。
另外，以往的光电变换装置在代替由n型半导体区域208a、n型半导体区域208b、以及n型半导体区域208c构成的FSF区域而具有相同的厚度的均匀的平均杂质浓度的n型半导体区域(FSF区域)以外，结构与实施方式3的光电变换装置201相同。比较例的光电变换装置中的n型半导体区域(FSF区域)的平均杂质浓度是1×1018cm-3。
接下来，说明实施方式3的光电变换装置201的制造方法。图10-1～图10-11是说明实施方式3的光电变换装置201的制造方法的步骤的剖面图。首先，如图10-1所示，在n型晶体硅基板202的受光面侧，形成由被称为纹理的凹凸构成的纹理构造205。在凹凸的形成中，使用酸性或者碱性的蚀刻溶液。此时，通过抗蚀剂等树脂、或者电介膜等覆盖n型晶体硅基板202的另一面侧，在n型晶体硅基板202的另一面侧不形成纹理构造。另外，也可以在凹凸的形成之前，实施去除n型晶体硅基板202的表面的损伤层的工序。另外，除此以外，如果在损伤层去除工序之后，实施n型晶体硅基板202内的杂质的吸杂处理，则有助于光电变换装置的性能提高。作为吸杂处理，使用例如磷扩散处理等。
在纹理构造205的形成之后，如图10-2所示，在形成了纹理构造205的n型晶体硅基板202的受光面侧的表面中形成磷扩散源215，实施热处理。由此，在n型晶体硅基板202的受光面侧的表面中，磷(P)从磷扩散源215扩散，在n型晶体硅基板202的受光面侧的表层中，形成n型半导体区域208c。此时，通过调整热处理的温度、处理时间，能够控制向n型晶体硅基板202的受光面侧的表面扩散的磷(P)浓度。在n型半导体区域208c中，最大杂质浓度成为1×1016cm-3、平均杂质浓度成为0.5×1016cm-3左右。之后，去除磷扩散源215。
接下来，如图10-3所示，在受光面侧的表面(n型半导体区域208c上)中的、在n型晶体硅基板202的背面侧与形成p型半导体层210的区域相向的区域中，形成n型半导体层214。作为n型半导体层214，使用例如掺杂了磷(P)的非晶硅膜或微晶硅膜。作为n型半导体层214的平均掺杂浓度，优选例如1×1022～1×1023cm3左右。另外，也可以在n型半导体层214与n型晶体硅基板202(n型半导体区域208c)之间插入几nm左右的厚度的本征非晶硅膜。在该情况下，关于将n型半导体层214和本征非晶硅膜合起来的膜厚，为了抑制这些膜中的光吸收，优选为5nm以上20nm以下。为了形成n型半导体层214，在例如n型晶体硅基板202的受光面侧的整个面中，作为n型半导体层214，形成例如掺杂了磷(P)的非晶硅膜或微晶硅膜。然后，在用抗蚀剂覆盖了该硅膜中的、与形成p型半导体层210的区域相向的区域之后，将该抗蚀剂作为掩模，通过蚀刻，去除该硅膜的不需要部分。之后，去除抗蚀剂。由此，在n型晶体硅基板202的受光面侧的表面(n型半导体区域208c上)形成n型半导体层214。
接下来，为了使磷(P)从n型半导体层214扩散到n型晶体硅基板202，在例如200℃以上的温度下实施热处理(磷扩散处理)。由此，磷(P)扩散到n型晶体硅基板202的受光面侧的表面(n型半导体区域208c)，如图10-4所示，在与形成p型半导体层210的区域相向的区域中，形成n型半导体区域208a。此时，通过调整热处理的温度、处理时间，控制向n型晶体硅基板202的受光面侧的表面扩散的磷(P)浓度，使n型半导体区域208a的磷(P)浓度比n型半导体区域208c增加。另外，在n型晶体硅基板202的受光面侧的表面(n型半导体区域208c)中，与形成n型半导体层211的区域相向的区域未被n型半导体层214覆盖，所以磷(P)不扩散，n型半导体区域208c原样地残存。另外，在n型晶体硅基板202的面方向上邻接的n型半导体区域208a之间的区域成为n型半导体区域208b。因此，n型半导体区域208b与n型半导体区域208c的磷(P)浓度成为相同的浓度。由此，在n型半导体区域208a中，最大杂质浓度成为1×1018cm-3、平均杂质浓度成为0.5×1018cm-3左右。另外，在n型半导体区域208b以及n型半导体区域208c中，最大杂质浓度成为1×1016cm-3、平均杂质浓度成为0.5×1016cm-3左右。另外，n型半导体层214还作为钝化膜发挥功能，所以在磷扩散之后也不去除。另外，如后所述形成其它钝化膜，所以也可以去除n型半导体层214。
接下来，如图10-5所示，在具有纹理构造205的n型晶体硅基板202的受光面侧的表面中，以覆盖n型半导体层214以及n型半导体区域208b的方式，使用化学气相生长(CVD)法，依次形成钝化膜206和反射防止膜207。作为钝化膜206，使用例如氧化硅膜、氮化硅膜等。另外，也可以将与n型晶体硅基板202相同的导电类型的、n型非晶硅膜或者n型微晶硅薄膜等用作钝化膜206。进而，也可以将本征非晶硅膜和n型非晶硅膜或者n型微晶硅膜的层叠膜用作钝化膜206。关于此时的钝化膜206的膜厚，为了抑制钝化膜206中的光吸收，优选为5nm以上20nm以下。作为CVD法，使用等离子体CVD法、热CVD法等即可。作为反射防止膜207，使用例如氧化硅膜、氮化硅膜、或者它们的层叠膜。另外，在钝化膜206是氧化硅膜或氮化硅膜的情况下，也可以用这些膜兼作反射防止膜。
接下来，如图10-6所示，在n型晶体硅基板202中的未形成纹理构造205的背面侧，依次形成钝化膜209a和n型半导体层211。作为钝化膜209a，使用例如本征非晶硅膜或者本征微晶硅膜等。作为n型半导体层211，使用例如掺杂了磷(P)的、非晶硅膜、微晶硅膜。关于n型半导体层211的膜厚，为了抑制该n型半导体层211中的光损失，优选为20nm以下。此时，优选在形成钝化膜209a之前，用氢氟酸(HF)、添加了过氧化氢(H2O2)的盐酸(HCL)、氨(NH3)水溶液等对n型晶体硅基板202的背面进行清洗。另外，钝化膜209a的膜厚优选为例如2nm～5nm。
在钝化膜209a以及n型半导体层211的形成之后，如图10-7所示，用抗蚀剂216覆盖n型半导体层211的需要的部位，去除不需要的n型半导体层211。此时的抗蚀剂216的平面配置图案成为相比于图8-2所示那样的集电极204的图案其宽度大50μm至100μm左右的形状。作为去除不需要的n型半导体层211的方法，使用例如湿法蚀刻、等离子体蚀刻、蚀刻膏等。此时，使得钝化膜209a不会被去除。之后，去除抗蚀剂216。另外，也可以代替用抗蚀剂216覆盖n型半导体层211的需要的部位来进行蚀刻，而在n型半导体层211的不需要的部位印刷蚀刻膏，来去除不需要的n型半导体层211。
接下来，如图10-8所示，在n型晶体硅基板202中的背面侧，依次形成钝化膜209b和掺杂了硼(B)的p型半导体层210。作为钝化膜209b，使用例如本征非晶硅膜或者本征微晶硅膜等。作为p型半导体层210，使用掺杂了硼(B)的非晶硅膜或掺杂了硼(B)的微晶硅膜。另外，钝化膜209b的膜厚优选为例如2nm～5nm。除此以外，关于p型半导体层210的膜厚，为了抑制该p型半导体层210中的光损失，优选为10nm以下。
在钝化膜209b以及p型半导体层210的形成之后，如图10-9所示，用抗蚀剂217覆盖p型半导体层210的需要的部位，去除不需要的钝化膜209b以及p型半导体层210。此时的抗蚀剂217的平面配置图案成为相比于图8-2所示那样的集电极203的图案其宽度大50μm至100μm左右的形状。作为去除不需要的钝化膜209b以及p型半导体层210的方法，使用例如湿法蚀刻、等离子体蚀刻、蚀刻膏等。此时，n型半导体层211以及钝化膜209a不会被去除。之后，去除抗蚀剂217。另外，也可以代替用抗蚀剂覆盖p型半导体层210的需要的部位来进行蚀刻，而在p型半导体层210的不需要的部位印刷蚀刻膏，来去除不需要的钝化膜209b以及p型半导体层210。
接下来，在n型晶体硅基板202中的背面侧，用溅射法等形成透明导电膜，之后用蚀刻膏去除p型半导体层210上以及n型半导体层211上的区域以外。由此，如图10-10所示，在p型半导体层210上形成透明电极212，在n型半导体层211上形成透明电极213。作为透明导电膜，使用例如氧化铟(In2O3：Indium Oxide)、添加了锡的氧化铟(ITO：Indium Tin Oxide)、氧化锌(ZnO：Zinc Oxide)等。另外，也可以在透明导电膜的形成之前，为了提高利用钝化膜的缺陷终端效果，对n型晶体硅基板202以200℃左右实施热处理。
接下来，如图10-11所示，在透明电极212上形成集电极203，在透明电极213上形成集电极204。集电极203以及集电极204是例如印刷银(Ag)膏而形成的。另外，也可以代替银(Ag)膏而使用铜(Cu)等通过金属镀覆形成集电极203以及集电极204。通过实施以上的工序，得到具有图8-1～图8-3所示的结构的实施方式3的光电变换装置201。另外，也可以变更光电变换装置201的受光面侧和背面侧的形成顺序。
如上所述，在实施方式3的光电变换装置201中，使不对在n型晶体硅基板202的受光面侧的基板表面中产生了的电荷的移动作出贡献的、作为隔着n型晶体硅基板202设置于与n型半导体层211相向的位置的FSF区域的n型半导体区域208b的平均杂质浓度比n型半导体区域208a降低。一般，如果半导体中的杂质浓度降低，则再结合所致的电荷消失减少。在光电变换装置201中，n型半导体区域208b的平均杂质浓度变低，所以n型半导体区域208b中的再结合所致的电荷消失降低。另一方面，作为设置于与p型半导体层210相向的位置的FSF区域的n型半导体区域208a承担将产生了的电荷向n型半导体层211传导的作用，相对于此，在n型半导体区域208b及其附近产生了的电荷仅向相对基板面大致垂直的方向传导，所以n型半导体区域208b不对电荷传导作出贡献。因此，在光电变换装置201中，在原样地维持了利用FSF区域的电荷的传导的状态下发电电流增加，实现光电变换效率高的光电变换装置。
另外，在实施方式3的光电变换装置201中，使n型半导体区域208a的下部的n型半导体区域208c的平均杂质浓度低于n型半导体区域208a。由此，能够抑制FSF区域中的光吸收所致的光电变换效率降低。例如，通过使FSF区域的厚度成为与实施方式1的情况相同的厚度，使n型半导体区域208a的厚度比实施方式1的n型半导体区域8a更薄，能够与实施方式1的情况相比，抑制FSF区域中的光吸收所致的光电变换效率降低。因此，在光电变换装置201中，在原样地维持了利用FSF区域的电荷的传导的同时，发电电流进一步增加，实现光电变换效率高的光电变换装置。
因此，根据实施方式3，起到能够实现发电电流高、且光电变换效率优良的背接触型的光电变换装置这样的效果。
另外，也可以成为组合实施方式1～实施方式3中的任意的构造的方式。
另外，通过形成多个具有在上述实施方式中说明了的结构的光电变换装置，并将邻接的光电变换装置彼此电气地串联或者并联地连接，能够实现光电变换效率优良的光电变换模块。在该情况下，将例如邻接的光电变换装置的一方的p型半导体层上的集电极和另一方的n型半导体层上的集电极电连接即可。
产业上的可利用性
如以上那样，本发明的光电变换装置对光电变换效率优良的背接触型的光电变换装置的实现是有用的。

Claims (16)

1.一种光电变换装置，其特征在于，
在第一导电类型的半导体基板的与受光面相反一侧的背面，具备第一导电类型的第一半导体层以及第二导电类型的第二半导体层、在所述第一半导体层上形成了的第一电极、和在所述第二半导体层上形成了的第二电极，
在所述半导体基板的受光面侧的表面，具备第一导电类型的半导体区域，
在所述半导体区域，在隔着所述半导体基板与所述第一半导体层相向的第一区域、和隔着所述半导体基板与所述第二半导体层相向的第二区域中，平均杂质浓度不同，所述第一区域的平均杂质浓度低于所述第二区域的平均杂质浓度，所述第二区域的电气电阻低于所述半导体基板的电气电阻。
2.根据权利要求1所述的光电变换装置，其特征在于，
所述第一区域和所述第二区域具有同等的厚度。
3.根据权利要求2所述的光电变换装置，其特征在于，
所述第二区域是层叠具有与所述第一区域同等的平均杂质浓度且配置于所述受光面侧的第一层、和平均杂质浓度高于所述第一层且配置于所述受光面侧的第二层而形成的，所述第一层与所述第二层相比，在所述半导体区域的厚度方向上更靠近所述受光面侧。
4.根据权利要求1所述的光电变换装置，其特征在于，
所述第一区域的杂质进入深度比所述第二区域的杂质进入深度浅。
5.根据权利要求1～4中的任意一项所述的光电变换装置，其特征在于，
在所述第一半导体层和所述第二半导体层与所述半导体基板之间具有钝化膜。
6.根据权利要求1～4中的任意一项所述的光电变换装置，其特征在于，
在所述半导体基板的受光面侧的表面形成了第一导电类型的第四半导体层。
7.根据权利要求1～4中的任意一项所述的光电变换装置，其特征在于，
在所述半导体基板的受光面侧的表面形成了电介体层。
8.根据权利要求7所述的光电变换装置，其特征在于，
所述电介体层由氧化硅或者氮化硅构成。
9.根据权利要求1～4中的任意一项所述的光电变换装置，其特征在于，
在所述半导体基板的背面交替排列了所述第一半导体层和所述第二半导体层。
10.根据权利要求1～4中的任意一项所述的光电变换装置，其特征在于，
在所述第一半导体层与所述第一电极之间以及所述第二半导体层与所述第二电极之间具有透明电极。
11.一种光电变换装置的制造方法，其特征在于，包括：
第一工序，在第一导电类型的半导体基板的受光面侧的表面，形成第一导电类型的半导体区域；
第二工序，在所述半导体基板的与受光面相反一侧的背面，形成第一导电类型的第一半导体层；
第三工序，在所述半导体基板的与受光面相反一侧的背面，形成第二导电类型的第二半导体层；以及
第四工序，在所述第一半导体层上形成第一电极，在所述第二半导体层上形成第二电极，
在所述第一工序中，在隔着所述半导体基板与所述第一半导体层相向的第一区域、和隔着所述半导体基板与所述第二半导体层相向的第二区域中，使平均杂质浓度不同，使所述第一区域的平均杂质浓度低于所述第二区域的平均杂质浓度，使所述第二区域的电气电阻低于所述半导体基板的电气电阻。
12.根据权利要求11所述的光电变换装置的制造方法，其特征在于，
在所述第一工序中，使所述第一区域和所述第二区域成为同等的厚度。
13.根据权利要求12所述的光电变换装置的制造方法，其特征在于，
所述第二区域是层叠具有与所述第一区域同等的平均杂质浓度且配置于所述受光面侧的第一层、和平均杂质浓度高于所述第一层且配置于所述受光面侧的第二层而形成的，所述第一层与所述第二层相比，在所述半导体区域的厚度方向上更靠近所述受光面侧。
14.根据权利要求11所述的光电变换装置的制造方法，其特征在于，
在所述第一工序中，使所述第一区域的杂质进入深度比所述第二区域的杂质进入深度浅。
15.根据权利要求11～14中的任意一项所述的光电变换装置的制造方法，其特征在于，
在所述第二工序以及所述第三工序中，在所述半导体基板的背面中交替排列所述第一半导体层和所述第二半导体层。
16.一种光电变换模块，其特征在于，
权利要求1～4中的任意一项所述的光电变换装置的至少2个以上被电气地串联或者并联地连接而形成所述光电变换模块。
CN201380011918.XA 2012-05-14 2013-01-31 光电变换装置及其制造方法、光电变换模块 Active CN104137269B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012110838 2012-05-14
JP2012-110838 2012-05-14
PCT/JP2013/052230 WO2013172056A1 (ja) 2012-05-14 2013-01-31 光電変換装置およびその製造方法、光電変換モジュール

Publications (2)

Publication Number Publication Date
CN104137269A CN104137269A (zh) 2014-11-05
CN104137269B true CN104137269B (zh) 2016-12-28

Family

ID=49583482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380011918.XA Active CN104137269B (zh) 2012-05-14 2013-01-31 光电变换装置及其制造方法、光电变换模块

Country Status (4)

Country Link
US (1) US9929294B2 (zh)
JP (1) JP5734512B2 (zh)
CN (1) CN104137269B (zh)
WO (1) WO2013172056A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6153885B2 (ja) * 2014-05-09 2017-06-28 信越化学工業株式会社 裏面接合型太陽電池
US20150380581A1 (en) * 2014-06-27 2015-12-31 Michael C. Johnson Passivation of light-receiving surfaces of solar cells with crystalline silicon
NL2013722B1 (en) 2014-10-31 2016-10-04 Univ Delft Tech Back side contacted wafer-based solar cells with in-situ doped crystallized thin-film silicon and/or silicon oxide regions.
WO2016072415A1 (ja) * 2014-11-07 2016-05-12 シャープ株式会社 光電変換素子
WO2017113299A1 (zh) * 2015-12-31 2017-07-06 中海阳能源集团股份有限公司 一种背电极异质结太阳能电池及其制备方法
JP6719548B2 (ja) * 2016-03-23 2020-07-08 シャープ株式会社 光電変換装置、光電変換モジュールおよび太陽光発電システム
JP6953690B2 (ja) * 2016-08-10 2021-10-27 株式会社ジェイテクト 解析システム
KR101847614B1 (ko) * 2016-11-16 2018-05-28 엘지전자 주식회사 태양 전지 및 이의 제조 방법
JP6371883B2 (ja) * 2017-04-10 2018-08-08 信越化学工業株式会社 裏面接合型太陽電池の製造方法
NL2019634B1 (en) 2017-09-27 2019-04-03 Univ Delft Tech Solar cells with transparent contacts based on poly-silicon-oxide
JP7436299B2 (ja) 2020-06-17 2024-02-21 株式会社カネカ 太陽電池の製造方法
CN111785807B (zh) * 2020-08-11 2022-10-18 今上半导体(信阳)有限公司 一种pin光电器件及其制造方法
CN114038921B (zh) * 2021-11-05 2024-03-29 晶科能源(海宁)有限公司 太阳能电池及光伏组件
CN116093192B (zh) * 2023-04-10 2023-06-20 福建金石能源有限公司 一种高电流密度的联合钝化背接触电池及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101523615A (zh) * 2006-08-22 2009-09-02 Bp太阳能旗舰股份有限公司 光伏电池及制造该光伏电池的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005376A (ja) 2003-06-10 2005-01-06 Toyota Motor Corp 光起電力素子
JP2005012108A (ja) 2003-06-20 2005-01-13 Toyota Motor Corp 光起電力素子
US20050022857A1 (en) * 2003-08-01 2005-02-03 Daroczi Shandor G. Solar cell interconnect structure
JP4511146B2 (ja) * 2003-09-26 2010-07-28 三洋電機株式会社 光起電力素子およびその製造方法
FR2906406B1 (fr) * 2006-09-26 2008-12-19 Commissariat Energie Atomique Procede de realisation de cellule photovoltaique a heterojonction en face arriere.
JP2010123859A (ja) 2008-11-21 2010-06-03 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
JP5174635B2 (ja) 2008-11-28 2013-04-03 京セラ株式会社 太陽電池素子
JP2010147324A (ja) 2008-12-19 2010-07-01 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
JP2010258043A (ja) * 2009-04-21 2010-11-11 Sanyo Electric Co Ltd 太陽電池
JP2011035092A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 裏面接合型太陽電池及びそれを用いた太陽電池モジュール
US20110139231A1 (en) * 2010-08-25 2011-06-16 Daniel Meier Back junction solar cell with selective front surface field
EP2579317A1 (en) * 2011-10-07 2013-04-10 Total SA Method of manufacturing a solar cell with local back contacts
JP2013115262A (ja) * 2011-11-29 2013-06-10 Sharp Corp 光電変換素子
JP2013125890A (ja) * 2011-12-15 2013-06-24 Sharp Corp 光電変換素子およびその製造方法
JP2013197538A (ja) * 2012-03-22 2013-09-30 Sharp Corp 光電変換素子の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101523615A (zh) * 2006-08-22 2009-09-02 Bp太阳能旗舰股份有限公司 光伏电池及制造该光伏电池的方法

Also Published As

Publication number Publication date
WO2013172056A1 (ja) 2013-11-21
JP5734512B2 (ja) 2015-06-17
CN104137269A (zh) 2014-11-05
US20150007867A1 (en) 2015-01-08
JPWO2013172056A1 (ja) 2016-01-12
US9929294B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
CN104137269B (zh) 光电变换装置及其制造方法、光电变换模块
JP6746854B2 (ja) ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池
JP7120514B2 (ja) 太陽電池
CN105655427B (zh) 太阳能电池及其制造方法
CN104681648B (zh) 太阳能电池及其制造方法
CN108701727A (zh) 制造太阳能电池的方法和由此获得的太阳能电池
JP4660642B2 (ja) 太陽電池及びその製造方法
KR101831405B1 (ko) 태양 전지
US20160197207A1 (en) Solar cell, solar cell module, and manufacturing method of solar cell
KR20150031889A (ko) 테양전지
KR101768907B1 (ko) 태양 전지 제조 방법
KR20150074712A (ko) 태양전지 및 이의 제조 방법
KR20160120274A (ko) 후면 접촉 후면 접합 태양 전지를 위한 부동태화된 접촉부
KR102132740B1 (ko) 태양 전지 및 이의 제조 방법
KR100990108B1 (ko) 태양 전지 및 그 제조 방법
JP7175993B2 (ja) 改善したシャント抵抗を有する薄膜ソーラーモジュール
KR20120087513A (ko) 태양 전지 및 그 제조 방법
KR101699309B1 (ko) 태양 전지의 제조 방법
TWI566425B (zh) 具包覆穿孔連接之光伏電池
KR20150061169A (ko) 태양 전지 및 이의 제조 방법
KR101798967B1 (ko) 태양 전지의 제조 방법
KR20120082664A (ko) 태양 전지의 제조 방법
KR101786982B1 (ko) 태양 전지 및 그의 제조 방법
KR101915506B1 (ko) 태양전지 및 그 제조방법
KR102044464B1 (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210304

Address after: 388 Hangtian Middle Road, Chang'an District, Xi'an City, Shaanxi Province

Patentee after: LONGJI GREEN ENERGY TECHNOLOGY Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Mitsubishi Electric Corp.