CN108701727A - 制造太阳能电池的方法和由此获得的太阳能电池 - Google Patents

制造太阳能电池的方法和由此获得的太阳能电池 Download PDF

Info

Publication number
CN108701727A
CN108701727A CN201680068314.2A CN201680068314A CN108701727A CN 108701727 A CN108701727 A CN 108701727A CN 201680068314 A CN201680068314 A CN 201680068314A CN 108701727 A CN108701727 A CN 108701727A
Authority
CN
China
Prior art keywords
sublayer
layer
doping
dopant
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680068314.2A
Other languages
English (en)
Inventor
马泰恩·莱内斯
罗纳德·科内利斯·杰拉德·纳贝尔
约翰尼斯·莱茵德·马克·卢奇斯
艾伯特·哈斯佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TEMPRESS IP BV
Original Assignee
TEMPRESS IP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TEMPRESS IP BV filed Critical TEMPRESS IP BV
Publication of CN108701727A publication Critical patent/CN108701727A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/28—Deposition of only one other non-metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0684—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells double emitter cells, e.g. bifacial solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Sustainable Development (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Energy (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

制造太阳能电池的方法包括以下步骤：提供半导体衬底(100)，半导体衬底(100)包括在其第一侧面延伸的导电区域(11)；以及通过热氧化设置隧道氧化物(13)随后是在半导体衬底的第二侧面上的硼掺杂的多晶硅LPCVD沉积层。这里，设置掺杂的多晶硅层(20)包括交替地沉积硅的第一子层(21、22、23)和硼掺杂剂的第二子层(31、32)的多层堆叠，并且随后退火。此后，太阳能电池用在至少第一侧面上的钝化层以及在发射极区和基极区上的合适的金属化层来完成。

Description

制造太阳能电池的方法和由此获得的太阳能电池
发明领域
本发明涉及制造太阳能电池的方法，所述方法包括以下的步骤：
-提供具有第一侧面和第二侧面的半导体衬底，该第一侧面意图作为用于接收光的主侧面；
-在半导体衬底的至少第二侧面上沉积隧道电介质(tunnel dielectric)；
-借助于低压化学气相沉积将掺杂的硅层沉积到衬底的第二侧面上，所述掺杂的硅层通过隧道电介质与衬底分离；
-对掺杂的硅层进行退火
-将衬底进一步加工成太阳能电池，即被设置有后端(back end)；
本发明还涉及如此获得的太阳能电池装置。
本发明还涉及低压化学气相沉积(LPCVD)设备。
发明背景
太阳能电池的效率和寿命通过载流子的复合被降低。这样的复合特别地发生在表面处，在表面处，半导体衬底的晶格被破坏。为了限制电荷载流子的表面复合，已经提出借助于隧道电介质，例如隧道氧化物，来屏蔽从衬底中界定的下面区域到衬底的接触。隧道氧化物是氧化物的层，该氧化物的层非常薄，以至于电子直接跨过该层隧穿的可能性非常高；通常，隧道氧化物的厚度小于约3.0nm。触点与隧道电介质接触的接触表面合适地是半导体材料。最常见的实例是可以沉积在化学气相沉积设备中的多晶硅。多晶硅可以在沉积之后被退火以提高其结晶度和/或其晶畴的尺寸。在二十世纪八十年代后期，发明了这样的结构来制造用于CMOS技术中的双极装置的具有磷掺杂的多晶硅的多晶硅发射极，其中引入薄的电介质层，隧道电介质，用作用于电子和空穴的非常有效的电荷分离，因此显著改善这些晶体管的电流增益。对于太阳能电池装置，在20世纪90年代已经提出了类似的结构。在US5057439中提出在太阳能电池中使用多晶硅发射极。
然而，本征多晶硅(intrinsic polysilicon)不是好的导体。因此，通常添加掺杂剂。当多晶硅具有大的表面积时，其可能含有不同电导率的畴，例如诸如在US7,468,485中提出的。尽管不排除其他掺杂剂，但n型掺杂剂通常是磷并且p型掺杂剂通常是硼。掺杂材料的多种方法是已知的。用于掺杂多晶硅的最常见的工艺是借助于扩散。这里，未掺杂的、本征多晶硅被沉积。此后，以产生硅酸盐玻璃(通常为硼硅酸盐玻璃(BSG)或磷硅酸盐玻璃(PSG))的方式沉积掺杂剂。随后，退火例如在950℃在1小时期间完成。由此，掺杂剂扩散到多晶硅中，这导致足够高的电导率。在该退火之后，多晶硅与金属化物(metallization)接触。需要按照本身对于本领域技术人员已知的来引入合适的金属化方案。在其中金属化物借助于隧道电介质间接连接到衬底的这种类型的太阳能电池中，触点被“钝化”，这意味着少得多的电池电流可以在触点处复合。这些触点因此还被称为“钝化的触点”。术语“钝化的触点”还将被用于以下的情况，其中衬底不包含具有与硼掺杂的多晶硅相同极性的导电区域。在这样的情况下，硼掺杂的多晶硅用作发射极(或背表面场)，与衬底形成pn结(pn-junction)。
遗憾地，硼掺杂剂具有朝向晶界与硅分离并且从而从晶格释放并进一步扩散的趋势。这导致隧道氧化物的差的钝化。这例如在US2014/166089A1的图5中示出。沿深度恒定的硼浓度(1019原子/cc)表明这一点。结果，由于在多晶硅触点中相对高的掺杂剂浓度，表面复合将再次成为如以前那样并且任选地甚至更显著的问题。
因此，US2014/166089A1提出使用氮氧化硅作为隧道电介质，其中氮氧化硅层具有氮的非均匀分布。非均匀分布特别地意指，在(多晶硅)发射极触点一侧的氮浓度最高，以便构成针对释放的硼原子迁移的屏障。在图5中，US2014/166089示出了其结果。在多晶硅膜中和在下层中的硼浓度之间确实存在明显的区别。然而，硼浓度从多晶硅层中接近1020原子/cc的最高浓度逐渐降低至硅衬底中1016原子/cc的背景浓度，该背景浓度是测量阈值。逐渐降低发生在大于0.1微米(100nm，即隧道电介质的厚度的30-80倍)的表面区域。在多晶硅/隧道电介质界面以下50nm的深度处，硼浓度仍然高达约5.1018原子/cc。因此，似乎氮化物屏障通过隧道电介质减缓硼迁移，但并不完全阻止它。因此期望提供改进的制造工艺。
发明概述
因此，本发明的目的是提供用于在开头段落中提及的类型的太阳能电池的改进的制造工艺，特别是具有硼掺杂的钝化的触点的类型的太阳能电池。
此外，本发明的目的是提供得到的太阳能电池。
本发明的另外的目的是提供改进的化学气相沉积设备，利用该设备可以实施根据本发明的工艺。
根据本发明的第一方面，该目的在制造太阳能电池的方法中实现，该方法包括以下步骤：(1)提供具有第一侧面和第二侧面的半导体衬底，该第一侧面意图作为用于接收光的主侧面；(2)在衬底的至少一个侧面上设置隧道电介质；(3)向衬底上设置掺杂的多晶硅层，以及(4)将衬底进一步加工成太阳能电池。这里，设置掺杂的多晶硅层包括借助于低压化学气相沉积(LPCVD)沉积第一子层和第二掺杂剂子层的多层堆叠，并且随后将多层堆叠退火成掺杂的多晶硅层。第一子层主要包含硅。第二子层包含硼。
根据本发明的第二方面，提供了用本发明的方法可获得的太阳能电池。该装置通常包括在衬底的第二侧面上的掺杂的多晶硅层，该掺杂的多晶硅层通过隧道电介质与衬底分离，该衬底具有任选的导电区域。合适地，掺杂的多晶硅层包括具有交替的第一子层和第二子层的多层堆叠，所述堆叠定义在一个或更多个第二子层中具有掺杂峰的掺杂分布。
在本发明中，掺杂的多晶硅层被沉积为第一层和第二层的多层堆叠。第一层主要包含硅并且可以以多晶形式沉积，但是可选择地或部分地以无定形形式沉积。第一层优选地基本上在没有掺杂的情况下沉积。然而，不排除某些掺杂剂被包含在第一层中。这可以是相同的掺杂剂(硼)或不同的掺杂剂(镓，但甚至是磷)。如果施加了任何掺杂剂，则掺杂水平合适地是至多1.1019(原子/cm3)，而在掺杂的多晶硅层中的平均浓度合适地是大于5.1019(原子/cm3)，优选地至少1020(原子/cm3)。术语“主要包含”在本文中被用于表示可以存在另外的元素。然而，实际上这是不可预见的，除了一些背景掺杂。
第二层作为掺杂剂层被沉积。在第一实施方案中，掺杂剂以基本上纯的形式即作为硼层被沉积。沉积的硼层可能是无定形的硼层。在第二实施方案中，掺杂剂与载体组合沉积。载体合适地是硅，但可选择地可以是另一种材料，例如锗。于是，硼含量优选地是至少25wt％，意图是沉积混合层，例如硼硅化物(boron silicide)。更优选地，硼含量是至少50wt％或甚至至少80wt％。随后的退火导致硼和硅的混合。退火表明在整个多晶硅层中形成硼掺杂分布，并且在第二层中具有掺杂峰。确切的微观结构行为是未知的。不是硼扩散到硅中，而很可能是硅混合到硼中，最初形成硼硅化物。
在一个实施方案中，进行退火使得所得到的掺杂分布在第一硅子层内具有局部最小值，所述第一硅子层被夹在定义掺杂峰的两个邻近的硼子层之间，其中在掺杂峰中的掺杂浓度与局部最小值的比率是至多100，优选地至多10。该实施方案具有的优点是退火温度可以保持相对低。掺杂峰仍然存在，这是一个明显的迹象，即硼掺杂剂不是仅仅迁移到与隧道介质的界面处。掺杂浓度的相对小的比率使得所得多晶硅的电导率将是足够高的。然而，在另一个实施方案中，硼浓度可以在多晶硅层上变得基本上均匀。还然后，第二层在微观水平上保持可见，例如通过晶格尺寸。
令人惊讶地，已经发现的是，如从US2014/166089(图6)已知的，当前的沉积方法导致穿过隧道电介质的硼扩展，该硼扩展与穿过氮氧化物电介质层扩展的硼相比显著减少。因此，不需要使用氮氧化物作为隧道电介质；代替地，可以使用标准隧道氧化物。这是特别更有效的，因为标准隧道氧化物可以沉积在与多层堆叠相同的反应室中。在单个处理室中的这样的沉积另外减少了对衬底的温度冲击以及减少了操作，这些可能导致收率损失和所得太阳能电池的降低的寿命或性能。然而，不排除使用氮氧化物或另一隧道电介质例如氧化铝(AlOx，其中x基于沉积条件而变化，通常，x＝1-2，例如x＝1.5)。这样的可选择的隧道电介质，例如但不排他地是氧化铝，被适当地沉积在原子层沉积设备(ALD)中。
在第一实施方案中，该方法在单个反应室中通过改变向反应室中引入前驱气体而进行。这些前驱气体本身是已知的。合适的实例是硅烷和乙硼烷。这具有以下优点：衬底不需要从反应室中被去除，并且在反应室中的操作条件，特别是温度和压力，保持恒定，从而最小化衬底经历的热冲击。优选的工艺是低压化学气相沉积(LPCVD)，其中压力在低于大气压的压力进行，例如30-100毫巴。可选择地，该方法在大气压进行。反应温度合适地在500℃-750℃的范围内。最高达650℃或甚至在520℃-600℃的范围内的温度似乎是特别合适的，因为多晶硅和无定形硼两者均可以在这样的温度被施加。
在另外的实施方案中，在第一时间段中将硅前驱气体引入到反应室中并且在第二时间段中引入掺杂剂前驱气体，从而形成主要由硅组成的层和主要由掺杂剂组成的层的交替的层。适当地，在第二时间段期间中断硅前驱气体的引入。任选地，在第二时间段开始时在引入掺杂剂前驱气体之前，反应室至少基本上被清空硅前驱气体。当在减压下，即在LPCVD设备中操作反应室时，最有效地实现硅前驱气体的去除。一种合适的去除方式是在第一时间段和第二时间段之间的清洁时间段中另外引入清洁气体，例如H2或N2。然而，在第二时间段结束时，不认为有必要去除任何剩余的掺杂剂前驱气体，例如乙硼烷。
优选地，第二时间段比第一时间段短。合适地，第二时间段具有第一时间段的至多10％的长度。已经发现，所需的硼的量是相当有限的。这特别地借助于沉积时间段的持续时间来控制。尽管原则上可以在单个第二时间段内沉积全部硼，但认为更有利的是施加至少两个第二时间段，即由此获得具有至少两个第二子层(即特别是包含硼)的多层堆叠。在重要实施方案中，这些第二子层被夹在第一子层之间，使得硼子层不存在于所得掺杂的多晶硅层的外表面处。可选择地，多层堆叠以硼子层作为外表面层结束。然而这不是优选的。所有第一层的厚度不需要是相同的。特别地，底部第一层和/或顶部第一层可以具有不同的厚度。
优选地，第一时间段和第二时间段被选择为使得第一子层和第二子层的子堆叠具有至多50nm、至多20nm或甚至至多10nm的厚度。子堆叠的数目合适地在1-100、优选地2-75、更优选地5-50的范围内。优选较大数目的子堆叠，因为在退火后在掺杂的多晶硅上的掺杂剂的整体均匀性较好。
在一个实施方案中，对一批半导体衬底执行多层堆叠的沉积工艺，并且通常是完整的方法。如技术人员所知，将这种衬底以在相邻的衬底之间的合适间距在该处布置在被称为舟(boat)的工具上。特别地，已经发现该间距最多为8mm，更优选地最多为5mm。已经发现这样的窄间距可以改善在衬底上所得掺杂的硅层的厚度的均匀性。据信，以小间距的布置导致反应室内气体物质和/或温度的更均匀的分布。这样的均匀分布对于硼掺杂剂例如乙硼烷物质是特别期望的，因为这些掺杂剂增加了硅的有效生长速率，从而导致显著的不均匀的层。这些不均匀的层可以导致沿太阳能电池表面的不均匀的方块电阻率(sheetresistivity)分布，这将使其更难以蚀刻并且更难以施加金属触点，这两者可能都不利地影响电池效率。据发现，在距离减小时，方块电阻率的标准偏差改善并且变得非常好，而在大距离时，标准偏差不太理想。
在表1中示出了不同晶片距离的结果。对于连续地掺杂的多晶硅，清楚的是，没有可能的良好的标准偏差。对于多层掺杂的多晶硅层，方块电阻率被很好地控制，并且标准偏差随着晶片距离的减小而减小，这表明可以将多层掺杂的多晶硅应用于太阳能电池。
所得到的掺杂的多晶硅层的约10nm-400nm的总层厚度被认为适合用于在半导体衬底的后侧(即待组装到载体的侧面)使用钝化的触点。50nm-300nm的总层厚度是优选的。金属触点可以被设置有合适的金属化物以确保在组件中使用诸如导电粘合剂和焊料与连接材料的良好接触，所述金属化物任选地以作为硅化物的丝网印刷的银或铝的形式，例如硅化Ni，一种溅射金属，或者以镀覆的金属的形式，例如镍-铜堆叠。取决于太阳能电池结构的类型，多于一个触点被施加到后侧被认识是可行的，一些触点用作发射极触点，而其他的用作背面触点(back surface contact)。在另一个合适的实施方案中，在隧道电介质顶部的掺杂的多晶硅层的层厚度在10nm-100nm、优选地20nm-80nm或20nm-50nm的范围内。这在使用p型衬底的情况下例如在第二侧面处被认为是足够的。这样小的厚度与直接在半导体衬底的顶部上的导电层或与半导体衬底的上侧(top side)上的导电区域的组合也可以是可行的。这样的导电层或导电区域用于横向传导(lateral conduction)。这样的导电层本身可以是硼掺杂的多晶硅层。
小于100nm或甚至至多50nm的厚度被认为是在前侧(即暴露于太阳辐射的一侧)使用的选项。这样的厚度对于用作横向传导也可以是有吸引力的。由于掺杂的多晶硅的光学透明度受到限制，并且因此太阳能电池的效率迅速降低，所以较厚的厚度在前侧处倾向于是不利的，特别是当施加在大表面积上时。本发明的工艺的一个优点是可以设置具有低厚度的掺杂的多晶硅层，同时具有足够均匀的掺杂并且没有损坏下面的隧道电介质的风险。事实上，诸如扩散和注入等可选择的工艺对于硼掺杂的区域要求900摄氏度或更高的高退火温度以及很长的持续时间。这在多晶硅的厚度减小时对下面的隧道电介质显然是有害的。根据本发明，在不损坏下面的隧道电介质的情况下设置这样薄的掺杂的多晶硅层是完全可行的。此外，由于由薄层所产生的小厚度和规则性，多晶硅的晶畴将可能生长，这又提高了掺杂的多晶硅层的光学透明度。
在又另外的实施方案中，多层堆叠可以被进一步沉积以包含第三子层。在一个实施方案中，该第三子层是除硼之外的另一种掺杂剂。在另外的实施方案中，该第三子层是电介质层。合适地，这样的电介质层被界定在一对未掺杂的多晶硅的第一层之间。中间电介质层合适地是氧化物并且更合适地以使得允许空穴(或电子)的隧穿的厚度存在。这样的中间电介质层的引入被认为适合于进一步降低掺杂剂迁移到发射极区域的风险。
由隧道电介质和掺杂的多晶硅层产生的钝化的触点可以在各种位置被集成到太阳能电池中。最合适地，在第一实施方案中，钝化的触点被施加在衬底的第二侧面上。在一个实施方式中，隧道电介质与衬底的主体接触，所述衬底通常具有与掺杂的多晶硅层的极性相反的极性。钝化的触点于是起发射极区域的作用。在另一个实施方式中，衬底具有与掺杂的多晶硅层相同的极性。钝化的触点于是起基极触点(base contact)的作用。在另外的实施方式中，具有与掺杂的多晶硅层的极性相同的极性的导电层或导电区域邻近隧道电介质存在。钝化的触点于是起发射极触点的作用。
在第二实施方案中，钝化的触点被施加在衬底的第一侧面上。于是，其最合适地被用作发射极触点。原则上，其还可以被用作发射极区域。然而，由于掺杂的多晶硅层对于光不是透明的或不是完全透明的，所以期望的是，在第一侧面处的任何掺杂的多晶硅仅存在于有限的区域中。如果掺杂的多晶硅层被用作发射极区域，则这将显著减小发射极和基极(衬底)之间的结面积。
在其另外的实施方式中，该方法包括以下步骤：(1)至少在第一侧面上设置钝化部(passivation)；(2)至少在第一侧面上局部地打开(open)钝化部；(3)施加隧道电介质；(4)根据本发明设置掺杂的多晶硅层；(5)根据预定义的图案施加掩模层；以及(6)蚀刻掉未被掩蔽的掺杂的多晶硅层。该另外的实施方式利用了相对于钝化部的、更具体地相对于包括氮化硅层的钝化部的掺杂的多晶硅的选择性蚀刻。至少在第一侧面上的钝化部的局部打开例如通过激光烧蚀来实现。在另外的实施方式中，掩模层通过例如通过印刷金属膏(printed metal paste)的金属触点的局部沉积来施加。
如上文所讨论的，在一个另外的实施方案中，太阳能电池包括直接在衬底的顶部上的分别在衬底中邻近其第一侧面和/或第二侧面的表面的导电层或导电区域。更特别地，该层或区域通过隧道电介质与掺杂的多晶硅层分离。其被用于横向传导，并且其中特别地用作发射极。在至少两个不同的实施方案中，可以在隧道电介质的沉积之前将该导电层或导电区域直接设置到半导体衬底的表面上：作为衬底中的导电区域，以及作为另一个掺杂的多晶硅层。
可以如本领域技术人员已知的，例如利用扩散工艺，执行将导电区域设置到衬底中。另外掺杂的多晶硅层合适地作为一系列交替的未掺杂的硅的第一层和掺杂剂的第二层来沉积，并且随后退火。存在于衬底上的该掺杂的多晶硅层被认为适合作为用于下面的衬底的掺杂剂源。合适地，用于这样的另外掺杂的多晶硅层的退火步骤与用于施加在隧道电介质顶部上的掺杂的多晶硅层的退火步骤组合。在该实施方案中，隧道电介质最合适地是隧道氧化物，这允许通过热氧化来产生该隧道氧化物。多晶硅层和隧道氧化物的整个堆叠可以在单个反应室中被沉积。合适地，该另外掺杂的多晶硅层用作扩展层。其优选地不被图案化或至少比钝化的触点更少地图案化。
在一个另外的合适的实施方案中，掺杂的多晶硅层在横向方向上被图案化和电隔离。这在以下情况下是特别优选的：通常朝向具有相反电导率类型的区域的其他触点邻近掺杂的多晶硅层存在。合适地，用不同电导率类型的掺杂剂掺杂的另外的触点的这样的图案化和-任选的-设置作为在多层堆叠的沉积和退火之间的进一步处理来执行。从工艺集成角度来看，这是有利的。此外，可以更好地控制任何处理，即，用裸露的硅子层和硼子层(bare silicon sublayers and boron sublayers)蚀刻多层堆叠可以比蚀刻掺杂的多晶硅层更容易。
在一个实施方式中，该处理涉及将第二掺杂剂选择性地引入到多层堆叠中，该第二掺杂剂具有与第二子层的第一掺杂剂的极性相反的极性。合适地，第二掺杂剂以使得至少在第一区域中补偿第一掺杂剂的掺杂剂浓度被引入到多层堆叠中。因此，所得多晶硅层将在该第一区域中是基本上未掺杂的，或有效地掺杂有第二掺杂剂。
在另一个实施方式中，进一步处理包括选择性地去除多层堆叠。这之后，导电区域可以被生成到由于多层堆叠的选择性去除已经被暴露的衬底中。该实施方式提供了设计导电区域及其上的任何触点的甚至更大的自由度。这里，可以发生自对准，其中掺杂的多晶硅层和/或其上的保护层作为掩模。
合适地，本发明的退火在低于950℃的温度进行，并且优选地在675℃-950℃的范围内，例如825℃-925℃。被理解为是本发明的工艺的一个优点的是，与需要在扩散或注入工艺中的退火相比，低温退火是可行的。这样的低温退火还降低了损坏隧道电介质的风险并且降低了太阳能电池的其他零件的温度预算(temperature budget)。特别地，进行退火以便将多层堆叠转换成具有期望的掺杂分布的单个掺杂的多晶硅层。退火温度越高并且其持续时间越长，所得的掺杂分布越均匀。此外，掺杂分布(在垂直于衬底表面的方向上)可以通过子层的厚度而变化。
此外，退火可以具有与硼注入退火或硼扩散的持续时间相比较短的持续时间。合适的时间段是少于1小时，优选地10-50分钟，例如20-40分钟。如本领域中典型的，该时间段是指在预期温度退火的持续时间。不包括预热和冷却时间段。合适地，退火在与多层堆叠的沉积不同的反应室中进行。
在多层堆叠的沉积之后直接进行退火不是必需的。可以执行中间工艺步骤，诸如例如掺杂的多晶硅层的图案化，选择性设置相反极性的掺杂剂以便局部地补偿硼掺杂，和/或将另外的掺杂剂设置到衬底或其他暴露的层中。
优选地，本发明的方法采用低压化学气相沉积设备来实施，该低压化学气相沉积设备包括反应室、在反应室中施加低于大气压的压力的装置以及用于使前驱气体进入室中的第一入口装置和第二入口装置，所述第一入口装置被预定义用于硅前驱气体并且所述第二入口装置被预定义用于掺杂剂前驱气体，入口装置设置有用于控制所述硅前驱气体和所述掺杂剂前驱气体的入口的阀。该设备还包括配置成用于控制入口装置的控制器。根据本发明，配置控制器以便布置其中硅前驱气体进入反应室的第一时间段和其中掺杂剂前驱气体进入反应室的第二时间段。更特别地，第二入口装置包括分配器装置，该分配器装置联接到进入反应室的第一入口和第二入口。
这样的装置的使用具有的优点是，诸如乙硼烷的掺杂剂前驱气体被适当地散布在反应室内。由此确保的是，衬底上的均匀性将得到改善。这在反应室被配置成用于同时加工大量衬底时是特别有益的，例如，在单个批次中500个或更多或者甚至1000个或更多个衬底。布置在一个或更多个所谓的晶片舟(wafer boat)中的各个衬底之间的距离在其中是相对较小的，优选地至多8mm，更优选地至多5mm或甚至更小，例如2mm、3mm或4mm。
合适地，该设备还被配置成用于生成热氧化物。此外，还被认为合适的是，存在用于去除气体的去除装置，所述气体例如未使用的前驱气体和在沉积(反应)之后剩余的任何气体。合适地，去除装置被配置成使得这样的气体的浓度被减小到基本上零。例如，可以使用惰性气体来冲洗反应室。此外，去除装置可以使用真空来主动地从反应室中去除气体。
反应室优选地是所谓的卧式类型，这是制造太阳能电池的优选的选择。然而，本发明可以可选择地应用于立式类型的反应室中。该设备还包括加热装置以获得期望的操作温度，以及用于将装载有衬底的晶片舟引入反应室和将该晶片舟从反应室移除的移动装置。
附图的简要介绍
将参考附图和实施例进一步阐明本发明的方法和太阳能电池的这些和其他方面。附图不是按比例绘制的，并且纯粹是为了说明的目的。不同附图中的相同附图标记指的是相同的或相应的部件。在这里：
图1A-图1E以图解横截面图示出了本发明的方法的第一实施方案以及两个所得装置；
图2A-以图解横截面图示出了本发明的方法的第二实施方案以及所得装置；
图3A-图3B以图解横截面图示出了本发明的方法的第三实施方案以及所得装置；
图4以图解横截面图示出了本发明的第四实施方案，所得装置；
图5和图6以图解横截面图示出了本发明的第五实施方案和第六实施方案；
图7示出了使用多层沉积方法在掺杂的多晶硅层中的掺杂分布，以及
表1示出了作为掺杂方法和衬底距离的函数的方块电阻率和方块电阻率的标准偏差。
所示实施方案的讨论
图1A-图1D以横截面图示出了根据本发明的方法的第一实施方案的若干步骤。对于所有横截面图，在横截面的左侧和右侧的虚线指示仅示出整个太阳能电池的一部分并且不是电池的边缘。图1A示出了具有第一侧面10和相对的第二侧面20的衬底100，第一侧面10是太阳能电池的意图作为用于接收光的主侧面的前侧。衬底优选地是半导体衬底，例如单晶硅衬底。然而不排除使用另一种类型的衬底。虽然衬底的第一侧面10被示出为平面的，但通常不是这种情况，并且可以存在纹理化，例如通常施加在用于太阳能电池的衬底的前侧上的纹理化。
在该实施方案中，衬底100包括轻微p型掺杂的主体层(bulk layer)和前表面区域11。该表面区域11优选地是n型掺杂的并且构成太阳能电池的发射极。在该实施方式中，主体层100的掺杂和前表面层11的掺杂具有相反的类型，即p型和n型。在另一个实施方式中，主体层100和前表面层11也是相反的类型；但是交换的，即n型和p型。在又一个实施方式中，主体层100的掺杂具有与前表面层11相同的类型。这些层的掺杂水平在本领域中本身是已知的。衬底在其第一侧面处覆盖有钝化部12，钝化部12通常包括氧化物层和抗反射涂层。
衬底100还可以在其后侧20处设置有后表面层(图1中未示出)。当存在时，其是高度掺杂的，如本身对技术人员已知的那样。后表面层是衬底100内的掺杂有n型或p型的区域。合适地，在本实施方案中，表面层将具有与衬底100相同的极性，因此是p型。
图1A还示出了在第二侧面20处电介质13的存在。根据优选实施方案，绝缘层13以适合起隧道电介质的作用的厚度被设置。这意味着通常最高达约3nm的厚度。对于具有小于3nm的厚度的隧道电介质，穿过电介质的隧道电流强烈依赖于厚度。因此厚度需要被很好地控制。太薄的电介质可能不能足够好地钝化硅，而太厚的电介质不能传导所需的太阳能电池电流。用于沉积隧道电介质的技术本身是已知的。例如，可以借助于化学氧化、热氧化或原子层沉积来沉积隧道电介质13。合适地，绝缘层13是氧化物，但这不被认为是必需的。
图1B示出了多层堆叠的沉积结果。这里，硅子层21、22、23和掺杂剂子层31、32是交替地沉积的。掺杂剂优选地是硼，但不排除其他掺杂剂。合适地，以基本上纯的形式，即纯硅和纯掺杂剂，施加这些子层。然而，它们还可以作为混合物施加，其中主要存在一种元素。在图1B的实施方案中，示出了夹在硅子层21、22、23之间的两个掺杂剂子层31、32。认为优选的是，形成掺杂的多晶硅层(堆叠)30的子层的堆叠具有硅子层21作为其底层，即在与下面的隧道电介质13的界面处，以及硅层23作为其顶层，即在第二侧面20处。然而，子层的数目可以存在进一步设计的可能性并且可以取决于应用。合适地，掺杂剂子层31、32的数目在从1至100的范围内。优选地，掺杂剂子层的数目至少为2，这可以提供掺杂剂在掺杂的多晶硅层堆叠30中更好的分布。合适地，子层的数目是在2-80或5-50的范围内。此处的上限取决于掺杂的多晶硅层堆叠30的总厚度以及期望的掺杂剂浓度和可用的加工时间。多层堆叠保持原样，其已经被退火。
优选地，掺杂剂子层31、32以相对薄的子层的形式被设置，例如具有在0.1nm-5nm或甚至0.1nm-2nm范围内的厚度。在均匀性和掺杂剂浓度方面，已经发现采用这样的薄层的良好的结果。已经通过显微分析(即TEM、SEM及类似分析)观察到，最初生长的掺杂剂子层具有非常规则的微观结构。仅在随后的退火之后，掺杂剂子层31、32和硅层21-23合并，即相互扩散发生。由此，本发明的益处之一是可以通过退火预算(即温度和持续时间)来控制相互扩散的程度。将掺杂剂子层31、32封装(encapsulation)在硅层21-23内的另外的优点是可以在退火之前进行进一步加工。因此，可以利用多晶硅的众所周知的加工性能而没有掺杂剂和其他层的任何最佳污染的任何泄漏风险。这还允许恰好在沉积多晶硅之前通过热氧化来沉积隧道电介质，这是被认为非常有利于良好的隧道电介质厚度控制的方法。
在本实施方案中，该优选实施方案的多层堆叠在LPCVD设备中被沉积。合适地，衬底以相互窄的间距被布置在该设备中，所述间距例如小于8mm，优选地小于5mm，更优选地小于3mm。间距在衬底被布置在保持器中时发生，所述保持器还被称为晶片舟。使用小间距允许LPCVD设备的显著的生产能力提高，同时该层的掺杂特性显著增强。令人惊奇地，横跨衬底的掺杂特性的均匀性随着衬底之间的间距的减小而得到改善。此外，使用LPCVD设备来施加多层堆叠还允许在沉积多层堆叠之前在相同的LPCVD沉积设备中先热生长的隧道氧化物。这允许隧道电介质的非常好的厚度控制，这是对于允许其中需要穿过隧道电介质的空穴电流的太阳能电池的良好操作所需的。
清楚地观察到，硅的结构取决于其沉积温度。在500℃的沉积温度，没有晶粒发展发生并且硅保持为无定形的。随着温度的升高，晶粒可能生长。高于600℃时，层被认为是多晶硅，即由具有不同取向的多于一个单个晶粒或晶畴构成的晶体硅层。在较高的生长温度，晶畴尺寸增大。此外，退火可能引起重结晶，这导致硅层的结晶度提高，同时如果该层被沉积为主要是无定形的。然而，刚好在相变之下的微晶的形成和生长似乎是柔性的(flexible)并且高度依赖于压力和其他沉积条件。例如已知的是，在LPCVD和低生长速率的情况下相变温度较低。根据本发明，优选的是，掺杂剂子层31、32存在于是至少部分地晶体的硅层之间。优选的是530℃-600℃的沉积温度，优选地与低于大气压的压力组合。这是在稍低于所述相变温度的温度。设置无定形膜被认为是有益的，因为其平坦的表面使得随后能够沉积规则的掺杂剂膜，特别是硼膜。然而，由于多晶硅的薄膜布置以及可能的硼膜的影响，相信在沉积工艺的过程中发生微晶的形成和生长。确切的机制是未知的，但这可能是对所得到的层堆叠在掺杂剂的扩散方面的意想不到的良好性能的解释。硅子层21-23的多晶硅特性被认为与衬底之间的层沉积的均匀性相关。
此外，根据本发明的实施方案，子层的沉积在单个沉积室中发生，其中温度和压力被适当地控制，并且可以在整个沉积工艺期间保持恒定。优选地，沉积温度对于硅子层和掺杂剂子层两者都是相同的。将理解的是，多层堆叠30的优选地所有子层在单个沉积室中的该沉积有益于效率和层品质。已经发现合适的是，掺杂剂子层31、32和(多晶)硅子层21-23的形成分开发生。因此，在优选实施方案中，在引入掺杂剂前驱物(例如乙硼烷)之前，将反应室清空硅前驱气体(例如硅烷)。在形成掺杂剂子层之后，反应室可以再次被清空以继续沉积随后的硅子层。在沉积掺杂剂子层之后的这种反应室的清空对于本发明看来不是必要的。
虽然对于所有子层使用单个沉积室是最简单和最有效的解决方案，但显然不排除使用联接的沉积室(即具有恒定的气体组成和用于移动衬底的系统)和/或不排除掺杂的多晶硅堆叠20以两个、三个、四个或五个序列(事实上以有限数目的序列，例如从2-8个)来沉积。在进行中间加工步骤(例如掺杂的层堆叠30的图案化去除)的情况下，或者在后续步骤中将施加另一种掺杂剂气体(具有相反的极性)的情况下，或者出于优化的原因，堆叠在一系列不同的温度被沉积的情况下，使用多于一个序列看来是有益的。特别地，第一“子堆叠”可以在较高的沉积温度沉积，例如630℃，以确保高度的多晶性(poly-crystallinity)，而第二“子堆叠”然后在较低的沉积温度沉积，例如570℃，这允许生长较薄的掺杂剂层。如果需要，可以在更高的沉积温度再次沉积第三“子堆叠”。预计每个这样的子堆叠包括多于一个交替的子层，但是第一子堆叠和第二子堆叠仅包含单个多晶硅层完全是可行的。
此外，硅子层21-23和掺杂剂子层31、32的厚度关于堆叠是适当均匀的，即至少基本上全部硅子层21-23以第一厚度沉积并且至少基本上全部掺杂剂子层31-32具有第二厚度。然而，取决于意图的应用，可以设想厚度的变化。在这个图1A-图1E中，意图的应用是用作后面的背表面场或后发射极触点。在那些情况下，期望掺杂剂在“竖直”方向(垂直于第二侧面20)的均匀分布。于是，子层厚度的变化不被认为是有益的，其中对于底部子层和顶部子层21、23可能是例外。
据观察，化学气相沉积的使用通常将导致层在衬底的两个侧面10、20处的沉积。在本图1B中，示出了在第二侧面20上的沉积。因此，在该实施方案中，在第一侧面上的沉积的层堆叠被去除，例如通过蚀刻在第二侧面10上的任何堆叠而同时保护第二侧面和/或借助于单侧面加工，例如以单侧面蚀刻工具的单侧面加工。
图1C示出了在退火步骤之后的衬底—即产生掺杂的多晶硅层30的最后步骤。如该图1C中所示，多层堆叠被转变成单个掺杂的多晶硅层30。如将参照图6和图7更详细解释的，最终的微观结构取决于退火的持续时间和温度。在一些实施方案中，掺杂剂子层31、32仍然可以在所得装置中是可识别的，特别是借助于对作为深度(在竖直方向上的位置)的函数的掺杂剂浓度的分析。特别地，可以获得具有对应于掺杂剂子层31、32的最大浓度和在多晶硅子层21-23内的最小浓度的掺杂分布。在其他实施方案中，掺杂剂子层31、32和至少一些硅子层21-23可以被充分混合，这导致基本上平坦的掺杂分布。
已经发现的是，设置硼掺杂的多晶硅层作为具有交替沉积的硼层和硅层的多层堆叠降低了对于使硼扩散穿过整个多晶硅层所需的退火的温度预算。这被认为对于以下是非常重要的：防止硼穿透隧道电介质的影响并且因此保持硼掺杂的多晶硅钝化的触点的钝化特性。交替沉积的硼层和硅层的多层堆叠的另一个优点是可以控制潜在的向外扩散。如果沉积多层堆叠的序列以硅层结束，则可以显著地限制硼向退火炉(anneal furnace)中潜在的向外扩散。硼向外扩散可以通过反向掺杂其他n型掺杂区域来负面地影响太阳能电池的其他部件。如果沉积多层堆叠的序列以硼层结束，则向外扩散机制可以被用于掺杂太阳能电池的其他部件。
图1D示出了在制造太阳能电池的最后步骤之后的衬底，其中多于一个金属触点101被施加在太阳能电池的前方的第一侧面上，而在第二侧面处，在掺杂的多晶硅层堆叠30的顶部上施加一个或更多个触点102。金属触点101和102在本文中作为图案化的层被示出。这可以通过丝网印刷或通过沉积并且随后蚀刻或通过局部沉积例如借助掩模，诸如在电镀工艺中，来实现。金属触点101的金属优选地被选择为使得其形成与太阳能电池的主体100的良好接触，而金属触点102优选地被选择以能够形成与下面的多晶硅的良好接触(参见图1D)。合适的材料可以包括钨(W)、钛(Ti)、镍(Ni)、银(Ag)或铝(Al)或铜(Cu)。虽然提到的是金属触点，但不排除这样的金属触点作为含金属的化合物被沉积。将理解的是，金属触点的界定是有益的，但仍然是任选的。清楚地观察到，进一步加工成太阳能电池涉及设置电池钝化部和金属化物及其到衬底中和在衬底上的触点，所述电池钝化部和金属化物通常还被称为“后端”，与装置的界定的“前端”相反。术语“太阳能电池”因此在本申请的上下文中被用于指已准备好装运和/或组装的完成的太阳能电池。
图1E示出了设置有可选择的电池钝化部的太阳能电池。这里，掺杂的多晶硅层30覆盖有透明的导电层15。多于一个金属触点102在透明的导电层15的顶部被设置。透明的导电层例如包含氧化铟锡，但是可以包含如技术人员已知的任何其他透明且导电的材料。如此获得的太阳能电池被设想为其中第一侧面10是用于接收光的主侧面。此外，第二侧面20也将收集光，由此形成所谓的双面太阳能电池。由于第二侧面20被设置有多于一个发射极触头102，所以来自后侧的光不被金属阻挡。
双面电池的另一个选项是层15是电介质，例如诸如氮化硅或氧化硅或电介质的组合。在这样的情况下，后触点102将延伸穿过电介质以形成与硅层30的直接接触。这种构造还允许丝网印刷技术，其中金属膏在带式炉烧制步骤期间穿过电介质。硅层30将需要足够厚，以使得丝网印刷的金属不会烧穿硅层并损坏下面的隧道电介质。
第二实施方案
图2A示出了太阳能电池工艺序列中的中间步骤。该视图是图解横截面图，其中竖直的虚线代表整个太阳能电池的切口(cut-out)。为了清楚起见，该装置以半制成形式示出，以便指示太阳能电池加工步骤定义太阳能电池的方式。在主要的第一侧面10处—意图用于主要接收阳光，该装置具有掺杂区域11和抗反射层12。衬底100的第一侧面10可以被纹理化以增加光接收。在该实施方案中，衬底100在第二侧面20处被设置有多于一个掺杂的多晶硅层部分30。掺杂的多晶硅层部分被保护层50覆盖。隧道电介质13存在于掺杂的多晶硅层部分30和衬底100之间。层部分30形成互相交叉的发射极的组(interdigitated set ofemitter)。任选地，掺杂的多晶硅层30还可以被施加在第一侧面10上，合适地代替掺杂区域11。如在第一实施方案中那样，层堆叠30包括硅子层和硼子层(未单独用附图标记指示)以及在此图2A中未示出的掺杂剂子层。多晶硅触点通常彼此连接以允许例如通过多晶硅层30的横向延伸部分来有效地连接至图中未示出的太阳能模块。
保护层50可以使用例如PECVD设备被均匀地沉积，并随后被图案化。可选择地，保护层50可以使用例如丝网印刷被施加并且定义为掩模。保护层50可以包含诸如氮化硅、氧化硅、氧化钽、氮化钛的一种或更多种材料，而不希望将保护层限制为氮化物。保护层50已经根据第二侧面20上的预定义图案被图案化，这保护发射极触点30。保护层的图案化定义可以通过例如丝网印刷来施加。如在此图2B中所示，保护层还用作蚀刻掩模。化学蚀刻被用于局部地去除多晶硅层。可选择地，可以通过蚀刻膏或通过激光烧蚀将掺杂的多晶硅层堆叠30局部地去除，直到下面的衬底100。
图2A和图2B进一步示出了在互相交叉的掺杂的多晶硅层30之间的凹部70的存在，该凹部70延伸到衬底100或延伸进入衬底100中，或任选地延伸到隧道电介质13。这些凹部70可以通过局部激光烧蚀或局部蚀刻来产生。局部蚀刻也可以通过蚀刻膏来实现，所述蚀刻膏被施加在预定位置70处以局部地蚀刻掉多晶硅。在图2A和图2B中，凹部70被示出为仅多晶硅层30的凹部，但是该工艺可以以凹部深得多地进入衬底100的方式实施。这样的较深的凹部可以是有利的，因为其导致在多晶硅触点30和—导电的—主体区域40之间的较大的物理分隔。有效地，多晶硅触点30在该实施方案中是发射极触点，而主体区域40例如构成背表面场的一部分。因此，在接触区域30和主体区域40中的掺杂剂具有相反的极性。
主体区域40合适地是n型掺杂的，并且更优选地是磷掺杂的。这样的掺杂可以通过各种方法来提供，例如用管扩散、离子注入、掺杂玻璃沉积(doped glass deposition)、通过丝网印刷油墨或通过另一种掺杂的多晶硅沉积。在这些掺杂方法之后，它们随后可能必须使用退火炉、采用高温步骤来退火，在所述高温步骤期间，磷掺杂剂扩散到主体中。在此步骤期间，保护层50防止磷掺杂剂扩散到硼掺杂的多晶硅中。该退火步骤还可以被用于将多层堆叠转换成多晶硅掺杂层30。
在打开多晶硅层之后，可以形成主体区域40。这里，保护层50用来保护多晶硅发射极30免受主体区域40的掺杂剂(优选地磷)的污染。在其中磷在扩散过程中被施加的一个合适的实施方式中，磷扩散同时用作用于多晶硅层30的退火步骤。可选择地，保护层用作注入掩模(implantation mask)，保护发射极区30不被注入。随后，进行热退火以同时退火多晶硅发射极30以及驱动注入的磷掺杂并消除注入损伤。
图2C示出了在进一步加工成钝化的太阳能电池和界定金属触点之后的最终的太阳能电池装置。在清洁该装置之后，例如以湿法处理的清洁，在太阳能电池的后侧20处形成钝化层80，接着是金属触点形成101和102。发射极触点102连接到多晶硅区域并且主体触点101连接到主体扩散区域。存在钝化层80，钝化层80在丝网印刷的触点在带式炉中被烧制的情况下使主体区域钝化并且还用作用于烧制过程的氢源。钝化层80在PECVD设备中被沉积在太阳能电池的后部并且将包含氮化硅并且任选地还包含氧化硅。作为选项，层80包含保护层50，即保护层50在沉积钝化层80之前不被去除。
第三实施方案
图3A示出了产生互相交叉的装置的另一种方式。在这个实例中，硼掺杂的多晶硅被磷局部地过度补偿。这可以例如通过使用保护掩模50并随后沉积磷玻璃(phosphorousglass)或通过离子注入来实现。随后的退火驱动掺杂剂进入多晶硅层堆叠30中，这局部地产生磷n型区域60。在其中选择掺杂剂的量使得来自掺杂剂层60的掺杂剂过度补偿在多晶硅层30中的相反极性的掺杂剂。因此，在作为在沉积的堆叠30中具有硼子层的掺杂剂层60的磷硅酸盐玻璃(PSG)的优选实例中，进入多晶硅层30中的磷掺杂剂的量使得多晶硅层将变为局部地N型(即磷)掺杂的而不是P型(即硼)。再次，在该实施方案中，用于多晶硅层30的退火可以与用于磷n型区域60的退火组合。
在图3B中示出了该第三实施方案的最终太阳能电池。这里一系列的触点101、102—典型地互相交叉地布置—被形成，触点101是主体或背表面场(BSF)触点，并且第二触点102是与发射极多晶硅层的触点。在多晶硅层上沉积有钝化层80，该钝化层80保护该层免受氧化。钝化层80在该实施方案中包含氮化硅以及任选地还包含氧化硅，并且可以包含氢以用于在烧制金属化物膏之后更好地钝化太阳能电池。作为选项，钝化层80仍然包含保护层50。层80被认为对于太阳能电池的操作不是必需的，并且因此可以任选地被省略。
第四实施方案
图4以横截面图再次示出了另外的实施方案。根据图4中所示的实施方案，在隧道电介质和第二多晶硅层30之前设置第一硼掺杂区域14。区域14在此存在于隧道电介质层13下方。掺杂的多晶硅层30存在于隧道电介质13上方。在该实施方案中，区域14用于发射极的横向传导，即作为扩展层。如先前所述的再次由多层制成的掺杂的多晶硅层30用于将金属触点102与导电区域互连。区域14、隧道电介质13和多晶硅层30在单个工艺管(processtube)中以单个序列被形成，由此简化了整个发射极界定。可选择地，第一掺杂区域14与隧道电介质13和掺杂的多晶硅层30分开形成。第一掺杂区域14可以通过不同的掺杂方法例如硼扩散、APCVD或离子注入来形成。该实施方案允许更薄的掺杂的多晶硅层，这被认为对于产出时间是有益的，特别是当使用LPCVD设备用于多晶硅沉积时。此外，由于厚度减小，该实施方案导致较低的光吸收，这甚至可能是更重要的。
第五实施方案
图5以横截面图示出了与第四实施方案类似的第五实施方案。在该实施方案中，衬底100中的导电区域14已经被直接界定在衬底100的顶部上的另外掺杂的多晶硅层141所替代。该另外掺杂的多晶硅层141可以以与另一掺杂的多晶硅层30相同的方式沉积，但这完全不是必要的。实际上，穿过隧道电介质13扩散的风险对于在另外掺杂的多晶硅层141中的硼掺杂剂来说将较小。交替的沉积仍然被认为是有益的，例如为了在衬底100和界定结的多晶硅层141之间获得界限非常明确的界面。此外，通过用基本上未掺杂的硅层开始交替沉积，可以产生具有较低掺杂水平的区域—进一步取决于退火条件。这在p区域和n区域之间产生了基本上本征的层。在此优选的是，另外掺杂的多晶硅层141、隧道电介质13和掺杂的多晶硅层30的整个层堆叠在LPCVD设备中在单个反应室中被沉积。
第六实施方案
图6以横截面图示出了第六实施方案。这里，钝化的触点130被施加到衬底100的第一侧面10。在图6中所示的实施方案中，该钝化的触点对存在于第二侧面20上的钝化的触点30是附加的。更特别地，图6的实施方案包括图5的第五实施方案的全部特征。然而，这不是必要的。在第一侧面10上的钝化的触点130可以例如被施加于图1E中所示的双面电池结构。
除了金属触点102之外，在第一侧面10上的钝化的触点130的制造合适地在第二侧面上的制造完成之后开始。示出的电池结构通过局部地打开钝化部12来制备，例如使用激光烧蚀或激光蚀刻局部地打开钝化部12。钝化部12的打开以使得暴露衬底100中的第一区域11的方式进行。然后，衬底被带入LPCVD反应器中，以生长隧道氧化物113和交替沉积的硅子层和掺杂剂子层的多层堆叠30。随后使该结构退火以形成掺杂的多晶硅层130。合适地，该退火还被用于存在的任何其他多晶硅层30的退火。在此阶段，多晶硅层130将在第一侧面10和在第二侧面20两者处覆盖整个太阳能电池。然后施加掩模图案150，并且相对于下面的钝化层12、80蚀刻掉掺杂的多晶硅层130。最合适地，该掩模图案已经构成第一侧面10上的金属触点。然而，这不被认为是必要的。尽管多晶硅层30、130两者都可以含有硼作为掺杂剂，但这完全不是必要的。这两者中一个可以含有磷掺杂剂。
实施例
用具有如图1C和图1D中所示的配置的测试结构完成初步结果。使用单晶硅衬底，其以对于技术人员常规的方式被n型掺杂。将多于一个衬底提供到LPCVD设备的反应室中。然后根据本发明加工衬底。通过热氧化施加厚度为1.5nm的隧道电介质。此后，施加硅层和硼掺杂剂层的多层堆叠。多层堆叠以硅层开始和结束。硼掺杂剂层的总数是9。多层堆叠的总厚度是约400nm，其在10个多晶硅层上平均分配。硼掺杂剂层比较薄。没有施加保护，使得多层堆叠以相同的方式在硅衬底的两侧上生长。随后进行退火。
图7示出了使用对于两种不同退火所得到的衬底的电化学容量伏安法(Electrochemical Capacity Voltammetry)获得的掺杂分布。第一衬底被给予在800℃的温度持续30分钟的退火。第二衬底被给予在900℃持续30分钟的退火。第一衬底和第二衬底已经以相同的方式制备。为了便于理解，图7中指示了多晶硅层、隧道电介质和主体硅衬底的位置。清楚可见的是，多晶硅层中的掺杂剂浓度远高于隧道氧化物中的或主体硅中的掺杂剂浓度。实际上，在多晶硅层堆叠中的掺杂剂浓度在4.1019和2.1020(原子/cm3)之间变化。其在隧道氧化物中是约1.1019，并且在距离与隧道氧化物的界面约150nm处下降到1017。这与退火温度无关。这似乎表明，改进的稳定性不仅仅是较低温度预算的结果，而且还是不同微观结构的结果。
已经看到800℃的退火温度的第一衬底的掺杂分布包括相对于掺杂剂浓度的一系列的峰和谷。掺杂剂峰对应于最初沉积的硼掺杂剂层的位置。峰的斜率是连续的。这表明硼掺杂剂子层和多晶硅层在退火过程中已经合并成单层。另外，明显的是，掺杂剂峰全部具有基本上相同的高度。这意味着基本上没有发生从多晶硅层的顶部和中部向隧道氧化物的硼迁移。
已经看到900℃的退火温度的第二衬底的掺杂分布几乎是平的。似乎靠近隧道氧化物的掺杂剂浓度略高，但变化量小于2倍。仔细的检查还表明，在掺杂剂子层被沉积的位置处的掺杂剂浓度仍略高于相邻硅子层中的掺杂剂浓度。
表1包括来自后续实验的数据。这里，在通过连续掺杂或通过交替设置多晶硅子层和硼子层而沉积的硼掺杂的多晶硅层之间进行比较。通过向硅烷前驱物中加入以3％的浓度的乙硼烷前驱物(B2H6)来施加连续掺杂。此外，该实验在单独的衬底之间以不同间距来重复，更确切地，2mm、4mm和8mm。表格指示在退火之后的平均方块电阻Rs，av(以Ω/□(Ω/square))和标准偏差(SD)，以Ω/□计。这个电阻是用四点探针对于在单个衬底上7×7点测量的。
从这些数据中明显的是，平均方块电阻在本发明中明显低于现有技术中的。这是直接的优势。此外，且更重要地，标准偏差显著降低到低于10Ω/□的水平。这明显是很好的结果，这表明该方法在太阳能电池的工业生产中是可行的。进一步证实，当减小衬底之间的间距时，平均方块电阻和标准偏差两者都进一步降低。这是非常令人惊讶的，因为在比较实施例中，相反的趋势是可见的：在间距减小的情况下方块电阻更高并且标准偏差更高。
总之，本发明提供了用于沉积掺杂的多晶硅层的新工艺。根据本发明，掺杂的多晶硅层通过交替地沉积硅的第一子层和第二掺杂剂子层的多层堆叠并且随后退火而形成。这特别适用于形成p型掺杂的、特别是硼掺杂的多晶硅层。根据众所周知为具有足够低的电阻以可用作导电材料的高掺杂硅，硼掺杂的浓度在本文中是足够高的。这是明显高于通常施加于主体衬底的低掺杂水平的掺杂浓度。多层堆叠包括多于一个的第一子层和第二子层，例如每个5-50个子层的堆叠。第一子层具有比第二子层大的厚度，但仍然具有有限的厚度，合适地小于50nm，并且优选地甚至小于10nm。可以在退火后转变成单个掺杂的多晶硅层的所得到的层堆叠允许均匀的掺杂而没有掺杂剂，即硼，明显迁移到下面的隧道电介质中的风险，从而显著改善了下面的衬底的钝化。还被称为多层堆叠的掺杂的多晶硅层堆叠以及所得到的掺杂的多晶硅层—其中子层仍然可以被区分—例如适合用作太阳能电池中的发射极触点或发射极扩展层。但是，不排除可选择的应用。
在一个合适的实施方案中，多层堆叠在LPCVD设备中被沉积，在该LPCVD设备中衬底间隔小于8mm，优选地小于5mm，更优选地小于3mm。这允许LPCVD设备的显著的生产能力提高，同时该层的掺杂特性显著增强。此外，使用LPCVD设备来施加多层堆叠还允许在沉积多层堆叠之前在相同的LPCVD沉积设备中先热生长隧道电介质。这允许隧道电介质的非常好的厚度控制，这是对于允许其中需要穿过隧道电介质的空穴电流的太阳能电池的良好操作所需的。
根据第一方面，本发明涉及制造太阳能电池的方法，该方法包括以下步骤：(1)提供具有第一侧面和第二侧面的半导体衬底，该第一侧面意图作为用于接收光的主侧面；(2)在衬底的至少一个侧面上设置隧道电介质；(3)向衬底上设置掺杂的多晶硅层，该掺杂的多晶硅层通过隧道电介质与衬底分离；以及(4)将衬底进一步加工成太阳能电池。在此，设置掺杂的多晶硅层包括借助于低压化学气相沉积(LPCVD)交替地沉积第一子层和第二掺杂剂子层的多层堆叠，并且随后将多层堆叠退火成掺杂的多晶硅层，所述第一子层主要包含硅并且所述第二掺杂剂子层包含硼。
根据可以与前述方面组合的第二方面，多层堆叠包括2-200个，优选地5-100个掺杂剂子层。
根据可以与前述方面中任一项组合的第三方面，第一子层和第二子层的交替沉积在单个反应室内通过改变前驱气体向反应室中的注入而发生。
在第三方面的优选实施方案中，在第一时间段中将硅前驱气体引入到反应室中，并且在第二时间段中引入掺杂剂前驱气体，其中第二时间段短于第一时间段，优选地是第一时间段的至多10％。
在其另外的实施方案中，在第二时间段期间中断硅前驱气体的引入，并且其中在引入掺杂剂前驱气体之前，反应室被清空，至少基本上被清空硅前驱气体。
在可以与前述方面中任一项组合的第四方面中，对一批半导体衬底进行单次沉积工艺，其中邻近的半导体衬底以至多8mm、更优选地至多5mm的间距布置。
在可以与前述方面中任一项组合的第五方面中，第一子层和第二子层的沉积在500℃-700℃，优选地550℃-600℃的范围内的温度发生。在其优选的实施方式中，沉积在其中第一子层最初以无定形形式沉积并且其中微晶的形成和生长继续进行的温度发生。
在可以与前述方面中任一项组合的第六方面中，退火温度低于950℃，优选地在600℃-925℃的范围内，优选地在800℃-925℃的范围内。在其优选实施方式中，退火具有小于1小时，优选地10-50分钟，例如15-30分钟的持续时间。
在可以与前述方面中任一项组合的第七方面中，隧道电介质是热生长氧化物，所述热生长氧化物在与其中掺杂的多晶硅的多层堆叠被沉积的相同的反应室中生长。
在可以与前六个方面中任一项组合的第八方面中，隧道电介质在进入LPCVD设备之前生长。例如，隧道电介质是在原子层沉积设备中制成的AlOx。
在可以与任何前述方面组合的第九方面中，掺杂的多晶硅层被设置在衬底的第二侧面上。在第一实施方案中，在沉积隧道电介质之前，将导电区域邻近于第二侧面施加到衬底中，所述导电区域包括具有与掺杂的多晶硅层相同极性的掺杂剂。在可选择的或另外的实施方案中，在沉积隧道电介质之前，将另外掺杂的多晶硅层设置到衬底的第二侧面上。合适地，另外掺杂的多晶硅层通过交替沉积第一层和第二层来沉积，所述第一层主要包含硅并且所述第二层包含掺杂剂。优选地，另外掺杂的多晶硅层、隧道电介质和掺杂的硅层全部在单个反应室中被沉积。
在可以与前述方面中任一项组合的第十方面中，隧道电介质和掺杂的硅层在衬底的第一侧面上作为发射极触点被设置。在一个实施方式中，该方法包括以下步骤：(1)至少在第一侧面上设置钝化部；(2)至少在第一侧面上局部地打开钝化部；(3)施加隧道电介质；(4)设置掺杂的多晶硅层；(5)根据预定义的图案施加掩模层；以及(6)蚀刻掉未被掩蔽的掺杂的多晶硅层。优选地，掩模层通过例如通过印刷金属膏局部沉积金属触点来施加。
在可以与前述方面中任一项组合的第十一方面中，在多层堆叠的沉积和退火之间进行对衬底或多晶硅层的进一步处理。合适地，该进一步处理包括将第二掺杂剂选择性地引入到多层堆叠中，第二掺杂剂具有与第二子层的-第一-掺杂剂的极性相反的极性，其中第二掺杂剂以使得至少在第一区域中补偿第一掺杂剂的掺杂剂浓度被引入到多层堆叠中。优选地，该进一步处理包括选择性地去除多层堆叠。在一个另外实施方式中，该进一步处理还包括在由于选择性地去除多层堆叠而暴露的衬底中生成导电区域。
在第十二方面中，本发明涉及采用根据前述方面中任一项的方法可获得的太阳能电池。
在第十三方面中，本发明涉及太阳能电池，该太阳能电池包括设置有第一侧面和第二侧面的半导体衬底，所述第一侧面意图作为用于接收光的主侧面，其中衬底在至少一个侧面上设置有硼掺杂的多晶硅层，所述硼掺杂的多晶硅层通过隧道电介质与衬底分离，其中掺杂的多晶硅层包括具有一系列的掺杂峰的掺杂分布，掺杂峰对应于沉积在第一硅子层之间的第二掺杂剂子层的位置。
在可以与前述两个方面组合的第十四方面中，掺杂分布在夹在两个邻近的第二硼子层之间的第一硅子层内具有局部最小值，其中在掺杂峰中的掺杂浓度与局部最小值的比率是至多100，优选地至多10。
在可以与前述三个方面中任一项组合的第十五方面中，掺杂的多晶硅层被图案化并且在横向方向上电隔离。
在可以与前述四个方面中任一项组合的第十六方面中，掺杂的多晶硅层具有至多600nm的厚度，例如在10nm-500nm的范围内，优选地在50nm-300nm的范围内的厚度。
在可以与前述五个方面中任一项组合的第十七方面中，第一硅子层的数目是至少两个并且第二硼子层的数目是至少一个，其中更优选地，第一硅子层的数目是至少三个并且第二硼子层的数目是至少两个，其中第二硼子层被夹在一对第一硅子层之间。优选地，第二硼子层的数目是在2-100、优选地5-50的范围内。
在可以与前述六个方面中任一项组合的第十八方面中，第一硅子层和第二硼子层的子堆叠的厚度小于50nm。优选地，第二硼子层的厚度在沉积后是至多3nm，优选地至多1nm，例如0.1nm-0.5nm。
在第十九方面中，本发明涉及低压化学气相沉积(LPCVD)设备，该设备包括反应室、用于在反应室中施加低于大气压的压力的装置、用于将前驱气体引入到该室中的第一入口装置和第二入口装置，以及被配置成用于控制入口装置的控制器，所述第一入口装置被预定义用于硅前驱气体并且所述第二入口装置被预定义用于掺杂剂前驱气体，所述入口装置设置有用于控制所述硅前驱气体和所述掺杂剂前驱气体的入口的阀，其中第二入口装置包括联接到进入反应室的第一入口和第二入口的分配器装置，并且其中控制器被配置成指定其中硅前驱气体进入反应室的第一时间段以及其中掺杂剂前驱气体进入反应室的第二时间段的交替的序列，第一时间段和第二时间段的所述序列包括至少一个第一时间段和至少一个第二时间段，并且合适地在之后包括至少一个另外的第一时间段和任选地另外的第二时间段和第一时间段。
在可以与前述方面组合的第二十方面中，反应室另外被设置有用于氧气的第三入口装置，并且其中控制器被配置成用于控制隧道氧化物的生成。
在可以与前述两个方面中任一项组合的第二十一方面中，存在用于从反应室去除气体的去除装置。
在可以与前述三个方面中任一项组合的第二十二方面中，反应室是卧式类型的反应室，特别地适合用于太阳能电池制造的反应室。
在第二十三方面中，本发明涉及前述方面的化学气相沉积设备的系统和晶片舟。优选地，晶片舟被配置成用于以至多8mm，更优选地至多5mm的间距布置单独的衬底。

Claims (15)

1.一种制造太阳能电池的方法，包括以下的步骤：
-提供具有第一侧面和第二侧面的半导体衬底，所述第一侧面意图作为用于接收光的主侧面；
-在所述衬底的至少一个侧面上设置隧道电介质，
-向所述衬底上设置掺杂的多晶硅层，所述掺杂的多晶硅层通过所述隧道电介质与所述衬底分离，以及
-将所述衬底进一步加工成太阳能电池
其中所述设置掺杂的多晶硅层包括借助于低压化学气相沉积(LPCVD)交替沉积第一子层和第二掺杂剂子层的多层堆叠，并且随后将所述多层堆叠退火成所述掺杂的多晶硅层，所述第一子层主要包含硅并且所述第二掺杂剂子层包含硼。
2.如权利要求1所述的方法，其中所述多层堆叠包括2-200个，优选地5-100个掺杂剂子层。
3.如权利要求1-2所述的方法，其中所述第一子层和所述第二子层的交替沉积在单个反应室内通过改变前驱气体向所述反应室中的注入而发生。
4.如权利要求3所述的方法，其中在第一时间段中将硅前驱气体引入到所述反应室中并且在第二时间段中引入掺杂剂前驱气体，其中所述第二时间段短于所述第一时间段，优选地是所述第一时间段的至多10％，其中所述硅前驱气体的引入优选地在第二时间段期间中断，并且其中在所述掺杂剂前驱气体的引入之前，所述反应室优选地至少基本上被清空硅前驱气体。
5.如前述权利要求中任一项所述的方法，其中对一批半导体衬底进行单次沉积工艺，其中邻近的半导体衬底以至多8mm、更优选地至多5mm的间距布置。
6.如前述权利要求中任一项所述的方法，其中所述隧道电介质是热生长氧化物，所述热生长氧化物在与其中掺杂的多晶硅的所述多层堆叠被沉积的相同的反应室中生长。
7.如前述权利要求中任一项所述的方法，其中所述掺杂的多晶硅层在所述衬底的所述第二侧面上被设置。
8.如权利要求7所述的方法，其中在沉积所述隧道电介质之前，将导电区域邻近于所述第二侧面施加到所述衬底中，所述导电区域包括具有与所述掺杂的多晶硅层相同极性的掺杂剂。
9.如前述权利要求中任一项所述的方法，其中在所述多层堆叠的沉积和所述退火之间进行对所述衬底或所述多晶硅层的进一步处理，其中所述进一步处理例如包括将第二掺杂剂选择性地引入到所述多层堆叠中，所述第二掺杂剂具有与所述第二子层的-第一-掺杂剂的极性相反的极性，其中所述第二掺杂剂以使得至少在第一区域中补偿所述第一掺杂剂的掺杂剂浓度被引入到所述多层堆叠中。
10.一种太阳能电池，用根据前述权利要求中任一项所述的方法可获得。
11.一种太阳能电池，特别是如权利要求10所述的太阳能电池，包括设置有第一侧面和第二侧面的半导体衬底，所述第一侧面意图作为用于接收光的主侧面，其中所述衬底在至少一个侧面上设置有硼掺杂的多晶硅层，所述硼掺杂的多晶硅层通过隧道电介质与所述衬底分离，其中所述掺杂的多晶硅层包括具有一系列的掺杂峰的掺杂分布，所述掺杂峰对应于沉积在第一硅子层之间的第二掺杂剂子层的位置。
12.如权利要求11所述的太阳能电池，其中所述掺杂分布在夹在两个邻近的第二硼子层之间的第一硅子层内具有局部最小值，其中在所述掺杂峰中的掺杂浓度与所述局部最小值的比率是至多100，优选地至多10。
13.如前述权利要求11-12中任一项所述的太阳能电池，其中所述掺杂的多晶硅层具有至多600nm的厚度，例如在10nm-500nm的范围内，优选地在50nm-300nm的范围内的厚度。
14.如权利要求11-13中任一项所述的太阳能电池，其中所述第一硅子层的数目是至少两个并且所述第二硼子层的数目是至少一个，其中更优选地，所述第一硅子层的数目是至少三个并且所述第二硼子层的数目是至少两个，其中所述第二硼子层被夹在一对第一硅子层之间，并且其中所述第二硼子层的数目是例如在2-100个、优选地5-50个的范围内。
15.如权利要求11-14中任一项所述的太阳能电池，其中所述第一硅子层和第二硼子层的子堆叠的厚度小于50nm，并且其中所述第二硼子层的厚度在沉积后优选地是至多3nm，优选地至多1nm，例如0.1nm-0.5nm。
CN201680068314.2A 2015-09-30 2016-09-28 制造太阳能电池的方法和由此获得的太阳能电池 Pending CN108701727A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2015533A NL2015533B1 (en) 2015-09-30 2015-09-30 Method of manufacturing of a solar cell and solar cell thus obtained.
NL2015533 2015-09-30
PCT/NL2016/050665 WO2017058011A1 (en) 2015-09-30 2016-09-28 Method of manufacturing of a solar cell and solar cell thus obtained

Publications (1)

Publication Number Publication Date
CN108701727A true CN108701727A (zh) 2018-10-23

Family

ID=55532253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680068314.2A Pending CN108701727A (zh) 2015-09-30 2016-09-28 制造太阳能电池的方法和由此获得的太阳能电池

Country Status (4)

Country Link
US (1) US20180277701A1 (zh)
CN (1) CN108701727A (zh)
NL (1) NL2015533B1 (zh)
WO (1) WO2017058011A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085699A (zh) * 2019-04-22 2019-08-02 通威太阳能（成都）有限公司 一种具有钝化接触结构的p型高效电池及其制作方法
CN110690324A (zh) * 2019-10-10 2020-01-14 晶澳（扬州）太阳能科技有限公司 晶体硅太阳能电池及其制备方法、光伏组件
CN111223960A (zh) * 2018-11-23 2020-06-02 原子能和替代能源委员会 制造至少一个暗电流减小的钝化平面光电二极管的方法
CN111403271A (zh) * 2020-03-30 2020-07-10 深圳市拉普拉斯能源技术有限公司 一种对硅片表面进行沉积掺杂的工艺方法
CN111509082A (zh) * 2020-03-20 2020-08-07 中国科学院宁波材料技术与工程研究所 掺镓多晶硅薄膜制备方法及其在太阳电池的应用
CN111524999A (zh) * 2020-04-03 2020-08-11 常州大学 一种遂穿氧化钝化电池的制备方法
CN112349816A (zh) * 2020-11-19 2021-02-09 江苏大学 一种基于PECVD技术的高效低成本N型TOPCon电池的制备方法
CN113410334A (zh) * 2021-06-17 2021-09-17 河北大学 多层薄膜钝化接触结构的制备方法及全钝化接触晶硅太阳电池
CN113555469A (zh) * 2021-07-21 2021-10-26 苏州腾晖光伏技术有限公司 一种背部钝化接触结构及其制备方法、太阳能电池
CN114038928A (zh) * 2021-11-25 2022-02-11 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件
CN116110978A (zh) * 2023-02-08 2023-05-12 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件
CN116613055A (zh) * 2023-07-18 2023-08-18 粤芯半导体技术股份有限公司 掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4092764A1 (en) 2013-04-03 2022-11-23 Lg Electronics Inc. Solar cell
KR102219804B1 (ko) 2014-11-04 2021-02-24 엘지전자 주식회사 태양 전지 및 그의 제조 방법
JP6219913B2 (ja) 2014-11-28 2017-10-25 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
KR102272433B1 (ko) 2015-06-30 2021-07-05 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US11018272B2 (en) * 2017-03-23 2021-05-25 Imec Vzw Methods for forming metal electrodes concurrently on silicon regions of opposite polarity
WO2019059765A1 (en) * 2017-09-22 2019-03-28 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno BACK CONTACT SOLAR CELL P-TYPE CONDUCTIVITY INTERDIGITANCE
NL2019617B1 (en) * 2017-09-22 2019-03-28 Tno Interdigitated back-contacted solar cell with p-type conductivity
NL2019614B1 (en) * 2017-09-22 2019-04-17 Tno Dopant enhanced solar cell and method of manufacturing thereof
CN108987505B (zh) * 2018-07-31 2024-08-02 晶澳（扬州）太阳能科技有限公司 一种太阳能电池及其制备方法
US20200051994A1 (en) * 2018-08-10 2020-02-13 Applied Materials, Inc. Memory device improvement
US11682744B2 (en) * 2018-09-28 2023-06-20 Maxeon Solar Pte. Ltd. Solar cells having hybrid architectures including differentiated P-type and N-type regions
CN109755330B (zh) * 2018-12-27 2020-11-24 中国科学院宁波材料技术与工程研究所 用于钝化接触结构的预扩散片及其制备方法和应用
US11824126B2 (en) * 2019-12-10 2023-11-21 Maxeon Solar Pte. Ltd. Aligned metallization for solar cells
CN112466996B (zh) * 2020-11-25 2023-09-15 浙江晶科能源有限公司 太阳能电池及形成方法
CN115036388B (zh) * 2021-02-23 2023-10-27 浙江晶科能源有限公司 太阳能电池及其制作方法
EP4068392A1 (en) * 2021-03-31 2022-10-05 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Photovoltaic device with passivated contact and corresponding method of manufacture
CN114664979A (zh) * 2022-05-26 2022-06-24 横店集团东磁股份有限公司 一种TOPCon钝化结构及其制备方法
CN115954414A (zh) * 2023-02-21 2023-04-11 浙江晶科能源有限公司 一种光伏电池及其制备方法、光伏组件
CN117457803B (zh) * 2023-12-21 2024-03-22 金阳(泉州)新能源科技有限公司 一种背接触电池的一次退火制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59138332A (ja) * 1983-01-28 1984-08-08 Seiko Instr & Electronics Ltd 半導体装置の製造方法
US20060141752A1 (en) * 2004-12-23 2006-06-29 Jae-Suk Lee Methods for forming a P-type polysilicon layer in a semiconductor device
CN101999176A (zh) * 2008-04-09 2011-03-30 应用材料股份有限公司 太阳能电池的氮化势垒层
US20110162706A1 (en) * 2010-01-04 2011-07-07 Applied Materials, Inc. Passivated polysilicon emitter solar cell and method for manufacturing the same
CN104124302A (zh) * 2013-04-23 2014-10-29 Lg电子株式会社 太阳能电池和制造该太阳能电池的方法
CN104167454A (zh) * 2013-05-16 2014-11-26 Lg电子株式会社 太阳能电池及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057439A (en) * 1990-02-12 1991-10-15 Electric Power Research Institute Method of fabricating polysilicon emitters for solar cells
US7468485B1 (en) * 2005-08-11 2008-12-23 Sunpower Corporation Back side contact solar cell with doped polysilicon regions
JP5696530B2 (ja) * 2010-05-01 2015-04-08 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
US9018516B2 (en) * 2012-12-19 2015-04-28 Sunpower Corporation Solar cell with silicon oxynitride dielectric layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59138332A (ja) * 1983-01-28 1984-08-08 Seiko Instr & Electronics Ltd 半導体装置の製造方法
US20060141752A1 (en) * 2004-12-23 2006-06-29 Jae-Suk Lee Methods for forming a P-type polysilicon layer in a semiconductor device
CN101999176A (zh) * 2008-04-09 2011-03-30 应用材料股份有限公司 太阳能电池的氮化势垒层
US20110162706A1 (en) * 2010-01-04 2011-07-07 Applied Materials, Inc. Passivated polysilicon emitter solar cell and method for manufacturing the same
CN104124302A (zh) * 2013-04-23 2014-10-29 Lg电子株式会社 太阳能电池和制造该太阳能电池的方法
CN104167454A (zh) * 2013-05-16 2014-11-26 Lg电子株式会社 太阳能电池及其制造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223960B (zh) * 2018-11-23 2024-05-14 原子能和替代能源委员会 制造至少一个暗电流减小的钝化平面光电二极管的方法
CN111223960A (zh) * 2018-11-23 2020-06-02 原子能和替代能源委员会 制造至少一个暗电流减小的钝化平面光电二极管的方法
CN110085699A (zh) * 2019-04-22 2019-08-02 通威太阳能（成都）有限公司 一种具有钝化接触结构的p型高效电池及其制作方法
CN110690324A (zh) * 2019-10-10 2020-01-14 晶澳（扬州）太阳能科技有限公司 晶体硅太阳能电池及其制备方法、光伏组件
CN111509082A (zh) * 2020-03-20 2020-08-07 中国科学院宁波材料技术与工程研究所 掺镓多晶硅薄膜制备方法及其在太阳电池的应用
CN111509082B (zh) * 2020-03-20 2024-05-24 中国科学院宁波材料技术与工程研究所 掺镓多晶硅薄膜制备方法及其在太阳电池的应用
CN111403271A (zh) * 2020-03-30 2020-07-10 深圳市拉普拉斯能源技术有限公司 一种对硅片表面进行沉积掺杂的工艺方法
CN111524999A (zh) * 2020-04-03 2020-08-11 常州大学 一种遂穿氧化钝化电池的制备方法
CN112349816A (zh) * 2020-11-19 2021-02-09 江苏大学 一种基于PECVD技术的高效低成本N型TOPCon电池的制备方法
CN112349816B (zh) * 2020-11-19 2022-05-17 江苏大学 一种基于PECVD技术的高效低成本N型TOPCon电池的制备方法
CN113410334A (zh) * 2021-06-17 2021-09-17 河北大学 多层薄膜钝化接触结构的制备方法及全钝化接触晶硅太阳电池
CN113555469A (zh) * 2021-07-21 2021-10-26 苏州腾晖光伏技术有限公司 一种背部钝化接触结构及其制备方法、太阳能电池
CN113555469B (zh) * 2021-07-21 2024-05-10 苏州腾晖光伏技术有限公司 一种背部钝化接触结构及其制备方法、太阳能电池
CN114038928B (zh) * 2021-11-25 2023-09-15 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件
CN114038928A (zh) * 2021-11-25 2022-02-11 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件
CN116110978A (zh) * 2023-02-08 2023-05-12 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件
CN116110978B (zh) * 2023-02-08 2024-05-28 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件
CN116613055A (zh) * 2023-07-18 2023-08-18 粤芯半导体技术股份有限公司 掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法
CN116613055B (zh) * 2023-07-18 2024-02-02 粤芯半导体技术股份有限公司 掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法

Also Published As

Publication number Publication date
US20180277701A1 (en) 2018-09-27
WO2017058011A1 (en) 2017-04-06
NL2015533B1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
CN108701727A (zh) 制造太阳能电池的方法和由此获得的太阳能电池
CN104769725B (zh) 使用氧离子注入法形成太阳能电池中的间隔物
KR102100909B1 (ko) 넓은 밴드갭 반도체 재료를 갖는 이미터 영역을 구비한 태양 전지
CN104681648B (zh) 太阳能电池及其制造方法
JP5019397B2 (ja) 太陽電池およびその製造方法
TW201924073A (zh) 具p-型導電性的指叉式背接觸式太陽能電池
US8293568B2 (en) Crystalline silicon PV cell with selective emitter produced with low temperature precision etch back and passivation process
CN110265494A (zh) 一种局部背场TOPCon太阳能电池及其制备方法
CN110352501A (zh) 制造钝化太阳能电池的方法及所得的钝化太阳能电池
CN104137269B (zh) 光电变换装置及其制造方法、光电变换模块
CN108271424A (zh) 制造太阳能电池的方法
CN105900248A (zh) 电介质钝化的金属绝缘体光伏太阳能电池
CN105304749A (zh) 太阳能电池及其制造方法
KR102189279B1 (ko) 기판에 보론 도핑된 영역을 제공하는 방법 및 이러한 기판을 이용한 태양 전지
CN107112373A (zh) 半导体的激光掺杂
CN106252425A (zh) 一种全背接触光伏电池的金属化方法及电池、组件和系统
CN106062975A (zh) 太阳能电池的制造方法以及太阳能电池
CN106252458B (zh) 制造太阳能电池的方法
CN107980181A (zh) 太阳能电池单元以及太阳能电池单元的制造方法
CN106030826A (zh) 太阳能电池及其制造方法
CN103875082A (zh) 光伏装置的制造方法及光伏装置
CN205960002U (zh) 一种全背接触光伏电池及其组件和系统
CN106229351B (zh) 一种背接触晶体硅太阳能电池及制备方法和组件、系统
TW202404111A (zh) 具有鈍化觸點的背接觸式太陽電池及製造方法
CN106252449A (zh) 局部掺杂前表面场背接触电池及其制备方法和组件、系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181023