CN116110978A - 太阳能电池及其制备方法、光伏组件 - Google Patents

太阳能电池及其制备方法、光伏组件 Download PDF

Info

Publication number
CN116110978A
CN116110978A CN202310155830.0A CN202310155830A CN116110978A CN 116110978 A CN116110978 A CN 116110978A CN 202310155830 A CN202310155830 A CN 202310155830A CN 116110978 A CN116110978 A CN 116110978A
Authority
CN
China
Prior art keywords
layer
doped conductive
polysilicon
solar cell
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310155830.0A
Other languages
English (en)
Other versions
CN116110978B (zh
Inventor
刘长明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jinko Solar Co Ltd
Original Assignee
Zhejiang Jinko Solar Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jinko Solar Co Ltd filed Critical Zhejiang Jinko Solar Co Ltd
Priority to CN202310155830.0A priority Critical patent/CN116110978B/zh
Publication of CN116110978A publication Critical patent/CN116110978A/zh
Application granted granted Critical
Publication of CN116110978B publication Critical patent/CN116110978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Energy (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本申请提供一种太阳能电池及其制备方法、光伏组件，其中，所述太阳能电池包括：半导体衬底；位于所述半导体衬底的后表面的隧穿层；位于所述隧穿层的至少部分表面的掺杂阻挡层；位于所述掺杂阻挡层表面的掺杂导电层，所述掺杂导电层包括交替设置的轻掺杂导电区域及重掺杂导电区域，其中，所述轻掺杂导电区域包括N层层叠设置的多晶硅层，且至少两层多晶硅层之间设有纳米氧化硅层，N≥3；位于所述轻掺杂导电区域表面的第一钝化层；以及与所述重掺杂导电区域一一对应且接触的第一电极。本申请提供的太阳能电池能够提高电池的填充因子效率。

Description

太阳能电池及其制备方法、光伏组件
技术领域
本申请涉及光伏电池技术领域，具体地讲，涉及太阳能电池及其制备方法、光伏组件。
背景技术
TOPCon(tunnel oxide passivation contact)电池全称为隧穿氧化钝化接触电池，其核心在于超薄的隧穿氧化层以及重掺杂的多晶硅层，超薄氧化层可以使电子隧穿进入多晶硅层，同时阻挡空穴的输运，降低复合速率，提升电池的钝化效果及转化效率。重掺杂多晶硅又有一定的寄生光吸收，背面较厚的多晶硅层导致电池短路电流的降低。
目前常用的丝网印刷方式的金属化浆料高温烧结导致银侵蚀约30nm深度的多晶硅。然而整体多晶硅层较厚或者高浓度掺杂的多晶硅导致寄生光吸收。另外，丝网印刷金属化工艺中使用的高温烧制步骤会降低钝化和接触区域中磷掺杂多晶硅结构的钝化质量，进而降低钝化效果，进一步导致太阳能电池的填充因子降低，光电转换效率下降。
发明内容
鉴于此，本申请提出一种太阳能电池及光伏组件，能够提高太阳能电池的填充因子，提升光电转换效率。
第一方面，本申请提供一种太阳能电池，所述太阳能电池包括：
半导体衬底；
位于所述半导体衬底的后表面的隧穿层；
位于所述隧穿层的至少部分表面的掺杂阻挡层；
位于所述掺杂阻挡层表面的掺杂导电层，所述掺杂导电层包括交替设置的轻掺杂导电区域及重掺杂导电区域，其中，所述轻掺杂导电区域包括N层层叠设置的多晶硅层，且至少两层多晶硅层之间设有纳米氧化硅层，N≥3；
位于所述轻掺杂导电区域表面的第一钝化层；以及
与所述重掺杂导电区域一一对应且接触的第一电极。
结合第一方面，在一些实施方式中，所述重掺杂导电区域的宽度大于等于所述第一电极的宽度。
结合第一方面，在一些实施方式中，所述掺杂阻挡层设置于所述隧穿层远离所述半导体衬底的整个表面。
结合第一方面，在一些实施方式中，所述掺杂阻挡层间隔设置于所述隧穿层的部分表面，且位于所述隧穿层与所述重掺杂导电区域之间。
结合第一方面，在一些实施方式中，所述轻掺杂导电区域的厚度为H1 nm，40≤H1≤100。
结合第一方面，在一些实施方式中，所述重掺杂导电区域的厚度为H2 nm，60≤H2≤130。
结合第一方面，在一些实施方式中，所述重掺杂导电区域的厚度为H2 nm，所述轻掺杂多晶硅区域的厚度为H1 nm，20≤H2-H1≤50。
结合第一方面，在一些实施方式中，所述轻掺杂导电区域的宽度为D1μm，200≤D1≤1500。
结合第一方面，在一些实施方式中，所述重掺杂导电区域的宽度为D2μm，40≤D2≤90。
结合第一方面，在一些实施方式中，所述轻掺杂导电区域包括层叠设置的第一层多晶硅层、第二层多晶硅层及第三层多晶硅层，且第二层多晶硅层与第三层多晶硅层之间设有纳米氧化硅层。
结合第一方面，在一些实施方式中，所述第三层多晶硅层的带隙大于所述纳米氧化硅层的带隙。
结合第一方面，在一些实施方式中，所述轻掺杂导电区域的掺杂浓度为0.8E20cm-3～4E20 cm-3，所述重掺杂导电区域的掺杂浓度为4E20cm-3～12E20 cm-3。
结合第一方面，在一些实施方式中，所述掺杂阻挡层包括氮化镓层、氧化镓层、氧化铝层、碳化硅层、氮化硅层及氮氧化硅层中的至少一种；和/或，所述掺杂阻挡层的厚度为0.4nm～2.0nm。
结合第一方面，在一些实施方式中，所述太阳能电池还包括位于所述半导体衬底的前表面的第二钝化层及第二电极。
结合第一方面，在一些实施方式中，所述隧穿层的厚度为0.8nm～2.5nm。
结合第一方面，在一些实施方式中，所述第一钝化层包括氧化硅层、氮化硅层、氧化铝层、氮氧化硅层中的至少一种。
结合第一方面，在一些实施方式中，所述第二钝化层包括氮化硅层、氧化硅层、氮氧化硅层中的至少一种。
结合第一方面，在一些实施方式中，所述第一钝化层、所述第二钝化层的厚度为70nm-120nm。
结合第一方面，在一些实施方式中，所述半导体衬底为N型单晶硅衬底，所述掺杂导电层为N型掺杂多晶硅层或N型掺杂碳化硅层。
第二方面，本申请还提供一种太阳能电池的制备方法，所述制备方法包括以下步骤：
对半导体衬底进行制绒处理；
在所述半导体衬底的后表面形成隧穿层；
在所述隧穿层的至少部分表面沉积形成阻挡层；
在所述阻挡层表面形成掩膜，并从所述掩膜中去除一部分材料，以形成裸露且间隔设置的第一区域；
在所述第一区域形成第一多晶硅区域，其中，所述第一多晶硅区域包括N层层叠设置的多晶硅层，且至少两层多晶硅层之间设有纳米氧化硅层，N≥3；
在所述第一多晶硅区域表面形成第二掩膜，并在所述第二掩膜未覆盖区域沉积形成多晶硅同时进行原位掺杂处理，形成第二多晶硅区域；
对所述第一多晶硅区域与所述第二多晶硅区域进行二次掺杂处理，得到轻掺杂导电区域、重掺杂导电区域及掺杂阻挡层；
在所述轻掺杂导电区域表面形成第一钝化层；以及
在所述重掺杂导电区域表面形成第一电极。
第三方面，本申请还提供一种光伏组件，所述光伏组件包括多个太阳能电池串，所述太阳能电池串包括上述的太阳能电池。
本申请的技术方案至少具有以下有益的效果：
在本申请中，通过在太阳能电池的后表面形成选择性钝化接触结构可以提升电池填充因子效率，并且在隧穿层与掺杂导电层之间设置阻挡层，利用阻挡层来避免掺杂导电层在制备过程中过多的磷元素在晶化过程扩散进入隧穿层内破坏隧穿效果，在轻掺杂导电区域构建多层层叠的多晶硅层，多晶硅层之间的纳米氧化硅层具有的正电荷对电子载流子有吸引作用，可以提升掺杂导电层的势垒，减少红外反射损耗，提升电池的开路电压，使得太阳能电池在阻挡层、选择性钝化接触结构及纳米氧化硅层的协同作用下，能够相比于普通的TOPCon电池提升填充因子效率，提升太阳能转换效率。
附图说明
为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种太阳能电池的结构示意图。
图2为本申请实施例提供的一种太阳能电池的另一结构示意图。
图3为本申请实施例提供的光伏组件的结构示意图。
图4为本申请实施例提供的太阳能电池的制备方法的流程示意图。
图5为本申请对比例3提供的一种太阳能电池的结构示意图。
具体实施方式
为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。
应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其它含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
TOPCon(tunnel oxide passivation contact)电池全称为隧穿氧化钝化接触电池，其核心在于超薄的隧穿氧化层以及重掺杂的多晶硅层，超薄氧化层可以使电子隧穿进入多晶硅层，同时阻挡空穴的输运，降低复合速率，提升电池的钝化效果及转化效率。重掺杂多晶硅又有一定的寄生光吸收，背面较厚的多晶硅层导致电池短路电流的降低。
目前常用的丝网印刷方式的金属化浆料高温烧结导致银侵蚀约30nm深度的多晶硅。然而整体多晶硅层较厚或者高浓度掺杂的多晶硅导致寄生光吸收。另外，丝网印刷金属化工艺中使用的高温烧制步骤会降低钝化和接触区域中磷掺杂多晶硅结构的钝化质量，进而降低钝化效果，进一步导致太阳能电池的填充因子降低，光电转换效率下降。
基于此，第一方面，本申请提供一种太阳能电池，如图1所示，太阳能电池包括：
半导体衬底10；
位于半导体衬底10的后表面的隧穿层20；
位于隧穿层30的至少部分表面的掺杂阻挡层30；
位于所述掺杂阻挡层30表面的掺杂导电层，所述掺杂导电层包括交替设置的轻掺杂导电区域40及重掺杂导电区域50，其中，所述轻掺杂导电区域40包括N层层叠设置的多晶硅层41，且至少两层多晶硅层41之间设有纳米氧化硅层42，N≥3；
位于所述轻掺杂导电区域40表面的第一钝化层60；以及
与所述重掺杂导电区域50一一对应且接触的第一电极70。
在上述方案中，太阳能电池的后表面形成选择性钝化接触结构可以提升电池填充因子效率，并且在隧穿层与掺杂导电层之间设置阻挡层，利用阻挡层来避免掺杂导电层在制备过程中，过多的掺杂元素扩散进入隧穿层内破坏隧穿效果，在轻掺杂导电区域构建多层层叠的多晶硅层，多晶硅层之间的纳米氧化硅层具有的正电荷对电子载流子有吸引作用，可以提升掺杂导电层的势垒，减少红外反射损耗，提升电池的开路电压，使得太阳能电池在阻挡层、选择性钝化接触结构及纳米氧化硅层的协同作用下，能够相比于普通的TOPCon电池提升填充因子效率，提升太阳能转换效率。
半导体衬底10的前表面可以指受光面，即接收太阳光线照射的表面(受光面)，半导体衬底10的后表面是指与所述前表面相对的表面。在一些实施例中，所述形成的太阳能电池为单面电池，所述前表面可以是指受光面，后表面可以是指背光面。在一些实施例中，所述形成的太阳能电池为双面电池，所述前表面和后表面均可以是受光面。
作为本申请可选的技术方案，半导体衬底10为N型晶体硅衬底(或硅片)，可以采用高温扩散、浆料掺杂或者离子注入中的任意一种或多种工艺，在半导体衬底的前表面形成P型掺杂层，以便在所述半导体衬底10中形成PN结。在一些实施例中，所述半导体衬底10可以为单晶硅衬底、多晶硅衬底、微晶硅衬底或碳化硅衬底中的一种。
在一些实施例中，所述P型掺杂层为掺硼扩散层。掺硼扩散层是利用硼源通过扩散工艺使硼原子扩散到前表面一定深度而形成的P型掺杂层(即，P+层)。例如，硼源可以是液态三溴化硼。
在一些实施例中，半导体衬底10的前表面具有绒面结构，绒面结构可以通过对半导体衬底进行制绒工艺来形成。制绒工艺的方式可以是化学刻蚀、激光刻蚀、机械法、等离子刻蚀等。所述绒面结构使在丝网印刷金属浆料形成电极时可以更好地填充于所述绒面结构中，获得更优异的电极接触，能够有效降低电池串联电阻，提高填充因子。
如图1所示，位于半导体衬底10的后表面的隧穿层20，隧穿层20可以是氧化硅层、氧化铝层、氮氧化硅层、氧化钼层、氧化铪层中的一种或多种层叠结构。在其他实施例中，隧穿层20也可以是含氧氮化硅层、含氧碳化硅层等。
隧穿层20的厚度为0.8nm～2.5nm。具体地，隧穿层20的厚度为0.8nm、0.9nm、1.0nm、1.2nm、1.4nm、1.6nm、1.8nm、2nm或2.5nm等。隧穿层20的厚度是指隧穿层相对于形成面上的厚度。隧穿层20的厚度过大，不利于降低隧穿层的接触电阻。通过控制隧穿层的厚度，可以抑制接触电阻引起的填充因子的降低。隧穿层的厚度过大时，多数载流子的隧穿效应受到影响，载流子难以传输通过隧穿层20，电池的光电转换效率会逐渐下降。隧穿层20的厚度过小时，无法起到钝化作用。优选地，隧穿层20为氧化硅层，隧穿层20的厚度为0.8nm～1.5nm。
在一些实施方式中，如图1所示，掺杂阻挡层30设置于所述隧穿层20远离所述半导体衬底10的整个表面。
在一些实施方式中，掺杂阻挡层30位于所述隧穿层20的至少部分表面。如图2所示，掺杂阻挡层30间隔设置于隧穿层20的部分表面，且位于所述隧穿层20与所述重掺杂导电区域50之间。具体地，掺杂阻挡层30与掺杂导电层中的重掺杂导电区域50一一对应设置。
在一些实施方式中，掺杂阻挡层30的材质为熔点高于1700K的材料。即掺杂阻挡层30的介电常数高于氧化硅材质的隧穿层，介质层的熔点高于隧穿层的熔点，且掺杂阻挡层30具有一定的固定界面正电荷密度。
具体地，所述掺杂阻挡层30包括氮化镓层、氧化镓层、氧化铝层、碳化硅层及氮化硅层中的至少一种。掺杂阻挡层30的设置，可以避免重掺杂导电区域50在制备过程中过多的磷等N型掺杂元素扩散进入隧穿层20内破坏隧穿效果，即掺杂阻挡层30中的掺杂元素主要是对重掺杂导电区域50进行掺杂时扩散进入阻挡层的磷等N型掺杂元素。
掺杂阻挡层30的厚度为0.4nm～2.0nm。具体地，掺杂阻挡层30的厚度为0.4nm、0.5nm、0.6nm、0.7nm、1.0nm、1.2nm、1.5nm、1.8nm或2.0nm等，当然也可以是上述范围内的其他值。适宜厚度的掺杂阻挡层30可以避免重掺杂导电区域50在制备过程中过多的磷等N型掺杂元素扩散进入隧穿层20内破坏隧穿效果。
在一些实施方式中，掺杂导电层位于所述掺杂阻挡层30远离半导体衬底10的表面。所述掺杂导电层包括交替设置的轻掺杂导电区域40及重掺杂导电区域50，轻掺杂导电区域40及重掺杂导电区域50构成的选择性钝化接触结构可以提升电池填充因子效率。
所述掺杂导电层与所述半导体衬底10具有相同导电类型的掺杂元素。当半导体衬底10为N型单晶硅衬底，掺杂导电层为N型掺杂多晶硅层或N型掺杂碳化硅层，掺杂元素可以是磷等N型掺杂元素。
进一步地，所述轻掺杂导电区域40包括N层层叠设置的多晶硅层41，且至少两层多晶硅层41之间设有纳米氧化硅层42，N≥3，需要说明的是N为自然数。
如图1所示，轻掺杂导电区域40的掺杂浓度为0.8E20 cm-3～4E20cm-3，具体可以是0.8E20 cm-3、1.0E20 cm-3、1.2E20 cm-3、1.5E20 cm-3、1.8E20 cm-3、2.0E20 cm-3、2.5E20cm-3、3.0E20 cm-3或3.9E20 cm-3等，当然也可以是上述范围内的其他值。
轻掺杂导电区域40的厚度为H1 nm，40≤H1≤100；H1的取值具体可以是40、50、55、60、65、70、80、90或100等，当然也可以是上述范围内的其他值。
轻掺杂导电区域40的宽度为D1μm，200≤D1≤1500，D1的取值具体可以是200、300、500、600、700、800、900、1000、1200或1500等，当然也可以是上述范围内的其他值。
在一些实施方式中，如图1所示，所述轻掺杂导电区域40包括层叠设置的第一层多晶硅层、第二层多晶硅层及第三层多晶硅层，且第二层多晶硅层与第三层多晶硅层之间设有纳米氧化硅层42。
纳米氧化硅层42的材质为宽间隙nc-SiOx:H材料，其带隙在1.4–1.8eV范围内，纳米氧化硅层的氢含量为8％～15％。多晶硅层之间的纳米氧化硅层42具有的正电荷对电子载流子有吸引作用，可以提升掺杂导电层的势垒，减少红外反射损耗，提升电池的开路电压。
在一些实施方式中，所述第三层多晶硅层的带隙大于所述纳米氧化硅层的带隙，从而可以增加短波光吸收。具体地，第三层多晶硅层的带隙在1.8～2.2eV范围内。
在一些实施方式中，重掺杂导电区域50的掺杂浓度为4E20 cm-3～12E20 cm-3，具体可以是4E20 cm-3、5E20 cm-3、6E20 cm-3、7E20 cm-3、8E20cm-3、9E20 cm-3、10E20 cm-3、11E20 cm-3或12E20 cm-3等，当然也可以是上述范围内的其他值。
如图1所示，重掺杂导电区域50的厚度为H2 nm，60≤H2≤130；H2的取值具体可以是60、65、70、80、90、100、110、120或130等，当然也可以是上述范围内的其他值。
在一些实施方式中，重掺杂导电区域50的厚度大于轻掺杂导电区域40的厚度，其满足20≤H2-H1≤50，重掺杂导电区域高于轻掺杂导电区域，两者之间的高度差，可以降低电池在电极浆料烧结过程中的击穿效应的影响，有利于提高电池的转换效率。
重掺杂导电区域50的宽度为D2μm，40≤D2≤90，D2的取值具体可以是40、50、55、60、65、70、80或90等，当然也可以是上述范围内的其他值。
进一步地，第一电极与所述重掺杂导电区域50一一对应且接触连接。
在一些实施方式中，重掺杂导电区域50的宽度大于等于第一电极70的宽度。如此设置，在金属化处理时能够避免金属导电浆料烧结时影响到轻掺杂导电区域，可以有效降低接触电阻率。
进一步地，第一钝化层60位于所述轻掺杂导电区域40的表面，第一钝化层60包括氮化硅层、氧化硅层、氮氧化硅层中的至少一种。
在一些实施例中，当第一钝化层50为层叠设置的氮化硅层与氧化硅层或层叠设置的氮化硅层与氮氧化硅层时，氮化硅层位于轻掺杂导电区域的表面，氧化硅层或氮氧化硅层位于氮化硅层的表面。
请继续参考图1，所述太阳能电池100还包括位于所述半导体衬底10的前表面的第二钝化层80及第二电极90。
在一些实施方式中，第二钝化层80与第二电极90交替设置于半导体衬底10的前表面。第二钝化层80包括氧化硅层、氮化硅层、氧化铝层、氮氧化硅层中的至少一种或多种的层叠结构。
在一些实施例中，所述第二钝化层80的厚度范围为10nm-120nm，具体可以是10nm、20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm或120nm等，当然也可以是上述范围内的其他值，在此不做限定。
在一些实施例中，所述第二钝化层80为氧化铝层和氮化硅层的叠层钝化结构。所述氧化铝层设置在半导体衬底10前表面上，所述氮化硅层设置在氧化铝层表面上。
其中，第二电极90与半导体衬底10的前表面的P型掺杂层(例如，掺硼扩散层)形成欧姆接触，第一电极70与重掺杂导电区域50形成欧姆接触。所述第一电极70以及第二电极90可以通过涂敷在第一钝化层以及第二钝化层表面的金属导电浆料烧结形成。在一些实施例中，所述第一电极70或第二电极90的材料包括银、铝、铜、镍等金属材料。
第二方面，本申请实施例提供了一种光伏组件，所述光伏组件包括多个太阳能电池串。
如图3所示，光伏组件包括第一盖板1、第一封装胶层2、太阳能电池串3、第二封装胶层4和第二盖板5。
其中，太阳能电池串3包括多个太阳能电池(如图1所述的太阳能电池)，太阳能电池之间通过导电带(图未示)连接。太阳能电池之间的连接方式可以是部分层叠，也可以是拼接。
第一盖板1、第二盖板5可以为透明或不透明的盖板，例如玻璃盖板、塑料盖板。
第一封装胶层2的两侧分别与第一盖板1、太阳能电池串3接触贴合，第二封装胶层4的两侧分别与第二盖板5、太阳能电池串3接触贴合。其中，第一封装胶层2、第二封装胶层4分别可以乙烯-乙酸乙烯共聚物(EVA)胶膜、聚乙烯辛烯共弹性体(POE)胶膜或者聚对苯二甲酸乙二醇酯(PET)胶膜。
光伏组件还可以采用侧边全包围式封装，即采用封装胶带对光伏组件的侧边完全包覆封装，以防止光伏组件在层压过程中发生层压偏移的现象。
进一步地，光伏组件还包括封边部件，该封边部件固定封装于光伏组件的部分边缘。该封边部件可以固定封装于光伏组件上的靠近拐角处的边缘。该封边部件可以为耐高温胶带。该耐高温胶带具有较优异的耐高温特性，在层压过程中不会发生分解或脱落，能够保证对光伏组件的可靠封装。其中，耐高温胶带的两端分别固定于第二盖板5和第一盖板1。该耐高温胶带的两端可以分别与第二盖板5和第一盖板1粘接，而其中部能够实现对光伏组件的侧边的限位，防止光伏组件在层压过程中发生层压偏移。
第三方面，本申请还提供一种太阳能电池的制备方法，用于制备上述太阳能电池，如图4所示，制备方法包括以下步骤：
步骤S10，对半导体衬底进行制绒处理；
步骤S20，在所述半导体衬底的后表面形成隧穿层；
步骤S30，在所述隧穿层的至少部分表面沉积形成阻挡层；
步骤S40，在所述阻挡层表面形成掩膜，并从所述掩膜中去除一部分材料，以形成裸露且间隔设置的第一区域；
步骤S50，在所述第一区域形成第一多晶硅区域，其中，所述第一多晶硅区域包括N层层叠设置的多晶硅层，且至少两层多晶硅层之间设有纳米氧化硅层，N≥3；
步骤S60，在所述第一多晶硅区域表面形成第二掩膜，并在所述第二掩膜未覆盖区域沉积形成多晶硅同时进行原位掺杂处理，形成第二多晶硅区域；
步骤S70，对所述第一多晶硅区域与所述第二多晶硅区域进行二次掺杂处理，得到轻掺杂导电区域、重掺杂导电区域及掺杂阻挡层；
步骤S80，在所述轻掺杂导电区域表面形成第一钝化层；以及
步骤S90，在所述重掺杂导电区域表面形成第一电极。
以下具体介绍本方案：
步骤S10，对半导体衬底进行制绒处理。
半导体衬底可以为晶体硅衬底(硅衬底)，例如为多晶硅衬底、单晶硅衬底、微晶硅衬底或碳化硅衬底中的一种，本申请实施例对于半导体衬底的具体类型不作限定。在一些实施例中，半导体衬底为N型晶体硅衬底(或硅片)，半导体衬底的厚度为60μm～240μm，具体可以是60μm、80μm、90μm、100μm、120μm、150μm、200μm或240μm等，在此不做限定。半导体衬底的掺杂元素可以是磷、氮等。
需要指出的是，本申请对于制绒的具体操作方式不作限定。例如，可以选用不限于湿法制绒工艺对N型衬底进行制绒，当N型半导体衬底为N型单晶硅衬底时，可以采用碱性溶液例如氢氧化钾溶液进行制绒。
制绒工艺的方式可以是化学刻蚀、激光刻蚀、机械法、等离子刻蚀等。所述绒面结构使在丝网印刷金属浆料形成电极时可以更好地填充于所述绒面结构中，获得更优异的电极接触，能够有效降低电池串联电阻，提高填充因子。
在步骤S20之前，方法还包括：
对制绒后的半导体衬底的前表面进行掺杂处理，形成掺杂层。
在具体实施方式中，当半导体衬底10为N型衬底时，可以采用高温扩散、浆料掺杂或者离子注入中的任意一种或多种工艺在半导体衬底的前表面形成P型掺杂层，以便在所述半导体衬底10中形成PN结。
在一些实施例中，所述P型掺杂层为掺硼扩散层。掺硼扩散层是利用硼源通过扩散工艺使硼原子扩散到前表面一定深度而形成的P型掺杂层(即，P+层)。例如，硼源可以是液态三溴化硼。硼扩散处理的衬底的微晶硅相转变为多晶硅相。由于半导体衬底表面具有较高浓度的硼，通常会形成硼硅玻璃层(BSG)。
步骤S20，在所述半导体衬底的后表面形成隧穿层。
在一些可行的实施方式中，可以采用臭氧氧化法、高温热氧化法、硝酸氧化法、化学气相沉积法、低压化学气相沉积法对半导体衬底进行后表面刻蚀之后进行处理，形成隧穿层20。
在一些实施例中，采用变温式工艺以及化学气相沉积法在半导体衬底的后表面沉积形成隧穿层20。在沉积过程中，控制升温速率为0.5℃/min～3℃/min，沉积温度为560℃～620℃，沉积时间为3min～10min。
具体地，在沉积过程中，沉积温度可以是560℃、570℃、580℃、590℃、600℃、610℃、615℃或620℃等，沉积时间可以是3min、4min、5min、6min、7min、8min、9min或10min等，升温速率可以为0.5℃/min、0.8℃/min、1.0℃/min、1.2℃/min、1.5℃/min、2.0℃/min、2.5℃/min或3℃/min等，当然也可以是上述范围内的其他值，在此不做限定。
优选地，采用低压化学气相沉积法在半导体衬底的后表面沉积形成隧穿层20，可以减少后续高温掺杂处理时较薄的隧穿层20局部掺杂浓度过高的影响，降低开路电压的波动，通过变温式工艺以及低压化学气相沉积法沉积形成的隧穿层20。
隧穿层30可以是氧化硅层、氧化铝层、氮氧化硅层、氧化钼层、氧化铪层中的一种或多种层叠结构。在其他实施例中，隧穿层20也可以是含氧氮化硅层、含氧碳化硅层等。隧穿氧化层30的厚度为0.8nm～2.5nm。
步骤S30，在所述隧穿层的至少部分表面沉积形成阻挡层。
具体地，在隧穿层20表面沉积形成阻挡层，阻挡层的材质为熔点高于1700K的材料。具体地，所述阻挡层包括氮化镓层、氧化镓层、氧化铝层、碳化硅层、氮化硅层、氮氧化硅层中的至少一种。阻挡层的设置，可以避免重掺杂导电区域50在制备过程中过多的磷等N型掺杂元素扩散进入隧穿层20内破坏隧穿效果。需要说明的是，此时阻挡层内没有或仅存在极少量的掺杂元素。
在本实施例中，阻挡层设置于所述隧穿层20远离所述半导体衬底10的整个表面时，可以直接在隧穿层的整个表面进行沉积工艺。
当阻挡层的材质为碳化硅时，可以采用二氧化碳与硅烷的混合气体作为气源进行等离子体增强化学气相沉积，控制沉积温度为450℃-600℃。
当阻挡层的材质为氮化硅时，可以采用氨气与硅烷的混合气体作为气源进行等离子体增强化学气相沉积，控制沉积温度为450℃～600℃。
当阻挡层的材质为氮氧化硅时，可以采用氨气、二氧化氮与硅烷的混合气体作为气源进行等离子体增强化学气相沉积，控制沉积温度为450℃～600℃。
当阻挡层的材质为氧化铝时，可以采用氧化铝作为沉积源进行原子层沉积，控制沉积温度为200℃～350℃。
当阻挡层的材质为氧化镓或氮化镓时，可以采用金属有机物化学气相沉积工艺(简写为MOVPE)或氢化物气相外延工艺(简写为HVPE)进行沉积。
步骤S40，在所述阻挡层表面形成掩膜，并从所述掩膜中去除一部分材料，以形成裸露且间隔设置的第一区域。
步骤S50，在所述第一区域形成第一多晶硅区域，其中，所述第一多晶硅区域包括N层层叠设置的多晶硅层，且至少两层多晶硅层之间设有纳米氧化硅层，N≥3。
在一些实施方式中，采用物理气相沉积法、化学气相沉积法、等离子体增强化学气相沉积法、原子层沉积法中的任意一种方法在在阻挡层表面的第一区域内沉积形成多层的多晶硅层。化学气相沉积法可以是低压化学气相沉积法或常压化学气相淀积法。
在一些实施方式中，先沉积形成第一层多晶硅层及第二层多晶硅层，然后在第二层多晶硅层表面沉积形成纳米氧化硅层，最后沉积形成第三层多晶硅层。
纳米氧化硅层42的材质为宽间隙nc-SiOx:H材料，其带隙在1.4–1.8eV范围内，纳米氧化硅层的氢含量为8％～15％。多晶硅层之间的纳米氧化硅层42具有的正电荷对电子载流子有吸引作用，可以提升掺杂导电层的势垒，减少红外反射损耗，提升电池的开路电压。
在一些实施方式中，所述第三层多晶硅层的带隙大于所述纳米氧化硅层的带隙，从而可以增加短波光吸收。具体地，第三层多晶硅层的带隙在1.8～2.2eV范围内。
步骤S60，在所述第一多晶硅区域表面形成第二掩膜，并在所述第二掩膜未覆盖区域沉积形成多晶硅同时进行原位掺杂处理，形成第二多晶硅区域。
在一些实施方式中，采用物理气相沉积法、化学气相沉积法、等离子体增强化学气相沉积法、原子层沉积法中的任意一种方法在阻挡层表面的未被第二掩膜覆盖的区域内沉积形成多晶硅层。
在具体实施方式中，隧穿层与多晶硅层的沉积以及多晶硅层的原位掺杂均在低压化学气相沉积设备中形成。
步骤S70，对所述第一多晶硅区域与所述第二多晶硅区域进行二次掺杂处理，得到轻掺杂导电区域、重掺杂导电区域及掺杂阻挡层。
可以理解地，第一多晶硅区域经过掺杂处理形成轻掺杂导电区域，而第二多晶硅区域经过二次掺杂处理形成重掺杂导电区域，同时重掺杂导电区域以及轻掺杂导电区域的部分掺杂元素扩散进入阻挡层，形成掺杂阻挡层。
在步骤S70之后，并在步骤S80之前，上述方法还包括：
二次掺杂之后进行了高温退火处理和清洗处理。
本申请实施例对于该高温退火处理和清洗处理的具体操作方式不作限定。示例性的，该高温退火处理所处理的是沉积的多晶硅层，能使得多晶硅层更好的结晶，退火的温度范围可以为700℃～1000℃。
通过高温退火处理，使得扩散五价的磷原子形成掺杂多晶硅层，退火处理后，晶体硅的硅相转变为多晶硅相，磷沉积在半导体衬底表面形成磷硅玻璃(PSG)。
清洗处理是为了去除在掺杂过程中形成的磷硅玻璃层(PSG)。可以理解地，在磷扩散时，由于半导体衬底表面具有较高浓度的磷，通常会形成磷硅玻璃层(PSG)，这层磷硅玻璃层具有金属吸杂作用，会影响太阳能电池的正常工作，需要去除。
具体可以采用酸洗清洗去除磷硅玻璃层。需要说明的是，酸洗后需要进行水洗，水洗时间为10～20s，水洗温度可以为15℃～25℃；当然，水洗之后还可以对半导体衬底进行烘干处理。
步骤S80，在所述轻掺杂导电区域表面形成第一钝化层。
在步骤S80之后，在步骤S90之前，所述方法还包括：在半导体衬底的前表面形成第二钝化层。
在一些实施例中，可以采用等离子体增强化学气相沉积法沉积第一钝化层以及第二钝化层，当然还可以采用其他的方法，例如有机化学气相沉积法等。本申请实施例对于第一钝化层、第二钝化层的具体实施方式不作限定。上述钝化层能够对半导体衬底产生良好的钝化效果，有助于提高电池的转换效率。
步骤S90，在所述重掺杂导电区域表面形成第一电极，在半导体衬底的前表面形成第二电极。
在一些实施例中，第二电极与半导体衬底的前表面的P型掺杂层(例如，掺硼扩散层)形成欧姆接触，第一电极与重掺杂导电区域形成欧姆接触。所述第一电极以及第二电极70可以通过涂敷在第一钝化层以及第二钝化层表面的金属导电浆料烧结形成。在一些实施例中，所述第一电极或第二电极的材料包括银、铝、铜、镍等金属材料。
如图2所示，所需制备的太阳能电池中，掺杂阻挡层30间隔设置于隧穿层20的部分表面，掺杂阻挡层30与掺杂导电层中的重掺杂导电区域50一一对应设置，其制备工艺与上述步骤不同之处在于：
步骤S10，对半导体衬底进行制绒处理；
步骤S20，在所述半导体衬底的后表面形成隧穿层；
步骤S30，在所述隧穿层的表面形成掩膜，并从所述掩膜中去除一部分材料，以形成裸露且间隔设置的第一区域；
步骤S40，在第一区域形成第一多晶硅区域，其中，所述第一多晶硅区域包括N层层叠设置的多晶硅层，且至少两层多晶硅层之间设有纳米氧化硅层，N≥3；
步骤S50，在所述第一多晶硅区域表面形成第二掩膜，并在所述第二掩膜未覆盖区域沉积形成阻挡层；
步骤S60，在阻挡层表面沉积形成多晶硅同时进行原位掺杂处理，形成第二多晶硅区域；
步骤S70，对所述第一多晶硅区域与所述第二多晶硅区域进行二次掺杂处理，得到轻掺杂导电区域、重掺杂导电区域及掺杂阻挡层；
步骤S80，在所述轻掺杂导电区域表面形成第一钝化层；以及
步骤S90，在所述重掺杂导电区域表面形成第一电极。
其制备工艺主要是阻挡层的沉积时机略有不同，在此不再赘述。
选取硅片衬底的尺寸为M10规格，边长通常在182-182.3mm，根据上述方法制备得到太阳能电池实施例1至7，太阳能电池结构部分参数如表1所示。
其中，实施例1至7中的轻掺杂导电区域包括层叠设置的第一层多晶硅层、第二层多晶硅层、纳米氧化硅层及第三层多晶硅层。
对比例1的太阳能电池的后表面依次层叠隧穿层以及位于隧穿层表面的选择性接触结构、第一钝化层及第一电极，其中，选择性接触结构包括重掺杂导电区域与轻掺杂导电区域。
对比例2中的太阳能电池的后表面依次层叠隧穿层、掺杂阻挡层以及位于掺杂阻挡层表面的选择性接触结构、第一钝化层及第一电极，选择性接触结构包括重掺杂导电区域与轻掺杂导电区域；轻掺杂导电区域包括层叠设置的第一层多晶硅层、第二层多晶硅层及第三层多晶硅层。“
对比例3的太阳能电池为常规TOPCon，其结构如图5所示，其中隧穿层20表面为掺杂导电层40’，其掺杂浓度与实施例1中轻掺杂导电区域的掺杂浓度相同。
表1太阳能电池的参数
Figure BDA0004093456600000161
制得太阳能电池的测试结果见表2所示：
表2.太阳能电池的测试结果
样本 开路电压(mV) 短路电流(A) 填充因子％ 光电转化效率(％)
实施例1 723 13.78 83.64 25.28
实施例2 724 13.82 83.62 25.32
实施例3 725 13.78 83.65 25.29
实施例4 726 13.75 83.8 25.33
实施例5 728 13.75 84.0 25.46
实施例6 726 13.75 84.0 25.39
实施例7 727 13.75 84.0 25.42
对比例1 722 13.74 83.58 25.26
对比例2 722 13.75 83.58 25.26
对比例3 721 13.73 83.6 25.01
根据实施例1～7的测试结果可知，TOPCon型太阳能电池在阻挡层、选择性钝化接触结构及纳米氧化硅层的协同作用下，能够相比于普通的TOPCon电池提升填充因子效率，提升太阳能转换效率。并且在隧穿层与掺杂导电层之间设置阻挡层，利用阻挡层来避免掺杂导电层在制备过程中过多的磷等N型掺杂元素扩散进入隧穿层内破坏隧穿效果，在轻掺杂导电区域构建多层层叠的多晶硅层，多晶硅层之间的纳米氧化硅层具有的正电荷对电子载流子有吸引作用，可以提升掺杂导电层的势垒，减少红外反射损耗，提升电池的开路电压。
对比例1制备的太阳能电池，没有设置阻挡层，隧穿层的隧穿效果略有影响，太阳能电池的开路电压、填充因子及太阳能转换效率均有所影响。
对比例2制备的太阳能电池，轻掺杂导电区域没有设置纳米氧化硅层，红外反射损耗增加，太阳能电池的开路电压、填充因子及太阳能转换效率均有所影响。
对比例3为常规的TOPCon电池，太阳能电池的综合性能皆劣于实施例1～7的数据。
本申请虽然以较佳实施例公开如上，但并不是用来限定权利要求，任何本领域技术人员在不脱离本申请构思的前提下，都可以做出若干可能的变动和修改，因此本申请的保护范围应当以本申请权利要求所界定的范围为准。

Claims (13)

1.一种太阳能电池，其特征在于，所述太阳能电池包括：
半导体衬底；
位于所述半导体衬底的后表面的隧穿层；
位于所述隧穿层的至少部分表面的掺杂阻挡层；
位于所述掺杂阻挡层表面的掺杂导电层，所述掺杂导电层包括交替设置的轻掺杂导电区域及重掺杂导电区域，其中，所述轻掺杂导电区域包括N层层叠设置的多晶硅层，且至少两层多晶硅层之间设有纳米氧化硅层，N≥3；
位于所述轻掺杂导电区域表面的第一钝化层；以及
与所述重掺杂导电区域一一对应且接触的第一电极。
2.根据权利要求1所述的太阳能电池，其特征在于，所述重掺杂导电区域的宽度大于等于所述第一电极的宽度。
3.根据权利要求1所述的太阳能电池，其特征在于，所述掺杂阻挡层设置于所述隧穿层远离所述半导体衬底的整个表面。
4.根据权利要求1所述的太阳能电池，其特征在于，所述掺杂阻挡层间隔设置于所述隧穿层的部分表面，且位于所述隧穿层与所述重掺杂导电区域之间。
5.根据权利要求3或4所述的太阳能电池，其特征在于，其满足以下特征中的至少一种：
(1)所述轻掺杂导电区域的厚度为H1 nm，40≤H1≤100；
(2)所述重掺杂导电区域的厚度为H2 nm，60≤H2≤130；
(3)所述重掺杂导电区域的厚度为H2 nm，所述轻掺杂多晶硅区域的厚度为H1 nm，20≤H2-H1≤50；
(4)所述轻掺杂导电区域的宽度为D1μm，200≤D1≤1500；
(5)所述重掺杂导电区域的宽度为D2μm，40≤D2≤90。
6.根据权利要求1所述的太阳能电池，其特征在于，所述轻掺杂导电区域包括层叠设置的第一层多晶硅层、第二层多晶硅层及第三层多晶硅层，且第二层多晶硅层与第三层多晶硅层之间设有纳米氧化硅层。
7.根据权利要求6所述的太阳能电池，其特征在于，所述第三层多晶硅层的带隙大于所述纳米氧化硅层的带隙。
8.根据权利要求1所述的太阳能电池，其特征在于，所述轻掺杂导电区域的磷掺杂浓度为0.8E20 cm-3～4E20 cm-3，所述重掺杂导电区域的掺杂浓度为4E20 cm-3～12E20 cm-3。
9.根据权利要求1所述的太阳能电池，其特征在于，所述掺杂阻挡层包括氮化镓层、氧化镓层、氧化铝层、碳化硅层、氮化硅层及氮氧化硅层中的至少一种；和/或，所述掺杂阻挡层的厚度为0.4nm～2.0nm。
10.根据权利要求1所述的太阳能电池，其特征在于，所述太阳能电池还包括位于所述半导体衬底的前表面的第二钝化层及第二电极。
11.根据权利要求10所述的太阳能电池，其特征在于，其满足以下特征中的至少一种：
(1)所述隧穿层的厚度为0.8nm～2.5nm；
(2)所述第一钝化层包括氧化硅层、氮化硅层、氧化铝层、氮氧化硅层中的至少一种；
(3)所述第二钝化层包括氮化硅层、氧化硅层、氮氧化硅层中的至少一种；
(4)所述第一钝化层、所述第二钝化层的厚度为70nm-120nm；
(5)所述半导体衬底为N型单晶硅衬底，所述掺杂导电层为N型掺杂多晶硅层或N型掺杂碳化硅层。
12.一种如权利要求1～11任一项所述的太阳能电池的制备方法，其特征在于，所述制备方法包括以下步骤：
对半导体衬底进行制绒处理；
在所述半导体衬底的后表面形成隧穿层；
在所述隧穿层的至少部分表面沉积形成阻挡层；
在所述阻挡层表面形成掩膜，并从所述掩膜中去除一部分材料，以形成裸露且间隔设置的第一区域；
在所述第一区域形成第一多晶硅区域，其中，所述第一多晶硅区域包括N层层叠设置的多晶硅层，且至少两层多晶硅层之间设有纳米氧化硅层，N≥3；
在所述第一多晶硅区域表面形成第二掩膜，并在所述第二掩膜未覆盖区域沉积形成多晶硅同时进行原位掺杂处理，形成第二多晶硅区域；
对所述第一多晶硅区域与所述第二多晶硅区域进行二次掺杂处理，得到轻掺杂导电区域、重掺杂导电区域及掺杂阻挡层；
在所述轻掺杂导电区域表面形成第一钝化层；以及
在所述重掺杂导电区域表面形成第一电极。
13.一种光伏组件，其特征在于，所述光伏组件包括多个太阳能电池串，所述太阳能电池串包括权利要求1～11任一项所述的太阳能电池。
CN202310155830.0A 2023-02-08 2023-02-08 太阳能电池及其制备方法、光伏组件 Active CN116110978B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310155830.0A CN116110978B (zh) 2023-02-08 2023-02-08 太阳能电池及其制备方法、光伏组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310155830.0A CN116110978B (zh) 2023-02-08 2023-02-08 太阳能电池及其制备方法、光伏组件

Publications (2)

Publication Number Publication Date
CN116110978A true CN116110978A (zh) 2023-05-12
CN116110978B CN116110978B (zh) 2024-05-28

Family

ID=86257987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310155830.0A Active CN116110978B (zh) 2023-02-08 2023-02-08 太阳能电池及其制备方法、光伏组件

Country Status (1)

Country Link
CN (1) CN116110978B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016068711A2 (en) * 2014-10-31 2016-05-06 Technische Universiteit Delft Back side contacted wafer-based solar cells with in-situ doped crystallized silicon oxide regions
US20160197204A1 (en) * 2015-01-05 2016-07-07 Lg Electronics Inc. Solar cell and method for manufacturing the same
CN108447918A (zh) * 2018-03-29 2018-08-24 晶澳（扬州）太阳能科技有限公司 一种钝化接触多晶硅薄膜的掺杂结构及其制备方法
CN108701727A (zh) * 2015-09-30 2018-10-23 泰姆普雷斯艾普公司 制造太阳能电池的方法和由此获得的太阳能电池
CN110838536A (zh) * 2019-11-28 2020-02-25 泰州中来光电科技有限公司 具有多种隧道结结构的背接触太阳能电池及其制备方法
JP2020077851A (ja) * 2018-09-24 2020-05-21 フラウンホーファー−ゲゼルシャフト ツール フエルデルング デア アンゲヴァンテン フォルシュング エー．ファオ． ヘテロ接合と拡散浸透されたエミッタ領域とを有する太陽電池の製造方法
CN112466960A (zh) * 2020-11-10 2021-03-09 浙江晶科能源有限公司 太阳能电池结构及其制备方法
CN112736159A (zh) * 2020-12-31 2021-04-30 三江学院 一种选择性多晶硅厚度与掺杂浓度电池结构的制备方法
WO2023284771A1 (zh) * 2021-07-14 2023-01-19 天合光能股份有限公司 选择性钝化接触电池及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016068711A2 (en) * 2014-10-31 2016-05-06 Technische Universiteit Delft Back side contacted wafer-based solar cells with in-situ doped crystallized silicon oxide regions
US20160197204A1 (en) * 2015-01-05 2016-07-07 Lg Electronics Inc. Solar cell and method for manufacturing the same
CN108701727A (zh) * 2015-09-30 2018-10-23 泰姆普雷斯艾普公司 制造太阳能电池的方法和由此获得的太阳能电池
CN108447918A (zh) * 2018-03-29 2018-08-24 晶澳（扬州）太阳能科技有限公司 一种钝化接触多晶硅薄膜的掺杂结构及其制备方法
JP2020077851A (ja) * 2018-09-24 2020-05-21 フラウンホーファー−ゲゼルシャフト ツール フエルデルング デア アンゲヴァンテン フォルシュング エー．ファオ． ヘテロ接合と拡散浸透されたエミッタ領域とを有する太陽電池の製造方法
CN110838536A (zh) * 2019-11-28 2020-02-25 泰州中来光电科技有限公司 具有多种隧道结结构的背接触太阳能电池及其制备方法
CN112466960A (zh) * 2020-11-10 2021-03-09 浙江晶科能源有限公司 太阳能电池结构及其制备方法
CN112736159A (zh) * 2020-12-31 2021-04-30 三江学院 一种选择性多晶硅厚度与掺杂浓度电池结构的制备方法
WO2023284771A1 (zh) * 2021-07-14 2023-01-19 天合光能股份有限公司 选择性钝化接触电池及其制备方法

Also Published As

Publication number Publication date
CN116110978B (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
US20230275167A1 (en) Solar cell, method for preparing the same, and photovoltaic module
CN114709294B (zh) 太阳能电池及其制备方法、光伏组件
CN114709277B (zh) 太阳能电池及其制备方法、光伏组件
EP4293729A1 (en) Method for preparing solar cell and solar cell, photovoltaic module
US11949038B2 (en) Solar cell and photovoltaic module
US11804564B2 (en) Solar cell, manufacturing method thereof, and photovoltaic module
CN114256361B (zh) 一种太阳能电池、光伏组件
CN114050105A (zh) 一种TopCon电池的制备方法
CN116759468A (zh) 太阳能电池、太阳能电池的制造方法及光伏组件
CN113875025A (zh) 太阳能电池和太阳能电池的制造方法
CN116110978B (zh) 太阳能电池及其制备方法、光伏组件
CN115985981A (zh) 太阳能电池及其制备方法、光伏组件
CN115881835B (zh) 太阳能电池及其制备方法、光伏组件
CN114744053B (zh) 太阳能电池及生产方法、光伏组件
CN115172478B (zh) 太阳能电池及光伏组件
CN220934091U (zh) 太阳能电池片及光伏组件
TWI645572B (zh) 背表面具有分散式接觸電極矽基板太陽能電池的製造方法
CN118156336A (zh) 太阳能电池及其制备方法、光伏组件
CN113540265A (zh) 一种太阳能电池以及太阳能电池的制备方法
CN118099229A (zh) 太阳能电池、光伏组件
CN117558834A (zh) 太阳能电池的制作方法及太阳能电池、光伏组件
CN117995923A (zh) 太阳能电池的形成方法、太阳能电池及光伏组件
CN116978963A (zh) 一种太阳能电池的制造方法
CN117995919A (zh) 太阳能电池及其制作方法、光伏组件及光伏系统
CN117727822A (zh) 太阳能电池、太阳能电池的制造方法及光伏组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant