CN114038928B - 太阳能电池及其制备方法、光伏组件 - Google Patents

太阳能电池及其制备方法、光伏组件 Download PDF

Info

Publication number
CN114038928B
CN114038928B CN202111415884.3A CN202111415884A CN114038928B CN 114038928 B CN114038928 B CN 114038928B CN 202111415884 A CN202111415884 A CN 202111415884A CN 114038928 B CN114038928 B CN 114038928B
Authority
CN
China
Prior art keywords
layer
polysilicon layer
doped polysilicon
doped
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111415884.3A
Other languages
English (en)
Other versions
CN114038928A (zh
Inventor
杨楠楠
金井升
张昕宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jinko Solar Co Ltd
Jinko Solar Co Ltd
Original Assignee
Zhejiang Jinko Solar Co Ltd
Jinko Solar Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jinko Solar Co Ltd, Jinko Solar Co Ltd filed Critical Zhejiang Jinko Solar Co Ltd
Priority to CN202111415884.3A priority Critical patent/CN114038928B/zh
Publication of CN114038928A publication Critical patent/CN114038928A/zh
Application granted granted Critical
Publication of CN114038928B publication Critical patent/CN114038928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0475—PV cell arrays made by cells in a planar, e.g. repetitive, configuration on a single semiconductor substrate; PV cell microarrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Abstract

本申请提供了太阳能电池及其制备方法、光伏组件，其中，方法包括以下步骤：对制绒后的N型半导体衬底的前表面进行掺杂处理以形成P型发射极；在所述半导体衬底的后表面形成隧穿层；在所述隧穿层的表面沉积形成第一多晶硅层、N型掺杂非晶硅层及第二多晶硅层；退火处理，使得所述N型掺杂非晶硅层中的掺杂元素扩散至所述第一多晶硅层及所述第二多晶硅层，形成复合N型掺杂多晶硅层；在所述P型发射极的表面形成第一钝化层；及在所述复合N型掺杂多晶硅层表面形成第二钝化层。本申请提供的太阳能电池，能降低太阳能电池后表面寄生光学吸收和自由载流子吸收的损耗，提高钝化性能。

Description

太阳能电池及其制备方法、光伏组件
技术领域
本申请涉及光伏技术领域，具体地讲，涉及太阳能电池及其制备方法、光伏组件。
背景技术
TOPCon(Tunnel Oxide Passivated Contact隧穿氧化钝化接触)电池依靠“隧穿效应”实现后表面钝化，现有的TOPCon电池后表面结构从内向外依次为半导体衬底，隧穿层，掺杂导电层，后表面钝化层。N型TOPCon电池目前的背面多晶硅掺杂层吸光严重，使得钝化效果差，导致短路电流降低。
发明内容
鉴于此，本申请提出太阳能电池及其制备方法、光伏组件，通过隧穿层表面形成掺杂浓度不同的复合N型掺杂多晶硅层，可以抑制电池背面的吸光现象，提升钝化效果，提高太阳能电池的短路电流。
第一方面，本申请提供一种太阳能电池的制备方法，包括以下步骤：
对制绒后的N型半导体衬底的前表面进行掺杂处理以形成P型发射极；
在所述N型半导体衬底的后表面形成隧穿层；
在所述隧穿层的表面沉积形成第一多晶硅层、N型掺杂非晶硅层及第二多晶硅层，其中，所述第二多晶硅层位于远离所述隧穿层的最外层；
退火处理，使得所述N型掺杂非晶硅层中的掺杂元素扩散至所述第一多晶硅层及所述第二多晶硅层，形成复合N型掺杂多晶硅层，所述复合N型掺杂多晶硅层中各个掺杂多晶硅层的掺杂浓度不同；
在所述P型发射极的表面形成第一钝化层；及
在所述复合N型掺杂多晶硅层表面形成第二钝化层。
结合第一方面，所述方法满足以下特征中的至少一种：
(1)所述第一多晶硅层为本征多晶硅层；
(2)所述第一多晶硅层的厚度为10nm～30nm；
(3)所述第一多晶硅层的折射率为3.8～4.0。
结合第一方面，所述方法满足以下特征中的至少一种：
(1)所述N型掺杂非晶硅层的厚度为70nm～90nm；
(2)所述N型掺杂非晶硅层的折射率为4.1～4.4。
结合第一方面，所述方法满足以下特征中的至少一种：
(1)所述第二多晶硅层为本征多晶硅层或P型掺杂多晶硅层；
(2)所述第二多晶硅层的厚度为20nm～40nm；
(3)所述第二多晶硅层的折射率为3.7～3.8。
结合第一方面，所述复合N型掺杂多晶硅层包括层叠设置的第一掺杂多晶硅层、第二掺杂多晶硅层及第三掺杂多晶硅层，所述方法满足以下特征中的至少一种：
(1)所述第一掺杂多晶硅层由所述第一多晶硅层掺杂形成，所述第一掺杂多晶硅层的折射率为3.8～3.9；和/或，所述第一掺杂多晶硅层中的掺杂元素的掺杂浓度小于等于1×1020atoms/cm3；
(2)所述第二掺杂多晶硅层由所述N型掺杂非晶硅层形成，所述第二掺杂多晶硅层的折射率为3.6～3.7；和/或，所述第二掺杂多晶硅层中的掺杂元素的掺杂浓度为2×1020～4×1020atoms/cm3；
(3)所述第三掺杂多晶硅层由所述第二多晶硅层掺杂形成，所述第三掺杂多晶硅层的折射率为3.7～3.8；和/或，所述第三掺杂多晶硅层中的掺杂元素的掺杂浓度为3×1020～1×1021atoms/cm3。
结合第一方面，所述复合N型掺杂多晶硅层的折射率为3.5～3.7。
结合第一方面，在所述隧穿层的表面沉积形成第一多晶硅层、N型掺杂非晶硅层及第二多晶硅层，包括：
在所述隧穿层的表面沉积形成第一多晶硅层，控制沉积温度为580℃～620℃，沉积时间为1min～10min；
在所述第一多晶硅层的表面原位掺杂沉积形成N型掺杂非晶硅层，控制沉积温度为450℃～550℃，沉积时间为7min～90min；
在所述N型掺杂非晶硅层或所述第一多晶硅层的表面沉积形成第二多晶硅层，控制沉积温度为600℃～620℃，沉积时间为2min～20min。
结合第一方面，所述退火处理的温度为830℃～1000℃，所述退火处理的时间为5min～60min。
第二方面，本申请提供一种太阳能电池，包括：
N型半导体衬底；
位于所述N型半导体衬底的前表面上的P型发射极；
位于所述P型发射极表面的第一钝化层；
位于所述N型半导体衬底的后表面的隧穿层；
位于所述隧穿层表面的复合N型掺杂多晶硅层，所述复合N型掺杂多晶硅层包括层叠设置的第一掺杂多晶硅层、第二掺杂多晶硅层及第三掺杂多晶硅层，其中，所述第三掺杂多晶硅层位于所述复合N型掺杂多晶硅层远离所述隧穿层的最外层，所述复合N型掺杂多晶硅层中各个掺杂多晶硅层的掺杂浓度不同；以及
位于所述复合N型掺杂多晶硅层表面的第二钝化层。
结合第二方面，所述太阳能电池满足以下特征中的至少一种：
(1)所述第一掺杂多晶硅层由本征多晶硅层掺杂形成；
(2)所述第一掺杂多晶硅层的折射率为3.8～3.9；
(3)所述第一掺杂多晶硅层的厚度为10nm～30nm；
(4)所述第一掺杂多晶硅层中的掺杂元素的掺杂浓度小于等于1×1020atoms/cm3。
结合第二方面，所述太阳能电池满足以下特征中的至少一种：
(1)所述第二掺杂多晶硅层为N型掺杂非晶硅层；
(2)所述第二掺杂多晶硅层的折射率为3.6～3.7；
(3)所述第二掺杂多晶硅层的厚度为70nm～90nm；
(4)所述第二掺杂多晶硅层中的掺杂元素的掺杂浓度为2×1020～4×1020atoms/cm3。
结合第二方面，所述太阳能电池满足以下特征中的至少一种：
(1)所述第三掺杂多晶硅层由本征多晶硅层或P型掺杂多晶硅层形成；
(2)所述第三掺杂多晶硅层的折射率为3.7～3.8；
(3)所述第三掺杂多晶硅层的厚度为20nm～40nm；
(4)所述第三掺杂多晶硅层中的掺杂元素的掺杂浓度为3×1020～1×1021atoms/cm3。
结合第二方面，所述复合N型掺杂多晶硅层的折射率为3.5～3.7。
第三方面，本申请提供一种光伏组件，所述光伏组件包括多个太阳能电池串，所述太阳能电池串包括上述第二方面所述的太阳能电池或上述第一方面所述的制备方法制得的太阳能电池。
本申请的技术方案至少具有以下有益的效果：
本申请提供的太阳能电池及其制备方法、光伏组件，通过在半导体衬底背面的隧穿层上形成层叠设置的复合N型掺杂多晶硅层，使得复合N型掺杂多晶硅层中的掺杂元素的掺杂浓度呈梯度变化，优化背面掺杂多晶硅层的折射率，降低掺杂多晶硅层对光的吸收，提升钝化效果，提高太阳能电池的短路电流。
附图说明
为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1本申请实施例提供的太阳能电池的制备方法的流程示意图。
图2a为本申请提供的太阳能电池中的半导体衬底前表面的薄膜层的结构示意图。
图2b为本申请提供的太阳能电池中的半导体衬底前表面的第一氧化层与P型发射极的结构示意图。
图2c为本申请提供的太阳能电池中的半导体衬底后表面的隧穿层的结构示意图。
图2d为本申请提供的太阳能电池中的隧穿层表面层叠设置的第一多晶硅层、N型掺杂非晶硅层、第二多晶硅层的结构示意图。
图2e为本申请提供的太阳能电池中的隧穿层表面层叠设置的第一多晶硅层、N型掺杂非晶硅层、第二多晶硅层的另一结构示意图。
图2f为本申请提供的太阳能电池中的隧穿层表面层叠设置的复合N型掺杂多晶硅层的结构示意图。
图2g为本申请提供的太阳能电池去除P型发射极表面的硼硅玻璃层的结构示意图。
图2h分别本申请提供的太阳能电池中的第一钝化层、第二钝化层的结构示意图。
图3为本申请实施例提供的太阳能电池的结构示意图。
图4分别为本申请实施例提供的光伏组件的结构示意图。
具体实施方式
为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。
应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其它含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
TOPCon电池依靠“隧穿效应”实现后表面钝化，现有的TOPCon电池后表面结构从内向外依次为半导体衬底，隧穿层，掺杂导电层，后表面钝化层。但是，目前N型TOPCon电池的背面多晶硅掺杂层吸光严重，使得钝化效果差，导致短路电流降低。
基于此，本申请提供一种太阳能电池的制备方法，如图1所示，制备方法包括以下步骤：
步骤S10，对制绒后的N型半导体衬底的前表面进行掺杂处理以形成P型发射极；
步骤S20，在所述N型半导体衬底的后表面形成隧穿层；
步骤S30，在所述隧穿层的表面沉积形成第一多晶硅层、N型掺杂非晶硅层及第二多晶硅层，其中，所述第二多晶硅层位于远离所述隧穿层的最外层；
步骤S40，退火处理，使得所述N型掺杂非晶硅层中的掺杂元素扩散至所述第一多晶硅层及所述第二多晶硅层，形成复合N型掺杂多晶硅层，所述复合N型掺杂多晶硅层中各个掺杂多晶硅层的掺杂浓度不同；
步骤S50，在所述P型发射极的表面形成第一钝化层；及
步骤S60，在所述复合N型掺杂多晶硅层表面形成第二钝化层。
在上述方案中，通过在半导体衬底背面的隧穿层上形成层叠设置的复合N型掺杂多晶硅层，使得复合N型掺杂多晶硅层中的掺杂元素的掺杂浓度呈梯度变化，优化背面掺杂多晶硅层的折射率，降低掺杂多晶硅层对光的吸收，提升钝化效果，提高太阳能电池的短路电流。
以下具体介绍本方案：
在步骤S10之前，所述方法还包括：
对N型半导体衬底的前表面进行制绒处理，形成绒面结构。
N型半导体衬底可以为晶体硅衬底(硅衬底)，例如为多晶硅衬底、单晶硅衬底、微晶硅衬底或碳化硅衬底中的一种，本申请实施例对于半导体衬底的具体类型不作限定。半导体衬底的掺杂元素可以是磷、氮等。
在一些实施例中，N型半导体衬底为N型晶体硅衬底(或硅片)，N型半导体衬底的厚度为60um～240um，具体可以是60um、80um、90um、100um、120um、150um、200um或240um等，在此不做限定。
需要指出的是，本申请对于制绒的具体操作方式不作限定。例如，可以选用不限于湿法制绒工艺对N型半导体衬底进行制绒，当N型半导体衬底为N型单晶硅衬底时，可以采用碱性溶液例如氢氧化钾溶液进行制绒，由于NaOH溶液的腐蚀具有各向异性，从而可以制备得到金字塔状微结构。
可选地，在制绒处理之前，还可以包括对半导体衬底进行清洗的步骤，以去除表面的金属和有机污染物。
还可以对半导体衬底后表面进行制绒或抛光，制绒工艺的方式可以是化学刻蚀、激光刻蚀、机械法、等离子刻蚀等。抛光可以采用碱溶液进行抛光。
步骤S10，如图2a至图2b所示，对制绒后的N型半导体衬底的前表面进行掺杂处理，形成P型发射极。
具体地，步骤S10包括：
步骤S11，在N型半导体衬底10的前表面的绒面结构上先沉积形成薄膜层101；
步骤S12，再对N型半导体衬底的前表面的薄膜层101进行掺杂处理，形成P型发射极11。
在具体实施方式中，可以采用低压化学气相沉积法、常压化学气相沉积法、亚常压化学汽相沉积法、超高真空气相沉积法、等离子体增强化学气相沉积法中的任意一种方法在N型半导体衬底的前表面沉积形成薄膜层。
具体地，所述薄膜层101包括多晶硅层、非晶硅层、微晶硅层中的至少一种。
所述薄膜层101的厚度为30nm至200nm，具体可以是30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm、110nm、120nm、130nm、140nm、150nm、160nm、170nm、180nm、190nm、200nm等，在此不做限定。
在其他实施方式中，也可以采用高温扩散、浆料掺杂或者离子注入中的任意一种或多种工艺在N型半导体衬底的前表面直接形成P型发射极11，以便在所述半导体衬底10中形成PN结。
在一些实施例中，所述P型发射极11为掺硼扩散层。掺硼扩散层是利用硼源通过扩散工艺使硼原子扩散到前表面一定深度而形成的P型发射极(即，P+层)。例如，硼源可以是液态三溴化硼或三氯化硼。掺杂处理的N型半导体衬底的微晶硅相转变为多晶硅相。如图2b所示，由于半导体衬底表面的薄膜层101具有较高浓度的硼，掺杂处理后氧化过程中，部分硼化硅充分氧化，会形成硼硅玻璃层102，后续需要去除。
步骤S20，在所述N型半导体衬底的后表面形成隧穿层30。
在一些可行的实施方式中，如图2c所示，形成隧穿层30的方法可以是热氧化法或者湿化学氧化法。热氧化的方法形成隧穿层，氧化温度为300℃～800℃，氧化时间为3min～15min。湿化学氧化法可以使用70℃～90℃的热硝酸氧化10min～30min。
隧穿层30可以是氧化硅层、氧化铝层、氮氧化硅层、氧化钼层、氧化铪层中的一种或多种层叠结构。在其他实施例中，隧穿层30也可以是含氧氮化硅层、含氧碳化硅层等。隧穿层30的厚度为0.8nm～2nm。具体地，隧穿层30的厚度为0.8nm、0.9nm、1.0nm、1.2nm、1.4nm、1.6nm、1.8nm或2nm等。隧穿层30的厚度是指隧穿层相对于形成面上的厚度。隧穿层30的厚度过大，不利于降低隧穿层的接触电阻。通过控制隧穿层的厚度，可以抑制接触电阻引起的填充因子的降低。
具体地，隧穿层30的带隙宽度＞3.0eV，载流子通过热发射一般难以传输通过隧穿层30，但是由于隧穿层30很薄，载流子可以通过隧穿效应穿过隧穿层30，因此厚度在0.8nm～2nm内的隧穿层对多数载流子的传输没有阻碍。随着隧穿层的厚度逐渐增大时，多数载流子的隧穿效应受到影响，载流子难以传输通过隧穿层30，电池的光电转换效率会逐渐下降。隧穿层的厚度过小时，无法起到钝化作用。优选地，隧穿层30为氧化硅层，隧穿层30的厚度为0.8nm～1.5nm。
步骤S30，在所述隧穿层的表面沉积形成第一多晶硅层、N型掺杂非晶硅层及第二多晶硅层。
在一些可行的实施方式中，采用物理气相沉积法、化学气相沉积法、等离子体增强化学气相沉积法、原子层沉积法中的任意一种方法在所述隧穿层的表面沉积形成第一多晶硅层、N型掺杂非晶硅层及第二多晶硅层。化学气相沉积法可以是低压化学气相沉积法或常压化学气相淀积法。
如图2d所示，在一种实施方式中，先在隧穿层30的表面沉积形成第一多晶硅层41’，第一多晶硅层41’为本征多晶硅层。所述第一多晶硅层41’的厚度为10nm～30nm；具体可以是10nm、12nm、15nm、19nm、22nm、25nm、27nm、29nm或30nm等，在此不做限定。所述第一多晶硅层41’的折射率为3.8～4.0，具体可以是3.8、3.85、3.9、3.95、3.99或4.0等，在此不做限定。
其次，在第一多晶硅层41’的表面沉积形成N型掺杂非晶硅层42’，N型掺杂非晶硅层。所述N型掺杂非晶硅层42’的厚度为70nm～90nm；具体可以是70nm、72nm、75nm、79nm、82nm、85nm、87nm、89nm或90nm等，在此不做限定。所述N型掺杂非晶硅层42’的折射率为4.1～4.4，具体可以是4.1、4.15、4.2、4.25、4.29或4.4等，在此不做限定。
然后，在N型掺杂非晶硅层42’的表面沉积形成第二多晶硅层43’，所述第二多晶硅层43’为本征多晶硅层或P型掺杂多晶硅层。所述第二多晶硅层43’的厚度为20nm～40nm；具体可以是20nm、22nm、25nm、29nm、32nm、35nm、37nm、39nm或40nm等，在此不做限定。所述第二多晶硅层43’的折射率为3.7～3.8，具体可以是3.7、3.71、3.72、3.74、3.75、3.78或3.8等，在此不做限定。
作为本申请可选的技术方案，可以采用物理气相沉积法、化学气相沉积法、等离子体增强化学气相沉积法、原子层沉积法中的任意一种方法在所述隧穿层的表面沉积形成第一多晶硅层41’、N型掺杂非晶硅层42’及第二多晶硅层43’。
在一种具体的实施方式中，将N型半导体衬底10置于沉积设备中，通入20L至60L的氧化性气体(例如可以是氧气、一氧化二氮、臭氧)，按照升温速率为0.5℃/min～15℃/min将沉积设备内的温度加热至560℃～620℃，沉积时间为3min～10min，形成隧穿层30；
通氧结束后，进行恒温阶段，然后通入适量硅烷气体，控制硅烷气体的流量为300ml/min～1500ml/min，控制沉积温度为580℃～620℃，沉积时间为1min～10min，形成第一多晶硅层41’。具体地，沉积温度可以是580℃、590℃、595℃、600℃、610℃、615℃或620℃等，沉积时间可以是1min、3min、5min、7min、8min、9min、10min等，当然也可以是上述范围内的其他值，在此不做限定。可以理解地，可以通过控制沉积温度、气体流量以及沉积时间以在隧穿层30的表面形成适宜厚度的第一多晶硅层41’。
接着，通入适量的硅烷与磷烷的混合气体，控制硅烷气体的流量为300～1500ml/min，磷烷气体的流量为50～3000ml/min，控制沉积温度为450℃～550℃，沉积时间为7min～90min，在第一多晶硅层41’表面原位掺杂沉积形成N型掺杂非晶硅层42’。具体地，沉积温度可以是450℃、460℃、470℃、480℃、500℃、520℃或550℃等，沉积时间可以是7min、10min、18min、28min、39min、50min、80min或90min等，当然也可以是上述范围内的其他值，在此不做限定。可以理解地，可以通过控制沉积温度、气体流量以及沉积温度以沉积形成适宜厚度的N型掺杂非晶硅层42’。
最后，通过硅烷或硅烷与磷烷的混合气体，控制混合气体的流量为500～1500ml/min，控制沉积温度为600℃～620℃，沉积时间为2min～20min，在N型掺杂非晶硅层的表面沉积形成第二多晶硅层43’。具体地，沉积温度可以是600℃、605℃、608℃、610℃、615℃、618℃或620℃等，沉积时间可以是2min、4min、6min、7min、9min、10min、15min或20min等，当然也可以是上述范围内的其他值，在此不做限定。可以理解地，可以通过控制沉积温度、气体流量以及沉积温度以沉积形成适宜厚度的第二多晶硅层43’。
其中，第二多晶硅层43’可以是本征多晶硅层或原位掺杂沉积形成的P型掺杂多晶硅层。
如图2e所示，在其他实施方式中，也可以在所述隧穿层的表面沉积形成N型掺杂非晶硅层42’、第一多晶硅层41’及第二多晶硅层43’。需要说明的是，在本方案中，只是N型掺杂非晶硅层与第一多晶硅层的沉积顺序进行调整，只要保证第二多晶硅层位于最外层即可。
作为本申请可选的技术方案，隧穿层与多晶硅层、非晶硅层的沉积以及多晶硅层、非晶硅层的掺杂处理均在低压化学气相沉积设备中形成。掺杂处理可以采用扩散的方式或离子注入方式。
步骤S40，退火处理，使得所述N型掺杂非晶硅层42’中的掺杂元素扩散至所述第一多晶硅层41’及所述第二多晶硅层43’，形成复合N型掺杂多晶硅层40，所述复合N型掺杂多晶硅层40中各个掺杂多晶硅层的掺杂浓度不同。
所述复合N型掺杂多晶硅层40中的各层掺杂浓度可以呈现梯度变化。在一些实施例中，中间掺杂多晶硅层的掺杂浓度大于靠近所述隧穿层的最内侧掺杂多晶硅层的掺杂浓度以及靠近第二钝化层的最外侧掺杂多晶硅层的掺杂浓度。在一些实施例中，沿远离N型半导体衬底后表面的方向，所述复合掺杂多晶硅层中的各层掺杂浓度递减。
作为本申请可选的技术方案，N型半导体衬底10为N型单晶硅衬底，复合N型掺杂多晶硅层40的掺杂元素可以是磷等N型掺杂元素。如图2f所示，所述复合N型掺杂多晶硅层40包括层叠设置的第一掺杂多晶硅层41、第二掺杂多晶硅层42及第三掺杂多晶硅层43。其中，所述第三掺杂多晶硅层43位于所述复合N型掺杂多晶硅层40远离所述隧穿层30的最外层。
具体地，所述第一掺杂多晶硅层41由所述第一多晶硅层41’掺杂形成，所述第一掺杂多晶硅层41的折射率为3.8～3.9，例如可以是3.8、3.82、3.85、3.87或3.9等。所述第一掺杂多晶硅层41中的掺杂元素的掺杂浓度小于等于1×1020atoms/cm3，例如可以是1×1020atoms/cm3、0.5×1020atoms/cm3、0.1×1020atoms/cm3等，也可以是上述范围内的其他值，在此不做限定。
在其他实施方式中，所述第一掺杂多晶硅层41也可以由N型掺杂非晶硅层42’退火处理后形成。
所述第二掺杂多晶硅层42由所述N型掺杂非晶硅层42’形成，所述第二掺杂多晶硅层42的折射率为3.6～3.7，例如可以是3.6、3.62、3.65、3.67或3.7等。所述第二掺杂多晶硅层42中的掺杂元素的掺杂浓度为2×1020～4×1020atoms/cm3；例如可以是2×1020atoms/cm3、2.5×1020atoms/cm3、3×1020atoms/cm3、4×1020atoms/cm3等，也可以是上述范围内的其他值，在此不做限定。
所述第三掺杂多晶硅层43由所述第二多晶硅层43’掺杂形成，所述第三掺杂多晶硅层43的折射率为3.7～3.8，例如可以是3.7、3.72、3.75、3.79或3.8等。所述第三掺杂多晶硅层43中的掺杂元素的掺杂浓度为3×1020～1×1021atoms/cm3，例如可以是3×1020atoms/cm3、3.5×1020atoms/cm3、4×1020atoms/cm3、5×1020atoms/cm3、1×1021atoms/cm3等，也可以是上述范围内的其他值，在此不做限定。
在一些实施例中，所述复合N型掺杂多晶硅层40的总厚度范围为100nm～160nm，例如，N型掺杂多晶硅层，所述复合N型掺杂多晶硅层40的折射率范围为3.5～3.7，具体可以是3.5、3.51、3.52、3.54、3.55、3.58、3.62、3.64、3.67、3.69或3.7等，在此不做限定。可以理解地，所述复合N型掺杂多晶硅层40中各个掺杂多晶硅层的掺杂浓度不同，掺杂元素的掺杂浓度呈梯度变化。可以理解地，复合N型掺杂多晶硅层40的折射率与多晶硅的结晶程度有关，同时其也会随掺杂浓度变化而发生变化，因此控制复合N型掺杂多晶硅层40的结晶程度及掺杂浓度，可以提高其光学特性，降低复合N型掺杂多晶硅层40的光吸收，提高电池短路电流。
在步骤S50之前，如图2g所示，所述方法还包括：
去除半导体衬底前表面形成的硼硅玻璃层及后表面形成的磷硅玻璃层。
首先，去除绕镀至半导体衬底前表面的多晶硅层。具体地，可以采用配制好的药液清洗半导体衬底正面绕镀的多晶硅层100～120秒，示例性地，去绕镀的药液例如可以取10ml浓度为36％的氢氟酸、50ml浓度为70％的浓硝酸、10ml浓度为98％的浓硫酸及30ml的水混合制备得到，该配制方式仅用于举例说明，在此不做限定。在其他方式中，可以采用HF和HNO3的湿化学方法进行刻蚀，或者先使用氢氟酸溶液再使氢氧化钾溶液或氢氧化钠溶液进行刻蚀，以去除绕镀的多晶硅层。
其次，去除所述半导体衬底前表面形成的硼硅玻璃层。示例性地，可以用配制好的氢氟酸溶液清洗硼硅玻璃层(BSG层)和磷硅玻璃层(PSG层)100～120秒，氢氟酸的体积占比为10～40％及体积占比为60～90％的水。其中，氢氟酸溶液的浓度为36～38％；氢氟酸的温度控制在20～25℃。
最后，去除所述半导体衬底后表面形成的磷硅玻璃层。同样地，可以用配制好的氢氟酸溶液清洗硼硅玻璃层(BSG层)和磷硅玻璃层(PSG层)100～120秒，氢氟酸的体积占比为10～40％及体积占比为60～90％的水。其中，氢氟酸溶液的浓度为36～38％；氢氟酸的温度控制在20～25℃。在其他实施方式中，也可以采用其他酸液或碱液进行去除。
需要说明的是，酸洗后需要进行水洗，水洗时间为10～20s，水洗温度可以为15℃～25℃；当然，水洗之后还可以对半导体衬底进行烘干处理。
步骤S50，在P型发射极11的表面形成第一钝化层20。
如图2h所示，在一些实施例中，可以采用等离子体增强化学气相沉积法、原子层沉积法沉积第一钝化层20，当然还可以采用其他的方法，例如有机化学气相沉积法等。本申请实施例对于第一钝化层20的具体实施方式不作限定。
第一钝化层20可以包括但不限于氮化硅层、氮氧化硅层、氧化硅层等单层或叠层结构。当然，第一钝化层还可以采用其他类型的钝化层，本申请对于第一钝化层的具体材质不作限定。
在本实施例中，第一钝化层20包括层叠设置的氧化铝层及氮化硅层，其中，氧化铝层的厚度为3nm～10nm，具体可以是3nm、4nm、5nm、6nm、7nm、8nm、9nm或10nm等，在此不做限定。具体地，可以采用原子层沉积法在所述掺杂层表面形成氧化铝层。氮化硅层的厚度为50nm～150nm，具体可以是50nm、60nm、70nm、80nm、90nm、100nm、110nm、120nm、140nm或150nm等，在此不做限定。采用原子层沉积法在所述掺杂层表面形成氧化铝层；采用等离子体增强化学气相沉积法在所述氧化铝层表面形成氮化硅层。上述第一钝化层能够对半导体衬底产生良好的钝化效果，有助于提高电池的转换效率。
步骤S60，在复合N型掺杂多晶硅层40表面形成第二钝化层50。
请继续参阅图2h，可以采用等离子体增强化学气相沉积法沉积第二钝化层50，当然还可以采用其他的方法，例如有机化学气相沉积法等。本申请实施例对于第二钝化层50的具体实施方式不作限定。
作为本申请可选的技术方案，第二钝化层50包括氮化硅层、氧化硅层、氮氧化硅层中的至少一种。所述第二钝化层50的厚度为50nm-120nm。例如，所述第二钝化层50为氮化硅层，所述氮化硅层具有低硅氮比，氮化硅层的折射率范围为1.7～2.1，氮化硅层的折射率可以为1.7、1.8、1.9、2.0或2.1等，当然也可以是上述范围内的其他值，在此不做限定。通过控制氮化硅层的折射率，使得其具有低硅氮比，形成的第二钝化层50在金属化处理时能够降低接触电阻率，从而进一步降低太阳能电池的接触电阻率。
在一些实施例中，当第二钝化层50为层叠设置的氮化硅层与氧化硅层或层叠设置的氮化硅层与氮氧化硅层时，氮化硅层位于掺杂导电层的表面，氧化硅层或氮氧化硅层位于氮化硅层的表面。
进一步地，在步骤S60之后，方法还包括：
对半导体衬底进行丝网印刷并烧结形成电极。
在一些实施例中，如图3所示，太阳能电池还包括第一电极60与第二电极70，第一电极60穿过第一钝化层20与半导体衬底10的前表面的P型发射极(例如，掺硼扩散层)形成欧姆接触，第二电极70穿过第二钝化层50与复合N型掺杂多晶硅层40形成欧姆接触，复合N型掺杂多晶硅层40与隧穿层30组成钝化接触结构。所述第一电极60以及第二电极70可以通过涂敷在第一钝化层以及第二钝化层表面的金属导电浆料烧结形成。在一些实施例中，所述第一电极60或第二电极70的材料包括银、铝、铜、镍等金属材料。
第二方面，本申请提供一种太阳能电池，如图2h及图3所示，太阳能电池包括：
N型半导体衬底10；
位于所述N型半导体衬底10的前表面上的P型发射极11；
位于所述P型发射极11表面的第一钝化层20；
位于所述N型半导体衬底10的后表面的隧穿层30；
位于所述隧穿层30表面的复合N型掺杂多晶硅层40，所述复合N型掺杂多晶硅层40包括层叠设置的第一掺杂多晶硅层41、第二掺杂多晶硅层42及第三掺杂多晶硅层43，其中，所述第三掺杂多晶硅层43位于所述复合N型掺杂多晶硅层40远离所述隧穿层30的最外层，所述复合N型掺杂多晶硅层中各个掺杂多晶硅层的掺杂浓度不同；以及
位于所述复合N型掺杂多晶硅层40表面的第二钝化层50。
半导体衬底10的前表面可以指受光面，即接收太阳光线照射的表面(受光面)，半导体衬底10的后表面是指与所述前表面相对的表面。在一些实施例中，所述形成的太阳能电池为单面电池，所述前表面可以是指受光面，后表面可以是指背光面。在一些实施例中，所述形成的太阳能电池为双面电池，所述前表面和后表面均可以是受光面。
作为本申请可选的技术方案，N型半导体衬底10为N型晶体硅衬底(或硅片)，可以采用高温扩散、浆料掺杂或者离子注入中的任意一种或多种工艺，在N型半导体衬底的前表面形成P型发射极11，以便在所述N型半导体衬底10中形成PN结。在一些实施例中，所述N型半导体衬底10可以为单晶硅衬底、多晶硅衬底、微晶硅衬底或碳化硅衬底中的一种。
在一些实施例中，所述P型发射极11为掺硼扩散层。掺硼扩散层是利用硼源通过扩散工艺使硼原子扩散到前表面一定深度而形成的P型掺杂层(即，P+层)。例如，硼源可以是液态三溴化硼。
在一些实施例中，如图2a所示，半导体衬底10的前表面具有绒面结构，绒面结构可以通过对半导体衬底进行制绒工艺来形成。制绒工艺的方式可以是化学刻蚀、激光刻蚀、机械法、等离子刻蚀等。所述绒面结构使在丝网印刷金属浆料形成电极时可以更好地填充于所述微结构中，获得更优异的电极接触，能够有效降低电池串联电阻，提高填充因子。
作为本申请可选的技术方案，第一钝化层20包括氧化硅层、氮化硅层、氧化铝层、氮氧化硅层中的至少一种或多种的层叠结构。
在一些实施例中，第一钝化层20包括层叠设置的氧化铝层及氮化硅层，其中，氧化铝层的厚度为3nm～10nm，具体可以是3nm、4nm、5nm、6nm、7nm、8nm、9nm或10nm等，在此不做限定。具体地，可以采用原子层沉积法在所述掺杂层表面形成氧化铝层。氮化硅层的厚度为50nm～150nm，具体可以是50nm、60nm、70nm、80nm、90nm、100nm、110nm、120nm、140nm或150nm等，在此不做限定。采用原子层沉积法在所述掺杂层表面形成氧化铝层；采用等离子体增强化学气相沉积法在所述氧化铝层表面形成氮化硅层。上述第一钝化层能够对半导体衬底产生良好的钝化效果，有助于提高电池的转换效率。
可选地，所述第一钝化层为依次层叠设置的氧化铝层、氮化硅层和氮氧化硅的叠层钝化结构，其中，氧化铝层的厚度范围为2nm～10nm，所述氮化硅层的厚度范围为40nm-80nm，氮氧化硅层的厚度范围为10nm-60nm。
进一步地，N型半导体衬底10的后表面也具有绒面结构，由于N型半导体衬底10的后表面直接沉积形成隧穿层，然后在隧穿层30上形成复合N型掺杂多晶硅层40，因此，不需要在半导体衬底的后表面形成薄膜层作为牺牲层。
如图2c所示，位于半导体衬底10的后表面上的隧穿层30，隧穿层30可以是氧化硅层、氧化铝层、氮氧化硅层、氧化钼层、氧化铪层中的一种或多种层叠结构。在其他实施例中，隧穿层30也可以是含氧氮化硅层、含氧碳化硅层等。
隧穿层30的厚度为0.8nm～2nm。具体地，隧穿层30的厚度为0.8nm、0.9nm、1.0nm、1.2nm、1.4nm、1.6nm、1.8nm或2nm等。隧穿层30的厚度是指隧穿层相对于形成面上的厚度。隧穿层30的厚度过大，不利于降低隧穿层的接触电阻。通过控制隧穿层的厚度，可以抑制接触电阻引起的填充因子的降低。
具体地，隧穿层30的带隙宽度＞3.0eV，载流子通过热发射一般难以传输通过隧穿层30，但是由于隧穿层30很薄，载流子可以通过隧穿效应穿过隧穿层30，因此厚度在0.8nm～2nm内的隧穿层对多数载流子的传输没有阻碍。随着隧穿层的厚度逐渐增大时，多数载流子的隧穿效应受到影响，载流子难以传输通过隧穿层30，电池的光电转换效率会逐渐下降。隧穿层的厚度过小时，无法起到钝化作用。优选地，隧穿层30为氧化硅层，隧穿层30的厚度为0.8nm～1.5nm。
在一些实施例中，复合N型掺杂多晶硅层40包括层叠设置的第一掺杂多晶硅层41、第二掺杂多晶硅层42及第三掺杂多晶硅层43。复合N型掺杂多晶硅层40中的掺杂元素可以是磷等N型掺杂元素。
所述复合N型掺杂多晶硅层40中的各层掺杂浓度可以呈现梯度变化。在一些实施例中，中间掺杂多晶硅层的掺杂浓度大于靠近所述隧穿层的最内侧掺杂多晶硅层的掺杂浓度以及靠近第二钝化层的最外侧掺杂多晶硅层的掺杂浓度。在一些实施例中，沿远离N型半导体衬底后表面的方向，所述复合掺杂多晶硅层中的各层掺杂浓度递减。在一些实施例中，所述复合N型掺杂多晶硅层40的总厚度范围为100nm～160nm，具体可以是100nm、110nm、120nm、130nm、140nm、150nm或160nm等，在此不做限定。
所述复合N型掺杂多晶硅层40的折射率范围为3.5～3.7，具体可以是3.5、3.51、3.52、3.54、3.55、3.58、3.62、3.64、3.67、3.69或3.7等，在此不做限定。可以理解地，所述复合N型掺杂多晶硅层40中的掺杂元素的掺杂浓度呈梯度变化，复合N型掺杂多晶硅层40的折射率与多晶硅的结晶程度有关，同时其也会随掺杂浓度变化而发生变化，因此控制复合N型掺杂多晶硅层40的结晶程度及掺杂浓度，可以提高其光学特性，降低复合N型掺杂多晶硅层40的光吸收，提高电池短路电流。所述第一掺杂多晶硅层41的厚度为10nm～30nm；具体可以是10nm、12nm、15nm、19nm、22nm、25nm、27nm、29nm或30nm等，在此不做限定。所述第一掺杂多晶硅层41的折射率为3.8～3.9，具体可以是3.8、3.82、3.83、3.85、3.87或3.9等，在此不做限定。所述第一掺杂多晶硅层41中的掺杂元素的掺杂浓度小于等于1×1020atoms/cm3，例如可以是1×1020atoms/cm3、0.5×1020atoms/cm3、0.1×1020atoms/cm3等，也可以是上述范围内的其他值，在此不做限定。
在一些实施方式中，所述第一掺杂多晶硅层41可以由本征多晶硅层掺杂处理后退火形成；在其他实施方式中，所述第一掺杂多晶硅层41也可以由N型掺杂非晶硅层退火处理形成。
所述第二掺杂多晶硅层42的厚度为70nm～90nm；具体可以是70nm、72nm、75nm、79nm、82nm、85nm、87nm、89nm或90nm等，在此不做限定。所述第二掺杂多晶硅层42的折射率为3.6～3.7，具体可以是3.6、3.62、3.63、3.65、3.67或3.7等，在此不做限定。所述第二掺杂多晶硅层42中的掺杂元素的掺杂浓度为2×1020～4×1020atoms/cm3；例如可以是2×1020atoms/cm3、2.5×1020atoms/cm3、3×1020atoms/cm3、4×1020atoms/cm3等，也可以是上述范围内的其他值，在此不做限定。
在一些实施方式中，所述第二掺杂多晶硅层42可以由本征多晶硅层掺杂处理后退火形成；在其他实施方式中，所述第二掺杂多晶硅层42也可以由N型掺杂非晶硅层退火处理形成。
所述第三掺杂多晶硅层43的厚度为20nm～40nm；具体可以是20nm、22nm、25nm、29nm、32nm、35nm、37nm、39nm或40nm等，在此不做限定。所述第三掺杂多晶硅层43的折射率为3.7～3.8，具体可以是3.7、3.72、3.73、3.75、3.77或3.8等，在此不做限定。所述第三掺杂多晶硅层43中的掺杂元素的掺杂浓度为3×1020～1×1021atoms/cm3，例如可以是3×1020atoms/cm3、3.5×1020atoms/cm3、4×1020atoms/cm3、5×1020atoms/cm3或1×1021atoms/cm3等，也可以是上述范围内的其他值，在此不做限定。
所述第三掺杂多晶硅层43由本征多晶硅层或P型掺杂多晶硅层形成。
作为本申请可选的技术方案，第二钝化层50包括氮化硅层、氧化硅层、氮氧化硅层中的至少一种。所述第二钝化层50的厚度为50nm-120nm。例如，所述第二钝化层50为氮化硅层，所述氮化硅层具有低硅氮比，氮化硅层的折射率范围为1.7～2.1，氮化硅层的折射率可以为1.7、1.8、1.9、2.0或2.1等，当然也可以是上述范围内的其他值，在此不做限定。通过控制氮化硅层的折射率，使得其具有低硅氮比，形成的第二钝化层50在金属化处理时能够降低接触电阻率，从而进一步降低太阳能电池的接触电阻率。
在一些实施例中，当第二钝化层50为层叠设置的氮化硅层与氧化硅层或层叠设置的氮化硅层与氮氧化硅层时，氮化硅层位于掺杂导电层的表面，氧化硅层或氮氧化硅层位于氮化硅层的表面。
进一步地，太阳能电池还包括第一电极60与第二电极70，第一电极60穿过第一钝化层20与半导体衬底10的前表面的P型掺杂层(例如，掺硼扩散层)形成欧姆接触，第二电极70穿过第二钝化层50与掺杂导电层40形成欧姆接触，掺杂导电层40与隧穿层30组成钝化接触结构。所述第一电极60以及第二电极70可以通过涂敷在第一钝化层以及第二钝化层表面的金属导电浆料烧结形成。在一些实施例中，所述第一电极60或第二电极70的材料包括银、铝、铜、镍等金属材料。
第三方面，本申请实施例提供了一种光伏组件，所述光伏组件包括多个太阳能电池串。
如图4所示，光伏组件包括第一盖板1、第一封装胶层2、太阳能电池串3、第二封装胶层4和第二盖板5。
其中，太阳能电池串3包括多个太阳能电池(如图1所述的太阳能电池)，太阳能电池之间通过导电带(图未示)连接。太阳能电池之间的连接方式可以是部分层叠，也可以是拼接。
第一盖板1、第二盖板5可以为透明或不透明的盖板，例如玻璃盖板、塑料盖板。
第一封装胶层2的两侧分别与第一盖板1、太阳能电池串3接触贴合，第二封装胶层4的两侧分别与第二盖板5、太阳能电池串3接触贴合。其中，第一封装胶层2、第二封装胶层4分别可以乙烯-乙酸乙烯共聚物(EVA)胶膜、聚乙烯辛烯共弹性体(POE)胶膜或者聚对苯二甲酸乙二醇酯(PET)胶膜。
光伏组件还可以采用侧边全包围式封装，即采用封装胶带对光伏组件的侧边完全包覆封装，以防止光伏组件在层压过程中发生层压偏移的现象。
进一步地，光伏组件还包括封边部件，该封边部件固定封装于光伏组件的部分边缘。该封边部件可以固定封装于光伏组件上的靠近拐角处的边缘。该封边部件可以为耐高温胶带。该耐高温胶带具有较优异的耐高温特性，在层压过程中不会发生分解或脱落，能够保证对光伏组件的可靠封装。其中，耐高温胶带的两端分别固定于第二盖板5和第一盖板1。该耐高温胶带的两端可以分别与第二盖板5和第一盖板1粘接，而其中部能够实现对光伏组件的侧边的限位，防止光伏组件在层压过程中发生层压偏移。
下面根据上述方法制备得到太阳能电池实施例1至3，以及对比例1至3，具体工艺参数见表1所示，制得太阳能电池的测试结果见表2所示：
表1太阳能电池的参数
表2.太阳能电池的测试结果
根据表1及表2的测试数据可知，在半导体衬底的隧穿层表面沉积形成复合N型掺杂多晶硅层，复合N型掺杂多晶硅层中的掺杂元素的浓度不同，可以优化背面掺杂多晶硅层的折射率，降低掺杂多晶硅层对光的吸收，提升钝化效果，提高太阳能电池的短路电流。
对比例1至对比例3仅用单层的掺杂多晶硅层，难以调节掺杂多晶硅层中的掺杂元素的浓度，折射率相比于复合N型掺杂多晶硅层有所提高，多晶硅掺杂层吸光严重，太阳能电池后表面的折射率升高，太阳能电池的短路电流降低，光电转换效率降低。
本申请虽然以较佳实施例公开如上，但并不是用来限定权利要求，任何本领域技术人员在不脱离本申请构思的前提下，都可以做出若干可能的变动和修改，本申请的保护范围应以本申请权利要求所界定的范围为准。

Claims (12)

1.一种太阳能电池的制备方法，其特征在于，包括以下步骤：
对制绒后的N型半导体衬底的前表面进行掺杂处理以形成P型发射极；
在所述N型半导体衬底的后表面形成隧穿层；
在所述隧穿层的表面沉积形成第一多晶硅层、N型掺杂非晶硅层及第二多晶硅层，其中，所述第一多晶硅层为本征多晶硅层，所述第二多晶硅层为P型掺杂多晶硅层，所述第二多晶硅层位于远离所述隧穿层的最外层；
退火处理，使得所述N型掺杂非晶硅层中的掺杂元素扩散至所述第一多晶硅层及所述第二多晶硅层，形成复合N型掺杂多晶硅层，所述复合N型掺杂多晶硅层中各个掺杂多晶硅层的掺杂浓度不同；所述复合N型掺杂多晶硅层包括层叠设置的第一掺杂多晶硅层、第二掺杂多晶硅层及第三掺杂多晶硅层，所述第一掺杂多晶硅层由所述第一多晶硅层掺杂形成，所述第一掺杂多晶硅层中的掺杂元素的掺杂浓度小于等于1×1020atoms/cm3；所述第二掺杂多晶硅层由所述N型掺杂非晶硅层形成，所述第二掺杂多晶硅层中的掺杂元素的掺杂浓度为2×1020～4×1020atoms/cm3；所述第三掺杂多晶硅层由所述第二多晶硅层掺杂形成，所述第三掺杂多晶硅层中的掺杂元素的掺杂浓度为3×1020～1×1021atoms/cm3；且所述复合N型掺杂多晶硅层的折射率为3.5～3.7；
在所述P型发射极的表面形成第一钝化层；及
在所述复合N型掺杂多晶硅层表面形成第二钝化层。
2.根据权利要求1所述的制备方法，其特征在于，其满足以下特征中的至少一种：
(1)所述第一多晶硅层的厚度为10nm～30nm；
(2)所述第一多晶硅层的折射率为3.8～4.0。
3.根据权利要求1所述的制备方法，其特征在于，其满足以下特征中的至少一种：
(1)所述N型掺杂非晶硅层的厚度为70nm～90nm；
(2)所述N型掺杂非晶硅层的折射率为4.1～4.4。
4.根据权利要求1所述的制备方法，其特征在于，其满足以下特征中的至少一种：
(1)所述第二多晶硅层的厚度为20nm～40nm；
(2)所述第二多晶硅层的折射率为3.7～3.8。
5.根据权利要求1所述的制备方法，其特征在于，其满足以下特征中的至少一种：
(1)所述第一掺杂多晶硅层的折射率为3.8～3.9；
(2)所述第二掺杂多晶硅层的折射率为3.6～3.7；
(3)所述第三掺杂多晶硅层的折射率为3.7～3.8。
6.根据权利要求1所述的制备方法，其特征在于，在所述隧穿层的表面沉积形成第一多晶硅层、N型掺杂非晶硅层及第二多晶硅层，包括：
在所述隧穿层的表面沉积形成第一多晶硅层，控制沉积温度为580℃～620℃，沉积时间为1min～10min；
在所述第一多晶硅层的表面原位掺杂沉积形成N型掺杂非晶硅层，控制沉积温度为450℃～550℃，沉积时间为7min～90min；
在所述N型掺杂非晶硅层或所述第一多晶硅层的表面沉积形成第二多晶硅层，控制沉积温度为600℃～620℃，沉积时间为2min～20min。
7.根据权利要求1所述的制备方法，其特征在于，所述退火处理的温度为830℃～1000℃，所述退火处理的时间为5min～60min。
8.一种太阳能电池，其特征在于，包括：
N型半导体衬底；
位于所述N型半导体衬底的前表面上的P型发射极；
位于所述P型发射极表面的第一钝化层；
位于所述N型半导体衬底的后表面的隧穿层；
位于所述隧穿层表面的复合N型掺杂多晶硅层，所述复合N型掺杂多晶硅层包括层叠设置的第一掺杂多晶硅层、第二掺杂多晶硅层及第三掺杂多晶硅层，其中，所述第三掺杂多晶硅层位于所述复合N型掺杂多晶硅层远离所述隧穿层的最外层，所述复合N型掺杂多晶硅层中各个掺杂多晶硅层的掺杂浓度不同；所述第一掺杂多晶硅层中的掺杂元素的掺杂浓度小于等于1×1020atoms/cm3；所述第二掺杂多晶硅层中的掺杂元素的掺杂浓度为2×1020～4×1020atoms/cm3，所述第二掺杂多晶硅层为N型掺杂非晶硅层；所述第三掺杂多晶硅层中的掺杂元素的掺杂浓度为3×1020～1×1021atoms/cm3，所述第三掺杂多晶硅层由P型掺杂多晶硅层形成；且所述复合N型掺杂多晶硅层的折射率为3.5～3.7；以及
位于所述复合N型掺杂多晶硅层表面的第二钝化层。
9.根据权利要求8所述的太阳能电池，其特征在于，其满足以下特征中的至少一种：
(1)所述第一掺杂多晶硅层由本征多晶硅层掺杂形成；
(2)所述第一掺杂多晶硅层的折射率为3.8～3.9；
(3)所述第一掺杂多晶硅层的厚度为10nm～30nm。
10.根据权利要求8所述的太阳能电池，其特征在于，其满足以下特征中的至少一种：
(1)所述第二掺杂多晶硅层的折射率为3.6～3.7；
(2)所述第二掺杂多晶硅层的厚度为70nm～90nm。
11.根据权利要求8所述的太阳能电池，其特征在于，其满足以下特征中的至少一种：
(1)所述第三掺杂多晶硅层的折射率为3.7～3.8；
(2)所述第三掺杂多晶硅层的厚度为20nm～40nm。
12.一种光伏组件，其特征在于，所述光伏组件包括多个太阳能电池串，所述太阳能电池串包括权利要求8～11任一项所述的太阳能电池或根据权利要求1～7任一项所述的制备方法制得的太阳能电池。
CN202111415884.3A 2021-11-25 2021-11-25 太阳能电池及其制备方法、光伏组件 Active CN114038928B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111415884.3A CN114038928B (zh) 2021-11-25 2021-11-25 太阳能电池及其制备方法、光伏组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111415884.3A CN114038928B (zh) 2021-11-25 2021-11-25 太阳能电池及其制备方法、光伏组件

Publications (2)

Publication Number Publication Date
CN114038928A CN114038928A (zh) 2022-02-11
CN114038928B true CN114038928B (zh) 2023-09-15

Family

ID=80138889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111415884.3A Active CN114038928B (zh) 2021-11-25 2021-11-25 太阳能电池及其制备方法、光伏组件

Country Status (1)

Country Link
CN (1) CN114038928B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113913791B (zh) * 2021-09-29 2024-03-01 湖南红太阳光电科技有限公司 一种多层非晶硅薄膜的制备方法及太阳能电池
CN115188835B (zh) * 2022-05-07 2024-04-19 天合光能股份有限公司 钝化接触的多层多晶硅电池及其制备方法
CN116722056A (zh) * 2022-05-26 2023-09-08 浙江晶科能源有限公司 太阳能电池及太阳能电池的制备方法、光伏组件
CN115985981B (zh) * 2023-02-22 2023-06-20 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件
CN116404070B (zh) * 2023-06-07 2024-02-02 天合光能股份有限公司 钝化接触结构及其制备方法、太阳能电池及其制备方法
CN117276410B (zh) * 2023-11-17 2024-03-29 浙江晶科能源有限公司 钝化接触太阳能电池及其制备方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446991A (zh) * 2011-12-14 2012-05-09 杭州赛昂电力有限公司 基于晶硅的薄膜太阳能电池及其制造方法
CN103165686A (zh) * 2013-02-28 2013-06-19 溧阳市生产力促进中心 一种具有减反射膜的五结太阳能电池
CN104037243A (zh) * 2013-03-05 2014-09-10 Lg电子株式会社 太阳能电池
CN104752526A (zh) * 2015-03-19 2015-07-01 江苏顺风光电科技有限公司 一种高pid抗性多晶电池的钝化减反射膜及其制备工艺
CN105762234A (zh) * 2016-04-27 2016-07-13 中国科学院宁波材料技术与工程研究所 一种隧穿氧化层钝化接触太阳能电池及其制备方法
CN108701727A (zh) * 2015-09-30 2018-10-23 泰姆普雷斯艾普公司 制造太阳能电池的方法和由此获得的太阳能电池
CN112071954A (zh) * 2020-09-04 2020-12-11 江苏杰太光电技术有限公司 一种钝化接触结构及其太阳能电池的制备方法
CN112103364A (zh) * 2020-10-13 2020-12-18 中国科学院宁波材料技术与工程研究所 选择性发射极结构、其制备方法及应用
CN112271221A (zh) * 2020-10-13 2021-01-26 常熟理工学院 一种具备微结构的三层氮化硅减反层及其制备方法
CN112349816A (zh) * 2020-11-19 2021-02-09 江苏大学 一种基于PECVD技术的高效低成本N型TOPCon电池的制备方法
CN112531035A (zh) * 2020-12-03 2021-03-19 通威太阳能（成都）有限公司 太阳电池及其制备方法、太阳电池背面多层复合钝化膜
CN112951927A (zh) * 2019-12-09 2021-06-11 苏州阿特斯阳光电力科技有限公司 太阳能电池的制备方法
CN113555469A (zh) * 2021-07-21 2021-10-26 苏州腾晖光伏技术有限公司 一种背部钝化接触结构及其制备方法、太阳能电池
CN113690328A (zh) * 2021-10-25 2021-11-23 晶科能源(海宁)有限公司 太阳能电池及其制备方法、光伏组件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI505486B (zh) * 2014-03-07 2015-10-21 Motech Ind Inc 太陽能電池及其模組

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446991A (zh) * 2011-12-14 2012-05-09 杭州赛昂电力有限公司 基于晶硅的薄膜太阳能电池及其制造方法
CN103165686A (zh) * 2013-02-28 2013-06-19 溧阳市生产力促进中心 一种具有减反射膜的五结太阳能电池
CN104037243A (zh) * 2013-03-05 2014-09-10 Lg电子株式会社 太阳能电池
CN104752526A (zh) * 2015-03-19 2015-07-01 江苏顺风光电科技有限公司 一种高pid抗性多晶电池的钝化减反射膜及其制备工艺
CN108701727A (zh) * 2015-09-30 2018-10-23 泰姆普雷斯艾普公司 制造太阳能电池的方法和由此获得的太阳能电池
CN105762234A (zh) * 2016-04-27 2016-07-13 中国科学院宁波材料技术与工程研究所 一种隧穿氧化层钝化接触太阳能电池及其制备方法
CN112951927A (zh) * 2019-12-09 2021-06-11 苏州阿特斯阳光电力科技有限公司 太阳能电池的制备方法
CN112071954A (zh) * 2020-09-04 2020-12-11 江苏杰太光电技术有限公司 一种钝化接触结构及其太阳能电池的制备方法
CN112271221A (zh) * 2020-10-13 2021-01-26 常熟理工学院 一种具备微结构的三层氮化硅减反层及其制备方法
CN112103364A (zh) * 2020-10-13 2020-12-18 中国科学院宁波材料技术与工程研究所 选择性发射极结构、其制备方法及应用
CN112349816A (zh) * 2020-11-19 2021-02-09 江苏大学 一种基于PECVD技术的高效低成本N型TOPCon电池的制备方法
CN112531035A (zh) * 2020-12-03 2021-03-19 通威太阳能（成都）有限公司 太阳电池及其制备方法、太阳电池背面多层复合钝化膜
CN113555469A (zh) * 2021-07-21 2021-10-26 苏州腾晖光伏技术有限公司 一种背部钝化接触结构及其制备方法、太阳能电池
CN113690328A (zh) * 2021-10-25 2021-11-23 晶科能源(海宁)有限公司 太阳能电池及其制备方法、光伏组件

Also Published As

Publication number Publication date
CN114038928A (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
CN114038928B (zh) 太阳能电池及其制备方法、光伏组件
CN112103364B (zh) 选择性发射极结构、其制备方法及应用
CN113421949B (zh) 太阳能电池及其制备方法、光伏组件
CN110838536A (zh) 具有多种隧道结结构的背接触太阳能电池及其制备方法
WO2021068586A1 (zh) 晶体硅太阳能电池及其制备方法、光伏组件
CN110854240A (zh) Perc电池及其制备方法
CN111755552A (zh) 太阳能电池及其制作方法
JP2023159201A (ja) 太陽電池及びその製造方法、太陽電池モジュール
CN114649427B (zh) 太阳能电池及光伏组件
WO2021128831A1 (zh) 太阳能电池及其制备方法、n型掺杂硅膜的处理方法以及半导体器件
CN112201700B (zh) 一种太阳能电池及其制备方法
CN115458612A (zh) 一种太阳电池及其制备方法
CN116705881A (zh) 一种多掺杂多晶硅层TOPCon电池结构及其制备方法
CN116469945A (zh) 一种TOPCon电池及其制备方法
CN219371041U (zh) 降低寄生吸收的晶硅电池
CN115064604B (zh) 一种钝化接触太阳能电池及其制作方法
CN113875025A (zh) 太阳能电池和太阳能电池的制造方法
CN112786738B (zh) 太阳能电池及其制备方法
CN210956692U (zh) Perc电池
CN115172528A (zh) 一种太阳能电池及其制备工艺、光伏组件
CN117542916A (zh) 一种太阳能电池及其制备方法、光伏组件
CN114256361A (zh) 一种太阳能电池、光伏组件
CN220796758U (zh) 太阳能电池片
CN115881835B (zh) 太阳能电池及其制备方法、光伏组件
CN112786739B (zh) 太阳能电池及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant