WO2013097831A2

WO2013097831A2 - 对数压扩律的多级并行式超高速adc及dac

Info

Publication number: WO2013097831A2
Application number: PCT/CN2013/000173
Authority: WO
Inventors: 陈启星; 罗启宇
Original assignee: Chen Qixing; Luo Qiyu
Priority date: 2011-12-26
Filing date: 2013-02-22
Publication date: 2013-07-04
Also published as: EP2800276A2; WO2013097831A3; US20150035689A1; US9136852B2; EP2800276A4

Abstract

一种对数压扩律的多级并行式超高速ADC及DAC，在零电压降的电压跟随器开关支持下，设计了一种无损临界开关组，可以在分压电阻中直接获取A/D转换和D/A转换的量化电压，简化了转换环节，减小了转换误差，实现了多级多位并行、超高速、对数压广率、高位转换、低误差的A/D转换和D/A转换。

Description

对数压扩律的多级并行式超高速 ADC及 DAC

技术领域：本发明属于数字通信和模数转换器、数模转换器范畴。

背景技术：根据理论分析，通信系统采用对数压縮律最为理想，但是难以实现。目前, 通信系统采用压扩编码，比如语音通信采用 A压缩律和 μ压縮律的 8位压扩编码，其信噪比曲线分别为图 1.3中 1和 2，仅仅是对数压縮律的近似方法，并非理想的信噪比曲线。那么, 理想的信噪比曲线应该为什么形状说呢？理想的信噪比曲线应该满足：信噪比不随模拟输入信号幅度和概率密度分布而改变，即信噪比为等于常数的水平线 3，而且要尽量向上移和尽量向右延伸，上移延伸就是加大信噪比，向右延伸就 D大信号动态范围。

而实现压扩编码的电路，目前采用的是逐次逼近式 ADC，它比并行 ADC慢两个数量级，目前的并行 ADC不能实现理想的压扩编码。本发书明的目的是提出可以实现对数压缩律的并行式 ADC以及与之对应的对数扩展律 DAC。

信噪比恒定的 AD转换的理论分析

第一步，推导出使 ADC信噪比恒定的方法、计算信噪比大小和信号动态范围。设：概率密度分布 p(u); 当 Vj^u Vj时 G=1...Q), 量化器输入信号功率为 S」，噪声功率为 Ni， V轴的量化步长 AVj为可变量，暂定 u以 V_H为量化点进行分析。

u的信号平均功率为： S」= £^j u²P(_U)du (1.1); u的噪声平均功率为： = £^V:(_U- ν」.,)²Ρ(ιι)(1υ (1.2); 信噪比为： S N」 = £' _U ²P(_U)du/[ (_U— Vj-,)²P(u)du] (1.3) 因为将 V。~V_P分为 Q档，使得 Δν』足够小，所以 Δν」区间的 p(u)可以视为常数，以

VpVj-!+AVjf A, 再用 XH Vj, 化简后得到

SJ/NJ (X²

+X+l/3)=3(X+l/2) ²+l/4; (1.4.1)

²+l/4)~10 log3+20 log ( Y_} AV_} +1/2) (1.5.1) 如果令 ν」/Δν」=常数，则 S Nj是一个常数，可实现信噪比 [S/Nj]_dB恒定的目的，使 [S」Nj]_dB 在 201ogV_P/V_P~201ogV( Vp范围内恒定，即 [S N^B的动态范围是 0 ~ 20 log V_e/V_P; (图 1.4) 设传感器能够获得的最小有效信号为 ue，令 V₉=ue , 当 u处于 (V_e ~ 0)的范围时为信号盲区时，令传感器信号 u=0，都归并到 yo档， S N尸 0;

量化点的半阶化处理：暂定以 V_H为量化点，是为了确定量化电阻 R_e~R_Q，一旦确定好 Re~ _Q, 如果将实际量化点调整为^ ν^+^ , 称 υ 为半阶式量化点， Ν」的积分区间变为 υ_μ-Δν/2至 υ^+Δν, ，即改变量化点之后的量化步长 11」为 Δυ」=Δν 2 , 取与原来同样的数据，可以使量化误差降低至原来的 1/4，提高 10 log4=6.02dBo如何调整量化点？在 AD转换过程中调整量化点会使电路复杂化，而 AD转换后的信息是数字量，不 ^调整量化点的可能，结论是可以在 DA$专换时调整量化点，即，在 DA转换时，将量化点调整为 L V +V

化简后得到

S_JN_J = P(u) 二 dU/[P(_U) J^:'(_U- Uj— ^du] = [u³ ]/[(ιι- )³ |¾：¾] = 3[((^.,+^)/2)

/(Δ Vj/2)]²+ 1 =3 [((2 Vj.！ +Δ V, )12) /(AVj/2)] ²+ 1 = 12(X+ 1 /2) ²+l=4[3(X+l/2) ²+l/4]； (1.4.2)

+1/2) (1.5.2) (1.4.2)与 (1.4.1)是 4倍的关系, (1.5.2)= (1.5.1)十 10 log4 ； _{¾ 1 ( Vp}=10000A; Q=128) 第二步，分析如何选定 V」和 Δ ，即如何确定各个量

化点 V_e、 V ...V^的值。因为各个量化点的值取决于电

阻链中各个电阻阻值的选定，所以同时推理出电阻值的选

定规则。

醒 1: 如果要满足 ν,/Δν 常数，各个量化点 ν_θ、

V ...V_Q的值必须满足等比递增关系，即满足：

V,= V_e ， ν₂=ν_θ*η²， …， V_Q.,=V_e^ , V_P

证：由 Δν」/ν」=(ν「 i-ViVV V^/V^- 常数

=η (称 η为等比常数）

'得到：

所以 V,、 V₂、 ...VQ- ^别为： VfVe*!!¹, ν₂=ν_θ*η², .·., V Q.,^^^¹ , V_P =ν_θ*η°; 由此得到结论 1: 如果在电位 V_e的謹出上，各个量化点等比递增，则实现信噪比恒定，即实现对数律的压縮和扩展。

由¾31可以得到推理 2

麵 2: 如果要使各个量化点 V_E、 V卜 … VQ满足等比递增关系，必须令

①

(1.10)； ② Rj₊₁Rj （j=l...Q-l) (1.11)

R R₂、 ...RQ分别为： 1)， R₂= ,^¹, R₃= Κι*η², ·.·, RQ = R,V"'; 证①： ν,= ν_θ*η, I(R,+ e)= Ι*Κ_θ*η ，得到 ΐ =η-1。

证②：将 Ro+...+R」简记为∑Rj，根据 (式 1.8)

*η, 可知有∑R_J+1-∑Rj SR ri-SR, ， R_J+,=∑Rj *(η-1), R_J+1/∑Rj =η-1；同样可得 R」 /ΣΙ^ η-Ι；所以 Rj_+l/Rj=∑Rj /∑Rj.]

R SRj- (η-1)+1=η₀ 证毕。

由此得到结论 2: 如果在电阻的 Si出上， ^R!/Re^-l,且 R_j+1R尸 η，本文令 η的取值范围为（1.001 ~ 1.5) , 则实现 V_j+l/Vj=Ti，实现信噪比恒定，实现对数律的压縮和扩展。

V_P是已知的， V_e、 Q和 η当中，只要确定了两个就可以导出另一个，通常确定 V_e和 Q，计算确定相应的 η、 V^VQ-^QRe RQ^

目前的语音通信采用 8位数字信号，用 1位作为正负判别，其余 7位用于编码，所以 Q=2^q=128, 要求是动态范围不小于 40dB且信噪比不小于 26dB, 本发明假定令 V_P =1.0000Δ， Δ 为等间距量化单位；由式 (1.5.2) ，分别计算 ν_θ=10Δ、 ν_θ=5Δ、 ν_θ=2Δ、 ν_θ=1Δ、 ν_θ=0.1Δ的信噪比 [S/N」]_dB和信号动态范围；见表 1; 这是信噪比恒定的设计，从图 A.5可以看出'，令基础电位等于信号盲区电位 V_e，如果在微弱信号区域同样采用高信噪比，信号盲区 V_e比最初的几个量化步长 Δν,、 AV₂、 AV₃、 …大了一个数量级，会形成资源浪费，所以，应该使 V_e与 Δν,、 Δν₂、 AV₃、 …处于同等的数量级，以尽量减小信号盲区，但是这样一来，微弱信号区域的信噪比会有所下降，实际上信号设备在微弱信号区域应该以能够探测和转换为重点，比如微弱信号时雷达强调尽早发现敌机为重

ν_θ=10Δ; η=1.05545；; V ^# _Θ=1Δ; 点，这时，信噪比允许低一点，随着信号的增强，

信噪比迅速提高，在中、强信号区域以高信噪比

为重点，这样安排参数，可以最大限度的兼顾到

的信噪比 [Sj/N^B和信号动态范围两个特性。

如何实现这种设计，以一个实例予以说明。

第一步，以表 1的第一行参数设计好全部量化点

V_e~V_Q-1,确定量化电阻 R_e~R_Q, 这时信噪比高达

[S Nj]_dB=36.15；但是信号盲区 ν_θ=10Δ大于量化步长

△V^O.i^ASA—个数量级，形成了资源浪费；第二

步，将信号盲区 V_e=10A调整到 V^# _e=V_e/10=lA，即令

R^#e= Re/10,使调整后的信号盲区 ν^# _θ=1Δ与量化步长

△V^O.OSSASA处于同一个 Ift*级，大大地减小了信

+1/2

"(1.5.3)

据此计算信噪比，得到表 2，确认了其最小信噪比在可用范围，且其信噪比随信号增强而迅速增强,并很快趋近于最大值 36.15；如果将低信噪比的区域也包括进来，动态范围由原来的 60dB 扩屏到涸整 ^的 80dR。卖术了交个恋化憧本发明先作出一些预先说明：

• 将本发明的对数压扩律的多级并行式超高速 ADC及 DAC分别简称为对数 ADC及对数 DAC, 将对数 ADC及对数 DAC合称为对数 ADDA; 将对数 ADC、对数 DAC、对数 ADDA的子级分别简称为子级 ADC、子级 DAC、子级 ADDA, 两级或两级以上子级称多级；对数 ADDA由多级子级 ADDA构成；对数 ADC、对数 DAC、对数 ADDA,子级 ADC、子级 DAC、子级 ADDA的符号分别为 AD##、 DA##、 A觀、 AD#、 DA#、 A#D;

• 用 λ通配 cx、（3、 γ-ι 其0、 e、 y…实际上就是 1、 2、 3〜，为了避免编号冲突而采用的方法； α级、 β级、 y级…表示第 1级、第 2级、第 3级…， m级为末级； λ级转换餓为 μ = λ+1表示 λ的次级；

• α级为最大级，即 α级对应着 Ν位二进制数的最高的 q。位， β级、 y级…对应的位数依次减小；例如 N=4级 *3位 =12位， α级 D_a2D_alD。。三寸应着最高的 DnDwDs位，' e级三位 D_e2D_eiD_eo对应着次高的 D₈D₇D₆位， ……

• 级电位开关」DWKG包括多路开关 DLKG和临界开关 UKG两类，这两类开关是可以等效置换的，所以如果某个地方描述了其中的一类开关，也就是描述了另一类开关。

• 对于 ADC而言，交流模拟电压信号仅出现在第 0C级的前置电路之前，用小写的 u_ay表示；

U _y为第 λ级输入的正向波动模拟电压信号，以下简称输入电压 _y，而以级电位 ν_λΰ为桥梁，输入电压 U_¾y转换为级电位 V _G进而转换为数字信号 ϋ_λ(,,,-ϋ_λο;

• 对于对数 DAC而言，第 λ级数字信号 E ._ir" DA。转换为级电位，级电位经过比例缩减后. 就是输出正向模拟电压信号，简称输出电压；

• 输入电压和输出电压合称为模拟电压；

• 子级全并行式 ADC以下简称并行器，采样保持器简称采保器 CB。

• 具体电路是不胜枚举的，本发明中的电路实现过程只是举例；

• 下标不改变符号的性质，如 CB是采保器， CB_E仍然是采保器，下标 _e只是级别注脚；下标 (Q- 1)~0表示第 ½-1)阶~0阶；下标 (T-1)~0表示第 (丁-1)阶~0阶；下标 (q-l)~0表示第 -1)位~0位；下标 (t-l)~0表示第 (卜1)位~0位；下标 oc、 y表示级，用 λ通配各级； • 虚线框或实线框框住的电路为一个模块，线框角上有 "^模块名。

• 控制字 Ι'Λ₉与是用导线相连的，即 I _g=Ixg，因此是同"^控制字， Γ_λ9画在了 tb¾器的. 输出端，画在了临界幵关的控制端。

• 如果一个被定义过的符号如 ^在后面某处重新进行了定义，则从该处起执行新定义； • 电压跟随器（简称跟随器）是由集成运算放大器（简称集成运放）连接而成的电路，将集成运放的反相输入端（简称反相端）与输出端短接后，成为跟随器，根据电子技术知识可知，信号从同相输入端（简称同相端）输入，输出端的电压会精确跟随并等于输入信号，信号电压从输入端至输出端的电压降极小（可小于 10Λ ) , 从技术角度说是零电压降或导通电阻等于零；同时，输入电阻极大（可达 10⁹Ω) ，从技术角度说是输入电阻等于无穷大。跟随器用一个三角形符号表示，不另加标号。

• 电压跟随开关（简称跟随开关）的输入、输出信号电压雜着有效区间，本文中所有信号电压都处于有效区间，跟随开关有多种逻辑关系，临界开关是跟随开关的一种。

■· 临界开关 S_>g符号的意思为第 λ级第 g阶临界开关， S_xg有上端控制字 1_>9和下端制字

1_?,₍₃₊₁), 每级的阶数可以不同，但是为了简化表述，每级阶数的变量符统一用第 g阶；

• 为了描述简明，本文约定参考点 (。— 应接到比较器 CwQ-D C 的反相端，待比较模拟电压（简称待比电压） υ_λΖ接到 c c 的同相端，采用 IH1辑， υ_λΖ高于参考电压用

"1"表示，反之用 "0"表示；第 λ级有一个临界点 G，第 λ级待比电压 υ_λΖ>(ν_λ(;~ν_¾。)，所以约定对应于参考点 ν_λΰ~ν_λ。的控制字^〜 ι_λ。等于 1, 而 υ_λΖ<(ν_λ ~ν^_+υ)，所以约定对应于参考点 ν_λ ~ν_¾(ε+1>的控制字1^~1^₊₁等于 0。如果采用相反的约定也是完全可以的。发明申请内容：

一种对数压扩律的多级并行式超高速 ADC及 DAC , 其特征是对数 ADDA都是由多级子 '级 ADDA构成，其中至少有一个子级 ADDA包含级电位处理装置，第 λ级的级电位处理装置包含两个通用模块： ·

第一个是第入级级电位形成模块，由形成参考电位点的电阻链和确定级电位的电路组成; 令 Q=2^q q位第 λ级子级 ADDA参考电位点由 Q个电阻串联而形成，该电阻链形成 Q+1个电位点 V_¾Q V "·ν_λ1 V_¾o, 其中 V_¾(_Q-₁ -ν_λ1. V_¾0为第 λ级的 QP介参考电， ν_λ。等于电源正极 V_P ν_λ¾ ^包括在 Q阶参考电位中，令 g^ P介下标 (0-Q-1)中的某个点，称 g点为测试, 点，称 V_¾g为第 λ级第 gP介参考电位；量化间距也称阶差 Δ_λ9=ν_λ(9+1)-ν_λ9，当待比电压 υ_λΖ没有超出转换范围 ν_λ ~0，时，对应于 U_¾z总会有一个点 G, 当 g=G时，有 ν_λ((;<1)>υ_λΖ>ν._λ(;

υ_λΖ-ν_Λα<Δ_λ0) 特将 G点命名为级点，处于级点 G处的 V_Ag是小于并最接近于 υ_λΖ的参考点，是参考点 V^- V。当中的特殊参考点，专门标记为 ν_λ。，称\_¾。为第 λ级的级电位，相对当前 λ 级子级 ADDA而言，级电位 ν_λ。就是 Ι _Ζ的转换值；级电位 ν_λ。实际上是第 λ级待比电压 υ_λΖ与第 λ级数字信号 ^(^…^。的桥梁，既可以对应到数字量，也可以对应到模拟量，是" ^数字化的模拟量；如果仔细考虑会发现问题，在 m个子级中，各级测试点是独立的，各级级点也可能各不相同，统一用 9和 G表达并不正确，但是为了描述简单化，特作出约定：在 oc β y δ……级中，测试点分别用对应符号3 b c d……表示，级点分别用对应符号 A B C D……表示；用 g通配各测试点符号，称 g为测试点通配符；用 G通配各级点符号，称 G为级点通配符；在不会产生误解的情况下，统一用通配符 g和 G进行原理说明。

第二个是级电是取模块，对于第 λ级子级 ADD A而言，虽然可以确定参考电位点 ν_¾ ~ν_λ。当中的哪一个是级电位 v_¾c，但是并不等于已经将级电位 ν_λ。提取出来，所以需要级电 ίϊϊί是取模块；级电位提取模块就是级电位开关，一组临界开关构成级电表 3， S_¾g的逻辑位开关，级电位开关」DWKG 括临界开关组 UKGZ_X 和多路开关 DLKG ，

临界开关^将一组临界开关的输出端并联成公共端，这些临界开关所有

的输入端构成临界开关组的输入端组，通过控制字直接选通其中的一个输

入端为选通端，第 λ级第 g阶临界开关有上下两个控制字端和 Ι_λ9，

S_¾g、 _+u Ix_g三者的逻辑关系为表 3。

临界开关组的选通控制：首先令 I _Q≡0且 Ι_λ。≡1， S>_g的上下两个控制

字端抑 _¾g，分别接到并等于电位比较值 r_¾(g+1)和 r_g, 当 ₊₁₎=ll!^_g=0时开关点 S_¾g断开, 只有当开关点 S _g满足条件 I _{(g l)}=0且 I_¾g=l时（即处于 "上 0下的临界点 G) , 开关点 _g被接通而成为选通点 S^。选通点的电位为第 λ级第 G阶电位 ν_λ。，称为第 λ级的级电位 V^。

级电位是 A/D转换或 D/A转换的桥梁，分别与数字信号0 .„ - D []待比电压 Ι _Ζ有对应关系，而这个对应关系是通过参考点 ~ ν_λ。与控制字 -D ~ 1_¾。和临界开关组 S - S ₀. 的对应关系实现的。级电位 V_¾s是参考点 Vw 。中的 "^临界点，通过控制字 I^ 的值和临界开关组 S_¾(Q1' ~ S,o的选通端确定级电位 V _G ,

级电位 ν_λ。由参考点 - ν_λ。与控制字 I ) - L。和开关组 S„ - S,o的对应关系得到。 —方面是 Vw_Q1)~V。与数字信号的对应关系，即与控制字 I_¾(_Q._¾~L。的对应关系（控制字再转成数字信号）；因为待比电压高于参考点电压用 "1"表示，参考点 ν_λω__υ~ν_λ。中有一个临界点 v^，第 λ级待比电压 u_¾z>(v _G~v。)，所以对应于参考点 ν_λ。~ν_λ。的控制字 Ι_λ ~Ι_λ。等于 1，即接在 ν_λ6处以下 (即: g=0 ~ (G-1) )的每个临界开关 (SWG υ ~ S。)的控制字为 Ι_λ9=1, 所以 (S_¾(G1) ~ S_¾。)都处于表 3中 "断"的状态；而 υ_λζ<(ν.、。 ~ V_¾(G+1))，所以对应于参考点 ν_λ。 ~ V_A,_G+1) 的控制字 L_Q~IMG₊₁)等于 0，即接在 V>_G处以上（即： g= (G+1卜 (Q- 1))的每个临界开关 (S _G+U~.

0，所以 (SW+U SWQ-D)也都处于断的状态；只有处于临界点的临界开关 S_xc的控制字为 +«=0, Ι_λα=1,处于表 3中 "通"的状态。 _方面是V_λ(_Q_₁₎~V_λό与S_λ(Q-u~ S_¾0对应，直接或经过算术电路间接地进行一对一连接（简称对应连接）， S_W1)~S。中的选通点将级电位 ν_λ。（或者以 v_¾c运算后的级输出值形式）提取出来送到级电位开关总线 s_¾，再输送与其它子级 ADDA的级输出值进行汇总运算，实 5flA/D或 D/A$专换。级电位 V_¾c就是最靠近待比电压 υ_λΖ的参考点电位，两者的关系为： ν_λ。=υ_λΖ_υ_λχ，其中 υ_λχ为尾数电压，小于其参考点电压的跨度。 . 多路开关实质上也是一个临界开关组，不过它的控制字是由数字信号解码而成，即多路开关是由"^解码器与一个临界开关组构成，先通过解码器各数字信号解码成控制字后，再通过控制字选通临界开关组中的一个开关点为选通点。临界开关组与多路开关是等效的，可以互换，统称为级电位开关。

临界开关包括传统的有信号损失的幵关和本发明的无损临界开关（简称无损开关），无损开关是用电压跟随开关（简称跟随开关）作为信号开关，传递信号或阻断信号，电压跟随开关由电压跟随器（简称跟随器）和电源回路开关（简称电源开关）两大模块组成，电源开关是置于该跟随器工作电源回路（简称电源回路）上的电子装置，可以通过控制字控制该跟随器电源回路的通断，从而控制其跟随器信号回路的通断。

实施例頃编号与附图说明编号相对应）

实施例 1.1——临界开关。每个临界开关受控于两个控制字，第 λ级第 g阶临界开关受控于控制字 ₊₁, L_g，受控关系为表 3。当 L_g=0或 ₊₁₎=l时,临界开关 S_Ag信号断;只有当 L_g=l '且 ₊₁)=0时，临界开关 S_>g信号通。临界开关包括有损开关和本发明的无损开关。

实施例 1丄 1—— 随开关。无损开关是用跟随开关作为信号开关，传递或阻断信号，电压跟随开关由跟随器和电源开关两大模块组成，电源开关是置于该跟随器电源回路上的电子装置，可以通过控制字控制该跟随器电源回路的通断。

该跟随器在工作电源被接通（简称电源通）的状态下处于电压跟随状态，信号从同相端输入，其输出端的电压会精确等于其同相端的电压，使输入端的信号传送到输出端（简称信. 号通），信号通时电压降极小（可小于 10⁸V ) ，从技术角度说可视为零电压降或导通电阻等于零，接近于理想化的短路导通；跟随器在工作电源被切断（简称电源断）的状态下，其输出端就与其同相端呈信号阻断状态（简称信号断），信号断时输出端与其同相端电阻值极大 (可达 10⁹Ω ) ，从技术角度说可视为电阻等于无穷大，接近于理想化的关断，

跟随开关在电源通时信号通，电源断时信号断，所以， S艮随开关可 L fi过控制字来控制其跟随器电源回路的通断，从而控制其跟随器信号回路的通断，控制字构成跟随开关通断的逻辑关系可以任意确定，如常开、常闭、临界开关等，在本发明中，将跟随开关确定为表 3 的临界开关逻辑关系。临界开关 S_¾g包括后述的 S _gl、 S _g2和等多种电路构造的临界开关。

实施例 1.2.1—— S_>gl类无损开关。其中集成运放，反相端与输出端短接而成为跟随器。将三极 ^VT1、 VT3、 VT0和 VT2安装在 Α_λ9的电源回路上，只有当 I_¾g=l且 _+1>=0时， Α_λ9电源通（解释：当 =1使 VT1和 VT3泡和导通，并且 ₊₁)=0使 VT0和 VT2 ^n导通时，使 Α_λ9电源通），使 Α_λ9信号通；反之，只要 L_g=0或 ")=l，都会有 A_¾g电源断（解释：只要 Ι_λ9=0就会使 VT1和 VT3截止，同样，只要就会使 VT0和 VT2截止），这时 A_¾g无放大作用，又由于同相端输入电阻极大，所以 A_¾g信号断。

为了简化电路， VT0和 VT2可以任意短路一个， VT1和 VT3也可以任意 S§—个。 . 实施例 1.2.2—— S _g2类无损开关。其中 Α_λ9为电压跟随器，将三极管 VT4、 VT5、 VT6、 VT7、 VT8、 VT9安装在 Α_λ9的电源回路上，同样只有当 I _g=l且 ₊₁₎=0时， Α_λ9电源通（解释：当 Ι_λ9=1 使 VT6和 VT9¾i口导通，同时有 ₊₁₎=0使 VT5和 VT8截止，从而使 VT4和 VT7饱和导通），使 A_¾g 信号通；反之，只要 =0或 ₊₁)=l， Α_λ9都会电源断（解释：只要 I_¾g=0就会使 VT6和 VT9截止，同样，只要 +«=l就会使 VT5和 VT8饱和导通，集电极电位 V V 为低，从而使 VT4和 VT7截止），使 Α_λ9信号断。

为了简化电路， VT6和 VT9可以任意短路 VT4和 VT7也可以任意短路一个.

实施例 1.2.3——广义的无损开关（S^类）。因为控制 Α_λ9电源通断的电源开关可以有多种设计，所以广义的定义， KS1和 KS3为高电位导通电源开关， KS0和 KS2为低电位导通电源开, 关，只有当 =l且 ₊₁,=0时，使 KS1和 KS3导通，并且使 KS0和 KS2导通，才可以使 Α_λ9电源通，使信号通；反之，只要 I_¾g=0或 I"_g+U=l, 都会使使 KS1和 KS3截止或使 KSO和 KS2截止，会使得 Α_λ9电源断，所以 Α_λ9信号断。

实施例 1.2.4—— q位多路开关。其中 S>。~S_W1)为第 λ级 0阶〜 (Q-1)阶临界开关，框住这些临界开关的方框标记为第 λ级临界开关组 UKGZ ； ν_λ。 ~ V 为第 λ级 0阶 ~ (Q-l)P介输入端电位； L。~I _Q为第 λ级 0介~((5-1 介控制字； ά_λ0~ά_λ(α._υ为第 λ级多路幵关的控制端。解码器将控制端的数字信号解码为第 λ级 0阶 ~ (Q- 1)阶控制字 Ι_λ。 ~ ,得到第 0阶 ~ (Q-1)阶输入端电位 V_¾0 ~ V 的选通端。

实施例 2.1—— m级 *q位等电阻式 ADC。为了简明的解释原理，该例和实施例 3.1中所有子级都采用 q位，而理论上各级可以是不同的位数；原始输入交流信号 Uay经过前置电路

QZD L处理后，成为第 a级输入电压 U _ay；第 λ级输入电压 U ,的范围为 0 ~ V_P ,第 λ级子级 AD# _λ 对第 λ级输入电压 U _{¾ y}进行 AD转换，由五大模块及过程完成：

(1)、级电位形成模块。 Q=2^q，第 λ级并行器的分压电阻链 R_MQ._U~ 。（其中 F

R'x。+R )形成第 λ级电位参考点 ν_λ(。— D~V。，其中 ν_λ。为垫底电位，参考点 VWQ—^VM对应接到并行器中比较器 (_Qll ~ C»的反相端，第 λ级输入电压经过采样 ί 寺后为暂稳电压 u\_y, 再 fijto垫底电位 V。后为待比电压 υ_λΖ，接到〔_{λ Η)}~〔_λ1的同相端，与电位参考点 v ₎~ V、。逬行比较，因为 ν_λ。>υ_λΖ>ν_λ。，所以在（ν_λ。~ν_λ。）范围内必然存在一个临界点 ν_λ^， V _G称为级电位；由关系式 Vw_G+1)>LLz>V^得到第 λ级比较值 L,Q-I,~LI的分界点 G，使得 Iw_Q1)~ I„_G+i, =0,

码后，得到级电位 \ 。的数字输出值为 D^. DA。；至此，以级电位 V_¾S为桥梁，待比电压转换为级电位 V _¾ G进而转换为数字信号 D _λ (_Q.D"' D _λ 0；

(2)、减小开关误差模块。减小开关误差有两种方法，方法一：同垫高参考点电位和输入电压。因为现有的模拟信号开关（简称幵关）都存在电压降，所以 S、。对应的参考点电位

V,o大小要能够满足 s_¾。导通，用^。得到分压 ν_λ。可以保证 s>。的导通；又因为参考点电位都被垫高了 ν_λ。，所以暂稳电压 LAy也应该垫高 ν_λ。进行抵消，办法是用跟随器将 ν_λ。取出，送到垫高求和器∑，将输入电压 U _y垫高为待比电压 U _λΖ，高参考点电位和输入电压两者都被塾高，' 从电位进行比较的角度看，效于两者都没有被垫高。选通点 S _G取出级电位 V 后会降低一个开关压降 V" (—般来说每个开关压降不同，但是本文忽略它们之间的直，统一用 v_¾s表示）至准级电位 V ，令^。=(^。+^₅，令其中产生的压降正好等于 V"，用跟随器将 V 取出，送至尾数求和器∑ 算，得到尾数电压： υ_λΧ= u_¾z-v、_G- v"。方法二：采用无损开关。因为无损开关的电压降等于零，选通点 S>。取出级电位 ν_λΰ得到维持，图 2.1中，令 R ₀=0, R_¾s=0,得到 V_¾。=0， ν_λ5=0,即， R、。、 ^；可以去掉，对应于 Λ 。和 ν_λ5的跟随器和垫高求和器∑、也可以去掉，这时， U =U'_¾y， V，_¾G=V_¾G。

(3)、级电位 \ 。取出模块。 AD##中，除了末级无需取出的模块以外，都需要将级电位 V 取出为进行下级转换作准备；取出级电位的目的是进行下一级的转换，设每个子级转 ' 换位数都为 q位， Q=2^q,电阻链将电压 V_P分为 Q等分，每等分电压 AV为固定值 AV=V_P/Q ；级电位 V 是小于并最接近于待比电压 υ_λΖ的参考电位，在第 λ级的测量精度以内，认为

V_¾G=U_¾z, 完成取出级电位工作的模块就是级电位开关，包括临界开关组 UKGZ^Q多路开关 DLKG两类，参考 ϊ^ν_λ((Η)~ν_λ。逐个与幵关点 S"w)~S_¾。进行算术连接； AD# 的实线框 UKGZ 住的为临界开关组符号图，通过前述的临界开关组的选通控制，确定选通点；选通点 G对应于级电位 V_AG，选通点将级电位 V _G送到开关总线

(4)、级间运算模块。包括采保器〔Β_λ、尾数求和器∑Λ和尾数放大器 FD。第 λ级的输入电压 U , _y经过第 λ级采保器 CB _¾后成为稳态电压 U' _{¾ y}，级间采保器 CB _¾的作用是使各子级的输入电压在一个采样周期内独立和稳定，从而使 m个子级能够并 i¾ 行，形成 'ί¾7_线式转换；尾数' 求和器∑χ得到尾数电压： υ,χ=υ_λΖ-ν_λα-ν_λ5;尾馳大器 FD^作用：尾数电压 υ_λχ的范围为 O-AV, 由放大器 FD>将尾数电压信号放大 Q{咅，得到

，所以 U„：的范围扩大至满量程 0~V_P) 成为第 λ+l级（即第 μ级）的输入电压 υ_μν，进入 μ级 AD#_P进行高一级精度的测量和转换 o

(5)、对数转 ί斜莫块及过程，该例的对数转腿块有模拟式转换和数字 ¾ί专换两种，数字式转换的前提是: ^总输入电压 U_ay转换成了高位数等量化间 S巨的数字信号，然后将该高字信号通过对数査表器转换成低位数对数量化间距的数字信号；模拟式转换是在第 a级输入前， ' 用模拟式对数转换器将线性输入电压转换成对数输入电压，而 ADC实际上是将对数输入电压转换成了对聽化间距数字信号；

实施例 2.2—前置电 S§QZDL的工作腿：当采样执行信号到来时，令采保器 CB对原始输入交流信号 u。_y进行采保，得到一个在采样周期内保持固定的交流采保信号 u_{g ;} 正负判别器 ZFP_X对 u_g进行极性判别与处理，当 u_g>0时，令极性寄 i|D_x=0， ZFP_X的判别输出信号 U_g= u₉, 当 u_g<0时，令 D_x=l， U_g= - u_g, 所以， U_g只有正极性 U_g=|u_g| , 称正输入电压 U_{g ;} 模拟对数压縮律模块 LOG是可选项，当采用模拟式压缩技术时需要 LOG模块（LOG模块有成术，不赘述，本文说到对数律压缩时包括作为对数近似压缩律的 A压縮律和 μ压缩律），这时第 ot级输入电压 U_ay等于 U_g的对数压縮律，在等间隔 AD转换后得到的是对数压縮律的数字信号；当不 - 采用 LOG模块时 U_ay=U_g , AD转换为线性的；

实施例 2.3 ~~ iS号正负判别器工作原理

当 u_g为正时， YF_A为低电位， Dx=0 , S_x上拨使 u_g直接输出至 U_g ; R« = R«使 YF_B放大等于负 1，当 Ug为负时， YF_A为高电位， D_X=1, S_X下拨使 Ug通过 YF_B反相输出至 Ug ;

实施例 3.1—— m级 *q位等电阻式 ¾t¾DAC。 N位数字信号按 m级 *q位分配如下：

(D -i). 、 D o) = (D_a;_q.₁ 、 D_a0)、（D_{e (q}-_U、 …、 D_eo)、 …、（D_m(q-u、 …、 D_m0) , D对 d输送到对应的级电位开关控制端：（dw -,、 c 、（dw -"、 c 、 -"、（c ,、 d_m。)，第 λ级子级 0Α〔_λ对第 λ级数字信号 (D^-_U、…、 D。)进行 DA转换由四大模块及过程完成：

(1)、级电位 ν_λ。形成模块。 Q=2^q，第 λ级并行器的分压电阻链 FU_Q ~ R、。，形成第 λ级电位. 参考点 ν_λ ~ ν_λ。，接收到数字信号 (D ₁ …、。_λ。)后，对应于数字信号的参考电位点 V 为级电位； ν_λ。为塾底电位。

(2)、减小开关误差模块。与实施例 2.1相同。

(3)、级电位取出模块。需要将每个级的级电位 \Λ。取出，为求取每级的输出电压 ν_λΨ 做准备；与实施例 2.1中的级电位 V_{¾ G}取出模块及过程相同。

(4)、级间运算模块。级电位 ν_λ。与输出电压 ν_λΨ及缩减倍数 Ψ_λ三者关系为： ν_λΨ=ν_{¾ !:}/Ψ_λ , (注意到 Q=2^q)，其中 Ψ_λ =Q^(?-¹⁾,即第 λ级缩减 Ψ_λ的縮减倍数为 ^Q—¹), λ通配 α、 β、γ、一、 m，而 α、 β、 γ、 …用数值表示则为 α=1、 β=2、 γ=3、 …，所以，用 λ表示为第几级，例如，第 γ级即第 3级， λ=3 , 则 Ψ_γ=0² _; 将所有级别的 ν_λΨ用总求和器 Σ 求和，得到总输出模拟电压. ν_Ψ; 各级的垫底电位经过缩减求和后等于常数 v_RS：

+V_m0A _m=V_a0/(Q^m'^a)+V_p„/(Q^{m P}) +…… +V_m。/(Q^m— ^m); V_RS并不影响总输出模拟电压 ν_Ψ 波形，只是使波形抬高了 v_RS , 在求和器中减掉 v_RS即可 ₀

(5)、对数转嬾块。该对数转嬾块也是有模拟式转换和数字式转换两种，数字式转换是在接收到低纖对数量化间距的数字信号后，将该对隱字信号通过反表器转换成高位等量化间距数字信号，再用高等量化间距的 DAC转换成模拟信号；模拟^换是在 DAC完成了数模转换后，再将该对数模拟信号用模拟式反 2徴转转换成线性输出电压； . 实施例 4——两^ ί数链 ADC。该链 ADC包括两个子级： LAD#^QLAD#(3， LAD#_a 首级对数链子 ADC, LAD 次级对数链子 ADC; 本例采用无损开关。

首级 LAD#。完成 q位转换，对数律电阻链 ~ 和将电压 0~V_P分为 Q+1大段，共 Q+2个电位点，排除掉 0点和 V_P后，剩下 V_Q1 ~ ν_θ为参考电位点（又称量化点），为 Q=2^q阶，，将参考电位链 Vcn~V_e设计成对数律， V_Q,~V, 接入对应的首级比较器 CM ~d 的反相端，首级待比电压 U_aZ接入各首级比较器的同相端，得到首级比较值，再经过首级编码器 BM编码后，产生首级对数律数字输出信号 - Do；由首级比较值 ~ 1 数字输出信号 ~. Do，控制级电位开关 JDWKG而得到待比电压 U_az的级电 V_e，即先测出待比电压 U_aZ是属于首级电位链中的哪一大段，得到 U_az的粗测结果；待比电压 U_az接入首级求和器 Σ<Η~ Σ。充当被减数，参考电位点 Vo- Ve对应接到 ∑。充当减数，得到難电压 U_X(Q— D UXO , 差值电压 U_X(_{Q 1)}~ 。再通过首级放大器 FCH FO ，得到运算电压 L fL , 对应于级电位 V_G的直电压称为尾数电压 U_xc (因 U_xc的位置是随机的，无法标出），对应于级电位 V_s的运算电压称为运算级电压 •U_yG; 求和器求出尾数电压 U_XG=U_aZ-V_G， U_XG的变化范围为 (0~AV_G)， AV_G称为级电位的量化间 S巨， AV_G= (V_(G+1)-V_G), 令放大器 F_G的放激为 V_P/AV_G, 经过放大器 F_G后得到运算级电压 U_yC， U_yG=U_XG* Vp/AVc, 放大成 U_yC后，电压变化范围扩大至满量程 0~V_P，级电位开关将运算级电压 U_yC取出送至开关总线 S_a向次级输出， U_yG经过采保器 CBp采保后成为次级待比电压 Up_z,再交给次级进行精测，级间采保器 CB_P的作用是使两级的输入电压在一个采样周期内独立和稳定，从而使两个子级能够并行运行，形成流水线彌奂；

次级 LAD#_p 要部分是次级对数链并行器 LBXC¾ , 次级对电阻链 R,_T ~ R '磁电位点

Vpipv'T.-VO，排除 v_P后， ^^^。为次级对！^参考电位点， v'_τ.₁~v，₁接到次级t¾器 c_T1~ 对应的反相端，次级待比电压 υ_βζ接到各次级 t^器同相端，得到次级比较值 1 ~

Γι ,经过次级编码器 BM'编码，得到次级对数律数字输出信号 D'_t— '。； ίΑ0#^[]Ι_Α0#两级共完成 q+tiS¾i律的数字信号转换， D_q, - D。为高位， D'_t, - D，。为低位；

为了提高信噪比和信号动态范围值，拟采用对数律的电阻链，令两个子级 LAD#。和 LAD#e 的电阻链采用对数律设计；首级和次级电阻链的对数化设计分析：

首级电阻链的对数化设计： LAD#_a的电阻链阻常数，所以链电流 L是常数，令《ί出电位 ν_θ等于传感器有效探测的最小值，令基础电阻 =V_e/I_a， R_A/R_e=T!-l， R_A为！ ^不^的虚拟起步电阻，首级链电阻都以 R_A为起点按大比值 η^Τ递增，称大比值电阻链：

R R_A*n²*^T、 ……、 R_Q-3= R_A*V^Q- ³)*^T、 R_Q-2=R_A *ri(^Q- ²)*^τ、 RQ—尸 R_A *η(⁰- ^ι)*^τ，大比值电阻链 ~RQ产生了大比值电位链（ν^/ν ηΤ)为：地、 V_E、 ν,=ν_θ*η\ ν₂=ν_θ*η²*丁、

ν₃=ν_θ*η³*^Τ、 ……、

V_P) 排除 V_Q= V_P点后，共 Q个参考电位点（又称量化点）为： ν_θ、 V, 、 ……、 VQ_,，因为小于 v_e的区域为传感器探测无效区域，所以^_|~¥₉~0)以 ₍₃为量化点， ^iB^V!-Ve-O^Ve, 其它量化点的量化区间为：（Vs V,]— V" (V₃~V₂]→V₂、■■·■■■、 (V_0-1~V_Q-2]→V_Q-2)、 (V_Q~V_Q-I]→V_0-1; 首级的量化点为大比值 η 矿型的，所以中间要插入 Τ个小比值 η的次级精细型量化点； ' 次级电阻链的对数化设计： LAD#_P的电阻链有 T=2t个电阻 R',~R'_T，在首级中，已经求出尾数电压 U_XG=U_aZ-V_G, U_xs的变化范围为 (0~AV。)， AV_G=(V_(G+1)-V_G), V_G= ν_θ*η°⁴\ V_(G+1)= ν_θ*η⁽⁶⁺¹⁾*^τ, AV_C为首级级电位 V_c的量化步长；理论上 V_C~V_(C+1)中要插入次级中的 T个精细量化点， V_G~ V(_G+1)的精细羃化点为: V"。=V_G= \^^0, ^ = V_G*V、V"₂= V_G*Ti²、V，，₃= V_G*TI³、:…"、 V"_T.₂= V_g *η^σ— ²)、 V_T.,= V_G *η(^Τ- " , 按照比值 η等比递增，（ V"_T= V_G *η^Τ= V_G+1为首级中下一 P介量化点，排除在插入点之外），这说明次级电阻链只要满足等比关系 η并乘一个系数，就可以实现对尾数电压的对数转换；实际上次级转换不是把精细量化点插入到 V。 ~ V» ^中，而是把首级的尾数电压 U_x。取出来， U_xc的变化范围为 (0~AV_c)，经过对应放大器 F_G放大后首级尾数电压 U_xc扩大成首级运算级电压 U_y。，令放大器 F_G的放大为 Vp/AVc,

' 电压变化范围扩大至次级的满量程 0~V_P; 运算级电压 U_ye经过采保器 CBp采保后成为次级待比电压 U_pz;而次级电阻链中构造对数律量化点是关键，次级电阻链中， R_B为任意设定的虚拟电阻， T个链电阻按照比值 η等比递增： R'fRB*!!^ R，₂=R_B*T]²、 R'₃= R_B *η ……、 R，_T-2= RB *η(^Τ— ²)、 'T-I= RB ^T— ^υ、 R'T= RB *η^Τ，自然形成 T个按照比值 η等比递增的电化点：

0、 V'i=V_B *η', V₂= V_B *η\ V'₃= V_B *r\ 、 V,_T-2= V_B *η^(Τ— ²⁾、 V'_T.,= V_B *η^(τ_1), 其量化区间为：（V'^Oj—O (V'₂~V|]→V'_N (V'₃ ~V'₂]→V，₂、、 (V'T-I ~V'T_-2]→V'T-2,、

(V_T ~ V，_T-1】→V， _T-|；而 V'_T=V_P被排除在该fifi化点之外；

至此，该两级对数链 ADC将模拟信号转换成了对数式数字信号，信噪比为图 1.3的曲线 3，信噪比恒定；如果在此基础上，将基础电阻调整为调整电阻 R*o， R*_e= ~ /15，并且令- 1^=探测器最小有效信号，将调整电阻 R*o减小，会使信矂比曲线在小信号端有些下降，但是使动态范围增加，信噪比为图 1.3的曲线 4;

实施例 5.1——两 »f数链 DAC，该 DAC的电阻链和参考电位链都 m¾关系；接收的对数律数字信号为：高位 D_ql~D。，低位 D，_tl~D，。；高位 Dq^D。对应送到首级多路开关 g ^端 d i~d。，得到首级级电位 V_G; 低位 D'_tl~D '。对应送到次级多路开关控制端 d_t— ^ 。，得到次级级电位 V，_B，令 b等于（0~T-1)中的某个点， V'_b称为次级第 bP介参考电位点，其中被选通的电位点为次级级电位 V，_B; 本例采用无损开关。

LDA#p包括三部分： DZL_P JDWKG，和 Σρυ; DZL_P为次级对数电阻链，包括：次级对电阻链 R' R'i, 次级对数式参考电位点^^^。，次级电阻链的对数化设计同实 B½例 4.1; 次级电阻链形成 T个参考电位点 V V_T.₂ → 、 V，。，其量化区间为：（V'^Oj—V

(V'₂~V'i]→V'u (V'3~V'₂]→V'2 (V'_T-I ~V'T-₂]→V'_T-2, （V _T~V _T-1]→V，_T-1'; 可知 V，_b的量化步长或称阶差△ V'_b=V_b+1- V，_b;次级级电位开关 JDWKG，控制端 d'w ~ d，。接收到低位数字信号0^~0，。后，在次级开关点 S_T1~S '。中确定" ^选通点 S'_b，该鵷点特别标记为 s-B, 选通点 S'_B对应的电位点 V'_b为次级级电位 V_pB，次级级电位 Vp_B的变化范围为 T个电位点 v'

V _T-₂ V'T.!, 各个点的量化区间分别为：（V'^V'ol—V (V'₂~V',]→V'_N (V₃~ V ₂]→V'₂ （V ' V'T.^—V'W (V'_T~V'_T-1]→V'_T-1, 所以次级级电位 Vp_B对应的模. 拟电压变化范围为 0~V_P;

LDA#_a包括四部分： DZU SJQH JDWKG和∑_AU; DZ 为首级对数电阻链，包括首级对电阻链 RQ 和，首级对数式参考电位点。_₁~ ₍₎，首级电阻链的对数化 ¾i十与实施例 4.1相同；令 g等于 0~(Q-1)中任意数，每个首级电位点对应接三个器件：求和器∑、缩减器％和开关点 S_g，称;为 g支路，电位点 V_g与电位点 V_g+1的电压称为电位点 V_gp介差 AV_g，三者关系为 AV_g=V_g+1-V_g;

在与首级级电位 V。相加时，次级级电位 V_pB应该是以级电位 ^的尾数电压身份出现，注意到次级级电位 Vp_H对应的模拟电压变化范围为 0 ~ V_P，而电压变化范围应该为 0 ~ Δ V_e才合理，所以对应于第 9阶电位，应该将 Vp_B的变化范围由 0~V_P缩减成 0~AV_g，就需要用"^缩减器 . Ψ₉来完成这项任务，还要注意到每阶的△ 是不相等的，而是等比变化的，所以每阶缩减器 Ψ₉ (Ψ大写）的縮减比例 ψ₉ (Ψ小写）也是等比变化的，令 ψ₉₌Δν₉ /_Ρ，则次级级电位 V_PB变成了縮减值 ν_Ψ9，縮减计算为：

Vp_B*AV_g/V_P，所以电压变化范围由 V_pB的 0~V_P缩减成了 ν_Ψ9的 0~AV_g，縮减电压就是首级参考电位点 V_Q— ^Ve中第 g阶的尾数电压，等待选通；首级参考电位 V_g作为粗犷模拟值，而对应的缩减电压 V _g作为 V_g的尾数电压是模拟值， V_g与 V _g通过求和器∑_g相加，得到首级粗犷模拟值 V_g和次级精细模拟值 V _g之和，称参考电位求和值 V_∑g，首级每个考电位 V_g都对应存在一个参考电位求和值 V_∑g等待输出；当首级级电位开关 JDWKG控制端 d_ql~d。接收到高碰字信号 D_ql~D。后，确定了首级选通点 S_G, 将对应的参考电位求和值 V_∑g作为级电位求和值 U_∑c输出到汇总器∑ _aU，汇总器∑ _aU实际上只接收到唯一的. 级电位求和值 U _e，作为数模转换值 U_aP输出；至此，两级对数链 DAC转换完成。令人困惑的是，求反对数为什么也用对数链？实际上想像一下，模拟信号从对数链进去变成数字信号，然后敎字信号原封不动地从相同构造的对数链出来，自然会还原成原来的模拟信号。比如 U_AY=V，₃经对数链 AD转换成 DADFOOO和

; 而 Do和 0'₃0，₂0，₁0，。经对数链0 转换还原后还是 ₃；实际上对数-反对数的逆过禾过 AD- DA的逆过程完成。

实施例 5.2——半阶式量化点的两^ 链 DAC,本 DAC的基本原理与实施例 5.1相同，差. 别在于参考电位点的设定进行了半阶化处理，本 DAC的参考电位点采用理论分析中叙述的半阶式量化点（第 2页，第 15行），令参考电位点全部上移半阶简称半阶参考点，电阻全部上移半阶简称半阶电阻；用 ^表示首级半阶参考点， P_G表示首级半阶电阻， U'_b¾示次级半阶参考点， P，_b表示次级半阶电阻；与原电阻链的对应关系为： U_G— V_G， P_G→R_G， U，_B→V'_B， P'_b *R'_B ; 所谓半阶就是令参考电位点在原有基础上上移半阶，计算方法为：

参考电位点全部上调半阶，变为：首级半阶参考点 U_g=(V_g+ V_g*T!)/2，首级半阶电阻 Ρ₉=(¾+ ¾*η) 2 ; 次级半阶参考点 U'b =(V'_b + V'_b*T )/2 , 次级半阶电阻： P'_b =(R'_b + R'_b *η)/2 ; 这样，参考电位点和电阻全部上调半阶；

两 ¾R¾ ^链 DAC半阶化后，即成了半阶式量化点的两^ ^链 DAC, 参考电半阶化后，量化步长为原来的一半，可以使量化误差降低至原来的 1/4， [Sj/Nj]_dB提高 10 1og4=6.02dB。

实施例 6.1 ~~ ^字式麟。

对于" ^线性模拟信号，先用实施例 4.1描述的两级共 N位的对数链 ADC转换成 Ν^ί数律数字信号，再通过一个 Ν位的线性 DAC转换^ ί出模拟信号，该输出模拟信号就是律的模拟信号。

实施例 6.2 ~~ ^字式反¾¾^麟。

对于" ^对数律模拟信号，先用一个 Ν位的线性 ADC转换成寸数律数字信号，再用一个 Ν位两级对数链 DAC转换成输出模拟信号，该输出模拟信号就是线性模拟信号。 Ν位两级对数链 DAC与实施例 5.1描述的相同。

实施例 7.1——三级以链 ADC。与两级对数链 ADC原理相同，只是; ^次级改作末级，而增加一个或数个与首级结构相同的中间级，如次级、第三级、第四级等。

实施例 7.2——三级以链 DAC。与两级对数链 DAC原理相同，新増级与次级相同，包括电阻链、级电位开关和对应的缩减器组；多个新增级也是如此。

附图说明

图 1.1是临界开关的符号图，其中下标 A g为第 λ级第 gP介，矩形块 S_Xg为第 λ级第 gP介临界开关， ν_λ9为第 λ级第 gP介信号点， L_g为第 λ级第 gP介控制值， _+1>为第 λ g+ip介控制值， S_A为第 λ级开关总线； ν_λΰ为第 λ级总线电位。

图 1.2.1是 S_gl类无损开关原理图，其中 A_¾g为跟随器； ν_λ9、 Ι_λ9、 L,_9tl S" ν_λΰ与图 1.1相同； VT1和 VT3为 ΝΡΝ型三极管， VT0和 VT2为 ΡΝΡ型三极管； +V_P为电源正极， -V_N为电源负极; 虚线框中的电路构成了 S , _gl类无损临界开关。

图 1.2.2是 S_¾g2类无损开关原理图，其中 A ν_λ9、 Ι_λ9、 ₊₁₎、 S" +V_P、 -V_N与图 1.2.1相同； VT4至 VT9为 NPN型三极管， V_K V₈ 别为 VT5和 VT8的集电极电位； R 为电阻；虚线框中的电路构成了 Sx_g2类无损临界开关。

图 1.2.3是 S_Xg3类广义的无损开关原理图， KS1和 KS3为高电位导通电源开关， KS0和 KS2为低电位导通电源开关。

图 1.2.4是 q位多路开关原理图。 S_¾。 ~ Sww)为第 λ级 0阶 ~ (Q-1)阶临界开关，实现框 UKGZ_¾ 为第 λ级临界开关组； ^^^^为第入级^ ：！膽输入端电位； 1。~1^为第级0~((5-1) 阶控制字； cU c -u为第 λ级多路开关的控制端；」Μ_λ为解码器；虚线框 DLKG为多路关。

理论分析部分有 3个附图，图 1.3、图 1.4、图 1.5。

图 1.3^压缩律、 μ压縮律和对数压縮律的 7位压扩编码信噪比曲线图。其中 Α压缩律信噪比曲线为一 1; μ压缩律信噪比曲线为一 2; 恒定信噪比的对数压缩律信噪比曲线为一 3; 调整信噪比的对数压缩律信噪比曲线为一 4；

图 1.4是 q位全并行式 ADC的示意图。令 Q=2^q， Q为量化阶数， V_e为 Sf出电位点， V,为起步电位点， V_e就是 Vn, 因为 V。是个关键点，为了明显区另!]于其它点，所以用 V_e表示，同样，' Ra为基础电阻，为起步电阻；电位参考点为 V_e、 V,~V_Q-1, 取决于电阻 R_e ~R_Q俥的设定，电阻 ~RQ值可以根据需要设定，模拟输入信号为 u， C,~C_Q-1¾tk¾ig|; BMQ为编码器，将 Y。 - Υ (^共 Q种状态编码成 q位二进制数 D。 - D_q-1。电路中的通用符号如电源正极 V_P和地等，在以下所有附图中通常不解释。 '

图 1.5 缩特性局部图。 V轴在 V^[]V_P之间按等比 ν」₊₁/ν」间距插入 V_A、 V₂、 ...V_0-1 共 Q-1个量化点，力 Q上 V_E和 VQ=V_p，共 Q+1个量化点，将 V₉和 V_P的区间分 Q份，形成 Q段折线。 Y轴等距画出 Q+1个坐标点 (yo~y_Q), 可以是数字量，也可以是等间距的模 ί0*， Q个线段。令压縮曲线中 V与 y的对应关系为：（V^Ve i^—yo (V.-V ^y,. (V₃~V₂)— y₂、 ...(V_Q~ V_Q.i)→y_Q-i , V_Q→y_Q, 由于 y。十和 y_0-在原点重叠，所 l^IE负各 Q档合并成 2*Q-1档。

为了审阅更加方便，以下有意将实施例与附图的编号对应，并每对应的附图说明与实施例靠近排版，将两者结合起来描述。相同标号的在"^地方解释后一直到对该标号 ϋ¾Π解释前有效；图中所有下标 Ag称为第 λ级第 g阶；图 2.1是 m级 *3位等电阻式纖 ADC原理图。本说明中用 λ通配图中出现了的 oc、 e、 y、和 m; u_ay为原始输入交流信号； QZDL为前置电路； AD#^ADC第 λ级 A/D转换子模块，通配子模块 AD#a~AD#_m， AD#_m中无须临界开关组 UKG乙， υ_λγ为第 λ级输入电压； F ₈~Rw为第 λ级分压电阻链； ν_λ7~ν_λ0为第 λ级电位参考点； C"~Cu为第 λ级 tt^器； Ι\₇~ΓΜ为' 第 λ级！; 值； L₈为恒 0值， L。为恒 1值， ϋ_λ2~Ο_λ0为第 λ级数字输出值； V_P为电源 JE极； s>.₇~s_w为第 λ级临界幵关开关点，框住 S SM和控制值 ι_λ8~ι_λ。的实线框 υι½ζ_λ为临界开关组，（Ι_λ8~Ι_λ。为控制字， 1_¾9与1 是用导线鍾的同"^值，后面的 I_g、 Γ₉也是这样）； S, 为第 λ级级电关总线； W为第 λ级准级电位； ν_λ。为第 λ级级电位（ν_λ(5在图中没有标出）； ν_λ。为垫底电位； ∑、为第 λ级垫高求和器； ∑_¾为第 λ级尾数求和器； υ_λΖ为第 λ级待比电压， CB^A级采保器； U _y为采保电压， υ_λχ为第 λ级的尾数电压， FD为第 λ级尾数电压放大器； ^为尾数电压^的放大值，充当下级 AD^的输入电压，空心三角形为电压跟随器；

图 2.2是前置电 SSQZDL框图，原始输入交流信号 u_ay; 采保器 CB; 交;: j?¾呆信号 u_g; 正负- 判别器 ZFPx; 正输入电压 U_g; 性寄存器 D_x; 模拟压缩律模块 LOG; 第 oc级输入电压 U_ay; 图 2.3是信号正负判别器腿图，虚线框 ZFP为正负判别器； _Ug、 U₉、 Dx同上； '运算放大器 YF包括：正负比较器 YF_A和反相器 YF_B; 反相器输入电阻和反馈电阻 R_C5、 R_C6; 反相开关 S_x; 图 3.1是 m级 *3位等电阻式 5¾i¾DAC原理图。图中解释过的有： V^; V\_G; R,^R,_a; V ~V_¾。； Ι_λ8~Ι_λ0; 〔Β_λ; GS; U GZ ; 多路开关 DLKG 级电位开关 JDWKG>,; 需要新解释的有：为第 λ子级对数 DAC; 实线框 JM。为第 α级解码器， d_a2~d_a。为 JM_a的输入端，解码后得到的控制值确定了级电腿通点 S_aG， JM_a + UKGZ_a= DLKG_a，所以 d_a2~ d_a0既是」M_a的输入端，又是多路开关 DLKG_a的控制端； Ψ_λ为第 λ级缩减器； ν_λΨ为第 λ级模拟输出信号电压，简称输出电 ΕΕν_λΨ; Σ_Ψ为总求和器； ν为总输出模拟电压； . 图 3.2.1是 Ξ角形 GS为电压跟随器符号图，输出电压等于输入电压，都是 U_X2，但是提高了负载能力，用 Ξ角形在所有附图中表示该器件' 因为含义简单，无需己 GS;

图 3.2.2是比例缩减器 Ψχ符号图； Ψ为缩减器符号 (Ψ大写)，下标 X为通配符，缩减比例为 _Ψχ (Ψ小写，图中没标)，输入信号 U_X1、输出信号 U>a和縮减比例 ψ_χ三者关系为：

图 3.2.3是比例缩减器 Ψ源理图；其中集成运放 GS即图 3.2.1电压跟随器， l Qi 勾成分压电路，因为电压跟随器 GS以同相端为输入端，为虚断，电流视为 0, 所以 R_X1和 (^中电流相等，得到分压关系为： U«=U>a*R_X2/(R_XL+R_X2)，令 H/X

图 4 m oc mm,该 ADC的电阻链和参考电位链都关系，所以称对数链 ADC，对数链 ADC用符号表示为 LAD##，它包括两个子级： LAD*^!]!^^^, LAD#_A为首级对数链子 ADC, LAD#p为次级对数链子 ADC;图 4.1中，次级即第 β级的标号用单引号'奏示, 而标号中没有' 的为首级即第 α级的标号；

LAD#_a包括三部分： LBXQ_a、 JDWKG和 QHFD; LBXQ_a为首级对数链并行器，包括：首级对«电阻链 RQ 和 Re, 首级对数式参考电位点 V_Q1~V_e ，首级 t ¾?器 Gn d ，首级比较 {lI_Q-i - ，首级编码器 BM, 首级对数律数字输出信号 Dq— D。； QHFD为求和放大运算电路，包括：首级求和器∑CH~∑。，差值电压 U_X(Q._U~U_X。 ,

，运算电压 Uww^Uy。；运算级电压 U_yG; JDWKG为级电位开关，包括：开关点 S(_Q1)~S。；多路开关控制端 dq— d。；首级' 控制值 K , 恒。值 I。，恒 1值 1₀; 开关总线 S 选通点压降 V_r;

LAD#p 要部分是次级对数链并行器 LBXQp, 包括：次级对数式电阻链^~ ，次级对数式参考电位点^ ^。和次级待比电压 U_pz分别接到次级比较器 ~ 的反相端禾'口同相端，

，经过次级编码器 BM'编码，得到次级数字输出信号0，,₁~0，₀; 它还包括：采保器 CB_P; 准运算级电压 U，y。、运算级电压 Uy。、次级待比电压 Up_Z;

图 5 DAcm m,该 DAC的电阻链和参考电位链都微关系，所以称对数链 DAC, 对数链 DAC用符号表示为 LDA##, 它包括两个子级： LDA#^QLDA#_P, LDA#_A为首级对数链子 DAC， LDA#_P 次级对数链子 DAC; 本图次级即第 β级的标号用单引号' 表示，而标号中没有' 的为首级即第 a级的标号；

LDA#_a包括四部分： DZU、 SJQH、 JDWKG和∑_AU; DZL_a为首级1微电阻链，包括：首级对电阻链 R_Q~F和，首级对参考电位点 VcK Ve; SJQH为縮;戯和衡夬，包括：縮减器 πν~ψ。，次级级电位缩减值 V ₁ ν_Ψ。，求和器参考电位求和值 V )〜 Vo, 跟随器 GS; JDVVKG为首级级电位开关，包括：首级控制值 Iw Ii 、首级恒 0值！、'首级恒 1值 1。，首级开关点 S(_Q1)~S。，首级多路开关控制端 dq— d。； ∑_AU为汇总微，包括：汇总器 ∑«u, 级电位求和值 U_∑(Q - u~U_∑。，模拟电压输出值 U_ap，

LDA#_P包括三部分： DZL_P、 jDWKG，和 Σρυ; DZL_P为次级对数电阻链，包括：次级对数式电阻链 R_T~Ri，次级对数式参考电位点 VT.^V。；级电位开关 JDWKG'包括：次级控制值 ] 、次级恒 0值 Γ_τ、次级恒 1值 Γ。，次级开关点^^〜，次级多路幵关控制端 d'_tl~d'。；

Claims

权利要求书

1、一种对数压扩律的多级并行式超高速 ADC及 DAC，其特征是对数 ADDA都是由多级子级 ADDA构成，其中至少有一个子级 ADDA包含级电位处理装置，第 λ级的级电位处理. 装置包含两个通用模块：

第" ^是第 λ级级电 ^¾成模块，由形成参考电位点的电阻链和确定级电位的电路令 Q=2 q位第 λ级子级 ADDA参考电位点由 Q个电阻串联而形成，该电阻链形成 Q+1个电位 '点 V_¾Q、 V Q-D. →Μ、 ν_Λ。，其中 Ί、 ν_λ。为第 λ级的 QP介参考电 ί¾¾， ν_λ。等于电源正极 V。， ν_λ0 ^包括在 QP介参考电位中，令 g等于阶下标 (0-Q-1)中的某个点，称 g点为测试点，称 V_¾g为第 λ级第 g阶参考电位；量化间距也称阶差 Δ_¾9=ν_Λ(_9+1Γν_λ9，当待比电压 U_AZ没有超出转换范围 V>_Q~0，时，对应于 U_¾Z总会有一个点 G，当 g=G时， V _G+1) U Z>V,_G ， υ_λζ-ν_Αο<Δ_ΛΟ, 待将 G点命名为级点，处于级点 G处的是小于并最接近于 U>_Z的参考点，是参考点 \ -«~V_¾。当中的特殊参考点，专门标记为 ν_λ。，称 V_¾c为第 λ级的级电位，相对当前 λ 级子级 ADDA而言，级电位就是的转换值；

第二个是级电位提取模块，对于第 λ级子级 ADDA而言，虽然可以确定参考电位点 v^D v。当中的哪一个是级电位 ν_λ 但是并不等于已经将级电位提取出来，所以需要级电位提取；级电^ 取就是级电位开关，一组临界开关构成级电位开关，级位开关 JDWKG^ 括临界幵关组 UKGZ_X和多路开关 DLKG , 临界开关组是将一组临界开关的输出端并联成公共端，这些临界开关所有的输入端构成临界开关组的输入端组，通过控制字直接 i^l其中的"^输入端为选通端，第 λ级第 g阶临界幵关临界开关点有上下两个控制端 I"_g+1)和 L_g，分别接到并等于电位比较值 I'w 和 _g，当 l或 L_G=0时开关点 S_¾g断开，只有当开关点 S_Ag满足条件 1 „=0且 I_Ag=l时' 开关点 S_¾g被接通而成为选通点 S^。选通点 S_¾s的电位为第 λ级第 G阶电位 \ 。，称为第 λ级的级电位 ν_λ(3。

级电位 V 是 A/D转换或 D/A转换的桥梁，分别与数字信号 D_Mq-_U ~ I ofa待比电压 Ι ζ有对应关系，而这个对应关系是通过参考点 Ν ^ - _λ0与控制字 -« - L。和临界开关组 Sw_Q.» ~ S,o .的对应关系实现的。级电位 V 是参考点^^〜。中的临界点，通过控制字 -_1):L。的值和临界开关组 ' ~ S,o的选通端确定级电位。

级电位由参考点 V_¾(Q._U ~ ν_λ。与控制字 IWQ-D ~ Ι_Λ。和开关组 S_¾(Q-_U ~ S,o的对应关系得到。

—方面是 Vw_Q.D~V_¾。与数字信号的对应关系，即与控制字 I 。的对应关系；参考点 ν_¾(Μ~ν_λ。中有一个临界点 V_AC，第 λ级待比电压 u_¾z>(v_¾c~v_A。)，所应于参考点 ν_λ。~ ¾o的控制字 ι ~ι ₀等于 1，即接在 V 处以下的每个临界开关 C~Sw)的控制字为 _+l ΙΛ₉=1,所以 (S )~S_¾。)都处于断的状态；而 Lh_z<(Vw~V"_G+1))，所以对应于参考点 V _Q~Vww)' 的控制字 ~ I »等于 0, 即接在 v_¾G处以上的每个临界开关 (S_¾(G+1) - S 的控制宇为 0, 所以 ^^^^也都处于断的状态；只有处于临界点的临界开关的控制字为 ₊₁)= 0， I_¾G=1, 处于通的状态。一方面 Vw_Q1)~V_¾。与 Sw_Q__u~Sx。对应，直接或经过算术电路间接地进行对应连接， s ~ S>。中的选通点 S_¾c将级电位 v_¾c提取出来送到级电位开关总线，再输送与其它子级 ADDA的级输出行汇总运算，实现 A/D或 D/A转换。胃级电位 v_¾。就是最靠近待比电压 υ_λΖ的参考点电位，两者的关系为： ν_λ。=υ_λΖ-υ_λχ，其中 υ_λχ为尾数电压，小于其参考点电压的跨度。 ' 临界开关包括传统的有信号损失的开关和无损开关，无损开关是用跟随开关作为信号开关，传递信号或阻断信号，电压跟随开关甶跟随器和电源开关两大模块组成，电源开关是置于该跟随器电源回路上的电子装置，可以通过控制字控制该跟随器电源回路的通断，从而控制其跟随器信号回路的通断。

2、一种基于跟随开关的无损开关，其特征是用跟随开关作为信号幵关，传递或阻断信号，跟随开关由跟随器和电源开关两大模块誠，电源开关題于该跟随器电源回路上的电子装置，可以通过控制字控制该跟随器电源回路的通断；

该跟随器在电源通的状态下处于电压跟随状态，信号从同相端输入，其输出端的电压会精确等于其同相端的电压，使信号通；跟随器在电源断的状态下，其信号断，所以，跟随开' 关可以通过控制字来控制其跟随器电源回路的通断，从而控制其跟随器信号回路的通断，控制字构成跟随幵关通断的逻辑关系可以任意确定，如常开、常闭、临界开关等，将跟随开关确定为临界开关逻辑关系，临界开关包括 S _gl、 S_¾g2和 S _g3等多种电路构造的临界开关。

3、根据权利要求 2所述的一种基于跟随开关的无损开关，其进一步特征是：通过'对电源开关控制逻辑的设计，可以将跟随开关构造成无损开关，其逻辑关系为：当 L_G=0或

+₁)=l时， S_xg信号断；只有当 I_¾g=l且 +«=0时，使高电位导通电源幵关 KS1和 KS3导通，并且使低电位导通电源开关 KS0和 KS2导通，才可以使 Α_λ9电源通，从而使 Α_λ9信号通；反之，只要 Ix_g=0^ " l，都会使使 KS1和 KS3截止或使 KS0和 KS2截止，会使得 A 电源断，所以 Α_λ9 信号断，为了简化电路， KS0和 KS2可以任意短路一个， KS1和 KS3也可以任意短路"^ '

4、根据权利要求 1所述的一种对数压扩律的多级并行式超高速 ADC及 DAC, 其进一步樹正是：构造成 m级 *q位等电阻式对数 ADC，原始输入交流信号 u _ay经过前置电 SSQZDL处，成为第 α级输入电压 U_ay; 第 λ级输入电压 U _y的范围为 0~V_P，第 λ级子级 AD^ λ级输入电压 υ_λν进行 AD转换，由五大模块及过程完成：

(1)、级电位 \ 。形成模块。 Q=2。，第 λ

I^。形成第 λ级电位参考点 V ~ ν_λ。，其中 V_¾。为垫底电位，参考点 V_W1) ~ V„对应接到并行器中比较器 CWQ-U ~ C„的反相端，第 λ级输入电压 Ι γ经过采样保持后为 U'_¾y，再叠加垫底电 ν_λ。后为待比电压 υ_λΖ，接到 CwQ- Cu的同相端，与电位参考点 Vw_Q__u~V。进行比较，得到级电位 ν_λ ；由关系式 V_¾(G+1>>U_¾Z>V_¾G，得到第 λ级比较值 I,«Q-I)~IXI的分界点 G， I_¾(Q-I,~I G₊I, =0, L_G~ 1,!=1, 令为恒 0值， Ι_λ。为恒 1值，令比较值 Ι_λ(。._υ~Ι_λ。通过编码器 ΒΜ_λ¾ϊ^码后，得到级电位 \Λ。的数字输出值为 D_{¾(q l)}~D_¾。；至此，以级电位为桥梁，待比电压 U_¾z$专换为级电'位进而转换为数字信号 D Ο-.-ΟΛΟ;

(2)、减小开关误差模块。减小开关误差有两种方法，方法一：同 ^垫高参考点电位和输入电压，方法二：采用无损开关。

(3)、级电位 V_¾G取出模块。 AD##中，除了末级无需取出 V _G的模块以外，都需要将级电位 V 取出为进行下级转换作准备；取出级电位的目的是进行下一级的转换，设每个子级转 ' 换位数都为 q位， Q=2^q, 电阻链将电压 V_P分为 Q等分，每等分电压 Δν为固定值 AV=V_P/Q ；参考电位点 ^〜。逐个与开关点 SwQ- Sx。逬行算术连接，临界开关组的选通控制，确定选通点 S^; 选通点 S_¾G对应于级电位 V , 选通点将级电位 V 送到开关总线。

(4)、级间运算模块。包括采保器 CB" 尾数求和器∑_¾和尾雖大器 FD 。输入电压 CJ_¾y经过采保器〔8>后成为稳态电压 LA" 从而使 m个子级能够并行运行；尾数求和器得到尾数电压： U_¾X=U_¾Z- V、_G-V ; 尾数放大器 1¾_¾的作用：尾数电压 U_¾x的范围为 0~Δν，由放大器 FD将尾数电压信号放大 Q倍，得到 U_Utl>y= U,_y=Q*U,, ，所以 L 的范围扩大至满量程 0~V_P, 成为第 μ级的输入电压 U_uy，进入 μ级 Α。#_μ进行高一级精度的测量和转换。

(5)、对数转體块及过程，该例的对数转 ί斜莫块有模拟式转换和数字式转换两种，数字- 式转换的前提是将总输入电压 U_ay转换成了高 ^^等量化间距的数字信号，然后将该高 β ^字信号通过对数査表器转换成低 β|¾对数量化间距的数字信号；模拟式转换是在第 a级输入前，用模拟式对数转膽将线性输入电压转换成对数输入电压，而 ADC实际上是将对数输入电压转换成了对数量化间距数字信号；

5、根据权利要求 1所述的一种对数压扩律的多级并行式超高速 ADC及 D AC，其逬一步特征是：构造成 m级 *q位等电阻式对数 DAC， N位数字信号按 m级 *q位分配如下：

(D(N-i). ―、 D₀)=(D_a'_q-_U、 …、 D_a0)、（D^ ―、 D …、 (D_m(q.i, …、 DJ, D对 d输送到对应的级电位开关控制端：（c - "-、 d （c _u、、 c 、 ' 、（d …、 d_m0)，第 λ级子级 DA 对第 λ级数字信号 _λ 、…、进行 DA转换由四大模块及过程完成:.

(1)、级电位 V_¾c形成模块。 Q=2^q, 第 λ级并行器的分压电阻链 R ~R。，形成第 λ级电位参考点 V (_Q._U~V。，接收到数字信号 (Dw_q__u、 …、 D。)后，对应于数字信号的参考电位点 V 为级电位； ν_λ。为垫底电位。

(2)、减小幵关误差模块。与实施例 2.1相同。 (3)、级电位 ν_λ。取出模块。需要将每个级的级电位 V_¾c取出，为求取每级的输出电压 \ _Ψ 做准备；与实施例 2.1中的级电位 V_¾。取出模块及过程相同。

(4)、级间运算模块。级电位 ν_λ。与输出电压 ν_λΨ及縮减倍数 Ψ_λ三者关系为： ν_λΨ=ν_λ /Ψ_¾，. 其中 _Ψλ=(^- "，即第 λ级縮减器^的缩减倍数为 Ψ_Λ=(5(^Λ- ^υ，将所有级别的 ν_λΨ用总求和器 Σ_Ψ 求和，得到总输出模拟电压各级的垫底电位经过缩减求和后等于常数 V_RS

ν_Κ5=ν_αΟ/Ψ_α+ν_β0/Ψ_β+…… +V_m。A _m=V_a。/(Q^ma)+V₍₅。/(Q^mp)+…… +V_m。/(Q^mm); V_RS并不影响总输出 '模拟电压 \^的波形，只是使波形抬高了 V_RS , 在总求和器∑ _Ψ中减掉 V_RS即可

(51 碰转謹块。该对数转擬莫块也是有模拟式转换和数字式转换两种，数字式转换是在接收到低位数对数量化间距的数字信号后，将该对数数字信号通过反¾ ^表器转换成高位等量化间距数字信号，再用高等量化间距的 DAC转换成模拟信号；模拟式转换是在 D AC完成了数模转换后，再将该对数模拟信号用模拟式反对数转騰转换成线性输出电压；

6、根据权利要求 1所述的一种对数压扩律的多级并行式超高速 ADC及 DAC，其进一步. 特征是：构造成两级对数链 ADC, 该对数链 ADC包括两个子级： LAD# nLAD#p, LAD#。为首级对数链子 ADC, LAD#p为次级对数链子 ADC; 采用无损开关。

首级 LAD#_a完成 q位转换，对数律电阻链 R_Q~F^[]R9将电压 0~V_P分为 Q+1大段，共 Q+2个电位点，排除掉 0点和 V_P后，剩下 V_Q1~V₉为量化点，为 Q=2^QP介，电位链 ~ V_e设计成对数律， V^-V, 接入对应的首级比较器 ~ d 的反相端，首级待比电压 U_aZ接入各首级比较器的同相端，得到首级比较值 IM L ，再经过首级编码器 BM编码后，产生首级对数律数字输出信号 ~ Do；由首级比较值 Iw ~ ^或数字输出信号 D ~ Do，控制级电位开关 JDWKG 而得到待比电压 U_aZ的级电位 V_c，即先测出待比电压 U。_z是属于首级电位链中的哪一大段，得到 U_aZ的粗测结果；待比电压 U_aZ接入首级求和器∑_Q1~∑。充当被减数，

对应接到∑<H~∑。充当减数，得到差值电压 LVD UM , 差值电压 Ux^D Ux。再通过首级放大器 F_Q1~F。，得到运算电压 U_y(Q1>~U_y。，对应于级电位 V_G的直电压称为尾数电压 U_x。，对应于级电位 V_s的运算电压称为运算级电压 U_yC; 求和器求出尾数电压1^。=1^-^， U_Xs的变化范围为 (0~AV_G), AV_G称为级电位的量化间距，令放大器 F_G的放大倍数为 V , 经过放大器 F_G后得到运算级电压 U_yG， U_yG=U_XG*V_p/AV_G, 放大成 U_y。后，电压变化范围扩大至满量程 0~V_P，级电位开关将运算级电压 U_yc取出送至开关总线 S_a向次级输出， L 经过采保器 CBp 采保后成为次级待比电压 U_pz，再交给次级进行精测，级间采保器 CB_P的作用是使两级的输入电压在"^采样周期内独立和稳定，从而使两个子级能够并 ίϊ¾行，形成 ;¾7_线 ^换；次级 LAD#_pi要部分是次级对数链并行器 LBXC¾ , 次级对电阻链 R，_T ~ 形成电位点 V_P¾V'T,~V'O ，排除 V_P后， V，_T 。为次级对参考电位点， V'_T1~V，^到次级比较器 •c'w d对应的反相端，次级待比电压 Upzi妾到各次级比较器同相端.，得到次级 tb^儘 '_Τ1 ~

ΙΊ ，经过次级编码器 ΒΜ·编码，得到次级对数律数字输出信号 D，_M~D，。； LAD#_A LAD#|3两级共完成 q+ti 寸数律的数字信号转换， D D。为高位， D .^D，。为低位；

为了提高信噪比和信号动态范围值，拟采用 ¾t数律的电阻链，令两个子级 LAD#。和 LAD#p 的电阻链采用对数律设计；首级和次级电阻链的对数化设计分析：

首级电阻链的对数化设计： 1^0#。的电阻链阻值是常数，所以链电流 1。是常数，令》5出 , 电位 ν_θ等于传感器有效探测的最小值，令基础电阻 Re=V_E/I_A，

R_A为并不雜的虚拟起步电阻，首级链电阻都以 R_A为起点按大比值递增，称大比值电阻链： R,=.R_A ^T、

')*^τ,大比值电阻链 RE)~RQ产生了大比值电位链（Vj₊₁V η^τ)为：地、 V_e、 ν,=ν_θ*η\ ν₂=ν_θ*η²*^τ、， V₃=Ve *T、 ……、

排除 V_Q=V_P点后，共 Q个参考电位点（又称量化点）为： ν_θ、 V, 、 ……、 ν_0-1，因为小于 v_e的区域为传感器探测无效区域，所以^ ~¥₍₃~0)以¥₍₎为量化点，标记为^₁ ~¥₆~0)→¥₍₎，其它量化点的量化区间为：（V^VJ—V" (V₃~V₂]→V₂、 "…-、 (V_0-1 ~V_Q-2]→V_Q-2) 、（VQ~V_Q-1]→ V_Q-1; 首级的量化点为大比值^粗犷型的，所以中间要插入 T个小比值 η的次级精细型量化点；

次级电阻链的对数化设计： LAD#_P的电阻链有 Τ=2'个电阻 R'^R'T,在首级中，已经求出尾数电压 U_XG=U_aZ- V_G， U_XG的变化范围为 (0~AV_G)， AV_G=(V_(G+a)-V_G), V_G=V_e*Ti^G*^T、 V_(G+1,= ν_θ*η^{((3+ )}*^τ, Δν。为首级级电位 V_s的量化步长；理论上 V_C~V₍。₊₁₎中要插入次级中的 T个精细量 .化点 ~ V(_G+1)的精细量化点为: V，，。=V_G= Ve*n^G*\V"₁= ν。*η¹、ν，，₂= V_G*T!²、V，，₃= ν₅*η\… 、 V τ-2= V_G *η^(Τ"²⁾. V'_T-l=V_G *η^(Τ-,), 按照比值 η等比递增，这说明次级电阻链只要满足等比关系 η并乘一个系数，就可以实现对尾数电压的对数转换；实际上次级转换不是把精细量化点插入到 V_G~V_(G+1)中，而是把首级的尾数电压 U_XG取出来， U_XG的变化范围为 (0~AV 经过对应放大器 F_G放大后首级尾数电压 U_XG扩大成首级运算级电压 U_yG , 令放大器 F_G的放大倍数为 V_P/AV_G， U_yG=U_XG* V_P/AV_G, 电压变化范围扩大至次级的满量程 0~V_P; 运算级电压 U_yG经过采保器 CBp采保后成为次级待比电压 U_pz; 而次级电阻链中构造对数律量化点是关键，次级电' 阻链中，为任意设定的虚拟电阻 ,Τ个链电阻按照比值 η等比递增: ^',R'₂=RB *η²、 B *η ……、 R，_T-2= *η(^{τ 2>}、 R，_T-L=R_B *T](^T— ^υ、 R,_T= R_B *η^τ，自然形成 T个按照比值 η等比递增的电位量化点： 0、 V',= V_B *η'、 V'₂= V_B *η²、 V'₃= V_B *η³、……、 V，_T-2= V_B *η(^Τ- ²)、

*η^(Τ_1), 其量化区间为：（V'. Oj—O (V'₂~V',]→V'_U (V'₃ ~ V'₂]→V，₂、、 (V r-i - V'_T-2]→V T-2，、 (V'_T - V'_T-1]→V* _T-1；而 V'_T=Vp 除在该 ¾S化点之外；

至此，该两级对数链 ADa雜拟信号转换成了对数字信号，信噪比 11¾；如果在此基础上， «础电阻调整为调整电阻 R*o, R*e= Re ~ Re/15, 并且令 R*_e=探测器最小有效信号，将调整电阻 R*e减小，会使信噪比曲线在小信号端有些下降，但是使动态范围增加；

7、根据权利要求 1所述的一种对数压扩律的多级并行式超高速 ADC及 DAC，其逬一步正是：构造成两级对数链 DAC，该 DAC的电阻链和参考电位链都是?寸数关系；接收微律数字信号为：高位 ~ Do,低位 D'w ~ DO;高位 ~ D。对应送到首级多路开关控制端 - do,得到首级级电位 V_G;低位0 -₁~0'。对应送到次级多路开关控制端01，₍.₁~€1，。，得到次级级电位 V'_B，令 b等于（0~T-1)中的某个点， v，_b称为次级第 bp介参考电位点，其中被选通的电位点为次级级电位 V 采用无损开关。

LDA#p包括三部分： DZL_P、 JDWKG，和 Σρυ; DZLp为次级对数电阻链，包括：次级对数式 ¾Pfl!iR'T~R'i, 次级对 i¾参考电位点 V'_T1~V，。，次级电阻链的对数化设计同实施例 4.1; ' 次级电阻链形成 T个参考电位点 V，_T1、 V，_T2、 -V^ V'o, 其量化区间为：（V' Oj—V

、（V，_T~VVi]→V，T-i; 可矢口 V，_b的量化步长赫阶差 AV'_b=V，_b+1-V'_b;次级级电位开关 JDWKG，控制端 d'w d，。接到低位数字信号 ~ D，。后，在次级开关点 S，_T1 - S，。中确定一个选通点 S'_b , 该鵷点特别标记为 s 选通点 s，_B对应的电位点 V'_b为次级级电位 Vp_B，次级级电位 V_pB的变化范围为 Τ个电位点 ν'。、 \l、、…、 V，_T-₂、 V'T.!, 各个点的量化区间分别为：（V'^V' —V (V'₂~V',]→V'_N (V'₃~ V-₂]→V，₂、 ■■■■··、 (V'T., ~V'T.₂]→V' _T-2, 、 (V'T~V'_T-1]→V T 所以次级级电位 Vp_B对应的模拟电压变化范围为 0~V_P;

LDA#_a包括四部分： DZ 、 SJQH、 JDWKG和∑_AU; DZL_a为首级对数电阻链，包括首级 ' 对数式电阻链 R_Q~ Ri和，首级对数式参考电位点 V_Q— ^Ve, 首级电阻链的化设计，令 g 等于 0~(Q-1)中任意数，每个首级电^ i^V_g对应接三个器件：求和器∑_g、缩减器 Ψ₉和开关点 S_g ,称为 g支路 ,电位点 V_g与电位点 V_g+1的电压称为电位点 V_gp介差 Δ V_g，三者关系为厶 V_g= V_g+1-V_g；在与首级级电 ν_Ρ相加时，次级级电位 Vp_B应该是以级电位 v_c的尾数电压身份出现 , '用一个缩减器将 Vp_B的变化范围由 0~V_P縮减成 0~AV_g，因为每阶的 AV_g是不相等的，而是等比变化的，所以每阶縮减器 ₉的縮减比例 ψ₉也是等比变化的，令 ψ₉=Δν₅/ν_Ρ,则次级级电位 Vp_B 变成了縮减值 ν_Ψ9，縮减计算为：

Vp_B*AV_g/V_P，所以电压变化范围由 Vp_B的 0~V_P 縮减成了 ν_Ψ9的 0 ~△ V_g，縮减电压 ν_Ψ9就是首级参考电位点 - V₉中第 g阶的尾数电压，等待选通；首级参考电位 V_g作为粗犷模拟值，而对应的缩减电压 ν_Ψ9作为 V_g的尾数电压是精细模拟' 值， V_g与 ν_Ψ9通过求和器∑_g相加，得到首级粗犷模拟值 V_g和次级精细模拟值 ν_Ψ9之和，称参考电位求和值 V_∑g，首级每个考电位 V_g都对应 ί¾一个参考电位求和值 V_∑g等待输出；当首级级电位开关 JDWKG控制端 d_ql~ 接收到高纖字信号 Dw~D。后，确定了首腿通点 S_G，将对应的参考电位求和值 v_∑g作为级电位求和值 u_∑c输出到汇总器∑ _αυ，汇总器∑ _αυ实际上只接收到唯 —的级电位求和值 U_∑。，作为数模转换值 U_aP输出；至此，两级对数链 DAC$专换完成。

8、根据权利要求 1所述的一种对数压扩律的多级并行式超高速 ADC及 DAC，其 S "步特征是：构造成半阶式量化点的两级对数链 DAC , 其参考电位点的设定进行了半阶化处理， · 令参考电位点全部上移半阶简称半阶参考点，电阻全部上移半阶简称半阶电阻；用 U_g表示首级半阶参考点， P_g表示首级半阶电阻， U，_b表示次级半阶参考点， P'_b表示次级半阶电阻；与原电阻链的对应关系为： U_g— V_g， P_g→R_g， U'_b→V'_b， P'_b-→R'_b; 所谓半阶就是令参考电位点在原有 S5出上上移半阶，计算方法为：参考电位点全部上调半阶，变为：首级半阶参考点 U_g=(V_g+ ν₉*η)/2 , 首半阶电阻 Ρ₉=( + *η)/2 ; 次级半阶参考点 U'_b =(V'_b + V'_b*ri)/2，次级半阶电阻： P'_b =(R'_b + R' b *Ti)/2 ; 这样，参考电位点和电阻全部上调半阶。

9、根据权利要求 1所述的一种对数压扩律的多级并行式超高速 ADC及 DAC , 其进一步特征是：构造成数字式对数转，对于" ^线性模拟信号，先用两级共 N位的,链 ADC 转换成 Νβ¾ί数律数字信号，再通过位的线性 DAC转换出模拟信号，该输出模拟信. 号就是对数律的模拟信号。

10、根据权利要求 1所述的一种对数压扩律的多级并行式超高速 ADC及 DAC，其进一步特征是：构造成数字式反对数转 ί總，对于 "^对数離拟信号，先用" 位的线性 ADC 转换成 Νί¾¾¾律数字信号，再用一个 Ν位两级对数链 DAC转换成输出模拟信号，该输出模拟信号就是线性模拟信号。