CN101989858A - 对偶电阻链式数模转换器和模数转换器 - Google Patents

Abstract

一种对偶电阻链式数模转换器和模数转换器，都有一对串联的主、副电阻链跨接于电源两端，两链电阻成对偶相等，分别为R的2⁰、2¹、2²、2³、……2^n-1倍，每个电阻都并联一个双向开关作为短路开关，每个电阻都可以被它所并联的短路开关在电阻链中隐除或接入，两个对偶电阻当中必须是有且只有一个接入电阻链中，在数字信号控制下，主电阻链中2⁰RI、2¹RI、2²RI、……、2^n-1RI互相组合可以构成RI～(2ⁿR-R)I当中系数为整数的任意电位值，实现数模转换，反过来，实现模数转换。优点是结构简单、电流小、转换精度高。

Description

对偶电阻链式数模转换器和模数转换器

技术领域：本发明是模数转换器和数模转转器范畴(以下，本文将模数转换器简称为ADC，数模转转器简称为DAC)，属于数字通信、数码器件类、电子产品类。

背景技术：现有的ADC和DAC都存在很多不足。

关于DAC有不少的方法，如：R-2R方法、权电阻方法等，然而其基本原理就只一个：将数字信号变成不同的权(2⁰，2¹，2²，2³，……)电流，然后再叠加并经过运算放大器转换成模拟电压信号。这种原理有两大缺点：①、所需电流很大，以10位DAC为例，若令最小电流为I₀，那么最大总电流为I₀*2¹⁰＝1024*I₀，对3G手机等移动通信工具而言，耗电大得让人受不了；②、使电流达到很高的精度困难很大、结构复杂。

可否直接将数字信号转换成模拟电压信号，而不要转换成权电流这个中间环节呢？迄今还没有看到过这样的“直接转换法”，本文提出的对偶电阻链式DAC(以下简称”对偶式DAC”)是第一种“直接转换法”。通过m级*n位电阻链的置换和电阻分压，直接将数字信号转换成模拟电压信号，而不要转换成权电流的中间环节，所以，置换式DAC的电流仅需当前DAC的电流的1/2^m*n；同时置换式DAC的转换精度是取决于电阻的精度，而提高电阻的精度比提高权电流精度容易得多。

ADC有三大类：并行式ADC、比较式ADC、双积分式ADC。其中全并行式ADC的转换速度是最快的，但是全并行式ADC的结构庞大且能耗高，随着分辨率的提高，元件数目要按几何级数增加，以至于无论从结构上还是能耗上说都是难以容忍的；比较式ADC的转换速度比全并行式ADC慢一个多数量级，双积分式ADC的转换速度比全并行式ADC慢2-3个数量级，虽然结构简单些，但是不具备高速性能。

超高速ADC的一个大突破，是70年代发明的分级并行式ADC，它与全并行式ADC相比较，其优势是解决了结构庞大且能耗高的难题，所以几十年来一直主宰着超高速ADC的市场；其缺点是速度上损失数倍，且经过多次AD-DA-AD转换会增加误差。

本发明的目的是解决结构复杂度、能耗和转换速度之间的问题。

下文中将乘号“*”省去，如2¹*R、1024*R、1023*R*I、(2ⁿ*R-R)*I分别简记为2¹R、1024R、1023RI、(2ⁿR-R)I。

发明申请内容：本发明是一种对偶电阻链式数模转换器和模数转换器。

首先作出以下定义：电源低电位端简称电源低端V⊙，包括电源负端和电源零端；V⊙’是V⊙增加了对冲器压降的电源准低端；

是

增加了互补对冲器压降的电源准正端；

1.一种对偶电阻链式数模转换器和模数转换器，其特征是：都有一对对偶电阻链，由一对对称的主、副电阻链串联组成，主电阻链为低电位区电阻链，主电阻链一端接于电源低端V⊙，或通过对冲器DCQ后接于电源低端V⊙，另一端与副电阻链连接；副电阻链为高电位区电阻链，副电阻链一端接于电源正端或通过互补对冲器DCQ’后接于电源正端

另一端与主电阻链连接，其主、副电阻链的连接处为DAC的模拟电位Uout输出点，对于n位(n为0～40的整数)转换器而言，主、副电阻链都是由n个分压电阻组成，分压电阻阻值分别为基本单位电阻值R或R’的2⁰、2¹、2²、2³、……2^n-1倍，主电阻链电阻2^jR阻值与副电阻链电阻2^jR’阻值两两对应相等，为对偶电阻，j为0～(n-1)的整数，每个电阻都并联一个双向开关作为短路开关，2^jR并联一个短路开关S_j，2^jR’并联一个短路开关S’_j，当短路开关将所并联的电阻两端短路时，使该电阻在电阻链中不起作用，称之为隐除，当它开路时，它所并联的电阻才可以在电阻链中发挥作用，相当于将该电阻连接到电阻链中，称之为接入，每个电阻都可以被它所并联的短路开关在电阻链中隐除或接入，两个对偶电阻当中必须是有且只有一个接入电阻链中，另一个必定被隐除，所以主副两电阻链的接入电阻之和必等于一个完整的主电阻链的电阻，电流、电阻、电压三者关系为

都是固定值，所以每个接入电阻电压降是固定的，主副两电阻链上各个接入电阻的权值为2⁰R、2¹R、2²R、……、2^n-1R，对应于其电阻上产生电压降权值为2⁰RI、2¹RI、2²RI、……、2^n-1RI，称权电压电阻，构成了提供给比较器的电位参考点，2⁰R、2¹R、2²R、……、2^n-1R互相组合可以构成R～(2ⁿR-R)当中系数为整数的任意电阻值，成为数字式可调电阻，所以2⁰RI、2¹RI、2²RI、……、2^n-1RI互相组合可以构成RI～(2ⁿR-R)I当中系数为整数的任意电位值。

2.当工作在DAC状态时，关闭比较器的功能，Uout值等于主电阻链的接入电阻上电压降值，所以可以通过数字信号控制主电阻链中电阻的接入和隐除组合，而使得Uout可以为RI～(2ⁿR-R)I当中系数为整数的任意电位值；数字信号D_j＝1，表示主电阻链中的电阻2^jR需要接入，这是通过S_j断开来实现；与此对应，副电阻链中的电阻2^jR’需要隐除，这是通过S’_j接通来实现；反之，数字信号D_j＝0，表示主电阻链中的电阻2^jR需要隐除，这是通过S_j接通来实现，与此对应，副电阻链中的电阻2^jR’需要接入，这是通过S’_j断开来实现，这样，就将数字信号D_n-1、D_n-2、……、D₃、D₂、D₁、D₀转换成了模拟信号Uout；本文默认状态为：主电阻链中电阻的接入和隐除正好与数字信号的“1”和“0”相对应，副电阻链中电阻的接入和隐除正好与数字信号的“1”和“0”对应相反；对于与默认状态相反的结构，将接入和隐除与数字信号的“0”和“1”对应，主副刚好颠倒过来，因原理相同，不重复分析。

3.当工作在ADC状态时，电阻链中每两电阻间的连接点都可以成为电位参考点，偶电阻链式模数转换器在对偶电阻链式数模转换器特征的基础上增加了比较器和控制器，待转换信号Uin从比较器的同相端或反相端输入都可以，为了叙述简便，本文规定待转换信号Uin都是从比较器的同相端输入，电阻链产生的参考点电位都是从反相端输入，通过比较器来判别主电阻链上电位是否大于信号Uin电位，若是，则通过控制器减小主电阻链上的电阻值来减小其电位，若否，则通过控制器增加主电阻链上的电阻值来增加其电位，这样的调整会使得主电阻链上电位与信号Uin电位越来越接近，调整幅度会越来越小，当调整的电阻值为电阻链中最小可调值时，就认为主电阻链上电位等于信号Uin电位，这时，主电阻链上各个电阻的接入和隐除状态就是信号Uin电位的数字量。

实施例1.对偶电阻链式模数转换器将比较器设置为非工作状态时，就变成了数模转换器，所以描述了对偶电阻链式模数转换器，就包含了对偶电阻链式数模转换器的特征，对偶电阻链式模数转换器的特征是：是由一对对称的主、副电阻链串联组成总电阻链，全文主电阻链为低电位区电阻链，在大头并行比较式结构中，主电阻链又命名为甲电阻链，在小头并行比较式结构中，主电阻链又命名为丙电阻链，主电阻链一端接于电源低端V⊙，或通过对冲器DCQ后接于电源低端V⊙，另一端与副电阻链连接；副电阻链为高电位区电阻链，在大头并行比较式结构中，副电阻链又命名为乙电阻链，在小头并行比较式结构中，副电阻链又命名为丁电阻链，副电阻链一端接于电源正端

另一端与主电阻链连接，其主、副电阻链的连接处Uout为DAC的模拟电位输出点，同时又是其模拟电位输出值，对于n位(n为0～40的整数)转换器而言，主、副电阻链都是由n个分压电阻组成，附图中，各电阻的电阻值即它的标号，图1～图6中，甲电阻链中各分压电阻分别为：2⁰R、2¹R、2²R、2³R、……2^n-1R，与之对应相等的乙电阻链中各分压电阻分别为：2⁰R’、2¹R’、2²R’、2³R’、……2^n-1R’：图7和图8中，为了避免与R、R’搞混淆，改用P、P’表示电阻，同样，为了避免与S、S’搞混淆，改用K、K’表示短路开关，丙电阻链中各分压电阻分别为：2⁰P、2¹P、2²P、2³P、……2^n-1P，与之对应相等的丁电阻链中各分压电阻分别为：2⁰P’、2¹P’、2²P’、2³P’、……2^n-1P’，以上电阻每个系数都对应着二进制的一个位权，全文令R＝R’、P＝P’，R、R’、P和P’都是自定的一个基本单位的电阻值，所以2⁰R’＝2⁰R＝1R、2¹R’＝2¹R＝2R、2²R’＝2²R＝4R、2³R’＝2³R＝8R、2⁴R’＝2⁴R＝16R、……；同样，2⁰P’＝2⁰P＝1P、2¹P’＝2¹P＝2P、2²P’＝2²P＝4P、2³P’＝2³P＝8P、2⁴P’＝2⁴P＝16P、……；双向开关的性能和价格差别很大，有的导通电阻有50Ω甚至更高，其附加电阻压降在电阻链中不可以忽略，本发明用一个附加电阻的对冲器DCQ，使得附加电阻压降对Uout的影响被限制在允许值之内，这个内容在专门说明对冲器DCQ原理的部分给予说明；有的双向开关导通电阻只有4Ω，其电阻压降在电阻链中可以忽略，很贵，为了叙述简便，首先采用忽略电阻压降的方法进行分析，

甲电阻链2⁰R、2¹R、2²R、……2^n-1R并联的短路开关分别对应为S₀、S₁、S₂、……S_n-1，乙电阻链2⁰R’、2¹R’、2²R’、……2^n-1R’并联的短路开关分别对应为S’₀、S’₁、S’₂、……S’_n-1，当S_j接通时就是将电阻2^jR两端短路，j为0～(n-1)的整数，使电阻2^jR在电阻链中不起作用，称之为“隐除”，当S_j断开时电阻2^jR才可以在电阻链中发挥作用，相当于将电阻2^jR连接到电阻链中，称之为“接入”，每个电阻都可以被它所并联的短路开关在电阻链中隐除或接入，两个对偶电阻2^jR和2^jR’当中有且只有一个接入电阻链中，另一个必定被隐除，即对应的S_j和S’_j有且只有一个断开，另一个必定接通，换句话说，主电阻链中接入电阻2^jR，就必定在副电阻链中隐除其对偶电阻2^jR’，反之，主电阻链中隐除电阻2^jR，就必定在副电阻链中接入其对偶电阻2^jR’，一般情况下，只要说明了对偶电阻中一个的接入和隐除状态，就等于说明了另一个电阻的状态和对应的两个短路开关的状态，即，当说到2^jR为接入，也就是等于说到了2^jR’为隐除、S_j为断开、S’_j为接通；当说到2^jR为隐除，也就是等于说到了2^jR’为接入、S_j为接通、S’_j为断开；对偶电阻中有且只有一个接入电阻链中，另一个必定被隐除，即对应的S_j和S’_j有且只有一个断开，不再累赘说明，所以甲乙两电阻链的接入电阻值之和必等于甲电阻链的电阻值2⁰R、2¹R、2²R、……、2^n-1R＝2ⁿR-R，电流、电阻、电压三者关系为

都是固定值，所以每个接入电阻电压降是固定的，甲乙两电阻链上各个接入电阻的电阻位权值2⁰R、2¹R、2²R、……、2^n-1R就对应于其电阻上的电压降位权值2⁰RI、2¹RI、2²RI、……、2^n-1RI，称权电压电阻，因为2⁰R、2¹R、2²R、……、2^n-1R互相组合可以构成R到(2ⁿR-R)中系数为整数的任意值，又因为电流I固定，而Uout值等于甲电阻链的接入电阻上电压降值，所以Uout值大小可以为RI到(2ⁿR-R)I中系数为整数的任意值，这就是说，Uout的值取决于甲电阻链的接入电阻值的大小，即，Uout的值可以通过数字信号控制甲乙电阻链中的短路开关的通断而控制甲电阻链中接入电阻的大小得到控制，

实施例2.其对偶电阻链大头并行比较式n位模数转换器(图5)的特征是：在对偶电阻链式n位数模转换器特征的基础上，在主电阻链上每个电阻2^jR配一个比较器A_j，A_j的输出值为U_aj，副电阻链不配比较器，规定该结构的主电阻链各电阻的正端与它对应配的比较器反相端连接，其主电阻链命名为甲电阻链，从电源低端到Uout端，甲电阻链电阻值依次为2^n-1R～2⁰R，各电阻的正端电位依次为V_Rn-1～V_R0，首先令甲电阻链中电阻全部为接入态，用一组比较器A_n-1～A₀对Uin与V_Rn-1～V_R0作并行比较，当Uin由小变大时，比较器A_n-1～A₀依次变为1，当A_j＝1且A_j-1＝0时，可以知道一定有A_n-1～A_j的输出值U_an-1～U_aj＝1且A_j-1～A₀的输出值U_aj-1～U_a0＝0，A_j刚好是1变为0之前的点，称为并行比较反相点，以下简称反相点，这时，表示V_Rj＜Uin＜V_Rj-1，即(2^n-1R+…+2^jR)I＜Uin＜(2^n-1R+…+2^jR+2^j-1R)I，控制器在主电阻链中接入2^n-1R+…+2^jR而隐除2^j-1R，然后再对Uin进行第二次比较，由于隐除了2^j-1R，反相点只会产生于A₀～A_j-2之间，当A_f为反相点时，其中f只可能为0～(j-2)的整数，表示V_Rf＜Uin＜V_Rf-1，即(2^n-1R+…+2^jR+2^j-2R+…+2^fR)I＜Uin＜(2^n-1R+…+2^jR+2^j-2R+…+2^fR+2^f-1R)I，控制器在主电阻链中再接入2^j-2R+…+2^fR而隐除2^f-1R，以此类推，再对Uin进行第三次、四次比较，一直到2⁰R完成接入或隐除，2^n-1R～2⁰R的接入或隐除状态就是对Uin的模数转换值，即，当2^jR为接入时，对应的数字信号为D_j＝1；当2^jR为隐除时，对应的数字信号为D_j＝0；比如，2^n-1R～2⁰R的接入或隐除状态为：2^n-1R＝1、2^n-2R＝1、2^n-3R＝0、…、2⁴R＝1、2³R＝0、2²R＝0、2¹R＝1、2⁰R＝1，则转换后的数字信号对应为：D_n-1＝1、D_n-2＝1、D_n-3＝0、…、D₄＝1、D₃＝0、D₂＝0、D₁＝1、D₀＝1。因为该结构反相点只能是从大到小，顺序为A_n-1～A₀，所以称大头并行比较式，

例如，其对偶电阻链大头并行比较式10位模数转换器(图6)的特征是：从电源低端到Uout端为甲电阻链，电阻值依次为2⁹R～2⁰R，当A₇为反相点时，表示(2⁹R+2⁸R+2⁷R)I＜Uin＜(2⁹R+2⁸R+2⁷R+2⁶R)I，所以控制器在主电阻链中接入2⁹R+2⁸R+2⁷R而隐除2⁶R，然后再对Uin进行第二次比较，假定当A₄为反相点时，由于隐除了2⁶R，所以表示(2⁹R+2⁸R+2⁷R+2⁵R+2⁴R)I＜Uin＜(2⁹R+2⁸R+2⁷R+2⁵R+2⁴R+2³R)I，所以控制器在主电阻链中再接入2⁵R+2⁴R而隐除2³R，然后再对Uin进行第三次比较，假定当A₀为反相点时，控制器在主电阻链中再接入2²R+2¹R+2⁰R，主电阻链中接入或隐除状态为：2⁹R＝1、2⁸R＝1、2⁷R＝1、2⁶R＝0、2⁵R＝1、2⁴R＝1、2³R＝0、2²R＝1、2¹R＝1、2⁰R＝1，则转换后的数字信号对应为D₉＝1、D₈＝1、D₇＝1、D₆＝0、D₅＝1、D₄＝1、D₃＝0、D₂＝1、D₁＝1、D₀＝1。大头并行比较式结构处理接入速度快于处理隐除速度。

实施例3.其对偶电阻链小头并行比较式n位模数转换器(图7)的特征是：在对偶电阻链式n位数模转换器特征的基础上，在其副电阻链上每个电阻2^jP配一个比较器B_j，B_j的输出值为U_bj，规定该结构的副电阻链中各电阻的负端与它所配的比较器反相端连接，命名其副电阻链为丁电阻链，从Uout端到电源正端，其电阻值依次为2⁰P’、2¹P’、2²P’、2³P’、……2^n-1P’，有从小到大的顺序要求，各电阻的负端电位依次为V’_P0、V’_P1、V’_P2、V’_P3、……、V’_Pn-1；在该结构中，又命名主电阻链为丙电阻链。丙电阻链2⁰P、2¹P、2²P、……2^n-1P并联的短路开关分别对应为K₀、K₁、K₂、……K_n-1，丁电阻链2⁰P’、2¹P’、2²P’、……2^n-1P’并联的短路开关分别对应为K’₀、K’₁、K’₂、……K’_n-1。

首先令丙电阻链中电阻全部为隐除态，忽略开关电阻压降，有Uout＝V⊙，用一组比较器B₀、B₁、B₂、B₃、……、B_n-1依次对Uin与V’_P0、V’_P1、V’_P2、V’_P3、……、V’_Pn-1的大小作并行比较，当Uin逐渐变大时，B₀～B_j会依次从0变为1，当B_j为反相点时，表示V’_Pj＜Uin＜V’_Pj+1，由图8电路可知，V’_Pj＝(2⁰P’+…+2^j-1P’)I，V’_Pj+1＝(2⁰P’+…+2^j-1P’+2^jP)I；因为(2⁰P’+…+2^j-1P’+P’)＝2^jP’，所以控制器在主电阻链中接入2^jP而隐除2^j+1P～2^n-1P，这时，Uout＝2^jPI＝(2⁰P’+…+2^j-1P’+P’)I；然后再对Uin进行第二次比较，假定当B₀为反相点时，可知(2⁰P’+…+2^j-1P’)I＜Uin＜(2^jP)I＝(2⁰P’+…+2^j-1P’+P’)I，转换完成；假定当B_g为反相点时，表示V’_Pg＜Uin＜V’_Pg+1，其中，V’_Pg＝(2⁰P’+…+2^g-1P’)I+Uout＝(2⁰P’+…+2^g-1P’)I+2^jPI，V’_Pgj+1＝(2⁰P’+…+2^g-1P’+2^gP’)I+Uout＝(2⁰P’+…+2^g-1P’+2^gP’)I+2^jPI，因为从前一次比较已知V’_Pj＜Uin＜V’_Pj+1，即(2^jP’)I＜Uin＜(2⁰P’+…+2^j-1P’+2^jP)I，即0＜(Uin-2^jP’I)＜(2⁰P’+…+2^j-1P’)I，所以g只能是为0～(j-1)的整数，控制器在主电阻链中再接入2^gP，隐除2^g+1P～2^j-1P；以此类推，再对Uin进行第三次、四次比较，一直到U_b0＝0，2⁰P完成接入或隐除，2^n-1P～2⁰P的接入或隐除状态就是对Uin的模数转换值。因为该结构的反相点只能是从小到大，顺序为B₀～B_n-1，所以称小头并行比较式。

例如，其对偶电阻链小头并行比较式10位模数转换器(图8)的特征是：从Uout端到电源正端为丁电阻链，电阻值依次为2⁰P’、2¹P’、2²P’、2³P’、……2⁹P’，假定当B₇为反相点时，表示(2⁰P’+…+2⁷P’)I＜Uin＜(2⁰P’+…+2⁸P’)I，(2⁰P’+…+2⁷P’)＝255P’，2⁸P＝256P’，所以控制器在主电阻链丙中接入2⁸P，隐除2⁹P，然后再对Uin进行第二次比较，假定当B₅为反相点时，表示(2⁰P’+…+2⁵P’)I+Uout＜Uin＜(2⁰P’+…+2⁶P’)I+Uout，(2⁰P’+…+2⁵P’)＝63P’，2⁶P＝64P’，所以控制器在主电阻链丙中再接入2⁶P，隐除2⁷P，使得Uout＝(2⁸P+2⁶P)I，然后再对Uin进行第三次比较，假定当B₂为反相点时，表示(2⁰P’+…+2²P’)I+Uout＜Uin＜(2⁰P’+…+2³P’)I+Uout，(2⁰P’+…+2²P’)＝7P’，2³P＝8P’，所以控制器在主电阻链丙中再接入2³P，隐除2⁴P、2⁵P，使得Uout＝(2⁸P+2⁶P+2³P)I，然后再对Uin进行第四次比较，假定当B₀的输出值U_b0＝0时，表示Uin＜Uout＝(2⁸P+2⁶P+2³P)I，隐除2²P、2¹P、2⁰P，所以(2⁰P’+…+2²P’)I+Uout＜Uin＜Uout，(2⁰P’+…+2²P’+256P+64P)I＝327PI，Uin＝Uout＝(2⁸P+2⁶P+2³P)I＝328PI，327PI＜Uin＜328PI，对应于主电阻链的接入电阻(2⁸P+2⁶P+2³P)，数字信号为D8＝D6＝D3＝1，其余为0。小头并行比较式结构处理隐除速度快于处理接入速度。

实施例4.减小开关误差的结构，作为短路开关的双向模拟开关导通时存在导通电阻，设每个导通电阻阻值等于

称附加电阻，如果

偏大，产生的压降可能引起Uout的干扰波动超过允许值，设计由多路模拟开关DLKG和对冲电阻(r₀、r₁、r₂、r₃、…、r_t、…、r_n-1、r_n)组成电阻对冲器DCQ，以及由多路模拟开关DLKG和互补对冲电阻(r’₀、r’₁、r’₂、r’₃、…、r’_t、…、r’_n-1、r’_n)组成电阻互补对冲器DCQ’，令

(*为乘号，t为0～n的整数)以及

即

……

以及

……、

对冲器DCQ接在主电阻链负端，互补对冲器DCQ’接在副电阻链正端，控制器根据主电阻链中短路开关为接通状态的个数t来控制多路开关，接通DCQ(r₀～r_n)中与

互补的对冲电阻

使得主电阻链中的附加电阻与对冲电阻之和等于常数即，

所以附加电阻与对冲电阻之和以及短路开关压降U_K产生的总附加压降U_F为恒定值，即

消除了附加电阻引起Uout的干扰波动效应，从而可以将短路开关视为理性化的电阻为零的开关，与理性化开关有一点不同的是，要将模拟电压平移U_F，当设备为DAC状态时，令Uo＝Uout-U_F，Uo即为平移后正确输出的模拟电压值；当设备为ADC状态时，作如下推理：

对于大头并行比较式结构而言(图5、图6)，反相点至Uout之间的电阻都是接入状态，其短路开关为断开，只有反相点至V⊙之间的短路开关可能导通，所以，附加电阻都处于反相点至V⊙之间，即，反相点的参考点电位总是比理想状态(即短路开关导通为零)下的参考电位固定高出一个电位U_F，那么，令Uin’＝Uin+U_F后再对Uin’进行模数转换，得到的数字量即为真实的输出值；

对于小头并行比较式结构而言(图7、图8)，总是令反相点B_h对应的电阻2^hP’的对偶电阻2^hP接入主电阻链，同时，总是令反相点B_h至Uout之间的电阻处于接入状态，提供参考点电位序列为：(2⁰P’I+Uout)、(2¹P’I+Uout)、(2²P’I+Uout)、…、(2^h-1P’I+Uout)，从前面已经知道，主电阻链中的附加电阻与对冲电阻之和为固定值，使Uout固定升高电位U_F，那么，同大头并行比较式结构一样，令Uin’＝Uin+U_F后再对Uin’进行模数转换，得到的数字量即为真实的输出值；

与对冲器同理，副电阻链正电源端接一个n位互补对冲器DCQ’，可以使副电阻链中的附加电阻与互补对冲电阻之和为固定值，控制器根据副电阻链中短路开关为接通状态的个数n-t来控制多路开关，接通(r’₀～r’_n)中与

互补的

使得副电阻链中的附加电阻与互补对冲电阻之和等于常数

当附加电阻的最大值远小于主副电阻链之和时，互补对冲器可以省去，并且，为了节省对冲电阻，可以由多路模拟开关DLKG和间隔式对冲电阻组成对冲器，当n为奇数时，对冲电阻为(r₁、r₃、r₅、…、r_n)；当n为偶数时，对冲电阻为(r₁、r₃、r₅、…、r_n-1)；可以将Uout的干扰波动限制在rI以内；也可以在主副电阻链上使用一对间隔式对冲器/互补对冲器。

实施例5.可以采用并联并行比较式结构，因为小头并行比较式结构处理隐除电阻速度快而大头并行比较式结构处理接入电阻速度快，将一个大头并行比较式结构和小头并行比较式结构并联，控制器将根据处理速度稍快的那个转换器的比较结果，同时决定大、小头并行比较式结构两个模数转换器的主电阻链电阻的接入和隐除，使模数转换加快速度，

以10位的并联并行比较式结构为例，假定Uin＝782.5RI，大头并行比较式结构一次比较就可以得知主电阻链应该接入2⁹R和2⁸R，隐除2⁷R，同步控制小头并行比较式结构主电阻链接入2⁹P和2⁸P，隐除2⁷P，这一步，如果是用小头并行比较式结构做的话，需要比较两次；接下来，Uin-2⁹R+2⁸R＝14.5RI，用小头并行比较式结构一次比较就可以得知主电阻链应该接入2³P，隐除2⁶P、2⁵P、2⁴P，同步控制大头并行比较式结构主电阻链隐除2⁶R、2⁵R、2⁴R，这一步，如果是用大头并行比较式结构做的话，需要比较三次；Uin-2⁹R+2⁸R+2³R＝6.5RI，大头并行比较式结构一次比较就可以得知主电阻链应该接入2²R和2¹R，同步控制小头并行比较式结构主电阻链接入2²P和2¹P，隐除2⁰P，这一步，如果是用小头并行比较式结构做的话，需要比较两次；所以并联并行比较式结构转换速度要快一倍以上。

实施例6.将主电阻链独立出来，AA至BB之间的电阻值可以通过数字信号控制各电阻的接入或隐除状态，由2⁰R、2¹R、2²R、……、2^n-1R互相组合构成R～(2ⁿR-R)当中系数为整数的任意电阻值，成为n位数字式可调电阻。

附图说明

图1——对偶电阻链n位数模转换器

图2——对偶电阻链单比较式n位模数转换器

图3——对偶电阻链10位数模转换器

图4——对偶电阻链单比较式10位模数转换器

图5——对偶电阻链大头并行比较式n位模数转换器

图6——对偶电阻链大头并行比较式10位模数转换器

图7——对偶电阻链小头并行比较式n位模数转换器

图8——对偶电阻链小头并行比较式10位模数转换器

图9——n位数字可调电阻

图10——n位对冲器

图11——n位互补对冲器

附图中标号统一说明：V⊙——电源负端或接地端；V⊙’——V⊙增加了对冲器压降的准电源负端或接地端；

——电源正端；n——整数；(R、R’、P和P’)——都为一个基本单位的电阻值；j——为0～(n-1)的整数；(2⁰R、2¹R、2²R、2³R、……2^n-1R)——起两个作用，一个是甲电阻链中电阻的标识符，另一个是其电阻值的大小，例如2²R＝2²*R＝4*R；同理，(2⁰R’、2¹R’、2²R’、2³R’、……2^n-1R’)——起两个作用，一个是乙电阻链中电阻的标识符，另一个是其电阻值的大小；(2⁰P、2¹P、2²P、2³P、……2^n-1P)——起两个作用，一个是丙电阻链中电阻的标识符，另一个是其电阻值的大小；(2⁰P’、2¹P’、2²P’、2³P’、……2^n-1P’)——起两个作用，一个是丁电阻链中电阻的标识符，另一个是其电阻值的大小；(2^jR、2^jR’、2^jP、2^jP’)——都起两个作用，一个是电阻的标识符，另一个是电阻值的大小；(S₀、S₁、S₂、……S_n-1)——分别对应为甲电阻链2⁰R、2¹R、2²R、……2^n-1R并联的短路开关；(S’₀、S’₁、S’₂、……S’_n-1)——分别对应为乙电阻链2⁰R’、2¹R’、2²R’、……2^n-1R’并联的短路开关；(K₀、K₁、K₂、……K_n-1)——分别对应为丙电阻链2⁰P、2¹P、2²P、……2^n-1P并联的短路开关；(K’₀、K’₁、K’₂、……K’_n-1)——分别对应为丁电阻链2⁰P’、2¹P’、2²P’、……2^n-1P’并联的短路开关；(V_R0、V_R1、V_R2、V_R3、……、V_Rn-1)——分别对应为电阻2⁰R、2¹R、2²R、2³R、……2^n-1R正电位端的电位；(V’_P0、V’_P1、V’_P2、V’_P3、……、V’_Pn-1)——分别对应为电阻2⁰P’、2¹P’、2²P’、2³P’、……2^n-1P’负电位端的电位；Uin——待转换成数字信号的模拟电压信号；Uout——主副电阻链的连接点电位，(Uout-V⊙)＝主电阻链的电压降，当设备处于DAC工作状态时，Uout为模拟信号的输出电位；(A₀、A₁、A₂、A₃、……、A_n-1)——分别为对应将V_R0、V_R1、V_R2、V_R3、……、V_Rn-1与Uin比较大小的比较器；(B₀、B₁、B₂、B₃、……、B_n-1)——分别为对应将V’_P0、V’_P1、V’_P2、V’_P3、……、V’_Pn-1与Uin比较大小的比较器；(U_a0、U_a1、U_a2、U_a3、……、U_an-1)——分别对应为A₀、A₁、A₂、A₃、……、A_n-1的输出电位，高电位命名为“1”，低电位命名为“0”；U_b0、U_b1、U_b2、U_b3、……、U_bn-1——分别对应为B₀、B₁、B₂、B₃、……、B_n-1的输出电位，高电位命名为“1”，低电位命名为“0”；DCQ——n位对冲器；DCQ’——n位互补对冲器；DCQ1——10位对冲器；DLKG——多路模拟开关；(r₀、r₁、r₂、r₃、…、r_t、…、r_n-1、r_n、)——对冲电阻，(r’₀、(r’₁、r’₂、r’₃、…、r’_t、…、r’_n-1、r’_n、)——互补对冲电阻，图2中A_a——将Uout与Uin比较大小的比较器；U_Aa——对应为A_a的输出电位。

Claims (10)

1.一种对偶电阻链式数模转换器和模数转换器，其特征是：都有一对对偶电阻链，由一对对称的主、副电阻链串联组成，主电阻链为低电位区电阻链，主电阻链一端接于电源低端V⊙，或通过对冲器DCQ后接于电源低端V⊙，另一端与副电阻链连接；副电阻链为高电位区电阻链，副电阻链一端接于电源正端

另一端与主电阻链连接，其主、副电阻链的连接处为DAC的模拟电位Uout输出点，对于n位(n为0～40的整数)转换器而言，主、副电阻链都是由n个分压电阻组成，分压电阻阻值分别为基本单位电阻值R或R’的2⁰、2¹、2²、2³、……2^n-1倍，主电阻链电阻2^jR阻值与副电阻链电阻2^jR’阻值两两对应相等，为对偶电阻，j为0～(n-1)的整数，每个电阻都并联一个双向开关作为短路开关，2^jR并联一个短路开关S_j，2^jR’并联一个短路开关S’_j，当短路开关将所并联的电阻两端短路时，使该电阻在电阻链中不起作用，称之为隐除，当它开路时，它所并联的电阻才可以在电阻链中发挥作用，相当于将该电阻连接到电阻链中，称之为接入，每个电阻都可以被它所并联的短路开关在电阻链中隐除或接入，两个对偶电阻当中必须是有且只有一个接入电阻链中，另一个必定被隐除，所以主副两电阻链的接入电阻之和必等于一个完整的主电阻链的电阻，电流、电阻、电压三者关系为

都是固定值，所以每个接入电阻电压降是固定的，主副两电阻链上各个接入电阻的权值为2⁰R、2¹R、2²R、……、2^n-1R，对应于其电阻上产生电压降权值为2⁰RI、2¹RI、2²RI、……、2^n-1RI，称权电压电阻，构成了提供给比较器的电位参考点，2⁰RI、2¹RI、2²RI、……、2^n-1RI互相组合可以构成RI～(2ⁿR-R)I当中系数为整数的任意电位值。

2.根据权利要求1所述的对偶电阻链式数模转换器和模数转换器，其特征是：当工作在DAC状态时，就关闭比较器的功能，Uout值等于主电阻链的接入电阻上电压降值，所以可以通过数字信号控制主电阻链中电阻的接入和隐除组合，而使得Uout可以为RI～(2ⁿR-R)I当中系数为整数的任意电位值。

3.根据权利要求1所述的对偶电阻链式数模转换器和模数转换器，其特征是：当工作在ADC状态时，电阻链中每两电阻间的连接点都可以成为电位参考点，对偶电阻链式模数转换器在对偶电阻链式数模转换器特征的基础上增加了比较器和控制器，通过比较器来判别主电阻链上电位是否大于信号Uin电位，若是，则通过控制器减小主电阻链上的电阻值来减小Uout电位，若否，则通过控制器增加主电阻链上的电阻值来增加Uout电位，这样的调整会使得主电阻链上电位与信号Uin电位越来越接近，调整幅度会越来越小，当调整的电阻值为电阻链中最小可调值时，就认为主电阻链上电位等于信号Uin电位，这时，主电阻链上各个电阻的接入和隐除状态就是信号Uin电位的数字量。

4.根据权利要求1所述的对偶电阻链式数模转换器和模数转换器，其并行比较式结构模数转换器的特征是：由一对对称的主、副电阻链串联组成总电阻链，全文主电阻链为低电位区电阻链，在大头并行比较式结构中，主电阻链又命名为甲电阻链，在小头并行比较式结构中，主电阻链又命名为丙电阻链，主电阻链一端接于电源低端V⊙，或通过对冲器DCQ后接于电源低端V⊙，另一端与副电阻链连接；副电阻链为高电位区电阻链，在大头并行比较式结构中，副电阻链又命名为乙电阻链，在小头并行比较式结构中，副电阻链又命名为丁电阻链，副电阻链一端接于电源正端

另一端与主电阻链连接，其主、副电阻链的连接处Uout为DAC的模拟电位输出点，同时又是其模拟电位输出值，对于n位(n为0～40的整数)转换器而言，主、副电阻链都是由n个分压电阻组成，图1～图6中，甲电阻链中各分压电阻分别为：2⁰R、2¹R、2²R、2³R、……2^n-1R，与之对应相等的乙电阻链中各分压电阻分别为：2⁰R’、2¹R’、2²R’、2³R’、……2^n-1R’；甲电阻链2⁰R、2¹R、2²R、……2^n-1R并联的短路开关分别对应为S₀、S₁、S₂、……S_n-1，乙电阻链2⁰R’、2¹R’、2²R’、……2^n-1R’并联的短路开关分别对应为S’₀、S’₁、S’₂、……S’_n-1，图7和图8中，丙电阻链中各分压电阻分别为：2⁰P、2¹P、2²P、2³P、……2^n-1P，与之对应相等的丁电阻链中各分压电阻分别为：2⁰P’、2¹P’、2²P’、2³P’、……2^n-1P’，丙电阻链2⁰P、2¹P、2²P、……2^n-1P并联的短路开关分别对应为K₀、K₁、K₂、……K_n-1，丁电阻链2⁰P’、2¹P’、2²P’、……2^n-1P’并联的短路开关分别对应为K’₀、K’₁、K’₂、……K’_n-1；令R＝R’、P＝P’，R、R’、P和P’都是自定的一个基本单位的电阻值。

5.根据权利要求1所述的对偶电阻链式数模转换器和模数转换器，其对偶电阻链大头并行比较式n位模数转换器(图5)的特征是：在主电阻链上每个电阻2^jR配一个比较器A_j，A_j的输出值为U_aj，副电阻链不配比较器，规定该结构的主电阻链各电阻的正端与它对应配的比较器反相端连接，其主电阻链命名为甲电阻链，从电源低端到Uout端，甲电阻链电阻值依次为2^n-1R～2⁰R，各电阻的正端电位依次为V_Rn-1～V_R0，首先令甲电阻链中电阻全部为接入态，用一组比较器A_n-1～A₀对Uin与V_Rn-1～V_R0作并行比较，当Uin由小变大时，比较器A_n-1～A₀依次变为1，当A_j＝1且A_j-1＝0时，可以知道一定有A_n-1～A_j的输出值U_an-1～U_aj＝1且A_j-1～A₀的输出值U_aj-1～U_a0＝0，A_j刚好是1变为0之前的点，称为并行比较反相点，以下简称反相点，这时，表示V_Rj＜Uin＜V_Rj-1，即(2^n-1R+…+2^jR)I＜Uin＜(2^n-1R+…+2^jR+2^j-1R)I，控制器在主电阻链中接入2^n-1R+…+2^jR而隐除2^j-1R，然后再对Uin进行第二次比较，由于隐除了2^j-1R，反相点只会产生于A₀～A_j-2之间，当A_f为反相点时，其中f只可能为0～(j-2)的整数，表示V_Rf＜Uin＜V_Rf-1，即(2^n-1R+…+2^jR+2^j-2R+…+2^fR)I＜Uin＜(2^n-1R+…+2^jR+2^j-2R+…+2^fR+2^f-1R)I，控制器在主电阻链中再接入2^j-2R+…+2^fR而隐除2^f-1R，以此类推，再对Uin进行第三次、四次比较，一直到2⁰R完成接入或隐除，2^n-1R～2⁰R的接入或隐除状态就是对Uin的模数转换值，即，当2^jR为接入时，对应的数字信号为D_j＝1；当2^jR为隐除时，对应的数字信号为D_j＝0。

6.根据权利要求1所述的对偶电阻链式数模转换器和模数转换器，其对偶电阻链小头并行比较式n位模数转换器(图7)的特征是：其副电阻链上每个电阻2^jP配一个比较器B_j，B_j的输出值为U_bj，规定该结构的副电阻链中各电阻的负端与它所配的比较器反相端连接，命名其副电阻链为丁电阻链，从Uout端到电源正端，其电阻值依次为2⁰P’、2¹P’、2²P’、2³P’、……2^n-1P’，有从小到大的顺序要求，各电阻的负端电位依次为V’_P0、V’_P1、V’_P2、V’_P3、……、V’_Pn-1；在该结构中，又命名主电阻链为丙电阻链。丙电阻链2⁰P、2¹P、2²P、……2^n-1P并联的短路开关分别对应为K₀、K₁、K₂、……K_n-1，丁电阻链2⁰P’、2¹P’、2²P’、……2^n-1P’并联的短路开关分别对应为K’₀、K’₁、K’₂、……K’_n-1，

首先令丙电阻链中电阻全部为隐除态，忽略开关电阻压降，有Uout＝V⊙，用一组比较器B₀、B₁、B₂、B₃、……、B_n-1依次对Uin与V’_P0、V’_P1、V’_P2、V’_P3、……、V’_Pn-1的大小作并行比较，当Uin逐渐变大时，B₀～B_j会依次从0变为1，当B_j为反相点时，表示V’_Pj＜Uin＜V’_Pj+1，由图8电路可知，V’_Pj＝(2⁰P’+…+2^j-1P’)I，V’_Pj+1＝(2⁰P’+…+2^j-1P’+2^jP)I；因为(2⁰P’+…+2^j-1P’+P’)＝2^jP’，所以控制器在主电阻链中接入2^jP而隐除2^j+1P～2^n-1P，这时，Uout＝2^jPI＝(2⁰P’+…+2^j-1P’+P’)I；然后再对Uin进行第二次比较，当B₀为反相点时，可知(2⁰P’+…+2^j-1P’)I＜Uin＜(2^jP)I＝(2⁰P’+…+2^j-1P’+P’)I，转换完成；当B_g为反相点时，表示V’_Pg＜Uin＜V’_Pg+1，其中，V’_Pg＝(2⁰P’+…+2^g-1P’)I+Uout＝(2⁰P’+…+2^g-1P’)I+2^jPI，V’_Pgj+1＝(2⁰P’+…+2^g-1P’+2^gP’)I+Uout＝(2⁰P’+…+2^g-1P’+2^gP’)I+2^jPI，因为从前一次比较已知V’_Pj＜Uin＜V’_Pj+1，即(2^jP’)I＜Uin＜(2⁰P’+…+2^j-1P’+2^jP)I，即0＜(Uin-(2^jP’)I)＜(2⁰P’+…+2^j-1P’)I，所以g只能是为0～(j-1)的整数，控制器在主电阻链中再接入2^gP，隐除2^g+1P～2^j-1P；以此类推，再对Uin进行第三次、四次比较，一直到U_b0＝0，2⁰P完成接入或隐除，2^n-1P～2⁰P的接入或隐除状态就是对Uin的模数转换值。

7.根据权利要求1所述的对偶电阻链式数模转换器和模数转换器，其减小开关误差的对冲器结构(图9)的特征是：由多路模拟开关DLKG和对冲电阻(r₀、r₁、r₂、r₃、…、r_t、…、r_n-1、r_n)组成电阻对冲器DCQ，以及由多路模拟开关DLKG和互补对冲电阻(r’₀、r’₁、r’₂、r’₃、…、r’_t、…、r’_n-1、r’_n)组成电阻互补对冲器DCQ’，令

(*为乘号，t为0～n的整数)以及即

......、

以及

......、

对冲器DCQ接在主电阻链负端，互补对冲器DCQ’接在副电阻链正端，控制器根据主电阻链中短路开关为接通状态的个数t来控制多路开关，接通DCQ(r₀～r_n)中与

互补的对冲电阻

使得主电阻链中的附加电阻与对冲电阻之和等于常数

即，

所以附加电阻与对冲电阻之和以及短路开关压降U_K产生的总附加压降U_F为恒定值，即

消除了附加电阻引起Uout的干扰波动效应，从而可以将短路开关视为理性化的电阻为零的开关，与理性化开关有一点不同的是，要将模拟电压平移U_F，当设备为DAC状态时，令Uo＝Uout-U_F，Uo即为平移后正确输出的模拟电压值；当设备为ADC状态时，作如下推理：

对于大头并行比较式结构而言(图5、图6)，反相点至Uout之间的电阻都是接入状态，其短路开关为断开，只有反相点至V⊙之间的短路开关可能导通，所以，附加电阻都处于反相点至V⊙之间，即，反相点的参考点电位总是比理想状态(即短路开关导通为零)下的参考电位固定高出一个电位U_F，那么，令Uin’＝Uin+U_F后再对Uin’进行模数转换，得到的数字量即为真实的输出值；

对于小头并行比较式结构而言(图7、图8)，总是令反相点B_h对应的电阻2^hP’的对偶电阻2^hP接入主电阻链，同时，总是令反相点B_h至Uout之间的电阻处于接入状态，提供参考点电位序列为：(2⁰P’I+Uout)、(2¹P’I+Uout)、(2²P’I+Uout)、…、(2^h-1P’I+Uout)，从前面已经知道，主电阻链中的附加电阻与对冲电阻之和为固定值，使Uout固定升高电位U_F，那么，同大头并行比较式结构一样，令Uin’＝Uin+U_F后再对Uin’进行模数转换，得到的数字量即为真实的输出值；

与对冲器同理，副电阻链正电源端接一个n位互补对冲器DCQ’，可以使副电阻链中的附加电阻与互补对冲电阻之和为固定值，控制器根据副电阻链中短路开关为接通状态的个数n-t来控制多路开关，接通(r’₀～r’_n)中与

互补的

使得副电阻链中的附加电阻与互补对冲电阻之和等于常数

8.根据权利要求1所述的对偶电阻链式数模转换器和模数转换器，其特征是：可以采用并联并行比较式结构，因为小头并行比较式结构处理隐除电阻速度快而大头并行比较式结构处理接入电阻速度快，将一个大头并行比较式结构和小头并行比较式结构并联，控制器将根据处理速度稍快的那个转换器的比较结果，同时决定大、小头并行比较式结构两个模数转换器的主电阻链电阻的接入和隐除，使模数转换加快速度。

9.根据权利要求1所述的对偶电阻链式数模转换器和模数转换器，其特征是：将主电阻链独立出来，AA至BB之间的电阻值可以通过数字信号控制各电阻的接入或隐除状态，由2⁰R、2¹R、2²R、……、2^n-1R互相组合构成R～(2ⁿR-R)当中系数为整数的任意电阻值，成为n位数字式可调电阻。

10.根据权利要求1和权利要求7所述的对冲器，其特征是：当附加电阻的最大值远小于主副电阻链之和时，互补对冲器可以省去，并且，为了节省对冲电阻，可以由多路模拟开关DLKG和间隔式对冲电阻组成对冲器，当n为奇数时，对冲电阻为(r₁、r₃、r₅、…、r_n)；当n为偶数时，对冲电阻为(r₁、r₃、r₅、…、r_n-1)；可以将Uout的干扰波动限制在rI以内；也可以在主副电阻链上使用一对间隔式对冲器/互补对冲器。

Images