CN103138757A - 基于对偶权电阻链的adc和dac - Google Patents

Abstract

一种基于对偶权电阻链的DAC和ADC，由于对偶权电阻在电阻链中总是有一个被隐除而另一个被接入，可知对偶链的总电阻值R_z是固定值，使得电阻链的电流

是固定值，所以，主链总电压V_y与主链总电阻R_y成正比，对DAC而言，数字信号直接转换成了电压值，不需要经过权电流进行中间转换，其电流仅需目前的DAC所需电流最大值的1/2^N；对高中速ADC而言，器件量大幅减小，能耗降低。

Description

基于对偶权电阻链的ADC和DAC

技术领域：本发明是模数转换器和数模转转器范畴(以下，本文将模数转换器简称为ADC，数模转转器简称为DAC)，属于数字通信、数码器件类、电子产品类。 

背景技术：ADC和DAC应用于数字通信、雷达、数码产品等，现已有多种ADC和DAC，但都存在很多不足。 

关于DAC有不少的方法，如：R-2R、权电阻、恒流源等方法，然而其基本原理就只一个：令基本单位电流为I₀，将数字信号变成不同的权电流(2⁰I₀，2¹I₀，2²I₀，2³I₀，…)，然后再叠加并经过运算放大器转换成模拟电压信号。这种原理有两大缺点：①、所需电流很大，以10位DAC为例，那么最大总电流为I₀＊2¹⁰＝1024＊I₀，对3G手机等移动通信工具而言，耗电大得让人受不了；②、使电流达到很高的精度困难很大、结构复杂。 

可否直接将数字信号转换成模拟电压信号，而不要转换成权电流这个中间环节呢？迄今还没有看到过这样的“直接转换法”，本文提出的对偶权电阻链式DAC(以下简称”对偶式DAC”)是一种“直接转换法”。通过权电阻链的分压关系，直接将数字信号转换成模拟电压信号，而不要转换成权电流的中间环节，所以，电流仅需当前DAC的电流的1/2^N；同时转换精度是取决于电阻的精度，而提高电阻的精度比提高权电流精度容易得多。 

主流ADC工作原理有三大类：并行式ADC(高速)、逐次逼近式ADC(中速)、双积分式ADC(低速)，还有一些在此基础上结构的变化，如两步式、流水式、折叠式、内插式等，都存在着转换速度与器件量、能耗之间的矛盾。 

本发明的目的是解决ADC和DAC的器件量、能耗与转换速度之间的矛盾。 

名词定义：器件量——组成ADC和DAC电子器件数量。ADC和DAC由很多的电子器件组成，目前常用“芯片面积大小”来描述器件的多少，这不合理，因为同一个电路，用100nm的技术和35nm的技术制造，其芯片面积不一样大，而器件量相同；拍——时钟CP的一个脉冲称为—个“时钟周期”，本文简称为“一拍”；一个采样转换周期(多拍)称为一大拍；采样保持器简称采保器，采样保持以下简称采保，一个采保周期分为采样瞬间和保持期； 

发明申请内容：本发明是一种基于对偶权电阻链的DAC和ADC，其特征是：包含对偶权电阻链；对电路的工作原理解释以及专有名词和专用符号定义如下： 

●位数都是指二进制位数，对于多级转换而言，n_α、n_β、n_γ、n_δ分别为第α、β、γ、δ级的位数，N为对偶链式ADC或对偶链式DAC总位数； 

●全文的j通配从N-1至0的任意整数二进制位，D_j为第j位的值，如1_j表示第j位等于1； 

●寄生电阻r——理想数字开关S_j的导通电阻r＝0，实际上r是有数十欧的，是一个难以回避的电阻，命名为寄生电阻r；V_r表示由r产生的压降，主副电阻链各有N个r，主链总寄生电压符号为V_Nr，表示由N个r产生的压降，即V_Nr＝V_N*r＝N*V_r；都称为寄生电压； 

●净权电阻——电阻阻值简称电阻，电阻链中基准电阻为 

副电阻链中基准电阻为 

令 

表示主电阻链中第j位的净权电阻； 

表示副电阻链中第j位的净权电阻； 为第0位即最小权净电阻； 

●V_M、 

Δ——V_M为ADC满量程电压，Δ为均匀量化单位，也是最小电压砝码单位，对偶链的电压采用均匀量化方式，一个N位对偶链，有2^N-1个均匀量化单位Δ，Δ＝V_M/(2^N-1)；对偶链中电流为固定值I， 

为最小净权电压， 

●权电阻—为了消除寄生电阻r引起的转换误差，令 且 即，权电阻2^jR或²jR’是在净权电阻基础上附加了寄生电阻r，2^jR简称主权电阻，2^jR’简称副权电阻，合称权电阻；每个权电阻都并联一个数字开关，说到某个权电阻时就默认也包括了它所并联的数字开关，不再另加说明； 

●全文的j充当两个角色，对于权电阻2^jR或净权电阻 而言，将j称为权幂；对于数字信号D_j或数字开关S_j而言j称为二进制位；作为二进制位的j与权幂的j是同一个j，即，数字信号D_j控制对应的数字开关S_j从而控制对应权幂的权电阻2^jR； 

与2^jR’同理； 

●接入电阻、隐除电阻和试接电阻——当数字开关S_j或 

为闭合状态时其电阻等于寄生电阻r，将它所并联的权电阻2^jR或2^jR’两端短路，使该权电阻在电阻链中相当于消失，称之为隐除，该权电阻称隐除电阻，因为权电阻远大于r，所以隐除电阻两端的阻值视同于r；当数字开关S_j或 

为开路状态时，它所并联的权电阻2^jR或2^jR’阻值就在电阻链中得到体现，称之为接入，其权电阻称接入电阻，其两端的阻值等于所并联的权电阻2^jR或2^jR’阻值；令接入主权电阻的专用符号为II^jR，而令∑II^jR表示为主电阻链中的接入权电阻之和；同样，令接入副权电阻的专用符号为II^jR’，而令∑II^jR’表示为副电阻链中的接入权电阻之和；例如，有一个8位的数字信号D₇\D₆\D₅\D₄\D₃\D₂\D₁\D₀＝10011000，得知其D₇、D₄、D₃位等于1，就是将j＝7、4、3的三个主权电阻2⁷R、2⁴R、2³R设置为接入电阻，分别用II⁷R、II⁴R、II³R描述，得到∑II^jR＝II⁷R+II⁴R+II³R，另外5个主权电阻2⁶R、2⁵R、2²R、2¹R、2⁰R设置成隐除电阻；在ADC中，需要将某个主权电阻尝试性的接入，根据比较结果再确定该电阻是需要接入还是隐除，那么该电阻称为试接电阻； 

●对偶权电阻——主电阻链2⁰R～2^N-1R和副电阻链2⁰R’～2^N-1R’中，权幂j相等的主、副电 阻称为对偶权电阻，阻值相等，即，2^jR＝2^jR’，2^jR与2^jR’为对偶权电阻； 

●对偶开关——每个权电阻并联一个由数字信号控制的数字开关；2^jR并联数字开关S_j，被数字信号D_j控制；2^jR’并联数字开关 

被数字信号 

控制；S_j和 

为互反的对偶开关，即S_j和 

中总是有一个导通而另一个截止，所以对偶电阻总是一个接入一个隐除； 

●数字信号D_j＝1时控制数字开关S_j＝1，表示开关开路；数字信号D_j＝0时控制S_j＝0，表示开关短路； 

与 

同理；本文采用正逻辑，即高电位＝1，低电位＝0； 

●主链——权电阻2⁰R、2¹R、…、2^N-1R的串联称为主视在电阻链，其中每个隐除电阻都等于r，而电阻链有效电阻为接入电阻和寄生电阻，主视在电阻链中的有效电阻链称为主权电阻链，简称主链；同样，副链——权电阻2⁰R’、2¹R’、…、2^N-1R’的串联称为副视在电阻链，副视在电阻链中的有效电阻链称为副权电阻链，简称副链； 

●R_y——主链总电阻， 

式中m为主电阻链中隐除电阻个数；同样，R’_y——副链总电阻， 

式中m’为副电阻链中隐除电阻个数； 

●R_y0和R’_y0——主链有效净权电阻值R_y0简称主链净权电阻， 

同样，副链净权电阻 

●V_y——主链总电压， 

●V_y0——主链净权电压 

●对偶权电阻链——主链与副链的串联称为对偶电阻链，主链中的权电阻2^jR与副链中对应的权电阻2^jR’为对偶电阻；对偶权电阻链以下简称对偶链；对偶链式ADC简称DOADC；对偶链式DAC简称DODAC；两者合并简称对偶链式转换器，简称DOC。 

●对偶电阻链总电阻R_Z——由于一付对偶电阻总是一个接入另一个隐除，所以接入电阻总值为2⁰R+2¹R+…+2^N-1R，隐除电阻总值为N*r，所以R_Z为定值RZ＝2⁰R+2¹R+…+2^N-1R+N*r，对偶电阻链电流I为定值 $I=V_{\⊕}/R_Z=V_{\⊕}/(2^{0}R+2^{1}R+\·\·\·+2^{N-1}R+N*r);$

●电源正极 

又称为对偶链的顶端；电源地 

又称为对偶链的底端；对于任意一个节点，在它与地之间的电阻或电压称为它的下部电阻或电压，在它与电源正极之间的电阻或电压称为它的上部电阻或电压； 

●具体电路是不胜枚举的，本发明中的电路实现过程只是举例； 

●下标不改变符号的性质，如CB是采保器，CB_w仍然是采保器，下标w只是注脚； 

对偶权电阻链由主链R_y和副链R’_y串联而成，主权电阻2^jR与副权电阻2^jR’为对偶权电 阻，每个权电阻并联一个由数字信号控制的数字开关；2^jR并联由数字信号D_j控制的数字开关S_j，2^jR’并联由数字信号 

控制的数字开关 

S_j和 

为互反的对偶开关，由于对偶权电阻2^jR和2^jR’在电阻链中总是有一个被隐除而另一个被接入，可知对偶链的总电阻值R_z是固定值R_z＝2⁰R+2¹R+……+2^N-2R+2^N-1R+N*r，使得电阻链的电流 

是固定值，所以，主链总电压V_y与主链总电阻R_y成正比，即， 

再用一个加法电路，得到主链净权电压 

引入净权电阻 

的意义：已知V_y＝(∑II^jR+m*r)*I，式中m为主电阻链隐除电阻个数，这是一个随机数，会导致电路设计复杂化，所以要引入净权电阻 

的概念，令 

且 

即，因为权电阻2^jR在净权电阻 

的基础上附加了大小为r的寄生电阻，所以，当权电阻2^jR在接入或隐除时，其寄生电阻值r保持不变，而变化值刚好等于净权电阻 

值；主链中的寄生电阻总值恒等于N*r(标记为Nr)，得到主电阻链的权电压为 

因为N*r*I为常数，减去N*r*I的电路容易实现，得到主链净权电压 

例如，有一个8位的数字信号D₇\D₆\D₅\D₄\D₃\D₂\D₁\D₀＝10011000，得知其D₇、D₄、D₃位等于1，控制其S₇、S₄、S₃开路，其它开关短路，将j＝7、4、3的三个主权电阻2⁷R、2⁴R、2³R设置为接入电阻，分别用II⁷R、II⁴R、II³R描述，得到接入电阻总阻值为 

另外5个主权电阻2⁶R、2⁵R、2²R、2¹R、2⁰R设置成隐除电阻，5个隐除电阻总阻值为5*r，主链总电阻 

通过减法器减掉8*r，得到 

至此，实现了数字信号到对应的主链净权电压的转换，即实现数模转换； 

实施例与附图说明，为了审阅更加方便，有意将实施例与附图的编号对应，给出一个附图说明就接着给实施例，将两者结合起来描述，前面已经解释过的符号通常不再解释。约定：被测电压用u、U表示，交流用小写如u_i、u_g、u_w等，直流用大写U_y、U_y0、U_w等；已知电压、权电压(又称电压砝码)用V表示，如V_y、V_y0等，称砝码电压。 

图1.1——N位对偶权电阻链式数模转换器原理图 

2⁰R～2^N-1R为主权电阻，S₀～S_N-1为与对应主权电阻并联的数字开关，共同构成主链；2⁰wR’～2^N-1R’为副权电阻， 

为与副权电阻对应的数字开关，共同构成副链；V_y为主链的总电位；∑为加法器；V’_Nr称镜像电压，V’_Nr等于主链寄生电阻之和V_Nr；V_y0为主链净权电压； 

为电源正极； 

为电源负极或地。 

图1.2——N位对偶权电阻链式数模转换器的符号图 

R_y是图1.1中的主链的简约符号；R’_y是图1.1中的副链的简约符号； 

图1.3——电压跟随器符号图 

A_j是一个集成运放，该图是传统的电压跟随器原理图，用于提高输入电阻，其输入电压U_j与输出电压U’_j相等；本文所有的模拟信号输入端都采用电压跟随器，不再特别说明。 

实施例1.1——N位对偶权电阻链式数模转换器，简称DODAC；(图1.1～图1.3) 

该转换器由主链2⁰R～2^N-1R和副链2⁰R’～2^N-1R’串联而形成对偶权电阻链，串联的顺序为：地→主链→副链→ 

因为电流I固定，所以只要数字信号确定所有主权电阻的接入和隐除状态后，就得到了主链总电压 

通过加法器∑减掉V’_Nr，(V’_Nr＝V_Nr)，就得到总净权电压V_y0，即 完成数模转换；数字信号直接转换成了电压值，不需要经过权电流进行中间转换； 

该转换器的工作电流是固定值 $I=V_{\⊕}/(2^{0}R+2^{1}R+\·\·\·\·\·\·+2^{N-2}R+2^{N-1}R+N*r),$ 如果令I等于目前DAC的最小电流，作为比较，目前的DAC所需电流最大值为I的2^N倍。 

图2.1——逐次比较型N位对偶权电阻链式模数转换器，简称DODAC2⁰R～2^N-1R为主权电阻，S₀～S_N-1为与对应主权电阻并联的数字开关，共同构成主链；2⁰R’～2^N-1R’为副权电阻， 

为与副权电阻对应的数字开关，共同构成副链；V_y为主链总电位；u_i为输入的被测交流信号；虚线框QZDL为前置电路，QZDL包括【采保器CB，u_g为采保输出信号(CB对u_i采保后的信号，有正负极性)；正负判别器ZFP_X，U_g为对u_g进行判别后的输出信号(只有正极性)；极性寄存器D_X；对数压缩律模块LOG；U_y1为前置输出电压；Y_X为采样执行信号】；CB_α为虚拟采保器；U_y0为被测净信号；∑_y为加法器；V’_Nr为抵消寄生电压；U_y为被测电压；Ba为比较器；h为比较值；(D触发器)DH为比较值寄存器，DH中的D为输入端及Q_h为输出端；h’为h的暂存值；以下所有触发器的三角符号处为触发端，cp为触发信号；触发器的信号输入端都用D表示；虚线框XHYW为循环移位寄存器，XHYW包括【N+1个D型触发器，为了避免与输入端D发生混淆，将D型触发器改名为DY触发器：DY_N-1～DY₀及DY_X共同构成一个循环移位寄存器，Y_x和 

分别为触发器DY_x的真值和非值输出端，同样，Y_j和 

分别为触发器DY_j的真值和非值输出端，Y_j充当DG_j的触发信号， 

负跳变充当DG_j-1的置1信号】；cp为时钟脉冲；虚线框KGJC为开关寄存器，KGJC包括【N个G型触发器：DG_N-1～DG₀，D_j为触发器DG_j的真值输出端，是S_j的控制信号； 

为D_j为的非，是 

的控制信号；S_g为负跳变置1端，R_g为负跳变置0端】； 虚线框KGKZ为开关控制器，KGKZ包括上述的【XHYW、KGJC和DH三部分】； 

实施例2.1——逐次比较型N位对偶权电阻链式模数转换器，简称基本型DOADC基本型DOADC工作原理分为多个模块的工作原理介绍 

对偶链工作原理：与实施例1.1相同之处是：数字信号控制对偶开关，可以得到主链总电压 

不同之处是：实施例1.1中的数字信号是已知的，而本实施例中的数字信号的求得是依靠后面所述的逻辑电路；比较器Ba就是一个电子天平，被测电压U_y接至Ba的同相端，在保持期U_y是稳定的，U_y＝U_y0+V’_Nr，V’_Nr是为了抵消寄生电阻V_Nr的影响，反相端V_y是电压砝码，是处于与U_y比较和调整过程中的量，V_y＝V_y0+V_Nr，U_y与V_y通过比较器Ba比较，得到比较值h，当U_y＞V_y时h＝1，需要增加电压砝码，当U_y＜V_y时h＝0，需要减小电压砝码；要注意V_y是一个动态值，是一组砝码，像用天平称苹果(电压)一样，拿砝码一个一个的试，确定试加砝码是需要留下还是拿走，所以V_y是量子化变化的，一直称到最小量子砝码Δ被确定去留，无法再往下称，最终确定的V_y0被视为苹果(电压)的重量U_y0，全文V_y＝U_y只是在测试精度内的概念，即|V_y-U_y|＜Δ；用电子天平Ba称被测电压U_y值，通过开关控制器，一个一个的试电压砝码，随着cp脉冲，将主权电阻2^jR按2^N-1R～2⁰R的顺序一个一个的充当试接电阻，当2^jR充当试接电阻时，若h＝1，说明该电砝码加上后总电压没有超过U_y，则通过开关控制器令数字寄存器信号D_j＝1，D_j＝1将2^jR确定为接入电阻；若h＝0，说明该电砝码加上后总电压超过U_y，则通过开关控制器令数字寄存器信号D_j＝0，D_j＝0将2^jR确定为隐除电阻；当2^N-1R～2⁰R全部被确定后，U_y被转换成数字信号D_N-1\…\D₁\D₀，从而实现了AD转换；作为对偶链的外围电路，其结构是不胜枚举的，以下仅举一例； 

前置电路QZDL的工作原理：当采样执行信号Y_X＝1的上升沿到来时，令采保器CB对输入交流信号u_i(有正负极性)进行采保，得到一个在采样周期内保持固定的输入采保信号u_g；正负判别器ZFP_X(ZFP_X的结构和工作原理见实施例7)对u_g进行极性判别与处理，当u_g＞0时，令极性寄存器D_X＝0，ZFP_X的判别输出信号U_g＝u_g，当u_g＜0时，令D_X＝1，U_g＝-u_g，所以，U_g只有正极性U_g＝|u_g|；模拟对数压缩律模块LOG是可选项，当采用模拟式压扩技术时需要LOG模块(LOG模块有成熟技术，不赘述，本文说到对数律压缩时包括作为对数近似压缩律的A压缩律和μ压缩律)，这时U_y1等于U_g的对数压缩律，在等间隔AD转换后得到的是对数压缩律的数字信号；当不采用LOG模块时U_y1＝U_g，AD转换为线性的；U_y1为前置电路输出电压，该过程以下简述为：前置电路QZDL将u_i转换成前置输出信号U_y1；因为在后面的预判式ADC中，需要令U_y1经过一个采保器CB_w变成U_y0，为了编号统一起见，没有CB_w的就在U_y1与Uy₀之间加隔一个虚拟采保器CB_α，实际上CB_α就是一根导线，这时U_y1＝U_y0； 因U_y0与总净权电压V_y0成对比关系，所以称U_y0为净被测信号； 

∑_y和Ba的作用：U_y0通过加法器∑_y增加V’_Nr，就得到被测信号U_y＝U_y0+V’_Nr；比较器Ba就是一个电子天平，其同相端为U_y，是被测电压，反相端为V_y，是电压砝码，U_y与V_y比较，即U_y0+V’_Nr与V_y0+V_Nr比较，即U_y0与V_y0比较，抵消了寄生电阻的影响，得到比较值h输送给DH，DH为比较值h的寄存器，当cp负跳变时将DH的h值暂存为h’而相对更稳定，h’充当向KGJC提供的赋值信号；h’连接到DG₀～DG _N-1的D端，等待置数，当U_y＞V_y时有h’＝1，将试加电压砝码留下，当U_y＜V_y时有h’＝0，将试加电压砝码去掉； 

随后的分析会知道，每个cp脉冲只会触发DG₀～DG_N-1其中的一个，h’对其进行置数； 

循环移位寄存器XHYW跳变的工作原理：DY_N-1～DY₀及DY_X共同构成一个循环移位寄存器，令一个1在XHYW中循环跳变；根据已有技术可以得到这么一个循环：随着cp的一次次跳动，1的跳变顺序为Y_N-1＝1→Y_N-2＝1→……→Y₃＝1→Y₂＝1→Y₁＝1→Y₀＝1→Y_X＝1→Y_N-1＝1→Y_N-2＝1……这样一个循环移位，这是已有技术，不赘述； 

开关寄存器KGJC工作原理：KGJC采用DG触发器可以简化结构，DG触发器由D触发器演变而来，其工作原理在实施例2.2中说明，这里先介绍DG触发器的功能，D输入端与传统的D触发器D端相同，为数据输入端，当触发脉冲上升沿到来时，D的数据送到输出端D_j；h’连接到DG₀～DG_N-1的D端，等待置数，当cp脉冲使XHYW的Y_j发生正跳变时，只有DG_j被触发，所以h’只会对DG_j进行置数；DG触发器与D触发器不同之处在置数端，在D触发器中，S_d为低电平置1端，当S_d＝0，输出端D_j置1，R_d为低电平置0端，当R_d＝0，输出端D_j置0；而DG触发器与D触发器有所不同，S_g为负跳变置1端，当S_g端发生负跳变瞬间，使输出端D_j置1，如果不是在负跳变的瞬间，即便S_g＝0，也不会对输出值D_j产生影响，同理，R_g为负跳变置0端，当R_g端发生负跳变瞬间，输出端D_j置0； 

该系统完成一个采样-AD转换周期需要N+1个cp脉冲(0～N)，第0个脉冲完成对信号电压采样且预置对偶开关；第1至第N个脉冲为N位AD转换过程，具体逻辑过程如下： 

总会有这么一个时刻，刚好使XHYW中DY_X的D＝1；▲当第0个cp脉冲上升沿到来时，使Y_X发生正跳变而 

发生负跳变，因为 

接到了DG_N-1的S_g端，且接到了DG_N-2～DG₀的R_g端，所以使D_N-1＝1而D_N-2～D₀＝0，这组数字信号控制对偶链，仅接入一个试接电阻为2^N-1R，此时主链总电压 同时，Y_X正跳变是令CB采样的指令，从前面所述的前置电路QZDL和∑已知，得到被测直流信号U_y＝U_y0+V’_Nr；接下来的过程以下简称为h’的运算过程，即：通过比较器Ba比较U_y与V_y的大小，得到比较值h等于0或1，如果V_y＜U_y，则h＝1，如果V_y＞U_y，则h＝0；接下来cp负跳变，触发器DH为下降沿触发 的D触发器，所以将h送至DH的输出端h’暂存；将h’连接到DG₀～DG_N-1的D端，准备置数；该第0个脉冲称为“准备脉冲”，使ADC完成对当前采样信号进行AD转换的准备工作：接入试接电阻2^N-1R并使DY_N-1中的D＝1；接下来的第1个至第N个脉冲的转换过程为以下循环过程：(★为循环起始处) 

令j从N-1逐步变到0的N次循环过程：★①确定试加砝码去留：当第N-j个cp脉冲上升沿到来时，因为DY_j中的D＝1，所以DY_j中的Y_j正跳变而 

负跳变，Y_j正跳变充当DG_j的触发信号，将其D端的h’送入到输出端D_j，D_j＝h’使S_j＝h’，由此确定试接电阻2^jR是接入电阻还是隐除电阻；②如果h’＝1，则表示V_y＜U_y，即电压砝码还不够量，试加砝码2^jR需要保留在电子天平上成为接入电阻，而Y_j正跳变正好将h’＝1送入到DG_j的输出端D_j＝1，D_j＝1使S_j＝1，从而确定了2^jR为接入电阻；同理，如果h’＝0，则表示V_y＞U_y，需要确定2^jR为隐除电阻，而Y_j正跳变正好将h’＝0送入到DG_j的输出端D_j＝0，D_j＝0会使S_j＝0，从而确定了2^jR为隐除电阻；③除DG_j外的其它DG₀～DG_N-1的触发端无脉冲，所以输出端数据不变；④由于Y_j＝1送至DY_j-1的D端，所以为XHYW的跳变做好了准备；⑤添加下一个试加砝码：Y_j在DG_j-1的S_g端负跳变，使在DG_j-1的输出端D_j-1＝1，将2^j-1R作为试接电阻，得到新的V_y，再次执行h’的运算过程，将h’送到DG₀～DG _N-1的D端；赋值j：＝j-1，h’等待对下一位DG_j的置数；若j≥0则回到★处循环； 

补充一点，j＝0时，即第N个脉冲时有点特殊，DY₀的 

为悬空没用，Y₀＝1送至DY_X的D端，回到▲处，开始新周期的第0个脉冲，为下一个采样-AD转换周期做准备； 

经过如此N+1个脉冲后，完成了一个采样-AD转换周期，2^N-1R～2⁰R和D_N-1～D₀都全部被确定，U_y0被转换成数字信号D_N-1\……\D₁\D₀，从而实现了AD转换； 

图2.2——G型触发器工作原理图 

虚线框DG_j为G型触发器框图；D_j和 

分别为G型触发器DG_j的真值和非值输出端；DY_j为D型触发器；S_d为DY_j的低电平置1端；R_d为DY_j的低电平置0端；S_g为DG_j的负跳变置1端；R_g为DG_j的负跳变置0端；D为数据输入端；cp端(或三角形端)为触发端；C₁和C₂为跳变电容；R₁和R₂为跳变电阻；SR为高电位端； 

图2.3为G型触发器符号图 

各标号DG_j、D_j、 

D、cp、S_g、R_g在图2.2中解释过； 

实施例2.2——G型触发器工作原理 

G型触发器由D型触发器演变而来，DY_j为D型触发器；在D触发器中，S_d为低电平 置1端，当S_d＝0，输出端D_j无条件置1；R_d为低电平置0端，当R_d＝0，输出端D_j无条件置0；D为数据输入端，cp端(三角形端)为触发端，在满足条件S_d＝1且R_d＝1前提下，当触发脉冲到来时，D端的数据传送到D_j端；而G型触发器与D触发器有所不同，S_g为负跳变置1端，仅当S_g端发生负跳变瞬间，使输出端D_j置1，如果不是在负跳变的瞬间，即便S_g＝0，也不会对输出值D_j产生影响，其电路原理是：当S_g＝1时C₂两端都接到高电位1，所以C₂中稳态电压为0，这时S_d＝1，对DY_j的输出值无影响；当S_g由1跳变到0时，由于C₂的电压不会突变，所以这个瞬间S_d＝0，但是由于SR端是高电位1，形成充电回路SR→R₂→C₂→S_g对C₂充电，根据电路知识可知充电时间常数τ＝R₂*C₂，经过时间τ后C₂充满63％，经过3τ后C₂充满95％，使S_d＝1，设计使τ很小，所以仅在S_g由1跳变到0的瞬间S_d＝0，使输出端D_j无条件置1；同理，R_g为负跳变置0端，仅当R_g端发生负跳变瞬间，使输出端D_j置0，如果不是在负跳变的瞬间，即便R_g＝0，也不会对输出值D_j产生影响；在满足条件S_g和R_g都没有发生负跳变的前提下，当触发脉冲到来时，D端的数据传送到D_j端； 

图3.1——A类N位预判式对偶链模数转换器原理图 

并行式模数转换器(以下简称并行器，因为是成熟技术，所以只有简图)；前面已经解释过的有：2⁰R～2^N-1R；S₀～S_N-1；2⁰R’～2^N-1R’； 

V_y；QZDL；CB；ZFP_X；D_X；LOG；u₁；u_g；U_g；U_y1；U_y0；V’_Nr；需解释的有：预判运算器YSQ；A类(q-1)～0位精测并行器BXQ_q，包括【链电阻R_Q-1～R₁；参考电位V_Q-1～V₀；比较器B_Q-1～B₁；编码器BMQ_q；精测修正数字量(d_q-1\…\d₀)；】；(q+t-1)～q位粗测并行器BXQ_t，包括【配平方程电阻R’_T；链电阻R’_T-1～R’₁；参考电位V’_T-1～V’₀；比较器B’_T-1～B’₁；编码器BMQ_t；粗测修正数字量(d’_t-1\…\d’₀)】；修正量采保器CB_w；修正量加法器∑_w；修正量u_w；修正量正负判别器ZFP_w；修正量极性寄存器d’_q；修正量绝对值U_w；采样脉冲信号Y_X；寄生电阻加法器∑_y； 

实施例3.1——A类N位预判式对偶链模数转换器(图3.1) 

定义：●用D(X)表示模拟电压X对应的数字量，例如，用D(V_y)表示电压V_y对应的数字量D_N-1\D_N-2\…\D₁\D₀，即D(V_y)＝D_N-1\D_N-2\…\D₁\D₀；开关状态S_N-1\S_N-2\…\S₁\S₀与数字量D_N-1\D_N-2\…\D₁\D₀逐一对应相等；同理，d(U_w)＝d_q+t-1\d_q+t-2\…\d₁\d₀，●以a为上标的为刚完成转换的当前量，比如被测电压U_y刚完成AD转换就用U^a _y表示，称当前电压U^a _y，类似有，V^a _y、D^a _j、S^a _j称当前量；以b为上标的为待转量，即紧临跟随U^a _y被采样并即将转换的被测量U_y用U^b _y表示，称待转电压U^b _y，与U^b _y对应的有数字待转量D^b _j，V^b _y为衡量待转量的电砝码；同理，V^S _y称预判量电砝码、D^S _j称预判数字量；●V^f _y称U^b _y的结果量，即U^b _y-V^f _y＜Δ； 

●电压修正量简称修正量，修正量也就是U^b _y-U^a _y的差值，w为下标的符号 CB_w、∑_w、u_w、ZFP_w、U_w；●数字量(1_q)表示D_q＝1，(1_q)对应的模拟权电压为2^qΔ；同理，(0_q)表示D_q＝0；●令2^q＝Q、2^t＝T； 

工作原理：该ADC由N位对偶链、q～(q+t-1)位粗测并行器BXQ_t和(q-1)～0位精测并行器BXQ_q三级组成；先求出待转电压U^b _y相对于已知的当前电压U^a _y的差值，对差值进行粗测后的数字量与当前数字量V^a _y相加，得到U^b _y的预判数字量V^S _y，在V^S _y的基础上进行精测；其对偶链和前置电路QZDL原理与实施例2.1相同；假定已经得到当前量U^a _y的AD转换D(V^a _y)＝(D^a _N-1\D^a _N-2\…\D^a ₁\D^a ₀)，本例对待转电压U^b _y的AD转换分以下几个步骤： 

第一步，求修正量粗测值d(U^t _w)，由(q+t-1)～q位粗测并行器BXQ_t求出d(U^t _w)，即求出U^b _y-U^a _y的q～(q+t-1)位AD转换，原理是，①QZDL将u_i转换成净被测信号U_y1；U_y1被修正量采保器CB_w阻拦，落后于U_y0一个采样周期，当某个U_y0转换完成后成为U^a _y并发出采样脉冲Y_X后，U_y1作为U^b _y被传送到CB_w的输出端成为U_y0，所以在采样脉冲Y_X到来的瞬间，U_y1为U^b _y且U_y0为U^a _y；②由修正量加法器∑_w完成U^b _y与U^a _y的修正量运算u_w＝U^b _y-U^a _y＝U_y1-U_y0，③由修正量正负判别器ZFP_w对u_w进行极性判别与处理，当u_w＞0时，令极性寄存器d’_q＝0，ZFP_w的判别输出信号U_w＝u_w；当u_w＜0时，令d’_q＝1，U_w＝-u_w，所以，U_w只有正极性，完成修正量的绝对值运算U_w＝|u_w|；④由粗测并行器BXQ_t对U_w的进行AD转换，得到修正量U_w大刻度的粗测值d(U^t _w)＝d’_t-1\d’_t-2\…\d’₁\d’₀＝d_q+t-1\d_q+t-2\…\d_q+1\d_q，(令d’_x＝d_q+x如d’_t-1＝d_q+t-1、d’₀＝d_q，即在下标中叠加精测位q)，粗测值量化单位数字量为(1_q)，模拟量为2^qΔ，更精细的测量有待于下面两步完成； 

修正量精细刻度的精测值d(U^q _w)＝d_q-1\d_q-2\…\d₁\d₀要等到第三步完成，其最小量化单位数字量为(1₀)，模拟量为Δ，容易知道精测值d(U^q _w)＝(d_q-1\d_q-2\…\d₁\d₀)＜(1_q)，即精测值之和小于粗测值的量化单位；总修正量d(U_w)等于修正量粗测值d(U^t _w)与修正量精测值d(U^q _w)之和，d(U_w)＝d(U^t _w)+d(U^q _w)＝(d_q+t-1\D_q+t-2\…\d_q+1\d_q)+(d_q-1\d_q-2\…\d₁\d₀)＝(d_q+t-1\d_q+t-2\…\d_q+1\d_q\d_q-1\d_q-2\…\d₁\d₀)，用模拟量表示为U_w＝U^t _w+U^q _w，比如6.3＝6+0.3，当然，修正量的有效转换应该满足U_w≤V’_T-1，这是在设计时要注意的问题； 

第二步，计算预判值d(U^S _y)，令极性寄存器d’_q对应着d(U^t _w)的d_q位，令d(U^td _w)＝d(U^t _w)+d’_q＝(d_q+t-1\d_q+t-2\…\d_q+1\d_q)+d’_q；当d’_q＝0时，d(U^td _w)＝d(U^t _w)，当d’_q＝1时，d(U^td _w)＝d(U^t _w)+(1_q)； 

当u_w为正时，d’_q＝0，可知预判数字量D(U^S _y)＝D(U^a _y)+d(U^td _w)＝D(U^a _y)+d(U^t _w)+(0_q)＝D(U^a _y)++d(U^t _w)，这时，待转量U^b _y应该等于当前量U^a _y加修正量U_w，U^b _y＝U^a _y+U_w，用数字量表示为D(U^b _y)＝D(U^a _y)+d(U_w)＝D(U^a _y)+d(U^t _w)+(0_q)+d(U^q _w)＝D(U^a _y)+d(U^td _w)+d(U^q _w)＝D(U^S _y)+d(U^q _w)，而根据前面已经求出的D(U^a _y)和D(U^td _w)，再经过运算器YSQ即可求出D(U^S _y)，所以只要再将d(U^q _w) 测出就可完成对U^b _y的AD转换，为此，对偶链根据预判数字量D(U^S _y)预置好对偶开关，得到主链预判总电位V^S _y＝U^a _y+U^td _w； 

当u_w为负时，d’_q＝1_q，可知预判数字量D(U^S _y)＝D(U^a _y)-d(U^td _w)，这时待转量U^b _y应等于当前量U^a _y减修正量U_w，U^b _y＝U^a _y-U_w，用数字量表示为D(U^b _y)＝D(U^a _y)-d(U_w)＝D(U^a _y)-d U^t _w)-d(U^q _w)＝D(U^a _y)-d(U^t _w)-(1_q)+(1_q)-d(U^q _w)＝D(U_ay)-d(U^td _w)+(1_q)-d(U^q _w)＝D(U^S _y)+(1_q)-d(U^q _w)，用模拟量表达为U^b _y-U^S _y＝2_qΔ-U^q _w，所以只要将2_qΔ-U^q _w测出就可完成对U^b _y的AD转换，为此，对偶链根据预判数字量D(U^S _y)预置好对偶开关，得到主链预判总电位V^S _y＝U^a _y-U^td _w；应该注意到，这里是有意让预判量下沉2^qΔ，以利于求精测值的方便； 

第三步，求修正量精测值D(U^b _y-V^S _y)，由(q-1)～0位精测并行器BXQ_q求出U^b _y-V^S _y的AD转换值；并行器BXQ_q位于主副电阻链之间，从电位的角度说，并行器BXQq_c是站在主链的肩膀上，所以，在得到主链预置总电位V^S _y后，U^b _y高于V^S _y的部分会小于粗测值的量化单位2^qΔ，该尾数由BXQ_q负责转换； 

当u_w为正时，U^b _y-V^S _y＝U^q _w，因为U^q _w＜2^qΔ，所以用并行器BXQ_q就可以完成对U^q _w的AD转换，得到D(U^b _y-V^S _y)＝d(U^q _w)＝(d_q-1\…\d₀)； 

当u_w为负时，U^b _y-U^S _y＝2^qΔ-U^q _w，因为U^q _w＜2^qΔ，2^qΔ＞2^qΔ-U^q _w＞0，所以用BXQ_q就可以完成对2^qΔ-U^q _w的AD转换，得到D(U^b _y-V^S _y)＝(1_q)-d(U^q _w)＝(d_q-1\…\d₀)； 

第四步，求D(U^b _y)，通过以上步骤，分别求出了D(V^S _y)和D(U^b _y-V^S _y)＝(d_q-1\…\d₀)，再经过运算器YSQ即可求出D(U^b _y)＝D(V^S _y)+(d_q-1\…\d₀)，从而完成对U^b _y的AD转换；当然，这个D(U^b _y)在下一个周期的转换中又是作为D(U^a _y)出现的； 

图3.2——B类N位预判式对偶链模数转换器原理图 

前面已经解释过的有：2⁰R～2^N-1R；S₀～S_N-1；2⁰R’～2_N-1R’； 

V_y；QZDL；CB；ZFP_X；D_X；LOG；u_i；u_g；U_g；U_y1；U_y0；V’_Nr；YSQ；R_Q-1～R₁；V_Q-1～V₁；B_Q-1～B₁；BMQ_q；(d_q-1\…\d₀)；BXQ_t；R’_T-1～R’₁；R’_T；V’_T-1～V’₁；B’_T-1～B’₁；BMQ_t；(d’_t-1\…\d’₀)；CB_w；∑_w；u_w；ZFP_w；d’_q；U_w；Y_X；∑_y；需解释的有：预判求和器∑’_y；预判误差u_z；预判误差正负判别器ZFP_z；预判误差极性寄存器D_z；预判误差绝对值U_z；B类(q-1)～0位精测并行器BXQ’_q；BXQ’_q配平方程电阻R_Q； 

实施例3.2——B类N位预判式对偶链模数转换器(图3.2) 

该实施例与实施例3.1的工作原理、第一步、第二步相同，这里只对第三步、第四步的不同之处进行说明； 

第三步，求修正量精测值D(U^b _y-V^S _y)，预判求和器∑’_y对U^b _y和V^S _y进行求和运算，得到 预判误差保持u_z＝U^b _y-V^S _y，预判误差正负判别器ZFP_z将有极性的u_z转变为预判误差绝对值U_z，并将预判误差极性存放到寄存器D_z；由精测并行器BXQ’_q求出U_z的AD转换值(d_q-1\…\d₀)； 

第四步，求D(U^b _y)，通过以上步骤，分别求出了D(V^S _y)和(d_q-1\…\d₀)，再经过运算器YSQ即可求出D(U^b _y)＝D(V^S _y)+(d_q-1\…\d₀)，从而完成对U^b _y的AD转换； 

参数分析：N位对偶链满量程电压V_M与均匀量化单位Δ关系为V_M＝(2^N-1)*Δ，不同ADC的V_M可能不同，实施例3.1中 

(Q-1)Δ为BXQ_q电阻链总电压降； 

因为BXQ_q是精细测量，所以电压参考点间隔应该等于Δ，为此，令 

BXQ_q电阻链的总电阻为 

总电压降为(Q-1)Δ； 

因为BXQ_t是粗测，所以电压参考点间隔应该等于Q*Δ，为此，令各链电阻压降为R’_T-1*I’＝…＝R’₁*I’＝Q*Δ，BXQ_t电阻链的总电压降为(T-1)*Q*Δ，而配平电阻R’_T的作用是配平方程 如果令I’＝I，则简化为 

BXQ_t电阻链的总电压降为(T-1)*Q*Δ、总电阻为 

而R’_T配平方程 

实施例3.2中 $V_M=V_{\⊕}-N*r*I;$

因为BXQ’_q的电压参考点间隔应该等于Δ，为此，令R₁＊I”＝…＝R_Q-1＊I”＝Δ，令R_Q配平方程 

如果令I”＝I，则简化为 

BXQ’_q电阻链的总电压降为(Q-1)*Δ、总电阻为 

而R_Q配平方程 

预判式ADC中，N位对偶链的满量程为(2^N-1)Δ，粗测并行器BXQ_t的满量程为(2^t+q-1)Δ，如果(2^t+q-1)Δ/(2^N-1)Δ≈2^t+q/2^N，令N-(t+q)＝H，当H＝3时，2^t+q/2^N＝1/8，比较适中；如果H过大则修正量U_w容易溢出BXQ_t的量程，如果H过小则预判效率不高； 

图4——3级子DOADC加末级并行器的流水线式DOADC示意图 

已经解释过的符号和功能有：QZDL、CB；ZFP_X；D_X；LOG；u_i；u_g；U_g；U_y1；CB_α；U_y0；V’_nr；Y_X；需解释的有：图4为3级＊4位子DOADC+4位并行器的E类ADC；E_α、E_β、E_γ分别为第α级、第β级、第γ级子DOADC；令φ通配α、β、γ、δ…，U_yφ简写为U_φ，V_yφ简写为V_φ；U_α、U_β、U_γ分别为α级、β级、γ级被测电压；V_α、V_β、V_γ分别为α级、β级、γ级砝码电压；B_α、B _β、B_γ分别为α级、β级、γ级比较器；h_α、h_β、h_γ分别为α级、β级、γ级比较值；虚线框KGKZ_α、KGKZ_β、KGKZ_γ分别为α级、β级、γ级开关控制器；S_F～S_C、S_B～S₈、S₇～S₄分别为α级、β级、γ级主链数字开关；  分别为α级、β级、γ级副链数字开关；D_F～D_C、D_B～D₈、D₇～D₄分别为α级、β级、γ级数字信号；2^FR～2^CR、2^BR～2⁸R、2⁷R～2⁴R分别为α级、β级、γ级主链权电阻；2^FR’～2^CR’、2^BR’2⁸R’、2⁷R’～2⁴R’分别为α级、β级、γ级副链权电阻；虚线框JJZH_B为B类级 间转换器，包括其电压尾数求和器∑_B、尾数放大器A_B、尾数采保器CB_B、寄生电压求和器∑_B1；虚线框JJZH_C为C类级间转换器，包括其电压尾数求和器∑_C、尾数放大器A_C、尾数采保器CB_C；虚线框JJZH_D为D类级间转换器，包括其电压尾数求和器∑_D、尾数放大器A_D、尾数采保器CB_D；U_β2、U_δ2分别为第2级、第4级接收到的前级电压尾数；U_β1、U_δ1分别为U_β2、U_δ2的放大值；U_β0、U_δ0分别为U_β1、U_δ1的采保值；V_γr为γ级寄生电压的折合值；U_γ4为第3级接收到的包含寄生电压的折合值的前级电压尾数；∑_β1为寄生电压求和器；第δ级子ADC即E_δ为并行器，包括【链电阻R_F～R₁；参考电位V_F～V₀；比较器B_F～B₁；编码器BMQ_δ；数字量(d₃\…\d₀)；】；δ级待测净电压U_δ0； 

实施例4.1——m级子DOADC加末级并行器的流水线式DOADC。简称E类ADC 

该例是m级子DOADC加末级并行器的流水线式DOADC，因为要避免标号的混乱，特将第1、、2、3、4…级用第α、β、γ、δ…级表示；子DOADC标记为E_α、E_β、E_γ、E_δ…，每级子DOADC的工作原理与基本DOADC的相同，每个子DOADC的转换位数都等于n，末级是一个n_q位的并行器，所以E类ADC的总位数N＝m＊n+n_q，位数从高到低，第1级(α级)主副权电阻权值为(2^N-1～2^N-n)，同样，第2级权值为(2^N-n-1～2^N-2＊n)，…，第s级权值为(2^{N-(s-1)＊n-1}～^N-s＊n)，…；由于各级都是并行工作，所以该ADC每次采样转换的周期为n+1个cp脉冲；因为受绘图版面限制，图4仅画了一个3级＊4位+4位的E类ADC； 

前置电路QZDL将u_i转换成净被测信号U_y1，因为CB_α是虚拟采保器，所以U_y0＝U_y1，通过加法器∑_y得到第α级被测信号U_α＝U_y0+V’_nr；同基本型DOADC一样，第α级子DOADC即E_α对U_α进行AD转换，得到第1级权电阻(2^N-1R～2^N-nR)的接入-隐除关系，从而得到第1级的数字信号(D_N-1～D_N-n)和第1级砝码电压V_α； 

图4中第2级采用了B类级间转换器JJZH_B，第2级的JJZH_B接收的U_α、V_α经电压尾数求和器∑_B得到U_β2＝U_α-V_α，因为第1级最小砝码电压为2^N-nR＊I，所以U_β2＜2^N-nR＊I，U_β2经尾数放大器A_B放大2ⁿ倍后得到U_β1，使U_β1的变化范围与U_α的相同，U_β1经尾数采保器CB_B后得到在采样周期内固定的电压U_β0，这就是被测净电压，U_β0经寄生电压求和器∑_B1得到第β级被测电压U_β＝U_β0+V’_nr，其中V’_nr＝V_nr，抵消掉主链中的寄生电阻；同基本型DOADC一样，E_β将U_β进行AD转换后，得到第2级权电阻(2^N-n-1R～2^N-2＊nR)的接入-隐除关系，从而得到第2级的数字信号(D_N-n-1～D_N-2＊n)和第2级砝码电压V_β；第2级子DOADC即E_β

图4中第3级采用了C类级间转换器JJZH_C，第3级的JJZH_C接收的U_β、V_β经电压尾数求和器∑_C得到U_γ4＝U_β+V_γr-V_β，其中V_γr＝V_nr/2ⁿ，JJZH_C将抵消掉主链中寄生电阻的操作交给∑_C做，从而将JJZH_B省掉了寄生电压求和器∑_B1；JJZH_C和JJZH_B是等效的，可以互换；因为 第2级最小砝码电压为2^N-2＊nR＊I，所以U_γ4＜2^N-2＊nR＊I，U_γ4经尾数放大器A_C放大2ⁿ倍后得到U_γ3，使U_γ3的变化范围与U_α的相同，U_γ3经尾数采保器CB_C后得到第γ级被测电压U_γ；同基本型DOADC一样，E_γ将U_γ进行AD转换后，得到第3级权电阻(2^N-2＊n-1R～2^N-3＊nR)的接入-隐除关系，从而得到第3级的数字信号(D_N-2＊n-1～D_N-3＊n)和第3级砝码电压V_γ； 

图4中末级采用了D类级间转换器JJZH_D，第4级的JJZH_D接收的U_γ、V_γ经电压尾数求和器∑_D得到U_δ2＝U_γ-V_γ，因为第3级最小砝码电压为2^N-3＊nR＊I，所以U_δ2＜2^N-3＊nR＊I，U_δ2经尾数放大器A_D放大2ⁿ倍后得到U_δ1，使U_δ1的变化范围与U_α的相同，U_δ1经尾数采保器CB_D后得到第δ级被测净电压U_δ0，因为末级采用的是并行器，不存在寄生电阻问题，所以直接将U_δ0进行AD转换，得到末级的数字信号(D_N-3＊n-1～D_N-4-＊n)＝(D_n-1～D₀)。 

实施例4.2——m级子DOADC的流水线式DOADC。简称F类ADC 

该例是m级子DOADC的流水线式DOADC，将实施例4.1的末级改为子DOADC即可。 

图5.1中4级3位并行器+DODAC的流水线式GADC。简称G类ADC或GADC 

已经解释过的符号和功能有：QZDL、CB；ZFP_X；D_X；LOG；u_i；u_g；U_g；U_y1；CB_α；V_nr；Y_X；需解释的有：令φ通配m个子级级别标号：α、β、γ、δ、…，图5为4级＊3位的GADC；用G_φ通配G_α、G_β、G_γ、G_δ分别为第α级、第β级、第γ级、第δ级(末级)子GADC；G_φ中的并行器BXQ_Gφ包括【链电阻R_φ7～R_φ0；参考电位V_φ7～V_φ0；比较器B_φ7～B_φ1；编码器BM_φ；数字量(D_φ2\D_φ1\D_φ0)】；DODAC_φ就是实施例1.1所述的N位对偶权电阻链式数模转换器，用图1.2符号图来表示，R_yφ为主链，R’_yφ为副链，V_φ为主链总电位；级间电路包括【采保器CB_Gφ；求和放大器∑_Gφ】；U_φ3为第φ级的输入电压(就是前级尾数电压)，U_φ0为净被测电压； 

实施例5——m级n位并行器+DODAC的流水线式GADC。简称G类ADC或GADC 

GADC由m个子级组成，定义最后一个子级称末级GADC，其它的子级称子GADC，GADC子级包括末级GADC和子GADC；每个子GADC由n位并行器、n位DODAC和级间电路三大部分组成，末级只有n位并行器和采保器；第α级被测信号U_α0就是总被测信号，被m个GADC子级共同测试完成AD转换，每个子级转换n位(D_φ(n-1)/D_φ(n-2)/…/D_φ1/D_φ0)，由于各级都是并行工作，所以GADC每次采样转换的周期与一个子GADC的转换周期相同，即与全并行式ADC速度相同；因为受绘图版面限制，图5.1仅画了一个4级＊3位的GADC；令ψ为φ的后一级，例如：当φ＝β时，则ψ＝γ；U_φ3既是前级尾数电压，也是第φ级输入电压；转换过程如下： 

①前置电路QZDL将u_i转换成前置信号U_y1，为本例编号统一起见，将U_y1改记为U_α3， U_α3也是第α级的输入电压； 

②m个GADC子级同步进行该段操作。对第φ级而言，采保器CB_Gφ在对输入电压U_φ3采样后得到的净被测信号U_φ0处于一个保持期，当前采样的U_φ0等于上一个采样的U_φ3；G_φ的并行器BXQ_Gφ将U_φ0转换成数字信号(D_φ(n-1)/D_φ(n-2)/…/D_φ1/D_φ0)后，该数字信号控制DODAC_φ.得到φ级主链总电位V_φ＝V_φ0+V_nr，经求和放大器∑_Gφ运算后得到抵消寄生电压后的尾数电压U_ψ3＝2ⁿ(U_φ0+V’_nr-V_φ)＝2ⁿ(U_φ0-V_φ0)，第φ级的尾数电压U_ψ3提供给第ψ级作为输入电压；在下一个采样脉冲到来时，经采保器CB_Gψ后，U_ψ3变为第ψ级净被测电压U_ψ0； 

其中末级GADC没有DODAC_φ和∑_Gφ，所以其操作简化为G_φ的BXQ_Gφ将U_φ0转换成数字信号(D_φ(n-1)/D_φ(n-2)/…/D_φ1/D_φ0)； 

③各级数字信号按时序关系连起来就是完整的AD转换值。对一个被测电压U_α0而言，它需要经过m级AD转换才能够得到m级数字信号，每级AD转换需要经历一个采样周期，也就是说要经过m个采样周期后，将对应的子级数字信号连接起来，才能够得到该U_α0完整的数字信号，这里特别要注意，子级数字信号的连接不能够张冠李戴，所以要分析子级数字信号的时序关系，以图5.1和图5.2为例描述时序关系；定义：给每位数字信号添加一个时序上标，对图5.1的m＝4的GADC而言需要4大拍，时序上标有A、B、C、D四个，A为第1大拍，B为第2大拍，C为第3大拍，D为第4大拍，所谓第几大拍就是经过了几个采样脉冲，对一个单独的U_α0而言，第1大拍时得到了第α级转换D_α2/D_α1/D_α0，按时序描述为 

第2大拍得到了第β级转换 

同时 右移一个存储单元，成为 

第3大拍得到了第γ级转换 

同时 右移一个存储单元，成为 

且 右移一个存储单元，成为 第4大拍得到了第δ级转换 

同时 

右移一个存储单元，成为 

且 

右移一个存储单元，成为 

且 

右移一个存储单元，成为 至此，4个子级的AD转换全部完成，将第4大拍的4级数字信号连接起来 

就得到了U_α0的AD转换；由于每个子级都用到采保器，所以各子级的信息不会受其它级干扰，各级都能够并行工作；由于前三级数字信号每一大拍都右移一个存储单元，所以不会被新的数字信号所覆盖，在启动转换m大拍之后，每一大拍都能够得到一个采样电压的AD转换。 

图6.1——N位数字式可调电阻器原理图 

2⁰R～2^n-1R为权电阻，S₀～S_n-1为数字开关；AA和BB为可调电阻器的两端。 

图6.2——N位数字式可调电阻器符号图 

R_X为2⁰R～2^n-1R和S₀～S_n-1的符号图，为N位数字式可调电阻器。 

实施例6.1——N位数字式可调电阻器(图6.1) 

该实施就是将实施例1中的主电阻链独立使用，在数字信号的控制下，接入对应的权电阻，权电阻 

可以根据数字信号任意设置成接入或隐除，使得AA-BB之间的总电阻值可以在 

之间变化，变化间隔为 

图6.3——数字-模拟混合式乘法器原理图 

CF为集成运算放大器，u₁和u₂为CF的反相端输入信号，u₃和u₄为CF的同相端输入信号，R_c1、R_c2、R_c3、R_c4、R_cz均为固定电阻，R_CF为实施例6所述N位数字式可调电阻器，U_out为输出电压。 

实施例6.3——数字-模拟混合式乘法器工作原理 

如果将图中的RCF换成固定电阻，该图就是一个传统的差动放大电路，可以实现加减和放大的功能，成为实施例5中的求和放大器∑_Gφ；令R_c1＝R_c2＝R_c3＝R_c4，R_cz＝R_CF，这时差动放大电路求和放大关系为：U_out＝(R_CF/R_c1)(-u₁-u₂+u₃+u₄)；如果通过数字信号同步控制N位数字式可调电阻器R_cz和R_CF的大小，就改变了放大倍数，与输入信号成为相乘的关系。 

图7——信号正负判别器原理图 

虚线框ZFP为正负判别器；u_g为输入交流信号；U_g为输出直流信号；CF_A为正负比较器；CF_B为反相器；R_C5、R_C6为反相器输入电阻和反馈电阻；D_X为正负值寄存器；S_X为反相开关； 

实施例7——信号正负判别器工作原理 

当u_g为正时，CF_A为低电位，D_X＝0，S_X上拨使u_g直接输出至U_g；R_C5＝R_C6使CF_B放大倍数等于负1，当u_g为负时，CF_A为高电位，D_X＝1，S_X下拨使u_g通过CF_B反相输出至U_g； 

实施例8——数字式和模拟式对数律压缩 

在高位数ADC将模拟信号转换成高位数的数字信号后，由数字式对数律压缩模块将高位数的数字信号压缩成低位数的数字信号；工作流程如下： 

数字式对数律压扩：模拟电压→AD转换→高位(比如说18位)均匀量化数字信号→对数律量化编码器→低位(比如说7位)准对数量化数字信号→发送→传输→……→接受→低位准对数量化数字信号→对数律量化译码器→高位均匀量化数字信号→DA转换→模拟电压； 

模拟式对数律压扩：模拟电压→对数律压缩→AD转换→准对数量化数字信号→发送→传输→……→接受→准对数量化数字信号→→DA转换→反对数律扩展→模拟电压。 

Claims (10)

1.一种基于对偶权电阻链的DAC和ADC，其特征是：包含对偶权电阻链；对偶权电阻链由主链R_y和副链R’_y串联而成，主权电阻2^jR与副权电阻2^jR’为对偶权电阻，每个权电阻并联一个由数字信号控制的数字开关；2^jR并联由数字信号D_j控制的数字开关S_j，2^jR’并联由数字信号 

控制的数字开关 

S_j和 

为互反的对偶开关，由于对偶权电阻2^jR和2^jR’在电阻链中总是有一个被隐除而另一个被接入，可知对偶链的总电阻值R_z是固定值R_z＝2⁰R+2¹R+……+2^N-2R+2^N-1R+N*r，使得电阻链的电流 

是固定值，所以，主链总电压V_y与主链总电阻R_y成正比，即， 

再用一个加法电路，得到主链净权电压 

。

2.根据权利要求1所述的基于对偶权电阻链的DAC和ADC，其进一步的特征是：一种N位对偶权电阻链式数模转换器，简称DODAC；该转换器由主链2⁰R～2^N-1R和副链2⁰R’～2^N-1R’串联而形成对偶权电阻链，串联的顺序为：地→主链→副链→ 

因为电流I固定，所以只要数字信号确定所有主权电阻的接入和隐除状态后，就得到了主链总电压 

通过加法器∑减掉V’_Nr，(V’_Nr＝V_Nr)，就得到总净权电压V_y0，即 

完成数模转换。

3.根据权利要求1所述的基于对偶权电阻链的DAC和ADC，其进一步的特征是：一种逐次比较型N位对偶权电阻链式模数转换器工作原理；

数字信号控制对偶开关，可以得到主链总电压 

数字信号的求得是依靠后面所述的逻辑电路；比较器Ba就是一个电子天平，被测电压U_y接至Ba的同相端，在保持期U_y是稳定的，U_y＝U_y0+V’_Nr，V’_Nr是为了抵消寄生电阻V_Nr的影响，反相端V_y是电压砝码，是处于与U_y比较和调整过程中的量，V_y＝V_y0+V_Nr，U_y与V_y通过比较器Ba比较，得到比较值h，当U_y＞V_y时h＝1，需要增加电压砝码，当U_y＜V_y时h＝0，需要减小电压砝码；要注意V_y是一个动态值，是一组砝码，像用天平称电压一样，拿砝码一个一个的试，确定试加砝码是需要留下还是拿走，所以V_y是量子化变化的，一直称到最小量子砝码Δ被确定去留，无法再往下称，最终确定的V_y0被视为电压的重量U_y0，全文V_y＝U_y只是在测试精度内的概念，即|V_y-U_y|＜Δ；用电子天平Ba称被测电压U_y值，通过开关控制器，一个一个的试电压砝码，随着cp脉冲，将主权电阻2^jR按2^N-1R～2⁰R的顺序一个一个的充当试接电阻，当2^jR充当试接电阻时，若h＝1，说明该电砝码加上后总电压没有超过U_y，则通过开关控制器令数字寄存器信号D_j＝1，D_j＝1将2^jR确定为接入电阻；若h＝0，说明该电砝码加上后总电压超过U_y，则通过开关控制器令数字寄存器信号D_j＝0，D_j＝0将2^jR确定为隐除电阻；当2^N-1R～2⁰R全部被确定后，U_y被转换成数字信号D_N-1\…\D₁\D₀，从而实现了AD转换。

4.根据权利要求1所述的基于对偶权电阻链的DAC和ADC，其进一步的特征是：逐次比较型N位对偶权电阻链式模数转换器的电路原理

∑_y和Ba的作用：U_y0通过加法器∑_y增加V’_Nr，就得到被测信号U_y＝U_y0+V’_Nr；比较器Ba就是一个电子天平，其同相端为U_y，是被测电压，反相端为V_y，是电压砝码，U_y与V_y比较，即U_y0+V’_Nr与V_y0+V_Nr比较，即U_y0与V_y0比较，抵消了寄生电阻的影响，得到比较值h输送给DH，DH为比较值h的寄存器，当cp负跳变时将DH的h值暂存为h’而相对更稳定，h’充当向KGJC提供的赋值信号；h’连接到DG₀～DG_N-1的D端，等待置数，当U_y＞V_y时有h’＝1，将试加电压砝码留下，当U_y＜V_y时有h’＝0，将试加电压砝码去掉；

每个cp脉冲只会触发DG₀～DG_N-1其中的一个，h’对其进行置数；

开关寄存器KGJC工作原理：KGJC采用DG触发器可以简化结构，DG触发器由D触发器演变而来，其工作原理在实施例2.2中说明，这里先介绍DG触发器的功能，D输入端与传统的D触发器D端相同，为数据输入端，当触发脉冲上升沿到来时，D的数据送到输出端D_j；h’连接到DG₀～DG_N-1的D端，等待置数，当cp脉冲使XHYW的Y_j发生正跳变时，只有DG_j被触发，所以h’只会对DG_j进行置数；DG触发器与D触发器不同之处在置数端，在D触发器中，S_d为低电平置1端，当S_d＝0，输出端D_j置1，R_d为低电平置0端，当R_d＝0，输出端D_j置0；而DG触发器与D触发器有所不同，S_g为负跳变置1端，当S_g端发生负跳变瞬间，使输出端D_j置1，如果不是在负跳变的瞬间，即便S_g＝0，也不会对输出值D_j产生影响，同理，R_g为负跳变置0端，当R_g端发生负跳变瞬间，输出端D_j置0；

该系统完成一个采样-AD转换周期需要N+1个cp脉冲(0～N)，第0个脉冲完成对信号电压采样且预置对偶开关；第1至第N个脉冲为N位AD转换过程，具体逻辑过程如下：

总会有这么一个时刻，刚好使XHYW中DY_X的D＝1；▲当第0个cp脉冲上升沿到来时，使Y_X发生正跳变而 

发生负跳变，因为 

接到了DG_N-1的S_g端，且接到了DG_N-2～DG₀的R_g端，所以使D_N-1＝1而D_N-2～D₀＝0，这组数字信号控制对偶链，仅接入一个试接电阻为2^N-1R，此时主链总电压 同时，Y_X正跳变是令CB采样的指令，从前面所述的前置电路QZDL和∑已知，得到被测直流信号U_y＝U_y0+V’_Nr；接下来的过程以下简称为h’的运算过程，即：通过比较器Ba比较U_y与V_y的大小，得到比较值h等于0或1，如果V_y＜U_y，则h＝1，如果V_y＞U_y，则h＝0；接下来cp负跳变，触发器DH为下降沿触发的D触发器，所以将h送至DH的输出端h’暂存；将h’连接到DG₀～DG_N-1的D端，准备置数；该第0个脉冲称为“准备脉冲”，使ADC完成对当前采样信号进行AD转换的准备工作：接入试接电阻2^N-1R并使DY_N-1中的D＝1；接下来的第1个至第N个脉冲的转换过程为以下 循环过程：

令j从N-1逐步变到0的N次循环过程：★①确定试加砝码去留：当第N-j个cp脉冲上升沿到来时，因为DY_j中的D＝1，所以DY_j中的Y_j正跳变而 

负跳变，Y_j正跳变充当DG_j的触发信号，将其D端的h’送入到输出端D_j，D_j＝h’使S_j＝h’，由此确定试接电阻2^jR是接入电阻还是隐除电阻；②如果h’＝1，则表示V_y＜U_y，即电压砝码还不够量，试加砝码2^jR需要保留在电子天平上成为接入电阻，而Y_j正跳变正好将h’＝1送入到DG_j的输出端D_j＝1，D_j＝1使S_j＝1，从而确定了2^jR为接入电阻；同理，如果h’＝0，则表示V_y＞U_y，需要确定2^jR为隐除电阻，而Y_j正跳变正好将h’＝0送入到DG_j的输出端D_j＝0，D_j＝0会使S_j＝0，从而确定了2^jR为隐除电阻；③除DG_j外的其它DG₀～DG_N-1的触发端无脉冲，所以输出端数据不变；④由于Y_j＝1送至DY_j-1的D端，所以为XHYW的跳变做好了准备；⑤添加下一个试加砝码： 

在DG_j-1的S_g端负跳变，使在DG_j-1的输出端D_j-1＝1，将2^j-1R作为试接电阻，得到新的V_y，再次执行h’的运算过程，将h’送到DG₀～DG _N-1的D端；赋值j：＝j-1，h’等待对下一位DG_j的置数；若j≥0则回到★处循环；

补充一点，j＝0时，即第N个脉冲时有点特殊，DY₀的 

为悬空没用，Y₀＝1送至DY_X的D端，回到▲处，开始新周期的第0个脉冲，为下一个采样-AD转换周期做准备；

经过如此N+1个脉冲后，完成了一个采样-AD转换周期，2^N-1R～2⁰R和D_N-1～D₀都全部被确定，U_y0被转换成数字信号D_N-1\……\D₁\D₀，从而实现了AD转换。

5.根据权利要求1所述的基于对偶权电阻链的DAC和ADC，其进一步的特征是：G型触发器工作原理；G型触发器由D型触发器演变而来，DY_j为D型触发器；在D触发器中，S_d为低电平置1端，当S_d＝0，输出端D_j无条件置1；R_d为低电平置0端，当R_d＝0，输出端D_j无条件置0；D为数据输入端，cp端为触发端，在满足条件S_d＝1且R_d＝1前提下，当触发脉冲到来时，D端的数据传送到D_j端；而G型触发器与D触发器有所不同，S_g为负跳变置1端，仅当S_g端发生负跳变瞬间，使输出端D_j置1，如果不是在负跳变的瞬间，即便S_g＝0，也不会对输出值D_j产生影响，其电路原理是：当S_g＝1时C₂两端都接到高电位1，所以C₂中稳态电压为0，这时S_d＝1，对DY_j的输出值无影响；当S_g由1跳变到0时，由于C₂的电压不会突变，所以这个瞬间S_d＝0，但是由于SR端是高电位1，形成充电回路SR→R₂→C₂→S_g对C₂充电，充电时间常数τ＝R₂*C₂，经过3τ后C₂充满95％，使S_d＝1，设计使τ很小，所以仅在S_g由1跳变到0的瞬间S_d＝0，使输出端D_j无条件置1；同理，R_g为负跳变置0端，仅当R_g端发生负跳变瞬间，使输出端D_j置0，如果不是在负跳变的瞬间，即便R_g＝0，也不会 对输出值D_j产生影响；在满足条件S_g和R_g都没有发生负跳变的前提下，当触发脉冲到来时，D端的数据传送到D_j端。

6.根据权利要求1所述的基于对偶权电阻链的DAC和ADC，其进一步的特征是：A类N位预判式对偶链模数转换器工作原理：该ADC由N位对偶链、q～(q+t-1)位粗测并行器BXQ_t和(q-1)～0位精测并行器BXQ_q三级组成；先求出待转电压U^b _y相对于已知的当前电压U^a _y的差值，对差值进行粗测后的数字量与当前数字量V^a _y相加，得到U^b _y的预判数字量V^S _y，在V^S _q的基础上进行精测；其对偶链和前置电路QZDL原理与实施例2.1相同；假定已经得到当前量U^a _y的AD转换D(V^a _y)＝(D^a _N-1\D^a _N-2\…\D^a ₁\D^a ₀)，本例对待转电压U^b _y的AD转换分以下几个步骤：

第一步，求修正量粗测值d(U^t _w)，由(q+t-1)～q位粗测并行器BXQ_t求出d(U^t _w)，即求出U^b _y-U^a _y的q～(q+t-1)位AD转换，原理是，①QZDL将u_i转换成净被测信号U_y1；U_y1被修正量采保器CB_w阻拦，落后于U_y0一个采样周期，当某个U_y0转换完成后成为U^a _y并发出采样脉冲YX后，U_y1作为U^b _y被传送到CB_w的输出端成为U_y0，所以在采样脉冲Y_X到来的瞬间，U_y1为U^b _y且U_y0为U^a _y；②由修正量加法器∑_w完成U^b _y与U^a _y的修正量运算u_w＝U^b _y-U^a _y＝U_y1-U_y0，③由修正量正负判别器ZFP_w对u_w进行极性判别与处理，当u_w＞0时，令极性寄存器d’_q＝0，ZFP_w的判别输出信号U_w＝u_w；当u_w＜0时，令d’_q＝1，U_w＝-u_w，所以，U_w只有正极性，完成修正量的绝对值运算U_w＝|u_w|；④由粗测并行器BXQ_t对U_w的进行AD转换，得到修正量U_w大刻度的粗测值d(U^t _w)＝d’_t-1\d’_t-2\…\d’₁\d’₀＝d_q+t-1\d_q+t-2\…\d_q+1\d_q，(令d’_x＝d_q+x如d’_t-1＝d_q+t-1、d’₀＝d_q，即在下标中叠加精测位q)，粗测值量化单位数字量为(1_q)，模拟量为2^qΔ，更精细的测量有待于下面两步完成；

修正量精细刻度的精测值d(U^q _w)＝d_q-1\d_q-2\…\d₁\d₀要等到第三步完成，其最小量化单位数字量为(1₀)，模拟量为Δ，容易知道精测值d(U^q _w)＝(d_q-1\d_q-2\…\d₁\d₀)＜(1_q)，即精测值之和小于粗测值的量化单位；总修正量d(U_w)等于修正量粗测值d(U^t _w)与修正量精测值d(U^q _w)之和，d(U_w)＝d(U^t _w)+d(U^q _w)＝(d_q+t-1\d_q+t-2\…\d_q+1\d_q)+(d_q-1\d_q-2\…\d₁\d₀)＝(d_q+t-1\d_q+t-2\…\d_q+1\d_q\d_q-1\d_q-2\…\d₁\d₀)，用模拟量表示为U_w＝U^t _w+U^q _w，比如6.3＝6+0.3，当然，修正量的有效转换应该满足U_w≤V’_T-1，这是在设计时要注意的问题；

第二步，计算预判值d(U^S _y)，令极性寄存器d’_q对应着d(U^t _w)的d_q位，令d(U^td _w)＝d(U^t _w)+d’_q＝(d_q+t-1\d_q+t-2\…\d_q+1\d_q)+d’_q；当d’_q＝0时，d(U^td _w)＝d(U^t _w)，当d’_q＝1时，d(U^td _w)＝d(U^t _w)+(1_q)；

当u_w为正时，d’_q＝0，可知预判数字量D(U^S _y)＝D(U^a _y)+d(U^td _w)＝D(U^a _y)+d(U^t _w)+(0_q)＝D(U^a _y)++d(U^t _w)，这时，待转量U^b _y应该等于当前量U^a _y加修正量U_w，U^b _y＝U^a _y+U_w，用数字量表示为 D(U^b _y)＝D(U^a _y)+d(U_w)＝D(U^a _y)+d(U^t _w)+(0_q)+d(U^q _w)＝D(U^a _y)+d(U^td _w)+d(U^q _w)＝D(U^S _y)+d(U^q _w)，而根据前面已经求出的D(U^a _y)和D(U^td _w)，再经过运算器YSQ即可求出D(U^S _y)，所以只要再将d(U^q _w)测出就可完成对U^b _y的AD转换，为此，对偶链根据预判数字量D(U^S _y)预置好对偶开关，得到主链预判总电位V^S _y＝U^a _y+U^td _w；

当u_w为负时，d’_q＝1_q，可知预判数字量D(U^S _y)＝D(U^a _y)-d(U^td _w)，这时待转量U^b _y应等于当前量U^a _y减修正量U_w，U^b _y＝U^a _y-U_w，用数字量表示为D(U^b _y)＝D(U^a _y)-d(U_w)＝D(U^a _y)-d(U^t _w)-d(U^q _w)＝D(U^a _y)-d(U^t _w)-(1_q)+(1_q)-d(U^q _w)＝D(U^a _y)-d(U^td _w)+(1_q)-d(U^q _w)＝D(U^S _y)+(1_q)-d(U^q _w)，用模拟量表达为U^b _y-U^S _y＝2^qΔ-U^q _w，所以只要将2^qΔ-U^q _w测出就可完成对U^b _y的AD转换，为此，对偶链根据预判数字量D(U^S _y)预置好对偶开关，得到主链预判总电位V^S _y＝U^a _y-U^td _w；应该注意到，这里是有意让预判量下沉2^qΔ，以利于求精测值的方便；

第三步，求修正量精测值D(U^b _y-V^S _y)，由(q-1)～0位精测并行器BXQ_q求出U^b _y-V^S _y的AD转换值；并行器BXQ_q位于主副电阻链之间，从电位的角度说，并行器BXQ_q是站在主链的肩膀上，所以，在得到主链预置总电位V^S _y后，U^b _y高于V^S _y的部分会小于粗测值的量化单位2^qΔ，该尾数由BXQ_q负责转换；

当u_w为正时，U^b _y-V^S _y＝U^q _w，因为U^q _w＜2^qΔ，所以用并行器BXQ_q就可以完成对U^q _w的AD转换，得到D(U^b _y-V^S _y)＝d(U^q _w)＝(d_q-1\…\d₀)；

当u_w为负时，U^b _y-U^S _y＝2^qΔ-U^q _w，因为U^q _w＜2^qΔ，2^qΔ＞2^qΔ-U^q _w＞0，所以用BXQ_q就可以完成对2^qΔ-U^q _w的AD转换，得到D(U^b _y-V^S _y)＝(1_q)-d(U^q _w)＝(d_q-1\…\d₀)；

第四步，求D(U^b _y)，通过以上步骤，分别求出了D(V^S _y)和D(U^b _y-V^S _y)＝(d_q-1\…\d₀)，再经过运算器YSQ即可求出D(U^b _y)＝D(V^S _y)+(d_q-1\…\d₀)，从而完成对U^b _y的AD转换；当然，这个D(U^b _y)在下一个周期的转换中又是作为D(U^a _y)出现的。

7.根据权利要求1所述的基于对偶权电阻链的DAC和ADC，其进一步的特征是：一种m级n位并行器+DODAC的流水线式GADC；GADC由m个子级组成，定义最后一个子级称末级GADC，其它的子级称子GADC，GADC子级包括末级GADC和子GADC；每个子GADC由n位并行器、n位DODAC和级间电路三大部分组成，末级只有n位并行器和采保器；第α级被测信号U_α0就是总被测信号，被m个GADC子级共同测试完成AD转换，每个子级转换n位(D_φ(n-1)/D_φ(n-2)/…/D_φ1/D_φ0)，由于各级都是并行工作，所以GADC每次采样转换的周期与一个子GADC的转换周期相同，即与全并行式ADC速度相同；转换过程如下：

①前置电路QZDL将u_i转换成前置信号U_y1，

②m个GADC子级同步进行该段操作。对第φ级而言，采保器CB_Gφ在对输入电压U_φ3 采样后得到的净被测信号U_φ0处于一个保持期，当前采样的U_φ0等于上一个采样的U_φ3；G_φ的并行器BXQ_Gφ将U_φ0转换成数字信号(D_φ(n-1)/D_φ(n-2)/…/D_φ1/D_φ0)后，该数字信号控制DODAC_φ得到φ级主链总电位V_φ＝V_φ0+V_nr，经求和放大器∑_Gφ运算后得到抵消寄生电压后的尾数电压U_ψ3＝2ⁿ(U_φ0+V’_nr-V_φ)＝2ⁿ(U_φ0-V_φ0)，第φ级的尾数电压U_ψ3提供给第ψ级作为输入电压；在下一个采样脉冲到来时，经采保器CB_Gψ后，U_ψ3变为第ψ级净被测电压U_ψ0；

其中末级GADC没有DODAC_φ和∑_Gφ，所以其操作简化为G_φ的BXQ_Gφ将U_φ0转换成数字信号(D_φ（n-1）／D_φ(n-2)/…/D_φ1/D_φ0)；

③各级数字信号按时序关系连起来就是完整的AD转换值。

8.根据权利要求1所述的基于对偶权电阻链的DAC和ADC，其进一步的特征是：一种N位数字式可调电阻器，在数字信号的控制下，接入对应的权电阻，权电阻 

可以根据数字信号任意设置成接入或隐除，使得AA-BB之间的总电阻值可以在 

之间变化，变化间隔为

。

9.根据权利要求1所述的基于对偶权电阻链的DAC和ADC，其进一步的特征是：一种数字-模拟混合式乘法器；一个传统的差动放大电路，令R_c1＝R_c2＝R_c3＝R_c4，R_cz＝R_CF，这时差动放大电路求和放大关系为：U_out＝(R_CF/R_c1)(-u₁-u₂+u₃+u₄)；如果通过数字信号同步控制N位数字式可调电阻器R_cz和R_CF的大小，就改变了放大倍数，与输入信号成为相乘的关系。

10.根据权利要求1所述的基于对偶权电阻链的DAC和ADC，其进一步的特征是：数字式和模拟式对数律压缩结构；

在高位数ADC将模拟信号转换成高位数的数字信号后，由数字式对数律压缩模块将高位数的数字信号压缩成低位数的数字信号；工作流程如下：数字式对数律压扩：模拟电压→AD转换→高位(比如说18位)均匀量化数字信号→对数律量化编码器→低位(比如说7位)准对数量化数字信号→发送→传输→……→接受→低位准对数量化数字信号→对数律量化译码器→高位均匀量化数字信号→DA转换→模拟电压；

模拟式对数律压扩：模拟电压→对数律压缩→AD转换→准对数量化数字信号→发送→传输→……→接受→准对数量化数字信号→→DA转换→反对数律扩展→模拟电压；在前置电路QZDL中，经过采保器CB、正负判别器ZFP_X后，得到在采保周期中稳定的只有正极性的U_g；模拟对数压缩律模块LOG是可选项，当采用模拟式压扩技术时需要LOG模块，这时U_y1等于U_g的对数压缩律，在等间隔AD转换后得到的是对数压缩律的数字信号；当不采用LOG模块时U_y1＝U_g，AD转换为线性的。 

Images