CN106294897A - 一种适用于电磁暂态多时间尺度实时仿真接口的实现方法 - Google Patents

Abstract

本发明涉及一种适用于电磁暂态多时间尺度实时仿真接口的实现方法，所述方法包括下述步骤：根据电磁暂态多时间尺度，将仿真系统划分为多个通过解耦元件传输线连接的子网络，并确定所述子网络的时间尺度；通过戴维南等值电路将解耦元件分解为两个内阻固定的受控源，并入所述子网络中，进行网络矩阵初始化；进行仿真计算，接收FPGA平台的数据；预处理FPGA平台的数据，获得中间变量，继续仿真计算。

Description

一种适用于电磁暂态多时间尺度实时仿真接口的实现方法

技术领域

本发明涉及一种实现方法，具体涉及一种适用于电磁暂态多时间尺度实时仿真接口的实现方法。

背景技术

电力系统中，为了验证新的电力自动化设备的功能和性能，在设备投入实际系统运行前需要进行大量测试。电力系统实时数字仿真系统可以实时模拟电力系统各种运行工况，具有体积小、功耗低、通用性好、可重复性强、价格较动态模拟和数模混合式仿真装置低廉等优点，因而在电力自动化设备的测试中获得了广泛应用。

小步长仿真系统是一个完整的电磁暂态仿真系统的重要组成部分。随着仿真步长变小，系统的仿真负担也随之增加，从而需要使用FPGA硬件加速平台用以实现小步长仿真系统的实时的双精度浮点运算。

但是由于仿真系统的仿真能力的限制，很多大型的仿真算例并不能完全在一个平台上运行。因此必须把大型的仿真算例划分为规模较小的网络，并通过接口互联，使得仿真结果与一个完整的大型仿真算例完全一致，而FPGA上只进行小步长仿真的局部网络。于是产生了在FPGA平台上进行多时间尺度分网并行仿真的需求。

FPGA平台的设计必须保证三个原则：

1.FPGA的程序应该实现保证并行，减少数据间的依赖关系。

2.FPGA为了提升仿真能力，应该缩短单一计算流水线的长度。

3.FPGA的LUT既可以用作存储又可以用于计算；为了提升FPGA的计算能力，必须减少FPGA的存储空间的使用。

现有的多时间尺度分网算法的设计方法利用了传输线自然延迟特性。其中，等值计算电路如图2所示，

电流源递推公式为：

$\left.\begin{array}{c}{I}_k^{\mathrm{mi}}(t-{\mathrm{\τ}}_{\mathrm{mi}})=-\frac{1+h}{2Z_{\mathrm{mi}}^{\′}}[(1-h)u_k^{\mathrm{mi}}(t-{\mathrm{\τ}}_{\mathrm{mi}})+(1+h)u_m^{\mathrm{mi}}(t-{\mathrm{\τ}}_{\mathrm{mi}})]-\frac{h}{2}[(1-h)I_k^{\mathrm{mi}}(t-2{\mathrm{\τ}}_{\mathrm{mi}})+(1+h)I_m^{\mathrm{mi}}(t-2{\mathrm{\τ}}_{\mathrm{mi}})]\\ I_m^{\mathrm{mi}}(t-{\mathrm{\τ}}_{\mathrm{mi}})=-\frac{1+h}{2Z_{\mathrm{mi}}^{\′}}[(1-h)u_m^{\mathrm{mi}}(t-{\mathrm{\τ}}_{\mathrm{mi}})+(1+h)u_k^{\mathrm{mi}}(t-{\mathrm{\τ}}_{\mathrm{mi}})]-\frac{h}{2}[(1-h)I_m^{\mathrm{mi}}(t-2{\mathrm{\τ}}_{\mathrm{mi}})+(1+h)I_k^{\mathrm{mi}}(t-2{\mathrm{\τ}}_{\mathrm{mi}})]\end{array}\right\}$

由此递推公式可知，每一个子网上都需要保留2τ_mi/dt的变量，同时，由于τ_mi是一个变量，导致变量缓存区的大小不能固定；同时，上述递推公式中变量是模态量，交流的模态量转换为仿真系统需要的瞬时量，该转换是一个长流水线计算，会占用大量时序；最后，为了提升FPGA平台的仿真能力，必须尽量优化FPGA侧的计算，对于复杂的接口计算必须进行简化。

发明内容

为了实现上述目的，本发明提供一种适用于电磁暂态多时间尺度实时仿真接口的实现方法，有效的解决电力系统的FPGA小步长仿真系统与服务器系统之间的互联问题，解决了仿真规模限制的问题，极大提升了仿真效率。

本发明的目的是采用下述技术方案实现的：

一种适用于电磁暂态多时间尺度实时仿真接口的实现方法，所述方法包括下述步骤：

(1)根据电磁暂态多时间尺度，将仿真系统划分为多个通过解耦元件传输线连接的子网络，并确定所述子网络的时间尺度；

(2)通过戴维南等值电路将解耦元件分解为两个内阻固定的受控源，并入所述子网络中，进行网络矩阵初始化；

(3)进行仿真计算，接收FPGA平台的数据；

(4)预处理FPGA平台的数据，获得中间变量，继续仿真计算。

优选的，所述步骤(1)中，根据系统的动态时间常数确定所述子网络的时间尺度包括最小时间尺度和非最小时间尺度。

进一步地，所述最小时间尺度的网络在实时FPGA仿真平台上运行，非最小时间尺度的网络在实时服务器平台上运行。

优选的，所述步骤(2)中网络矩阵初始化包括：采用外插值法对电磁暂态仿真系统的初始电压和电流进行反推，估算当前时刻之前的系统电压和电流，并记录该时间与解耦元件相关的电压和电流；

完成网络矩阵初始化后，将该网络矩阵存储至FPGA平台的内存中。

优选的，所述步骤(3)中，通过FPGA平台进行时序控制，同步启动所述FPGA平台与实时服务器平台，每隔一个非最小时间尺度向所述实时服务器平台传输在FPGA系统上运行的网络矩阵的数据。

优选的，所述步骤(4)中，当实时服务器平台接收到FPGA传输的数据后，与实时服务器平台上的历史接口数据进行比较，获得FPGA平台下一个非最小时间尺度的中间变量，并在一个非最小时间尺度内传送至FPGA平台。

进一步地，在一个非最小时间尺度内，如果FPGA接收到实时服务器平台的数据，则重复步骤(3)；如未收到，则利用所述下一个非最小时间尺度的中间变量进行仿真计算。

与最接近的现有技术比，本发明达到的有益效果是：

1.本发明提供了电磁暂态多时间尺度实时仿真接口的实现方法，在具体的仿真计算前，通过初始化把解耦元件分解为两个内阻固定的受控源，通过在服务器侧的预计算，将受控源在仿真开始前并入了子网络，防止由于受控源计算的变化使核心网络方程造成影响。由此固化了计算过程，有利于FPGA的实现。

2.提出了解耦元件预计算的解决方案，结合了FPGA运算的特点，把可能发生的情况都在预计算过程中进行处理，即将变量变化导致计算和存储变化的计算区域提取出来，放入了独立的服务器芯片中进行计算，把必须保留的固定的计算部分保留在FPGA中实现。大大节省了FPGA的资源，提升了FPGA的网络计算能力。

3.提出了对接口仿真计算的拆分和设计，解决了FPGA在多尺度并行分网计算中接口计算负荷的不平衡、占用过多计算资源的问题，提高了计算速度和仿真规模。

附图说明

图1为本发明提供的电磁暂态多时间尺度实时仿真接口的实现方法流程图；

图2为背景技术提供的等值计算电路结构示意图。

具体实施方式

如图1所示，一种适用于电磁暂态多时间尺度实时仿真接口的实现方法，所述方法包括下述步骤：

(1)根据电磁暂态多时间尺度，将仿真系统划分为多个通过解耦元件传输线连接的子网络，并确定所述子网络的时间尺度；

所述步骤(1)中，根据系统的动态时间常数确定所述子网络的时间尺度包括最小时间尺度和非最小时间尺度。

根据不同的仿真精度，可选择以下动态时间常数(微秒)：1，10，50，100，1000。

所述最小时间尺度的网络在实时FPGA仿真平台上运行，非最小时间尺度的网络在实时服务器平台上运行。

(2)通过戴维南等值电路将解耦元件分解为两个内阻固定的受控源，并入所述子网络中，进行网络矩阵初始化；

所述步骤(2)中，网络矩阵初始化包括：采用外插值法对电磁暂态仿真系统的初始电压和电流进行反推，估算当前时刻之前的系统电压和电流，并记录该时间与解耦元件相关的电压和电流；

完成网络矩阵初始化后，将该网络矩阵存储至FPGA平台的内存(SRAM)中。

(3)进行仿真计算，接收FPGA平台的数据；

所述步骤(3)中，通过FPGA平台进行时序控制，同步启动所述FPGA平台与实时服务器平台，每隔一个非最小时间尺度向所述实时服务器平台传输在FPGA系统上运行的网络矩阵的数据。

(4)预处理FPGA平台的数据，获得中间变量(SUB4_LC_TMP1和SUB4_LC_TMP5)，继续仿真计算。

所述步骤(4)中，当实时服务器平台接收到FPGA传输的数据后，与实时服务器平台上的历史接口数据进行比较，获得FPGA平台下一个非最小时间尺度的中间变量，并在一个非最小时间尺度内传送至FPGA平台。

在一个非最小时间尺度内，如果FPGA接收到实时服务器平台的数据，则重复步骤(3)；如未收到，则利用所述下一个非最小时间尺度的中间变量进行仿真计算。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。

Claims (7)

1.一种适用于电磁暂态多时间尺度实时仿真接口的实现方法，所述方法包括下述步骤：

(1)根据电磁暂态多时间尺度，将仿真系统划分为多个通过解耦元件传输线连接的子网络，并确定所述子网络的时间尺度；

(2)通过戴维南等值电路将解耦元件分解为两个内阻固定的受控源，并入所述子网络中，进行网络矩阵初始化；

(3)进行仿真计算，接收FPGA平台的数据；

(4)预处理FPGA平台的数据，获得中间变量，继续仿真计算。

2.如权利要求1所述的电磁暂态多时间尺度实时仿真接口的实现方法，其特征在于，所述步骤(1)中，根据系统的动态时间常数确定所述子网络的时间尺度包括最小时间尺度和非最小时间尺度。

3.如权利要求2所述的电磁暂态多时间尺度实时仿真接口的实现方法，其特征在于，；所述最小时间尺度的网络在实时FPGA仿真平台上运行，非最小时间尺度的网络在实时服务器平台上运行。

4.如权利要求1所述的电磁暂态多时间尺度实时仿真接口的实现方法，其特征在于，所述步骤(2)中网络矩阵初始化包括：采用外插值法对电磁暂态仿真系统的初始电压和电流进行反推，估算当前时刻之前的系统电压和电流，并记录该时间与解耦元件相关的电压和电流；

完成网络矩阵初始化后，将该网络矩阵存储至FPGA平台的内存中。

5.如权利要求1所述的电磁暂态多时间尺度实时仿真接口的实现方法，其特征在于，所述步骤(3)中，通过FPGA平台进行时序控制，同步启动所述FPGA平台与实时服务器平台，每隔一个非最小时间尺度向所述实时服务器平台传输在FPGA系统上运行的网络矩阵的数据。

6.如权利要求1所述的电磁暂态多时间尺度实时仿真接口的实现方法，其特征在于，所述步骤(4)中，当实时服务器平台接收到FPGA传输的数据后，与实时服务器平台上的历史接口数据进行比较，获得FPGA平台下一个非最小时间尺度的中间变量，并在一个非最小时间尺度内传送至FPGA平台。

7.如权利要求6所述的电磁暂态多时间尺度实时仿真接口的实现方法，其特征在于，在一个非最小时间尺度内，如果FPGA接收到实时服务器平台的数据，则重复步骤(3)；如未收到，则利用所述下一个非最小时间尺度的中间变量进行仿真计算。